KR20240022044A - 발광 소자 및 이를 포함한 표시 장치, 및 발광 소자의 제조 방법 - Google Patents

발광 소자 및 이를 포함한 표시 장치, 및 발광 소자의 제조 방법 Download PDF

Info

Publication number
KR20240022044A
KR20240022044A KR1020220100142A KR20220100142A KR20240022044A KR 20240022044 A KR20240022044 A KR 20240022044A KR 1020220100142 A KR1020220100142 A KR 1020220100142A KR 20220100142 A KR20220100142 A KR 20220100142A KR 20240022044 A KR20240022044 A KR 20240022044A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
semiconductor layer
emitting device
electrode
Prior art date
Application number
KR1020220100142A
Other languages
English (en)
Inventor
박지은
공태진
김명희
김슬기
소명수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220100142A priority Critical patent/KR20240022044A/ko
Priority to PCT/KR2023/003589 priority patent/WO2024034765A1/ko
Priority to US18/339,583 priority patent/US20240055558A1/en
Publication of KR20240022044A publication Critical patent/KR20240022044A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Abstract

본 발명의 발광 소자는, 제1 단부에 대응하는 제1 면 및 제2 단부에 대응하는 제2 면을 포함하는 발광 소자에서, 제1 단부 측에 배치되는 제1 반도체층, 제1 반도체층 상에 배치되는 활성층, 활성층 상에 배치되는 제2 반도체층, 및 제2 단부 측에서, 제2 반도체층 상에 배치되는 전극층을 포함한다. 제1 반도체층은, 제1 부분, 제1 부분 상에 배치되며 활성층에 인접한 제2 부분, 및 제1 부분과 제2 부분 사이에 배치되는 제3 부분을 포함한다. 제1 부분의 폭과 제2 부분의 폭은 상이하며, 제3 부분의 폭은 길이 방향에 따라 상이한 폭을 가진다.

Description

발광 소자 및 이를 포함한 표시 장치, 및 발광 소자의 제조 방법{LIGHT EMITTING ELEMENT, DISPLAY DEVICE INCLUDING THE SAME, AND METHOD OF FABRICATING LIGHT EMITTING ELEMENT}
본 발명은 발광 소자 및 이를 포함한 표시 장치, 및 발광 소자의 제조 방법에 관한 것이다.
최근, 정보 디스플레이에 대한 관심이 고조되고 있다. 이에 따라, 표시 장치에 대한 연구 개발이 지속적으로 이루어지고 있다.
본 발명의 일 목적은 발광 효율을 향상할 수 있는 발광 소자 및 이를 포함한 표시 장치, 및 발광 소자의 제조 방법을 제공하는 데 있다.
본 발명의 실시예들에 의한 발광 소자는, 제1 단부에 대응하는 제1 면 및 제2 단부에 대응하는 제2 면을 포함하는 발광 소자에서, 상기 제1 단부 측에 배치되는 제1 반도체층, 상기 제1 반도체층 상에 배치되는 활성층, 상기 활성층 상에 배치되는 제2 반도체층, 및 상기 제2 단부 측에서, 상기 제2 반도체층 상에 배치되는 전극층을 포함할 수 있다. 상기 제1 반도체층은, 제1 부분, 상기 제1 부분 상에 배치되며 상기 활성층에 인접한 제2 부분, 및 상기 제1 부분과 상기 제2 부분 사이에 배치되는 제3 부분을 포함할 수 있다. 상기 제1 부분의 폭과 상기 제2 부분의 폭은 상이하며, 상기 제3 부분의 폭은 길이 방향에 따라 상이한 폭을 가질 수 있다.
일 실시예에서, 상기 제1 부분과 상기 제2 부분은 각각 원기둥의 형상을 가지며, 상기 제2 부분의 폭은 상기 제1 부분의 폭보다 클 수 있다.
일 실시예에서, 상기 제3 부분의 폭은 상기 제1 부분 측으로부터 상기 제2 부분 측으로 갈수록 증가할 수 있다.
일 실시예에서, 상기 제3 부분은 원뿔대(truncated cone) 형상을 가질 수 있다.
일 실시예에서, 상기 제3 부분의 측면은 상기 제1 면에 대하여 소정의 각도에 대응하는 경사를 가질 수 있다.
일 실시예에서, 상기 소정의 각도는 120° 이상의 범위를 가질 수 있다.
일 실시예에서, 상기 활성층, 상기 제2 반도체층, 및 상기 전극층은 각각 원기둥의 형상을 가질 수 있다.
일 실시예에서, 상기 활성층의 폭, 상기 제2 반도체층의 폭, 상기 전극층의 폭, 및 상기 제2 부분의 폭은 실질적으로 동일할 수 있다.
일 실시예에서, 상기 발광 소자는, 상기 제1 반도체층, 상기 활성층, 상기 제2 반도체층, 및 상기 전극층의 측면을 감싸는 반사층을 더 포함할 수 있다.
일 실시예에서, 상기 반사층은 반사성 금속 물질을 포함할 수 있다.
일 실시예에서, 상기 발광 소자는, 상기 제1 반도체층, 상기 활성층, 상기 제2 반도체층, 및 상기 전극층의 측면을 감싸는 절연막을 더 포함할 수 있다.
일 실시예에서, 상기 절연막은 상기 제1 반도체층의 하부면에 대응하는 상기 제1 면과 상기 전극층의 상부면에 대응하는 상기 제2 면을 노출할 수 있다.
본 발명의 실시예들에 의한 표시 장치는, 제1 전극 및 제2 전극과, 상기 제1 전극에 전기적으로 연결되는 제1 단부 및 상기 제2 전극에 전기적으로 연결되는 제2 단부를 포함하는 발광 소자를 포함하는 화소를 포함할 수 있다. 상기 발광 소자는, 상기 제1 단부 측에 배치되는 제1 반도체층, 상기 제1 반도체층 상에 배치되는 활성층, 상기 활성층 상에 배치되는 제2 반도체층, 및 상기 제2 단부 측에서, 상기 제2 반도체층 상에 배치되는 전극층을 포함할 수 있다. 상기 제1 반도체층은, 제1 부분, 상기 제1 부분 상에 배치되며 상기 활성층에 인접한 제2 부분, 및 상기 제1 부분과 상기 제2 부분 사이에 배치되는 제3 부분을 포함할 수 있다. 상기 제1 부분의 폭과 상기 제2 부분의 폭은 상이하며, 상기 제3 부분의 폭은 길이 방향에 따라 상이한 폭을 가질 수 있다.
일 실시예에서, 상기 제1 부분과 상기 제2 부분은 각각 원기둥의 형상을 가지며, 상기 제2 부분의 폭은 상기 제1 부분의 폭보다 클 수 있다.
일 실시예에서, 상기 제3 부분의 폭은 상기 제1 부분 측으로부터 상기 제2 부분 측으로 갈수록 증가할 수 있다.
본 발명의 실시예들에 의한 발광 소자의 제조 방법은, 패턴 마스크가 제공된 제1 기판 상에 제1 반도체층, 활성층, 제2 반도체층, 및 전극층을 순차적으로 형성하는 단계, 상기 전극층 상에 마스크층 및 식각 패턴을 순차적으로 형성하는 단계, 상기 마스크층 및 상기 식각 패턴을 이용한 제1 식각 공정에 의해, 상기 전극층으로부터 상기 제1 반도체층을 향하는 방향으로, 상기 제1 반도체층, 상기 활성층, 상기 제2 반도체층 및 상기 전극층 각각의 적어도 일부를 패터닝하여 제1 발광 적층체를 형성하는 단계, 상기 제1 발광 적층체를 상기 제1 기판으로부터 분리하는 단계, 상기 제1 발광 적층체의 적어도 일부를 패터닝하는 제2 식각 공정에 의해, 상기 제1 반도체층으로부터 상기 전극층을 향하는 방향으로, 상기 제1 반도체층, 상기 활성층, 상기 제2 반도체층 및 상기 전극층의 측면을 패터닝하여 제2 발광 적층체를 형성하는 단계, 및 상기 제2 발광 적층체를 제2 기판 상에 부착하는 단계를 포함할 수 있다.
일 실시예에서, 상기 발광 소자의 제조 방법은, 상기 제2 발광 적층체를 형성하는 단계에서, 상기 제1 반도체층의 적어도 일부의 폭이 길이 방향에 따라 상이한 폭을 가지도록 상기 제1 반도체층을 식각할 수 있다.
일 실시예에서, 상기 발광 소자의 제조 방법은, 상기 제2 발광 적층체의 상기 제1 반도체층, 상기 활성층, 상기 제2 반도체층 및 상기 전극층 각각의 측면에 반사층을 형성하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 발광 소자의 제조 방법은, 상기 제2 발광 적층체의 상기 제1 반도체층, 상기 활성층, 상기 제2 반도체층 및 상기 전극층 각각의 측면에 절연막을 형성하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 제1 식각 공정은 건식 식각 공정일 수 있다. 상기 제2 식각 공정은 습식 식각 공정일 수 있다.
본 발명의 실시예들에 의한 발광 소자는, 영역별로 및/또는 부분별로 상이한 폭을 가질 수 있다. 예를 들어, 발광 소자에 포함되는 제1 반도체층은 제1 부분, 제2 부분 및 제1 부분과 제2 부분 사이에 배치되는 제3 부분을 포함하며, 제3 부분은 뒤집어진(inverted) 원뿔대(truncated cone) 형상을 가질 수 있다.
이 경우, 제3 부분의 측면은 발광 소자의 양단부에 대응하는 면(예를 들어, 상부면 및/또는 항부면)에 대하여 소정의 각도를 가지게 되어, 발광 소자에 포함되는 활성층으로부터 생성되는 빛이 발광 방향으로 가이드(guide)될 수 있다. 이에 따라, 발광 효율이 향상될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 발광 소자를 나타내는 사시도이다.
도 2는 본 발명의 실시예들에 따른 발광 소자를 나타내는 단면도이다.
도 3a는 비교예에 따른 발광 소자의 출광 효율을 설명하기 위한 도면이다.
도 3b는 도 2의 발광 소자의 출광 효율을 설명하기 위한 도면이다.
도 4 내지 도 15는 본 발명의 실시예들에 따른 발광 소자의 제조 방법을 나타내는 단면도들이다.
도 16은 본 발명의 실시예들에 따른 표시 장치를 나타내는 평면도이다.
도 17은 도 16의 Ⅰ~Ⅰ'에 따른 단면도이다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 어떤 부분이 다른 부분과 "연결된다"고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조 부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 발광 소자를 나타내는 사시도이다. 도 2는 본 발명의 실시예들에 따른 발광 소자를 나타내는 단면도이다. 도 3a는 비교예에 따른 발광 소자의 출광 효율을 설명하기 위한 도면이다. 도 3b는 도 2의 발광 소자의 출광 효율을 설명하기 위한 도면이다.
도 1 및 도 2를 참조하면, 발광 소자(LD)는, 일 방향(일 예로, 길이(H) 방향 또는 두께 방향)을 따라 순차적으로 배치 및/또는 적층된 제1 반도체층(11), 활성층(12), 제2 반도체층(13) 및 전극층(14)을 포함할 수 있다. 일 실시예에서, 발광 소자(LD)는 적어도 하나의 다른 반도체층(일 예로, 활성층(12)의 상부 및/또는 하부에 배치된 적어도 하나의 다른 반도체층)을 더 포함할 수도 있다.
발광 소자(LD)는 나노 스케일(nanometer scale) 내지 마이크로 스케일(micrometer scale) 범위의 크기를 가질 수 있다. 예를 들어, 발광 소자(LD)는 각각 나노미터 내지 마이크로미터 범위의 직경(D1, D2)(또는, 횡단면의 폭) 및/또는 길이(H)를 가질 수 있다.
다만, 이는 예시적인 것으로, 발광 소자(LD)의 구조, 형상, 크기 및/또는 종류는 실시예에 따라 변경될 수 있다. 예를 들어, 발광 소자(LD)의 구조, 형상, 크기 및/또는 종류는 발광 소자(LD)를 이용한 발광 장치의 설계 조건이나 확보하고자 하는 발광 특성 등에 따라 다양하게 변경될 수 있다.
일 실시예에서, 발광 소자(LD)는 전체적으로 로드(rod) 형상을 가지는 형태로 제공될 수 있다. 본 발명의 실시예를 설명함에 있어서, 로드 형상이라 함은 원기둥 형상, 다각기둥 형상, 원뿔대 형상, 또는 다각뿔대 형상 등을 비롯한 다양한 형태의 로드 형상(rod-like shape) 또는 바 형상(bar-like shape)을 포함할 수 있고, 그 단면의 형상이 특별히 한정되지는 않는다. 일 실시예에서, 발광 소자(LD)의 길이(H)는 그 직경(D1, D2)(또는, 횡단면의 폭)보다 클 수 있다.
발광 소자(LD)는 서로 대향하는 제1 단부(EP1) 및 제2 단부(EP2)를 포함할 수 있다. 예를 들어, 발광 소자(LD)는 길이(H) 방향(또는, 두께 방향)의 양단에서 제1 단부(EP1) 및 제2 단부(EP2)를 포함할 수 있다. 발광 소자(LD)의 제1 단부(EP1)는 발광 소자(LD)의 제1 면(S1)(일 예로, 하부면) 및/또는 그 주변 영역을 포함할 수 있다. 발광 소자(LD)의 제2 단부(EP2)는 발광 소자(LD)의 제2 면(S2)(일 예로, 상부면) 및/또는 그 주변 영역을 포함할 수 있다.
한편, 설명의 편의를 위하여, 이하에서는 제1 단부(EP1)에 대응되는 면을 발광 소자(LD)의 제1 면(S1)(일 예로, 하부면)으로 정의하고, 제2 단부(EP2)에 대응되는 면을 발광 소자(LD)의 제2 면(S2)(일 예로, 상부면)으로 정의한다.
일 실시예에서, 발광 소자(LD)는 영역별로 및/또는 부분별로 상이한 폭을 가질 수 있다. 예를 들어, 발광 소자(LD)의 제1 단부(EP1)에 대응하는 제1 면(S1)의 직경(예를 들어, 제1 직경(D1))과 발광 소자(LD)의 제2 단부(EP2)에 대응하는 제2 면(S2)의 직경(예를 들어, 제2 직경(D2))은 상이할 수 있다. 예를 들어, 제2 직경(D2)은 제1 직경(D1)보다 클 수 있다. 즉, 발광 소자(LD)의 제2 단부(EP2)에 대응하는 제2 면(S2)(일 예로, 상부면)의 면적은, 발광 소자(LD)의 제1 단부(EP1)에 대응하는 제1 면(S1)(일 예로, 하부면)의 면적보다 클 수 있다.
또한, 발광 소자(LD)의 제1 단부(EP1)와 제2 단부(EP2) 사이의 중간 영역 및/또는 중간 부분은 원뿔대(truncated cone) 형상을 가질 수 있다. 예를 들어, 발광 소자(LD)의 상기 중간 영역 및/또는 상기 중간 부분은 상부 측으로 갈수록 직경과 단면적이 커질 수 있다. 즉, 발광 소자(LD)의 상기 중간 영역 및/또는 상기 중간 부분은 뒤집어진(inverted) 원뿔대 형상을 가질 수 있다. 이와 같은 발광 소자(LD)의 형상(또는, 형태)에 따라 발광 소자(LD)의 발광 효율이 향상될 수 있다. 발광 소자(LD)의 형상(또는, 형태)에 따른 발광 효율에 대해서는, 도 3a 및 도 3b를 참조하여 보다 구체적으로 설명하기로 한다.
일 실시예에서, 제1 반도체층(11), 활성층(12), 제2 반도체층(13) 및 전극층(14)은, 발광 소자(LD)의 제1 단부(EP1)로부터 제2 단부(EP2)의 방향으로, 순차적으로 배치될 수 있다. 예를 들어, 발광 소자(LD)의 제1 단부(EP1)에는 제1 반도체층(11)이 배치될 수 있고, 발광 소자(LD)의 제2 단부(EP2)에는 전극층(14)이 배치될 수 있다. 다만, 이는 예시적인 것으로 본 발명의 실시예가 이에 제한되는 것은 아니다. 예를 들어, 제1 반도체층(11), 활성층(12), 제2 반도체층(13) 및 전극층(14)은, 발광 소자(LD)의 제2 단부(EP2)로부터 제1 단부(EP1)의 방향으로, 순차적으로 배치될 수도 있다.
제1 반도체층(11)은 제1 도전형(혹은 타입)의 도펀트를 포함한 제1 도전형(혹은 타입)의 반도체층을 포함할 수 있다. 예를 들어, 제1 반도체층(11)은 N형의 도펀트를 포함한 N형 반도체층을 포함할 수 있다.
일 실시예에서, 제1 반도체층(11)은 질화물계 반도체 물질 또는 인화물계 반도체 물질을 포함할 수 있다. 일 예로, 제1 반도체층(11)은, GaN, AlGaN, InGaN, AlInGaN, AlN 및 InN 중 적어도 하나의 물질을 포함한 질화물계 반도체 물질, 또는 GaP, GaInP, AlGaP, AlGaInP, AlP 및 InP 중 적어도 하나의 물질을 포함한 인화물계 반도체 물질을 포함할 수 있다. 일 실시예에서, 제1 반도체층(11)은 Si, Ge, Sn 등과 같은 N형의 도펀트를 포함할 수 있다. 다만, 이는 단순히 예시적인 것으로, 제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이외에도 다양한 물질을 사용하여 제1 반도체층(11)을 형성할 수 있다.
활성층(12)(또는, 발광층)은 제1 반도체층(11) 상에 배치될 수 있다. 활성층(12)은 단일 양자 우물(Single-Quantum Well) 또는 다중 양자 우물(Multi-Quantum Well) 구조를 포함할 수 있다. 발광 소자(LD)의 양단에 문턱 전압 이상의 전압을 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 재결합하면서 빛이 방출될 수 있다. 실시예에 따라, 활성층(12)의 위치는 발광 소자(LD)의 종류에 따라 다양하게 변경될 수 있다.
일 실시예에서, 활성층(12)은 가시광선 파장 대역의 빛, 일 예로 대략 400nm 내지 900nm 파장 대역의 빛을 방출할 수 있다. 예를 들어, 활성층(12)은, 대략 450nm 내지 480nm 범위의 파장을 가지는 청색의 빛, 대략 480nm 내지 560nm 범위의 파장을 가지는 녹색의 빛, 또는 대략 620nm 내지 750nm 범위의 파장을 가지는 적색의 빛을 방출할 수 있다. 다만, 이는 단순히 예시적인 것으로, 이외에도 활성층(12)에서 생성되는 빛의 색 및/또는 파장 대역은 다양하게 변경될 수 있다.
일 실시예에서, 활성층(12)은 질화물계 반도체 물질 또는 인화물계 반도체 물질을 포함할 수 있다. 일 예로, 활성층(12)은, GaN, AlGaN, InGaN, InGaAlN, AlN, InN, 및 AlInN 중 적어도 하나의 물질을 포함한 질화물계 반도체 물질, 또는 GaP, GaInP, AlGaP, AlGaInP, AlP 및 InP 중 적어도 하나의 물질을 포함한 인화물계 반도체 물질을 포함할 수 있다. 다만, 이는 단순히 예시적인 것으로, 활성층(12)을 구성하는 물질이 이에 한정되는 것은 아니며, 이외에도 다양한 물질을 사용하여 활성층(12)을 형성할 수 있다.
일 실시예에서, 활성층(12)은, 빛의 색(또는, 파장 대역)에 관여하는 원소를 포함할 수 있고, 상기 원소의 함량 및/또는 조성비를 조절함에 의해 활성층(12)에서 생성되는 빛의 색을 제어할 수 있다. 일 예로, 활성층(12)은, GaN층과 InGaN층이 서로 교번적으로 및/또는 반복적으로 적층된 구조의 다중 층으로 형성될 수 있고, InGaN층에 포함되는 인듐(In)의 함량 및/또는 조성비에 따라 특정 색의 빛을 방출할 수 있다. 따라서, 활성층(12)에 포함되는 인듐(In)의 함량 및/또는 조성비를 조절함에 의해 원하는 색의 발광 소자(LD)를 제조할 수 있다.
제2 반도체층(13)은 활성층(12) 상에 배치될 수 있다. 제2 반도체층(13)은 제2 도전형(혹은 타입)의 도펀트를 포함한 제2 도전형(혹은 타입)의 반도체층을 포함할 수 있다. 예를 들어, 제2 반도체층(13)은 P형의 도펀트를 포함한 P형 반도체층을 포함할 수 있다.
일 실시예에서, 제2 반도체층(13)은 질화물계 반도체 물질 또는 인화물계 반도체 물질을 포함할 수 있다. 일 예로, 제2 반도체층(13)은, GaN, AlGaN, InGaN, AlInGaN, AlN 및 InN 중 적어도 하나의 물질을 포함한 질화물계 반도체 물질, 또는 GaP, GaInP, AlGaP, AlGaInP, AlP 및 InP 중 적어도 하나의 물질을 포함한 인화물계 반도체 물질을 포함할 수 있다. 일 실시예에서, 제2 반도체층(13)은 Mg 등과 같은 P형의 도펀트를 포함할 수 있다. 다만, 이는 단순히 예시적인 것으로, 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이외에도 다양한 물질을 사용하여 제2 반도체층(13)을 형성할 수 있다.
일 실시예에서, 제1 반도체층(11)과 제2 반도체층(13)은 서로 동일한 반도체 물질을 포함하되, 서로 다른 도전형의 도펀트를 포함할 수 있다. 다른 실시예에서, 제1 반도체층(11)과 제2 반도체층(13)은 서로 다른 반도체 물질을 포함하며, 서로 다른 도전형의 도펀트를 포함할 수 있다.
일 실시예에서, 제1 반도체층(11)과 제2 반도체층(13)은 발광 소자(LD)의 길이(H) 방향에서 서로 다른 길이(또는, 두께)를 가질 수 있다. 일 예로, 발광 소자(LD)의 길이(H) 방향을 따라 제1 반도체층(11)이 제2 반도체층(13)보다 긴 길이(또는, 보다 두꺼운 두께)를 가질 수 있다. 이에 따라, 활성층(12)은 제1 단부(EP1)(일 예로, N형 단부)보다 제2 단부(EP2)(일 예로, P형 단부)에 보다 더 가깝게 위치할 수 있다.
전극층(14)은 제2 반도체층(13) 상에 배치될 수 있다. 예를 들어, 전극층(14)은 제2 반도체층(13)의 일측면(예를 들어, 상부면)과 접하도록 제2 반도체층(13) 상에 직접적으로 형성될 수 있다. 일 실시예에서, 전극층(14)과 제2 반도체층(13)은 접합면에서 서로 대응하는 폭 및/또는 표면적을 가질 수 있다. 예를 들어, 전극층(14)과 제2 반도체층(13)은 접합면에서 서로 동일한 폭 및/또는 표면적을 가질 수 있고, 실질적으로 동일한 형상의 단면을 가질 수 있다.
전극층(14)은, 제2 반도체층(13)을 보호하며 제2 반도체층(13)을 소정의 전극 또는 배선 등에 원활히 연결하기 위한 전극을 구성할 수 있다. 예를 들어, 전극층(14)은 오믹(Ohmic) 컨택 전극 또는 쇼트키(Schottky) 컨택 전극일 수 있다.
일 실시예에서, 전극층(14)은 금속 또는 금속 산화물을 포함할 수 있다. 예를 들어, 전극층(14)은 크롬(Cr), 타이타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), 또는 구리(Cu) 등의 금속, 이들의 산화물 또는 합금, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), ZnO(Zinc Oxide) 또는 In2O3(Indium Oxide) 등의 투명한 도전 물질 등을 단독 또는 혼합하여 형성될 수 있다. 다만, 이는 예시적인 것으로, 전극층(14)을 구성하는 물질이 이에 한정되는 것은 아니며, 이외에도 다양한 도전 물질을 사용하여 전극층(14)을 형성할 수 있다.
일 실시예에서, 전극층(14)은 실질적으로 투명할 수 있다. 이에 따라, 발광 소자(LD)에서 생성되는 빛이 전극층(14)을 투과하여 발광 소자(LD)의 제2 단부(EP2)로부터 방출될 수 있다.
일 실시예에서, 발광 소자(LD)는 표면에 제공된 반사층(RML)을 더 포함할 수 있다. 예를 들어, 반사층(RML)은 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및 전극층(14)의 측면을 감싸도록 배치될 수 있다. 반사층(RML)은 적어도 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및 전극층(14)의 외주면을 둘러싸도록 발광 소자(LD)의 표면에 형성될 수 있다.
일 실시예에서, 반사층(RML)은 반사 물질(일 예로, 반사성 금속 물질)을 포함하는 반사 전극층일 수 있다. 예를 들어, 반사층(RML)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, Mo, Ti 및 Cu 중 적어도 하나를 포함할 수 있다. 예를 들어, 반사층(RML)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, Mo, Ti 및 Cu 중 적어도 하나를 포함하는 합금, 질화물 또는 산화물 등으로 구성될 수 있으며, 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 반사층(RML)은 다층 구조를 가질 수도 있다.
이와 같이, 일 실시예에 따른 발광 소자(LD)의 표면에 제공된 반사층(RML)에 의해, 발광 소자(LD)의 내부(예를 들어, 활성층(13))에서 생성되는 빛이 반사층(RML)에 의해 반사됨으로써, 발광 소자(LD)에서 생성되는 빛은 발광 소자(LD)의 측면으로 새어나가지 않고 발광 방향으로 방출(예를 들어, 발광 소자(LD)의 제2 단부(EP2)로 방출)될 수 있다. 이에 따라, 발광 소자(LD)의 발광 효율이 보다 향상될 수 있다.
일 실시예에서, 발광 소자(LD)는 표면에 제공된 절연막(INF)을 더 포함할 수 있다. 예를 들어, 절연막(INF)은 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및 전극층(14)의 측면을 감싸도록 배치되되, 반사층(RML)의 외측면 상에서 반사층(RML)을 감싸도록 배치될 수 있다.
발광 소자(LD)의 표면에 절연막(INF)이 제공되면, 발광 소자(LD)를 통한 쇼트 결함이 방지될 수 있다. 이에 따라, 발광 소자(LD)의 전기적 안정성이 확보될 수 있다. 또한, 발광 소자(LD)의 표면에 절연막(INF)이 제공되면, 발광 소자(LD)의 표면 결함을 최소화하여 수명 및 효율이 향상될 수 있다.
절연막(INF)은 절연 물질을 포함할 수 있다. 예를 들어, 절연막(INF)은, 실리콘 산화물(SiOx)(일 예로, SiO2), 실리콘 질화물(SiNx)(일 예로, Si3N4), 알루미늄 산화물(AlxOy)(일 예로, Al2O3), 타이타늄 산화물(TixOy)(일 예로, TiO2) 및 하프늄 산화물(HfOx) 중 적어도 하나의 절연 물질, 또는 이외의 다른 절연 물질을 포함할 수 있다.
절연막(INF)은 단일 층 또는 다중 층으로 구성될 수 있다. 예를 들어, 절연막(INF)은 이중막으로 이루어질 수 있다.
절연막(INF)은 발광 소자(LD)의 제1 단부(EP1) 및 제2 단부(EP2)에서, 각각 전극층(14) 및 제1 반도체층(11)을 노출할 수 있다. 예를 들어, 절연막(INF)은, 발광 소자(LD)의 제2 면(S2) 상에는 제공되지 않을 수 있고, 이에 따라 발광 소자(LD)의 제2 단부(EP2)에서 전극층(14)의 상부면(또는, 제2 면(S2))이 노출될 수 있다. 이에 따라, 상기 전극층(14)은 적어도 하나의 전극, 배선 및/또는 도전 패턴 등에 연결되어, 발광 소자(LD)의 제2 단부(EP2)에 구동 전원 및/또는 신호가 인가될 수 있다. 또한, 절연막(INF)은, 발광 소자(LD)의 제1 면(S1) 상에는 제공되지 않을 수 있고, 이에 따라 발광 소자(LD)의 제1 단부(EP1)에서 제1 반도체층(11)의 하부면(또는, 제1 면(S1))이 노출될 수 있다. 이에 따라, 상기 제1 반도체층(11)은 적어도 하나의 전극, 배선 및/또는 도전 패턴 등에 연결되어 발광 소자(LD)의 제1 단부(EP1)에 구동 전원 및/또는 신호가 인가될 수 있다.
일 실시예에서, 제1 반도체층(11)은 영역별로 및/또는 부분별로 상이한 폭을 가질 수 있다. 예를 들어, 제1 반도체층(11)은 활성층(12)과 가까운 영역에 비해, 활성층(12)으로부터 먼 영역에서 더 작은 폭 및 더 작은 단면적을 가질 수 있다.
예를 들어, 제1 반도체층(11)은 제1 단부(EP1)와 인접한 제1 부분(11_1), 활성층(12)(또는, 제2 단부(EP2))와 인접한 제2 부분(11_2), 및 제1 부분(11_1) 및 제2 부분(11_2) 사이에 배치되는 제3 부분(11_3)을 포함할 수 있다.
일 실시예에서, 제1 반도체층(11)의 제1 부분(11_1)과 제2 부분(11_2)은 원기둥의 형상을 가지되, 제2 부분(11_2)의 폭 및/또는 단면적은 제1 부분(11_1)의 폭 및/또는 단면적보다 클 수 있다. 예를 들어, 제1 반도체층(11)의 제1 부분(11_1)은 제2 부분(11_2)보다 큰 식각비를 가질 수 있다.
또한, 제1 반도체층(11)의 중간 영역 또는 중간 부분에 대응하는 제3 부분(11_3)은 원뿔대 형상을 가질 수 있다. 예를 들어, 제1 반도체층(11)의 제3 부분(11_3)은 길이(H) 방향에 따라 상이한 직경(또는, 폭)을 가질 수 있다. 예를 들어, 제1 반도체층(11)의 제3 부분(11_3)은 길이(H) 방향을 따라 상부 측으로 갈수록(예를 들어, 제1 부분(11_1) 측으로부터 제2 부분(11_2) 측으로 갈수록) 직경(또는, 폭)과 단면적이 커질 수 있다. 일 예로, 제1 반도체층(11)의 제3 부분(11_3)은 길이(H) 방향을 따라 단면적이 증가하는 뒤집어진 원뿔대 형상을 가질 수 있다.
이와 같은 제1 반도체층(11)의 제3 부분(11_3)의 형상에 대응하여, 제1 반도체층(11)의 제3 부분(11_3)의 측면(또는, 측면에 의해 정의되는 선)은 제1 면(S1)(또는, 발광 소자(LD)의 하부면) 및/또는 제2 면(S2)(또는, 발광 소자(LD)의 상부면)에 대하여 소정 범위의 각도(θ)만큼 기울어진 경사(slope)를 가질 수 있다. 예를 들어, 제1 반도체층(11)의 제3 부분(11_3)의 측면은 제1 면(S1) 및/또는 제2 면(S2)에 대하여 약 120° 이상의 범위의 각도(θ)에 대응하는 경사를 가질 수 있다.
이와 같이, 제1 반도체층(11)의 제3 부분(11_3)의 측면이 제1 면(S1) 및/또는 제2 면(S2)에 대하여 소정의 각도(θ)만큼 기울어진 경사를 가지므로, 발광 소자(LD)에서 생성되는 빛(예를 들어, 활성층(12)에서 생성되는 빛)이 발광 방향(예를 들어, 빛이 방출되는 발광 소자(LD)의 제2 단부(EP2)를 향하는 방향)으로 가이드(guide)될 수 있다.
예를 들어, 도 3a 및 도 3b를 더 참조하면, 도 3a에는 비교예에 따른 발광 소자(LD_C) 및 발광 소자(LD_C)로부터 생성되는 광들(L1_C, L2_C)의 진행 방향이 도시되어 있으며, 도 3b에는 본 발명의 실시예들에 따른 발광 소자(LD) 및 발광 소자(LD)로부터 생성되는 광들(L1, L2)의 진행 방향이 도시되어 있다.
먼저, 도 3a를 참조하면, 비교예에 따른 발광 소자(LD_C)는 일 방향(일 예로, 길이 방향 또는 두께 방향)으로 순차적으로 배치된 제1 반도체층(11_C), 활성층(12_C), 제2 반도체층(13_C) 및 전극층(14_C)을 포함할 수 있다. 또한, 비교예에 따른 발광 소자(LD_C)는 제1 반도체층(11_C), 활성층(12_C), 제2 반도체층(13_C) 및 전극층(14_C)의 외주면을 둘러싸도록 발광 소자(LD_C)의 표면에 제공되는 절연막(INF_C)을 더 포함할 수 있다.
비교예에 따른 발광 소자(LD_C)는 원기둥의 형상을 가질 수 있다. 예를 들어, 발광 소자(LD_C)의 제1 반도체층(11_C), 활성층(12_C), 제2 반도체층(13_C) 및 전극층(14_C) 각각은 길이 방향을 따라 단면적이 동일한 원기둥의 형상을 가질 수 있다.
여기서, 비교예에 따른 발광 소자(LD_C)의 활성층(12_C)으로부터 생성되는 광들(L1_C, L2_C) 중 발광 소자(LD_C)의 발광 방향(예를 들어, 상부 방향으로서, 제2 단부(EP2_C)를 향하는 방향)을 향하여 진행하는 제1 광(L1_C)은 발광 소자(LD_C)의 측면(예를 들어, 절연막(INF_C))으로부터 적어도 일부가 반사되어 발광 소자(LD_C)의 발광 방향을 향하여 진행할 수 있다. 한편, 도 3a에 별도로 도시되지는 않았으나 상기 제1 광(L1_C)의 적어도 일부는 발광 소자(LD_C)의 측면(예를 들어, 절연막(INF_C))을 투과하여 발광 방향을 향하여 진행할 수도 있다.
이에 반해, 비교예에 따른 발광 소자(LD_C)의 활성층(12_C)으로부터 생성되는 광들(L1_C, L2_C) 중 발광 소자(LD_C)의 발광 방향과 반대 방향(예를 들어, 하부 방향으로서, 제1 단부(EP1_C)를 향하는 방향)을 향하여 진행하는 제2 광(L2_C)은 발광 소자(LD_C)의 측면(예를 들어, 절연막(INF_C))에서 적어도 일부가 반사됨으로써, 발광 소자(LD_C)의 발광 방향과 반대 방향으로 진행할 수 있다. 한편, 도 3a에 별도로 도시되지는 않았으나 상기 제2 광(L2_C)의 적어도 일부는 발광 소자(LD_C)의 측면(예를 들어, 절연막(INF_C))을 투과하여 발광 방향의 반대 방향을 향하여 진행할 수도 있다.
이와 같이, 비교예에 따른 발광 소자(LD_C)는 전체적으로 원기둥의 형상을 가지므로, 활성층(12_C)에서 생성되는 광들(L1_C, L2_C) 중 발광 방향과 반대 방향을 향하여 진행하는 광들(예를 들어, 제2 광(L2_C))은 발광 방향으로 전환되어 진행하지 못하고, 발광 방향과 반대 방향으로만 진행하게 된다. 이에 따라, 비교예에 따른 발광 소자(LD_C)의 경우, 활성층(12_C)에서 생성되는 광의 손실에 의하여 발광 효율이 저하될 수 있다.
다음으로, 도 3b를 참조하면, 도 1 및 도 2를 참조하여 설명한 바와 같이, 본 발명의 실시예들에 따른 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 제2 반도체층(13) 및 전극층(14)을 포함할 수 있다. 또한, 발광 소자(LD)는 반사층(RML) 및 절연막(INF)을 더 포함할 수 있다.
일 실시예에서, 도 1 및 도 2를 참조하여 설명한 바와 같이, 발광 소자(LD)는 영역별로 및/또는 부분별로 상이한 폭을 가질 수 있다. 예를 들어, 발광 소자(LD)의 제1 단부(EP1)에 대응하는 제1 면(S1)의 직경(예를 들어, 제1 직경(D1))과 발광 소자(LD)의 제2 단부(EP2)에 대응하는 제2 면(S2)의 직경(예를 들어, 제2 직경(D2))은 상이하며, 발광 소자(LD)의 제1 단부(EP1)와 제2 단부(EP2) 사이의 중간 영역 및/또는 중간 부분은 원뿔대 형상(예를 들어, 뒤집어진 원뿔대 형상)을 가질 수 있다.
여기서, 발광 소자(LD)의 활성층(12)으로부터 생성되는 광들(L1, L2) 중 발광 소자(LD)의 발광 방향(예를 들어, 상부 방향으로서, 제2 단부(EP2)를 향하는 방향)을 향하여 진행하는 제1 광(L1)은 발광 소자(LD)의 측면(예를 들어, 반사층(RML))으로부터 반사되어 발광 소자(LD)의 발광 방향을 향하여 진행할 수 있다.
또한, 발광 소자(LD)의 활성층(12)으로부터 생성되는 광들(L1, L2) 중 발광 소자(LD)의 발광 방향과 반대 방향(예를 들어, 하부 방향으로서, 제1 단부(EP1)를 향하는 방향)을 향하여 진행하는 제2 광(L2)은 발광 소자(LD)의 측면(예를 들어, 반사층(RML))에서 반사됨으로써 그 진행 방향이 발광 방향(예를 들어, 상부 방향으로서, 제2 단부(EP2)를 향하는 방향)으로 전환되어 진행될 수 있다.
예를 들어, 활성층(12)으로부터 생성되는 상기 제2 광(L2)은 발광 소자(LD)의 제1 반도체층(11) 중 뒤집어진 원뿔대 형상을 가지는 제3 부분(11_3)의 측면(PRH)에서 반사됨으로써 그 진행 방향이 바뀔 수 있다. 일 예로, 도 1 및 도 2를 참조하여 설명한 바와 같이, 제1 반도체층(11)의 제3 부분(11_3)의 측면(PRH)은 제1 면(S1)(또는, 발광 소자(LD)의 하부면) 및/또는 제2 면(S2)(또는, 발광 소자(LD)의 상부면)에 대하여 소정 범위의 각도(θ)만큼 기울어진 경사를 가지게 되므로, 활성층(12)으로부터 생성되어 제1 단부(EP1)를 향하는 방향(즉, 발광 방향의 반대 방향)으로 진행하던 제2 광(L2)이 제1 반도체층(11)의 제3 부분(11_3)의 측면(PRH)으로부터 반사되어 그 진행 방향이 발광 방향(예를 들어, 상부 방향으로서, 제2 단부(EP2)를 향하는 방향)으로 전환되어 진행될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자(LD)는 영역별로 및/또는 부분별로 상이한 폭을 가지는 형상을 포함하므로, 활성층(12)에서 생성되는 광들(L1, L2)이 전체적으로 발광 소자(LD)의 발광 방향(예를 들어, 상부 방향으로서, 제2 단부(EP2)를 향하는 방향)을 향하여 진행될 수 있다. 이에 따라, 발광 소자(LD)에서 생성되는 광의 손실이 최소화(예를 들어, 제거)되어 발광 효율이 향상될 수 있다.
한편, 일 실시예에 따른 발광 소자(LD)는 반사층(RML)을 포함하므로, 활성층(12)에서 생성되는 광들(L1, L2)의 일부가 발광 소자(LD)의 측면으로부터 투과되지 않고 그 대부분이 반사층(RML)으로부터 반사됨으로써 발광 소자(LD)의 측면으로 새어나가지 않고 발광 소자(LD)의 발광 방향을 향하여 진행할 수 있게 된다. 이에 따라, 발광 소자(LD)의 발광 효율이 보다 향상될 수 있다.
다시 도 1 및 도 2를 참조하면, 한편, 반사층(RML)과 절연막(INF)은 각각 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및 전극층(14)의 측면 형상에 대응하는 표면 프로파일을 가질 수 있다. 예를 들어, 반사층(RML)과 절연막(INF)은 각각 제1 반도체층(11)의 제1 내지 제3 부분들(11_1, 11_2, 11_3)의 측면 형상에 대응하는 표면 프로파일을 가질 수 있다. 일 예로, 반사층(RML)과 절연막(INF)은 각각 제1 반도체층(11)의 제1 내지 제3 부분들(11_1, 11_2, 11_3)의 측면 형상에 대응하는 굴곡 및/또는 경사를 가질 수 있다.
상술한 발광 소자(LD)를 포함한 발광 장치는 표시 장치를 비롯하여 광원을 필요로 하는 다양한 종류의 장치에서 이용될 수 있다. 예를 들어, 표시 패널의 각 화소 내에 발광 소자(LD)를 배치하고, 발광 소자(LD)를 각 화소의 광원으로 이용할 수 있다. 다만, 발광 소자(LD)의 적용 분야가 상술한 예시로서 한정되는 것은 아니며, 예를 들어, 발광 소자(LD)는 조명 장치 등과 같이 광원을 필요로 하는 다른 종류의 장치에도 이용될 수 있다.
이하에서는 도 4 내지 도 15를 참조하여, 일 실시예에 따른 발광 소자의 제조 방법에 관하여 상세하게 서술한다.
도 4 내지 도 15는 본 발명의 실시예들에 따른 발광 소자의 제조 방법을 나타내는 단면도들이다. 예를 들어, 도 4 내지 도 15는 도 1 및 도 2의 실시예에 의한 발광 소자(LD)의 제조 방법을 순차적으로 나타낸다. 한편, 도 4 내지 도 15에서는 하나의 제2 기판(BP)(또는, 백플레인) 상에서 다수의 발광 소자(LD)들을 제조하는 실시예를 나타내기로 한다.
먼저, 도 1, 도 2, 및 도 4를 참조하면, 본 발명의 실시예들에 따른 발광 소자의 제조 방법은 제1 기판(SB)(또는, 성장 기판)을 준비(또는, 제공)할 수 있다.
제1 기판(SB)은 반도체의 에피택셜 성장(또는, 에피택시)에 적합한 제조용 기판 또는 웨이퍼 등일 수 있다. 예를 들어, 제1 기판(SB)은,　실리콘(Si),　사파이어(Sapphire), SiC,　GaN,　GaAs 또는 ZnO 등의 물질을 포함한 기판일 수 있다. 이외에도, 제1 기판(SB)은 다양한 종류 및/또는 물질의 기판일 수 있다. 예를 들어, 발광 소자(LD)를 제조하기 위한 에피택셜 성장이 원활히 이루어질 수 있는 경우, 제1 기판(SB)의 종류나 물질이 특별히 한정되지는 않는다. 제1 기판(SB)은 발광 소자(LD)들의 제조를 위한 에피택셜 성장용 기판으로 사용된 이후, 최종적으로는 발광 소자(LD)들로부터 분리될 수 있다.
일 실시예에서, 상기 발광 소자의 제조 방법은 제1 기판(SB) 상에 패턴 마스크(PM)를 제공(또는, 형성)할 수 있다. 패턴 마스크(PM)는 이후 제1 기판(SB) 상에 형성되는 제1 반도체층(11, 도 6 참조)의 패턴에 대응하는 개구를 포함할 수 있다.
패턴 마스크(PM)는 실리콘 산화물(SiOx)(일 예로, SiO2), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 또는 이외의 다른 절연 물질을 포함할 수 있다. 패턴 마스크(PM)는 발광 소자(LD)들의 제조를 위하여 사용된 이후, 최종적으로 제1 기판(SB)과 함께 발광 소자(LD)들로부터 분리될 수 있다.
다음으로, 도 5를 더 참조하면, 상기 발광 소자의 제조 방법은 제1 기판(SB) 상에 희생층(BF)을 제공(또는, 형성)할 수 있다. 일 실시예에서, 희생층(BF)은 제1 기판(SB) 상에서 패턴 마스크(PM)의 개구에 대응하여 제공(또는, 형성)될 수 있다.
일 실시예에서, 희생층(BF)은 제1 기판(SB) 상에서 에피택셜 성장을 통해 형성될 수 있고, 최종적으로는 발광 소자(LD)들로부터 분리될 수 있다. 희생층(BF)은 발광 소자(LD)들을 제조하는 과정에서 발광 소자(LD)들과 제1 기판(SB)의 사이에 위치하여, 발광 소자(LD)들과 제1 기판(SB)을 물리적으로 이격시킬 수 있다.
일 실시예에서, 희생층(BF)은 불순물이 도핑되지 않은 진성 반도체층을 포함할 수 있고, 제1 반도체층(11, 도 6 참조)과 동일한 반도체 물질을 포함할 수 있다. 일 실시예에서, 희생층(BF)은 다중 층의 반도체층들을 포함할 수 있다. 상기 다중 층의 반도체층들 중 하나는 진성 반도체층일 수 있다. 상기 다중 층의 반도체층들 중 다른 하나는 제1 또는 제2 도전형의 도펀트를 포함하도록 도핑된 반도체층일 수 있고, 제1 기판(SB)과 제1 반도체층(11)의 사이에서 스트레인(strain)을 완화할 수 있다.
다음으로, 도 6을 더 참조하면, 상기 발광 소자의 제조 방법은 제1 기판(SB) 상에 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)을 순차적으로 제공(또는, 형성)할 수 있다. 예를 들어, 상기 발광 소자의 제조 방법은 희생층(BF)이 형성된 제1 기판(SB) 상에서, 에피택셜 성장을 통해 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)을 순차적으로 형성할 수 있다.
제1 반도체층(11)은 도 1 및 도 2의 실시예에서 예시한 제1 반도체층(11)의 물질, 또는 이외의 다른 반도체 물질로 형성될 수 있다. 제1 반도체층(11)은 Si, Ge, Sn 등과 같은 N형의 도펀트를 포함하도록 도핑될 수 있다.
제1 반도체층(11)은 MOVPE(Metal-organic Vapor Phase Epitaxy), MOCVD(Metal-organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy), LPE(Liquid Phase Epitaxy), 또는 VPE(Vapor Phase Epitaxy) 등과 같은 공정 기술을 활용한 에피택셜 성장을 통해 형성될 수 있으나, 이는 단순히 예시적인 것으로, 제1 반도체층(11)의 형성 방법이 이에 한정되지는 않는다.
일 실시예에서, 제1 반도체층(11)의 일부는 제1 기판(SB) 상에서 패턴 마스크(PM)의 개구 내에 제공(또는, 형성)될 수 있다. 여기서, 패턴 마스크(PM)의 개구 내에 제공(또는, 형성)된 제1 반도체층(11)의 상기 일부는, 도 1 및 도 2를 참조하여 설명한 제1 반도체층(11)의 제1 부분(11_1)을 구성할 수 있다.
활성층(12)은 도 1 및 도 2의 실시예에서 예시한 활성층(12)의 물질, 또는 이외의 다른 반도체 물질로 형성될 수 있다. 일 실시예에서, 활성층(12)은 MOVPE, MOCVD, MBE, LPE, 또는 VPE 등과 같은 공정 기술을 활용한 에피택셜 성장을 통해 형성될 수 있으나, 이는 단순히 예시적인 것으로, 활성층(12)의 형성 방법이 이에 한정되지는 않는다.
제2 반도체층(13)은 도 1 및 도 2의 실시예에서 예시한 제2 반도체층(13)의 물질, 또는 이외의 다른 반도체 물질로 형성될 수 있다. 제2 반도체층(13)은 Mg 등과 같은 P형의 도펀트를 포함하도록 도핑될 수 있다. 일 실시예에서, 제2 반도체층(13)은 MOVPE, MOCVD, MBE, LPE, 또는 VPE 등과 같은 공정 기술을 활용한 에피택셜 성장을 통해 형성될 수 있으나, 이는 단순히 예시적인 것으로, 제2 반도체층(13)의 형성 방법이 이에 한정되지는 않는다.
다음으로, 도 7을 더 참조하면, 상기 발광 소자의 제조 방법은 제2 반도체층(13) 상에 전극층(14)을 제공(또는, 형성)할 수 있다. 예를 들어, 제1 반도체층(11), 활성층(12) 및 제2 반도체층(13)이 순차적으로 제공(또는, 형성)된 제1 기판(SB)의 일면(일 예로, 상부면) 상에 전면적으로 전극층(14)을 제공(또는, 형성)할 수 있다.
일 실시예에서, 전극층(14)은 도 1 및 도 2의 실시예에서 예시한 전극층(14)의 물질, 또는 이외의 다른 도전 물질로 형성될 수 있다.
다음으로, 도 8 내지 도 10을 더 참조하면, 상기 발광 소자의 제조 방법은 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및 전극층(14)을 제1 기판(SB)에 대하여 실질적으로 수직인 방향으로 식각함에 의해, 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및 전극층(14)을 포함한 다중 층의 제1 적층체("제1 발광 적층체" 또는 "제1 발광 코어"라고도 함)를 패터닝할 수 있다.
일 실시예에서, 상기 발광 소자의 제조 방법은, 나노 임프린트 리소그래피 공정 기술 또는 포토 리소그래피 공정 기술 등을 활용한 패터닝 공정을 이용하여 발광 소자(LD)를 1차적으로 패터닝할 수 있다. 예를 들어, 상기 발광 소자의 제조 방법은, 나노 임프린트 리소그래피 공정 기술을 활용하여 발광 소자(LD)를 1차적으로 패터닝할 수 있다.
예를 들어, 상기 발광 소자의 제조 방법은, 도 8에 도시된 바와 같이 전극층(14) 상에 마스크층(MK)을 형성한 이후, 도 9에 도시된 바와 같이 마스크층(MK) 상에 식각 패턴(PT)들(예를 들어, 나노 패턴들)을 형성할 수 있다. 이후, 상기 발광 소자의 제조 방법은, 마스크층(MK) 및 식각 패턴(PT)들을 이용한 식각 공정에 의해 제1 반도체층(11), 활성층(12), 제2 반도체층(13) 및 전극층(14)을 원하는 형태로 식각하여 제1 적층체(또는, 제1 발광 적층체, 제1 발광 코어)를 형성(또는, 생성)할 수 있다.
예를 들어, 상기 발광 소자의 제조 방법은 마스크층(MK) 및 식각 패턴(PT)들을 이용한 건식 식각 공정(또는, 제1 식각 공정)을 진행하여 제1 반도체층(11), 활성층(12), 제2 반도체층(13) 및 전극층(14)을 수직 방향으로 식각함으로써, 도 10에 도시된 바와 같이 제1 반도체층(11), 활성층(12), 제2 반도체층(13) 및 전극층(14)을 포함한 제1 적층체를 형성(또는, 생성)할 수 있다.
일 실시예에서, 마스크층(MK)은, 후속 공정에서 실시될 층별 및/또는 막질별 선택적 건식 식각을 위해, 서로 다른 물질들로 형성된 적어도 두 개의 마스크층들을 포함할 수 있다. 예를 들어, 마스크층(MK)은 전극층(14) 상에 형성되며 절연 물질을 포함하는 제1 마스크층(예를 들어, 제1 하드 마스크층)과 제1 마스크층 상에 형성되며 도전 물질을 포함하는 제2 마스크층(예를 들어, 제2 하드 마스크층)을 포함할 수 있으나, 이는 단순히 예시적인 것으로, 본 발명의 실시예가 이에 제한되는 것은 아니다.
식각 패턴(PT)들은 마스크층(MK) 상에 서로 이격되어 배치될 수 있다. 식각 패턴(PT)들은 제1 기판(SB) 상에서 각각의 발광 소자(LD)들을 패터닝하기 위하여, 상기 발광 소자(LD)들에 대응하는 형상, 크기 및/또는 간격으로 형성될 수 있다. 예를 들어, 식각 패턴(PT)들은, 제조하고자 하는 발광 소자(LD)들의 형상 및 직경(예를 들어, 도 1 및 도 2를 참조하여 설명한 발광 소자(LD)의 제2 단부(EP2)에서의 제2 직경(D2))에 대응하는 형상 및 크기를 가질 수 있고, 발광 소자(LD)들을 용이하게 분리할 수 있을 정도의 거리만큼 서로 이격될 수 있다.
식각 패턴(PT)은 폴리머, 또는 이외의 다른 물질을 포함할 수 있다. 일 실시예에서, 식각 패턴(PT)들은 나노 임프린트 수지를 포함할 수 있고, 나노 임프린트 리소그래피 공정 기술을 활용하여 형성될 수 있다.
일 실시예에서, 상기 발광 소자의 제조 방법은 식각 패턴(PT)들을 이용한 단계적 건식 식각 공정에 의해, 제1 반도체층(11), 활성층(12), 제2 반도체층(13) 및 전극층(14)을 1차적으로 식각할 수 있다. 예를 들어, 상기 발광 소자의 제조 방법은, 식각 패턴(PT)들을 이용하여 마스크층(MK)을 먼저 식각한 이후, 전극층(14), 제2 반도체층(13), 활성층(12) 및 제1 반도체층(11)을 연속적으로 식각할 수 있다. 일 실시예에서, 전극층(14), 제2 반도체층(13), 활성층(12) 및 제1 반도체층(11)은, 건식 식각 공정에 의해 실질적으로 수직인 방향으로 식각되어 도 10에 도시된 바와 같이 대략적으로 로드 형상을 가질 수 있다. 또한, 도 10에 도시된 바와 같이, 전극층(14), 제2 반도체층(13), 활성층(12) 및 제1 반도체층(11)에 대한 건식 식각 공정이 완료된 이후, 마스크층(MK)과 식각 패턴(PT)들은 제거될 수 있다.
다음으로, 도 11 및 도 12를 더 참조하면, 상기 발광 소자의 제조 방법은 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및 전극층(14)을 포함하는 제1 적층체와 희생층(BF)을 제1 기판(SB)으로부터 분리할 수 있다. 예를 들어, 상기 발광 소자의 제조 방법은 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및 전극층(14)을 포함하는 제1 적층체와 희생층(BF)을 전사 기재(TST)를 이용하여 분리할 수 있다. 예를 들어, 전사 기재(TST)는 실시예에 따라 연신 가능한 재질을 포함할 수 있으며, 제1 적층체(예를 들어, 전극층(14))를 부착시키기 위한 접착층을 더 포함할 수 있다.
일 실시예에서, 상기 발광 소자의 제조 방법은 전기적 및/또는 화학적 식각 방식, 또는 이외의 다른 방식에 의해 희생층(BF)을 제1 기판(SB)으로부터 분리할 수 있다. 예를 들어, 희생층(BF)과 제1 기판(SB)은 레이저 리프트 오프(Laser Lift-Off; LLO) 방식에 의해 분리될 수 있다. 다만, 이는 단순히 예시적인 것으로, 실시예에 따라 희생층(BF)과 제1 기판(SB)은 화학적 리프트 오프(Chemical Lift-Off; CLO) 방식에 의해 분리될 수도 있다.
다음으로, 도 13을 더 참조하면, 상기 발광 소자의 제조 방법은 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및 전극층(14)을 포함하는 제1 적층체와 희생층(BF)을 분리할 수 있다. 일 실시예에서, 희생층(BF)은 전기적 및/또는 화학적 식각 방식, 또는 이외의 다른 방식에 의해 제1 적층체로부터 분리될 수 있다. 예를 들어, 희생층(BF)은 식각비 간의 차이를 이용한 에치백(etch back) 공정에 의해 제1 적층체로부터 분리될 수 있다.
이후, 상기 발광 소자의 제조 방법은, 도 13에 도시된 바와 같이 추가적인 식각 공정을 진행하여, 1차적으로 식각된 각각의 제1 적층체를 원하는 형상으로 식각하여, 제2 적층체를 형성(또는, 생성)할 수 있다.
예를 들어, 상기 발광 소자의 제조 방법은, 습식 식각 공정(또는, 제2 식각 공정)의 추가적인 식각 공정을 진행하여, 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및 전극층(14)을 식각하여, 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및 전극층(14)을 포함한 다중층의 제2 적층체("제2 발광 적층체" 또는 "제2 발광 코어"라고도 함)를 형성(또는, 생성)할 수 있다. 예를 들어, 상기 발광 소자의 제조 방법은, 습식 식각 공정을 이용하여 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및 전극층(14)을 연속적으로 식각할 수 있다. 여기서, 상기 제2 적층체는 본 발명의 실시예에 따른 발광 소자(LD)의 발광 적층체(또는, 발광 코어)를 구성할 수 있다.
일 실시예에서, 도 13에 도시된 바와 같이, 추가적인 식각 공정에 의해 패터닝되어 형성된 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및 전극층(14)을 포함한 제2 적층체(또는, 제2 발광 적층체, 제2 발광 코어)는 영역별로 및/또는 부분별로 상이한 폭을 가질 수 있다. 예를 들어, 도 1 및 도 2를 참조하여 설명한 바와 같이, 발광 소자(LD)의 발광 적층체를 구성하는 상기 제2 적층체의 양단부 사이의 중간 영역 및/또는 중간 부분은 원뿔대 형상을 가질 수 있다.
다음으로, 도 14를 더 참조하면, 상기 발광 소자의 제조 방법은 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및 전극층(14)을 포함한 제2 적층체(또는, 제2 발광 적층체, 제2 발광 코어)를 제2 기판(BP)(또는, 백플레인) 상에 부착할 수 있다. 예를 들어, 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및 전극층(14)을 포함한 제2 적층체(또는, 제2 발광 적층체, 제2 발광 코어)는 본딩 공정 등에 의해 제2 기판(BP) 상에 부착될 수 있다.
즉, 본 발명의 실시예들에 따른 발광 소자(LD)를 구성하는 발광 적층체(또는, 발광 코어)는 별도의 성장 기판(예를 들어, 제1 기판(SB))에서 형성 및 일부가 패터닝(예를 들어, 건식 식각 공정에 의해 패터닝)된 후 상기 성장 기판으로부터 분리되어 전사 기재(TST)를 통해 전사되고, 이후 원하는 형상으로 패터닝(예를 들어, 습식 식각 공정에 의해 패터닝)되어 백플레인(예를 들어, 제2 기판(BP)) 상에 부착될 수 있다.
다음으로, 도 15를 더 참조하면, 상기 발광 소자의 제조 방법은 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및 전극층(14)을 포함한 제2 적층체(또는, 제2 발광 적층체, 제2 발광 코어)의 측면 상에 반사층(RML)을 제공(또는, 형성)하고 반사층(RML) 상에 절연막(INF)을 제공(또는, 형성)할 수 있다. 반사층(RML)은 도 1 및 도 2의 실시예에서 예시한 반사층(RML)의 물질, 또는 이외의 다른 도전 물질로 형성될 수 있다. 또한, 절연막(INF)은 도 1 및 도 2의 실시예에서 예시한 절연막(INF)의 물질, 또는 이외의 다른 절연 물질로 형성될 수 있다. 예를 들어, 절연막(INF)은 원자층 증착(Atomic Layer Deposition; ALD) 방법, 졸-겔 공정(sol-gel process), 혹은 화학적 증착 방법(일 예로, 플라즈마 화학 기상 증착법(Plasma Enhanced Chemical Vapor Deposition; PECVD)) 등을 이용하여 형성될 수 있으나, 이는 단순히 예시적인 것으로, 본 발명의 실시예가 이에 제한되는 것은 아니다. 한편, 도 15에 별도로 도시되지는 않았으나, 절연막(INF)은 전극층(14)의 일 면(예를 들어, 상부면) 상에 형성된 이후 별도 공정(예를 들어, 식각 공정)을 통해 제거될 수 있다. 이에 따라, 각각의 발광 소자(LD)의 발광 적층체(또는, 발광 코어)의 일 면(예를 들어, 상부면)에서 전극층(14)이 노출될 수 있다.
도 16은 본 발명의 실시예들에 따른 표시 장치를 나타내는 평면도이다.
한편, 도 16에서는 도 1 및 도 2를 참조하여 설명한 본 발명의 실시예들에 따른 발광 소자(LD)를 광원으로서 이용할 수 있는 전자 장치의 일 예로서, 표시 장치, 특히 표시 장치에 구비되는 표시 패널(PNL)을 도시하였다.
한편, 도 16에서는 표시 영역(DA)을 중심으로 표시 패널(PNL)의 구조를 간략하게 도시하기로 한다. 다만, 실시예에 따라서는, 도시되지 않은 적어도 하나의 구동 회로부(일 예로, 주사 구동부 및 데이터 구동부 중 적어도 하나), 배선들 및/또는 패드들이 표시 패널(PNL)에 더 배치될 수 있다.
도 16을 참조하면, 표시 패널(PNL)은 기판(SUB) 및 기판(SUB) 상에 배치된 화소(PXL)를 포함할 수 있다. 화소(PXL)는 기판(SUB) 상에 복수 개 구비될 수 있다.
기판(SUB)은 표시 패널(PNL)의 베이스 부재를 구성하는 것으로서, 경성 또는 연성의 기판이나 필름일 수 있다.
표시 패널(PNL) 및 이를 형성하기 위한 기판(SUB)은 영상을 표시하기 위한 표시 영역(DA) 및 표시 영역(DA)을 제외한 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)에는 화소(PXL)가 배치될 수 있다. 화소(PXL)는 발광 소자(LD)를 포함할 수 있다. 비표시 영역(NDA)에는 표시 영역(DA)의 화소(PXL)에 연결되는 각종 배선들, 패드들 및/또는 내장 회로부가 배치될 수 있다. 실시예에 따라, 화소(PXL)는 다양한 구조 및/또는 방식으로 표시 영역(DA)에 배열될 수 있다.
실시예에 따라, 표시 영역(DA)에는 서로 다른 색의 빛을 방출하는 두 종류 이상의 화소(PXL)가 배치될 수 있다. 일 예로, 화소(PXL)는 제1 색의 광을 방출하는 제1 화소(PXL1), 제2 색의 광을 방출하는 제2 화소(PXL2), 및 제3 색의 광을 방출하는 제3 화소(PXL3)를 포함할 수 있다. 서로 인접하도록 배치된 적어도 하나의 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 다양한 색의 빛을 방출할 수 있는 하나의 화소 유닛을 구성할 수 있다. 예를 들어, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 각각 소정 색의 빛을 방출하는 서브 화소일 수 있다. 실시예에 따라, 제1 화소(PXL1)는 적색의 빛을 방출하는 적색 화소일 수 있고, 제2 화소(PXL2)는 녹색의 빛을 방출하는 녹색 화소일 수 있으며, 제3 화소(PXL3)는 청색의 빛을 방출하는 청색 화소일 수 있으나, 이에 한정되지는 않는다.
일 실시예에서, 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)는 각각 제1 색의 발광 소자, 제2 색의 발광 소자 및 제3 색의 발광 소자를 광원으로 구비함으로써, 각각 제1 색, 제2 색 및 제3 색의 빛을 방출할 수 있다. 다른 실시예에서, 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)는 서로 동일한 색의 빛을 방출하는 발광 소자들을 구비하되, 각각의 발광 소자 상에 배치된 서로 다른 색상의 컬러 변환층 및/또는 컬러 필터를 포함함으로써, 각각 제1 색, 제2 색 및 제3 색의 빛을 방출할 수도 있다. 다만, 각각의 화소 유닛을 구성하는 화소(PXL)의 색상, 종류 및/또는 개수 등이 특별히 한정되지는 않는다. 즉, 각각의 화소(PXL)가 방출하는 빛의 색은 다양하게 변경될 수 있다.
화소(PXL)는 소정의 제어 신호(일 예로, 주사 신호 및 데이터 신호) 및/또는 소정의 전원(일 예로, 제1 전원 및 제2 전원)에 의해 구동되는 적어도 하나의 광원을 포함할 수 있다. 일 실시예에서, 각각의 화소(PXL)는 능동형 화소로 구성될 수 있다. 다만, 표시 장치에 적용될 수 있는 화소들(PXL)의 종류, 구조 및/또는 구동 방식이 특별히 한정되지는 않는다. 예를 들어, 각각의 화소(PXL)는 다양한 구조 및/또는 구동 방식이 수동형 또는 능동형 발광 표시 장치의 화소로 구성될 수 있다.
도 17은 도 16의 Ⅰ~Ⅰ'에 따른 단면도이다. 도 17에서는, 도 16의 표시 패널(PNL)에 포함되는 화소(PXL)의 구조를 개략적으로 도시하였다.
도 1, 도 2, 도 16 및 도 17을 참조하면, 화소(PXL)는 기판(SUB), 화소 회로부(PCL), 및 표시 소자부(DPL)를 포함할 수 있다.
기판(SUB)은 경성 또는 연성의 기판일 수 있다. 일 예에 따르면, 기판(SUB)은 경성(rigid) 소재 혹은 가요성(flexible) 소재를 포함할 수 있다. 일 예에 따르면, 가요성 소재는 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 셀룰로오스 트리아세테이트(cellulose triacetate), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 하나를 포함할 수 있다. 다만, 이는 단순히 예시적인 것으로, 기판(SUB)에 포함되는 소재가 이에 제한되는 것은 아니다.
화소 회로부(PCL)는 기판(SUB) 상에 위치할 수 있다. 화소 회로부(PCL)는 버퍼층(BFL), 트랜지스터(T), 게이트 절연막(GI), 제1 층간 절연막(ILD1), 제2 층간 절연막(ILD2), 컨택홀(CH), 및 절연층(INS)을 포함할 수 있다.
버퍼층(BFL)은 기판(SUB) 상에 위치할 수 있다. 버퍼층(BFL)은 불순물이 외부로부터 확산되는 것을 방지할 수 있다. 버퍼층(BFL)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx) 등과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다.
트랜지스터(T)는 박막 트랜지스터일 수 있다. 일 예에 따르면, 트랜지스터(T)는 박막 트랜지스터 중 구동 트랜지스터일 수 있다. 트랜지스터(T)는 반도체 층(SCL), 게이트 전극(GE), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있다.
반도체 층(SCL)은 버퍼층(BFL) 상에 위치할 수 있다. 반도체 층(SCL)은 폴리실리콘(polysilicon), 아몰퍼스 실리콘(amorphous silicon) 및 산화물 반도체 중 적어도 하나를 포함할 수 있다.
반도체 층(SCL)은 소스 전극(SE)과 접촉하는 제1 접촉 영역 및 드레인 전극(DE)과 접촉하는 제2 접촉 영역을 포함할 수 있다.
상기 제1 접촉 영역과 상기 제2 접촉 영역은 불순물이 도핑된 반도체 패턴일 수 있다. 상기 제1 접촉 영역과 상기 제2 접촉 영역 사이의 영역은 채널 영역일 수 있다. 상기 채널 영역은 불순물이 도핑되지 않은 진성 반도체 패턴일 수 있다.
게이트 절연막(GI)은 반도체 층(SCL) 상에 제공될 수 있다. 게이트 절연막(GI)은 무기 재료를 포함할 수 있다. 일 예에 따르면, 게이트 절연막(GI)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy) 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다. 실시예에 따라, 게이트 절연막(GI)은 유기 재료를 포함할 수도 있다.
게이트 전극(GE)은 게이트 절연막(GI) 상에 위치할 수 있다. 게이트 전극(GE)의 위치는 반도체 층(SCL)의 채널 영역의 위치와 대응될 수 있다. 예를 들어, 게이트 전극(GE)은 게이트 절연막(GI)을 사이에 두고 반도체 층(SCL)의 채널 영역 상에 배치될 수 있다.
제1 층간 절연막(ILD1)은 게이트 전극(GE) 상에 위치할 수 있다. 제1 층간 절연막(ILD1)은 게이트 절연막(GI)과 마찬가지로, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy) 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
소스 전극(SE)과 드레인 전극(DE)은 제1 층간 절연막(ILD1) 상에 위치할 수 있다. 소스 전극(SE)은 게이트 절연막(GI)과 제1 층간 절연막(ILD1)을 관통하여 반도체 층(SCL)의 제1 접촉 영역과 접촉하고, 드레인 전극(DE)은 게이트 절연막(GI)과 제1 층간 절연막(ILD1)을 관통하여 반도체 층(SCL)의 제2 접촉 영역과 접촉할 수 있다. 드레인 전극(DE)은 컨택홀(CH)과 전기적으로 연결될 수 있다.
제2 층간 절연막(ILD2)은 소스 전극(SE)과 드레인 전극(DE) 상에 위치할 수 있다. 제2 층간 절연막(ILD2)은 제1 층간 절연막(ILD1) 및 게이트 절연막(GI)과 마찬가지로, 무기 재료를 포함할 수 있다. 무기 재료로는, 제1 층간 절연막(ILD1) 및 게이트 절연막(GI)의 구성 물질로 예시된 물질들, 일 예로, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy) 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다. 실시예에 따라, 제2 층간 절연막(ILD2)은 유기 재료를 포함할 수도 있다.
절연층(INS)은 유기 절연막, 무기 절연막, 또는 상기 무기 절연막 상에 배치된 상기 유기 절연막을 포함하는 형태로 제공될 수 있다.
절연층(INS)은 드레인 전극(DE)의 일 영역과 전기적으로 연결되는 컨택홀(CH)을 포함할 수 있다.
표시 소자부(DPL)는 화소 회로부(PCL) 상에 위치할 수 있다. 표시 소자부(DPL)는 화소 전극(PE), 발광 소자(LD), 연결 전극(CE), 보호층(PVX), 및 인캡층(ENC)을 포함할 수 있다.
화소 전극(PE)(또는, 제1 전극)은 절연층(INS) 상에 배치될 수 있다. 화소 전극(PE)은 애노드 전극일 수 있다. 화소 전극(PE)은 도전성 물질을 적어도 포함할 수 있다. 일 예에 따르면, 화소 전극(PE)은 구리(Cu), 금(Au), 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pb), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물과 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 산화아연(ZnO), 산화인듐(In2O3)을 포함할 수 있으나, 이에 한정되지 않는다.
연결 전극(CE)(또는, 제2 전극)의 적어도 일부는 보호층(PVX) 상에 위치하되, 연결 전극(CE)의 또 다른 적어도 일부는 발광 소자(LD)의 일 단부와 전기적으로 연결되도록 배치될 수 있다. 연결 전극(CE)은 표시 영역(DA) 상에 판(plate) 형태로 제공될 수 있으나, 이에 한정되지 않는다. 연결 전극(CE)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), GZO(Gallium doped Zinc Oxide), ZTO(Zinc Tin Oxide), GTO(Gallium Tin Oxide) 및 FTO(Fluorine doped Tin Oxide) 중 하나의 투명 도전성 산화물과 같은 투명 도전성 재료(또는 물질)를 포함할 수 있다. 혹은 실시 형태에 따라 연결 전극(CE)은 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투명 도전성 재료(또는 물질)를 포함할 수 있다.
화소 전극(PE)과 연결 전극(CE) 사이에는 제3 방향(DR3)을 따라 흐르는 전기적 신호가 획득될 수 있다. 상기 전기적 신호가 획득되면, 발광 소자(LD)가 광을 출력할 수 있다. 즉, 발광 소자(LD)에는 제1 단부(EP1)로부터 제2 단부(EP2) 혹은 제2 단부(EP2)로부터 제1 단부(EP1)를 향하는 방향으로 전기적 신호가 흐를 수 있고, 상기 전기적 신호가 흐르는 방향은 기판(SUB)의 주면에 수직일 수 있다.
화소 전극(PE)의 극성과 연결 전극(CE)의 극성은 서로 상이할 수 있다. 예를 들어, 화소 전극(PE)이 캐소드 전극일 경우, 연결 전극(CE)은 애노드 전극일 수 있고, 화소 전극(PE)이 애노드 전극일 경우, 연결 전극(CE)은 캐소드 전극일 수 있다. 이하에서는, 화소 전극(PE)이 애노드 전극이고, 연결 전극(CE)이 캐소드 전극인 것을 기준으로 설명한다.
화소 전극(PE)과 연결 전극(CE)은 서로 분리되어 이격되도록 배치될 수 있다. 화소 전극(PE)은 컨택홀(CH)과 전기적으로 연결되어, 트랜지스터(T)로부터 제공된 전기적 신호를 발광 소자(LD)에 제공할 수 있다.
발광 소자(LD)는 전기적 신호가 제공되는 경우, 광을 발산할 수 있다. 발광 소자(LD)는 제3 방향(DR3)을 따라서 광을 출력할 수 있다. 발광 소자(LD)는 화소 전극(PE) 상에 배열될 수 있다. 발광 소자(LD)는, 발광 소자(LD)의 제1 단부(EP1)가 화소 전극(PE)을 향하도록 배열될 수 있다. 발광 소자(LD)는, 발광 소자(LD)의 제2 단부(EP2)가 연결 전극(CE)을 향하도록 배열될 수 있다. 발광 소자(LD)의 제1 단부(EP1)는 화소 전극(PE)과 전기적으로 연결되고, 발광 소자(LD)의 제2 단부(EP2)는 연결 전극(CE)과 전기적으로 연결될 수 있다. 예를 들어, 발광 소자(LD)의 제1 반도체층(11)은 화소 전극(PE)과 전기적으로 연결되고, 발광 소자(LD)의 제2 반도체층(13)(또는, 전극층(14))은 연결 전극(CE)과 전기적으로 연결될 수 있다.
발광 소자(LD)의 제1 면(S1)(예를 들어, 하부면)의 적어도 일부는 화소 전극(PE)과 물리적으로 접촉할 수 있다. 발광 소자(LD)의 제2 면(S2)(예를 들어, 상부면)의 적어도 일부는 연결 전극(CE)과 물리적으로 접촉할 수 있다.
발광 소자(LD)가 화소 전극(PE)과 접하는 면적은 발광 소자(LD)가 연결 전극(CE)과 접하는 면적보다 작을 수 있다. 예를 들어, 발광 소자(LD)의 제1 면(S1)은 화소 전극(PE)과 연결되어 소정의 접촉 면적이 형성될 수 있고, 발광 소자(LD)의 제2 면(S2)은 연결 전극(CE)과 연결되어, 상기 소정의 접촉 면적보다 큰 접촉 면적이 형성될 수 있다.
보호층(PVX)은 발광 소자(LD)들을 둘러싸도록 배치될 수 있다. 보호층(PVX)은 발광 소자(LD) 등에 의한 단차를 제거할 수 있다. 보호층(PVX)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(polyphenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
인캡층(ENC)은 연결 전극(CE) 상에 위치할 수 있다. 인캡층(ENC)은 표시 소자부(DPL)의 외곽에 위치하여, 개별 구성을 평탄화 시킬 수 있다. 인캡층(ENC)은 유기 재료 혹은 무기 재료를 포함할 수 있으나, 특정 물질에 한정되지 않는다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
11: 제1 반도체층 11_1: 제1 부분
11_2: 제2 부분 11_3: 제3 부분
12: 활성층 13: 제2 반도체층
14: 전극층 BF: 희생층
BP: 제2 기판 EP1: 제1 단부
EP2: 제2 단부 INF: 절연막
LD: 발광 소자 MK: 마스크층
PM: 패턴 마스크 PNL: 표시 패널
PT: 식각 패턴 RML: 반사층
SB: 제1 기판 TST: 전사 기재

Claims (20)

  1. 제1 단부에 대응하는 제1 면 및 제2 단부에 대응하는 제2 면을 포함하는 발광 소자에서,
    상기 제1 단부 측에 배치되는 제1 반도체층;
    상기 제1 반도체층 상에 배치되는 활성층;
    상기 활성층 상에 배치되는 제2 반도체층; 및
    상기 제2 단부 측에서, 상기 제2 반도체층 상에 배치되는 전극층을 포함하며,
    상기 제1 반도체층은, 제1 부분, 상기 제1 부분 상에 배치되며 상기 활성층에 인접한 제2 부분, 및 상기 제1 부분과 상기 제2 부분 사이에 배치되는 제3 부분을 포함하고,
    상기 제1 부분의 폭과 상기 제2 부분의 폭은 상이하며,
    상기 제3 부분의 폭은 길이 방향에 따라 상이한 폭을 가지는, 발광 소자.
  2. 제1 항에 있어서, 상기 제1 부분과 상기 제2 부분은 각각 원기둥의 형상을 가지며,
    상기 제2 부분의 폭은 상기 제1 부분의 폭보다 큰, 발광 소자.
  3. 제2 항에 있어서, 상기 제3 부분의 폭은 상기 제1 부분 측으로부터 상기 제2 부분 측으로 갈수록 증가하는, 발광 소자.
  4. 제3 항에 있어서, 상기 제3 부분은 원뿔대(truncated cone) 형상을 가지는, 발광 소자.
  5. 제3 항에 있어서, 상기 제3 부분의 측면은 상기 제1 면에 대하여 소정의 각도에 대응하는 경사를 가지는, 발광 소자.
  6. 제5 항에 있어서, 상기 소정의 각도는 120° 이상의 범위를 가지는, 발광 소자.
  7. 제2 항에 있어서, 상기 활성층, 상기 제2 반도체층, 및 상기 전극층은 각각 원기둥의 형상을 가지는, 발광 소자.
  8. 제7 항에 있어서, 상기 활성층의 폭, 상기 제2 반도체층의 폭, 상기 전극층의 폭, 및 상기 제2 부분의 폭은 실질적으로 동일한, 발광 소자.
  9. 제1 항에 있어서,
    상기 제1 반도체층, 상기 활성층, 상기 제2 반도체층, 및 상기 전극층의 측면을 감싸는 반사층을 더 포함하는, 발광 소자.
  10. 제9 항에 있어서, 상기 반사층은 반사성 금속 물질을 포함하는, 발광 소자.
  11. 제1 항에 있어서,
    상기 제1 반도체층, 상기 활성층, 상기 제2 반도체층, 및 상기 전극층의 측면을 감싸는 절연막을 더 포함하는, 발광 소자.
  12. 제11 항에 있어서, 상기 절연막은 상기 제1 반도체층의 하부면에 대응하는 상기 제1 면과 상기 전극층의 상부면에 대응하는 상기 제2 면을 노출하는, 발광 소자.
  13. 제1 전극 및 제2 전극과, 상기 제1 전극에 전기적으로 연결되는 제1 단부 및 상기 제2 전극에 전기적으로 연결되는 제2 단부를 포함하는 발광 소자를 포함하는 화소를 포함하고,
    상기 발광 소자는,
    상기 제1 단부 측에 배치되는 제1 반도체층;
    상기 제1 반도체층 상에 배치되는 활성층;
    상기 활성층 상에 배치되는 제2 반도체층; 및
    상기 제2 단부 측에서, 상기 제2 반도체층 상에 배치되는 전극층을 포함하며,
    상기 제1 반도체층은, 제1 부분, 상기 제1 부분 상에 배치되며 상기 활성층에 인접한 제2 부분, 및 상기 제1 부분과 상기 제2 부분 사이에 배치되는 제3 부분을 포함하고,
    상기 제1 부분의 폭과 상기 제2 부분의 폭은 상이하며,
    상기 제3 부분의 폭은 길이 방향에 따라 상이한 폭을 가지는, 표시 장치.
  14. 제13 항에 있어서, 상기 제1 부분과 상기 제2 부분은 각각 원기둥의 형상을 가지며,
    상기 제2 부분의 폭은 상기 제1 부분의 폭보다 큰, 표시 장치.
  15. 제14 항에 있어서, 상기 제3 부분의 폭은 상기 제1 부분 측으로부터 상기 제2 부분 측으로 갈수록 증가하는, 표시 장치.
  16. 패턴 마스크가 제공된 제1 기판 상에 제1 반도체층, 활성층, 제2 반도체층, 및 전극층을 순차적으로 형성하는 단계;
    상기 전극층 상에 마스크층 및 식각 패턴을 순차적으로 형성하는 단계;
    상기 마스크층 및 상기 식각 패턴을 이용한 제1 식각 공정에 의해, 상기 전극층으로부터 상기 제1 반도체층을 향하는 방향으로, 상기 제1 반도체층, 상기 활성층, 상기 제2 반도체층 및 상기 전극층 각각의 적어도 일부를 패터닝하여 제1 발광 적층체를 형성하는 단계;
    상기 제1 발광 적층체를 상기 제1 기판으로부터 분리하는 단계;
    상기 제1 발광 적층체의 적어도 일부를 패터닝하는 제2 식각 공정에 의해, 상기 제1 반도체층으로부터 상기 전극층을 향하는 방향으로, 상기 제1 반도체층, 상기 활성층, 상기 제2 반도체층 및 상기 전극층의 측면을 패터닝하여 제2 발광 적층체를 형성하는 단계; 및
    상기 제2 발광 적층체를 제2 기판 상에 부착하는 단계를 포함하는, 발광 소자의 제조 방법.
  17. 제16 항에 있어서, 상기 제2 발광 적층체를 형성하는 단계에서, 상기 제1 반도체층의 적어도 일부의 폭이 길이 방향에 따라 상이한 폭을 가지도록 상기 제1 반도체층을 식각하는, 발광 소자의 제조 방법.
  18. 제16 항에 있어서,
    상기 제2 발광 적층체의 상기 제1 반도체층, 상기 활성층, 상기 제2 반도체층 및 상기 전극층 각각의 측면에 반사층을 형성하는 단계를 더 포함하는, 발광 소자의 제조 방법.
  19. 제16 항에 있어서,
    상기 제2 발광 적층체의 상기 제1 반도체층, 상기 활성층, 상기 제2 반도체층 및 상기 전극층 각각의 측면에 절연막을 형성하는 단계를 더 포함하는, 발광 소자의 제조 방법.
  20. 제16 항에 있어서, 상기 제1 식각 공정은 건식 식각 공정이며, 상기 제2 식각 공정은 습식 식각 공정인, 발광 소자의 제조 방법.
KR1020220100142A 2022-08-10 2022-08-10 발광 소자 및 이를 포함한 표시 장치, 및 발광 소자의 제조 방법 KR20240022044A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220100142A KR20240022044A (ko) 2022-08-10 2022-08-10 발광 소자 및 이를 포함한 표시 장치, 및 발광 소자의 제조 방법
PCT/KR2023/003589 WO2024034765A1 (ko) 2022-08-10 2023-03-17 발광 소자 및 이를 포함한 표시 장치, 및 표시 장치의 제조 방법
US18/339,583 US20240055558A1 (en) 2022-08-10 2023-06-22 Light emitting element, display device including the same, and method of fabricating the display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220100142A KR20240022044A (ko) 2022-08-10 2022-08-10 발광 소자 및 이를 포함한 표시 장치, 및 발광 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20240022044A true KR20240022044A (ko) 2024-02-20

Family

ID=89845494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220100142A KR20240022044A (ko) 2022-08-10 2022-08-10 발광 소자 및 이를 포함한 표시 장치, 및 발광 소자의 제조 방법

Country Status (3)

Country Link
US (1) US20240055558A1 (ko)
KR (1) KR20240022044A (ko)
WO (1) WO2024034765A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200023319A (ko) * 2020-01-22 2020-03-04 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20220157450A (ko) * 2020-06-11 2022-11-29 엘지전자 주식회사 반도체 발광소자 및 이를 이용한 디스플레이 장치
JP2022037718A (ja) * 2020-08-25 2022-03-09 シャープセミコンダクターイノベーション株式会社 画像表示素子
KR20220046066A (ko) * 2020-10-06 2022-04-14 삼성디스플레이 주식회사 발광 소자, 발광 소자의 제조 방법, 및 이를 포함하는 표시 장치
KR20220078016A (ko) * 2020-12-02 2022-06-10 삼성디스플레이 주식회사 표시 장치 및 발광 소자의 제조 방법

Also Published As

Publication number Publication date
WO2024034765A1 (ko) 2024-02-15
US20240055558A1 (en) 2024-02-15

Similar Documents

Publication Publication Date Title
KR102606922B1 (ko) 표시 장치 및 그 제조 방법
JP5082504B2 (ja) 発光素子及び発光素子の製造方法
JP2021536134A (ja) 発光素子、及びその製造方法、並びに発光素子を備えた表示装置
JP5148336B2 (ja) 発光ダイオードチップおよびその製造方法
KR102557754B1 (ko) 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
KR20200102615A (ko) 발광 소자 및 이를 구비한 표시 장치
JP2021536137A (ja) 発光装置
KR20210031588A (ko) 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치
CN114365297A (zh) 发光元件、用于发光元件的制造方法和包括该发光元件的显示装置
US20220376144A1 (en) Light-emitting diode and display device comprising same
KR102477250B1 (ko) 발광 소자
JP7459210B2 (ja) パッケージ構造、および、その形成方法
US20220246675A1 (en) Light-emitting device and display apparatus including the same
TW202315161A (zh) 發光元件、包含該發光元件的顯示裝置以及發光元件的製造方法
KR20240022044A (ko) 발광 소자 및 이를 포함한 표시 장치, 및 발광 소자의 제조 방법
US20220254959A1 (en) Light emitting element, manufacturing method thereof, and display device comprising the light emitting element
KR20220089806A (ko) 발광 소자의 제조 방법, 이를 이용하여 제조된 발광 소자, 및 이를 포함하는 표시 장치
US20240006554A1 (en) Light-emitting device, display apparatus including the same, and method of manufacturing the same
US11967667B2 (en) Micro light-emitting diode structure and micro light-emitting diode display panel using the same
US20230317764A1 (en) Display device and method of fabricating the same
TWI750838B (zh) 顯示面板及其製造方法
KR20230082726A (ko) 표시 장치 및 이의 제조 방법
KR20230167260A (ko) 발광 소자 및 이를 포함한 표시 장치, 및 발광 소자의 제조 방법
US20220263002A1 (en) Display device and method of fabricating the same
KR20220125861A (ko) 발광 소자, 발광 소자의 제조 방법, 및 발광 소자를 포함하는 표시 장치