KR20240019384A - 전기 광학 장치, 전자 기기 및 구동 방법 - Google Patents

전기 광학 장치, 전자 기기 및 구동 방법 Download PDF

Info

Publication number
KR20240019384A
KR20240019384A KR1020247003342A KR20247003342A KR20240019384A KR 20240019384 A KR20240019384 A KR 20240019384A KR 1020247003342 A KR1020247003342 A KR 1020247003342A KR 20247003342 A KR20247003342 A KR 20247003342A KR 20240019384 A KR20240019384 A KR 20240019384A
Authority
KR
South Korea
Prior art keywords
transistor
driving
line
pixel circuit
voltage
Prior art date
Application number
KR1020247003342A
Other languages
English (en)
Inventor
나오부미 토요무라
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20240019384A publication Critical patent/KR20240019384A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

소자수가 적은 고정밀 화소 레이아웃에 유리한 화소 회로를 실현한다. 중계선(12-2)과 주사선(16)에 대응하여 마련된 화소 회로(11)와, 화소 회로를 구동하는 구동 회로를 가지고, 구동 회로는, 발광 소자(OLED)의 발광 기간에서, 제1의 트랜지스터(WS), 제2의 트랜지스터(AZ2) 및 제4의 트랜지스터(AZ1)를 온으로 하고, 소광 기간으로 이행함과 함께, 제1의 트랜지스터, 제2의 트랜지스터, 제3의 트랜지스터(DS) 및 제4의 트랜지스터를 통하여, 소광용 전원(Vss)을 구동 트랜지스터(Drv)의 게이트 전극에 기록하고, 제3의 트랜지스터를 오프 함으로써, 구동 트랜지스터의 임계치 전압을 보정하고, 구동 트랜지스터의 게이트 전극의 전압을 임계치 전압을 반영한 전압으로 하도록 구동하도록 구성되어 있는 전기 광학 장치이다.

Description

전기 광학 장치, 전자 기기 및 구동 방법{ELECTRO-OPTICAL DEVICE, ELECTRONIC APPARATUS, AND DRIVING METHOD}
본 기술은, 전기 광학 장치, 전자 기기 및 구동 방법에 관한 것이다.
발광 소자로서 유기 발광 다이오드(이하, OLED(Organic Light Emitting Diode)라고 한다) 소자 등을 이용하는 전기 광학 장치가 알려져 있다. 전기 광학 장치에서는, 주사선과 데이터선과의 교차 개소에 대해, 발광 소자나 트랜지스터 등을 포함하는 화소 회로가 화소에 대응하여 마련되어진다. 화소 회로에 대해, 화소의 계조 레벨에 응한 전위의 데이터 신호가 당해 트랜지스터의 게이트에 인가되면, 당해 트랜지스터는, 게이트·소스 사이의 전압에 응한 전류를 발광 소자에 대해 공급하고, 발광 소자가 계조 레벨에 응한 휘도로 발광한다.
각 화소에 마련된 트랜지스터의 임계치 전압(이하 Vth라고 적절히 칭한다)이 흐트러지면, 발광 소자에 흐르는 전류가 흐트러져 화질이 저하된다. 화질의 저하를 방지하기 위해, Vth의 편차를 보상할 필요가 있다. 보상을 행하는 경우, 트랜지스터의 드레인 및 게이트를, 열마다 마련된 데이터 신호의 공급선에 접속하고, 그 전위를 트랜지스터의 임계치 전압에 응한 값으로 설정하는 방법이 알려져 있다.
그렇지만, 데이터 신호의 공급선에는 기생 용량이 부수(付隨)되어 있기 때문에, 보상 동작을 실행할 때에는 기생 용량에의 충전 또는 방전도 행해진다. 이 기생 용량에의 충전 또는 방전에 필요로 하는 시간분만큼, 보상 동작의 기간이 길어진다. 또한, 기생 용량에의 충전 또는 방전에 필요로 한 시간을 고려하지 않고 보상 동작의 기간을 설정하면, 보상이 불충분하게 되는 일이 생긴다.
특허 문헌 1은, Vth의 편차를 보상하는 보상 동작의 고속화를 도모하는 것이다. 특허 문헌 1에 기재된 구성은, V방향으로 복수의 화소를 접속하여 각각의 화소의 Vth의 보정시의 전하 유지에 이용하는 「중계선」을 갖는 회로 구조로서, 고속 구동화를 도모하고 있다.
특허 문헌 1: 일본 특개2016-038425호 공보
그렇지만, 특허 문헌 1의 구성은, 1개의 화소 회로를 구성하기 위한 소자로서, 6개의 MOSFET와 2개의 콘덴서를 필요로 하는 것이었다. 소자수가 많고 고정밀 레이아웃이 곤란한 구성이었다.
본 기술의 목적은, 발광 강도의 조절에 이용하는 트랜지스터의 임계치 전압의 편차를 보상하는 보상 동작의 고속화를 보다 적은 소자수로 실현할 수 있는 전기 광학 장치, 전자 기기 및 구동 방법을 제공하는 것에 있다.
본 기술은, 신호선과, 중계선과, 주사선과, 소광용 전원을 공급하는 급전선과, 신호선 및 중계선의 사이에 접속된 전송 용량과, 중계선과 주사선에 대응하여 마련된 화소 회로와, 화소 회로를 구동하는 구동 회로를 가지고,
화소 회로는, 게이트 전극, 제1 전류단(電流端), 및 제2 전류단을 구비하는 구동 트랜지스터와, 구동 트랜지스터를 통하여 공급되는 전류의 크기에 응한 휘도로 발광하는 발광 소자와, 중계선과, 구동 트랜지스터의 게이트 전극과의 사이에 접속된 제1 트랜지스터와, 구동 트랜지스터의 제1 전류단과, 구동 트랜지스터의 게이트 전극을 도통시키기 위한 제2 트랜지스터와, 제1 전류단 및 발광 소자의 일방의 단자 사이에 삽입된 제3의 트랜지스터와, 급전선과 발광 소자의 일방의 단자 사이에 삽입된 제4의 트랜지스터를 포함하고,
구동 회로는, 발광 소자의 발광 기간에서, 제1의 트랜지스터, 제2의 트랜지스터 및 제4의 트랜지스터를 온으로 하고, 소광 기간으로 이행함과 함께, 제1의 트랜지스터, 제2의 트랜지스터, 제3의 트랜지스터 및 제4의 트랜지스터를 통하여, 소광용 전원을 구동 트랜지스터의 게이트 전극에 기록하고, 제3의 트랜지스터를 오프 함으로써, 구동 트랜지스터의 임계치 전압을 보정하고, 구동 트랜지스터의 게이트 전극의 전압을 임계치 전압을 반영한 전압으로 하도록 구동하도록 구성된 전기 광학 장치이다.
또한, 본 기술은, 상술한 전기 광학 장치를 구비하는 전자 기기이다.
또한, 본 기술은, 신호선과, 중계선과, 주사선과, 소광용 전원을 공급하는 급전선과, 신호선 및 중계선의 사이에 접속된 제1 용량과, 중계선과 주사선에 대응하여 마련된 화소 회로와, 화소 회로를 구동하는 구동 회로를 가지고,
화소 회로는, 게이트 전극, 제1 전류단, 및 제2 전류단을 구비하는 구동 트랜지스터와, 구동 트랜지스터를 통하여 공급되는 전류의 크기에 응한 휘도로 발광하는 발광 소자와, 중계선과, 구동 트랜지스터의 게이트 전극과의 사이에 접속된 제1 트랜지스터와, 구동 트랜지스터의 제1 전류단과, 구동 트랜지스터의 게이트 전극을 도통시키기 위한 제2 트랜지스터와, 제1 전류단 및 발광 소자의 일방의 단자 사이에 삽입된 제3의 트랜지스터와, 급전선과 발광 소자의 일방의 단자 사이에 삽입된 제4의 트랜지스터를 포함하고,
구동 회로는, 발광 소자의 발광 기간에서, 제1의 트랜지스터, 제2의 트랜지스터 및 제4의 트랜지스터를 온으로 하고, 소광 기간으로 이행함과 함께, 제1의 트랜지스터, 제2의 트랜지스터, 제3의 트랜지스터 및 제4의 트랜지스터를 통하여, 소광용 전원을 구동 트랜지스터의 게이트 전극에 기록하고, 제3의 트랜지스터를 오프 함으로써, 구동 트랜지스터의 임계치 전압을 보정하고, 구동 트랜지스터의 게이트 전극의 전압을 임계치 전압을 반영한 전압으로 하도록 구동하는 전기 광학 장치의 구동 방법이다.
적어도 하나의 실시 형태에 의하면, 보다 적은 소자수로서, 임계치 보정이 가능한 화소 회로를 실현할 수 있다. 또한, 여기에 기재된 효과는 반드시 한정되는 것이 아니고, 본 기술 중에 기재된 어느 하나의 효과 또는 그것들과 이질(異質)의 효과라도 좋다. 또한, 이하의 설명에서의 예시된 효과에 의해 본 기술의 내용이 한정하여 해석되는 것이 아니다.
도 1은 본 기술에 의한 화소 회로의 한 실시 형태의 접속도.
도 2는 도 1의 구성의 설명을 위한 타이밍 차트.
도 3은 종래의 화소 회로의 한 예의 접속도.
도 4는 종래의 화소 회로의 설명을 위한 타이밍 차트.
이하에 설명하는 실시 형태는, 본 기술의 알맞은 구체례이고, 기술적으로 바람직한 여러 가지의 한정이 붙여져 있다. 그렇지만, 본 기술의 범위는, 이하의 설명에서, 특히 기술을 한정하는 취지의 기재가 없는 한, 이들의 실시 형태로 한정되지 않는 것으로 한다.
또한, 본 기술의 설명은, 하기한 순서에 따라 이루어진다.
<1. 종래의 구성>
<2. 본 기술의 한 실시 형태>
<3. 변형례>
<4. 응용례>
<1. 종래의 구성>
본 기술의 한 실시 형태의 설명에 앞서서 특허 문헌 1에 기재되어 있는 종래의 구성에 관해 설명한다. 도 3은, 종래의 화소 회로를 도시하고, 도 4는, 그 동작을 도시하는 타이밍 차트이다. 도시하지 않지만, 전기 광학 장치는, 표시 패널과, 표시 패널의 동작을 제어하는 제어 회로를 구비한다. 표시 패널은, 복수의 화소 회로와, 당해 화소 회로를 구동하는 구동 회로를 구비한다. 표시 패널이 구비하는 복수의 화소 회로 및 구동 회로는, 실리콘 기판에 형성되고, 화소 회로에는, 발광 소자의 한 예인 OLED가 이용된다.
제어 회로에는, 디지털의 화상 데이터 동기 신호에 동기하여 공급된다. 화상 데이터는, 표시 패널에서 표시해야 할 화상의 화소의 계조 레벨을 예를 들면 8비트로 규정하는 데이터이다. 또한, 동기 신호란, 수직 동기 신호, 수평 동기 신호, 및, 도트 클록 신호를 포함하는 신호이다. 제어 회로는, 동기 신호에 의거하여, 각종 제어 신호를 생성하고, 이것을 표시 패널에 대해 공급한다. 또한, 제어 회로는 전압 생성 회로를 포함한다. 전압 생성 회로는, 표시 패널에 대해, 각종 전위를 공급한다. 또한, 제어 회로는, 화상 데이터에 의거하여, 아날로그의 화상 신호를 생성한다.
표시 패널은, 표시부와, 이것을 구동하는 구동 회로를 구비한다. 표시부에는, 표시해야 할 화상의 화소에 대응한 화소 회로가 매트릭스형상으로 배열되어 있다. 즉, 표시부에서, M행의 주사선이 도면에서 횡방향(X방향)으로 연재되어 마련되고, 또한, 3열마다 그룹화된 (3N)열의 신호선이 도면에서 종방향(Y방향)으로 연재되고, 또한, 각 주사선과 서로 절연을 유지하여 마련되어 있다. 화소 회로는, 세로 M행 × 가로 (3N)열로 매트릭스 형상으로 배열되어 있다.
각 화소 회로는, 서로 동일 구성을 갖는다. 도 3을 참조하여 화소 회로(11)에 관해 설명한다. 신호선(12-1)에는 전송 용량(제1 용량)(Cs2)의 일방의 전극과, 제5 트랜지스터(AZ3)의 소스 및 드레인의 일방이 접속되어 있다. 또한, 전송 용량(Cs2)의 타방의 전극과, 제5 트랜지스터(AZ3)의 소스 및 드레인의 타방은, 중계선(12-2)에 접속되어 있다. 즉, 신호선(12-1)과 중계선(12-2)의 사이에는, 전송 용량(Cs2)과 제5 트랜지스터(AZ3)가 병렬로 접속된다.
또한, 화소 회로(11)는, 중계선(12-2)에 대해 접속된다. 즉, 화소 회로(11)에는, 신호선(12-1) 및 중계선(12-2)을 통하여, 지정 계조에 응한 계조 전위가 공급된다.
화소 용량(Cs1) 및 전송 용량(Cs2)은, 각각 2개의 전극을 갖는다. 제1 트랜지스터(WS)는, 게이트가 주사선(16)에 접속되고, 소스 및 드레인의 일방이, 중계선(12-2)에 접속되어 있다. 또한, 제1 트랜지스터(WS)는, 소스 또는 드레인의 타방이, 구동 트랜지스터(Drv)의 게이트와, 화소 용량(Cs1)의 일방의 전극에, 각각 접속되어 있다. 즉, 제1 트랜지스터(WS)는, 구동 트랜지스터(Drv)의 게이트와 전송 용량(Cs2)의 제2 전극의 사이에 접속되어 있다. 그리고, 제1 트랜지스터(WS)는, 구동 트랜지스터(Drv)의 게이트와, 중계선(12-2)에 접속된 전송 용량(Cs2)의 제2 전극 사이의 접속을 제어하는 트랜지스터로서 기능한다.
구동 트랜지스터(Drv)는, 그 소스(제2 전류단)가 급전선(15)에 접속되고, 그 드레인(제1 전류단)은, 제2 트랜지스터(AZ2)의 소스 또는 드레인의 일방과, 제3 트랜지스터(DS)의 소스에 접속되어 있다. 급전선(15)에는, 화소 회로(11)에서 전원의 고위측이 되는 전위(VCCP)가 급전된다. 구동 트랜지스터(Drv)의 게이트 및 소스 사이의 전압에 응한 전류가 흐른다.
제2 트랜지스터(AZ2)는, 구동 트랜지스터(Drv)의 게이트와 드레인 사이의 접속을 제어하는 스위칭 트랜지스터로서 기능한다. 제2 트랜지스터(AZ2)는, 제1 트랜지스터(WS)를 통하여 구동 트랜지스터(Drv)의 게이트 및 드레인의 사이를 도통시키기 위한 트랜지스터이다.
제3 트랜지스터(DS)는, 구동 트랜지스터(Drv)의 드레인과, OLED의 애노드 사이의 접속을 제어하는, 스위칭 트랜지스터로서 기능한다. 제4 트랜지스터(AZ1)는, 게이트가 제어선에 접속되고, 제어 신호가 공급된다. 또한, 제4 트랜지스터(AZ1)의 드레인은 소광용 전원 공급선으로서의 급전선(13)에 접속되고 소광용 전위(Vss)로 유지되어 있다. 소광용 전위(Vss)는, OLED를 소광 상태로 유지하기 위한 전압이다. 이 제4 트랜지스터(AZ1)는, 급전선(13)과, OLED의 애노드 사이의 접속을 제어하는 스위칭 트랜지스터로서 기능한다.
제5 트랜지스터(AZ3)는, 게이트에 제어 신호가 공급된다. 또한, 제5 트랜지스터(AZ3)는, 소스 및 드레인의 일방이, 중계선(12-2)과 접속되고, 중계선(12-2)을 통하여 전송 용량(Cs2)의 제2 전극 및 제2 트랜지스터(AZ2)의 소스 및 드레인의 타방에 접속되어 있다. 또한, 제5 트랜지스터(AZ3)는, 소스 및 드레인의 타방이, 신호선(12-1)과 접속되어 있다. 이 제5 트랜지스터(AZ3)는, 주로, 신호선(12-1)과 중계선(12-2) 사이의 접속을 제어하는 스위칭 트랜지스터로서 기능한다.
화소 용량(Cs1)은, 일방의 전극이 구동 트랜지스터(Drv)의 게이트에 접속되고, 타방의 전극이 급전선(15)(전위(VCCP))에 접속된다. 화소 용량(Cs1)은, 구동 트랜지스터(Drv)의 게이트·소스 사이의 전압을 유지하는 유지 용량으로서 기능한다. 또한, 화소 용량(Cs1)으로서는, 구동 트랜지스터(Drv)의 게이트에 기생하는 용량을 이용해도 좋고, 실리콘 기판에서 서로 다른 도전층에서 절연층을 끼여 지지함에 의해 형성되는 용량을 이용해도 좋다.
OLED의 애노드는, 화소 회로(11)마다 개별적으로 마련되는 화소 전극이다. 이에 대해, OLED의 캐소드는, 모든 화소 회로(11)에 대해 공통으로 마련되는 공통 전극이고, 화소 회로(11)에서 전원의 저위측이 되는 전위(Vcath)에 유지되어 있다. OLED는, 실리콘 기판에서, 애노드와 광투과성을 갖는 캐소드로 백색 유기 EL층을 끼여 지지한 소자이다. 그리고, OLED의 출사측(캐소드측)에는 RGB의 어느 하나에 대응한 컬러 필터가 겹쳐진다.
이와 같은 OLED에서, 애노드로부터 캐소드에 전류가 흐르면, 애노드로부터 주입된 정공과 캐소드로부터 주입된 전자가 유기 EL층에서 재결합하여 여기자(勵起子)가 생성되고, 백색광이 발생한다. 이때에 발생한 백색광은, 실리콘 기판(애노드)과는 반대측의 캐소드를 투과하고, 컬러 필터에 의한 착색을 경유하여, 관찰자측에 시인된다.
도 4의 구동 타이밍 차트를 참조하여 종래의 화소 회로의 동작의 개략을 설명한다. 1수평 주사 기간은, 발광 기간과, 소광 기간과, 초기화 기간과, Vth 보정 기간과, 신호 기록 기간으로 나누어진다. 시간적으로는, 발광 기간→ 소광 기간→ 초기화 기간→ Vth 보정 기간→ 기록 기간→ 발광 기간이라는 사이클의 반복이 된다. 도 4는, 화소 회로(11)를 구성하는 트랜지스터의 온/오프의 상태를 나타내고 있다. 하이 레벨이 트랜지스터의 오프 상태를 나타내고, 로우 레벨이 트랜지스터의 온 상태를 나타내고 있다. 또한, Gate는, 구동 트랜지스터(Drv)의 게이트 전위를 나타낸다.
발광 기간에서는, 제3 트랜지스터(DS)가 온 하고, 트랜지스터(WS, AZ2, AZ1, AZ3)가 오프 한다. 이에 의해, 구동 트랜지스터(Drv)는, 화소 용량(Cs1)에 의해 유지된 전압, 즉 게이트·소스 사이의 전압에 응한 구동 전류를 OLED에 공급한다. OLED에 대해, 구동 트랜지스터(Drv)에 의해 각 화소의 지정 계조에 응한 계조 전위에 응한 전류가 공급되고, 당해 전류에 응한 휘도로 OLED가 발광한다. 여기서, 발광 기간에서, 트랜지스터(OFS)가 오프 하고, 트랜스미션 게이트(42)가 오프 한다.
발광 기간으로부터 트랜지스터(DS)가 오프 하고, 트랜지스터(AZ1)가 온이 되어, 소광 기간으로 이행한다. 이에 의해, OLED에 공급되는 전류의 경로가 차단되기 때문에, OLED는, 소광 상태가 된다.
그 후의 초기화 기간에서는, 신호선(12-1)에 접속되어 있는 트랜지스터(OFS), 트랜지스터(WS), 트랜지스터(AZ3)가 온이 되고, 신호선(12-1)에 Vth 보정 기준 전압(Vofs)을 기록하여 초기화 동작을 행한다. 이와 함께, 제5 트랜지스터(AZ3)가 온 하고 있기 때문에, 신호선(12-1)과 중계선(12-2)이 접속되고, 전송 용량(Cs2)의 제2 전극도 초기 전위로 설정된다. 이에 의해, 전송 용량(Cs2)이 초기화된다.
상술한 초기화 기간이 끝나면, Vth 보정 기간이 된다. Vth 보정 기간에서는, 트랜지스터(WS, AZ2, AZ1)가 온 하고, 제3 트랜지스터(DS, AZ3)가 오프 한다. 이때, 구동 트랜지스터(Drv)의 게이트는, 제1 트랜지스터(WS)와 제2 트랜지스터(AZ2)를 통하여 자신의 드레인에 접속되고, 구동 트랜지스터(Drv)에는 드레인 전류가 흘러서 게이트를 충전한다. 즉, 구동 트랜지스터(Drv)의 드레인과 게이트는, 중계선(12-2)에 접속되고, 구동 트랜지스터(Drv)의 임계치 전압을 Vth라고 하면, 구동 트랜지스터(Drv)의 게이트의 전위(Vg)는, (VCCP-Vth)에 수속(收束)하고, Vth 보정이 완료된다.
여기서, Vth 보정 기간에서는, 트랜지스터(OFS)가 온 하고, 트랜스미션 게이트(14)가 오프 한다. 이때, 중계선(12-2)이 짧기 때문에, 중계선(12-2)에 부수되는 기생 용량에의 충전 또는 방전에 필요로 하는 시간이 단축되고, Vth 보정 기간 자체가 단축된다.
또한, 제3 트랜지스터(DS)는 오프 하고 있기 때문에, 구동 트랜지스터(Drv)의 드레인은 OLED와 전기적으로 비접속이다. 또한, 초기화 기간과 마찬가지로 제4 트랜지스터(AZ1)가 온 함에 의해, OLED의 애노드와 급전선(13)이 접속되고, 애노드의 전위가 소광용 전위(Vss)로 설정된다.
상술한 Vth 보정 기간을 종료하면, 기록 기간이 시작한다. 기록 기간에서는, 화소 회로(11)에서는 트랜지스터(WS, AZ1)가 온 하는 한편, 트랜지스터(AZ2, DS, AZ3)가 오프 한다. 기록 기간에서는, 트랜지스터(OFS)가 오프 하고, 트랜스미션 게이트(14)가 온 한다. 이 때문에, 전송 용량(Cs2)의 일방의 전극에 대해 계조 전위가 공급된다. 그리고, 계조 전위가 레벨 시프트된 신호가, 구동 트랜지스터(Drv)의 게이트에 공급되고, 화소 용량(Cs1)에 기록된다.
또한, 제3 트랜지스터(DS)는 오프 하고 있기 때문에, 구동 트랜지스터(Drv)의 드레인은 OLED와 전기적으로 비접속이다. 또한, 초기화 기간과 마찬가지로 제4 트랜지스터(AZ1)가 온 함에 의해, OLED의 애노드와 급전선(13)이 접속되고, 애노드의 전위가 소광용 전위(Vss)로 초기화된다. 그리고, 상술한 발광 기간으로 이행한다.
<2. 본 기술의 한 실시 형태>
상술한 종래의 화소 회로(11)는, 제1 트랜지스터(WS)가 온인 상태에서, Vth 보정 동작이 행해진다. 따라서 Vth 보정의 전압은, 화소 용량(Cs1)뿐만 아니라, 중계선(12-2)의 기생 용량(Cp)에 기록된다. 이 중계선(12-2)은, 복수 화소에서 공유화된 구성으로 되어 있고, 공유하는 화소수에 응하여 용량치가 변화한다. 공유하는 화소수를 적게 하면 용량치가 작아지고, Vth 보정 스피드를 빨리 할 수 있고, 고속 구동에 유리한 동작이 된다. 한편으로, 트랜지스터 수와 용량 소자를 합쳐서 8소자로 구성할 필요가 있어, 소자수가 많고, 고정밀 레이아웃의 방해가 된다는 디메리트가 있다.
본 기술은, 이러한 화소 회로의 기능을 유지하면서, 소자수를 삭감하는 화소 회로를 제공한다. 도 1은, 본 기술의 한 실시 형태의 회로도이다. 한 실시 형태는, 도 3의 회로 구성에서 제5 트랜지스터(AZ3)를 삭제한 구성을 갖는다. 또한, 신호선(12-1)에 대해 트랜지스터(RST)를 통하여 소정 전압(rst)을 인가하도록 되어 있다. 트랜지스터(RST)의 게이트에 제어 신호가 공급된다.
도 2는, 본 기술의 한 실시 형태의 구동 타이밍을 도시한다. 발광 기간에서는, 제3 트랜지스터(DS)가 온 하고, 트랜지스터(WS, AZ1, AZ2)가 오프 한다. 이에 의해, 구동 트랜지스터(Drv)는, 화소 용량(Cs1)에 의해 유지된 전압, 즉 게이트·소스 사이의 전압에 응한 구동 전류를 OLED에 공급한다. OLED에 대해, 구동 트랜지스터(Drv)에 의해 각 화소의 지정 계조에 응한 계조 전위에 응한 전류가 공급되고, 당해 전류에 응한 휘도로 OLED가 발광한다. 여기서, 발광 기간에서, 트랜지스터(RST)가 오프 하고, 트랜스미션 게이트(42)가 오프 한다.
발광 기간에서, 제1 트랜지스터(WS), 제4 트랜지스터(AZ1), 제2 트랜지스터(AZ2) 및 트랜지스터(RST)를 온으로 하고 소광 상태로 이행한다. 이와 함께, Vth 보정 준비를 위해, 트랜지스터(AZ2), 트랜지스터(DS) 및 트랜지스터(AZ1)를 통하여 급전선(13)의 소광용 전위(Vss)를 기록한다.
여기서, 소광용 전위(Vss)는, OLED를 소광하면서, Vth 보정 준비시에 구동 트랜지스터(Drv)가 턴온하는 전압 설정으로 되어 있다.
여기서, 트랜지스터(AZ1, AZ2 및 DS)를 온으로 하기 위한 전압을 V_Low로 나타내고, 트랜지스터(AZ1, AZ2 및 DS)의 임계치 전압을 Vth(AZ1)=Vth(AZ2)=Vth(DS)=Vth로 하면, 구동 트랜지스터(Drv)의 게이트 전압(Vg)은, 다음의 식으로 표시된다.
Vss<|Vth|+V_Low일 때, Vg=|Vth|+V_Low
Vss≥|Vth|+V_Low일 때, Vg=Vss
그 후, 제3 트랜지스터(DS)를 오프 함에 의해, Vth 보정 기간이 시작한다. 제3 트랜지스터(DS)는 오프 하면, 구동 트랜지스터(Drv)의 드레인은 OLED와 비접속이 된다. 구동 트랜지스터(Drv)의 게이트가 (VCCP-Vth)에 수속하여 Vth 보정 기간이 완료한다.
Vth 보정 기간 후에 기록 기간으로 이행한다. 기록 기간에서는, 제1 트랜지스터(WS)가 온 하고, 제3 트랜지스터(DS)가 오프 하고, 제4 트랜지스터(AZ1)가 온 하고, 제3 트랜지스터(AZ3) 및 트랜지스터(RST)가 오프 한다. Vsig 전압이 VCCP로부터(VCCP-Vsig)에 천이하면, 게이트 전압은, 다음의 식으로 표시하는 것으로 천이한다.
VCCP-Vth-Vdata×Cs2/(Cs1+Cs2)
이와 같이, 구동 트랜지스터(Drv)의 게이트 전압이 Vth를 반영한 전압이 되고, 발광시에 Vth가 캔슬된다. 그 후, 제1 트랜지스터(WS) 및 제4 트랜지스터(AZ1)가 오프, 제3 트랜지스터(DS)가 온이 되고, 발광 기간으로 이행한다.
상술한 바와 같이, 종래의 6트랜지스터 2콘덴서의 구성에서 트랜지스터(AZ3)를 삭제해 5트랜지스터 2콘덴서의 구성으로 해도, Vth 보정 준비 전압을 Vss로부터 기록하는 구동 타이밍으로 함에 의해, 종래의 구성과 마찬가지로 Vth 보정 동작을 행할 수가 있다. 즉, 본 기술의 화소 회로는, Vth 보정 준비시에, Vth 보정 준비 전압을 신호선으로부터 기록하는 것이 아니고, 발광 소자로서의 OLED의 애노드에 스위치 트랜지스터를 통하여 접속되는 전원을 이용하는 것이다. 이와 같이 소자수를 감소할 수 있기 때문에, 고정밀 화소 레이아웃에 유리한 화소 회로를 실현할 수 있다.
<3. 변형례>
이상, 본 기술의 실시 형태에 관해 구체적으로 설명했지만, 상술한 각 실시 형태로 한정되는 것이 아니고, 본 기술의 기술적 사상에 의거한 각종의 변형이 가능하다. 예를 들면 다음에 기술하는 바와 같은 각종의 변형이 가능하다. 또한, 다음에 기술하는 변형의 양태는, 임의로 선택된 1 또는 복수를, 적절하게 조합시킬 수도 있다. 또한, 상술한 실시 형태의 구성, 방법, 공정, 형상, 재료 및 수치 등은, 본 기술의 주지를 일탈하지 않는 한, 서로 조합시키는 것이 가능하다.
상술한 실시 형태에서는, 트랜지스터를 P채널형으로 통일했지만, N채널형으로 통일해도 좋다. 또한, P채널형 및 N채널형을 적절히 조합하여도 좋다.
상술한 실시 형태에서는, 전기 광학 소자로서 발광 소자인 OLED를 예시했지만, 예를 들면 무기 발광 다이오드나 LED(Light Emitting Diode) 등, 전류에 응한 휘도로 발광하는 것이면 좋다.
<4. 응용례>
다음에, 실시 형태 등이나 응용례에 관한 전기 광학 장치를 적용한 전자 기기에 관해 설명한다. 전기 광학 장치는, 화소가 소사이즈이고 고정밀 표시의 용도에 적합하다. 그래서, 전자 기기로서, 헤드 마운트·디스플레이, 스마트 안경, 스마트폰, 디지털 카메라의 전자식 뷰파인더 등의 표시 장치에 적용할 수 있다.
또한, 본 기술은, 이하와 같은 구성도 취할 수 있다.
(1) 신호선과,
중계선과,
주사선과,
소광용 전원을 공급하는 급전선과,
상기 신호선 및 상기 중계선의 사이에 접속된 전송 용량과,
상기 중계선과 상기 주사선에 대응하여 마련된 화소 회로와,
상기 화소 회로를 구동하는 구동 회로를 가지고,
상기 화소 회로는,
게이트 전극, 제1 전류단, 및 제2 전류단을 구비하는 구동 트랜지스터와,
상기 구동 트랜지스터를 통하여 공급되는 전류의 크기에 응한 휘도로 발광하는 발광 소자와,
상기 중계선과, 상기 구동 트랜지스터의 상기 게이트 전극의 사이에 접속된 제1 트랜지스터와,
상기 구동 트랜지스터의 상기 제1 전류단과, 상기 구동 트랜지스터의 상기 게이트 전극을 도통시키기 위한 제2 트랜지스터와,
상기 제1 전류단 및 발광 소자의 일방의 단자 사이에 삽입된 제3의 트랜지스터와,
상기 급전선과 상기 발광 소자의 일방의 단자 사이에 삽입된 제4의 트랜지스터를 포함하고,
상기 구동 회로는,
상기 발광 소자의 발광 기간에서, 상기 제1의 트랜지스터, 상기 제2의 트랜지스터 및 상기 제4의 트랜지스터를 온으로 하고, 소광 기간으로 이행함과 함께, 상기 제1의 트랜지스터, 상기 제2의 트랜지스터, 상기 제3의 트랜지스터 및 상기 제4의 트랜지스터를 통하여, 상기 소광용 전원을 상기 구동 트랜지스터의 게이트 전극에 기록하고,
상기 제3의 트랜지스터를 오프 함으로써, 상기 구동 트랜지스터의 임계치 전압을 보정하고, 상기 구동 트랜지스터의 게이트 전극의 전압을 상기 임계치 전압을 반영한 전압으로 하도록 구동하도록 구성된 전기 광학 장치.
(2) 상기 소광용 전원은, 상기 발광 소자를 소광하면서, 상기 소광 기간에 상기 구동 트랜지스터가 턴온 하도록 설정된 (1)에 기재된 전기 광학 장치.
(3) 일방의 전극이 상기 구동 트랜지스터의 게이트 전극에 접속되고, 타방의 전극이 전압 공급선에 접속되고, 상기 구동 트랜지스터의 게이트·소스 사이의 전압을 유지하는 화소 용량을 갖는 (1) 또는 (2)에 기재된 전기 광학 장치.
(4) (1)에 기재된 전기 광학 장치를 구비하는 전자 기기.
(5) 신호선과,
중계선과,
주사선과,
소광용 전원을 공급하는 급전선과,
상기 신호선 및 상기 중계선의 사이에 접속된 제1 용량과,
상기 중계선과 상기 주사선에 대응하여 마련된 화소 회로와,
상기 화소 회로를 구동하는 구동 회로를 가지고,
상기 화소 회로는,
게이트 전극, 제1 전류단, 및 제2 전류단을 구비하는 구동 트랜지스터와,
상기 구동 트랜지스터를 통하여 공급되는 전류의 크기에 응한 휘도로 발광하는 발광 소자와,
상기 중계선과, 상기 구동 트랜지스터의 상기 게이트 전극과의 사이에 접속된 제1 트랜지스터와,
상기 구동 트랜지스터의 상기 제1 전류단과, 상기 구동 트랜지스터의 상기 게이트 전극을 도통시키기 위한 제2 트랜지스터와,
상기 제1 전류단 및 발광 소자의 일방의 단자 사이에 삽입된 제3의 트랜지스터와,
상기 급전선과 상기 발광 소자의 일방의 단자 사이에 삽입된 제4의 트랜지스터를 포함하고,
상기 구동 회로는,
상기 발광 소자의 발광 기간에서, 상기 제1의 트랜지스터, 상기 제2의 트랜지스터 및 상기 제4의 트랜지스터를 온으로 하고, 소광 기간으로 이행함과 함께, 상기 제1의 트랜지스터, 상기 제2의 트랜지스터, 상기 제3의 트랜지스터 및 상기 제4의 트랜지스터를 통하여, 상기 소광용 전원을 상기 구동 트랜지스터의 게이트 전극에 기록하고,
상기 제3의 트랜지스터를 오프 함으로써, 상기 구동 트랜지스터의 임계치 전압을 보정하고, 상기 구동 트랜지스터의 게이트 전극의 전압을 상기 임계치 전압을 반영한 전압으로 하도록 구동하는 전기 광학 장치의 구동 방법.
(6) 상기 소광용 전원은, 상기 발광 소자를 소광하면서, 상기 소광 기간에 상기 구동 트랜지스터가 턴온 하도록 설정되는 (5)에 기재된 전기 광학 장치의 구동 방법.
(7) 상기 화소 회로가, 일방의 전극이 상기 구동 트랜지스터의 게이트 전극에 접속되고, 타방의 전극이 전압 공급선에 접속되고, 상기 구동 트랜지스터의 게이트·소스 사이의 전압을 유지하는 화소 용량을 갖는 (5) 또는 (6)에 기재된 전기 광학 장치의 구동 방법.
11: 화소 회로 12-1: 신호선
12-2: 중계선 13, 15: 급전선
14: 트랜스미션 게이트 16: 주사선
VCCP: 급전선 Drv, WS, AZ2, DS, AZ1, AZ3: 트랜지스터
Cs1: 화소 용량 Cs2: 전송 용량
Vss: 소광용 전위

Claims (9)

  1. 제1 데이터선과,
    일방의 전극이 상기 제1 데이터선에 전기적으로 접속되는 제1 용량과,
    상기 제1 용량의 타방의 전극에 전기적으로 접속되는 제2 데이터선과,
    제1 전원선과 상기 제1 데이터선의 사이에 전기적으로 접속되는 제1 트랜지스터와,
    화소 회로를 구비하고,
    상기 화소 회로는,
    발광 소자와,
    일방의 전극이 제2 전원선에 전기적으로 접속되는 제2 용량과,
    상기 제2 데이터선과 상기 제2 용량의 타방의 전극의 사이에 전기적으로 접속되는 제2 트랜지스터와,
    상기 제2 용량이 유지하는 전압에 응한 전류를 상기 발광 소자에 공급하는 제3 트랜지스터와,
    상기 발광 소자의 애노드와 제3 전원선의 사이에 전기적으로 접속되는 제4 트랜지스터와,
    상기 제3 트랜지스터와 상기 발광 소자의 애노드의 사이에 전기적으로 접속되는 제5 트랜지스터와,
    상기 제3 트랜지스터와 상기 제5 트랜지스터의 접속점과, 상기 제2 데이터선의 사이에 전기적으로 접속되는 제6 트랜지스터를 구비하는 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서,
    상기 제4 트랜지스터가 온 상태로 되는 타이밍에서 상기 제6 트랜지스터가 온 상태로 되는 것을 특징으로 하는 표시 장치.
  3. 제2항에 있어서,
    상기 제4 트랜지스터가 온 상태인 기간과, 상기 제6 트랜지스터가 온 상태인 기간과는 겹치는 것을 특징으로 하는 표시 장치.
  4. 제2항에 있어서,
    상기 제6 트랜지스터가 온 상태인 기간, 상기 제4 트랜지스터가 온 상태인 것을 특징으로 하는 표시 장치.
  5. 제1항에 있어서,
    상기 제6 트랜지스터가 온 상태인 기간, 상기 제2 트랜지스터가 온 상태인 것을 특징으로 하는 표시 장치.
  6. 제1항에 있어서,
    상기 제5 트랜지스터의 소스 노드 및 드레인 노드 중의 일방은 상기 제3 트랜지스터의 소스 노드 및 드레인 노드 중의 일방에 전기적으로 접속되는 것을 특징으로 하는 표시 장치.
  7. 제6항에 있어서,
    상기 제5 트랜지스터의 소스 노드 및 드레인 노드 중의 타방은 상기 발광 소자의 애노드에 전기적으로 접속되는 것을 특징으로 하는 표시 장치.
  8. 제1항에 있어서,
    상기 제2 트랜지스터의 소스 노드 및 드레인 노드 중의 일방은 상기 제2 용량의 타방의 전극 및 상기 제3 트랜지스터의 게이트 노드에 전기적으로 접속되며,
    상기 제2 트랜지스터의 소스 노드 및 드레인 노드 중의 타방은 상기 제6 트랜지스터의 소스 노드 및 드레인 노드 중의 일방에 전기적으로 접속되는 것을 특징으로 하는 표시 장치.
  9. 제1항에 있어서,
    상기 제1 트랜지스터와, 상기 제2 트랜지스터와, 상기 제3 트랜지스터와, 상기 제4 트랜지스터와, 상기 제5 트랜지스터와, 상기 제6 트랜지스터는 P채널형의 트랜지스터인 것을 특징으로 하는 표시 장치.
KR1020247003342A 2018-08-20 2019-08-19 전기 광학 장치, 전자 기기 및 구동 방법 KR20240019384A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018153910 2018-08-20
JPJP-P-2018-153910 2018-08-20
PCT/JP2019/032287 WO2020040090A1 (ja) 2018-08-20 2019-08-19 電気光学装置、電子機器及び駆動方法
KR1020217003191A KR102632645B1 (ko) 2018-08-20 2019-08-19 전기 광학 장치, 전자 기기 및 구동 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020217003191A Division KR102632645B1 (ko) 2018-08-20 2019-08-19 전기 광학 장치, 전자 기기 및 구동 방법

Publications (1)

Publication Number Publication Date
KR20240019384A true KR20240019384A (ko) 2024-02-14

Family

ID=69593135

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020217003191A KR102632645B1 (ko) 2018-08-20 2019-08-19 전기 광학 장치, 전자 기기 및 구동 방법
KR1020247003342A KR20240019384A (ko) 2018-08-20 2019-08-19 전기 광학 장치, 전자 기기 및 구동 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020217003191A KR102632645B1 (ko) 2018-08-20 2019-08-19 전기 광학 장치, 전자 기기 및 구동 방법

Country Status (5)

Country Link
JP (1) JP7389039B2 (ko)
KR (2) KR102632645B1 (ko)
CN (2) CN112567448B (ko)
DE (1) DE112019004175T5 (ko)
WO (1) WO2020040090A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016038425A (ja) 2014-08-06 2016-03-22 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の駆動方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5508664B2 (ja) 2006-04-05 2014-06-04 株式会社半導体エネルギー研究所 半導体装置、表示装置及び電子機器
JP5056265B2 (ja) * 2007-08-15 2012-10-24 ソニー株式会社 表示装置および電子機器
CA2631683A1 (en) * 2008-04-16 2009-10-16 Ignis Innovation Inc. Recovery of temporal non-uniformities in active matrix displays
EP2945147B1 (en) * 2011-05-28 2018-08-01 Ignis Innovation Inc. Method for fast compensation programming of pixels in a display
JP5887973B2 (ja) * 2012-02-13 2016-03-16 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
TWI488348B (zh) * 2012-05-24 2015-06-11 Au Optronics Corp 發光二極體顯示器之畫素電路及其驅動方法與發光二極體顯示器
KR102193782B1 (ko) * 2014-06-10 2020-12-23 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP6492447B2 (ja) * 2014-08-05 2019-04-03 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の駆動方法
JP2016139078A (ja) 2015-01-29 2016-08-04 セイコーエプソン株式会社 表示装置、電気光学装置、及び、電子機器
JP6657800B2 (ja) * 2015-10-30 2020-03-04 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の駆動方法
JP6597192B2 (ja) 2015-10-30 2019-10-30 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の駆動方法
KR102561294B1 (ko) * 2016-07-01 2023-08-01 삼성디스플레이 주식회사 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016038425A (ja) 2014-08-06 2016-03-22 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の駆動方法

Also Published As

Publication number Publication date
DE112019004175T5 (de) 2021-07-29
JP7389039B2 (ja) 2023-11-29
WO2020040090A1 (ja) 2020-02-27
CN118015995A (zh) 2024-05-10
JPWO2020040090A1 (ja) 2021-08-26
CN112567448A (zh) 2021-03-26
KR20210042315A (ko) 2021-04-19
CN112567448B (zh) 2024-02-27
KR102632645B1 (ko) 2024-02-02

Similar Documents

Publication Publication Date Title
US10997916B2 (en) Driving method with compensation for pixel driving circuit, display panel, and display device
KR101074811B1 (ko) 화소 회로, 유기전계발광 표시 장치 및 이의 구동 방법
KR101060017B1 (ko) 화상 표시 장치
KR101646812B1 (ko) 표시 장치 및 그 구동 방법
KR101117731B1 (ko) 화소 회로 및 유기전계발광 표시 장치, 및 이의 구동 방법
US20110025659A1 (en) Organic light emitting display device
WO2017117983A1 (zh) 像素补偿电路及amoled显示装置
JP2009014836A (ja) アクティブマトリクス型表示装置及びその駆動方法
KR20140126110A (ko) 유기전계발광 표시장치 및 그의 구동방법
US11244618B2 (en) AMOLED pixel driving circuit and driving method
WO2019037301A1 (zh) 像素驱动电路及其驱动方法
CN108172171B (zh) 像素驱动电路及有机发光二极管显示器
WO2019037285A1 (zh) 顶发射amoled像素电路及其驱动方法
WO2020100616A1 (ja) 画素回路、表示装置、画素回路の駆動方法および電子機器
JP6196809B2 (ja) 画素回路及びその駆動方法
KR102414594B1 (ko) 전계발광표시장치 및 이의 구동방법
JPWO2019159651A1 (ja) 画素回路、表示装置、画素回路の駆動方法および電子機器
WO2019085119A1 (zh) Oled像素驱动电路、oled显示面板及驱动方法
KR20150079248A (ko) 리셋구동부를 포함하는 유기전계 발광표시장치
WO2019227989A1 (zh) 像素驱动电路及方法、显示装置
TWI832398B (zh) 顯示面板及包含該顯示面板的顯示裝置
KR102045346B1 (ko) 표시패널 및 이를 포함하는 유기전계 발광표시장치
KR102632645B1 (ko) 전기 광학 장치, 전자 기기 및 구동 방법
WO2019080256A1 (zh) Oled像素驱动电路及其驱动方法
JP2013047830A (ja) 表示装置および電子機器

Legal Events

Date Code Title Description
A107 Divisional application of patent