KR20240015435A - 2차원 소재를 이용한 반분극/무분극 기판 및 이의 제조 방법 - Google Patents

2차원 소재를 이용한 반분극/무분극 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20240015435A
KR20240015435A KR1020220093311A KR20220093311A KR20240015435A KR 20240015435 A KR20240015435 A KR 20240015435A KR 1020220093311 A KR1020220093311 A KR 1020220093311A KR 20220093311 A KR20220093311 A KR 20220093311A KR 20240015435 A KR20240015435 A KR 20240015435A
Authority
KR
South Korea
Prior art keywords
gan
substrate
growth surface
dimensional material
sio
Prior art date
Application number
KR1020220093311A
Other languages
English (en)
Inventor
주진우
고항주
김효진
김상묵
이광철
이승재
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR1020220093311A priority Critical patent/KR20240015435A/ko
Priority to PCT/KR2023/008845 priority patent/WO2024025165A1/ko
Publication of KR20240015435A publication Critical patent/KR20240015435A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은, 2차원 소재를 이용하여 반분극 기판을 제조하는 방법에 있어서, GaN 기판 상에 SiO2 마스크 층을 형성하는 단계, 상기 형성된 SiO2 마스크 층에 스트라이프 패턴을 형성하는 단계, 상기 스트라이프 패턴이 형성된 SiO2 마스크 층 상에 GaN 소재를 성장시켜 제1 GaN 성장면을 형성하는 단계, 상기 제1 GaN 성장면 상에 2차원 소재를 증착시킨 후 제2 GaN 성장면을 형성하는 단계, 상기 2차원 소재가 증착된 제1 GaN 성장면과 상기 제2 GaN 성장면을 분리시키는 단계 및 상기 제2 GaN 성장면을 다른 기판에 전사시켜 반분극 기판으로 제조하는 단계를 포함할 수 있으며, 그 외 다양한 실시 예가 가능할 수 있다.

Description

2차원 소재를 이용한 반분극/무분극 기판 및 이의 제조 방법{SEMI-POLARIZED/NON-POLARIZED SUBSTRATE USING TWO-DIMENSIONAL MATERIAL AND MANUFACTURING METHOD THEREOF}
본 발명은 반분극/무분극 기판 제조 방법에 관한 것으로, 특히 2차원 소재를 이용하여 반분극/무분극 기판을 제조하기 위한 방법에 관한 것이다.
일반적인 갈륨 나이트라이드(GaN) LED(light emitting diode), LD(laser diode), 태양전지 등 광소자와 전력반도체를 제조하기 위해 통상적으로 c-면(c-plane, 0001) 기판(예를 들면, 사파이어 기판)을 사용하여 c-면(0001) 위에 소자 구조를 제작하게 되는데, 이 경우 성장 방향 c-면(0001)으로 자발 극성(spontaneous polarization)이 형성된다. 특히, 대표적인 InGaN/GaN의 양자우물 구조를 갖는 LED는 c-면(0001)에 구조를 성장할 경우 양자우물구조에 격자 부정합 등에 기인하는 내부 스트레인(strain)이 발생하고 이에 따른 압전기장(piezoelectric fields)에 의하여 양자 구속 스타크 효과(quantum-confined Stark effect; QCSE)가 야기되므로 내부 양자 효율을 높이는데 한계가 존재한다.
이러한 현상을 구체적으로 설명하면, III족 질화물, 특히 GaN 및 이의 합금(예를 들면, InN 및/또는 AlN과의 합금)은 육각형 우르차이트 구조(hexagonal wurtzite structure)에서 가장 안정한데, 상기 결정 구조는 결정이 서로에 대하여 120° 회전되며, c-축에 대하여 모두 수직인 2 또는 3 개의 균등한 기저면 축(basal plane axes)으로 표시된다.
상기 우르차이트 결정 구조 내의 III족 원소 및 질소 원자 위치에 의하여 c-축과 수직으로 놓여있는 임의의 면은 오직 한 가지 타입의 원자만을 함유하게 된다. c-축으로 진행함에 따라, 각각의 면은 한 가지 타입의 원자(III족 원소 또는 질소)만을 함유할 수 있다. 이때, 전하 중성을 유지하기 위하여, 예를 들면, GaN 결정은 오직 질소 원자만을 함유하는 N-면(N-face), 그리고 오직 Ga 원자만을 함유하는 Ga-면(Ga-face)이 각각의 말단에 위치한다. 그 결과, III족 질화물 결정은 c-축을 따라 극성을 나타낸다. 이와 같은 자발적 극성은 벌크 물성으로서 결정의 구조 및 조성에 의존한다. 상술한 특성으로 인하여, 대부분의 GaN계 디바이스는 극성 c-축에 평행한 방향으로 성장하게 된다. 또한, 이종접합 구조를 형성할 때 III족 질화물 간의 큰 격자상수의 차이, 같은 c축 배향성을 갖는 특성으로 인한 응력이 발생하여 압전극성(piezoelectric polarization) 현상 역시 함께 야기된다.
이처럼, III족 질화물계 광전자 및 전자 소자들 내의 통상적인 c-면 양자우물 구조는 압전 극성 및 자발적 극성 현상으로 유발된 정전기장(electrostatic field)은 양자우물 구조의 에너지 밴드 구조를 변화시켜 이에 따른 전자와 정공의 분포를 왜곡시키는 바, 이러한 전계에 의한 전자와 정공의 공간적 분리를 양자 구속 스타크 효과라 하며, 내부양자효율을 저하시키고 발광 스펙트럼의 적색 전이(red shift) 현상 등을 유발하게 된다.
상술한 문제점을 완화하기 위하여. 예를 들면 무극성(non-polar) 또는 반극성(semi-polar) III족 질화물을 성장시키는 방안이 제시되고 있다. 이와 같이 얻어진 무극성 또는 반극성 면은 동일한 수의 III족 원자 및 질소 원자를 함유하므로 전하 중성을 나타내는데, 그 결과 전체 결정은 성장방향으로 극성되지 않는다. 그러나, 이종 기판상에서 성장하는 비극성 III족 질화물 결정은 높은 결함 밀도를 나타내어 양자효율을 감소시키는 문제점을 초래한다.
상술한 문제를 해결하기 위한 방법으로, 반분극 면을 직접 성장하는 암모노써멀(ammonothermal) 방법과 매우 두껍게 성장시킨 후 해당면으로 슬라이싱하는 HVPE(hydride vapor phase epitaxy) 방법이 고려될 수 있으나, 암모노써멀 방법으로 성장된 기판은 크기가 매우 작고, HVPE 방법으로 성장하는 방법은 제조 단가가 매우 크다는 단점이 있다.
GaN LED의 광효율을 높이기 위한 다른 방법으로, r-면 사파이어에 성장시켜 표면에 (11-22)면이 성장되도록 할 수 있으나, 표면에 선형의 이방성 혹은 X선 회절의 반치폭(full width at half maximum, FWHM)으로 인한 결정성 이방성으로 인해 내부에 적층결함(stacking fault)이 발생하므로 낮은 표면특성과 결정질로 인해 소자에 적용이 어려울 수 있다.
상기와 같은 문제점을 해소하기 위한 본 발명은 충분히 얇은 2차원 소재를 이용하여 성장되는 기판의 특성을 그대로 갖는 박막을 제조하기 위한 것이다.
더불어, 본 발명은 기판으로부터 분리가 용이한 특성이 있는 2차원 소재를 사용하여, 기판으로 쉽게 분리되는 반분극성/무분극성 소재를 제조하기 위한 것이다.
또 다른 실시예로서 본 발명은. 2차원 소재를 다른 기판에서 GaN 기판으로 전사하는 과정에 손상 및 유기오염물 파티클로 인한 에피택시 결정성 저하 문제가 발생되지 않게 하기 위한 것으로, 2차원 소재를 GaN 기판에 직성장 또는 직형성함으로써 결함이 전혀 없는 2차원 분리층을 확보하기 위한 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 일 실시 예에 따른, 2차원 소재를 이용하여 반분극 기판을 제조하는 방법은, GaN 기판 상에 SiO2 마스크 층을 형성하는 단계, 상기 형성된 SiO2 마스크 층에 스트라이프 패턴을 형성하는 단계, 상기 스트라이프 패턴이 형성된 SiO2 마스크 층 상에 GaN 소재를 성장시켜 제1 GaN 성장면을 형성하는 단계, 상기 제1 GaN 성장면 상에 2차원 소재를 증착시킨 후 제2 GaN 성장면을 형성하는 단계, 상기 2차원 소재가 증착된 제1 GaN 성장면과 상기 제2 GaN 성장면을 분리시키는 단계 및 상기 제2 GaN 성장면을 다른 기판에 전사시켜 반분극 기판으로 제조하는 단계를 포함할 수 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 다른 실시 예에 따른, 2차원 소재를 이용하여 반분극 기판을 제조하는 방법은, GaN 기판 상에 SiO2 마스크 층을 형성하는 단계, 상기 형성된 SiO2 마스크 층에 스트라이프 패턴을 형성하는 단계, 상기 스트라이프 패턴이 형성된 SiO2 마스크 층 상에 GaN 소재를 성장시켜 제1 GaN 성장면을 형성하는 단계, 상기 제1 GaN 성장면 상에 2차원 소재를 증착시킨 후 제2 GaN 성장면을 형성하는 단계, 상기 2차원 소재가 증착된 제1 GaN 성장면과 상기 제2 GaN 성장면을 분리시키는 단계 및 상기 제2 GaN 성장면을 다른 기판에 전사시켜 반분극 기판으로 제조하는 단계를 포함하고,
상기 제1 GaN 성장면은, 상기 스트라이프 패턴의 배열 방향과 상기 GaN 기판의 기준 면이 직교하는 방향을 향하도록 배치되는 경우, 평면방향으로 성장되고, 상기 스트라이프 패턴의 배열 방향이 기준 면과 평행한 방향을 향하도록 배치되는 경우, 평면방향에 수직하는 방향으로 성장될 수 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 일 실시 예에 따른, 2차원 소재를 이용하여 제조되는 반분극 기판은, 2차원 소재가 증착된 제1 GaN 성장면으로부터 분리된 제2 GaN 성장면 및 기판을 포함하며,
상기 제1 GaN 성장면은, GaN 기판 및 상기 GaN 기판 상에 형성되고 스트라이프 패턴을 형성된 SiO2 마스크 층을 포함하며, 상기 스트라이프 패턴이 형성된 SiO2 마스크 층 상에 GaN 소재가 성장됨에 따라 형성되는 것이고,
상기 제2 GaN 성장면은, 상기 제1 GaN 성장면 상에 2차원 소재가 증착되고 상기 증착된 2차원 소재 상에 상기 GaN 소재가 성장됨에 따라 형성될 수 있다.
상기와 같이 구성되는 본 발명은 GaN 기판에 형성된 SiO2 마스크 층에 다양한 스트라이프 패턴을 형성한 후 그 위에 차례대로 GaN 소재-2차원 소재-GaN 소재를 형성하여 반분극성 기판을 제조함에 따라, 2차원 소재를 이용하여 쉽게 GaN 소재들을 분리시키고 다양한 스트라이프 패턴을 형성하여 다양한 형태의 반분극성(혹은 무분극) 기판을 쉽게 제조할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 GaN 기판과 관련된 GaN의 결정면이 도시된 도면이다.
도 2는 본 발명의 일 실시 예에 따라 2차원 소재를 이용하여 원격 에피텍시하는 과정을 도시한 도면이다.
도 3은 본 발명의 일 실시 예에 따라 GaN 기판을 이용하여 반분극 기판을 제조하는 동작을 도시한 도면이다.
도 4는 본 발명의 다른 실시 예에 따라 사파이어 기판을 이용하여 반분극 기판을 제조하는 동작을 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따라, GaN 기판 상에 재 성장된 GaN 소재를 이용하여 반분극층을 제조하는 과정을 도시한 도면이다.
도 6은 본 발명의 일 실시 예에 따라, 반분극층을 제조하는 방법을 도시한 흐름도이다.
이하 첨부되는 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 GaN 기판과 관련된 GaN의 결정면이 도시된 도면이다.
도 1을 참조하면, GaN 결정(100)은 C-축(axis)에 대하여 수직인 결정방향(A-면(1120) 또는 M-면(1100))을 갖는 무극성을 띄거나, 또는 C-면(0001)면 또는 C-면(0001)에 대하여 0 내지 90도사이의 결정 방향을 갖는 반극성을 띌 수 있다.
본 발명의 일 실시 예에 따르면, GaN 결정(100)의 반극성은 무극성이 있는 A-면(1120), M-면(1100)의 결정면과 분극성이 있는 C-면 사이에 존재한다. 이때, 반극성의 면은 육방단위 셀을 다각선 방향으로 가로질러 연장하고, C-축과는 90도 이외의 각을 형성할 수 있다.
도 2는 본 발명의 일 실시 예에 따라 2차원 소재를 이용하여 원격 에피텍시하는 과정을 도시한 도면이다.
도 2를 참조하면, GaN 기판(210) 상에 나노미터(nm) 또는 원자층의 단위의 충분히 얇은 2차원 소재(예, 그래핀(graphene)(220) 또는 BN(boron nitride))를 이용해 원격 에피택시 할 수 있다. 이때, 그래핀(220)의 결정정보는 무시되고 GaN 기판(210)의 결정특성이 그래핀(220)을 통해 전달될 수 있다.
본 발명의 일 실시 예에 따르면, 그래핀(220) 아래의 GaN 기판(210)의 특성을 그대로 갖는 박막을 성장할 수 있다. 예컨대, 2차원 소재(예, 그래핀(220))를 통과하는 GaN 기판(210)의 결정 정보(또는 격자상수가 반영된 표면전위의 분포)에 의해 단결정 멤브레인을 성장시킬 수 있다. 또한 2차원 소재는 GaN 기판(210)으로부터 쉽게 떼어지는 특성이 있어서 분리가 매우 용이한 장점이 있다.
본 발명의 일 실시 예에 따르면, 상기 2차원 소재는 원자층 두께의 매우 얇은 박막으로 투명도와 유연성을 가지면서 철강과 비견되는 높은 강도와 우수한 전기적 특성을 가지고 있다. 이에 따라, GaN 소재와 GaN 소재 사이에 2차원 소재가 증착될 때, 상기한 2차원 소재의 특성으로 인해 GaN 소재와 GaN 소재가 쉽게 분리되도록 할 수 있다.
도 3은 본 발명의 일 실시 예에 따라 GaN 기판을 이용하여 반분극 기판을 제조하는 동작을 도시한 도면이다.
도 3을 참조하면, GaN 기판(210) 상에 SiO2 마스크 층(310)을 형성시키고, 형성된 SiO2 마스크 층(310)을 [11-20] 방향으로 일정한 간격의 스트라이프(stripe) 패턴을 형성할 수 있다. 이때, 스트라이프 패턴의 마스크는 전형적으로 절연성(dielectric) 재질로서, 대표적으로는 SiO2, SiNx(예, Si3N4) 등이 있다.
상기 마스크 패턴을 형성하기 위하여, 먼저 예를 들면 PECVD(Plasma Enhanced Chemical Vapor Deposition)에 의하여 절연성 층을 형성한다. 그 다음, 통상의 포토리소그래피법(상기 방법에서, 에칭을 위하여, 예를 들면 ICP-RIE 등과 같은 통상의 방식을 채택할 수 있음)을 이용하여 제1 III족 질화물 층상에 한 세트의 평행한 스트라이프 패턴이 남도록 한다. 이때, 스트라이프 패턴의 마스크 사이의 영역을 "원도우(window) 영역"으로 일컬을 수 있다.
상기 마스크의 폭은 예를 들면 약 2 내지 50 ㎛(구체적으로는 약 2 내지 10㎛), 그리고 상기 윈도우의 폭은 약 2 내지 20 ㎛(보다 구체적으로는 약 2 내지 10㎛) 범위로 설정할 수 있다. 또한, 상기 마스크는 약 500 내지 2000Å 두께 범위로 설정할 수 있다.
본 발명의 일 실시예에 따르면, 스트라이프 패턴이 형성된 SiO2 마스크 층(310) 상에 GaN 소재(301)를 다시 성장시킬 수 있다. 예를 들어, 스트라이프 패턴의 배열 방향이 GaN 기판(210)의 기준 면(flat zone)과 평행한 방향(즉, 요철의 반복 방향이 [11-20]방향)을 향하도록 배치되는 경우, 3D성장이 우세하여 GaN 소재(301)가 형성하는 GaN 성장면은 평면방향에 수직하여 형성되어 성장방향의 단면이 뾰족한 형태 또는 사다리꼴 형태로 구현될 수 있다.
본 발명의 일 실시 예에 따르면, 스트라이프 패턴이 형성된 SiO2 마스크 층(310) 상에 재 성장된 GaN 소재(301)를 지정된 압력 또는 온도를 가하여 성형시킬 수 있다. 압력 또는 온도의 정도에 따라 GaN 소재(301)는 일부 단면이 뾰족한 형태(1101), 모서리의 끝이 깎인 형태(0001) 등 다양한 형태로 구현될 수 있다.
도 4는 본 발명의 다른 실시 예에 따라 GaN 기판을 이용하여 반분극 기판을 제조하는 동작을 도시한 도면이다.
도 4를 참조하면, GaN 기판(410) 상에 SiO2 마스크 층(310)을 형성시키고, 형성된 SiO2 마스크 층(310)에 [1-100] 방향으로 스트라이프 패턴을 형성할 수 있다.
본 발명의 다른 실시예에 따르면, 스트라이프 패턴이 형성된 SiO2 마스크 층(310) 상에 GaN 소재를 다시 성장시켜 제1 GaN 성장면(401)을 형성할 수 있다. 상기 스트라이프 패턴이 형성된 SiO2 마스크 층(310)은 스트라이프 패턴의 마스크 사이의 영역인 윈도우를 포함하며, 상기 윈도우 영역에 GaN 소재가 쌓이면서 제1 GaN 성장면(401)이 형성될 수 있다.
본 발명의 다른 실시 예에 따르면, 스트라이프 패턴의 배열 방향과 GaN 기판의 기준 면이 직교하는 방향([1-100]방향)을 향하도록 배치되는 경우, 2D성장(즉, 평면방향 성장)이 우세하여 제1 GaN 성장면(401)은 다양한 형태와 더불어 평면으로 성장이 이루어질 수 있다.
본 발명의 다른 실시 예에 따르면, 스트라이프 패턴이 형성된 SiO2 마스크 층(310) 상에 제1 GaN 성장면(401)을 재성장할 수 있다. 스트라이프의 방향, 재성장시 압력 또는 온도의 정도에 따라 제1 GaN 성장면(401)은 이등변 삼각형(1122), 모서리의 끝이 깎인 형태(0001) 또는 사각형(1120) 등 다양한 형태로 구현될 수 있다.
본 문서의 다른 실시 예에 따르면, 상기 제1 GaN 성장면(401)에 2차원 소재를 증착하고 다시 GaN 소재를 성장시켜 증착된 2차원 소재 상에 제2 GaN 성장면을 형성할 수 있다. 이후 소재들 간의 분리를 쉽게 하는 2차원 소재의 성질을 이용하여 제1 및 제2 GaN 성장면들 간을 분리시키고, 분리된 GaN 성장면을 다른 기판에 전사하여 반분극성 기판을 제조할 수 있다.
도 5는 본 발명의 일 실시예에 따라, GaN 기판 상에 재 성장된 GaN 소재를 이용하여 반분극층을 제조하는 과정을 도시한 도면이다.
도 5를 참조하면, 스트라이프 패턴이 형성된 SiO2 마스크 층(310) 상에 GaN 소재인 GaN(1)(301)를 성장시키고, 상기 성장된 GaN(1)(301) 상에 2차원 소재(510)를 증착시킬 수 있다.
본 발명의 일 실시 예에 따르면, 성장된 GaN(1)(301) 상에 2차원 소재(510)를 증착시킨 후 GaN 소재인 GaN(2)(302)를 다시 성장시킬 수 있다. 예컨대, 상기 GaN(2)(302)를 성장시키는 방법으로는 MOCVD(metal organic chemical vapor deposition), HVPE(hydride vapor phase epitaxy), MBE(molecular beam epitaxy) 등이 가능할 수 있다. 이후, GaN(2)(302)가 성장된 2차원 소재(510)를 GaN(1)(301)과 분리시키고 GaN(2)(302)를 다른 기판(예, GaN, 사파이어, Si, SiC 등)에 전사시켜 다양한 형태의 반분극층을 가진 기판으로 제조할 수 있다.
도 6은 본 발명의 일 실시 예에 따라, 반분극층을 제조하는 방법을 도시한 흐름도이다.
도 6을 참조하면, S610 동작에서 GaN 기판 상에 SiO2 마스크 층을 형성시킬 수 있다.
S620 동작에서 형성된 SiO2 마스크 층에 스트라이프 패턴을 형성할 수 있다.
본 발명의 일 실시 예에 따르면, 상기 스트라이프 패턴을 형성하기 위하여, 먼저 PECVD(Plasma Enhanced Chemical Vapor Deposition)에 의하여 절연성 층을 형성할 수 있다. 그 다음, 에칭을 위하여 통상의 포토리소그래피법(예, ICP-RIE 방식)을 이용하여 제1 III족 질화물 층상에 한 세트의 평행한 스트라이프 패턴이 남도록 할 수 있다. 이때, 스트라이프 패턴의 마스크 사이의 영역을 "원도우(window) 영역"으로 일컬을 수 있다.
상기 마스크의 폭은 예를 들면 약 2 내지 50 ㎛(구체적으로는 약 2 내지 10㎛), 그리고 상기 윈도우의 폭은 약 2 내지 20 ㎛(보다 구체적으로는 약 2 내지 10㎛) 범위로 설정할 수 있다. 또한, 상기 마스크는 약 500 내지 2000 Å 두께 범위이면 적당할 수 있다.
S630 동작에서 스트라이프 패턴이 형성된 SiO2 마스크 층 상에 GaN 소재를 다시 성장시킬 수 있다.
본 발명의 일 실시 예에 따르면, 스트라이프 패턴이 형성된 SiO2 마스크 층은 스트라이트 패턴에서 마스크 사이의 영역인 윈도우를 포함하며, 상기 윈도우 영역을 기준으로 GaN 소재(301)가 성장하면서, GaN 소재(301)는 다양한 형태로 형성될 수 있다.
본 발명의 일 실시 예에 따르면, 스트라이프 패턴의 배열 방향과 GaN 기판의 기준 면이 직교하는 방향 (즉, 스트라이프 형상의 배열 방향, 달리 표현하면 요철이 반복되는 방향이 [1-100]방향인 것, 도 4 참조)을 향하도록 배치되는 경우, 2D성장(즉, 평면방향 성장)이 우세하여 GaN 성장면은 다양한 형태와 더불어 평면으로 이루어질 수 있다. 한편, 스트라이프 패턴의 배열 방향이 기준 면(flat zone)과 평행한 방향(즉, 요철의 반복 방향이 [11-20]방향, 도 3 참조)을 향하도록 배치되는 경우, 3D성장이 우세하여 GaN 성장면은 평면보다는 삼각형 및 사다리꼴 형태로 형성될 수 있다.
본 발명의 일 실시 예에 따르면, 스트라이프 패턴이 형성된 SiO2 마스크 층 상에 재 성장된 GaN 소재를 지정된 압력 또는 온도를 가하여 재성장시킬 수 있다. 압력 또는 온도의 정도에 따라 GaN 소재는 삼각형 또는 사각형 등 다양한 형태로 성형될 수 있다.
S640 동작에서 SiO2 마스크 층에 성장된 GaN(1) 상에 2차원 소재를 증착시킬 수 있다.
본 발명의 일 실시 예에 따르면, 2차원 소재를 GaN 기판에 직성장 또는 직형성함으로써 결함이 전혀 없는 2차원 분리층 확보가 가능할 수 있다. 2차원 소재를 다른 기판에서 GaN 기판으로 전사하는 과정에 손상 및 유기오염물 파티클로 인한 에피택시 결정성 저하 문제가 있을 수 있으나, 2차원 물질을 기판에 직성장·직형성 함으로써 대면적 멤브레인으로 제조할 수 있다.
본 발명의 일 실시 예에 따르면, 고품질 단결정 질화갈륨 멤브레인을 성장시키기 위해 균일한 그래핀층 성장이 가능한 SiC을 이용할 수 있다. 상기 SiC를 고온에서 흑연화 시켜 기판 표면에 있는 Si을 기 설정된 조건(예, 1100℃ 이상의 고온, 1Х10-10 ㎩의 초저압)에 따라 열분해 시켜 그래핀을 형성할 수 있다.
이때 상부에 그래핀층이 생기고 바로 밑에 카본 버퍼(carbon-buffer)층이 생기며, 상기 카본 버퍼층은 그래핀의 판데르발스 특성을 가지고 있지만 기판에 아직 코발란트 본딩으로 붙어있어서, 매우 안정하고 균일하고 재현성 있게 형성할 수 있으며 열/화학반응에 매우 안정적이고 주름, ??어짐 현상이 발생할 수 없다. 또한, 직성장으로 형성이 되기 때문에 유/무기물 잔여물이 표면에 남을 일도 없고, GaN 성장하기에 적합한 SiC에 형성이 되기 때문에 GaN 멤브레인의 결정성 품질도 보장될 수 있다.
본 발명의 일 실시 예에 따라, 그래핀을 전사하는 방법으로는 전이 금속 상에 성장된 그래핀의 경우 전이 금속을 에칭하는 방법이 가능하지만 SiC 위에 성장된 그래핀의 경우는 에칭이 불가능하므로, 열 방출 테이프를 이용한 전사 방법이 가능할 수 있다. 예컨대, 열 방출 테이프를 이용한 전사 방법은, 재성장 된 GaN 기판의 표면 에너지를 최대화하기 위해서 산소 플라즈마 등을 통하여 깨끗이 세정하고, 열 방출 테이프를 그래핀이 성장된 SiC 위에 붙인 후 3~6 N/mm2의 압력을 가하여 그래핀을 테이프로 전사시킬 수 있다. 이후 재성장 된 GaN에 테이프를 붙인 다음 3~6 N/mm2의 압력을 가할 수 있다.
본 발명의 일 실시 예에 따르면, 재성장된 GaN의 표면 단차를 극복하기 위해 압력을 가하는 물체에 표면 변형을 가할 수 있다. 마지막으로 120℃ 정도의 열을 가하여 테이프의 접착력을 감소시켜 그래핀 전사를 마무리할 수 있다.
S650 동작에서 성장된 GaN(1) 상에 2차원 소재를 증착시킨 후 다시 GaN 소재의 GaN(2)를 성장시킬 수 있다.
S660 동작에서 GaN(2)가 성장된 2차원 소재를 GaN(1)과 분리시킬 수 있다. 상기 2차원 소재로 인해 GaN(1)과 GaN(2)가 쉽게 분리되도록 할 수 있다.
S670 동작에서 GaN(1)과 분리된 GaN(2)를 다른 기판(예, GaN, 사파이어, Si, SiC 등)에 전사할 수 있다.
본 발명의 일 실시 예에 따르면, SiO2 마스크 층에 스트라이프 패턴을 형성한 후 그 위에 GaN(1) 소재를 성장시키고 2차원 소재를 증착시킨 후, 다시 GaN(2)를 성장시킨 다음 GaN 소재와 쉽게 분리 가능한 2차원 소재를 이용하여 GaN(1)과 GaN(2)를 분리시킨 후, GaN(2)를 다른 기판에 전사시켜 반분극성(혹은 무분극) 기판으로 제조할 수 있다.
이상으로 본 발명의 실시예에 대하여 상세히 설명하였으나, 이는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 일실시예를 기재한 것이므로, 상기 실시예의 기재에 의하여 본 발명의 기술적 사상이 제한적으로 해석되어서는 아니 된다.
100: GaN 결정
210, 410: GaN 기판
310: SiO2 마스크 층
301, 302: GaN 소재
401: 제1 GaN 성장면
510: 2차원 소재

Claims (5)

  1. 2차원 소재를 이용하여 반분극 기판을 제조하는 방법에 있어서,
    GaN 기판 상에 SiO2 마스크 층을 형성하는 단계;
    상기 형성된 SiO2 마스크 층에 스트라이프 패턴을 형성하는 단계;
    상기 스트라이프 패턴이 형성된 SiO2 마스크 층 상에 GaN 소재를 성장시켜 제1 GaN 성장면을 형성하는 단계;
    상기 제1 GaN 성장면 상에 2차원 소재를 증착시킨 후 제2 GaN 성장면을 형성하는 단계;
    상기 2차원 소재가 증착된 제1 GaN 성장면과 상기 제2 GaN 성장면을 분리시키는 단계; 및
    상기 제2 GaN 성장면을 다른 기판에 전사시켜 반분극 기판으로 제조하는 단계;를 포함하는, 반분극 기판 제조 방법.
  2. 제1항에 있어서,
    상기 SiO2 마스크 층의 스트라이프 패턴으로 인해 상기 SiO2 마스크 층은 마스크 사이의 영역인 윈도우 영역이 형성되고,
    상기 제1 GaN 성장면은, 상기 윈도우 영역을 중심으로 GaN 소재가 쌓인 형태임을 특징으로 하는, 반분극 기판 제조 방법.
  3. 제2항에 있어서,
    상기 GaN 소재에 지정된 압력 또는 온도를 가하여 다양한 형태로 성형하는 단계;를 더 포함하는, 반분극 기판 제조 방법.
  4. 2차원 소재를 이용하여 반분극 기판을 제조하는 방법에 있어서,
    GaN 기판 상에 SiO2 마스크 층을 형성하는 단계;
    상기 형성된 SiO2 마스크 층에 스트라이프 패턴을 형성하는 단계;
    상기 스트라이프 패턴이 형성된 SiO2 마스크 층 상에 GaN 소재를 성장시켜 제1 GaN 성장면을 형성하는 단계;
    상기 제1 GaN 성장면 상에 2차원 소재를 증착시킨 후 제2 GaN 성장면을 형성하는 단계;
    상기 2차원 소재가 증착된 제1 GaN 성장면과 상기 제2 GaN 성장면을 분리시키는 단계; 및
    상기 제2 GaN 성장면을 다른 기판에 전사시켜 반분극 기판으로 제조하는 단계;를 포함하고,
    상기 제1 GaN 성장면은, 상기 스트라이프 패턴의 배열 방향과 상기 GaN 기판의 기준 면이 직교하는 방향을 향하도록 배치되는 경우, 평면방향으로 성장되고, 상기 스트라이프 패턴의 배열 방향이 기준 면과 평행한 방향을 향하도록 배치되는 경우, 평면방향에 수직하는 방향으로 성장되는 것을 특징으로 하는, 반분극 기판 제조 방법.
  5. 2차원 소재를 이용하여 제조되는 반분극 기판에 있어서,
    2차원 소재가 증착된 제1 GaN 성장면으로부터 분리된 제2 GaN 성장면; 및
    기판을 포함하며,
    상기 제1 GaN 성장면은,
    GaN 기판 및 상기 GaN 기판 상에 형성되고 스트라이프 패턴을 형성된 SiO2 마스크 층을 포함하며,
    상기 스트라이프 패턴이 형성된 SiO2 마스크 층 상에 GaN 소재가 성장됨에 따라 형성되는 것이고,
    상기 제2 GaN 성장면은,
    상기 제1 GaN 성장면 상에 2차원 소재가 증착되고 상기 증착된 2차원 소재 상에 상기 GaN 소재가 성장됨에 따라 형성되는 것을 특징으로 하는, 반분극 기판.
KR1020220093311A 2022-07-27 2022-07-27 2차원 소재를 이용한 반분극/무분극 기판 및 이의 제조 방법 KR20240015435A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220093311A KR20240015435A (ko) 2022-07-27 2022-07-27 2차원 소재를 이용한 반분극/무분극 기판 및 이의 제조 방법
PCT/KR2023/008845 WO2024025165A1 (ko) 2022-07-27 2023-06-26 2차원 소재를 이용한 반분극/무분극 기판, 다파장 광소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220093311A KR20240015435A (ko) 2022-07-27 2022-07-27 2차원 소재를 이용한 반분극/무분극 기판 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20240015435A true KR20240015435A (ko) 2024-02-05

Family

ID=89904021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220093311A KR20240015435A (ko) 2022-07-27 2022-07-27 2차원 소재를 이용한 반분극/무분극 기판 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20240015435A (ko)

Similar Documents

Publication Publication Date Title
EP2313543B1 (en) Growth of planar and semi-polar {1 1-2 2} gallium nitride with hydride vapor phase epitaxy (hvpe)
US8729559B2 (en) Method of making bulk InGaN substrates and devices thereon
JP5730399B2 (ja) 化学リフトオフ方法を用いたｉｉｉ族窒化物基板の製造方法
KR101347848B1 (ko) 유기금속 화학기상증착법을 통한 반극성（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ의 성장강화방법
US8853669B2 (en) Limiting strain relaxation in III-nitride hetero-structures by substrate and epitaxial layer patterning
KR101246832B1 (ko) 무극성 또는 반극성 ｉｉｉ족 질화물 기반 발광 다이오드 및 이의 제조방법
US10038306B2 (en) Nitride semiconductor device and quantum cascade laser using the same
JP4883931B2 (ja) 半導体積層基板の製造方法
US20120100650A1 (en) Vicinal semipolar iii-nitride substrates to compensate tilt of relaxed hetero-epitaxial layers
JP2007243006A (ja) 窒化物系半導体の気相成長方法、及び、エピタキシャル基板とそれを用いた半導体装置
US9324913B2 (en) Nitride semiconductor structure, multilayer structure, and nitride semiconductor light-emitting element
US20120119240A1 (en) Nitride semiconductor light emitting device
JPH11233391A (ja) 結晶基板とそれを用いた半導体装置およびその製法
US20120086017A1 (en) Heterogeneous substrate, nitride-based semiconductor device using same, and manufacturing method thereof
KR101355086B1 (ko) 나노 필러 구조를 이용한 반극성 질화물층의 제조방법
KR101028585B1 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
JP5557180B2 (ja) 半導体発光素子の製造方法
JP2015032730A (ja) 窒化物半導体構造およびそれを製造する方法
KR101104239B1 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
KR20240015435A (ko) 2차원 소재를 이용한 반분극/무분극 기판 및 이의 제조 방법
KR20160140214A (ko) 반도체 레이저 다이오드 및 그 제조방법
KR101250475B1 (ko) 절연체 패턴을 갖는 이종 기판 및 그를 이용한 질화물계 반도체 소자
WO2024025165A1 (ko) 2차원 소재를 이용한 반분극/무분극 기판, 다파장 광소자 및 이의 제조 방법
JP2011086814A (ja) 窒化物薄膜の製造方法
Gan et al. Crystallographic tilt in GaN layers grown by epitaxial lateral overgrowth

Legal Events

Date Code Title Description
E902 Notification of reason for refusal