KR20240013974A - 박막 제조방법, 박막, 및 기판처리장치 - Google Patents

박막 제조방법, 박막, 및 기판처리장치 Download PDF

Info

Publication number
KR20240013974A
KR20240013974A KR1020220090933A KR20220090933A KR20240013974A KR 20240013974 A KR20240013974 A KR 20240013974A KR 1020220090933 A KR1020220090933 A KR 1020220090933A KR 20220090933 A KR20220090933 A KR 20220090933A KR 20240013974 A KR20240013974 A KR 20240013974A
Authority
KR
South Korea
Prior art keywords
thin film
film layer
substrate
crystallization
dielectric constant
Prior art date
Application number
KR1020220090933A
Other languages
English (en)
Inventor
진세환
소재욱
엄정욱
송민진
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020220090933A priority Critical patent/KR20240013974A/ko
Priority to PCT/KR2023/009808 priority patent/WO2024019392A1/ko
Publication of KR20240013974A publication Critical patent/KR20240013974A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211—Antennas, e.g. particular shapes of coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32467—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 고유전율(High-K) 물질로 이루어진 제1소스가스를 분사하여 기판 상에 제1박막층을 형성하는 제1형성단계; 고유전율 물질로 이루어진 제2소스가스를 분사하여 기판 상에 제2박막층을 형성하는 제2형성단계; 및 플라즈마를 이용하여 상기 제1박막층과 상기 제2박막층 중에서 적어도 하나를 결정화시키는 결정화단계를 포함하는 박막 제조방법, 박막, 및 기판처리장치에 관한 것이다.

Description

박막 제조방법, 박막, 및 기판처리장치{Method for Manufacturing Thin Film, Thin Film, and Apparatus for Processing Substrate}
본 발명은 증착공정 등과 같은 기판에 대한 처리공정을 통해 기판 상에 박막을 제조하는 박막 제조방법, 박막, 및 기판처리장치에 관한 것이다.
일반적으로, 반도체 소자, 디스플레이장치, 태양전지(Solar Cell) 등을 제조하기 위해서는 기판 상에 소정의 박막층, 박막 회로 패턴, 또는 광학적 패턴을 형성하여야 한다. 이를 위해, 기판에 특정 물질의 박막을 증착하는 증착공정, 감광성 물질을 사용하여 박막을 선택적으로 노출시키는 포토공정, 선택적으로 노출된 부분의 박막을 제거하여 패턴을 형성하는 식각공정 등과 같은 기판에 대한 처리공정이 이루어진다. 이러한 기판에 대한 처리공정을 통해 기판 상에 박막이 제조될 수 있다.
최근에는 반도체 소자, 디스플레이장치, 태양전지 등이 더 미세화될 뿐만 아니라 더 얇은 두께를 갖도록 개발되고 있는데, 이를 위해서는 박막의 두께 또한 얇아져야 한다. 그러나, 박막 트랜지스터(TFT, Thin Film Transistor)에 있어서 반도체층과 게이트층 사이의 절연층으로 구현되는 박막의 경우, 박막의 두께가 얇아짐에 따라 터널링 현상 등으로 인해 전류누설(Leakage)이 발생되는 문제가 있다.
따라서, 박막의 두께를 얇게 구현할 수 있으면서도 전류누설을 감소시킬 수 있는 박막의 개발이 요구되고 있다.
본 발명은 상술한 바와 같은 문제점을 해결하고자 안출된 것으로, 얇은 두께를 가지면서도 전류누설을 감소시킬 수 있는 박막 제조방법 및 박막을 제공하기 위한 것이다.
상술한 바와 같은 과제를 해결하기 위해서, 본 발명은 하기와 같은 구성을 포함할 수 있다.
본 발명에 따른 박막 제조방법은 고유전율(High-K) 물질로 이루어진 제1소스가스를 분사하여 기판 상에 제1박막층을 형성하는 제1형성단계; 고유전율 물질로 이루어진 제2소스가스를 분사하여 기판 상에 제2박막층을 형성하는 제2형성단계; 및 플라즈마를 이용하여 상기 제1박막층과 상기 제2박막층 중에서 적어도 하나를 결정화시키는 결정화단계를 포함할 수 있다.
본 발명에 따른 박막은 고유전율(High-K) 물질을 이용하여 기판 상에 형성되고, 플라즈마에 의해 결정화된 제1박막층; 및 고유전율 물질을 이용하여 상기 기판 상에 형성된 제2박막층을 포함할 수 있다.
본 발명에 따른 기판처리장치는 챔버; 상기 챔버의 내부에서 기판을 지지하는 기판지지부; 상기 챔버의 상부면에 형성된 상부돔; 상기 상부돔의 상부에 배치되어 유도 결합 플라즈마를 형성하는 안테나; 및 상기 상부돔은 세라믹으로 형성될 수 있다.
본 발명에 따르면, 다음과 같은 효과를 도모할 수 있다.
본 발명은 제1박막층과 제2박막층 모두가 고유전율 물질로 이루어짐과 아울러 제1박막층과 제2박막층 중에서 적어도 하나가 결정화되도록 구현됨으로써, 더 얇은 두께로 형성되더라도 전류누설을 더 감소시킬 수 있다. 따라서, 본 발명은 박막 트랜지스터 등을 더 미세하고 더 얇은 두께로 제조할 수 있으면서도 전류누설을 더 감소시켜서 박막 트랜지스터 등의 성능을 더 향상시키는데 기여할 수 있다.
도 1은 본 발명에 따른 박막 제조방법이 수행되는 기판처리장치의 일례를 나타낸 개략적인 구성도
도 2는 본 발명에 따른 박막 제조방법이 수행되는 기판처리장치의 일례에 있어서 가스를 분사하는 분사부의 개략적인 측단면도
도 3은 박막 트랜지스터의 일례를 나타낸 개략적인 측단면도
도 4는 본 발명에 따른 박막 제조방법의 개략적인 순서도
도 5는 본 발명에 따른 박막 제조방법을 통해 제조된 박막의 개략적인 측단면도
도 6은 본 발명에 따른 박막 제조방법에 있어서 제거단계를 포함하는 실시예의 개략적인 순서도
도 7 및 도 8은 본 발명에 따른 박막 제조방법에 있어서 제1형성단계와 제1결정화단계에 대한 개략적인 순서도
도 9 및 도 10은 본 발명에 따른 박막 제조방법에 있어서 제2형성단계와 제2결정화단계에 대한 개략적인 순서도
도 11은 본 발명에 따른 박막 제조방법을 통해 제조된 박막에서 제1박막층만 결정화된 실시예의 개략적인 측단면도
도 12는 본 발명에 따른 박막 제조방법을 통해 제조된 박막에서 제2박막층만 결정화된 실시예의 개략적인 측단면도
도 13은 본 발명에 따른 박막 제조방법에 있어서 제3형성단계를 포함하는 실시예의 개략적인 순서도
도 14는 본 발명에 따른 박막 제조방법을 통해 제조된 박막이 제1박막층, 제2박막층, 및 제3박막층을 포함하는 실시예의 개략적인 측단면도
도 15은 본 발명에 따른 박막 제조방법이 수행되는 기판처리장치의 다른 실시예를 나타낸 개략적인 구성도
이하에서는 본 발명에 따른 박막 제조방법의 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 본 발명의 실시예를 설명함에 있어서 어떤 구조물이 다른 구조물 "상에" 또는 "아래에" 형성된다고 기재된 경우, 이러한 기재는 이 구조물들이 서로 접촉되어 있는 경우는 물론이고, 이들 구조물 사이에 제3의 구조물이 개재되어 있는 경우까지 포함하는 것으로 해석되어야 한다.
도 1 내지 도 4를 참고하면, 본 발명에 따른 박막 제조방법은 기판(S)에 대한 처리공정을 수행하여 상기 기판(S) 상에 박막을 제조하는 것이다. 상기 기판(S)은 실리콘기판, 유리기판, 메탈기판 등일 수 있다.
본 발명에 따른 박막 제조방법은 기판처리장치(1)에 의해 수행될 수 있다. 본 발명에 따른 박막 제조방법의 실시예를 설명하기에 앞서, 상기 기판처리장치(1)의 일례를 구체적으로 살펴보면 다음과 같다.
도 1 및 도 2를 참고하면, 상기 기판처리장치(1)는 챔버(2), 서셉터(3), 및 분사부(4)를 포함할 수 있다.
상기 챔버(2)는 처리공간(100)을 제공하는 것이다. 상기 처리공간(100)에서는 상기 기판(S)에 대한 처리공정을 수행하여 상기 기판(S) 상에 박막을 제조하는 공정이 이루어질 수 있다. 상기 처리공간(100)은 상기 챔버(2)의 내부에 배치될 수 있다. 상기 챔버(2)에는 상기 처리공간(100)으로부터 가스를 배기시키는 배기구(미도시)가 결합될 수 있다. 상기 챔버(2)의 내부에는 상기 서셉터(3)와 상기 분사부(4)가 배치될 수 있다.
상기 서셉터(3)는 상기 기판(S)을 지지하는 것이다. 상기 서셉터(3)는 하나의 기판(S)을 지지할 수도 있고, 복수개의 기판(S)을 지지할 수도 있다. 상기 서셉터(3)에 복수개의 기판(S)이 지지된 경우, 한번에 복수개의 기판(S)에 대한 처리공정이 수행되어서 상기 기판(S)들 각각에 박막을 제조하는 공정이 이루어질 수 있다. 상기 서셉터(3)는 상기 챔버(2)에 결합될 수 있다. 상기 서셉터(3)는 상기 챔버(2)의 내부에 배치될 수 있다.
상기 분사부(4)는 상기 서셉터(3)를 향해 가스를 분사하는 것이다. 상기 분사부(4)는 가스저장부(40)에 연결될 수 있다. 이 경우, 상기 분사부(4)는 상기 가스저장부(40)로부터 공급된 가스를 상기 서셉터(3)를 향해 분사할 수 있다. 상기 분사부(4)는 상기 챔버(2)의 내부에 배치될 수 있다. 상기 분사부(4)는 상기 서셉터(3)에 대향되게 배치될 수 있다. 상기 분사부(4)는 상기 서셉터(3)의 상측에 배치될 수 있다. 상기 분사부(4)와 상기 서셉터(3)의 사이에는 상기 처리공간(100)이 배치될 수 있다. 상기 분사부(4)는 리드(미도시)에 결합될 수 있다. 상기 리드는 상기 챔버(2)의 상부를 덮도록 상기 챔버(2)에 결합될 수 있다.
상기 분사부(4)는 제1가스유로(4a), 및 제2가스유로(4b)를 포함할 수 있다.
상기 제1가스유로(4a)는 제1가스를 분사하기 위한 것이다. 상기 제1가스유로(4a)는 일측이 배관, 호스 등을 통해 상기 가스저장부(40)에 연결될 수 있다. 상기 제1가스유로(4a)는 타측이 상기 처리공간(100)에 연통될 수 있다. 이에 따라, 상기 가스저장부(40)로부터 공급된 상기 제1가스는, 상기 제1가스유로(4a)를 따라 유동한 후에 상기 제1가스유로(4a)를 통해 상기 처리공간(100)으로 분사될 수 있다. 상기 제1가스유로(4a)는 상기 제1가스가 유동하기 위한 유로로 기능함과 아울러 상기 처리공간(100)에 상기 제1가스를 분사하기 위한 분사구로 기능할 수 있다.
상기 제2가스유로(4b)는 제2가스를 분사하기 위한 것이다. 상기 제2가스와 상기 제1가스는 서로 상이한 가스일 수 있다. 예컨대, 상기 제1가스가 소스가스(Source Gas)인 경우, 상기 제2가스는 반응가스(Reactant Gas)일 수 있다. 상기 제2가스유로(4b)는 일측이 배관, 호스 등을 통해 상기 가스저장부(40)에 연결될 수 있다. 상기 제2가스유로(4b)는 타측이 상기 처리공간(100)에 연통될 수 있다. 이에 따라, 상기 가스저장부(40)로부터 공급된 상기 제2가스는, 상기 제2가스유로(4b)를 따라 유동한 후에 상기 제2가스유로(4b)를 통해 상기 처리공간(100)으로 분사될 수 있다. 상기 제2가스유로(4b)는 상기 제2가스가 유동하기 위한 유로로 기능함과 아룰러 상기 처리공간(100)에 상기 제2가스를 분사하기 위한 분사구로 기능할 수 있다.
상기 제2가스유로(4b)와 상기 제1가스유로(4a)는 서로 공간적으로 분리되도록 배치될 수 있다. 이에 따라, 상기 가스저장부(40)로부터 상기 제2가스유로(4b)로 공급된 상기 제2가스는, 상기 제1가스유로(4a)를 거치지 않고 상기 처리공간(100)으로 분사될 수 있다. 상기 가스저장부(40)로부터 상기 제1가스유로(4a)로 공급된 상기 제1가스는, 상기 제2가스유로(4b)를 거치지 않고 상기 처리공간(100)으로 분사될 수 있다. 상기 제2가스유로(4b)와 상기 제1가스유로(4a)는 상기 처리공간(100)에서 서로 상이한 부분을 향해 가스를 분사할 수 있다.
예컨대, 상기 분사부(4)는 제1플레이트(41), 및 제2플레이트(42)를 포함할 수 있다.
상기 제1플레이트(41)는 상기 제2플레이트(42)의 상측에 배치된 것이다. 상기 제1플레이트(41)와 상기 제2플레이트(42)는 서로 이격되어 배치될 수 있다. 상기 제1플레이트(41)에는 복수개의 제1가스홀(411)이 형성될 수 있다. 상기 제1가스홀(411)들은 각각 상기 제1가스가 유동하기 위한 통로로 기능할 수 있다. 상기 제1가스홀(411)들은 상기 제1가스유로(4a)에 속할 수 있다. 상기 제1플레이트(41)에는 복수개의 제2가스홀(412)이 형성될 수 있다. 상기 제2가스홀(412)들은 각각 상기 제2가스가 유동하기 위한 통로로 기능할 수 있다. 상기 제2가스홀(412)들은 상기 제2가스유로(4b)에 속할 수 있다. 상기 제1플레이트(41)에는 복수개의 돌출부재(413)가 결합될 수 있다. 상기 돌출부재(413)들은 상기 제1플레이트(41)의 하면(下面)으로부터 상기 제2플레이트(42) 쪽으로 돌출될 수 있다. 상기 제1가스홀(411)들 각각은 상기 제1플레이트(41)와 상기 돌출부재(413)를 관통하여 형성될 수 있다.
상기 제2플레이트(42)에는 복수개의 개구(421)가 형성될 수 있다. 상기 개구(421)들은 상기 제2플레이트(42)를 관통하여 형성될 수 있다. 상기 개구(421)들은 상기 돌출부재(413)들 각각에 대응되는 위치에 배치될 수 있다. 이에 따라, 도 2에 도시된 바와 같이 상기 돌출부재(413)들은 상기 개구(421)들 각각에 삽입되게 배치되는 길이로 형성될 수 있다. 도시되지 않았지만, 상기 돌출부재(413)들은 상기 개구(421)들 각각의 상측에 배치되는 길이로 형성될 수도 있다. 상기 돌출부재(413)들은 상기 제2플레이트(42)의 하측으로 돌출되는 길이로 형성될 수도 있다. 상기 제2가스홀(412)들은 상기 제2플레이트(42)의 상면을 향해 가스를 분사하도록 배치될 수 있다.
상기 분사부(4)는 상기 제2플레이트(42)와 상기 제1플레이트(41)를 이용하여 플라즈마를 생성할 수 있다. 이 경우, 상기 제1플레이트(41)에 RF전력 등과 같은 플라즈마전원이 인가되고, 상기 제2플레이트(42)가 접지될 수 있다. 상기 제1플레이트(41)가 접지되고, 상기 제2플레이트(42)에 플라즈마전원이 인가될 수도 있다.
이와 같은 기판처리장치(1) 등을 통해, 본 발명에 따른 박막 제조방법이 수행될 수 있다.
도 1 내지 도 4를 참고하면, 본 발명에 따른 박막 제조방법은 도 3에 도시된 바와 같이, 박막 트랜지스터(TFT, Thin Film Transistor)(200)에 있어서 절연층(210)으로 구현되는 박막을 제조할 수 있다. 상기 절연층(210)은 게이트전극(220)과 반도체층(230)의 사이에 배치될 수 있다. 상기 게이트전극(220)은 상기 기판(S) 상에 형성될 수 있다. 상기 반도체층(230)은 상기 절연층(210) 상에 형성될 수 있다. 상기 반도체층(230) 상에는 소스전극(240)과 드레인전극(250)이 형성될 수 있다. 상기 박막 트랜지스터(200)가 더 미세화될 뿐만 아니라 더 얇은 두께를 갖도록 제조되면 상기 절연층(210)의 또한 얇아지게 되는데, 상기 절연층(210)의 두께가 얇아짐에 따라 터널링 현상 등으로 인해 전류누설(Leakage)이 발생될 수 있다.
이러한 전류누설을 감소시키기 위해, 본 발명에 따른 박막 제조방법은 고유전율(High-K) 물질로 이루어진 박막을 제조하도록 구현된다. 이에 더하여, 본 발명에 따른 박막 제조방법은 고유전율 물질을 결정화시켜서 박막을 제조하도록 구현된다. 이에 따라, 본 발명에 따른 박막 제조방법은 전류누설을 더 감소시킬 수 있는 박막을 제조함으로써, 상기 박막 트랜지스터(200)를 더 미세하고 더 얇은 두께로 제조하는데 기여할 수 있다.
이를 위해, 본 발명에 따른 박막 제조방법은 제1형성단계(S10), 제2형성단계(S20), 및 결정화단계(S30)를 포함할 수 있다.
도 1 내지 도 5를 참고하면, 상기 제1형성단계(S10)는 고유전율 물질로 이루어진 제1소스가스를 분사하여 상기 기판(S) 상에 제1박막층(310)을 형성하는 것이다. 상기 제1형성단계(S10)에 있어서, 상기 제1소스가스는 상기 분사부(4)가 갖는 제1가스유로(4a)를 통해 분사될 수 있다. 상기 제1소스가스는 하프늄(Hf)과 지르코늄(Zr) 중에서 적어도 하나가 포함된 것일 수 있다. 하프늄과 지르코늄은 모두 고유전율 물질에 해당하는 것이다. 상기 제1소스가스가 하프늄과 지르코늄 모두를 포함하는 경우, 하프늄이 포함된 소스가스와 지르코늄이 포함된 소스가스가 상기 분사부(4)로부터 이격되어 배치된 버퍼탱크(Buffer Tank)에서 혼합되어서 혼합가스로 생성된 후에, 혼합가스가 상기 분사부(4)에 공급되어서 상기 처리공간(100)으로 분사될 수 있다. 이에 따라, 본 발명에 따른 박막 제조방법은 스텝 커버리지(Step Coverage)가 향상된 박막을 제조할 수 있을 뿐만 아니라 조성의 균일성이 향상된 박막을 제조할 수 있다.
상기 제1형성단계(S10)는 상기 제1소스가스를 분사하여 상기 제1소스가스가 갖는 고유전율 물질을 상기 기판(S) 상에 흡착시킨 후에 제1반응가스를 분사하여 상기 기판(S) 상에 상기 제1박막층(310)을 형성할 수 있다. 이 경우, 상기 제1형성단계(S10)는 원자층 증착(ALD, Atomic Layer Deposition) 방식으로 상기 기판(S) 상에 상기 제1박막층(310)을 형성할 수 있다. 상기 제1반응가스는 상기 제1소스가스와 반응하는 것으로, 상기 분사부(4)가 갖는 제2가스유로(4b)를 통해 분사될 수 있다. 예컨대, 상기 제1반응가스는 오존(O3)일 수 있다.
도 1 내지 도 5를 참고하면, 상기 제2형성단계(S20)는 고유전율 물질로 이루어진 제2소스가스를 분사하여 상기 기판(S) 상에 제2박막층(320)을 형성하는 것이다. 상기 제2형성단계(S20)에 있어서, 상기 제2소스가스는 상기 분사부(4)가 갖는 제1가스유로(4a)를 통해 분사될 수 있다. 상기 제2소스가스는 하프늄과 지르코늄 중에서 적어도 하나가 포함된 것일 수 있다. 상기 제2형성단계(S20)는 상기 제2소스가스를 분사하여 상기 제2소스가스가 갖는 고유전율 물질을 상기 기판(S) 상에 흡착시킨 후에 제2반응가스를 분사하여 상기 기판(S) 상에 상기 제2박막층(320)을 형성할 수 있다. 이 경우, 상기 제2형성단계(S20)는 원자층 증착(ALD) 방식으로 상기 기판(S) 상에 상기 제2박막층(320)을 형성할 수 있다. 상기 제2반응가스는 상기 제2소스가스와 반응하는 것으로, 상기 분사부(4)가 갖는 제2가스유로(4b)를 통해 분사될 수 있다. 예컨대, 상기 제2반응가스는 오존(O3)일 수 있다. 한편, 도 5에는 상기 제2박막층(320)이 상기 제1박막층(310)의 위에 직접 형성된 것으로 도시되어 있으나, 이에 한정되지 않으며 상기 제2박막층(320)과 상기 제1박막층(310)의 사이에 다른 박막층이 배치될 수도 있다. 또한, 도 5에는 상기 제1박막층(310)이 상기 기판(S) 상에 형성된 하부막(330)의 위에 형성된 것을 도시되어 있으나, 이에 한정되지 않으며 상기 제1박막층(310)은 상기 기판(S)의 위에 직접 형성될 수도 있다.
도 1 내지 도 5를 참고하면, 상기 결정화단계(S30)는 플라즈마를 이용하여 상기 제1박막층(310)과 상기 제2박막층(320) 중에서 적어도 하나를 결정화시키는 것이다. 상기 결정화단계(S30)는 통해 플라즈마를 이용하여 고유전율 물질을 결정화시켜서 박막을 제조함으로써, 본 발명에 따른 박막 제조방법은 다음과 같은 작용효과를 도모할 수 있다.
첫째, 상기 제1박막층(310)과 상기 제2박막층(320) 모두가 고유전율 물질로 이루어짐과 아울러 상기 제1박막층(310)과 상기 제2박막층(320) 모두가 결정화되지 않은 박막으로 제조된 비교예의 경우, 본 발명에 따른 박막 제조방법을 통해 상기 제1박막층(310)과 상기 제2박막층(320) 모두가 고유전율 물질로 이루어짐과 아울러 상기 제1박막층(310)과 상기 제2박막층(320) 중에서 적어도 하나가 결정화된 박막보다 동일한 두께에서 더 큰 전류누설값을 나타낸다. 이에 따라, 본 발명에 따른 박막 제조방법은 상기 제1박막층(310)과 상기 제2박막층(320) 모두가 고유전율 물질로 이루어짐과 아울러 상기 제1박막층(310)과 상기 제2박막층(320) 중에서 적어도 하나가 결정화된 박막을 제조할 수 있도록 구현됨으로써, 비교예에 따른 박막보다 더 얇은 두께로 형성되더라도 전류누설을 더 감소시킬 수 있는 박막을 제조할 수 있다. 따라서, 본 발명에 따른 박막 제조방법은 상기 박막 트랜지스터(200) 등을 더 미세하고 더 얇은 두께로 제조할 수 있으면서도 전류누설을 더 감소시켜서 상기 박막 트랜지스터(200) 등의 성능을 더 향상시키는데 기여할 수 있다.
둘째, 열(Thermal) 공정을 통해 고유전율 물질을 결정화시키는 비교예의 경우, 고유전율 물질이 소정 두께 이상으로 형성되지 않으면 결정화되지 않는다. 예컨대, 상기 열(Thermal) 공정을 통해서는 하프늄과 지르코늄 중에서 적어도 하나가 포함된 고유전율 물질이 100Å 이상의 두께로 형성되어야만 결정화가 이루어질 수 있다. 이와 달리, 본 발명에 따른 박막 제조방법은 플라즈마를 이용하여 고유전율 물질을 결정화시키도록 구현됨으로써, 열(Thermal) 공정을 통해 고유전율 물질을 결정화시키는 비교예와 대비할 때 고유전율 물질이 더 얇은 두께로 형성되더라도 결정화시키는 것이 가능하다. 예컨대, 플라즈마를 통해서는 하프늄과 지르코늄 중에서 적어도 하나가 포함된 고유전율 물질이 60Å 이하의 두께로 형성되더라도 결정화가 이루어질 수 있다. 따라서, 본 발명에 따른 박막 제조방법은 플라즈마를 이용하여 고유전율 물질을 결정화시키도록 구현됨으로써, 더 얇은 두께로 형성되더라도 전류누설을 더 감소시킬 수 있는 박막을 제조할 수 있다.
상기 결정화단계(S30)는 헬륨(He), 아르곤(Ar), 암모니아(NH3), 산소(O2), 수소(H2) 중에서 적어도 하나가 포함된 플라즈마가스를 이용하여 플라즈마를 생성할 수 있다. 이 경우, 상기 제1소스가스는 하프늄과 지르코늄 중에서 적어도 하나가 포함된 것이고, 상기 제1반응가스는 오존(O3)일 수 있다. 상기 제1소스가스는 하프늄, 지르코늄, 및 알루미늄(Al) 중에서 적어도 하나가 포함된 것일 수도 있다.
도 1 내지 도 6을 참고하면, 본 발명에 따른 박막 제조방법은 제거단계(S40)를 포함할 수 있다.
상기 제거단계(S40)는 상기 기판(S) 상에 형성된 하부막(330)으로부터 산화막을 제거하는 것이다. 상기 제거단계(S40)는 상기 제1형성단계(S10)가 수행되기 이전에 수행될 수 있다. 이에 따라, 상기 제1형성단계(S10)는 상기 제거단계(S40)를 통해 산화막이 제거된 하부막(330) 상에 제1박막층(310)을 형성함으로써 이루어질 수 있다. 따라서, 본 발명에 따른 박막 제조방법은 더 향상된 막질을 갖는 제1박막층(310)을 형성할 수 있다. 상기 하부막(330)에 형성된 산화막은 대기 중에 노출됨에 따라 발생된 것일 수 있다. 예컨대, 상기 기판(S)이 공정챔버들 간에 이송되는 과정에서 상기 하부막(330)에 상기 산화막이 형성될 수 있다. 상기 제거단계(S40)를 통해 상기 산화막이 제거되는 과정에서 불필요한 오염물이 함께 제거될 수도 있다. 상기 제거단계(S40)는 OEC(Oxide Elemination Chamber)를 이용하여 수행될 수 있다.
도 1 내지 도 7을 참고하면, 본 발명에 따른 박막 제조방법에 있어서, 상기 제1형성단계(S10)는 제1흡착단계(S11), 및 제1증착단계(S12)를 포함할 수 있다.
상기 제1흡착단계(S11)는 상기 제1소스가스를 분사하여 상기 기판(S) 상에 고유전율 물질을 흡착시키는 것이다. 상기 제1흡착단계(S11)는 상기 분사부(4)가 갖는 제1가스유로(4a)를 통해 상기 제1소스가스를 상기 기판(S) 상에 분사함으로써 이루어질 수 있다. 상기 제1흡착단계(S11)는 하프늄 또는 지르코늄이 포함된 제1소스가스를 분사할 수 있다. 상기 제1흡착단계(S11)는 하프늄과 지르코늄 모두가 포함된 제1소스가스를 분사할 수도 있다. 이 경우, 상기 제1흡착단계(S11)는 하프늄이 포함된 소스가스와 지르코늄이 포함된 소스가스가 버퍼탱크에서 혼합되어서 혼합가스로 생성된 후에, 혼합가스를 분사할 수도 있다. 상기 제1흡착단계(S11)는 하프늄과 지르코늄 중에서 어느 하나가 포함된 소스가스를 먼저 분사한 후에, 나머지 하나가 포함된 소스가스를 분사할 수도 있다. 상기 제1소스가스는 하프늄, 지르코늄, 및 알루미늄(Al) 중에서 적어도 하나가 포함된 것일 수도 있다. 예컨대, 상기 제1소스가스는 HfO2, ZrO2, AL2O3, HfZrO 중에서 어느 하나일 수 있다.
상기 제1증착단계(S12)는 상기 제1반응가스를 분사하여 상기 기판(S) 상에 고유전율 물질로 이루어진 박막을 증착시키는 것이다. 상기 제1증착단계(S12)는 상기 분사부(4)가 갖는 제2가스유로(4b)를 통해 상기 제1반응가스를 상기 기판(S) 상에 분사함으로써 이루어질 수 있다. 상기 제1흡착단계(S11)와 상기 제1증착단계(S12)를 통해, 상기 기판(S)에는 원자층 증착(ALD) 방식으로 상기 제1박막층(310)이 형성될 수 있다. 상기 제1증착단계(S12)는 제1반응가스로 오존을 상기 기판(S) 상에 분사함으로써 이루어질 수 있다.
상기 제1형성단계(S10)는 제1흡착퍼지단계(S13), 및 제1증착퍼지단계(S14)를 포함할 수 있다.
상기 제1흡착퍼지단계(S13)는 상기 제1흡착단계(S11)가 수행된 이후에 상기 기판(S) 상에 퍼지가스를 분사함으로써 이루어질 수 있다. 상기 제1흡착퍼지단계(S13)는 상기 분사부(4)의 상기 제1가스유로(4a)와 상기 제2가스유로(4b) 중에서 적어도 하나를 통해 상기 기판(S) 상에 퍼지가스를 분사함으로써 이루어질 수 있다. 상기 제1흡착퍼지단계(S13)는 상기 분사부(4)의 퍼지가스유로(미도시)를 통해 상기 기판(S) 상에 퍼지가스를 분사함으로써 이루어질 수도 있다. 상기 퍼지가스유로, 상기 제1가스유로(4a), 및 상기 제2가스유로(4b)는 서로 공간적으로 분리되도록 구현될 수 있다. 상기 제1흡착퍼지단계(S13)가 수행된 이후에, 상기 제1증착단계(S12)가 수행될 수 있다.
상기 제1증착퍼지단계(S14)는 상기 제1증착단계(S12)가 수행된 이후에 상기 기판(S) 상에 퍼지가스를 분사함으로써 이루어질 수 있다. 상기 제1증착퍼지단계(S14)는 상기 분사부(4)의 상기 제1가스유로(4a)와 상기 제2가스유로(4b) 중에서 적어도 하나를 통해 상기 기판(S) 상에 퍼지가스를 분사함으로써 이루어질 수 있다. 상기 제1증착퍼지단계(S14)는 상기 퍼지가스유로(미도시)를 통해 상기 기판(S) 상에 퍼지가스를 분사함으로써 이루어질 수도 있다. 상기 제1증착퍼지단계(S14)가 수행된 이후에, 상기 결정화단계(S30)가 수행될 수 있다.
여기서, 상기 제1형성단계(S10)와 상기 결정화단계(S30)는 초진공상태의 처리공간(100)에서 수행될 수 있다. 예컨대, 상기 제1형성단계(S10)와 상기 결정화단계(S30)는 상기 처리공간(100)이 수 mtorr 내지 수십 mtorr의 초진공인 상태에서 이루어질 수 있다. 초진공상태에서는 상기 제1소스가스 내에 불필요한 불순물이 더 원활하게 배기될 수 있으므로, 본 발명에 따른 박막 제조방법은 상기 제1소스가스에 포함된 제1소스물질이 더 균일한 격자구조로 배열될 수 있다. 이에 따라, 본 발명에 따른 박막 제조방법은 균일한 격자구조로 배열된 제1소스물질을 고유전율을 갖는 결정화배열로 성장시키는데 유리하게 구현될 수 있다.
상기 제1형성단계(S10)가 상기 제1증착단계(S12)와 상기 제1흡착단계(S11)를 포함하는 경우, 상기 결정화단계(S30)는 제1결정화단계(S31)를 포함할 수 있다.
상기 제1결정화단계(S31)는 상기 제1박막층(310)을 결정화시키는 것이다. 상기 제1결정화단계(S31)는 상기 제1증착단계(S12)가 이루어진 이후에 수행될 수 있다. 이 경우, 본 발명에 따른 박막 제조방법은 상기 제1흡착단계(S11)와 상기 제1증착단계(S12)를 통해 상기 기판(S) 상에 상기 제1박막층(310)을 증착한 후에, 상기 제1결정화단계(S31)를 통해 플라즈마를 이용하여 상기 제1박막층(310)의 고유전율 물질을 결정화시킬 수 있다. 상기 제1결정화단계(S31)가 수행된 이후에, 다시 상기 제1흡착단계(S11)에서부터 재수행될 수 있다. 한편, 상기 제1결정화단계(S31)가 상기 제1증착단계(S12)가 이루어진 이후에 수행되는 경우, 본 발명에 따른 박막 제조방법은 열(Thermal) 공정이 병행하여 이루어질 수 있다. 상기 열(Thermal) 공정은 상기 제1흡착단계(S11), 상기 제1증착단계(S12), 및 상기 제1결정화단계(S31)가 수행되는 동안 지속적으로 또는 간헐적으로 수행될 수 있다. 상기 제1형성단계(S10)가 상기 제1증착퍼지단계(S14)를 포함하는 경우, 상기 제1결정화단계(S31)는 상기 제1증착퍼지단계(S14)가 이루어진 이후에 수행될 수 있다.
도 1 내지 도 8을 참고하면, 본 발명에 따른 박막 제조방법에 있어서, 상기 제1증착단계(S12)와 상기 제1결정화단계(S31)는 함께 수행될 수도 있다. 이 경우, 상기 제1증착단계(S12)를 통해 상기 기판(S)으로 분사되는 제1반응가스는 상기 제1결정화단계(S31)에 의해 생성된 플라즈마를 이용하여 활성화되어 상기 기판(S)에 도달할 수 있다. 이에 따라, 본 발명에 따른 박막 제조방법은 상기 제1증착단계(S12)와 상기 결정화단계(30)가 함께 수행됨으로써, 상기 기판(S) 상에 고유전율 물질로 이루어진 상기 제1박막층(310)을 증착시킴과 아울러 플라즈마를 이용하여 상기 제1박막층(310)을 결정화시킬 수 있다. 상기 제1증착단계(S12)와 상기 제1결정화단계(S31)가 함께 수행된 이후에, 다시 상기 제1흡착단계(S11)에서부터 재수행될 수 있다. 도시되지 않았지만, 상기 제1증착단계(S12)는 상기 제1반응가스로 산소(O2) 플라즈마를 이용함으로써, 증착과 결정화를 함께 수행할 수도 있다.
도 1 내지 도 8을 참고하면, 본 발명에 따른 박막 제조방법에 있어서, 상기 제1결정화단계(S31)는 제1병행결정화단계(S311), 및 제1후속결정화단계(S312)를 포함할 수 있다.
상기 제1병행결정화단계(S311)는 플라즈마를 이용하여 고유전율 물질을 결정화시키는 것이다. 상기 제1병행결정화단계(S311)는 상기 제1증착단계(S12)와 함께 수행될 수 있다. 이 경우, 상기 제1증착단계(S12)를 통해 상기 기판(S)으로 분사되는 제1반응가스는 상기 제1병행결정화단계(S311)에 의해 생성된 플라즈마를 이용하여 활성화되어 상기 기판(S)에 도달할 수 있다. 이에 따라, 본 발명에 따른 박막 제조방법은 상기 제1증착단계(S12)와 상기 제1병행결정화단계(S311)가 함께 수행됨으로써, 상기 기판(S) 상에 상기 제1박막층(310)을 증착시킴과 아울러 플라즈마를 이용하여 상기 제1박막층(310)을 결정화시킬 수 있다.
상기 제1후속결정화단계(S312)는 플라즈마를 이용하여 상기 제1박막층(310)을 결정화시키는 것이다. 상기 제1증착단계(S12)와 상기 제1병행결정화단계(S311)가 이루어진 이후에, 상기 제1후속결정화단계(S312)가 수행될 수 있다. 이에 따라, 본 발명에 따른 박막 제조방법은 상기 제1병행결정화단계(S311)를 통해 상기 제1박막층(310)을 1차로 결정화시킨 이후에 상기 제1후속결정화단계(S312)를 통해 상기 제1박막층(130)을 2차로 결정화시키도록 구현될 수 있다. 따라서, 본 발명에 따른 박막 제조방법은 상기 제1박막층(310)의 결정화 비율을 증대시킬 수 있으므로, 더 얇은 두께로 형성되더라도 전류누설을 더 감소시킬 수 있는 박막을 제조할 수 있다. 이에 따라, 본 발명에 따른 박막 제조방법은 상기 박막 트랜지스터(200) 등을 더 미세하고 더 얇은 두께로 제조하는데 기여할 수 있다. 상기 제1후속결정화단계(S312)가 수행된 이후에, 다시 상기 제1흡착단계(S11)에서부터 재수행될 수 있다.
도 1 내지 도 9를 참고하면, 본 발명에 따른 박막 제조방법에 있어서, 상기 제2형성단계(S20)는 제2흡착단계(S21), 및 제2증착단계(S22)를 포함할 수 있다.
상기 제2흡착단계(S21)는 상기 제2소스가스를 분사하여 상기 기판(S) 상에 고유전율 물질을 흡착시키는 것이다. 상기 제2흡착단계(S21)는 상기 분사부(4)가 갖는 제1가스유로(4a)를 통해 상기 제2소스가스를 상기 기판(S) 상에 분사함으로써 이루어질 수 있다. 상기 제2흡착단계(S21)는 하프늄 또는 지르코늄이 포함된 제2소스가스를 분사할 수 있다. 상기 제2흡착단계(S21)는 하프늄과 지르코늄 모두가 포함된 제2소스가스를 분사할 수도 있다. 이 경우, 상기 제2흡착단계(S21)는 하프늄이 포함된 소스가스와 지르코늄이 포함된 소스가스가 버퍼탱크에서 혼합되어서 혼합가스로 생성된 후에, 혼합가스를 분사할 수도 있다. 상기 제2흡착단계(S21)는 하프늄과 지르코늄 중에서 어느 하나가 포함된 소스가스를 먼저 분사한 후에, 나머지 하나가 포함된 소스가스를 분사할 수도 있다. 상기 제2소스가스는 하프늄, 지르코늄, 및 알루미늄(Al) 중에서 적어도 하나가 포함된 것일 수도 있다. 예컨대, 상기 제2소스가스는 HfO2, ZrO2, AL2O3, HfZrO 중에서 어느 하나일 수 있다.
상기 제2증착단계(S22)는 상기 제2반응가스를 분사하여 상기 기판(S) 상에 고유전율 물질로 이루어진 박막을 증착시키는 것이다. 상기 제2증착단계(S22)는 상기 분사부(4)가 갖는 제2가스유로(4b)를 통해 상기 제2반응가스를 상기 기판(S) 상에 분사함으로써 이루어질 수 있다. 상기 제2흡착단계(S21)와 상기 제2증착단계(S22)를 통해, 상기 기판(S)에는 원자층 증착(ALD) 방식으로 상기 제2박막층(320)이 형성될 수 있다. 상기 제2증착단계(S22)는 제2반응가스로 오존을 상기 기판(S) 상에 분사함으로써 이루어질 수 있다.
상기 제2형성단계(S20)는 제2흡착퍼지단계(S23), 및 제2증착퍼지단계(S24)를 포함할 수 있다.
상기 제2흡착퍼지단계(S23)는 상기 제2흡착단계(S21)가 수행된 이후에 상기 기판(S) 상에 퍼지가스를 분사함으로써 이루어질 수 있다. 상기 제2흡착퍼지단계(S23)는 상기 분사부(4)의 상기 제1가스유로(4a)와 상기 제2가스유로(4b) 중에서 적어도 하나를 통해 상기 기판(S) 상에 퍼지가스를 분사함으로써 이루어질 수 있다. 상기 제2흡착퍼지단계(S23)는 상기 분사부(4)의 퍼지가스유로(미도시)를 통해 상기 기판(S) 상에 퍼지가스를 분사함으로써 이루어질 수도 있다. 상기 퍼지가스유로, 상기 제1가스유로(4a), 및 상기 제2가스유로(4b)는 서로 공간적으로 분리되도록 구현될 수 있다. 상기 제2흡착퍼지단계(S23)가 수행된 이후에, 상기 제2증착단계(S22)가 수행될 수 있다.
상기 제2증착퍼지단계(S24)는 상기 제2증착단계(S22)가 수행된 이후에 상기 기판(S) 상에 퍼지가스를 분사함으로써 이루어질 수 있다. 상기 제2증착퍼지단계(S24)는 상기 분사부(4)의 상기 제1가스유로(4a)와 상기 제2가스유로(4b) 중에서 적어도 하나를 통해 상기 기판(S) 상에 퍼지가스를 분사함으로써 이루어질 수 있다. 상기 제2증착퍼지단계(S24)는 상기 퍼지가스유로(미도시)를 통해 상기 기판(S) 상에 퍼지가스를 분사함으로써 이루어질 수도 있다. 상기 제2증착퍼지단계(S24)가 수행된 이후에, 상기 결정화단계(S30)가 수행될 수 있다.
여기서, 상기 제2형성단계(S20)와 상기 결정화단계(S30)는 초진공상태의 처리공간(100)에서 수행될 수 있다. 예컨대, 상기 제2형성단계(S20)와 상기 결정화단계(S30)는 상기 처리공간(100)이 수 mtorr 내지 수십 mtorr의 초진공인 상태에서 이루어질 수 있다. 초진공상태에서는 상기 제2소스가스 내에 불필요한 불순물이 더 원활하게 배기될 수 있으므로, 본 발명에 따른 박막 제조방법은 상기 제2소스가스에 포함된 제2소스물질이 더 균일한 격자구조로 배열될 수 있다. 이에 따라, 본 발명에 따른 박막 제조방법은 균일한 격자구조로 배열된 제2소스물질을 고유전율을 갖는 결정화배열로 성장시키는데 유리하게 구현될 수 있다.
상기 제2형성단계(S20)가 상기 제2증착단계(S22)와 상기 제2흡착단계(S21)를 포함하는 경우, 상기 결정화단계(S30)는 제2결정화단계(S32)를 포함할 수 있다.
상기 제2결정화단계(S32)는 상기 제2박막층(320)을 결정화시키는 것이다. 상기 제2결정화단계(S32)는 상기 제2증착단계(S22)가 이루어진 이후에 수행될 수 있다. 이 경우, 본 발명에 따른 박막 제조방법은 상기 제2흡착단계(S21)와 상기 제2증착단계(S22)를 통해 상기 기판(S) 상에 상기 제2박막층(320)을 증착한 후에, 상기 제2결정화단계(S32)를 통해 플라즈마를 이용하여 상기 제2박막층(320)의 고유전율 물질을 결정화시킬 수 있다. 상기 제2결정화단계(S32)가 수행된 이후에, 다시 상기 제2흡착단계(S21)에서부터 재수행될 수 있다. 한편, 상기 제2결정화단계(S32)가 상기 제2증착단계(S22)가 이루어진 이후에 수행되는 경우, 본 발명에 따른 박막 제조방법은 열(Thermal) 공정이 병행하여 이루어질 수 있다. 상기 열(Thermal) 공정은 상기 제2흡착단계(S21), 상기 제2증착단계(S22), 및 상기 제2결정화단계(S32)가 수행되는 동안 지속적으로 또는 간헐적으로 수행될 수 있다. 상기 제2형성단계(S20)가 상기 제2증착퍼지단계(S24)를 포함하는 경우, 상기 제2결정화단계(S32)는 상기 제2증착퍼지단계(S24)가 이루어진 이후에 수행될 수 있다.
도 1 내지 도 10을 참고하면, 본 발명에 따른 박막 제조방법에 있어서, 상기 제2증착단계(S22)와 상기 제2결정화단계(S32)는 함께 수행될 수도 있다. 이 경우, 상기 제2증착단계(S22)를 통해 상기 기판(S)으로 분사되는 제2반응가스는 상기 제2결정화단계(S32)에 의해 생성된 플라즈마를 이용하여 활성화되어 상기 기판(S)에 도달할 수 있다. 이에 따라, 본 발명에 따른 박막 제조방법은 상기 제2증착단계(S22)와 상기 결정화단계(30)가 함께 수행됨으로써, 상기 기판(S) 상에 고유전율 물질로 이루어진 상기 제2박막층(320)을 증착시킴과 아울러 플라즈마를 이용하여 상기 제2박막층(320)을 결정화시킬 수 있다. 상기 제2증착단계(S22)와 상기 제2결정화단계(S32)가 함께 수행된 이후에, 다시 상기 제2흡착단계(S21)에서부터 재수행될 수 있다. 도시되지 않았지만, 상기 제2증착단계(S22)는 상기 제2반응가스로 산소(O2) 플라즈마를 이용함으로써, 증착과 결정화를 함께 수행할 수도 있다.
도 1 내지 도 10을 참고하면, 본 발명에 따른 박막 제조방법에 있어서, 상기 제2결정화단계(S32)는 제2병행결정화단계(S321), 및 제2후속결정화단계(S322)를 포함할 수 있다.
상기 제2병행결정화단계(S321)는 플라즈마를 이용하여 고유전율 물질을 결정화시키는 것이다. 상기 제2병행결정화단계(S321)는 상기 제2증착단계(S22)와 함께 수행될 수 있다. 이 경우, 상기 제2증착단계(S22)를 통해 상기 기판(S)으로 분사되는 제2반응가스는 상기 제2병행결정화단계(S321)에 의해 생성된 플라즈마를 이용하여 활성화되어 상기 기판(S)에 도달할 수 있다. 이에 따라, 본 발명에 따른 박막 제조방법은 상기 제2증착단계(S22)와 상기 제2병행결정화단계(S321)가 함께 수행됨으로써, 상기 기판(S) 상에 상기 제2박막층(320)을 증착시킴과 아울러 플라즈마를 이용하여 상기 제2박막층(320)을 결정화시킬 수 있다.
상기 제2후속결정화단계(S322)는 플라즈마를 이용하여 상기 제2박막층(320)을 결정화시키는 것이다. 상기 제2증착단계(S22)와 상기 제2병행결정화단계(S321)가 이루어진 이후에, 상기 제2후속결정화단계(S322)가 수행될 수 있다. 이에 따라, 본 발명에 따른 박막 제조방법은 상기 제2병행결정화단계(S321)를 통해 상기 제2박막층(320)을 1차로 결정화시킨 이후에 상기 제2후속결정화단계(S322)를 통해 상기 제1박막층(130)을 2차로 결정화시키도록 구현될 수 있다. 따라서, 본 발명에 따른 박막 제조방법은 상기 제2박막층(320)의 결정화 비율을 증대시킬 수 있으므로, 더 얇은 두께로 형성되더라도 전류누설을 더 감소시킬 수 있는 박막을 제조할 수 있다. 이에 따라, 본 발명에 따른 박막 제조방법은 상기 박막 트랜지스터(200) 등을 더 미세하고 더 얇은 두께로 제조하는데 기여할 수 있다. 상기 제2후속결정화단계(S322)가 수행된 이후에, 다시 상기 제2흡착단계(S21)에서부터 재수행될 수 있다.
여기서, 상기 제1박막층(310)이 결정화되면, 상기 제1박막층(310)에는 제1결정입계(311, 도 5에 도시됨)가 형성될 수 있다. 상기 제1결정입계(311)는 상기 제1박막층(310)이 증착되는 방향을 따라, 상기 제1박막층(310)을 관통하여 형성될 수 있다. 상기 제1박막층(310)에는 상기 제1결정입계(311)가 복수개 형성될 수 있다. 상기 제2박막층(320)이 결정화되면, 상기 제2박막층(320)에는 제2결정입계(321, 도 5에 도시됨)가 형성될 수 있다. 상기 제2결정입계(321)는 상기 제2박막층(320)이 증착되는 방향을 따라, 상기 제2박막층(320)을 관통하여 형성될 수 있다. 상기 제2박막층(320)에는 상기 제2결정입계(321)가 복수개 형성될 수 있다.
이 경우, 상기 제1박막층(310)과 상기 제2박막층(320)을 동일한 고유전율 물질을 이용하여 증착함과 아울러 동일한 공정조건으로 결정화시키면, 상기 제1결정입계(311)와 상기 제2결정입계(321)가 서로 연결될 수 있다. 이에 따라, 상기 제1결정입계(311)와 상기 제2결정입계(321)를 통해 전류누설이 발생될 수 있다.
이를 방지하기 위해, 상기 제1소스가스와 상기 제2소스가스는 서로 상이한 고유전율 물질로 이루어질 수 있다. 이에 따라, 본 발명에 따른 박막 제조방법은 상기 제1박막층(310)과 상기 제2박막층(320)을 동일한 공정조건으로 결정화시키더라도, 상기 제1결정입계(311)와 상기 제2결정입계(321)가 서로 연결되지 않을 수 있다. 즉, 도 5에 도시된 바와 같이 상기 제1결정입계(311)와 상기 제2결정입계(321)가 서로 어긋난 위치에 형성될 수 있다. 따라서, 본 발명에 따른 박막 제조방법은 상기 제1결정입계(311)와 상기 제2결정입계(321)를 통한 전류누설을 감소시킬 수 있다. 이 경우, 상기 제1형성단계(S10)와 상기 제2형성단계(S20)는 서로 상이한 상기 제1소스가스와 상기 제2소스가스를 이용하여 상기 제1박막층(310)과 상기 제2박막층(320)을 증착할 수 있다. 그 후, 상기 결정화단계(S30)가 상기 제1박막층(310)과 상기 제2박막층(320)을 동일한 공정조건으로 결정화시키더라도, 상기 제1결정입계(311)와 상기 제2결정입계(321)는 서로 어긋난 위치에 형성될 수 있다.
한편, 상기 결정화단계(S30)는 상기 제1박막층(310)과 상기 제2박막층(320)을 서로 상이한 공정조건으로 결정화시킬 수도 있다. 이 경우, 상기 제1소스가스와 상기 제2소스가스가 서로 동일한 고유전율 물질로 이루어지더라도, 본 발명에 따른 박막 제조방법은 결정화를 위한 공정조건의 차이를 통해 상기 제1결정입계(311)와 상기 제2결정입계(321)가 서로 어긋난 위치에 형성되도록 할 수 있다. 따라서, 본 발명에 따른 박막 제조방법은 상기 제1결정입계(311)와 상기 제2결정입계(321)를 통한 전류누설을 감소시킬 수 있다. 상기 결정화단계(S30)는 상기 제1박막층(310)과 상기 제2박막층(320)을 서로 상이한 결정화비율로 결정화시킴으로써, 상기 제1결정입계(311)와 상기 제2결정입계(321)가 서로 어긋난 위치에 형성되도록 할 수 있다.
한편, 본 발명에 따른 박막 제조방법은 상기 제1소스가스와 상기 제2소스가스가 서로 상이한 고유전율 물질로 이루어짐과 아울러 상기 제1박막층(310)과 상기 제2박막층(320)을 서로 상이한 공정조건으로 결정화시키도록 구현될 수도 있다. 이에 따라, 상기 제1결정입계(311)와 상기 제2결정입계(321)가 서로 어긋난 거리가 증대될 수 있으므로, 본 발명에 따른 박막 제조방법은 상기 제1결정입계(311)와 상기 제2결정입계(321)를 통한 전류누설을 더 감소시킬 수 있다. 예컨대, 상기 제1결정화단계(S31)와 상기 제2결정화단계(S32)는 서로 상이한 플라즈마가스를 이용하여 플라즈마를 생성함으로써, 서로 상이한 공정조건으로 결정화를 수행할 수 있다.
도 1 내지 도 12를 참고하면, 본 발명에 따른 박막 제조방법은 상기 제1박막층(310)과 상기 제2박막층(320) 중에서 어느 하나만을 결정화시키도록 구현될 수도 있다. 예컨대, 상기 결정화단계(S30)는 상기 제1박막층(310)만을 결정화시키고, 상기 제2박막층(320)을 결정화시키지 않도록 구현될 수 있다. 이 경우, 도 11에 도시된 바와 같이, 상기 제1박막층(310)에만 상기 제1결정입계(311)가 형성되고, 상기 제2박막층(320)에는 상기 제2결정입계(321)가 형성되지 않는다. 예컨대, 상기 결정화단계(S30)는 상기 제2박막층(320)만을 결정화시키고, 상기 제1박막층(310)을 결정화시키지 않도록 구현될 수 있다. 이 경우, 도 12에 도시된 바와 같이, 상기 제2박막층(320)에만 상기 제2결정입계(321)가 형성되고, 상기 제1박막층(310)에는 상기 제1결정입계(311)가 형성되지 않는다. 이와 같이, 본 발명에 따른 박막 제조방법은 상기 제1박막층(310)과 상기 제2박막층(320) 중에서 어느 하나만을 결정화시키도록 구현됨으로써, 결정입계를 통해 전류누설이 발생되는 것을 방지할 수 있다.
도 1 내지 도 14를 참고하면, 본 발명에 따른 박막 제조방법은 제3형성단계(S50)를 포함할 수 있다.
상기 제3형성단계(S50)는 상기 기판(S) 상에 제3박막층(340)을 형성하는 것이다. 상기 제3형성단계(S50)는 비정질의 제3박막층(340)을 형성할 수 있다. 이에 따라, 상기 제3박막층(340)에는 결정입계가 형성되지 않는다. 따라서, 상기 제1소스가스와 상기 제2소스가스가 동일함과 아울러 동일한 공정조건으로 결정화된 제1박막층(310)과 제2박막층(320)을 형성하더라도, 상기 제3박막층(340)은 상기 제1결정입계(311)와 상기 제2결정입계(321)를 통해 전류누설이 발생되는 것을 차단할 수 있다. 상기 제3형성단계(S50)는 상기 제1박막층(310)과 상기 제2박막층(320) 각각에 비해 결정화비율이 더 낮은 제3박막층(340)을 형성할 수도 있다. 이에 따라, 상기 제3박막층(340)에는 결정입계가 형성되지 않거나, 상기 제1박막층(310)과 상기 제2박막층(320) 각각에 비해 적은 개수의 결정입계가 형성될 수 있다. 따라서, 상기 제1소스가스와 상기 제2소스가스가 동일함과 아울러 동일한 공정조건으로 결정화된 제1박막층(310)과 제2박막층(320)을 형성하더라도, 상기 제3박막층(340)은 상기 제1결정입계(311)와 상기 제2결정입계(321)를 통해 전류누설이 발생되는 것을 차단할 수 있다.
도 14에 도시된 바와 같이, 상기 제3박막층(340)은 상기 제1박막층(310)과 상기 제2박막층(320)의 사이에 배치될 수 있다. 이 경우, 상기 제3형성단계(S50)는 상기 제1형성단계(S10)가 이루어진 이후에 수행될 수 있다. 상기 제2형성단계(S20)는 상기 제3형성단계(S50)가 이루어진 이후에 수행될 수 있다. 도시되지 않았지만, 상기 제3박막층(340)은 상기 제1박막층(310)과 상기 하부막(330) 사이에 배치될 수도 있다. 이 경우, 상기 제1형성단계(S10)는 상기 제3형성단계(S50)가 형성된 이후에 수행될 수 있다. 상기 제3박막층(340)은 상기 제2박막층(320) 상에 배치될 수도 있다. 이 경우, 상기 제3형성단계(S50)는 상기 제2형성단계(S20)가 이루어진 이후에 수행될 수 있다. 도시되지 않았지만, 본 발명에 따른 박막 제조방법은 상기 제3형성단계(S50)를 복수회 수행함으로써, 복수개의 제3박막층(340)을 형성할 수도 있다. 이 경우, 상기 제3박막층(340)들은 서로 이격되게 배치될 수 있다. 이에 따라, 상기 제3박막층(340)들은 서로 다른 위치에서 결정입계를 통해 전류누설이 발생되는 것을 차단할 수 있다.
상기 제3형성단계(S50)는 제3소스가스를 분사하여 상기 제3소스가스가 갖는 제3소스물질을 상기 기판(S) 상에 흡착시킨 후에 제3반응가스를 분사하여 상기 기판(S) 상에 상기 제3박막층(340)을 형성할 수 있다. 이 경우, 상기 제3형성단계(S50)는 원자층 증착(ALD) 방식으로 상기 기판(S) 상에 상기 제3박막층(340)을 형성할 수 있다. 상기 제3소스가스는 고유전률 물질로 이루어질 수 있으나, 이에 한정되지 않으며 결정입계를 통한 전류누설을 차단할 수 있는 것이면 고유전률 물질이 아닌 다른 물질로 이루어질 수도 있다. 상기 제3소스가는 상기 분사부(4)가 갖는 제1가스유로(4a)를 통해 분사될 수 있다. 상기 제3소스가스는 상기 제3반응가스는 상기 제3소스가스와 반응하는 것으로, 상기 분사부(4)가 갖는 제2가스유로(4b)를 통해 분사될 수 있다. 상기 제3형성단계(S50)는 상기 제3소스가스와 상기 제3반응가스를 함께 분사함으로써 이루어질 수도 있다. 이 경우, 상기 제3형성단계(S50)는 화학기상증착(CVD, Chemical Vapor Deposition) 방식으로 상기 기판(S) 상에 상기 제3박막층(340)을 형성할 수 있다.
이하에서는 본 발명에 따른 박막의 실시예를 상세히 설명한다.
도 1 내지 도 14를 참고하면, 본 발명에 따른 박막은 상술한 본 발명에 따른 박막 제조방법을 통해 제조될 수 있다. 본 발명에 따른 박막은 상기 박막 트랜지스터(200)에 있어서 상기 게이트전극(220)과 상기 반도체층(230) 사이에 배치된 절연층(210)으로 구현될 수 있다.
본 발명에 따른 박막은 상기 제1박막층(310), 및 상기 제2박막층(320)을 포함할 수 있다.
상기 제1박막층(310)은 고유전율 물질이 포함된 혼합물을 이용하여 상기 기판(S) 상에 형성될 수 있다. 상기 제1박막층(310)은 플라즈마에 의해 결정화될 수 있다. 이에 따라, 본 발명에 따른 박막은 상기 제1박막층(310)이 얇은 두께로 형성되면서도 전류누설을 감소시킬 수 있는 유전상수를 갖도록 구현되므로, 상기 박막 트랜지스터(200) 등을 더 미세하고 더 얇은 두께로 제조하는데 기여할 수 있다. 상기 제1박막층(310)은 상기 하부막(330) 상에 형성될 수도 있다. 도시되지 않았지만, 본 발명에 따른 박막은 상기 제1박막층(310)을 복수개 포함할 수도 있다. 상기 제1박막층(310)들은 서로 이격되게 배치될 수 있다.
상기 제1박막층(310)은 하프늄과 지르코늄 중에서 적어도 하나가 포함된 혼합물로 형성될 수 있다. 상기 제1박막층(310)은 하프늄, 지르코늄, 및 알루미늄 중에서 적어도 하나가 포함된 혼합물로 형성될 수도 있다. 상기 제1박막층(310)은 상기 제1형성단계(S10)를 통해 상기 기판(S) 상에 증착되고, 상기 결정화단계(S30)를 통해 결정화될 수 있다.
상기 제1박막층(310)은 30Å 이하의 두께로 형성되고, 30K 이상의 유전상수를 갖도록 결정화될 수 있다. 상기 제1박막층(310)은 증착면 전면(全面)으로 결정화되어 30Å 이하의 두께와 30K 이상의 유전상수를 갖도록 형성될 수 있다. 이에 따라, 상기 제1박막층(310)은 얇은 두께로 형성되면서도 전류누설을 감소시킬 수 있도록 구현될 수 있다
한편, 상기 제1박막층(310)의 유전상수는 아래 수학식 1에 의해 결정될 수 있다.
상기 수학식 1에서 COX는 상기 박막층의 산화물 커패시턴스(Oxide Capacitance), D는 상기 박막층의 두께, A는 상기 박막층의 면적일 수 있다. 상기 수학식 1을 통해 산출된 상기 제1박막층(310)의 유전상수가 30K 이상으로 구현될 수 있다.
상기 제1박막층(310)은 6.5Å 이하의 EOT(Equivalent Oxide Thickness)를 갖도록 형성될 수 있다. EOT는 고유전율 물질이 이산화규소(SiO2)와 비교했을 때 어느 정도의 두께 효과를 나타냈는지를 나타내는 것이다. 즉, 이산화규소(SiO2)와 동일한 정전용량을 가질 때의 고유전율 물질의 두께를 의미하는 것이다. 상기 제1박막층(310)은 6.5Å 이하의 EOT를 갖도록 형성됨으로써, 얇은 두께로 형성되면서도 전류누설을 감소시킬 수 있도록 구현될 수 있다.
도 1 내지 도 14를 참고하면, 상기 제2박막층(320)은 고유전율 물질이 포함된 혼합물을 이용하여 상기 기판(S) 상에 형성될 수 있다. 상기 제2박막층(320)은 상기 제1박막층(310) 상에 형성될 수도 있다. 도시되지 않았지만, 상기 제1박막층(310)이 상기 제2박막층(320) 상에 형성될 수도 있다. 상기 제2박막층(320)은 하프늄과 지르코늄 중에서 적어도 하나가 포함된 혼합물로 형성될 수 있다. 상기 제2박막층(320)은 하프늄, 지르코늄, 및 알루미늄 중에서 적어도 하나가 포함된 혼합물로 형성될 수도 있다. 상기 제2박막층(320)은 상기 제2형성단계(S20)를 통해 상기 기판(S) 상에 증착될 수 있다. 도시되지 않았지만, 본 발명에 따른 박막은 상기 제2박막층(320)을 복수개 포함할 수도 있다. 상기 제2박막층(320)들은 서로 이격되게 배치될 수 있다.
상기 제2박막층(320)은 비정질로 형성될 수 있다. 이 경우, 도 11에 도시된 바와 같이, 상기 제1박막층(310)에만 상기 제1결정입계(311)가 형성되고, 상기 제2박막층(320)에는 상기 제2결정입계(321)가 형성되지 않는다. 이에 따라, 본 발명에 따른 박막 제조방법은 상기 제1박막층(310)만을 결정화시키도록 구현됨으로써, 결정입계를 통해 전류누설이 발생되는 것을 방지할 수 있다.
상기 제2박막층(320)은 플라즈마에 의해 결정화될 수 있다. 이에 따라, 본 발명에 따른 박막은 상기 제2박막층(320)이 얇은 두께로 형성되면서도 전류누설을 감소시킬 수 있는 유전상수를 갖도록 구현되므로, 상기 박막 트랜지스터(200) 등을 더 미세하고 더 얇은 두께로 제조하는데 기여할 수 있다. 상기 제2박막층(320)은 상기 결정화단계(S30)를 통해 결정화될 수 있다.
상기 제2박막층(320)은 상기 제1박막층(310)과 상이한 결정화비율로 결정화될 수 있다. 이에 따라, 상기 제2박막층(320)에 형성된 제2결정입계(321) 및 상기 제1박막층(310)에 형성된 제1결정입계(311)가 서로 어긋난 위치에 형성됨으로써, 서로 연결되지 않을 수 있다. 따라서, 본 발명에 따른 박막은 상기 제1결정입계(311)와 상기 제2결정입계(321)를 통한 전류누설을 감소시킬 수 있다. 이 경우, 상기 제2박막층(320)과 상기 제1박막층(310)은 서로 상이한 고유전율 물질을 이용하여 형성될 수 있다. 이에 따라, 상기 제2박막층(320)과 상기 제1박막층(310)은 서로 동일한 공정조건으로 결정화되더라도, 상기 제2결정입계(321)와 상기 제1결정입계(311)가 서로 어긋난 위치에 형성될 수 있다. 상기 제2박막층(320)과 상기 제1박막층(310)은 서로 상이한 공정조건으로 결정화될 수도 있다. 이에 따라, 상기 제2박막층(320)과 상기 제1박막층(310)은 서로 동일한 고유전율 물질로 형성되더라도, 상기 제2결정입계(321)와 상기 제1결정입계(311)가 서로 어긋난 위치에 형성될 수 있다. 상기 제2박막층(320)과 상기 제1박막층(310)은 서로 상이한 고유전율 물질을 이용하여 형성되고, 서로 상이한 공정조건으로 결정화될 수도 있다.
상기 제2박막층(320)은 40Å 이상 70Å 이하의 두께로 형성되고, 20K 이상 30K 이하의 유전상수를 갖도록 결정화될 수 있다. 여기서, 상기 제2박막층(320)이 40Å 미만의 두께로 형성되면 전류누설이 증가하게 되고, 상기 제2박막층(320)이 70Å 초과의 두께로 형성되면 박형화가 어렵다. 상기 제2박막층(320)이 20K 미만의 유전상수를 갖도록 결정화되면 전류누설을 감소시키기 어렵고, 상기 제2박막층(320)이 30K 초과의 유전상수를 갖도록 결정화되면 도체화되어 절연층으로 기능하기 어렵다. 이를 고려하여, 본 발명에 따른 박막은 상기 제2박막층(320)이 40Å 이상 70Å 이하의 두께로 형성되고, 20K 이상 30K 이하의 유전상수를 갖도록 결정화되도록 구현될 수 있다. 한편, 상기 제2박막층(320)의 유전상수는 상기 수학식 1에 의해 결정될 수 있다.
상기 제2박막층(320)은 부분적으로 결정화되어 40Å 이상 70Å 이하의 두께로 형성되고, 20K 이상 30K 이하의 유전상수를 갖도록 형성될 수 있다. 이 경우, 본 발명에 따른 박막은 상기 제2박막층(320) 전부가 결정화된 것과 대비할 때 공정시간을 줄일 수 있으면서도 상기 절연층(210)으로 사용되기에 충분한 두께와 유전상수를 갖도록 구현될 수 있으므로, 생산성이 증대될 수 있다.
상기 제2박막층(320)은 6.5Å 이상 9.7Å 이하의 EOT를 갖도록 형성될 수 있다. 상기 제2박막층(320)의 EOT가 6.5Å 미만이면 전류누설이 증가하게 되고, 상기 제2박막층(320)의 EOT가 9.7Å 초과이면 박형화가 어렵다. 이를 고려하여, 상기 제2박막층(320)은 6.5Å 이상 9.7Å 이하의 EOT를 갖도록 형성됨으로써, 얇은 두께로 형성되면서도 전류누설을 감소시킬 수 있도록 구현될 수 있다.
도 1 내지 도 14를 참고하면, 본 발명에 따른 박막은 제3박막층(340)을 포함할 수 있다.
상기 제3박막층(340)은 고유전율 물질이 포함된 혼합물을 이용하여 상기 기판(S) 상에 형성될 수 있다. 상기 제3박막층(340)은 상기 제3형성단계(S50)를 통해 상기 기판(S) 상에 형성될 수 있다. 상기 제3박막층(340)은 하프늄과 지르코늄 중에서 적어도 하나가 포함된 혼합물로 형성될 수 있다. 상기 제3박막층(340)은 하프늄, 지르코늄, 및 알루미늄 중에서 적어도 하나가 포함된 혼합물로 형성될 수도 있다. 도 14에 도시된 바와 같이, 상기 제3박막층(340)은 상기 제1박막층(310)과 상기 제2박막층(320)의 사이에 배치될 수 있다. 도시되지 않았지만, 상기 제3박막층(340)은 상기 제1박막층(310)과 상기 하부막(330) 사이에 배치될 수도 있다. 상기 제3박막층(340)은 상기 제2박막층(320) 상에 배치될 수도 있다. 도시되지 않았지만, 본 발명에 따른 박막은 상기 제3박막층(340)을 복수개 포함할 수도 있다. 상기 제3박막층(340)들은 서로 이격되게 배치될 수 있다.
상기 제3박막층(340)은 비정질로 형성될 수 있다. 이에 따라, 상기 제3박막층(340)에는 결정입계가 형성되지 않는다. 따라서, 상기 제1박막층(310)과 상기 제2박막층(320)이 서로 동일한 소스가스를 이용하여 형성됨과 아울러 서로 동일한 공정조건으로 결정화되러라도, 상기 제3박막층(340)은 상기 제1결정입계(311)와 상기 제2결정입계(321)를 통해 전류누설이 발생되는 것을 차단할 수 있다.
상기 제3박막층(340)은 상기 제1박막층(310)과 상기 제2박막층(320) 각각에 비해 결정화비율이 더 낮게 결정화될 수 있다. 이에 따라, 상기 제3박막층(340)에는 결정입계가 형성되지 않거나, 상기 제1박막층(310)과 상기 제2박막층(320) 각각에 비해 적은 개수의 결정입계가 형성될 수 있다. 따라서, 상기 제1박막층(310)과 상기 제2박막층(320)이 서로 동일한 소스가스를 이용하여 형성됨과 아울러 서로 동일한 공정조건으로 결정화되러라도, 상기 제3박막층(340)은 상기 제1결정입계(311)와 상기 제2결정입계(321)를 통해 전류누설이 발생되는 것을 차단할 수 있다.
이하에서는 본 발명에 따른 기판처리장치의 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1 내지 도 15를 참고하면, 본 발명에 따른 기판처리장치(1)는 플라즈마 화학기상증착(PCVD, Plasma Chemical Vapor Deposition) 방식으로 박막을 증착하고, 박막을 결정화하도록 구현될 수 있다. 상술한 본 발명에 따른 박막 제조방법은 본 발명에 따른 기판처리장치(1)를 통해 수행될 수 있다. 상술한 본 발명에 따른 박막은 본 발명에 따른 기판처리장치(1)를 이용하여 제조될 수 있다.
본 발명에 따른 기판처리장치(1)는 챔버(2), 서셉터(3), 상부돔(5), 및 안테나(6)를 포함할 수 있다.
상기 챔버(2)는 측벽을 구비할 수 있다. 상기 챔버(2)는 도전체로 형성될 수 있다. 상기 챔버(2)의 내부 공간은 원통 형태일 수 있다. 상기 챔버(2)의 외부 형태은 직육면체 형태일 수 있다. 상기 챔버(2)는 냉각수에 의하여 냉각될 수 있다. 상기 챔버(2), 상기 상부돔(5), 및 하부돔(7)은 결합하여 밀폐된 공간을 제공한다. 상기 챔버(2)의 측면에는 기판출입구(미도시)가 마련될 수 있다. 상기 챔버(2)는 상기 기판출입구를 마주보는 측면에 형성된 배기구(미도시)를 포함할 수 있다. 상기 배기구는 고진공 펌프(미도시)에 연결될 수 있다. 상기 고진공 펌프는 터보분자 펌프일 수 있다. 상기 고진공 펌프는 낮은 기저 압력(base pressure)을 유지하며, 공정 진행시에도 수 토르 이하의 압력을 유지할 수 있다. 상기 배기구의 상부면은 상기 기판출입구의 상부면보다 같거나 낮을 수 있다.
상기 서셉터(3)는 상기 기판(S)을 지지하는 것이다. 상기 서셉터(3)는 하나의 기판(S)을 지지할 수도 있고, 복수개의 기판(S)을 지지할 수도 있다. 상기 서셉터(3)에 복수개의 기판(S)이 지지된 경우, 한번에 복수개의 기판(S)에 대한 처리공정이 수행되어서 상기 기판(S)들 각각에 박막을 제조하는 공정이 이루어질 수 있다. 상기 서셉터(3)는 상기 챔버(2)의 내부에 배치될 수 있다.
상기 상부돔(5)은 상기 챔버(2)의 상부면을 덮는 것이다. 상기 상부돔(5)은 투명한 유전체 재질로 형성될 수 있다. 예컨대, 상기 상부돔(5)은 석영 또는 사파이어로 형성될 수 있다. 상기 상부돔(5)은 상기 챔버(2)의 상부 면에 형성된 턱에 삽입되어 결합할 수 있다. 상기 상부돔(5)은 진공 밀폐를 위하여 상기 챔버(2)와 결합하는 결합 부위가 와셔 형태로 형성될 수 있다. 상기 상부돔(5)은 원호형, 타원형으로 형성될 수도 있다. 상기 상부돔(5)은 하부에서 입사한 적외선을 투과시킬 수 있다. 상기 상부돔(5)은 석영보다 내식성과 부식성이 더 좋은 세라믹으로 형성될 수도 있다.
상기 안테나(6)는 상기 상부돔(5)의 상부에 배치되는 것이다. 상기 안테나(6)는 유도 결합 플라즈마를 형성할 수 있다. 상기 안테나(6)는 두 개의 원턴(one-turn) 단위 안테나를 포함할 수 있다. 이 경우, 두 개의 원턴 단위 안테나는 상부면 및 하부면에서 서로 중첩되어 배치될 수 있다. 두 개의 원턴 단위 안테나는 RF 전원(140)에 대하여 병렬 연결될 수 있다. 두 개의 원턴 단위 안테나의 폭 방향은 수직으로 세워져서 배치될 수 있다. 상술한 본 발명에 따른 박막 제조방법에 있어서, 플라즈마는 상기 안테나(6)에 의해 형성될 수 있다. 한편, 상술한 본 발명에 따른 박막 제조방법에 있어서 소스가스와 반응가스는 상기 상부돔(5)과 상기 하부돔(7) 내의 처리공간(100) 쪽으로 길게 연장되어 형성된 인젝터(미도시)를 통해 분사될 수 있다. 상기 인젝터가 상술한 상기 분사부로 기능할 수 있다. 본 발명에 따른 기판처리장치(1)는 상기 인젝터를 복수개 포함할 수도 있다.
상기 하부돔(7)은 상기 챔버(2)의 하부면을 덮도록 상기 챔버(2)에 결합될 수 있다. 상기 하부돔(7)은 투명한 유전체로 형성될 수 있다. 예컨대, 상기 하부돔(7)은 석영 또는 사파이어로 형성될 수 있다. 상기 하부돔(7)은 깔대기 형태의 하부돔본체, 상기 챔버(2)의 하부면에 형성된 턱에 결합하는 와셔 형태의 결합부위, 및 상기 하부돔본체의 중심에 연결된 원통 형태의 원통파이프를 포함할 수 있다. 상기 하부돔(7)은 상기 챔버(2)의 하부면에 형성된 턱에 삽입되어 결합할 수 있다. 상기 하부돔(7)은 진공 밀폐를 위하여 상기 챔버(2)와 결합하는 결합부위(158a)가 와셔 형태로 형성될 수 있다. 상기 서셉터(3)를 이동시키기 위한 구동축은 상기 원통파이프의 내부에 삽입되어 배치될 수 있다. 상기 하부돔(7)을 통하여 퍼지가스가 공급될 수도 있다. 이 경우, 퍼지가스는 상기 원통파이프를 통해 공급될 수 있다.
본 발명에 따른 기판처리장치(1)는 전자파 차폐 하우징(8)을 포함할 수 있다. 상기 전자파 차폐 하우징(8)은 상기 안테나(6)를 감싸도록 배치될 수 있다. 상기 전자파 차폐 하우징(8)은 히터에 의해 가열될 수 있다. 상기 전자파 차폐 하우징(8)에서 반사된 적외선은 상기 상부돔(5)을 투과하여 상기 기판(S)에 입사할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
1 : 기판처리장치 2 : 챔버
3 : 서셉터 4 : 분사부
5 : 상부돔 6 : 안테나
7 : 하부돔 S : 기판
100 : 처리공간 210 : 절연층
220 : 게이트전극 230 : 소스전극
240 : 소스전극 250 : 드레인전극
310 : 제1박막층 311 : 제1결정입계
320 : 제2박막층 321 : 제2결정입계
330 : 하부막 340 : 제3박막층
S10 : 제1형성단계 S20 : 제2형성단계
S30 : 결정화단계 S40 : 제거단계
S50 : 제3형성단계

Claims (19)

  1. 고유전율(High-K) 물질로 이루어진 제1소스가스를 분사하여 기판 상에 제1박막층을 형성하는 제1형성단계;
    고유전율 물질로 이루어진 제2소스가스를 분사하여 기판 상에 제2박막층을 형성하는 제2형성단계; 및
    플라즈마를 이용하여 상기 제1박막층과 상기 제2박막층 중에서 적어도 하나를 결정화시키는 결정화단계를 포함하는 박막 제조방법.
  2. 제1항에 있어서,
    상기 제1형성단계가 수행되기 이전에 상기 기판 상에 형성된 하부막으로부터 산화막을 제거하는 제거단계를 포함하고,
    상기 제1형성단계는 상기 산화막이 제거된 하부막 상에 상기 제1박막층을 형성하는 것을 특징으로 하는 박막 제조방법.
  3. 제1항에 있어서,
    상기 제1소스가스와 상기 제2소스가스는 서로 상이한 고유전율 물질로 이루어지는 것을 특징으로 하는 박막 제조방법.
  4. 제1항에 있어서,
    상기 제1형성단계는 하프늄(Hf)과 지르코늄(Zr) 중에서 적어도 하나의 고유전율 물질이 포함된 제1소스가스를 이용하여 상기 제1박막층을 형성하고,
    상기 제2형성단계는 하프늄(Hf)과 지르코늄(Zr) 중에서 적어도 하나의 고유전율 물질이 포함된 제2소스가스를 이용하여 상기 제2박막층을 형성하는 것을 특징으로 하는 박막 제조방법.
  5. 제1항에 있어서, 상기 제1형성단계는
    상기 제1소스가스를 분사하여 상기 기판 상에 고유전율 물질을 흡착시키는 제1흡착단계; 및
    상기 제1소스가스와 반응하는 제1반응가스를 분사하여 상기 기판 상에 고유전율 물질로 이루어진 상기 제1박막층을 증착시키는 제1증착단계를 포함하는 것을 특징으로 하는 박막 제조방법.
  6. 제5항에 있어서,
    상기 결정화단계는 상기 제1박막층을 결정화시키는 제1결정화단계를 포함하고,
    상기 제1결정화단계는 상기 제1증착단계가 이루어진 이후에 수행되거나 상기 제1증착단계와 함께 수행되는 것을 특징으로 하는 박막 제조방법.
  7. 제5항에 있어서,
    상기 제1증착단계는 상기 제1반응가스로 산소(O2) 플라즈마를 이용하여 증착과 결정화를 함께 수행하는 것을 특징으로 하는 박막 제조방법.
  8. 제5항에 있어서,
    상기 제1증착단계는 상기 제1반응가스로 오존(O3)을 분사하는 것을 특징으로 하는 박막 제조방법.
  9. 제5항에 있어서,
    상기 결정화단계는 상기 제1박막층을 결정화시키는 제1결정화단계를 포함하고,
    상기 제1결정화단계는,
    상기 제1증착단계와 함께 수행되는 제1병행결정화단계; 및
    상기 제1증착단계와 상기 제1병행결정화단계가 이루어진 이후에 수행되는 제1후속결정화단계를 포함하는 것을 특징으로 하는 박막 제조방법.
  10. 제1항에 있어서,
    상기 결정화단계는 헬륨(He), 아르곤(Ar), 암모니아(NH3), 산소(O2), 수소(H2) 중에서 적어도 하나가 포함된 플라즈마가스를 이용하여 플라즈마를 생성하는 것을 특징으로 하는 박막 제조방법.
  11. 제1항에 있어서,
    상기 결정화단계는 상기 제1박막층과 상기 제2박막층을 서로 상이한 결정화비율로 결정화시키는 것을 특징으로 하는 박막 제조방법.
  12. 제1항에 있어서,
    상기 결정화단계는 상기 제1박막층만을 결정화시키는 것을 특징으로 하는 박막 제조방법.
  13. 제1항에 있어서,
    상기 기판 상에 제3박막층을 형성하는 제3형성단계를 포함하고,
    상기 제3형성단계는 비정질의 제3박막층을 형성하거나 상기 제1박막층과 상기 제2박막층 각각에 비해 결정화비율이 더 낮은 제3박막층을 형성하는 것을 특징으로 하는 박막 제조방법.
  14. 고유전율(High-K) 물질을 이용하여 기판 상에 형성되고, 플라즈마에 의해 결정화된 제1박막층; 및
    고유전율 물질을 이용하여 상기 기판 상에 형성된 제2박막층을 포함하는 박막.
  15. 제14항에 있어서,
    상기 제2박막층은 상기 제1박막층과 상이한 결정화비율로 결정화되거나, 비정질로 형성된 것을 특징으로 하는 박막.
  16. 제14항에 있어서,
    상기 제1박막층과 상기 제2박막층은 서로 상이한 고율전율 물질을 이용하여 형성된 것을 특징으로 하는 박막.
  17. 제14항에 있어서,
    상기 제1박막층은 하프늄(Hf)과 지르코늄(Zr) 중에서 적어도 하나의 고유전율 물질을 이용하여 형성되고,
    상기 제2박막층은 하프늄(Hf)과 지르코늄(Zr) 중에서 적어도 하나의 고유전율 물질을 이용하여 형성된 것을 특징으로 하는 박막.
  18. 제14항에 있어서,
    상기 기판 상에 형성된 제3박막층을 포함하고,
    상기 제3박막층은 비정질로 형성되거나, 상기 제1박막층과 상기 제2박막층 각각에 비해 결정화비율이 더 낮게 결정화된 것을 특징으로 하는 박막.
  19. 챔버;
    상기 챔버의 내부에서 기판을 지지하는 기판지지부;
    상기 챔버의 상부면에 형성된 상부돔;
    상기 상부돔의 상부에 배치되어 유도 결합 플라즈마를 형성하는 안테나; 및
    상기 상부돔은 세라믹으로 형성된 것을 특징으로 하는 기판처리장치.
KR1020220090933A 2022-07-22 2022-07-22 박막 제조방법, 박막, 및 기판처리장치 KR20240013974A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220090933A KR20240013974A (ko) 2022-07-22 2022-07-22 박막 제조방법, 박막, 및 기판처리장치
PCT/KR2023/009808 WO2024019392A1 (ko) 2022-07-22 2023-07-11 박막 제조방법, 박막, 및 기판처리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220090933A KR20240013974A (ko) 2022-07-22 2022-07-22 박막 제조방법, 박막, 및 기판처리장치

Publications (1)

Publication Number Publication Date
KR20240013974A true KR20240013974A (ko) 2024-01-31

Family

ID=89618235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220090933A KR20240013974A (ko) 2022-07-22 2022-07-22 박막 제조방법, 박막, 및 기판처리장치

Country Status (2)

Country Link
KR (1) KR20240013974A (ko)
WO (1) WO2024019392A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100621542B1 (ko) * 2004-09-13 2006-09-19 삼성전자주식회사 미세 전자 소자의 다층 유전체막 및 그 제조 방법
KR100718839B1 (ko) * 2005-08-31 2007-05-16 삼성전자주식회사 박막 제조 방법 및 이를 이용한 커패시터의 제조 방법
KR101008680B1 (ko) * 2008-11-27 2011-01-17 세메스 주식회사 세라믹 돔 구조체 및 이를 이용하는 플라즈마 처리 장치
KR102193623B1 (ko) * 2014-06-05 2020-12-21 삼성전자주식회사 커패시터 및 그 제조 방법
US10529563B2 (en) * 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures

Also Published As

Publication number Publication date
WO2024019392A1 (ko) 2024-01-25

Similar Documents

Publication Publication Date Title
JP4324753B2 (ja) 半導体素子で用いるアルミニウム酸化膜の製造方法
TWI518780B (zh) 半導體製程用薄膜形成方法與裝置
KR100547248B1 (ko) 알루미나를 사용한 반도체 소자의 게이트 절연막 형성방법
KR100363081B1 (ko) 박막 형성장치
JP4540742B2 (ja) 原子層成長装置および薄膜形成方法
TWI641150B (zh) 多層的鈍化層或蝕刻停止層薄膜電晶體
TWI693715B (zh) 半導體裝置及其製造方法
JP4426642B2 (ja) 原子層成長装置および原子層成長方法
KR20010063478A (ko) 반도체 소자의 알루미늄 산화막 형성 방법
KR20050008320A (ko) 코발트 막 증착 방법
TW201442238A (zh) 金屬氧化物薄膜電晶體及其製作方法
KR100328454B1 (ko) 반도체 소자의 캐패시터 제조 방법
CN115152006A (zh) 金属氧化物、金属氧化物的沉积方法及金属氧化物的沉积装置
KR20240013974A (ko) 박막 제조방법, 박막, 및 기판처리장치
JP3593363B2 (ja) 半導体薄膜を具備するアクティブマトリックス型液晶表示装置の製造方法
KR100575092B1 (ko) 게이트 절연막의 형성 방법
TW202419658A (zh) 製造薄膜的方法、薄膜及基板處理設備
KR20230115908A (ko) 박막 제조방법 및 박막
TW202330992A (zh) 薄膜的製造方法及薄膜
KR20230126792A (ko) 기판처리방법
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
US20070054503A1 (en) Film forming method and fabrication process of semiconductor device
KR100635567B1 (ko) 박막트랜지스터 및 그 제조 방법
KR20240082156A (ko) 반도체 소자 및 이의 제조 방법
KR20020034710A (ko) 하프늄 산화막과 전도층의 반응을 억제할 수 있는 반도체장치 제조 방법