KR20230115908A - 박막 제조방법 및 박막 - Google Patents

박막 제조방법 및 박막 Download PDF

Info

Publication number
KR20230115908A
KR20230115908A KR1020230008137A KR20230008137A KR20230115908A KR 20230115908 A KR20230115908 A KR 20230115908A KR 1020230008137 A KR1020230008137 A KR 1020230008137A KR 20230008137 A KR20230008137 A KR 20230008137A KR 20230115908 A KR20230115908 A KR 20230115908A
Authority
KR
South Korea
Prior art keywords
thin film
substrate
gas
dielectric constant
film layer
Prior art date
Application number
KR1020230008137A
Other languages
English (en)
Inventor
김덕호
민경인
한준희
박창균
김민혁
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to CN202380015317.XA priority Critical patent/CN118435319A/zh
Priority to PCT/KR2023/001094 priority patent/WO2023146248A1/ko
Priority to TW112103112A priority patent/TW202330992A/zh
Publication of KR20230115908A publication Critical patent/KR20230115908A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02159—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing zirconium, e.g. ZrSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02161—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 고유전율(High-K) 물질로 이루어진 소스가스를 분사하여 기판 상에 고유전율 물질을 흡착시키는 흡착단계; 소스가스와 반응하는 반응가스를 분사하여 상기 기판 상에 고유전율 물질로 이루어진 박막을 증착시키는 증착단계; 및 플라즈마를 이용하여 고유전율 물질을 결정화시키는 결정화단계를 포함하는 박막 제조방법 및 박막에 관한 것이다.

Description

박막 제조방법 및 박막{Method for Manufacturing Thin Film and Thin Film}
본 발명은 증착공정 등과 같은 기판에 대한 처리공정을 통해 기판 상에 박막을 제조하는 박막 제조방법에 관한 것이다.
일반적으로, 반도체 소자, 디스플레이장치, 태양전지(Solar Cell) 등을 제조하기 위해서는 기판 상에 소정의 박막층, 박막 회로 패턴, 또는 광학적 패턴을 형성하여야 한다. 이를 위해, 기판에 특정 물질의 박막을 증착하는 증착공정, 감광성 물질을 사용하여 박막을 선택적으로 노출시키는 포토공정, 선택적으로 노출된 부분의 박막을 제거하여 패턴을 형성하는 식각공정 등과 같은 기판에 대한 처리공정이 이루어진다. 이러한 기판에 대한 처리공정을 통해 기판 상에 박막이 제조될 수 있다.
최근에는 반도체 소자, 디스플레이장치, 태양전지 등이 더 미세화될 뿐만 아니라 더 얇은 두께를 갖도록 개발되고 있는데, 이를 위해서는 박막의 두께 또한 얇아져야 한다. 그러나, 박막 트랜지스터(TFT, Thin Film Transistor)에 있어서 반도체층과 게이트층 사이의 절연층으로 구현되는 박막의 경우, 박막의 두께가 얇아짐에 따라 터널링 현상 등으로 인해 전류누설(Leakage)이 발생되는 문제가 있다.
따라서, 박막의 두께를 얇게 구현할 수 있으면서도 전류누설을 감소시킬 수 있는 박막의 개발이 요구되고 있다.
본 발명은 상술한 바와 같은 문제점을 해결하고자 안출된 것으로, 얇은 두께를 가지면서도 전류누설을 감소시킬 수 있는 박막 제조방법 및 박막을 제공하기 위한 것이다.
상술한 바와 같은 과제를 해결하기 위해서, 본 발명은 하기와 같은 구성을 포함할 수 있다.
본 발명에 따른 박막 제조방법은 고유전율(High-K) 물질로 이루어진 소스가스를 분사하여 기판 상에 고유전율 물질을 흡착시키는 흡착단계; 소스가스와 반응하는 반응가스를 분사하여 상기 기판 상에 고유전율 물질로 이루어진 박막을 증착시키는 증착단계; 및 플라즈마를 이용하여 고유전율 물질을 결정화시키는 결정화단계를 포함할 수 있다.
본 발명에 따른 박막은 고유전율(High-K) 물질이 포함된 혼합물을 이용하여 기판 상에 형성된 박막층을 포함할 수 있다. 상기 박막층은 40Å 이상 70Å 이하의 두께로 형성되며, 20K 이상 30K 이하의 유전상수를 갖도록 결정화될 수 있다.
본 발명에 따르면, 다음과 같은 효과를 도모할 수 있다.
본 발명은 고유전율 물질로 이루어짐과 아울러 플라즈마를 이용하여 결정화되도록 구현됨으로써, 더 얇은 두께로 형성되더라도 전류누설을 더 감소시킬 수 있다. 따라서, 본 발명은 박막 트랜지스터 등을 더 미세하고 더 얇은 두께로 제조하는데 기여할 수 있다.
본 발명은 고유전율 물질로 박막을 형성하고 플라즈마를 이용하여 결정화시키도록 구현될 수 있다. 이에 따라, 본 발명은 막치밀화, 결정화, 불순물 제거 등을 통해 더 향상된 품질을 갖는 박막을 제조할 수 있다.
도 1은 본 발명에 따른 박막 제조방법이 수행되는 기판처리장치의 일례를 나타낸 개략적인 구성도
도 2는 본 발명에 따른 박막 제조방법이 수행되는 기판처리장치의 일례에 있어서 가스를 분사하는 분사부의 개략적인 측단면도
도 3은 박막 트랜지스터의 일례를 나타낸 개략적인 측단면도
도 4 내지 도 7은 본 발명에 따른 박막 제조방법의 개략적인 순서도
이하에서는 본 발명에 따른 박막 제조방법의 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 본 발명의 실시예를 설명함에 있어서 어떤 구조물이 다른 구조물 "상에" 또는 "아래에" 형성된다고 기재된 경우, 이러한 기재는 이 구조물들이 서로 접촉되어 있는 경우는 물론이고, 이들 구조물 사이에 제3의 구조물이 개재되어 있는 경우까지 포함하는 것으로 해석되어야 한다.
도 1 내지 도 4를 참고하면, 본 발명에 따른 박막 제조방법은 기판(S)에 대한 처리공정을 수행하여 상기 기판(S) 상에 박막을 제조하는 것이다. 상기 기판(S)은 실리콘기판, 유리기판, 메탈기판 등일 수 있다.
본 발명에 따른 박막 제조방법은 기판처리장치(1)에 의해 수행될 수 있다. 본 발명에 따른 박막 제조방법의 실시예를 설명하기에 앞서, 상기 기판처리장치(1)에 관해 구체적으로 살펴보면 다음과 같다.
도 1 및 도 2를 참고하면, 상기 기판처리장치(1)는 챔버(2), 기판지지부(3), 및 분사부(4)를 포함할 수 있다.
상기 챔버(2)는 처리공간(100)을 제공하는 것이다. 상기 처리공간(100)에서는 상기 기판(S)에 대한 처리공정을 수행하여 상기 기판(S) 상에 박막을 제조하는 공정이 이루어질 수 있다. 상기 처리공간(100)은 상기 챔버(2)의 내부에 배치될 수 있다. 상기 챔버(2)에는 상기 처리공간(100)으로부터 가스를 배기시키는 배기구(미도시)가 결합될 수 있다. 상기 챔버(2)의 내부에는 상기 기판지지부(3)와 상기 분사부(4)가 배치될 수 있다.
상기 기판지지부(3)는 상기 기판(S)을 지지하는 것이다. 상기 기판지지부(3)는 하나의 기판(S)을 지지할 수도 있고, 복수개의 기판(S)을 지지할 수도 있다. 상기 기판지지부(3)에 복수개의 기판(S)이 지지된 경우, 한번에 복수개의 기판(S)에 대한 처리공정이 수행되어서 상기 기판(S)들 각각에 박막을 제조하는 공정이 이루어질 수 있다. 상기 기판지지부(3)는 상기 챔버(2)에 결합될 수 있다. 상기 기판지지부(3)는 상기 챔버(2)의 내부에 배치될 수 있다.
상기 분사부(4)는 상기 기판지지부(3)를 향해 가스를 분사하는 것이다. 상기 분사부(4)는 가스저장부(40)에 연결될 수 있다. 이 경우, 상기 분사부(4)는 상기 가스저장부(40)로부터 공급된 가스를 상기 기판지지부(3)를 향해 분사할 수 있다. 상기 분사부(4)는 상기 챔버(2)의 내부에 배치될 수 있다. 상기 분사부(4)는 상기 기판지지부(3)에 대향되게 배치될 수 있다. 상기 분사부(4)는 상기 기판지지부(3)의 상측에 배치될 수 있다. 상기 분사부(4)와 상기 기판지지부(3)의 사이에는 상기 처리공간(100)이 배치될 수 있다. 상기 분사부(4)는 리드(미도시)에 결합될 수 있다. 상기 리드는 상기 챔버(2)의 상부를 덮도록 상기 챔버(2)에 결합될 수 있다.
상기 분사부(4)는 제1가스유로(4a), 및 제2가스유로(4b)를 포함할 수 있다.
상기 제1가스유로(4a)는 제1가스를 분사하기 위한 것이다. 상기 제1가스유로(4a)는 일측이 배관, 호스 등을 통해 상기 가스저장부(40)에 연결될 수 있다. 상기 제1가스유로(4a)는 타측이 상기 처리공간(100)에 연통될 수 있다. 이에 따라, 상기 가스저장부(40)로부터 공급된 상기 제1가스는, 상기 제1가스유로(4a)를 따라 유동한 후에 상기 제1가스유로(4a)를 통해 상기 처리공간(100)으로 분사될 수 있다. 상기 제1가스유로(4a)는 상기 제1가스가 유동하기 위한 유로로 기능함과 아울러 상기 처리공간(100)에 상기 제1가스를 분사하기 위한 분사구로 기능할 수 있다.
상기 제2가스유로(4b)는 제2가스를 분사하기 위한 것이다. 상기 제2가스와 상기 제1가스는 서로 다른 가스일 수 있다. 예컨대, 상기 제1가스가 소스가스(Source Gas)인 경우, 상기 제2가스는 반응가스(Reactant Gas)일 수 있다. 상기 제2가스유로(4b)는 일측이 배관, 호스 등을 통해 상기 가스저장부(40)에 연결될 수 있다. 상기 제2가스유로(4b)는 타측이 상기 처리공간(100)에 연통될 수 있다. 이에 따라, 상기 가스저장부(40)로부터 공급된 상기 제2가스는, 상기 제2가스유로(4b)를 따라 유동한 후에 상기 제2가스유로(4b)를 통해 상기 처리공간(100)으로 분사될 수 있다. 상기 제2가스유로(4b)는 상기 제2가스가 유동하기 위한 유로로 기능함과 아룰러 상기 처리공간(100)에 상기 제2가스를 분사하기 위한 분사구로 기능할 수 있다.
상기 제2가스유로(4b)와 상기 제1가스유로(4a)는 서로 공간적으로 분리되도록 배치될 수 있다. 이에 따라, 상기 가스저장부(40)로부터 상기 제2가스유로(4b)로 공급된 상기 제2가스는, 상기 제1가스유로(4a)를 거치지 않고 상기 처리공간(100)으로 분사될 수 있다. 상기 가스저장부(40)로부터 상기 제1가스유로(4a)로 공급된 상기 제1가스는, 상기 제2가스유로(4b)를 거치지 않고 상기 처리공간(100)으로 분사될 수 있다. 상기 제2가스유로(4b)와 상기 제1가스유로(4a)는 상기 처리공간(100)에서 서로 다른 부분을 향해 가스를 분사할 수 있다.
예컨대, 상기 분사부(4)는 제1플레이트(41), 및 제2플레이트(42)를 포함할 수 있다.
상기 제1플레이트(41)는 상기 제2플레이트(42)의 상측에 배치된 것이다. 상기 제1플레이트(41)와 상기 제2플레이트(42)는 서로 이격되어 배치될 수 있다. 상기 제1플레이트(41)에는 복수개의 제1가스홀(411)이 형성될 수 있다. 상기 제1가스홀(411)들은 각각 상기 제1가스가 유동하기 위한 통로로 기능할 수 있다. 상기 제1가스홀(411)들은 상기 제1가스유로(4a)에 속할 수 있다. 상기 제1플레이트(41)에는 복수개의 제2가스홀(412)이 형성될 수 있다. 상기 제2가스홀(412)들은 각각 상기 제2가스가 유동하기 위한 통로로 기능할 수 있다. 상기 제2가스홀(412)들은 상기 제2가스유로(4b)에 속할 수 있다. 상기 제1플레이트(41)에는 복수개의 돌출부재(413)가 결합될 수 있다. 상기 돌출부재(413)들은 상기 제1플레이트(41)의 하면(下面)으로부터 상기 제2플레이트(42) 쪽으로 돌출될 수 있다. 상기 제1가스홀(411)들 각각은 상기 제1플레이트(41)와 상기 돌출부재(413)를 관통하여 형성될 수 있다.
상기 제2플레이트(42)에는 복수개의 개구(421)가 형성될 수 있다. 상기 개구(421)들은 상기 제2플레이트(42)를 관통하여 형성될 수 있다. 상기 개구(421)들은 상기 돌출부재(413)들 각각에 대응되는 위치에 배치될 수 있다. 이에 따라, 도 2에 도시된 바와 같이 상기 돌출부재(413)들은 상기 개구(421)들 각각에 삽입되게 배치되는 길이로 형성될 수 있다. 도시되지 않았지만, 상기 돌출부재(413)들은 상기 개구(421)들 각각의 상측에 배치되는 길이로 형성될 수도 있다. 상기 돌출부재(413)들은 상기 제2플레이트(42)의 하측으로 돌출되는 길이로 형성될 수도 있다. 상기 제2가스홀(412)들은 상기 제2플레이트(42)의 상면을 향해 가스를 분사하도록 배치될 수 있다.
상기 분사부(4)는 상기 제2플레이트(42)와 상기 제1플레이트(41)를 이용하여 플라즈마를 생성할 수 있다. 이 경우, 상기 제1플레이트(41)에 RF전력 등과 같은 플라즈마전원이 인가되고, 상기 제2플레이트(42)가 접지될 수 있다. 상기 제1플레이트(41)가 접지되고, 상기 제2플레이트(42)에 플라즈마전원이 인가될 수도 있다.
이와 같은 기판처리장치(1)를 통해, 본 발명에 따른 박막 제조방법이 수행될 수 있다.
도 1 내지 도 4를 참고하면, 본 발명에 따른 박막 제조방법은 도 3에 도시된 바와 같이, 박막 트랜지스터(TFT, Thin Film Transistor)(200)에 있어서 절연층(210)으로 구현되는 박막을 제조할 수 있다. 상기 절연층(210)은 게이트전극(220)과 반도체층(230)의 사이에 배치될 수 있다. 상기 게이트전극(220)은 상기 기판(S) 상에 형성될 수 있다. 상기 반도체층(230)은 상기 절연층(210) 상에 형성될 수 있다. 상기 반도체층(230) 상에는 소스전극(240)과 드레인전극(250)이 형성될 수 있다. 상기 박막 트랜지스터(200)가 더 미세화될 뿐만 아니라 더 얇은 두께를 갖도록 제조되면 상기 절연층(210)의 또한 얇아지게 되는데, 상기 절연층(210)의 두께가 얇아짐에 따라 터널링 현상 등으로 인해 전류누설(Leakage)이 발생될 수 있다.
이러한 전류누설을 감소시키기 위해, 본 발명에 따른 박막 제조방법은 고유전율(High-K) 물질로 이루어진 박막을 제조하도록 구현된다. 이에 더하여, 본 발명에 따른 박막 제조방법은 고유전율 물질을 결정화시켜서 박막을 제조하도록 구현된다. 이에 따라, 본 발명에 따른 박막 제조방법은 전류누설을 더 감소시킬 수 있는 박막을 제조함으로써, 상기 박막 트랜지스터(200)를 더 미세하고 더 얇은 두께로 제조하는데 기여할 수 있다.
이를 위해, 본 발명에 따른 박막 제조방법은 흡착단계(S10), 증착단계(S20), 및 결정화단계(S30)를 포함할 수 있다.
상기 흡착단계(S10)는 고유전율 물질로 이루어진 소스가스를 분사하여 상기 기판(S) 상에 고유전율 물질을 흡착시키는 것이다. 상기 흡착단계(S10)는 상기 분사부(4)가 갖는 제1가스유로(4a)를 통해 상기 소스가스를 상기 기판(S) 상에 분사함으로써 이루어질 수 있다. 상기 소스가스는 하프늄(Hf)과 지르코늄(Zr) 중에서 적어도 하나가 포함된 것일 수 있다. 하프늄과 지르코늄은 모두 고유전율 물질에 해당하는 것이다. 상기 흡착단계(S10)는 상기 소스가스로 하프늄과 지르코늄 중에서 적어도 하나가 포함된 혼합가스를 상기 기판(S) 상에 분사함으로써 이루어질 수 있다. 이 경우, 하프늄이 포함된 제1소스가스와 지르코늄이 포함된 제2소스가스가 상기 분사부(4)로부터 이격되어 배치된 버퍼탱크(Buffer Tank)에서 혼합되어서 혼합가스로 생성된 후에, 혼합가스가 상기 분사부(4)에 공급되어서 상기 처리공간(100)으로 분사될 수도 있다. 이에 따라, 본 발명에 따른 박막 제조방법은 스텝 커버리지(Step Coverage)가 향상된 박막을 제조할 수 있을 뿐만 아니라 조성의 균일성이 향상된 박막을 제조할 수 있다. 상기 흡착단계(S10)는 하프늄이 포함된 제1소스가스와 지르코늄이 포함된 제2소스가스를 순차적으로 상기 기판(S) 상에 분사함으로써 이루어질 수도 있다. 한편, 상기 소스가스는 하프늄, 지르코늄, 및 알루미늄(Al) 중에서 적어도 하나가 포함된 것일 수도 있다. 예컨대, 상기 소스가스는 HfO2, ZrO2, AL2O3, HfZrO 중에서 어느 하나일 수 있다.
상기 증착단계(S20)는 상기 소스가스와 반응하는 반응가스를 분사하여 상기 기판(S) 상에 고유전율 물질로 이루어진 박막을 증착시키는 것이다. 상기 증착단계(S20)는 상기 분사부(4)가 갖는 제2가스유로(4b)를 통해 상기 반응가스를 상기 기판(S) 상에 분사함으로써 이루어질 수 있다. 상기 흡착단계(S10)와 상기 증착단계(S20)를 통해, 상기 기판(S)에는 원자층 증착(ALD, Atomic Layer Deposition) 방식으로 박막이 형성될 수 있다. 상기 증착단계(S20)는 반응가스로 오존(O3)을 상기 기판(S) 상에 분사함으로써 이루어질 수 있다.
상기 결정화단계(S30)는 플라즈마를 이용하여 고유전율 물질을 결정화시키는 것이다. 상기 결정화단계(S30)를 통해 플라즈마를 이용하여 고유전율 물질을 결정화시켜서 박막을 제조함으로써, 본 발명에 따른 박막 제조방법은 다음과 같은 작용효과를 도모할 수 있다.
첫째, 상기 결정화단계(S30) 없이 고유전율 물질로 이루어진 박막으로 제조된 비교예의 경우, 본 발명에 따른 박막 제조방법을 통해 고유전율 물질로 이루어짐과 아울러 결정화된 박막보다 동일한 두께에서 더 큰 누설전류값을 나타낸다. 이에 따라, 본 발명에 따른 박막 제조방법은 고유전율 물질로 이루어짐과 아울러 결정화된 박막을 제조할 수 있도록 구현됨으로써, 비교예에 따른 박막보다 더 얇은 두께로 형성되더라도 전류누설을 더 감소시킬 수 있는 박막을 제조할 수 있다. 따라서, 본 발명에 따른 박막 제조방법은 상기 박막 트랜지스터(200) 등을 더 미세하고 더 얇은 두께로 제조하는데 기여할 수 있다.
둘째, 열(Thermal) 공정을 통해 고유전율 물질을 결정화시키는 비교예의 경우, 고유전율 물질이 소정 두께 이상으로 형성되지 않으면 결정화되지 않는다. 예컨대, 상기 열(Thermal) 공정을 통해서는 하프늄과 지르코늄 중에서 적어도 하나가 포함된 고유전율 물질이 100Å 이상의 두께로 형성되어야만 결정화가 이루어질 수 있다. 이와 달리, 본 발명에 따른 박막 제조방법은 플라즈마를 이용하여 고유전율 물질을 결정화시키도록 구현됨으로써, 열(Thermal) 공정을 통해 고유전율 물질을 결정화시키는 비교예와 대비할 때 고유전율 물질이 더 얇은 두께로 형성되더라도 결정화시키는 것이 가능하다. 예컨대, 플라즈마를 통해서는 하프늄과 지르코늄 중에서 적어도 하나가 포함된 고유전율 물질이 60Å 이하의 두께로 형성되더라도 결정화가 이루어질 수 있다. 따라서, 본 발명에 따른 박막 제조방법은 플라즈마를 이용하여 고유전율 물질을 결정화시키도록 구현됨으로써, 더 얇은 두께로 형성되더라도 전류누설을 더 감소시킬 수 있는 박막을 제조할 수 있다.
셋째, 본 발명에 따른 박막 제조방법은 고유전 물질로 박막을 형성하고, 플라즈마를 이용하여 결정화시키도록 구현됨으로써, 막의 밀도를 높이는 치밀화 효과 및 결정화 효과를 도모할 수 있다. 플라즈마를 이용하여 박막 내에 플라즈마 에너지를 전달하면, 박막 내에서 결정화가 진행되는 동시에 불순물이 제거되고, 결합력이 낮은 결정은 결정의 결합이 끊어져 결합력이 높은 결정만 남게 되기 때문이다. 따라서, 본 발명에 따른 박막 제조방법은 막치밀화, 결정화, 불순물 제거 등을 통해 더 향상된 품질을 갖는 박막을 제조할 수 있다.
상기 결정화단계(S30)는 초고진공(Ultra-high Vacuum) 상태에서 플라즈마를 이용하여 고유전율 물질을 결정화시킴으로써 이루어질 수 있다. 이에 따라, 본 발명에 따른 박막 제조방법은 상기 결정화단계(S30)를 수행함에 있어서 공정의 안정성을 향상시킬 수 있다.
상기 결정화단계(S30)는 헬륨(He), 아르곤(Ar), 및 암모니아(NH3) 중에서 적어도 하나가 포함된 플라즈마가스를 이용하여 플라즈마를 생성할 수 있다. 이 경우, 상기 소스가스는 하프늄과 지르코늄 중에서 적어도 하나가 포함된 것이고, 상기 반응가스는 오존일 수 있다. 상기 소스가스는 하프늄, 지르코늄, 및 알루미늄(Al) 중에서 적어도 하나가 포함된 것일 수도 있다.
상기 결정화단계(S30)는 상기 증착단계(S20)가 이루어진 이후에 수행될 수 있다. 이 경우, 본 발명에 따른 박막 제조방법은 상기 흡착단계(S10)와 상기 증착단계(S20)를 통해 상기 기판(S) 상에 박막을 증착한 후에, 상기 결정화단계(S30)를 통해 플라즈마를 이용하여 상기 기판(S) 상에 증착된 박막의 고유전율 물질을 결정화시킬 수 있다. 상기 결정화단계(S30)가 수행된 이후에, 다시 상기 흡착단계(S10)에서부터 재수행될 수 있다. 한편, 상기 결정화단계(S30)가 상기 증착단계(S20)가 이루어진 이후에 수행되는 경우, 본 발명에 따른 박막 제조방법은 상기 열(Thermal) 공정이 병행하여 이루어질 수 있다. 상기 열(Thermal) 공정은 상기 흡착단계(S10), 상기 증착단계(S20), 및 상기 결정화단계(S30)가 수행되는 동안 지속적으로 또는 간헐적으로 수행될 수 있다.
도 1 내지 도 5를 참고하면, 본 발명에 따른 박막 제조방법은 제1퍼지단계(S40), 및 제2퍼지단계(S50)를 포함할 수 있다.
상기 제1퍼지단계(S40)는 상기 흡착단계(S10)가 수행된 이후에 상기 기판(S) 상에 퍼지가스를 분사함으로써 이루어질 수 있다. 상기 제1퍼지단계(S40)는 상기 분사부(4)의 상기 제1가스유로(4a)와 상기 제2가스유로(4b) 중에서 적어도 하나를 통해 상기 기판(S) 상에 퍼지가스를 분사함으로써 이루어질 수 있다. 상기 제1퍼지단계(S40)는 상기 분사부(4)의 퍼지가스유로(미도시)를 통해 상기 기판(S) 상에 퍼지가스를 분사함으로써 이루어질 수도 있다. 상기 퍼지가스유로, 상기 제1가스유로(4a), 및 상기 제2가스유로(4b)는 서로 공간적으로 분리되도록 구현될 수 있다. 상기 제1퍼지단계(S40)가 수행된 이후에, 상기 증착단계(S20)가 수행될 수 있다.
상기 제2퍼지단계(S50)는 상기 증착단계(S20)가 수행된 이후에 상기 기판(S) 상에 퍼지가스를 분사함으로써 이루어질 수 있다. 상기 제2퍼지단계(S50)는 상기 분사부(4)의 상기 제1가스유로(4a)와 상기 제2가스유로(4b) 중에서 적어도 하나를 통해 상기 기판(S) 상에 퍼지가스를 분사함으로써 이루어질 수 있다. 상기 제2퍼지단계(S50)는 상기 퍼지가스유로(미도시)를 통해 상기 기판(S) 상에 퍼지가스를 분사함으로써 이루어질 수도 있다. 상기 제2퍼지단계(S50)가 수행된 이후에, 상기 결정화단계(S30)가 수행될 수 있다.
도 1 내지 도 6을 참고하면, 본 발명에 따른 박막 제조방법에 있어서, 상기 증착단계(S20)와 상기 결정화단계(S30)는 함께 수행될 수도 있다. 이 경우, 상기 증착단계(S20)를 통해 상기 기판(S)으로 분사되는 반응가스는 상기 결정화단계(S30)에 의해 생성된 플라즈마를 이용하여 활성화되어 상기 기판(S)에 도달할 수 있다. 이에 따라, 본 발명에 따른 박막 제조방법은 상기 증착단계(S20)와 상기 결정화단계(30)가 함께 수행됨으로써, 상기 기판(S) 상에 고유전율 물질로 이루어진 박막을 증착시킴과 아울러 플라즈마를 이용하여 고유전율 물질을 결정화시킬 수 있다. 상기 증착단계(S20)와 상기 결정화단계(S30)가 함께 수행된 이후에, 다시 상기 흡착단계(S10)에서부터 재수행될 수 있다.
도 1 내지 도 7을 참고하면, 본 발명에 따른 박막 제조방법에 있어서, 상기 결정화단계(S30)는 제1결정화단계(S31), 및 제2결정화단계(S32)를 포함할 수 있다.
상기 제1결정화단계(S31)는 플라즈마를 이용하여 고유전율 물질을 결정화시키는 것이다. 상기 제1결정화단계(S31)는 상기 증착단계(S20)와 함께 수행될 수 있다. 이 경우, 상기 증착단계(S20)를 통해 상기 기판(S)으로 분사되는 반응가스는 상기 제1결정화단계(S31)에 의해 생성된 플라즈마를 이용하여 활성화되어 상기 기판(S)에 도달할 수 있다. 이에 따라, 본 발명에 따른 박막 제조방법은 상기 증착단계(S20)와 상기 제1결정화단계(S31)가 함께 수행됨으로써, 상기 기판(S) 상에 고유전율 물질로 이루어진 박막을 증착시킴과 아울러 플라즈마를 이용하여 고유전율 물질을 결정화시킬 수 있다.
상기 제2결정화단계(S32)는 플라즈마를 이용하여 고유전율 물질을 결정화시키는 것이다. 상기 증착단계(S20)와 상기 제1결정화단계(S31)가 이루어진 이후에, 상기 제2결정화단계(S32)가 수행될 수 있다. 이에 따라, 본 발명에 따른 박막 제조방법은 상기 제1결정화단계(S31)를 통해 박막을 1차로 결정화시킨 이후에 상기 제2결정화단계(S32)를 통해 박막을 2차로 결정화시키도록 구현될 수 있다. 따라서, 본 발명에 따른 박막 제조방법은 박막의 결정화 비율을 증대시킬 수 있으므로, 더 얇은 두께로 형성되더라도 전류누설을 더 감소시킬 수 있는 박막을 제조할 수 있다. 이에 따라, 본 발명에 따른 박막 제조방법은 상기 박막 트랜지스터(200) 등을 더 미세하고 더 얇은 두께로 제조하는데 기여할 수 있다. 상기 제2결정화단계(S32)가 수행된 이후에, 다시 상기 흡착단계(S10)에서부터 재수행될 수 있다.
이하에서는 본 발명에 따른 박막의 실시예를 상세히 설명한다.
도 1 내지 도 7을 참고하면, 본 발명에 따른 박막은 상술한 본 발명에 따른 박막 제조방법을 통해 제조될 수 있다. 본 발명에 따른 박막은 상기 박막 트랜지스터(200)에 있어서 상기 게이트전극(220)과 상기 반도체층(230) 사이에 배치된 절연층(210)으로 구현될 수 있다.
본 발명에 따른 박막은 상기 기판(S) 상에 형성된 박막층을 포함할 수 있다. 상기 박막층은 고유전율 물질이 포함된 혼합물을 이용하여 상기 기판(S) 상에 형성될 수 있다. 상기 박막층은 40Å 이상 70Å 이하의 두께로 형성되고, 20K 이상 30K 이하의 유전상수를 갖도록 결정화될 수 있다. 이에 따라, 본 발명에 따른 박막은 얇은 두께로 형성되면서도 전류누설을 감소시킬 수 있는 유전상수를 갖도록 구현되므로, 상기 박막 트랜지스터(200) 등을 더 미세하고 더 얇은 두께로 제조하는데 기여할 수 있다.
여기서, 상기 박막층이 40Å 미만의 두께로 형성되면 전류누설이 증가하게 되고, 상기 박막층이 70Å 초과의 두께로 형성되면 박형화가 어렵다. 상기 박막층이 20K 미만의 유전상수를 갖도록 결정화되면 전류누설을 감소시키기 어렵고, 상기 박막층이 39K 초과의 유전상수를 갖도록 결정화되면 도체화되어 절연층으로 기능하기 어렵다. 이를 고려하여, 본 발명에 따른 박막은 상기 박막층이 40Å 이상 70Å 이하의 두께로 형성되고, 20K 이상 30K 이하의 유전상수를 갖도록 결정화되도록 구현될 수 있다.
상기 박막층은 하프늄과 지르코늄 중에서 적어도 하나가 포함된 혼합물로 형성될 수 있다. 상기 박막층은 하프늄, 지르코늄, 및 알루미늄 중에서 적어도 하나가 포함된 혼합물로 형성될 수도 있다. 상기 박막층은 상기 흡착단계(S10)와 상기 증착단계(S20)를 통해 상기 기판(S) 상에 증착되고, 상기 결정화단계(S30)를 통해 결정화될 수 있다.
상기 박막층은 부분적으로 결정화되어 40Å 이상 70Å 이하의 두께로 형성되고, 20K 이상 30K 이하의 유전상수를 갖도록 형성될 수 있다. 이 경우, 본 발명에 따른 박막은 상기 박막층 전부가 결정화된 것과 대비할 때 공정시간을 줄일 수 있으면서도 상기 절연층(210)으로 사용되기에 충분한 두께와 유전상수를 갖도록 구현될 수 있으므로, 생산성이 증대될 수 있다.
한편, 상기 박막층의 유전상수는 아래 수학식 1에 의해 결정될 수 있다.
상기 수학식 1에서 COX는 상기 박막층의 산화물 커패시턴스(Oxide Capacitance), D는 상기 박막층의 두께, A는 상기 박막층의 면적일 수 있다. 상기 수학식 1을 통해 산출된 상기 박막층의 유전상수가 20K 이상 30K 이하로 구현될 수 있다.
상기 박막층은 6.5Å 이상 9.7Å 이하의 EOT(Equivalent Oxide Thickness)를 갖도록 형성될 수 있다. EOT는 고유전율 물질이 이산화규소(SiO2)와 비교했을 때 어느 정도의 두께 효과를 나타냈는지를 나타내는 것이다. 즉, 이산화규소(SiO2)와 동일한 정전용량을 가질 때의 고유전율 물질의 두께를 의미하는 것이다. 상기 박막층의 EOT가 6.5Å 미만이면 전류누설이 증가하게 되고, 상기 박막층의 EOT가 9.7Å 초과이면 박형화가 어렵다. 이를 고려하여, 상기 박막층은 6.5Å 이상 9.7Å 이하의 EOT를 갖도록 형성됨으로써, 얇은 두께로 형성되면서도 전류누설을 감소시킬 수 있도록 구현될 수 있다.
상기 박막층은 고유전율 물질로 형성되고, 플라즈마를 이용하여 결정화될 수 있다. 플라즈마를 이용하여 박막 내에 플라즈마 에너지를 전달하면, 박막 내에서 결정화가 진행되는 동시에 불순물이 제거되고, 결합력이 낮은 결정은 결정의 결합이 끊어져 결합력이 높은 결정만 남게 될 수 있다. 이에 따라, 본 발명에 따른 박막은 막치밀화, 결정화, 불순물 제거 등을 통해 더 향상된 품질을 갖출 수 있다. 상기 박막층은 초고진공 상태에서 플라즈마를 이용하여 고유전율 물질이 결정화됨으로써 형성될 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
1 : 기판처리장치 2 : 챔버
3 : 기판지지부 4 : 분사부
4a : 제1가스유로 4b : 제2가스유로
40 : 가스저장부 41 : 제1플레이트
411 : 제1가스홀 412 : 제2가스홀
413 : 돌출부재 42 : 제2플레이트
421 : 개수 100 : 처리공간
S : 기판 210 : 절연층
220 : 게이트전극 230 : 반도체층
240 : 소스전극 250 : 드레인전극

Claims (13)

  1. 고유전율(High-K) 물질로 이루어진 소스가스를 분사하여 기판 상에 고유전율 물질을 흡착시키는 흡착단계;
    소스가스와 반응하는 반응가스를 분사하여 상기 기판 상에 고유전율 물질로 이루어진 박막을 증착시키는 증착단계; 및
    플라즈마를 이용하여 고유전율 물질을 결정화시키는 결정화단계를 포함하는 박막 제조방법.
  2. 제1항에 있어서,
    상기 결정화단계는 상기 증착단계가 이루어진 이후에 수행되는 것을 특징으로 하는 박막 제조방법.
  3. 제1항에 있어서,
    상기 결정화단계와 상기 증착단계는 함께 수행되는 것을 특징으로 하는 박막 제조방법.
  4. 제1항에 있어서, 상기 결정화단계는
    상기 증착단계와 함께 수행되는 제1결정화단계; 및
    상기 증착단계와 상기 제1결정화단계가 이루어진 이후에 수행되는 제2결정화단계를 포함하는 것을 특징으로 하는 박막 제조방법.
  5. 제1항에 있어서,
    상기 흡착단계는 소스가스로 하프늄(Hf)과 지르코늄(Zr) 중에서 적어도 하나가 포함된 혼합가스를 상기 기판 상에 분사하는 것을 특징으로 하는 박막 제조방법.
  6. 제1항에 있어서,
    상기 결정화단계는 헬륨(He), 아르곤(Ar), 및 암모니아(NH3) 중에서 적어도 하나가 포함된 플라즈마가스를 이용하여 플라즈마를 생성하는 것을 특징으로 하는 박막 제조방법.
  7. 제6항에 있어서,
    상기 증착단계는 반응가스로 오존(O3)을 상기 기판 상에 분사하는 것을 특징으로 하는 박막 제조방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 흡착단계가 수행된 이후에 상기 기판 상에 퍼지가스를 분사하는 제1퍼지단계; 및
    상기 증착단계가 수행된 이후에 상기 기판 상에 퍼지가스를 분사하는 제2퍼지단계를 포함하는 것을 특징으로 하는 박막 제조방법.
  9. 고유전율(High-K) 물질이 포함된 혼합물을 이용하여 기판 상에 형성된 박막층을 포함하고,
    상기 박막층은 40Å 이상 70Å 이하의 두께로 형성되며, 20K 이상 30K 이하의 유전상수를 갖도록 결정화된 것을 특징으로 하는 박막.
  10. 제9항에 있어서,
    상기 박막층은 하프늄(Hf)과 지르코늄(Zr) 중에서 적어도 하나가 포함된 혼합물로 형성된 것을 특징으로 하는 박막.
  11. 제9항에 있어서,
    상기 박막층은 부분적으로 결정화되어 40Å 이상 70Å 이하의 두께와 20K 이상 30K 이하의 유전상수를 갖도록 형성된 것을 특징으로 하는 박막.
  12. 제9항에 있어서,
    상기 박막층의 유전상수는 아래 수학식에 의해 결정되고,

    COX는 상기 박막층의 산화물 커패시턴스(Oxide Capacitance), D는 상기 박막층의 두께, A는 상기 박막층의 면적인 것을 특징으로 하는 박막.
  13. 제9항에 있어서,
    상기 박막층은 6.5Å 이상 9.7Å 이하의 EOT(Equivalent Oxide Thickness)를 갖도록 형성된 것을 특징으로 하는 박막.
KR1020230008137A 2022-01-27 2023-01-19 박막 제조방법 및 박막 KR20230115908A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202380015317.XA CN118435319A (zh) 2022-01-27 2023-01-25 薄膜的制造方法及薄膜
PCT/KR2023/001094 WO2023146248A1 (ko) 2022-01-27 2023-01-25 박막 제조방법 및 박막
TW112103112A TW202330992A (zh) 2022-01-27 2023-01-30 薄膜的製造方法及薄膜

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20220011893 2022-01-27
KR1020220011893 2022-01-27

Publications (1)

Publication Number Publication Date
KR20230115908A true KR20230115908A (ko) 2023-08-03

Family

ID=87568037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230008137A KR20230115908A (ko) 2022-01-27 2023-01-19 박막 제조방법 및 박막

Country Status (1)

Country Link
KR (1) KR20230115908A (ko)

Similar Documents

Publication Publication Date Title
US7835134B2 (en) Capacitor and method for fabricating the same
KR100547248B1 (ko) 알루미나를 사용한 반도체 소자의 게이트 절연막 형성방법
KR100640638B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 고유전막을 갖는 반도체소자의 제조 방법
US8455959B2 (en) Apparatus containing cobalt titanium oxide
US7510983B2 (en) Iridium/zirconium oxide structure
JP2002075989A (ja) ジルコニウム酸化膜の製造方法
US20060014398A1 (en) Method of forming dielectric layer using plasma enhanced atomic layer deposition technique
JP2024120039A (ja) 基板処理装置および基板処理方法
US7507644B2 (en) Method of forming dielectric layer of flash memory device
KR20090125827A (ko) 용량 소자의 제조 방법
US8426288B2 (en) Method for improving capacitance uniformity in a MIM device
KR20230115908A (ko) 박막 제조방법 및 박막
JP2009049379A (ja) 半導体メモリ素子の誘電体膜形成方法
CN110164878B (zh) 阵列基板及其制备方法
WO2023146248A1 (ko) 박막 제조방법 및 박막
KR20240013974A (ko) 박막 제조방법, 박막, 및 기판처리장치
CN118435319A (zh) 薄膜的制造方法及薄膜
KR100770276B1 (ko) 반도체 소자의 엠아이엠 캐패시터 형성방법
KR101000308B1 (ko) 고유전막 형성 방법
KR20230126792A (ko) 기판처리방법
KR102590166B1 (ko) 강유전성 커패시터 및 강유전성 커패시터 제조방법
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
GB2358085A (en) Method of forming a capacitor with crystalline tantalum oxide nitride TaON dielectric layer by LPCVD
TW202309332A (zh) 沉積薄膜的方法
JP2003303820A (ja) 半導体装置の製造方法