KR20240011442A - 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 따라 제조된 그룹3족 질화물 반도체 템플릿 - Google Patents
그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 따라 제조된 그룹3족 질화물 반도체 템플릿 Download PDFInfo
- Publication number
- KR20240011442A KR20240011442A KR1020220088896A KR20220088896A KR20240011442A KR 20240011442 A KR20240011442 A KR 20240011442A KR 1020220088896 A KR1020220088896 A KR 1020220088896A KR 20220088896 A KR20220088896 A KR 20220088896A KR 20240011442 A KR20240011442 A KR 20240011442A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- bonding
- nitride semiconductor
- seed layer
- manufacturing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 123
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 119
- 238000000034 method Methods 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 156
- 239000013078 crystal Substances 0.000 claims abstract description 84
- 239000000463 material Substances 0.000 claims abstract description 72
- 229910052593 corundum Inorganic materials 0.000 claims abstract description 16
- 239000010431 corundum Substances 0.000 claims abstract description 16
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 14
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 14
- 238000002360 preparation method Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 397
- 239000012790 adhesive layer Substances 0.000 claims description 19
- 230000002787 reinforcement Effects 0.000 claims description 19
- 230000000873 masking effect Effects 0.000 claims description 11
- 238000005304 joining Methods 0.000 claims description 9
- 238000005728 strengthening Methods 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 5
- 239000010409 thin film Substances 0.000 abstract description 24
- 239000010408 film Substances 0.000 abstract description 21
- 230000017525 heat dissipation Effects 0.000 abstract description 11
- 235000012431 wafers Nutrition 0.000 description 31
- 230000035882 stress Effects 0.000 description 26
- 230000008569 process Effects 0.000 description 20
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 12
- 238000005530 etching Methods 0.000 description 10
- 238000009833 condensation Methods 0.000 description 9
- 230000005494 condensation Effects 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 230000002265 prevention Effects 0.000 description 7
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 229910052594 sapphire Inorganic materials 0.000 description 6
- 239000010980 sapphire Substances 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 230000003746 surface roughness Effects 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000000930 thermomechanical effect Effects 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000012071 phase Substances 0.000 description 4
- 238000000348 solid-phase epitaxy Methods 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000004549 pulsed laser deposition Methods 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010924 continuous production Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- -1 or Mo Inorganic materials 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 208000012868 Overgrowth Diseases 0.000 description 1
- 229910002796 Si–Al Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 235000011054 acetic acid Nutrition 0.000 description 1
- 150000001243 acetic acids Chemical class 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000011066 ex-situ storage Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 150000005837 radical ions Chemical class 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
Abstract
본 발명은 그룹3족 질화물 반도체 템플릿의 제조 방법에 관한 것으로, 성장기판 위에 희생층을 성장시키는 성장단계; 상기 희생층 위에 시드층을 형성시키는 성막단계; 본딩층을 통해 상기 시드층의 일면을 지지기판과 접합시키는 접합단계; 상기 성장기판을 제거하는 제거단계; 및 상기 희생층을 제거하여 상기 시드층의 타면을 노출시키는 표면정리단계를 포함하고, 상기 시드층은, 코런덤(corundum) 결정 구조의 단결정 금속 산화물로 형성되는 것을 특징으로 한다.
본 발명에 따르면, 모든 온도 및 압력에서 가장 안정적인 상인 코런덤(corundum) 결정 구조의 단결정 금속 산화물 박막으로 형성된 그룹3족 질화물 반도체 성장용 시드층이 고방열능을 가진 최종 지지기판 위에 고내열 본딩 물질층으로 결합함으로써, 700℃ 이상의 고온에서 고품질의 그룹3족 질화물 반도체의 단결정 성장을 가능하게 할 수 있다.
본 발명에 따르면, 모든 온도 및 압력에서 가장 안정적인 상인 코런덤(corundum) 결정 구조의 단결정 금속 산화물 박막으로 형성된 그룹3족 질화물 반도체 성장용 시드층이 고방열능을 가진 최종 지지기판 위에 고내열 본딩 물질층으로 결합함으로써, 700℃ 이상의 고온에서 고품질의 그룹3족 질화물 반도체의 단결정 성장을 가능하게 할 수 있다.
Description
본 발명은 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 따라 제조된 그룹3족 질화물 반도체 템플릿에 관한 것으로, 보다 상세하게는 시드층이 코런덤(corundum) 결정 구조의 단결정 금속 산화물로 형성됨으로써 고품질의 그룹3족 질화물 반도체 소자 활성층이 재성장될 수 있는 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 따라 제조된 그룹3족 질화물 반도체 템플릿에 관한 것이다.
종래의 Si 단결정 성장기판 웨이퍼 상부에 직접적으로 GaN 물질계를 성장시키는 기술 기반의 수평형 채널 구조를 갖는 GaN 물질계 전력반도체(HEMT, high electron mobility transistor; 고전자이동도트랜지스터) 소자에서, 해당 소자가 고온에서 안정적으로 고전압 및/또는 고속 스위칭 기능을 가지고 구동되기 위해서는 높은 항복전압과 고신뢰성 특성을 갖는 고품질 에피택시 박막 성장 기술을 통해 전력반도체 소자의 누설 전류를 억제하는 설계가 필수적이다.
이를 위해 종래의 그룹3족 질화물 반도체 박막 소재 및 이들 전력반도체 소자는 1) 전기적으로 고저항 특성을 갖는 Si 단결정 성장기판 웨이퍼 구비와, 2) Si 단결정 성장기판 웨이퍼 표면층과 고온에서의 반응을 통한 melt-back etching 현상을 억제하기 위한 AlN 물질계(Al 조성을 포함하는 질화물 또는 질화산화물)를 포함하는 melt-back etching 방지층 성장과, 3) AlGaN 물질계(Al 또는 Ga 조성을 포함하는 그룹3족 질화물)를 포함하는 크랙 방지용 응축 응력층 성장과, 4) GaN 물질계(Ga 조성을 포함하는 그룹3족 질화물)를 포함하는 전력반도체 활성층 성장이 순서대로 적층 형성된 구조를 갖고 있다.
그리고 상술한 GaN 물질계를 포함하는 수평형 채널 구조의 전력반도체 활성층(HEMT, high electron mobility transistor; 고전자이동도트랜지스터)은 통상적으로 1) GaN 버퍼층(buffer layer), 2) GaN 채널층(channel layer; 수평형 트랜지스터), 3) AlGaN 배리어층(barrier layer), 4) 캡핑 패시베이션층(capping passivation Layer; depletion mode) 또는 p형 질화물 반도체층(p-type nitride semiconductor layer; enhancement mode)의 4개 영역으로 적층 형성된다.
즉, 종래의 Si 단결정 성장기판 웨이퍼 상부에 직접적으로 GaN 물질계를 성장시키는 그룹3족 질화물 전력반도체 HEMT 소자 구조에서는 GaN 채널층 아래에 높은 저항을 가지는 GaN 버퍼층 형성과 함께 고저항을 갖는 Si 단결정 성장기판 웨이퍼를 반드시 적용하고 있으나, 하기와 같은 문제점들이 있다.
첫 번째로, 종래의 그룹3족 질화물(GaN 물질계) 전력반도체 HEMT 소자 구조에서는 MOCVD(금속유기화학증기증착) 장비를 사용하여 그룹3족 질화물 전력반도체 성장기판용 Si 단결정 웨이퍼 상부에 GaN 물질계 단결정 박막과 전력반도체 소자 구조를 직접적으로 성장시키는 공정을 수행한다. 이때 1000℃ 전후의 고온과 환원 분위기(H2, H+, NH3, 라디칼 이온)에서 기본적으로 Ga 원자가 포함된 GaN 물질계 단결정 박막 성장(성막) 공정이 수행되는데, Si 단결정 웨이퍼 표면층과 Ga 원자 사이에서 비교적 작은 에너지로 활발하게 Si-Ga 금속성 공정 반응(metallic eutectic reaction)이 발생하는 것을 차단하는 melt-back etching 방지막 영역이 절대적으로 필요하다.
이러한 melt-back etching 방지막 영역은 통상적으로 100nm 전후의 두께를 가지게 되며, MOCVD 챔버 내에서 인시츄 공정(in-situ process)으로 성장한 AlN 물질층이 대표적이지만, 이외에도 외부의 다른 성막(증착) 공정 장비(sputter, PLD, ALD)를 사용하여 MOCVD 챔버에 로딩(loading)하기 전에 그룹3족 질화물 전력반도체 성장기판용 Si 단결정 웨이퍼 상부에 AlN 또는 AlNO 물질층을 엑시츄 공정(ex-situ process)으로 성막(증착)시킬 수도 있다.
그러나 전기적으로 고저항 특성을 갖는 성장기판용 Si 단결정 웨이퍼 상부에 상술한 AlN 물질층으로 melt-back etching 방지막 영역을 형성할 때, AlN 성장 시 Si 성장기판 표면을 손상시키는 수준이 덜하지만, 여전히 Si 성장기판 표면에서 전면 또는 국부적으로 Si-Al 금속성 공정 반응이 발생되어 전도성 경계면 물질층을 형성시키고, 이로 인해 연속공정에서 성장되는 GaN 물질계의 결정 품질 저하를 야기하는 문제점이 있다. 또한, Si 성장기판 표면 손상으로 인해 전도성 경계면 물질(disordered SiAlN) 형성으로 결정 품질 저하(결정성 감소)가 일어나고, 그 결과 주요 결정결함인 “전위” 밀도 증가로 누설전류가 증가되며, 이는 종국적으로 절연파괴 현상을 촉진시키게 되는 문제점이 있다.
두 번째로, 상술한 종래의 그룹3족 질화물(GaN 물질계) 전력반도체 HEMT 소자 구조에서는 물질을 성장(또는 성막)할 때 서로 다른 이종물질 사이의 물질 고유값인 격자상수(lattice constant, LC)와 열팽창계수(coefficient of thermal expansion, CTE)를 고려해서 공정을 진행해야 하는데, 통상적으로 두 물질 사이의 격자상수(LC)와 열팽창계수(CTE) 차이가 클 경우에 성장(성막) 공정 중에 또는 공정 후에 구조적 및 열-기계적 스트레스로 인해 성장(성막)된 물질 박막내에 마이크로(미세) 또는 마크로(거시) 크랙(crack)이 불가항력적으로 발생하거나 결정품질이 나빠진다. 특히 그룹3족 질화물 전력반도체 성장기판용 Si 단결정 웨이퍼 상부에 GaN 물질계 또는 AlN 물질계를 직접적으로 성장(또는 성막)할 때, 열팽창계수(CTE) 및/또는 격자상수(LC) 측면에서 인장응력(tensile stress)이 강하게 발생되어 크랙 현상을 쉽게 관찰할 수 있을 뿐만 아니라, 소정의 두께 이상으로 성장하여 높은 항복전압과 고신뢰성 소자를 구현할 수 있는데 인장응력으로 인해서 그룹3족 질화물 전력반도체 소자 구조 두께를 두껍게 할 수가 없다.
상술한 인장응력 완화(relief) 또는 크랙을 억제하는 방안으로 여러 기술들이 고안되어왔지만, 인장응력을 보상(compensation) 완충시킬 수 있도록 응축응력(compressive stress)을 인위적으로 발생시키는 물질 및 공정을 도입하는 방안으로서, 상술한 Melt-back Etching 방지막 영역 위에 Al 또는 Ga 조성을 포함하는 AlGaN 물질계를 이미 공지된 다층 구조로 적층하여 크랙 현상을 억제하는 크랙 방지용 응축 응력층이 도입되어 사용되고 있다.
그러나 상술한 종래의 그룹3족 질화물(GaN 물질계) 전력반도체 HEMT 소자 구조의 크랙 방지용 응축 응력층은, 높은 Al 비율을 가지는 AlGaN 물질계 형성 시 고품질로 두꺼운 층을 성장시키기 어렵고, 결정 품질 감소로 전위가 발생되어 누설전류 증가를 촉진시키는 문제점이 있다.
세 번째로, 종래의 그룹3족 질화물(GaN 물질계) 전력반도체 HEMT 소자 구조에서는 GaN 채널층 아래의 누설전류 억제를 위해, 통상적으로 높은 저항을 갖도록 Fe 또는 C 등의 불순물을 과다 도핑(doping)시킨 GaN 버퍼층을 형성시키게 된다.
그러나 종래의 그룹3족 질화물(GaN 물질계) 전력반도체 HEMT 소자 구조에 따르면, 과다하게 도핑(doping)된 Fe 또는 C 등의 불순물로 인해 GaN 물질계의 결정 품질이 매우 저하되며, 치명적인 결정 결함, 즉 전위 밀도 증가로 누설전류 증가를 촉진시키게 되는 문제점이 있다. 또한, 저(低) 결정 품질의 GaN 버퍼층으로 인해 그 위에 연속공정으로 성장되는 GaN 채널층 및 AlGaN 배리어층 역시 낮은 결정 품질을 갖게 되는 문제점이 있다.
이에 따라, 결정 품질의 고도화를 위해 GaN on GaN 방식으로 제조된 전력반도체 소자 다음으로 결정 품질이 좋은 GaN on Sapphire 방식이 널리 이용되고 있으며, 해당 방식에서의 에피택시 성막 기술은 이미 많이 개발되어 성숙된 상태이나, GaN on Sapphire 방식의 유일한 단점으로 사파이어의 방열능이 좋지 않아 고출력 제품에 응용하기에는 한계가 존재한다.
이를 극복하고자 종래에는 고방열능을 갖춘 SiC, Si 성장기판을 이용하여 고출력 제품을 개발하고 있으나, 성능, 결정 품질, 결함 및 원가 등의 측면에서 사파이어 성장기판 위에서 성장된 에피택시 대비 열위에 있는 실정이다.
또한, 전력반도체 소자의 방열능을 향상시키기 위해 성장기판을 완전히 제거하고 고방열 지지기판을 접합하는 경우에는 전력반도체 소자의 방열능은 대폭 개선될 수 있는 이점은 있지만, 성장기판 제거 및 고방열 지지기판을 접합하는 공정 중에 본딩층의 약한 접합력으로 인하여, 열-기계적 충격 또는 물질 확산으로 지지기판이 분리되는 등 전력반도체 소자의 장기 신뢰성에 악영향을 미치게 되는 문제점이 존재한다.
본 발명의 목적은, 상술한 종래의 문제점을 해결하기 위한 것으로, 시드층이 코런덤(corundum) 결정 구조의 단결정 금속 산화물로 형성됨으로써 고품질의 그룹3족 질화물 반도체 소자 활성층이 재성장될 수 있는 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 따라 제조된 그룹3족 질화물 반도체 템플릿을 제공함에 있다.
상기 목적은, 본 발명에 따라, 성장기판 위에 희생층을 성장시키는 성장단계; 상기 희생층 위에 시드층을 형성시키는 성막단계; 본딩층을 통해 상기 시드층의 일면을 지지기판과 접합시키는 접합단계; 상기 성장기판을 제거하는 제거단계; 및 상기 희생층을 제거하여 상기 시드층의 타면을 노출시키는 표면정리단계를 포함하고, 상기 시드층은, 코런덤(corundum) 결정 구조의 단결정 금속 산화물로 형성되는 것을 특징으로 하는, 그룹3족 질화물 반도체 템플릿의 제조 방법에 의해 달성된다.
또한, 본 발명은, 노출된 상기 시드층의 타면 위에 소자 활성층을 재성장시키는 재성장단계를 더 포함할 수 있다.
또한, 상기 희생층은, 조밀 육방 격자(hexagonal close packed lattice, HCP) 결정 구조를 가진 단결정 물질로 형성될 수 있다.
또한, 상기 성막단계는, 형성된 상기 시드층에 대한 열처리를 수행할 수 있다.
또한, 상기 접합단계는, 상기 시드층의 일면에 제1 본딩층을 형성시키고, 상기 지지기판 위에 제2 본딩층을 형성시킨 후, 상기 제1 본딩층과 상기 제2 본딩층을 서로 접합시킴으로써 상기 시드층의 일면을 상기 지지기판과 접합시킬 수 있다.
또한, 상기 접합단계는, 상기 시드층 또는 상기 제1 본딩층 중 적어도 하나 이상에 양각 또는 음각의 패턴을 기 설정된 깊이로 형성시킬 수 있다.
또한, 상기 접합단계는, 상기 지지기판 또는 상기 제2 본딩층 중 적어도 하나 이상에 양각 또는 음각의 패턴을 기 설정된 깊이로 형성시킬 수 있다.
또한, 상기 접합단계는, 상기 시드층에 제1 패턴을 형성시키고, 상기 제1 본딩층에 제2 패턴을 형성시키며, 상기 제1 패턴은, 상기 시드층을 관통하도록 형성되되 상기 제2 패턴과 연통되도록 형성될 수 있다.
또한, 상기 제1 패턴과 상기 제2 패턴에는, 에어갭(air-gap)을 제거하기 위한 마스킹 물질이 충진될 수 있다.
또한, 상기 제1 본딩층과 상기 제2 본딩층 각각은, 상기 시드층 또는 상기 지지기판과의 결합을 강화하기 위한 결합강화층과, 상기 시드층 또는 상기 지지기판의 표면의 거칠기를 완화하기 위한 표면평탄화층과, 상기 시드층과 상기 지지기판을 서로 접합시키기 위한 접합층을 포함할 수 있다.
상기 목적은, 본 발명에 따라, 성장기판 위에 희생층을 성장시키는 성장단계; 상기 희생층 위에 시드층을 형성시키는 성막단계; 접착층을 통해 상기 시드층의 일면을 임시기판과 접착시키는 접착단계; 상기 성장기판을 제거하는 제1 제거단계; 상기 희생층을 제거하여 상기 시드층의 타면을 노출시키는 노출단계; 본딩층을 통해 상기 시드층의 타면을 지지기판과 접합시키는 접합단계; 상기 임시기판을 제거하는 제2 제거단계; 및 상기 접착층을 제거하여 상기 시드층의 일면을 노출시키는 표면정리단계를 포함하고, 상기 시드층은, 코런덤(corundum) 결정 구조의 단결정 금속 산화물로 형성되는 것을 특징으로 하는, 그룹3족 질화물 반도체 템플릿의 제조 방법에 의해 달성된다.
또한, 본 발명은, 노출된 상기 시드층의 일면 위에 소자 활성층을 재성장시키는 재성장단계를 더 포함할 수 있다.
또한, 상기 희생층은, 조밀 육방 격자(hexagonal close packed lattice, HCP) 결정 구조를 가진 단결정 물질로 형성될 수 있다.
또한, 상기 성막단계는, 형성된 상기 시드층에 대한 열처리를 수행할 수 있다.
또한, 상기 접합단계는, 상기 시드층의 타면에 제1 본딩층을 형성시키고, 상기 지지기판 위에 제2 본딩층을 형성시킨 후, 상기 제1 본딩층과 상기 제2 본딩층을 서로 접합시킴으로써 상기 시드층의 타면을 상기 지지기판과 접합시킬 수 있다.
또한, 상기 접합단계는, 상기 시드층 또는 상기 제1 본딩층 중 적어도 하나 이상에 양각 또는 음각의 패턴을 기 설정된 깊이로 형성시킬 수 있다.
또한, 상기 접합단계는, 상기 지지기판 또는 상기 제2 본딩층 중 적어도 하나 이상에 양각 또는 음각의 패턴을 기 설정된 깊이로 형성시킬 수 있다.
또한, 상기 접합단계는, 상기 시드층에 제1 패턴을 형성시키고, 상기 제1 본딩층에 제2 패턴을 형성시키며, 상기 제1 패턴은, 상기 시드층을 관통하도록 형성되되 상기 제2 패턴과 연통되도록 형성될 수 있다.
또한, 상기 제1 패턴과 상기 제2 패턴에는, 에어갭(air-gap)을 제거하기 위한 마스킹 물질이 충진될 수 있다.
또한, 상기 제1 본딩층과 상기 제2 본딩층 각각은, 상기 시드층 또는 상기 지지기판과의 결합을 강화하기 위한 결합강화층과, 상기 시드층 또는 상기 지지기판의 표면의 거칠기를 완화하기 위한 표면평탄화층과, 상기 시드층과 상기 지지기판을 서로 접합시키기 위한 접합층을 포함할 수 있다.
상기 목적은, 본 발명에 따라, 그룹3족 질화물 반도체 템플릿의 제조 방법에 의해 제조된 그룹3족 질화물 반도체 템플릿에 의해 달성된다.
본 발명에 따르면, 모든 온도 및 압력에서 가장 안정적인 상인 코런덤(corundum) 결정 구조의 단결정 금속 산화물 박막으로 형성된 그룹3족 질화물 반도체 성장용 시드층이 고방열능을 가진 최종 지지기판 위에 고내열 본딩 물질층으로 결합함으로써, 700℃ 이상의 고온에서 고품질의 그룹3족 질화물 반도체의 단결정 성장을 가능하게 할 수 있다.
또한, 본 발명에 따르면, 코런덤 결정 구조의 단결정 금속 산화물 박막으로 형성된 시드층 위에 성장되는 그룹3족 질화물 단결정 박막의 소자 활성층과 최종 지지기판이 동등 또는 유사한 열팽창계수를 가지므로, 성장시에 발생하는 열기인성 스트레스(thermal stress)가 최소화되어 결정결함이 최소화된 소자 활성층을 두껍게 성장시킬 수 있게 된다.
또한, 본 발명에 따르면, 본딩층 등에 형성된 양각 또는 음각의 패턴에 의해 웨이퍼 표면 거칠기 및 웨이퍼 휨에 따라 발생하는 이슈들을 해소할 수 있게 되며, 본딩층 내부에서 발생된 가스의 배출을 용이하게 하여 본딩층 내부에 보이드가 생성되는 것을 방지(void-free)함으로써 본딩층의 결합력을 강화할 수 있다.
한편, 본 발명의 효과는 이상에서 언급한 효과들로 제한되지 않으며, 이하에서 설명할 내용으로부터 통상의 기술자에게 자명한 범위 내에서 다양한 효과들이 포함될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 순서도이고,
도 2는 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법에 따라 그룹3족 질화물 반도체 템플릿이 제조되는 과정을 도시한 것이고,
도 3 내지 도 5는 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 시드층 또는 제1 본딩층 중 적어도 하나 이상에 양각 또는 음각의 패턴이 형성되는 것을 도시한 것이고,
도 6 내지 도 8은 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 지지기판 또는 또는 제2 본딩층 중 적어도 하나 이상에 양각 또는 음각의 패턴이 형성되는 것을 도시한 것이고,
도 9는 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 제1 본딩층에 형성되는 패턴이 상이한 깊이로 형성되는 것을 도시한 것이고,
도 10은 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 양각 또는 음각의 패턴 형상의 예를 도시한 것이고,
도 11은 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 제2 본딩층에 패턴이 형성된 후, 시드층 위에 소자 활성층이 재성장되는 것을 도시한 것이고,
도 12는 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 제1 본딩층과 시드층에 패턴이 형성된 후, 시드층 위에 소자 활성층이 재성장되는 것을 도시한 것이고,
도 13은 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 제1 본딩층과 시드층의 패턴에 마스킹 물질이 충진된 후, 시드층 위에 소자 활성층이 재성장되는 것을 도시한 것이고,
도 14는 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 제1 본딩층과 제2 본딩층을 자세히 도시한 것이고,
도 15는 본 발명의 제2 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 순서도이고,
도 16은 본 발명의 제2 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법에 따라 그룹3족 질화물 반도체 템플릿이 제조되는 과정을 도시한 것이다.
도 2는 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법에 따라 그룹3족 질화물 반도체 템플릿이 제조되는 과정을 도시한 것이고,
도 3 내지 도 5는 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 시드층 또는 제1 본딩층 중 적어도 하나 이상에 양각 또는 음각의 패턴이 형성되는 것을 도시한 것이고,
도 6 내지 도 8은 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 지지기판 또는 또는 제2 본딩층 중 적어도 하나 이상에 양각 또는 음각의 패턴이 형성되는 것을 도시한 것이고,
도 9는 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 제1 본딩층에 형성되는 패턴이 상이한 깊이로 형성되는 것을 도시한 것이고,
도 10은 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 양각 또는 음각의 패턴 형상의 예를 도시한 것이고,
도 11은 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 제2 본딩층에 패턴이 형성된 후, 시드층 위에 소자 활성층이 재성장되는 것을 도시한 것이고,
도 12는 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 제1 본딩층과 시드층에 패턴이 형성된 후, 시드층 위에 소자 활성층이 재성장되는 것을 도시한 것이고,
도 13은 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 제1 본딩층과 시드층의 패턴에 마스킹 물질이 충진된 후, 시드층 위에 소자 활성층이 재성장되는 것을 도시한 것이고,
도 14는 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 제1 본딩층과 제2 본딩층을 자세히 도시한 것이고,
도 15는 본 발명의 제2 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 순서도이고,
도 16은 본 발명의 제2 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법에 따라 그룹3족 질화물 반도체 템플릿이 제조되는 과정을 도시한 것이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다.
또한, 본 발명의 실시예를 설명함에 있어서, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 실시예의 구성요소를 설명함에 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법(S100)에 대해 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 순서도이고, 도 2는 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법에 따라 그룹3족 질화물 반도체 템플릿이 제조되는 과정을 도시한 것이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법(S100)은, 성장단계(S110), 성막단계(S120), 접합단계(S130), 제거단계(S140), 표면정리단계(S150) 및 재성장단계(S160)를 포함한다.
성장단계(S110)는 최초 성장기판(G) 위에 희생층(N)을 성장시키는 단계이다.
최초 성장기판(G)이 후술하는 제거단계(S140)에서 레이저 리프트 오프(laser lift off, LLO) 기법을 통해 제거되는 경우, 최초 성장기판(G)은 레이저 빔(단일 파장 광)이 흡수없이 100%(이론 상) 투과될 수 있는 광학적으로 투명하고 고온 내열성을 갖는 기판으로 마련되는 것이 바람직하며, 예를 들면 사파이어(Sapphire, α-phase Al2O3), ScMgAlO4, 4H-SiC, 6H-SiC 등의 물질로 형성될 수 있다. 또한, 최초 성장기판(G)은 상부에 성장되는 그룹3족 질화물 반도체 박막 내부에 결정결함을 최소화하기 위해 마이크로단위(microscale) 또는 나노단위(nanoscale)에서 다양한 디멘션(크기와 형상)으로 규칙 또는 불규칙하게 패터닝된 돌기 형상을 가진 PSS(patterned sapphire substrate)로 마련되는 것도 바람직하다.
또한, 최초 성장기판(G)이 후술하는 제거단계(S140)에서 케미컬 리프트 오프(chemical lift off, CLO) 기법을 통해 제거되는 경우, 최초 성장기판(G)은 습식 식각으로 제거가 가능하며 기계적 연마 및 선택적 식각이 가능한 Si 기판으로 마련되는 것이 바람직하며, Si 기판은 고품질의 그룹3족 질화물 반도체 박막의 성장이 가능하도록 (111) 결정면을 가진 Si으로 형성될 수 있다.
희생층(N)은 레이저 리프트 오프(LLO) 기법에서의 레이저 빔 또는 케미컬 리프트 오프(CLO) 기법에서의 식각 용액을 통해 최초 성장기판(G)으로부터 기판 상부에 성장(성막)된 박막을 용이하게 분리시키기 위하여 희생되어 분리되는 층이다. 이와 동시에 본 발명에서 희생층(N)은 상부에 금속 산화물로 형성된 그룹3족 질화물 반도체 성장용 시드층(140)이 SPE(solid phase epitaxy) 메커니즘을 통해 단결정의 코런덤(corundum) 결정 구조(즉, epitaxial α-phase microstructure)를 갖도록 촉진하는 물질로 형성된다.
기존의 nucleation and growth 기법에서는 최소 1000℃ 이상의 고온(고 에너지)에서 물질 결정화 단계가 진행되는데, 대부분의 경우는 단결정보다는 우선적으로 다결정(polycrystal) 미세 구조가 형성되는 단점이 존재한다. 이와 달리, 본 발명의 SPE 메커니즘은 단결정의 반도체 박막 형성에 이용되는 것으로, 박막 결정화를 진행하기에 앞서 형성된 모체(기판 또는 버퍼층)가 박막 결정화 대상 물질과 동일한 결정 구조인 단결정 미세 구조를 갖도록 함으로써, 상대적으로 훨씬 낮은 온도(낮은 활성화 에너지)에서도 원자 재배열(atom rearrangement)을 통해 박막 물질을 단결정화(epitaxy)시킬 수 있게 된다.
즉, 본 발명의 희생층(N)은 상부에 성막되는 그룹3족 질화물 반도체 성장용 시드층(140)의 단결정화를 위해, 최초 성장기판(G) 상부에 시드층(140)과 동일 및/또는 유사 결정 구조를 갖는 단결정 박막으로 형성되는 것이다.
이를 위해, 희생층(N)은 조밀 육방 격자(hexagonal close packed lattice, HCP) 결정 구조를 가진 단결정 물질로 형성될 수 있으며, 희생층(N)은 성장기판(G) 위에서 MBE(molecular beam epitaxy) 또는 MOCVD(metal organic chemical vapor deposition)를 통해 성장된 그룹3족 질화물로 형성되거나, 스퍼터링(sputtering) 또는 MOCVD를 통해 성장된 그룹2족 산화물로 형성될 수 있다. 여기서 희생층(N)으로 이용되는 그룹3족 질화물은 예를 들면, GaN, AlGaN, AlN, InGaN, AlInN, InN, AlNO 및 GaNO를 포함할 수 있고, 그룹2족 산화물은 ZnO, MgZnO를 포함할 수 있으나, 이에 제한되지는 않는다.
성막단계(S120)는 희생층(N) 위에 시드층(140)(seeding layer)을 성막시키는 단계이다.
시드층(140)은 고품질의 그룹3족 질화물 반도체 박막 또는 이로 구성된 발광 소자, 전력반도체 소자 또는 통신용 필터 구조가 성장되도록 촉진하는 것으로, 상술한 희생층(N)과 SPE 메커니즘에 의해 코런덤(corundum) 결정 구조의 단결정 금속 산화물로 형성될 수 있다. 이러한 시드층(140)은 스퍼터링(sputtering), ALD(atomic layer deposition), PLD(pulsed laser deposition) 등의 기법을 통해 기 설정된 두께(예를 들면, 100nm 이하)의 단층 또는 다층으로 성막될 수 있으며, 성막되는 물질은 Al2O3, Cr2O3, V2O3 또는 Fe2O3 등을 포함할 수 있으나, 이에 제한되는 것은 아니다.
한편, 성막단계(S120)에서는 시드층(140)의 코런덤(corundum) 결정 구조의 단결정 미세 구조가 더욱 개선될 수 있도록, 1000℃ 전후의 온도에서 형성된 시드층(140)에 대한 열처리(annealing)가 수행될 수 있다.
접합단계(S130)는 본딩층(130)을 통해 시드층(140)의 일면을 최종 지지기판(110)과 접합시키는 단계이다.
여기서 최종 지지기판(110)은 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법(S100)의 각 단계를 거친 후 시드층(140)과 시드층(140) 상부의 소자 활성층(150)을 지탱(support)하는 기판으로, 본 실시예에서 최종 지지기판(110)은 고방열능(60W/mk 이상)을 가지고, 소자 활성층(150)과 열팽창계수(CTE, ppm 단위)가 동등 또는 유사하며, 고온 소결 공정(sintering processing) 결과 다결정질 미세구조를 가질 수 있는 물질로 형성될 수 있다. 이에 해당하는 물질의 예를 들면, SiNx(90W/mk, 3.7ppm), AlN(170~230W/mk, 4.5 ppm), SiC(300~450W/mk, 4.8 ppm) 또는 Si(149W/mk, 2.6 ppm) 등을 포함할 수 있으나 이에 제한되는 것은 아니다.
종래에는 최초 성장기판(G)과 그룹3족 질화물 반도체 사이의 격자상수(LC) 및 열팽창계수(CTE) 차이에 의해 발생된 열-기계적 기인성 스트레스(thermo-mechanical induced stress) 발생으로 에피택시 웨이퍼의 휨이 발생하지만, 본 발명에서는 최종 지지기판(110)을 시드층(140)의 일면에 본딩층(130)을 통해 강하게 접합시킴으로써 이를 해소할 수 있다. 즉, 최종 지지기판(110)이 접합된 에피택시 웨이퍼의 경우에는 응력이 거의 풀린(stress-relieved) 상태로 웨이퍼 휨(bow)이 거의 제로(0)로 최소화될 수 있으므로, 4인치, 6인치, 8인치 뿐만 아니라 12인치 이상의 웨이퍼 사이즈에도 적용이 가능한 이점이 있다.
보다 상세하게, 접합단계(S130)에서는 시드층(140)의 일면에 제1 본딩층(B1)을 형성시키고, 최종 지지기판(110) 위에 제2 본딩층(B2)을 형성시킨 후, 제1 본딩층(B1)과 제2 본딩층(B2)을 서로 접합시킴으로써 시드층(140)의 일면을 최종 지지기판(110)과 접합시킬 수 있다.
여기서, 본딩층(130)(제1 본딩층(B1)과 제2 본딩층(B2)을 포함함)은 각각 그룹3족 질화물 반도체를 성장시키는 MOCVD 챔버(1000℃ 이상의 온도 및 환원 분위기)에서 물성 변화가 없고 열전도율이 우수한 유전체 물질을 우선적으로 선정하며, 예를 들면, SiO2(0.8ppm), SiNx(3.7ppm), SiCN(3.8-4.8ppm), AlN(4.5ppm), Al2O3(6.8ppm), 비정질 Si(amorphous Si), 더 나아가서는 표면 조도 개선을 위해 SOG(Spin On Glass, 액상 SiO2), HSQ(Hydrogen Silsesquioxane) 등의 FOx(Flowable Oxides)를 포함할 수 있다. 나아가, 본딩층(130)은 Al, W 또는 Mo 등과 같은 금속 또는 이들의 합금으로 형성될 수도 있다.
이에 따라, 본 발명에서는 모든 온도 및 압력에서 가장 안정적인 상(phase)인 코런덤(corundum) 결정 구조의 단결정 금속 산화물 박막으로 형성된 그룹3족 질화물 반도체 성장용 시드층(140)이 고방열능을 가진 최종 지지기판(110) 위에 고내열 본딩 물질층으로 결합함으로써, 700℃ 이상의 고온에서 고품질의 그룹3족 질화물 반도체의 단결정 성장을 가능하게 할 수 있다.
또한, 코런덤 결정 구조의 단결정 금속 산화물 박막으로 형성된 시드층(140) 위에 성장되는 그룹3족 질화물 단결정 박막의 소자 활성층(150))과 최종 지지기판(110)이 동등 또는 유사한 열팽창계수를 가지므로, 성장시에 발생하는 열기인성 스트레스(thermal stress)가 최소화되어 결정결함이 최소화된 소자 활성층을 두껍게 성장시킬 수 있게 된다.
한편, 본 발명의 접합단계(S130)에서는 시드층(140)의 일면에 강화층과 제1 본딩층(B1)을 순서대로 적층 형성시키고, 최종 지지기판(110) 위에 강화층과 제2 본딩층(B2)을 순서대로 적층 형성시킨후, 제1 본딩층(B1)과 제2 본딩층(B2)을 서로 가압하여 본딩층(130)을 형성시킬 수 있다.
여기서 강화층은 지지기판(110)과의 접합력을 강화하고 응축응력을 유발하기 위한 층으로, 강화층은 보다 상세하게 접합 강화층과 응축 응력층을 포함할 수 있다.
접합 강화층은 시드층(140)이 본딩층(130)을 통해 최종 지지기판(110) 위에 접합될 때, 접합력을 강화하기 위해 도입되는 층으로, 접합 강화층을 구성하는 물질은 SiO2, SiNx 등에서 우선적으로 선정하는 것이 바람직하다.
응축 응력층은 응축응력을 유발하는 층으로, 최종 지지기판(110)의 열팽창계수보다 더 큰 값을 갖는 유전체 물질, 예를 들면 AlN(4.6ppm), AlNO(4.6-6.8ppm), Al2O3(6.8ppm), SiC(4.8ppm), SiCN(3.8-4.8ppm), GaN(5.6ppm), GaNO(5.6-6.8ppm) 등의 인장응력을 완화, 즉 응축응력을 유발하는 물질로 구성되는데, 이는 스트레스 조절을 통한 제품의 품질 개선을 유도하는 역할을 한다.
한편, 본 발명에서는 경우에 따라 접합 강화층 또는 응축 응력층이 생략될 수 있으며, 경우에 따라 강화층 전체가 생략되어 시드층(140)의 일면과 본딩층(130)이 직접 접하거나, 최종 지지기판(110)과 본딩층(130)이 직접 접할 수 있다. 이러한 경우는 본딩층(130)으로 최종 지지기판(110)의 열팽창계수보다 큰 물질을 성막하여 접합 기능과 함께 응축응력을 유발하는 구조일 수 있다.
한편, 본 발명의 본딩층(130)에는 양각 또는 음각의 패턴(P)(pattern)이 형성될 수 있다.
도 3 내지 도 5는 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 시드층 또는 제1 본딩층 중 적어도 하나 이상에 양각 또는 음각의 패턴이 형성되는 것을 도시한 것이고, 도 6 내지 도 8은 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 지지기판 또는 또는 제2 본딩층 중 적어도 하나 이상에 양각 또는 음각의 패턴이 형성되는 것을 도시한 것이고, 도 9는 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 제1 본딩층에 형성되는 패턴이 상이한 깊이로 형성되는 것을 도시한 것이고, 도 10은 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 양각 또는 음각의 패턴 형상의 예를 도시한 것이다.
직접 웨이퍼 본딩(direct wafer bonding)의 경우, 엄격한 웨이퍼 표면 거칠기가 요구되며 웨이퍼 휨이 있는 경우 결합력이 약화되는 문제점이 존재한다. 또한, 웨이퍼 본딩 공정 중 본딩층(130) 내부에서 발생된 가스(gas)로 인해 결합력이 약화되거나 후속 공정에서 품질 이슈가 야기되는 문제점도 존재한다.
이에 따라, 본 발명에서는 본딩층(130)을 식각하여 양각 또는 음각의 패턴(P)을 형성하고, 경우에 따라 시드층(140) 또는 최종 지지기판(110)에도 해당 패턴(P)을 형성시키는데, 이러한 패턴(P)을 이용하면 웨이퍼 표면 거칠기 및 웨이퍼 휨에 따라 발생하는 이슈들을 해소할 수 있게 되며, 본딩층(130) 내부에서 발생된 가스의 배출을 용이하게 하여 본딩층(130) 내부에 보이드가 생성되는 것을 방지(void-free)함으로써 본딩층(130)의 결합력을 강화할 수 있다. 나아가 본딩층(130)에 형성된 해당 패턴(P)들에 의해 웨이퍼에 작용하는 열기인성 스트레스도 상당 부분 완화될 수 있다.
보다 상세하게, 본 발명의 접합단계(S130)에서는 다양한 방식으로 본딩층(130), 시드층(140) 또는 최종 지지기판(110)에 상술한 양각 또는 음각의 패턴(P)을 형성시킬 수 있으며, 접합단계(S130)는 시드층(140) 또는 제1 본딩층(B1) 중 적어도 하나 이상에 양각 또는 음각의 패턴(P)을 기 설정된 깊이로 형성시킬 수 있다. 예를 들면, 도 3에 도시된 바와 같이 제1 본딩층(B1)에만 양각 또는 음각의 패턴(P)을 형성시킬 수 있고, 도 4에 도시된 바와 같이 시드층(140)에만 양각 또는 음각의 패턴(P)을 형성시킨 후 해당 패턴(P)을 따라 제1 본딩층(B1)을 형성시킴으로써 시드층(140)과 제1 본딩층(B1)의 패턴(P)들이 서로 교번하도록 형성시킬 수 있으며, 도 5에 도시된 바와 같이 시드층(140)과 제1 본딩층(B1)에 각각 패턴(P)을 형성시키되, 해당 패턴(P)들이 서로 연통되도록 형성시킬 수 있다.
또한, 접합단계(S130)는 최종 지지기판(110) 또는 제2 본딩층(B2) 중 적어도 하나 이상에 양각 또는 음각의 패턴(P)을 기 설정된 깊이로 형성시킬 수 있다. 예를 들면, 도 6에 도시된 바와 같이 제2 본딩층(B2)에만 양각 또는 음각의 패턴(P)을 형성시킬 수 있고, 도 7에 도시된 바와 같이 최종 지지기판(110)에만 양각 또는 음각의 패턴(P)을 형성시킨 후 해당 패턴(P)을 따라 제2 본딩층(B2)을 형성시킴으로써 최종 지지기판(110)과 제2 본딩층(B2)의 패턴(P)들이 서로 교번하도록 형성시킬 수 있으며, 도 8에 도시된 바와 같이 최종 지지기판(110)과 제2 본딩층(B2)에 각각 패턴(P)을 형성시키되, 해당 패턴(P)들이 서로 연통되도록 형성시킬 수 있다.
이때, 도 9에 도시된 바와 같이, 형성되는 양각 또는 음각의 패턴(P)은 제1 본딩층(B1)(또는 제2 본딩층(B2))의 전체를 관통하도록 식각되거나 제1 본딩층(B1)(또는 제2 본딩층(B2))의 일부만을 관통하도록 식각될 수 있으며, 도 10에 도시된 바와 같이 형성되는 패턴(P)의 형상은 예를 들면 양각 또는 음각의 육각형, 원형, 사각형 등의 형상을 가질 수 있으나, 그 형상에 제한되는 것은 아니다.
한편, 본 발명의 제1 본딩층(B1)과 제2 본딩층(B2) 각각은 결합강화층(R), 표면평탄화층(F) 및 접합층(J)을 포함할 수 있다.
도 14는 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 제1 본딩층과 제2 본딩층을 자세히 도시한 것이다.
도 14에 도시된 바와 같이, 결합강화층(R)은 시드층(140) 또는 최종 지지기판(110)과의 결합을 강화하기 위한 것으로, 이러한 결합강화층(R)은 예를 들면, SiOx, SiNx, Cr, Ti, Mo 또는 HMDS를 포함할 수 있다.
표면평탄화층(F)은 시드층(140) 또는 최종 지지기판(110)의 표면의 거칠기를 완화하기 위한 것으로, 이러한 표면평탄화층(F)은 예를 들면, 표면 조도 개선을 위해 SOG(spin on glass), HSQ(hydrogen silsesquioxane) 등의 유동성을 갖는 산화물(flowable oxide; FOx)을 포함할 수 있다.
접합층(J)은 제1 본딩층(B1)과 제2 본딩층(B2)을 서로 접합시켜 시드층(140)과 최종 지지기판(110)을 서로 접합시키기 위한 것으로, 영구성 접합 물질(permanent bonding material)로 마련될 수 있으며, 예를 들면, SiO2(0.8ppm), SiNx(3.7ppm), SiCN(3.8-4.8ppm), AlN(4.5ppm), Al2O3(6.8ppm), 비정질 Si(amorphous Si), 더 나아가서는 표면 조도 개선을 위해 SOG(Spin On Glass, 액상 SiO2), HSQ(Hydrogen Silsesquioxane) 등의 FOx(Flowable Oxides)를 포함할 수 있다. 나아가, 본딩층(130)은 Al, W 또는 Mo 등과 같은 금속 또는 이들의 합금으로 형성될 수도 있다.
상술한 결합강화층(R)과 표면평탄화층(F)은 공정에 따라 도입되거나 삭제될 수 있으며, 결합강화층(R)과 표면평탄화층(F)이 공정에 따라 삭제되는 경우, 접합층(J)이 시드층(140) 또는 최종 지지기판(110)에 직접적으로 성막될 수 있다.
제거단계(S140)는 최초 성장기판(G)의 물질에 따라 레이저 리프트 오프(laser lift off, LLO) 기법 또는 케미컬 리프트 오프(chemical lift off, CLO) 기법을 이용하여 최초 성장기판(G)을 제거하는 단계이다.
여기서 레이저 리프트 오프 기법이란, 균일한 광출력 및 빔 프로파일, 그리고 단일 파장을 갖는 자외선(UV) 레이저 빔을 투명한 최초 성장기판(G) 후면에 조사하여 에피택시(epitaxy) 성장된 층을 최초 성장기판(G)으로부터 분리하는 기법이다. 최초 성장기판(G)이 분리될 때, 최종 지지기판(110)에 전사된 시드층(140) 내부는 스트레스가 완전하게 해소된 상태로, 최종 지지기판(110)과 함께 평탄한(flat) 상태를 유지한다.
또한, 케미컬 리프트 오프 기법이란, (111) 결정면을 갖는 Si 최초 성장기판(G) 후면을 기계적 연마(grinding & polishing)한 후에 남은 박형 Si을 완전히 제거하기 위해 TMAH(tetramethylammonium hydroxide) 또는 HNA(hydrofluoric + nitric + acetic acids) 용액으로 습식 식각하여 최초 성장기판(G)의 Si 물질을 분리 제거하는 기법이다. 최초 성장기판(G)이 분리될 때, 최종 지지기판(110)에 전사된 시드층(140) 내부는 스트레스가 완전하게 해소된 상태로, 최종 지지기판(110)과 함께 평탄한(flat) 상태를 유지한다. 한편, 최초 성장기판(G)을 기계적 연마한 후에 잔류 Si 물질을 제거하기에 앞서, 최종 지지기판(110) 후면에 SiO2, SiNx 등의 보호막을 증착하여 식각 용액으로부터 보호하는 것이 바람직하다.
표면정리단계(S150)는 희생층(N)을 제거한 후, 노출된 시드층(140) 타면의 손상 영역과 오염된 표면 잔류물, 저품질 단결정 박막 영역을 제거함으로써, 시드층(140)의 타면을 노출시키는 단계이다. 여기서 희생층(N) 및 저품질 단결정 박막 영역은 건식 식각(dry etching) 또는 습식 식각(wet etching)을 통해 이루어질 수 있다.
재성장단계(S160)는 노출된 시드층(140)의 타면 위에 전력반도체 소자, 발광 소자 또는 통신용 필터 소자를 위한 그룹3족 질화물계 소자 활성층(150)을 재성장시키는 단계이다.
도 11은 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 제2 본딩층에 패턴이 형성된 후, 시드층 위에 소자 활성층이 재성장되는 것을 도시한 것이고, 도 12는 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 제1 본딩층과 시드층에 패턴이 형성된 후, 시드층 위에 소자 활성층이 재성장되는 것을 도시한 것이고, 도 13은 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 제1 본딩층과 시드층의 패턴에 마스킹 물질이 충진된 후, 시드층 위에 소자 활성층이 재성장되는 것을 도시한 것이다.
한편, 소자 활성층(150)은 그룹3족 질화물 반도체 템플릿의 표면 상태에 따라 다양항 방식으로 성장될 수 있다.
예를 들면, 도 11에 도시된 바와 같이, 제2 본딩층(B2)에만 양각 또는 음각의 패턴(P)이 형성되어, 시드층(140)과 대향하도록 본딩층(130)에 패턴(P)이 형성되는 경우에는, X-Y면의 수평 방향과 Z축의 수직 방향으로의 성장 속도의 적절한 밸런스 조절이 필요하게 된다.
또한, 도 12에 도시된 바와 같이, 시드층(140) 전체를 관통하도록 제1 패턴(P1)이 형성되고, 제1 패턴(P1)에 연통되도록 본딩층(130)(제1 본딩층(B1))에 제2 패턴(P2)이 형성되는 경우에는, air-gap 영역을 merging하기 위해 성장 초기 단계에서는 Z축의 수직 방향보다는 X-Y면의 수평 방향으로의 성장 속도를 더 크게하는 것이 필요하게 된다.
또한, 도 13에 도시된 바와 같이, 시드층(140) 전체를 관통하도록 제1 패턴(P1)이 형성되고, 제1 패턴(P1)에 연통되도록 본딩층(130)(제1 본딩층(B1))에 제2 패턴(P2)이 형성되는 경우에 있어서, 제1 패턴(P1)과 제2 패턴(P2)의 내부에 에어갭(air-gap)을 제거하기 위한 마스킹 물질(M)이 충진되되 해당 마스킹 물질(M)이 시드층(140) 상면에 돌출 형성되는 경우에는, 돌출 형성된 마스킹 물질(M) 사이를 통한 ELOG(epitaxial lateral overgrowth) 성장 기법을 이용할 수 있게 된다. 이때, 마스킹 물질(M)은 SiO2, SiNx 또는 AlN 등으로 마련될 수 있으나, 이에 제한되는 것은 아니다.
한편, 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법(S100)에 따라 제조된 그룹3족 질화물 반도체 템플릿은, 최종적으로 지지기판(110), 본딩층(130) 및 시드층(140)이 적층된 구조를 갖게 되며, 시드층(140) 위에서 소자 활성층(150)이 재성장된 구조를 갖게 된다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제2 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법(S200)에 대해 상세히 설명한다.
도 15는 본 발명의 제2 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법의 순서도이고, 도 16은 본 발명의 제2 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법에 따라 그룹3족 질화물 반도체 템플릿이 제조되는 과정을 도시한 것이다.
도 15 및 도 16에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법(S200)은, 성장단계(S210), 성막단계(S220), 접착단계(S230), 제1 제거단계(S240), 노출단계(S250), 접합단계(S260), 제2 제거단계(S270), 표면정리단계(S280) 및 재성장단계(S290)를 포함한다.
여기서 성장단계(S210) 내지 성막단계(S220)는 상술한 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법(S100)과 동일하므로, 중복 설명은 생략한다.
접착단계(S230)는 접착층(A)을 통해 시드층(140)의 일면을 중간 임시기판(T)과 접착시키는 단계이다.
여기서 중간 임시기판(T)은 후술하는 최종 지지기판(110)과 동등하거나 유사한 열팽창계수(CTE)를 가진 물질로 형성되며, 최종 지지기판(110)과의 열팽창계수의 차이가 최대 2ppm을 넘지 않도록 하는 것이 바람직하다.
종래에는 최초 성장기판(G)과 그룹3족 질화물 반도체 사이의 격자상수(LC) 및 열팽창계수(CTE) 차이에 의해 발생된 열-기계적 기인성 스트레스(thermo-mechanical induced stress) 발생으로 에피택시 웨이퍼의 휨이 발생하지만, 본 발명에서는 중간 임시기판(T)을 시드층(140)의 일면에 접착층(A)을 통해 강하게 접합시킴으로써 이를 해소할 수 있다. 즉, 중간 임시기판(T)이 접착된 에피택시 웨이퍼의 경우에는 응력이 거의 풀린(stress-relieved) 상태로 웨이퍼 휨(bow)이 거의 제로(0)로 최소화될 수 있으므로, 4인치, 6인치, 8인치 뿐만 아니라 12인치 이상의 웨이퍼 사이즈에도 적용이 가능한 이점이 있다.
보다 상세하게, 접착단계(S230)에서는 시드층(140)의 일면에 에피택시 보호층과 제1 접착층(A1)을 순서대로 적층 형성시키고, 중간 임시기판(T) 위에 분리층 및 제2 접착층(A2)을 순서대로 적층 형성시킨 후, 임시적으로 제1 접착층(A1)과 제2 접착층(A2)을 서로 가압하여 접착층(A)을 형성시킬 수 있다. 즉, 접착단계(S230)는 최초 성장기판(G)을 분리시키기 위해 제2 접착층(A2)이 형성된 중간 임시기판(T)을 뒤집어서 제1 접착층(A1)이 형성된 최초 성장기판(G)에 300℃ 미만의 온도에서 가압하여 접착시킬 수 있다.
제1 제거단계(S240)는 최초 성장기판(G)의 물질에 따라 레이저 리프트 오프(laser lift off, LLO) 기법 또는 케미컬 리프트 오프(chemical lift off, CLO) 기법을 이용하여 최초 성장기판(G)을 제거하여 희생층(N)을 노출시키는 단계이다.
노출단계(S250)는 희생층(N)을 제거하여 시드층(140)의 타면을 노출시키는 단계이다. 노출된 시드층(140)의 타면은 국부적으로 손상받은 영역이 반드시 존재하며, 시드층(140) 성장 시에 불가피하게 형성된 다양한 표면 결정결함이 생성된다. 이러한 결정결함과 손상받은 표면은 후술하는 최종 지지기판(110) 접합에 큰 어려움과 품질 이슈를 초래하므로, 이를 개선하기 위해 세라믹 물질 증착 및/또는 CMP(chemical-mechanical polishing) 공정을 통해 표면 평탄화 공정을 수행하는 것이 필수적이다.
접합단계(S260)는 본딩층(130)을 통해 시드층(140)의 타면을 최종 지지기판(110)과 접합시키는 단계이다.
여기서 최종 지지기판(110)은 본 발명의 제2 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법(S200)의 각 단계를 거친 후 시드층(140)과 시드층(140) 상부의 소자 활성층(150)을 지탱(support)하는 기판으로, 본 실시예에서 최종 지지기판(110)은 고방열능(60W/mk 이상)을 가지고, 소자 활성층(150)과 열팽창계수(CTE, ppm 단위)가 동등 또는 유사하며, 고온 소결 공정(sintering processing) 결과 다결정질 미세구조를 가질 수 있는 물질로 형성될 수 있다. 이에 해당하는 물질의 예를 들면, SiNx(90W/mk, 3.7ppm), AlN(170~230W/mk, 4.5 ppm), SiC(300~450W/mk, 4.8 ppm) 또는 Si(149W/mk, 2.6 ppm) 등을 포함할 수 있으나 이에 제한되는 것은 아니다.
종래에는 최초 성장기판(G)과 그룹3족 질화물 반도체 사이의 격자상수(LC) 및 열팽창계수(CTE) 차이에 의해 발생된 열-기계적 기인성 스트레스(thermo-mechanical induced stress) 발생으로 에피택시 웨이퍼의 휨이 발생하지만, 본 발명에서는 최종 지지기판(110)을 시드층(140)의 타면에 본딩층(130)을 통해 강하게 접합시킴으로써 이를 해소할 수 있다. 즉, 최종 지지기판(110)이 접합된 에피택시 웨이퍼의 경우에는 응력이 거의 풀린(stress-relieved) 상태로 웨이퍼 휨(bow)이 거의 제로(0)로 최소화될 수 있으므로, 4인치, 6인치, 8인치 뿐만 아니라 12인치 이상의 웨이퍼 사이즈에도 적용이 가능한 이점이 있다.
보다 상세하게, 접합단계(S260)에서는 시드층(140)의 타면에 제1 본딩층(B1)을 형성시키고, 최종 지지기판(110) 위에 제2 본딩층(B2)을 형성시킨 후, 제1 본딩층(B1)과 제2 본딩층(B2)을 서로 접합시킴으로써 시드층(140)의 타면을 최종 지지기판(110)과 접합시킬 수 있다.
접합단계(S260)의 본딩층(130) 등에 대한 이하의 내용은 상술한 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법(S100)과 동일하므로, 중복 설명은 생략한다.
제2 제거단계(S270)는 중간 임시기판(T)의 물질에 따라 레이저 리프트 오프(laser lift off, LLO) 기법 또는 케미컬 리프트 오프(chemical lift off, CLO) 기법을 이용하여 중간 임시기판(T)을 제거하여 접착층(A)을 노출시키는 단계이다. 중간 임시기판(T)이 분리될 때, 최종 지지기판(110)에 전사된 시드층(140) 내부는 스트레스가 완전하게 해소된 상태로, 최종 지지기판(110)과 함께 평탄한(flat) 상태를 유지한다.
표면정리단계(S280)는 분리층, 접착층(A) 및 에피택시 보호층을 식각하여 제거함으로써 시드층(140)의 일면을 노출시키는 단계이다. 여기서 분리층, 접착층(A) 및 에피택시 보호층은 건식 식각(dry etching) 또는 습식 식각(wet etching)을 통해 이루어질 수 있으며, 중간 임시기판(T) 분리에 따른 손상 영역과 오염된 표면 잔류물, 저품질 단결정 박막 영역도 가능한 완전하게 제거하는 것이 바람직하다.
재성장단계(S290)는 노출된 시드층(140)의 일면 위에 전력반도체 소자, 발광 소자 또는 통신용 필터 소자를 위한 그룹3족 질화물계 소자 활성층(150)을 재성장시키는 단계이다.
재성장단계(S290)의 이하의 내용은 상술한 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법(S100)과 동일하므로, 중복 설명은 생략한다.
한편, 본 발명의 제2 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법(S200)에 따라 제조된 그룹3족 질화물 반도체 템플릿은, 최종적으로 지지기판(110), 본딩층(130) 및 시드층(140)이 적층된 구조를 갖게 되며, 시드층(140) 위에서 소자 활성층(150)이 재성장된 구조를 갖게 된다.
이상에서, 본 발명의 실시예를 구성하는 모든 구성 요소들이 하나로 결합하거나 결합하여 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시 예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다.
또한, 이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재할 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
그리고 이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
S100 : 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법
S110 : 성장단계
S120 : 성막단계
S130 : 접합단계
S140 : 제거단계
S150 : 표면정리단계
S160 : 재성장단계
S200 : 본 발명의 제2 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법
S210 : 성장단계
S220 : 성막단계
S230 : 접착단계
S240 : 제1 제거단계
S250 : 노출단계
S260 : 접합단계
S270 : 제2 제거단계
S280 : 표면정리단계
S290 : 재성장단계
110 : 지지기판
130 : 본딩층
140 : 시드층
150 : 소자 활성층
G : 성장기판
T : 임시기판
N : 희생층
B1 : 제1 본딩층
B2 : 제2 본딩층
R : 결합강화층
F : 표면평탄화층
J : 접합층
P : 패턴
P1 : 제1 패턴
P2 : 제2 패턴
M : 마스킹 물질
A : 접착층
A1 : 제1 접착층
A2 : 제2 접착층
S110 : 성장단계
S120 : 성막단계
S130 : 접합단계
S140 : 제거단계
S150 : 표면정리단계
S160 : 재성장단계
S200 : 본 발명의 제2 실시예에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법
S210 : 성장단계
S220 : 성막단계
S230 : 접착단계
S240 : 제1 제거단계
S250 : 노출단계
S260 : 접합단계
S270 : 제2 제거단계
S280 : 표면정리단계
S290 : 재성장단계
110 : 지지기판
130 : 본딩층
140 : 시드층
150 : 소자 활성층
G : 성장기판
T : 임시기판
N : 희생층
B1 : 제1 본딩층
B2 : 제2 본딩층
R : 결합강화층
F : 표면평탄화층
J : 접합층
P : 패턴
P1 : 제1 패턴
P2 : 제2 패턴
M : 마스킹 물질
A : 접착층
A1 : 제1 접착층
A2 : 제2 접착층
Claims (21)
- 성장기판 위에 희생층을 성장시키는 성장단계;
상기 희생층 위에 시드층을 형성시키는 성막단계;
본딩층을 통해 상기 시드층의 일면을 지지기판과 접합시키는 접합단계;
상기 성장기판을 제거하는 제거단계; 및
상기 희생층을 제거하여 상기 시드층의 타면을 노출시키는 표면정리단계를 포함하고,
상기 시드층은,
코런덤(corundum) 결정 구조의 단결정 금속 산화물로 형성되는 것을 특징으로 하는, 그룹3족 질화물 반도체 템플릿의 제조 방법. - 청구항 1에 있어서,
노출된 상기 시드층의 타면 위에 소자 활성층을 재성장시키는 재성장단계를 더 포함하는, 그룹3족 질화물 반도체 템플릿의 제조 방법. - 청구항 1에 있어서,
상기 희생층은,
조밀 육방 격자(hexagonal close packed lattice, HCP) 결정 구조를 가진 단결정 물질로 형성되는 것을 특징으로 하는, 그룹3족 질화물 반도체 템플릿의 제조 방법. - 청구항 3에 있어서,
상기 성막단계는,
형성된 상기 시드층에 대한 열처리를 수행하는 것을 특징으로 하는, 그룹3족 질화물 반도체 템플릿의 제조 방법. - 청구항 1에 있어서,
상기 접합단계는,
상기 시드층의 일면에 제1 본딩층을 형성시키고, 상기 지지기판 위에 제2 본딩층을 형성시킨 후, 상기 제1 본딩층과 상기 제2 본딩층을 서로 접합시킴으로써 상기 시드층의 일면을 상기 지지기판과 접합시키는 것을 특징으로 하는, 그룹3족 질화물 반도체 템플릿의 제조 방법. - 청구항 5에 있어서,
상기 접합단계는,
상기 시드층 또는 상기 제1 본딩층 중 적어도 하나 이상에 양각 또는 음각의 패턴을 기 설정된 깊이로 형성시키는 것을 특징으로 하는, 그룹3족 질화물 반도체 템플릿의 제조 방법. - 청구항 5에 있어서,
상기 접합단계는,
상기 지지기판 또는 상기 제2 본딩층 중 적어도 하나 이상에 양각 또는 음각의 패턴을 기 설정된 깊이로 형성시키는 것을 특징으로 하는, 그룹3족 질화물 반도체 템플릿의 제조 방법. - 청구항 6에 있어서,
상기 접합단계는,
상기 시드층에 제1 패턴을 형성시키고, 상기 제1 본딩층에 제2 패턴을 형성시키며,
상기 제1 패턴은,
상기 시드층을 관통하도록 형성되되 상기 제2 패턴과 연통되도록 형성되는 것을 특징으로 하는, 그룹3족 질화물 반도체 템플릿의 제조 방법. - 청구항 8에 있어서,
상기 제1 패턴과 상기 제2 패턴에는,
에어갭(air-gap)을 제거하기 위한 마스킹 물질이 충진되는 것을 특징으로 하는, 그룹3족 질화물 반도체 템플릿의 제조 방법. - 청구항 5에 있어서,
상기 제1 본딩층과 상기 제2 본딩층 각각은,
상기 시드층 또는 상기 지지기판과의 결합을 강화하기 위한 결합강화층과, 상기 시드층 또는 상기 지지기판의 표면의 거칠기를 완화하기 위한 표면평탄화층과, 상기 시드층과 상기 지지기판을 서로 접합시키기 위한 접합층을 포함하는, 그룹3족 질화물 반도체 템플릿의 제조 방법. - 성장기판 위에 희생층을 성장시키는 성장단계;
상기 희생층 위에 시드층을 형성시키는 성막단계;
접착층을 통해 상기 시드층의 일면을 임시기판과 접착시키는 접착단계;
상기 성장기판을 제거하는 제1 제거단계;
상기 희생층을 제거하여 상기 시드층의 타면을 노출시키는 노출단계;
본딩층을 통해 상기 시드층의 타면을 지지기판과 접합시키는 접합단계;
상기 임시기판을 제거하는 제2 제거단계; 및
상기 접착층을 제거하여 상기 시드층의 일면을 노출시키는 표면정리단계를 포함하고,
상기 시드층은,
코런덤(corundum) 결정 구조의 단결정 금속 산화물로 형성되는 것을 특징으로 하는, 그룹3족 질화물 반도체 템플릿의 제조 방법. - 청구항 11에 있어서,
노출된 상기 시드층의 일면 위에 소자 활성층을 재성장시키는 재성장단계를 더 포함하는, 그룹3족 질화물 반도체 템플릿의 제조 방법. - 청구항 11에 있어서,
상기 희생층은,
조밀 육방 격자(hexagonal close packed lattice, HCP) 결정 구조를 가진 단결정 물질로 형성되는 것을 특징으로 하는, 그룹3족 질화물 반도체 템플릿의 제조 방법. - 청구항 13에 있어서,
상기 성막단계는,
형성된 상기 시드층에 대한 열처리를 수행하는 것을 특징으로 하는, 그룹3족 질화물 반도체 템플릿의 제조 방법. - 청구항 13에 있어서,
상기 접합단계는,
상기 시드층의 타면에 제1 본딩층을 형성시키고, 상기 지지기판 위에 제2 본딩층을 형성시킨 후, 상기 제1 본딩층과 상기 제2 본딩층을 서로 접합시킴으로써 상기 시드층의 타면을 상기 지지기판과 접합시키는 것을 특징으로 하는, 그룹3족 질화물 반도체 템플릿의 제조 방법. - 청구항 15에 있어서,
상기 접합단계는,
상기 시드층 또는 상기 제1 본딩층 중 적어도 하나 이상에 양각 또는 음각의 패턴을 기 설정된 깊이로 형성시키는 것을 특징으로 하는, 그룹3족 질화물 반도체 템플릿의 제조 방법. - 청구항 15에 있어서,
상기 접합단계는,
상기 지지기판 또는 상기 제2 본딩층 중 적어도 하나 이상에 양각 또는 음각의 패턴을 기 설정된 깊이로 형성시키는 것을 특징으로 하는, 그룹3족 질화물 반도체 템플릿의 제조 방법. - 청구항 16에 있어서,
상기 접합단계는,
상기 시드층에 제1 패턴을 형성시키고, 상기 제1 본딩층에 제2 패턴을 형성시키며,
상기 제1 패턴은,
상기 시드층을 관통하도록 형성되되 상기 제2 패턴과 연통되도록 형성되는 것을 특징으로 하는, 그룹3족 질화물 반도체 템플릿의 제조 방법. - 청구항 18에 있어서,
상기 제1 패턴과 상기 제2 패턴에는,
에어갭(air-gap)을 제거하기 위한 마스킹 물질이 충진되는 것을 특징으로 하는, 그룹3족 질화물 반도체 템플릿의 제조 방법. - 청구항 15에 있어서,
상기 제1 본딩층과 상기 제2 본딩층 각각은,
상기 시드층 또는 상기 지지기판과의 결합을 강화하기 위한 결합강화층과, 상기 시드층 또는 상기 지지기판의 표면의 거칠기를 완화하기 위한 표면평탄화층과, 상기 시드층과 상기 지지기판을 서로 접합시키기 위한 접합층을 포함하는, 그룹3족 질화물 반도체 템플릿의 제조 방법. - 청구항 1 내지 청구항 20 중에 선택된 어느 한 항에 따른 그룹3족 질화물 반도체 템플릿의 제조 방법에 의해 제조된 그룹3족 질화물 반도체 템플릿.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220088896A KR20240011442A (ko) | 2022-07-19 | 2022-07-19 | 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 따라 제조된 그룹3족 질화물 반도체 템플릿 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220088896A KR20240011442A (ko) | 2022-07-19 | 2022-07-19 | 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 따라 제조된 그룹3족 질화물 반도체 템플릿 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240011442A true KR20240011442A (ko) | 2024-01-26 |
Family
ID=89714739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220088896A KR20240011442A (ko) | 2022-07-19 | 2022-07-19 | 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 따라 제조된 그룹3족 질화물 반도체 템플릿 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20240011442A (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102122846B1 (ko) | 2013-09-27 | 2020-06-15 | 서울바이오시스 주식회사 | 질화물 반도체 성장 방법, 이를 이용한 반도체 제조용 템플릿 제조 방법 및 반도체 발광 소자 제조 방법 |
-
2022
- 2022-07-19 KR KR1020220088896A patent/KR20240011442A/ko unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102122846B1 (ko) | 2013-09-27 | 2020-06-15 | 서울바이오시스 주식회사 | 질화물 반도체 성장 방법, 이를 이용한 반도체 제조용 템플릿 제조 방법 및 반도체 발광 소자 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102403038B1 (ko) | 가공된 기판과 통합된 전자 전력 디바이스 | |
| JP5441297B2 (ja) | Ｉｉｉ−ｖ族発光デバイス | |
| US7732301B1 (en) | Bonded intermediate substrate and method of making same | |
| KR101007273B1 (ko) | 배제 영역을 가지지 않는 에피택시를 위한 구조의 제조방법 | |
| KR101478977B1 (ko) | 글라스 접합층을 이용한 반도체 구조들 및 디바이스들의 제조 방법들 및 이와 같은 방법들에 의해 형성되는 반도체 구조들 및 디바이스들 | |
| US20110117726A1 (en) | Bonded intermediate substrate and method of making same | |
| US10796905B2 (en) | Manufacture of group IIIA-nitride layers on semiconductor on insulator structures | |
| EP3080834B1 (en) | Stress mitigating amorphous sio2 interlayer | |
| JP5133927B2 (ja) | 化合物半導体基板 | |
| TWI569444B (zh) | 高品質ＧａＮ高電壓矽異質結構場效電晶體 | |
| EP4306689A1 (en) | Seed substrate for epitaxial growth use and method for manufacturing same, and semiconductor substrate and method for manufacturing same | |
| JP2009117583A (ja) | 窒化物半導体素子の製造方法、窒化物半導体結晶成長基板、結晶成長基板保持基板及び接着材 | |
| KR20150000753A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| KR20240011442A (ko) | 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 따라 제조된 그룹3족 질화물 반도체 템플릿 | |
| KR102607671B1 (ko) | 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 의해 제조된 그룹3족 질화물 반도체 템플릿 | |
| KR102597905B1 (ko) | 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 의해 제조된 그룹3족 질화물 반도체 템플릿 | |
| KR102615808B1 (ko) | 그룹3족 질화물 반도체 템플릿 제조 방법 및 이에 따라 제조된 반도체 템플릿 | |
| KR102649705B1 (ko) | 본딩층의 품질이 개선된 그룹3족 질화물 반도체 템플릿의 제조 방법 | |
| KR102615809B1 (ko) | 전력반도체 소자용 그룹3족 질화물 반도체 템플릿 | |
| KR102615811B1 (ko) | 케미컬 리프트 오프 기법을 이용한 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 의해 제조된 그룹3족 질화물 반도체 템플릿 | |
| KR102615810B1 (ko) | 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법 | |
| KR20240030199A (ko) | 그룹3족 질화물 전력반도체 소자의 제조 방법 및 이에 따라 제조된 그룹3족 질화물 전력반도체 소자 | |
| KR20220046830A (ko) | 알루미늄질화물 템플릿을 제조하는 방법 | |
| KR20240067808A (ko) | 그룹3족 질화물 반도체 템플릿의 제조 방법 | |
| KR20240061586A (ko) | 반도체 성장용 템플릿을 이용한 전력반도체 소자 제조 방법 |