KR20240010158A - Zq 교정이 가능한 pam-4 송신기 - Google Patents

Zq 교정이 가능한 pam-4 송신기 Download PDF

Info

Publication number
KR20240010158A
KR20240010158A KR1020220087341A KR20220087341A KR20240010158A KR 20240010158 A KR20240010158 A KR 20240010158A KR 1020220087341 A KR1020220087341 A KR 1020220087341A KR 20220087341 A KR20220087341 A KR 20220087341A KR 20240010158 A KR20240010158 A KR 20240010158A
Authority
KR
South Korea
Prior art keywords
impedance
chip
pam
driver
pull
Prior art date
Application number
KR1020220087341A
Other languages
English (en)
Other versions
KR102636020B1 (ko
Inventor
김철우
김성철
심진철
최종혁
소준섭
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020220087341A priority Critical patent/KR102636020B1/ko
Publication of KR20240010158A publication Critical patent/KR20240010158A/ko
Application granted granted Critical
Publication of KR102636020B1 publication Critical patent/KR102636020B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/12—Compensating for variations in line impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명에 따르면, 복수의 트랜지스터를 포함하고, 상기 복수의 트랜지스터 중 적어도 하나를 구동하여 4-레벨을 갖는 PAM-4 신호를 생성하도록 구성되는 드라이버; 상기 드라이버의 출력단과 온-칩 구조를 갖도록 연결되는 적어도 하나의 온-칩 임피던스; 상기 드라이버의 출력단과 오프-칩 구조를 갖도록 연결되는 오프-칩 임피던스; 및 상기 드라이버의 출력단과 상기 적어도 하나의 온-칩 임피던스 사이에 연결되고, 상기 4-레벨에 따라 온 또는 오프되는 적어도 하나의 스위치를 포함하고, 상기 적어도 하나의 온-칩 임피던스가 상기 4-레벨 각각에 대하여 온 또는 오프되는 것에 기초하여 상기 드라이버의 출력단의 출력 임피던스가 교정되는 PAM-4 송신기이다.

Description

ZQ 교정이 가능한 PAM-4 송신기{PAM-4 TRANSMITTER WITH ZQ CALIBRATION}
본 발명은 ZQ 교정이 가능한 PAM-4 송신기에 관한 것이다.
데이터 전송량의 증가에 따라, 0과 1의 2개의 레벨을 이용하는 NRZ(Non-Return-to-Zero) 변조 방식을 벗어나 00, 01, 10, 11의 4개의 레벨을 이용하는 PAM-4(Pulse Amplitude Modulation-4) 변조 방식이 각광받고 있다.
PAM-4 변조 방식을 이용하면 하나의 UI(Unit Interval)에 2-비트의 신호를 송수신할 수 있어 동일 주파수에서 NRZ 변조 방식 대비 2배의 데이터를 송수신할 수 있다는 이점이 있다. 그러나, 이와 동시에 전압 마진이 1/3 만큼 작아지게 되며, 여러 노이즈, 채널 간 간섭, 신호 반사(Reflection) 등에 대해 신호의 무결성을 보장하기 어려워진다는 문제가 있다.
이와 같은 고속의 데이터 송수신에서 발생하는 신호의 반사를 최소화하기 위해서는 드라이버의 출력 임피던스 값인 ZQ를 정확한 값(50Ω)으로 만드는 것이 중요하다. 기존의 NRZ 송신기에서는 정밀한 오프-칩(off-chip) 수동 저항을 이용하여 송신기 드라이버의 출력 임피던스 교정을 수행하였으며, PAM-4 변조 방식의 송신기 드라이버에서는 여러 전압 레벨에 대해서 ZQ 교정을 수행하였다.
대한민국 등록특허 제10-2203390호 대한민국 공개특허 제10-2021-0063435호
본 발명은 상술한 과제를 해결하기 위한 것으로서, 본 발명의 목적은　PAM-4 신호의 각 레벨에 대하여 ZQ 교정이 가능한 PAM-4 송신기를 제공하는 데 있다.
본 발명의 일 실시예로, 복수의 트랜지스터를 포함하고, 상기 복수의 트랜지스터 중 적어도 하나를 구동하여 4-레벨을 갖는 PAM-4 신호를 생성하도록 구성되는 드라이버; 상기 드라이버의 출력단과 온-칩 구조를 갖도록 연결되는 적어도 하나의 온-칩 임피던스; 상기 드라이버의 출력단과 오프-칩 구조를 갖도록 연결되는 오프-칩 임피던스; 및 상기 드라이버의 출력단과 상기 적어도 하나의 온-칩 임피던스 사이에 연결되고, 상기 4-레벨에 따라 온 또는 오프되는 적어도 하나의 스위치를 포함하고, 상기 적어도 하나의 온-칩 임피던스가 상기 4-레벨 각각에 대하여 온 또는 오프되는 것에 기초하여 상기 드라이버의 출력단의 출력 임피던스가 교정되는 PAM-4 송신기이다.
예를 들어, 상기 복수의 트랜지스터는: 상기 4-레벨 중 논리 '11'에 대응되는 PAM-4 신호를 출력하기 위한 제1 풀업 트랜지스터; 상기 4-레벨 중 논리 '00'에 대응되는 PAM-4 신호를 출력하기 위한 제1 풀다운 트랜지스터; 상기 4-레벨 중 논리 '10'에 대응되는 PAM-4 신호를 출력하기 위한 제2 풀업 트랜지스터 및 제2 풀다운 트랜지스터; 및 상기 4-레벨 중 논리 '01'에 대응되는 PAM-4 신호를 출력하기 위한 제3 풀업 트랜지스터 및 제3 풀다운 트랜지스터를 포함할 수 있다.
예를 들어, 상기 4-레벨 중 논리 '10' 또는 논리 '01'에 대응되는 PAM-4 신호를 출력할 경우, 상기 적어도 하나의 온-칩 임피던스 중 어느 하나는 상기 적어도 하나의 스위치에 의해 상기 드라이버의 출력단에 연결될 수 있다.
예를 들어, 상기 적어도 하나의 온-칩 임피던스와 상기 오프-칩 임피던스는 병렬로 연결될 수 있다.
예를 들어, 상기 적어도 하나의 온-칩 임피던스는 제1 온-칩 임피던스 및 상기 제1 온-칩 임피던스와 다른 임피던스 크기를 갖는 제2 온-칩 임피던스를 포함할 수 있다.
예를 들어, 상기 제2 풀업 트랜지스터의 출력 임피던스는 상기 제1 온-칩 임피던스와 연결될 때 상기 드라이버의 출력단의 전압이 상기 논리 '10'에 대응되는 전압 레벨을 갖도록 교정될 수 있다.
예를 들어, 상기 제3 풀업 트랜지스터의 출력 임피던스는 상기 제2 온-칩 임피던스와 연결될 때 상기 드라이버의 출력단의 전압이 상기 논리 '01'에 대응되는 전압 레벨을 갖도록 교정될 수 있다.
본 발명의 다른 일 실시예로, 각각이 4-레벨을 갖는 PAM-4 신호를 생성하도록 구성되는 복수의 드라이버; 및 상기 복수의 드라이버에 연결되어 상기 복수의 드라이버 각각의 출력단의 임피던스를 교정하도록 구성되는 교정 회로를 포함하고, 상기 교정 회로는: 상기 복수의 드라이버 각각과 동일한 구조를 갖도록 구성된 복제 드라이버; 상기 복제 드라이버의 출력단과 온-칩 구조를 갖도록 연결되는 적어도 하나의 온-칩 임피던스; 상기 복제 드라이버의 출력단과 오프-칩 구조를 갖도록 연결되는 오프-칩 임피던스; 및 상기 적어도 하나의 온-칩 임피던스가 상기 4-레벨 각각에 대하여 온 또는 오프될 경우 상기 복제 드라이버의 출력단의 임피던스를 계산하고, 계산된 값에 기초하여 상기 복수의 드라이버에 상기 복수의 드라이버 각각의 출력단의 임피던스를 교정하기 위한 제어 신호를 인가하는 임피던스 교정부를 포함하는 PAM-4 송신기이다.
예를 들어, 상기 적어도 하나의 온-칩 임피던스와 상기 오프-칩 임피던스는 병렬로 연결될 수 있다.
예를 들어, 상기 복수의 드라이버의 출력단의 임피던스는 상기 제어 신호에 기초하여 상기 복수의 드라이버의 출력단의 전압이 상기 4-레벨에 대응되는 전압 레벨을 갖도록 교정될 수 있다.
본 발명에 의하면, PAM-4 신호의 각 레벨에 대하여 ZQ 교정이 가능한 PAM-4 송신기가 제공될 수 있다.
또한, 온-칩 임피던스를 활용하여 칩 패드의 사용을 줄이면서, 온-칩 임피던스를 오프-칩 임피던스와 병렬로 연결함으로써 보다 공정 변동에 강인할 수 있다.
또한, 신호 반사가 최소화되어 신호의 무결성이 확보될 수 있다.
도 1은 본 발명의 일 실시예에 따른 PAM-4 송신기를 나타낸 것이다.
도 2는 본 발명의 일 실시예에 따른 '11' 레벨에서의 출력 임피던스 교정을 설명하기 위한 것이다.
도 3a 내지 도 3b는 본 발명의 일 실시예에 따른 '10' 레벨에서의 출력 임피던스 교정을 설명하기 위한 것이다.
도 4a 내지 도 4b는 본 발명의 일 실시예에 따른 '01' 레벨에서의 출력 임피던스 교정을 설명하기 위한 것이다.
도 5는 본 발명의 일 실시예에 따른 '00' 레벨에서의 회로 동작을 설명하기 위한 것이다.
도 6은 본 발명의 다른 일 실시예에 따른 PAM-4 송신기를 나타낸 것이다.
도 7은 본 발명의 일 실시예에 따른 교정 회로를 나타낸 것이다.
도 8은 본 발명의 일 실시예에 따른 복제 드라이버의 회로도이다.
도 9는 본 발명의 일 실시예에 따른 PAM-4 신호 생성 방법의 순서도이다.
도 10 및 도 11은 본 발명의 다양한 실시예들에 따른 PAM-4 송신기 동작에 따른 시뮬레이션 결과를 도시한 것이다.
이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 본 발명의 일 실시예에 따른 PAM-4 송신기를 나타낸 것이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 PAM-4 송신기(100)는 온-칩(on-chip) 회로(120) 및 오프-칩(off-chip) 임피던스(Zoff)를 포함한다.
온-칩 회로(120)는 반도체 IC(Integrated Circuit) 회로를 의미하며, IC 회로가 구비되는 베이스 기판(예를 들어, PCB(Printed Circuit Board) 등)과 구별될 수 있다. 온-칩 회로(120)는 드라이버(140), 적어도 하나의 스위치(160) 및 적어도 하나의 온-칩 임피던스(180)를 포함한다.
드라이버(140)는 복수의 트랜지스터를 포함하고, 복수의 트랜지스터 중 적어도 하나를 구동하여 4-레벨을 갖는 PAM-4 신호를 생성하도록 구성된다. PAM-4 신호가 나타내는 4-레벨은 디지털의 관점에서 논리 '11', '10', '01' 및 '00' 중 어느 하나에 대응될 수 있고, 아날로그의 관점에서는 상술한 4개의 논리 값들 중 어느 하나로 설정된 전압 레벨에 대응될 수 있다. 드라이버(140)의 출력단, 즉 출력 노드(nout)는 적어도 하나의 온-칩 임피던스(180) 및 오프-칩 임피던스(Zoff)에 연결된다.
복수의 트랜지스터는 각각이 출력 노드(nout)에 연결되며, 게이트를 기준으로 일 단이 출력 노드(nout)에 연결되고 타 단이 구동 전압 단자에 연결되는 풀업(pull-up) 트랜지스터와, 일 단이 접지에 연결되고 타 단이 출력 노드(nout)에 연결되는 풀다운(pull-down) 트랜지스터로 분류될 수 있다. 도 1에서는 복수의 트랜지스터가 6개인 것으로 도시되었으나, 본 발명의 다양한 실시예들에 따른 드라이버(140)는 이에 한정되지 않고, PAM-4 신호를 생성할 수 있는 다양한 개수 및 연결 관계를 갖는 복수의 트랜지스터를 포함할 수 있을 것이다.
풀업 트랜지스터는 제1 내지 제3 풀업 트랜지스터(PU1 내지 PU3)를 포함할 수 있고, 풀다운 트랜지스터는 제1 내지 제3 풀다운 트랜지스터(PD1 내지 PD3)를 포함할 수 있다. 비록 도시되지는 않았으나, 상술한 복수의 트랜지스터는 각각의 게이트에 인가되는 구동 신호에 기초하여 턴 온되거나 턴 오프될 수 있다. 제1 내지 제3 풀업 트랜지스터(PU1 내지 PU3) 및 제1 내지 제3 풀다운 트랜지스터(PD1 내지 PD3) 각각은 상술한 4-레벨 중 어느 하나의 레벨에 대응되어 동작할 수 있다.
예를 들어, 제1 풀업 트랜지스터(PU1)는 4-레벨 중 논리 '11'에 대응되는 PAM-4 신호를 출력하도록 동작할 수 있다.
예를 들어, 제1 풀다운 트랜지스터(PD1)는 4-레벨 중 논리 '00'에 대응되는 PAM-4 신호를 출력하도록 동작할 수 있다.
예를 들어, 제2 풀업 트랜지스터(PU2) 및 제2 풀다운 트랜지스터(PD2)는 4-레벨 중 논리 '10'에 대응되는 PAM-4 신호를 출력하도록 동작할 수 있다.
예를 들어, 제3 풀업 트랜지스터(PU3) 및 제3 풀다운 트랜지스터(PD3)는 4-레벨 중 논리 '01'에 대응되는 PAM-4 신호를 출력하도록 동작할 수 있다.
상술한 바와 같이 복수의 트랜지스터가 각각의 레벨에서만 동작하므로, PAM-4 송신기(100)의 출력 신호의 선형성이 개선될 수 있다.
적어도 하나의 스위치(160)는 드라이버(140)의 출력단과 적어도 하나의 온-칩 임피던스(180) 사이에 연결되고, 4-레벨에 따라 각각이 온 또는 오프된다. 적어도 하나의 스위치(160)는 적어도 하나의 온-칩 임피던스(180)에 대응되는 개수만큼 구비될 수 있다. 적어도 하나의 스위치(160)는 적어도 하나의 온-칩 임피던스(180) 중 하나와 연결되는 제1 스위치(SW1) 및 적어도 하나의 온-칩 임피던스(180) 중 다른 하나와 연결되는 제2 스위치(SW2)를 포함한다.
적어도 하나의 온-칩 임피던스(180)는 드라이버(140)의 출력단과 온-칩 구조를 갖도록 연결되되, 적어도 하나의 스위치(160)에 의해 4-레벨 중 어느 레벨의 PAM-4 신호를 생성하는지 여부에 따라 출력단에 선택적으로 연결되어 출력 노드(nout)의 임피던스를 교정하는데 사용된다. 여기서, 온-칩 구조를 갖는 것은 상술한 IC 회로에 포함되는 것임을 의미할 수 있다.
적어도 하나의 온-칩 임피던스(180)는 제1 스위치(SW1)에 연결되는 제1 온-칩 임피던스(Zon1) 및 제1 온-칩 임피던스(Zon1)와 다른 임피던스 크기를 갖고 제2 스위치(SW2)에 연결되는 제2 온-칩 임피던스(Zon2)를 포함한다.
오프-칩 임피던스(Zoff)는 드라이버(140)의 출력단과 오프-칩 구조를 갖도록 연결된다. 여기서, 오프-칩 구조를 갖는 것은 상술한 IC 회로에는 포함되지 않으나, 베이스 기판에 포함되는 것임을 의미할 수 있다. 따라서, 오프-칩 임피던스(Zoff)는 별도의 포트(P)를 통해 출력단과 연결된다. 오프-칩 임피던스(Zoff)는 특성 임피던스(이하 Z0)와 동일한 크기를 가질 수 있다.
적어도 하나의 온-칩 임피던스(180)와 오프-칩 임피던스(Zoff)는 서로 병렬로 연결된다. 이에 따라, 온-칩 임피던스에 공정 변동에 따른 예측할 수 없는 임피던스 변화(±△Z)가 발생하더라도 오프-칩 임피던스(Zoff)와의 병렬화를 통해 그 영향이 줄어들 수 있다.
일 실시예에 따른 PAM-4 송신기(100)에 포함된 드라이버(140)의 출력단의 출력 임피던스는 상술한 적어도 하나의 온-칩 임피던스(180)가 4-레벨 각각에 대하여 온 또는 오프되는 것에 기초하여 교정될 수 있다. 본 발명에서, 출력 임피던스의 교정은 출력 임피던스가 특성 임피던스와 동일한 크기를 갖도록 교정하는 것을 의미할 수 있고, 구체적으로는 드라이버(140)에 포함된 복수의 트랜지스터의 출력 임피던스가 교정되는 것을 의미할 수 있다. 이하에서는, PAM-4 송신기(100)의 출력 임피던스 교정에 대하여 보다 상세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 '11' 레벨에서의 출력 임피던스 교정을 설명하기 위한 것이다.
도 2를 참조하면, 드라이버(140)가 논리 '11'에 대응되는 PAM-4 신호를 출력하고자 하는 경우, 제1 풀업 트랜지스터(PU1)가 온된다. 또한, 적어도 하나의 스위치(160)는 모두 오프되며 이에 따라 적어도 하나의 온-칩 임피던스(180)는 모두 출력 노드(nout)에 연결되지 않는다. 따라서, 오프-칩 임피던스(Zoff)만이 출력 노드(nout)에 연결된다.
논리 '11'은 가장 높은 레벨의 PAM-4 신호이므로, 출력 노드(nout)의 출력 전압 또한 가장 높은 크기를 가질 수 있다. 예를 들어, 드라이버(140)의 구동 전압이 VDDQ이고 논리 '11'에 대응되는 출력 전압의 크기가 VDDQ/2로 설정된 경우, 제1 풀업 트랜지스터(PU1)의 출력 임피던스가 출력 전압이 VDDQ/2의 크기를 갖도록 교정될 수 있다.
예를 들어, 오프-칩 임피던스(Zoff)가 Z0와 동일한 크기를 가질 경우, 제1 풀업 트랜지스터(PU1)도 Z0를 가지도록 교정될 수 있다. 이 경우 전압 분배에 의해 출력 전압이 VDDQ/2가 될 수 있다.
도 3a 내지 도 3b는 본 발명의 일 실시예에 따른 '10' 레벨에서의 출력 임피던스 교정을 설명하기 위한 것이다.
도 3a를 참조하면, 드라이버(140)가 논리 '10'에 대응되는 PAM-4 신호를 출력하고자 하는 경우, 먼저 제2 풀업 트랜지스터(PU2)가 온된다. 또한, 제1 스위치(SW1)가 온되어 제1 온-칩 임피던스(Zon1)가 출력 노드(nout)에 연결된다. 따라서, 제1 온-칩 임피던스(Zon1) 및 오프-칩 임피던스(Zoff)가 출력 노드(nout)에 연결된다.
논리 '10'은 논리 '11' 다음 레벨의 PAM-4 신호이므로, 출력 노드(nout)의 출력 전압은 두 번째로 높은 크기를 가질 수 있다. 예를 들어, 논리 '10'에 대응되는 출력 전압의 크기가 VDDQ/3으로 설정된 경우, 제2 풀업 트랜지스터(PU2)의 출력 임피던스가 출력 전압이 VDDQ/3의 크기를 갖도록 교정될 수 있다.
예를 들어, 오프-칩 임피던스(Zoff)가 Z0와 동일한 크기를 가지고 제1 온-칩 임피던스(Zon1)가 3Z0의 크기를 가지는 경우, 제2 풀업 트랜지스터(PU2)는 3Z0/2를 가지도록 교정될 수 있다. 이 경우 전압 분배에 의해 출력 전압이 VDDQ/3이 될 수 있다.
이후, 제2 풀다운 트랜지스터(PD2)가 순차적으로 온된다. 또한, 제1 스위치(SW1)는 오프되어 오프-칩 임피던스(Zoff)만이 출력 노드(nout)에 연결된다. 이때 제2 풀다운 트랜지스터(PD2)는 전압 분배에 의해 출력 전압이 VDDQ/3이 되는 값인 3Z0를 가지도록 교정될 수 있다.
도 4a 내지 도 4b는 본 발명의 일 실시예에 따른 '01' 레벨에서의 출력 임피던스 교정을 설명하기 위한 것이다.
도 4a를 참조하면, 드라이버(140)가 논리 '01'에 대응되는 PAM-4 신호를 출력하고자 하는 경우, 먼저 제3 풀업 트랜지스터(PU3)가 온된다. 또한, 제2 스위치(SW2)가 온되어 제2 온-칩 임피던스(Zon2)가 출력 노드(nout)에 연결된다. 따라서, 제2 온-칩 임피던스(Zon2) 및 오프-칩 임피던스(Zoff)가 출력 노드(nout)에 연결된다.
논리 '01'은 논리 '10' 다음 레벨의 PAM-4 신호이므로, 출력 노드(nout)의 출력 전압은 세 번째로 높은 크기를 가질 수 있다. 예를 들어, 논리 '01'에 대응되는 출력 전압의 크기가 VDDQ/6으로 설정된 경우, 제3 풀업 트랜지스터(PU3)의 출력 임피던스가 출력 전압이 VDDQ/6의 크기를 갖도록 교정될 수 있다.
예를 들어, 오프-칩 임피던스(Zoff)가 Z0와 동일한 크기를 가지고 제2 온-칩 임피던스(Zon2)가 3Z0/2의 크기를 가지는 경우, 제3 풀업 트랜지스터(PU3)는 3Z0를 가지도록 교정될 수 있다. 이 경우 전압 분배에 의해 출력 전압이 VDDQ/6이 될 수 있다.
이후, 제3 풀다운 트랜지스터(PD3)가 순차적으로 온된다. 또한, 제2 스위치(SW2)는 오프되어 오프-칩 임피던스(Zoff)만이 출력 노드(nout)에 연결된다. 이때 제3 풀다운 트랜지스터(PD3)는 전압 분배에 의해 출력 전압이 VDDQ/6이 되는 값인 3Z0/2를 가지도록 교정될 수 있다.
도 5는 본 발명의 일 실시예에 따른 '00' 레벨에서의 회로 동작을 설명하기 위한 것이다.
도 5를 참조하면, 드라이버(140)가 논리 '00'에 대응되는 PAM-4 신호를 출력하고자 하는 경우, 제1 풀다운 트랜지스터(PD1)가 온된다. 또한, 적어도 하나의 스위치(160)는 모두 오프되며 이에 따라 적어도 하나의 온-칩 임피던스(180)는 모두 출력 노드(nout)에 연결되지 않는다. 따라서, 오프-칩 임피던스(Zoff)만이 출력 노드(nout)에 연결된다.
논리 '00'은 가장 낮은 레벨의 PAM-4 신호이므로, 출력 노드(nout)의 출력 전압 또한 가장 낮은 크기를 가질 수 있다. 예를 들어, 논리 '00'에 대응되는 출력 전압의 크기가 0으로 설정된 경우, 제1 풀다운 트랜지스터(PD1)만 온되어 별도의 구동 전압을 인가하지 않고 출력 전압의 크기를 0으로 맞출 수 있다. 다만, 노이즈 신호의 반사를 최소화하기 위하여 제1 풀다운 트랜지스터(PD1)의 출력 임피던스는 Z0로 설정될 수 있다.
상술한 본 발명의 다양한 실시예들에 따르면, 온-칩 임피던스와 오프-칩 임피던스를 활용하여 드라이버의 출력단의 출력 전압이 PAM-4 신호의 각각의 레벨에 따라 대응되는 전압을 갖도록 출력 임피던스가 교정될 수 있다. 온-칩 임피던스는 온-칩 구조를 가지므로 추가적인 칩 패드(chip pad)가 필요하지 않으나, 공정 변동(process variation)에 취약할 수 있는 반면, 오프-칩 임피던스는 오프-칩 구조를 가지므로 추가적인 칩 패드가 필요하나 공정 변동에 강인하다. 이에 따라, 본 발명은 온-칩 임피던스를 활용하여 칩 패드의 사용을 줄이면서, 온-칩 임피던스를 오프-칩 임피던스와 병렬로 연결함으로써 보다 공정 변동에 강인할 수 있다. 또한, PAM-4의 각 레벨에 따라 온-칩 임피던스를 온오프시켜 드라이버에 포함된 트랜지스터들의 임피던스를 교정함으로써 출력 임피던스가 교정될 수 있고, 이에 따라 신호 반사가 최소화되어 신호의 무결성이 확보될 수 있다.
도 6은 본 발명의 다른 일 실시예에 따른 PAM-4 송신기를 나타낸 것이다. 이하에서는, 앞서 설명한 부분과 중복되는 부분에 대한 상세한 설명은 생략한다.
도 6을 참조하면, 본 발명의 다른 일 실시예에 따른 PAM-4 송신기(200)는 프리차지 드라이버 회로(210), DQ 드라이버 회로(220) 및 교정 회로(230)를 포함한다.
프리차지 드라이버 회로(210)는 DQ 드라이버 회로(220)의 입력단과 연결되어 DQ 드라이버 회로(220)를 구동시키기 위해 구비된다. 예를 들어, 프리차지 드라이버 회로(210)는 DQ 드라이버의 구동을 위한 구동 전압을 DQ 드라이버에 인가할 수 있다.
DQ 드라이버 회로(220)는 복수의 드라이버를 포함할 수 있다. 복수의 드라이버 각각은 PAM-4 신호의 각 레벨에 대응되는 아날로그 신호를 출력하도록 구성된다. 예를 들어, 복수의 드라이버 각각은 2-비트의 디지털 신호를 PAM-4 신호로 변환하여 출력하며, DQ 드라이버 회로(220)는 2 * n(여기서, n은 복수의 드라이버의 개수로 자연수임)-비트의 디지털 신호를 PAM-4 신호로 출력할 수 있다.
교정 회로(230)는 복수의 드라이버에 연결되어 복수의 드라이버 각각의 출력단의 임피던스를 교정하도록 구성된다. 교정 회로(230)는 DQ 드라이버 회로(220)와 동일한 글로벌 변동(global variation)을 가지되, 상이한 지역 변동(local variation)을 가질 수 있다. 교정 회로(230)는 DQ 드라이버 회로(220)에서 발생한 변동 중 글로벌 변동을 감지하고, 감지된 글로벌 변동을 교정하기 위해 DQ 드라이버와 연결된다.
도 7은 본 발명의 일 실시예에 따른 교정 회로를 나타낸 것이다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 교정 회로(230)는 복제 드라이버(231), 적어도 하나의 스위치(232), 적어도 하나의 온-칩 임피던스(233), 오프-칩 임피던스(Zoff) 및 임피던스 교정부(234)를 포함한다.
복제 드라이버(231)는 DQ 드라이버 회로(220)에 포함된 복수의 드라이버와 동일한 구조를 갖도록 구성될 수 있다. 복제 드라이버(231)는 임피던스 교정부(234)와 연결되며, 임피던스 교정부(234)로부터 생성된 제어 신호에 기초하여 복수의 드라이버의 출력단, 즉 출력 노드(nout)의 전압이 4-레벨에 대응되는 전압 레벨을 갖도록 출력단의 임피던스가 교정될 수 있다.
적어도 하나의 스위치(232)는 복제 드라이버(231)의 출력단과 적어도 하나의 온-칩 임피던스(233) 사이에 연결되고, 4-레벨에 따라 각각이 온 또는 오프된다. 상술한 바와 같이 적어도 하나의 스위치(232)는 예를 들어 적어도 하나의 온-칩 임피던스(233) 중 하나와 연결되는 제1 스위치(SW1) 및 적어도 하나의 온-칩 임피던스(233) 중 다른 하나와 연결되는 제2 스위치(SW2)를 포함한다.
적어도 하나의 온-칩 임피던스(233) 및 오프-칩 임피던스(Zoff)는 상술한 바와 같이 각각 복제 드라이버(231)의 출력단과 온-칩 구조 및 오프-칩 구조를 갖도록 연결된다. 적어도 하나의 온-칩 임피던스(233)는 제1 스위치(SW1)와 연결되는 제1 온-칩 임피던스(Zon1) 및 제2 스위치(SW2)와 연결되는 제2 온-칩 임피던스(Zon2)를 포함한다.
임피던스 교정부(234)는 적어도 하나의 온-칩 임피던스(233)가 4-레벨 각각에 대하여 온 또는 오프될 경우 복제 드라이버(231)의 출력단의 임피던스를 계산하고, 계산된 값에 기초하여 복수의 드라이버에 복수의 드라이버 각각의 출력단의 임피던스를 교정하기 위한 제어 신호를 생성 및 인가하도록 구성된다.
구체적으로, 임피던스 교정부(234)는 복제 드라이버(231)의 출력 노드(nout)로부터 출력 노드(nout)의 전압을 계산할 수 있다. 임피던스 교정부(234)는 계산된 출력 노드(nout)의 전압, 즉 출력 전압을 기 설정된 4-레벨 별 전압과 비교한다. 예를 들어, 기 설정된 4-레벨 전압이 논리 '11'부터 '00'까지 순서대로 2/VDDQ, 3/VDDQ, 6/VDDQ 및 0인 경우, 임피던스 교정부(234)는 복제 드라이버(231)가 4-레벨 중 어느 하나의 레벨로 구동될 때 각 레벨에 대응되는 기 설정된 4-레벨 전압과 계산된 출력 노드(nout)의 전압을 비교하고, 일치하지 않는 경우 계산된 출력 노드(nout)의 전압이 기 설정된 4-레벨 전압에 대응되도록 복제 드라이버(231) 및 DQ 드라이버의 임피던스를 교정하기 위한 제어 신호를 생성하고, 생성한 제어 신호를 복제 드라이버(231) 및 DQ 드라이버에 전달한다.
복제 드라이버(231)는 임피던스 교정부(234)로부터 제어 신호를 수신하면 제어 신호에 따라 동작하여 복제 드라이버(231)에 포함된 풀업 트랜지스터 또는 풀다운 트랜지스터의 출력 임피던스를 상술한 실시예들에 따라 교정한다.
DQ 드라이버 또한 마찬가지로 임피던스 교정부(234)로부터 제어 신호를 수신하면 제어 신호에 따라 동작하여 DQ 드라이버에 포함된 복수의 드라이버 각각에 포함된 풀업 트랜지스터 또는 풀다운 트랜지스터의 출력 임피던스를 상술한 실시예들에 따라 교정한다.
도 8은 본 발명의 일 실시예에 따른 복제 드라이버의 회로도이다.
도 8을 참조하면, 일 실시예에 따른 복제 드라이버(231)는 상술한 제1 내지 제3 풀업 트랜지스터(PU1 내지 PU3) 및 제1 내지 제3 풀다운 트랜지스터(PD1 내지 PD3)를 포함하고, 제1 내지 제3 풀업 트랜지스터(PU1 내지 PU3)의 드레인에 연결되는 제1 내지 제3 교정 풀업 트랜지스터(232a 내지 232c)와, 제1 내지 제3 풀다운 트랜지스터(PD1 내지 PD3)의 소스에 연결되는 제1 내지 제3 교정 풀다운 트랜지스터(233a 내지 233c)를 포함할 수 있다.
도 8에서는 각 제어 신호가 3-비트인 경우가 예시적으로 도시되었으며, 이에 따라 각 교정 트랜지스터의 개수 또한 3개인 것으로 도시되었으나, 제어 신호의 크기 및 교정 트랜지스터의 개수가 이에 제한되는 것은 아니다.
제1 교정 풀업 트랜지스터(232a)는 상술한 바와 같이 복수 개가 구비되며, 제1 제어 신호(Vc11pu)에 따라 적어도 하나가 온오프된다. 제1 제어 신호(Vc11pu)에 따라 제1 교정 풀업 트랜지스터(232a)가 온오프됨에 기초하여 논리 '11'에 대응되는 출력 전압이 출력될 수 있도록 제1 풀업 트랜지스터(PU1)의 임피던스가 교정될 수 있다.
제1 교정 풀다운 트랜지스터(233a)는 상술한 바와 같이 복수 개가 구비되며, 제4 제어 신호(Vc00pd)에 따라 적어도 하나가 온오프된다. 제4 제어 신호(Vc00pd)에 따라 제1 교정 풀다운 트랜지스터(233a)가 온오프됨에 기초하여 논리 '00'에 대응되는 출력 전압이 출력될 수 있도록 제1 풀다운 트랜지스터(PD1)의 임피던스가 교정될 수 있다.
제2 교정 풀업 트랜지스터(232b)는 상술한 바와 같이 복수 개가 구비되며, 제2-1 제어 신호(Vc10pu)에 따라 적어도 하나가 온오프된다. 제2-1 제어 신호(Vc10pu)에 따라 제2 교정 풀업 트랜지스터(232b)가 온오프됨에 기초하여 논리 '10'에 대응되는 출력 전압이 출력될 수 있도록 제2 풀업 트랜지스터(PU2)의 임피던스가 교정될 수 있다. 제2-1 제어 신호(Vc10pu)의 인가에 따른 제2 교정 풀업 트랜지스터(232b)의 동작은 상술한 바와 같이 제1 온-칩 임피던스(Zon1)가 출력 노드(nout)에 연결된 상태에서 수행될 수 있다.
제2 교정 풀다운 트랜지스터(233b)는 상술한 바와 같이 복수 개가 구비되며, 제2-2 제어 신호(Vc10pd)에 따라 적어도 하나가 온오프된다. 제2-2 제어 신호(Vc10pd)에 따라 제2 교정 풀다운 트랜지스터(233b)가 온오프됨에 기초하여 논리 '10'에 대응되는 출력 전압이 출력될 수 있도록 제2 풀다운 트랜지스터(PD2)의 임피던스가 교정될 수 있다. 제2-2 제어 신호(Vc10pd)의 인가에 따른 제2 교정 풀다운 트랜지스터(233b)의 동작은 제2-1 제어 신호(Vc01pu)의 인가에 따른 제2 교정 풀업 트랜지스터(232b)의 동작 이후에 순차적으로 수행될 수 있을 것이다.
제3 교정 풀업 트랜지스터(232c)는 상술한 바와 같이 복수 개가 구비되며, 제3-1 제어 신호(Vc01pu)에 따라 적어도 하나가 온오프된다. 제3-1 제어 신호(Vc01pu)에 따라 제3 교정 풀업 트랜지스터(232c)가 온오프됨에 기초하여 논리 '01'에 대응되는 출력 전압이 출력될 수 있도록 제3 풀업 트랜지스터(PU3)의 임피던스가 교정될 수 있다. 제3-1 제어 신호(Vc01pu)의 인가에 따른 제3 교정 풀업 트랜지스터(232c)의 동작은 상술한 바와 같이 제2 온-칩 임피던스(Zon2)가 출력 노드(nout)에 연결된 상태에서 수행될 수 있다.
제3 교정 풀다운 트랜지스터(233c)는 상술한 바와 같이 복수 개가 구비되며, 제3-2 제어 신호(Vc01pd)에 따라 적어도 하나가 온오프된다. 제3-2 제어 신호(Vc01pd)에 따라 제3 교정 풀다운 트랜지스터(233c)가 온오프됨에 기초하여 논리 '01'에 대응되는 출력 전압이 출력될 수 있도록 제3 풀다운 트랜지스터(PD3)의 임피던스가 교정될 수 있다. 제3-2 제어 신호(Vc01pd)의 인가에 따른 제3 교정 풀다운 트랜지스터(233c)의 동작은 제3-1 제어 신호(Vc01pu)의 인가에 따른 제3 교정 풀업 트랜지스터(232c)의 동작 이후에 순차적으로 수행될 수 있을 것이다.
상술한 도 8에 따른 실시예 외에도, 본 발명은 제1 내지 제3 풀업 트랜지스터(PU1 내지 PU3) 및 제1 내지 제3 풀다운 트랜지스터(PD1 내지 PD3)의 출력 임피던스를 교정하기 위한 다양한 실시예들을 포함할 수 있을 것이다. 예컨대, PAM-4 신호의 각 레벨에 따라 적어도 하나의 온-칩 임피던스(233) 및 오프-칩 임피던스(Zoff)가 연결될 때 출력 임피던스의 교정이 수행되는 다양한 실시예들이 본 발명에 포함될 수 있을 것이다.
일 실시예에 따르면, 도 8과 달리 제1 내지 제3 풀업 트랜지스터(PU1 내지 PU3) 및 제1 내지 제3 풀다운 트랜지스터(PD1 내지 PD3)의 게이트에 인가되는 제어 신호의 크기를 변경시키는 것에 기초하여 출력 임피던스의 교정이 수행될 수도 있을 것이다.
상술한 본 발명의 다양한 실시예들에 따르면, PAM-4 신호를 생성하는 DQ 드라이버와 동일한 구성을 갖는 복제 드라이버가 구비됨으로써 DQ 드라이버의 출력단의 출력 전압이 PAM-4 신호의 각각의 레벨에 따라 대응되는 전압을 갖도록 출력 임피던스가 교정될 수 있다. 특히, 복제 드라이버가 사용됨으로써 DQ 드라이버의 출력 임피던스가 효과적으로 교정될 수 있다. 이는 물론 다양한 실시예들에 따라 온-칩 임피던스와 오프-칩 임피던스가 각 레벨에 따라 적절하게 연결된 상태로 수행됨으로써 칩 패드의 사용을 줄이고 공정 변동에 강인할 수 있다.
도 9는 본 발명의 일 실시예에 따른 PAM-4 신호 생성 방법의 순서도이다.
도 9를 참조하면, S110에서, PAM-4 송신기는 4-레벨에 따른 복수의 트랜지스터 중 적어도 하나를 동작한다. 예를 들어, 상술한 바와 같이, 풀업 트랜지스터 및 풀다운 트랜지스터가 4-레벨 각각에 따라 온오프되도록 동작할 수 있다.
S120에서, PAM-4 송신기는 적어도 하나의 온-칩 임피던스 및 오프-칩 임피던스 중 적어도 하나를 출력 노드에 연결한다. 예를 들어, 오프-칩 임피던스는 출력 노드에 항상 연결되되, 적어도 하나의 온-칩 임피던스는 적어도 하나의 스위치에 따라 4-레벨 각각에 대응되어 연결될 수 있다.
S130에서, PAM-4 송신기는 출력 노드의 전압인 출력 전압을 계산한다.
S140에서, PAM-4 송신기는 계산된 출력 노드의 전압과 기 설정된 4-레벨 전압을 비교한다.
만약 출력 노드의 전압과 기 설정된 4-레벨 전압이 동일한 경우, PAM-4 신호 생성 방법은 종료된다.
만약 출력 노드의 전압과 기 설정된 4-레벨 전압이 동일하지 않은 경우, S150에서 PAM-4 송신기는 출력 임피던스를 교정한다. 출력 임피던스의 교정은 출력 노드의 전압이 기 설정된 4-레벨 전압에 대응되도록 수행될 수 있다.
도 10 및 도 11은 본 발명의 다양한 실시예들에 따른 PAM-4 송신기 동작에 따른 시뮬레이션 결과를 도시한 것이다.
도 10을 참조하면, 상술한 실시예들에 따라 적어도 하나의 온-칩 임피던스는 오프-칩 임피던스와 병렬로 연결되므로, 온-칩 임피던스에서 공정 변동에 따른 예측할 수 없는 임피던스 변화(±△Z)가 발생하더라도 그 영향이 최소화됨을 확인할 수 있다. 예를 들어, 도시된 바와 같이 임피던스 변화가 최대 10옴까지 발생하더라도, 병렬 저항(ZPAR)은 0.595 또는 1.481옴에 그치는 것을 확인할 수 있다.
도 11을 참조하면, 몬테 카를로 시뮬레이션에 따라 공정 변동의 영향을 확인하면, 온-칩 임피던스와 오프-칩 임피던스가 병렬화되기 전에는 각각의 온-칩 임피던스는 6.27옴과 11.8옴의 표준 편차를 가진다. 그러나, 서로 병렬 처리될 경우 표준 편차가 각각 1.01옴과 0.75옴까지 줄어드는 것을 확인할 수 있다.
상술한 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술한 실시 예들 이외에도, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들도 포함될 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술한 실시 예들에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.
100, 200: PAM-4 송신기
120: 온-칩 회로 140: 드라이버
160: 적어도 하나의 스위치 180: 적어도 하나의 온-칩 임피던스

Claims (10)

  1. 복수의 트랜지스터를 포함하고, 상기 복수의 트랜지스터 중 적어도 하나를 구동하여 4-레벨을 갖는 PAM-4 신호를 생성하도록 구성되는 드라이버;
    상기 드라이버의 출력단과 온-칩 구조를 갖도록 연결되는 적어도 하나의 온-칩 임피던스;
    상기 드라이버의 출력단과 오프-칩 구조를 갖도록 연결되는 오프-칩 임피던스; 및
    상기 드라이버의 출력단과 상기 적어도 하나의 온-칩 임피던스 사이에 연결되고, 상기 4-레벨에 따라 온 또는 오프되는 적어도 하나의 스위치를 포함하고,
    상기 적어도 하나의 온-칩 임피던스가 상기 4-레벨 각각에 대하여 온 또는 오프되는 것에 기초하여 상기 드라이버의 출력단의 출력 임피던스가 교정되는 PAM-4 송신기.
  2. 제1항에 있어서,
    상기 복수의 트랜지스터는:
    상기 4-레벨 중 논리 '11'에 대응되는 PAM-4 신호를 출력하기 위한 제1 풀업 트랜지스터;
    상기 4-레벨 중 논리 '00'에 대응되는 PAM-4 신호를 출력하기 위한 제1 풀다운 트랜지스터;
    상기 4-레벨 중 논리 '10'에 대응되는 PAM-4 신호를 출력하기 위한 제2 풀업 트랜지스터 및 제2 풀다운 트랜지스터; 및
    상기 4-레벨 중 논리 '01'에 대응되는 PAM-4 신호를 출력하기 위한 제3 풀업 트랜지스터 및 제3 풀다운 트랜지스터를 포함하는 PAM-4 송신기.
  3. 제1항에 있어서,
    상기 4-레벨 중 논리 '10' 또는 논리 '01'에 대응되는 PAM-4 신호를 출력할 경우, 상기 적어도 하나의 온-칩 임피던스 중 어느 하나는 상기 적어도 하나의 스위치에 의해 상기 드라이버의 출력단에 연결되는 PAM-송신기.
  4. 제1항에 있어서,
    상기 적어도 하나의 온-칩 임피던스와 상기 오프-칩 임피던스는 병렬로 연결되는 PAM-송신기.
  5. 제2항에 있어서,
    상기 적어도 하나의 온-칩 임피던스는 제1 온-칩 임피던스 및 상기 제1 온-칩 임피던스와 다른 임피던스 크기를 갖는 제2 온-칩 임피던스를 포함하는 PAM-송신기.
  6. 제5항에 있어서,
    상기 제2 풀업 트랜지스터의 출력 임피던스는 상기 제1 온-칩 임피던스와 연결될 때 상기 드라이버의 출력단의 전압이 상기 논리 '10'에 대응되는 전압 레벨을 갖도록 교정되는 PAM-4 송신기.
  7. 제5항에 있어서,
    상기 제3 풀업 트랜지스터의 출력 임피던스는 상기 제2 온-칩 임피던스와 연결될 때 상기 드라이버의 출력단의 전압이 상기 논리 '01'에 대응되는 전압 레벨을 갖도록 교정되는 PAM-4 송신기.
  8. 각각이 4-레벨을 갖는 PAM-4 신호를 생성하도록 구성되는 복수의 드라이버; 및
    상기 복수의 드라이버에 연결되어 상기 복수의 드라이버 각각의 출력단의 임피던스를 교정하도록 구성되는 교정 회로를 포함하고,
    상기 교정 회로는:
    상기 복수의 드라이버 각각과 동일한 구조를 갖도록 구성된 복제 드라이버;
    상기 복제 드라이버의 출력단과 온-칩 구조를 갖도록 연결되는 적어도 하나의 온-칩 임피던스;
    상기 복제 드라이버의 출력단과 오프-칩 구조를 갖도록 연결되는 오프-칩 임피던스; 및
    상기 적어도 하나의 온-칩 임피던스가 상기 4-레벨 각각에 대하여 온 또는 오프될 경우 상기 복제 드라이버의 출력단의 임피던스를 계산하고, 계산된 값에 기초하여 상기 복수의 드라이버에 상기 복수의 드라이버 각각의 출력단의 임피던스를 교정하기 위한 제어 신호를 인가하는 임피던스 교정부를 포함하는 PAM-4 송신기.
  9. 제8항에 있어서,
    상기 적어도 하나의 온-칩 임피던스와 상기 오프-칩 임피던스는 병렬로 연결되는 PAM-송신기.
  10. 제8항에 있어서,
    상기 복수의 드라이버의 출력단의 임피던스는 상기 제어 신호에 기초하여 상기 복수의 드라이버의 출력단의 전압이 상기 4-레벨에 대응되는 전압 레벨을 갖도록 교정되는 PAM-4 송신기.
KR1020220087341A 2022-07-15 2022-07-15 Zq 교정이 가능한 pam-4 송신기 KR102636020B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220087341A KR102636020B1 (ko) 2022-07-15 2022-07-15 Zq 교정이 가능한 pam-4 송신기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220087341A KR102636020B1 (ko) 2022-07-15 2022-07-15 Zq 교정이 가능한 pam-4 송신기

Publications (2)

Publication Number Publication Date
KR20240010158A true KR20240010158A (ko) 2024-01-23
KR102636020B1 KR102636020B1 (ko) 2024-02-08

Family

ID=89713865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220087341A KR102636020B1 (ko) 2022-07-15 2022-07-15 Zq 교정이 가능한 pam-4 송신기

Country Status (1)

Country Link
KR (1) KR102636020B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060032095A (ko) * 2004-10-11 2006-04-14 삼성전자주식회사 임피던스 교정 회로와 이를 포함하는 집적 회로 및 이를이용한 출력 드라이버의 임피던스 조절 방법
KR102203390B1 (ko) 2019-02-14 2021-01-18 고려대학교 산학협력단 싱글 엔디드 3-레벨 펄스 진폭 변조 시그널링을 위한 장치 및 방법
KR20210063435A (ko) 2018-10-23 2021-06-01 마이크론 테크놀로지, 인크 종단 오프 모드를 갖는 다중 레벨 수신기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060032095A (ko) * 2004-10-11 2006-04-14 삼성전자주식회사 임피던스 교정 회로와 이를 포함하는 집적 회로 및 이를이용한 출력 드라이버의 임피던스 조절 방법
KR20210063435A (ko) 2018-10-23 2021-06-01 마이크론 테크놀로지, 인크 종단 오프 모드를 갖는 다중 레벨 수신기
KR102203390B1 (ko) 2019-02-14 2021-01-18 고려대학교 산학협력단 싱글 엔디드 3-레벨 펄스 진폭 변조 시그널링을 위한 장치 및 방법

Also Published As

Publication number Publication date
KR102636020B1 (ko) 2024-02-08

Similar Documents

Publication Publication Date Title
US7420387B2 (en) Semiconductor device capable of controlling OCD and ODT circuits and control method used by the semiconductor device
US8120381B2 (en) Impedance adjusting device
KR100875673B1 (ko) 온 다이 터미네이션 장치 및 이의 캘리브래이션 방법
KR100879783B1 (ko) 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
KR101045086B1 (ko) 터미네이션 회로 및 이를 포함하는 임피던스 매칭 장치
KR100886644B1 (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로
US8564274B2 (en) Reference voltage generation for single-ended communication channels
US20060261844A1 (en) Impedance control circuit in semiconductor device and impedance control method
US8198912B1 (en) Driver circuit correction arm decoupling resistance in steady state mode
KR20090061279A (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로
US20040164763A1 (en) Semiconductor device with impedance calibration function
US10304503B2 (en) Transmitting device using calibration circuit, semiconductor apparatus and system including the same
KR20100104686A (ko) 임피던스 교정 코드 전송 라인을 테스트 할 수 있는 반도체장치
US20220254389A1 (en) Calibration circuit and semiconductor device including the same
US8842745B2 (en) Transmission unit adopting a differential voltage driving system, transmission unit and receiving unit selectively adopting a differential current driving system, differential voltage driving system, and interface system
EP4070454A1 (en) Calibrating resistance for data drivers
KR20130072056A (ko) 임피던스 코드 생성 회로 및 이를 포함하는 반도체 장치
KR100907929B1 (ko) 반도체 칩의 푸르브 테스트장치 및 테스트방법
KR102636020B1 (ko) Zq 교정이 가능한 pam-4 송신기
US10491216B2 (en) Termination circuit, semiconductor device and operating method thereof
KR101175245B1 (ko) 임피던스 조절회로 및 이를 포함하는 집적회로 칩
US20160094227A1 (en) Transmitter circuit and semiconductor integrated circuit
KR20090022043A (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로
KR102310508B1 (ko) 임피던스 조절 회로 및 이를 포함하는 집적 회로
KR20050073982A (ko) 반도체 장치에서의 출력 드라이버

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant