KR20240002703A - 기판 처리 방법 - Google Patents

기판 처리 방법 Download PDF

Info

Publication number
KR20240002703A
KR20240002703A KR1020230081091A KR20230081091A KR20240002703A KR 20240002703 A KR20240002703 A KR 20240002703A KR 1020230081091 A KR1020230081091 A KR 1020230081091A KR 20230081091 A KR20230081091 A KR 20230081091A KR 20240002703 A KR20240002703 A KR 20240002703A
Authority
KR
South Korea
Prior art keywords
plasma
layer
power
gas
frequency
Prior art date
Application number
KR1020230081091A
Other languages
English (en)
Inventor
김해인
이학주
김기강
정용웅
김영민
Original Assignee
에이에스엠 아이피 홀딩 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 아이피 홀딩 비.브이. filed Critical 에이에스엠 아이피 홀딩 비.브이.
Publication of KR20240002703A publication Critical patent/KR20240002703A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32266—Means for controlling power transmitted to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/327—Arrangements for generating the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Abstract

반응기 및 하부막 손상을 방지할 수 있는 기판 처리 방법은, 패턴 구조물을 갖는 기판을 공급하는 단계; 플라즈마를 인가하여 활성종을 생성하는 단계; 및 상기 활성종에 의해 생성된 상기 패턴 구조물 상의 층에 대하여, 등방성 식각을 수행함으로써 상기 층을 선택적으로 식각하는 단계를 포함하고, 상기 플라즈마를 인가하는 단계는, 상기 활성종의 밀도를 증가시키는 단계; 및 상기 활성종의 이동도를 증가시키는 단계를 포함한다.

Description

기판 처리 방법{Substrate processing method}
본 발명은 기판 처리 방법에 관한 것으로, 보다 구체적으로 기판에 포함된 패턴 구조물의 상면 혹은 측면에 선택적으로 막을 형성하는 기판 처리 방법과 관련된 것이다.
반도체 소자의 회로선폭이 감소함에 따라 반도체 소자를 구성하고 있는 구조물의 형태 역시 변화하고 있다. 가령 3D VNAND의 경우 여러 개의 게이트 구조를 수직 형태로 구성함으로써 집적도 한계를 극복하고 있다. 수직 형태의 구조물의 경우 복수개의 절연막을 적층하고 각 절연막의 일단의 상면 혹은 측면 상에 전극 막을 연결하기 위해 해당 면에 선택적으로 막을 증착하는 기술이 요구되고 있다.
미국 등록특허 US10134757은 플라즈마 원자층 방법으로 계단 형태의 패턴 구조물의 노출된 상면에 SiN막을 선택적으로 형성하는 방법을 공개하고 있다. 보다 구체적으로 SiN막을 형성하기 위해 RF 전력을 인가하여 계단 상면 및 측면상의 SiN막의 식각 특성을 차별화함으로써 상면 상의 막은 남기고 측면 상의 막은 제거하는 방법을 공개하고 있다. 예를 들어, RF 전력 인가시 이온 포격 효과에 의해 계단 구조물의 상면에 형성된 SiN막을 보다 치밀화할 수 있고 측면상의 막보다 식각 저항성을 향상시킬 수 있다.
또는 인가 RF 전력을 더욱 높임으로써 계단 구조물의 상면에 형성된 SiN막을 파괴하고 막의 강도(hardness)를 저하시킴으로써 측부면상의 막보다 식각 저항성이 낮게 되고 이후 습식 식각을 수행한 후에 상면에 형성된 SiN막은 제거하고 측면에 형성된 SiN막이 남도록 제어할 수 있다. 그러나, 인가 RF 전력을 증가시키는 경우, 라디칼 및 활성 이온종에 의해 하부막에 손상이 가해질 수 있고, 기판 공정을 수행하는 반응기에도 손상이 가해질 수 있다.
본 발명이 해결하고자 하는 과제들 중 하나는 이러한 손상 문제를 방지하는 것이다. 구체적으로, 본 발명은 등방성 식각을 통해 패턴 구조물 상의 박막을 선택적으로 제거하는 공정에서 인가 RF 전력을 지나치게 증가시키지 않으면서도 박막의 식각 저항성을 제어하여 박막의 위치별 제거와 잔존을 가능케 하는 기판 처리 방법을 제공하는 것을 일 목적으로 한다.
부가적인 양태는 다음의 설명에서 부분적으로 설명될 것이고, 부분적으로는 설명으로부터 명백할 것이고, 또는 본 개시의 제시된 실시예의 실시에 의해 학습될 수 있다.
본 발명의 기술적 사상에 의한 실시예들의 일 측면에 따르면, 기판 처리 방법은, 패턴 구조물을 갖는 기판을 공급하는 단계; 플라즈마를 인가하여 활성종을 생성하는 단계; 및 상기 활성종에 의해 생성된 상기 패턴 구조물 상의 층에 대하여, 등방성 식각을 수행함으로써 상기 층을 선택적으로 식각하는 단계를 포함하고, 상기 플라즈마를 인가하는 단계는, 상기 활성종의 밀도를 증가시키는 단계; 및 상기 활성종의 이동도를 증가시키는 단계를 포함할 수 있다.
상기 기판 처리 방법의 일 예에 따르면, 상기 기판 처리 방법은 제1 기체를 공급하는 단계; 및 제2 기체를 공급하는 단계를 더 포함하며, 상기 제1 기체를 공급하는 단계, 상기 제2 기체를 공급하는 단계, 및 상기 플라즈마를 인가하여 활성종을 생성하는 단계를 포함하는 사이클이 복수 회 수행되며, 상기 등방성 식각은 상기 사이클 이후에 수행될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 활성종의 밀도를 증가시키는 단계는 제1 플라즈마를 인가함으로써 수행되고, 상기 활성종의 이동도를 증가시키는 단계는, 상기 제1 플라즈마와 다른 제2 플라즈마를 인가함으로써 수행될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 제1 플라즈마의 주파수는 상기 제2 플라즈마의 주파수보다 클 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 등방성 식각에 의해 상기 층이 식각되는 부분의 위치는 상기 제1 플라즈마의 제1 전력 크기에 대한 상기 제2 플라즈마의 제2 전력 크기의 제1 비율에 의존할 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 제1 전력 크기는 50W 내지 300W 범위일 수 있고, 더욱 바람직하게는 상기 제1 전력 크기는 100W 내지 200W 범위일 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 제2 전력 크기는 60W 내지 150W 범위일 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 제1 비율은 소정값을 초과하며, 상기 층은 상기 패턴 구조물의 측면 상에 잔존할 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 패턴 구조물은 상면, 하면, 및 상기 상면과 상기 하면을 연결하는 상기 측면을 포함하며, 상기 층은 상기 상면 상의 제1 층, 상기 하면 상의 제2 층, 및 상기 측면 상의 제3 층을 포함하고, 상기 등방성 식각 동안, 상기 제1 층은 제1 식각 속도로 식각되고, 상기 제2 층은 제2 식각 속도로 식각되며, 상기 제3 층은 제3 식각 속도로 식각될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 제3 식각 속도는 상기 제1 식각 속도보다 작고 상기 제2 식각 속도보다 작을 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 제2 식각 속도에 대한 상기 제1 식각 속도의 제2 비율은 상기 제1 비율의 증가에 비례할 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 기판 처리 방법은 기판 처리 장치를 이용하여 수행되며, 상기 기판 처리 장치는 상기 플라즈마를 인가하도록 구성된 전력 발생기를 포함할 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 기판 처리 장치는 상기 전력 발생기와 반응기 사이에 배치된 정합기(matching network)를 더 포함할 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 전력 발생기는 제1 주파수의 제1 플라즈마를 생성하도록 구성된 제1 전력 발생기; 및 상기 제1 주파수보다 작은 제2 주파수의 제2 플라즈마를 생성하도록 구성된 제2 전력 발생기를 포함할 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 정합기는 상기 제1 전력 발생기 및 상기 제2 전력 발생기와 상기 반응기 사이의 임피던스 매칭을 수행하도록 구성될 수 있다.
본 발명의 기술적 사상에 의한 실시예들의 추가적인 측면에 따르면, 기판 처리 방법은, 패턴 구조물을 갖는 기판을 공급하는 단계; 상기 패턴 구조물 상에 제1 주파수를 갖는 제1 플라즈마 및 상기 제1 주파수보다 작은 제2 주파수를 갖는 제2 플라즈마를 인가하여 층을 형성하는 단계; 및 상기 층을 등방성으로 식각하여 상기 층에 대한 선택적 식각을 수행하는 단계를 포함하고, 상기 선택적 식각에 의해 상기 층이 잔존하는 부분의 위치는 상기 제1 플라즈마의 제1 전력 크기 및 상기 제2 플라즈마의 제2 전력 크기의 비율에 의존할 수 있다.
상기 기판 처리 방법의 일 예에 따르면, 상기 층을 형성하는 단계 동안 사이클이 복수 회 수행되며, 상기 사이클은, 제1 기체를 공급하는 단계; 상기 제1 기체를 퍼지하는 단계; 제2 기체를 공급하는 단계; 상기 제1 플라즈마를 인가하는 단계; 상기 제2 플라즈마를 인가하는 단계; 및 상기 제2 기체를 퍼지하는 단계를 포함할 수 있다.
본 발명의 기술적 사상에 의한 실시예들의 일부 측면에 따르면, 기판 처리 장치는 기판을 지지하도록 구성된 기판 지지부; 상기 기판 지지부 상의 기체 유입부; 상기 기체 유입부에 연결된 제1 전력 발생기; 및 상기 기체 유입부에 연결된 제2 전력 발생기를 포함하고, 상기 제1 전력 발생기에 의해 생성되는 제1 플라즈마의 제1 주파수는 상기 제2 전력 발생기에 의해 생성되는 제2 플라즈마의 제2 주파수보다 클 수 있다.
상기 기판 처리 장치의 일 예에 따르면, 상기 기판 처리 장치는 상기 기체 유입부와 상기 제1 전력 발생기 및 상기 제2 전력 발생기 사이에 배치된 정합기를 더 포함할 수 있다.
본 발명의 특정 실시예의 상기 및 다른 측면, 특징 및 이점은 첨부된 도면과 함께 취해진 다음의 설명으로부터 더욱 명백해질 것이다.
도 1은 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 개략적으로 도시한 흐름도이다.
도 2 내지 도 5는 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 개략적으로 도시한 흐름도이다.
도 6은 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 개략적으로 나타낸 흐름도이다.
도 7은 패턴 구조물의 상면 및 하면 상에 형성된 막은 제거하고 측면의 막은 잔존시키는 기판 처리 방법에 따라 형성된 막의 개념도이다.
도 8은 인가되는 RF 전력의 크기에 따른 막의 식각속도(WER; Wet Etch Rate)를 나타낸다.
도 9는 본 발명의 일 실시예에 따른 기판 처리 방법을 나타낸다.
도 10은 도 9의 증착 단계에 대한 타이밍 다이어그램을 나타낸다.
도 11은 도 9 및 도 10의 기판 처리 방법에 따라 증착 및 습식 식각 처리를 한 후 상면, 측면 및 하면에서의 SiN막의 식각 속도(WER; Wet Etch Rate)를 나타낸다.
도 12는 도 11에서 갭구조물의 위치별 SiN 막의 식각 속도를 서로 비교한 식각 선택비(wet etch selectivity)를 나타낸다.
도 13은 저주파 RF전력 인가 여부 및 인가 전력 크기에 따른 상면 및 하면상 막의 식각 여부를 나타낸다.
도 14는 인가되는 저주파 RF 전력의 크기에 따른 하면(bottom) 및 측면(side wall)상의 막의 식각 속도를 나타내는 개념도이다.
도 15는 본 발명의 일 실시예에 따라 막증착을 수행하기 위한 반응기 구조를 대략적으로 나타낸다.
이제 첨부된 도면에 그 예가 예시된 실시예에 대해 상세히 참조할 것이며, 동일한 참조 번호는 전체적으로 동일한 요소를 지칭한다. 이와 관련하여, 본 실시예들은 여러 가지 상이한 형태를 가질 수 있으며 여기에서 설명하는 내용에 한정되지 않는다. 따라서, 실시예는 본 명세서의 측면을 설명하기 위해 도면을 참조하여 이하에서 설명될 뿐이다. 본 명세서에서 사용되는 바와 같이, "및/또는"이라는 용어는 연관된 나열된 항목 중 하나 이상의 임의의 및 모든 조합을 포함한다. 요소 목록 앞에 오는 "적어도 하나"와 같은 표현은 전체 요소 목록을 수정하고 목록의 개별 요소를 수정하지 않는다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다. 본 명세서에서 사용된 바와 같이, 용어 “및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역 및/또는 부위들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부위들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열의 의미하지 않으며, 하나의 부재, 영역 또는 부위를 다른 부재, 영역 또는 부위와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역 또는 부위는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역 또는 부위를 지칭할 수 있다.
본 개시서에서, "기체(가스)"는 증발된 고체 및/또는 액체를 포함할 수 있으며, 단일 기체 또는 기체들의 혼합물로 구성될 수 있다. 본 개시서에서, 샤워헤드를 통하여 반응 챔버로 도입된 공정 기체는 전구체 기체 및 부가성 기체를 포함할 수 있다. 상기 전구체 기체 및 상기 부가성 기체는 전형적으로 혼합 기체로서 또는 별도로 반응 공간으로 도입될 수 있다. 상기 전구체 기체는 불활성 기체와 같은 캐리어 기체와 함께 도입될 수 있다. 상기 부가성 기체는 반응물 기체 및 불활성 기체와 같은 희석 기체를 포함할 수 있다. 상기 반응물 기체 및 상기 희석 기체는 혼합하여 또는 별도로 반응 공간으로 도입될 수 있다. 전구체는 둘 이상의 전구체들로 구성될 수 있으며, 그리고 반응물 기체는 둘 이상의 반응물 기체들로 구성될 수 있다. 상기 전구체는 기판 상에 화학흡착된 그리고 유전체 막의 매트릭스의 주요 구조를 구성하는 전형적으로 메탈로이드(metalloid) 또는 금속 원소를 함유하는 기체며, 퇴적을 위한 상기 반응물 기체는 상기 기체가 상기 기판 상에서 원자층 또는 단층(monolayer)을 고정하기 위해 여기될 때 기판 상에 화학흡착된 상기 전구체와 반응하는 기체이다. "화학흡착(chemisorption)"은 화학적 포화 흡착을 지칭한다. 상기 공정 기체 외의 기체, 즉 상기 샤워헤드를 통하여 통과하지 않고 도입된 기체가 상기 반응 공간을 실링(sealing)하기 위해 사용될 수 있으며, 이것은 불활성 기체와 같은 시일 기체(seal gas)를 포함한다. 일부 실시예들에서, "막(film)"은 전체 타겟 또는 관련된 표면을 피복하도록 실질적으로 핀홀들 없이 두께 방향에 수직한 방향으로 연속적으로 연장되는 층, 또는 단순히 타겟 또는 관련된 표면을 피복하는 층을 지칭한다. 일부 실시예들에서 "층(layer)"은 표면 상에 형성된 어떠한 두께를 갖는 구조물, 또는 막의 동의어, 또는 비막(non-film) 구조물을 지칭한다. 막 또는 층은 어떠한 특성들을 갖는 불연속적 단일 막 또는 층, 또는 다중의 막들 또는 층들로 구성될 수 있으며, 그리고 인접한 막들 또는 층들 사이의 경계는 분명하거나 또는 분명하지 않을 수 있으며, 그리고 물리적, 화학적, 및/또는 어떤 다른 특성들, 형성 공정들 또는 시퀀스, 및/또는 인접한 막들 또는 층들의 기능들 또는 목적들에 기초하여 설정될 수 있다.
본 개시서에서, "Si-N 결합을 함유하는"이라는 표현은 Si-N 결합 또는 Si-N 결합들에 의해 실질적으로 구성된 주요 골격을 갖는, 및/또는 Si-N 결합 또는 Si-N 결합들에 의해 실질적으로 구성된 치환기를 갖는, Si-N 결합 또는 Si-N 결합들에 의해 특징되는 것으로 지칭할 수 있다. 실리콘 질화층은 Si-N 결합을 함유하는 유전체 층일 수 있으며, 실리콘 질화층(SiN) 및 실리콘 산질화층(SiON)을 포함할 수 있다.
본 개시서에서, "동일한 물질"이라는 표현은, 주요 구성 성분이 동일함을 의미하는 것으로 해석되어야 한다. 예를 들어, 제1 층과 제2 층은 모두 실리콘 질화층이고 동일한 물질로 형성될 경우, 제1 층은 Si2N, SiN, Si3N4, 및 Si2N3을 포함하는 그룹으로부터 선택될 수 있고, 제2 층 역시 상기 그룹으로부터 선택될 수 있으나 그 구체적인 막질은 제1 층과 상이할 수 있다.
부가적으로, 본 개시서에서, 실행 가능한 범위가 정례적인 작업에 기초하여 결정될 수 있다는 것에 따라서 어떠한 두 가지의 변수가 상기 변수의 실행가능한 범위를 구성할 수 있으며, 어떠한 지시된 범위는 종료점들을 포함하거나 배제할 수 있다. 부가적으로, 어떠한 지시된 변수들의 값들은(그것들이 "약(about)"으로 지시되었거나 아니거나 상관없이) 정확한 값들 또는 근사값들을 지칭할 수 있으며, 등가물을 포함할 수 있으며, 그리고 일부 실시예들에서 평균값, 중앙값, 대표값, 다수값 등을 지칭할 수 있다.
조건들 및/또는 구조들이 특정되지 않은 본 개시서에서, 통상의 기술자는 관례적인 실험의 문제로서, 본 개시서의 견지에서 이러한 조건들 및/또는 구조들을 용이하게 제공할 수 있다. 모든 개시된 실시예들에서, 하나의 실시예에서 사용된 어떠한 구성 요소는 의도된 목적들을 위해, 여기에 명시적으로, 필연적으로 또는 본질적으로 개시된 것들을 포함하여, 그것에 등가적인 어떠한 구성 요소들로 대체될 수 있다, 나아가, 본 발명은 장치들 및 방법들에 동일하게 적용될 수 있다.
이하, 본 발명의 기술적 사상에 따른 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
도 1은 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 개략적으로 도시한 흐름도이다.
도 1을 참조하면, 기판 처리 방법은 기판 공급 단계(S100), 제1 기체 공급 단계(S110), 제2 기체 공급 단계(S120), 플라즈마 인가 단계(S130), 및 등방성 식각 단계(S150)를 포함할 수 있다.
기판 공급 단계(S100) 동안 패턴 구조물을 갖는 기판이 기판 처리 장치의 반응기 내로 공급될 수 있다. 상기 기판은 예를 들어 반도체 기판 또는 디스플레이 기판 일 수 있다. 상기 기판은, 예를 들어 실리콘, 실리콘-온-절연체(silicon-on-insulator), 실리콘-온-사파이어(silicon-on-sapphire), 게르마늄, 실리콘-게르마늄, 및 갈륨-비소(gallium-arsenide) 중 어느 하나를 포함할 수 있다.
기판에 포함된 패턴 구조물은 상면, 하면, 및 상기 상면과 상기 하면 사이의 측면을 가질 수 있다. 이러한 패턴 구조물은 높은 종횡비를 갖는 구조물일 수 있으며, 상기 종횡비는 예를 들어 가로:세로 = 1:10 이상일 수 있다. 일부 실시예에서, 패턴 구조물은 소정의 종횡비를 갖는 갭, 즉 리세스를 포함할 수 있다. 다른 일부 실시예에서, 패턴 구조물은 계단형의 구조물일 수도 있다. 추가적인 일부 실시예에서 상기 계단형의 구조물 상으로 금속 배선이 형성될 수 있다.
이후 제1 기체 공급 단계(S110) 및 제2 기체 공급 단계(S120)가 수행된다. 제1 기체 및 제2 기체는 도 1에 도시된 바와 같이 순차로 공급될 수도 있고, 다른 예에서 제1 기체 및 제2 기체는 동시에 공급될 수도 있다. 또 다른 실시예에서, 제1 기체 및 제2 기체는 도 1에 도시된 것과 반대의 순서로 공급될 수도 있다. 즉, 제2 기체가 먼저 공급되고 제1 기체가 공급될 수 있다.
일부 실시예에서, 제1 기체는 소스 기체로서 기판 상에 화학흡착되는 물질을 포함할 수 있다. 제2 기체는 반응 기체로서 제1 기체와 반응성을 갖는 물질, 특히 플라즈마 분위기 하에서 제1 기체와 반응성을 갖는 물질을 포함할 수 있다. 비록 도면에 도시되지는 않았지만, 일부 실시예에서 제1 기체를 공급하는 단계와 제2 기체를 공급하는 단계 사이에 퍼지 단계가 수행될 수 있다.
제1 기체는 층 형성을 위한 전구체를 포함할 수 있다. 예를 들어, 패턴 구조물 상에 실리콘 산화층 및/또는 실리콘 질화층을 형성하고자 하는 경우, 제1 기체는 실리콘 전구체를 포함할 수 있다. 제2 기체는 상기 전구체와 반응하여 목적하는 층을 생성하기 위해 선택될 있다. 예를 들어 실리콘 산화층을 형성하고자 하는 경우, 제2 기체는 산소 함유 물질을 포함할 수 있다. 다른 예에서 실리콘 질화층을 형성하고자 하는 경우, 제2 기체는 질소 함유 물질을 포함할 수 있다.
제1 기체 및 제2 기체의 공급 이후, 플라즈마 인가 단계(S130)가 수행된다. 플라즈마 인가 단계(S130) 동안 제2 기체가 여기되어 활성종이 생성될 수 있고, 반응성을 갖는 제2 기체의 활성종이 제1 기체와 반응하여 패턴 구조물 상에 층이 형성될 수 있다. 일부 실시예에서, 제2 기체를 공급하는 단계(S120)와 플라즈마 인가 단계(S130)는 동시에 수행될 수 있다. 다른 예에서, 제2 기체를 공급하는 단계(S120)가 먼저 수행되고, 제2 기체의 공급이 계속되는 동안 플라즈마 인가 단계(S130)가 수행될 수 있다.
플라즈마의 인가 단계(S130) 동안 형성된 층은 위치별로 다른 식각 저항성을 가질 수 있다. 예를 들어 상면, 하면, 및 측면을 갖는 패턴 구조물 상에 방향성을 갖는 플라즈마가 인가됨으로써, 패턴 구조물의 상면 및 하면 상에는 높은 식각 저항성을 갖는 층이 형성될 수 있고, 패턴 구조물의 측면 상에는 낮은 식각 저항성을 갖는 층이 형성될 수 있다. 반대로 패턴 구조물의 상면 및 하면 상에는 낮은 식각 저항성을 갖는 층이 형성될 수 있고, 패턴 구조물의 측면 상에는 높은 식각 저항성을 갖는 층이 형성될 수 있다. 따라서 후속 등방성 식각 공정 동안 층이 선택적으로 제거될 수 있다.
플라즈마의 인가 단계(S130)는 활성종의 밀도를 증가시키는 단계(S135) 및 활성종의 이동도를 증가시키는 단계(S137)를 포함할 수 있다. 일부 실시예에서, 활성종의 밀도를 증가시키는 단계(S135) 및 활성종의 이동도를 증가시키는 단계(S137)는 서로 다른 주파수의 플라즈마를 인가함으로써 수행될 수 있다. 예를 들어, 활성종의 밀도를 증가시키는 단계(S135)는 고주파수(예를 들어, 13.35MHz)의 제1 플라즈마를 인가하는 단계를 통해 구현될 수 있다. 또한 활성종의 이동도를 증가시키는 단계(S137)는 저주파수(예를 들어, 430kHz)의 제2 플라즈마를 인가하는 단계를 통해 구현될 수 있다.
전술한 활성종의 밀도를 증가시키는 단계(S135) 및 활성종의 이동도를 증가시키는 단계(S137)는 플라즈마 주파수 외의 다른 공정 파라미터를 조절함으로써 구현될 수도 있다. 예를 들어, 서로 다른 듀티비를 갖는 제1 플라즈마 및 제2 플라즈마를 인가함으로써, 활성종의 밀도를 증가시키는 단계(S135) 및 활성종의 이동도를 증가시키는 단계(S137)가 수행될 수 있다. 다른 실시예에서, 서로 다른 압력 하에서 제1 플라즈마 및 제2 플라즈마를 인가할 수도 있다.
제1 기체의 공급 단계(S110), 제2 기체의 공급 단계(S120), 및 플라즈마의 인가 단계(S130)는 하나의 사이클로서 반복 수행될 수 있고, 사이클이 종료된 것으로 판단(S140)한 후, 등방성 식각 단계(S150)가 수행될 수 있다. 등방성 식각 단계(S150)는 예를 들어 침지 등의 습식 식각 방법으로 구현될 수 있다. 구체적인 일 예로서, 등방성 식각 동안 1:100으로 희석된 dHF(diluted hydrofluoric acid) 용액이 이용될 수 있다.
전술한 바와 같이 패턴 구조물 상에 형성된 층이 위치 별로 다른 식각 저항성을 갖기 때문에, 등방성 식각 동안 층이 위치에 따라 제거되거나 잔존할 수 있다. 예를 들어 패턴 구조물에 대한 등방성 식각 이후, 패턴 구조물의 상면과 하면 상에 층이 잔존할 수 있다. 다른 예에서, 패턴 구조물에 대한 등방성 식각 이후, 패턴 구조물의 측면 상에 층이 잔존할 수 있다.
일부 실시예에서, 활성종의 밀도를 증가시키는 단계(S135) 및 활성종의 이동도를 증가시키는 단계(S137)가 각각 제1 플라즈마 및 제2 플라즈마를 인가함으로써 수행되는 경우, 상기 등방성 식각에 의해 상기 층이 식각되는 부분의 위치는 상기 제1 플라즈마의 제1 전력 크기에 대한 상기 제2 플라즈마의 제2 전력 크기의 제1 비율에 의존할 수 있다.
플라즈마 인가 단계(S130) 동안 방향성을 갖는 플라즈마가 인가되기 때문에, 활성종의 이동성을 증가시키는 단계(S137) 동안 인가되는 제2 플라즈마의 제2 전력 크기가 활성종의 밀도를 증가시키는 단계(S135) 동안 인가되는 제1 플라즈마의 제1 전력 크기 대비 증가할수록, 상기 방향성을 갖는 플라즈마의 이동이 증가할 수 있다. 결과적으로 패턴 구조물 상의 층의 위치별 식각 저항성의 변화가 보다 명확해질 수 있다.
예를 들어, 패턴 구조물의 상면 및 하면을 향하는 방향으로 플라즈마가 인가되는 경우에서, 상기 제2 전력 크기가 증가할수록 패턴 구조물의 상면 및 하면 상의 층이 플라즈마의 영향을 더 많이 받을 수 있다. 이 경우 활성종의 밀도를 증가시키는 단계(S135) 동안 공급되는 제1 플라즈마와 활성종의 이동도를 증가시키는 단계(S137) 동안 공급되는 제2 플라즈마에 의해 패턴 구조물의 상면 및 하면 상의 층의 식각 저항성이 감소할 수 있고, 이후 등방성 식각 동안 패턴 구조물의 상면 및 하면 상의 층이 부분적으로 제거되고 측면 상의 층이 잔존할 수 있다.
이러한 경향은 도 11에서 보다 구체적으로 도시된다. 도 11을 참조하면, 플라즈마의 활성종의 밀도를 증가시키기 위한 고주파수의 제1 플라즈마의 제1 전력 크기가 115W이고, 플라즈마의 활성종의 이동도를 증가시키기 위한 저주파수의 제2 플라즈마의 제2 전력 크기가 30W인 경우 패턴 구조물의 상면 및 하면 상의 층의 등방성 식각 속도가 패턴 구조물의 측면 상의 층의 등방성 식각 속도와 큰 차이가 없음을 알 수 있다. 반면에, 제1 플라즈마의 제1 전력 크기 대비 제2 전력 크기가 80W 또는 130W로 증가하는 경우, 패턴 구조물의 상면 및 하면 상의 층의 등방성 식각 속도가 패턴 구조물의 측면 상의 층의 등방성 식각 속도의 약 15배 정도로 증가하였음을 알 수 있다. 따라서 등방성 식각 동안 패턴 구조물의 상면 및 하면 상의 층이 선택적으로 제거될 수 있다.
제1 전력 크기에 대한 제2 전력 크기의 제1 비율이 소정값을 초과하는 경우, 층은 패턴 구조물의 측면 상에 잔존할 수 있다. 예를 들어 제1 전력 크기가 115W인 도 11의 예에서, 제2 전력 크기가 57.5W를 초과하는 경우(즉, 상기 제1 비율이 0.5를 초과하는 경우), 등방성 식각 동안 원하는 식각 선택비가 달성될 수 있다. 보다 구체적으로 패턴 구조물의 층이 상면 상의 제1 층, 하면 상의 제2 층, 및 측면 상의 제3 층을 포함하는 경우에 있어서, 상기 등방성 식각 동안, 상기 제1 층은 제1 식각 속도로 식각되고, 상기 제2 층은 제2 식각 속도로 식각되며, 상기 제3 층은 상기 제1 식각 속도 및 상기 제2 식각 속도보다 작은 제3 식각 속도로 식각될 수 있다.
일부 실시예에서, 상면 상의 제1 식각 속도 및 하면 상의 제2 식각 속도의 제2 비율은 상기 제1 비율의 증가에 비례할 수 있다. 이러한 경향은 도 12의 실험예로부터 도출될 수 있다. 도 12를 참조하면, 제1 플라즈마의 제1 전력 크기 대비 제2 플라즈마의 제2 전력 크기의 제1 비율이 0.26인 경우(115W/30W) 제2 비율(wet etch selectivity of top/Bottom)이 0.82인 반면에, 상기 제1 비율이 0.7인 경우(115W/80W) 제2 비율이 0.98로 증가하고, 상기 제2 비율이 1.13인 경우(115W/130W) 제2 비율이 1.03으로 증가함을 알 수 있다.
비록 전술한 예들이 제1 전력 크기가 115W인 경우를 가정하여 도시되고 설명되었지만 본 발명은 이에 제한되지 않음에 유의한다. 상기 제1 전력 크기는 50W 내지 300W 범위일 수 있고, 바람직한 실시예에서 상기 제1 전력 크기는 100W 내지 200W 범위일 수 있다. 또한 제2 전력 크기는 20W 내지 200W 범위일 수 있으며, 바람직한 실시예에서 상기 제2 전력 크기는 30W 내지 150W 범위일 수 있다.
등방성 식각을 통해 패턴 구조물 상의 층을 선택적으로 제거하는 공정에 있어서, 패턴 구조물의 상면 및 하면을 향하도록 방향성 플라즈마가 인가되기 때문에, 플라즈마 인가에 의한 상면 및 하면 상의 층의 치밀화(및 후속 등방성 식각에 의한 측면 상의 층의 선택적 제거)는 플라즈마 전력을 증가시키지 않고도 달성될 수 있다. 그러나 종래 기술의 경우, 플라즈마 인가에 의한 상면 및 하면 상의 층의 취약화(및 후속 등방성 식각에 의한 상면 및 하면 상의 층의 선택적 제거)를 위해서는 취약화를 달성할 수 있을 정도의 큰 크기(예를 들어 800W 이상)의 플라즈마 전력이 인가되어야 하기 때문에, 층 하부의 패턴 구조물의 손상 내지 반응기의 손상이 발생할 수 있다는 문제가 있었다.
본 발명의 기술적 사상에 의한 실시예들에 따르면, 방향성 플라즈마의 전력 크기를 증가시키지 않고도 패턴 구조물의 상면 및 하면 상의 층을 선택적으로 제거할 수 있다는 기술적 효과가 달성될 수 있다. 전술한 바와 같이 상기 제1 전력 크기는 50W 내지 300W 범위일 수 있고, 제2 전력 크기는 20W 내지 200W 범위일 수 있으며, 이러한 전력 범위는 종래 기술에서 요구되는 전력 크기(즉, 800W 이상)에 비하여 줄어든 것이어서, 층 하부의 패턴 구조물의 손상 내지 반응기의 손상 문제를 방지할 수 있다.
도 2 내지 도 5는 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 개략적으로 도시한 흐름도이다. 이 실시예들에 따른 기판 처리 방법들은 전술한 실시예들에 따른 기판 처리 방법의 변형예일 수 있다.
예를 들어, 도 2 내지 도 5에 도시된 기판 처리 방법은 기판 공급 단계(S200, S300, S400, S500), 제1 기체 공급 단계(S210, S310, S410, S510), 제2 기체 공급 단계(S220, S320, S420, S520), 플라즈마 인가 단계(S230, S330, S430, S530), 및 등방성 식각 단계(S250, S350, S450, S550)를 포함할 수 있으며, 이들 단계는 도 1에서 설명된 단계들과 대응될 수 있다. 따라서 이하 실시예들간 중복되는 설명은 생략하기로 한다.
일부 실시예에서, 플라즈마 인가 단계 동안 수행되는 활성종의 이동도를 증가시키는 단계 및 활성종의 밀도를 증가시키는 단계는 순차적으로 수행될 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 활성종의 이동도를 증가시키는 단계(S235)가 먼저 수행되고, 이후 활성종의 밀도를 증가시키는 단계(S237)가 수행될 수 있다.
비록 도 2에 도시되지는 않았지만, 일부 실시예에서, 활성종의 이동도를 증가시키는 단계(S235)와 활성종의 밀도를 증가시키는 단계(S237) 사이에 퍼지 단계가 수행될 수 있다. 예를 들어 활성종의 이동도 및 밀도를 증가시키기 위하여 플라즈마를 이용하는 경우, 플라즈마 인가 단계들 사이에 퍼지 단계가 수행될 수 있다. 상기 퍼지 단계 동안 제2 기체는 계속적으로 공급될 수 있다.
추가적인 일부 예에서, 활성종의 밀도를 증가시키기 위하여 제1 플라즈마가 인가될 수 있고, 활성종의 이동도를 증가시키기 위해 제2 플라즈마가 인가될 수 있다. 이 경우 제1 플라즈마 인가 단계 및 제2 플라즈마 인가 단계는 순차적으로 수행될 수 있다. 다른 예에서, 도 1에 도시된 바와 같이 제1 플라즈마 인가 단계 및 제2 플라즈마 인가 단계는 동시에 수행될 수도 있다.
도 3은 제1 플라즈마 인가 단계(S335) 및 제2 플라즈마 인가 단계(S337)가 동시에 수행되는 모습을 도시한다. 구체적인 예로서 13.56MHz의 제1 주파수를 갖는 제1 플라즈마 및 430kHz의 제2 주파수를 갖는 제2 플라즈마가 반응기로 공급될 수 있다. 고주파수인 13.56MHz의 제1 플라즈마와 저주파수인 430kHz의 제2 플라즈마가 동시에 또는 순차적으로 공급됨으로써, 반응기 내 활성종이 보다 효율적으로 패턴 구조물의 리세스 바닥으로 유입될 수 있다.
고주파수 및 저주파수의 예로서 전술한 수치(즉, 13.56MHz 및 430kHz)는 예시적인 것으로서 본원 발명의 기술 사상이 이에 제한되지 않음에 유의한다. 고주파수로서 제1 주파수는 활성종의 밀도를 증가시키기에 적합한 주파수이며, 저주파수로서 제2 주파수는 활성종의 이동도를 증가시키기에 적합한 주파수일 수 있으며, 이러한 주파수의 선택은 패턴 구조물의 치수(dimension) 및 기타 공정 파라미터에 기초하여 변경될 수 있다.
선택적인 실시예로서, 도 3에 도시된 플라즈마 인가 단계(S330)에서, 제1 플라즈마 인가 단계(S335)는 생략될 수도 있다. 다시 말해, 플라즈마 인가 단계 동안 제2 주파수를 갖는 제2 플라즈마만이 반응기로 공급될 수 있다. 본 발명자는 저주파수(예를 들어 430kHz)의 플라즈마만을 이용하여 패턴 구조물 상에 층을 형성하는 경우에도 상기 층의 위치별 식각 저항성을 변화시킬 수 있다는 사실을 발견하였다. 이러한 위치별 식각 저항성의 변화는 저주파수 플라즈마의 전력 크기에 의존할 수 있다.
도 4는 패턴 구조물 상에 형성된 층이 등방성 식각 이후 패턴 구조물의 측면 상에 잔존하는 예를 도시한 것이다. 도 1의 실시예에서 전술한 바와 같이, 등방성 식각 단계(S450) 동안 층이 식각되는 부분의 위치는 제1 플라즈마와 제2 플라즈마의 전력 크기 비율에 의존할 수 있다.
예를 들어 패턴 구조물의 상면 및 하면 상의 층이 더 많이 식각되어 측면 상의 층이 잔존할 수 있도록, 제1 플라즈마 인가 단계(S435) 동안 제1 주파수의 플라즈마가 제1 전력 크기로 인가되도록 설정되고, 제2 플라즈마 인가 단계(S437) 동안 제2 주파수의 플라즈마가 제2 전력 크기로 인가되도록 설정될 수 있다. 또한 제1 전력 크기에 대한 제2 전력 크기의 비율(이하 '전력 크기 비율'로 지칭함)이 소정 값(예를 들어, 0.5)을 초과하도록 설정될 수 있다.
이러한 설정들에 기초하여 플라즈마 인가 단계(S430)가 수행됨으로써, 패턴 구조물 상의 층의 식각 저항성이 부분적으로 변경될 수 있다. 구체적으로 전력 크기 비율이 0.5를 초과하도록 설정함으로써, 패턴 구조물의 상면과 하면 상의 층의 식각 저항성이 감소할 수 있다. 따라서 후속 등방성 식각에 의해 식각 저항성이 감소된 상면과 하면 상의 층이 제거되고, 패턴 구조물의 측면 상의 층이 잔존할 수 있다.
이러한 결과는 도 11에 보다 구체적으로 도시된다. 도 11에 나타난 바와 같이, 상기 전력 크기 비율이 0인 경우 패턴 구조물의 측면 상의 층이 더 많이 식각될 수 있고(도 11의 115W/0W 참조), 상기 전력 크기 비율이 0.26인 경우 패턴 구조물 상의 층이 균일하게 식각될 수 있으며(도 11의 115W/30W 참조), 상기 전력 크기 비율이 0.7 이상인 경우 패턴 구조물의 상면 및 하면 상의 층이 더 많이 식각될 수 있다(도 11의 115W/80W 및 115W/130W 참조).즉 인가되는 제 2 전력 크기가 증가할수록 측면에서의 식각 속도가 감소한다(식각 저항성 증가).
도 5는 패턴 구조물 상에 형성된 층이 등방성 식각 이후 패턴 구조물의 측면 상에 잔존하는 예를 도시한 것으로서, 활성종의 밀도를 증가시키는 단계(S535) 동안 제1 플라즈마를 인가하고, 활성종의 이동도를 증가시키는 단계(S537) 동안 제2 플라즈마를 인가하되, 제1 플라즈마의 전력 크기에 대한 제2 플라즈마의 전력 크기의 비율이 소정값 이상이 되도록 하여 등방성 식각 이후 패턴 구조물의 측면 상에 층이 잔존하도록 하는 예를 도시한다.
도 5를 참조하면, 추가적이고 선택적인 예로서, 제1 기체 공급 단계(S510)와 플라즈마 인가 단계(S520) 사이에 상기 제1 기체의 퍼지 단계(S515)가 수행될 수 있다. 또한 플라즈마 인가 단계(S530) 이후 상기 제2 기체의 퍼지 단계(S539)가 수행될 수 있다. 이러한 퍼지 단계(S515, S539)는 예를 들어 원자층 증착 공정을 이용하여 패턴 상에 층을 형성하는 경우에 이용될 수 있다.
도 6은 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 개략적으로 나타낸 흐름도이다. 이 실시예들에 따른 기판 처리 방법들은 전술한 실시예들에 따른 기판 처리 방법의 변형예일 수 있다.
도 6을 참조하면, 기판 처리 방법은 상면, 하면, 및 상면과 하면을 연결하는 측면을 갖는 패턴 구조물의 기판을 처리하는 방법과 관련된 것으로서, 기판에 대한 등방성 식각을 통해 패턴 구조물 상의 층을 선택적으로 제거할 수 있도록 하는 기판 처리 방법과 관련된다.
이를 위해 먼저 기판이 공급되고(S600), 패턴 구조물 상에 층을 형성한 후(S630), 상기 층에 대한 등방성 식각이 수행된다(S650). 다만 등방성 식각은 그 특성상 층을 균일한 두께로 제거하는 것이 일반적이기 때문에, 선택적인 제거를 위해서는 층을 형성함에 있어서 사전에 층의 식각 저항성을 위치별로 조정하는 것이 필요하다.
본원 발명은 이러한 식각 저항성의 위치별 조정을 위해 고주파수 플라즈마 및 저주파수 플라즈마를 이용한다. 다시 말해 전술한 2종류의 플라즈마를 이용하여 층을 형성함으로써 형성된 층의 식각 저항성을 위치별로 변화시킨다. 이러한 고주파수 및 저주파수의 2종류의 주파수를 갖는 플라즈마 인가(S630)는 후속 등방성 식각 공정(S650)과 연계하여 도입된 구성임에 유의한다.
예를 들어, 2종류의 주파수를 갖는 플라즈마 인가 공정이 선행기술에서 언급될 수도 있지만, 이러한 선행기술에 언급된 2종류의 주파수가 후속 등방성 식각 공정과 연계된 것이 아닌 이상, 본원 발명과는 구별된다. 즉, 본원 발명의 2종류의 주파수 구성은 후속 등방성 식각 공정과 연계된 것이어서, 다른 목적을 가지고 2종류의 주파수를 갖는 플라즈마를 이용하는 선행기술이 존재하더라도 양자는 서로 다른 발명으로 보아야 할 것이다.
도 7은 패턴 구조물상의 측면에 높은 식각 저항성을 갖는 막을 형성하는 기존의 기판 처리 방법, 즉 상면 및 하면 상에 형성된 막은 제거하고 측면의 막은 잔존시키는 기존의 기판 처리 방법에 따라 형성된 막의 개념도이다.
도 7(a)에서 패턴 구조물(10)이 형성된 기판 상에 플라즈마를 이용하여 막(2)을 형성한다. 균일한 막을 형성하기 위해 플라즈마 원자층 증착법으로 막을 형성한다. 막을 형성하기 위해 높은 RF 전력을 인가할 경우 라디칼의 진행방향과 수직 방향에 있는 상면 및 하면 상의 막은 라디칼의 높은 이온 포격효과로 인해, 라디칼의 진행방향과 평행 방향에 있는 측면 상의 막에 비해 막의 강도와 식각 저항성이 저하된다. 일반적으로 RF전력을 인가할 경우 이온 포격 효과로 인해 막이 치밀해지나, 문턱 RF 전력(threshold RF power) 이상의 RF전력이 인가되면 과도한 이온 포격으로 인해 오히려 막이 파괴되어 강도가 저하되고 식각 저항성(etching resistance)이 낮아지게 된다. 따라서 도 7(a)에서와 같이 문턱 RF전력 이상의 높은 RF 전력을 인가하면 상면 및 하면상의 막의 강도는 측면상의 막의 강도보다 낮아진다. 즉 상면 및 하면상의 막의 식각 저항성은 측면상의 막의 식각 저항성보다 낮아지게 된다.
이후 등방성 식각, 가령 습식 식각(wet etch)을 진행하면 도 7(b)에서와 같이 상면 및 측면 에서의 식각 선택비의 차이를 이용하여 패턴 구조물의 상면 및 하면상의 막은 제거되고 측면상의 막은 잔존하게 된다.
도 8은 인가되는 RF 전력의 크기에 따른 막의 식각속도(WER; Wet Etch Rate)를 나타낸다. 앞서 설명했듯이 플라즈마를 이용한 막 형성시 문턱 RF 전력(PTH) 크기 이하의 RF 전력을 인가하면 막의 치밀도가 증가하여 식각 속도가 감소하지만(즉 식각 저항성 증가), 문턱 RF 전력 크기 이상의 RF 전력을 인가하면 오히려 막이 파괴되고 막의 강도가 감소하면서 막의 식각 속도는 오히려 증가함을(즉 식각 저항성 감소) 나타낸다.
패턴 구조물 상에서 도 7과 같은 방법을 이용한 식각 선택비(etch selectivity) 구현은 인가되는 고주파 RF전력의 크기를 제어함으로써 선택적 식각 및 선택적 막 형성을 가능하게 한다. 그러나 반도체 소자의 크기가 감소하고 패턴 구조물이 미세해지고 패턴 구조물 사이의 간격이 줄어듦에 따라 고주파 RF전력을 높이는 것은 막의 특성을 저하시키는 원인이 될 수 있다. 가령 높은 단차비(aspect ratio)를 갖는 미세 패턴 구조물 상에 보다 얇은 막을 증착하고 패턴 구조물 바닥, 가령 갭 바닥면에 형성된 막에 대한 식각 속도를 제어하기 위해 800W이상의 높은 고주파 RF전력을 인가할 경우 라디칼 및 활성 이온종에 의해 하부막에 손상을 줄 수 있고 기판 공정을 수행하는 반응기에 손상을 줄 수 있다.
본 발명은 위에 언급된 문제를 방지하기 위한 기판 처리 방법을 제안한다. 구체적으로, 문턱 RF전력 이하 크기의 낮은 고주파 RF 전력을 인가했을 때 패턴 구조물의 상면, 하면 및 측면상의 막의 식각 저항성을 제어하는 기판 처리 방법을 개시한다.
도 9는 본 발명의 일 실시예에 따른 기판 처리 방법을 나타낸다. 도 9의 각 단계별 상세한 설명은 다음과 같다.
제 1 단계(S1) : 패턴 구조물이 형성된 기판을 기판 처리장치의 반응기에 로딩한다. 상기 패턴 구조물은 3D 낸드 플래시 소자의 게이트 스택일 수 있다. 혹은 증착막에 대한 선택적 식각이 필요한 디바이스 소자내의 특정 패턴 구조물일 수 있다. 상기 패턴 구조물은 포토 레지스터로 구성되어지거나 혹은 절연막 혹은 금속막일 수 있다.
제 2 단계(S2) : 상기 반응기에 로딩된 기판상에 소스 기체를 공급한다. 상기 소스 기체는 소스 용기(source vessel)에 있는 액체 소스일 수 있으며 이송 기체(가령 Ar)에 의해 기판상에 공급될 수 있다. 일 실시예에서 상기 소스 기체는 실리콘을 함유하는 기체일 수 있다. 가령 아미노실란(aminosilane), 이오오도실란(iodosilane) 및 실리콘 할라이드(silicon halide) 기체 중 적어도 하나일 수 있다. 공급된 소스 기체는 기판과 표면 반응(surface reaction)을 하여 기판 상에 단분자층(monolayer)을 형성할 수 있다.
제 3 단계(S3) : 상기 소스 기체 분자가 흡착된 기판에 반응기체(reactant)를 공급한다. 상기 반응기체는 상기 소스 기체 분자와 화학반응을 하여 기판 표면에 화합물을 형성한다. 일 실시예에서 상기 반응 기체는 상기 소스 기체 분자와 반응하지 않으나 후속 단계(제 4 단계, S4)에서 공급되는 플라즈마에 의해 상기 소스 기체와 화학반응이 유도될 수 있다. 일 실시예에서 상기 반응 기체는 산소 혹은 질소를 포함하는 기체일 수 있다.
제 4 단계(S4) : 상기 소스 기체와 반응기체가 공급된 반응기에 플라즈마를 공급한다. 플라즈마는 RF 전력을 반응기에 공급하여 상기 반응 기체를 해리(dissociation)하여 이온화함으로써 형성될 수 있다. 반응기체를 이온화함으로써 소스기체와 화학반응을 촉진할 수 있고 기판 상에 막을 형성할 수 있다. 본 발명에 따른 실시예에서 본 단계에서는 저주파와 고주파의 이중 주파수 RF전력(dual frequency RF power)을 공급한다. 앞서 기술했듯이 패턴 구조물의 상면 및 하면에 형성된 막의 식각 저항성을 감소시키기 위해 높은 크기의 고주파 RF전력을 공급할 때 활성종에 의한 하부막의 손상을 방지하기 위해 낮은 크기의 고주파 RF 전력과 함께 저주파 RF전력을 함께 공급함으로써 하부막 손상을 최소화하면서도 패턴 구조물의 상면, 하면 및 측면에 형성된 막의 식각 저항성을 제어할 수 있다. 선택적 실시예에서 상기 반응 기체는 제 3 단계(S3)와 제 4 단계(S4)에 걸쳐 지속적으로 공급될 수 있다. 혹은 또다른 실시예에서 상기 제 3 단계(S3)와 제 4 단계(S4)는 동시에 진행될 수 있다. 한편 상기 제 2 단계(S2) 이후, 그리고 상기 제 4 단계(S4) 이후에 반응기 내의 잔류 소스 기체 및 반응 기체를 제거하는 퍼지 단계가 추가될 수 있다. 일 실시예에서 300W 이하의 13.56MHz의 고주파 RF 전력과 300W 이하의 430KHz의 저주파 RF전력이 함께 인가될 수 있다.
제 5 단계(S5) : 기판상에 증착된 막의 두께가 목적 두께에 도달하는지 판단한다. 목적 두께에 도달하면 증착 공정(S2 내지 S4)을 종료한다. 반면 목적 두께에 도달하지 않으면 다시 증착 공정(S2 내지 S4)을 반복한다. 상기 반복 공정은 제어 프로그램에 사전 입력된 사이클을 복수회 반복하며 진행될 수 있다.
제 6 단계(S6) : 기판상에 증착된 막에 대해 식각 공정을 수행한다. 상기 식각 공정은 습식 식각(wet etch)일 수 있으며 1:100 비율로 희석된 dHF(diluted hydrofluoric acid, HF)용액을 이용해서 수행한다. 본 단계는 상기 증착 공정(S2 to S5)과 엑스-시츄(ex-situ)로 진행될 수 있다. 즉 본 단계는 증착 공정이 수행된 반응기에서 식각 공정이 수행되는 반응기로 기판을 이송하여 수행할 수 있다. 혹은 증착막이 형성된 기판을 반응기에서 언로딩(unloading)하여 식각처리를 할 수 있는 별도의 장치로 수동으로(manually) 이송하여 진행할 수도 있다. 상기 증착공정에서 인가된 RF전력에 의해 패턴 구조물 상의 증착막은 증착 위치(상면, 하면 및 측면)에 따라 식각 선택비(etch selectivity)가 상이하므로 본 단계 이후 상면 및 하면상의 막은 제거되고 측면상의 막은 유지되게 된다. 혹은 상면 및 하면상의 막은 유지되고 측면상의 막은 제거된다.
도 10은 도 9의 증착 단계(S2 to S5)에 대한 타이밍 다이어그램을 나타낸다.
도 10의 T1 단계는 도 9의 제 2 단계(S2)에 상응하고 T3 단계는 도 9의 제 3 단계(S3)에 상응하고 T4 단계는 도 9의 제 4 단계(S4)에 상응한다. 상기 도 10에서 알 수 있듯이 상기 T3 단계에서 공급되는 반응기체는 T4 단계까지 지속적으로 공급될 수 있다.
도 10의 T4 단계에서는 제 1 RF 전력과 제 2 RF 전력이 함께 공급된다. 상기 제 1 RF 전력은 고주파 RF 전력(high frequency RF power)이고 상기 제 2 RF 전력은 저주파 RF 전력(low frequency RF power)이다. 고주파 RF 전력(제 1 RF 전력)은 활성종(이온, 라디칼 등) 밀도를 증가시키고 저주파 RF 전력(제 2 RF 전력)은 활성종의 이동 거리를 늘림으로써 활성종이 갭 내부로 깊이 이동할 수 있게 한다, 즉 보다 많은 활성종들이 패턴 구조물의 하면에 도달할 수 있게 함으로써 상면 외에도 갭 구조물의 하면에 증착된 막의 식각 저항성을 제어할 수 있는 기술적 효과가 있다. 가령 일실시예에서 단차비(aspect ratio)가 높은 패턴 구조물의 상면외에도 하면에서의 식각 저항성을 저하시킬 수 있다.
또한 저주파 RF 전력은 고주파 RF 전력과 함께 증착막에 대한 이온 포격을 수행하여 증착막의 식각 저항성과 강도를 저하시킬 수 있는 기술적 효과가 있다.
도 11은 도 9 및 도 10의 기판 처리 방법에 따라 갭 구조물상에 SiN막을 일정 두께로 증착한 후 습식 식각 처리를 한 후 상면, 측면 및 하면에서의 SiN막의 식각 속도(WER; Wet Etch Rate)를 나타낸다. 식각은 1:100으로 희석된 상온(30℃)의 dHF용액에 기판 샘플을 10초간 침전시켜 진행했고 식각 속도는 식각 이전 막의 두께와 식각 이후 막의 두께를 비교하여 산출하였다.
도 11의 그래프의 가로축은 SiN 막을 형성하기 위한 인가 RF 전력을 나타내며 구체적으로 115W의 13.56MHz 고주파 RF 전력(HRF)을 인가하면서 430KHz의 저주파 RF전력(LRF)을 함께 인가한 것을 나타낸다. 도 11에서 알 수 있듯이 115W크기의 고주파 RF전력만을 인가한 경우, 즉 저주파 RF전력은 인가하지 않은 경우 갭구조물의 측면에 형성된 SiN막의 식각 속도가 상면이나 하면에서의 SiN막의 식각 속도보다 높다. 즉 상면 및 하면상의 SiN막보다 측면상의 SiN막이 더 빨리 제거된다. 가령 상면 및 하면상의 SiN막은 잔존하고 측면상의 SiN막은 제거될 수 있다.
반면 저주파 RF전력을 함께 인가했을 때 측면상의 SiN막의 식각 속도는 저주파 RF전력의 크기가 증가할수록 낮아짐을 알 수 있다. 도 11에서 알 수 있듯이 인가되는 저주파 RF전력이 0W, 30W, 80W 및 130W로 증가할수록 측면상의 SiN막의 식각 속도는 2.92, 1.51, 0.45 및 0.44Å/second로 감소하고 상면/하면상의 SiN막의 식각속도는 각각 1.43/1.65, 1.66/2.03, 6.30/6.40 및 6.56/6.36Å/second로 증가함을 알 수 있다. 즉 높은 고주파 RF전력(가령 1,000W이상)이 인가되지 않으면 하면상의 막의 식각 저항성을 낮추는 것이 어렵지만 저주파 RF전력을 함께 인가할 경우 갭 내에서 라디칼의 이동 경로가 길어져서 갭구조물의 바닥면에 있는 막에 도달하게 되고 하부면상 막의 식각 저항성을 낮추게 된다. 따라서 낮은 크기의 고주파 RF전력 인가로 인한 한계를 저주파 RF전력 인가로 보상할 수 있고 상면과 하면상에서 막의 식각 저항성의 균일성(wet etch uniformity)을 달성할 수 있는 기술적 효과가 있다.
도 12는 도 11에서 갭구조물의 위치별 SiN 막의 식각 속도를 서로 비교한 식각 선택비(wet etch selectivity)를 나타낸다. 가령 상면/측면의 식각 선택비(Top/Side wet etch selectivity)는 도 11의 상면과 측면상에서 SiN 막의 식각 속도의 비(wet etch rate ratio)를 나타낸다.
도 12에서, 가령 상면/측면(Top/Side)의 비가 1.0이하일 경우 측면에서의 식각 속도가 상면에서의 식각 속도보다 큼을 의미한다. 따라서 그러한 경우에는 식각 공정을 통해 상면상의 SiN막은 잔존하고 측면상의 SiN막은 제거된다.
상면/측면(Top/Side)의 비가 1.0일 경우 측면에서의 식각 속도와 상면에서의 식각 속도가 균일하다. 따라서 그러한 경우에는 식각 공정을 통해 상면 및 측면상의 SiN막은 동일 두께로 잔존하거나 함께 제거된다.
상면/측면(Top/Side)의 비가 1.0보다 클 경우 측면에서의 식각 속도는 상면에서의 식각 속도보다 낮다. 따라서 그러한 경우에는 식각 공정을 통해 상면상의 SiN막은 제거되고 측면상의 SiN막은 잔존한다. 그외 하면/측면(Bottom/Side)의 비에 대한 해석은 동일하게 설명되므로 생략하기로 한다.
도 12에서 알 수 있듯이 인가되는 저주파 RF전력(LRF)의 크기가 클수록 상면/측면(Top/Side) 및 하면/측면(Bottom/Side)에서의 식각 선택비가 1.0보다 크게 된다. 즉 이러한 경우 상면 및 하면상의 SiN막이 측면상의 SiN막보다 빨리 식각되어 제거되고 측면상의 SiN막은 잔존하게 된다.
또한 도 12에서 상면/하면(Top/Bottom)상의 SiN막의 식각 선택비는 저주파 RF전력의 크기가 클수록 0.82, 0.98 그리고 1.03으로, 1.0에 가까워짐을 알 수 있다. 즉 저주파 RF전력을 인가함으로써 상면과 하면상에서의 식각속도가 균일해지게 된다. 따라서 높은 단차비를 갖는 패턴구조물에서 상면과 하면상의 막을 동시에 제거하고 잔류막이 없이 측면상에만 막을 잔존케할 수 있는 기술적 효과가 있다.
도 13은 저주파 RF전력 인가 여부 및 인가 전력 크기에 따른 상면 및 하면상 막의 식각 여부를 나타낸다.
도 13(a)에서 패턴 구조물상에 막(30)을 형성하기 위해 저주파 RF전력이 인가되지 않거나 인가된 저주파 RF전력이 현저히 낮을 경우 식각 공정 후 패턴 구조물의 하면에 막이 완전히 제거되지 않고 잔존하게 된다. 이때 상면/하면(Top/Bottom)상 막의 식각 선택비는 1.0보다 현저히 크다.
도 13(b)에서 패턴 구조물상에 막을 형성하기 위해 인가된 저주파 RF 전력이 현저히 클 경우 식각 공정 후 패턴 구조물의 하면상 막은 제거되나 상면상 막은 완전히 제거되지 않고 잔존하게 된다. 이때 상면/하면(Top/Bottom)상 막의 식각 선택비는 1.0보다 현저히 작다.
도 13(c)에서 패턴 구조물상에 막을 형성하기 위해 적절한 크기의 저주파 RF전력이 인가될 경우 식각 공정 후 상면과 하면상의 막은 동시에 제거되고 측면상 막만 남게 된다. 이때 상면/하면(Top/Bottom)상 막의 식각 선택비는 1.0에 근접한다.
따라서 패턴 구조물상에 막을 형성할 때 저주파 RF전력의 크기를 제어함으로써 식각 공정 후 패턴구조물의 상면 및 하면상에 잔존막 없이 막을 동시에 제거하고 측면상 막은 잔존할 수 있는 기술적 효과가 있다.
도 14는 인가되는 저주파 RF 전력의 크기에 따른 하면(bottom) 및 측면(side wall)상의 막의 식각 속도를 나타내는 개념도이다. 2개의 그래프는 각각 측벽 상의 SiN 박막의 식각 속도와 하면 상의 SiN 박막의 식각 속도를 나타낸다. 저주파 RF 전력의 크기가 작은 경우 하면 상의 막의 식각 속도가 작고 측벽 상의 막의 식각 속도가 크지만, 저주파 RF 전력의 크기가 큰 경우 하면 상의 막의 식각 속도가 크고 측벽 상의 막의 식각 속도가 작음을 알 수 있다.
아래 표 1은 도 14에 따라, 인가되는 저주파 RF전력의 크기에 따른 패턴 구조물 상에서의 SiN 막의 박막 프로파일(film profile)을 나타낸다.
낮은 LRF 전력 중간 LRF 전력 높은 LRF 전력
WER 하면 < 측벽 하면
Figure pat00001
측벽		 하면 > 측벽
박막 프로파일 박막이 하면 (및 상면) 상에 잔존(Topo selective film profile) 균일함(Conformal) 박막이 측벽 상에 잔존
(Reverse topo selective film profile)
위 표 1에 나타난 바와 같이, LRF 전력의 크기가 작은 경우 측벽 상의 막의 식각속도가 커서 하면 및 상면 상의 막이 잔존하고, 반대로 LRF 전력의 크기가 큰 경우 하면 및 상면 상의 막의 식각속도가 커서 측벽 상의 막이 잔존한다. 또한 중간 크기의 LRF 전력의 경우 측벽, 하면, 및 상몇 상의 막이 동일한 식각 속도를 가져 균일한 두께의 막이 잔존하게 될 것이다.
이상 설명한 바와 같이, 도 9, 도 10, 도 14 및 표 1에 따라, 인가되는 고주파 RF전력의 크기를 높이지 않고도 인가되는 저주파 RF 전력의 크기에 따라 식각 공정 후 패턴 구조물상의 막의 형태(film profile)를 제어할 수 있음을 알 수 있다.
아래 표 2는 본 발명의 일실시예에 따른 SiN 막 증착 조건을 나타낸다.
실험 조건
공정 압력 (Torr) 0.5 Torr 내지 10.0 Torr (바람직하게는 2 Torr 내지 5 Torr)
플라즈마 조건 13.56MHz HRF 전력 (W) 50 W 내지 300W (바람직하게는 100W 내지 200W)
430KHz LRF 전력 (W) 20 W 내지 200 W (바람직하게는 30W 내지 150W)
기체 흐름 조건 소스 (sccm) 1,000 내지 4,000 (바람직하게는 1,500 내지 3,000)
소스 캐리어 Ar (scm) 5,000 내지 10,000 (바람직하게는 6,000 내지 9,000)
반응물 500 내지 2,000 (바람직하게는 1,000 내지 1,500)
반응물 퍼지 Ar 500 내지 2,000 (바람직하게는 1,000 내지 1,500)
퍼지 Ar (sccm) 4,000 내지 10,000 (바람직하게는 6,000 내지 8,000)
하부 충진(Bottom fill) N2 (sccm) 2,000 내지 6,000 (바람직하게는 3,000 내지 5,000)
단계 별 공정 시간
 소스 공급 (초) 0.1 내지 1.0 (바람직하게는 0.4 내지 0.8)
소스 퍼지 (초) 0.1 내지 1.0 (바람직하게는 0.4 내지 0.8)
반응물 사전-유동 (초) 0.1 내지 0.5 (바람직하게는 0.2 내지 0.4)
반응물 유동 및 플라즈마 온 (초) 1.0 내지 4.0 (바람직하게는 2.0 내지 3.0)
퍼지 (초) 0.1 내지 0.8 (바람직하게는 0.2 내지 0.6)
소스 Dichlorosilane (DCS)
반응기체 NH3
사이클 수 300 사이클
표 2의 평가 조건에서는 DCS(Dichlorosilane) 소스 기체를 사용하였으나 이에 한정되지 않는다. 일 실시예에서 소스 기체는 아미노실란(aminosilane), 이오오도실란(iodosilane) 및 실리콘 할라이드(silicon halide) 기체 중 적어도 하나일 수 있다. 가령 실리콘 소스로서 TSA, (SiH3)3N; DSO, (SiH3)2; DSMA, (SiH3)2NMe; DSEA, (SiH3)2NEt; DSIPA, (SiH3)2N(iPr); DSTBA, (SiH3)2N(tBu); DEAS, SiH3NEt2; DTBAS, SiH3N(tBu)2; BDEAS, SiH2(NEt2)2; BDMAS, SiH2(NMe2)2; BTBAS, SiH2(NHtBu)2; BITS, SiH2(NHSiMe3)2; DIPAS, SiH3N(iPr)2; TEOS, Si(OEt)4; SiCl4; HCD, Si2Cl6; 3DMAS, SiH(N(Me)2)3; BEMAS, SiH2[N(Et)(Me)]2; AHEAD, Si2(NHEt)6; TEAS, Si(NHEt)4; Si3H8; DCS, SiH2Cl2; SiHI3; SiH2I2; trimer-trisilylamine 중에 적어도 하나 혹은 그 유도체 혹은 그 혼합물을 포함할 수 있다. 질소 함유 반응 기체는 N2, N2H2(diimide), NH3 중 적어도 하나 혹은 그 혼합물일 수 있다.
표 2는 SiN막을 형성하기 위한 조건을 개시하였으나 본 발명은 이에 한정하지 않는다. 가령 산소 함유 반응기체를 공급할 경우 SiO2막을 증착할 수 있으며 패턴 구조물상에 증착된 SiO2막 형성시 고주파 RF전력외에 저주파 RF전력을 추가로 인가함으로써 식각 후 상면 및 하면 혹은 측면에 SiO2막을 잔존할 수 있다. 공정 제어 메커니즘은 앞서 설명한 내용과 동일하므로 생략하기로 한다. SiO2막을 형성시 반응 기체는 O2, O3, CO2, H2O, NO2, N2O 중 적어도 하나 혹은 그 혼합물을 포함할 수 있다.
도 15는 본 발명의 일 실시예에 따라 막증착을 수행하기 위한 반응기 구조를 대략적으로 나타낸다.
도 15에서 반응기(1)의 기판 지지부(3)에 기판(4)이 탑재되어 있고 반대 방향에 기체 유입부(2)가 대향되어 배치되어 있다. 기판 지지부(3)와 기체 유입부(2) 사이의 공간은 반응 공간으로서 정의될 수 있다.
기판 지지부(3)는 기판(4)에 열에너지를 공급하는 히팅 블록일 수 있으며, 상기 기체 유입부(2)는 샤워헤드일 수 있다. 다른 예에서, 기체 유입부(2)는 측방향으로 기체를 공급하도록 구성될 수도 있다. 기체가 외부에서 상기 기체 유입부(2)를 통해 반응기(1) 내의 기판(4)에 공급되며 처리 기체는 배기부(8)를 통해 배기된다. 상기 배기부(8)는 배기펌프일 수 있다
기판 처리 장치는 전력 발생기를 포함할 수 있다. 전력 발생기는 반응 공간을 제공하는 반응기에 플라즈마를 인가하도록 구성될 수 있다. 구체적인 예로서, 상기 기체 유입부(2)는 전력 발생기와 전기적으로 연결될 수 있고, 기체 유입부(2)는 전극으로 기능하여 반응기 내에서 플라즈마가 생성되어 반응 공간으로 인가될 수 있다. 다른 예에서, 플라즈마는 반응기 외부에서 생성되고 반응기 내로 인가될 수도 있다.
일부 예에서, 전력 발생기는 정합기(5; matching network), 고주파 RF전력 발생기(6), 저주파 RF전력 발생기(7)를 포함할 수 있다. 전력 발생기와 반응기 사이에 배치된 정합기(5)는 전력 발생기에 의해 생성된 전력이 반사되는 것을 방지하는 기능을 수행할 수 있다. 다시 말해, 전력 발생기는 고주파 RF전력 발생기(6) 및 저주파 RF전력 발생기(7)와 반응기 사이의 임피던스 매칭을 수행하도록 구성될 수 있다.
추가적인 예에서, 고주파 RF 전력 발생기(6)는 고주파수(예를 들어, 13.56MHz)의 제1 플라즈마를 생성하도록 구성될 수 있다. 저주파 RF 전력 발생기(7)는 상기 고주파수보다 작은 저주파수(예를 들어, 430kHz)의 제2 플라즈마를 생성하도록 구성될 수 있다.
본 발명에 따른 일 실시예에서 막증착을 수행할 때 소스 기체와 반응기체는 교대로 순차적으로 공급되며 반응 기체가 공급될때는 고주파 RF전력 발생기(6)와 저주파 RF전력 발생기에서 각각 고주파 RF전력과 저주파 RF전력을 반응기(1)로 공급한다.
본 발명에 따른 일 실시예에서 미세 패턴 구조를 갖는 패턴 구조물상에 선택적 식각비를 갖는 막을 형성할 수 있다. 보다 구체적으로 하부막에 대한 손상을 최소화하기 위해 낮은 크기의 고주파 RF전력외에 저주파 RF전력을 함께 인가함으로써 패턴 구조물상에 선택적 식각비를 갖는 막을 형성할 수있다. 일실시예에서 저주파 RF전력의 크기를 제어함으로써 패턴 구조물의 상면, 하면 혹은 측면상의 막의 식각 속도를 제어할 수 있고 상면, 하면 혹은 측면 상에 선택적으로 막을 잔존시킬 수 있다.
또한 상면과 하면상 막의 식각 속도의 균일성(wet etch rate uniformity)을 달성할 수 있어 식각 공정 후 상면 및 하면상에 잔존막이 없이 측면에만 막을 잔존시킬 수 있다.
본 발명을 명확하게 이해시키기 위해 첨부한 도면의 각 부위의 형상은 예시적인 것으로 이해하여야 한다. 도시된 형상 외의 다양한 형상으로 변형될 수 있음에 주의하여야 할 것이다. 도면들에 기재된 동일한 번호는 동일한 요소를 지칭할 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (20)

  1. 패턴 구조물을 갖는 기판을 공급하는 단계;
    플라즈마를 인가하여 활성종을 생성하는 단계; 및
    상기 활성종에 의해 생성된 상기 패턴 구조물 상의 층에 대하여, 등방성 식각을 수행함으로써 상기 층을 선택적으로 식각하는 단계를 포함하고,
    상기 플라즈마를 인가하는 단계는,
    상기 활성종의 밀도를 증가시키는 단계; 및
    상기 활성종의 이동도를 증가시키는 단계를 포함하는, 기판 처리 방법.
  2. 청구항 1에 있어서,
    제1 기체를 공급하는 단계; 및
    제2 기체를 공급하는 단계를 더 포함하며,
    상기 제1 기체를 공급하는 단계, 상기 제2 기체를 공급하는 단계, 및 상기 플라즈마를 인가하여 활성종을 생성하는 단계를 포함하는 사이클이 복수 회 수행되며,
    상기 등방성 식각은 상기 사이클 이후에 수행되는, 기판 처리 방법.
  3. 청구항 1에 있어서,
    상기 활성종의 밀도를 증가시키는 단계는 제1 플라즈마를 인가함으로써 수행되고,
    상기 활성종의 이동도를 증가시키는 단계는 상기 제1 플라즈마와 다른 제2 플라즈마를 인가함으로써 수행되는, 기판 처리 방법.
  4. 청구항 3에 있어서,
    상기 제1 플라즈마의 주파수는 상기 제2 플라즈마의 주파수보다 큰, 기판 처리 방법.
  5. 청구항 3에 있어서,
    상기 등방성 식각에 의해 상기 층이 식각되는 부분의 위치는 상기 제1 플라즈마의 제1 전력 크기에 대한 상기 제2 플라즈마의 제2 전력 크기의 제1 비율에 의존하는, 기판 처리 방법.
  6. 청구항 5에 있어서,
    상기 제1 전력 크기는 50W 내지 300W 범위인, 기판 처리 방법.
  7. 청구항 6에 있어서,
    상기 제1 전력 크기는 100W 내지 200W 범위인, 기판 처리 방법.
  8. 청구항 7에 있어서,
    상기 제2 전력 크기는 30W 내지 150W 범위인, 기판 처리 방법.
  9. 청구항 5에 있어서,
    상기 제1 비율은 소정값을 초과하며, 상기 층은 상기 패턴 구조물의 측면 상에 잔존하는, 기판 처리 방법.
  10. 청구항 9에 있어서,
    상기 패턴 구조물은 상면, 하면, 및 상기 상면과 상기 하면을 연결하는 상기 측면을 포함하며,
    상기 층은 상기 상면 상의 제1 층, 상기 하면 상의 제2 층, 및 상기 측면 상의 제3 층을 포함하고,
    상기 등방성 식각 동안, 상기 제1 층은 제1 식각 속도로 식각되고, 상기 제2 층은 제2 식각 속도로 식각되며, 상기 제3 층은 제3 식각 속도로 식각되는, 기판 처리 방법.
  11. 청구항 10에 있어서,
    상기 제3 식각 속도는 상기 제1 식각 속도보다 작고 상기 제2 식각 속도보다 작은, 기판 처리 방법.
  12. 청구항 10에 있어서,
    상기 제2 식각 속도에 대한 상기 제1 식각 속도의 제2 비율은 상기 제1 비율의 증가에 비례하는, 기판 처리 방법.
  13. 청구항 1에 있어서,
    상기 기판 처리 방법은 기판 처리 장치를 이용하여 수행되며,
    상기 기판 처리 장치는 상기 플라즈마를 인가하도록 구성된 전력 발생기를 포함하는, 기판 처리 방법.
  14. 청구항 13에 있어서,
    상기 기판 처리 장치는 상기 전력 발생기와 반응기 사이에 배치된 정합기(matching network)를 더 포함하는, 기판 처리 방법.
  15. 청구항 14에 있어서,
    상기 전력 발생기는
    제1 주파수의 제1 플라즈마를 생성하도록 구성된 제1 전력 발생기; 및
    상기 제1 주파수보다 작은 제2 주파수의 제2 플라즈마를 생성하도록 구성된 제2 전력 발생기를 포함하는, 기판 처리 방법.
  16. 청구항 15에 있어서,
    상기 정합기는 상기 제1 전력 발생기 및 상기 제2 전력 발생기와 상기 반응기 사이의 임피던스 매칭을 수행하도록 구성되는, 기판 처리 방법.
  17. 패턴 구조물을 갖는 기판을 공급하는 단계;
    상기 패턴 구조물 상에 제1 주파수를 갖는 제1 플라즈마 및 상기 제1 주파수보다 작은 제2 주파수를 갖는 제2 플라즈마를 인가하여 층을 형성하는 단계;
    상기 층을 등방성으로 식각하여 상기 층에 대한 선택적 식각을 수행하는 단계를 포함하고,
    상기 선택적 식각에 의해 상기 층이 잔존하는 부분의 위치는 상기 제1 플라즈마의 제1 전력 크기 및 상기 제2 플라즈마의 제2 전력 크기의 비율에 의존하는, 기판 처리 방법.
  18. 청구항 17에 있어서,
    상기 층을 형성하는 단계 동안 사이클이 복수 회 수행되며,
    상기 사이클은,
    제1 기체를 공급하는 단계;
    상기 제1 기체를 퍼지하는 단계;
    제2 기체를 공급하는 단계;
    상기 제1 플라즈마를 인가하는 단계;
    상기 제2 플라즈마를 인가하는 단계; 및
    상기 제2 기체를 퍼지하는 단계를 포함하는, 기판 처리
  19. 기판 처리 장치로서,
    기판을 지지하도록 구성된 기판 지지부;
    상기 기판 지지부 상의 기체 유입부;
    상기 기체 유입부에 연결된 제1 전력 발생기; 및
    상기 기체 유입부에 연결된 제2 전력 발생기를 포함하고,
    상기 제1 전력 발생기에 의해 생성되는 제1 플라즈마의 제1 주파수는 상기 제2 전력 발생기에 의해 생성되는 제2 플라즈마의 제2 주파수보다 큰, 기판 처리 장치.
  20. 청구항 19에 있어서,
    상기 기체 유입부와 상기 제1 전력 발생기 및 상기 제2 전력 발생기 사이에 배치된 정합기를 더 포함하는, 기판 처리 장치.
KR1020230081091A 2022-06-29 2023-06-23 기판 처리 방법 KR20240002703A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263356727P 2022-06-29 2022-06-29
US63/356,727 2022-06-29

Publications (1)

Publication Number Publication Date
KR20240002703A true KR20240002703A (ko) 2024-01-05

Family

ID=89283718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230081091A KR20240002703A (ko) 2022-06-29 2023-06-23 기판 처리 방법

Country Status (3)

Country Link
US (1) US20240006161A1 (ko)
KR (1) KR20240002703A (ko)
CN (1) CN117316750A (ko)

Also Published As

Publication number Publication date
CN117316750A (zh) 2023-12-29
US20240006161A1 (en) 2024-01-04

Similar Documents

Publication Publication Date Title
US11562901B2 (en) Substrate processing method
KR102457289B1 (ko) 박막 증착 방법 및 반도체 장치의 제조 방법
TWI751420B (zh) 薄膜沉積方法
CN112593212B (zh) 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
US10720322B2 (en) Method for forming silicon nitride film selectively on top surface
US11551925B2 (en) Method for manufacturing a semiconductor device
KR102370787B1 (ko) 저-산화 플라즈마-지원 공정
US10622375B2 (en) Method of processing a substrate and a device manufactured by using the method
US10283353B2 (en) Method of reforming insulating film deposited on substrate with recess pattern
CN113493906A (zh) 形成薄膜的方法
KR20210117157A (ko) 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
US8669185B2 (en) Method of tailoring conformality of Si-containing film
US7097886B2 (en) Deposition process for high aspect ratio trenches
JP2019029652A (ja) 負バイアスを用いてｐｅａｌｄによって膜を堆積する方法
JP2024045236A (ja) プラズマ処理装置および基板処理装置
JP7422557B2 (ja) 基板処理方法および基板処理装置
TW202208665A (zh) 用於填充半導體基板上之三維結構中的間隙之方法
KR20240002703A (ko) 기판 처리 방법
JP7233173B2 (ja) トレンチの側壁又は平坦面上に選択的に窒化ケイ素膜を形成する方法
US20210407813A1 (en) Substrate processing method
US20230096453A1 (en) Substrate processing method
KR20220041751A (ko) 반도체 처리 방법
KR20230093782A (ko) 반도체 소자의 갭필 방법
CN115602527A (zh) 衬底处理方法