KR20240002194A - 기판 표면 상의 갭 내에 실리콘을 형성하는 방법 - Google Patents

기판 표면 상의 갭 내에 실리콘을 형성하는 방법 Download PDF

Info

Publication number
KR20240002194A
KR20240002194A KR1020230079683A KR20230079683A KR20240002194A KR 20240002194 A KR20240002194 A KR 20240002194A KR 1020230079683 A KR1020230079683 A KR 1020230079683A KR 20230079683 A KR20230079683 A KR 20230079683A KR 20240002194 A KR20240002194 A KR 20240002194A
Authority
KR
South Korea
Prior art keywords
substrate
heaters
zone
temperature
location
Prior art date
Application number
KR1020230079683A
Other languages
English (en)
Inventor
오마르 엘뤼흐
로빈슨 제임스
피터 웨스트롬
칼레브 미스킨
알렉산드로스 데모스
Original Assignee
에이에스엠 아이피 홀딩 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 아이피 홀딩 비.브이. filed Critical 에이에스엠 아이피 홀딩 비.브이.
Publication of KR20240002194A publication Critical patent/KR20240002194A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)

Abstract

기판의 표면 상의 갭 내에 실리콘을 형성하는 방법이 개시된다. 상기 방법은 기판 및/또는 기판 지지체 상에 둘 이상의 위치에서 온도를 측정하기 위한 둘 이상의 고온계, 및 히터들의 영역들(zones)로 분할될 수 있는 복수의 히터들의 사용을 포함하고, 히터들 또는 히터들의 영역들은 측정된 온도들 및 희망하는 온도 프로파일들에 기초하여 독립적으로 제어될 수 있다.

Description

기판의 표면 상의 갭 내에 실리콘을 형성하는 방법{METHOD OF FORMING SILICON WITHIN A GAP ON A SURFACE OF A SUBSTRATE}
본 개시는 일반적으로 전자 소자를 형성하기에 적합한 방법에 관한 것이다. 보다 구체적으로, 본 개시는 기판 표면 상의 갭 내에 반도체 재료를 선택적으로 형성하기 위해 사용될 수 있는 방법 및 시스템에 관한 것이다.
예를 들어, 상보성 금속-산화물-반도체(CMOS) 소자와 같은 반도체 소자의 스케일링은 집적 회로의 속도 및 밀도에 있어서 상당한 개선이 이루어졌다. 그러나, 종래의 소자 스케일링 기술은 미래의 기술 분기점에서 큰 도전에 직면해 있다.
구체적인 하나의 도전 과제는 기판 표면 상의 갭 내에 에피택셜 반도체 재료(예를 들어, 실리콘)를 포함하는 소자의 제조에 관한 것이다. 주기적 증착 및 에칭 공정은 갭의 다른 표면(예를 들어, 측벽 표면)에 대해 선택적으로 일 표면(예를 들어, 바닥 표면) 상에 반도체 재료를 형성하는 것으로 보고되었다. 그러나, 이러한 공정 동안 기판 표면에 걸친 온도 변화는 바람직하지 않게 높거나 예측 불가해서, 이러한 기술을 사용하여 증착된 에피택셜 반도체 재료의 두께는 원하지 않는 편차를 가질 수 있다.
따라서, 기판 표면 상의 갭 내에 반도체 재료를 균일하게 그리고 선택적으로 형성하기 위한 개선된 방법이 요구된다.
이 부분에 진술된 문제점 및 해결책을 포함한 임의의 논의는, 단지 본 개시에 대한 맥락을 제공하는 목적으로만 본 개시에 포함되었다. 이러한 논의는 임의의 또는 모든 정보가 본 발명이 만들어졌거나 그렇지 않으면 선행 기술을 구성하는 시점에 알려진 것으로 간주되어서는 안된다.　
본 발명의 내용은 선정된 개념을 단순화된 형태로 소개하기 위해 제공된다. 이들 개념은 하기의 본 발명의 예시적 구현예의 상세한 설명에 더 상세하게 기재되어 있다. 본 발명의 내용은 청구된 요지의 주된 특징 또는 본질적인 특징을 필수적으로 구분하려는 의도가 아니며 청구된 요지의 범주를 제한하기 위해 사용하려는 의도 또한 아니다.
본 개시의 다양한 구현예는 기판 표면 상의 갭 내에 (예를 들어, 에피택셜) 실리콘을 형성하는 방법에 관한 것이다. 본 개시의 다양한 구현예가 선행 방법의 문제점을 해결하는 방식은 이하에서 보다 상세히 논의되면서, 일반적으로 본 개시의 다양한 구현예는 갭 내에 증착된 실리콘의 두께를 (예를 들어, 균일하게) 제어하는 개선된 방법을 제공한다. 이하에서 더욱 상세히 설명되는 바와 같이, 본원에 기술된 예시적인 방법은 실리콘 두께에 대한 정확한 제어가 특히 중요한 실리콘 격리 응용분야에서 특히 유용할 수 있다.
본 개시의 예시적인 구현예에 따르면, 기판 표면 상의 갭 내에 실리콘을 형성하는 방법은 반응기의 반응 챔버 내에 기판을 제공하는 단계 및 갭의 측벽에 대해 선택적으로 갭의 바닥 표면 상에 에피택셜 실리콘을 형성하는 단계, 예를 들어, 바닥으로부터 갭을 상향으로 충진하는 단계를 포함한다. 반응기는 하나 이상의 히터의 제1 구역 및 하나 이상의 히터의 제2 구역을 포함한다. 에피택셜 실리콘을 선택적으로 형성하는 단계는 제1 고온계를 사용하여 제1 기판 위치에서 하나 이상의 제1 기판 온도를 측정하는 단계, 제2 고온계를 사용하여 제2 기판 위치에서 하나 이상의 제2 기판 온도를 측정하는 단계, (예를 들어, 상기 하나 이상의 제1 기판 온도를 측정하는 단계에 반응하여) 하나 이상의 히터의 제1 구역을 독립적으로 제어하는 단계 및 (예를 들어, 상기 하나 이상의 제2 기판 온도를 측정하는 단계에 반응하여) 하나 이상의 히터의 제2 구역을 독립적으로 제어하는 단계를 포함한다. 제1 기판 위치는 기판의 중심 위치에 위치할 수 있다. 제2 기판 위치는 제1 기판 위치의 반경 반향 바깥에 있을 수 있다. 하나 이상의 히터의 제1 구역을 독립적으로 제어하는 단계는 하나 이상의 제1 기판 온도의 제1 기판 온도 또는 제1 기판 온도의 평균 또는 중앙값 등을 제1 기판 온도 설정값과 비교하는 단계를 포함할 수 있다. 유사하게, 하나 이상의 히터의 제2 구역을 독립적으로 제어하는 단계는 하나 이상의 제2 기판 온도의 제2 기판 온도 또는 제2 기판 온도의 평균 또는 중앙값 등을 제2 기판 온도 설정값과 비교하는 단계를 포함할 수 있다. 제1 및 제2 설정값은 동일하거나 상이할 수 있다. 일부 경우에, 상기 방법은 하나 이상의 제1 기판 온도의 적어도 하나와 하나 이상의 제2 기판 온도의 적어도 하나 사이의 온도 차이를 결정하는 단계를 추가적으로 또는 대안적으로 포함할 수 있으며, 하나 이상의 히터의 제1 구역을 독립적으로 제어하는 단계와 하나 이상의 히터의 제2 구역을 독립적으로 제어하는 단계 중 하나 이상은 온도 차이에 반응한다. 추가적으로 또는 대안적으로, 온도 차이는 온도 차이 설정값과 비교될 수 있다. 하나 이상의 제1 및/또는 제2 히터 구역은 각각 하나 이상의 선형 램프 및 선택적으로 하나 이상의 스폿 램프를 포함할 수 있다. 하나 이상의 히터의 제1 및/또는 제2 구역 각각은, 기판 지지부나 반응 챔버 위에 적어도 하나의 히터, 및 기판 지지부나 반응 챔버 아래에 적어도 하나의 히터를 포함할 수 있다. 일부 경우에, 기판 표면 또는 기판 지지부에 걸쳐 불균일한 온도 분포를 갖는 것이 바람직할 수 있다. 이러한 경우에, 상기 방법은 기판 상의 제1 및/또는 제2 영역 내의 원하는 온도 프로파일을 결정하는 단계를 추가로 포함할 수 있되, 제1 전력 오프셋은 기판 상의 제1 영역 내의 원하는 온도 프로파일에 기초할 수 있고, 제2 전력 오프셋은 기판 상의 제2 영역 내의 원하는 온도 프로파일에 기초할 수 있다. 추가적으로 또는 대안적으로, 전력 오프셋은 하나 이상의 히터의 열 출력/전력 입력에 기초할 수 있다. 다양한 실시예에 따르면, 바닥 표면 상에 에피택셜 실리콘을 선택적으로 형성하는 단계는 갭 내에 실리콘을 증착하는 단계 및 측벽으로부터 실리콘을 제거하기 위해 실리콘을 에칭하는 단계를 포함할 수 있다. 일부 경우에, 실리콘을 증착하는 단계 및 에칭하는 단계는 갭을 충진하고/하거나 원하는 양의 재료를 증착하기 위해 반복될 수 있다.
이들 및 다른 구현예는 첨부된 도면을 참조하는 특정 구현예의 다음 상세한 설명으로부터 당업자에게 쉽게 분명해질 것이다. 본 발명은 개시된 임의의 특정 구현예에 한정되지 않는다.
다음의 예시적인 도면과 연관하여 고려되는 경우에 발명의 상세한 설명 및 청구범위를 참조함으로써, 본 개시의 구현예에 대해 더욱 완전한 이해를 얻을 수 있다.
도 1은 본 개시의 적어도 하나의 구현예에 따른 방법을 나타낸다.
도 2는 본 개시의 예시적 구현예에 따른 기판 및 구조체를 나타낸다.
도 3은 열전대 온도 측정을 사용하여 증착된 실리콘의 웨이퍼 대 웨이퍼 불균일성을 나타낸다.
도 4는 본 개시의 구현예에 따른 방법을 사용하여 증착된 실리콘의 기판 대 기판 불균일성을 나타낸다.
도 5는 열전대 온도 측정을 사용하여 복수의 위치에 증착된 실리콘의 기판-대-기판 불균일성을 나타낸다.
도 6은 본 개시의 구현예에 따른 방법을 사용하여 복수의 위치에 증착된 실리콘의 기판 대 기판 불균일성을 나타낸다.
도 7은 본 개시의 실시예에 따른 방법을 사용하기에 적합한 패턴화된 기판을 나타낸다.
도 8은 본 개시의 예시적인 구현예에 따른 방법을 사용하여 얻은 제1 및 제2 기판 위치 온도 변동을 나타낸다.
도 9는 본 개시의 예시적인 추가 구현예에 따른 반응기 시스템을 나타낸다.
도 10은 본 개시의 실시예에 따른 하나 이상의 히터의 제1 및 제2 구역을 나타낸다.
도면의 요소는 간략하고 명료하게 도시되어 있으며, 반드시 축적대로 도시되지 않았음을 이해할 것이다. 예를 들어, 본 개시에서 예시된 구현예의 이해를 돕기 위해 도면 중 일부 구성 요소의 치수는 다른 구성 요소에 비해 과장될 수 있다.
특정 구현예 및 실시예가 아래에 개시되었지만, 당업자는 본 발명이 구체적으로 개시된 구현예 및/또는 본 발명의 용도 및 이들의 명백한 변형물 및 균등물을 넘어 확장된다는 것을 이해할 것이다. 따라서, 개시된 발명의 범주는 후술되는 구체적인 개시된 구현예에 의해 제한되지 않는 것으로 의도된다. 또한, 본원에 제시된 예시는 임의의 특정한 장치, 구조체 등의 실제 모습을 반드시 의도하려 하는 것은 아니며, 오히려 본 개시의 구현예를 설명하기 위해 사용될 수 있는 이상화된 대표물일 수 있다.
이하에서 더욱 상세히 설명되는 바와 같이, 본 개시의 다양한 구현예는 기판 표면 상의 갭 내에 실리콘을 형성하는 방법을 제공한다. 예시적인 방법은 예를 들어 실리콘 격리 구조체를 형성하는 데 사용될 수 있다. 실리콘 격리 구조체는 나노시트 또는 게이트-올-어라운드 반도체 소자와 같은 소자의 형성에 사용될 수 있다.
본원에서 사용되는 바와 같이, 용어 "기판"은 소자, 회로 또는 막을 형성하기 위해 사용될 수 있거나 소자, 회로 또는 막이 그 위에 형성될 수 있는 임의의 하부 재료 또는 재료들을 지칭할 수 있다. 기판은 실리콘(예, 단결정 실리콘), 다른 IV족 재료, 예컨대 탄소, 게르마늄, 및/또는 주석, 또는 화합물 반도체 재료와 같은 벌크 재료를 포함할 수 있고, 벌크 재료 위에 놓이거나 그 아래에 놓인 하나 이상의 층을 포함할 수 있다. 또한, 기판은, 기판 층의 적어도 일부 내에 또는 적어도 일부 위에 형성된 다양한 특징부, 예컨대 갭, 돌출부 등을 포함할 수 있다.
본원에서 사용되는 바와 같이, 용어 "에피택셜 층"은 아래에 놓인 실질적으로 단결정질인 기판 또는 층 위의 실질적으로 단결정질인 층을 지칭할 수 있다.
본원에서 사용되는 바와 같이, 용어 "단결정질"은 실질적인 단결정, 즉 장거리 정렬을 나타내는 결정질 재료를 포함한 재료를 지칭할 수 있다. 그러나, "단결정질" 재료가 장거리 정렬을 보이기만 한다면, "단결정질" 재료는 완전한 단결정이 아니라 다양한 결함, 적층 결함, 원자 치환 등도 포함할 수 있음을 이해해야 한다. 에피택셜 재료는 단결정질 재료일 수 있다.
본원에서 사용되는 바와 같이, 용어 "화학 기상 증착"은 원하는 증착을 생성시키기 위해 기판의 표면 상에서 반응 및/또는 분해되는 하나 이상의 휘발성 전구체에 기판이 노출되는 임의의 공정을 지칭할 수 있다.
본원에서 사용되는 바와 같이, 용어 "막" 및/또는 "층"은 본원에 개시된 방법에 의해 증착된 재료와 같이 임의의 연속적인 또는 비연속적인 구조체 및 재료를 지칭할 수 있다. 예를 들어, 막 및/또는 층은 이차원 재료, 삼차원 재료, 나노입자 또는 심지어는 부분 또는 전체 분자층 또는 부분 또는 전체 원자층 또는 원자 및/또는 분자 클러스터를 포함할 수 있다. 막 또는 층은 핀홀을 갖는 재료 또는 층을 포함할 수 있고, 이는 적어도 부분적으로 연속적일 수 있다.
본원에서 사용되는 바와 같이, "구조체"는 본원에 기술된 바와 같은 기판을 포함할 수 있다. 구조체는, 기판 위에 놓이는 하나 이상의 층, 예컨대 본원에서 설명된 방법에 따라 형성된 하나 이상의 층을 포함할 수 있다.
또한, 본 개시에서, 변수의 임의의 두 수치가 상기 변수의 실행 가능한 범위를 구성할 수 있고, 표시된 임의의 범위는 끝점을 포함하거나 배제할 수 있다. 추가적으로, 표시된 변수의 임의의 값은 ("약"으로 표시되는지의 여부에 관계없이) 정확한 값 또는 대략적인 값을 지칭할 수 있고 등가를 포함할 수 있으며, 평균, 중간, 대표값, 다수 또는 기타 도출된 대표값을 지칭할 수 있다. 또한, 본 개시에서, 용어 "포함하다", "포함하는", "로 구성되는" 및 "갖는"은 일부 구현예에서 "통상적으로 또는 대략적으로 포함하는", "포함하는", "본질적으로 이루어지는" 또는 "이루어지는"을 독립적으로 지칭할 수 있다. 본 개시에서, 임의의 정의된 의미는 일부 구현예에서 보통이고 관습적인 의미를 반드시 배제하는 것은 아니다.
이하에서 도면을 참조하여 보면, 도 1은 본 개시의 여러 실시예에 따라 기판 표면 상의 갭 내에 실리콘을 형성하는 방법(100)을 나타낸다. 방법(100)은 반응기의 반응 챔버 내에 기판을 제공하는 단계(102) 및 갭의 측벽에 대해 선택적으로 갭의 바닥 표면 상에 에피택셜 실리콘을 형성하는 단계(104)를 포함한다.
단계(102)는 갭을 포함하는 표면을 포함하는 기판을 제공하는 단계를 포함할 수 있다. 도 2를 참조하면, 기판(200)은 벌크 재료(202) 및 그 안에 형성된 갭(204)(점선으로 도시됨)을 포함할 수 있다. 예시된 실시예에서, 기판(200)은 실리콘 게르마늄(210) 및 실리콘(212)이 교대로 있는 층을 포함하는 적층 구조체(206, 208)를 추가로 포함한다. 갭(204)은 벌크 재료(202) 내에 그리고 적층 구조체(206, 208) 사이에 배치될 수 있다.
비제한적인 실시예로서, 단계(102)에 적합한 반응기는 화학 기상 증착 시스템의 반응 챔버를 포함할 수 있다. 반응 챔버는 독립형 반응 챔버 또는 클러스터 툴의 부분일 수 있다.
도 9는 방법(100) 동안 사용하기에 적합한 예시적인 반응기(900)를 도시한다. 반응기(900)는 반응 챔버(902), 기판 지지부 또는 서셉터(904), 히터 어레이(906), 제1 고온계(908), 제2 고온계(910) 및 제어기(912)를 포함한다. 반응기(900)는 반사기 또는 반사 표면(932)도 포함할 수 있고, 히터 어레이(906)의 적어도 일부분(934)은 반사기(932)와 반응 챔버(902) 사이에 있다.
반응 챔버(들)(902)는 석영 및 사파이어를 포함하는 세라믹 재료, 또는 반응 챔버 내의 온도를 측정하기 위해 사용되는 복사선에 투과성인 임의의 다른 재료와 같이, 임의의 적합한 재료로 형성될 수 있다. 특정 실시예로서, 반응 챔버(들)(902)가 석영으로 형성될 수 있고, 석영은 기판 지지부(904) 상에 지지된 기판에 의해 방출된 전자기 복사선을 고온계(908, 910)에 전달하고, 이로부터 고온계(908, 910)는 고온계(908, 910)의 간격에 대응하는 기판 상의 위치에서 온도를 결정한다.
기판 지지부(904)는 예를 들어 흑연으로 형성될 수 있고, 실리콘 카바이드 코팅을 가질 수 있다. 일부 경우에, 기판 지지부(904)는, 기판 지지부(904)의 온도를 측정하기 위해 고온계(908, 910)에 의해 사용되는 복사선을 방출하는 재료로 형성된다. 도시된 바와 같이, 기판 지지부(904)는 기판 지지부(904)를 회전시키도록 구성된 회전 가능한 샤프트(923)에 연결될 수 있다.
이하에서 더욱 상세히 설명되는 바와 같이, 고온계(908, 910)는 기판(914) 상의 상이한 위치(또는 기판 지지부 상의 대응하는 위치)에서의 온도를 측정하는 데 사용될 수 있고, 상이한 기판 위치 또는 기판 지지부 위치에서의 온도 측정은 단계(102) 및/또는 단계(104) 동안 기판(914)에 걸쳐 원하는 온도 프로파일을 얻기 위해 히터의 둘 이상의 (예를 들어, 제1 및 제2) 구역을 독립적으로 제어하는 데 사용될 수 있다. 본원에서 사용되는 바와 같이, "기판 위치"는 이러한 기판 위치 아래에 있거나 있을 기판 지지 위치를 지칭할 수 있다. 예를 들어, 기판의 중심 위치는 회전 가능한 샤프트(923)와 중첩할 수 있다.
히터 어레이(906)는 임의의 적절한 히터를 포함할 수 있다. 예로서, 히터 어레이는 예를 들어, 하나 이상의 (예를 들어, 적외선) 가열 램프이거나 이를 포함할 수 있다. 이하에서 더욱 상세히 논의되는 바와 같이, 히터 어레이(906)는 제1 방향으로 정렬된 하나 이상의 히터 및 (예를 들어, 실질적으로 수직, 예를 들어 제1 방향으로부터 85-95도로 오프셋된) 제2 방향으로 정렬된 하나 이상의 히터를 포함할 수 있다. 예를 들어, 히터 어레이(906)는 제1 방향으로 정렬된 히터의 제1 부분(934) 및 제2 방향으로 정렬된 히터의 제2 부분(936)을 포함할 수 있다. 히터는 선형 램프이거나 이를 포함할 수 있다. 또한, 히터 어레이(906)는 하나 이상의 (예를 들어, 적외선) 스폿 램프(916)를 포함할 수 있다.
도 10은 본 개시의 실시예에 따라 어레이(906)로서 사용하기에 적합한 예시적인 히터 어레이(1000)를 나타낸다. 히터 어레이(1000)는 하나 이상의 히터의 제1 구역(1002) 및 하나 이상의 히터의 제2 구역(1004)을 포함한다. 예시적인 히터 어레이는 적절하게는 두 개를 초과하는 히터 구역을 포함할 수 있다. 예를 들어, 예시적인 히터 어레이는 3, 4, 5, 7개 또는 그 이상의 구역을 포함할 수 있다. 또한, 제1 히터 구역(1002) 및 제2 히터 구역(1004) 내의 특정 수의 히터로 예시되었지만, 임의의 적절한 수의 히터가 방법(100)에 따라 각각의 구역에서 사용될 수 있다.
예로서, 제1 히터 구역(1002)은 기판 지지부(904) 또는 반응 챔버(902) 위에 및/또는 기판 지지부(904) 또는 반응 챔버(902) 아래에 하나 이상의 선형 램프를 포함할 수 있다. 선형 램프는, 예를 들어 실리콘 제어 정류기(SCR) 선형 램프일 수 있다. 각각의 선형 램프는, 예를 들어 약 10,000 W의 최대 출력을 나타낼 수 있다. 추가적으로 또는 대안적으로, 제2 히터 구역(1004)은 기판 지지부(904) 또는 반응 챔버(902) 위 및/또는 기판 지지부(904) 또는 반응 챔버(902) 아래에 하나 이상의 선형 램프를 포함할 수 있다. 또한, 제1 히터 구역(1002) 및 제2 히터 구역(1004) 중 하나 이상은 기판 지지부(904) 또는 반응 챔버(902)의 위 및/또는 아래에 하나 이상의 스폿 램프(916)를 포함할 수 있다. 스폿 램프는 예를 들어 네 개의 개별 둥근 스폿으로 각각 형성될 수 있고, 예를 들어, 기판 지지부(904) 및 반응 챔버(902) 아래에 위치할 수 있다. 각각의 (예를 들어) 둥근 스폿의 최대 용량은 약 1000-2000 W일 수 있다.
도 10에 나타낸 예시에서, 히터 어레이(1000)는 기판 지지부 또는 반응 챔버(902) 위의 선형 히터(1-11), 및 (예를 들어, 스폿 램프(916)에 상응하는) 기판 지지부(904) 또는 반응 챔버(902) 아래의 직선형 히터(12-23)와 스폿 램프(1006-1012)를 포함한다. 다양한 구성 및 히터의 수가 고려된다. 예를 들어, 하나 이상의 히터의 제1 구역(1002)은 기판 지지부(904) 또는 반응 챔버(902)의 위 및/또는 아래에 2개 내지 12개 또는 2개 내지 8개 또는 2개 내지 4개의 (예를 들어, 선형) 제1 구역 히터를 포함할 수 있다(총 2개 내지 24개 또는 2개 내지 16개 또는 2개 내지 8개의 선형 히터). 추가적으로 또는 대안적으로, 하나 이상의 히터의 제2 구역(1004)은 기판 지지부(904) 또는 반응 챔버(902)의 위 및/또는 아래에 2개 내지 12개 또는 2개 내지 8개 또는 2개 내지 4개의 (예를 들어, 선형) 제2 구역 히터를 포함할 수 있다(총 2개 내지 24개 또는 2개 내지 16개 또는 2개 내지 8개의 히터). 또한, 히터의 제1 구역(1002) 및 히터의 제2 구역(1004) 중 하나 이상은 기판 지지부(904) 또는 반응 챔버(902)의 위 및/또는 아래에 선택적으로 1개 내지 10개 또는 2개 내지 6개 또는 약 4개의 스폿 램프를 가질 수 있다. 도 10에 도시된 특정 실시예는 하나 이상의 히터의 제1 구역(1002)을 포함하고, 이는 반응 챔버(902) 위의 7개의 제1 구역 히터(히터 3-9), 반응 챔버(902) 아래의 8개의 제1 구역 히터(히터 14-21) 및 반응 챔버(902) 아래의 네 개의 제1 구역 스폿 램프(1006-1012)를 포함한다. 하나 이상의 히터의 제2 구역(1004)은 반응 챔버(902) 위의 네 개의 (예를 들어, 선형) 제2 구역 히터(히터 1, 2, 10 및 11) 및 반응 챔버(902) 아래의 네 개의 (예를 들어, 선형) 제2 구역 히터(히터 12, 13, 22 및 23)를 포함한다.
본 개시의 실시예에 따르면, 히터의 제1 구역(1002)의 히터(예를 들어, 히터 3-9 및 14-21)는 히터의 제2 구역(1004)의 히터(예를 들어, 히터 1, 2, 10-13, 22 및 23)의 안쪽에 위치한다. 다른 구성이 또한 고려된다. 예를 들어, 히터의 제2 구역(1004)의 히터는 히터의 제1 구역(1002)의 히터의 안쪽에 위치할 수 있다. 대안적으로, 히터의 제1 구역(1002)의 히터 및 히터의 제1 구역(1002)의 히터는, 교번하거나 다른 구성으로 그룹화될 수 있다.
도 9를 다시 참조하면, 제어기(912)는 히터의 구역 중 하나 이상(예를 들어, 히터의 구역(1002 및 1004)) 및/또는 히터의 각 구역 내의 하나 이상의 히터(예를 들어, 히터 1-23)에 독립적인 제어를 제공하도록 구성될 수 있다. 예를 들어, 제어기(912)는, 고온계(908 및 910)와 같은 두 개 이상의 고온계로부터 수신된 입력에 기초하여, 히터의 각 구역 내의 하나 이상의 히터 또는 복수의 히터에 비례-적분-미분(PID) 제어를 독립적으로 제공하도록 구성될 수 있다. 이하에서 더욱 상세히 논의되는 바와 같이, 전력 오프셋은 원하는 온도 프로파일을 얻고/얻거나 히터 구역 내의 하나 이상의 히터의 다양한 효율을 책임지기 위해 히터 구역 내의 다양한 히터에 상이한 전력 수준을 제공하는 데 사용될 수 있다.
예로서, 제어기(912)는, 제1 기판 또는 서셉터 위치(918)에서 감지된 온도에 기초하여 히터의 제1 구역(1002)을 독립적으로 제어하기 위한 신호, 및 제2 기판 또는 서셉터 위치(920)에서 감지된 온도에 기초하여 히터의 제2 구역(1004)을 독립적으로 제어하기 위한 신호(예, 전력 출력에 비례하는 신호)를 생성하도록 구성될 수 있다. 이를 위해, 온도 정보 또는 고온계 온도 출력은 공정 처리를 위해 제어기(912)로 전달되고, 이에 반응하여 제어기(912)는 히터(1-23)으로 또는 히터 구역(1002 및 1004)으로 상응하는 제어 출력을 생성한다. 제어 신호를 생성하는 예시적인 방법이 아래에 기술된다.
나타낸 예시에서, 제어기(912)는, 제어기(912)의 메모리(924)를 관리하는 (또는 제어기(912)에 의해 접근 가능한) 프로세서(922), 및 본원에서 설명된 온도 모니터링 및 제어 기능을 제공하기 위해 프로세서(922)에 의해 실행될 수 있는 소프트웨어 또는 실행가능 명령어 또는 코드를 포함할 수 있는 프로그램 모듈(926)을 포함한다.
제어기(912)는, 제어 또는 프로그램 모듈(926) 사이에서 운전자가 선택하는 것을 용이하게 하고, 모니터링되는 온도 데이터와 상호 작용하고, 증착 또는 공정 파라미터 등을 수정 또는 업데이트하기 위한 사용자 인터페이스(930)를 추가로 포함할 수 있다. 사용자 인터페이스(930)는, 모니터, 터치스크린 등에 표시될 수 있고 프로세서(922)에 의해 생성된 그래픽 사용자 인터페이스(GUI)를 포함할 수 있다. GUI는 예를 들어, 본원에 기술된 바와 같은 입력 설정값에 사용될 수 있다. 장치 인터페이스(928)는 제어기(912), 고온계(908, 910) 및/또는 하나 이상의 히터(1-23) 또는 하나 이상의 히터의 구역(1002, 1004) 간의 유선 또는 무선 통신을 용이하게 하기 위해 하나 이상의 입력/출력(I/O) 구성 요소를 갖는 제어기(912)의 일부로서 제공될 수 있다.
도 1을 다시 참조하면, 단계(102) 중에 (예를 들어, 서셉터 및/또는 반응 챔버 벽의) 반응 챔버 내 온도는 약 200℃ 내지 약 900℃, 약 200℃ 내지 약 700℃, 약 500℃ 내지 약 900℃ 또는 약 500℃ 내지 약 650℃일 수 있다. 반응 챔버 내 압력은 약 10 토르 내지 약 80　토르, 약 10 토르 내지 약 200 토르 또는 약 5 토르 내지 약 600 토르일 수 있다.
일부 경우에, 방법(100)은 단계(104) 이전에 베이킹 단계를 포함할 수 있다. 이들 경우에, 베이킹 단계 중에 반응 챔버 내 온도는 600℃ 내지 약 1200℃, 약 650℃ 내지 약 1000℃, 또는 약 700℃ 내지 약 900℃일 수 있다. 베이킹 단계 중에, 반응 챔버 내 압력은 약 2 토르 내지 약 1 기압, 약 2 토르 내지 약 400 토르, 또는 약 2 토르 내지 약 200 토르일 수 있다. 단계(102) 및 임의의 베이킹 단계 이후에, 반응 챔버(예, 반응 챔버 내의 서셉터)는 원하는 증착 온도로 될 수 있다.
단계(104) 동안, 갭의 측벽에 대해 선택적으로 갭의 바닥 표면 상에 에피택셜 실리콘이 형성된다. 에피택셜 실리콘을 증착하기에 적합한 실리콘 전구체는 할라이드, 예컨대 실리콘 할라이드를 포함한다. 일부 구현예에서, 실리콘 할라이드 화합물은, 예를 들어 다음으로 주어진 일반 조성식을 갖는 실리콘 할라이드를 포함할 수 있다: SixWyHz ("W"는 불소(F), 염소(Cl), 브롬(Br), 및 요오드(I)로 구성된 군으로부터 선택된 할라이드이고, "x" 및 "y"는 제로 초과인 정수이고, "z"는 제로 이상인 정수임). 일부 구현예에서, 실리콘 할라이드 전구체는 실리콘 플루오라이드(예, SiF4), 실리콘 클로라이드(예, SiCl4), 실리콘 브로마이드(예, SiBr4), 및 실리콘 아이오다이드(예, SiI4)로 구성된 군으로부터 선택될 수 있다. 일부 구현예에서, 실리콘 할라이드 전구체는 실리콘 테트라클로라이드(SiCl4)를 포함할 수 있다.
일부 구현예에서, 전구체는 실란, 예컨대 실란(SiH4), 디실란(Si2H6), 트리실란(Si3H8), 테트라실란(Si4H10) 또는 일반 실험 조성식 SixH(2x+2)를 갖는 고차 실란을 포함할 수 있다.
예를 들어, 상기 전구체는 실리콘 테트라클로라이드(SiCl4), 트리클로로-실란(SiCl3H), 디클로로실란(SiCl2H2), 모노클로로실란(SiClH3), 헥사클로로디실란(HCDS), 옥타클로로트리실란(OCTS); 또는 아미노 계열 전구체, 예컨대 헥사키스(에틸아미노)디실란(AHEAD) 또는 SiH[N(CH3)2]3(3DMASi), 비스(디알킬아미노)실란, 예컨대 BDEAS(비스(디에틸아미노)실란); 모노(알킬아미노)실란, 예컨대 디-이소프로필아미노실란; 또는 옥시실란 계열 전구체, 예컨대 테트라에톡시실란 Si(OC2H5)4 중 하나 이상일 수 있거나, 이를 포함할 수 있다. 일부 경우에, 전구체는 우선적으로 할로겐을 포함한다.
일부 경우에, 단계(104) 동안에 수소와 같은 희석 가스 또는 불활성 가스가 반응 챔버에 제공될 수 있다. 추가적으로 또는 대안적으로, 불활성 가스와 같은 캐리어 가스가 단계(104) 동안에 반응 챔버에 제공될 수 있다.
본 개시의 추가 예에 따라, 단계(104) 동안에 에천트가 반응 챔버에 제공될 수 있다. 에천트는 전구체와 동일한 소스 용기로부터 제공되거나 반응 챔버에 별도로 제공될 수 있다. 일부 경우에, 에천트는 실리콘 전구체와 함께 반응 챔버로 공동으로 흐를 수 있다. 일부 경우에, 단계(104)는 갭 내에 실리콘을 증착하는 단계 및 실리콘을 (예를 들어, 선택적으로) 에칭하여 측벽으로부터 실리콘을 제거하는 단계를 포함할 수 있다. 이러한 경우에, 제1 기판 온도 설정값 및 제2 기판 온도 설정값 중 하나 이상은 증착 단계 및 에칭 단계에 대해 상이할 수 있다. 예를 들어, 증착 단계를 위한 제1 기판 온도 설정값 및 에칭 단계를 위한 제1 기판 온도 설정값은 약 50 또는 약 100℃만큼 상이할 수 있다. 추가적으로 또는 대안적으로, 증착 단계를 위한 제2 기판 온도 설정값 및 에칭 단계를 위한 제2 기판 온도 설정값은 약 50 또는 약 100℃만큼 상이할 수 있다. 이러한 상이한 설정값은 기판 표면에 걸쳐 갭 내에서 선택적으로 형성된 에피택셜 실리콘의 원하는 균일성 획득을 용이하게 할 수 있다. 추가의 실시예에 따르면, 갭을 실리콘으로 충진하기 위한 증착 단계 및 에칭 단계는 갭을 원하는 레벨로 (예를 들어, 벌크 재료(202) 표면과 동일하게) 충진하기 위해 한 번 이상 반복될 수 있다.
예시적인 에천트는, 불소(F), 염소(Cl), 브롬(Br), 및 요오드(I) 중 하나 이상을 포함한 화합물과 같은 할라이드를 포함한다. 예시로서, 에천트는 염화수소 및/또는 하나 이상의 할로겐 가스, 예컨대 F2, Cl2, Br2, 및 I2일 수 있거나 이를 포함할 수 있다. 에천트를 사용하면 갭의 측벽에 대해 선택적으로 갭의 바닥 표면 상에 에피택셜 실리콘 증착을 용이하게 할 수 있다.
단계(104) 동안, 전술한 하나 이상의 히터의 구역의 정확한 온도 제어를 유지하는 것이 바람직하다. 원하는 온도 제어를 유지하기 위해, 방법(100)은, 단계(104) 동안, 제1 고온계(예를 들어, 고온계(908))를 사용하여 제1 기판 위치(918)에서 하나 이상의 제1 기판 온도를 측정하는 단계(106); 제2 고온계(예를 들어, 고온계(910))를 사용하여 제2 기판 위치(920)에서 하나 이상의 제2 기판 온도를 측정하는 단계(108); 하나 이상의 제1 기판 온도를 측정하는 단계에 반응하여 하나 이상의 히터의 제1 구역을 독립적으로 (예를 들어, 제어기(912)를 사용하여) 제어하는 단계(110); 및 하나 이상의 제2 기판 온도를 측정하는 단계에 반응하여 하나 이상의 히터의 제2 구역을 (예를 들어, 제어기(912)를 사용하여) 독립적으로 제어하는 단계(112)를 포함한다.
본 개시의 실시예에 따르면, 제1 기판 위치(918)는 기판의 중심 위치 또는 기판 지지부의 중심에 있다. 이러한 맥락에서, 중심 위치는 기판의 중심 또는 기판의 중심으로부터 최대 2 cm 또는 최대 5 cm일 수 있다. 제2 기판 위치(920)는 제1 기판 위치(918)의 (예를 들어, 반경 방향) 바깥에 있을 수 있다. 예를 들어, 제2 기판 위치(920)는 제1 기판 위치(918)로부터 (예를 들어, 반경 방향) 약 5 내지 약 10 또는 약 5 내지 약 10 cm의 거리에 있을 수 있다. 예를 들어, 제2 기판 위치(920)는 회전 가능한 샤프트(923)부터 반경 방향으로 오프셋될 수 있다.
제1 기판 위치에서 하나 이상의 제1 기판 온도를 측정하는 단계(106)는 제1 기판 위치에서 복수의 제1 위치 온도를 측정하여 복수의 제1 위치 온도 측정값을 얻는 단계를 포함할 수 있다. 유사하게, 하나 이상의 제2 기판 온도를 측정하는 단계(108)는 제2 기판 위치에서 복수의 제2 위치 온도를 측정하여 복수의 제2 위치 온도 측정값을 얻는 단계를 포함할 수 있다. 각각의 위치에서 각각의 측정된 온도 및/또는 복수의 측정된 온도로부터 도출된 값은 설정값과 비교될 수 있다. 추가적으로 또는 대안적으로, 제1 위치와 제2 위치에서 측정된 온도 또는 이로부터 도출된 값(예를 들어, 평균, 중앙값 등) 사이의 차이는 온도 차이 설정값과 비교될 수 있다.
하나 이상의 히터의 제1 구역을 독립적으로 제어하고 하나 이상의 히터의 제2 구역을 제어하는 단계(110 및 112)는 다양한 기술을 사용하여 수행될 수 있다. 예를 들어, 하나 이상의 히터의 제1 구역을 독립적으로 제어하는 단계(110)는 하나 이상의 제1 기판 온도의 제1 기판 온도를 제1 기판 온도 설정값과 비교하고 제어기(912)를 사용하여 히터의 제1 구역에 대한 제어 신호를 생성하는 단계를 포함할 수 있다. 유사하게, 하나 이상의 히터의 제2 구역을 독립적으로 제어하는 단계(112)는 하나 이상의 제2 기판 온도의 제2 기판 온도를 제2 기판 온도 설정값과 비교하고 제어기(912)를 사용하여 히터의 제2 구역에 대한 제어 신호를 생성하는 단계를 포함할 수 있다.
단계(106)가 제1 기판 위치에서 복수의 제1 위치 온도를 측정하는 단계를 포함하는 경우, 제1 기판 위치에서 복수의 제1 위치 온도는 복수의 제1 위치 온도 측정값을 얻기 위해 사용될 수 있다. 이 경우, 하나 이상의 히터의 제1 구역을 독립적으로 제어하는 단계는 복수의 제1 위치 온도 측정값으로부터 도출된 값(예를 들어, 평균, 중앙값 또는 유사한 값)을 제1 기판 온도 설정값과 비교하여 히터의 제1 구역에 대한 제어 신호를 생성하는 단계를 포함할 수 있다. 유사하게, 단계(108)가 제2 기판 위치에서 복수의 제2 위치 온도를 측정하는 단계를 포함하는 경우, 제2 기판 위치에서 복수의 제2 위치 온도는 복수의 제2 위치 온도 측정값을 얻기 위해 사용될 수 있다. 이 경우, 하나 이상의 히터의 제2 구역을 독립적으로 제어하는 단계는 복수의 제2 위치 온도 측정값으로부터 도출된 값(예를 들어, 평균, 중앙값 또는 유사한 값)을 제2 기판 온도 설정값과 비교하여 히터의 제2 구역에 대한 제어 신호를 생성하는 단계를 포함할 수 있다.
전술한 바와 같이, 일부 경우에, 제어 단계는 제1 기판 위치에서 원하는 온도와 제2 기판 위치에서 원하는 온도 사이의 온도 오프셋에 기초할 수 있다. 이러한 온도 오프셋은, 예를 들어 0℃ 내지 약 5℃ 또는 0 내지 약 2℃ 또는 약 1℃ 내지 약 2℃ 범위일 수 있다. 일부 경우에, 방법(100)은 하나 이상의 제1 기판 온도 중 적어도 하나와 하나 이상의 제2 기판 온도 중 적어도 하나 사이의 온도 차이를 결정하는 단계를 포함할 수 있고, 하나 이상의 히터의 제1 구역을 독립적으로 제어하는 단계와 하나 이상의 히터의 제2 구역을 독립적으로 제어하는 단계 중 하나 이상은 온도 차이에 반응한다. 예를 들어, 측정된 온도 차이는 온도 차이 설정값과 비교될 수 있다. 일부 경우에, 하나 이상의 히터의 제1 구역을 독립적으로 제어하는 단계와 하나 이상의 히터의 제2 구역을 독립적으로 제어하는 단계 중 하나 이상은 온도 차이, 및 복수의 제1 위치 온도 측정값으로부터 도출된 값 또는 복수의 제2 위치 온도 측정값으로부터 도출된 값 중 하나 이상에 반응한다.
본 개시의 추가 실시예에 따르면, 방법(100)은 하나 이상의 히터의 구역 중 둘 이상의 히터 사이에 전력 오프셋을 결정하는 단계를 추가로 포함할 수 있다. 전력 오프셋은, 예를 들어 원하는 온도 프로파일 및/또는 각각의 히터의 열 출력/전력 입력에 기초할 수 있다. 예를 들어, 하나 이상의 히터의 제1 구역이 두 개 이상의 제1 구역 히터를 포함하는 경우, 방법(100)은 제1 구역 히터 중 두 개 이상에 대한 제1 전력 오프셋을 결정하는 단계를 추가로 포함할 수 있되, 하나 이상의 히터의 제1 구역을 독립적으로 제어하는 단계는 각각의 히터 각각에 대한 제1 전력 오프셋에 반응하여 두 개 이상의 제1 구역 히터에 전력을 제공하는 단계를 포함한다. 유사하게, 하나 이상의 히터의 제2 구역이 두 개 이상의 제2 구역 히터를 포함하는 경우, 방법(100)은 제2 구역 히터 중 두 개 이상에 대한 제2 전력 오프셋을 결정하는 단계를 추가로 포함할 수 있되, 하나 이상의 히터의 제2 구역을 독립적으로 제어하는 단계는 각각의 히터 각각에 대한 제2 전력 오프셋에 반응하여 두 개 이상의 제2 구역 히터에 전력을 제공하는 단계를 포함한다.
본 개시의 추가 실시예에 따르면, 방법(100)은 기판 상의 제1 영역 내에서(예를 들어, 위치(918)에서 또는 그 부근에서) 원하는 온도 프로파일을 결정하는 단계를 추가로 포함할 수 있고, 제1 전력 오프셋은 기판 상의 제1 영역 내의 원하는 온도 프로파일에 기초할 수 있다. 추가적으로 또는 대안적으로, 방법(100)은 기판 상의 제2 영역 내에서(예를 들어, 위치(920)에서 또는 그 부근에서 또는 동일한 반경을 따라) 원하는 온도 프로파일을 결정하는 단계를 포함할 수 있고, 제2 전력 오프셋은 기판 상의 제2 영역 내의 원하는 온도 프로파일에 기초할 수 있다.
도 2를 다시 참조하면, 선택적으로 형성된 에피택셜 실리콘(214)은 바람직하게 갭(204)을 충진할 수 있고, 바람직하게 갭(204)의 상단 표면 또는 벌크 재료(202)의 상단 표면과 실질적으로 동일 평면(예를 들어, 약 10 nm 이내)에 있을 수 있다. 이러한 충진은 일반적으로 본원에 기술된 온도 측정 및 제어 단계를 사용하여 얻을 수 있는 증착 및/또는 에칭 공정의 엄격한 공정 제어를 요구하는 반면, 종래의 공정 처리는 기판 내에서 그리고 기판 대 기판으로 모두에서 갭(204)의 과소충진 및/또는 과다충진과 같은 원하지 않는 변동을 초래할 수 있다. 예를 들어, 에피택셜 실리콘(214)이 갭(204)을 과다충진하면 실리콘 게르마늄 층(210)의 에칭이 차단될 수 있고/있거나 실리콘 층(212)이 단락될 수 있다.
본원에 기술된 방법은 더 엄격한 기판 온도 제어 및 기판-대-기판 온도 제어를 나타낸다. 따라서, 갭 내의 에피택셜 실리콘의 양에 대한 더 양호한 제어가 달성될 수 있다. 예로서, 고온계가 아닌 열전대가 사용되어 온도를 측정하는 방법과 비교하면, 최대 온도 오버슈트가 감소될 수 있다(예를 들어, 약 21℃에서 약 12℃로 또는 12℃ 미만). 최대 언더슈트도 감소될 수 있다(예를 들어, 약 40℃에서 10℃ 미만으로). 또한, 기판 지지부(예를 들어, 기판 지지부(904))의 온도를 안정화하기까지의 시간이 감소될 수 있다(예를 들어, 약 400초부터 100초 미만으로). 에피택셜 실리콘 두께의 불균일성은 약 1.5%에서 0.16% 이하로 감소될 수 있다.
도 3은 기판 지지 온도를 측정하기 위해 열전대를 사용하여 처리된 10개의 기판 상에서 측정했을 때 기판 대 기판의 평균 에피택셜 실리콘 두께를 나타낸다. 불균일성 백분율은 1.47%이다. 도 4는 본원에 기술된 방법(예를 들어, 방법(100))을 사용하여 처리된 10개의 기판 상에서 측정했을 때 기판 대 기판의 평균 에피택셜 실리콘 두께를 나타낸다. 반응기 및 조건은, 그렇지 않으면 도 3의 데이터를 생성하기 위해 사용된 반응기 및 조건과 동일하다. 불균일성 백분율은 본원에 기술된 방법을 사용하여 0.16%로 감소된다.
도 5는 열전대 온도 측정을 사용하여 기판 상에 증착된 에피택셜 실리콘에 대한 기판 내 에피택셜 실리콘 두께 측정을 나타내고, 도 6은 방법(예를 들어, 본원에 기술된 방법(100))을 사용하여 기판 상에 증착된 에피택셜 실리콘의 기판 내 에피택셜 실리콘 두께 측정을 나타낸다. 도시된 바와 같이, 주어진 두께 프로파일에 대한 기판-대-기판 변동은 통상적인 방법에 비해 본원에 기술된 방법을 사용하여 감소된다. 도 6에 나타낸 바와 같이 방법(100)을 사용한 변동은 데이터를 연결하는 선의 해상도보다 작다.
도 7은 패턴화된 기판(702) 상에서 에피택셜 실리콘(704) 균일성을 측정하기 위한 시험 구조체(700)를 나타낸다. 도 8은 선(802)으로 표시된 제1 기판 위치(예, 중심) 및 구조체(700)에서 선(804)으로 표시된 제2 기판 위치에서 비교적 낮은 온도 편차 온도를 나타낸다.
본원에 기술된 구성 및/또는 접근법은 본질적으로 예시적인 것이며, 다양한 변형이 가능하기 때문에, 이들 특정 구현예 또는 실시예가 제한적인 의미로 고려되어서는 안 된다는 것을 이해해야 한다. 본원에 설명된 특정 루틴 또는 방법은 임의의 처리 전략 중 하나 이상을 나타낼 수 있다. 따라서, 예시된 다양한 동작은 예시된 시퀀스에서 수행되거나, 상이한 시퀀스에서 수행되거나, 경우에 따라 생략될 수 있다.
본 개시의 요지는 본원에 개시된 다양한 공정, 시스템, 및 구성, 다른 특징, 기능, 행위 및/또는 성질의 모든 신규하고 비자명한 조합 및 하위 조합뿐만 아니라 임의의 그리고 모든 균등물을 포함한다.

Claims (23)

  1. 기판 표면 상의 갭 내에 실리콘을 형성하는 방법으로서, 상기 방법은,
    상기 기판을 반응기의 반응 챔버 내에 제공하고, 상기 반응기는 하나 이상의 히터의 제1 구역 및 하나 이상의 히터의 제2 구역을 포함하는 단계; 및
    상기 갭의 측벽에 대해 선택적으로 상기 갭의 바닥 표면 상에 에피택셜 실리콘을 형성하는 단계를 포함하되,
    상기 에피택셜 실리콘을 선택적으로 형성하는 단계 동안, 상기 방법은 추가로,
    제1 고온계를 사용하여 제1 기판 위치에서 하나 이상의 제1 기판 온도를 측정하는 단계;
    제2 고온계를 사용하여 제2 기판 위치에서 하나 이상의 제2 기판 온도를 측정하는 단계;
    상기 하나 이상의 제1 기판 온도를 측정하는 단계에 반응하여 하나 이상의 히터의 제1 구역을 독립적으로 제어하는 단계; 및
    상기 하나 이상의 제2 기판 온도를 측정하는 단계에 반응하여 하나 이상의 히터의 제2 구역을 독립적으로 제어하는 단계를 포함하는, 방법.
  2. 제1항에 있어서, 상기 제1 기판 위치는 상기 기판의 중심 위치에 있는, 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제2 기판 위치는 상기 제1 기판 위치의 반경 방향 바깥에 있는, 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 하나 이상의 히터의 제1 구역을 독립적으로 제어하는 단계는, 상기 하나 이상의 제1 기판 온도의 제1 기판 온도를 제1 기판 온도 설정값과 비교하는 단계를 포함하는, 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 하나 이상의 히터의 제2 구역을 독립적으로 제어하는 단계는 상기 하나 이상의 제2 기판 온도의 제2 기판 온도를 제2 기판 온도 설정값과 비교하는 단계를 포함하는, 방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 하나 이상의 제1 기판 온도를 측정하는 단계는 상기 제1 기판 위치에서 복수의 제1 위치 온도를 측정하여 복수의 제1 위치 온도 측정값을 얻는 단계를 포함하고, 상기 하나 이상의 히터의 제1 구역을 독립적으로 제어하는 단계는 상기 복수의 제1 위치 온도 측정으로부터 도출된 값을 제1 기판 온도 설정값과 비교하는 단계를 포함하는, 방법.
  7. 제1항 내지 제3항 및 제6항 중 어느 한 항에 있어서, 상기 하나 이상의 제2 기판 온도를 측정하는 단계는 상기 제2 기판 위치에서 복수의 제2 위치 온도를 측정하여 복수의 제2 위치 온도 측정값을 얻는 단계를 포함하고, 상기 하나 이상의 히터의 제2 구역을 독립적으로 제어하는 단계는 상기 복수의 제2 위치 온도 측정으로부터 도출된 값을 제2 기판 온도 설정값과 비교하는 단계를 포함하는, 방법.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 하나 이상의 제1 기판 온도 중 적어도 하나와 상기 하나 이상의 제2 기판 온도 중 적어도 하나 사이의 온도 차이를 결정하는 단계를 추가로 포함하고, 상기 하나 이상의 히터의 제1 구역을 독립적으로 제어하는 단계와 상기 하나 이상의 히터의 제2 구역을 독립적으로 제어하는 단계 중 하나 이상은 상기 온도 차이에 반응하는, 방법.
  9. 제8항에 있어서, 상기 온도 차이를 온도 차이 설정값과 비교하는 단계를 포함하는, 방법.
  10. 제8항 또는 제9항에 있어서, 상기 하나 이상의 히터의 제1 구역을 독립적으로 제어하는 단계와 상기 하나 이상의 히터의 제2 구역을 독립적으로 제어하는 단계 중 하나 이상은 상기 온도 차이, 및 상기 복수의 제1 위치 온도 측정값으로부터 도출된 값과 상기 복수의 제2 위치 온도 측정값으로부터 도출된 값 중 하나 이상에 반응하는, 방법.
  11. 제4항 내지 제10항 중 어느 한 항에 있어서, 상기 제1 기판 온도 설정값은 상기 제2 기판 온도 설정값과 상이한, 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 하나 이상의 히터의 제1 구역은 하나 이상의 선형 램프 및 하나 이상의 스폿 램프를 포함하는, 방법.
  13. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 하나 이상의 히터의 제1 구역은 상기 반응 챔버 위에 2개 내지 12개 또는 2개 내지 8개 또는 2개 내지 4개의 히터를 포함하는, 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서, 상기 하나 이상의 히터의 제2 구역은 상기 반응 챔버 위에 2개 내지 12개 또는 2개 내지 8개 또는 2개 내지 4개의 히터를 포함하는, 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서, 상기 하나 이상의 히터의 제1 구역은 기판 지지부 위에 적어도 하나의 히터 및 상기 기판 지지부 아래에 적어도 하나의 히터를 포함하는, 방법.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서, 상기 하나 이상의 히터의 제2 구역은 기판 지지부 위에 적어도 하나의 히터 및 상기 기판 지지부 아래에 적어도 하나의 히터를 포함하는, 방법.
  17. 제1항 내지 제16항 중 어느 한 항에 있어서, 상기 하나 이상의 히터의 제1 구역이 두 개 이상의 제1 구역 히터를 포함하고, 상기 방법은 상기 제1 구역 히터 중 두 개 이상에 대한 제1 전력 오프셋을 결정하는 단계를 추가로 포함하되, 상기 하나 이상의 히터의 제1 구역을 독립적으로 제어하는 단계는 상기 제1 전력 오프셋에 반응하여 상기 두 개 이상의 제1 구역 히터에 전력을 제공하는 단계를 포함하는, 방법.
  18. 제1항 내지 제17항 중 어느 한 항에 있어서, 상기 하나 이상의 히터의 제2 구역이 두 개 이상의 제2 구역 히터를 포함하고, 상기 방법은 상기 제2 구역 히터 중 두 개 이상에 대한 제2 전력 오프셋을 결정하는 단계를 추가로 포함하되, 상기 하나 이상의 히터의 제2 구역을 독립적으로 제어하는 단계는 상기 제2 전력 오프셋에 반응하여 상기 두 개 이상의 제2 구역 히터에 전력을 제공하는 단계를 포함하는, 방법.
  19. 제1항 내지 제18항 중 어느 한 항에 있어서, 상기 기판 상의 제1 영역 내에서 원하는 온도 프로파일을 결정하는 단계를 추가로 포함하되, 상기 제1 전력 오프셋은 상기 기판 상의 제1 영역 내에서 원하는 온도 프로파일에 기초하는, 방법.
  20. 제1항 내지 제19항 중 어느 한 항에 있어서, 상기 기판 상의 제2 영역 내에서 원하는 온도 프로파일을 결정하는 단계를 추가로 포함하되, 상기 제2 전력 오프셋은 상기 기판 상의 제2 영역 내에서 원하는 온도 프로파일에 기초하는, 방법.
  21. 제1항 내지 제20항 중 어느 한 항에 있어서, 상기 바닥 표면 상에 에피택셜 실리콘을 선택적으로 형성하는 단계는,
    상기 갭 내에 실리콘을 증착하는 단계; 및
    실리콘을 에칭하여 상기 측벽으로부터 실리콘을 제거하는 단계를 포함하는, 방법.
  22. 제21항에 있어서, 제1 기판 온도 설정값 및 제2 기판 온도 설정값 중 하나 이상은 상기 증착 단계 및 상기 에칭 단계에 대해 상이한, 방법.
  23. 제21항 또는 제22항에 있어서, 상기 갭을 실리콘으로 충진하기 위해 상기 증착 단계 및 상기 에칭 단계의 반복을 추가로 포함하는 방법.
KR1020230079683A 2022-06-27 2023-06-21 기판 표면 상의 갭 내에 실리콘을 형성하는 방법 KR20240002194A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263355846P 2022-06-27 2022-06-27
US63/355,846 2022-06-27

Publications (1)

Publication Number Publication Date
KR20240002194A true KR20240002194A (ko) 2024-01-04

Family

ID=89323444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230079683A KR20240002194A (ko) 2022-06-27 2023-06-21 기판 표면 상의 갭 내에 실리콘을 형성하는 방법

Country Status (2)

Country Link
US (1) US20230420309A1 (ko)
KR (1) KR20240002194A (ko)

Also Published As

Publication number Publication date
US20230420309A1 (en) 2023-12-28

Similar Documents

Publication Publication Date Title
TW202200824A (zh) 沉積磊晶材料之方法、使用該方法形成之結構、及用於執行該方法之系統
US20220307139A1 (en) Reactor system and method to reduce residue buildup during a film deposition process
JP3888059B2 (ja) 気相成長装置
US7329593B2 (en) Germanium deposition
US10134584B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US10262872B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US10090152B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP6640596B2 (ja) 成膜方法
US7289865B2 (en) Optimization algorithm to optimize within substrate uniformities
US20170345645A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
EP1043764A1 (en) Semiconductor wafer and its manufacturing method
US20190206679A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2006352092A (ja) 半導体基板及びその製造方法
JP2008047785A (ja) 半導体装置の製造方法
US20230420309A1 (en) Method of forming silicon within a gap on a surface of a substrate
CN115491761B (zh) 单片式外延生长装置的控制装置和控制方法以及外延晶片的制造系统
KR102550456B1 (ko) 웨이퍼 평가 방법 및 에피택셜 웨이퍼의 제조 방법
TW202418365A (zh) 在基板之表面上之間隙內形成矽的方法
JP5754651B2 (ja) 気相成長装置の温度調整方法及びエピタキシャルウェーハの製造方法
US20230324227A1 (en) Pyrometer controlled multi-wafer cleaning process
JP7230877B2 (ja) エピタキシャルウェーハの製造システム及びエピタキシャルウェーハの製造方法
TW202413744A (zh) 用於沉積磊晶材料層之方法以及系統
US20230127177A1 (en) Method of particle abatement in a semiconductor processing apparatus
US20230193465A1 (en) Substrate processing method, method of manufacturing semiconductor device and substrate processing apparatus
US20230352300A1 (en) Methods of forming superlattice structures using nanoparticles