KR20240001718A - 멀티 칩 패키징 - Google Patents

멀티 칩 패키징 Download PDF

Info

Publication number
KR20240001718A
KR20240001718A KR1020237042877A KR20237042877A KR20240001718A KR 20240001718 A KR20240001718 A KR 20240001718A KR 1020237042877 A KR1020237042877 A KR 1020237042877A KR 20237042877 A KR20237042877 A KR 20237042877A KR 20240001718 A KR20240001718 A KR 20240001718A
Authority
KR
South Korea
Prior art keywords
die
bridge
interconnect
bridge interconnect
molding material
Prior art date
Application number
KR1020237042877A
Other languages
English (en)
Inventor
로버트 엘 생크만
세어람 아그라하람
쉥쿠안 오우
보니스 토마스 제이 드
토드 스펜서
양 선
구오타오 왕
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20240001718A publication Critical patent/KR20240001718A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bump connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

전자 디바이스는 제1 다이 콘택트 세트를 포함할 수 있는 제1 다이를 포함할 수 있다. 전자 디바이스는 제2 다이 콘택트 세트를 포함할 수 있는 제2 다이를 포함할 수 있다. 전자 디바이스는 제1 브리지 콘택트 세트를 포함할 수 있고 제2 브리지 콘택트 세트를 포함할 수 있는 브리지 상호접속부를 포함할 수 있다. 제1 브리지 콘택트 세트는 (예를 들어, 솔더와 같은 상호접속 재료를 사용하여) 제1 다이 콘택트 세트에 직접 연결될 수 있다. 제2 브리지 콘택트 세트는 (예를 들어, 솔더를 사용하여) 제2 다이 콘택트 세트에 직접 연결될 수 있다. 브리지 상호접속부는 제1 다이와 제2 다이 사이의 전기적 통신을 가능하게 하는 데 도움이 될 수 있다.

Description

멀티 칩 패키징{MULTI-CHIP PACKAGING}
우선권
본 특허 출원은 2018년 6월 4일에 출원된 미국 출원 제 15/996,870 호에 대한 우선권의 이익을 주장하며, 그 전체 내용이 본 명세서에 참조로 포함된다.
배경기술
전자 디바이스는 복수의 집적 회로를 포함할 수 있다. 집적 회로는 기판 내의 하나 이상의 라우팅 트레이스를 통해 전기적으로 통신할 수 있다. 복수의 집적 회로 사이의 전기적 통신을 가능하게 하는 것을 지원하기 위해 기판에 다이가 포함될 수 있다.
반드시 축척대로 도시되는 것은 아닌 도면에서, 동일한 숫자는 상이한 도면에서 동일한 구성요소를 설명할 수 있다. 동일한 숫자 뒤에 상이한 문자가 붙은 경우는 동일한 구성요소의 서로 다른 경우를 나타낼 수 있다. 도면은 일반적으로, 본 문서에서 논의된 다양한 실시예를 한정으로가 아니라 예로서 도시한다.
도 1은 본 출원의 대상의 예에 따른, 전자 디바이스의 일례의 개략도를 도시한다.
도 2는 본 출원의 대상의 예에 따른, 제조 작업 동안의 전자 디바이스의 개략도를 도시한다.
도 3은 브리지 상호접속부의 개략도를 도시한다.
도 4는 본 출원의 대상의 예에 따른, 제조 작업 동안의 전자 디바이스의 개략도를 도시한다.
도 5는 본 출원의 대상의 예에 따른, 제조 작업 동안의 전자 디바이스의 개략도를 도시한다.
도 6은 본 출원의 대상의 예에 따른, 제조 작업 동안의 전자 디바이스의 개략도를 도시한다.
도 7은 본 출원의 대상의 예에 따른, 제조 작업 동안의 전자 디바이스의 개략도를 도시한다.
도 8은 본 출원의 대상의 예에 따른, 도 7의 원 8-8에서 전자 디바이스(100)의 상세한 개략도를 도시한다.
도 9는 본 출원의 대상의 예에 따른, 제조 작업 동안의 전자 디바이스의 개략도를 도시한다.
도 10은 본 출원의 대상의 예에 따른, 제조 작업 동안의 전자 디바이스의 개략도를 도시한다.
도 11은 본 출원의 대상의 예에 따른, 제조 작업 동안의 전자 디바이스의 개략도를 도시한다.
도 12는 본 출원의 대상의 예에 따른, 제조 작업 동안의 전자 디바이스의 개략도를 도시한다.
도 13은 본 출원의 대상의 예에 따른, 제조 작업 동안의 전자 디바이스의 개략도를 도시한다.
도 14는 본 출원의 대상의 예에 따른, 제조 작업 동안의 전자 디바이스의 개략도를 도시한다.
도 15는 본 출원의 대상의 예에 따른, 제조 작업 동안의 전자 디바이스의 개략도를 도시한다.
도 16은 본 출원의 대상의 예에 따른, 제조 작업 동안의 전자 디바이스의 개략도를 도시한다.
도 17은 본 발명에 설명된 전자 디바이스를 포함하는 전자 시스템의 예를 나타내는 시스템 레벨 다이어그램을 도시한다.
도 18은 전자 디바이스를 제조하는 방법을 도시한다.
본 발명자들은 무엇보다도 해결해야 할 문제가 예컨대, 복수의 다이 간의 신호 손실 또는 간섭의 양을 감소시킴으로써 복수의 다이 간의 전기적 통신을 개선하는 것을 포함할 수 있다는 것을 인식하였다. 본 출원의 대상은 예컨대, 전자 디바이스를 제공함으로써 이 문제에 대한 해결책을 제공하는 데 도움이 될 수 있다.
전자 디바이스는 제1 다이 콘택트 세트를 포함할 수 있는 제1 다이를 포함할 수 있다. 전자 디바이스는 제2 다이 콘택트 세트를 포함할 수 있는 제2 다이를 포함할 수 있다. 전자 디바이스는, 제1 브리지 콘택트 세트를 포함할 수 있고 제2 브리지 콘택트 세트를 포함할 수 있는 브리지 상호접속부를 포함할 수 있다. 제1 브리지 콘택트 세트는 (예를 들어, 솔더와 같은 상호접속 재료를 사용하여) 제1 다이 콘택트 세트에 직접 연결될 수 있다. 제2 브리지 콘택트 세트는 (예를 들어, 솔더를 사용하여) 제2 다이 콘택트 세트에 직접 연결될 수 있다. 브리지 상호접속부는 제1 다이와 제2 다이 사이의 전기적 통신을 가능하게 하는 데 도움이 될 수 있다.
브리지 상호접속부는 제1 다이를 제2 다이와 전기적으로 상호접속시키는 다이를 수용하기 위한 캐비티를 기판에 포함할 필요성을 줄이는 데 도움이 될 수 있다. 브리지 상호접속부는 예컨대, 신호가 제1 다이와 제2 다이 사이를 이동하는 길이를 감소시킴으로써 제1 다이와 제2 다이 사이의 신호 손실 및 간섭을 줄이는 데 도움이 될 수 있다. 이로써, 브리지 상호접속부는 예컨대, 제조 공정 수율을 개선하거나 전자 디바이스를 제조하는 것과 관련된 제조 공정의 복잡성을 감소시킴으로써 전자 디바이스를 제조하는 것과 관련된 제조 비용을 줄이는 데 도움이 될 수 있다.
이 개요는 본 특허 출원의 대상에 대한 개요를 제공하기 위한 것이다. 이 개요는 본 발명의 배타적이거나 빠짐없는 설명을 제공하려는 것은 아니다. 상세한 설명은 본 특허 출원에 대한 추가 정보를 제공하기 위해 포함된다.
도 1은 전자 디바이스(100)의 일례의 개략도를 도시한다. 전자 디바이스는 제1 다이(110)를 포함할 수 있고, 제2 다이(120)를 포함할 수 있으며, 제3 다이(130)를 포함할 수 있다. 제1 다이(110), 제2 다이(120) 또는 제3 다이(130)는 반도체 재료를 포함할 수 있다. 제1 다이(110), 제2 다이(120) 및 제3 다이(130)는 프로세서 다이, 메모리 다이, 통신 다이(예를 들어, WiFi, 블루투스 또는 셀룰러) 등을 포함할 수 있다.
전자 디바이스(100)는 브리지 상호접속부(140)를 포함할 수 있다. 브리지 상호접속부(140)는 제1 다이(110)와 제2 다이(120) 사이의 전기적 통신과 같은 전자 디바이스(100) 내의 전기적 통신을 가능하게 하는 데 도움이 될 수 있다. 브리지 상호접속부(140)는 예컨대, 상호접속 재료(예를 들어, 솔더, 전기 전도성 에폭시 등)를 사용하거나 또는 다이와 브리지 상호접속부(140)의 직접 본딩(예를 들어, 밀접 콘택트를 포함하는 본딩)을 사용하여 제1 다이(110), 제2 다이(120) 및/또는 제3 다이(130)와 연결될 수 있다.
전자 디바이스(100)는 몰딩 재료(150)를 포함할 수 있다. 몰딩 재료(150)는 제1 다이(110), 제2 다이(120), 제3 다이(130)의 일부와 연결(예를 들어, 직접 계면을 형성하거나 캡슐화)될 수 있고 또는 브리지 상호접속부(140)의 일부와 연결될 수 있다. 몰딩 재료(150)는 전자 디바이스(100)에 기계적 지지를 제공하는 것을 지원할 수 있다. 몰딩 재료(150)는 충진된 폴리머 재료를 포함할 수 있다. 몰딩 재료(150)는 증착, 형성, 주입, 방사(spun) 등이 될 수 있으며, 이에 의해 제1 다이(110) 또는 브리지 상호접속부(140)와 같은 전자 디바이스(100)의 컴포넌트와 연결될 수 있다.
전자 디바이스(100)는 기판(160)을 포함할 수 있다. 기판(160)은 유전체 재료를 포함할 수 있고 전도성 재료를 포함할 수 있다. 기판(160)은 전기 신호를 전송하도록 구성될 수 있는 하나 이상의 라우팅 층을 포함할 수 있다. 제1 다이(110), 제2 다이(120), 및/또는 제3 다이(130)는 예컨대, 상호접속 재료를 사용하거나 다이와 기판(160)의 직접 본딩을 사용하여 기판(160)에 연결될 수 있다. 기판(160)은 추가 구조물(예를 들어, 마더보드, 다른 기판, 시스템 온 칩 등)에 연결될 수 있다(그리고 이와 전기적으로 통신할 수 있음). 전자 디바이스(100)는 기판(160)과 추가 구조물의 연결을 가능하게 할 수 있는 솔더 범프(180)를 포함할 수 있다. 솔더 범프(180)는 기판(160)의 라우팅 층과 전기적으로 통신할 수 있다.
언더필 재료(170)가 기판(160)과 브리지 상호접속부(140) 사이에 위치할 수 있다. 언더필 재료(170)는 상호접속 재료에 직접 인접하거나 이와 직접 계면을 형성할 수 있다. 언더필 재료(170)(또는 몰딩 재료(150))와 상호접속 재료와 같은 전자 디바이스(100)의 다른 컴포넌트 사이에 산화물 층이 포함될 수 있다.
도 2는 본 출원의 대상의 예에 따른, 제조 작업 동안의 전자 디바이스(100)의 개략도를 도시한다. 본 명세서에 설명된 바와 같이, 전자 디바이스(100)는 제1 다이(110), 제2 다이(120) 및 제3 다이(130)를 포함할 수 있다. 제1 다이(110), 제2 다이(120) 및 제3 다이(130)는 캐리어(200) 상에 위치할 수 있다. 제1 다이(110), 제2 다이(120) 및 제3 다이(130)의 활성 측면은 캐리어(200)에 연결될 수 있다. 제1 다이(110), 제2 다이(120) 및 제3 다이(130)의 비활성 측면은 캐리어(200)에 연결될 수 있다.
캐리어(200)는 전자 디바이스(100)를 제조하는 것과 같은 제조 작업을 수행하기 위한 기반을 제공하는 것을 지원할 수 있다. 캐리어(200)는 평면을 제공할 수 있다. 캐리어(200)는 유리, 폴리머, 사파이어 등과 같은 투명한 재료를 포함할 수 있다. 캐리어(200)는 복수의 관통 홀을 포함할 수 있다. 복수의 관통 홀은 제1 다이(110), 제2 다이(120) 및 제3 다이(130)를 캐리어(200)와 연결하는 것을 지원할 수 있다. 일례에서, 캐리어(200)의 제1 측면 상에 진공력이 발생하여 캐리어(200)의 제2 측면 상에 위치한 제1 다이(110), 제2 다이(120) 및 제3 다이(130)에 인가된다.
제1 다이(110), 제2 다이(120) 및 제3 다이(130)는 예컨대, 접착제(210)를 사용하여 캐리어(200)에 연결(예를 들어, 부착되거나 함께 고정될 수 있음)될 수 있다. 접착제(210)는 투명한 재료를 포함할 수 있다. 접착제(210)는 10 내지 20 마이크로미터 범위 내의 두께를 가질 수 있다. 접착제(210)는 열 또는 광(예를 들어, UV 또는 가시광선)에 응답하여 분리(예를 들어, 제1 다이(110)와 캐리어(200) 사이의 결합력이 감소할 수 있음)하도록 구성될 수 있다. 접착제(210)는 제1 다이(110), 제2 다이(120) 및 제3 다이(130)의 활성 측면과 캐리어(200) 사이에 위치할 수 있다.
제1 다이(110)는 콘택트(220)를 포함할 수 있다. 콘택트(220)는 다이(예를 들어, 제1 다이(110))의 회로와 전기적으로 통신할 수 있고, 브리지 상호접속부(140)를 포함(하지만 이에 한정되지 않음)하는 외부 디바이스 또는 구조물과 다이의 상호접속을 허용할 수 있다. 콘택트(220)는 전도성 패드, 전도성 범프, 전도성 핀, 전도성 필러(pillar) 등을 포함할 수 있다.
제1 다이(110)는 제1 다이 콘택트 세트(230), 제2 다이 콘택트 세트(240) 및 제3 다이 콘택트 세트(250)를 포함할 수 있다. 제2 다이(120)는 제4 다이 콘택트 세트(260)를 포함할 수 있고, 제5 다이 콘택트 세트(270)를 포함할 수 있다. 제3 다이(110)는 제6 다이 콘택트 세트(280)를 포함할 수 있고 제7 다이 콘택트 세트(290)를 포함할 수 있다. 다이 콘택트(예를 들어, 제1 다이 콘택트 세트(230) 및 제5 콘택트 세트(270))는 다이(예를 들어, 제1 다이(110))로부터 연장될 수 있고 동일한 높이를 가질 수 있거나 다양한 높이를 가질 수 있다.
도 3은 브리지 상호접속부(140)의 개략도를 도시한다. 본 명세서에서 더 상세히 논의되는 바와 같이, 브리지 상호접속부(140)는 제1 다이(110), 제2 다이(120) 및/또는 제3 다이(130) 사이의 전기적 통신을 가능하게 하는 것을 지원할 수 있다. 브리지 상호접속부(140)는 반도체 다이를 포함할 수 있다. 브리지 상호접속부(140)는 브리지 상호접속부(140) 내에서 전송되는 전기 신호를 처리할 수 있다. 브리지 상호접속부(140)는 유기 패키지를 포함할 수 있다.
브리지 상호접속부(140)는 제1 브리지 콘택트 세트(310)를 포함할 수 있고 제2 브리지 콘택트 세트(320)를 포함할 수 있다. 제1 브리지 콘택트 세트(310)는 범프(300)를 포함할 수 있다. 범프(300)는 브리지 상호접속부(140)의 회로와 전기적으로 통신할 수 있고 범프(300)는 브리지 상호접속부(140)로부터 연장될 수 있다.
브리지 상호접속부(140)는 브리지 비아(350)를 포함할 수 있다. 브리지 비아(350)는 실리콘 관통 비아를 포함할 수 있다. 브리지 비아(350)는 브리지 상호접속부(140)를 통해 전기 신호를 전송하는 것을 지원할 수 있다. 브리지 비아(350)는 브리지 상호접속부(140)의 제1 측면(330)을 브리지 상호접속부(140)의 제2 측면(340)과 전기적으로 상호접속시킬 수 있다. 브리지 상호접속부(140)는 브리지 상호접속부(140)의 제1 측면(330) 또는 제2 측면(340) 상에 콘택트(예를 들어, 제1 브리지 콘택트 세트(310))를 포함할 수 있다. 예를 들어, 브리지 상호접속부(140)는 브리지 상호접속부(140)의 제1 측면(330) 상에 제1 패드를 포함할 수 있다. 브리지 상호접속부(140)는 브리지 상호접속부(140)의 제2 측면(340) 상에 제2 패드를 포함할 수 있다. 범프(300)는 제1 패드 또는 제2 패드에 연결될 수 있다. 브리지 비아(330)는 범프(300)와 전기적으로 통신할 수 있다.
도 4는 본 출원의 대상의 예에 따른, 제조 작업 동안의 전자 디바이스(100)의 개략도를 도시한다. 브리지 상호접속부(140)는 제1 다이(110)와 제3 다이(130) 사이의 전기적 통신과 같은 전자 디바이스(100) 내의 전기적 통신을 용이하게 하는 것을 지원할 수 있다. 브리지 상호접속부(140)는 제1 다이(110), 제2 다이(120), 제3 다이(130) 및/또는 전자 디바이스(100)의 추가 다이 사이의 전기 통신 경로를 수립하는 것을 지원할 수 있다. 브리지 상호접속부(140)는 제1 다이(110) 및 제2 다이(120) (또는 제1 다이(110) 및 제3 다이(130))의 일부와 중첩하도록 크기가 정해지고 형상화될 수 있다.
브리지 상호접속부(140)는 제1 다이(110), 제2 다이(120), 제3 다이(130) 또는 추가 다이에 직접 연결될 수 있다. 브리지 상호접속부(140)를 직접 연결하는 것은 브리지 상호접속부(140)를 제1 다이(110), 제2 다이(120) 및/또는 제3 다이(130)와 직접 본딩하는 것을 포함할 수 있다. 일례에서, 브리지 상호접속부(140)는 반도체 다이를 포함하고, 브리지 상호접속부(140)의 다이는 제1 다이(110)에 직접 연결된다. 브리지 상호접속부(140)는 상호접속 재료(400)(예를 들어, 솔더, 전기 전도성 에폭시 등)를 사용하여 제1 다이(110)에 직접 연결될 수 있다.
브리지 상호접속부(140)가 전자 디바이스(100)의 다이(예를 들어, 제1 다이(110))와 직접 연결되기 때문에, 브리지 상호접속부(140)는 RC 손실을 감소시키거나 상호접속부 전파 지연을 줄이는 데 도움을 줄 수 있다. 일례에서, 브리지 상호 접속부(140)는 전기 신호가 제1 다이(110)와 제2 다이(120) 사이를 이동해야 하는 길이를 줄이는 데 도움이 될 수 있다. 추가로, 브리지 상호접속부(140)는 예를 들어, 기판 내의 라우팅 트레이스를 통해 전기 신호를 전송함으로써 전기 신호가 더 빠른 속도로 전송되도록 할 수 있다.
그러므로, 브리지 상호접속부(140)를 제1 다이(110) 및 제2 다이(120)와 직접 연결함으로써, 제1 다이(110)와 제2 다이(120) 사이에 전송될 수 있는 전기 신호는 RC 손실 또는 상호접속부 전파 지연 양의 감소를 경험할 수 있다. 브리지 상호접속부(140)는 전자 디바이스(100)의 성능 개선에 도움이 될 수 있으며, 전자 디바이스(100)를 제조하는 제조 공정을 단순화하는 데 도움이 될 수 있다.
다시 도 4를 참조하면, 브리지 상호접속부(140)의 브리지 콘택트(예를 들어,도 3의 제1 브리지 콘택트 세트(310))는 제1 다이(110), 제2 다이(120), 제3 다이(130) 및/또는 추가 다이의 다이 콘택트(예를 들어, 도 2의 제1 다이 콘택트 세트(230) 및 제4 다이 콘택트 세트(260))에 직접 연결될 수 있다. 일례에서, 그리고 도 4에 도시된 바와 같이, 제1 브리지 상호접속부(140A)의 브리지 콘택트는 (예를 들어, 솔더와 같은 상호접속 재료를 사용하여) 제1 다이(110) 및 제2 다이(120)의 브리지 콘택트에 직접 연결될 수 있다.
제2 브리지 상호접속부(140B)는 제1 다이(110) 및 제3 다이(130)에 직접 연결될 수 있다. 제1 브리지 상호접속부(140A)는 제1 다이(110) 및 제2 다이(120)의 전기적 통신을 가능하게 하는 것을 지원할 수 있다. 제2 브리지 상호접속부(140B)는 제1 다이(110)와 제3 다이(130) 사이의 전기적 통신을 가능하게 하는 것을 지원할 수 있다. 제1 브리지 상호접속부(140A) 및 제2 브리지 상호접속부(140B)는 제2 다이(120)와 제3 다이(130) 사이의 전기적 통신을 가능하게 하는 것을 지원할 수 있다.
다른 예에서, 제1 브리지 상호접속부(140A)의 브리지 콘택트는 제1 다이(110), 제2 다이(120) 및 제3 다이(130)의 다이 콘택트에 직접 연결될 수 있다. 제1 브리지 상호접속부(140A)는 제1 다이(110), 제2 다이(120) 및 제3 다이(130) 사이의 전기적 통신을 가능하게 하는 것을 지원할 수 있다. 또 다른 예에서, 제1 다이(110), 제2 다이(120), 제3 다이(130) 및 제4 다이는 서로 근접하게 위치한다(예컨대, 그리드로 배열됨). 브리지 상호접속부(140A)의 브리지 콘택트는 제1 다이(110), 제2 다이(120), 제3 다이(130) 및 제4 다이의 브리지 콘택트에(예를 들어, 다이의 4개의 코너에) 근접하게 위치할 수 있다. 브리지 상호접속부(140A)는 제1 다이(110), 제2 다이(120), 제3 다이(130) 및 제4 다이에 직접 연결될 수 있고, 제1 다이(110), 제2 다이(120), 제3 다이(130) 및 제4 다이 중 하나 이상 사이의 전기적 통신을 가능하게 하는 것을 지원할 수 있다. 제1 다이(110), 제2 다이 (120), 제3 다이(130) 및/또는 추가 다이의 추가 배열 또는 구성 및 브리지 상호접속부(예를 들어, 제1 브리지 상호접속부(140A) 및/또는 제2 브리지 상호접속부(140B))가 가능하며 본 출원의 대상의 범위 내에 있는 것으로 고려된다.
몰딩 재료(150)가 전자 디바이스(100)에 연결(예컨대, 위에 증착, 형성 등)될 수 있다. 몰딩 재료(150)는 제1 다이(110), 제2 다이(120), 제3 다이(130), 브리지 상호접속부(140) 및 전자 디바이스(100)의 상호접속부들에 연결될 수 있다. 몰딩 재료(150)는 전자 디바이스(100)에 기계적 강도를 제공할 수 있고 전자 디바이스(100)의 상호접속부의 탄성을 향상시킬 수 있다.
도 5는 본 출원의 대상의 예에 따른, 제조 작업 동안의 전자 디바이스(100)의 개략도를 도시한다. 제1 개구(500) 또는 제2 개구(510)는 예컨대, 레이저 어블레이션 공정(laser ablation process)을 사용하여 몰딩 재료(100) 내에 형성(예를 들어, 내에 정의)될 수 있다. 제1 개구(500)는 제1 다이(110)의 콘택트(220)와 통신할 수 있다. 제2 개구(510)는 제5 다이 콘택트 세트(270)와 통신할 수 있다.
기표(fiducial mark)는 예를 들어, 콘택트(220)와 제1 개구(500)를 정렬하는 데 사용될 수 있다. 본 명세서에 설명된 바와 같이, 캐리어(200)는 투명한 재료를 포함할 수 있다. 캐리어(200)는 캐리어(200)에 대해 전자 디바이스(100)의 컴포넌트의 위치를 결정하는 기준점으로 사용되는 하나 이상의 기표(점, 마크, 선, 기하학적 모양, 비정질 모양 등)를 포함할 수 있다. 예를 들어, 캐리어의 표면(200)은 캐리어(200)에 대해 제1 다이(110)의 위치를 찾는 데 사용될 수 있는 기선(fiducial line)을 포함할 수 있다. 캐리어(200)는 캐리어(200)의 표면에 연결된 복수의 다이를 포함하도록 크기가 정해지고 형상화될 수 있다. 제1 다이(110), 제2 다이(120) 및 제3 다이(130)는 제1 다이 세트로서 캐리어(200)에 연결될 수 있다. 캐리어(200)는 제1 다이(110), 제2 다이(120) 및 제3 다이(130)에 근접한 영역의 윤곽을 나타내는 기표를 포함할 수 있다. 제2 다이 세트는 캐리어(200)에 연결될 수 있다. 예를 들어, 제2 다이 세트는 제1 다이 세트에 인접한 유닛 셀의 캐리어(200)에 연결될 수 있고, 캐리어(200)에 포함된 기표는 캐리어(200)에 대해 제1 다이 세트의 위치 또는 제2 다이 세트의 위치를 식별하는 데 사용될 수 있다.
유사하게, 제1 다이(110), 제2 다이(120) 또는 제3 다이(130)는 하나 이상의 기표를 포함할 수 있다. 일례에서, 제1 다이(110)는 제1 다이의 활성 측면 상의 기표(110)를 포함할 수 있다. 캐리어(200) 및 접착제(210)는 투명할 수 있다. 제1 다이(110)의 활성 측면 상의 기표는 캐리어(200) 및 접착제(210)를 통해 관찰될 수 있다. 제1 다이(110)의 활성 측면 상의 기표는, 몰딩 재료(150)를 제거하여 제1 개구(500) 또는 제2 개구(510)를 형성하는 것을 포함하(지만 이에 한정되지 않)는 전자 디바이스(100)의 다른 제조 공정에서 기준점으로서 사용될 수 있다.
다른 예에서, 캐리어(200)의 하나 이상의 기표는 캐리어(200)의 제1 표면 상에 위치할 수 있고, 하나 이상의 기표는 캐리어(200)의 제2 측면을 통해 관찰될 수 있다. 본 명세서에 설명된 하나 이상의 기표는 제3 다이(130), 콘택트(220), 또는 제5 다이 콘택트 세트(270)를 포함하(지만 이에 한정되지 않)는 전자 디바이스(100)의 컴포넌트의 위치를 결정하는 기준점으로서 사용될 수 있다.
다시 도 5를 참조하면, 몰딩 재료(150) 또는 콘택트(예컨대, 콘택트(220))를 포함하(지만 이에 한정되지 않)는 전도성 재료(예컨대, 구리, 알루미늄 등)가 전자 디바이스(100)에 연결될 수 있다. 일례에서, 전도성 재료는 예를 들어, 도금 작업(예컨대, 전해 도금 등)을 이용하여 전자 디바이스(100) 상으로 증착될 수 있다. 전도성 재료는 제1 개구(500) 및 제2 개구(510)를 채울 수 있다. 전도성 재료와 전자 디바이스(100)의 연결은 몰딩 재료(150)를 덮는 전도성 재료의 층을 형성할 수 있다.
도 6은 본 출원의 대상의 예에 따른, 제조 작업 동안의 전자 디바이스(100)의 개략도를 도시한다. 본 명세서에 설명된 바와 같이, 전도성 재료가 전자 디바이스(100)에 연결될 수 있다. 전도성 재료는 제1 개구(500)를 채울 수 있고 몰딩 재료(150)를 덮는 전도성 재료의 층을 형성할 수 있다. 본 명세서에서 더 상세히 설명되는 바와 같이, 개구(500) (또는 개구(510))를 채우는 전도성 재료는 다이 비아(die via)(600)를 제공할 수 있다.
(예를 들어, 몰딩 재료(150)를 덮는) 전도성 재료의 층은 예컨대, 연마 작업(grinding operation)을 이용하여 전자 디바이스(100)로부터 제거될 수 있다. 몰딩 재료(150)와 전도성 재료는 동시에 제거될 수 있고, 도 6에 도시된 바와 같이, 다이 비아(600)의 제1 표면(610)은 몰딩 재료(150)의 제2 표면(620)과 동일 평면에 있을 수 있다.
본 명세서에 설명된 바와 같이, 전도성 재료는 전자 디바이스(100)의 콘택트(예를 들어, 도 5의 콘택트(220))와 연결될 수 있다. 다이 비아(600)는 콘택트에 연결될 수 있다. 다이 비아(600)는 전자 디바이스(100)의 전기적 통신을 가능하게 하는 것을 지원할 수 있다. 일례에서, 다이 비아(600)는 제1 다이(110)에게 몰딩 재료(150)를 통한 전기 통신 경로를 제공한다. 전자 디바이스(100)는 다이 비아(600)를 포함하는 복수의 다이 비아를 포함할 수 있다.
다시 도 6을 참조하면, 몰딩 재료(150)의 일부는 예컨대, 연마 작업을 이용하여 전자 디바이스(100)로부터 제거될 수 있다. 브리지 상호접속부(140)의 일부는 전자 디바이스(100)로부터 제거될 수 있다. 몰딩 재료(150)의 제2 표면(620)은 브리지 상호접속부(140)의 제3 표면(630)과 동일 평면에 있을 수 있으며, 전자 디바이스(100)의 높이를 감소시키는 데 도움이 될 수 있다. 브리지 상호접속부(140)의 제3 표면(630)은 다이 비아(600)의 제1 표면(610)(예를 들어, 다이 비아(600)의 표면)과 동일 평면에 있을 수 있고, 전자 디바이스(100)의 높이를 감소시키는 데 도움이 될 수 있다.
제1 다이(110), 제2 다이(120) 및 제3 다이(130)는 몰딩 재료(150)로부터 유닛(640)으로서 싱귤레이팅(singulate)될 수 있다. 본 명세서에 설명된 바와 같이, 하나 이상의 다이 세트(예를 들어, 도 5와 관련하여 설명된 제1 다이 세트)는 캐리어(200)(도 5에 도시됨)에 연결될 수 있다. 캐리어(200)로부터 하나 이상의 다이 세트를 제거하기 위해, 하나 이상의 다이 세트에 근접한 몰딩 재료(150)가 제거(예를 들어, 가령, 레이저로 절단 또는 어블레이션)될 수 있다. 예를 들어, 제1 다이(110), 제2 다이(120) 및 제3 다이(130)가 점유하는 영역의 주변에 근접한 몰딩 재료(150)가 제거될 수 있고, 제1 다이(110), 제2 다이(120) 및 제3 다이(130)는 캐리어(예를 들어, 도 5의 캐리어(200))로부터 유닛(260)으로서 분리될 수 있다. 본 명세서에서 보다 상세히 설명되는 바와 같이, 유닛(640)은 전자 디바이스(100)를 위한 추가 제조 작업에서 사용될 수 있다.
도 7은 본 출원의 대상의 예에 따른, 제조 작업 동안의 전자 디바이스(100)의 개략도를 도시한다. 전자 디바이스(100)는 기판(150)을 포함할 수 있다. 본 명세서에 설명된 바와 같이, 기판(160)은 전기 신호를 전송하도록 구성될 수 있는 하나 이상의 라우팅 층을 포함할 수 있다. 기판(160)은 제1 다이(110), 제2 다이(120) 및/또는 제3 다이(130)의 전기적 통신을 가능하게 하는 것을 지원할 수 있다.
일례에서, 제1 다이(110), 제2 다이(120) 및 제3 다이(130)는 기판(150)에 연결될 수 있다. 예를 들어, 유닛(640)은 기판(160)에 연결될 수 있다. 기판(160)은 기판(160)의 라우팅 층과 전기적으로 통신할 수 있는 기판 콘택트(예를 들어, 패드, 범프, 필러, 핀, 소켓 등)을 포함할 수 있다. 전자 디바이스(100)에 포함될 수 있는 다이 비아(600)는 예를 들어, 솔더 범프(710)를 사용하여 기판 콘택트에 연결될 수 있다. 전기 신호는 제1 다이(110), 제2 다이(120) 및/또는 제3 다이(130)로부터 다이 비아(600) 및 솔더 범프(710)를 통해 전송될 수 있으며, 기판(160)을 통해 전파될 수 있다(그리고 예를 들어, 도 1의 솔더 범프(180)를 통해 전파될 수 있음).
도 8은 본 출원의 대상의 예에 따른, 도 7의 원 8-8에서 전자 디바이스(100)의 상세한 개략도를 도시한다. 본 명세서에 설명된 바와 같이, 제1 다이(110), 제2 다이(120) 또는 제3 다이(130)는 기판(160)에 연결될 수 있다. 몇몇 예에서, 브리지 상호접속부(140)는 기판(160)에 연결될 수 있고, 브리지 상호접속부(140)는 기판(160)과 전기적으로 통신할 수 있다. 브리지 상호접속부(140)는 전자 디바이스의 다이(예컨대, 제1 다이(110))와 기판(160) 사이에 위치할 수 있다.
브리지 상호접속부(140)는 기판(140)에 연결될 수 있다. 예를 들어, 브리지 상호접속부(140)는 브리지 상호접속부(140)의 제1 측면(330)(도 3에 도시됨) 상의 브리지 콘택트(예를 들어, 도 3에 도시된 제1 브리지 콘택트(310) 세트)를 포함할 수 있다. 브리지 상호접속부(140)는 브리지 상호접속부(140)의 제2 측면 상의 브리지 콘택트를 포함할 수 있다. 예를 들어, 브리지 상호접속부(140)는 브리지 상호접속부(140)의 제2 측면 상의 제3 브리지 콘택트 세트(810)를 포함할 수 있다. 제3 브리지 콘택트 세트(810)는 기판(160)의 제1 기판 콘택트 세트(820)에 연결될 수 있다. 브리지 콘택트(예를 들어, 제3 브리지 콘택트 세트(810))와 기판 콘택트(예를 들어, 제1 기판 콘택트 세트(820))의 연결은 브리지 상호접속부(140)와 기판(160)의 전기적 통신을 가능하게 하는 것을 지원할 수 있다.
브리지 상호접속부(140)는 브리지 비아(800) (또는 도 3에 도시된 브리지 비아(350))를 포함할 수 있다. 브리지 비아(800)는 전자 디바이스(100)의 다이(예를 들어, 제1 다이(110))와 기판(160) 사이의 전기적 통신을 가능하게 하는 것을 지원할 수 있다. 브리지 비아(800)는 실리콘 관통 비아일 수 있다. 브리지 비아(800)는 브리지 상호접속부의 제1 측면(예를 들어, 도 3에 도시된 제1 측면(330))을 브리지 상호접속부의 제2 측면(예를 들어, 도 3에 도시된 제2 측면(340))과 전기적으로 상호접속시킬 수 있다. 브리지 상호접속부(140)와 기판의 연결은 전기 신호가 전자 디바이스의 다이(예컨대, 제2 다이(120))로부터 브리지 비아(800)를 통해 전송되게 하고, (예를 들어, 제1 기판 콘택트 세트(820)를 통해 신호를 전파함으로써) 기판(160)으로 전송되게 할 수 있다.
브리지 상호접속부(140)를 기판(160)과 연결하는 것은 전자 디바이스 내의 전기적 상호접속부의 밀도를 증가시키는 데 도움이 될 수 있다. 브리지 상호접속부(140)를 기판(160)과 연결하는 것은 제1 다이(110)와 기판(110) 사이에 추가적인 전기 통신 경로를 제공할 수 있다. 예를 들어, 전기 신호는 브리지 상호접속부(140)의 풋프린트(footprint) 내에서 제1 다이(110)와 기판(160) 사이에 전송될 수 있다. 전자 디바이스(100) 내의 전기적 상호접속부의 밀도를 높이는 것은 전자 디바이스의 성능을 증가시키는 데 도움이 될 수 있고 또는 전자 디바이스(100)의 치수가 감소하도록 할 수 있다.
또한, 유닛(640)(도 6 및 도 7에 도시됨)을 기판(160)에 연결하는 것은 전자 디바이스(100)의 제조의 어려움을 감소시키는 데 도움이 될 수 있고, 전자 디바이스(100)의 제조 작업에서 손실을 감소시키는 데 도움이 될 수 있다.
일례에서, 브리지 상호접속부(140)는 제1 피치를 갖는 브리지 상호접속부(예를 들어, 도 3에 도시된 제1 브리지 상호접속부 세트(310))를 포함할 수 있다. 제1 다이(110)는 제1 피치를 갖는 다이 콘택트(예를 들어, 도 2에 도시된 제2 다이 콘택트 세트(240))를 포함할 수 있고, 제1 다이(110)는 제2 피치를 갖는 다이 콘택트(예를 들어, 도 2에 도시된 제3 다이 콘택트 세트(250))를 포함할 수 있다. 제1 피치는 제2 피치와 다를 수 있다. 제1 피치를 갖는 전자 디바이스(100)의 구조물은 제1 작업에서 전기적으로 상호접속될 수 있다. 제2 피치를 갖는 전자 디바이스(100)의 구조물은 제2 작업에서 전기적으로 상호접속될 수 있다. 제1 피치 및 제2 피치를 갖는 구조물의 상호접속을 제1 작업 및 제2 작업으로 분리하는 것은 전자 디바이스(100)의 제조 작업을 단순화할 수 있고 전자 디바이스(100)의 제조 작업과 연관된 낭비(예컨대, 수율 손실)를 줄이는 데 도움이 될 수 있다.
도 9는 본 출원의 대상의 예에 따른, 제조 작업 동안의 전자 디바이스(100)의 개략도를 도시한다. 제1 다이(110), 제2 다이(120) 및 제3 다이(130)를 포함하(지만 이에 한정되지 않)는 하나 이상의 다이가 (예를 들어, 접착층(210)을 사용하여) 캐리어(200)에 연결될 수 있다. 몰딩 재료(150)의 제1 층(150A)은 제1 다이(110), 제2 다이(120) 및 제3 다이(130)에 연결될 수 있다. 전자 디바이스(100)는 다이 콘택트(900)(예를 들어, 제3 다이(130)에 포함됨)을 포함할 수 있고, 다이 콘택트(900)는 다이 콘택트 표면(910)을 포함할 수 있다. 다이 콘택트 표면(910)은 몰딩 재료(150)의 제1 층(150A)의 몰딩 표면(920)과 동일 평면에 있을 수 있다.
도 10은 본 출원의 대상의 예에 따른, 제조 작업 동안의 전자 디바이스(100)의 개략도를 도시한다. 전자 디바이스(100)에 층(1000)이 연결될 수 있다. 예를 들어, 층(1000)은 다이 콘택트 표면(910) 및 몰딩 표면(920)에 연결될 수 있다. 접합면(seam)(예를 들어, 금속 입자 구조의 차이)은 전도성 재료와 다이 콘택트 표면(910)의 계면에서 (예를 들어, 비파괴 평가를 통해) 검출 가능할 수 있다. 층(1000)은 전자 디바이스(100)에 연결된 전도성 재료 시드 층(예컨대, 구리)을 포함할 수 있다. 층(1000)은 라미네이트 재료를 포함할 수 있다. 라미네이트 재료는 건조 필름 레지스트(dry film resist)를 포함할 수 있(지만 이에 한정되지 않는)다. 라미네이트 재료는 제조 작업(예를 들어, 포토리소그래피 등)에 사용될 수 있고 감광성일 수 있다. 층(1000)은 광(예를 들어, UV 광)에 노출될 때 경화 (또는 연화)될 수 있다.
도 11은 본 출원의 대상의 예에 따른, 제조 작업 동안의 전자 디바이스의 개략도를 도시한다. 본 명세서에 설명된 바와 같이, 층(1000)은 감광성일 수 있다. 층(1000) 내에 개구부(1100)가 형성될 수 있다. 개구부(1100)는 다이 콘택트 표면(910)과 통신할 수 있다.
일례에서, 마스크가 층(1000) 위에 적용될 수 있고, 마스크는 층(1000)의 일부가 빛에 노출되는 것을 방지할 수 있다. 예를 들어, 마스크는 층(1000)이 다이 콘택트 표면(910) 위의 영역에서 광을 흡수하는 것을 차단할 수 있다. 광을 흡수하는 층(1000)의 마스킹되지 않은 부분은 경화될 수 있다. 층(1000)의 마스킹된 부분은 (예를 들어, 용매를 사용하여) 제거될 수 있고, 층(1000)의 마스킹되지 않은 (또는 경화된) 부분은 남는다. 개구(1100)는 층(1000) 내에 정의될 수 있다. 예를 들어, 개구(1100)는 전자 디바이스(100)로부터 층(1000)의 마스킹되지 않은 부분을 제거하는 동안 형성될 수 있다.
전자 디바이스(100)에 전도성 재료가 연결될 수 있고, 전도성 재료는 개구(1100)를 채울 수 있다. 개구(1100)를 채우는 전도성 재료는 전도성 필러(예를 들어, 도 12에 도시된 전도성 필어(1200))를 생성할 수 있고, 전도성 필러는 다이(예를 들어, 제1 다이(110))의 표면으로부터 연장될 수 있다. 전도성 재료는 다이 콘택트 표면(910)에 연결될 수 있다. 층(1000)은 전자 디바이스(100)로부터 제거(예를 들어, 용해)될 수 있고, 전도성 재료는 제거 작업에 의해 실질적으로 영향을 받지 않을 수 있다. 전도성 필러는 층(1000) 제거 후 다이 콘택트 표면(910)에 연결되는 전도성 재료를 포함할 수 있다.
일례에서, 구리는 개구(1100) 내로 도금되고 다이 콘택트 표면(910)과 연결된다. 구리는 층(1000)의 상부 표면과 동일 평면에 있을 수 있다. 층(1000)은 (예를 들어, 용매를 사용하여) 제거될 수 있고 개구(1100)를 채운 구리는 다이 콘택트 표면(910)에 계속 연결되어 있을 것이다.
도 12는 본 출원의 대상의 예에 따른, 제조 작업 동안의 전자 디바이스(100)의 개략도를 도시한다. 전자 디바이스100)는 전도성 필러(1200)를 포함할 수 있다. 전자 디바이스는 전도성 필러(1200)를 포함하는 복수의 전도성 필러를 포함할 수 있다. 전도성 필러(1200)는 다이(예를 들어, 제2 다이(120))의 다이 콘택트 표면(예를 들어, 도 11의 다이 콘택트 표면(910))에 연결될 수 있는 전도성 재료(예를 들어, 구리)를 포함할 수 있다. 전도성 필러(1200)는 외부 구조물과 다이의 전기적 통신을 가능하게 하는 데 도움이 될 수 있다. 예를 들어, 전도성 필러(1200)는 기판(예를 들어, 도 1에 도시된 기판(160))에 연결될 수 있고, 전도성 필러(1200)는 기판과 다이(예를 들어, 제1 다이(110))의 전기적 통신을 가능하게 하는 데 도움이 될 수 있다.
본 명세서에서 논의된 바와 같이, 전자 디바이스(100)는 브리지 상호접속부(140)를 포함할 수 있다. 브리지 상호접속부(140)는 다이 콘택트(예를 들어, 도 2에 도시된 제1 다이 콘택트 세트(230) 및 제4 다이 콘택트 세트(260))에 연결될 수 있고, 브리지 상호접속부는 제1 다이(110)와 제2 다이(120) 사이의 전기적 통신을 포함하(지만 이에 한정되지 않)는 전자 디바이스(100)의 전기적 통신을 가능하게 할 수 있다. 몇몇 예에서, 브리지 상호접속부(140)는 층(1000)(도 10 및 도 11에 도시됨)이 전자 디바이스(100)로부터 제거된 후에 전자 디바이스(100)에 연결될 수 있다. 브리지 상호접속부(140)는 전도성 필러(1200)의 일부와 동일 평면에 있을 수 있다. 전도성 필러(1200)는 제1 길이를 가질 수 있고 다이(예를 들어, 제1 다이(110))로부터 연장될 수 있다. 전도성 필러(1200)는 전자 디바이스(100)에 연결된 브리지 상호접속부(140)를 넘어 연장될 수 있다.
도 13은 본 출원의 대상의 예에 따른, 제조 작업 동안의 전자 디바이스(100)의 개략도를 도시한다. 본 명세서에서 논의된 바와 같이, 전자 디바이스(100)는 몰딩 재료(150)를 포함할 수 있다. 몰딩 재료(150)는 전자 디바이스(100)에 기계적 강도를 제공하는 것을 지원할 수 있다. 몰딩 재료(150)는 제1 다이(110), 제2 다이(120), 제3 다이(130), 브리지 상호접속부(140)에 연결될 수 있고, 전도성 필러(1200)에 연결될 수 있다.
본 명세서에 설명된 바와 같이, 전자 디바이스(100)는 몰딩 재료(150)의 제1 층(150A)을 포함할 수 있다. 전자 디바이스(100)는 몰딩 재료(150)의 제2 층(150B)을 포함할 수 있다. 제1 층(150A)은 제1 동작에서 전자 디바이스(100)에 연결될 수 있고, 제2 층(150B)은 제2 동작에서 전자 디바이스(100)에 연결될 수 있다. (예를 들어, 전자 디바이스(100)의 단면분석 또는 비파괴 평가를 통해) 제1 층(150A)과 제2 층(150B)의 계면에서 접합면(예를 들어, 분자 구조의 불연속성)이 검출 가능할 수 있다.
일례에서, 전자 디바이스는 복수의 전도성 필러를 포함하고, 몰딩 재료(150)는 복수의 전도성 필러 사이에 위치할 수 있다. 몰딩 재료(150)는 전도성 필러(1200)와 브리지 상호접속부(140) 사이에 위치할 수 있다. 몰딩 재료는 브리지 상호접속부(140)와 다이(예를 들어, 제1 다이(110), 제2 다이(120) 또는 제3 다이(130)) 사이에 위치할 수 있다. 몰딩 재료(150)는 다이 콘택트(예를 들어, 도 2에 도시된 제1 다이 접촉부 세트(230))와 브리지 콘택트(예를 들어, 제1 브리지 콘택트 세트(310)) 사이에 위치할 수 있다.
몰딩 재료의 일부가 (예를 들어, 연마 공정에서) 제거될 수 있고 전도성 필러(1200)의 일부가 제거될 수 있다. 전자 디바이스(100)는 유닛(예를 들어, 도 6 및 도 7의 유닛(640))으로서 캐리어(200)로부터 제거될 수 있고 다른 제조 작업에서 사용될 수 있다. 몰딩 재료(150)의 일부는 전자 디바이스(100)의 주변으로부터 제거될 수 있다.
도 14는 본 출원의 대상의 예에 따른, 제조 작업 동안의 전자 디바이스(100)의 개략도를 도시한다. 본 명세서에 설명된 바와 같이, 전자 디바이스(100)는 다이 콘택트(220)를 포함할 수 있는 제1 다이(110), 제2 다이(120) 및 제3 다이(130)를 포함할 수 있다. 몰딩 재료(150)는 제1 다이(110), 제2 다이(120) 및 제3 다이(130)에 연결될 수 있다. 다이 콘택트(220)의 다이 콘택트 표면(910)은 몰딩 재료(150)의 몰딩 표면(920)과 동일 평면에 있을 수 있다. 브리지 상호접속부(140)는 전자 디바이스(100)에 연결(예를 들어, 제1 다이(110) 및 제2 다이(120)에 연결)될 수 있다.
전자 디바이스(100)는 캐리어(예컨대, 도 9의 캐리어(200))로부터 유닛(640)으로서 분리될 수 있다. 유닛(640)은 하나 이상의 다이(예를 들어, 제2 다이(120) 및 제3 다이(130))를 포함할 수 있다. 몰딩 재료(150)의 초과 부분(1400)이 유닛 (640)으로부터 제거(예를 들어, 절단, 어블레이션 등)될 수 있다. 몰딩 표면(920)은 다이(예를 들어, 제3 다이(130))의 제1 표면(1410)(예를 들어, 활성 측면)과 동일 평면에 있을 수 있다. 몰딩 표면(920)은 다이의 제2 표면(1420)과 동일 평면에 있을 수 있다. 다이의 제1 측면(1410)은 다이의 제2 측면에 수직일 수 있다.
도 15는 본 출원의 대상의 예에 따른, 제조 작업 동안의 전자 디바이스(100)의 개략도를 도시한다. 기판(160)은 전도성 포스트(post)(1510)를 포함할 수 있고, 전도성 포스트(1510)는 기판(160)의 표면으로부터 연장(예를 들어, 제1 높이로 연장)될 수 있다. 유닛(640)은 기판(160)에 연결될 수 있다. 예를 들어, 솔더 볼(1520)은 다이 콘택트(220)와 전도성 포스트(1510) 사이에 위치할 수 있다. 브리지 상호접속부(140)는 전도성 포스트(1510)의 일부와 동일 평면에 있을 수 있다. 브리지 상호접속부(140)는 기판(160)과 다이(예를 들어, 제1 다이(110)) 사이에 위치할 수 있다. 일례에서, 전자 디바이스(100)는 제1 브리지 상호접속부(예를 들어, 브리지 상호접속부(140)) 및 제2 브리지 상호접속부를 포함하고, 제1 브리지 상호접속부는 제2 브리지 상호접속부와 동일 평면에 있을 수 있다.
본 명세서에 설명된 바와 같이, 전자 디바이스(100)는 언더필 재료(170)를 포함할 수 있다. 언더필 재료(170)는 유닛(640)과 기판(160) 사이의 공간을 채울 수 있다. 몇몇 예에서, 언더필 재료(170)는 몰딩 재료(150)보다 낮은 점도(viscosity)를 갖는다. 언더필 재료(170)는 (예를 들어, 유닛(640)과 기판(160) 사이에서) 몰딩 재료(150)가 흐를 수 없는 공간으로 흐르도록 구성될 수 있다. 언더필 재료(170)는 유닛(640)에 연결될 수 있고, 기판(160)에 연결될 수 있다. 언더필 재료(170)는 몰딩 재료(150)와 브리지 상호접속부(140) 사이에 위치할 수 있다. 언더필 재료(170)는 브리지 상호접속부(140)의 브리지 콘택트(예를 들어, 도 3의 제1 브리지 콘택트 세트(310)) 사이에 위치할 수 있다. 언더필 재료(170)는 브리지 상호접속부(140)와 전도성 필러(1510) 사이에 위치할 수 있다. 일례에서, 브리지 상호접속부(140)는 전도성 필러(1510)에 근접하게 위치할 수 있고, 언더필 재료(170)는 브리지 상호접속부(140)와 전도성 필러(1510) 사이의 공간을 채울 수 있다. 언더필 재료(170)는 제1 다이(110), 제2 다이(120) 또는 제3 다이(130)에 연결될 수 있다.
도 16은 본 출원의 대상의 예에 따른, 제조 작업 동안의 전자 디바이스(100)의 개략도를 도시한다. 전자 디바이스(100)는 통합 히트 스프레더(integrated heat spreader)(1600)를 포함하(지만 이에 한정되지 않)는 히트 싱크(heat sink)를 포함할 수 있다. 통합 히트 스프레더(1600)는 유닛(640)에 근접하게 위치할 수 있다. 계면 재료(1610)(예컨대, 열 계면 재료 등)가 유닛(640)과 통합 히트 스프레더(1600) 사이에 위치할 수 있으며, 다이(예컨대, 제1 다이(110))로부터 통합 히트 스프레더(1610)로의 열 전달을 개선할 수 있다. 계면 재료(1610)는 다이(예를 들어, 제3 다이(110))의 제1 측면(1410)(도 15에 도시됨)과 통합 히트 스프레더(1600) 사이에 위치할 수 있다.
도 17은 본 발명에 설명된 전자 디바이스(100)를 포함하는 전자 디바이스(예를 들어, 시스템)의 예를 나타내는 시스템 레벨 다이어그램을 도시한다. 도 17은 전자 디바이스(100)용 상위 레벨 디바이스 애플리케이션의 예를 보여주기 위해 포함된다. 일 실시예에서, 시스템(1700)은 데스크톱 컴퓨터, 랩톱 컴퓨터, 넷북, 태블릿, 노트북 컴퓨터, 개인 휴대정보 단말기(PDA), 서버, 워크스테이션, 셀룰러 전화, 모바일 컴퓨팅 디바이스, 스마트폰, 인터넷 기기 또는 기타 유형의 컴퓨팅 디바이스를 포함하지만, 이에 한정되지는 않는다. 몇몇 실시예에서, 시스템(1700)은 시스템 온 칩(SOC) 시스템이다.
일 실시예에서, 프로세서(1710)는 하나 이상의 프로세서 코어(1712 및 1712N)를 가지며, 1712N은 프로세서(1710) 내부의 N 번째 프로세서 코어를 나타내며, N은 양의 정수이다. 일 실시예에서, 시스템(1700)은 1710 및 1705를 포함하는 복수의 프로세서를 포함하고, 프로세서(1705)는 프로세서(1710)의 로직과 유사하거나 동일한 로직을 갖는다. 몇몇 실시예에서, 프로세서 코어(1712)는 명령어를 페치하는 프리페치 로직, 명령어를 디코딩하는 디코딩 로직, 명령어를 실행하는 실행 로직 등을 포함하지만, 이에 제한되지 않는다. 몇몇 실시예에서, 프로세서(1710)는 시스템(1700)에 대한 명령어 및/또는 데이터를 캐싱하는 캐시 메모리(1716)를 구비한다. 캐시 메모리(1716)는 캐시 메모리의 하나 이상의 레벨을 포함하는 계층 구조로 구성될 수 있다.
몇몇 실시예에서, 프로세서(1710)는 프로세서(1710)로 하여금 휘발성 메모리(1732) 및/또는 비휘발성 메모리(1734)를 포함하는 메모리(1730)에 액세스하고 이와 통신할 수 있게 하는 기능을 수행하도록 동작할 수 있는 메모리 제어기(1714)를 포함한다. 몇몇 실시예에서, 프로세서(1710)는 메모리(1730) 및 칩셋(1720)과 연결된다. 프로세서(1710)는 무선 안테나(1778)와도 연결되어 무선 신호를 송신 및/또는 수신하도록 구성된 임의의 디바이스와 통신할 수 있다. 일 실시예에서, 무선 안테나(1778)를 위한 인터페이스는 IEEE 802.11 표준 및 관련 계열, HPAV(Home Plug AV), UWB(Ultra-Wide Band), 블루투스, 와이맥스, 또는 임의의 형태의 무선 통신 프로토콜에 따라 작동하지만, 이에 한정되지 않는다.
몇몇 실시예에서, 휘발성 메모리(1732)는 동기식 동적 랜덤 액세스 메모리(Synchronous Dynamic Random-Access Memory: SDRAM), 동적 랜덤 액세스 메모리(Dynamic Random Access Memory: DRAM), RAMBUS 동적 랜덤 액세스 메모리(RDRAM) 및/또는 임의의 다른 유형의 랜덤 액세스 메모리 디바이스를 포함하지만, 이에 한정되지는 않는다. 비휘발성 메모리(1734)는 플래시 메모리, 상변화 메모리(phase change memory: PCM), 판독 전용 메모리(read-only memory: ROM), 전기적 소거가능한 프로그램가능 판독 전용 메모리(electrical erasable programmable read-only memory: EEPROM), 또는 임의의 다른 유형의 비휘발성 메모리 디바이스를 포함하지만, 이에 한정되지는 않는다.
메모리(1730)는 프로세서(1710)에 의해 실행될 정보 및 명령어를 저장한다. 일 실시예에서, 메모리(1730)는 프로세서(1710)가 명령어를 실행하는 동안 임시 변수 또는 다른 중간 정보도 저장할 수 있다. 도시된 실시예에서, 칩셋(1720)은 포인트-투-포인트(PtP 또는 P-P) 인터페이스(1717 및 1722)를 통해 프로세서(1710)와 연결된다. 칩셋(1720)은 프로세서(1710)로 하여금 시스템(1700) 내의 다른 요소에 연결할 수 있게 한다. 예시적인 시스템의 몇몇 실시예에서, 인터페이스(1717 및 1722)는 Intel® QPI(QuickPath Interconnect) 등과 같은 PtP 통신 프로토콜에 따라 동작한다. 다른 실시예에서, 상이한 상호접속부가 사용될 수 있다.
몇몇 실시예에서, 칩셋(1720)은 프로세서(1710, 1705N), 디스플레이 디바이스(1740) 및 버스 브리지(1772), 스마트 TV(1776), I/O 디바이스(1774), 비휘발성 메모리(1760), 저장 매체(예컨대, 하나 이상의 대용량 저장 디바이스)(1762), 키보드/마우스(1764), 네트워크 인터페이스(1766) 및 다양한 형태의 소비자 전자기기(1777)(예컨대, PDA, 스마트폰, 태블릿 등) 등을 포함하는 다른 디바이스와 통신하도록 동작 가능하다. 일 실시예에서, 칩셋(1720)은 인터페이스(1724)를 통해 이들 디바이스와 연결된다. 칩셋(1720)은 무선 신호를 송신 및/또는 수신하도록 구성된 임의의 디바이스와 통신하기 위해 무선 안테나(1778)에도 연결될 수 있다.
칩셋(1720)은 인터페이스(1726)를 통해 디스플레이 디바이스(1740)에 연결된다. 디스플레이(1740)는 예를 들어, 액정 디스플레이(LCD), 플라즈마 디스플레이, 음극선관(CRT) 디스플레이, 또는 임의의 다른 형태의 시각적 디스플레이 디바이스일 수 있다. 예시적인 시스템의 몇몇 실시예에서, 프로세서(1710) 및 칩셋(1720)은 단일 SOC로 병합된다. 또한, 칩셋(1720)은 I/O 디바이스(1774), 비휘발성 메모리(1760), 저장 매체(1726), 키보드/마우스(1764) 및 네트워크 인터페이스(1766)와 같은 다양한 시스템 요소를 상호연결하는 하나 이상의 버스(1750 및 1755)에 접속된다. 버스(1750 및 1755)는 버스 브리지(1772)를 통해 함께 상호접속될 수 있다.
일 실시예에서, 대용량 저장 디바이스(1762)는 고체 상태 드라이브, 하드 디스크 드라이브, 범용 직렬 버스 플래시 메모리 드라이브, 또는 임의의 다른 형태의 컴퓨터 데이터 저장 매체를 포함하지만, 이에 한정되지 않는다. 일 실시예에서, 네트워크 인터페이스(1766)는 이더넷 인터페이스, USB(Universal Serial Bus) 인터페이스, PCI(Peripheral Component Interconnect) Express 인터페이스, 무선 인터페이스 및/또는 기타 적합한 유형의 인터페이스를 포함하지만 이에 한정되지 않는 임의의 유형의 잘 알려진 네트워크 인터페이스 표준에 의해 구현된다. 일 실시예에서, 무선 인터페이스는 IEEE 802.11 표준 및 관련 계열, HPAV(Home Plug AV), UWB(Ultra-Wide Band), 블루투스, 와이맥스, 또는 임의의 형태의 무선 통신 프로토콜에 따라 작동하지만, 이에 한정되지 않는다.
도 17에 도시된 모듈이 시스템(1700) 내의 별개의 블록으로서 도시되어 있지만, 이들 블록 중 일부에 의해 수행되는 기능은 단일 반도체 회로 내에 집적될 수 있거나 둘 이상의 별개의 집적 회로를 사용하여 구현될 수 있다. 예를 들어, 캐시 메모리(1716)는 프로세서(1710) 내의 별개의 블록으로 도시되어 있지만, 캐시 메모리(1716)(또는 1716의 선택된 양상)는 프로세서 코어(1712)에 통합될 수 있다.
도 18은 본 명세서에 설명된 전자 디바이스(100)의 하나 이상을 포함하는 전자 디바이스를 제조하는 방법(1800)의 일례를 도시한다. 방법(1800)을 설명할 때, 본 명세서에서 이전에 설명된 하나 이상의 구성요소, 특징, 기능 및 동작을 참조한다. 편리하게는, 참조 번호를 사용하여 구성요소, 특징, 동작 등을 참조한다. 제공된 참조 번호는 예시적인 것이며 배타적이지 않다. 예를 들어, 방법(1800)에 설명된 구성요소, 특징, 기능, 동작 등은 본 명세서에 제공된 대응하는 번호가 매겨진 요소와 본 명세서에 설명된 다른 대응하는 요소(번호가 매겨진 것과 번호가 매겨지지 않은 것 모두) 및 그 균등물도 포함하지만, 이에 한정되지 않는다.
1802에서, 방법(1800)은 캐리어(200)의 표면 상에 제1 다이(110)를 위치시키는 단계를 포함할 수 있다. 제1 다이(110)는 제1 다이 콘택트 세트(예를 들어, 도 2에 도시된 제1 다이 콘택트 세트(230))를 포함할 수 있다.
1804에서, 방법(1800)은 캐리어의 표면 상에 제2 다이(120)를 위치시키는 단계를 포함할 수 있다. 제2 다이(120)는 캐리어(1200) 상의 제1 다이(110)에 근접하게 위치할 수 있다. 제2 다이(120)는 제2 다이 콘택트 세트(예를 들어, 도 2에 도시된 제4 다이 콘택트 세트(260))를 포함할 수 있다.
1806에서, 방법(1800)은 제1 다이(110) 및 제2 다이(120)에 근접하게 제1 브리지 상호접속부(140A)를 위치시키는 단계를 포함할 수 있다. 제1 브리지 상호접속부(140A)는 제1 브리지 콘택트 세트(310)를 포함할 수 있고 제2 브리지 콘택트 세트(320)를 포함할 수 있다.
1808에서, 방법(1800)은 제1 브리지 콘택트 세트(310)를 제1 다이(110)의 제1 다이 콘택트 세트와 연결하는 단계를 포함할 수 있다. 1810에서, 방법(1800)은 제2 브리지 콘택트 세트(320)를 제2 다이(120)의 제2 다이 콘택트 세트와 연결하는 단계를 포함할 수 있다. 방법(1800)은 예를 들어, 다이(예를 들어, 제1 다이(110))를 브리지 상호접속부(140)와 직접 연결하기 위해 전기 전도성 에폭시를 브리지 콘택트 또는 다이 콘택트에 적용하는 단계를 포함할 수 있다.
방법(1800)은 제1 다이(120)에 근접하게 제3 다이(130)를 위치시키는 단계를 포함할 수 있다. 제3 다이(130)는 제3 다이 콘택트 세트(예를 들어, 도 2에 도시된 제6 다이 콘택트 세트(280))를 포함할 수 있다. 제1 다이(110)는 제4 다이 콘택트 세트(예를 들어, 도 2에 도시된 제2 다이 콘택트 세트(240))를 포함할 수 있다.
제3 다이(130)는 제1 다이(110)의 제1 측면 상에 위치할 수 있고, 제2 다이(120)는 제1 다이(110)의 제2 측면 상에 위치할 수 있다. 제1 다이(110)의 제1 측면은 제1 다이(110)의 제2 측면의 반대쪽에 있을 수 있다. 제4 다이는 제1 다이(110)의 제3면 상에 위치할 수 있다. 추가 다이(예를 들어, 제5 다이)는 제1 다이(110)에 근접하게 위치할 수 있다.
방법(1800)은 제1 다이(110) 및 제3 다이(130)에 근접하게 제2 브리지 상호접속부(140B)를 위치시키는 단계를 포함할 수 있다. 제2 브리지 상호접속부(140B)는 제3 브리지 콘택트 세트 및 제4 브리지 콘택트 세트를 포함할 수 있다. 방법 (1800)은 제3 브리지 콘택트 세트를 제3 다이 콘택트 세트와 연결하는 단계를 포함할 수 있다. 방법(1800)은 제4 브리지 콘택트 세트를 제4 다이 콘택트 세트와 연결하는 단계를 포함할 수 있다. 제1 다이(110) 및 제3 다이(130)는 제2 브리지 상호접속부(140B)를 통해 전기적으로 통신할 수 있다.
브리지 상호접속부(140)는 두 개 이상의 다이 사이의 전기적 통신을 가능하게 할 수 있다. 방법(1800)은 제2 다이(120)에 근접하게 제3 다이(130)를 위치시키는 단계를 포함할 수 있다. 일례에서, 제1 브리지 상호접속부(140A)는 제1 다이(110) 및 제2 다이(120)에 연결될 수 있다. 제2 브리지 상호접속부(140B)는 제2 다이(120) 및 제3 다이(130)에 연결될 수 있다. 제3 다이(130)는 제 1 다이(110)와 통신할 수 있으며, 제1 브리지 상호접속부(140A) 및 제2 브리지 상호접속부(140B)를 통해 전기 신호를 전송함으로써 제1 다이(110)와 통신하는 제3 다이(130)를 포함하(지만 이에 한정되지 않)는다.
방법(1800)은 제3 브리지 콘택트 세트를 (예를 들어, 제3 다이(130)의) 제3 다이 콘택트 세트와 직접 연결하는 단계를 포함할 수 있다. 브리지 상호접속부(140)는 제1 다이(110), 제2 다이(120) 및 제3 다이(130) 사이의 전기적 통신을 가능하게 할 수 있다.
방법(1800)은 몰딩 재료(150)를 제1 다이(110), 제2 다이(120) 또는 브리지 상호접속부(140)와 연결하는 단계를 포함할 수 있다. 방법(1800)은 제1 개구(예를 들어, 도 5에 도시된 제1 개구(500))를 (예를 들어, 어블레이션 작업으로) 형성하는 단계를 포함할 수 있고, 제1 개구는 몰딩 재료(150) 내에 정의될 수 있다. 일례에서, 캐리어(200)(도 2에 도시됨)는 투명한 재료를 포함할 수 있다. 검출기(예를 들어, 카메라 등)는 캐리어(200)의 제1 측면(예를 들어, 하부 측면)으로부터 기표를 검사할 수 있다. 제거 장치(예를 들어, 레이저)는 몰딩 재료(150) (또는 전자 디바이스(100))에 근접하게 위치할 수 있다. 제거 장치는 캐리어(200)의 제2 측면(예를 들어, 상부 측면) 상에 위치할 수 있다. 캐리어(200)의 제1 측면으로부터 관찰될 수 있는 기표는 제거 장치를 위치시킬 때 참조될 수 있다. 기표는 예를 들어, 제거 장치를 다이(예를 들어, 제1 다이(110))의 콘택트(예를 들어, 도 2의 콘택트(220))와 정렬시키는 데 참조될 수 있다. 제거 장치는 몰딩 재료(150)를 제거함으로써 개구를 형성할 수 있으며, 개구는 전자 디바이스(100)의 특징부(예컨대, 콘택트)와 정렬될 수 있다. 전자 디바이스(100)는 제2 개구를 포함할 수 있고, 제2 개구는 제2 다이 콘택트를 노출시킬 수 있다.
방법(1800)은 전도성 재료(예를 들어, 구리 등)를 제1 개구 및 예를 들어, 다이의 콘택트에 연결함으로써 제1 개구 내에 비아(예를 들어, 도 6에 도시된 제1 비아(600))를 형성하는 단계를 포함할 수 있다. 방법(1800)은 (예를 들어, 연마 작업에서 재료를 제거함으로써) 몰딩 재료(150) 및 비아의 일부를 제거하는 단계를 포함할 수 있다. 브리지 상호접속부의 일부는 전자 디바이스(100)로부터 제거(예를 들어, 접지)될 수 있다. 몰딩 재료(150), 비아 및 브리지 상호접속부(140)의 일부의 제거는 동일한 작업(예를 들어, 몰딩 재료(150), 비아 및 브리지 상호접속부(140)를 동시에 연마하는 것)으로 수행될 수 있다.
방법(1800)은 제1 다이(110) 및 제2 다이(120)를 기판(160)과 연결하는 단계를 포함할 수 있다. 기판(150)은 외부 구조물(예를 들어, 마더보드 또는 시스템 온 칩의 컴포넌트)과 제1 다이(110) 및 제2 다이(120)의 통신을 가능하게 하는 것을 지원할 수 있다.
방법(1800)은 기판(160)과 브리지 상호접속 비아(예를 들어, 도 3에 도시된 브리지 비아(330))를 연결하는 단계를 포함할 수 있다. 브리지 비아는 브리지 상호접속부(140)에 포함될 수 있다. 브리지 비아는 제1 다이(110)와 기판(160) 사이에 전기 통신 경로를 수립하는 것을 지원할 수 있다. 방법(1800)은 브리지 상호접속부(140)와 기판(160) 사이에 언더필 재료를 위치시키는 단계를 포함할 수 있다.
다양한 주석 및 예
양상 1은 (장치, 시스템, 디바이스, 방법, 동작을 수행하기 위한 수단, 또는 디바이스에 의해 수행될 때 디바이스로 하여금 동작을 수행하게 할 수 있는 명령어를 포함하는 디바이스 판독가능 매체 또는 제조품과 같은) 대상을 포함하거나 사용할 수 있으며, 예를 들어, 전자 디바이스를 포함하거나 사용할 수 있다.
전자 디바이스는 제1 다이를 포함할 수 있다. 제1 다이는 제1 다이 콘택트 세트를 포함할 수 있다. 전자 디바이스는 제2 다이를 포함할 수 있다. 제2 다이는 제2 다이 콘택트 세트를 포함할 수 있다. 전자 디바이스는 브리지 상호접속부를 포함할 수 있다. 브리지 상호접속부는 제1 브리지 콘택트 세트를 포함할 수 있고 제2 브리지 콘택트 세트를 포함할 수 있다.
제1 브리지 콘택트 세트는 예를 들어, 솔더를 사용하여 제1 다이 콘택트 세트에 직접 연결될 수 있다. 제2 브리지 콘택트 세트는 예를 들어, 솔더를 사용하여 제2 다이 콘택트 세트에 직접 연결될 수 있다. 브리지 상호접속부는 제1 다이와 제2 다이 사이의 전기적 통신을 가능하게 할 수 있다.
양상 2는 양상 1의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 브리지 상호접속부가 제3 다이를 포함할 수 있다는 것을 선택적으로 포함하거나 사용할 수 있다. 제3 다이는 제1 다이의 일부와 중첩하고 제2 다이의 일부와 중첩하도록 크기가 정해지고 형상화될 수 있다.
양상 3은 양상 1 또는 2 중 하나 또는 임의의 조합의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 제1 다이 및 제2 다이는 브리지 상호접속부를 통해서만 전기적으로 통신할 수 있다는 것을 선택적으로 포함하거나 사용할 수 있다.
양상 4는 양상 1 내지 3 중 하나 또는 임의의 조합의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 기판을 선택적으로 포함하거나 사용할 수 있다. 제1 다이 및 제2 다이는 기판에 연결될 수 있다.
양상 5는 양상 4의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 브리지 상호접속부는 제1 다이와 기판 사이에 위치할 수 있다는 것을 선택적으로 포함하거나 사용할 수 있다.
양상 6은 양상 5의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 브리지 상호접속부와 기판 사이에 위치할 수 있는 언더필 재료를 선택적으로 포함하거나 사용할 수 있다.
양상 7은 양상 4의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 제1 브리지 콘택트를 선택적으로 포함하거나 사용할 수 있다. 제1 브리지 콘택트는 브리지 상호접속부의 제1 표면 상에 위치할 수 있다. 제1 브리지 콘택트는 예를 들어, 솔더를 사용하여 제1 다이의 다이 콘택트에 직접 연결될 수 있다. 전자 디바이스(100)는 제2 브리지 콘택트를 포함할 수 있다. 제2 브리지 콘택트는 브리지 상호접속부의 제2 표면 상에 위치할 수 있다. 제2 브리지 콘택트는 예를 들어, 솔더를 사용하여 기판의 기판 콘택트에 직접 연결될 수 있다.
전자 디바이스는 브리지 비아를 포함할 수 있다. 브리지 비아는 브리지 상호접속부에 포함될 수 있다. 브리지 비아는 제1 브리지 콘택트를 제2 브리지 콘택트와 전기적으로 상호접속시킬 수 있다. 브리지 비아는 제1 다이와 기판 사이의 전기적 통신을 가능하게 할 수 있다.
양상 8은 양상 7의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 언더필 재료를 선택적으로 포함하거나 사용할 수 있다. 언더필 재료는 제2 브리지 콘택트를 기판 콘택트와 직접 연결할 수 있는 솔더와 직접 계면을 형성할 수 있다.
양상 9는 양상 1 내지 8 중 하나 또는 임의의 조합의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 제1 다이 및 제2 다이는 동일 평면에 있을 수 있다는 것을 선택적으로 포함하거나 사용할 수 있다.
양상 10은 양상 1 내지 9 중 하나 또는 임의의 조합의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 몰딩 재료를 선택적으로 포함하거나 사용할 수 있다. 몰딩 재료는 제1 다이, 제2 다이 및 브리지 상호접속부와 직접 계면을 형성할 수 있다.
양상 11은 양상 10의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 다이 비아를 선택적으로 포함하거나 사용할 수 있다. 다이 비아는 제1 다이와 연결될 수 있다. 다이 비아는 몰딩 재료를 통해 연장될 수 있다.
양상 12는 양상 11의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 브리지 상호접속부는 다이 비아의 일부와 동일 평면에 있을 수 있다는 것을 선택적으로 포함하거나 사용할 수 있다.
양상 13은 양상 11 또는 12의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 브리지 상호접속부의 표면은 몰딩 재료의 표면과 동일 평면에 있을 수 있다는 것을 선택적으로 포함하거나 사용할 수 있다.
양상 14는 양상 1 내지 13 중 하나 또는 임의의 조합의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 제3 다이 콘택트 세트를 선택적으로 포함하거나 사용할 수 있다. 제3 다이 콘택트 세트는 제1 다이에 포함될 수 있다. 전자 디바이스는 다이 비아를 포함할 수 있다. 다이 비아는 제3 다이 콘택트 세트와 연결될 수 있다. 제1 다이 콘택트 세트는 제3 다이 콘택트 세트보다 작은 치수를 가질 수 있다.
양상 15는 (장치, 시스템, 디바이스, 방법, 동작을 수행하기 위한 수단, 또는 디바이스에 의해 수행될 때 디바이스로 하여금 동작을 수행하게 할 수 있는 명령어를 포함하는 디바이스 판독가능 매체 또는 제조품과 같은) 대상을 포함하거나 사용할 수 있으며, 예를 들어, 전자 디바이스를 포함하거나 사용할 수 있다.
전자 디바이스는 기판을 포함할 수 있다. 전자 디바이스는 제1 다이를 포함할 수 있다. 제1 다이는 기판에 연결될 수 있다. 제1 다이는 제1 다이 콘택트 세트를 포함할 수 있다. 전자 디바이스는 제2 다이를 포함할 수 있다. 제2 다이는 기판에 연결될 수 있다. 제2 다이는 제2 다이 콘택트 세트를 포함할 수 있다.
전자 디바이스는 제1 브리지 상호접속부를 포함할 수 있다. 제1 브리지 상호접속부는 기판으로부터 이격될 수 있다. 제1 브리지 상호접속부는 제1 브리지 콘택트 세트를 포함할 수 있다. 제1 브리지 상호접속부는 제2 브리지 콘택트 세트를 포함할 수 있다. 제1 브리지 콘택트 세트는 예를 들어, 상호접속 재료를 사용하여 제1 다이 콘택트 세트에 직접 연결될 수 있다. 제2 브리지 콘택트 세트는 예를 들어, 상호접속 재료를 사용하여 제2 다이 콘택트 세트에 직접 연결될 수 있다. 제1 브리지 상호접속부는 제1 다이와 제2 다이 사이의 전기적 통신을 가능하게 할 수 있다.
양상 16은 양상 15의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 제1 브리지 상호접속부는 제3 다이일 수 있다는 것을 선택적으로 포함하거나 사용할 수 있다.
양상 17은 양상 15 또는 16의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 제1 다이 및 제2 다이는 제1 브리지 상호접속부를 통해서만 전기적으로 통신할 수 있다는 것을 선택적으로 포함하거나 사용할 수 있다.
양상 18은 양상 15 내지 17 중 하나 또는 임의의 조합의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 제3 다이를 선택적으로 포함하거나 사용할 수 있다. 제3 다이는 기판에 연결될 수 있다. 제3 다이는 제3 다이 콘택트 세트를 포함할 수 있다. 전자 디바이스는 제4 다이 콘택트 세트를 포함할 수 있다. 제4 다이 콘택트 세트는 제2 다이에 포함될 수 있다.
전자 디바이스는 제2 브리지 상호접속부를 포함할 수 있다. 제2 브리지 상호접속부는 기판으로부터 이격될 수 있다. 제2 브리지 상호접속부는 제3 브리지 콘택트 세트를 포함할 수 있고 제4 브리지 콘택트 세트를 포함할 수 있다. 제3 브리지 콘택트 세트는 예를 들어, 상호접속 재료를 사용하여 제3 다이 콘택트 세트에 직접 연결될 수 있다. 제4 브리지 콘택트 세트는 예를 들어, 상호접속 재료를 사용하여 제4 다이 콘택트 세트에 직접 연결될 수 있다. 제2 브리지 상호접속부는 제2 다이와 제3 다이 사이의 전기적 통신을 가능하게 할 수 있다.
양상 19는 양상 18의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 제1 브리지 상호접속부는 제2 브리지 상호접속부와 동일 평면에 있을 수 있다는 것을 선택적으로 포함하거나 사용할 수 있다.
양상 20은 양상 15 내지 19 중 하나 또는 임의의 조합의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 제3 다이를 선택적으로 포함하거나 사용할 수 있다. 제3 다이는 기판에 연결될 수 있다. 제3 다이는 제3 다이 콘택트 세트를 포함할 수 있다. 전자 디바이스는 제3 브리지 콘택트 세트를 포함할 수 있다. 제3 브리지 콘택트 세트는 제1 브리지 상호접속부에 포함될 수 있다. 제3 브리지 콘택트 세트는 예를 들어, 상호접속 재료를 사용하여 제3 다이 콘택트 세트에 직접 연결될 수 있다. 제1 브리지 상호접속부는 제1 다이, 제2 다이 및 제3 다이 사이의 전기적 통신을 가능하게 할 수 있다.
양상 21은 (장치, 시스템, 디바이스, 방법, 동작을 수행하기 위한 수단, 또는 디바이스에 의해 수행될 때 디바이스로 하여금 동작을 수행하게 할 수 있는 명령어를 포함하는 디바이스 판독가능 매체 또는 제조품과 같은) 대상을 포함하거나 사용할 수 있으며, 예를 들어, 전자 디바이스를 제조하는 방법을 포함하거나 사용할 수 있다. 방법은 캐리어의 표면 상에 제1 다이를 위치시키는 단계를 포함할 수 있다. 제1 다이는 제1 다이 콘택트 세트를 포함할 수 있다.
방법은 캐리어의 표면 상에 제2 다이를 위치시키는 단계를 포함할 수 있다. 제2 다이는 캐리어 상의 제1 다이에 근접하게 (예를 들어, 인접하게 등) 위치할 수 있다. 제2 다이는 제2 다이 콘택트 세트를 포함할 수 있다. 방법은 제1 다이 및 제2 다이에 근접하게 제1 브리지 상호접속부를 위치시키는 단계를 포함할 수 있다. 제1 브리지 상호접속부는 제1 브리지 콘택트 세트 및 제2 브리지 콘택트 세트를 포함할 수 있다.
방법은 제1 브리지 콘택트 세트를 제1 다이의 제1 다이 콘택트 세트와 직접 연결하는 단계를 포함할 수 있다. 방법은 제2 브리지 콘택트 세트를 제2 다이의 제2 다이 콘택트 세트와 직접 연결하는 단계를 포함할 수 있다.
양상 22는 양상 21의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 제1 다이에 근접하게 제3 다이를 위치시키는 단계를 선택적으로 포함하거나 사용할 수 있다. 제3 다이는 제3 다이 콘택트 세트를 포함할 수 있다. 제1 다이는 제4 다이 콘택트 세트를 포함할 수 있다. 방법은 제1 다이 및 제3 다이에 근접하게 제2 브리지 상호접속부를 위치시키는 단계를 포함할 수 있다. 제2 브리지 상호접속부는 제3 브리지 콘택트 세트를 포함할 수 있고 제4 브리지 콘택트 세트를 포함할 수 있다. 방법은 제3 브리지 콘택트 세트를 제3 다이 콘택트 세트와 연결하는 단계를 포함할 수 있다. 방법은 제4 브리지 콘택트 세트를 제4 다이 콘택트 세트와 연결하는 단계를 포함할 수 있다.
양상 23은 양상 21 또는 22 중 하나 또는 임의의 조합의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 몰딩 재료를 제1 다이, 제2 다이 및 제1 브리지 상호접속부와 연결하는 단계를 선택적으로 포함하거나 사용할 수 있다.
양상 24는 양상 23의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 제1 개구를 형성하는 단계를 선택적으로 포함하거나 사용할 수 있다. 제1 개구는 몰딩 재료 내에 정의될 수 있다. 제1 개구는 제1 다이의 제1 다이 콘택트를 노출시킬 수 있다.
양상 25는 양상 24의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 캐리어가 투명한 재료를 포함할 수 있다는 것을 선택적으로 포함하거나 사용할 수 있다. 제1 개구를 형성하는 단계는 투명한 캐리어의 제1 측면으로부터 기표를 검사하는 단계를 포함할 수 있다. 제1 개구를 형성하는 단계는 투명한 캐리어의 제2 측면 상의 몰딩 재료에 근접하게 제거 장치를 위치시키는 단계를 포함할 수 있다. 제거 장치를 위치시키는 단계는 투명한 캐리어의 제1 측면에서 검사된 기표를 참조하는 단계를 포함할 수 있다. 제1 개구를 형성하는 단계는 몰딩 재료의 일부를 제거하고 제1 개구를 형성하는 단계를 포함할 수 있다.
양상 26은 양상 23 내지 25 중 하나 또는 임의의 조합의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 제2 개구를 형성하는 단계를 선택적으로 포함하거나 사용할 수 있다. 제2 개구는 몰딩 재료 내에 정의될 수 있다. 제2 개구는 제2 다이의 제2 다이 콘택트를 노출시킬 수 있다.
양상 27은 양상 23 내지 26 중 하나 또는 임의의 조합의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 비아를 형성하는 단계를 선택적으로 포함하거나 사용할 수 있다. 비아는 예를 들어, 전도성 재료를 제1 개구 및 제1 다이의 제1 콘택트와 연결함으로써 제1 개구 내에 형성될 수 있다.
양상 28은 양상 23 내지 27 중 하나 또는 임의의 조합의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 몰딩 재료 및 비아의 일부를 제거하는 단계를 선택적으로 포함하거나 사용할 수 있다.
양상 29는 양상 28의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 브리지 상호접속부의 일부를 제거하는 단계를 선택적으로 포함하거나 사용할 수 있다.
양상 30은 양상 21 내지 29 중 하나 또는 임의의 조합의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 제1 브리지 콘택트 세트를 제1 다이 콘택트 세트와 연결하는 단계가 제1 브리지 콘택트 세트 또는 제1 다이 콘택트 세트에 전기 전도성 에폭시를 적용하는 단계를 포함할 수 있다는 것을 선택적으로 포함하거나 사용할 수 있다.
양상 31은 양상 21 내지 30 중 하나 또는 임의의 조합의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 제1 다이 및 제2 다이를 기판과 연결하는 단계를 선택적으로 포함하거나 사용할 수 있다.
양상 32는 양상 31의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 기판과 브리지 비아를 연결하는 단계를 선택적으로 포함하거나 사용할 수 있다. 브리지 비아는 브리지 상호접속부에 포함될 수 있다. 브리지 비아는 제1 다이와 기판 사이에 전기 통신 경로를 수립할 수 있다.
양상 33은 양상 31 또는 32 중 하나 또는 임의의 조합의 대상을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 브리지 상호접속부와 기판 사이에 언더필 재료를 위치시키는 단계를 선택적으로 포함하거나 사용할 수 있다.
양상 34는 양상 1 내지 33 중 하나 이상의 임의의 부분 또는 임의의 부분들의 조합을 포함하거나 사용할 수 있고, 또는 이와 선택적으로 조합되어 양상 1 내지 33의 기능 중 임의의 하나 이상을 수행하기 위한 수단을 포함할 수 있는 청구 대상, 또는 머신에 의해 수행될 때 머신으로 하여금 양상 1 내지 33의 기능 중 임의의 하나 이상을 수행하게 하는 명령어를 포함하는 머신 판독가능 매체를 포함하거나 사용할 수 있다.
이들 비제한적인 예의 각각은 그 자체로 존재할 수 있거나, 다양한 순열 또는 하나 이상의 다른 예와의 조합으로 결합될 수 있다.
상기 설명은 상세한 설명의 일부를 형성하는 첨부 도면에 대한 참조를 포함한다. 도면은 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시한다. 이들 실시예는 본 명세서에서 "예"로도 지칭된다. 이러한 예는 도시되거나 설명된 요소 외의 요소를 포함할 수 있다. 그러나, 본 발명자들은 도시되거나 설명된 요소만이 제공되는 예를 또한 고려한다. 더욱이, 본 발명자들은 또한 본 명세서에 도시되거나 설명된 특정 예(또는 이의 하나 이상의 양상)와 관련하여 또는 다른 예(또는 이의 하나 이상의 양상)와 관련하여, 도시되거나 설명된 요소들(또는 이의 하나 이상의 양상)의 임의의 조합 또는 순열을 사용하는 예를 고려한다.
이 문서와 참조로 통합된 임의의 문서 간에 일관성이 없이 사용되는 경우, 이 문서의 사용이 제어한다.
이 문서에서 단수형 용어("a" 또는 "an")는 특허 문서에서 일반적으로 사용되는 바와 같이 "적어도 하나" 또는 "하나 이상"의 임의의 다른 경우 또는 사용과는 관계없이 하나 또는 하나보다 많이 포함하는 데 사용된다. 이 문서에서 "또는"이라는 용어는, 이와 다르게 나타내지 않는 한, 배타적이지 않음 또는 "A 또는 B"가 "A이지만 B는 아님", "B이지만 A는 아님" 및 "A 및 B"를 포함하는 것을 지칭하는 데 사용된다. 이 문서에서 "포함하는(including)" 및 "여기서(in which)"이라는 용어는 "포함하는(comprising)" 및 "여기서(wherein)"라는 각각의 용어의 단순 영어 균등물로서 사용된다. 또한, 다음 청구범위에서, "포함하는"이라는 용어는 개방형이며, 즉, 이러한 용어 다음에 나열된 요소 외에 요소를 포함하는 시스템, 디바이스, 물품, 조성물, 제형 또는 프로세스도 여전히 그 청구범위의 범주 내에 포함되는 것으로 간주된다. 더욱이, 다음의 청구범위에서, "제1", "제2" 및 "제3" 등의 용어는 라벨로서만 사용되며, 그들의 대상에 수치적 요구사항을 부과하려는 것은 아니다.
"평행", "수직", "원형" 또는 "정사각형"과 같은 기하학적 용어는 문맥에서 달리 명시하지 않는 한 절대적인 수학적 정밀도를 요구하지 않는다. 대신, 이러한 기하학적 용어는 제조 또는 균등한 기능으로 인한 변화를 고려한다. 예를 들어, 요소가 "원형" 또는 "일반적으로 원형"으로 설명되는 경우, 정확하게 원형이 아닌 컴포넌트(예컨대, 약간 타원형이거나 다변 다각형인 컴포넌트)도 여전히 이 설명에 의해 포함된다.
본 명세서에 설명된 방법 예는 적어도 부분적으로 머신 또는 컴퓨터로 구현될 수 있다. 몇몇 예는 위의 예에서 설명된 바와 같이 방법을 수행하도록 전자 디바이스를 구성하도록 동작 가능한 명령어로 인코딩된 컴퓨터 판독가능 매체 또는 머신 판독가능 매체를 포함할 수 있다. 이러한 방법의 구현예는 마이크로코드, 어셈블리 언어 코드, 고급 언어 코드 등과 같은 코드를 포함할 수 있다. 이러한 코드는 다양한 방법을 수행하기 위한 컴퓨터 판독가능 명령어를 포함할 수 있다. 코드는 컴퓨터 프로그램 제품의 일부를 형성할 수 있다. 또한, 일례에서, 코드는 예컨대, 실행 중에 또는 다른 시간에 하나 이상의 휘발성, 비일시적, 또는 비휘발성 유형의 컴퓨터 판독가능 매체에 유형적으로 저장될 수 있다. 이러한 유형의 컴퓨터 판독가능 매체의 예는 하드 디스크, 착탈식 자기 디스크, 착탈식 광학 디스크(예컨대, 콤팩트 디스크 및 디지털 비디오 디스크), 자기 카세트, 메모리 카드 또는 스틱, 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM) 등을 포함할 수 있지만, 이에 한정되지 않는다.
상기 설명은 제한적이지 않고 예시를 위한 것이다. 예를 들어, 전술한 예 (또는 이의 하나 이상의 양상)는 서로 조합하여 사용될 수 있다. 예를 들어, 상기 설명을 검토할 때 당업자에 의해 다른 실시예가 사용될 수 있다. 요약은 37 C.F.R. §1.72(b)에 따르도록 제공되어, 독자가 기술 공개의 특성을 신속하게 확인할 수 있도록 한다. 이는 청구범위의 범주 또는 의미를 해석하거나 한정하는 데 사용되지 않는다는 것을 이해하면서 제출된다. 또한, 위의 상세한 설명에서, 개시를 간단하게 하기 위해 다양한 특징들이 함께 그룹화될 수 있다. 이것은 청구되지 않은 개시된 특징이 임의의 청구범위에 필수적이라는 의도로 해석되어서는 안 된다. 오히려, 본 발명의 대상은 특정의 개시된 실시예의 모든 특징보다 적을 수 있다. 따라서, 다음의 청구범위는 각각의 청구항이 별개의 실시예로서 그 자체로 존재하는 예 또는 실시예로서 상세한 설명에 통합되고, 그러한 실시예는 다양한 조합 또는 순열로 서로 조합될 수 있는 것으로 고려된다. 본 발명의 범위는 첨부된 청구범위를 이러한 청구범위가 부여되는 균등물의 전체 범위와 함께 참조하여 결정되어야 한다.

Claims (20)

  1. 멀티 칩 패키지로서,
    몰딩 재료 내의 제1 브리지 상호접속부(bridge interconnect) 및 제2 브리지 상호접속부 - 상기 제2 브리지 상호접속부는 상기 제1 브리지 상호접속부로부터 횡방향으로 이격되어 있고, 상기 제1 브리지 상호접속부는 제1 복수의 브리지 콘택트와 제2 복수의 브리지 콘택트를 포함하며, 상기 제2 브리지 상호접속부는 제3 복수의 브리지 콘택트와 제4 복수의 브리지 콘택트를 포함함 - 와,
    상기 몰딩 재료 내의 제1 복수의 다이 비아 - 상기 제1 복수의 다이 비아는 상기 제1 브리지 상호접속부의 제1 측면에 횡방향으로 인접함 - 와,
    상기 몰딩 재료 내의 제2 복수의 다이 비아 - 상기 제2 복수의 다이 비아는 상기 제1 브리지 상호접속부의 제2 측면과 상기 제2 브리지 상호접속부의 제1 측면 사이에 횡방향으로 있음 - 와,
    상기 몰딩 재료 내의 제3 복수의 다이 비아 - 상기 제3 복수의 다이 비아는 상기 제2 브리지 상호접속부의 제2 측면에 횡방향으로 인접함 - 와,
    상기 제1 복수의 브리지 콘택트에 전기적으로 연결된 제1 다이 - 상기 제1 다이는 상기 제1 복수의 다이 비아에 전기적으로 연결됨 - 와,
    상기 제2 복수의 브리지 콘택트에 전기적으로 연결된 제2 다이 - 상기 제2 다이는 상기 제2 복수의 다이 비아에 전기적으로 연결되고, 상기 제2 다이는 상기 제3 복수의 브리지 콘택트에 전기적으로 연결됨 - 와,
    상기 제4 복수의 브리지 콘택트에 전기적으로 연결된 제3 다이 - 상기 제3 다이는 상기 제3 복수의 다이 비아에 전기적으로 연결됨 - 와,
    상기 제1 브리지 상호접속부, 상기 제2 브리지 상호접속부, 상기 제1 복수의 다이 비아, 상기 제2 복수의 다이 비아 및 상기 제3 복수의 다이 비아 아래의 기판 - 상기 기판은 상기 제1 복수의 다이 비아, 상기 제2 복수의 다이 비아 및 상기 제3 복수의 다이 비아에 전기적으로 연결됨 - 과,
    상기 몰딩 재료의 측면과 하부를 따른 언더필 재료 - 상기 언더필 재료는 상기 기판과 상기 몰딩 재료 사이에 있음 - 를 포함하는
    멀티 칩 패키지.
  2. 제1항에 있어서,
    상기 몰딩 재료는 상기 제1 브리지 상호접속부의 최하부 표면 및 상기 제2 브리지 상호접속부의 최하부 표면과 동일 평면에 있는 최하부 표면을 갖는
    멀티 칩 패키지.
  3. 제1항에 있어서,
    상기 제1 브리지 상호접속부 또는 상기 제2 브리지 상호접속부는 브리지 비아를 더 포함하는
    멀티 칩 패키지.
  4. 제1항에 있어서,
    상기 제1 복수의 다이 비아, 상기 제2 복수의 다이 비아, 및 상기 제3 복수의 다이 비아는 상기 제1 브리지 상호접속부 및 상기 제2 브리지 상호접속부 위로 연장되는
    멀티 칩 패키지.
  5. 제1항에 있어서,
    상기 몰딩 재료는 또한, 상기 제1 다이와 상기 제2 다이 사이에 횡방향으로 있고 상기 제2 다이와 상기 제3 다이 사이에 횡방향으로 있는
    멀티 칩 패키지.
  6. 제1항에 있어서,
    상기 몰딩 재료는 상기 제1 브리지 상호접속부의 상부 표면과 상기 제2 브리지 상호접속부의 상부 표면 상에 있는
    멀티 칩 패키지.
  7. 제1항에 있어서,
    상기 몰딩 재료는 상기 제1 복수의 다이 비아, 상기 제2 복수의 다이 비아 및 상기 제3 복수의 다이 비아와 직접 접촉하는
    멀티 칩 패키지.
  8. 멀티 칩 패키지로서,
    몰딩 재료 내의 제1 브리지 상호접속부 및 제2 브리지 상호접속부 - 상기 제2 브리지 상호접속부는 상기 제1 브리지 상호접속부로부터 횡방향으로 이격되어 있고, 상기 제1 브리지 상호접속부는 제1 브리지 콘택트 및 제2 브리지 콘택트를 포함하고, 상기 제2 브리지 상호접속부는 제3 브리지 콘택트 및 제4 브리지 콘택트를 포함함 - 와,
    상기 몰딩 재료 내의 제1 다이 비아 - 상기 제1 다이 비아는 상기 제1 브리지 상호접속부의 제1 측면에 횡방향으로 인접함 - 와,
    상기 몰딩 재료 내의 제2 다이 비아 - 상기 제2 다이 비아는 상기 제1 브리지 상호접속부의 제2 측면과 상기 제2 브리지 상호접속부의 제1 측면 사이에 횡방향으로 있음 - 와,
    상기 몰딩 재료 내의 제3 다이 비아 - 상기 제3 다이 비아는 상기 제2 브리지 상호접속부의 제2 측면에 횡방향으로 인접함 - 와,
    상기 제1 브리지 콘택트에 전기적으로 연결된 제1 다이 - 상기 제1 다이는 상기 제1 다이 비아에 전기적으로 연결됨 - 와,
    상기 제2 브리지 콘택트에 전기적으로 연결된 제2 다이 - 상기 제2 다이는 상기 제2 다이 비아에 전기적으로 연결되고, 상기 제2 다이는 상기 제3 브리지 콘택트에 전기적으로 연결됨 - 와,
    상기 제4 브리지 콘택트에 전기적으로 연결된 제3 다이 - 상기 제3 다이는 상기 제3 다이 비아에 전기적으로 연결됨 - 와,
    상기 제1 브리지 상호접속부, 상기 제2 브리지 상호접속부, 상기 제1 다이 비아, 상기 제2 다이 비아 및 상기 제3 다이 비아 아래에 있는 기판 - 상기 기판은 상기 제1 다이 비아, 상기 제2 다이 비아 및 상기 제3 다이 비아에 전기적으로 연결됨 - 과,
    상기 몰딩 재료의 측면과 하부를 따른 언더필 재료 - 상기 언더필 재료는 상기 기판과 상기 몰딩 재료 사이에 있음 - 를 포함하는
    멀티 칩 패키지.
  9. 제8항에 있어서,
    상기 몰딩 재료는 상기 제1 브리지 상호접속부의 최하부 표면 및 상기 제2 브리지 상호접속부의 최하부 표면과 동일 평면에 있는 최하부 표면을 갖는
    멀티 칩 패키지.
  10. 제8항에 있어서,
    상기 제1 브리지 상호접속부 또는 상기 제2 브리지 상호접속부는 브리지 비아를 더 포함하는
    멀티 칩 패키지.
  11. 제8항에 있어서,
    상기 제1 다이 비아, 상기 제2 다이 비아, 및 상기 제3 다이 비아는 상기 제1 브리지 상호접속부 및 상기 제2 브리지 상호접속부 위로 연장되는
    멀티 칩 패키지.
  12. 제8항에 있어서,
    상기 몰딩 재료는 또한, 상기 제1 다이 및 상기 제2 다이 사이에 횡방향으로 있고 상기 제2 다이 및 상기 제3 다이 사이에 횡방향으로 있는
    멀티 칩 패키지.
  13. 제8항에 있어서,
    상기 몰딩 재료는 상기 제1 브리지 상호접속부의 상부 표면 및 상기 제2 브리지 상호접속부의 상부 표면 상에 있는
    멀티 칩 패키지.
  14. 제8항에 있어서,
    상기 몰딩 재료는 상기 제1 다이 비아, 상기 제2 다이 비아 및 상기 제3 다이 비아와 직접 접촉하는
    멀티 칩 패키지.
  15. 멀티 칩 패키지로서,
    몰딩 재료 내의 제1 브리지 상호접속부 및 제2 브리지 상호접속부 - 상기 제2 브리지 상호접속부는 상기 제1 브리지 상호접속부로부터 횡방향으로 이격되어 있음 - 와,
    상기 몰딩 재료 내에 있고, 상기 제1 브리지 상호접속부의 제1 측면에 횡방향으로 인접하고, 상기 제1 브리지 상호접속부의 제2 측면과 상기 제2 브리지 상호접속부의 제1 측면 사이에 횡방향으로 있고, 상기 제2 브리지 상호접속부의 제2 측면에 횡방향으로 인접한 다이 비아와,
    상기 제1 브리지 상호접속부의 브리지 콘택트의 제1 부분에 전기적으로 연결된 제1 다이 - 상기 제1 다이는 상기 제1 브리지 상호접속부의 제1 측면에 횡방향으로 인접한 상기 다이 비아에 전기적으로 연결됨 - 와,
    상기 제1 브리지 상호접속부의 브리지 콘택트의 제2 부분에 전기적으로 연결된 제2 다이 - 상기 제2 다이는 상기 제1 브리지 상호접속부의 제2 측면과 상기 제2 브리지 상호접속부의 제1 측면 사이에서 횡방향으로 상기 다이 비아에 전기적으로 연결되고, 상기 제2 다이는 상기 제2 브리지 상호접속부의 브리지 콘택트의 제1 부분에 전기적으로 연결됨 - 와,
    상기 제2 브리지 상호접속부의 브리지 콘택트의 제2 부분에 전기적으로 연결된 제3 다이 - 상기 제3 다이는 상기 제2 브리지 상호접속부의 제2 측면에 횡방향으로 인접한 상기 다이 비아에 전기적으로 연결됨 - 와,
    상기 제1 브리지 상호접속부, 상기 제2 브리지 상호접속부 및 상기 다이 비아 아래에 있으며 상기 다이 비아에 전기적으로 연결된 기판과,
    상기 몰딩 재료의 측면과 하부를 따른 언더필 재료 - 상기 언더필 재료는 상기 기판과 상기 몰딩 재료 사이에 있음 - 를 포함하는
    멀티 칩 패키지.
  16. 제15항에 있어서,
    상기 몰딩 재료는 상기 제1 브리지 상호접속부의 최하부 표면 및 상기 제2 브리지 상호접속부의 최하부 표면과 동일 평면인 최하부 표면을 갖는
    멀티 칩 패키지.
  17. 제15항에 있어서,
    상기 다이 비아는 상기 제1 브리지 상호접속부 및 상기 제2 브리지 상호접속부 위로 연장되는
    멀티 칩 패키지.
  18. 제15항에 있어서,
    상기 몰딩 재료는 또한 상기 제1 다이와 상기 제2 다이 사이에 횡방향으로 있고 상기 제2 다이와 상기 제3 다이 사이에 횡방향으로 있는
    멀티 칩 패키지.
  19. 제15항에 있어서,
    상기 몰딩 재료는 상기 제1 브리지 상호접속부의 상부 표면과 상기 제2 브리지 상호접속부의 상부 표면 상에 있는
    멀티 칩 패키지.
  20. 제15항에 있어서,
    상기 몰딩 재료는 상기 다이 비아와 직접 접촉하는
    멀티 칩 패키지.
KR1020237042877A 2018-06-04 2019-05-03 멀티 칩 패키징 KR20240001718A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15/996,870 US10700051B2 (en) 2018-06-04 2018-06-04 Multi-chip packaging
US15/996,870 2018-06-04
PCT/US2019/030614 WO2019236226A1 (en) 2018-06-04 2019-05-03 Multi-chip packaging
KR1020207027577A KR20210004963A (ko) 2018-06-04 2019-05-03 멀티 칩 패키징

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020207027577A Division KR20210004963A (ko) 2018-06-04 2019-05-03 멀티 칩 패키징

Publications (1)

Publication Number Publication Date
KR20240001718A true KR20240001718A (ko) 2024-01-03

Family

ID=68693618

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020227013121A KR20220054893A (ko) 2018-06-04 2019-05-03 멀티 칩 패키징
KR1020237042877A KR20240001718A (ko) 2018-06-04 2019-05-03 멀티 칩 패키징
KR1020207027577A KR20210004963A (ko) 2018-06-04 2019-05-03 멀티 칩 패키징

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020227013121A KR20220054893A (ko) 2018-06-04 2019-05-03 멀티 칩 패키징

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020207027577A KR20210004963A (ko) 2018-06-04 2019-05-03 멀티 칩 패키징

Country Status (6)

Country Link
US (5) US10700051B2 (ko)
EP (5) EP4325552A2 (ko)
KR (3) KR20220054893A (ko)
CN (3) CN111886693A (ko)
TW (2) TWI828121B (ko)
WO (1) WO2019236226A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102397902B1 (ko) * 2018-01-29 2022-05-13 삼성전자주식회사 반도체 패키지
US10700051B2 (en) 2018-06-04 2020-06-30 Intel Corporation Multi-chip packaging
US10879155B2 (en) * 2019-05-09 2020-12-29 Texas Instruments Incorporated Electronic device with double-sided cooling
US11315902B2 (en) * 2020-02-12 2022-04-26 International Business Machines Corporation High bandwidth multichip module
US11955448B2 (en) * 2020-05-21 2024-04-09 Intel Corporation Architecture to manage FLI bump height delta and reliability needs for mixed EMIB pitches
US11728254B2 (en) * 2020-05-22 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Giga interposer integration through chip-on-wafer-on-substrate
US20220199562A1 (en) * 2020-12-22 2022-06-23 Intel Corporation Assembly of 2xd module using high density interconnect bridges
US20220208712A1 (en) * 2020-12-28 2022-06-30 Advanced Micro Devices, Inc. Multi-level bridge interconnects
US20230095134A1 (en) * 2021-09-29 2023-03-30 Taiwanj Semiconductor Manufacturing Co., Ltd. Method and structure for a bridge interconnect

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4581768B2 (ja) * 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
CN101232004A (zh) * 2007-01-23 2008-07-30 联华电子股份有限公司 芯片堆叠封装结构
US9059179B2 (en) * 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
US8704364B2 (en) * 2012-02-08 2014-04-22 Xilinx, Inc. Reducing stress in multi-die integrated circuit structures
JP6195995B2 (ja) * 2014-02-26 2017-09-20 インテル コーポレイション ブリッジ貫通導電ビア信号接続を有する埋込マルチデバイスブリッジ
US20150364422A1 (en) * 2014-06-13 2015-12-17 Apple Inc. Fan out wafer level package using silicon bridge
US9595496B2 (en) 2014-11-07 2017-03-14 Qualcomm Incorporated Integrated device package comprising silicon bridge in an encapsulation layer
US9418966B1 (en) 2015-03-23 2016-08-16 Xilinx, Inc. Semiconductor assembly having bridge module for die-to-die interconnection
US9653428B1 (en) * 2015-04-14 2017-05-16 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
US9595494B2 (en) 2015-05-04 2017-03-14 Qualcomm Incorporated Semiconductor package with high density die to die connection and method of making the same
US20160343685A1 (en) * 2015-05-21 2016-11-24 Mediatek Inc. Semiconductor package assembly and method for forming the same
US9761533B2 (en) * 2015-10-16 2017-09-12 Xilinx, Inc. Interposer-less stack die interconnect
US10163856B2 (en) * 2015-10-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuit structure and method of forming
CN108292654A (zh) * 2015-12-11 2018-07-17 英特尔公司 具有利用嵌入微电子衬底中的微电子桥连接的多个微电子器件的微电子结构
TWI652778B (zh) * 2016-01-27 2019-03-01 艾馬克科技公司 半導體封裝以及其製造方法
US9761559B1 (en) 2016-04-21 2017-09-12 Micron Technology, Inc. Semiconductor package and fabrication method thereof
WO2018009145A1 (en) * 2016-07-08 2018-01-11 Agency For Science, Technology And Research A semiconductor package and methods of forming the same
US10510721B2 (en) * 2017-08-11 2019-12-17 Advanced Micro Devices, Inc. Molded chip combination
US10700051B2 (en) 2018-06-04 2020-06-30 Intel Corporation Multi-chip packaging

Also Published As

Publication number Publication date
EP3803973A4 (en) 2022-06-29
TW202339177A (zh) 2023-10-01
US10700051B2 (en) 2020-06-30
EP4235755A3 (en) 2024-02-21
US20220157803A1 (en) 2022-05-19
TWI808163B (zh) 2023-07-11
WO2019236226A1 (en) 2019-12-12
EP3982407A3 (en) 2022-07-20
EP4060733A3 (en) 2022-11-16
KR20210004963A (ko) 2021-01-13
US11348911B2 (en) 2022-05-31
KR20220054893A (ko) 2022-05-03
EP3803973A1 (en) 2021-04-14
EP4325552A2 (en) 2024-02-21
US20200395352A1 (en) 2020-12-17
TW202232709A (zh) 2022-08-16
US20190371778A1 (en) 2019-12-05
EP4235755A2 (en) 2023-08-30
EP3982407A2 (en) 2022-04-13
TW202011559A (zh) 2020-03-16
EP4060733A2 (en) 2022-09-21
CN111886693A (zh) 2020-11-03
TWI828121B (zh) 2024-01-01
US20240128256A1 (en) 2024-04-18
US20220231007A1 (en) 2022-07-21
US11817444B2 (en) 2023-11-14
CN117794255A (zh) 2024-03-29
CN117794254A (zh) 2024-03-29

Similar Documents

Publication Publication Date Title
KR20240001718A (ko) 멀티 칩 패키징
US10163798B1 (en) Embedded multi-die interconnect bridge packages with lithotgraphically formed bumps and methods of assembling same
KR102653238B1 (ko) 시스템 인 패키지 장치를 위해 구리 필러와 연결된 베어 다이 스마트 브리지
US11908793B2 (en) Stripped redistrubution-layer fabrication for package-top embedded multi-die interconnect bridge
US20180182707A1 (en) Scalable embedded silicon bridge via pillars in lithographically defined vias, and methods of making same
US10943887B2 (en) Staggered die stacking across heterogeneous modules
US20230352385A1 (en) Electronic device including a lateral trace
US10720393B2 (en) Molded substrate package in fan-out wafer level package
US20220238440A1 (en) Bare-die smart bridge connected with copper pillars for system-in-package apparatus
TWI835658B (zh) 多晶片封裝
TW202416494A (zh) 多晶片封裝
TW202331991A (zh) 嵌入式玻璃核心貼片

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal