KR20240001113A - 플라스마 처리 장치 - Google Patents

플라스마 처리 장치 Download PDF

Info

Publication number
KR20240001113A
KR20240001113A KR1020237027237A KR20237027237A KR20240001113A KR 20240001113 A KR20240001113 A KR 20240001113A KR 1020237027237 A KR1020237027237 A KR 1020237027237A KR 20237027237 A KR20237027237 A KR 20237027237A KR 20240001113 A KR20240001113 A KR 20240001113A
Authority
KR
South Korea
Prior art keywords
film
heater
shaped
disposed
wafer
Prior art date
Application number
KR1020237027237A
Other languages
English (en)
Inventor
도모아키 효도
신타로 나카타니
다카마사 이치노
유키 다나카
Original Assignee
주식회사 히타치하이테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 히타치하이테크 filed Critical 주식회사 히타치하이테크
Publication of KR20240001113A publication Critical patent/KR20240001113A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping

Abstract

멀티존의 히터층(히터선)의 전극을 안전하게, 그리고 저비용으로, 용이하게 만드는 기술을 제공한다. 플라스마 처리 장치는, 진공 용기 내부에 배치되고 내측에 처리 대상의 웨이퍼가 배치되어서 플라스마가 형성되는 처리실과, 이 처리실 내에 배치되고, 그 상면에 상기 웨이퍼가 재치되는 원통형을 가진 시료대와, 상기 시료대의 원판 형상을 가진 기재의 상면을 덮는 유전체제 막의 내부에 배치된 제 1 히터층으로서, 각각이 사각형 형상을 갖는 복수의 영역의 각각에 배치된 복수의 막 형상의 히터를 구비한 제 1 히터층과, 이 제 1 히터층의 상기 사각형 형상의 영역 하방의 상기 기재의 내부에 배치된 복수의 온도 센서를 구비하고, 상기 복수의 영역은, 상기 웨이퍼 상면에 형성된 복수개의 반도체 디바이스의 회로 패턴에 대응하여 배치된 것으로서, 상기 복수의 영역의 각각이 상기 사각형 형상의 1개의 변끼리를 인접하는 영역과 마주보게 하여 배치된 4개의 영역을 포함하고, 당해 4개의 영역의 각각에 배치된 상기 막 형상의 히터를 1개의 집합으로 하여, 당해 집합의 상기 막 형상의 히터의 각각의 1개소에 전기적으로 접속되어 직류 전원으로부터의 전력을 공급하는 4개의 급전 경로 및 당해 각각의 상기 막 형상의 히터의 다른 개소에 전기적으로 접속되어, 상기 전력이 상기 직류 전원으로 귀환하는 1개의 복귀 경로를 구비한다.

Description

플라스마 처리 장치
본 개시는 진공 용기 내부의 처리실 내의 시료대의 상면(上面)에 반도체 웨이퍼 등의 기판 형상의 시료를 배치하고, 당해 처리실 내에 처리 가스를 공급해서 형성한 플라스마를 사용하여 상기 시료를 처리하는 플라스마 처리 장치에 관한 것이며, 특히, 상기 시료대의 상면을 덮는 유전체제의 막 내에 복수의 막 형상의 히터를 구비하고 이들 히터에 의해 상기 시료의 온도를 조절하면서 처리하는 플라스마 처리 장치에 관한 것이다.
플라스마 처리 장치에 있어서는, 반도체 웨이퍼(이하, 단순히 웨이퍼라고도 함) 등의 판 형상 시료의 표면에 형성된 막이 복수 적층되어 있는 소위 다층막을 에칭 처리하는 시간을 단축하기 위해, 상하로 인접하는 막을 동일한 처리실 내에서, 그리고 이들 막의 각각의 처리 동안에 처리실 외로 웨이퍼를 취출하지 않고 처리 하는 것이 행해지고 있다.
이러한 처리에서는, 처리실 내에 배치된 시료대의 온도를 적절한 온도로 조정해서 웨이퍼를 처리하는 것이 중요하다. 이를 위해, 플라스마 처리 장치의 시료대에는 히터가 내장되고, 웨이퍼를 가공할 경우, 가공에 적절한 온도로 조정하여, 가공 정밀도를 높이는 것이 행해지고 있다.
이러한 플라스마 처리 장치의 일례로서는, 일본국 특개2007-67036호 공보(특허문헌 1)에 개시된 것이 종래부터 알려져 있었다. 본 종래 기술에서는, 진공 용기 내부의 처리실 내에 배치된 시료대를 구성하는 금속제의 원판 또는 원통 형상을 갖는 기재(基材)의 내부에, 냉매가 내측을 통류(通流)하여 동심 형상으로 다중으로 배치된 냉매 유로와 금속제의 원판 또는 원통 형상을 갖는 기재 상부에 용사(溶射)에 의해 링 형상의 히터막이 형성되어 있으며, 에칭 조건마다 웨이퍼 면 내의 온도 분포를 변화시킬 수 있는 플라스마 처리 장치가 개시되어 있다.
또한, 이러한 플라스마 처리 장치의 종래 기술의 다른 예로서는, 일본국 특개2017-157855호 공보(특허문헌 2)에 개시된 것이 알려져 있다.
본 종래 기술은, 진공 용기 내부의 처리실 내에 배치된 시료대를 구성하는 금속제의 원판 또는 원통 형상을 갖는 기재의 내부에, 냉매가 내측을 통류하여 동심 형상으로 다중으로 배치된 냉매 유로와 금속제의 원판 또는 원통 형상을 갖는 기재 상부에 동심원 형상의 제 1 히터 엘리먼트와 상기 제 1 히터 엘리먼트보다 분할수가 많고, 발열량이 작은 제 2 히터 엘리먼트가 배치된 플라스마 처리 장치가 개시되어 있다. 이 종래 기술에서는, 시료대 상에 배치되는 반도체 웨이퍼의 온도 제어를 하면서 반도체 웨이퍼를 처리할 수 있다.
일본국 특개2007-67036호 공보 일본국 특개2017-157855호 공보
종래 기술에 있어서, 다수의 히터를 배치하여 전극의 온도 제어를 행하는 경우를 생각하면, 다음과 같은 과제가 생긴다. 급전용과 전류 리턴용의 구멍에서 각 존(zone)에 대해서 합계 2개의 구멍이 필요하며, 존 수의 증가에 따라 구멍의 배치가 곤란해진다. 또한, 설령 배치할 수 있었다고 해도 다량의 구멍을 뚫는데에 비용이 많이 들고, 가공이 어렵다.
본 개시는, 멀티존의 히터층(히터선)의 전극을 안전하게, 그리고 저비용으로, 용이하게 만드는 기술을 제공한다.
본 개시의 일 태양에 따른 플라스마 처리 장치는,
진공 용기 내부에 배치되고 내측에 처리 대상의 웨이퍼가 배치되어서 플라스마가 형성되는 처리실과,
이 처리실 내에 배치되고, 그 상면에 상기 웨이퍼가 재치되는 원통형을 가진 시료대와,
상기 시료대의 원판 형상을 가진 기재의 상면을 덮는 유전체제 막의 내부에 배치된 제 1 히터층으로서, 각각이 사각형 형상을 갖는 복수의 영역의 각각에 배치된 복수의 막 형상의 히터를 구비한 제 1 히터층과,
이 제 1 히터층의 상기 사각형 형상의 영역 하방의 상기 기재의 내부에 배치된 복수의 온도 센서를 구비하며,
상기 복수의 영역은, 상기 웨이퍼 상면에 형성된 복수개의 반도체 디바이스의 회로 패턴에 대응하여 배치된 것으로서, 상기 복수의 영역의 각각이 상기 사각형 형상의 1개의 변끼리를 인접하는 영역과 마주보게 하여 배치된 4개의 영역을 포함하고,
당해 4개의 영역의 각각에 배치된 상기 막 형상의 히터를 1개의 집합으로 하여, 당해 집합의 상기 막 형상의 히터의 각각의 1개소에 전기적으로 접속되어 직류 전원으로부터의 전력을 공급하는 4개의 급전 경로 및 당해 각각의 상기 막 형상의 히터의 다른 개소에 전기적으로 접속되어 상기 전력이 상기 직류 전원으로 귀환하는 1개의 복귀 경로를 구비했다.
즉, 기재에 리턴 전류를 모으는 방법을 취한다. 구체적으로는, 기재 상에 비아 가공을 행하고, 히터층과 기재를 텅스텐의 비아 배선에 의해 접속함으로써, 히터의 복귀 전류를 기재에 모으는 것이 가능하게 된다.
본 개시의 일 태양에 따른 플라스마 처리 장치에 의하면, 멀티존의 히터층(히터선)의 전극을 안전하게, 그리고 저비용으로, 용이하게 만드는 것이 가능하게 된다.
도 1은 실시형태에 따른 플라스마 처리 장치의 구성의 개략을 나타내는 종단면도.
도 2는 도 1에 나타내는 플라스마 처리 장치의 시료대의 구성의 일부를 모식적으로 나타내는 단면도.
도 3은 도 2에 나타내는 플라스마 처리 장치의 시료대의 구성의 일부를 모식적으로 나타내는 부분 확대 단면도.
도 4는 시료대 내에 있는 제 2 히터의 일례를 나타내는 도면.
도 5는 시료대 내에 있는 제 1 히터의 일례를 나타내는 도면.
도 6은 그리드 히터의 급전부, 리턴부의 배치도.
도 7은 4개의 그리드 히터 세트의 확대도.
도 8은 4개의 그리드 히터와 그 급전부에 있어서의 극성 반전의 일례의 도면.
도 9는 도 5에서 설명한 사각형의 영역(501)의 4개의 모서리부(제 1 모서리부(cna), 제 2 모서리부(cnb), 제 3 모서리부(cnc), 제 4 모서리부(cnd))와 4개의 변(제 1 변(SL1), 제 2 변(SL2), 제 3 변(SL3), 제 4 변(SL4))과, 도 7의 4개의 영역(제 1 영역(CH1), 제 2 영역(CH2), 제 3 영역(CH3), 제 4 영역(CH4))의 관계를 나타내는 모식도이다.
본 개시의 실시형태를 도면을 사용하여 설명한다.
이하, 본 개시의 실시형태를 도 1∼도 8을 사용하여 설명한다. 도 1은, 실시형태에 따른 플라스마 처리 장치의 구성의 개략을 모식적으로 나타내는 단면도이다. 특히, 도 1은, 플라스마를 형성하기 위한 전계(電界)로서 마이크로파의 전계를 사용하여, 상기 마이크로파의 전계와 자계의 ECR(Electron Cyclotron Resonance)을 일으켜서 플라스마를 형성하고, 상기 플라스마를 사용하여 반도체 웨이퍼 등의 기판 형상의 시료를 에칭 처리하는 플라스마 에칭 장치를 나타내고 있다.
도 1에 나타내는 플라스마 에칭 장치(플라스마 처리 장치)(100)에 대해서 설명한다. 플라스마 에칭 장치(100)는, 플라스마가 형성되는 처리실(104)을 내부에 구비한 진공 용기(101)를 갖고 있다. 진공 용기(101)는, 원통 형상을 가진 상부가 개방되고 있고, 그 상부에 마이크로파를 도입하기 위한 유전체 창(103)(예를 들어, 석영제)이 덮개 부재로서 배치되고, 내부와 외부가 기밀하게 구획된 처리실(104)이 형성되어 있다.
또한, 진공 용기(101)의 하부에는 진공 배기구(110)가 배치되고, 진공 용기(101)의 하방에 배치되어 접속된 진공 배기 장치(도시 생략)와 연통되어 있다. 또한, 진공 용기(101) 상부의 덮개 부재를 구성하는 유전체 창(103)의 하면의 하방에는, 처리실(104)의 천정면을 구성하는 샤워 플레이트(102)가 설치되어 있다. 샤워 플레이트(102)는, 중앙부에 배치된 복수의 가스 도입공(102a)을 갖고 있고, 이 복수의 가스 도입공(102a)을 통해서 에칭 처리용의 가스가 처리실(104)로 도입된다. 샤워 플레이트(102)는, 예를 들어, 석영 등의 유전체제의 원판(圓板)이다.
또한, 진공 용기(101)의 외측 상방의 개소에는 플라스마(116)를 생성하기 위한 전계 및 자계를 형성하는 전계·자계 형성부(160)가 배치되어 있다. 전계·자계 형성부(160)는, 이하의 구성을 포함하여 플라스마 에칭 장치(100)에 구비되어 있다. 즉, 전계·자계 형성부(160)에는, 유전체 창(103)의 상방에 배치되고, 또한 플라스마(116)를 생성하기 위한 소정의 주파수의 고주파 전계를 처리실(104) 내에 공급하기 위해 전계가 내부에서 전송되는 도파관(105)이 배치되어 있다. 또한, 도파관(105)의 내부에서 전송되는 전계는, 전계 발생용 전원(106)에서 발진되어 형성된다. 상기 전계의 주파수는, 특별히 한정되지 않지만, 본 실시형태에서는 2.45GHz의 마이크로파가 사용된다.
또한, 처리실(104)의 유전체 창(103)의 상방 및 처리실(104)의 원통 형상부를 구성하는 진공 용기(101)의 측벽 및 도파관(105) 하단부의 외주측의 각각에는, 자장을 형성하는 자장 발생 코일(107)이 이들을 둘러싼 상태로 배치되어 있다. 그리고, 전계 발생용 전원(106)으로부터 발진된 마이크로파의 전계는, 도파관(105)의 내부를 전파하여 유전체 창(103) 및 샤워 플레이트(102)를 투과해서 처리실(104)에 상방으로부터 공급된다. 또한, 자장 발생 코일(107)이 발생시켜서 처리실(104) 내에 공급된 자계와의 상호 작용에 의해, ECR(Electron Cyclotron Resonance)을 일으킨다. 그리고, 샤워 플레이트(102)의 가스 도입공(102a)을 통해 처리실(104) 내에 도입된 처리용의 가스의 원자 또는 분자를 여기(勵起), 해리시킴으로써, 처리실(104) 내에 고밀도의 플라스마(116)가 생성된다.
또한, 처리실(104)의 하부이며, 또한 플라스마(116)가 형성되는 공간의 하방에는, 시료대를 구성하는 웨이퍼 재치용 전극(제 1 전극)(120)이 설치되어 있다. 또한, 웨이퍼 재치용 전극(120)은, 시료(처리 대상)인 반도체 웨이퍼(이하, 단순히 웨이퍼라고도 함)(109)가 재치되는 재치면(120a)을 구비하고 있다. 그리고, 웨이퍼 재치용 전극(120)은, 그 재치면(120a)이 샤워 플레이트(102) 또는 유전체 창(103)에 대향하도록 배치되어 있다. 웨이퍼 재치용 전극(120)은, 그 상면(120b)이 재치면(120a)을 구성하는 유전체막(140)으로 피복되어 있다. 유전체막(140)의 내부에는, 도 1에 나타내는 고주파 필터(125)를 통해 직류 전원(126)과 접속된 정전 흡착용의 복수의 도전체막(정전 흡착용 전극)(111)이 배치되어 있다. 여기에서, 도전체막(111)은, 시료대의 재치면(120a)을 구성하고 있으며, 정전기에 의한 반도체 웨이퍼 흡착용의 직류 전력이 내부에 공급되는 막 형상의 정전 흡착용 전극이다. 이 때, 도전체막(111)은, 복수의 막 형상 전극의 한쪽과 다른 쪽이 서로 다른 극성이 부여되는 쌍극이어도 되고, 또는 동일한 극성이 부여되는 단극이어도 되지만, 본 실시형태에서는 단극으로서 나타나 있다.
또한, 고주파 필터(125)보다 정전 흡착용 전극(도전체막(111))에 가까운 개소에 고주파 전원(제 1 고주파 전원)(124)과 정합기(129)가 배치되어 있으며, 이들 고주파 전원(124)이나 정합기(129)는, 웨이퍼 재치용 전극(120)의 내부에 배치된 도전체제의 원형 또는 원통 형상을 가진 전극 기재(108)와 접속되어 있다. 또한, 고주파 전원(124)은, 접지(112)에 접속되어 있다. 그리고, 전극 기재(108)에 고주파 전원(124)으로부터의 소정 주파수의 고주파 전력(제 1 고주파 전력)이 공급되고, 웨이퍼(109)의 처리 중에, 웨이퍼 재치용 전극(120)의 상면 상에 흡착되어 유지된 웨이퍼(109)의 상방에 바이어스 전위가 형성된다. 바꿔 말하면, 상기 시료대는, 플라스마(116)가 형성되어 있는 동안에 고주파 전원(124)으로부터 고주파 전력(제 1 고주파 전력)이 공급되는 웨이퍼 재치용 전극(제 1 전극)(120)을 갖고 있다.
전극 기재(108)의 내부에는, 전달되는 열을 제거하여 웨이퍼 재치용 전극(120)을 냉각하기 위해, 전극 기재(108) 또는 웨이퍼 재치용 전극(120)의 상하방향의 중심축 주위에 나선 형상 또는 동심 형상으로 다중으로 냉매 유로(152)가 배치되어 있다. 이 냉매 유로(152)에는, 전극 기재(108)를 냉각하는 냉각용의 냉매가 흐른다.
또한, 웨이퍼 재치용 전극(120) 상부의 외주측에는, 재치면(120a)의 외주측에서 이 상부를 둘러싸고 배치된 오목부(120d)가 배치되어 있다. 이 오목부(120d)의 시료대의 재치면(120a)보다 높이가 낮게 형성된 링 형상의 상면에는, 석영 혹은 알루미나 등의 세라믹스와 같은 유전체제의 링 형상 부재인 서셉터 링(113)이 재치되어 배치되어 있다. 서셉터 링(113)의 상면이 오목부(120d)에 재치된 상태에서, 서셉터 링(113)의 상면은 웨이퍼 재치용 전극(120)의 재치면(120a)보다 높아지는 치수를 갖고 있다. 또한, 서셉터 링(113)은, 웨이퍼 재치용 전극(시료대)(120)의 재치면(120a)의 외주부에 배치되어 있으며, 또한 웨이퍼 재치용 전극(120)의 표면을 덮고 있다. 구체적으로는, 서셉터 링(113)은, 오목부(120d)의 상면 및 오목부(120d)의 원통형의 측벽면, 및 오목부(120d)의 하방의 웨이퍼 재치용 전극(시료대)(120)의 원통형의 측벽면을 덮도록 구성되어 있다.
이러한 플라스마 에칭 장치(100)에서는, 진공 용기(101)의 측벽에 연결된 별도의 진공 용기인 진공 반송 용기의 내부의 처리실(104)과 마찬가지의 압력까지 감압된 진공 반송실 내에 있어서, 처리 전의 웨이퍼(109)가, 진공 반송실 내에 배치된 웨이퍼 반송용 로봇의 암 선단(先端) 상에 재치된다. 그리고, 진공 반송실과 처리실(104) 사이를 연통하는 통로인 게이트가 진공 반송실 내에 배치된 밸브의 동작에 의해 개방되며, 상기 처리 전의 웨이퍼(109)는, 상기 로봇의 암 선단 상에 재치된 상태에서 처리실(104) 내로 반송된다. 또한, 처리실(104) 내의 웨이퍼 재치용 전극(120)의 재치면(120a)의 상방까지 반송된 웨이퍼(109)는, 리프트 핀의 상하 이동에 의해 상기 리프트 핀 상으로 전달되어, 다시 재치면 상에 재치된 후, 직류 전원(126)으로부터 인가되는 직류 전력에 의해 형성된 정전기력에 의해 웨이퍼 재치용 전극(120)의 재치면(120a)에 흡착되어 유지된다.
이 상태에서, 에칭 처리용의 가스는, 매스플로 컨트롤러(massflow controller)(도시 생략)에 의해 그 유량 또는 속도가 조절되어 유전체 창(103)과 석영제의 샤워 플레이트(102) 사이의 틈 공간으로 도입되고, 이 공간 내에서 확산된 후, 샤워 플레이트(102)의 가스 도입공(102a)을 통해 처리실(104)로 도입된다. 그 후, 진공 배기 장치의 동작에 의해, 진공 배기구(110)를 통해 처리실(104) 내의 가스나 입자가 배기된다. 샤워 플레이트(102)의 가스 도입공(102a)으로부터의 가스의 공급량과, 진공 배기구(110)로부터의 배기량의 밸런스에 따라, 처리실(104) 내가 웨이퍼(109)의 처리에 적합한 범위 내의 소정의 값으로 조정된다.
또한, 웨이퍼(109)가 흡착 유지되고 있는 동안, 웨이퍼(109)와 웨이퍼 재치용 전극(120)의 재치면(120a)인 유전체막(140)의 상면 사이의 틈에는, 유전체막(140) 상면의 도시하지 않은 개구로부터 He(헬륨) 등의 열 전달성을 가진 가스가 공급되며, 이에 따라 웨이퍼(109)와 웨이퍼 재치용 전극(120) 사이의 열 전달이 촉진된다. 또한, 소정 범위 내의 온도로 조절된 냉매가 웨이퍼 재치용 전극(120)의 전극 기재(108) 내에 배치된 냉매 유로(152) 안을 통류하여 순환함으로써, 웨이퍼 재치용 전극(120) 또는 전극 기재(108)의 온도는 웨이퍼(109)가 재치되기 전에 미리 조절되어 있다. 따라서, 열 용량이 큰 웨이퍼 재치용 전극(120) 또는 전극 기재(108)와의 사이에서 열 전달이 이루어짐으로써, 처리 전에 웨이퍼(109)의 온도는 이들 온도에 근접하도록 조절되며, 처리의 개시 후에도 웨이퍼(109)로부터의 열이 전달되어 웨이퍼(109)의 온도가 조절된다.
이 상태에서, 처리실(104) 내에 마이크로파의 전계와 자계가 공급되어 가스를 사용하여 플라스마(116)가 생성된다. 플라스마(116)가 형성되면, 전극 기재(108)에 고주파 전원(124)으로부터 고주파(RF) 바이어스 전력이 공급되고, 웨이퍼(109) 상면의 상방으로 바이어스 전위가 형성되어, 플라스마(116)의 전위와의 사이의 전위차에 따라 플라스마(116) 내의 이온 등의 하전 입자가 웨이퍼(109)의 상면으로 유인된다. 또한, 상기 하전 입자가, 웨이퍼(109)의 상면에 미리 배치된 마스크 및 처리 대상의 막 층을 포함하는 막 구조의 상기 처리 대상의 막 층 표면과 충돌해서 에칭 처리가 행해진다. 에칭 처리 중에는, 처리실(104) 내에 도입된 처리용의 가스나 처리 중에 발생한 반응 생성물의 입자가 진공 배기구(110)로부터 배기된다.
그리고, 본 실시형태의 플라스마 에칭 장치(100)에서는, 플라스마 처리 중에, 상기 시료대에 설치되며, 또한 탄성을 갖는 도전 부재를 구비한 후술하는 급전 커넥터(161)를 통해 고주파 전원(제 2 고주파 전원)(127)으로부터 상기 시료대의 외주부의 상부에 배치된 도체 링(제 2 전극)(131)에 제 2 고주파 전력을 공급한다.
본 실시형태의 웨이퍼 재치용 전극(120)에서는, 고주파 전원(제 2 고주파 전원)(127)으로부터 발생한 교류 고전압은, 부하의 정합기(128)와 부하 임피던스 가변 박스(130)를 통해 서셉터 링(113) 내에 배치된 도전체제의 도체 링(제 2 전극)(131)으로 도입된다. 이 구성에 의해, 바람직한 임피던스 값으로 조절된 부하 임피던스 가변 박스(130)와, 서셉터 링(113)의 상부에 배치된 상대적으로 높은 임피던스 부분의 조합으로, 고주파 전원(127)으로부터 전극 기재(108)를 통해 웨이퍼(109)의 외주 가장자리부까지의 고주파 전력에 대한 임피던스의 값을 상대적으로 낮게 한다. 이에 따라, 웨이퍼(109)의 외주측 부분 및 외주 가장자리부에 고주파 전력을 효과적으로 공급하고, 외주측 부분 또는 외주 가장자리부에서의 전계의 집중을 완화하여 플라스마 중의 이온 등의 하전 입자를 원하는 방향에서 웨이퍼(109) 상면으로 유인할 수 있다. 고주파 전원(127)은, 접지(112)에 접속되어 있다. 또한, 본 실시형태에서의 고주파 전원(127)의 주파수는, 바람직하게는 고주파 전원(124)과 같거나 정수배의 값으로 설정된다.
다음으로, 도 1, 2, 3을 사용하여, 본 실시형태에 따른 시료대(120)의 구성을 상세하게 설명한다. 도 2는 도 1에 나타내는 플라스마 처리 장치의 시료대의 구성의 일부를 모식적으로 나타내는 단면도이다.
도 3은 도 2에 나타내는 플라스마 처리 장치의 시료대의 구성의 일부를 모식적으로 나타내는 부분 확대 단면도이다.
본 실시형태에 있어서, 도 2에 나타내는 시료대(120)의 내부에 배치되며, 또한 원판 형상 또는 원통 형상인 기재(108)는, 티탄 혹은 알루미늄 또는 이들 화합물 등의 금속제의 재료로 구성되어 있으며, 접지 전극(S)과 전기적으로 접속됨과 동시에 도 1에 나타내는 진공 용기(100)의 벽면과 도통 가능하게 연결되어 접지 전위로 고정되어 있다. 기재(108)는, 중앙부에 웨이퍼(109)가 그 위에 재치되는 볼록부와, 상기 볼록부의 외주측에서 링 형상으로 배치되어 볼록부를 둘러싸고 그 상면의 높이가 낮게 형성된 오목부를 구비하고 있다. 그리고, 이들 볼록부와 오목부 사이에는, 볼록부의 외주의 측벽을 구성하는 단차부를 구비하고 있다. 링 형상의 오목부에는, 상술한 바와 같이, 세라믹스 재료로 구성된 서셉터 링(113)이 재치된다.
기재(108)의 볼록부 부분의 평탄한 상면에는 세라믹스 등의 유전체 재료로 구성된 막인 유전체막(201)이 배치되어 있다. 또한, 이 유전체막(201)의 막 층의 상층에는 도전성 재료로 구성된 막 형상의 전극으로서 직류 전력이 공급되어 발열하는 복수의 제 1 히터막(제 1 히터층이라고도 함)(202)이, 기재(108)의 상면의 복수의 영역을 덮어 배치되어 있다. 즉, 기재(108)의 상면에는 유전체막(201)이 배치되며, 또한 이 유전체막(201)의 상층에는 막 형상의 히터인 히터막(202)이 형성되어 있다.
히터막(202)은 또한 상층의 유전체막(203)으로 덮어지며, 히터막(202)의 주위가 유전체제의 부재(유전체막(203))로 둘러싸여 있다. 본 실시형태의 시료대(120)는, 유전체막(201)의 상부에 배치되어 있는 히터막(202)을 덮는 유전체막(203)의 상층에 상기와 동일한 구조의 도전성 재료로 구성된 막 형상의 전극으로서 직류 전력이 공급되어 발열하는 복수의 제 2 히터막(제 2 히터층이라고도 함)(204)이, 기재(108)의 상면의 복수의 영역을 덮어 배치되어 있다. 또한, 상기 히터막을 덮도록 유전체막(205)이 배치되어 있다. 즉, 기재(108)의 상면에 유전체막(201, 203)으로 둘러싸인 제 1 히터막(202)이 배치되며, 또한 이 상면에 상기와 마찬가지로 유전체막(203, 205)으로 둘러싸인 제 2 히터막(204)이 배치되어 있다.
이들 복수의 히터막(202, 204)의 각각은, 컨트롤러로부터의 지령 신호에 따라 동작이 조절되는 직류 전원(314, 315)과 급전 케이블(급전선, 급전 경로)(316, 317)을 통해 접속되어 있으며, 직류 전원(314, 315)에 의해 직류 전력이 공급 가능하게 구성되어 있다. 즉, 급전 케이블(316, 317)은, 히터막(202, 204)과 이 히터막(202, 204)에 직류 전력을 공급하는 직류 전원(314, 315)을 전기적으로 접속하는 케이블이다. 단, 급전 케이블(316, 317)은, 고주파 전력용의 필터는 구비하고 있지 않다. 이와 같이, 본 실시형태의 시료대(120)의 상면에 배치된 유전체막(201)의 내부는, 각각의 영역(존)마다 발열량, 나아가서는 유전체막(201) 상면의 온도를 조절 가능한 복수의 제 1 히터막(202)(멀티 존 히터라고 함)과 그 상층에 상면의 온도를 조정 가능한 복수의 제 2 히터막(204)을 가진 구성을 구비하고 있다.
본 실시형태의 시료대(120)는 기재(108)의 상면에 유전체막(201, 203)으로 둘러싸인 제 1 히터막(202)이 배치되며, 또한 이 상면에 상기와 마찬가지로 유전체막(203, 205)으로 둘러싸인 제 2 히터막(204)이 배치되어 있다. 또한, 유전체막(205)의 상면에 상방 및 가장자리부의 외주를 둘러싸고 배치된 막 형상의 도전성을 갖는 부재인 실드막(206)을 구비하고 있으며, 히터막(202, 204)이 실드막(206)에 의해 둘러싸인(덮인) 구조로 되어 있다. 바꿔 말하면, 히터막(202, 204)이 실드막(도체막)(206)에 의해 둘러싸인 구조가, 유전체막(201, 203, 205)의 일부를 구성하는 유전체 재료에 의해 내포되어 있다. 그리고, 실드막(206)은, 기재(108)와 전기적으로 접속되어 있으며, 이에 따라, 실드막(206)은 기재(108)와 동일하게 접지 전위로 고정되며, 그 결과, 히터막(202, 205)으로의 고주파의 유입을 억제할 수 있다.
또한, 실드막(206)의 상면은, 유전체막(207)이 배치되어 있으며, 이 유전체제 재료의 부재의 상부에 정전 흡착용의 전극 및 고주파 바이어스 형성을 위한 고주파 전력이 공급되는 전극인 전극막(208)이 배치되어 있다. 즉, 전극막(208)은 도전체제의 재료로 구성된 막이며, 소정 주파수의 고주파 전력을 공급하는 고주파 바이어스 전원(313)과 전기적으로 접속되어 있다. 또한, 전극막(204)에는, 직류 전원(312)도 전기적으로 접속되어 있으며, 직류 전압이 인가됨으로써, 시료대(120)의 재치면에 재치된 웨이퍼(109)를 정전기에 의해 흡착할 수 있다.
또한, 전극막(208) 상면의 상방에는, 시료대(120)의 최상면으로서 웨이퍼(108)를 재치하는 재치면을 구성하는 세라믹스 재료로 구성된 유전체막(정전 흡착 부재)(209)이, 볼록부의 상면과 그 주위의 오목부 및 볼록부의 측벽인 단차부를 덮어 배치되어 있다. 즉, 시료대(120)의 최상면에는, 실드막(206) 상에서 이 실드막(206) 상부에 배치된 정전기력에 의해 웨이퍼(109)를 흡착하는 전극막(전극)(208)을 구비한 유전체막(209)이 배치되어 있다.
또한, 시료대(120)는, 볼록부 상의 유전체막(209)의 상면과 기재(108)의 저면 사이를 관통하는 복수의 관통공을 구비하고 있다. 이들 관통공은, 그 내부에 상하로 이동해서 웨이퍼(109)를 하방으로부터 지지하여 시료대(120)의 상면의 상방에서 이동시키는 리프트 핀(핀)(311)을 수납하는 복수의 리프트 핀 관통공(302)과, 유전체막(209)의 상면과 이에 재치된 웨이퍼(109)의 이면 사이의 틈에 공급되는 He 등의 열 전달성 가스가 통류하는 열 전달성 가스 공급공(301)을 포함하고 있다. 리프트 핀 관통공(302) 내에 배치된 리프트 핀(3011)은, 웨이퍼(109)를 유전체막(209)의 상면의 상방에서 상승 또는 하강시키는 것이다. 여기에서, 복수의 리프트 핀 관통공(302)은, 유전체막(209)의 상면으로 개구되며, 또한 유전체막(201) 및 유전체막(203) 및 유전체막(205) 및 유전체막(206)을 관통하고 있다. 또한, 시료대(120)의 내부에는, 전극막(208)에 전력을 인가하기 위한 급전용의 케이블 및 커넥터가 내부에 배치된 정전 흡착용 급전공(303), 제 1 그리트 형상 히터막(202)에 전력을 공급하는 급전 케이블 및 커넥터가 내부에 배치된 히터 급전공(305), 제 2 링 형상 히터막(204)에 전력을 공급하는 급전 케이블 및 커넥터가 내부에 배치된 히터 급전공(304)이 배치되어 있다.
이들 구멍의 기재(108)의 내부를 관통하는 부분의 내주의 벽면은, 유전체 재료 혹은 절연성 재료에 의해 구성된 원통형 부재인 절연 보스(306, 307, 308, 309, 310)가 배치되어 있다. 즉, 시료대(120)의 기재(108)에는, 기재(108)의 내부에서 기재(108)의 내주 벽면을 구성하며, 또한 복수의 관통공의 각각의 내부에 배치된 절연 재료로 이루어지는 원통형 부재인 절연 보스(306, 307, 308, 309, 310)가 형성되어 있다. 이들 절연 보스(306, 307, 308, 309, 310)에 의해, 웨이퍼(109)의 처리 중에 고주파 전력에 의한 전계에 노출되는 구멍 내부의 공간에서의 방전의 발생을 억제할 수 있다. 이들 절연 보스(306, 307, 308, 309, 310)를 구성하는 재료로서는, 알루미나나 이트리아 등의 세라믹스 재료나 수지재를 사용할 수 있다.
또한, 본 실시예에서는, 상기 전계 발생용 전원(106), 자장 발생 코일(117), 고주파 전원(124), 고주파 필터(125), 직류 전원(126), 고주파 전원(127), 정합기(128, 129), 부하 임피던스 가변 박스(130) 등의 전계·자계 조절계, 더 나아가서는, 유전체막(201) 내부의 제 1 히터막(202) 및 제 2 히터막(204)에 전력을 공급하는 직류 전원(314, 315), 또는, 후술하는 진공 배기 장치나 가스 공급량을 조절하는 매스플로 컨트롤러 등의 압력 조절계를 구성하는 장치를 포함하는 플라스마 에칭 장치(100)의 동작을 조절하는 장치는, 각각이 출력이나 유량, 압력 등의 동작의 상태를 검지하는 검지기, 또는 웨이퍼 재치용 전극(120)의 기재(108) 내부에 배치된 복수의 온도 센서를 구비하는 동시에, 제어부(170)와 유선 또는 무선에 의하는 것을 통해 통신 가능하게 접속되어 있다.
이들 장치의 각각에 구비된 검지기로부터 출력되는 당해 동작의 상태를 나타내는 신호가 제어부(170)에 전달되면, 제어부(170)의 연산기는, 제어부(170) 내부의 기억 장치에 기억된 소프트웨어를 판독하여 그 알고리즘에 의거하여 수신한 검지기로부터의 신호에서 그 상태의 양을 검출하고, 이것을 적절한 값으로 조절하기 위한 지령 신호를 산출하여 발신한다. 지령 신호를 수신한 전계·자계 조절계 혹은 압력 조절계 등에 포함되는 장치는 지령 신호에 따라 동작을 조절한다.
도 4는 시료대 내에 있는 제 2 히터막의 일례를 나타내는 도면이다. 히터 배치(401)에 대해서는, 시료대(120) 내부의 복수의 링 형상의 제 2 히터막(204)의 구성의 일례이다. 각각의 히터막(204)의 내부에는 히터선을 갖고 있으며, 목적으로서는 웨이퍼(109)를 플라스마 처리 중에 반응 생성물 분포, 플라스마 밀도 분포에 따라 온도 제어를 실시하는 것이다.
제 2 히터층(204)은, 복수의 막 형상의 히터부(401H(401H0, 401H1, 401H2, 401H3))를 구비한다. 복수의 막 형상의 히터부(401H(401H0, 401H1, 401H2, 401H3))는, 유전체제의 막(유전체막(203, 205))의 내부로서, 제 1 히터층(202)의 상방에서, 시료대(120)의 기재(108)의 상면의 중심(108C)으로부터 외주(108P)측을 향하는 직경 방향에 대해서 복수의 반경 상에서, 중심 주위에 동심 형상으로 배치된 원형의 영역 및 원형의 영역의 외주를 둘러싸는 링 형상의 영역을 포함하는 3개 이상의 직경 방향의 영역(4R0, 4R1, 4R2, 4R3)의 각각에 배치되어 있다.
도 5는, 본 실시예에 따른 플라스마 처리 장치의 시료대가 구비하는 제 1 히터막의 배치의 예를 나타내는 도면이다. 본 실시예의 막 형상의 제 1 히터막(202)은, 기재(108)의 원형의 상면을 복수의 층을 이뤄서 피복하는 유전체막(140)의 내부에 배치된 금속제의 막 형상의 히터로서, 상방에서 볼 때 유전체막(209) 상면에 재치된 웨이퍼(109)의 상면에 미리 형성되는 복수의 반도체 디바이스의 회로 패턴의 각각에 대응한 복수의 영역(501) 내에 배치되어 있다. 또한, 원형을 갖는 시료대(120)의 기재(108)에 있어서, 유전체막(201)의 상면의 외주 가장자리부에서는, 영역(501)은 완전한 사각형 형상이 아니라 일부가 원호 형상인 형상(ARC)을 갖고 있다.
제 1 히터막(202)은, 플라스마 처리 중에 있어서, 웨이퍼(109)에 형성된 반도체 디바이스의 회로 패턴(다이, 또는, 칩 영역이라고도 함)마다 온도 조정하기 위해 설치된다.
제 1 히터막(202)은, 예를 들어, 도 5에 확대해서 나타내는 바와 같이, 사각형의 영역(501)에서는, 사각형 형상의 외곽 배선부(501CL)와, 외곽 배선(501CL)의 내측에 형성된 내부 배선부(801)를 갖고 있다. 내부 배선부(801)는, 예를 들어, 외곽 배선부(501CL)의 4개의 모서리부(제 1 모서리부(cna), 제 2 모서리부(cnb), 제 3 모서리부(cnc), 제 4 모서리부(cnd))에 있어서, 대향하는 한 쌍의 모서리부(cna, cnc) 사이에 접속되어 있다. 한 쌍의 모서리부(cna, cnc)는, 대각(對角)의 모서리부이다. 내부 배선부(801)는, 막 형상의 히터선이며, 예를 들면, 외곽 배선부(501CL)의 대향하는 한 쌍의 모서리부(RLC1, RLC2)의 사이에 있어서, 외곽 배선부(501CL)의 내부의 영역을 전체적으로 가열할 수 있도록, 사행(蛇行)하는 히터 배선(미앤더(meander) 배선이라고도 함)에 의해 구성되어 있다. 외곽 배선부(501CL)는, 제 1 모서리부(cna)와 제 2 모서리부(cnb) 사이에 설치된 제 1 변(SL1)과, 제 2 모서리부(cnb)와 제 3 모서리부(cnc) 사이에 설치된 제 2 변(SL2)과, 제 3 모서리부(cnc)와 제 4 모서리부(cnd) 사이에 설치된 제 3 변(SL3)과, 제 4 모서리부(cnd)와 제 1 모서리부(cna) 사이에 설치된 제 4 변(SL4)을 가진다. 제 1 변(SL1)과 제 3 변(SL3)이 대향하여 설치되어 있고, 제 1 변(SL1)과 제 3 변(SL3) 사이에 제 2 변(SL2)이 설치되며, 제 2 변(SL2)에 대향하여 제 4 변(SL4)이 설치되어 있다.
제 1 히터막(202)의 외곽 배선부(501CL)는, 유전체막(201)의 상면을 반도체 디바이스의 다이의 형상에 대응하여, 동등한 간격의 평행으로, 전후 방향으로 연장되는 복수개의 제 1 선분(RL), 및, 이들 복수개의 제 1 선분(RL)과 수직이며 동등한 간격으로 전후 방향으로 연장되는 복수개의 제 2 선분(CL)에 의해 그리드 형상으로 구획된 복수의 사각 형상의 영역(501)의 각각의 내측에서, 상방에서 볼 때 각 영역(501)의 외형에 맞춘 형상의 사각형 형상으로 되어 있다. 또한, 유전체막(201)의 상면의 외주 가장자리부에서는, 영역(501)은 완전한 사각형 형상이 아니라 일부가 원호 형상인 형상(ARC)을 갖고 있으므로, 이것에 대응하도록, 외곽 배선부(501CL)는, 원호 형상인 형상(ARC)의 영역(501)의 외형에 맞춘 형상으로 되어 있다(이에 대해서는, 도 6을 참조할 수 있음).
본 실시예의 제 1 히터막(202)의 영역(501)의 개수는 도 4에 나타내는 복수의 링 형상의 제 2 히터막(204)의 영역(401)의 개수보다 많다. 영역(401)의 개수가 3∼40개인 것에 대해서, 영역(501)의 개수는 10∼200개로 할 수 있다. 각 영역(501)의 내부에는, 제 1 히터층(202)을 구성하는 좁은 폭의 금속제의 박막이 사각 형상의 외형의 변을 따라 복수회 수평 방향으로 되접어 꺾여 사각 형상인 막 형상의 히터선(801)이 배치되어 있다.
본 실시예에서는, 플라스마 처리 중에 반도체 디바이스의 다이에 대응한 영역(501)의 형상을 따라 형성된 복수개의 막 형상 히터(801)의 각각에 공급하는 전력을 조절함으로써, 웨이퍼(109)의 상면의 웨이퍼(109)의 반도체 디바이스의 다이의 각각에 대응한 개소마다 웨이퍼(109)의 온도를 정밀하게 조절할 수 있다. 특히, 제조되는 반도체 디바이스의 다이의 개개에 따라 조절함으로써, 웨이퍼(109)에 대한 에칭 처리 결과의 편차를 저감하는 것이 가능하다. 여기에서, 제 2 히터층(204)에 의해 구성되는 복수의 막 형상의 히터의 막의 두께는, 제 1 히터층(202)에 의해 구성되는 복수의 막 형상의 히터(801)의 막의 두께보다 큰(두꺼운) 구성으로 되어 있다.
도 5에 나타내는 웨이퍼(109)의 반도체 디바이스의 다이에 대응하는 제 1 히터막(202)의 각 히터 존(501)마다, 그 하방의 기재(108)의 내부에 온도 센서(TS)가 복수 배치되어 있다. 복수의 온도 센서(TS)와 제어부(170)의 사이는, 예를 들면, 금속 배선 등에 의해 전기적으로 접속되어 있으며, 복수의 온도 센서(TS)가 계측해서 검출한 온도의 값은, 금속 배선을 통하여, 제어부(170)로 송신되도록 구성되어 있다.
당해 온도 센서(TS)로부터의 출력을 받은 제어부(170)가 내부의 기억 장치 내에 저장된 소프트웨어의 알고리즘에 따라 각 존(501)에 대응하는 기재(108)의 상면 혹은 유전체막(201)의 표면의 온도를 검출한다. 그리고, 제어부(170)는, 또한, 검출된 온도에 의거하여, 마찬가지로 판독한 소프트웨어의 알고리즘에 따라 각 존(501)의 히터선(801)으로 공급되는 직류 전력의 양을 조절하여, 각 존(501)의 히터선(801)의 발열량 혹은 기재(108) 상의 가열량을 조절한다. 즉, 제어부(170)는, 복수의 온도 센서(TS)로부터의 출력에 대응하는 검출된 온도에 의거하여, 각 존(영역(501))의 제 1 히터층(202)을 구성하는 막 형상의 히터선(801)의 발열량 혹은 기재(108) 상의 가열량이 목적으로 하는 원하는 발열량 혹은 원하는 가열량으로 되도록, 피드백 제어하는 구성으로 되어 있다.
또한, 본 실시예에서는, 피드백 제어하는 히터선(801)은, 제 1 히터막(202)이다. 제 2 히터막(204)은, 각 웨이퍼(109) 또는 웨이퍼(109) 상면의 막 구조의 종류마다, 혹은 소정 매수의 웨이퍼(109)의 그룹(로트)마다, 도 4에 나타낸 원 또는 원호 형상의 영역이 이어진 링 형상의 각 존(4R0, 4R1, 4R2, 4R3)의 히터에의 미리 정해진 급전량이 유지된다. 즉, 임의의 웨이퍼(109)의 플라스마 처리에 있어서, 제 2 히터막(204)의 발열량이 고정되며, 제 1 히터막(202)(히터선(801))의 온도가, 온도 센서(TS)로부터의 출력에 의해 얻어진 온도에 따라 조정되는 구성이다. 바꿔 말하면, 제어부(170)는, 복수의 온도 센서(TS)로부터의 출력에 따라, 반도체 디바이스의 다이에 대응하는 사각 형상의 영역(영역(501), 도 7, 도 8의 CH1 - CH4) 중 1개의 상방에 위치하는 제 2 히터층(204)의 히터의 출력을 유지하면서, 제 1 히터층(202)의 사각 형상의 영역(영역(501), 도 7, 도 8의 CH1 - CH4) 중 1개 내에 배치된 막 형상의 히터(801)의 출력을 조절한다.
다음으로, 도 6을 사용하여 본 실시예의 제 1 그리드 형상의 히터(제 1 히터막(202))의 전류의 공급부(601, 이하, 급전부라고도 함)와 귀환 개소(701, 이하, 전류 리턴부라고도 함)의 배치 방법에 대한 설명을 행한다. 도 6은, 도 5에 나타내는 본 실시예에 따른 시료대 상의 복수의 그리드 상의 영역에 배치된 제 2 히터 및 각 히터에의 급전부(601)와 전류 리턴부(701)의 배치를 모식적으로 나타내는 상면도이다. 도 6에는, 그리드 히터(제 1 히터막(202))의 배치와 함께, 급전부(601)와 전류 리턴부(701)의 배치예가 나타나 있다.
이 배치 방법의 특징으로서는, 이하와 같다.
1) 사각형의 각 그리드의 2개의 대각의 모서리부에 공급부(601) 또는 귀환 개소(701) 중 어느 하나의 커넥터 부분(하얀 동그라미 ○: 귀환 개소(701)의 접속 영역, 검은 동그라미 ●: 공급부(601)의 접속 영역)이 배치되어 있는 것이다.
2) 4개의 그리드 형상의 영역(501)의 집합으로서, 각각의 영역(501)이 당해 집합에 속하는 2개의 영역과 전후 방향(도면 상, 상하 방향) 및 좌우 방향(도면 상, 좌우 방향)의 각각의 방향에 대해서 사각형의 1개의 변끼리가 마주보게 서로 인접하고 있는 4개의 영역(501)의 집합을 1세트(SET1)로 하여, 당해 1세트(SET1)당 1개의 전류 리턴부(701)와 4개의 급전부(급전 경로라고도 함)(601)를 구비하고 있다. 즉, 4개의 그리드 형상의 영역(501)은 전후 좌우 방향에 대해서 2개의 영역(501)이 이어져 전체로서 사각 형상을 갖는 영역을 구성하고, 그 4개의 그리드 형상의 영역(501) 각각의 모서리부로서 전체 영역의 중앙부에 전류 리턴부(복귀 경로라고도 함)(701)가 배치되며, 각 영역(501)의 급전부(601)는 전류 리턴부(701)의 배치된 모서리부의 대각인 개소의 모서리부에 배치되어 있다. 즉, 4개의 그리드(1개의 그리드는 영역(501)에 대응함)를 포함하는 1세트(SET1)에 있어서, 중앙부에 전류 리턴부(701)가 배치되며, 4개의 모서리부에 급전부(601)가 배치된다. 바꿔 말하면, 4개의 영역(CH1 - CH4)의 각각에 배치된 4개의 막 형상의 히터(801)를 1개의 집합으로 하여, 이 집합의 막 형상의 히터(801)의 각각의 1개소(A, B, C, D)에 전기적으로 접속되어 직류 전원으로부터의 전력을 공급하는 4개의 급전 경로(급전부(601)) 및 각각의 막 형상의 히터의 다른 개소(G)에 전기적으로 접속되어 상기 전력이 상기 직류 전원으로 귀환하는 1개의 복귀 경로(701)가 설치된다.
3) 이 때문에, 본 실시예의 각 영역(501) 내의 제 1 히터(202)에는, 4개의 각각의 영역(501)의 모서리에 배치된 급전부(601)의 커넥터와 접속된 개소로부터 4개의 영역(501)의 집합 전체의 영역(SET1)의 중앙 혹은 중심을 향해서 전류가 흐른다. 즉, 도 6에 화살표로 나타내는 바와 같이, 4개의 모서리(급전부(601)가 배치되어 있는 모서리부)로부터 중앙(전류 리턴부(701)가 배치되어 있는 부분)을 향해서 전류가 흐르도록, 혹은, 모서리(급전부(601))로부터 중심(전류 리턴부(701))을 향해서 전류가 흐르도록, 또는, 중앙(전류 리턴부(701))으로부터 모서리(급전부(601))를 향해서 전류가 흐르도록 구성되어 있다.
4) 격자 형상으로 배치된 영역(501)을 구획하는 전후 및 좌우 방향의 그리드의 경계 상에서 급전부(601)의 커넥터 부분, 전류 리턴부(701)의 커넥터 부분이 2개의 영역(501)의 경계(모서리)마다 번갈아 배치된다.
5) 본 실시예에서는, 그리드 형상으로 구획된 복수의 영역(501)을 전후, 좌우 방향으로 구획하는 복수개의 경계의 각각의 1개는, 원 형상을 가진 기재(108) 또는 유전체막(203)의 상면의 중심을 통하여 배치되어 있다. 그러나, 원 형상을 가진 유전체막(203)의 외주 가장자리 부분에서는, 서로 2개가 인접하는 4개의 사각 형상의 영역(501)을 1그룹의 집합으로 하여 구성할 수 없기 때문에, 3개의 그리드 형상의 영역(501)을 1개의 세트로 하여 배치된다. 이러한 외주 가장자리부에서의 영역(501) 또는 제 2 히터막(202)의 집합은, 2개 또는 3개로 구성되어 있어도 된다. 즉, 4개의 그리드에서 세트(SET1)를 형성할 수 없는 히터의 외주 가장자리부에서는, 3개의 그리드의 세트(SET2)에서, 공급부(601)의 커넥터 부분과 전류 리턴부(701)의 커넥터 부분이 배치된다.
6) 전류 리턴부(701)의 커넥터부는, 도전성의 재료로 구성되며, 접지되어 전기적으로 접지 전위로 되는 기재(108)와 텅스텐의 비아 배선에 의해 접속되어 있다. 이 구성에 의해, 제 1 히터막(202)에 공급된 전류는, 전류 리턴부(701)를 통하여 일정한 전압(접지 전위)으로 된 기재(108)로 흐른다. 제 1 히터막(202)에 공급되는 전류를 전원으로 되돌리기 위한 리턴 경로를 구성하는 케이블을 수납하는 관통공(구멍)의 수를 감하여, 시료대(120) 또는 플라스마 처리 장치의 제조의 공수와 비용을 저감할 수 있다. 즉, 리턴 전류는 기재(108)로 흐르므로, 기재(108)에 필요한 리턴 전류용 구멍의 가공 수를 감할 수 있다. 기재(108) 상에 비아 가공을 행하고, 제 1 히터층(202)과 기재(108)를 텅스텐의 비아 배선함으로써, 히터선(801)의 복귀 전류를 기재(108)에 모으는 것이 가능하게 된다.
다음으로, 도 7, 도 8을 사용하여, 4개의 영역(501) 집합(SET1)의 내부의 제 1 히터막(202)을 구성하는 막 형상의 히터선(801)의 급전부(601)의 극성을 반전하는 구성에 대해서 설명을 행한다. 도 7은, 도 6에 나타내는 시료대(120)에 있어서의 4개의 영역의 세트(SET1)의 제 1 히터막(202)의 구성의 개략을 모식적으로 나타내는 상면도이다. 각 영역(501) 내의 제 1 히터(202)의 히터선(801)을 확대해서 나타낸 것이다. 도 8은, 도 7에 나타내는 4개의 영역의 세트(SET1)에 있어서의 급전부(601)와 전류 리턴부(701) 사이에서 제 1 히터막(202)을 흐르는 전류를 모식적으로 나타내는 도면이다. 도 8은, 도 7에 나타낸 4개의 히터선(801)을, 4개의 저항 소자(R1, R2, R3, R4)로서 등가 회로도에 고쳐 쓴 것이다. 또한, 도 8에는, 전류 리턴부(701)의 전위(본 실시예에서는 접지 전위)에 대한 급전부(601)의 전위의 상대적인 크기를 플러스, 마이너스의 극성으로 하여 나타내고 있다. 도 8 중의 플러스, 마이너스의 부호(+, -)와 배치는, 급전부(601)의 전위를, 리턴부(701)의 전위보다 높은 것을 「+」로 나타내고, 낮은 것을 「-」로 나타냈다.
도 7, 도 8에 나타낸 바와 같이, 1세트(SET1)는, 4개의 그리드로 구성되어 있고, 4개 그리드는, 반도체 디바이스의 4개 다이에 대응하는 4개의 영역(CH1, CH2, CH3, CH4)에 의해 구성된다. 1세트(SET1)는, 평면에서 볼 때, 사각 형상이며, 4개의 모서리부(A, B, C, D)와 중심점(G)을 가진다. 4개의 모서리부(A, B, C, D)는, 평면에서 볼 때, 시계 방향으로, 제 1 모서리부(A), 제 2 모서리부(B), 제 3 모서리부(C), 제 4 모서리부(D)의 순으로 배치되어 있다. 여기에서, 제 1 모서리부(A)와 제 3 모서리부(C)가 대향하는 한 쌍의 모서리부에 대응한다. 또한, 제 2 모서리부(B)와 제 4 모서리부(D)가 다른 대향하는 한 쌍의 모서리부에 대응한다.
제 1 영역(CH1)은, 제 1 모서리부(A)와 중심점(G) 사이의 사각형 부분에 배치된다. 제 1 모서리부(A)에는, 급전부(601)가 배치되고, 중심점(G)에는, 전류 리턴부(701)가 배치된다. 제 1 모서리부(A)의 급전부(601)와 중심점(G)의 전류 리턴부(701) 사이에, 히터선(801)이 접속된다.
제 2 영역(CH2)은, 제 2 모서리부(B)와 중심점(G) 사이의 사각형 부분에 배치된다. 제 2 모서리부(B)에는, 급전부(601)가 배치된다. 제 2 모서리부(B)의 급전부(601)와 중심점(G)의 전류 리턴부(701) 사이에, 히터선(801)이 접속된다.
제 3 영역(CH3)은, 제 3 모서리부(C)와 중심점(G) 사이의 사각형 부분에 배치된다. 제 3 모서리부(C)에는, 급전부(601)가 배치된다. 제 3 모서리부(C)의 급전부(601)와 중심점(G)의 전류 리턴부(701) 사이에, 히터선(801)이 접속된다.
제 4 영역(CH4)은, 제 4 모서리부(A)와 중심점(G) 사이의 사각형 부분에 배치된다. 제 4 모서리부(D)에는, 급전부(601)가 배치된다. 제 4 모서리부(D)의 급전부(601)와 중심점(G)의 전류 리턴부(701) 사이에, 히터선(801)이 접속된다.
제 1 영역(CH1)과 제 2 영역(CH2)은, 중심점(G)에 대하여 회전 대칭으로 배치되어 있다. 마찬가지로, 제 1 영역(CH1)과 제 3 영역(CH3), 및, 제 1 영역(CH1)과 제 4 영역(CH4)도, 중심점(G)에 대하여 회전 대칭으로 배치되어 있다. 또한, 4개의 제 1 영역 내지 제 4 영역(CH1 - CH4)은, 그 사각형의 1개의 변끼리를 인접하는 영역과 마주보게 하여 배치되어 있다고 바꿔 말할 수도 있다.
바꿔 말하면, 상방에서 볼 때, 서로 인접하는 4개의 사각 형상의 영역(CH1 - CH4)의 각각의 4개의 모서리부가 인접하는 개소(G)에 복귀 경로인 전류 리턴부(701)가 배치된다. 그리고, 4개의 사각 형상의 영역(CH1 - CH4)의 각각은 당해 복귀 경로(701)가 접속된 모서리부의 대각 위치의 모서리부(A, B, C, D)에 급전 경로인 급전부(601)가 접속된다.
도 9는, 도 5에서 설명한 사각형 영역(501)의 4개의 모서리부(제 1 모서리부(cna), 제 2 모서리부(cnb), 제 3 모서리부(cnc), 제 4 모서리부(cnd))와 4개의 변(제 1 변(SL1), 제 2 변(SL2), 제 3 변(SL3), 제 4 변(SL4))과, 도 7의 4개의 영역(제 1 영역(CH1), 제 2 영역(CH2), 제 3 영역(CH3), 제 4 영역(CH4))의 관계를 나타내는 모식도이다.
제 2 영역(CH2)은, 제 1 영역(CH1)을 중심점(G) 또는 제 3 모서리부(cnc)에 대하여, 90도 오른쪽으로 회전하여 배치되어 있으므로, 제 1 영역(CH1)의 제 2 변(SL2)과 제 2 영역(CH1)의 제 3 변(SL3)이 겹쳐 있다. 마찬가지로, 제 3 영역(CH3)은, 제 2 영역(CH2)을 중심점(G)에 대하여, 90도 오른쪽으로 회전하여 배치되어 있으므로, 제 2 영역(CH1)의 제 2 변(SL2)과 제 3 영역(CH3)의 제 3 변(SL3)이 겹쳐 있다. 제 4 영역(CH4)은, 제 3 영역(CH3)을 중심점(G)에 대하여, 90도 오른쪽으로 회전하여 배치되어 있으므로, 제 3 영역(CH1)의 제 2 변(SL2)과 제 4 영역(CH3)의 제 3 변(SL3)이 겹쳐 있다. 그리고, 제 4 영역(CH1)의 제 2 변(SL2)과 제 1 영역(CH3)의 제 3 변(SL3)이 겹쳐 있다.
즉, 4개의 제 1 영역 내지 제 4 영역(CH1 - CH4)은, 그 사각형의 1개의 변끼리(제 2 변(SL2)과 제 3 변(SL3))를 인접하는 영역(제 1 영역(CH1)과 제 2 영역(CH2), 제 2 영역(CH2)과 제 3 영역(CH3), 제 3 영역(CH3)과 제 4 영역(CH4), 제 4 영역(CH4)과 제 1 영역(CH1))과 마주보게 하여 배치되어 있다. 중심점(G)은, 4개의 영역(제 1 영역(CH1), 제 2 영역(CH2), 제 3 영역(CH3), 제 4 영역(CH4))의 제 3 모서리부(cnc)가 인접하고 있다.
도 8에 나타낸 바와 같이, 접지 전위(0V)로 된 전류 리턴부(701)의 커넥터부에 대하여 당해 전류 리턴부(701)가 배치된 각 4개의 영역(501)의 모서리부(A, B, C, D)의 대각의 모서리부(B, D)에 위치하는 급전부(601)의 커넥터부 중 적어도 1개에 대해서 그 전위를 마이너스 전위(-)로 한다. 본 실시예에서는, 2개의 급전부(601)에 있어서 플러스 전위(+)의 값으로 된 커넥터부의 전위의 극성을, 다른 2개의 급전부(601)에 있어서 반전시킨 마이너스 전위(-)의 값으로 한다. 바꿔 말하면, 각각의 막 형상의 히터(801)가 4개의 급전 경로인 급전부(601)의 각각에 접속된 적어도 1개소(A, B, C, 또는, D)의 전위가 당해 각각의 막 형상의 히터(801)가 1개의 복귀 경로(701)에 접속된 개소(G)의 전위(0V: 접지 전위)보다 낮게(마이너스 전위(-)) 된다.
이에 따라, 4개의 그리드의 세트(SET1) 내에 있어서, 플러스 전위(+)의 값으로 된 급전부(601)로부터 제 1 히터막(202)(히터선(801): 저항 소자(R1, R3))을 흘러서 전류 리턴부(701)로 흐르는 전류(I1, I3)와, 전류 리턴부(701)로부터 제 1 히터막(202)(히터선(801): 저항 소자(R2, R4))을 흘러서 마이너스 전위(-)의 값으로 된 급전부(601)로 흐르는 전류(I2, I4)가, 적어도 일부는 상쇄된다. 이에 따라, 전류 리턴부(701)로부터 전원을 향해서 귀환 경로를 흐르는 전류를 감할 수 있다. 이에 따라, 귀환 경로의 크기를 저감하고, 시료대(120) 체적의 증대를 억제할 수 있다.
다음으로, 4개의 그리드의 영역(501)의 세트(SET1) 내에서 극성을 반전시키는 급전부(601)의 수(전류 리턴부(701)에 대한 전위가 낮은 마이너스 전위(-)의 수)와, 반전시키지 않는 급전부(601)의 수(전류 리턴부(701)에 대한 전위가 높은 플러스 전위(+)의 수)가 동일한 경우에 대해서, 도 6, 도 8을 사용하여 설명을 행한다. 도 6, 도 8에 있어서 도면 중의 화살표(ARM)의 방향은 전류가 흐르는 방향을 나타내고 있으며, 도 6에 있어서 적절하게 전기 저항의 기호는 생략되어 있다. 도 7, 8의 예에서는, 4개의 영역(501)의 집합(SET1)에 있어서, 전류 리턴부(701)에 대하여 높은 전위(+)의 급전부(601)의 수(2개)는, 낮은 전위(0-)의 급전부(601)의 수(2개)와 동일하게 2개로 되어 있다.
이러한 구성에서는, 도 5, 6에 나타내는 그리드 형상의 각 영역(501)에 대응하는 웨이퍼(109) 상의 반도체 디바이스의 다이의 영역의 처리 중의 온도 값의 분포가, 기재(108)의 중심점(108C)에 대하여 회전 대칭성을 갖는 처리 조건에 있어서, 전류 리턴부(701)의 리턴 전류를 저감하는 것이 가능하게 된다.
왜냐하면, 웨이퍼(109)의 처리 중 온도의 조건이 회전 대칭성을 가질 경우, 웨이퍼(109)를 가열해서 당해 온도의 분포를 실현하기 위해, 각각의 영역(501)마다 조절되는 제 1 히터막(202)의 발열량도, 마찬가지로 회전 대칭성을 가지는 것이 필요해진다고 말할 수 있다. 그리고, 제 1 히터막(202)의 히터선(801)의 열저항률이 각각의 영역(501) 사이에서 동일하거나, 또는, 동일하다고 간주할 수 있을 정도로 근사한 경우, 각 영역(501)의 제 1 히터(202)에 흐르는 전류에도 마찬가지의 회전 대칭성이 필요하다고 말할 수 있다.
즉, 당해 중심(G)에 대하여 4개의 그리드 형상의 영역(501)의 집합(SET1)은 회전 대칭성을 가지고 배치되어 있다. 이 구성에 있어서, 급전부(601)의 수(플러스 전위(+)의 수)와, 반전시키지 않은 급전부(601)의 수(마이너스 전위(-)의 수)가 동일하다면, 중심점(G)(전류 리턴부(701))에 대해서, 선대칭, 혹은 점대칭한 위치에 서로 위치하는 히터선(801)에 흐르는 전류(I1, I2, I3, I4)의 크기는 동일하고, 외관 상, 전극 기재(108)에 흐르는 전류는, 극성 반전하지 않은 경우에 비해, 절반 으로 되는 것이 보증된다.
또한, 전극아(108)의 표면 온도가 전체 면에서 동일해지는 조건(이하, 플랫 온도 조건이라고 함)에서는, 4개의 그리드의 세트(SET1) 내에서 흐르는 전류는 동일해지고, 전류 리턴부(701)에 전류가 흐르지 않게 된다.
또한, 외주 가장자리부(108P)에서는, 전류 리턴부(701)가 공통인 것이 3개인 전극의 끝의 히터선(801)에 있어서도, 플랫 온도 조건 혹은 전극 중심 부근의 온도가 높아지는 온도 조건에서는, 히터선(801)의 온도가 거의 동일하게 된다. 이 때, 극성 반전하지 않은 경우에 비해, 전류 리턴부(701)의 리턴 전류는 3분의 1 정도로 억제할 수 있을 것으로 기대된다.
극성 반전을 행하지 않을 경우, 전극 기재(108)에 흐르는 전류는 히터선(801) 수의 증가에 따라 증대된다. 기재(108)에 흐르는 전류의 크기의 제곱에 비례하여, 기재(108)에 줄(joule) 열이 발생하고, 웨이퍼(109)의 온도 제어에 영향을 미친다. 혹은, 기재(108)에 다량으로 흐른 전류에 의해, 감전 시의 리스크도 예상된다.
101: 진공 용기
104: 처리실
108: 기재
109: 웨이퍼(시료)
120: 시료대
140: 유전체제의 막
202: 제 1 히터층(202)
501, CH1, CH2, CH3, CH4: 영역
601: 급전부(급전 경로)
701: 전류 리턴부(복귀 경로)
801: 막 형상의 히터
TS: 온도 센서
SET1: 영역의 집합
A, B, C, D: 모서리부
G: 중심점

Claims (8)

  1. 진공 용기 내부에 배치되고 내측에 처리 대상의 웨이퍼가 배치되어서 플라스마가 형성되는 처리실과,
    이 처리실 내에 배치되고, 그 상면에 상기 웨이퍼가 재치되는 원통형을 가진 시료대와,
    상기 시료대의 원판 형상을 가진 기재(基材)의 상면을 덮는 유전체제의 막의 내부에 배치된 제 1 히터층으로서, 각각이 사각형 형상을 갖는 복수의 영역의 각각에 배치된 복수의 막 형상의 히터를 구비한 제 1 히터층과,
    이 제 1 히터층의 상기 사각형 형상의 영역 하방(下方)의 상기 기재의 내부에 배치된 복수의 온도 센서를 구비하며,
    상기 복수의 영역은, 상기 웨이퍼 상면에 형성된 복수개의 반도체 디바이스의 회로 패턴에 대응하여 배치된 것으로서, 상기 복수의 영역의 각각이 상기 사각형 형상의 1개의 변끼리를 인접하는 영역과 마주보게 하여 배치된 4개의 영역을 포함하고,
    당해 4개의 영역의 각각에 배치된 상기 막 형상의 히터를 1개의 집합으로 하여, 당해 집합의 상기 막 형상의 히터의 각각의 1개소에 전기적으로 접속되어 직류 전원으로부터의 전력을 공급하는 4개의 급전 경로 및 당해 각각의 상기 막 형상의 히터의 다른 개소에 전기적으로 접속되어 상기 전력이 상기 직류 전원으로 귀환(歸還)하는 1개의 복귀 경로를 구비한, 플라스마 처리 장치.
  2. 제1항에 있어서,
    제 2 히터층을 구비하며,
    상기 제 2 히터층은, 상기 유전체제 막의 내부로서, 상기 제 1 히터층의 상방(上方)에서, 상기 시료대의 상기 기재의 상면의 중심으로부터 외주측을 향하는 직경 방향에 대해서 복수의 반경 상에서 상기 중심의 주위에 동심 형상으로 배치된 원형의 영역 및 이것의 외주를 둘러싸는 링 형상의 영역을 포함하는 3개 이상의 직경 방향의 영역의 각각에 배치된 복수의 막 형상의 히터를 구비하는, 플라스마 처리 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 복귀 경로는, 도전성 재료로 구성되고, 접지 전위로 된 상기 기재에 접속된, 플라스마 처리 장치.
  4. 제3항에 있어서,
    상방에서 볼 때 서로 인접하는 상기 4개의 영역의 각각의 4개의 모서리부가 인접하는 개소에 상기 복귀 경로가 배치되고,
    상기 4개의 영역의 각각은 당해 복귀 경로가 접속된 모서리부의 대각 위치의 모서리부에 상기 급전 경로가 접속된, 플라스마 처리 장치.
  5. 제1항 또는 제2항에 있어서,
    상기 복수의 온도 센서로부터의 출력에 따라 상기 제 1 히터층을 구성하는 상기 막 형상의 히터의 출력을 조절하는 제어부를 구비한, 플라스마 처리 장치.
  6. 제1항 또는 제2항에 있어서,
    상기 복수의 온도 센서로부터의 출력에 따라 상기 제 1 히터층을 구성하는 상기 복수의 상기 막 형상의 히터의 출력을 조절하는 제어부를 구비하며,
    각각의 상기 막 형상의 히터가 4개의 급전 경로의 각각에 접속된 적어도 1개소의 전위가 당해 각각의 상기 막 형상의 히터가 1개의 복귀 경로에 접속된 개소의 전위보다 낮게 된, 플라스마 처리 장치.
  7. 제2항에 있어서,
    상기 복수의 온도 센서로부터의 출력에 따라 상기 사각형 형상의 영역의 1개의 상방에 위치하는 상기 제 2 히터층의 히터의 출력을 유지하면서 상기 제 1 히터층의 상기 사각형 형상의 영역의 1개 내에 배치된 상기 막 형상의 히터의 출력을 조절하는 제어부를 구비한, 플라스마 처리 장치.
  8. 제2항에 있어서,
    상기 제 2 히터층의 상기 복수의 막 형상의 히터의 두께가 상기 제 1 히터층(202)의 상기 복수의 막 형상의 히터의 두께보다 큰, 플라스마 처리 장치.
KR1020237027237A 2022-06-23 2022-06-23 플라스마 처리 장치 KR20240001113A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/025026 WO2023248406A1 (ja) 2022-06-23 2022-06-23 プラズマ処理装置

Publications (1)

Publication Number Publication Date
KR20240001113A true KR20240001113A (ko) 2024-01-03

Family

ID=89379278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237027237A KR20240001113A (ko) 2022-06-23 2022-06-23 플라스마 처리 장치

Country Status (4)

Country Link
KR (1) KR20240001113A (ko)
CN (1) CN117642847A (ko)
TW (1) TW202403875A (ko)
WO (1) WO2023248406A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067036A (ja) 2005-08-30 2007-03-15 Hitachi High-Technologies Corp 真空処理装置
JP2017157855A (ja) 2014-11-20 2017-09-07 住友大阪セメント株式会社 静電チャック装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8637794B2 (en) * 2009-10-21 2014-01-28 Lam Research Corporation Heating plate with planar heating zones for semiconductor processing
US8546732B2 (en) * 2010-11-10 2013-10-01 Lam Research Corporation Heating plate with planar heater zones for semiconductor processing
US10410898B2 (en) * 2014-07-22 2019-09-10 Kyocera Corporation Mounting member
JP7158131B2 (ja) * 2017-05-30 2022-10-21 東京エレクトロン株式会社 ステージ及びプラズマ処理装置
JP7183526B2 (ja) * 2020-09-28 2022-12-06 Toto株式会社 静電チャック及び半導体製造装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067036A (ja) 2005-08-30 2007-03-15 Hitachi High-Technologies Corp 真空処理装置
JP2017157855A (ja) 2014-11-20 2017-09-07 住友大阪セメント株式会社 静電チャック装置

Also Published As

Publication number Publication date
WO2023248406A1 (ja) 2023-12-28
CN117642847A (zh) 2024-03-01
TW202403875A (zh) 2024-01-16

Similar Documents

Publication Publication Date Title
JP7444842B2 (ja) ピクセル型温度制御式基板支持アセンブリ
JP7158131B2 (ja) ステージ及びプラズマ処理装置
US10332728B2 (en) Plasma processing apparatus
KR101160906B1 (ko) 용량 결합 플라즈마 반응기
TW201911974A (zh) 用於電漿處理的分佈式電極陣列
JP6081292B2 (ja) プラズマ処理装置
JP2013526778A (ja) 限定プロセス容積ｐｅｃｖｄチャンバ
TWI661463B (zh) Heater power supply mechanism and platform temperature control method
KR102218686B1 (ko) 플라스마 처리 장치
JP7169885B2 (ja) 誘導結合プラズマ処理装置
KR20090130907A (ko) 혼합형 플라즈마 반응기
JP2019140155A (ja) プラズマ処理装置
KR20240001113A (ko) 플라스마 처리 장치
TWI738309B (zh) 電漿處理裝置
TW202004831A (zh) 電漿處理裝置
WO2023175690A1 (ja) プラズマ処理装置
US11264252B2 (en) Chamber lid with integrated heater
KR20130058802A (ko) 다중 플라즈마 방전 레이어를 갖는 플라즈마 프로세스 챔버
US20240055241A1 (en) Esc temperature control unit and substrate treating apparatus including the same
KR20110054456A (ko) 용량 결합 플라즈마 반응기
KR20110134798A (ko) 용량 결합 플라즈마 반응기