KR20230172819A - 기준전압 생성 장치 - Google Patents

기준전압 생성 장치 Download PDF

Info

Publication number
KR20230172819A
KR20230172819A KR1020220073458A KR20220073458A KR20230172819A KR 20230172819 A KR20230172819 A KR 20230172819A KR 1020220073458 A KR1020220073458 A KR 1020220073458A KR 20220073458 A KR20220073458 A KR 20220073458A KR 20230172819 A KR20230172819 A KR 20230172819A
Authority
KR
South Korea
Prior art keywords
voltage
signal
control signal
generation circuit
selection
Prior art date
Application number
KR1020220073458A
Other languages
English (en)
Inventor
김민창
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020220073458A priority Critical patent/KR20230172819A/ko
Publication of KR20230172819A publication Critical patent/KR20230172819A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

기준전압 생성 장치는 제 1 전압 생성 회로, 제 2 전압 생성 회로, 주기 신호 생성 회로 및 전압 제어 신호 생성 회로를 포함할 수 있다.
상기 제 1 전압 생성 회로는 제 1 저항값을 갖는 복수의 저항을 이용하여 기준전압을 생성할 수 있다. 상기 제 2 전압 생성 회로는 제 1 저항값보다 작은 저항값을 갖는 복수의 저항을 이용하여 기준전압을 생성할 수 있다.
상기 주기 신호 생성 회로는 파워다운 신호와 주기 신호를 생성할 수 있다. 상기 전압 제어 신호 생성 회로는 상기 제 2 전압 생성 회로를 주기적으로 활성화 시키는 전압 제어 신호 및 제 2 전압 선택 신호를 생성할 수 있다.

Description

기준전압 생성 장치{REFERENCE VOLTAGE GENERATOR}
본 발명은 집적 회로 기술에 관한 것으로, 더 상세하게는 기준전압을 생성하는 기준전압 생성 장치에 관한 것이다.
전자장치는 많은 전자 구성요소를 포함하고 있고, 그 중 컴퓨터 시스템은 반도체로 구성된 많은 반도체 장치들을 포함할 수 있다.
반도체 회로는 각종 신호 처리 및 전원 공급 등을 위해 기준전압 사용이 필수적이다. 반도체 장치는 하나 이상의 기준전압을 생성하기 위해 기준전압 생성 회로를 포함할 수 있고, 상기 기준전압 생성 회로는 전압 분배기를 포함할 수 있다. 상기 전압 분배기는 전원전압을 복수의 저항을 사용하여 복수의 분배전압으로 분배할 수 있다.
반도체 회로, 예를 들어, DRAM과 같은 휘발성 메모리, NAND FLASH와 같은 비휘발성 메모리 및 메모리를 제어하기 위한 메모리 컨트롤러 등은 기준전압의 레벨이 외부 전압 변동 및/또는 온도 변화에 상관없이 일정하게 유지되어야 제품의 동작 성능 신뢰성을 높일 수 있다.
본 발명의 실시예는 안정적인 레벨의 기준전압을 생성할 수 있는 기준전압 생성 장치를 제공할 수 있다.
본 발명의 실시예에 따른 기준전압 생성 장치는 직렬로 연결된 복수의 저항을 통해 전원전압을 분배하여 기준전압을 생성하는 제 1 전압 생성 회로;
직렬로 연결된 복수의 저항을 통해 상기 전원전압을 분배하여 상기 기준전압을 생성하는 제 2 전압 생성 회로; 및
제 1 동작 모드에서 상기 제 2 전압 생성 회로를 계속해서 인에이블 시키고, 제 2 동작 모드에서 상기 제 2 전압 생성 회로를 주기적으로 인에이블 시키는 전압 제어 회로를 포함할 수 있다.
본 발명의 실시예에 따른 기준전압 생성 장치는 제 1 동작 모드 및 제 2 동작 모드에서 계속해서 인에이블 되고, 제 1 전압 선택 신호에 기초하여 복수의 제 1 예비 기준전압들 중 하나를 기준전압으로 제공하는 제 1 전압 생성 회로;
상기 제 1 동작 모드에서 계속해서 인에이블 되고, 상기 제 2 동작 모드에서 주기적으로 인에이블 되는 전압 제어 신호 및 제 2 전압 선택 신호에 기초하여 복수의 제 2 예비 기준전압들 중 하나를 상기 기준전압으로 제공하는 제 2 전압 생성 회로; 및
상기 전압 제어 신호 및 상기 제 2 전압 선택 신호를 생성하는 전압 제어 회로를 포함할 수 있다.
본 발명의 실시예는 듀얼 기준전압 생성 회로의 파워다운(power down) 구간에서 작은 구동 전류를 사용하는 큰 저항 기준전압 생성 회로를 사용하여 누설 및/또는 노이즈 등 영향에 대해 안정적인 기준전압 레벨 유지가 가능하도록 할 수 있다.
도 1은 본 발명의 실시예에 따른 기준전압 생성 장치의 구성을 보여주는 블록도이다.
도 2는 본 발명의 실시예에 따른 전압 생성 회로의 구성을 보여주는 도면이다.
도 3은 본 발명의 실시예에 따른 주기 신호 생성 회로의 구성을 보여주는 도면이다.
도 4는 본 발명의 실시예에 따른 주기 신호의 생성을 보여주는 타이밍도이다.
도 5는 본 발명의 실시예에 따른 전압 제어 신호 생성 회로의 구성을 보여주는 도면이다.
도 6은 본 발명의 실시예에 따른 기준전압 생성 장치의 동작을 보여주는 타이밍도이다.
도 1은 본 발명의 실시예에 따른 기준전압 생성 장치(10)의 구성을 보여주는 블록도이다.
도 1을 참조하면, 상기 기준전압 생성 장치(10)는 전압 생성 회로(100) 및 전압 제어 회로(200)를 포함할 수 있다.
상기 전압 생성 회로(100)는 듀얼 기준전압 생성 회로를 통하여 기준전압(VREF)을 생성할 수 있다. 상기 전압 생성 회로(100)는 상기 전압 제어 회로(200)로부터 전압 제어 신호(PD_CTR) 및 제 2 전압 선택 신호(SEL2<1:n>)를 입력 받고, 기준전압(VREF)을 생성할 수 있다.
상기 전압 생성 회로(100)는 제 1 전압 생성 회로(110), 제 2 전압 생성 회로(120)를 포함할 수 있다.
상기 제 1 전압 생성 회로(110)는 제 1 전압 선택 신호(SEL<1:n>)를 수신하고, 상기 제 2 전압 생성 회로(120)의 저항값보다 큰 저항값을 갖는 전압 분배기이고, 전원전압(VDD)을 인가받아 기준전압(VREF)을 생성할 수 있다. 또한, 상기 기준전압 생성 장치(10)의 동작이 노멀 모드(normal mode) 및 파워다운 모드(power down) 시 계속해서 인에이블 될 수 있다.
상기 제 2 전압 생성 회로(120)는 상기 제 2 전압 선택 신호(SEL2<1:n>) 및 상기 전압 제어 신호(PD_CTR)를 수신하고, 상기 제 1 전압 생성 회로(110)의 저항값보다 작은 저항값을 갖는 전압 분배기이고, 상기 전원전압(VDD)을 인가받아 기준전압(VREF)을 생성할 수 있다. 또한 상기 기준전압 생성 장치(10)의 동작이 노멀 모드(normal mode) 시 계속해서 인에이블 되고, 파워다운 모드(power down mode) 시 주기적으로 인에이블 될 수 있다.
이하, 노멀 모드(normal mode)는 제 1 동작 모드, 파워다운 모드(power down mode)는 제 2 동작 모드로 설명한다.
상기 전압 제어 회로(200)는 상기 제 1 동작 모드(normal mode) 및 제 2 동작 모드(power down mode)에 따라 상기 제 2 전압 생성 회로(120)를 주기적으로 인에이블 시킬 수 있도록 상기 전압 제어 신호(PD_CTR)를 생성할 수 있고, 상기 제 2 전압 생성 회로(120)를 인에이블 하거나 디스에이블 할 때 상기 전압 제어 신호(PD_CTR) 및 제 2 전압 선택 신호(SEL2<1:n>)의 인에이블/디스에이블 타이밍을 제어할 수 있다.
상기 전압 제어 회로(200)는 주기 신호 생성 회로(210) 및 전압 제어 신호 생성 회로(220)를 포함할 수 있다.
상기 주기 신호 생성 회로(210)는 카운터 제어 신호(OSC)를 수신하고, 분주하여 주기 신호(PS)를 생성할 수 있다. 상기 주기 신호 생성 회로(210)는 발진기(oscillator)(미도시)를 통해 생성된 상기 카운터 제어 신호(OSC)를 수신하고, 복수의 카운터들(COUNTER1 ~ COUNTERn)을 통해 상기 카운터 제어 신호(OSC)를 분주하고, 조합하여 다양한 주기를 갖는 상기 주기 신호(PS)를 생성할 수 있다.
상기 전압 제어 신호 생성 회로(220)는 상기 주기 신호 생성 회로(210)를 통해 생성된 상기 주기 신호(PS)와 파워다운 신호(PD) 및 상기 제 1 전압 선택 신호(SEL<1:n>)를 수신하고, 상기 전압 제어 신호(PD_CTR) 및 상기 제 2 전압 선택 신호(SEL2<1:n>)를 생성할 수 있다.
도 2는 본 발명의 실시예에 따른 전압 생성 회로(100)의 구성을 보여주는 도면이다.
도 2를 참조하면, 상기 전압 생성 회로(100)는 제 1 전압 생성 회로(110) 및 제 2 전압 생성 회로(120)를 포함할 수 있다.
상기 제 1 전압 생성 회로(110)는 전원전압(VDD)을 인가받아 적어도 하나 이상의 예비 기준전압들(LPvref1 ~ LPvrefn)을 생성할 수 있다.
상기 제 1 전압 생성 회로(110)는 상기 제 2 전압 생성 회로(120)의 저항값보다 큰 저항값을 갖는 복수의 저항을 통해 복수의 예비 기준전압들(LPvref1 ~ LPvrefn)을 생성하고, 그 중 하나를 선택하여 기준전압(VREF)으로 출력할 수 있다. 상기 제 1 전압 생성 회로(110)는 상기 전원전압(VDD)단과 접지전압(VSS)단 사이에 직렬로 접속된 복수개의 저항(LR1 ~ LRn+1)을 구비하고, 각 저항 사이에 접속된 노드들(Nd1 ~ Ndn)로부터 복수의 예비 기준전압들(LPvref1 ~ LPvrefn)을 생성할 수 있다. 상기 복수개의 저항(LR1 ~ LRn+1)은 상기 제 2 전압 생성 회로(120)의 복수개의 저항(SR1 ~ SRn+1)보다 각각 큰 저항값일 수 있다. 예를 들어, 상기 LR1 저항값은 SR1 저항값보다 큰 저항이고, 상기 LRn+1 저항값은 SRn+1 저항값보다 큰 저항일 수 있다.
상기 제 1 전압 생성 회로(110)는 제 1 저항 스트링(111) 및 제 1 전압 선택 회로(112)를 포함할 수 있다.
상기 제 1 저항 스트링(111)은 소스단이 상기 전원전압(VDD)에 접속되고 드레인단이 상기 저항(LRn+1)에 접속되며, 게이트에 상기 접지전압(VSS)이 인가되는 제 1 P 채널 모스 트랜지스터(P1) 및 소스단이 제 1 저항(LR1)에 접속되고, 드레인단이 상기 접지전압(VSS)에 접속되며, 게이트에 상기 전원전압(VDD)이 인가되는 제 1 N 채널 모스 트랜지스터(N1)를 포함할 수 있다.
상기 제 1 P 채널 모스 트랜지스터(P1) 및 상기 제 1 N 채널 모스 트랜지스터(N1)는 상기 제 1 전압 생성 회로(110)를 인에이블 시킬 수 있는 스위치로 동작할 수 있다. 상기 제 1 저항 스트링(111)은 상기 제 1 P 채널 모스 트랜지스터(P1) 및 제 1 N 채널 모스 트랜지스터(N1)가 인에이블 된 경우 상기 전원전압(VDD)단과 접지전압(VSS)단 사이에 직렬로 접속된 복수개의 저항(LR1 ~ LRn+1)을 구비하고, 각 저항 사이에 접속된 노드들(Nd1 ~ Ndn)로부터 복수의 예비 기준전압들(LPvref1 ~ LPvrefn)을 생성할 수 있다.
상기 제 1 전압 선택 회로(112)는 상기 제 1 저항 스트링(111)으로부터 복수의 예비 기준전압들(LPvref1 ~ LPvrefn) 및 상기 제 1 전압 선택 신호(SEL<1:n>)를 수신하고, 상기 제 1 전압 선택 신호(SEL<1:n>)에 기초하여 그 중 하나를 선택하여 기준전압(VREF)으로 출력하는 멀티플렉서(MUX1)일 수 있다. 여기서, 상기 제 1 전압 선택 신호(SEL<1:n>)는 모드 레지스터 셋(mode resister set)에서 설정되어 출력될 수 있다.
상기 제 2 전압 생성 회로(120)는 전원전압(VDD)을 인가받아 적어도 하나 이상의 예비 기준전압(SPvref1 ~ SPvrefn)을 생성할 수 있다.
상기 제 2 전압 생성 회로(120)는 상기 제 1 전압 생성 회로(110)의 저항값보다 작은 저항값을 갖는 복수의 저항을 통해 복수의 예비 기준전압들(SPvref1 ~ SPvrefn)을 생성하고, 그 중 하나를 선택하여 기준전압(VREF)으로 출력할 수 있다. 상기 제 2 전압 생성 회로(120)는 상기 전원전압(VDD)단과 접지전압(VSS)단 사이에 직렬로 접속된 복수개의 저항(SR1 ~ SRn+1)을 구비하고, 각 저항 사이에 접속된 노드들(SNd1 ~ SNdn)로부터 복수의 예비 기준전압들(SPvref1 ~ SPvrefn)을 생성할 수 있다. 상기 복수개의 저항(SR1 ~ SRn+1)은 상기 제 1 전압 생성 회로(110)의 복수개의 저항(LR1 ~ LRn+1)보다 각각 작은 저항값일 수 있다. 예를 들어, 상기 SR1 저항값은 상기 LR1 저항값보다 작은 저항이고, 상기 SRn+1 저항값은 상기 LRn+1 저항값보다 작은 저항일 수 있다.
상기 제 2 전압 생성 회로(120)는 제 2 저항 스트링(121), 제 2 전압 선택 회로(122)를 포함할 수 있다.
상기 제 2 저항 스트링(121)은 소스단이 상기 전원전압(VDD)에 접속되고 드레인단이 상기 저항(SRn+1)에 접속되며, 게이트에 상기 전압 제어 신호의 상보 신호(PD_CTRB)가 인가되는 상기 제 3 스위치(121-1), 소스단이 상기 제 1 저항(SR1)에 접속되고, 드레인단이 상기 접지전압(VSS)에 접속되며, 게이트에 전압 제어 신호(PD_CTR)가 인가되는 제 4 스위치(121-2)를 포함할 수 있다. 상기 제 3 스위치(121-1)는 P 타입 모스 트랜지스터이고, 상기 제 4 스위치(121-2)는 N 타입 모스 트랜지스터일 수 있다.
상기 제 2 저항 스트링(121)은 상기 제 3 스위치(121-1) 및 제 4 스위치(121-2)가 인에이블 된 경우 각 저항 사이에 접속된 노드들(SNd1 ~ SNdn)로부터 복수의 예비 기준전압들(SPvref1 ~ SPvrefn)을 생성할 수 있다.
상기 제 2 전압 선택 회로(122)는 상기 제 2 저항 스트링(121)으로부터 복수의 예비 기준전압들(SPvref1 ~ SPvrefn) 및 제 2 전압 선택 신호(SEL2<1:n>)를 수신하고, 상기 제 2 전압 선택 신호(SEL2<1:n>)에 기초하여 그 중 하나를 선택하여 기준전압(VREF)으로 출력하는 멀티플렉서(MUX2)일 수 있다.
상기 제 2 P 채널 모스 트랜지스터(P2)는 상기 제 2 전압 생성 회로(120)를 인에이블 시킬 수 있는 스위치로 동작할 수 있다. 예를 들어, 상기 전압 제어 신호의 상보 신호(PD_CTRB)가 로우 로직 레벨인 경우 상기 제 2 P 채널 모스 트랜지스터(P2)는 인에이블 되어, 상기 제 2 전압 생성 회로에 전원전압(VDD)이 인가되고, 상기 제 2 전압 생성 회로(120)는 복수의 저항(SR1 ~ SRn+1) 사이에 접속된 노드들(SNd1 ~ SNdn)로부터 상기 복수의 예비 기준전압들(SPvref1 ~ SPvrefn)을 생성할 수 있다.
상기 제 4 스위치(121-2)는 소스단이 상기 제 1 저항(SR1)에 접속되고, 드레인단이 상기 접지전압(VSS)에 접속되며, 게이트에 전압 제어 신호(PD_CTR)가 인가되는 제 2 N 채널 모스 트랜지스터(N2)를 포함할 수 있다. 상기 제 2 N 채널 모스 트랜지스터(N2)는 상기 제 2 전압 생성 회로(120)를 인에이블 시킬 수 있는 스위치로 동작할 수 있다. 예를 들어, 상기 전압 제어 신호(PD_CTR)가 하이 로직 레벨인 경우 상기 제 2 N 채널 모스 트랜지스터(N2)는 인에이블 되어, 상기 제 2 전압 생성 회로에 전원전압(VDD)이 인가되고, 상기 제 2 전압 생성 회로(120)는 복수의 저항(SR1 ~ SRn+1) 사이에 접속된 노드들(SNd1 ~ SNdn)로부터 상기 복수의 예비 기준전압들(SPvref1 ~ SPvrefn)을 생성할 수 있다.
도 3은 본 발명의 실시예에 따른 주기 신호 생성 회로(210)의 구성을 보여주는 도면이다.
도 3을 참조하면, 상기 주기 신호 생성 회로(210)는 발진기(oscillator)(미도시)를 통해 생성된 카운터 제어 신호(OSC)를 수신하고, 상기 카운터 제어 신호(OSC)를 분주하여 카운터 분주 신호(OSC_2,OSC_4,OSC_8 ~ OSC_n)를 생성할 수 있다. 상기 주기 신호 생성 회로(210)는 상기 카운터 분주 신호(OSC_2,OSC_4,OSC_8 ~ OSC_n)를 조합하여 다양한 주기를 갖는 상기 주기 신호(PS)를 생성할 수 있다.
상기 주기 신호 생성 회로(210)는 복수의 카운터들(COUNTER1 ~ COUNTERn)을 포함할 수 있다. 상기 카운터는 계수기로서 플립플롭(미도시)으로 구성된 회로일 수 있다. 상기 주기 신호 생성 회로(210)는 상기 제 2 동작 모드(power down mode)에서 상기 제 2 전압 생성 회로(120)의 구동 시 기준전압(VREF) 레벨을 충분히 복원시킬 수 있는 일정 주기를 갖는 상기 카운터 제어 신호(OSC)를 생성하고, 상기 복수의 카운터들(COUNTER1 ~ COUNTERn)을 통해 상기 카운터 제어 신호(OSC)를 분주하여, 상기 카운터 분주 신호(OSC_2,OSC_4,OSC_8 ~ OSC_n)를 생성할 수 있다. 예를 들어, 상기 카운터 분주 신호(OSC_2)는 상기 카운터 제어 신호(OSC)의 1/2 프리퀀시(frequency)를 갖는 신호이고, 상기 카운터 분주 신호(OSC_4)는 1/4 프리퀀시를 갖는 신호일 수 있다. 상기 주기 신호 생성 회로(210)는 상기 각 카운터 분주 신호(OSC_2,OSC_4,OSC_8 ~ OSC_n)를 조합하여 다양한 주기를 갖는 상기 주기 신호(PS)를 생성할 수 있다. 이하, 다양한 주기를 갖는 상기 주기 신호(PS)의 생성 예는 도 4를 통해 후술한다.
도 4는 본 발명의 실시예에 따른 상기 주기 신호(PS)의 생성을 보여주는 타이밍도이다.
도 4를 참조하면, 상기 주기 신호(PS)는 상기 제 2 동작 모드(power down mode)에서 상기 제 2 전압 생성 회로(120)를 주기적으로 인에이블 시켜 상기 기준전압(VREF)이 누설 및/또는 노이즈 영향에 대해 안정적인 레벨 유지가 가능하도록 하는 신호일 수 있다. 예를 들어, 상기 주기 신호(PS)는 상기 카운터 제어 신호(OSC)와 카운터 분주 신호(OSC_2)를 조합하면 4주기로 복원하는 주기 신호(PS)를 생성할 수 있고, 상기 카운터 제어 신호(OSC)와 카운터 분주 신호(OSC_2) 및 카운터 분주 신호(OSC_4)를 조합하면 8주기로 복원하는 주기 신호(PS)를 생성할 수 있으며, 상기 카운터 제어 신호(OSC)와 카운터 분주 신호(OSC_2)와 카운터 분주 신호(OSC_4) 및 카운터 분주 신호(OSC_8)를 조합하면 16주기로 복원하는 상기 주기 신호(PS)를 생성할 수 있다. 큰 주기를 갖는 상기 주기 신호(PS)일수록 상기 제 2 동작 모드(power down mode) 구간에서 상기 제 2 전압 생성 회로(120)를 구동하는 시간이 줄어들 수 있다.
도 5는 본 발명의 실시예에 따른 전압 제어 신호 생성 회로(220)의 구성을 보여주는 도면이다.
상기 전압 제어 신호 생성 회로(220)는 상기 파워다운 신호(PD)와 상기 주기 신호(PS)를 조합하여 상기 제 2 전압 선택 신호(SEL2<1:n>)와 전압 제어 신호(PD_CTR)를 생성할 수 있다. 상기 전압 생성 회로(100)에서 상기 제 1 동작 모드 및 제 2 동작 모드 전환 시, 작은 저항값을 갖는 상기 제 2 전압 생성 회로(120)를 인에이블/디스에이블 할 때, 순간적인 레벨 변화를 방지하기 위해 상기 제 1 선택 제어 신호(SEL_CTR)와 상기 전압 제어 신호(PD_CTR)의 인에이블/디스에이블 타이밍을 제어할 수 있다. 예를 들어, 상기 제 1 동작 모드에서 상기 제 2 동작 모드로 전환 시, 상기 제 2 전압 선택 신호(SEL2<1:n>)를 먼저 디스에이블 다음 상기 전압 제어 신호(PD_CTR)를 디스에이블 하고, 상기 제 2 동작 모드에서 상기 제 1 동작 모드로 전환 시, 상기 전압 제어 신호(PD_CTR)를 인에이블 한 다음 상기 제 2 전압 선택 신호(SEL<1:n>)를 인에이블 되도록 구성할 수 있다.
도 5를 참조하면, 상기 전압 제어 신호 생성 회로(220)는 선택 제어 신호 생성 회로(141), 선택 제어 신호 지연 회로(142), 제어 신호 생성 회로(143) 및 제 2 전압 선택 신호 생성 회로(144)를 포함할 수 있다.
상기 선택 제어 신호 생성 회로(141)는 상기 파워다운 신호(PD) 및 주기 신호(PS)를 수신하고, 상기 파워다운 신호(PD)에 동기하여 일정한 펄스폭을 갖는 선택 제어 신호(SEL_PRE)를 생성할 수 있다. 상기 선택 제어 신호 생성 회로(141)는 제 1 인버터(141-1), 제 1 낸드 게이트(141-2) 및 제 2 인버터(141-3)를 포함할 수 있다. 상기 제 1 인버터(141-1)는 상기 주기 신호(PS)를 수신하고, 상기 주기 신호(PS)를 반전시켜 상기 제 1 낸드게이트(141-2)로 전송할 수 있다. 상기 제 1 낸드 게이트(141-2)는 상기 파워다운 신호(PD) 및 상기 반전된 상기 주기 신호(PS)를 수신하고, 낸드 연산을 수행할 수 있다. 상기 제 2 인버터(141-3)는 상기 제 1 낸드 게이트(141-2)의 출력을 수신하고, 상기 제 1 낸드 게이트(141-2)의 출력을 반전시켜 상기 선택 제어 신호(SEL_PRE)를 생성할 수 있다.
상기 선택 제어 신호 지연 회로(142)는 상기 선택 제어 신호(SEL_PRE)를 수신하고, 상기 선택 제어 신호(SEL_PRE)를 지연시킨 선택 제어 지연 신호(SEL_PRE_D)를 낸드 연산하여 상기 주기 신호(PS)에 동기하여 일정한 펄스폭을 갖는 제 1 선택 제어 신호(SEL_CTR)를 생성할 수 있다.
상기 선택 제어 신호 지연 회로(142)는 제 1 지연 회로(142-1) 및 제 2 낸드 게이트(142-2)를 포함할 수 있다. 상기 제 1 지연 회로(142-1)는 상기 선택 제어 신호(SEL_PRE)를 수신하고 지연시켜 선택 제어 지연 신호(SEL_PRE_D)를 생성할 수 있다. 상기 제 2 낸드 게이트(142-2)는 상기 선택 제어 지연 신호(SEL_PRE_D) 및 선택 제어 신호(SEL_PRE)를 수신하고 낸드 연산하여 제 1 선택 제어 신호(SEL_CTR)를 생성할 수 있다. 상기 제 1 선택 제어 신호(SEL_CTR)는 상기 주기 신호(PS)에 동기하여 상기 주기 신호(PS)보다 넓은 펄스폭을 갖는 신호일 수 있다.
상기 제어 신호 생성 회로(143)는 상기 선택 제어 신호(SEL_PRE) 및 상기 선택 제어 지연 신호(SEL_PRE_D)에 동기하여 일정한 펄스 폭을 갖고, 바람직하게는 상기 제 1 선택 제어 신호(SEL_CTR)의 펄스폭 내에 포함되는 펄스폭을 갖는 전압 제어 신호(PD_CTR)를 생성할 수 있다. 상기 제어 신호 생성 회로(143)는 상기 선택 제어 신호(SEL_PRE)가 로우 로직 레벨일 때, 상기 선택 제어 지연 신호(SEL_PRE_D)가 로우 로직 레벨이면, 상기 전압 제어 신호(PD_CTR)가 하이 로직 레벨로 인에이블 될 수 있다.
상기 제어 신호 생성 회로(143)는 제 1 노어 게이트(143-1) 및 제 2 지연 회로(143-2)를 포함할 수 있다. 상기 제 1 노어 게이트(143-1)는 상기 선택 제어 신호(SEL_PRE) 및 상기 선택 제어 지연 신호(SEL_PRE_D)를 수신하고 노어 연산하여 상기 제 2 지연 회로(143-2)로 전송할 수 있다. 상기 제 2 지연 회로(143-2)는 상기 제 1 노어 게이트(143-1)의 출력을 수신하고 지연시켜 상기 전압 제어 신호(PD_CTR)를 생성할 수 있다. 상기 전압 제어 신호(PD_CTR)는 상기 제 2 전압 생성 회로(120)를 인에이블 시킬 수 있는 신호일 수 있다. 예를 들어, 상기 전압 제어 신호(PD_CTR)가 하이 로직 레벨일 때, 상기 제 2 전압 생성 회로(120)는 인에이블 되고, 상기 전압 제어 신호(PD_CTR)가 로우 로직 레벨일 때, 상기 제 2 전압 생성 회로(120)는 디스에이블 될 수 있다.
상기 제 2 전압 선택 신호 생성 회로(144)는 상기 제 1 전압 선택 신호(SEL<1:n>)를 수신하고, 상기 제 1 선택 제어 신호(SEL_CTR)에 동기하여 상기 제 2 전압 선택 신호(SEL2<1:n>)를 생성할 수 있다. 상기 제 2 전압 선택 신호(SEL2<1:n>)는 상기 복수의 예비 기준전압들(SPvref1 ~ SPvrefn) 중 하나를 선택할 수 있는 신호일 수 있다.
상기 제 2 전압 선택 신호 생성 회로(144)는 앤드 게이트(144-1)를 포함할 수 있다. 상기 앤드 게이트(144-1)는 상기 제 1 전압 선택 신호(SEL<1:n>) 및 상기 제 1 선택 제어 신호(SEL_CTR)를 수신하고, 앤드 연산하여 제 2 전압 선택 신호(SEL2<1:n>)를 생성할 수 있다.
도 6은 본 발명의 실시예에 따른 기준전압 생성 장치(10)의 동작을 보여주는 타이밍도이다. 이하 도 1 내지 도 5를 참고하여 도 6을 설명한다.
도 6을 참조하면, 상기 기준전압 생성 장치(10)가 상기 제 1 동작 모드(normal mode)일 경우, 상기 전압 제어 회로(200)는 주기 신호 생성 회로(210) 및 전압 제어 신호 생성 회로(220)를 통해 카운터 제어 신호(OSC)를 수신하고 분주하여 주기 신호(PS)를 생성할 수 있다. 상기 주기 신호 생성 회로(210)는 발진기(oscillator)(미도시)를 통해 생성된 상기 카운터 제어 신호(OSC)를 수신하고, 상기 카운터 제어 신호(OSC)를 분주하고 조합하여 다양한 주기를 갖는 상기 주기 신호(PS)를 생성할 수 있다.
상기 전압 제어 신호 생성 회로(220)는 상기 주기 신호 생성 회로(210)를 통해 생성된 상기 주기 신호(PS)와 파워다운 신호(PD) 및 제 1 전압 선택 신호(SEL<1:n>)를 수신하고, 상기 전압 제어 신호(PD_CTR) 및 상기 제 2 전압 선택 신호(SEL2<1:n>)를 생성할 수 있다.
또한, 상기 기준전압 생성 장치(10)가 상기 제 1 동작 모드(normal mode)일 경우, 상기 제 1 전압 생성 회로(110)를 계속해서 인에이블 시킬 수 있다. 상기 제 1 전압 생성 회로(110)는 전원전압(VDD)을 인가받아 적어도 하나 이상의 예비기준전압들(LPvref1 ~ LPvrefn)을 생성할 수 있다. 상기 제 1 전압 생성 회로(110)는 상기 제 2 전압 생성 회로(120)의 저항값보다 큰 저항값을 갖는 복수의 저항을 통해 복수의 예비 기준전압들(LPvref1 ~ LPvrefn)을 생성하고, 상기 SEL<1:n>에 기초하여 그 중 하나를 선택하고, 기준전압(VREF)으로 출력할 수 있다.
상기 기준전압 생성 장치(10)가 제 1 동작 모드일 때, 상기 파워다운 신호(PD)는 로우 로직 레벨일 수 있다. 상기 파워다운 신호(PD)가 로우 로직 레벨일 때, 상기 전압 제어 신호(PD_CTR)는 하이 로직 레벨로 상기 제 2 전압 생성 회로(120)를 계속해서 인에이블 시킬 수 있다. 상기 제 2 전압 생성 회로(120)가 인에이블 되면, 상기 제 2 전압 생성 회로(120)는 전원전압(VDD)을 인가받아 적어도 하나 이상의 예비 기준전압들(SPvref1 ~ SPvrefn)을 생성할 수 있다. 상기 제 2 전압 생성 회로(120)는 상기 제 1 전압 생성 회로(110)의 저항값보다 작은 저항값을 갖는 복수의 저항을 통해 복수의 예비 기준전압들(SPvref1 ~ SPvrefn)을 생성하고, 상기 제 2 전압 선택 신호(SEL2<1:n>)에 기초하여 그 중 하나를 선택하고, 기준전압(VREF)으로 출력할 수 있다.
상기 기준전압 생성 장치(10)가 상기 제 2 동작 모드(power down mode)일 경우, 상기 기준전압 생성 장치(10)는 상기 전압 제어 회로(200)를 통해 상기 제 2 전압 생성 회로(120)를 주기적으로 인에이블 시킬 수 있도록 상기 전압 제어 신호(PD_CTR)를 생성할 수 있고, 상기 제 2 전압 생성 회로(120)를 인에이블 하거나 디스에이블 할 때 상기 전압 제어 신호(PD_CTR) 및 제 2 전압 선택 신호(SEL2<1:n>)의 인에이블/디스에이블 타이밍을 제어할 수 있다.
상기 전압 제어 회로(200)는 주기 신호 생성 회로(210) 및 전압 제어 신호 생성 회로(220)를 통해 카운터 제어 신호(OSC)를 수신하고, 분주하여 주기 신호(PS)를 생성할 수 있다. 상기 주기 신호 생성 회로(210)는 발진기(oscillator)(미도시)를 통해 생성된 상기 카운터 제어 신호(OSC)를 수신하고, 복수개의 카운터(COUNTER1 ~ COUNTERn)를 통해 상기 카운터 제어 신호(OSC)를 분주하고 조합하여 다양한 주기를 갖는 상기 주기 신호(PS)를 생성할 수 있다.
상기 전압 제어 신호 생성 회로(220)는 상기 주기 신호 생성 회로(210)를 통해 생성된 상기 주기 신호(PS)와 파워다운 신호(PD) 및 제 1 전압 선택 신호(SEL<1:n>)를 수신하고, 상기 전압 제어 신호(PD_CTR) 및 상기 제 2 전압 선택 신호(SEL2<1:n>)를 생성할 수 있다.
상기 기준전압 생성 장치(10)는 상기 제 2 동작 모드(power down mode)시 상기 제 1 전압 생성 회로(110)를 계속해서 인에이블 시킬 수 있다. 상기 제 1 전압 생성 회로(110)는 전원전압(VDD)을 인가받아 적어도 하나 이상의 예비기준전압들(LPvref1 ~ LPvrefn)을 생성할 수 있다. 상기 제 1 전압 생성 회로(110)는 상기 제 2 전압 생성 회로(120)의 저항값보다 큰 저항값을 갖는 복수의 저항을 통해 복수의 예비 기준전압들(LPvref1 ~ LPvrefn)을 생성하고, 상기 SEL<1:n>에 기초하여 그 중 하나를 선택하고, 기준전압(VREF)으로 출력할 수 있다.
상기 제 2 동작 모드일 때, 상기 파워다운 신호(PD)는 하이 로직 레벨일 수 있다. 상기 파워다운 신호(PD)가 하이 로직 레벨이고, 상기 주기 신호(PS)가 하이 로직 레벨일 때, 상기 전압 제어 신호(PD_CTR)는 하이 로직 레벨로 상기 제 2 전압 생성 회로(120)를 주기적으로 인에이블 시킬 수 있다. 상기 제 2 전압 생성 회로(120)가 인에이블 되면, 상기 제 2 전압 생성 회로(120)는 전원전압(VDD)을 인가받아 적어도 하나 이상의 예비기준전압들(SPvref1 ~ SPvrefn)을 생성할 수 있다. 상기 제 2 전압 생성 회로(120)는 상기 제 1 전압 생성 회로(110)의 저항값보다 작은 저항값을 갖는 복수의 저항을 통해 복수의 예비 기준전압들(SPvref1 ~ SPvrefn)을 생성하고, 상기 제 2 전압 선택 신호(SEL2<1:n>)에 기초하여 그 중 하나를 선택하고, 기준전압(VREF)으로 출력할 수 있다.
상기 파워다운 신호(PD)가 하이 로직 레벨 즉, 제 2 동작 모드인 경우, 상기 주기 신호(PS)의 레벨이 로우 로직 레벨에서 하이 로직 레벨로 천이될 때, 상기 제 2 전압 선택 신호(SEL2<1:n>)는 상기 전압 제어 신호(PD_CTR)보다 먼저 하이 로직 레벨로 천이되고, 상기 주기 신호(PS)의 레벨이 하이 로직 레벨에서 로우 로직 레벨로 천이될 때, 상기 제 2 전압 선택 신호(SEL2<1:n>)는 상기 전압 제어 신호(PD_CTR)보다 늦게 로우 로직 레벨로 천이될 수 있다. 예를 들어, 상기 제 1 동작 모드에서 상기 제 2 동작 모드로 전환 시, 상기 제 2 전압 선택 신호(SEL2<1:n>)를 먼저 인에이블 한 다음, 상기 전압 제어 신호(PD_CTR)를 인에이블 하고, 상기 전압 제어 신호(PD_CTR)를 먼저 디스에이블 한 다음, 상기 제 2 전압 선택 신호(SEL<1:n>)를 디스에이블 하도록 구성할 수 있다. 단, 상기 제 2 전압 선택 신호(SEL2<1:n>)의 펄스에 포함 되도록 상기 전압 제어 신호(PD_CTR)의 펄스 폭을 좁게 생성하는 것은 상기 제 2 전압 생성 회로(120)가 상기 기준 전압(VREF)을 생성하는데 불필요한 전력 소모를 줄일 수 있는 하나의 기술적 특징이나, 이에 한정하는 것은 아니다.
전술한 바와 같이, 상기 기준 전압 생성 장치(10)는 상기 제 2 동작 모드에서 상기 파워다운 신호(PD) 및 상기 주기 신호(PS)에 동기하여 상기 전압 제어 신호(PD_CTR) 및 상기 제 2 전압 선택 신호(SEL<1:n>)를 생성하고, 상기 전압 제어 신호(PD_CTR)가 인에이블 되었을 때, 상기 제 2 전압 생성 회로(120)를 주기적으로 인에이블 할 수 있다. 이 때, 상기 제 2 전압 생성 회로(120)는 상기 기준전압(VREF)을 생성하여 상기 기준 전압 생성 장치(10)가 파워다운 모드, 즉 제 2 동작 모드일 때 발생하는 누설(leakage)을 보상할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해 해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위, 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (16)

  1. 직렬로 연결된 복수의 저항을 통해 전원전압을 분배하여 기준전압을 생성하는 제 1 전압 생성 회로;
    직렬로 연결된 복수의 저항을 통해 상기 전원전압을 분배하여 상기 기준전압을 생성하는 제 2 전압 생성 회로; 및
    제 1 동작 모드에서 상기 제 2 전압 생성 회로를 계속해서 인에이블 시키고, 제 2 동작 모드에서 상기 제 2 전압 생성 회로를 주기적으로 인에이블 시키는 전압 제어 회로를 포함하는 기준전압 생성 장치.
  2. 제 1 항에 있어서,
    상기 제 1 전압 생성 회로는 상기 제 2 전압 생성 회로의 저항값보다 큰 저항값을 갖는 복수의 저항을 통해 복수의 예비 기준전압들을 생성하고, 그 중 하나를 선택하여 상기 기준전압으로 출력하는 멀티플렉서를 포함하는 기준전압 생성 장치.
  3. 제 1 항에 있어서,
    상기 제 2 전압 생성 회로는 상기 제 1 전압 생성 회로의 저항값보다 작은 저항값을 갖는 복수의 저항을 통해 복수의 예비 기준전압들을 생성하고, 그 중 하나를 선택하여 상기 기준전압으로 출력하는 멀티플렉서;
    상기 제 2 전압 생성 회로에 구비된 상기 복수의 저항의 일단에 연결되고, 전압 제어 신호에 기초하여 상기 제 2 전압 생성 회로를 인에이블 시키는 제 1 스위치; 및
    상기 제 2 전압 생성 회로에 구비된 상기 복수의 저항의 타단에 연결되고, 상기 전압 제어 신호에 기초하여 상기 제 2 전압 생성 회로를 인에이블 시키는 제 2 스위치를 포함하는 기준전압 생성 장치.
  4. 제 1 항에 있어서,
    상기 전압 제어 회로는 주기 신호를 생성하는 주기 신호 생성 회로; 및
    상기 주기 신호 및 파워다운 신호에 기초하여 상기 제 2 전압 생성 회로를 주기적으로 인에이블 시키기 위한 전압 제어 신호를 생성하는 전압 제어 신호 생성 회로를 포함하는 기준전압 생성 장치.
  5. 제 4 항에 있어서,
    상기 주기 신호 생성 회로는 카운터 제어 신호를 수신하고, 상기 카운터 제어 신호를 분주하고, 조합하여 상기 주기 신호를 생성하는 복수개의 카운터를 포함하는 기준전압 생성 장치.
  6. 제 4 항에 있어서,
    상기 전압 제어 신호 생성 회로는 상기 주기 신호, 상기 파워다운 신호 및 제 1 전압 선택 신호에 기초하여 제 2 전압 선택 신호를 추가로 생성하는 기준전압 생성 장치.
  7. 제 4 항에 있어서,
    상기 전압 제어 신호 생성 회로는 상기 파워다운 신호 및 상기 주기 신호를 수신하고, 상기 파워다운 신호에 동기하여 일정한 펄스폭을 갖는 선택 제어 신호를 생성하는 선택 제어 신호 생성 회로;
    상기 선택 제어 신호를 수신하고, 상기 선택 제어 신호를 지연시킨, 선택 제어 지연 신호를 상기 주기 신호 및 상기 선택 제어 신호에 기초하여 제 1 선택 제어 신호를 생성하는 선택 제어 신호 지연 회로;
    상기 선택 제어 신호 및 상기 선택 제어 지연 신호에 기초하여 상기 전압 제어 신호를 생성하는 제어 신호 생성 회로; 및
    제 1 전압 선택 신호를 수신하고, 상기 제 1 선택 제어 신호에 동기하여 제 2 전압 선택 신호를 생성하는 제 2 전압 선택 신호 생성 회로를 포함하는 기준전압 생성 장치.
  8. 제 7 항에 있어서,
    상기 제어 신호 생성 회로는 상기 제 2 전압 선택 신호의 펄스폭 내에 포함되는 펄스폭을 갖는 상기 전압 제어 신호를 생성하는 기준전압 생성 장치.
  9. 제 1 동작 모드 및 제 2 동작 모드에서 계속해서 인에이블 되고, 제 1 전압 선택 신호에 기초하여 복수의 제 1 예비 기준전압들 중 하나를 기준전압으로 제공하는 제 1 전압 생성 회로;
    상기 제 1 동작 모드에서 계속해서 인에이블 되고, 상기 제 2 동작 모드에서 주기적으로 인에이블 되는 전압 제어 신호 및 제 2 전압 선택 신호에 기초하여 복수의 제 2 예비 기준전압들 중 하나를 상기 기준전압으로 제공하는 제 2 전압 생성 회로; 및
    상기 전압 제어 신호 및 상기 제 2 전압 선택 신호를 생성하는 전압 제어 회로를 포함하는 기준전압 생성 장치.
  10. 제 9 항에 있어서,
    상기 제 1 전압 생성 회로는 상기 제 2 전압 생성 회로의 저항값보다 큰 저항값을 갖는 복수의 저항을 통해 상기 복수의 제 1 예비 기준전압들을 생성하고, 상기 제 1 전압 선택 신호에 기초하여 상기 복수의 제 1 예비 기준전압들 중 하나를 선택하여 상기 기준전압으로 출력하는 멀티플렉서를 포함하는 기준전압 생성 장치.
  11. 제 9 항에 있어서,
    상기 제 2 전압 생성 회로는 상기 제 1 전압 생성 회로의 저항값보다 작은 저항값을 갖는 복수의 저항을 통해 복수의 제 2 예비 기준전압들을 생성하고, 상기 제 2 전압 선택 신호에 기초하여 상기 복수의 제 2 예비 기준전압들 중 하나를 선택하여 상기 기준전압으로 출력하는 멀티플렉서;
    상기 전압 제어 신호에 기초하여 상기 제 2 전압 생성 회로를 인에이블 시키는 제 1 스위치; 및
    상기 전압 제어 신호에 기초하여 상기 제 2 전압 생성 회로를 인에이블 시키는 제 2 스위치를 포함하는 기준전압 생성 장치.
  12. 제 9 항에 있어서,
    상기 전압 제어 회로는 주기 신호를 생성하는 주기 신호 생성 회로; 및
    상기 주기 신호 및 파워다운 신호에 기초하여 상기 전압 제어 신호를 생성하는 전압 제어 신호 생성 회로를 포함하는 기준전압 생성 장치.
  13. 제 12 항에 있어서,
    상기 주기 신호 생성 회로는 카운터 제어 신호를 수신하고, 상기 카운터 제어 신호를 분주하고, 조합하여 상기 주기 신호를 생성하는 복수개의 카운터를 포함하는 기준전압 생성 장치.
  14. 제 12 항에 있어서,
    상기 전압 제어 신호 생성 회로는 상기 주기 신호 및 상기 파워다운 신호에 기초하여 상기 전압 제어 신호를 주기적으로 인에이블 시킬 수 있는 상기 전압 제어 신호 및 제 2 전압 선택 신호를 생성하는 기준전압 생성 장치.
  15. 제 12 항에 있어서,
    상기 전압 제어 신호 생성 회로는 상기 파워다운 신호 및 상기 주기 신호를 수신하고, 상기 파워다운 신호에 동기하여 일정한 펄스폭을 갖는 선택 제어 신호를 생성하는 선택 제어 신호 생성 회로;
    상기 선택 제어 신호를 수신하고, 상기 선택 제어 신호를 지연시킨, 선택 제어 지연 신호를 상기 주기 신호 및 상기 선택 제어 신호에 기초하여 제 1 선택 제어 신호를 생성하는 선택 제어 신호 지연 회로;
    상기 선택 제어 신호 및 상기 선택 제어 지연 신호에 기초하여 상기 전압 제어 신호를 생성하는 제어 신호 생성 회로; 및
    상기 제 1 전압 선택 신호를 수신하고, 상기 제 1 선택 제어 신호에 동기하여 상기 제 2 전압 선택 신호를 생성하는 제 2 전압 선택 신호 생성 회로를 포함하는 기준전압 생성 장치.
  16. 제 15 항에 있어서,
    상기 제어 신호 생성 회로는 상기 제 2 전압 선택 신호의 펄스폭 내에 포함되는 펄스폭을 갖는 상기 전압 제어 신호를 생성하는 기준전압 생성 장치.
KR1020220073458A 2022-06-16 2022-06-16 기준전압 생성 장치 KR20230172819A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220073458A KR20230172819A (ko) 2022-06-16 2022-06-16 기준전압 생성 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220073458A KR20230172819A (ko) 2022-06-16 2022-06-16 기준전압 생성 장치

Publications (1)

Publication Number Publication Date
KR20230172819A true KR20230172819A (ko) 2023-12-26

Family

ID=89320482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220073458A KR20230172819A (ko) 2022-06-16 2022-06-16 기준전압 생성 장치

Country Status (1)

Country Link
KR (1) KR20230172819A (ko)

Similar Documents

Publication Publication Date Title
US7405607B2 (en) Clock generation circuit capable of setting or controlling duty ratio of clock signal and system including clock generation circuit
KR100680441B1 (ko) 안정적인 승압 전압을 발생하는 승압 전압 발생기
US20060097769A1 (en) Level shift circuit and semiconductor circuit device including the level shift circuit
JP2009153084A (ja) 可変遅延回路及びその制御方法
US7489174B2 (en) Dynamic flip-flop circuit
KR100724559B1 (ko) 레벨 쉬프터
US8072254B2 (en) Delay cell and phase locked loop using the same
US8421525B2 (en) Semiconductor circuit device
US8988129B2 (en) Level shifter with static precharge circuit
KR20130072085A (ko) 반도체 집적회로의 기준전압 발생회로
KR20230172819A (ko) 기준전압 생성 장치
KR101053543B1 (ko) 클럭 듀티 보정회로
US20200328732A1 (en) Semiconductor device
US20210167771A1 (en) Power-on reset signal generating device
KR20070087371A (ko) 펄스형 플립플롭 및 그의 제어 방법.
KR101183628B1 (ko) 반도체 장치 및 그 동작방법
KR102538717B1 (ko) 전류 소모를 저감하는 저주파 발진 회로
KR20150045566A (ko) Cmos 인버터 회로장치
US11855636B2 (en) Oscillator and clock generation circuit
CN113541606B (zh) 振荡电路以及半导体集成电路
KR100240877B1 (ko) 반도체 장치의 디코더 회로
KR20110047892A (ko) 집적회로 및 그 구동방법
US10666242B1 (en) Circuits and methods for reducing asymmetric aging effects of devices
US9164522B2 (en) Wake up bias circuit and method of using the same
KR100766376B1 (ko) 반도체 메모리의 전압 생성 장치