KR20230172135A - 디스플레이 장치 및 디스플레이 구동 방법 - Google Patents

디스플레이 장치 및 디스플레이 구동 방법 Download PDF

Info

Publication number
KR20230172135A
KR20230172135A KR1020220072573A KR20220072573A KR20230172135A KR 20230172135 A KR20230172135 A KR 20230172135A KR 1020220072573 A KR1020220072573 A KR 1020220072573A KR 20220072573 A KR20220072573 A KR 20220072573A KR 20230172135 A KR20230172135 A KR 20230172135A
Authority
KR
South Korea
Prior art keywords
data
driving
voltage
display device
driving transistor
Prior art date
Application number
KR1020220072573A
Other languages
English (en)
Inventor
박정효
이근우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020220072573A priority Critical patent/KR20230172135A/ko
Priority to US18/204,842 priority patent/US11961452B2/en
Priority to CN202310672034.4A priority patent/CN117238246A/zh
Priority to DE102023115368.4A priority patent/DE102023115368A1/de
Publication of KR20230172135A publication Critical patent/KR20230172135A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Abstract

본 개시의 실시예는 디스플레이 장치 및 디스플레이 구동 방법에 관한 것이다. 본 개시의 디스플레이 장치는 복수의 게이트 라인, 복수의 데이터 라인, 및 구동 트랜지스터를 포함하는 복수의 서브픽셀이 배치된 디스플레이 패널; 상기 복수의 게이트 라인에 스캔 신호를 인가하는 게이트 구동 회로; 영상 데이터를 데이터 전압으로 변환하여, 상기 복수의 데이터 라인에 인가하는 데이터 구동 회로; 및 블랭크 구간 내에서, 실시간 센싱 프로세스를 통해 상기 구동 트랜지스터의 특성값을 보상하고, 상기 구동 트랜지스터를 리셋하기 위한 회복 전압을 기준 주기에 따라 반복적으로 인가하도록 제어하는 타이밍 컨트롤러를 포함할 수 있다.

Description

디스플레이 장치 및 디스플레이 구동 방법{DISPLAY DEVICE AND DISPLAY DRIVING METHOD}
본 개시의 실시예들은 구동 주파수가 변경되는 시점에 나타나는 영상 불량을 줄이고 영상 품질을 개선할 수 있는 디스플레이 장치 및 디스플레이 구동 방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하는 디스플레이 장치에 대한 다양한 요구가 증가하고 있으며, 액정 디스플레이 (Liquid Crystal Display; LCD), 유기 발광 디스플레이 (Organic Light Emitting Diode Display) 등과 같은 다양한 유형의 디스플레이 장치가 활용되고 있다.
이러한 디스플레이 장치 중 유기 발광 디스플레이 장치는 스스로 발광하는 유기 발광 다이오드를 이용함으로써, 응답 속도가 빠르고 명암비, 발광 효율, 휘도 및 시야각 등에서 장점이 존재한다.
이러한 디스플레이 장치는 디스플레이 패널에 배열된 다수의 서브픽셀(Subpixel) 각각에 배치된 발광 소자를 포함하고, 발광 소자에 흐르는 전압 제어를 통해 발광 소자를 발광시킴으로써 각각의 서브픽셀이 나타내는 휘도를 제어하며 이미지를 표시할 수 있다.
이 때, 디스플레이 패널에 정의된 각 서브픽셀에는 발광 소자와 이를 발광하기 위한 구동 트랜지스터가 배치되는데, 디스플레이 패널의 구동 환경에 따라 각 서브픽셀 내 구동 트랜지스터의 문턱 전압(threshold voltage) 또는 이동도(mobility)와 같은 특성값에 편차가 발생할 수 있다. 이로 인해, 서브픽셀 간의 휘도 편차 (휘도 불균일)가 발생하여 영상 품질이 저하될 수 있다.
예를 들어, 디스플레이 장치에 공급되는 영상 데이터는 정지 영상이나 일정한 속도로 가변되는 동영상일 수 있고, 동영상의 경우에도 스포츠 영상이나 영화, 게임 영상과 같이 다양한 유형의 영상에 해당할 수 있다.
이러한 영상 데이터는 그 종류에 따라 포맷이 달라질 수 있기 때문에, 이로 인해 영상 데이터의 종류에 따라 구동 주파수를 가변하는 가변 리프레시 레이트(Variable Refresh Rate; VRR) 모드가 사용될 수 있다.
그러나, 가변 리프레시 레이트 모드를 적용하여 다양한 리프레시 레이트로 서브픽셀을 구동하는 경우, 구동 주파수가 변경되는 시점에 구동 트랜지스터의 특성값에 대한 보상 오류가 발생하고, 이로 인해 영상 품질이 저하되는 문제가 있다.
이에, 본 명세서의 발명자들은 구동 주파수가 변경되는 시점에 나타나는 영상 오류를 줄이고 영상 품질을 개선할 수 있는 디스플레이 장치 및 디스플레이 구동 방법을 발명하였다.
본 개시의 실시예들은 블랭크 구간 내에서 회복 전압을 반복적으로 인가함으로써, 구동 주파수의 변경 시점에 나타나는 영상 오류를 줄이고 영상 품질을 개선할 수 있는 디스플레이 장치 및 디스플레이 구동 방법을 제공할 수 있다.
또한, 본 개시의 실시예들은 구동 트랜지스터의 동작 특성을 반영하여 블랭크 구간에 반복적으로 인가되는 회복 전압의 기준 주기를 결정함으로써, 구동 주파수의 변경 시점에 나타나는 영상 오류를 줄이고 영상 품질을 개선할 수 있는 디스플레이 장치 및 디스플레이 구동 방법을 제공할 수 있다.
또한, 본 개시의 실시예들은 데이터 인에이블 신호가 디스플레이 패널에 전달되는 지연 시간을 고려하여 회복 전압을 인가함으로써, 구동 주파수의 변경 시점에 나타나는 영상 오류를 줄이고 영상 품질을 개선할 수 있는 디스플레이 장치 및 디스플레이 구동 방법을 제공할 수 있다.
본 개시의 실시예들은 복수의 게이트 라인, 복수의 데이터 라인, 및 구동 트랜지스터를 포함하는 복수의 서브픽셀이 배치된 디스플레이 패널과, 복수의 게이트 라인에 스캔 신호를 인가하는 게이트 구동 회로와, 영상 데이터를 데이터 전압으로 변환하여, 복수의 데이터 라인에 인가하는 데이터 구동 회로와, 블랭크 구간 내에서, 실시간 센싱 프로세스를 통해 구동 트랜지스터의 특성값을 보상하고, 구동 트랜지스터를 리셋하기 위한 회복 전압을 기준 주기에 따라 반복적으로 인가하도록 제어하는 타이밍 컨트롤러를 포함하는 디스플레이 장치를 제공할 수 있다.
본 개시의 실시예들은 복수의 게이트 라인, 복수의 데이터 라인, 및 구동 트랜지스터를 포함하는 복수의 서브픽셀이 배치된 디스플레이 패널과, 복수의 게이트 라인에 스캔 신호를 인가하는 게이트 구동 회로와, 영상 데이터를 데이터 전압으로 변환하여 복수의 데이터 라인에 인가하는 데이터 구동 회로를 포함하는 디스플레이 장치의 구동 방법에 있어서, 구동 트랜지스터를 리셋하기 위한 회복 전압의 기준 주기를 결정하는 단계와, 디스플레이 패널에 영상을 표시하는 단계와, 블랭크 구간에 구동 트랜지스터의 특성값을 보상하는 단계와, 블랭크 구간에 기준 주기의 간격으로 상기 회복 전압을 반복적으로 인가하는 단계를 포함하는 디스플레이 구동 방법을 제공할 수 있다.
본 개시의 실시예들에 의하면, 구동 주파수가 변경되는 시점에 나타나는 영상 오류를 줄이고 영상 품질을 개선할 수 있는 디스플레이 장치 및 디스플레이 구동 방법을 제공할 수 있다.
또한, 본 개시의 실시예들에 의하면, 블랭크 구간 내에서 회복 전압을 반복적으로 인가함으로써, 구동 주파수의 변경 시점에 나타나는 영상 오류를 줄이고 영상 품질을 개선할 수 있는 디스플레이 장치 및 디스플레이 구동 방법을 제공할 수 있다.
또한, 본 개시의 실시예들에 의하면, 구동 트랜지스터의 동작 특성을 반영하여 블랭크 구간에 인가되는 회복 전압의 기준 주기를 결정함으로써, 구동 주파수의 변경 시점에 나타나는 영상 오류를 줄이고 영상 품질을 개선할 수 있는 디스플레이 장치 및 디스플레이 구동 방법을 제공할 수 있다.
또한, 본 개시의 실시예들에 의하면, 데이터 인에이블 신호가 디스플레이 패널에 전달되는 지연 시간을 고려하여 회복 전압을 인가함으로써, 구동 주파수의 변경 시점에 나타나는 영상 오류를 줄이고 영상 품질을 개선할 수 있는 디스플레이 장치 및 디스플레이 구동 방법을 제공할 수 있다.
도 1은 본 개시의 실시예들에 따른 디스플레이 장치를 개략적으로 나타낸 도면이다.
도 2는 본 개시의 실시예들에 따른 디스플레이 장치의 시스템 예시도이다.
도 3은 본 개시의 실시예들에 따른 디스플레이 장치에서 서브픽셀을 구성하는 회로의 예시 도면이다.
도 4는 본 개시의 실시예들에 따른 디스플레이 장치에서 구동 트랜지스터의 특성값을 센싱하는 예시적인 회로 구조를 나타낸 도면이다.
도 5는 본 개시의 실시예들에 따른 디스플레이 장치에서, 구동 트랜지스터의 특성값 중에서 문턱 전압 센싱을 위한 구동 타이밍 다이어그램을 나타낸 도면이다.
도 6은 본 개시의 실시예들에 따른 디스플레이 장치에서, 구동 트랜지스터의 특성값 중에서 이동도 센싱을 위한 구동 타이밍 다이어그램을 나타낸 도면이다.
도 7은 본 개시의 실시예들에 따른 디스플레이 장치에 있어서, 구동 트랜지스터의 이동도 센싱 구간 이후에 회복 구간이 더 포함되는 경우에 대한 신호 타이밍 다이어그램을 예시로 나타낸 도면이다.
도 8은 본 개시의 실시예들에 따른 디스플레이 장치에서, 영상 데이터의 종류에 따라 디폴트 모드 및 가변 리프레시 레이트 모드가 전환되는 개념을 예시로 나타낸 도면이다.
도 9는 본 개시의 실시예들에 따른 디스플레이 장치에서, 구동 주파수에 따라 수직 블랭크 구간이 변경되는 가변 리프레시 레이트 모드에서의 신호 파형을 예시로 나타낸 도면이다.
도 10은 본 개시의 실시예들에 따른 디스플레이 장치에서, 구동 주파수의 변경에 따라 디스플레이 패널에 적용되는 회복 전압을 예시로 나타낸 도면이다.
도 11은 본 개시의 실시예들에 따른 디스플레이 장치에서, 수직 블랭크 구간에 회복 전압을 반복해서 인가하는 경우를 예시로 나타낸 도면이다.
도 12는 본 개시의 실시예들에 따른 디스플레이 장치에서, 수직 블랭크 구간에 반복적으로 인가되는 회복 전압의 기준 주기를 예시로 나타낸 도면이다.
도 13은 본 개시의 실시예들에 따른 디스플레이 장치에서 소스 출력 인에이블 신호를 생성하는 회로의 블록도를 예시로 나타낸 도면이다.
도 14는 본 개시의 실시예들에 따른 디스플레이 장치에서 소스 출력 인에이블 신호가 생성되는 신호 흐름도를 예시로 나타낸 도면이다.
도 15는 본 개시의 실시예들에 따른 디스플레이 장치에서, 데이터 인에이블 신호와 소스 출력 인에이블 신호의 지연 시간을 고려하여 회복 전압을 인가하는 신호 흐름도를 예시로 나타낸 도면이다.
도 16은 본 개시의 실시예들에 따른 디스플레이 구동 방법의 흐름도를 예시로 나타낸 도면이다.
이하, 본 개시의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 개시를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 개시의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 개시의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.
구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.
구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.
이하, 첨부된 도면을 참조하여 본 개시의 다양한 실시예들을 상세히 설명한다.
도 1은 본 개시의 실시예들에 따른 디스플레이 장치를 개략적으로 나타낸 도면이다.
도 1을 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 복수의 게이트 라인(GL)과 데이터 라인(DL)이 연결되고, 복수의 서브픽셀(SP)이 매트릭스 형태로 배열된 디스플레이 패널(110), 복수의 게이트 라인(GL)에 신호를 제공하는 게이트 구동 회로(120), 복수의 데이터 라인(DL)을 통해 데이터 전압을 공급하는 데이터 구동 회로(130), 및 게이트 구동 회로(120)와 데이터 구동 회로(130)를 제어하는 타이밍 컨트롤러(140)를 포함할 수 있다.
디스플레이 패널(110)은 복수의 게이트 라인(GL)을 통해 게이트 구동 회로(120)에서 전달되는 스캔 신호와 복수의 데이터 라인(DL)을 통해 데이터 구동 회로(130)에서 전달되는 데이터 전압을 기반으로 영상을 표시한다.
액정 디스플레이의 경우, 디스플레이 패널(110)은 두 장의 기판 사이에 형성된 액정층을 포함하며, TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 공지된 어떠한 모드로도 동작될 수 있을 것이다. 반면, 유기 발광 디스플레이의 경우, 디스플레이 패널(110)은 전면 발광(Top Emission) 방식, 배면 발광(Bottom Emission) 방식 또는 양면 발광(Dual Emission) 방식 등으로 구현될 수 있을 것이다.
디스플레이 패널(110)은 복수의 픽셀이 매트릭스 형태로 배열될 수 있으며, 각 픽셀은 서로 다른 컬러의 서브픽셀(SP), 예를 들어 화이트 서브픽셀, 레드 서브픽셀, 그린 서브픽셀, 및 블루 서브픽셀로 이루어지며, 각 서브픽셀(SP)은 복수의 데이터 라인(DL)과 복수의 게이트 라인(GL)에 의해 정의될 수 있다.
하나의 서브픽셀(SP)은 하나의 데이터 라인(DL)과 하나의 게이트 라인(GL)에 의해 형성된 영역에 배치된 박막 트랜지스터(Thin Film Transistor, TFT), 데이터 전압에 따라 발광하는 발광 다이오드와 같은 발광 소자, 발광 소자에 전기적으로 연결되어 전압을 유지시키기 위한 스토리지 커패시터(Storage Capacitor) 등을 포함할 수 있다.
예를 들어, 2,160 X 3,840 의 해상도를 가지는 디스플레이 장치(100)가 화이트(W), 레드(R), 그린(G), 블루(B)의 4개 서브픽셀(SP)로 이루어지는 경우, 2,160 개의 게이트 라인(GL)과 4개의 서브픽셀(WRGB)에 각각 연결되는 3,840 개의 데이터 라인(DL)에 의해, 모두 3,840 X 4 = 15,360 개의 데이터 라인(DL)이 구비될 수 있으며, 이들 게이트 라인(GL)과 데이터 라인(DL)에 의해 형성된 영역에 각각 서브픽셀(SP)이 배치될 것이다.
게이트 구동 회로(120)는 타이밍 컨트롤러(140)에 의해 제어되는데, 디스플레이 패널(110)에 배치된 복수의 게이트 라인(GL)으로 스캔 신호를 순차적으로 출력함으로써 복수의 서브픽셀(SP)에 대한 구동 타이밍을 제어한다.
2,160 X 3,840 의 해상도를 가지는 디스플레이 장치(100)에서, 2,160 개의 게이트 라인(GL)에 대하여 제 1 게이트 라인으로부터 제 2,160 게이트 라인까지 순차적으로 스캔 신호를 출력하는 경우를 2,160상(2,160 phase) 구동이라 할 수 있다. 또는, 제 1 게이트 라인으로부터 제 4 게이트 라인까지 순차적으로 스캔 신호를 출력한 다음, 제 5 게이트 라인으로부터 제 8 게이트 라인까지 스캔 신호를 순차적으로 출력하는 경우와 같이, 4개의 게이트 라인(GL)을 단위로 순차적으로 스캔 신호를 출력하는 경우를 4상 구동이라고 한다. 즉, N개의 게이트 라인(GL) 마다 순차적으로 스캔 신호를 출력하는 경우를 N상 구동이라고 할 수 있다.
이 때, 게이트 구동 회로(120)는 하나 이상의 게이트 구동 집적 회로(Gate Driving Integrated Circuit; GDIC)를 포함할 수 있으며, 구동 방식에 따라 디스플레이 패널(110)의 일 측에만 위치할 수도 있고 양 측에 위치할 수도 있다. 또는, 게이트 구동 회로(120)가 디스플레이 패널(110)의 베젤(Bezel) 영역에 직접 형성된 GIP(Gate In Panel) 형태로 구현될 수도 있다.
데이터 구동 회로(130)는 타이밍 컨트롤러(140)로부터 디지털 영상 데이터(DATA)를 수신하고, 수신된 디지털 영상 데이터(DATA)를 아날로그 형태의 데이터 전압으로 변환한다. 그런 다음, 게이트 라인(GL)을 통해 스캔 신호가 인가되는 타이밍에 맞춰 데이터 전압을 각각의 데이터 라인(DL)으로 출력함으로써, 데이터 라인(DL)에 연결된 각 서브픽셀(SP)은 데이터 전압에 해당하는 밝기의 발광 신호를 디스플레이 한다.
마찬가지로, 데이터 구동 회로(130)는 하나 이상의 소스 구동 집적 회로(Source Driving Integrated Circuit; SDIC)를 포함할 수 있으며, 소스 구동 집적 회로(SDIC)는 TAB (Tape Automated Bonding) 방식 또는 COG (Chip On Glass) 방식으로 디스플레이 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나 디스플레이 패널(110) 상에 직접 배치될 수 있다.
경우에 따라서, 각 소스 구동 집적 회로(SDIC)는 디스플레이 패널(110)에 집적화되어 배치될 수도 있다. 또한, 각 소스 구동 집적 회로(SDIC)는 COF (Chip On Film) 방식으로 구현될 수 있으며, 이 경우에, 각 소스 구동 집적 회로(SDIC)는 회로 필름 상에 실장 되어, 회로 필름을 통해 디스플레이 패널(110)의 데이터 라인(DL)과 전기적으로 연결될 수 있다.
타이밍 컨트롤러(140)는 게이트 구동 회로(120)와 데이터 구동 회로(130)에 여러 가지 제어 신호를 공급하며, 게이트 구동 회로(120)와 데이터 구동 회로(130)의 동작을 제어한다. 즉, 타이밍 컨트롤러(140)는 각 프레임에서 구현하는 타이밍에 따라 게이트 구동 회로(120)가 스캔 신호를 출력하도록 제어하고, 다른 한편으로는 외부에서 수신한 디지털 영상 데이터(DATA)를 데이터 구동 회로(130)에 전달한다.
이 때, 타이밍 컨트롤러(140)는 디지털 영상 데이터(DATA)와 함께 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블 신호(Data Enable; DE), 메인 클럭(MCLK) 등을 포함하는 여러 가지 타이밍 신호를 외부(예, 호스트 시스템)로부터 수신한다. 이에 따라, 타이밍 컨트롤러(140)는 외부로부터 수신한 여러 가지 타이밍 신호를 이용하여 제어 신호를 생성하고, 이를 게이트 구동 회로(120) 및 데이터 구동 회로(130)로 전달한다.
예를 들어, 타이밍 컨트롤러(140)는 게이트 구동 회로(120)를 제어하기 위해서, 게이트 스타트 펄스(Gate Start Pulse; GSP), 게이트 클럭(Gate Clock; GCLK), 게이트 출력 인에이블 신호(Gate Output Enable; GOE) 등을 포함하는 여러 가지 게이트 제어 신호를 출력한다. 여기에서, 게이트 스타트 펄스(GSP)는 게이트 구동 회로(120)를 구성하는 하나 이상의 게이트 구동 집적 회로(GDIC)가 동작을 시작하는 타이밍을 제어한다. 또한, 게이트 클럭(GCLK)은 하나 이상의 게이트 구동 집적 회로(GDIC)에 공통으로 입력되는 클럭 신호로서, 스캔 신호의 시프트 타이밍을 제어한다. 또한, 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 구동 집적 회로(GDIC)의 타이밍 정보를 지정한다.
또한, 타이밍 컨트롤러(140)는 데이터 구동 회로(130)를 제어하기 위하여, 소스 스타트 펄스(Source Start Pulse; SSP), 소스 샘플링 클럭(Source Sampling Clock; SCLK), 소스 출력 인에이블 신호(Source Output Enable; SOE) 등을 포함하는 각종 데이터 제어 신호를 출력한다. 여기에서, 소스 스타트 펄스(SSP)는 데이터 구동 회로(130)를 구성하는 하나 이상의 소스 구동 집적 회로(SDIC)가 데이터 샘플링을 시작하는 타이밍을 제어한다. 소스 샘플링 클럭(SCLK)은 소스 구동 집적 회로(SDIC)에서 데이터를 샘플링하는 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동 회로(130)의 출력 타이밍을 제어한다.
이러한 디스플레이 장치(100)는 디스플레이 패널(110), 게이트 구동 회로(120), 데이터 구동 회로(130) 등으로 각종 전압 또는 전류를 공급해주거나, 공급할 각종 전압 또는 전류를 제어하는 파워 관리 집적 회로를 더 포함할 수 있다.
한편, 각각의 서브픽셀(SP)에는 발광 소자가 배치될 수 있다. 예를 들어, 유기 발광 디스플레이 장치는 각각의 서브픽셀(SP)에 발광 다이오드와 같은 발광 소자를 포함하며, 데이터 전압에 따라 발광 소자에 흐르는 전류를 제어함으로써 영상을 표시할 수 있다.
도 2는 본 개시의 실시예들에 따른 디스플레이 장치의 시스템 예시도이다.
도 2를 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 데이터 구동 회로(130)에 포함된 소스 구동 집적 회로(SDIC)가 다양한 방식들(TAB, COG, COF 등) 중에서 COF (Chip On Film) 방식으로 구현되고, 게이트 구동 회로(120)가 다양한 방식들(TAB, COG, COF, GIP 등) 중에서 GIP (Gate In Panel) 형태로 구현된 경우를 나타낸 것이다.
게이트 구동 회로(120)가 GIP 형태로 구현되는 경우, 게이트 구동 회로(120)에 포함된 복수의 게이트 구동 집적 회로(GDIC)는 디스플레이 패널(110)의 베젤 영역에 직접 형성될 수 있다. 이 때, 게이트 구동 집적 회로(GDIC)는 베젤 영역에 배치된 게이트 구동 관련 신호 배선을 통해, 스캔 신호(SCAN)의 생성에 필요한 각종 신호(클럭 신호, 게이트 하이 신호, 게이트 로우 신호 등)를 공급받을 수 있다.
마찬가지로, 데이터 구동 회로(130)에 포함된 하나 이상의 소스 구동 집적 회로(SDIC)는 각각 소스 필름(SF) 상에 실장될 수 있으며, 소스 필름(SF)의 일측은 디스플레이 패널(110)과 전기적으로 연결될 수 있다. 또한, 소스 필름(SF)의 상부에는 소스 구동 집적 회로(SDIC)와 디스플레이 패널(110)을 전기적으로 연결하기 위한 배선들이 배치될 수 있다.
이러한 디스플레이 장치(100)는 복수의 소스 구동 집적 회로(SDIC)와 다른 장치들 간의 회로적인 연결을 위해서, 적어도 하나의 소스 인쇄 회로 기판(Source Printed Circuit Board; SPCB)과, 제어 부품들 및 각종 전기 장치들을 실장하기 위한 컨트롤 인쇄 회로 기판(Control Printed Circuit Board; CPCB)을 포함할 수 있다.
이 때, 적어도 하나의 소스 인쇄 회로 기판(SPCB)에는 소스 구동 집적 회로(SDIC)가 실장된 소스 필름(SF)의 타측이 연결될 수 있다. 즉, 소스 구동 집적 회로(SDIC)가 실장된 소스 필름(SF)은 일측이 디스플레이 패널(110)과 전기적으로 연결되고, 타측이 소스 인쇄 회로 기판(SPCB)과 전기적으로 연결될 수 있다.
컨트롤 인쇄 회로 기판(CPCB)에는 타이밍 컨트롤러(140)와 파워 관리 회로(Power Management IC; PMIC, 150)가 실장될 수 있다. 타이밍 컨트롤러(140)는 데이터 구동 회로(130)와 게이트 구동 회로(120)의 동작을 제어할 수 있다. 파워 관리 회로(150)는 디스플레이 패널(110), 데이터 구동 회로(130) 및 게이트 구동 회로(120) 등으로 구동 전압이나 전류를 공급할 수도 있고, 공급되는 전압이나 전류를 제어할 수 있다.
적어도 하나의 소스 인쇄 회로 기판(SPCB)과 컨트롤 인쇄 회로 기판(CPCB)은 적어도 하나의 연결 부재를 통해 회로적으로 연결될 수 있으며, 연결 부재는 예를 들어, 플렉서블 인쇄 회로(Flexible Printed Circuit; FPC), 플렉서블 플랫 케이블(Flexible Flat Cable; FFC) 등으로 이루어질 수 있다. 또한, 적어도 하나의 소스 인쇄 회로 기판(SPCB)과 컨트롤 인쇄 회로 기판(CPCB)은 하나의 인쇄 회로 기판으로 통합되어 구현될 수도 있다.
디스플레이 장치(100)는 컨트롤 인쇄 회로 기판(CPCB)과 전기적으로 연결된 세트 보드(Set Board, 170)를 더 포함할 수 있다. 이 때, 세트 보드(170)는 파워 보드(Power Board)라고 할 수도 있다. 이러한 세트 보드(170)에는 디스플레이 장치(100)의 전체 파워를 관리하는 메인 파워 관리 회로(Main Power Management Circuit; M-PMC, 160)가 존재할 수 있다. 메인 파워 관리 회로(160)는 파워 관리 회로(150)와 연동될 수 있다.
위와 같은 구성으로 이루어진 디스플레이 장치(100)의 경우, 구동 전압은 세트 보드(170)에서 발생되어 컨트롤 인쇄 회로 기판(CPCB) 내의 파워 관리 회로(150)로 전달된다. 파워 관리 회로(150)는 디스플레이 구동 또는 특성값 센싱에 필요한 구동 전압을 플렉서블 인쇄 회로(FPC), 또는 플렉서블 플랫 케이블(FFC)을 통해 소스 인쇄 회로 기판(SPCB)으로 전달한다. 소스 인쇄 회로 기판(SPCB)으로 전달된 구동 전압은 소스 구동 집적 회로(SDIC)를 통해 디스플레이 패널(110) 내의 특정 서브픽셀(SP)을 발광하거나 센싱하기 위해 공급된다.
이 때, 디스플레이 장치(100) 내의 디스플레이 패널(110)에 배열된 각 서브픽셀(SP)은 발광 소자와, 이를 구동하기 위한 구동 트랜지스터 등의 회로 소자로 구성될 수 있다.
각 서브픽셀(SP)을 구성하는 회로 소자의 종류 및 개수는, 제공 기능 및 설계 방식 등에 따라 다양하게 정해질 수 있다.
도 3은 본 개시의 실시예들에 따른 디스플레이 장치에서 서브픽셀을 구성하는 회로의 예시 도면이다.
도 3을 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)에서, 서브픽셀(SP)은 하나 이상의 트랜지스터와 커패시터를 포함할 수 있으며, 발광 소자(ED)로서 유기 발광 다이오드가 배치될 수 있다.
예를 들어, 서브픽셀(SP)은 구동 트랜지스터(DRT), 스위칭 트랜지스터(SWT), 센싱 트랜지스터(SENT), 스토리지 커패시터(Cst), 및 발광 소자(ED)를 포함할 수 있다.
구동 트랜지스터(DRT)는 제 1 노드(N1), 제 2 노드(N2), 및 제 3 노드(N3)를 가진다. 구동 트랜지스터(DRT)의 제 1 노드(N1)는 스위칭 트랜지스터(SWT)가 턴-온 되면, 데이터 라인(DL)을 통해 데이터 구동 회로(130)로부터 데이터 전압(Vdata)이 인가되는 게이트 노드일 수 있다. 구동 트랜지스터(DRT)의 제 2 노드(N2)는 발광 소자(ED)의 애노드(Anode) 전극과 전기적으로 연결될 수 있으며, 소스 노드 또는 드레인 노드일 수 있다. 구동 트랜지스터(DRT)의 제 3 노드(N3)는 구동 전압(EVDD)이 인가되는 구동 전압 라인(DVL)과 전기적으로 연결되며, 드레인 노드 또는 소스 노드일 수 있다.
이 때, 디스플레이 구동 기간에는 구동 전압 라인(DVL)으로 영상을 디스플레이 하는데 필요한 구동 전압(EVDD)이 공급될 수 있는데, 예를 들어, 영상을 디스플레이 하는데 필요한 구동 전압(EVDD)은 27V일 수 있다.
스위칭 트랜지스터(SWT)는 구동 트랜지스터(DRT)의 제 1 노드(N1)와 데이터 라인(DL) 사이에 전기적으로 연결되며, 게이트 라인(GL)이 게이트 노드에 연결되어 게이트 라인(GL)을 통해 공급되는 스캔 신호(SCAN)에 따라 동작한다. 또한, 스위칭 트랜지스터(SWT)가 턴-온되는 경우에는 데이터 라인(DL)을 통해 공급되는 데이터 전압(Vdata)을 구동 트랜지스터(DRT)의 게이트 노드에 전달함으로써, 구동 트랜지스터(DRT)의 동작을 제어하게 된다.
센싱 트랜지스터(SENT)는 구동 트랜지스터(DRT)의 제 2 노드(N2)와 기준 전압 라인(RVL) 사이에 전기적으로 연결되며, 게이트 라인(GL)이 게이트 노드에 연결되어 게이트 라인(GL)을 통해 공급되는 센스 신호(SENSE)에 따라 동작한다. 센싱 트랜지스터(SENT)가 턴-온되는 경우에는 기준 전압 라인(RVL)을 통해 공급되는 센싱용 기준 전압(Vref)이 구동 트랜지스터(DRT)의 제 2 노드(N2)에 전달된다.
즉, 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)를 제어함으로써, 구동 트랜지스터(DRT)의 제 1 노드(N1) 전압과 제 2 노드(N2) 전압을 제어하게 되고, 이로 인해 발광 소자(ED)를 구동하기 위한 전류가 공급될 수 있도록 한다.
이러한 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)의 게이트 노드는 하나의 게이트 라인(GL)에 함께 연결될 수도 있고, 서로 다른 게이트 라인(GL)에 연결될 수도 있다. 여기에서는 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)가 서로 다른 게이트 라인(GL)에 연결된 구조를 예시로 나타낸 것이며, 이 경우에는 서로 다른 게이트 라인(GL)을 통해 전달되는 스캔 신호(SCAN)와 센스 신호(SENSE)에 의해 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)를 독립적으로 제어할 수 있다.
반면, 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)가 하나의 게이트 라인(GL)에 연결된 경우에는 하나의 게이트 라인(GL)을 통해 전달되는 스캔 신호(SCAN) 또는 센스 신호(SENSE)에 의해 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)를 동시에 제어할 수 있으며, 서브픽셀(SP)의 개구율(aperture ratio)이 증가할 수 있다.
한편, 서브픽셀(SP)에 배치된 트랜지스터는 n-타입 트랜지스터뿐만 아니라 p-타입 트랜지스터로 이루어질 수 있는데, 여기에서는 n-타입 트랜지스터로 구성된 경우를 예시로 나타내고 있다.
스토리지 커패시터(Cst)는 구동 트랜지스터(DRT)의 제 1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결되며, 한 프레임 동안 데이터 전압(Vdata)을 유지시켜준다.
이러한 스토리지 커패시터(Cst)는 구동 트랜지스터(DRT)의 유형에 따라 구동 트랜지스터(DRT)의 제 1 노드(N1)와 제 3 노드(N3) 사이에 연결될 수도 있다. 발광 소자(ED)의 애노드 전극은 구동 트랜지스터(DRT)의 제 2 노드(N2)와 전기적으로 연결될 수 있으며, 발광 소자(ED)의 캐소드(Cathode) 전극으로 기저 전압(EVSS)이 인가될 수 있다.
여기에서, 기저 전압(EVSS)은 그라운드 전압이거나 그라운드 전압보다 높거나 낮은 전압일 수 있다. 또한, 기전 전압(EVSS)은 구동 상태에 따라 가변될 수 있으며, 예를 들어, 디스플레이 구동 시점의 기저 전압(EVSS)과 센싱 구동 시점의 기저 전압(EVSS)이 서로 다르게 설정될 수 있다.
위에서 예를 들어 설명한 서브픽셀(SP)의 구조는 3T(Transistor) 1C (Capacitor) 구조로서, 설명을 위한 예시일 뿐, 1개 이상의 트랜지스터를 더 포함하거나, 경우에 따라서는, 1개 이상의 커패시터를 더 포함할 수도 있다. 또는, 다수의 서브픽셀(SP) 각각이 동일한 구조로 되어 있을 수도 있고, 다수의 서브픽셀(SP) 중 일부는 다른 구조로 되어 있을 수도 있다.
본 개시의 실시예들에 따른 디스플레이 장치(100)는 구동 트랜지스터(DRT)의 특성값, 예를 들어, 문턱 전압(threshold voltage)이나 이동도(mobility)를 효과적으로 센싱하기 위해서, 구동 트랜지스터(DRT)의 특성값 센싱 구간에 스토리지 커패시터(Cst)에 충전되는 전압에 의해 흐르는 전류를 측정하는 방법을 사용할 수 있는데, 이를 전류 센싱이라고 한다.
즉, 구동 트랜지스터(DRT)의 특성값 센싱 구간에 스토리지 커패시터(Cst)에 충전된 전압에 의해 흐르는 전류를 측정함으로써, 서브픽셀(SP) 내 구동 트랜지스터(DRT)의 특성값이나 특성값의 변화를 알아낼 수 있다.
이 때, 기준 전압 라인(RVL)은 기준 전압(Vref)을 전달해주는 역할 뿐만 아니라, 서브픽셀(SP) 내 구동 트랜지스터(DRT)의 특성값을 센싱하기 위한 센싱 라인의 역할도 하기 때문에, 기준 전압 라인(RVL)을 센싱 라인이라고 할 수 있다.
도 4는 본 개시의 실시예들에 따른 디스플레이 장치에서 구동 트랜지스터의 특성값을 센싱하는 예시적인 회로 구조를 나타낸 도면이다.
도 4를 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 구동 트랜지스터(DRT)의 특성값 편차를 보상하기 위한 구성들을 포함할 수 있다.
예를 들어, 구동 트랜지스터(DRT)의 특성값 또는 특성값의 변화는 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압(예: Vdata - Vth)으로 반영될 수 있다. 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압은 센싱 트랜지스터(SENT)가 턴-온 상태인 경우, 기준 전압 라인(RVL)의 전압에 대응될 수 있다. 또한, 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압에 의해, 기준 전압 라인(RVL)의 라인 커패시터(Cline)가 충전될 수 있으며, 라인 커패시터(Cline)에 충전된 센싱 전압(Vsen)의해 기준 전압 라인(RVL)은 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압에 대응되는 전압을 가질 수 있다.
이러한 디스플레이 장치(100)는 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압과 대응되는 기준 전압 라인(RVL)의 전압을 측정하여 디지털 값으로 변환하는 아날로그 디지털 컨버터(ADC)와, 특성값 센싱을 위한 스위치 회로(SAM, SPRE)를 포함할 수 있다.
특성값 센싱 구동을 제어하는 스위치 회로(SAM, SPRE)는 기준 전압 라인(RVL) 및 기준 전압(Vref)이 공급되는 센싱 기준 전압 공급 노드(Npres) 사이의 연결을 제어하는 센싱 기준 스위치(SPRE)와, 기준 전압 라인(RVL) 및 아날로그 디지털 컨버터(ADC) 간의 연결을 제어하는 샘플링 스위치(SAM)를 포함할 수 있다. 여기에서, 센싱 기준 스위치(SPRE)는 특성값 센싱 구동을 제어하는 스위치이며, 센싱 기준 스위치(SPRE)에 의해 기준 전압 라인(RVL)으로 공급되는 기준 전압(Vref)은 센싱 기준 전압(VpreS)이 된다.
또한, 구동 트랜지스터(DRT)의 특성값 센싱을 위한 스위치 회로는 디스플레이 구동을 제어하는 디스플레이 기준 스위치(RPRE)를 포함할 수 있다. 디스플레이 기준 스위치(RPRE)는 기준 전압 라인(RVL) 및 기준 전압(Vref)이 공급되는 디스플레이 기준 전압 공급 노드(Nprer) 사이의 연결을 제어할 수 있다. 디스플레이 기준 스위치(RPRE)는 디스플레이 구동에 이용되는 스위치로서, 디스플레이 기준 스위치(RPRE)에 의해 기준 전압 라인(RVL)에 공급되는 기준 전압(Vref)은 디스플레이 기준 전압(VpreR)에 해당한다.
이 때, 센싱 기준 스위치(SPRE)와 디스플레이 기준 스위치(RPRE)는 별도로 구비될 수도 있고, 하나로 통합되어 구현될 수도 있을 것이다. 센싱 기준 전압(VpreS)과 디스플레이 기준 전압(VpreR)은 동일한 전압 값일 수도 있고, 다른 전압 값일 수도 있다.
디스플레이 장치(100)의 타이밍 컨트롤러(140)는 아날로그 디지털 컨버터(ADC)에서 전달되는 데이터를 저장하거나 기준값을 미리 저장하고 있는 메모리(MEM), 및 수신된 데이터와 메모리(MEM)에 저장된 기준값을 비교하여 특성값의 편차를 보상해주는 보상 회로(COMP)를 포함할 수 있다. 이 때, 보상 회로(COMP)에 의해 산출된 보상 값은 메모리(MEM)에 저장될 수 있다.
이에 따라, 타이밍 컨트롤러(140)는 보상 회로(COMP)에서 산출된 보상값을 이용하여 데이터 구동 회로(130)에 공급할 영상 데이터(DATA)를 보상하고, 보상 영상 데이터(DATA_comp)를 데이터 구동 회로(130)로 출력할 수 있다. 이에 따라, 데이터 구동 회로(130)는 디지털 아날로그 컨버터(DAC)를 통해 보상 영상 데이터(DATA_comp)를 아날로그 신호 형태의 보상 데이터 전압(Vdata_comp)으로 변환하고, 보상 데이터 전압(Vdata_comp)을 출력 버퍼(BUF)를 통해 해당 데이터 라인(DL)으로 출력할 수 있다. 그 결과, 해당 서브픽셀(SP) 내의 구동 트랜지스터(DRT)에 대한 특성값 편차(문턱전압 편차, 또는 이동도 편차)가 보상될 수 있다.
위에서 설명한 바와 같이, 구동 트랜지스터(DRT)의 특성값(문턱 전압 및 이동도)을 센싱하는 구간은 파워 온 신호의 발생 이후 디스플레이 구동이 시작되기 전에 진행될 수 있다. 예를 들어, 디스플레이 장치(100)에 파워 온 신호가 인가되면, 타이밍 컨트롤러(140)는 디스플레이 패널(110)을 구동하는데 필요한 파라미터들을 로딩한 후에 디스플레이 구동을 진행한다. 이 때, 디스플레이 패널(110)을 구동하는데 필요한 파라미터에는 이전에 디스플레이 패널(110)에서 진행되었던 특성값 센싱 및 보상에 대한 정보 등이 포함될 수 있으며, 이러한 파라미터 로딩 과정에서 구동 트랜지스터(DRT)의 특성값(문턱 전압 및 이동도)에 대한 센싱이 이루어질 수 있다. 이와 같이, 파워 온 신호 발생 이후에 서브픽셀이 발광하기 전에 특성값 센싱이 이루어지는 프로세스를 온-센싱 프로세스(On-Sensing Process)라고 한다.
또는, 구동 트랜지스터(DRT)의 특성값을 센싱하는 구간이 디스플레이 장치(100)의 파워 오프 신호 발생 이후에 진행될 수 있다. 예를 들어, 디스플레이 장치(100)에 파워 오프 신호가 발생되면, 타이밍 컨트롤러(140)는 디스플레이 패널(110)에 공급되는 데이터 전압을 차단하고, 일정 시간 동안 구동 트랜지스터(DRT)의 특성값에 대한 센싱을 수행할 수 있다. 이와 같이, 파워 오프 신호가 발생되어 데이터 전압이 차단됨으로써 서브픽셀의 발광이 종료된 상태에서 특성값 센싱이 이루어지는 프로세스를 오프-센싱 프로세스(Off-Sensing Process)라고 한다.
또한, 구동 트랜지스터(DRT)의 특성값에 대한 센싱 구간이 디스플레이 구동 중에 실시간으로 진행될 수도 있다. 이러한 센싱 프로세스를 실시간(Real-Time; RT) 센싱 프로세스라고 한다. 실시간 센싱 프로세스의 경우에는, 디스플레이 구동 기간 중에서 블랭크 구간마다 하나 이상의 서브픽셀(SP) 라인에서 하나 이상의 서브픽셀(SP)에 대하여 센싱 프로세스가 진행될 수 있다.
즉, 디스플레이 패널(110)에 영상이 표시되는 디스플레이 구동 기간 중에 1 프레임 내, 또는 n 번째 프레임과 n+1 번째 프레임 사이에는 서브픽셀(SP)에 데이터 전압이 공급되지 않는 블랭크 구간이 존재하며, 이러한 블랭크 구간에, 하나 이상의 서브픽셀(SP)에 대한 이동도 센싱을 진행할 수 있다.
이와 같이, 블랭크 구간에 센싱 프로세스가 수행되는 경우, 센싱 프로세스가 수행되는 서브픽셀(SP) 라인은 랜덤하게 선택될 수 있다. 또한, 블랭크 구간 동안 센싱 프로세스가 진행된 후에, 디스플레이 구동 기간에 센싱 프로세스가 진행된 서브픽셀(SP)에 보상 데이터 전압(Vdata_comp)을 공급해 줄 수 있다. 이에 따라, 블랭크 구간에서의 센싱 프로세스 이후 디스플레이 구동 기간에 센싱 프로세스가 완료된 서브픽셀(SP) 라인에서의 이상 현상이 완화될 수 있다.
한편, 데이터 구동 회로(130)는 래치 회로, 디지털 아날로그 컨버터(DAC), 및 출력 버퍼(BUF) 등을 포함하는 데이터 전압 출력 회로(136)를 포함할 수 있으며, 경우에 따라서는, 아날로그 디지털 컨버터(ADC) 및 각종 스위치들(SAM, SPRE, RPRE)을 더 포함할 수 있다. 반면, 아날로그 디지털 컨버터(ADC) 및 각종 스위치들(SAM, SPRE, RPRE)은 데이터 구동 회로(130)의 외부에 위치할 수도 있을 것이다.
또한, 보상 회로(COMP)는 타이밍 컨트롤러(140)의 외부에 존재할 수도 있지만, 타이밍 컨트롤러(140)의 내부에 포함될 수도 있으며, 메모리(MEM)는 타이밍 컨트롤러(140)의 외부에 위치할 수도 있고, 타이밍 컨트롤러(140)의 내부에 레지스터 형태로 구현될 수도 있을 것이다.
도 5는 본 개시의 실시예들에 따른 디스플레이 장치에서, 구동 트랜지스터의 특성값 중에서 문턱 전압 센싱을 위한 구동 타이밍 다이어그램을 나타낸 도면이다.
도 5를 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)에서, 문턱 전압 센싱 구간(Vth SENSING)은 초기화 구간(INITIAL), 트래킹 구간(TRACKING) 및 샘플링 구간(SAMPLING)을 포함할 수 있다.
초기화 구간(INITIAL)에서 턴-온 레벨의 스캔 신호(SCAN)에 의해 제 1 스위칭 트랜지스터(SWT)가 턴-온 상태가 된다. 이에 따라, 구동 트랜지스터(DRT)의 제 1 노드(N1)는 문턱 전압 센싱을 위한 센싱 데이터 전압(Vdata_sen)으로 초기화 된다.
또한, 초기화 구간(INITIAL)에서 턴-온 레벨 전압의 센스 신호(SENSE)에 의해, 센싱 트랜지스터(SENT)가 턴-온 상태가 되고, 센싱 기준 스위치(SPRE)가 턴-온 된다. 이에 따라, 구동 트랜지스터(DRT)의 제 2 노드(N2)는 센싱 기준 전압(VpreS)으로 초기화 된다.
트래킹 구간(TRACKING)은 구동 트랜지스터(DRT)의 문턱 전압(Vth)을 트래킹하는 단계이다. 즉, 트래킹 구간(TRACKING)은 구동 트랜지스터(DRT)의 문턱 전압(Vth)을 반영하는 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압을 트래킹 한다.
트래킹 구간(TRACKING)에서 스위칭 트랜지스터(SWT) 및 센싱 트랜지스터(SENT)는 턴-온 상태를 유지하고, 센싱 기준 스위치(SPRE)가 턴-오프 된다. 이에 따라, 구동 트랜지스터(DRT)의 제 2 노드(N2)는 플로팅 상태가 되고, 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압이 센싱 기준 전압(VpreS)에서부터 상승하기 시작한다.
이 때, 센싱 트랜지스터(SENT)는 턴-온 상태이기 때문에, 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압 상승은 기준 전압 라인(RVL)의 전압 상승으로 이어진다.
구동 트랜지스터(DRT)의 제 2 노드(N2) 전압은 상승하다가 포화 상태(Saturation)가 된다. 구동 트랜지스터(DRT)의 제 2 노드(N2)에서 포화된 전압은 문턱 전압에 대한 센싱 데이터 전압(Vdata_sen)과 구동 트랜지스터(DRT)의 문턱 전압(Vth)의 차이(Vdata_sen - Vth)에 해당하게 된다.
따라서, 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압이 포화되었을 때, 기준 전압 라인(RVL)의 전압은 문턱 전압에 대한 센싱 데이터 전압(Vdata_sen)과 구동 트랜지스터(DRT) 문턱 전압의 차이(Vdata_sen - Vth)에 대응된다.
구동 트랜지스터(DRT)의 제 2 노드(N2) 전압이 포화 상태(Saturation)가 되면, 샘플링 스위치(SAM)가 턴-온 되어, 샘플링 구간(SAMPLING)이 진행된다.
샘플링 구간(SAMPLING)에서 아날로그 디지털 컨버터(ADC)는 샘플링 스위치(SAM)에 의해 연결된 기준 전압 라인(RVL)의 센싱 전압(Vsen)을 검출하고, 센싱 전압(Vsen)을 디지털 값에 해당하는 센싱 데이터로 변환할 수 있다. 여기서, 아날로그 디지털 컨버터(ADC)에 의해 전달된 센싱 전압(Vsen)은 "Vdata_sen - Vth"에 해당한다.
보상 회로(COMP)는 아날로그 디지털 컨버터(ADC)에서 출력된 센싱 데이터를 토대로 해당 서브픽셀(SP)에 위치하는 구동 트랜지스터(DRT)의 문턱 전압을 파악할 수 있고, 이에 따라 구동 트랜지스터(DRT)의 문턱 전압을 보상해 수 있다.
즉, 보상 회로(COMP)는 문턱 전압 센싱 동작을 통해 측정된 센싱 데이터(Vdata_sen - Vth 에 대응되는 디지털 데이터)와, 문턱 전압에 대한 센싱 데이터(Vdata_sen 에 대응되는 디지털 데이터)로부터 구동 트랜지스터(DRT)의 문턱 전압(Vth)을 파악할 수 있다.
보상 회로(COMP)는 해당 구동 트랜지스터(DRT)에 대하여 파악된 문턱 전압(Vth)을 기준 문턱 전압 또는 다른 구동 트랜지스터(DRT)의 문턱 전압과 비교하여, 구동 트랜지스터(DRT) 사이의 문턱 전압 편차를 보상해줄 수 있다. 여기에서, 문턱 전압의 편차 보상은 데이터 전압(Vdata)을 보상 데이터 전압(Vdata_comp)으로 변경하는 처리, 즉 데이터 전압(Vdata)에 보상 게인(G)을 곱하는 처리를 의미할 수 있다. (예를 들어, Vdata_comp = G * Vdata)
따라서, 문턱 전압의 편차가 증가하는 경우에는 데이터 전압(Vdata)에 곱해지는 보상 게인(G)이 증가하게 될 것이다.
도 6은 본 개시의 실시예들에 따른 디스플레이 장치에서, 구동 트랜지스터의 특성값 중에서 이동도 센싱을 위한 구동 타이밍 다이어그램을 나타낸 도면이다.
도 6을 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)에서, 구동 트랜지스터(DRT)의 이동도 센싱 구간(u SENSING)은 문턱 전압 센싱 동작과 마찬가지로 초기화 구간(INITIAL), 트래킹 구간(TRACKING), 및 샘플링 구간(SAMPLING)을 포함할 수 있다.
구동 트랜지스터(DRT)의 이동도는 일반적으로 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)를 개별적으로 턴-온 또는 턴-오프시킴으로써 센싱하기 때문에, 2개의 게이트 라인(GL)을 통해 스캔 신호(SCAN)와 센스 신호(SENSE)를 각각 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)에 개별적으로 인가하는 구조로 센싱 동작이 이루어질 수 있다.
초기화 구간(INITIAL)에서는 턴-온 레벨의 스캔 신호(SCAN)에 의해 스위칭 트랜지스터(SWT)가 턴-온 상태가 되며, 구동 트랜지스터(DRT)의 제 1 노드(N1)는 이동도 센싱을 위한 센싱 데이터 전압(Vdata_sen)으로 초기화 된다.
또한, 턴-온 레벨의 센스 신호(SENSE)에 의해, 센싱 트랜지스터(SENT)가 턴-온 상태가 되고, 센싱 기준 스위치(SPRE)가 턴-온 된다. 이 상태에서, 구동 트랜지스터(DRT)의 제 2 노드(N2)는 센싱 기준 전압(VpreS)으로 초기화 된다.
트래킹 구간(TRACKING)은 구동 트랜지스터(DRT)의 이동도를 트래킹하는 단계이다. 구동 트랜지스터(DRT)의 이동도는 구동 트랜지스터(DRT)의 전류 구동 능력을 나타낼 수 있는데, 트래킹 구간(TRACKING)을 통해 구동 트랜지스터(DRT)의 이동도를 산출할 수 있는 구동 트랜지스터(DRT)의 제 2 노드(N2)의 전압을 트래킹 한다.
트래킹 구간(TRACKING)에서는 턴-오프 레벨의 스캔 신호(SCAN)에 의해 스위칭 트랜지스터(SWT)가 턴-오프 되고, 센싱용 기준 스위치(SPRE)가 턴-오프 레벨로 트래지션한다. 이로써, 구동 트랜지스터(DRT)의 제 1 노드(N1) 및 제 2 노드(N2)가 모두 플로팅 되어, 구동 트랜지스터(DRT)의 제 1 노드(N1) 및 제 2 노드(N2)의 전압이 모두 상승하게 된다. 특히, 구동 트랜지스터(DRT)의 제 2 노드(N2)의 전압은 센싱 기준 전압(VpreS)으로 초기화 되어있기 때문에, 센싱 기준 전압(VpreS)에서부터 상승하기 시작한다. 이 때, 센싱 트랜지스터(SENT)가 턴-온 상태이기 때문에, 구동 트랜지스터(DRT)의 제 2 노드(N2)의 전압 상승은 기준 전압 라인(RVL)의 전압 상승으로 이어진다.
샘플링 구간(SAMPLING)에서는 구동 트랜지스터(DRT)의 제 2 노드(N2)의 전압이 상승하기 시작한 시점으로부터 미리 정해져 있는 일정 시간(Δt)이 경과한 시점에, 샘플링 스위치(SAM)가 턴-온 된다. 이 때, 아날로그 디지털 컨버터(ADC)는 샘플링 스위치(SAM)에 의해 연결된 기준 전압 라인(RVL)의 센싱 전압(Vsen)을 검출하고, 센싱 전압(Vsen)을 디지털 신호 형태의 센싱 데이터로 변환할 수 있다. 여기에서, 아날로그 디지털 컨버터(ADC)에 인가되는 센싱 전압(Vsen)은 센싱 기준 전압(VpreS)에서 일정 전압(ΔV)만큼 상승된 레벨(VpreS + ΔV)에 해당할 것이다.
보상 회로(COMP)는 아날로그 디지털 컨버터(ADC)에서 출력된 센싱 데이터를 토대로 해당 서브픽셀(SP) 내 구동 트랜지스터(DRT)의 이동도를 파악하고, 이를 이용하여 구동 트랜지스터(DRT)의 편차를 보상해 줄 수 있다. 보상 회로(COMP)는 이동도 센싱 동작을 통해 측정된 센싱 데이터(VpreS + ΔV), 이미 알고 있는 센싱 기준 전압(VpreS), 및 경과 시간(Δt)으로부터 구동 트랜지스터(DRT)의 이동도를 파악할 수 있다.
즉, 구동 트랜지스터(DRT)의 이동도는 트래킹 구간(TRACKING)에서 기준 전압 라인(RVL)의 단위 시간 당 전압 변동량(ΔV/Δt), 다시 말해서, 기준 전압 라인(RVL)의 전압 파형에서 기울기(Slope)와 비례하게 된다. 이 때, 구동 트랜지스터(DRT)에 대한 이동도 편차의 보상은 데이터 전압(Vdata)을 변경하는 처리, 즉, 데이터 전압(Vdata)에 보상 게인(G)을 곱하는 연산처리를 의미할 수 있다. 예를 들어, 보상 데이터 전압(Vdata_comp)은 보상 게인(G)을 데이터 전압(Vdata)에 곱한 값(Vdata_comp = G * Vdata)으로 결정될 수 있다.
한편, 구동 트랜지스터(DRT)의 문턱 전압 센싱 동작의 경우, 구동 트랜지스터(DRT)의 제 2 노드(N2)의 전압을 포화하는데 많은 시간이 걸릴 수 있기 때문에, 다소 긴 시간 동안 진행될 수 있는 오프-센싱 프로세스로 진행될 수 있다. 반면, 구동 트랜지스터(DRT)의 이동도 센싱 동작은 문턱 전압 센싱 동작에 비해 상대적으로 짧은 시간이 요구될 수 있기 때문에, 짧은 시간 동안 진행되는 온-센싱 프로세스 또는 실시간 센싱 프로세스로 진행될 수 있다.
한편, 본 개시의 디스플레이 장치(100)는 구동 트랜지스터(DRT)에 대한 특성값 센싱 동작을 진행한 이후, 구동 트랜지스터(DRT)를 리셋하기 위하여 회복 전압을 블랭크 구간 내에 인가할 수 있다.
도 7은 본 개시의 실시예들에 따른 디스플레이 장치에 있어서, 구동 트랜지스터의 이동도 센싱 구간 이후에 회복 구간이 더 포함되는 경우에 대한 신호 타이밍 다이어그램을 예시로 나타낸 도면이다.
도 7을 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 구동 트랜지스터(DRT)의 특성값, 특히 이동도 센싱 구간(u SENSING)이 진행된 이후에 회복 구간(RECOVERY)을 더 포함할 수 있다.
구동 트랜지스터(DRT)의 이동도는 일반적으로 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)를 개별적으로 턴-온 또는 턴-오프시킴으로써 센싱하기 때문에, 2개의 게이트 라인(GL)을 통해 스캔 신호(SCAN)와 센스 신호(SENSE)를 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)에 개별적으로 인가하는 구조로 센싱 동작이 이루어질 수 있다.
초기화 구간(INITIAL), 트래킹 구간(TRACKING), 및 샘플링 구간(SAMPLING)은 위에서 설명하였으므로 생략하기로 한다.
샘플링 구간(SAMPLING)을 통해 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압에 대한 센싱이 이루어지면, 회복 구간(RECOVERY)이 진행될 수 있다. 회복 구간(RECOVERY)은 구동 트랜지스터(DRT)의 특성값에 대한 이동도 센싱 구간(u SENSING)이 완료된 후, 디스플레이 구동을 시작하기 이전의 일정 기간에 이루어질 수 있다. 즉, 구동 트랜지스터(DRT)의 특성값 센싱 동작 이후에, 디스플레이 구동을 위해 인가된 전압을 리셋하기 위하여 회복 전압(REC)을 인가하는 기간으로 볼 수 있다. 회복 전압(REC)은 디스플레이 기준 스위치(RPRE)가 턴-온된 상태에서 기준 전압 라인(RVL)을 통해 인가될 수 있다.
한편, 본 개시의 디스플레이 장치(100)는 외부의 호스트 시스템으로부터 입력되는 영상 데이터(DATA)의 종류에 따라, 하나의 고정된 주파수로 동작하는 디폴트 모드(Default Mode)와 복수의 주파수로 가변되는 가변 리프레시 레이트 모드(VRR Mode)로 동작할 수 있다.
도 8은 본 개시의 실시예들에 따른 디스플레이 장치에서, 영상 데이터의 종류에 따라 디폴트 모드 및 가변 리프레시 레이트 모드가 전환되는 개념을 예시로 나타낸 도면이다.
도 8을 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 TV 영상과 같은 일반적인 영상 데이터를 고정된 하나의 주파수로 표시하는 디폴트 모드(Default Mode)와, 게임 영상이나 영화와 같은 특수 영상 데이터를 선택된 기능에 따라 복수의 주파수로 가변할 수 있는 가변 리프레시 레이트 모드(VRR Mode)로 구분할 수 있다.
다만, 디폴트 모드로 동작하는 영상 데이터와 가변 리프레시 레이트 모드로 동작하는 영상 데이터는 다양하게 변경될 수 있으며, 여기에서 언급하는 영상 데이터는 일부 예시에 해당한다. 또한, 영상 데이터를 표시하는 주파수의 가변 여부에 따라 구분되는 동작 모드는 디폴트 모드와 가변 리프레시 레이트 모드 이외에 다양한 용어로 표현될 수 있을 것이다.
예를 들어, TV 영상은 120 Hz의 고정된 구동 주파수로 구동되는 디폴트 모드로 동작하고, 게임 영상이나 영화와 같은 특수 영상은 제 1 주파수(예를 들어, A 주파수)로 동작하다가 조작에 따라 제 2 주파수(예를 들어, B 주파수) 또는 제 3 주파수(예를 들어, C 주파수)로 동작이 가변될 수 있을 것이다.
요컨대, 디폴트 모드와 가변 리프레시 레이트 모드는 각각 영상 데이터(DATA)를 디스플레이 패널(110)에 표시하기 위한 구동 주파수의 고정 또는 가변 여부에 따라 제 1 동작 모드와 제 2 동작 모드로 볼 수 있을 것이다.
외부의 호스트 시스템에서 TV 영상을 디스플레이 장치(100)로 전송하는 경우에는 고정된 디폴트 주파수를 통해 영상 데이터(DATA)를 공급하는 디폴트 모드로 동작하게 될 것이다. 디폴트 모드에서 고정된 디폴트 주파수로 영상 데이터(DATA)를 공급하는 상태에서, 게임 영상이나 영화와 같은 특수 영상에 대한 공급이 이루어지는 경우에, 호스트 시스템은 가변 리프레시 레이트 모드로 진입하고 선택된 기능에 따라 제 1 주파수(A 주파수), 제 2 주파수(B 주파수) 또는 제 3 주파수(C 주파수) 중에서 구동 주파수를 변경하면서 영상 데이터(DATA)를 공급하게 될 것이다.
반대로, 가변 리프레시 레이트 모드로 동작하는 과정에 TV 영상이 다시 공급되는 경우에는 디폴트 모드로 변경되어 고정된 디폴트 주파수로 영상 데이터(DATA)를 공급하게 될 것이다.
이와 같이, 본 발명의 디스플레이 장치(100)는 호스트 시스템에서 공급되는 영상 데이터(DATA)의 유형에 따라 고정된 디폴트 주파수로 동작하는 디폴트 모드와 복수의 주파수로 가변되는 가변 리프레시 레이트 모드로 구분할 수 있을 것이다.
한편, 본 개시의 디스플레이 장치(100)는 디폴트 모드에서 가변 리프레시 레이트 모드로 변경되거나 가변 리프레시 레이트 모드에서 디폴트 모드로 변경되는 과정에서, 변경되기 이전의 모드와 변경된 이후의 모드를 구분할 수 있도록 일정한 기간 동안 특정 휘도의 영상 데이터를 디스플레이 패널(110)에 공급할 수 있다.
예를 들어, 디폴트 모드에서 가변 리프레시 레이트 모드로 변경되는 경우에, 일정 기간 동안 A 휘도의 영상 데이터를 디스플레이 패널(110)에 인가할 수 있다. 또는, 가변 리프레시 레이트 모드에서 디폴트 모드로 변경되는 경우에, 일정 기간 동안 B 휘도의 영상 데이터를 디스플레이 패널(110)에 인가할 수 있다.
따라서, 디폴트 모드와 가변 리프레시 레이트 모드 사이의 변경 여부는 데이터 구동 회로(130)에서 디스플레이 패널(110)로 공급되는 데이터 전압(Vdata)의 휘도를 검출하거나 휘도 검출 카메라 등을 통해서 검출되는 휘도를 통해서 판단할 수 있을 것이다.
또한, 가변 리프레시 레이트 모드 내에서 구동 주파수가 제 1 주파수에서 제 2 주파수로 변경되는 경우에는, 수평 동기 신호의 개수를 카운팅함으로써 변경 주파수의 범위를 판단할 수 있을 것이다.
도 9는 본 개시의 실시예들에 따른 디스플레이 장치에서, 구동 주파수에 따라 수직 블랭크 구간이 변경되는 가변 리프레시 레이트 모드에서의 신호 파형을 예시로 나타낸 도면이다.
여기에서는 호스트 시스템으로부터 디스플레이 장치(100)에 공급되는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 및 데이터 인에이블 신호(DE)를 기준으로 나타내고 있다.
여기에서, 1 프레임은 디스플레이 패널(110)의 전체 구간에 대하여 한 번씩 영상이 출력되는 시간 간격을 나타낼 수 있으며, 구체적으로, 1 프레임은 영상이 출력되는 디스플레이 구동 기간(DP)과 영상이 출력되지 않는 수직 블랭크 구간(Vblank)을 포함한다. 또한, 디스플레이 구동 기간(DP) 내에는 수평 블랭크 구간이 포함될 수도 있으며 수평 블랭크 구간은 수평 동기 신호(Hsync)에 의해 결정될 수 있다.
수직 블랭크 구간(Vblank)에 영상이 출력되지 않는다는 것은 데이터 인에이블 신호(DE)가 로우 레벨을 유지함으로써, 수직 블랭크 구간(Vblank)에 영상을 구현하기 위한 데이터 전압(Vdata)이 데이터 라인(DL)으로 전달되지 않는다는 것을 의미할 수 있다. 즉, 1 프레임은 시간 개념을 의미할 수 있다.
제 1 프레임(1st Frame), 제 2 프레임(2nd Frame) 및 제 3 프레임(3rd Frame)은 1 프레임 기간들의 순서를 의미한다. 즉, 제 1 프레임(1st Frame) 이후에 제 2 프레임(2nd Frame)이 시작되고, 제 2 프레임(2nd Frame) 이후에 제 3 프레임(3rd Frame)이 시작된다. 제 1 프레임(1st Frame) 내지 제 3 프레임(3rd Frame) 각각은 1 프레임 기간 동안 지속된다.
여기에서, 제 1 프레임(1st Frame) 내지 제 3 프레임(3rd Frame) 각각의 1 프레임 기간은 서로 다를 수 있다. 특히, 제 1 프레임(1st Frame) 내지 제 3 프레임(3rd Frame)에서, 디스플레이 구동 기간(DP1, DP2, DP3)은 동일하지만, 수직 블랭크 구간(Vblank1, Vblank2, Vblank3)들은 서로 다르게 설정될 수 있다.
도 9를 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)에서, 제 1 프레임(1st Frame)의 제 1 디스플레이 구동 기간(DP1), 제 2 프레임(2nd Frame)의 제 2 디스플레이 구동 기간(DP2) 및 제 3 프레임(3rd Frame)의 제 3 디스플레이 구동 기간(DP3)은 동일하다.
반면, 제 1 프레임(1st Frame)의 제 1 수직 블랭크 구간(Vblank1), 제 2 프레임(2nd Frame)의 제 2 수직 블랭크 구간(Vblank2) 및 제 3 프레임(3rd Frame)의 제 3 수직 블랭크 구간(Vblank3)은 서로 다르게 설정될 수 있다.
1 프레임 기간은 수직 동기 신호(Vsync)의 폴링 시점부터 다음 수직 동기 신호(Vsync)의 폴링 시점 사이의 기간으로 정해질 수 있으며, 1 프레임 기간은 프레임 마다 다르게 설정될 수 있다.
디스플레이 구동 기간(DP)은 다수의 수평 기간으로 이루어질 수 있으며, 1 수평 기간은 영상 데이터(DATA)가 인가되는 데이터 인에이블 신호(DE)의 하이 레벨 구간과 영상 데이터(DATA)가 인가되지 않는 수평 블랭크 구간(데이터 인에이블 신호(DE)의 로우 레벨 구간)을 포함할 수 있다. 또한, 디스플레이 구동 기간(DP)은 디스플레이 패널(110)을 구성하는 게이트 라인(GL)의 수에 대응되도록 1 수평 기간을 다수 포함하며, 디스플레이 구동 기간(DP)과 수직 블랭크 구간(Vblank)을 포함하여 1 프레임(1 Frame)을 구성할 수 있다.
예를 들어, 디폴트 모드에 설정된 디폴트 주파수가 120 Hz인 경우에는 1 프레임의 영상 데이터(DATA)가 1초 동안 120번 반복해서 공급되고, 1 프레임은 8.3ms의 시간 간격을 가질 수 있다.
이 때, 디스플레이 패널(110)이 2,160 X 3,840 의 해상도를 가지는 경우, 세로 방향으로 2,160 개의 게이트 라인(GL)이 배치될 수 있으므로 1 프레임 내에서 2,160개의 게이트 라인(GL)이 턴-온되는 시간에 대응되도록 디스플레이 구동 기간(DP)에 2,160개의 펄스가 포함된 데이터 인에이블 신호(DE)가 인가될 수 있다.
한편, 디스플레이 구동 기간(DP)에는 데이터 인에이블 신호(DE)가 펄스 형태로 인가되지만, 수직 블랭크 구간(Vblank)에는 데이터 인에이블 신호(DE)가 로우 레벨을 유지한다.
반면, 수평 동기 신호(Hsync)는 디스플레이 구동 기간(DP)뿐만 아니라 수직 블랭크 구간(Vblank)에도 펄스 형태로 인가될 수 있다. 가변 리프레시 레이트 모드(VRR)에서 구동 주파수에 따라 수직 블랭크 구간(Vblank)의 시간 간격이 변하는 경우에는 1 프레임 내에 포함되는 수평 동기 신호(Hsync)의 펄스 개수도 변하게 된다. 따라서, 1 프레임 내에 포함되는 수평 동기 신호(Hsync)의 펄스 개수를 검출함으로써 구동 주파수를 확인할 수 있을 것이다. 예를 들어, 수직 동기 신호(Vsync)의 폴링 시점부터 다음 폴링 시점 사이에 포함되는 수평 동기 신호(Hsync)의 펄스 개수를 검출함으로써 구동 주파수를 확인할 수 있다.
이와 같이, 동작 모드 또는 구동 주파수가 변경되면 수직 블랭크 구간(Vblank)의 길이가 변경되기 때문에, 특성값 센싱 구간 이후에 인가되는 회복 전압(REC)에 의한 충전 시간이 구동 주파수마다 달라지게 된다. 그 결과, 동작 모드 또는 구동 주파수가 변경되는 시점에 휘도 편차에 의한 영상 오류가 발생하게 된다.
도 10은 본 개시의 실시예들에 따른 디스플레이 장치에서, 구동 주파수의 변경에 따라 디스플레이 패널에 적용되는 회복 전압을 예시로 나타낸 도면이다.
도 10을 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 수직 블랭크 구간(Vblank1, Vblank2)에 서브픽셀(SP)을 선택해서 구동 트랜지스터(DRT)의 특성값 중에서 이동도를 센싱해서 보상하고, 회복 전압(REC)을 인가할 수 있다.
여기에서, 회복 전압(REC)이 인가되는 회복 구간(RECOVERY)은 구동 트랜지스터(DRT)의 이동도 센싱 구간(u SENSING)이 완료된 후, 디스플레이 구동을 시작하기 이전의 일정 기간에 이루어질 수 있다. 즉, 구동 트랜지스터(DRT)의 이동도 센싱 및 보상 동작 이후에, 수직 블랭크 구간(Vblank1, Vblank2) 내에서 디스플레이 구동을 위해 인가된 전압을 리셋하기 위하여 회복 전압(REC1, REC2)이 인가될 수 있다.
이 때, 디스플레이 장치(100)의 구동 주파수가 변경되면 수직 블랭크 구간(Vblank1, Vblank2)의 길이가 달라지기 때문에, 회복 전압(REC1, REC2)이 인가된 시점부터 데이터 전압(Vdata)이 인가되는 시점 사이의 플로팅 시간(Tf1, Tf2)이 주파수마다 달라지게 된다.
예를 들어, 디스플레이 장치(100)가 N 프레임에서 120 Hz의 구동 주파수로 동작하다가 N+1 프레임에서 40 Hz의 구동 주파수로 동작하는 경우, 구동 주파수가 40 Hz로 변경된 제 1 수직 블랭크 구간(Vblank1)에 인가되는 회복 전압(REC1)의 레벨은 이전의 120 Hz 구동 주파수를 기준으로 결정된 값을 가질 수 있다. 또한, N 프레임과 N+1 프레임 사이의 제 1 수직 블랭크 구간(Vblank1)에 제 1 회복 전압(REC1)이 인가되는 서브픽셀(SP)은 제 1 회복 전압(REC1)이 인가되는 시점으로부터 제 1 플로팅 기간(Tf1)이 경과된 이후에 데이터 전압(Vdata)이 인가된다.
그러나, N+2 프레임에서 다시 120 Hz의 구동 주파수로 변경되는 경우, 해당 서브픽셀(SP)은 제 2 회복 전압(REC2)이 인가되는 시점으로부터 제 2 플로팅 시간(Tf2)이 경과된 이후에 데이터 전압(Vdata)이 인가된다.
이 때, 제 1 플로팅 시간(Tf1)과 제 2 플로팅 시간(Tf2)은 구동 주파수에 따라 달라지기 때문에, 이로 인해 구동 주파수가 변경될 때마다 휘도 편차에 의한 영상 오류가 발생할 수 있다.
본 개시의 디스플레이 장치(100)는 수직 블랭크 구간(Vblank)에 인가되는 회복 전압(REC)을 일정한 주기로 반복해서 인가함으로써, 회복 전압(REC)이 인가되는 시점과 데이터 전압(Vdata)이 인가되는 시점 사이의 플로팅 시간(Tf)의 편차를 최소화하고, 영상 오류를 줄이고 영상 품질을 개선할 수 있다.
도 11은 본 개시의 실시예들에 따른 디스플레이 장치에서, 수직 블랭크 구간에 회복 전압을 반복해서 인가하는 경우를 예시로 나타낸 도면이다.
도 11을 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 수직 블랭크 구간(Vblank1, Vblank2) 내에서 임의의 서브픽셀(SP)을 선택해서 구동 트랜지스터(DRT)의 특성값 중에서 이동도를 센싱해서 보상하고, 회복 전압(REC1, REC2)을 반복적으로 인가할 수 있다.
여기에서, 회복 전압(REC1, REC2)이 반복적으로 인가되는 회복 구간(RECOVERY)은 구동 트랜지스터(DRT)의 이동도 센싱 구간(u SENSING)이 완료된 후, 해당하는 서브픽셀(SP)에 데이터 전압이 인가되기 이전의 일정 기간에 이루어질 수 있다. 즉, 구동 트랜지스터(DRT)의 이동도 센싱 및 보상 동작 이후에, 수직 블랭크 구간(Vblank1, Vblank2) 내에서 해당하는 서브픽셀(SP)에 인가된 전압을 리셋하기 위하여 기준 주기(Prec)에 따라 회복 전압(REC1, REC2)을 반복해서 인가할 수 있다.
이 때, 서브픽셀(SP)에 인가되는 회복 전압(REC1, REC2)은 수직 블랭크 구간(Vblank1, Vblank2)이 종료되는 시점에 근접할 때까지 반복해서 인가되기 때문에, 디스플레이 장치(100)의 구동 주파수가 변경되어 수직 블랭크 구간(Vblank1, Vblank2)의 길이가 달라지더라도, 수직 블랭크 구간(Vblank1, Vblank2)에서 마지막으로 회복 전압(REC1, REC2)이 인가된 시점과 데이터 전압(Vdata)이 인가되는 시점 사이의 플로팅 시간(Tf1, Tf2)은 실질적으로 동일하게 유지될 수 있다.
예를 들어, 디스플레이 장치(100)가 N 프레임에서 120 Hz의 구동 주파수로 동작하다가 N+1 프레임에서 40 Hz의 구동 주파수로 동작하는 경우, 구동 주파수가 40 Hz로 변경된 제 1 수직 블랭크 구간(Vblank1) 동안 회복 전압(REC1)은 기준 주기(Prec)에 따라 반복적으로 인가될 수 있다. 따라서, N 프레임과 N+1 프레임 사이의 제 1 수직 블랭크 구간(Vblank1)에 제 1 회복 전압(REC1)이 인가되는 서브픽셀(SP)은 제 1 회복 전압(REC1)이 마지막으로 인가되는 시점으로부터 제 1 플로팅 기간(Tf1)이 경과된 이후에 데이터 전압(Vdata)이 인가된다.
이후, N+2 프레임에서 다시 120 Hz의 구동 주파수로 변경되는 경우, 해당 서브픽셀(SP)은 제 2 수직 블랭크 구간(Vblank2) 동안 제 2 회복 전압(REC2)이 기준 주기(Prec)에 따라 반복적으로 인가될 수 있다. 따라서, N+1 프레임과 N+2 프레임 사이의 제 2 수직 블랭크 구간(Vblank2)에 제 2 회복 전압(REC2)이 인가되는 서브픽셀(SP)은 제 2 회복 전압(REC2)이 마지막으로 인가되는 시점으로부터 제 2 플로팅 기간(Tf2)이 경과된 이후에 데이터 전압(Vdata)이 인가된다.
이 때, 제 1 수직 블랭크 구간(Vblank1)에서 제 1 회복 전압(REC1)이 마지막으로 인가되는 시점은 제 1 수직 블랭크 구간(Vblank1)이 종료되는 시점에 근접하게 되고, 제 2 수직 블랭크 구간(Vblank2)에서 제 2 회복 전압(REC2)이 마지막으로 인가되는 시점은 제 2 수직 블랭크 구간(Vblank2)이 종료되는 시점에 근접하게 된다.
따라서, 제 1 회복 전압(REC1)이 마지막으로 인가되는 시점으로부터 데이터 전압(Vdata)이 인가되는 시점 사이의 제 1 플로팅 시간(Tf1)과 제 2 회복 전압(REC2)이 마지막으로 인가되는 시점으로부터 데이터 전압(Vdata)이 인가되는 시점 사이의 제 2 플로팅 시간(Tf2)은 동일 수준으로 유지될 수 있다. 그 결과, 디스플레이 장치(100)의 구동 주파수가 변경되더라도 각 서브픽셀(SP)에 대한 플로팅 시간(Tf)이 일정하게 유지되어 휘도 편차에 의한 영상 오류를 최소화할 수 있다.
도 12는 본 개시의 실시예들에 따른 디스플레이 장치에서, 수직 블랭크 구간에 반복적으로 인가되는 회복 전압의 기준 주기를 예시로 나타낸 도면이다.
도 12를 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)에서, 수직 블랭크 구간(Vblank) 내에서 반복적으로 인가되는 회복 전압(REC)의 기준 주기(Prec)는 구동 트랜지스터(DRT)의 동작 특성을 반영하여 결정할 수 있다.
예를 들어, 도 3의 서브픽셀(SP) 회로의 경우, 회복 전압(REC)은 스캔 신호(SCAN)에 의해서 스위칭 트랜지스터(SWT)가 턴-온된 상태에서 구동 트랜지스터(DRT)의 게이트 노드에 인가될 수 있다.
이 때, 구동 트랜지스터(DRT)에 회복 전압(REC)이 인가되기 전에는 구동 트랜지스터(DRT)가 턴-오프 상태를 나타내기 때문에, 구동 트랜지스터(DRT)의 소스 노드 전압(Vs(DRT))은 턴-오프 상태에 대응되는 최소 전압(Vs(min))을 나타낼 수 있다.
회복 전압(REC)이 인가되는 시점에, 구동 트랜지스터(DRT)의 게이트 노드 전압(Vg(DRT))은 회복 전압(REC)의 레벨을 나타내고, 구동 트랜지스터(DRT)은 턴-온된다.
구동 트랜지스터(DRT)가 턴-온되면, 구동 트랜지스터(DRT)의 소스 노드 전압(Vs(DRT))은 상승하게 되며, 일정 시간이 지나면 포화 상태(saturation)에 진입하게 된다. 이 때, 구동 트랜지스터(DRT)가 턴-온되는 시점으로부터 포화 상태(saturation)에 도달하는 시점까지의 구간은 구동 트랜지스터(DRT)의 특성으로 볼 수 있다.
따라서, 구동 트랜지스터(DRT)의 특성이 균일하게 반영될 수 있도록, 회복 전압(REC)이 반복적으로 인가되는 기준 주기(Prec)는 구동 트랜지스터(DRT)가 턴-온되는 시점부터 포화 상태에 진입하는 시점까지의 시간 간격으로 설정되는 것이 바람직할 것이다.
이를 위해서, 디스플레이 패널(110)에 배치되는 구동 트랜지스터(DRT)의 특성을 반영하도록 회복 전압(REC)의 기준 주기(Prec)를 메모리에 저장하고, 이를 참조하여 수직 블랭크 구간(Vblank) 동안 회복 전압(REC)을 반복적으로 인가할 수 있을 것이다.
이 때, 회복 전압(REC)의 기준 주기(Prec)는 블랭크 구간에 구동 트랜지스터(DRT)에 인가되는 회복 전압(REC)의 레벨에 따라 달라질 수 있을 것이다. 이 경우에는 회복 전압(REC)의 레벨에 대응되는 기준 주기(Prec)를 룩업 테이블의 형태로 메모리에 저장하고, 블랭크 구간에 인가되는 회복 전압(REC)의 레벨에 따라 해당하는 기준 주기(Prec)를 메모리에서 추출하여 회복 전압(REC)의 반복 시간을 제어할 수 있을 것이다.
한편, 본 개시의 디스플레이 장치(100)는 외부의 호스트 시스템으로부터 공급되는 데이터 인에이블 신호(DE)를 타이밍 컨트롤러(140)에서 수신하고, 이를 이용하여 데이터 구동 회로(130)의 출력 타이밍을 제어하기 위한 소스 출력 인에이블 신호(SOE)를 생성한다.
이 과정에서, 타이밍 컨트롤러(140)에 입력되는 데이터 인에이블 신호(DE)와 타이밍 컨트롤러(140)에서 생성되는 소스 출력 인에이블 신호(SOE)와의 사이에 일정한 지연 시간이 발생하고, 이러한 지연 시간으로 인해서 회복 전압(REC)이 인가된 시점으로부터 데이터 전압(Vdata)이 인가되는 시점 사이의 플로팅 시간(Tf)에 편차가 발생할 수 있다.
본 개시의 디스플레이 장치(100)는 데이터 인에이블 신호(DE)와 소스 출력 인에이블 신호(SOE) 사이의 지연 시간을 반영하여 회복 전압(REC)을 인가함으로써, 회복 전압(REC)이 인가된 시점으로부터 데이터 전압(Vdata)이 인가되는 시점 사이의 플로팅 시간(Tf) 편차를 줄이고 영상 품질을 개선할 수 있다.
도 13은 본 개시의 실시예들에 따른 디스플레이 장치에서 소스 출력 인에이블 신호를 생성하는 회로의 블록도를 예시로 나타낸 도면이고, 도 14는 본 개시의 실시예들에 따른 디스플레이 장치에서 소스 출력 인에이블 신호가 생성되는 신호 흐름도를 예시로 나타낸 도면이다.
도 13 및 도 14를 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)에서, 타이밍 컨트롤러(140)는 소스 샘플링 클럭 발생 회로(142), 변조 회로(144), 및 소스 출력 인에이블 신호 생성 회로(146)를 포함할 수 있다.
변조 회로(144)는 호스트 시스템로부터 데이터 인에이블 신호(DE)를 입력받고, 이를 변조하여 변조된 데이터 인에이블 신호(DEm)을 출력할 수 있다. 이 때, 데이터 인에이블 신호(DE)의 변조 과정은 소스 샘플링 클럭(SCLK)을 이용하여 이루어질 수 있다.
소스 샘플링 클럭(SCLK)은 소스 샘플링 클럭 발생 회로(142)에서 제공될 수 있다. 예를 들어, 소스 샘플링 클럭 발생 회로(142)는 고정된 주파수를 가지는 클럭을 분산 스펙트럼 방식에 따라 주파수를 분산함으로써 소스 샘플링 클럭(SCLK)을 생성할 수 있다.
소스 샘플링 클럭(SCLK)은 시간 경과에 따라 삼각파 형상이나 사인파 형상 등 다양한 형상으로 이루어질 수 있으며, 여기에서는 삼각파 형상의 소스 샘플링 클럭(SCLK)을 예로서 나타내고 있다.
소스 샘플링 클럭 발생 회로(142) 및 변조 회로(144)는 타이밍 컨트롤러(140)의 내부에 위치할 수도 있고, 외부에 위치할 수도 있다. 여기에서는, 소스 샘플링 클럭 발생 회로(142) 및 변조 회로(144)가 타이밍 컨트롤러(140)의 내부에 위치하는 경우를 가정하고 있다.
소스 샘플링 클럭 발생 회로(142)에서 생성된 소스 샘플링 클럭(SCLK)은 변조 회로(144)에 입력되고, 변조 회로(144)는 소스 샘플링 클럭(SCLK)를 이용하여 데이터 인에이블 신호(DE)를 변조한다.
예를 들어, 소스 샘플링 클럭(SCLK)의 주파수가 기준 주파수보다 높은 구간 동안에 내부 클럭의 주파수가 높아져서 데이터 인에이블 신호(DE)의 하강 에지를 앞으로 당기고, 소스 샘플링 클럭(SCLK)의 주파수가 기준 주파수보다 낮은 구간 동안에 내부 클럭의 주파수가 낮아져서 데이터 인에이블 신호(DE)의 하강 에지를 뒤로 밀리도록 할 수 있다.
이와 같이, 변조 회로(144)는 소스 샘플링 클럭(SCLK)의 주파수 변화에 따라, 데이터 인에이블 신호(DE)의 타이밍을 변경하여, 변조된 데이터 인에이블 신호(DEm)를 출력할 수 있다.
변조된 데이터 인에이블 신호(DEm)는 소스 출력 인에이블 신호 생성 회로(146)에 인가되며, 소스 출력 인에이블 신호 생성 회로(146)는 변조된 데이터 인에이블 신호(DEm)의 하강 에지에 동기되는 소스 출력 인에이블 신호(SOE)를 생성할 수 있다.
이 과정에서, 타이밍 컨트롤러(140)에서 생성되는 소스 출력 인에이블 신호(SOE)와 타이밍 컨트롤러(140)에 입력되는 데이터 인에이블 신호(DE)는 일정한 지연 시간(Dde)을 가지게 된다.
이러한 지연 시간(Dde)은 타이밍 컨트롤러(140)에서 소스 출력 인에이블 신호(SOE)를 생성하기 위한 회로 구조 및 알고리즘에 따라 달라질 수 있으므로, 디스플레이 장치(100) 및 타이밍 컨트롤러(140)의 구조에 따라 다른 값을 가질 수 있다.
그러나, 일단 디스플레이 장치(100)에 타이밍 컨트롤러(140)가 장착되는 시점에 이러한 지연 시간(Dde)은 고정된 값을 가지게 될 것이다. 따라서, 이러한 데이터 인에이블 신호(DE)의 지연 시간(Dde)에 대한 정보를 메모리에 저장하고 이를 반영하여 회복 전압(REC)의 인가 시점을 제어할 수 있을 것이다.
도 15는 본 개시의 실시예들에 따른 디스플레이 장치에서, 데이터 인에이블 신호와 소스 출력 인에이블 신호의 지연 시간을 고려하여 회복 전압을 인가하는 신호 흐름도를 예시로 나타낸 도면이다.
도 15를 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 수직 블랭크 구간(Vblank) 내에 임의의 서브픽셀(SP)을 선택해서 구동 트랜지스터(DRT)의 특성값 중에서 이동도를 센싱해서 보상하고, 기준 주기(Prec)를 가지는 회복 전압(REC)을 반복적으로 인가할 수 있다.
여기에서, 회복 전압(REC)이 반복적으로 인가되는 회복 구간(RECOVERY)은 구동 트랜지스터(DRT)의 이동도 센싱 구간(u SENSING)이 완료된 후, 해당하는 서브픽셀(SP)에 데이터 전압(Vdata)이 인가되기 이전의 일정 기간에 해당할 수 있다.
이 때, 서브픽셀(SP)에 반복적으로 인가되는 회복 전압(REC)은 수직 블랭크 구간(Vblank)이 종료되는 시점에 근접할 때까지 인가되기 때문에, 디스플레이 장치(100)의 구동 주파수가 변경되어 수직 블랭크 구간(Vblank)의 길이가 달라지더라도, 수직 블랭크 구간(Vblank)에서 마지막으로 회복 전압(REC)이 인가된 시점과 데이터 전압(Vdata)이 인가되는 시점 사이의 플로팅 시간(Tf)은 일정하게 유지될 수 있다.
그 결과, 디스플레이 장치(100)의 구동 주파수가 변경되더라도 각 서브픽셀(SP)에 대한 플로팅 시간(Tf)이 일정하게 유지되기 때문에, 휘도 편차에 의한 영상 오류를 최소화할 수 있다.
한편, 타이밍 컨트롤러(140)에서 데이터 구동 회로(130)에 공급되는 소스 출력 인에이블 신호(SOE)는 데이터 인에이블 신호(DE)를 처리하는 타이밍 컨트롤러(140)의 내부 회로와 알고리즘에 의해서, 일정한 지연 시간(Dde)을 가질 수 있다.
따라서, 수직 블랭크 구간(Vblank)이 데이터 인에이블 신호(DE)의 지연 시간(Dde)으로 인해서 늘어날 수 있고, 이로 인해 회복 전압(REC)이 인가된 시점과 데이터 전압(Vdata)이 인가되는 시점 사이의 플로팅 시간(Tf)이 변동될 수 있다.
그러나, 본 개시의 디스플레이 장치(100)는 기준 주기(Prec)에 따라 반복되는 회복 전압(REC)의 인가 시점이 데이터 인에이블 신호(DE)의 지연 시간(Dde) 범위 이내에 포함되는 경우에, 데이터 인에이블 신호(DE)의 지연 시간(Dde) 구간에 추가적으로 회복 전압(REC)을 인가할 수 있다.
그 결과, 소스 출력 인에이블 신호(SOE)가 데이터 구동 회로(130)에 전달되는 데이터 인에이블 신호(DE)의 지연 시간(Dde)이 존재하는 경우에도, 회복 전압(REC)이 인가된 시점과 데이터 전압(Vdata)이 인가되는 시점 사이의 플로팅 시간(Tf)을 균일하게 유지함으로써, 영상 오류를 감소시키고 영상 품질을 개선할 수 있다.
도 16은 본 개시의 실시예들에 따른 디스플레이 구동 방법의 흐름도를 예시로 나타낸 도면이다.
도 16을 참조하면, 본 개시의 실시예들에 따른 디스플레이 구동 방법은 회복 전압(REC)의 기준 주기(Prec)를 결정하는 단계(S100), 디스플레이 패널(110)에 영상을 표시하는 단계(S200), 블랭크 구간을 판단하는 단계(S300), 블랭크 구간에 구동 트랜지스터(DRT)의 특성값을 보상하는 단계(S400), 기준 주기(Psec)의 간격으로 회복 전압(REC)을 반복적으로 인가하는 단계(S500), 회복 전압(REC)의 인가 시점이 데이터 인에이블 신호(DE)의 지연 시간(Dde) 내에 포함되는지를 판단하는 단계(S600), 데이터 인에이블 신호(DE)의 지연 시간(Dde) 내에 회복 전압(REC)을 인가하는 단계(S700), 및 블랭크 구간을 종료하는 단계(S800)를 포함할 수 있다.
회복 전압(REC)의 기준 주기(Prec)를 결정하는 단계(S100)는 블랭크 구간 내에서 구동 트랜지스터(DRT)의 특성값을 보상하는 프로세스가 종료된 후, 구동 트랜지스터(DRT)의 게이트 노드에 회복 전압(REC)을 반복적으로 인가하는 주기를 결정하는 과정이다.
회복 전압(REC)의 기준 주기(Psec)는 구동 트랜지스터(DRT)가 턴-오프된 상태에서 포화 상태로 진입하는 시점까지의 시간 간격으로 결정될 수 있으며, 회복 전압(REC)의 기준 주기(Psec)는 디스플레이 장치(100)의 출하 시점에 메모리에 저장될 수 있다.
디스플레이 패널(110)에 영상을 표시하는 단계(S200)는 디스플레이 장치(100)에 전원이 인가되고, 호스트 시스템으로부터 전달되는 영상 데이터(DATA)를 디스플레이 패널(110)에 공급함으로써 영상을 표시하는 과정이다.
블랭크 구간을 판단하는 단계(S300)는 디스플레이 패널(110)에 영상이 표시되지 않는 수평 블랭크 구간 또는 수직 블랭크 구간인지를 판단하는 과정이다.
블랭크 구간에 구동 트랜지스터(DRT)의 특성값을 보상하는 단계(S400)는 블랭크 구간 내에서 구동 트랜지스터(DRT)의 문턱 전압 또는 이동도를 센싱하고 이를 보상하는 과정이다.
기준 주기(Prec)의 간격으로 회복 전압(REC)을 반복적으로 인가하는 단계(S500)는 블랭크 구간 내에서 구동 트랜지스터(DRT)의 특성값 보상 프로세스가 완료된 후에, 기준 주기(Prec)의 간격으로 회복 전압(REC)을 반복적으로 인가하는 과정이다.
회복 전압(REC)의 인가 시점이 데이터 인에이블 신호(DE)의 지연 시간(Dde) 내에 포함되는지를 판단하는 단계(S600)는 기준 주기(Prec)에 따라 반복되는 회복 전압(REC)의 인가 시점이 데이터 인에이블 신호(DE)와 소스 출력 인에이블 신호(SOE) 사이의 지연 시간(Dde)으로 인해 연장된 블랭크 구간에 해당하는지를 판단하는 과정이다.
데이터 인에이블 신호(DE)의 지연 시간(Dde) 내에 회복 전압(REC)을 인가하는 단계(S700)는 회복 전압(REC)의 인가 시점이 데이터 인에이블 신호(DE)의 지연 시간(Dde) 내에 포함되는 경우, 데이터 인에이블 신호(DE)의 지연 시간(Dde) 내에 회복 전압(REC)을 인가하는 과정이다.
만약, 회복 전압(REC)의 인가 시점이 데이터 인에이블 신호(DE)의 지연 시간(Dde) 내에 포함되지 않는다면 데이터 인에이블 신호(DE)의 지연 시간(Dde) 이전에 회복 전압(REC)을 인가함으로써, 해당 블랭크 구간에 회복 전압(REC)을 인가하는 과정이 종료될 것이다.
블랭크 구간을 종료하는 단계(S800)는 회복 전압(REC)을 인가하는 과정을 종료하고 디스플레이 패널(110)에 영상을 표시하는 과정을 진행하는 과정이다.
이상에서 설명한 본 개시의 실시예들을 간략하게 설명하면 아래와 같다.
본 개시의 디스플레이 장치(100)는 복수의 게이트 라인(GL), 복수의 데이터 라인(DL), 및 구동 트랜지스터(DRT)를 포함하는 복수의 서브픽셀(SP)이 배치된 디스플레이 패널(110)과, 상기 복수의 게이트 라인(GL)에 스캔 신호(SCAN)를 인가하는 게이트 구동 회로(120)와, 영상 데이터(DATA)를 데이터 전압(Vdata)으로 변환하여, 상기 복수의 데이터 라인(DL)에 인가하는 데이터 구동 회로(130)와, 블랭크 구간 내에서, 실시간 센싱 프로세스를 통해 상기 구동 트랜지스터(DRT)의 특성값을 보상하고, 상기 구동 트랜지스터(DRT)를 리셋하기 위한 회복 전압(REC)을 기준 주기(Prec)에 따라 반복적으로 인가하도록 제어하는 타이밍 컨트롤러(140)를 포함할 수 있다.
상기 기준 주기(Prec)는 상기 구동 트랜지스터(DRT)가 턴-온되는 시점부터 포화 상태에 진입하는 시점까지의 시간 간격으로 결정될 수 있다.
상기 기준 주기(Prec)는 상기 회복 전압(REC)의 레벨에 대응되도록 결정되어, 룩업 테이블의 형태로 메모리에 저장될 수 있다.
상기 구동 트랜지스터(DRT)의 특성값은 이동도이고, 상기 블랭크 구간은 수직 블랭크 구간(Vblank)일 수 있다.
상기 블랭크 구간은 구동 주파수에 따라 시간 간격이 달라질 수 있다.
상기 타이밍 컨트롤러(140)는 데이터 샘플링 타이밍을 제어하기 위한 소스 샘플링 클럭(SCLK)을 생성하는 소스 샘플링 클럭 발생 회로(142)와, 상기 소스 샘플링 클럭(SCLK)을 이용하여 데이터 인에이블 신호(DE)를 변조하는 변조 회로(144)와, 상기 데이터 구동 회로(130)의 출력 타이밍을 제어하기 위하여, 변조된 데이터 인에이블 신호(DEm)에 동기되는 소스 출력 인에이블 신호(SOE)를 생성하는 소스 출력 인에이블 신호 생성 회로(146)를 포함할 수 있다.
상기 데이터 구동 회로(130)는 상기 데이터 인에이블 신호(DE)로부터 일정한 지연 시간(Dde)이 지나서 상기 소스 출력 인에이블 신호(SOE)가 전달됨으로 인해, 상기 블랭크 구간이 상기 지연 시간(Dde)만큼 연장될 수 있다.
상기 지연 시간(Dde)은 메모리에 미리 저장되어 있을 수 있다.
상기 타이밍 컨트롤러(140)는 상기 회복 전압(REC)이 인가되는 시점이 상기 지연 시간(Prec)의 범위 이내에 포함되는 경우에, 상기 지연 시간(Prec)의 범위에 상기 회복 전압(REC)이 인가되도록 제어할 수 있다.
또한, 본 개시의 디스플레이 구동 방법은 복수의 게이트 라인(GL), 복수의 데이터 라인(DL), 및 구동 트랜지스터(DRT)를 포함하는 복수의 서브픽셀(SP)이 배치된 디스플레이 패널(110)과, 상기 복수의 게이트 라인(GL)에 스캔 신호(SCAN)를 인가하는 게이트 구동 회로(120)와, 영상 데이터(DATA)를 데이터 전압(Vdata)으로 변환하여 상기 복수의 데이터 라인(DL)에 인가하는 데이터 구동 회로(130)를 포함하는 디스플레이 장치(100)의 구동 방법에 있어서, 상기 구동 트랜지스터(DRT)를 리셋하기 위한 회복 전압(REC)의 기준 주기(Prec)를 결정하는 단계와, 상기 디스플레이 패널(110)에 영상을 표시하는 단계와, 블랭크 구간에 상기 구동 트랜지스터(DRT)의 특성값을 보상하는 단계와, 상기 블랭크 구간에 상기 기준 주기(Prec)의 간격으로 상기 회복 전압(REC)을 반복적으로 인가하는 단계를 포함할 수 있다.
상기 기준 주기(Prec)는 상기 구동 트랜지스터(DRT)가 턴-온되는 시점부터 포화 상태에 진입하는 시점까지의 시간 간격으로 결정될 수 있다.
상기 기준 주기(Prec)는 상기 회복 전압(REC)의 레벨에 대응되도록 결정되어, 룩업 테이블의 형태로 메모리에 저장될 수 있다.
상기 블랭크 구간은 구동 주파수에 따라 시간 간격이 달라질 수 있다.
상기 디스플레이 구동 방법은 데이터 샘플링 타이밍을 제어하기 위한 소스 샘플링 클럭(SCLK)을 생성하는 단계와, 상기 소스 샘플링 클럭(SCLK)을 이용하여, 외부에서 입력된 데이터 인에이블 신호(DE)를 변조하는 단계와, 상기 데이터 구동 회로(130)의 출력 타이밍을 제어하기 위하여, 변조된 데이터 인에이블 신호(DEm)에 동기되는 소스 출력 인에이블 신호(SOE)를 생성하는 단계를 더 포함하되, 상기 소스 출력 인에이블 신호(SOE)는 상기 데이터 인에이블 신호(DE)로부터 일정한 지연 시간(Dde)이 지나서 전달되어, 상기 블랭크 구간이 상기 지연 시간(Dde)만큼 연장될 수 있다.
상기 디스플레이 구동 방법은 상기 회복 전압(REC)의 인가 시점이 상기 지연 시간(Dde) 구간에 포함되는 경우, 상기 지연 시간(Dde) 구간에 상기 회복 전압(REC)을 인가하는 단계를 더 포함할 수 있다.
이상의 설명은 본 개시의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 개시의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 개시에 개시된 실시예들은 본 개시의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 개시의 기술 사상의 범위가 한정되는 것은 아니다. 본 개시의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 개시의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 디스플레이 장치
110: 디스플레이 패널
120: 게이트 구동 회로
130: 데이터 구동 회로
136: 데이터 전압 출력 회로
140: 타이밍 컨트롤러
142: 소스 샘플링 클럭 발생 회로
144: 변조 회로
146: 소스 출력 인에이블 신호 생성 회로
150: 파워 관리 회로
160: 메인 파워 관리 회로
170: 세트 보드

Claims (15)

  1. 복수의 게이트 라인, 복수의 데이터 라인, 및 구동 트랜지스터를 포함하는 복수의 서브픽셀이 배치된 디스플레이 패널;
    상기 복수의 게이트 라인에 스캔 신호를 인가하는 게이트 구동 회로;
    영상 데이터를 데이터 전압으로 변환하여, 상기 복수의 데이터 라인에 인가하는 데이터 구동 회로; 및
    블랭크 구간 내에서, 실시간 센싱 프로세스를 통해 상기 구동 트랜지스터의 특성값을 보상하고, 상기 구동 트랜지스터를 리셋하기 위한 회복 전압을 기준 주기에 따라 반복적으로 인가하도록 제어하는 타이밍 컨트롤러를 포함하는 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 기준 주기는
    상기 구동 트랜지스터가 턴-온되는 시점부터 포화 상태에 진입하는 시점까지의 시간 간격으로 결정되는 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 기준 주기는
    상기 회복 전압의 레벨에 대응되도록 결정되어, 룩업 테이블의 형태로 메모리에 저장되는 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 구동 트랜지스터의 특성값은 이동도이고,
    상기 블랭크 구간은 수직 블랭크 구간인 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 블랭크 구간은
    구동 주파수에 따라 시간 간격이 달라지는 디스플레이 장치.
  6. 제 1 항에 있어서,
    상기 타이밍 컨트롤러는
    데이터 샘플링 타이밍을 제어하기 위한 소스 샘플링 클럭을 생성하는 소스 샘플링 클럭 발생 회로;
    상기 소스 샘플링 클럭을 이용하여 데이터 인에이블 신호를 변조하는 변조 회로; 및
    상기 데이터 구동 회로의 출력 타이밍을 제어하기 위하여, 변조된 데이터 인에이블 신호에 동기되는 소스 출력 인에이블 신호를 생성하는 소스 출력 인에이블 신호 생성 회로를 포함하는 디스플레이 장치.
  7. 제 6 항에 있어서,
    상기 데이터 구동 회로는
    상기 데이터 인에이블 신호로부터 일정한 지연 시간이 지나서 상기 소스 출력 인에이블 신호가 전달됨으로 인해, 상기 블랭크 구간이 상기 지연 시간만큼 연장되는 디스플레이 장치.
  8. 제 7 항에 있어서,
    상기 지연 시간은 메모리에 미리 저장되어 있는 디스플레이 장치.
  9. 제 7 항에 있어서,
    상기 타이밍 컨트롤러는
    상기 회복 전압이 인가되는 시점이 상기 지연 시간의 범위 이내에 포함되는 경우에, 상기 지연 시간 범위에 상기 회복 전압이 인가되도록 제어하는 디스플레이 장치.
  10. 복수의 게이트 라인, 복수의 데이터 라인, 및 구동 트랜지스터를 포함하는 복수의 서브픽셀이 배치된 디스플레이 패널과, 상기 복수의 게이트 라인에 스캔 신호를 인가하는 게이트 구동 회로와, 영상 데이터를 데이터 전압으로 변환하여 상기 복수의 데이터 라인에 인가하는 데이터 구동 회로를 포함하는 디스플레이 장치의 구동 방법에 있어서,
    상기 구동 트랜지스터를 리셋하기 위한 회복 전압의 기준 주기를 결정하는 단계;
    상기 디스플레이 패널에 영상을 표시하는 단계;
    블랭크 구간에 상기 구동 트랜지스터의 특성값을 보상하는 단계; 및
    상기 블랭크 구간에 상기 기준 주기의 간격으로 상기 회복 전압을 반복적으로 인가하는 단계를 포함하는 디스플레이 구동 방법.
  11. 제 10 항에 있어서,
    상기 기준 주기는
    상기 구동 트랜지스터가 턴-온되는 시점부터 포화 상태에 진입하는 시점까지의 시간 간격으로 결정되는 디스플레이 구동 방법.
  12. 제 11 항에 있어서,
    상기 기준 주기는
    상기 회복 전압의 레벨에 대응되도록 결정되어, 룩업 테이블의 형태로 메모리에 저장되는 디스플레이 구동 방법.
  13. 제 10 항에 있어서,
    상기 블랭크 구간은
    구동 주파수에 따라 시간 간격이 달라지는 디스플레이 구동 방법.
  14. 제 10 항에 있어서,
    데이터 샘플링 타이밍을 제어하기 위한 소스 샘플링 클럭을 생성하는 단계;
    상기 소스 샘플링 클럭을 이용하여, 외부에서 입력된 데이터 인에이블 신호를 변조하는 단계; 및
    상기 데이터 구동 회로의 출력 타이밍을 제어하기 위하여, 변조된 데이터 인에이블 신호에 동기되는 소스 출력 인에이블 신호를 생성하는 단계를 더 포함하되,
    상기 소스 출력 인에이블 신호는 상기 데이터 인에이블 신호로부터 일정한 지연 시간이 지나서 전달되어, 상기 블랭크 구간이 상기 지연 시간만큼 연장되는 디스플레이 구동 방법.
  15. 제 14 항에 있어서,
    상기 회복 전압의 인가 시점이 상기 지연 시간 구간에 포함되는 경우, 상기 지연 시간 구간에 상기 회복 전압을 인가하는 단계를 더 포함하는 디스플레이 구동 방법.
KR1020220072573A 2022-06-15 2022-06-15 디스플레이 장치 및 디스플레이 구동 방법 KR20230172135A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220072573A KR20230172135A (ko) 2022-06-15 2022-06-15 디스플레이 장치 및 디스플레이 구동 방법
US18/204,842 US11961452B2 (en) 2022-06-15 2023-06-01 Display device and display driving method
CN202310672034.4A CN117238246A (zh) 2022-06-15 2023-06-07 显示装置及显示驱动方法
DE102023115368.4A DE102023115368A1 (de) 2022-06-15 2023-06-13 Anzeigevorrichtung und anzeigeansteuerverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220072573A KR20230172135A (ko) 2022-06-15 2022-06-15 디스플레이 장치 및 디스플레이 구동 방법

Publications (1)

Publication Number Publication Date
KR20230172135A true KR20230172135A (ko) 2023-12-22

Family

ID=88975083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220072573A KR20230172135A (ko) 2022-06-15 2022-06-15 디스플레이 장치 및 디스플레이 구동 방법

Country Status (4)

Country Link
US (1) US11961452B2 (ko)
KR (1) KR20230172135A (ko)
CN (1) CN117238246A (ko)
DE (1) DE102023115368A1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102653683B1 (ko) * 2018-09-12 2024-04-01 엘지디스플레이 주식회사 유기발광 표시장치
KR20230025596A (ko) * 2021-08-13 2023-02-22 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
DE102022133686A1 (de) * 2021-12-24 2023-06-29 Lg Display Co., Ltd. Querverweis auf bezogene anmeldungen

Also Published As

Publication number Publication date
US11961452B2 (en) 2024-04-16
DE102023115368A1 (de) 2023-12-21
CN117238246A (zh) 2023-12-15
US20230410719A1 (en) 2023-12-21

Similar Documents

Publication Publication Date Title
KR102622873B1 (ko) 디스플레이 장치 및 구동 방법
KR102565753B1 (ko) 전계 발광 표시장치와 그 구동 장치
KR20200058943A (ko) 디스플레이 장치 및 구동 방법
US11626072B2 (en) Display device and driving method thereof
KR20220068537A (ko) 표시장치와 그 구동 방법
KR102648002B1 (ko) 디스플레이 장치 및 구동 방법
KR20230068004A (ko) 디스플레이 장치, 디스플레이 패널 및 디스플레이 구동 방법
KR20220000125A (ko) 회로 소자의 특성 값 센싱 방법 및 이를 이용한 디스플레이 장치
KR20150033156A (ko) 표시 장치 및 그 구동 방법
KR20170081043A (ko) 유기발광표시장치 및 유기발광표시장치의 구동 방법
KR20230066873A (ko) 디스플레이 장치, 구동 회로 및 디스플레이 구동 방법
KR102598361B1 (ko) 유기 발광 디스플레이 장치 및 구동 방법
KR20230172135A (ko) 디스플레이 장치 및 디스플레이 구동 방법
KR20230071223A (ko) 디스플레이 장치, 구동 회로 및 디스플레이 구동 방법
KR20230029317A (ko) 디스플레이 장치, 데이터 구동 회로 및 디스플레이 구동 방법
KR20220074394A (ko) 디스플레이 장치 및 구동 방법
KR20170064962A (ko) 유기발광표시패널 및 유기발광표시장치
KR20230166722A (ko) 디스플레이 장치 및 디스플레이 구동 방법
KR20230102478A (ko) 디스플레이 장치 및 디스플레이 구동 방법
KR20200017112A (ko) 전계발광표시장치
KR20230099137A (ko) 디스플레이 장치, 데이터 구동 회로 및 디스플레이 구동 방법
KR102652918B1 (ko) 디스플레이 장치 및 구동 방법
KR20220081499A (ko) 디스플레이 장치 및 구동 방법
KR20230093616A (ko) 서브픽셀 회로, 디스플레이 패널 및 디스플레이 장치
KR20230093619A (ko) 서브픽셀 회로, 디스플레이 패널 및 디스플레이 장치