DE102023115368A1

DE102023115368A1 - Anzeigevorrichtung und anzeigeansteuerverfahren

Info

Publication number: DE102023115368A1
Application number: DE102023115368.4A
Authority: DE
Inventors: Jeonghyo Park; GeunWoo LEE
Original assignee: LG Display Co Ltd
Current assignee: LG Display Co Ltd
Priority date: 2022-06-15
Filing date: 2023-06-13
Publication date: 2023-12-21
Also published as: US20230410719A1; US11961452B2; KR20230172135A; CN117238246A

Abstract

Hier werden eine Anzeigevorrichtung und ein Anzeigeansteuerverfahren offenbart. Die Anzeigevorrichtung umfasst eine Anzeigetafel, die mehrere Gate-Leitungen, mehrere Datenleitungen und mehrere Unterpixel, in denen ein Ansteuertransistor angeordnet sind, aufweist, eine Gate-Ansteuerschaltung, die dazu ausgelegt ist, ein Abtastsignal an die mehreren Gate-Leitungen anzulegen, eine Datenansteuerschaltung, die dazu ausgelegt ist, Bilddaten in eine Datenspannung umzusetzen und die Datenspannung an die mehreren Datenleitungen anzulegen, und einen Zeitvorgabe-Controller, der dazu ausgelegt ist, einen Kennwert des Ansteuertransistors unter Verwendung eines Echtzeit-Erfassungsprozesses zu kompensieren und so zu steuern, dass eine Wiederherstellungsspannung zum Zurücksetzen des Ansteuertransistors wiederholt auf einer Referenzperiode innerhalb einer Austastperiode basierend angelegt wird.

Description

Diese Anmeldung beansprucht die Priorität der KR 10-2022-0072573 , die am 15. Juni 2022 eingereicht wurde und die hier durch Bezugnahme vollständig mit aufgenommen ist.
HINTERGRUND DER ERFINDUNG
1. Gebiet der Erfindung
Ausführungsformen der vorliegenden Offenbarung beziehen sich auf eine Anzeigevorrichtung und ein Anzeigeansteuerverfahren, die einen Bildfehler, der zu einem Zeitpunkt auftritt, zu dem sich eine Ansteuerfrequenz ändert, reduzieren können und die Bildqualität verbessern können.
2. Beschreibung des Standes der Technik
Im Zuge der Weiterentwicklung der Informationsgesellschaft steigen verschiedene Anforderungen an Anzeigevorrichtungen, die Bilder anzeigen, und es werden verschiedene Arten von Anzeigevorrichtungen wie Flüssigkristallanzeigen und Anzeigen mit organischen Leuchtdioden verwendet.
Unter diesen Anzeigevorrichtungen verwendet eine OLED-Anzeigevorrichtung eine organische Leuchtdiode, die selbst Licht emittiert und daher Vorteile in Bezug auf schnelle Ansprechgeschwindigkeit, Kontrastverhältnis, Emissionswirkungsgrad, Helligkeit und Betrachtungswinkel bietet.
Die Anzeigevorrichtung kann ein lichtemittierendes Element umfassen, das in jedem von mehreren Unterpixeln angeordnet ist, die in einer Anzeigetafel angeordnet sind, und das lichtemittierende Element durch Steuerung einer an das lichtemittierende Element angelegten Spannung so steuern, dass es Licht emittiert, wodurch die durch jedes Unterpixel dargestellte Helligkeit gesteuert wird und ein Bild angezeigt wird.
In diesem Fall sind das lichtemittierende Element und ein Ansteuertransistor zum Steuern des lichtemittierenden Elements zum Emittieren von Licht in jedem in der Anzeigetafel definierten Unterpixel angeordnet und entsprechend einer Ansteuerumgebung der Anzeigetafel kann eine Abweichung in Kennwerten wie einer Schwellenspannung oder der Beweglichkeit des Ansteuertransistors in jedem Unterpixel auftreten. Dadurch kann es zu einer Helligkeitsabweichung (Helligkeitsungleichmäßigkeit) zwischen den Unterpixeln kommen, die die Bildqualität beeinträchtigen kann.
Beispielsweise kann es sich bei den an die Anzeigevorrichtung gelieferten Bilddaten um ein Standbild oder ein bewegtes Bild, das sich mit einer vorgegebenen Geschwindigkeit ändert, handeln und bewegte Bilder können auch verschiedenen Bildtypen entsprechen, beispielsweise Sportbildern, Filmen und Spielbildern.
Da ein Format der Bilddaten je nach Bilddatentyp variieren kann, kann eine Betriebsart mit variabler Bildwiederholfrequenz (VRR-Betriebsart) verwendet werden, bei der eine Ansteuerfrequenz je nach Bilddatentyp variiert.
Wenn das Unterpixel durch Anwendung des VRR-Betriebsart mit verschiedenen Bildwiederholfrequenzen angesteuert wird, kann es jedoch zu einem Bildfehler kommen, wenn sich die Ansteuerfrequenz ändert, was zu einer Verschlechterung der Bildqualität führt.
ZUSAMMENFASSUNG DER ERFINDUNG
Daher ist es eine Aufgabe der vorliegenden Erfindung, eine Anzeigevorrichtung und ein Anzeigeansteuerverfahren zu schaffen, die einen Bildfehler, der zu einem Zeitpunkt auftritt, zu dem sich eine Ansteuerfrequenz ändert, reduzieren können und die Bildqualität verbessern können.
Eine weitere Aufgabe der vorliegenden Offenbarung ist es, eine Anzeigevorrichtung und ein Anzeigeansteuerverfahren zu schaffen, die einen Bildfehler, der auftritt, wenn eine Ansteuerfrequenz geändert wird, reduzieren und die Bildqualität durch wiederholtes Anlegen von Wiederherstellungsspannungen in einer Austastperiode verbessern können.
Eine weitere Aufgabe der vorliegenden Offenbarung ist es, eine Anzeigevorrichtung und ein Anzeigeansteuerverfahren zu schaffen, die einen Bildfehler, der auftritt, wenn eine Ansteuerfrequenz geändert wird, reduzieren können und die Bildqualität verbessern können, indem eine Referenzperiode einer Wiederherstellungsspannung, die wiederholt auf eine Austastperiode angewendet wird, gemäß einer Betriebscharakteristik eines Ansteuertransistors bestimmt wird.
Eine weitere Aufgabe der vorliegenden Offenbarung ist es, eine Anzeigevorrichtung und ein Anzeigeansteuerverfahren zu schaffen, die einen Bildfehler, der auftritt, wenn eine Ansteuerfrequenz geändert wird, reduzieren können und die Bildqualität verbessern können, indem eine Wiederherstellungsspannung unter Berücksichtigung einer Verzögerungszeit dann, wenn ein Datenfreigabesignal an eine Anzeigetafel gesendet wird, angelegt wird.
Gemäß einem Aspekt können Ausführungsformen der vorliegenden Offenbarung eine Anzeigevorrichtung bereitstellen, die umfasst: eine Anzeigetafel, die mehrere Gate-Leitungen, mehrere Datenleitungen und mehrere Unterpixel, in denen ein Ansteuertransistor angeordnet sind, aufweist, eine Gate-Ansteuerschaltung, die dazu ausgelegt ist, ein Abtastsignal an die mehreren Gate-Leitungen anzulegen, eine Datenansteuerschaltung, die dazu ausgelegt ist, Bilddaten in eine Datenspannung umzusetzen und die Datenspannung an die mehreren Datenleitungen anzulegen, und einen Zeitvorgabe-Controller, der dazu ausgelegt ist, einen Kennwert des Ansteuertransistors unter Verwendung eines Echtzeit-Erfassungsprozesses zu kompensieren und so zu steuern, dass eine Wiederherstellungsspannung zum Zurücksetzen des Ansteuertransistors wiederholt basierend auf einer Referenzperiode innerhalb einer Austastperiode angelegt wird.
Gemäß einem weiteren Aspekt können Ausführungsformen der vorliegenden Offenbarung ein Anzeigeansteuerverfahren für eine Anzeigevorrichtung schaffen, die eine Anzeigetafel, die mehrere Gate-Leitungen, mehrere Datenleitungen und mehrere Unterpixel, in denen ein Ansteuertransistor angeordnet ist, aufweist, eine Gate-Ansteuerschaltung, die dazu ausgelegt ist, ein Abtastsignal an die mehreren Gate-Leitungen anzulegen, und eine Datenansteuerschaltung, die dazu ausgelegt ist, Bilddaten in eine Datenspannung umzusetzen und die Datenspannung an die mehreren Datenleitungen anzulegen, umfasst, wobei das Anzeigeansteuerverfahren umfassen kann: einen Schritt zum Bestimmen einer Referenzperiode einer Wiederherstellungsspannung zum Zurücksetzen des Ansteuertransistors, einen Schritt zum Anzeigen eines Bildes auf der Anzeigetafel, einen Schritt zum Kompensieren eines Kennwerts des Ansteuertransistors innerhalb einer Austastperiode und einen Schritt zum wiederholten Anlegen der Wiederherstellungsspannung in einem Intervall der Referenzperiode innerhalb der Austastperiode.
In einer oder mehreren Ausführungsformen, die miteinander kombiniert werden können, kann die Anzeigevorrichtung der vorliegenden Offenbarung umfassen: eine Anzeigetafel, die mehrere Gate-Leitungen, mehrere Datenleitungen und mehrere Unterpixel, in denen ein Ansteuertransistor angeordnet ist, aufweist, eine Gate-Ansteuerschaltung, die dazu ausgelegt ist, ein Abtastsignal an die mehreren Gate-Leitungen anzulegen, eine Datenansteuerschaltung, die dazu ausgelegt ist, Bilddaten in eine Datenspannung umzusetzen und die Datenspannung an die mehreren Datenleitungen anzulegen, und einen Zeitvorgabe-Controller, der dazu ausgelegt ist, einen Kennwert des Ansteuertransistors unter Verwendung eines Echtzeit-Erfassungsprozesses zu kompensieren und so zu steuern, dass eine Wiederherstellungsspannung zum Zurücksetzen des Ansteuertransistors wiederholt basierend auf einer Referenzperiode innerhalb einer Austastperiode angelegt wird.
In einer oder mehreren Ausführungsformen, die miteinander kombiniert werden können, kann die Referenzperiode als ein Zeitintervall zwischen einem Zeitpunkt, zu dem der Ansteuertransistor eingeschaltet wird, und einem Zeitpunkt, zu dem der Ansteuertransistor in einen Sättigungszustand eintritt, bestimmt werden.
In einer oder mehreren Ausführungsformen, die miteinander kombiniert werden können, kann die Referenzperiode so bestimmt werden, dass sie einem Pegel der Wiederherstellungsspannung entspricht, und in einem Speicher in Form einer Nachschlagetabelle gespeichert werden.
In einer oder mehreren Ausführungsformen, die miteinander kombiniert werden können, kann der Kennwert des Ansteuertransistors eine Beweglichkeit sein.
In einer oder mehreren Ausführungsformen, die miteinander kombiniert werden können, kann die Austastperiode eine vertikale Austastperiode sein.
In einer oder mehreren Ausführungsformen, die miteinander kombiniert werden können, kann die Austastperiode ein Zeitintervall aufweisen, das je nach Ansteuerfrequenz variiert.
In einer oder mehreren Ausführungsformen, die miteinander kombiniert werden können, kann der Zeitvorgabe-Controller umfassen: eine Quell-Abtasttakt-Erzeugungsschaltung, die dazu ausgelegt ist, einen Quell-Abtasttakt zum Steuern einer Datenabtastzeitvorgabe zu erzeugen, und eine Modulationsschaltung, die dazu ausgelegt ist, ein Datenfreigabesignal unter Verwendung des Quell-Abtasttakts zu modulieren, und eine Quellausgabefreigabesignal-Erzeugungsschaltung, die dazu ausgelegt ist, ein mit einem modulierten Datenfreigabesignal synchronisiertes Quellausgabefreigabesignal zum Steuern einer Ausgabezeitvorgabe der Datenansteuerschaltung zu erzeugen.
In einer oder mehreren Ausführungsformen, die miteinander kombiniert werden können, kann die Austastperiode um die Verzögerungszeit verlängert werden, wenn das Quellenausgangsfreigabesignal übertragen wird, nachdem es um eine vorgegebene Zeit gegenüber dem Datenfreigabesignal verzögert wurde.
In einer oder mehreren Ausführungsformen, die miteinander kombiniert werden können, können Informationen über die Verzögerungszeit vorab in einem Speicher gespeichert werden.
In einer oder mehreren Ausführungsformen, die miteinander kombiniert werden können, kann der Zeitvorgabe-Controller so gesteuert werden, dass er die Wiederherstellungsspannung innerhalb der Verzögerungszeit anlegt, wenn ein Zeitpunkt, zu dem die Wiederherstellungsspannung angelegt wird, innerhalb eines Bereichs der Verzögerungszeit liegt.
In einer oder mehreren Ausführungsformen, die miteinander kombiniert werden können, umfasst das Anzeigeansteuerverfahren der vorliegenden Offenbarung für eine Anzeigevorrichtung, die eine Anzeigetafel, die mehrere Gate-Leitungen, mehrere Datenleitungen und mehrere Unterpixel, in denen ein Ansteuertransistor angeordnet ist, aufweist, eine Gate-Ansteuerschaltung, die dazu ausgelegt ist, ein Abtastsignal an die mehreren Gate-Leitungen anzulegen, und eine Datenansteuerschaltung, die dazu ausgelegt ist, Bilddaten in eine Datenspannung umzusetzen und die Datenspannung an die mehreren Datenleitungen anzulegen, umfasst, wobei das Anzeigeansteuerverfahren umfassen kann: einen Schritt zum Bestimmen einer Referenzperiode einer Wiederherstellungsspannung zum Zurücksetzen des Ansteuertransistors, einen Schritt zum Anzeigen eines Bildes auf der Anzeigetafel und einen Schritt zum Kompensieren eines Kennwerts des Ansteuertransistors innerhalb einer Austastperiode und einen Schritt zum wiederholten Anlegen der Wiederherstellungsspannung in einem Intervall der Referenzperiode innerhalb der Austastperiode.
In einer oder mehreren Ausführungsformen, die miteinander kombiniert werden können, kann das Anzeigeansteuerverfahren ferner umfassen: einen Schritt zum Erzeugen eines Quell-Abtasttakts zum Steuern einer Datenabtastzeitvorgabe, einen Schritt zum Modulieren eines von außen empfangenen Datenfreigabesignals unter Verwendung des Quell-Abtasttakts und einen Schritt zum Erzeugen eines Quellausgabefreigabesignals, das mit einem modulierten Datenfreigabesignal synchronisiert ist, um eine Ausgabezeitvorgabe der Datenansteuerschaltung zu steuern, wobei das Quellausgabefreigabesignal nach einer Verzögerungszeit ab einer Zeit, zu der das Datenfreigabesignal angelegt wird, übertragen wird und die Austastperiode um die Verzögerungszeit verlängert wird.
In einer oder mehreren Ausführungsformen, die miteinander kombiniert werden können, kann das Anzeigeansteuerverfahren ferner umfassen: einen Schritt zum Anlegen der Wiederherstellungsspannung innerhalb der Verzögerungszeit, wenn eine Zeit, zu der die Wiederherstellungsspannung angelegt wird, in der Verzögerungszeit enthalten ist.
Gemäß den Ausführungsformen der vorliegenden Offenbarung ist sie in der Lage, einen Bildfehler, der zu einem Zeitpunkt auftritt, an dem sich eine Ansteuerfrequenz ändert, zu reduzieren und die Bildqualität zu verbessern.
Darüber hinaus ist sie gemäß den Ausführungsformen der vorliegenden Offenbarung in der Lage, durch wiederholtes Anlegen von Wiederherstellungsspannungen in einer Austastperiode einen Bildfehler, der auftritt, wenn eine Ansteuerfrequenz geändert wird, zu reduzieren und die Bildqualität zu verbessern.
Darüber hinaus ist sie gemäß den Ausführungsformen der vorliegenden Offenbarung in der Lage, durch Bestimmen einer Referenzperiode einer Wiederherstellungsspannung, die wiederholt an eine Austastperiode angelegt wird, gemäß einer Betriebscharakteristik eines Ansteuertransistors einen Bildfehler, der auftritt, wenn eine Ansteuerfrequenz geändert wird, zu reduzieren und die Bildqualität zu verbessern.
Darüber hinaus sie es gemäß den Ausführungsformen der vorliegenden Offenbarung in der Lage, durch Anlegen einer Wiederherstellungsspannung unter Berücksichtigung einer Verzögerungszeit, wenn ein Datenfreigabesignal an eine Anzeigetafel gesendet wird, einen Bildfehler, der auftritt, wenn eine Ansteuerfrequenz geändert wird, zu reduzieren und die Bildqualität zu verbessern.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Die oben genannten und andere Aspekte, Merkmale und Vorteile der vorliegenden Offenbarung werden aus der folgenden genauen Beschreibung in Verbindung mit den beigefügten Zeichnungen deutlicher; es zeigen:

1 ein schematisches Diagramm, das eine Konfiguration einer Anzeigevorrichtung von Ausführungsformen der vorliegenden Offenbarung zeigt;
2 ein beispielhaftes Systemdiagramm, das eine Anzeigevorrichtung von Ausführungsformen der vorliegenden Offenbarung darstellt;
3 ein beispielhaftes Diagramm, das eine Schaltung zeigt, die ein Unterpixel in einer Anzeigevorrichtung von Ausführungsformen der vorliegenden Offenbarung bildet;
4 ein Diagramm, das eine beispielhafte Schaltungsstruktur zum Erfassen von Kennwerten eines Ansteuertransistors in einer Anzeigevorrichtung von Ausführungsformen der vorliegenden Offenbarung darstellt;
5 ein Diagramm, das ein Ansteuerzeitdiagramm für die Schwellenspannungserfassung unter Kennwerten eines Ansteuertransistors in einer Anzeigevorrichtung von Ausführungsformen der vorliegenden Offenbarung darstellt;
6 ein Diagramm, das ein Ansteuerzeitdiagramm für die Beweglichkeitserfassung unter Kennwerten eines Ansteuertransistors in einer Anzeigevorrichtung von Ausführungsformen der vorliegenden Offenbarung darstellt;
7 ein Diagramm, das ein Beispiel eines Signalzeitdiagramms für einen Fall darstellt, in dem nach einer Beweglichkeitserfassungsperiode eines Ansteuertransistors in einer Anzeigevorrichtung von Ausführungsformen der vorliegenden Offenbarung außerdem eine Wiederherstellungsperiode enthalten ist;
8 ein Diagramm, das ein Beispiel eines Konzepts zeigt, bei dem eine Standardbetriebsart und eine Betriebsart mit variabler Bildwiederholfrequenz entsprechend einem Bilddatentyp in einer Anzeigevorrichtung von Ausführungsformen der vorliegenden Offenbarung gewechselt werden;
9 ein Diagramm, das ein Beispiel von Signalwellenformen in einer Betriebsart mit variabler Bildwiederholfrequenz, in der sich eine vertikale Austastperiode gemäß einer Ansteuerfrequenz ändert, in einer Anzeigevorrichtung von Ausführungsformen der vorliegenden Offenbarung zeigt;
10 ein Diagramm, das ein Beispiel einer Wiederherstellungsspannung, die an eine Anzeigetafel gemäß einer Änderung einer Ansteuerfrequenz angelegt wird, in einer Anzeigevorrichtung von Ausführungsformen der vorliegenden Offenbarung darstellt;
11 ein Diagramm, das einen Fall, in dem eine Wiederherstellungsspannung wiederholt an eine vertikale Austastperiode angelegt wird, in einer Anzeigevorrichtung von Ausführungsformen der vorliegenden Offenbarung darstellt;
12 ein Diagramm, das eine Referenzperiode einer Wiederherstellungsspannung, die wiederholt an eine vertikale Austastperiode angelegt wird, in einer Anzeigevorrichtung von Ausführungsformen der vorliegenden Offenbarung darstellt;
13 ein beispielhaftes Blockdiagramm einer Schaltung zum Erzeugen eines Quellausgabefreigabesignals in einer Anzeigevorrichtung von Ausführungsformen der vorliegenden Offenbarung;
14 ein Diagramm, das einen Signalfluss zeigt, bei dem ein Quellausgabefreigabesignal in einer Anzeigevorrichtung von Ausführungsformen der vorliegenden Offenbarung erzeugt wird;
15 ein Diagramm, das einen Signalfluss zum Anlegen einer Wiederherstellungsspannung unter Berücksichtigung einer Verzögerungszeit eines Datenfreigabesignals und eines Quellausgabefreigabesignals in einer Anzeigevorrichtung von Ausführungsformen der vorliegenden Offenbarung darstellt;
16 ein Ablaufdiagramm, das ein Anzeigeansteuerverfahren von Ausführungsformen der vorliegenden Offenbarung zeigt.

GENAUE BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE
Nachfolgend werden einige Ausführungsformen der vorliegenden Offenbarung unter Bezugnahme auf beispielhafte Zeichnungen ausführlich beschrieben. In der folgenden Beschreibung von Beispielen oder Ausführungsformen der vorliegenden Offenbarung wird auf die beigefügten Zeichnungen Bezug genommen, in denen zur Veranschaulichung spezifische Beispiele oder Ausführungsformen gezeigt sind, die implementiert werden können, und in denen die gleichen Bezugszeichen und Zeichen zur Bezeichnung gleicher oder ähnlicher Komponenten verwendet werden können, auch wenn sie in unterschiedlichen beigefügten Zeichnungen dargestellt sind. Darüber hinaus wird in der folgenden Beschreibung von Beispielen oder Ausführungsformen der vorliegenden Offenbarung auf genaue Beschreibungen bekannter Funktionen und Komponenten, die hier enthalten sind, verzichtet, wenn festgestellt wird, dass die Beschreibung den Gegenstand einiger Ausführungsformen der vorliegenden Offenbarung verunklaren könnte. Die hier verwendeten Begriffe wie „umfassen“, „aufweisen“, „enthalten“, „bilden“, „bestehen aus“ und „ausgebildet aus“ sollen im Allgemeinen das Hinzufügen anderer Komponenten ermöglichen, es sei denn, die Begriffe werden zusammen mit dem Begriff „nur“ verwendet. Wie sie hier verwendet werden, sollen Singularformen auch Pluralformen umfassen, sofern der Kontext nicht eindeutig etwas anderes angibt.
Begriffe wie „erste/r/s“, „zweite/r/s“, „A“, „B“, „(A)“ oder „(B)“ können hier verwendet werden, um Elemente der vorliegenden Offenbarung zu beschreiben. Jeder dieser Begriffe wird nicht zur Definition von Wesen, Reihenfolge, Abfolge oder Anzahl von Elementen usw. verwendet, sondern lediglich zur Unterscheidung des entsprechenden Elements von anderen Elementen.
Wenn erwähnt wird, dass ein erstes Element „mit einem zweiten Element verbunden oder gekoppelt ist“, dieses „kontaktiert oder überlappt“ usw., sollte dies so interpretiert werden, dass das erste Element möglicherweise nicht nur mit dem zweiten Element „direkt verbunden oder gekoppelt“ ist oder das zweite Element „direkt kontaktiert oder überlappt“, sondern auch ein drittes Element zwischen dem ersten und zweiten Element „zwischengeschaltet“ sein kann oder das erste und zweite Element über ein viertes Element miteinander „verbunden oder gekoppelt“ sein können oder sich „kontaktieren oder überlappen“ können usw. Hier kann das zweite Element in mindestens einem von zwei oder mehr Elementen enthalten sein, die miteinander „verbunden oder gekoppelt“ sind oder einander „kontaktieren oder überlappen“ usw.
Wenn Zeitbeziehungsbegriffe wie „nach“, „anschließend“, „als Nächstes“, „vor“ und dergleichen verwendet werden, um Prozesse oder Operationen von Elementen oder Konfigurationen oder Abläufe oder Schritte bei Betriebs-, Verarbeitungs- und Herstellungsverfahren zu beschreiben, können diese Begriffe zur Beschreibung nicht aufeinanderfolgender oder nicht sequentieller Prozesse oder Operationen verwendet werden, es sei denn, der Begriff „direkt“ oder „unmittelbar“ wird damit verwendet.
Darüber hinaus sollte bei der Erwähnung von Abmessungen, relativen Größen usw. berücksichtigt werden, dass numerische Werte für ein Element oder Merkmal oder entsprechende Informationen (z. B. Pegel, Bereich usw.) einen Toleranz- oder Fehlerbereich enthalten können, der durch verschiedene Faktoren (z. B. Prozessfaktoren, interne oder externe Einflüsse, Rauschen usw.) verursacht sein können, auch wenn keine entsprechende Beschreibung gegeben wird. Darüber hinaus umfasst der Begriff „möglicherweise“ alle Bedeutungen des Begriffs „können“.
Im Folgenden werden verschiedene Ausführungsformen der vorliegenden Offenbarung unter Bezugnahme auf die beigefügten Zeichnungen ausführlich beschrieben.
1 ist ein schematisches Diagramm, das eine Konfiguration einer Anzeigevorrichtung von Ausführungsformen der vorliegenden Offenbarung zeigt.
Unter Bezugnahme auf 1 kann eine Anzeigevorrichtung 100 von Ausführungsformen der vorliegenden Offenbarung eine Anzeigetafel 110 umfassen, die mehrere Gate-Leitungen GL und mehrere Datenleitungen DL aufweist und in der mehrere Unterpixel SP in Form einer Matrix angeordnet sind. Diese Anzeigevorrichtung 100 umfasst ferner eine Gate-Ansteuerschaltung 120, die Abtastsignale an die mehreren Gate-Leitungen GL liefert, eine Daten-Ansteuerschaltung 130, die Datenspannungen über die mehreren Datenleitungen DL liefert, und einen Zeitvorgabe-Controller 140 zum Steuern der Gate-Ansteuerschaltung 120 und der Datenansteuerschaltung 130.
Die Anzeigetafel 110 zeigt ein Bild basierend auf Abtastsignalen, die von der Gate-Ansteuerschaltung 120 über die mehreren Gate-Leitungen GL übertragen werden, und Datenspannungen, die von der Datenansteuerschaltung 130 über die mehreren Datenleitungen DL übertragen werden, an.
Im Fall einer Flüssigkristallanzeigevorrichtung umfasst die Anzeigetafel 110 eine Flüssigkristallschicht, die zwischen zwei Substraten ausgebildet ist, und kann in einer beliebigen bekannten Betriebsart betrieben werden, beispielsweise einer verdrillten nematischen Betriebsart (TN-Betriebsart) oder einem Betriebsart mit vertikaler Ausrichtung (VA-Betriebsart), einer Betriebsart mit ebeneninternem Schalten (IPS-Betriebsart) oder einer Betriebsart mit Randfeldschalten (FFS-Betriebsart). In dem Fall einer organischen lichtemittierenden Anzeigevorrichtung kann die Anzeigetafel 110 hingegen in einem Verfahren mit Emission nach oben, einem Verfahren mit Emission nach unten oder einem Dual-Emissions-Verfahren implementiert werden.
In der Anzeigetafel 110 können mehrere Pixel auf dem Substrat in Form einer Matrix angeordnet sein, wobei jedes Pixel aus Unterpixeln SP mit unterschiedlichen Farben bestehen kann, beispielsweise einem weißen Unterpixel, einem roten Unterpixel, einem grünen Unterpixel und einem blauen Unterpixel, und jedes Unterpixel SP kann durch die mehreren Datenleitungen DL und die mehreren Gate-Leitungen GL definiert sein.
Ein Unterpixel SP kann einen Dünnschichttransistor (TFT), ein lichtemittierendes Element, das gemäß der Datenspannung Licht emittiert, und einen Speicherkondensator, der mit dem lichtemittierenden Element elektrisch verbunden ist, um eine Spannung aufrechtzuerhalten, umfassen, die in einem Bereich angeordnet sind, der durch eine Datenleitung DL und eine Gate-Leitung GL ausgebildet wird.
Wenn beispielsweise die Anzeigevorrichtung 100 mit einer Auflösung von 2160×3840 aus vier Unterpixeln SP besteht, darunter einem weißen (W) Unterpixel, einem roten (R) Unterpixel, einem grünen (G) Unterpixel und einem blauen (B) Unterpixel, können, da 2160 Gate-Leitungen GL und 3840 Datenleitungen DL mit den vier Unterpixeln (WRGB) verbunden sind, insgesamt 3840×4 = 15360 Datenleitungen DL bereitgestellt sein und die Unterpixel SP können in Bereichen angeordnet sein, die durch die Gate-Leitungen GL und die Datenleitungen DL ausgebildet sind.
Die Gate-Ansteuerschaltung 120 wird von dem Zeitvorgabe-Controller 140 gesteuert und gibt sequentiell Abtastsignale an die mehreren Gate-Leitungen GL, die in der Anzeigetafel 110 angeordnet sind, aus, um die Ansteuerzeitvorgaben der mehreren Unterpixel SP zu steuern.
Bei der Anzeigevorrichtung 100 mit einer Auflösung von 2160×3840 kann ein Fall, in dem Abtastsignale sequentiell von der ersten Gate-Leitung bis zu der 2160. Gate-Leitung ausgegeben werden, in Bezug auf die 2160 Gate-Leitungen GL als 2160-Phasen-Ansteuerung bezeichnet werden. Alternativ kann wie im Fall der sequentiellen Ausgabe von Abtastsignalen von der ersten Gate-Leitung bis zu der vierten Gate-Leitung und der anschließenden sequentiellen Ausgabe der Abtastsignale von der fünften Gate-Leitung zu der achten Gate-Leitung ein Fall, in dem Abtastsignale sequentiell auf Basis von vier Gate-Leitungen GL ausgegeben werden, als VierPhasen-Ansteuerung bezeichnet werden. Das heißt, ein Fall, in dem Abtastsignale sequentiell für alle N Gate-Leitungen GL ausgegeben werden, kann als N-Phasen-Ansteuerung bezeichnet werden.
In diesem Fall kann die Gate-Ansteuerschaltung 120 eine oder mehrere integrierte Gate-Ansteuerschaltungen (GDIC) umfassen, und je nach Ansteuerverfahren kann die Gate-Ansteuerschaltung 120 nur auf einer Seite oder auf beiden Seiten der Anzeigetafel 110 positioniert sein. Alternativ kann die Gate-Ansteuerschaltung 120 direkt in einem Einfassungsbereich der Anzeigetafel 110 ausgebildet sein, um in Form von Gate-in-Tafel (GIP) implementiert zu werden.
Die Datenansteuerschaltung 130 empfängt digitale Bilddaten DATA von dem Zeitvorgabe-Controller 140 und setzt die empfangenen digitalen Bilddaten DATA in eine analoge Datenspannung um. Dann wird die Datenspannung gemäß einer Zeitvorgabe, zu der das Abtastsignal über die Gate-Leitung GL angelegt wird, an jede Datenleitung DL ausgegeben und somit zeigt jedes mit der Datenleitung DL verbundene Unterpixel SP ein Lichtemissionssignal mit einer der Datenspannung entsprechenden Helligkeit.
Ebenso kann die Datenansteuerschaltung 130 eine oder mehrere integrierte Quellansteuerschaltungen (SDIC) umfassen und die integrierten Quellansteuerschaltungen (SDIC) können mit einer Bondkontaktstelle der Anzeigetafel 110 verbunden oder direkt darauf angeordnet sein Die Anzeigetafel 110 wird mittels eines bandautomatisierten Bondverfahrens (TAB-Verfahrens) oder eines Chip-auf-Glas-Verfahrens (COG-Verfahrens) hergestellt.
In manchen Fällen kann jede integrierte Quellansteuerschaltung (SDIC) in die Anzeigetafel 110 integriert und darin angeordnet sein. Darüber hinaus kann jede integrierte Quellansteuerschaltung (SDIC) in einem Chip-auf-Film-Verfahren (COF-Verfahren) implementiert sein. In diesem Fall kann jede integrierte Quellansteuerschaltung (SDIC) auf einem Schaltungsfilm montiert und über den Schaltungsfilm mit den Datenleitungen DL der Anzeigetafel 110 elektrisch verbunden sein.
Der Zeitvorgabe-Controller 140 liefert verschiedene Steuersignale an die Gate-Ansteuerschaltung 120 und die Datenansteuerschaltung 130, um den Betrieb der Gate-Ansteuerschaltung 120 und der Datenansteuerschaltung 130 zu steuern. Das heißt, der Zeitvorgabe-Controller 140 steuert die Gate-Ansteuerschaltung 120 so, dass sie ein Abtastsignal gemäß einer in jedem Rahmen implementierten Zeitvorgabe ausgibt, und andererseits sendet der Zeitvorgabe-Controller 140 von einer externen Komponente empfangene digitale Bilddaten DATA an die Datenansteuerschaltung 130.
In diesem Fall empfängt der Zeitvorgabe-Controller 140 zusätzlich zu den digitalen Bilddaten DATA verschiedene Zeitvorgabesignale, darunter ein vertikales Synchronisationssignal Vsync, ein horizontales Synchronisationssignal Hsync, ein Datenfreigabesignal DE und einen Haupttakt MCLK, von einer externen Komponente (z. B. einem Hostsystem). Dementsprechend erzeugt der Zeitvorgabe-Controller 140 Steuersignale unter Verwendung der verschiedenen von der externen Komponente empfangenen Zeitvorgabesignale und sendet die Steuersignale an die Gate-Ansteuerschaltung 120 und die Datenansteuerschaltung 130.
Um die Gate-Ansteuerschaltung 120 zu steuern, gibt der Zeitvorgabe-Controller 140 beispielsweise verschiedene Gate-Steuersignale aus, darunter einen Gate-Startimpuls GSP, einen Gate-Takt GCLK und ein Gate-Ausgabefreigabesignal GOE. Hier steuert der Gate-Startimpuls GSP die Zeitvorgaben, zu denen einer oder mehrere GDICs, die die Gate-Ansteuerschaltung 120 bilden, zu arbeiten beginnen. Darüber hinaus ist der Gate-Takt GCLK ein Taktsignal, das üblicherweise in die eine oder die mehreren integrierten Gate-Ansteuer-Schaltungen GDIC eingegeben wird und eine Verschiebungszeitvorgabe des Abtastsignals steuert. Darüber hinaus spezifiziert das Gate-Ausgabefreigabesignal GOE Zeitvorgabeinformationen der einen oder der mehreren integrierten Gate-Ansteuerschaltungen GDIC.
Um die Datenansteuerschaltung 130 zu steuern, gibt der Zeitvorgabe-Controller 140 ferner verschiedene Datensteuersignale aus, darunter einen Quellstartimpuls SSP, einen Quellabtasttakt SCLK und ein Quellausgabefreigabesignal SOE. Hier steuert der Quellstartimpuls SSP die Zeitvorgaben, zu denen der eine oder die mehreren SDICs, die die Datenansteuerschaltung 130 bilden, mit der Datenabtastung beginnen. Der Quellabtasttakt SCLK ist ein Taktsignal zum Steuern einer Zeitvorgabe, zu der die SDIC Daten abtastet. Das Quellausgabefreigabesignal SOE steuert eine Ausgabezeitvorgabe der Datenansteuerschaltung 130.
Die Anzeigevorrichtung 100 kann ferner eine Energieverwaltungsschaltung umfassen zum Liefern verschiedener Spannungen oder Ströme an die Anzeigetafel 110, die Gate-Ansteuerschaltung 120 oder die Datenansteuerschaltung 130 oder zum Steuern verschiedener Spannungen oder Ströme, die geliefert werden sollen.
Indes kann das lichtemittierende Element in jedem Unterpixel SP angeordnet sein. Beispielsweise kann eine organische lichtemittierende Anzeigevorrichtung ein lichtemittierendes Element wie etwa eine Leuchtdiode an jedem Unterpixel SP umfassen und ein Bild anzeigen, indem ein in dem lichtemittierenden Element fließender Strom gemäß einer Datenspannung gesteuert wird.
2 ist ein beispielhaftes Systemdiagramm, das eine Anzeigevorrichtung gemäß Ausführungsformen der vorliegenden Offenbarung darstellt.
2 zeigt die Anzeigevorrichtung 100 gemäß Ausführungsformen der vorliegenden Offenbarung, in der die in der Datenansteuerschaltung 130 enthaltenen SDICs unter Verwendung eines COF-Verfahrens unter verschiedenen Verfahren (TAB, COG und COF) implementiert sind und in der die Gate-Ansteuerschaltung 120 in Form von GIP unter verschiedenen Verfahren (TAB, COG, COF und GIP) implementiert ist.
Wenn die Gate-Ansteuerschaltung 120 in Form von GIP implementiert ist, können die mehreren integrierten Gate-Ansteuerschaltungen GDIC, die in der Gate-Ansteuerschaltung 120 enthalten sind, direkt in einem Einfassungsbereich der Anzeigetafel 110 ausgebildet sein. In diesem Fall kann die integrierte Gate-Ansteuerschaltung GDIC verschiedene Signale (ein Taktsignal, ein hohes Gate-Signal und ein niedriges Gate-Signal) empfangen, die zum Erzeugen eines Abtastsignals über Signalleitungen, die mit der Gate-Ansteuerung zu tun haben und in dem Einfassungsbereich angeordnet sind, erforderlich sind.
Ebenso können die eine oder die mehreren in der Datenansteuerschaltung 130 enthaltenen integrierten Quellansteuerschaltungen SDIC jeweils auf einem Quellfilm SF montiert sein und eine Seite des Quellfilms SF kann mit der Anzeigetafel 110 elektrisch verbunden sein. Darüber hinaus können Leitungen zum elektrischen Verbinden der integrierten Quellansteuerschaltungen SDIC mit der Anzeigetafel 110 auf dem Quellfilm SF angeordnet sein.
Die Anzeigevorrichtung 100 kann mindestens eine gedruckte Quellleiterplatte SPCB zur schaltungstechnischen Verbindung der mehreren integrierten Quellansteuerschaltungen SDIC mit anderen Vorrichtungen und eine gedruckte Steuerleiterplatte CPCB zur Montage von Steuerkomponenten und verschiedenen elektrischen Vorrichtungen umfassen.
In diesem Fall kann eine Seite des Quellfilms SF, auf dem die integrierte Quellansteuerschaltung SDIC montiert ist, mit der mindestens einen Quellleiterplatte SPCB verbunden sein. Das heißt, die eine Seite des Quellfilms SF, auf der die integrierte Quellenansteuerschaltung SDIC montiert ist, kann mit der Anzeigetafel 110 elektrisch verbunden sein, und die andere Seite davon kann mit der Quellleiterplatte SPCB elektrisch verbunden sein.
Der Zeitvorgabe-Controller 140 und/oder die Leistungsverwaltungsschaltung 180 können auf der Steuerleiterplatte CPCB montiert sein. Der Zeitvorgabe-Controller 140 kann den Betrieb der Datenansteuerschaltung 130 und der Gate-Ansteuerschaltung 120 steuern. Die Leistungsverwaltungsschaltung 180 kann eine Ansteuerspannung oder einen Ansteuerstrom an die Anzeigetafel 110, die Datenansteuerschaltung 130 und die Gate-Ansteuerschaltung 120 liefern und eine zu liefernde Spannung oder Stromstärke steuern.
Mindestens eine Quellleiterplatte SPCB und mindestens eine Steuerleiterplatte CPCB können über mindestens ein Verbindungselement elektrisch verbunden sein und das Verbindungselement kann beispielsweise als flexible Leiterplatte FPC, flexibles Flachkabel FFC oder dergleichen ausgebildet sein. Darüber hinaus können die mindestens eine Quellleiterplatte SPCB und die mindestens eine Steuerleiterplatte CPCB so implementiert sein, dass sie in einer Leiterplatte integriert sind.
Die Anzeigevorrichtung 100 kann ferner eine Satzplatine 170 umfassen, die mit der Steuerplatine CPCB elektrisch verbunden ist. In diesem Fall kann die Satzplatine 170 als Leistungsplatine bezeichnet werden. Eine Hauptleistungsverwaltungsschaltung 160 zum Verwalten der Gesamtleistung der Anzeigevorrichtung 100 kann in der Satzplatine 170 vorhanden sein. Die Hauptleistungsverwaltungsschaltung 160 kann mit der Leistungsverwaltungsschaltung 180 verbunden sein.
Im Fall der Anzeigevorrichtung 100 mit der oben genannten Konfiguration wird die Ansteuerspannung von der Satzplatine 170 erzeugt und an die Leistungsverwaltungsschaltung 180 auf der Steuerleiterplatte CPCB übertragen. Die Leistungsverwaltungsschaltung 180 überträgt eine Ansteuerspannung, die zum Ansteuern einer Anzeige oder zum Erkennen eines Kennwerts erforderlich ist, über die flexible Leiterplatte FPC oder das flexible Flachkabel FFC an die Quellleiterplatte SPCB. Die an die Quellenleiterplatte SPCB übertragene Ansteuerspannung wird über die integrierte Quellansteuerschaltung SDIC zugeführt, um ein bestimmtes Unterpixel SP in der Anzeigetafel 110 so anzusteuern, dass es Licht emittiert, oder das bestimmte Unterpixel SP zu erfassen.
In diesem Fall kann jedes in der Anzeigetafel 110 der Anzeigevorrichtung 100 angeordnete Unterpixel SP das lichtemittierende Element und ein Schaltungselement wie etwa einen Ansteuertransistor zum Ansteuern des lichtemittierenden Elements umfassen.
Der Typ und die Anzahl der Schaltungselemente, aus denen j edes Unterpixel SP besteht, können je nach bereitgestellter Funktion und Entwurfsverfahren unterschiedlich festgelegt werden.
3 ist ein beispielhaftes Diagramm, das eine Schaltung zeigt, die ein Unterpixel in einer Anzeigevorrichtung gemäß Ausführungsformen der vorliegenden Offenbarung bildet.
Unter Bezugnahme auf 3 kann in der Anzeigevorrichtung 100 von Ausführungsformen der vorliegenden Offenbarung das Unterpixel SP einen oder mehrere Transistoren und Kondensatoren umfassen und eine organische Leuchtdiode (OLED) kann als lichtemittierendes Element ED angeordnet sein.
Beispielsweise kann das Unterpixel SP einen Ansteuertransistor DRT, einen Schalttransistor SWT, einen Erfassungstransistor SENT, einen Speicherkondensator Cst und das lichtemittierende Element ED umfassen.
Der Ansteuertransistor DRT weist einen ersten Knoten N1, einen zweiten Knoten N2 und einen dritten Knoten N3 auf. Der erste Knoten N1 des Ansteuertransistors DRT kann ein Gate-Knoten sein, an den eine Datenspannung Vdata aus der Datenansteuerschaltung 130 über die Datenleitung DL angelegt wird, wenn der Schalttransistor SWT eingeschaltet ist. Der zweite Knoten N2 des Ansteuertransistors DRT kann mit einer Anodenelektrode des lichtemittierenden Elements ED elektrisch verbunden sein und kann ein Source-Knoten oder ein Drain-Knoten sein. Der dritte Knoten N3 des Ansteuertransistors DRT ist mit einer Ansteuerspannungsleitung DVL elektrisch verbunden, an die eine Ansteuerspannung EVDD angelegt wird, und kann ein Drain-Knoten oder ein Source-Knoten sein.
In diesem Fall kann die zum Anzeigen eines Bildes erforderliche Ansteuerspannung EVDD während einer Anzeigeansteuerperiode an die Ansteuerspannungsleitung DVL angelegt werden. Beispielsweise kann die für die Anzeige eines Bildes erforderliche Ansteuerspannung EVDD 27 V betragen.
Der Schalttransistor SWT ist elektrisch zwischen den ersten Knoten N1 des Ansteuertransistors DRT und die Datenleitung DL geschaltet und arbeitet gemäß einem Abtastsignal SCAN, das über die mit dem Gate-Knoten verbundene Gate-Leitung GL zugeführt wird. Darüber hinaus überträgt der Schalttransistor SWT in dem eingeschalteten Zustand die über die Datenleitung DL zugeführte Datenspannung Vdata an den Gate-Knoten des Ansteuertransistors DRT, um den Betrieb des Ansteuertransistors DRT zu steuern.
Der Erfassungstransistor SENT ist elektrisch zwischen den zweiten Knoten N2 des Ansteuertransistors DRT und eine Referenzspannungsleitung RVL geschaltet, die Gate-Leitung GL ist mit dem Gate-Knoten verbunden und somit arbeitet der Erfassungstransistor SENT gemäß einem Erfassungssignal SENSE, dass über die Gate-Leitung GL geliefert wird. In dem eingeschalteten Zustand überträgt der Abtasttransistor SENT eine über die Referenzspannungsleitung RVL zugeführte Erfassungsreferenzspannung Vref an den zweiten Knoten N2 des Ansteuertransistors DRT.
Das heißt, durch Steuern des Schalttransistors SWT und des Erfassungstransistors SENT werden eine Spannung des ersten Knotens N1 und eine Spannung des zweiten Knotens N2 des Ansteuertransistors DRT so gesteuert, dass ein Strom zum Ansteuern des lichtemittierenden Elements ED geliefert werden kann.
Die Gate-Knoten des Schalttransistors SWT und des Erfassungstransistors SENT können mit einer Gate-Leitung GL oder mit unterschiedlichen Gate-Leitungen GL verbunden sein. Hier ist ein Beispiel einer Struktur gezeigt, bei der der Schalttransistor SWT und der Erfassungstransistor SENT mit unterschiedlichen Gate-Leitungen GL verbunden sind. In diesem Fall können der Schalttransistor SWT und der Erfassungstransistor SENT unabhängig voneinander durch das Abtastsignale SCAN und das Erfassungssignal SENSE gesteuert werden, die über die verschiedenen Gate-Leitungen GL übertragen werden.
Wenn hingegen der Schalttransistor SWT und der Erfassungstransistor SENT mit einer Gate-Leitung GL verbunden sind, können der Schalttransistor SWT und der Erfassungstransistor SENT gleichzeitig durch das durch eine Gate-Leitung GL übertragene Abtastsignal SCAN oder Erfassungssignal SENSE gesteuert werden und ein Öffnungsanteil des Unterpixels SP kann ansteigen, da nur eine Gate-Leitung zur Steuerung des Schalttransistors SWT und des Erfassungstransistors SENT erforderlich ist.
Der in dem Unterpixel SP angeordnete Transistor kann sowohl von einem p-Typ-Transistor als auch von einem n-Typ-Transistor ausgebildet ist. Hier wird ein Beispiel gezeigt, bei dem der Transistor von einem n-Typ-Transistor ausgebildet ist.
Der Speicherkondensator Cst ist elektrisch zwischen den ersten Knoten N1 und den zweiten Knoten N2 des Ansteuertransistors DRT geschaltet und hält die Datenspannung Vdata für einen Rahmen aufrecht.
Je nach Typ des Ansteuertransistors DRT kann der Speicherkondensator Cst zwischen den ersten Knoten N1 und den dritten Knoten N3 des Ansteuertransistors DRT geschaltet sein. Die Anodenelektrode des lichtemittierenden Elements ED kann mit dem zweiten Knoten N2 des Ansteuertransistors DRT elektrisch verbunden sein und eine Grundspannung EVSS kann an eine Kathodenelektrode des lichtemittierenden Elements ED angelegt werden.
Dabei kann die Grundspannung EVSS eine Massespannung oder eine Spannung, die höher oder niedriger als die Massespannung ist, sein. Darüber hinaus kann die Grundspannung EVSS je nach Ansteuerzustand variieren. Beispielsweise können eine Grundspannung EVSS zu dem Zeitpunkt des Anzeigebetriebs und eine Grundspannung EVSS zu dem Zeitpunkt des Erfassungsbetriebs unterschiedlich eingestellt sein.
Das oben beschriebene Beispiel der Struktur des Unterpixels SP ist eine Struktur mit drei Transistoren (3T) und einem Kondensator (1C). Dies ist lediglich ein Beispiel zur Beschreibung und die Struktur kann zusätzlich einen oder mehrere Transistoren oder in einigen Fällen einen oder mehrere Kondensatoren umfassen. Alternativ können die mehreren Unterpixel SP jeweils die gleiche Struktur aufweisen oder einige der mehreren Unterpixel SP können unterschiedliche Strukturen aufweisen.
Um einen Kennwert des Ansteuertransistors DRT, beispielsweise eine Schwellenspannung oder Beweglichkeit, wirksam zu erfassen, kann die Anzeigevorrichtung 100 gemäß Ausführungsformen der vorliegenden Offenbarung ein Verfahren zum Messen einer aufgrund einer Spannung fließenden Stromstärke verwenden Der Speicherkondensator Cst wird während einer Kennwert-Erfassungsperiode des Ansteuertransistors DRT aufgeladen und dies wird als Stromerfassung bezeichnet.
Das heißt, durch Messen der Stromstärke, die aufgrund der in den Speicherkondensator Cst geladenen Spannung während der Erfassungsperiode des Kennwerts des Ansteuertransistors DRT fließt, ist es möglich, den Kennwert oder eine Änderung des Kennwerts der Ansteuertransistors DRT in dem Unterpixel SP zu detektieren.
In diesem Fall dient die Referenzspannungsleitung RVL nicht nur zur Übertragung der Referenzspannung Vref, sondern auch als Erfassungsleitung zum Erfassen des Kennwerts des Ansteuertransistors DRT in dem Unterpixel SP, so dass die Referenzspannungsleitung RVL als Erfassungsleitung bezeichnet werden kann.
4 ist ein Diagramm, das eine beispielhafte Schaltungsstruktur zum Erfassen von Kennwerten eines Ansteuertransistors in einer Anzeigevorrichtung gemäß Ausführungsformen der vorliegenden Offenbarung darstellt.
Unter Bezugnahme auf 4 kann die Anzeigevorrichtung 100 gemäß Ausführungsformen der vorliegenden Offenbarung Komponenten zum Kompensieren einer Kennwertabweichung des Ansteuertransistors DRT umfassen.
Beispielsweise kann der Kennwert oder die Änderung des Kennwerts des Ansteuertransistors DRT als Spannung (z. B. Vdata - Vth) des zweiten Knotens N2 des Ansteuertransistors DRT widergespiegelt werden. In einem Zustand, in dem der Erfassungstransistor SENT eingeschaltet ist, kann die Spannung des zweiten Knotens N2 des Ansteuertransistors DRT einer Spannung der Referenzspannungsleitung RVL entsprechen. Zudem kann ein Leitungskondensator Cline der Referenzspannungsleitung RVL mit der Spannung des zweiten Knotens N2 des Ansteuertransistors DRT geladen werden und die Referenzspannungsleitung RVL kann durch eine Erfassungsspannung Vsen, die in den Leitungskondensator Cline geladen ist, eine Spannung aufweisen, die der Spannung des zweiten Knotens N2 des Ansteuertransistors DRT entspricht.
Die Anzeigevorrichtung 100 kann einen Analog/Digital-Umsetzer ADC zum Messen der Spannung der Referenzspannungsleitung RVL, die auch als Erfassungsleitung bezeichnet wird, entsprechend der Spannung des zweiten Knotens N2 des Ansteuertransistors DRT, um die gemessene Spannung in einen digitalen Wert umzusetzen, und Schaltschaltungen SAM und SPRE zum Erfassen von Kennwerten umfassen.
Die Schaltschaltungen SAM und SPRE zum Steuern der Kennwert-Erfassungsansteuerung können einen Erfassungsreferenzschalter SPRE zum Steuern einer Verbindung zwischen der Referenzspannungsleitung RVL und einem Erfassungsreferenzspannungs-Versorgungsknoten Npres, dem die Referenzspannung Vref zugeführt wird, und einen Abtastschalter SAM zum Steuern einer Verbindung zwischen der Referenzspannungsleitung RVL und dem Analog/Digital-Umsetzer ADC umfassen. Hier ist der Erfassungsreferenzschalter SPRE ein Schalter zum Steuern der Kennwert-Erfassungsansteuerung und die vom Erfassungsreferenzschalter SPRE an die Referenzspannungsleitung RVL angelegte Referenzspannung Vref wird zu einer Erfassungsreferenzspannung VpreS.
Zudem kann die Schaltschaltung zum Erfassen des Kennwerts des Ansteuertransistors DRT einen Anzeigereferenzschalter RPRE zum Steuern der Anzeigeansteuerung umfassen. Der Anzeigereferenzschalter RPRE kann eine Verbindung zwischen der Referenzspannungsleitung RVL und einem Anzeigereferenzspannungs-Versorgungsknoten Nprer, an den die Referenzspannung Vref geliefert wird, steuern. Der Anzeigereferenzschalter RPRE ist ein Schalter, der bei der Anzeigeansteuerung verwendet wird, und die von dem Anzeigereferenzschalter RPRE an die Referenzspannungsleitung RVL gelieferte Referenzspannung Vref entspricht einer Anzeigereferenzspannung VpreR.
In diesem Fall können der Erfassungsreferenzschalter SPRE und der Anzeigereferenzschalter RPRE separat bereitgestellt oder so implementiert sein, dass sie in einer Komponente integriert sind. Die Erfassungsreferenzspannung VpreS und die Anzeigereferenzspannung VpreR können den gleichen Spannungswert oder unterschiedliche Spannungswerte haben.
Der Zeitvorgabe-Controller 140 der Anzeigevorrichtung 100 kann einen Speicher MEM, der aus dem Analog/Digital-Umsetzer ADC übertragene Daten speichert oder Referenzwerte vorspeichert, und eine Kompensationsschaltung COMP zum Kompensieren einer Abweichung der Kennwerte durch Vergleich der empfangenen Daten mit dem in dem Speicher MEM gespeicherten Referenzwert umfassen. In diesem Fall kann ein von der Kompensationsschaltung COMP berechneter Kompensationswert in dem Speicher MEM gespeichert werden.
Somit kann der Zeitvorgabe-Controller 140 Bilddaten DATA, die an die Datenansteuerschaltung 130 geliefert werden sollen, unter Verwendung des von der Kompensationsschaltung COMP berechneten Kompensationswerts kompensieren und kompensierte Bilddaten DATA_comp an die Datenansteuerschaltung 130 ausgeben. Dementsprechend kann die Datenansteuerschaltung 130 die kompensierten Bilddaten DATA_ comp über den Digital/Analog-Umsetzer DAC in eine kompensierte Datenspannung Vdata_comp in analoger Form umsetzen und die kompensierte Datenspannung Vdata comp über einen Ausgangspuffer BUF an eine entsprechende Datenleitung DL ausgeben. Dadurch kann die Kennwertabweichung (eine Schwellenspannungsabweichung oder eine Beweglichkeitsabweichung) des Ansteuertransistors DRT in dem entsprechenden Unterpixel SP kompensiert werden.
Wie oben beschrieben, kann eine Periode, in der die Kennwerte (z. B. eine Schwellenspannung und/oder Beweglichkeit) des Ansteuertransistors DRT erfasst werden, nach der Erzeugung eines Einschaltsignals und vor Beginn der Anzeigeansteuerung andauern. Wenn beispielsweise das Einschaltsignal an die Anzeigevorrichtung 100 angelegt wird, lädt der Zeitvorgabe-Controller 140 Parameter, die zum Ansteuern der Anzeigetafel 110 erforderlich sind, und führt dann den Anzeigeansteuerung durch. In diesem Fall können die zum Ansteuern der Anzeigetafel 110 erforderlichen Parameter Informationen über die Erfassung des Kennwerts und die zuvor in der Anzeigetafel 110 durchgeführte Kompensation umfassen und die Kennwerte des Ansteuertransistors DRT (wie z. B. die Schwellenspannung und/oder Beweglichkeit) können während des Parameterladeprozesses erfasst werden. Auf diese Weise wird der Prozess, bei dem der Kennwert erfasst wird, bevor das Unterpixel nach der Erzeugung des Einschaltsignals Licht emittiert, als Einschalterfassungsprozess bezeichnet.
Alternativ kann die Periode, in der die Kennwerte des Ansteuertransistors DRT erfasst werden, fortgesetzt werden, nachdem ein Ausschaltsignal der Anzeigevorrichtung 100 erzeugt wurde. Wenn beispielsweise das Ausschaltsignal in der Anzeigevorrichtung 100 erzeugt wird, kann der Zeitvorgabe-Controller 140 beispielsweise die an die Anzeigetafel 110 gelieferte Datenspannung unterbrechen und eine Messung der Kennwerte des Ansteuertransistors DRT für einen bestimmten Zeitraum durchführen. Auf diese Weise wird der Prozess, bei dem die Erfassung des Kennwerts in einem Zustand durchgeführt wird, in dem das Ausschaltsignal erzeugt wird, die Datenspannung unterbrochen wird und somit die Lichtemission des Unterpixels beendet wird, als Ausschalterfassungsprozess bezeichnet.
Darüber hinaus kann die Erfassungsperiode des Kennwerts des Ansteuertransistors DRT in Echtzeit während der Anzeigeansteuerung durchgeführt werden. Dieser Erfassungsprozess wird als Echtzeit-Erfassungsprozess (RT-Erfassungsprozess) bezeichnet. Bei dem Echtzeit-Erfassungsprozess kann der Erfassungsprozess für ein oder mehrere Unterpixel SP in einer oder mehreren Zeilen von Unterpixeln SP für jede Austastperiode der Anzeigeansteuerperiode durchgeführt werden.
Das heißt, es kann eine Austastperiode, während der die Datenspannung nicht an die Unterpixel geliefert wird, innerhalb eines ersten Rahmens oder zwischen einem n-ten Rahmen und einem (n+1)-ten Rahmen während der Anzeigeansteuerperiode, während der das Bild auf der Anzeigetafel 110 angezeigt wird, vorhanden sein und während der Austastperiode kann eine Beweglichkeitserfassung für ein oder mehrere Unterpixel SP durchgeführt werden.
Wenn der Erfassungsprozess während der Austastperiode durchgeführt wird, kann auf diese Weise die Zeile von Unterpixeln SP, in der der Erfassungsprozess durchgeführt wird, zufällig ausgewählt werden. Nachdem der Erfassungsprozess während der Austastperiode durchgeführt wurde, kann außerdem die kompensierte Datenspannung Vdata comp dem Unterpixel SP zugeführt werden, in dem der Erfassungsprozess während der Anzeigeansteuerperiode durchgeführt wird. Somit kann nach dem Erfassungsprozess während der Austastperiode ein abnormales Phänomen in der Zeile von Unterpixeln SP reduziert werden, in der der Erfassungsprozess während der Anzeigeansteuerperiode abgeschlossen wird.
Indes kann die Datenansteuerschaltung 130 eine Datenspannungs-Ausgabeschaltung 136 umfassen, die eine Latch-Schaltung, einen Digital/Analog-Umsetzer DAC und den Ausgangspuffer BUF umfasst. In einigen Fällen kann die Datenansteuerschaltung 130 außerdem den Analog/Digital-Umsetzer (ADC) und die verschiedenen Schalter SAM, SPRE und RPRE umfassen. Alternativ können der Analog/Digital-Umsetzer (ADC) und einer oder mehrere der verschiedenen Schalter SAM, SPRE und RPRE außerhalb der Datenansteuerschaltung 130 angeordnet sein.
Darüber hinaus kann die Kompensationsschaltung COMP außerhalb des Zeitvorgabe-Controllers 140 vorhanden sein oder innerhalb des Zeitvorgabe-Controllers 140 enthalten sein und der Speicher MEM kann außerhalb des Zeitvorgabe-Controllers 140 angeordnet sein oder in Form eines Registers innerhalb des Zeitvorgabe-Controllers 140 implementiert sein.
5 ist ein Diagramm, das ein Ansteuerzeitdiagramm für die Schwellenspannungserfassung unter Kennwerten eines Ansteuertransistors in einer Anzeigevorrichtung gemäß Ausführungsformen der vorliegenden Offenbarung darstellt.
Unter Bezugnahme auf 5 kann bei der Anzeigevorrichtung 100 gemäß Ausführungsformen der vorliegenden Offenbarung eine Schwellenspannungs-Erfassungsperiode Vth SENSING eine Initialisierungsperiode INITIAL, eine Verfolgungsperiode TRACKING und eine Abtastperiode SAMPLING umfassen.
Während der Initialisierungsperiode INITIAL wird der erste Schalttransistor SWT durch ein Abtastsignal SCAN mit einem Einschaltpegel eingeschaltet. Somit wird der erste Knoten N1 des Ansteuertransistors DRT auf einer Erfassungsdatenspannung Vdata_sen für die Schwellenspannungserfassung initialisiert.
Darüber hinaus wird während der Initialisierungsperiode INITIAL der Erfassungstransistor SENT eingeschaltet und der Erfassungsreferenzschalter SPRE wird durch ein Erfassungssignal SENSE mit einer Einschaltpegelspannung eingeschaltet. Somit wird der zweite Knoten N2 des Ansteuertransistors DRT auf der Erfassungsreferenzspannung VpreS initialisiert.
Die Verfolgungsperiode TRACKING ist eine Periode, während der ein Vorgang zum Verfolgen einer Schwellenspannung Vth des Ansteuertransistors DRT durchgeführt wird. Das heißt, während der Verfolgungsperiode TRACKING wird eine Spannung des zweiten Knotens N2 des Ansteuertransistors DRT, die die Schwellenspannung Vth des Ansteuertransistors DRT widerspiegelt, verfolgt.
Während der Verfolgungsperiode TRACKING behalten der Schalttransistor SWT und der Abtasttransistor SENT jeweils die Einschaltzustände bei und der Erfassungsreferenzschalter SPRE ist ausgeschaltet. Somit geht der Zustand des zweiten Knotens N2 des Ansteuertransistors DRT in einen schwebenden Zustand über und die Spannung des zweiten Knotens N2 des Ansteuertransistors DRT beginnt von der Erfassungsreferenzspannung VpreS anzusteigen.
Da sich in diesem Fall der Erfassungstransistor SENT in dem eingeschalteten Zustand befindet, verursacht der Anstieg der Spannung an dem zweiten Knoten N2 des Ansteuertransistors DRT einen Anstieg der Spannung der Referenzspannungsleitung RVL (Erfassungsleitung).
Die Spannung des zweiten Knotens N2 des Ansteuertransistors DRT steigt an und geht dann in die Sättigung. Die an dem zweiten Knoten N2 des Ansteuertransistors DRT gesättigte Spannung entspricht einer Differenz (Vdata_sen - Vth) zwischen der Erfassungsdatenspannung Vdata_sen für die Schwellenspannung und der Schwellenspannung Vth des Ansteuertransistors DRT.
Wenn daher die Spannung des zweiten Knotens N2 des Ansteuertransistors DRT gesättigt ist, entspricht die Spannung der Referenzspannungsleitung RVL der Differenz (Vdata_sen - Vth) zwischen der Erfassungsdatenspannung Vdata_sen für die Schwellenspannung und der Schwellenspannung Vth des Ansteuertransistors DRT. Da sowohl die Erfassungsdatenspannung Vdata_sen als auch die Schwellenspannung Vth des Ansteuertransistors DRT bekannt sind, kann der Kennwert extrahiert und zur Datenkompensation weiterverarbeitet werden.
Wenn die Spannung des zweiten Knotens N2 des Ansteuertransistors DRT gesättigt ist, wird der Abtastschalter SAM eingeschaltet und die Abtastperiode SAMPLING läuft weiter.
Während der Abtastperiode SAMPLING kann der Analog/Digital-Umsetzer ADC die Abtastspannung Vsen der Referenzspannungsleitung RVL erfassen, die durch den Abtastschalter SAM angeschlossen ist, und die Abtastspannung Vsen in Abtastdaten umsetzen, die einem digitalen Wert entsprechen. Hier entspricht die von dem Analog/Digital-Umsetzer ADC gesendete Abtastspannung Vsen „Vdata_sen-Vth“.
Die Kompensationsschaltung COMP kann eine Schwellenspannung des in dem entsprechenden Unterpixel SP positionierten Ansteuertransistors DRT auf der Grundlage der aus dem Analog/Digital-Umsetzer ADC ausgegebenen Abtastdaten bestimmen und die Schwellenspannung des Ansteuertransistors DRT entsprechend kompensieren.
Das heißt, die Kompensationsschaltung COMP kann die Schwellenspannung Vth des Ansteuertransistors DRT aus den Erfassungsdaten (den digitalen Daten, die Vdata _sen-Vth entsprechen), die durch den Schwellenspannungs-Erfassungsvorgang gemessen wurden, und den Erfassungsdaten (den digitalen Daten, die Vdata_sen entsprechen) für die Schwellenspannung bestimmen.
Die Kompensationsschaltung COMP kann eine Abweichung der Schwellenspannung zwischen Ansteuertransistoren DRT kompensieren, indem sie die für den entsprechenden Ansteuertransistor DRT bestimmte Schwellenspannung Vth mit einer Referenzschwellenspannung oder einer Schwellenspannung des anderen Ansteuertransistors DRT vergleicht. Hier kann die Abweichungskompensation der Schwellenspannung ein Prozess des Änderns der Datenspannung Vdata zu der kompensierten Datenspannung Vdata_comp sein, d. h. ein Prozess der Multiplikation der Datenspannung Vdata mit einer Kompensationsverstärkung G (z. B. Vdata_comp = G* Vdata).
Wenn die Abweichung der Schwellenspannung zunimmt, kann daher die Kompensationsverstärkung G multipliziert mit der Datenspannung Vdata steigen.
6 ist ein Diagramm, das ein Ansteuerzeitdiagramm für die Beweglichkeitserfassung unter Kennwerten eines Ansteuertransistors in einer Anzeigevorrichtung gemäß Ausführungsformen der vorliegenden Offenbarung darstellt.
Unter Bezugnahme auf 6 kann in der Anzeigevorrichtung 100 gemäß Ausführungsformen der vorliegenden Offenbarung, ähnlich wie bei dem Schwellenspannungs-Erfassungsvorgang eine Beweglichkeitserfassungsperiode µ SENSING des Ansteuertransistors DRT eine Initialisierungsperiode INITIAL, eine Verfolgungsperiode TRACKING und eine Abtastperiode SAMPLING umfassen.
Da die Beweglichkeit des Ansteuertransistors DRT im Allgemeinen durch individuelles Ein- oder Ausschalten des Schalttransistors SWT und des Erfassungstransistors SENT erfasst wird, kann ein Erfassungsvorgang mit einer Struktur durchgeführt werden, in der ein Abtastsignal SCAN und ein Erfassungssignal SENSE einzeln über zwei Gate-Leitungen GL an den Schalttransistor SWT und den Erfassungstransistor SENT angelegt werden.
Während der Initialisierungsperiode INITIAL wird der Schalttransistor SWT durch ein Abtastsignal SCAN mit einem Einschaltpegel eingeschaltet und der erste Knoten N1 des Ansteuertransistors DRT wird auf einer Erfassungsdatenspannung Vdata_sen für die Beweglichkeitsmessung initialisiert.
Darüber hinaus wird der Erfassungstransistor SENT eingeschaltet und der Erfassungsreferenzschalter SPRE wird durch ein Erfassungssignal SENSE mit einem Einschaltpegel eingeschaltet. In diesem Zustand wird der zweite Knoten N2 des Ansteuertransistors DRT auf der Erfassungsreferenzspannung VpreS initialisiert.
Die Verfolgungsperiode TRACKING ist eine Periode, in der ein Vorgang zum Verfolgen der Beweglichkeit des Ansteuertransistors DRT durchgeführt wird. Die Beweglichkeit des Ansteuertransistors DRT kann eine Stromansteuerfähigkeit des Ansteuertransistors DRT repräsentieren. Während der Verfolgungsperiode TRACKING wird eine Spannung des zweiten Knotens N2 des Ansteuertransistors DRT verfolgt, aus der die Beweglichkeit des Ansteuertransistors DRT berechnet werden kann.
Während der Verfolgungsperiode TRACKING wird der Schalttransistor SWT durch das Abtastsignal SCAN mit einem Ausschaltpegel ausgeschaltet und der Abtastreferenzschalter SPRE geht auf einen Ausschaltpegel über. Somit sind sowohl der erste Knoten N1 als auch der zweite Knoten N2 des Ansteuertransistors DRT schwebend, und somit steigen die Spannungen sowohl an dem ersten Knoten N1 als auch an dem zweiten Knoten N2 des Ansteuertransistors DRT an. Da insbesondere die Spannung des zweiten Knotens N2 des Ansteuertransistors DRT auf der Erfassungsreferenzspannung VpreS initialisiert wird, beginnt die Spannung des zweiten Knotens N2 ausgehend von der Erfassungsreferenzspannung VpreS anzusteigen. Da sich in diesem Fall der Erfassungstransistor SENT in dem eingeschalteten Zustand befindet, verursacht der Anstieg der Spannung an dem zweiten Knoten N2 des Ansteuertransistors DRT einen Anstieg der Spannung der Referenzspannungsleitung RVL.
Während der Abtastperiode SAMPLING wird der Abtastschalter SAM zu einem Zeitpunkt eingeschaltet, zu dem eine vorgegebene Zeit Δt ab einem Zeitpunkt verstrichen ist, zu dem die Spannung des zweiten Knotens N2 des Ansteuertransistors DRT zu steigen beginnt. In diesem Fall kann der Analog/Digital-Umsetzer ADC die Abtastspannung Vsen der durch den Abtastschalter SAM angeschlossenen Referenzspannungsleitung RVL erfassen und die Erfassungsspannung Vsen in Erfassungsdaten in Form eines digitalen Signals umsetzen. Hier kann die an den Analog/DigitalUmsetzer ADC angelegte Erfassungsspannung Vsen einer Spannung mit einem Pegel VpreS + ΔV entsprechen, die ausgehend von der Erfassungsreferenzspannung VpreS bis zu einer vorgegebenen Spannung ΔV ansteigt.
Die Kompensationsschaltung COMP kann die Beweglichkeit des Ansteuertransistors DRT in dem entsprechenden Unterpixel SP auf der Grundlage der von dem Analog/Digital-Umsetzer ADC ausgegebenen Erfassungsdaten bestimmen und eine Abweichung des Ansteuertransistors DRT mittels der bestimmten Beweglichkeit kompensieren. Die Kompensationsschaltung COMP kann die Beweglichkeit des Ansteuertransistors DRT anhand der durch den Beweglichkeitserfassungsvorgang gemessenen Erfassungsdaten VpreS + ΔV, der bekannten Erfassungsreferenzspannung VpreS und der verstrichenen Zeit Δt bestimmen.
Das heißt, die Beweglichkeit des Ansteuertransistors DRT ist proportional zu einer Spannungsschwankung ΔV/Δt pro Zeiteinheit der Referenzspannungsleitung RVL während der Verfolgungsperiode TRACKING, d. h. einer Steigung einer Spannungswellenform der Referenzspannungsleitung RVL. In diesem Fall kann die Kompensation der Beweglichkeitsabweichung für den Ansteuertransistor DRT ein Prozess des Änderns der Datenspannung Vdata sein, das heißt eine arithmetische Operation zum Multiplizieren der Datenspannung Vdata mit der Kompensationsverstärkung G. Beispielsweise kann die kompensierte Datenspannung Vdata_comp als ein Wert bestimmt werden, der durch Multiplikation der Datenspannung Vdata mit der Kompensationsverstärkung G (Vdata_comp = G*Vdata) erhalten wird.
Da es indes lange dauern kann, bis der Schwellenspannungs-Erfassungsvorgang des Ansteuertransistors DRT die Spannung des zweiten Knotens N2 des Ansteuertransistors DRT in die Sättigung bringt, kann der Schwellenspannungs-Erfassungsvorgang als Ausschaltvorgang durchgeführt werden, was längere Zeit andauern kann. Da andererseits der Beweglichkeitserfassungsvorgang des Ansteuertransistors DRT im Vergleich zu dem Schwellenspannungs-Erfassungsvorgang eine relativ kurze Zeit erfordern kann, kann der Beweglichkeitserfassungsvorgang als Einschalterfassungsprozess, der für einen kurzen Zeitraum abläuft, oder Echtzeit-Erfassungsprozess durchgeführt werden.
Um den Ansteuertransistor DRT zurückzusetzen, nachdem der Kennwert-Erfassungsvorgang für den Ansteuertransistor DRT durchgeführt wurde, kann die Anzeigevorrichtung 100 der vorliegenden Offenbarung indes eine Wiederherstellungsspannung innerhalb der Austastperiode anlegen.
7 ist ein Diagramm, das ein Beispiel eines Signalzeitdiagramms für einen Fall darstellt, in dem nach einer Beweglichkeitserfassungsperiode eines Ansteuertransistors in einer Anzeigevorrichtung gemäß Ausführungsformen der vorliegenden Offenbarung ferner eine Wiederherstellungsperiode enthalten ist.
Unter Bezugnahme auf 7 kann die Anzeigevorrichtung 100 von Ausführungsformen der vorliegenden Offenbarung ferner eine Wiederherstellungsperiode RECOVERY nach dem Kennwert-Erfassungsvorgang eines Ansteuertransistors DRT, insbesondere der Beweglichkeitserfassungsperiode µ SENSING, umfassen.
Da die Beweglichkeit des Ansteuertransistors DRT im Allgemeinen durch individuelles Ein- oder Ausschalten des Schalttransistors SWT und des Erfassungstransistors SENT erfasst wird, kann ein Erfassungsvorgang mit einer Struktur durchgeführt werden, bei der ein Abtastsignal SCAN und ein Erfassungssignal SENSE über zwei Gate-Leitungen GL an den Schalttransistor SWT und den Erfassungstransistor SENT angelegt werden.
Die Initialisierungsperiode INITIAL, die Verfolgungsperiode TRACKING und die Abtastperiode SAMPLING wurden oben beschrieben und daher wird auf deren Beschreibung verzichtet.
Wenn die Spannung des zweiten Knotens N2 des Ansteuertransistors DRT während der Abtastperiode SAMPLING erfasst wird, kann die Wiederherstellungsperiode RECOVERY fortgesetzt werden. Die Wiederherstellungsperiode RECOVERY kann während eines vorgegebenen Zeitraums nach Abschluss der Beweglichkeitserfassungsperiode µ SENSING für die Kennwerte des Ansteuertransistors DRT und vor dem Beginn der Anzeigeansteuerung ablaufen. Das heißt, die Wiederherstellungsperiode RECOVERY kann als eine Periode betrachtet werden, während der eine Wiederherstellungsspannung REC angelegt wird, um die für die Anzeigeansteuerung angelegte Spannung nach dem Kennwert-Erfassungsvorgang des Ansteuertransistors DRT zurückzusetzen. Die Wiederherstellungsspannung REC kann über die Referenzspannungsleitung RVL in einem Zustand angelegt werden, in dem der Anzeigereferenzschalter RPRE eingeschaltet ist.
Unterdessen kann das Anzeigevorrichtung 100 der vorliegenden Offenbarung in einer Standardbetriebsart, in der die Anzeigevorrichtung 100 mit einer festen Frequenz arbeitet, und in einer Betriebsart mit variabler Bildwiederholfrequenz (VRR-Betriebsart), in der die Anzeigevorrichtung 100 je nach Typ der Bilddaten DATA, die von einem externen Hostsystem eingegeben werden, mit mehreren Frequenzen arbeitet, arbeiten.
8 ist ein Diagramm, das ein Beispiel eines Konzepts veranschaulicht, bei dem eine Standardbetriebsart und eine VRR-Betriebsart je nach Bilddatentyp in einer Anzeigevorrichtung gemäß Ausführungsformen der vorliegenden Offenbarung gewechselt werden.
Unter Bezugnahme auf 8 verfügt die Anzeigevorrichtung 100 gemäß Ausführungsformen der vorliegenden Offenbarung über eine Standardbetriebsart, in der allgemeine Bilddaten wie Fernsehbilder (TV-Bilder) mit einer festen Frequenz angezeigt werden, und eine VRR-Betriebsart, in der spezielle Bilddaten wie Spielbilder oder Filme je nach ausgewählter Funktion mit mehreren variablen Frequenzen angezeigt werden können.
Die in der Standardbetriebsart angezeigten Bilddaten und die in der VRR-Betriebsart angezeigten Bilddaten können jedoch auf verschiedene Weise geändert werden und die hier beschriebenen Bilddaten entsprechen einigen Beispielen. Darüber hinaus können Betriebsarten, die danach klassifiziert werden, ob eine Frequenz, mit der die Bilddaten angezeigt werden, variiert, zusätzlich zu der Standardbetriebsart und der VRR-Betriebsart mit anderen Begriffen ausgedrückt werden.
Beispielsweise können Fernsehbilder in einer Standardbetriebsart angezeigt werden, die bei einer festen Ansteuerfrequenz von 120 Hz angesteuert wird, und spezielle Bilder wie Spielbilder oder Filme können mit einer ersten Frequenz (z. B. Frequenz A) und angezeigt werden und gemäß einer Manipulation mit einer variablen Frequenz angezeigt werden, beispielsweise einer zweiten Frequenz (z. B. Frequenz B) oder einer dritten Frequenz (z. B. Frequenz C).
Zusammenfassend können die Standardbetriebsart und die Betriebsart mit variabler Bildwiederholfrequenz als erste Betriebsart bzw. zweite Betriebsart betrachtet werden, je nachdem, ob eine Ansteuerfrequenz zum Anzeigen der Bilddaten DATEN auf der Anzeigetafel 110 festgelegt ist oder variiert.
Wenn das externe Hostsystem ein TV-Bild an die Anzeigevorrichtung 100 sendet, kann die Anzeigevorrichtung 100 in der Standardbetriebsart arbeiten, in der die Bilddaten DATA über eine feste Standardfrequenz geliefert werden. Wenn ein spezielles Bild, beispielsweise ein Spielbild oder ein Film, in einem Zustand geliefert wird, in dem die Bilddaten DATA in der Standardbetriebsart mit einer festen Standardfrequenz geliefert werden, kann das Hostsystem in die VRR-Betriebsart wechseln und die Bilddaten DATA bei Variieren der Ansteuerfrequenz zwischen der ersten Frequenz (Frequenz A), der zweiten Frequenz (Frequenz B) und der dritten Frequenz (Frequenz V) gemäß einer ausgewählten Funktion liefern.
Umgekehrt kann die Anzeigevorrichtung 100 dann, wenn während des Betriebs in der VRR-Betriebsart wieder das Fernsehbild geleifert wird, in die Standardbetriebsart übergehen und die Bilddaten DATA mit der festen Standardfrequenz liefern.
Wie es oben beschrieben ist, kann die Betriebsart der Anzeigevorrichtung 100 der vorliegenden Offenbarung in die Standardbetriebsart, in der die Anzeigevorrichtung 100 mit der festen Standardfrequenz arbeitet, und die VRR-Betriebsart, in der die Anzeigevorrichtung 100 je nach Art der von dem Hostsystem gelieferten Bilddaten DATA mit den mehreren variablen Frequenzen arbeitet, unterteilt werden.
Indes kann das Anzeigevorrichtung 100 der vorliegenden Offenbarung bei dem Prozess des Änderns der Standardbetriebsart in die VRR-Betriebsart oder des Änderns der VRR-Betriebsart in die Standardbetriebsart für eine bestimmte Zeitspanne Bilddaten einer bestimmten Helligkeit an die Anzeigetafel 110 liefern, um eine Betriebsart vor der Änderung von einer Betriebsart nach der Änderung zu unterscheiden.
Wenn beispielsweise die Standardbetriebsart in die VRR-Betriebsart geändert wird, können Bilddaten der Helligkeit A für einen bestimmten Zeitraum auf die Anzeigetafel 110 angewendet werden. Wenn alternativ die VRR-Betriebsart in die Standardbetriebsart geändert wird, können Bilddaten der Helligkeit B für einen bestimmten Zeitraum auf die Anzeigetafel 110 angewendet werden.
Daher kann bestimmt werden, ob zwischen der Standardbetriebsart und der VRR-Betriebsart gewechselt werden soll, indem die Helligkeit der Datenspannung Vdata erfasst wird, die von der Datenansteuerschaltung 130 an die Anzeigetafel 110 geliefert wird, oder indem die Helligkeit durch eine Helligkeitsdetektionskamera detektiert wird.
Wenn sich die Ansteuerfrequenz in der VRR-Betriebsart von der ersten Frequenz zu der zweiten Frequenz ändert, kann außerdem ein Bereich der geänderten Frequenz durch Zählen der Anzahl horizontaler Synchronisationssignale während einer Rahmenperiode bestimmt werden.
9 ist ein Diagramm, das ein Beispiel von Signalwellenformen in einer VRR-Betriebsart, in der eine vertikale Austastperiode entsprechend einer Ansteuerfrequenz geändert wird, in einer Anzeigevorrichtung gemäß Ausführungsformen der vorliegenden Offenbarung zeigt.
Hier sind ein vertikales Datensynchronisationssignal Vsync, ein horizontales Synchronisationssignal Hsync und ein Freigabesignal DE gezeigt, die von dem Hostsystem an die Anzeigevorrichtung 100 geliefert werden.
Hier kann ein Rahmen ein Zeitintervall darstellen, in dem ein Bild einmal für den gesamten Abschnitt der Anzeigetafel 110 ausgegeben wird, und insbesondere umfasst ein Rahmen eine Anzeigeansteuerperiode DP, in der ein Bild ausgegeben wird, und eine vertikale Austastperiode Vblank, in der kein Bild ausgegeben wird. Darüber hinaus kann in der Anzeigeansteuerperiode DP eine horizontale Austastperiode enthalten sein und die horizontale Austastperiode kann durch das horizontale Synchronisationssignal H bestimmt werden.
Dass das Bild während der vertikalen Austastperiode Vblank nicht ausgegeben wird, kann bedeuten, dass das Datenfreigabesignal DE auf einem niedrigen Pegel bleibt, so dass die Datenspannung Vdata zum Implementieren des Bildes während der vertikalen Austastperiode Vblank nicht an die Datenleitung DL übertragen wird. Das heißt, ein Rahmen kann ein Zeitkonzept sein.
Ein erster Rahmen (1. Rahmen), ein zweiter Rahmen (2. Rahmen) und ein dritter Rahmen (3. Rahmen) geben die Reihenfolge der Ein-Rahmen-Perioden an. Das heißt, der zweite Rahmen (2. Rahmen) beginnt nach dem ersten Rahmen (1. Rahmen) und der dritte Rahmen (3. Rahmen) beginnt nach dem zweiten Rahmen (2. Rahmen). Jeder von dem ersten Rahmen (1. Rahmen) bis zu dem dritten Rahmen (3. Rahmen) dauert eine Rahmenperiode.
Hier können sich die Ein-Rahmen-Perioden des ersten Rahmens (1. Rahmen) bis dritten Rahmens (3. Rahmen) voneinander unterscheiden. Insbesondere können in dem ersten Rahmen (1. Rahmen) bis zu dem dritten Rahmen (3. Rahmen) die Anzeigeansteuerperioden DP1, DP2 und DP3 gleich sein und die vertikalen Austastperioden Vblank1, Vblank2 und Vblank3 unterschiedlich eingestellt sein.
Unter Bezugnahme auf 9 sind in der Anzeigevorrichtung 100 gemäß Ausführungsformen der vorliegenden Offenbarung eine erste Anzeigeansteuerperiode DP1 des ersten Rahmens (1. Rahmens), eine zweite Anzeigeansteuerperiode DP2 des zweiten Rahmens (2. Rahmens) und eine dritte Anzeigeansteuerperiode DP3 des dritten Rahmens (3. Rahmens) gleich.
Andererseits können eine erste vertikale Austastperiode Vblank1 des ersten Rahmens (1. Rahmens), eine zweite vertikale Austastperiode Vblank2 des zweiten Rahmens (2. Rahmens) und eine dritte vertikale Austastperiode Vblank3 des dritten Rahmens (3. Rahmens) verschieden eingestellt sein.
Eine Rahmenperiode kann als Zeitraum zwischen einer Abfallzeit des vertikalen Synchronisationssignals Vsync und einer Abfallzeit eines nächsten vertikalen Synchronisationssignals Vsync festgelegt sein und eine Rahmenperiode kann für jeden Rahmen anders eingestellt werden.
Die Anzeigeansteuerperiode DP kann mehrere horizontale Perioden umfassen und eine horizontale Periode kann einen Abschnitt mit hohem Pegel des Datenfreigabesignals DE, in dem die Bilddaten DATA angelegt werden, und eine horizontale Austastperiode, in der die Bilddaten DATA nicht angelegt werden (einen Abschnitt mit niedrigem Pegel des Datenfreigabesignals DE), umfassen. Darüber hinaus kann die Anzeigeansteuerperiode DP mehrere horizontale Perioden umfassen, die der Anzahl der Gate-Leitungen GL entsprechen, die die Anzeigetafel 110 bilden, und die die Anzeigeansteuerperiode DP und die vertikale Austastperiode Vblank umfassen, die einen Rahmen bilden.
Wenn beispielsweise eine in der Standardbetriebsart eingestellte Standardfrequenz 120 Hz beträgt, können die Bilddaten DATA eines Rahmens 120-mal wiederholt für eine Sekunde geliefert werden und der eine Rahmen kann ein Zeitintervall von 8,3 ms haben.
In diesem Fall können, wenn die Anzeigetafel 110 eine Auflösung von 2160×3840 hat, 2160 Gate-Leitungen GL in vertikaler Richtung angeordnet sein, so dass ein Datenfreigabesignal DE mit 2160 Impulsen entsprechend einer Zeit, in der die 2160 Gate-Leitungen GL innerhalb eines Rahmens während der Anzeigeansteuerperiode DP eingeschaltet werden, angelegt werden kann.
Obwohl das Datenfreigabesignal DE während der Anzeigeansteuerperiode DP in Impulsform angelegt wird, behält das Datenfreigabesignal DE indes während der vertikalen Austastperiode Vblank einen niedrigen Pegel bei.
Andererseits kann das horizontale Synchronisationssignal Hsync nicht nur während der Anzeigeansteuerperiode DP, sondern auch während der vertikalen Austastperiode Vblank in Impulsform angelegt werden. Wenn ein Zeitintervall der vertikalen Austastperiode Vblank in der VRR-Betriebsart entsprechend der Ansteuerfrequenz variiert, variiert auch die Anzahl der Impulse des horizontalen Synchronisationssignals Hsync, die in einem Rahmen enthalten sind. Dementsprechend kann die Ansteuerfrequenz bestimmt werden, indem die Anzahl der in einem Rahmen enthaltenen Impulse des horizontalen Synchronisationssignals Hsync detektiert wird. Beispielsweise kann die Ansteuerfrequenz bestimmt werden, indem die Anzahl der Impulse des horizontalen Synchronisationssignals Hsync detektiert wird, die zwischen einem Abfallzeitpunkt und einem nächsten Abfallzeitpunkt des vertikalen Synchronisationssignals Vsync enthalten sind.
Da sich auf diese Weise eine Länge der vertikalen Austastperiode Vblank ändert, wenn sich die Betriebsart ändert oder die Ansteuerfrequenz variiert, ist eine Ladezeit aufgrund der Wiederherstellungsspannung REC, die nach der Kennwert-Erfassungsperiode angelegt wird, für jede Ansteuerfrequenz unterschiedlich. Folglich tritt ein Bildfehler aufgrund einer Helligkeitsabweichung zu einem Zeitpunkt auf, zu dem sich die Betriebsart ändert oder die Ansteuerfrequenz variiert.
10 ist ein Diagramm, das ein Beispiel einer an eine Anzeigetafel angelegten Wiederherstellungsspannung gemäß einer Änderung einer Ansteuerfrequenz in einer Anzeigevorrichtung gemäß Ausführungsformen der vorliegenden Offenbarung zeigt.
Unter Bezugnahme auf 10 kann die Anzeigevorrichtung 100 gemäß Ausführungsformen der vorliegenden Offenbarung ein Unterpixel SP während der vertikalen Austastperiode Vblank auswählen, die Beweglichkeit unter den Kennwerten des Ansteuertransistors DRT erfassen und kompensieren und die Wiederherstellungsspannung REC anlegen.
Hier kann die Wiederherstellungsperiode RECOVERY, in der die Wiederherstellungsspannung REC angelegt wird, in einer vorgegebenen Zeitspanne nach Abschluss der Beweglichkeitserfassungsperiode µ SENSING des Ansteuertransistors DRT und vor Beginn der Anzeigeansteuerung ablaufen. Das heißt, nach dem Beweglichkeitserfassungs- und Kompensationsvorgang des Ansteuertransistors DRT kann die Wiederherstellungsspannung REC angelegt werden, um die für den Anzeigeansteuervorgang innerhalb der vertikalen Austastperioden Vbglankl, Vblank2 angelegte Spannung zurückzusetzen.
Da sich zu diesem Zeitpunkt die Längen der vertikalen Austastperioden Vblank1, Vblank2 ändern, wenn die Ansteuerfrequenz der Anzeigevorrichtung 100 geändert wird, sind die schwebenden Zeitintervalle Tf1, Tf2 zwischen einem Zeitpunkt, zu dem die Wiederherstellungsspannungen REC1, REC2 angelegt werden, und einem Zeitpunkt, zu dem die Datenspannung Vdata angelegt wird, für jede Frequenz unterschiedlich.
Wenn das Anzeigevorrichtung 100 beispielsweise in einem N-ten Rahmen mit einer Ansteuerfrequenz von 120 Hz und in einem (N+1)-ten Rahmen mit einer Ansteuerfrequenz von 40 Hz arbeitet, kann ein Pegel der Wiederherstellungsspannung REC1, der in der ersten vertikalen Austastperiode Vblank1 angelegt wird, die mit 40 Hz angesteuert wird, auf der Grundlage der vorherigen Ansteuerfrequenz von 120 Hz bestimmt werden. Darüber hinaus kann das Unterpixel SP, an das die erste Wiederherstellungsspannung REC1 in der ersten vertikalen Austastperiode Vblank1 zwischen dem N-ten Rahmen und dem (N+1)-ten Rahmen angelegt wird, nach dem schwebenden Zeitintervall Tf1 von einem Zeitpunkt an, zu dem die erste Wiederherstellungsspannung REC 1 angelegt wird, die Datenspannung Vdata empfangen.
Wenn jedoch die Ansteuerfrequenz in dem (N+2)-ten Rahmen erneut auf 120 Hz geändert wird, wird nach dem zweiten schwebenden Zeitintervall Tf2 ab dem Zeitpunkt, zu dem die zweite Wiederherstellungsspannung REC2 angelegt wird, die Datenspannung Vdata an den entsprechenden Unterpixel Sp angelegt.
Da sich zu diesem Zeitpunkt das erste schwebende Zeitintervall Tf1 von dem zweiten schwebenden Zeitintervall Tf2 entsprechend den Ansteuerfrequenzen unterscheidet, kann ein Bildfehler aufgrund einer Leuchtdichteabweichung auftreten, wann immer die Ansteuerfrequenz geändert wird.
Die Anzeigevorrichtung 100 der vorliegenden Offenbarung legt die Wiederherstellungsspannung REC wiederholt in regelmäßigen Abständen innerhalb der vertikalen Austastperiode Vblank an, so dass es möglich ist, die Abweichung des schwebenden Zeitintervalls Tf zwischen einem Zeitpunkt, zu dem die Wiederherstellungsspannung REC angelegt wird, und einem Zeitpunkt, zu dem die Datenspannung Vdata angelegt wird, zu minimieren und die Bildqualität durch Reduzierung von Bildfehlern zu verbessern.
11 ist ein Diagramm, das einen Fall, in dem eine Wiederherstellungsspannung wiederholt an eine vertikale Austastperiode angelegt wird, in einer Anzeigevorrichtung gemäß Ausführungsformen der vorliegenden Offenbarung darstellt.
Unter Bezugnahme auf 11 kann die Anzeigevorrichtung 100 gemäß Ausführungsformen der vorliegenden Offenbarung die Beweglichkeit unter den Kennwerten des Ansteuertransistors DRT durch Auswählen eines beliebigen Unterpixels SP erfassen und kompensieren und kann dann Wiederherstellungsspannungen REC1, REC2 innerhalb der vertikalen Austastintervalle Vblank1, Vblank2 wiederholt anlegen.
Hier kann die Wiederherstellungsperiode RECOVERY, in der die Wiederherstellungsspannungen REC1 und REC2 wiederholt angelegt werden, einem bestimmten Zeitraum zwischen einem Zeitpunkt, zu dem die Beweglichkeitserfassungsperiode µ SENSING des Ansteuertransistors DRT abgeschlossen ist, und einem Zeitpunkt, zu dem die Datenspannung Vdata an das entsprechende Unterpixel SP angelegt wird, entsprechen. Das heißt, nach dem Beweglichkeitserfassungs- und Kompensationsvorgang des Ansteuertransistors DRT können die Wiederherstellungsspannungen REC1, REC2 entsprechend der Referenzperiode Prec wiederholt angelegt werden, um eine an das entsprechende Unterpixel SP angelegte Spannung innerhalb der vertikalen Austastintervalle Vblank1, Vblank2 zurückzusetzen.
Zu dieser Zeit können die Wiederherstellungsspannungen REC1, REC2 wiederholt an das Unterpixel SP angelegt werden, bis der Endpunkt der vertikalen Austastintervalle Vblank1, Vblank2 erreicht ist. Selbst dann, wenn sich die Längen der vertikalen Austastperioden Vblank1, Vblank2 aufgrund der Variation der Ansteuerfrequenz der Anzeigevorrichtung 100 ändern, können daher die schwebenden Zeitintervalle Tf1, Tf2 zwischen einem Zeitpunkt, zu dem die letzten Wiederherstellungsspannungen REC1, REC2 innerhalb der vertikalen Austastperioden Vblank1, Vblank2 angelegt werden, und einem Zeitpunkt, zu dem die Datenspannung Vdata angelegt wird, im Wesentlichen gleich gehalten werden.
Wenn beispielsweise der Betrieb der Anzeigevorrichtung 100 von einer Ansteuerfrequenz von 120 Hz in dem N-ten Bild auf eine Ansteuerfrequenz von 40 Hz in dem (N+1)-ten Bild geändert wird, kann die Wiederherstellungsspannung REC1 während einer ersten vertikalen Austastperiode Vblank1, die bei 40 Hz betrieben wird, basierend auf der Referenzperiode Prec wiederholt angewendet werden. Dementsprechend empfängt das Unterpixel SP, an das die erste Wiederherstellungsspannung REC1 innerhalb der ersten vertikalen Austastperiode Vblank1 zwischen dem N-ten Rahmen und dem (N+1)-ten Rahmen angelegt ist, die Datenspannung Vdata nach dem ersten schwebenden Zeitintervall Tf1 ab dem Zeitpunkt, an dem schließlich die erste Wiederherstellungsspannung REC 1 angelegt wird.
Wenn danach die Ansteuerfrequenz im (N+2)-ten Rahmen wieder auf 120 Hz geändert wird, kann das entsprechende Unterpixel SP während der zweiten vertikalen Austastperiode Vblank2 basierend auf der Referenzperiode Prec wiederholt die zweite Wiederherstellungsspannung REC2 empfangen. Dementsprechend empfängt das Unterpixel SP, an das die zweite Wiederherstellungsspannung REC2 innerhalb der zweiten vertikalen Austastperiode Vblank2 zwischen dem (N+1)-ten Rahmen und dem (N+2)-ten Rahmen angelegt wird, nach dem zweiten schwebenden Zeitintervall die Datenspannung Vdata Tf2 ab dem Zeitpunkt, an dem die zweite Wiederherstellungsspannung REC2 schließlich angelegt wird.
Dabei liegt der Zeitpunkt, zu dem die erste Wiederherstellungsspannung REC1 schließlich innerhalb der ersten vertikalen Austastperiode Vblank1 angelegt wird, nahe an dem Zeitpunkt, zu dem die erste vertikale Austastperiode Vblank1 endet. Darüber hinaus liegt der Zeitpunkt, zu dem die zweite Wiederherstellungsspannung REC2 schließlich innerhalb der zweiten vertikalen Austastperiode Vblank2 angelegt wird, nahe an dem Zeitpunkt, zu dem die zweite vertikale Austastperiode Vblank2 endet.
Daher können das erste schwebende Zeitintervall Tf1 zwischen dem Zeitpunkt, zu dem die erste Wiederherstellungsspannung REC 1 schließlich angelegt wird, und dem Zeitpunkt, zu dem die Datenspannung Vdata angelegt wird, und das zweite schwebende Zeitintervall Tf2 zwischen dem Zeitpunkt, zu dem die zweite Wiederherstellungsspannung REC2 schließlich angelegt wird, und dem Zeitpunkt, zu dem die Datenspannung Vdata angelegt wird, auf dem gleichen Niveau gehalten werden. Dadurch können Bildfehler aufgrund von Leuchtdichteabweichungen auch dann minimiert werden, wenn die Ansteuerfrequenz der Anzeigevorrichtung 100 geändert wird, da das schwebende Zeitintervall Tf für jedes Unterpixel SP konstant gehalten wird.
12 ist ein Diagramm, das eine Referenzperiode einer Wiederherstellungsspannung, die wiederholt an eine vertikale Austastperiode angelegt wird, in einer Anzeigevorrichtung gemäß Ausführungsformen der vorliegenden Offenbarung darstellt.
Unter Bezugnahme auf 12 kann bei der Anzeigevorrichtung 100 gemäß Ausführungsformen der vorliegenden Offenbarung die Referenzperiode Prec der Wiederherstellungsspannung REC, die wiederholt innerhalb der vertikalen Austastperiode Vblank angelegt wird, unter Berücksichtigung der Betriebscharakteristik des Ansteuertransistors DRT bestimmt werden.
Beispielsweise kann in einer Schaltung des Unterpixels SP von 3 die Wiederherstellungsspannung REC an einen Gate-Knoten des Ansteuertransistors DRT in einem Zustand angelegt werden, in dem der Schalttransistor SWT durch das Abtastsignal SCAN eingeschaltet ist.
Da sich der Ansteuertransistor DRT zu diesem Zeitpunkt in einem ausgeschalteten Zustand befindet, bevor die Wiederherstellungsspannung REC an den Ansteuertransistor DRT angelegt wird, kann die Source-Knotenspannung Vs(DRT) des Ansteuertransistors DRT einen Pegel der Mindestspannung Vs(min) aufweisen, die dem Ausschaltzustand entspricht.
Wenn die Wiederherstellungsspannung REC angelegt wird, stellt die Gate-Knotenspannung Vg(DRT) des Ansteuertransistors DRT den Pegel der Wiederherstellungsspannung REC dar und der Ansteuertransistor DRT wird eingeschaltet.
Wenn der Ansteuertransistor DRT eingeschaltet wird, steigt die Source-Knotenspannung Vs(DRT) des Ansteuertransistors DRT an und tritt nach einer bestimmten Zeitspanne in einen Sättigungszustand ein. In diesem Fall kann ein Zeitraum von einem Zeitpunkt, an dem der Ansteuertransistor DRT eingeschaltet wird, bis zu einem Zeitpunkt, an dem er den Sättigungszustand erreicht, eine Charakteristik des Ansteuertransistors DRT darstellen.
Um die Charakteristik des Ansteuertransistors DRT gleichmäßig widerzuspiegeln, ist es daher vorzuziehen, dass der Referenzzeitraum Prec, in dem die Wiederherstellungsspannung REC wiederholt angelegt wird, auf ein Zeitintervall zwischen einem Zeitpunkt, zu dem der Ansteuertransistor DRT eingeschaltet wird, und einem Zeitpunkt, zu dem der Ansteuertransistor DRT in den Sättigungszustand übergeht, festgelegt wird.
Für den oben genannten Zweck kann die Referenzperiode Prec der Wiederherstellungsspannung REC in einem Speicher gespeichert werden, um die Charakteristik des auf der Anzeigetafel 110 angeordneten Ansteuertransistors DRT widerzuspiegeln, und die Wiederherstellungsspannung REC kann während der vertikalen Austastperiode Vblank unter Bezugnahme auf den Speicher wiederholt angelegt werden.
Zu diesem Zeitpunkt kann die Referenzperiode Prec der Wiederherstellungsspannung REC gemäß dem Pegel der Wiederherstellungsspannung REC, die an den Ansteuertransistor DRT innerhalb der vertikalen Austastperiode Vblank angelegt wird, variieren. In diesem Fall kann die Referenzperiode Prec, die dem Pegel der Wiederherstellungsspannung REC entspricht, in Form einer Nachschlagetabelle in dem Speicher gespeichert werden und das Zeitintervall, in dem die Wiederherstellungsspannung REC wiederholt angelegt wird, kann durch Extrahieren der Referenzperiode Prec, die dem Pegel der innerhalb der vertikalen Austastperiode Vblank angelegten Wiederherstellungsspannung REC entspricht, aus dem Speicher gesteuert werden.
Indes kann der Zeitvorgabe-Controller 140 der Anzeigevorrichtung 100 der vorliegenden Offenbarung ein Datenfreigabesignal DE empfangen, das von einem externen Hostsystem geliefert wird, und unter Verwendung des empfangenen Datenfreigabesignals DE ein Quellausgabefreigabesignal SOE zum Steuern einer Zeitvorgabe der Datenansteuerschaltung 130 erzeugen.
Während dieses Prozesses kann eine gewisse Verzögerungszeit zwischen dem Datenfreigabesignal DE, das an den Zeitvorgabe-Controller 140 gesendet wird, und dem Quellausgabefreigabesignal SOE, das von dem Zeitvorgabe-Controller 140 erzeugt wird, auftreten. Aufgrund dieser Verzögerungszeit kann eine Abweichung in dem schwebenden Zeitintervall Tf zwischen dem Zeitpunkt, zu dem die Wiederherstellungsspannung REC angelegt wird, und dem Zeitpunkt, zu dem die Datenspannung Vdata angelegt wird, auftreten.
Die Anzeigevorrichtung 100 der vorliegenden Offenbarung kann durch Anlegen der Wiederherstellungsspannung REC unter Berücksichtigung der Verzögerungszeit zwischen dem Datenfreigabesignal DE und dem Quellausgabefreigabesignal SOE die Abweichung des schwebenden Zeitintervalls Tf zwischen dem Zeitpunkt, zu dem die Wiederherstellungsspannung REC angelegt wird, und dem Zeitpunkt, zu dem die Datenspannung Vdata angelegt wird, verringern und die Bildqualität verbessern.
13 ist ein beispielhaftes Blockdiagramm einer Schaltung zum Erzeugen eines Quellausgabefreigabesignals in einer Anzeigevorrichtung gemäß Ausführungsformen der vorliegenden Offenbarung und 14 ist ein Diagramm, das einen Signalfluss veranschaulicht, in dem ein Quellausgabefreigabesignal in einer Anzeigevorrichtung gemäß Ausführungsformen der vorliegenden Offenbarung erzeugt wird.
Unter Bezugnahme auf 13 und 14 kann der Zeitvorgabe-Controller 140 der Anzeigevorrichtung 100 gemäß Ausführungsformen der vorliegenden Offenbarung eine Quellabtasttakt-Erzeugungsschaltung 142, eine Modulationsschaltung 144 und eine Quellausgabefreigabesignal-Erzeugungsschaltung 146 umfassen.
Die Modulationsschaltung 144 kann das Datenfreigabesignal DE von dem Hostsystem empfangen und das modulierte Datenfreigabesignal DEm durch Modulieren des empfangenen Datenfreigabesignals DE erzeugen. In diesem Fall kann der Modulationsprozess des Datenfreigabesignals DE unter Verwendung des Quellabtasttakts SCLK durchgeführt werden.
Der Quellabtasttakt SCLK kann von der Quellabtasttakt-Erzeugungsschaltung 142 erzeugt werden. Beispielsweise kann die Quellabtasttakt-Erzeugungsschaltung 142 den Quellabtasttakt SCLK durch Spreizen der Frequenz eines Takts mit einer festen Frequenz gemäß einem Frequenzspreizungsverfahren erzeugen.
Der Quellabtasttakt SCLK kann in verschiedenen Formen ausgebildet sein, beispielsweise als Dreieckswelle oder Sinuswelle im Zeitverlauf. Hier ist als Beispiel ein Quellabtasttakt SCLK mit Dreieckswelle dargestellt.
Die Quellabtasttakt-Erzeugungsschaltung 142 und die Modulationsschaltung 144 können sich innerhalb oder außerhalb des Zeitvorgabe-Controllers 140 befinden. Hier wird angenommen, dass sich die Quellabtasttakt-Erzeugungsschaltung 142 und die Modulationsschaltung 144 innerhalb des Zeitvorgabe-Controllers 140 befinden.
Der von der Quellabtasttakt-Erzeugungsschaltung 142 erzeugte Quellabtasttakt SCLK wird an die Modulationsschaltung 144 gesendet und die Modulationsschaltung 144 moduliert ein Datenfreigabesignal DE unter Verwendung des Quellabtasttakts SCLK.
Während beispielsweise die Frequenz des Quellabtasttakts SCLK höher als eine Referenzfrequenz ist, wird die Frequenz des internen Takts erhöht, um die abfallende Flanke des Datenfreigabesignals DE voranzutreiben. Dann, wenn die Frequenz des Quellabtasttakts SCLK niedriger als die Referenzfrequenz ist, wird die Frequenz des internen Takts zudem verringert, so dass er der abfallenden Flanke des Datenfreigabesignals DE nacheilt.
Wie es oben beschrieben ist, kann die Modulationsschaltung 144 das modulierte Datenfreigabesignal DEm erzeugen, indem sie die Zeitvorgabe des Datenfreigabesignals DE gemäß der Änderung der Frequenz des Quellabtasttakts SCLK steuert.
Das modulierte Datenfreigabesignal DEm wird an die Quellausgabefreigabesignal-Erzeugungsschaltung 146 gesendet. Die Quellausgabefreigabesignal-Erzeugungsschaltung 146 kann das Quellausgabefreigabesignal SOE synchronisiert mit der abfallenden Flanke des modulierten Datenfreigabesignals DEm erzeugen.
In diesem Prozess besteht eine bestimmte Verzögerungszeit Dde zwischen dem Quellausgabefreigabesignal SOE, das von dem Zeitvorgabe-Controller 140 erzeugt wird, und dem Datenfreigabesignal DE, das an den Zeitvorgabe-Controller 140 angelegt wird.
Da die Verzögerungszeit Dde je nach Schaltungsstruktur und Algorithmus zum Erzeugen des Quellausgabefreigabesignals SOE in dem Zeitvorgabe-Controller 140 variieren kann, kann sie je nach Struktur der Anzeigevorrichtung 100 und des Zeitvorgabe-Controllers 140 unterschiedliche Werte haben.
Sobald jedoch der Zeitvorgabe-Controller 140 auf der Anzeigevorrichtung 100 montiert ist, ist der Wert der Verzögerungszeit Dde festgelegt. Dementsprechend ist es möglich, die Zeit bis zum Anlegen der Wiederherstellungsspannung REC zu steuern, indem Informationen über die Verzögerungszeit Dde des Datenfreigabesignals DE in einem Speicher gespeichert und wiedergegeben werden.
15 ist ein Diagramm, das einen Signalfluss zum Anlegen einer Wiederherstellungsspannung unter Berücksichtigung einer Verzögerungszeit eines Datenfreigabesignals und eines Quellausgabefreigabesignals in einer Anzeigevorrichtung gemäß Ausführungsformen der vorliegenden Offenbarung darstellt.
Unter Bezugnahme auf 15 kann die Anzeigevorrichtung 100 gemäß Ausführungsformen die Beweglichkeit unter den Kennwerten des Ansteuertransistors DRT erfassen und kompensieren, indem sie ein beliebiges Unterpixel SP innerhalb einer vertikalen Austastperiode Vblank auswählt, und wiederholt Wiederherstellungsspannungen REC mit einer Referenzperiode Prec anlegen.
Hier kann die Wiederherstellungsperiode RECOVERY, in der die Wiederherstellungsspannungen REC wiederholt angelegt werden, einem bestimmten Zeitraum entsprechen, bevor die Datenspannung Vdata an das entsprechende Unterpixel SP angelegt wird, nachdem die Beweglichkeitserfassungsperiode u SENSING des Ansteuertransistors DRT abgeschlossen ist.
Zu dieser Zeit wird die Wiederherstellungsspannung REC wiederholt an das entsprechende Unterpixel SP bis zur Annäherung an das Ende der vertikalen Austastperiode Vblank angelegt. Selbst dann, wenn sich die Länge der vertikalen Austastperiode Vblank aufgrund der Änderung der Ansteuerfrequenz der Anzeigevorrichtung 100 ändert, kann daher also das schwebende Zeitintervall Tf zwischen dem Zeitpunkt, zu dem die Wiederherstellungsspannung REC schließlich angelegt wird, und dem Zeitpunkt, zu dem die Datenspannung Vdata in der vertikalen Austastperiode Vblank angelegt wird, konstant gehalten werden.
Im Ergebnis können Bildfehler aufgrund von Leuchtdichteabweichungen auch dann minimiert werden, wenn die Ansteuerfrequenz der Anzeigevorrichtung 100 geändert wird, da das schwebende Zeitintervall Tf für jedes Unterpixel SP konstant gehalten wird.
Indes kann das Quellausgabefreigabesignal SOE, das von dem Zeitvorgabe-Controller 140 an die Datenansteuerschaltung 130 angelegt wird, eine bestimmte Verzögerungszeit Dde gemäß der internen Schaltung und dem Algorithmus des Zeitvorgabe-Controllers 140 zur Verarbeitung des Datenfreigabesignals DE aufweisen.
Dementsprechend kann die vertikale Austastperiode Vblank aufgrund der Verzögerungszeit Dde des Datenfreigabesignals DE wachsen. Infolgedessen kann das schwebende Zeitintervall Tf zwischen dem Zeitpunkt, zu dem die Wiederherstellungsspannung REC angelegt wird, und dem Zeitpunkt, zu dem die Datenspannung Vdata angelegt wird, variieren.
Wenn jedoch der Zeitpunkt, zu dem die Wiederherstellungsspannung REC gemäß der Referenzperiode Prec wiederholt angelegt wird, innerhalb des Bereichs der Verzögerungszeit Dde des Datenfreigabesignals DE liegt, kann die Anzeigevorrichtung 100 der vorliegenden Offenbarung zusätzlich die Wiederherstellungsspannung REC innerhalb der Verzögerungszeit Dde des Datenfreigabesignals DE anlegen.
Im Ergebnis ist es selbst bei einer Verzögerungszeit Dde für das Datenfreigabesignal DE möglich, Bildfehler zu reduzieren und die Bildqualität zu verbessern, indem das schwebende Zeitintervall Tf zwischen dem Zeitpunkt, an dem die Wiederherstellungsspannung REC angelegt wird, und dem Zeitpunkt, zu dem die Datenspannung Vdata angelegt wird, gleichmäßig aufrechterhalten wird.
16 ist ein Ablaufdiagramm, das ein Anzeigeansteuerverfahren gemäß Ausführungsformen der vorliegenden Offenbarung zeigt.
Unter Bezugnahme auf 16 kann ein Anzeigeansteuerverfahren gemäß Ausführungsformen der vorliegenden Offenbarung einen Schritt S 100 zum Bestimmen einer Referenzperiode Prec einer Wiederherstellungsspannung REC, einen Schritt S200 zum Anzeigen eines Bildes auf einer Anzeigetafel 110, einen Schritt S300 zum Bestimmen einer Austastperiode, einen Schritt S400 zum Kompensieren des Kennwerts eines Ansteuertransistors DRT innerhalb der Austastperiode, einen Schritt S500 zum wiederholten Anlegen der Wiederherstellungsspannung REC in Intervallen der Referenzperiode Psec, einen Schritt S600 zum Bestimmen, ob ein Zeitpunkt, zu dem die Wiederherstellungsspannung REC angelegt wird, innerhalb einer Verzögerungszeit Dde eines Datenfreigabesignals DE liegt, einen Schritt S700 zum Anlegen der Wiederherstellungsspannung REC innerhalb der Verzögerungszeit Dde des Datenfreigabesignals DE und einen Schritt S800 zum Beenden der Austastperiode.
Der Schritt S100 zum Bestimmen einer Referenzperiode Prec einer Wiederherstellungsspannung REC ist ein Prozess zum Bestimmen des Zyklus des wiederholten Anlegens der Wiederherstellungsspannung REC an einen Gate-Knoten des Ansteuertransistors DRT, nachdem ein Prozess zum Kompensieren des Kennwerts des Ansteuertransistors DRT in der Austastperiode abgeschlossen ist.
Die Referenzperiode Psec der Wiederherstellungsspannung REC kann als Zeitintervall zwischen einem Zeitpunkt, zu dem der Ansteuertransistor DRT eingeschaltet wird, und einem Zeitpunkt, zu dem der Ansteuertransistor DRT in den Sättigungszustand übergeht, bestimmt werden. Die Referenzperiode Prec der Wiederherstellungsspannung REC kann zu dem Zeitpunkt der Auslieferung der Anzeigevorrichtung 100 in dem Speicher gespeichert sein.
Der Schritt S200 zum Anzeigen eines Bildes auf einer Anzeigetafel 110 ist ein Prozess zum Anzeigen eines Bildes durch Anwenden von Bilddaten DATEN, die von dem Hostsystem gesendet wurden, auf die Anzeigetafel 110, nachdem Leistung an die Anzeigevorrichtung 100 angelegt wurde.
Der Schritt S300 zum Bestimmen einer Austastperiode ist ein Prozess zum Bestimmen, ob es sich um eine horizontale Austastperiode oder eine vertikale Austastperiode handelt, in der kein Bild auf der Anzeigetafel 110 angezeigt wird.
Der Schritt S400 zum Kompensieren des Kennwerts eines Ansteuertransistors DRT innerhalb der Austastperiode ist ein Prozess zum Erfassen und Kompensieren der Schwellenspannung oder Beweglichkeit des Ansteuertransistors DRT in der Austastperiode.
Der Schritt S500 des wiederholten Anlegens der Wiederherstellungsspannung REC in Intervallen der Referenzperiode Psec ist ein Prozess des wiederholten Anlegens der Wiederherstellungsspannung REC in Intervallen der Referenzperiode Prec, nachdem der Prozess des Kompensierens des Kennwerts des Ansteuertransistors DRT innerhalb der Austastperiode abgeschlossen wurde.
Der Schritt S600 des Bestimmens, ob ein Zeitpunkt, zu dem die Wiederherstellungsspannung REC angelegt wird, innerhalb einer Verzögerungszeit Dde eines Datenfreigabesignals DE liegt, ist ein Prozess zum Bestimmen, ob der Zeitpunkt, zu dem die Wiederherstellungsspannung REC basierend auf der Referenzperiode Prec wiederholt angelegt wird, aufgrund der Verzögerungszeit Dde zwischen dem Datenfreigabesignal DE und dem Quellausgabefreigabesignal SOE einer verlängerten Austastperiode entspricht.
Der Schritt S700 des Anlegens der Wiederherstellungsspannung REC innerhalb der Verzögerungszeit Dde des Datenfreigabesignals DE ist ein Prozess des Anlegens der Wiederherstellungsspannung REC innerhalb der Verzögerungszeit Dde des Datenfreigabesignals DE, wenn die Wiederherstellungsspannung REC in der Verzögerungszeit Dde des Datenfreigabesignals DE enthalten ist.
Wenn der Zeitpunkt, zu dem die Wiederherstellungsspannung REC angelegt wird, nicht in der Verzögerungszeit Dde des Datenfreigabesignals DE liegt, kann der Prozess des Anlegens der Wiederherstellungsspannung REC an die entsprechende Austastperiode durch Anlegen der Wiederherstellungsspannung REC vor der Verzögerungszeit Dde des Datenfreigabesignals DE beendet werden.
Der Schritt S800 zum Beenden der Austastperiode ist ein Prozess zum Anzeigen des Bildes auf der Anzeigetafel 110 nach Beendigung des Prozesses zum Anlegen der Wiederherstellungsspannung REC.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

KR 1020220072573 [0001]

Claims

Anzeigevorrichtung, die umfasst: eine Anzeigetafel (100), die mehrere Gate-Leitungen (GL), mehrere Datenleitungen (DL) und mehrere Unterpixel (SP), wovon jedes einen Ansteuertransistor (DRT) aufweist, umfasst; eine Gate-Ansteuerschaltung (120), die dazu ausgelegt ist, ein Abtastsignal (SCAN) an die mehreren Gate-Leitungen (GL) anzulegen; eine Datenansteuerschaltung (130), die dazu ausgelegt ist, Bilddaten (DATA) in eine Datenspannung (Vdata) umzusetzen und die Datenspannung (Vdata) an die mehreren Datenleitungen (DL) anzulegen; und einen Zeitvorgabe-Controller (140), der dazu ausgelegt ist, einen Kennwert des Ansteuertransistors (DRT) unter Verwendung eines Echtzeit-Erfassungsprozesses zu kompensieren und so zu steuern, dass eine Wiederherstellungsspannung (REC) zum Zurücksetzen des Ansteuertransistors (DRT) basierend auf einer Referenzperiode (Prec) innerhalb einer Austastperiode wiederholt angelegt wird.
Anzeigevorrichtung nach Anspruch 1, wobei die Referenzperiode (Prec) als ein Zeitintervall zwischen einem Zeitpunkt, zu dem der Ansteuertransistor (DRT) eingeschaltet wird, und einem Zeitpunkt, zu dem der Ansteuertransistor (DRT) in einen Sättigungszustand eintritt, bestimmt wird und/oder die Referenzperiode (Prec) so bestimmt wird, dass sie einem Pegel der Wiederherstellungsspannung (REC) entspricht, und in einem Speicher (MEM) in Form einer Nachschlagetabelle gespeichert ist.
Anzeigevorrichtung nach Anspruch 1 oder 2, wobei der Kennwert des Ansteuertransistors (DRT) eine Beweglichkeit ist und/oder die Austastperiode eine vertikale Austastperiode (Vblank) ist.
Anzeigevorrichtung nach einem der vorhergehenden Ansprüche, wobei die Austastperiode (Vblank) ein Zeitintervall aufweist, das je nach Ansteuerfrequenz in der Anzeigevorrichtung variiert.
Anzeigevorrichtung nach einem der vorhergehenden Ansprüche, wobei der Zeitvorgabe-Controller (140) umfasst: eine Quellabtasttakt-Erzeugungsschaltung (142), die dazu ausgelegt ist, einen Quellabtasttakt (SCLK) zum Steuern einer Datenabtastzeitvorgabe zu erzeugen; eine Modulationsschaltung (144), die dazu ausgelegt ist, ein Datenfreigabesignal (DE) unter Verwendung des Quellabtasttakts (SCLK) zu modulieren; und eine Quellausgabefreigabesignal-Erzeugungsschaltung (146), die dazu ausgelegt ist, ein Quellausgabefreigabesignal (SOE) zu erzeugen, das mit einem modulierten Datenfreigabesignal (DEm) synchronisiert ist, um die Ausgabezeitvorgabe der Datenansteuerschaltung (130) zu steuern.
Anzeigevorrichtung nach Anspruch 5, wobei die Austastperiode um eine Verzögerungszeit (Dde) verlängert wird, wenn das Quellausgabefreigabesignal (SOE) gesendet wird, nachdem es um eine vorgegebene Zeit gegenüber dem Datenfreigabesignal (DE) verzögert wurde.
Anzeigevorrichtung nach Anspruch 6, wobei Informationen über die Verzögerungszeit (Dde) vorab in einem Speicher (MEM) gespeichert sind.
Anzeigevorrichtung nach Anspruch 5 oder 6, wobei der Zeitvorgabe-Controller (140) so gesteuert wird, dass er die Wiederherstellungsspannung (REC) innerhalb der Verzögerungszeit (Dde) anlegt, wenn eine Zeit, zu der die Wiederherstellungsspannung (REC) angelegt wird, innerhalb eines Bereichs der Verzögerungszeit (Dde) liegt.
Anzeigeansteuerverfahren für eine Anzeigevorrichtung, die eine Anzeigetafel (100), die mehrere Gate-Leitungen (GL), mehrere Datenleitungen (DL) und mehrere Unterpixel (SP), wovon jedes einen Ansteuertransistor (DRT) aufweist, umfasst, eine Gate-Ansteuerschaltung (120), die dazu ausgelegt ist, ein Abtastsignal (SCAN) an die mehreren Gate-Leitungen (GL) anzulegen, und eine Datenansteuerschaltung (130), die dazu ausgelegt ist, Bilddaten (DATA) in eine Datenspannung (Vdata) umzusetzen und die Datenspannung (Vdata) an die mehreren Datenleitungen (DL) anzulegen, umfasst, wobei das Anzeigeansteuerverfahren Folgendes umfasst: Bestimmen einer Referenzperiode (Prec) einer Wiederherstellungsspannung (REC) zum Zurücksetzen des Ansteuertransistors (DRT); Anzeigen eines Bildes auf der Anzeigetafel (100); Kompensieren eines Kennwerts des Ansteuertransistors (DRT) innerhalb einer Austastperiode; und wiederholtes Anlegen der Wiederherstellungsspannung (REC) in einem Intervall der Referenzperiode (Prec) innerhalb der Austastperiode.
Anzeigeansteuerverfahren nach Anspruch 9, wobei die Referenzperiode (Prec) als Zeitintervall zwischen einem Zeitpunkt, zu dem der Ansteuertransistor (DRT) eingeschaltet wird, und einem Zeitpunkt, zu dem der Ansteuertransistor (DRT) in einen Sättigungszustand eintritt, bestimmt wird und/oder die Referenzperiode (Prec) so bestimmt wird, dass sie einem Pegel der Wiederherstellungsspannung (REC) entspricht, und in einem Speicher (MEM) in Form einer Nachschlagetabelle gespeichert ist.
Anzeigeansteuerverfahren nach Anspruch 9 oder 10, wobei die Austastperiode ein Zeitintervall aufweist, das je nach Ansteuerfrequenz in der Anzeigevorrichtung variiert.
Anzeigeansteuerverfahren nach Anspruch 9, 10 oder 11, das ferner umfasst: Erzeugen eines Quellabtasttakts (SCLK) zum Steuern einer Datenabtastzeitvorgabe; Modulieren eines von außen empfangenen Datenfreigabesignals (DE) unter Verwendung des Quellabtasttakts (SCLK); und Erzeugen eines Quellausgabefreigabesignals (SOE), das mit einem modulierten Datenfreigabesignal (Dem) synchronisiert ist, um eine Ausgabezeitvorgabe der Datenansteuerschaltung (130) zu steuern; wobei das Quellausgabefreigabesignal (SOE) nach einer Verzögerungszeit (Dde) ab dem Zeitpunkt, zu dem das Datenfreigabesignal (DE) angelegt wird, gesendet wird und die Austastperiode um die Verzögerungszeit (Dde) verlängert wird.
Anzeigeansteuerverfahren nach Anspruch 12, das ferner umfasst: Bestimmen, ob ein Zeitpunkt, zu dem die Wiederherstellungsspannung (REC) angelegt wird, innerhalb der Verzögerungszeit (Dde) des Datenfreigabesignals (DE) liegt; und/oder ferner umfasst: Anlegen der Wiederherstellungsspannung (REC) innerhalb der Verzögerungszeit (Dde) dann, wenn ein Zeitpunkt, zu dem die Wiederherstellungsspannung (REC) angelegt wird, in der Verzögerungszeit (Dde) enthalten ist.