KR20230170989A - 광검출 장치 및 전자 기기 - Google Patents
광검출 장치 및 전자 기기 Download PDFInfo
- Publication number
- KR20230170989A KR20230170989A KR1020237042578A KR20237042578A KR20230170989A KR 20230170989 A KR20230170989 A KR 20230170989A KR 1020237042578 A KR1020237042578 A KR 1020237042578A KR 20237042578 A KR20237042578 A KR 20237042578A KR 20230170989 A KR20230170989 A KR 20230170989A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrodes
- vertical gate
- semiconductor substrate
- depth direction
- charge
- Prior art date
Links
- 238000001514 detection method Methods 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims abstract description 66
- 238000012546 transfer Methods 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 238000006243 chemical reaction Methods 0.000 claims abstract description 27
- 238000012545 processing Methods 0.000 claims description 20
- 230000005540 biological transmission Effects 0.000 claims description 19
- 238000009825 accumulation Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 3
- 238000003384 imaging method Methods 0.000 abstract description 34
- 238000005516 engineering process Methods 0.000 description 48
- 238000012986 modification Methods 0.000 description 39
- 230000004048 modification Effects 0.000 description 39
- 238000010586 diagram Methods 0.000 description 36
- 230000005684 electric field Effects 0.000 description 26
- 238000009792 diffusion process Methods 0.000 description 11
- 239000012535 impurity Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 102100022525 Bone morphogenetic protein 6 Human genes 0.000 description 2
- 101000899390 Homo sapiens Bone morphogenetic protein 6 Proteins 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 101100175313 Mus musculus Gdf3 gene Proteins 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 235000012489 doughnuts Nutrition 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Abstract
종형 게이트 전극을 갖는 전송 게이트에 있어서 전하 전송 효율을 향상시킨다. 고체 촬상 소자는, 광전변환부와, 전하 축적부와, 전송 게이트를 구비한다. 광전변환부는, 반도체 기판의 깊이 방향으로 형성되어, 수광량에 응한 전하를 생성한다. 전하 축적부는, 광전변환부에 의해 생성된 전하를 축적한다. 전송 게이트는, 광전변환부의 전하를 전하 축적부에 전송한다. 전송 게이트는, 반도체 기판의 계면부터 소정의 깊이까지 매입되고, 반도체 기판의 깊이 방향으로 적어도 일부의 지름이 다른 복수의 종형 게이트 전극을 구비한다.
Description
본 기술은, 고체 촬상 소자 및 전자 기기에 관한 것이다. 상세하게는, 전송 게이트가 종형 게이트 전극을 갖는 고체 촬상 소자 및 그 고체 촬상 소자를 구비하는 전자 기기에 관한 것이다.
종래, CMOS형 고체 촬상 소자(CMOS 이미지 센서)에서는, 화소부의 광전변환을 행하는 포토 다이오드에 축적할 수 있는 전하량을 증가시키기 위해, 깊은 영역까지 전하를 축적하는 포텐셜을 형성하는 일이 있다. 이와 같은 경우, 통상의 전송 게이트가 아니라, 실리콘 중에 삽입된 종형 게이트 전극을 이용함에 의해, 깊은 영역까지 변조하고, 전계를 붙여서 판독을 행한다. 또한, 그 변조력을 증가시키기 위해, 복수의 종형 게이트 전극을 채용하는 구조도 제안되어 있다(예를 들면, 특허문헌 1 내지 3 참조.).
상술한 종래 기술에서는, 전송 게이트에 종형 게이트 전극을 이용함에 의해, 전계를 붙인 판독이 행하여진다. 그러나, 종형 게이트 전극 자체는 동전위(同電位)이기 때문에, 종형 게이트 전극의 길이를 늘리면 깊이 방향으로 전계를 붙이는(전계를 발생시키는)것이 곤란해진다. 이에 대해, 상술한 종래 기술에서는, 반도체 영역을 복수의 영역으로 분할하여, 기판 표면이 될수록 불순물 농도가 진해지도록 하는 것도 제안되어 있지만, 그 경우에는 공정이 증가하여 버린다는 문제가 있다.
본 기술은 이와 같은 상황을 감안하여 생겨진 것으로, 종형 게이트 전극을 갖는 전송 게이트에서 전하 전송 효율을 향상시키는 것을 목적으로 한다.
본 기술은, 상술한 문제점을 해소하기 위해 이루어진 것으로, 그 제1의 측면은, 반도체 기판의 깊이 방향으로 형성되어 수광량에 응한 전하를 생성하는 광전변환부와, 상기 광전변환부에 의해 생성된 전하를 축적하는 전하 축적부와, 상기 광전변환부의 전하를 상기 전하 축적부에 전송하는 전송 게이트를 구비하고, 상기 전송 게이트는, 상기 반도체 기판의 계면부터 소정의 깊이까지 매입되어 상기 반도체 기판의 깊이 방향으로 적어도 일부의 지름이 다른 복수의 종형 게이트 전극을 구비하는 고체 촬상 소자 및 그 고체 촬상 소자를 구비하는 전자 기기이다. 이에 의해, 종형 게이트 전극 근방에 전계를 걸어서, 포토 다이오드의 전하를 플로팅 디퓨전에 효율적으로 전송시킨다는 작용을 가져온다.
또한, 이 제1의 측면에서, 상기 복수의 종형 게이트 전극은, 상기 반도체 기판의 깊이 방향으로 지름이 가늘어지는 형상이라도 좋다. 이 경우, 상기 복수의 종형 게이트 전극은, 상기 반도체 기판의 깊이 방향으로 테이퍼율(率) 0.02 이상으로 지름이 가늘어지는 형상이라도 좋다.
또한, 이 제1의 측면에서, 상기 복수의 종형 게이트 전극은, 상기 반도체 기판의 일정한 깊이까지 지름이 동등하고, 상기 일정한 깊이부터 깊이 방향으로 지름이 가늘어지는 형상이라도 좋다. 또한, 상기 복수의 종형 게이트 전극은, 상기 반도체 기판의 일정한 깊이까지 깊이 방향으로 지름이 가늘어지고, 상기 일정한 깊이부터 지름이 동등한 형상이라도 좋다.
또한, 이 제1의 측면에서, 상기 복수의 종형 게이트 전극은, 상기 반도체 기판의 깊이 방향의 중앙부가 볼록해지고, 천부(淺部, shallow portion) 및 심부(深部, deep portion)가 가느다란 형상이라도 좋다.
또한, 이 제1의 측면에서, 상기 복수의 종형 게이트 전극은, 상기 반도체 기판의 깊이 방향으로 계단형상으로 지름이 가늘어지는 형상이라도 좋다.
또한, 이 제1의 측면에서, 상기 복수의 종형 게이트 전극은, 상기 반도체 기판의 깊이 방향의 길이가 서로 다른 형상이라도 좋다.
또한, 이 제1의 측면에서, 상기 복수의 종형 게이트 전극은, 지름의 단면(斷面)이 다각형상이라도 좋다.
또한, 이 제1의 측면에서, 상기 전송 게이트의 게이트 전극은, 상기 복수의 종형 게이트 전극마다 전기적으로 분리하여 있어도 좋다.
또한, 이 제1의 측면에서, 상기 복수의 종형 게이트 전극은, 일부가 접속되어 단면이 ㄷ자형의 형상이고, 상기 반도체 기판의 깊이 방향으로 단면적이 작아지는 형상이라도 좋다.
또한, 이 제1의 측면에서, 상기 복수의 종형 게이트 전극은, 도넛 원주 형상을 형성하고, 상기 반도체 기판의 깊이 방향으로 단면적이 작아지는 형상이라도 좋다.
본 기술에 의하면, 종형 게이트 전극을 갖는 전송 게이트에 있어서 전하 전송 효율을 향상시킬 수 있다는 우수한 효과를 이룰 수 있다. 또한, 여기에 기재된 효과는 반드시 한정되는 것이 아니고, 본 개시 중에 기재된 어는 하나의 효과라도 좋다.
도 1은 본 기술의 실시의 형태에서의 촬상 소자를 갖는 반도체 장치의 한 예인 전자 기기의 구성례를 도시하는 도면.
도 2는 본 기술의 실시의 형태에서의 촬상 소자(10)의 단면의 한 예를 도시하는 도면.
도 3은 본 기술의 실시의 형태에서의 촬상 소자(10)의 다른 각도에서 본 단면의 한 예를 도시하는 도면.
도 4는 본 기술의 실시의 형태에서의 전송 게이트(100)의 외관의 한 예를 도시하는 도면.
도 5는 본 기술의 실시의 형태에서의 전송 게이트(100)의 단면도의 한 예를 도시하는 도면.
도 6은 본 기술의 실시의 형태에서의 전송 게이트(100)와 종래의 전송 게이트의 형상을 비교하기 위한 도면.
도 7은 본 기술의 실시의 형태에서의 전송 게이트(100)와 종래의 전송 게이트의 포텐셜 분포를 비교하기 위한 도면.
도 8은 본 기술의 실시의 형태에서의 전송 게이트(100)의 치수의 한 예를 도시하는 도면.
도 9는 본 기술의 실시의 형태에서의 종형 게이트 전극의 제1의 변형례의 구조례를 도시하는 도면.
도 10은 본 기술의 실시의 형태에서의 종형 게이트 전극의 제2의 변형례의 구조례를 도시하는 도면.
도 11은 본 기술의 실시의 형태에서의 종형 게이트 전극의 제3의 변형례의 구조례를 도시하는 도면.
도 12는 본 기술의 실시의 형태에서의 종형 게이트 전극의 제4의 변형례의 구조례를 도시하는 도면.
도 13은 본 기술의 실시의 형태에서의 종형 게이트 전극의 제5의 변형례의 구조례를 도시하는 도면.
도 14는 본 기술의 실시의 형태에서의 종형 게이트 전극의 제6의 변형례의 구조례를 도시하는 도면.
도 15는 본 기술의 실시의 형태에서의 종형 게이트 전극의 제7의 변형례의 구조례를 도시하는 도면.
도 16은 본 기술의 실시의 형태에서의 종형 게이트 전극의 제8의 변형례의 구조례를 도시하는 도면.
도 17은 본 기술의 실시의 형태에서의 종형 게이트 전극의 제9의 변형례의 구조례를 도시하는 도면.
도 18은 본 기술의 실시의 형태에서의 종형 게이트 전극의 제10의 변형례의 구조례를 도시하는 도면.
도 2는 본 기술의 실시의 형태에서의 촬상 소자(10)의 단면의 한 예를 도시하는 도면.
도 3은 본 기술의 실시의 형태에서의 촬상 소자(10)의 다른 각도에서 본 단면의 한 예를 도시하는 도면.
도 4는 본 기술의 실시의 형태에서의 전송 게이트(100)의 외관의 한 예를 도시하는 도면.
도 5는 본 기술의 실시의 형태에서의 전송 게이트(100)의 단면도의 한 예를 도시하는 도면.
도 6은 본 기술의 실시의 형태에서의 전송 게이트(100)와 종래의 전송 게이트의 형상을 비교하기 위한 도면.
도 7은 본 기술의 실시의 형태에서의 전송 게이트(100)와 종래의 전송 게이트의 포텐셜 분포를 비교하기 위한 도면.
도 8은 본 기술의 실시의 형태에서의 전송 게이트(100)의 치수의 한 예를 도시하는 도면.
도 9는 본 기술의 실시의 형태에서의 종형 게이트 전극의 제1의 변형례의 구조례를 도시하는 도면.
도 10은 본 기술의 실시의 형태에서의 종형 게이트 전극의 제2의 변형례의 구조례를 도시하는 도면.
도 11은 본 기술의 실시의 형태에서의 종형 게이트 전극의 제3의 변형례의 구조례를 도시하는 도면.
도 12는 본 기술의 실시의 형태에서의 종형 게이트 전극의 제4의 변형례의 구조례를 도시하는 도면.
도 13은 본 기술의 실시의 형태에서의 종형 게이트 전극의 제5의 변형례의 구조례를 도시하는 도면.
도 14는 본 기술의 실시의 형태에서의 종형 게이트 전극의 제6의 변형례의 구조례를 도시하는 도면.
도 15는 본 기술의 실시의 형태에서의 종형 게이트 전극의 제7의 변형례의 구조례를 도시하는 도면.
도 16은 본 기술의 실시의 형태에서의 종형 게이트 전극의 제8의 변형례의 구조례를 도시하는 도면.
도 17은 본 기술의 실시의 형태에서의 종형 게이트 전극의 제9의 변형례의 구조례를 도시하는 도면.
도 18은 본 기술의 실시의 형태에서의 종형 게이트 전극의 제10의 변형례의 구조례를 도시하는 도면.
이하, 본 기술을 실시하기 위한 형태(이하, 실시의 형태라고 칭한다)에 관해 설명한다. 설명은 이하의 순서에 의해 행한다.
1. 실시의 형태
2. 변형례
<1. 실시의 형태>
[전자 기기의 구성]
도 1은, 본 기술의 실시의 형태에서의 촬상 소자를 갖는 반도체 장치의 한 예인 전자 기기의 구성례를 도시하는 도면이다. 이 전자 기기는, 촬상 소자(10) 및 주변 회로부로 이루어진다. 주변 회로부는, 수직 구동 회로(20)와, 수평 구동 회로(30)와, 제어 회로(40)와, 칼럼 신호 처리 회로(50)와, 출력 회로(60)를 구비한다.
촬상 소자(10)는, 광전변환부를 포함하는 복수의 화소(11)를, 2차원 어레이형상으로 배열한 화소 어레이이다. 이 화소(11)는, 광전변환부가 되는 예를 들면 포토 다이오드와, 복수의 화소 트랜지스터를 포함한다. 여기서, 복수의 화소 트랜지스터는, 예를 들면, 전송 트랜지스터, 리셋 트랜지스터 및 증폭 트랜지스터의 3개의 트랜지스터에 의해 구성할 수 있다.
수직 구동 회로(20)는, 행 단위로 화소(11)를 구동하는 것이다. 이 수직 구동 회로(20)는, 예를 들면 시프트 레지스터에 의해 구성된다. 이 수직 구동 회로(20)는, 화소 구동 배선을 선택하여, 그 선택된 화소 구동 배선에 화소(11)를 구동하기 위한 펄스를 공급한다. 이에 의해, 수직 구동 회로(20)는, 촬상 소자(10)의 각 화소(11)를 행 단위로 순차적으로 수직 방향으로 선택 주사하고, 각 화소(11)의 광전변환부에서 수광량에 응하여 생성된 신호 전하에 의거한 화소 신호를, 칼럼 신호 처리 회로(50)에 공급한다.
수평 구동 회로(30)는, 열 단위로 칼럼 신호 처리 회로(50)를 구동하는 것이다. 이 수평 구동 회로(30)는, 예를 들면 시프트 레지스터에 의해 구성된다. 이 수평 구동 회로(30)는, 수평 주사 펄스를 순차적으로 출력함에 의해, 칼럼 신호 처리 회로(50)의 각각을 순번대로 선택하고, 칼럼 신호 처리 회로(50)의 각각으로부터 화소 신호를 수평 신호선(59)에 출력시킨다.
제어 회로(40)는, 고체 촬상 장치의 전체를 제어하는 것이다. 이 제어 회로(40)는, 입력 클록과, 동작 모드 등을 지령하는 데이터를 수취하고, 고체 촬상 장치의 내부 정보 등의 데이터를 출력한다. 즉, 이 제어 회로(40)는, 수직 동기 신호, 수평 동기 신호 및 마스터 클록에 의거하고, 수직 구동 회로(20), 칼럼 신호 처리 회로(50) 및 수평 구동 회로(30) 등의 동작의 기준이 되는 클록 신호나 제어 신호를 생성한다. 그리고, 이들의 신호를 수직 구동 회로(20), 칼럼 신호 처리 회로(50) 및 수평 구동 회로(30) 등에 입력한다.
칼럼 신호 처리 회로(50)는, 화소(11)의 예를 들면 열마다 배치되고, 1행분의 화소(11)로부터 출력되는 신호에 대해, 화소열마다 노이즈 제거 등의 신호 처리를 행하는 것이다. 즉, 이 칼럼 신호 처리 회로(50)는, 화소(11) 고유의 고정 패턴 노이즈를 제거하기 위한 CDS나, 신호 증폭, AD 변환 등의 신호 처리를 행한다. 칼럼 신호 처리 회로(50)의 출력단에는, 도시하지 않은 수평 선택 스위치가 수평 신호선(59)과의 사이에 접속된다.
출력 회로(60)는, 칼럼 신호 처리 회로(50)의 각각으로부터 수평 신호선(59)을 통하여 순차적으로 공급되는 신호에 대해, 신호 처리를 행하여 출력하는 것이다. 그때, 이 출력 회로(60)는, 칼럼 신호 처리 회로(50)로부터의 신호를 버퍼링한다. 또한, 이 출력 회로(60)는, 칼럼 신호 처리 회로(50)로부터의 신호에 대해, 흑레벨 조정, 열 편차 보정, 각종 디지털 신호 처리 등을 행하도록 하여도 좋다.
[촬상 소자의 구조]
도 2는, 본 기술의 실시의 형태에서의 촬상 소자(10)의 단면의 한 예를 도시하는 도면이다. 동 도면에서는, 반도체 기판(12)의 깊이 방향을 하방(Z좌표)으로 나타내고 있다. 반도체 기판(12)은 p형의 실리콘 기판에 의해 구성되는 것을 상정하고 있다.
포토 다이오드(PD)(200)는, 반도체 기판(12)의 내부에서, 반도체 기판(12)의 이면측부터 표면측으로 차례로 형성된 n형의 불순물 영역(n영역)(204), n형의 고농도 불순물 영역(n+영역)(203), p형의 고농도 불순물 영역(p+영역)(202)으로 이루어진다. 이 포토 다이오드(200)는, 주로, p+영역(202)과 n+영역(203)의 접합면인 pn 접합에 의해 구성된다. 포토 다이오드(200)를 구성하는 n+영역(203)과 게이트 절연막(102) 사이에, p+영역(202)보다도 불순물 농도가 낮은 p형 저불순물 농도 영역(p-영역)(205)이 형성된다. 이 포토 다이오드(200)는, 반도체 기판(12)의 깊이 방향으로 형성되어 있고, 수광량에 응한 전하를 생성하는 광전변환부이다.
플로팅 디퓨전(FD)(300)은, n형의 고농도 불순물 영역(n+영역)에 의해, 포토 다이오드(200)의 외측에 놓여서, 반도체 기판(12)의 표면측의 영역에 형성된다. 이 플로팅 디퓨전(300)은, 포토 다이오드(200)에 의해 생성된 전하를 축적하는 전하 축적부이다.
전송 게이트(TG)(100)는, 포토 다이오드(200)와 플로팅 디퓨전(300) 사이에 배치되고, 포토 다이오드(200)의 전하를 플로팅 디퓨전(300)에 전송하는 전송 트랜지스터(101)의 게이트이다. 이 전송 게이트(100)는, 반도체 기판(12) 내에, 게이트 절연막(102)을 통하여 형성된다.
도 3은, 본 기술의 실시의 형태에서의 촬상 소자(10)의 다른 각도에서 본 단면의 한 예를 도시하는 도면이다. 동 도면에서의 a는, 반도체 기판(12)의 이면측에서 본 경우의 단면도이다. 동 도면에서의 b는, 종형 게이트(100)로부터 플로팅 디퓨전(300)을 본 경우의 단면도이다.
도 2 및 도 3에서, 전송 게이트(100)에 전압을 인가함에 의해, 포토 다이오드(200)의 전하는, 플로팅 디퓨전(300)에 대해, 종형 게이트(100)를 통하여 1점쇄선의 화살표의 방향으로 전송된다.
도 4는, 본 기술의 실시의 형태에서의 전송 게이트(100)의 외관의 한 예를 도시하는 도면이다. 전송 게이트(100)는, 평면형상의 전극인 전송 게이트 전극(110)과, 깊이 방향으로 형성된 2개의 종형 게이트 전극(120)을 구비한다. 포토 다이오드(200)의 전하(90)는, 2개의 종형 게이트 전극(120)의 사이를 통과하여 플로팅 디퓨전(300)에 전송된다.
실시의 형태에서의 종형 게이트 전극(120)은, 반도체 기판(12)의 깊이 방향으로 지름을 가늘어지도록 변화시키고 있다. 이 지름의 형상에 의해, 2개의 종형 게이트 전극(120)의 사이의 포텐셜은, 깊은 곳에서는 변조(變調)가 작아지고, 얕은 곳에서는 변조가 커진다. 그리고, 이 포텐셜의 분포에 의해, 종형 게이트 전극(120)의 깊이 방향으로 전계를 발생시켜서, 양호한 전하 전송을 가능하게 한다. 즉, 2개의 종형 게이트 전극(120) 사이의 변조력이 겹쳐져서 영향을 미치고 있는 범위에서, 전하를 효율 좋게 전송할 수 있다.
도 5는, 본 기술의 실시의 형태에서의 전송 게이트(100)의 단면도의 한 예를 도시하는 도면이다. 종형 게이트 전극(120) 사이의 거리가 짧으면, 변조력이 올라가고, 포텐셜이 깊어진다. 한편, 종형 게이트 전극(120)의 사이의 거리가 길면, 변조력이 내려가고, 포텐셜이 얕아진다. 이 구조에서는, 2개의 종형 게이트 전극(120) 사이의 거리 및 형상에 의해 그 변조의 정도를 제어할 수 있다. 즉, 종형 게이트 전극(120) 근방의 포텐셜 설계에 있어서, 전계 분포의 붙이는 방식을 조정하기 위한 파라미터로서 종형 게이트 전극(120) 사이의 거리 및 형상을 이용할 수 있다.
도 6은, 본 기술의 실시의 형태에서의 전송 게이트(100)와 종래의 전송 게이트의 형상을 비교하기 위한 도면이다. 각 도면에서 하방으로의 화살표는, 반도체 기판에서의 깊이 방향을 나타내고 있다.
포토 다이오드의 깊은 영역부터 전하를 얕은 영역까지 빨아올리기 위해, 종래로부터 종형 게이트 전극이 이용되고 있다. 종래의 종형 게이트 전극은, 동 도면에서의 b에 도시하는 바와 같이, 수직 형상으로 되어 있다.
종형 게이트 전극은, 그 길이가 길어지면, 종형 게이트 전극에 따른 수직 방향 가까이의 전계가 붙기 어려워지기 때문에, 전송이 어려워진다. 또한, 종형 게이트 전극을 2개 이용한 구조에서는, 1개의 구조보다도 변조 범위가 넓게 되기 때문에, 보다 깊게 넓은 범위의 포토 다이오드로부터 전하를 빨아낼 수 있게 되지만, 깊이 방향의 전계의 붙기 어려움이라는 점에서는 변하지 않는다.
그래서, 본 기술의 실시의 형태에서는, 동 도면에서의 a와 같이, 테이퍼를 붙인 종형 게이트 전극을 2개 이용함에 의해, 종방향의 전계를 강하게 하여, 전송 효율을 향상시켜, 전송 설계의 용이화를 도모한다.
도 7은, 본 기술의 실시의 형태에서의 전송 게이트(100)와 종래의 전송 게이트의 포텐셜 분포를 비교하기 위한 도면이다. 동 도면에서, 우(右)방향이 반도체 기판에서의 깊이 방향을 나타내고, 하방향이 포텐셜을 나타내고 있다.
종래의 수직 형상의 종형 게이트 전극의 포텐셜을 점선으로, 본 실시의 형태에서의 테이퍼 형상의 종형 게이트 전극(120)의 포텐셜을 실선으로 도시하고 있다. 또한, 여기서는, 2개의 종형 게이트 전극의 중간점에서 깊이 방향 1차원의 포텐셜을 플롯 하고 있다.
여기에 도시하는 바와 같이, 종래의 수직 형상에서는, 종형 게이트 전극 근방의 포텐셜은 전원 전압에 달라붙고, 전계(電界)는 거의 붙지 않는다. 한편, 본 실시의 형태와 같이 테이퍼 형상으로 한 구조에서는, 종형 게이트 전극(120)의 하부의 변조가 감소하는 대신에, 종형 게이트 전극(120) 근방의 전계가 붙는 것을 알 수 있다.
도 8은, 본 기술의 실시의 형태에서의 전송 게이트(100)의 치수의 한 예를 도시하는 도면이다. 2개의 종형 게이트 전극(120)을, 거리(VGD)로 배치하고, 그들을 패드형의 전송 게이트 전극(110)에 의해 도통하고 있는 구조를 생각한다. 단, 각각의 종형 게이트 전극(120)의 길이는 VGL로 하고, 그 형상은 깊이 방향에 따라 끝이 가늘게 한다. 이 종형 게이트 전극(120)의 두께는, 가장 굵은 부분에서 VGR1이고, 가장 가느다란 부분에서 VGR2인 것으로 한다.
종형 게이트 전극 사이의 거리(VGD)가 짧을수록, 수직 형상과 테이퍼 형상으로의 종형 게이트 전극 근방의 전계비(電界比)는 커진다. 또한, 종형 게이트 전극(120)에서의 테이퍼의 각도가 클수록, 수직 형상과 테이퍼 형상으로의 종형 게이트 전극 근방의 전계비는 커진다.
종형 게이트 전극 사이의 거리(VGD)가 400nm 이하, 종형 게이트 전극의 지름(VGR1)이 100nm 이상의 구조에 대해, 깊이 방향의 테이퍼율이 0.02 이상 붙어 있는 것에 있어서, 깊이 방향의 전계를 증강하는 효과가 인정된다. 여기서, 「테이퍼율이 0.02」란, 100nm 깊이 방향으로 나아가면, 종형 게이트 전극의 지름이 2nm 가늘어지는 것을 의미한다. 또한, 전송 게이트(100)에의 인가 전압이 작은 쪽이, 이 전계 증강도는 커진다.
이와 같은 형상을 형성하기 위해서는, 드라이 에칭시에, 가스종(種)이나 분압을 조정함에 의해, 테이퍼가 생기는 조건을 이용하게 된다.
이와 같이, 본 기술의 실시의 형태에 의하면, 종형 게이트 전극의 근방에 전계를 걸어서, 포토 다이오드의 전하를 플로팅 디퓨전에 효율적으로 전송할 수 있다.
<2. 변형례>
[제1의 변형례(일정한 깊이부터 지름이 가늘어지는 형상)]
도 9는, 본 기술의 실시의 형태에서의 종형 게이트 전극의 제1의 변형례의 구조례를 도시하는 도면이다. 이 제1의 변형례에서는, 종형 게이트 전극(121)은, 반도체 기판의 일정한 깊이까지 지름이 동등하고, 그 일정한 깊이부터는 깊이 방향으로 지름이 가늘어지는 형상으로 되어 있다. 즉, 상부는 통상의 기둥형상(柱狀)이고, 하부에 테이퍼 형상을 붙인 구조이다. 테이퍼 부분은 구조에 의한 종방향 전계를 발생시키고, 기둥부(柱部)는 다단(多段) 임플란테이션(multistage implantation)에 의한 전계를 발생시킨다. 이에 의해, 심부로부터 전하를 취출하는 것이 가능해진다.
[제2의 변형례(일정한 깊이까지 지름이 가늘어지는 형상)]
도 10은, 본 기술의 실시의 형태에서의 종형 게이트 전극의 제2의 변형례의 구조례를 도시하는 도면이다. 이 제2의 변형례에서는, 종형 게이트 전극(122)은, 반도체 기판의 일정한 깊이까지 깊이 방향으로 지름이 가늘어지고, 그 일정한 깊이부터는 지름이 동등한 형상이다. 즉, 천부는 테이퍼가 붙어 있고, 심부는 수직 형상으로 되어 있는 구조이다. 종형 게이트 전극의 앞쪽(先)을 가늘게 한 때에는, 변조 범위가 작아져서 포토 다이오드로부터 전하를 판독할 수 없게 되는 경우도 생길 수 있다. 이에 대해, 이 변형례에서는, 종형 게이트 전극의 앞쪽을 수직 형상으로 함에 의해, 변조력은 유지한 채로, 천부에서는 깊이 방향의 전계를 발생시킬 수 있다.
[제3의 변형례(중앙부가 볼록해져 있는 형상)]
도 11은, 본 기술의 실시의 형태에서의 종형 게이트 전극의 제3의 변형례의 구조례를 도시하는 도면이다. 이 제3의 변형례에서는, 종형 게이트 전극(123)은, 그 중앙부가 볼록해진 형상으로 되어 있다. 즉, 중앙이 볼록해지고, 천부와 심부는 가늘어져 있는 구조이다. 이 구조에서, 변조가 강해지는 것은, 종형 게이트 전극의 중앙의 볼록해져 있는 영역이다. 따라서 전하의 전송 경로는 종형 게이트 전극의 표면 부근까지 도달하지 않고, 중앙에서 멈춤에 의해, 계면 부근의 결함의 영향을 받지 않고 전송하는 것이 가능해진다.
[제4의 변형례(계단형상으로 지름이 가늘어지는 형상)]
도 12는, 본 기술의 실시의 형태에서의 종형 게이트 전극의 제4의 변형례의 구조례를 도시하는 도면이다. 이 제4의 변형례에서는, 종형 게이트 전극(124)은, 계단형상으로 지름이 가늘어지는 형상으로 되어 있다. 즉, 단계적으로 지름을 바꾼 종형 게이트 전극의 구조이다. 몇 회로 나누어 지름이 다른 구멍을 파고 감에 의해, 이 구조를 실현할 수 있다.
[제5의 변형례(길이가 다른 구조)]
도 13은, 본 기술의 실시의 형태에서의 종형 게이트 전극의 제5의 변형례의 구조례를 도시하는 도면이다. 이 제5의 변형례에서는, 2개의 종형 게이트 전극(125 및 126)은, 반도체 기판의 깊이 방향의 길이가 서로 다르다. 한쪽의 길이를 바꿈에 의해 전하의 전송 경로를 조정한 다음, 종방향의 전계를 부여할 수도 있는 구조이다.
[제6의 변형례(지름의 단면이 다각형상)]
도 14는, 본 기술의 실시의 형태에서의 종형 게이트 전극의 제6의 변형례의 구조례를 도시하는 도면이다. 상술한 실시의 형태에서는 지름의 단면이 원형상이였지만, 이 제6의 변형례에서는, 종형 게이트 전극(127)은 지름의 단면이 4각형상이다. 즉, 깊이 방향으로 지름이 다른 기둥형상의 형상으로 되어 있다. 여기서는, 지름의 단면이 4각형상의 예를 나타냈지만, 지름의 단면은 다각형상이라도 좋다.
[제7의 변형례(전송 게이트 전극이 종형 게이트 전극마다 독립)]
도 15는, 본 기술의 실시의 형태에서의 종형 게이트 전극의 제7의 변형례의 구조례를 도시하는 도면이다. 이 제7의 변형례에서는, 종형 게이트 전극(120)마다 전송 게이트 전극(111)이 제각기 마련되어 있다. 즉, 전송 게이트 전극(111)이 복수의 종형 게이트 전극(120)마다 독립한 구조로 되어 있다. 이 구조에서는, 전송 게이트 전극(111)이 복수의 종형 게이트 전극(120)마다 전기적으로 분리하여 있기 때문에, 각각의 종형 게이트 전극(120)에 다른 전압을 인가할 수 있다. 이에 의해, 전압 인가의 타이밍에 의해 전송 경로를 변경 또는 조정하는 것이 가능해진다. 예를 들면, 오른쪽의 전송 게이트를 온으로 함과 함께 왼쪽의 전송 게이트를 오프로 하는 제1의 상태와, 왼쪽의 전송 게이트를 온으로 함과 함께 오른쪽 전송 게이트를 오프로 하는 제2의 상태를 반복함에 의해, 역이송(逆移送)에 의해 전하를 전송할 수 있다. 다만, 이 구조에서도, 양자에 같은 전압을 인가하도록 하여도 좋다.
[제8의 변형례(3개의 종형 게이트 전극)]
도 16은, 본 기술의 실시의 형태에서의 종형 게이트 전극의 제8의 변형례의 구조례를 도시하는 도면이다. 상술한 실시의 형태에서는 2개의 종형 게이트 전극(120)을 구비하는 예에 관해 설명하였지만, 이 제8의 변형례에서는, 종형 게이트 전극(120)을 3개 구비하고 있다. 즉, 종형 게이트 전극(120)의 수에 제약은 없고, 필요에 응하여 3개 이상의 종형 게이트 전극(120)을 마련하도록 하여도 좋다. 이에 의해, 중앙의 포텐셜을 더욱 깊이 하여, 깊이 방향으로 더욱 전계를 발생시키는 것이 가능해진다.
[제9의 변형례(단면(斷面)이 ㄷ자형)]
도 17은, 본 기술의 실시의 형태에서의 종형 게이트 전극의 제9의 변형례의 구조례를 도시하는 도면이다. 상술한 실시의 형태에서는 복수의 종형 게이트 전극(120)이 제각기 배치된 예에 관해 설명하였지만, 이 제9의 변형례에서는, 종형 게이트 전극(128)의 일부가 접속되어, 단면이 ㄷ자형의 형상이고, 반도체 기판의 깊이 방향으로 단면적이 작아지는 형상이다. 즉, 하부로부터 상부에 걸쳐서, ㄷ자의 두께가 굵어지고, 사이의 실리콘의 부분이 좁아져 가는 전극 구조이다. 이 경우에도, 상술한 실시의 형태와 같은 원리로 깊이 방향으로 전계가 생기기 때문에, 전하의 전송이 가능해진다.
[제10의 변형례(도넛 원주(圓柱) 형상)]
도 18은, 본 기술의 실시의 형태에서의 종형 게이트 전극의 제10의 변형례의 구조례를 도시하는 도면이다. 이 제10의 변형례에서는, 종형 게이트 전극(129)은, 도넛 원주 형상을 형성하고, 반도체 기판의 깊이 방향으로 단면적이 작아지는 형상이다. 하부에서는 전극 사이 거리가 길기 때문에 변조가 약해지고, 상부에서는 전극 사이 거리가 짧기 때문에 변조가 강해진다. 이에 의해, 종방향으로 전계를 발생시킬 수 있다. 이 구조를 형성하기 위해서는, 하부로부터 상부에 걸쳐서 지름을 바꾸도록 에칭을 행하게 된다.
이와 같이, 본 기술의 실시의 형태 및 변형례에 의하면, 깊이 방향으로 테이퍼가 붙은 종형 게이트 전극 구조를 이용함에 의해, 깊이 방향으로 전송 전계를 발생시킬 수 있고, 심부로부터의 전하의 판독이 가능해진다. 이에 의해, 종형 게이트 전극을 길게 한 구조에서도, 전하의 판독이 용이해지고, 포토 다이오드의 심부에서 포화 전하량을 붙일 수 있다. 또한, 테이퍼 형상에 관한 파라미터를 조정함에 의해, 종형 게이트 전극 근방의 변조량이나 전계를 제어할 수 있게 된다. 그 때문에, 임플란테이션에 의한 포텐셜 설계에 손을 가하는 일 없이, 종형 게이트 전극의 형상에 의해 전송시의 포텐셜을 조정하는 것이 가능해진다.
또한, 상술한 실시의 형태는 본 기술을 구현화하기 위한 한 예를 나타낸 것이고, 실시의 형태에서의 사항과, 특허청구의 범위에서의 발명 특정 사항은 각각 대응 관계를 갖는다. 마찬가지로, 특허청구의 범위에서의 발명 특정 사항과, 이것과 동일 명칭을 붙인 본 기술의 실시의 형태에서의 사항은 각각 대응 관계를 갖는다. 단, 본 기술은 실시의 형태로 한정되는 것이 아니고, 그 요지를 일탈하지 않는 범위에서 실시의 형태에 여러 가지의 변형을 시행함에 의해 구현화할 수 있다.
또한, 본 명세서에 기재된 효과는 어디까지나 예시이고, 한정되는 것이 아니고, 또한, 다른 효과가 있어도 좋다.
또한, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1) 반도체 기판의 깊이 방향으로 형성되어 수광량에 응한 전하를 생성하는 광전변환부와,
상기 광전변환부에 의해 생성된 전하를 축적하는 전하 축적부와,
상기 광전변환부의 전하를 상기 전하 축적부에 전송하는 전송 게이트를 구비하고,
상기 전송 게이트는, 상기 반도체 기판의 계면부터 소정의 깊이까지 매입되어 상기 반도체 기판의 깊이 방향으로 적어도 일부의 지름이 다른 복수의 종형 게이트 전극을 구비하는 고체 촬상 소자.
(2) 상기 복수의 종형 게이트 전극은, 상기 반도체 기판의 깊이 방향으로 지름이 가늘어지는 형상인 상기 (1)에 기재된 고체 촬상 소자.
(3) 상기 복수의 종형 게이트 전극은, 상기 반도체 기판의 깊이 방향으로 테이퍼율 0.02 이상으로 지름이 가늘어지는 형상인 상기 (1) 또는 (2)에 기재된 고체 촬상 소자.
(4) 상기 복수의 종형 게이트 전극은, 상기 반도체 기판의 일정한 깊이까지 지름이 동등하고, 상기 일정한 깊이부터 깊이 방향으로 지름이 가늘어지는 형상인 상기 (1)에 기재된 고체 촬상 소자.
(5) 상기 복수의 종형 게이트 전극은, 상기 반도체 기판의 일정한 깊이까지 깊이 방향으로 지름이 가늘어지고, 상기 일정한 깊이부터 지름이 동등한 형상인 상기 (1)에 기재된 고체 촬상 소자.
(6) 상기 복수의 종형 게이트 전극은, 상기 반도체 기판의 깊이 방향의 중앙부가 볼록해지고, 천부 및 심부가 가느다란 형상인 상기 (1)에 기재된 고체 촬상 소자.
(7) 상기 복수의 종형 게이트 전극은, 상기 반도체 기판의 깊이 방향으로 계단형상으로 지름이 가늘어지는 형상인 상기 (1)에 기재된 고체 촬상 소자.
(8) 상기 복수의 종형 게이트 전극은, 상기 반도체 기판의 깊이 방향의 길이가 서로 다른 상기 (1)부터 (7)의 어느 하나에 기재된 고체 촬상 소자.
(9) 상기 복수의 종형 게이트 전극은, 지름의 단면이 다각형상인 상기 (1)부터 (8)의 어느 하나에 기재된 고체 촬상 소자.
(10) 상기 전송 게이트의 게이트 전극은, 상기 복수의 종형 게이트 전극마다 전기적으로 분리하여 있는 상기 (1)부터 (9)의 어느 하나에 기재된 고체 촬상 소자.
(11) 상기 복수의 종형 게이트 전극은, 일부가 접속되어 단면이 ㄷ자형의 형상이고, 상기 반도체 기판의 깊이 방향으로 단면적이 작아지는 형상인 상기 (1)에 기재된 고체 촬상 소자.
(12) 상기 복수의 종형 게이트 전극은, 도넛 원주 형상을 형성하고, 상기 반도체 기판의 깊이 방향으로 단면적이 작아지는 형상인 상기 (1)에 기재된 고체 촬상 소자.
(13) 반도체 기판의 깊이 방향으로 형성되어 수광량에 응한 전하를 생성하는 광전변환부와, 상기 광전변환부에 의해 생성된 전하를 축적하는 전하 축적부와, 상기 반도체 기판의 계면부터 소정의 깊이까지 매입되어 상기 반도체 기판의 깊이 방향으로 적어도 일부의 지름이 다른 복수의 종형 게이트 전극을 갖고서 상기 광전변환부의 전하를 상기 전하 축적부에 전송하는 전송 게이트를 구비하는 고체 촬상 소자와,
상기 고체 촬상 소자의 출력 신호를 처리하는 신호 처리 회로를 구비하는 전자 기기.
10 : 촬상 소자
11 : 화소
12 : 반도체 기판
20 : 수직 구동 회로
30 : 수평 구동 회로
40 : 제어 회로
50 : 칼럼 신호 처리 회로
60 : 출력 회로
100 : 전송 게이트(TG : Transfer Gate, Transmission Gate)
101 : 전송 트랜지스터
102 : 게이트 절연막
110, 111 : 전송 게이트 전극
120∼129 : 종형 게이트 전극
200 : 포토 다이오드(PD : Photodiode)
300 : 플로팅 디퓨전(FD : Floating Diffusion)
11 : 화소
12 : 반도체 기판
20 : 수직 구동 회로
30 : 수평 구동 회로
40 : 제어 회로
50 : 칼럼 신호 처리 회로
60 : 출력 회로
100 : 전송 게이트(TG : Transfer Gate, Transmission Gate)
101 : 전송 트랜지스터
102 : 게이트 절연막
110, 111 : 전송 게이트 전극
120∼129 : 종형 게이트 전극
200 : 포토 다이오드(PD : Photodiode)
300 : 플로팅 디퓨전(FD : Floating Diffusion)
Claims (12)
- 반도체 기판 내에 형성되어 수광량에 응한 전하를 생성하는 광전변환부와,
상기 광전변환부에 의해 생성된 전하를 축적하는 전하 축적부와,
상기 광전변환부의 전하를 상기 전하 축적부에 전송하는 전송 게이트를 구비하고,
상기 전송 게이트는 상기 반도체 기판의 계면으로부터 소정의 깊이까지 매입되어 상기 반도체 기판의 깊이 방향으로 적어도 일부의 지름이 다른 복수의 종형 게이트 전극을 구비하고,
상기 광전변환부의 전하는 상기 복수의 종형 게이트 전극의 사이를 통하여 상기 전하 축적부에 전송되도록 구성되고,
상기 전송 게이트는 복수의 전송 게이트 전극을 구비하고,
상기 복수의 전송 게이트 전극의 각각은 상기 복수의 종형 게이트 전극의 각각과 물리적으로 접속되어 있고,
상기 복수의 종형 게이트 전극은 동일한 전압을 인가하도록 구성되어 있는 것을 특징으로 하는 광검출 장치. - 제1항에 있어서,
상기 복수의 종형 게이트 전극은 상기 반도체 기판의 깊이 방향으로 지름이 가늘어지는 형상인 것을 특징으로 하는 광검출 장치. - 제2항에 있어서,
상기 복수의 종형 게이트 전극은 상기 반도체 기판의 깊이 방향으로 테이퍼율 0.02 이상으로 지름이 가늘어지는 형상인 것을 특징으로 하는 광검출 장치. - 제1항에 있어서,
상기 복수의 종형 게이트 전극은 상기 반도체 기판의 일정한 깊이까지 지름이 동등하고, 상기 일정한 깊이부터 깊이 방향으로 지름이 가늘어지는 형상인 것을 특징으로 하는 광검출 장치. - 제1항에 있어서,
상기 복수의 종형 게이트 전극은 상기 반도체 기판의 일정한 깊이까지 깊이 방향으로 지름이 가늘어지고, 상기 일정한 깊이부터 지름이 동등한 형상인 것을 특징으로 하는 광검출 장치. - 제1항에 있어서,
상기 복수의 종형 게이트 전극은 상기 반도체 기판의 깊이 방향의 중앙부가 볼록해지고, 천부 및 심부가 가느다란 형상인 것을 특징으로 하는 광검출 장치. - 제1항에 있어서,
상기 복수의 종형 게이트 전극은 상기 반도체 기판의 깊이 방향으로 계단형상으로 지름이 가늘어지는 형상인 것을 특징으로 하는 광검출 장치. - 제1항에 있어서,
상기 복수의 종형 게이트 전극은 상기 반도체 기판의 깊이 방향의 길이가 서로 다른 것을 특징으로 하는 광검출 장치. - 제1항에 있어서,
상기 복수의 종형 게이트 전극은 지름의 단면이 다각형상인 것을 특징으로 하는 광검출 장치. - 제1항에 있어서,
상기 복수의 종형 게이트 전극은 일부가 접속되어 단면이 ㄷ자형의 형상이고, 상기 반도체 기판의 깊이 방향으로 단면적이 작아지는 형상인 것을 특징으로 하는 광검출 장치. - 제1항에 있어서,
상기 복수의 종형 게이트 전극은 도넛 원주 형상을 형성하고, 상기 반도체 기판의 깊이 방향으로 단면적이 작아지는 형상인 것을 특징으로 하는 광검출 장치. - 반도체 기판 내에 형성되어 수광량에 응한 전하를 생성하는 광전변환부와, 상기 광전변환부에 의해 생성된 전하를 축적하는 전하 축적부와, 상기 광전변환부의 전하를 상기 전하 축적부에 전송하는 전송 게이트를 구비하고, 상기 전송 게이트는 상기 반도체 기판의 계면으로부터 소정의 깊이까지 매입되어 상기 반도체 기판의 깊이 방향으로 적어도 일부의 지름이 다른 복수의 종형 게이트 전극을 구비하고, 상기 광전변환부의 전하는 상기 복수의 종형 게이트 전극의 사이를 통하여 상기 전하 축적부에 전송되도록 구성되고, 상기 전송 게이트는 복수의 전송 게이트 전극을 구비하고, 상기 복수의 전송 게이트 전극의 각각은 상기 복수의 종형 게이트 전극의 각각과 물리적으로 접속되어 있고, 상기 복수의 종형 게이트 전극은 동일한 전압을 인가하도록 구성되어 있는 광검출 장치와,
상기 광검출 장치의 출력 신호를 처리하는 신호 처리 회로를 구비하는 것을 특징으로 하는 전자 기기.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2017-090536 | 2017-04-28 | ||
| JP2017090536A JP2018190797A (ja) | 2017-04-28 | 2017-04-28 | 固体撮像素子および電子機器 |
| PCT/JP2018/004875 WO2018198486A1 (ja) | 2017-04-28 | 2018-02-13 | 固体撮像素子および電子機器 |
| KR1020237009585A KR102625901B1 (ko) | 2017-04-28 | 2018-02-13 | 광검출 장치 및 전자 기기 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020237009585A Division KR102625901B1 (ko) | 2017-04-28 | 2018-02-13 | 광검출 장치 및 전자 기기 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230170989A true KR20230170989A (ko) | 2023-12-19 |
Family
ID=63919582
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020237042578A KR20230170989A (ko) | 2017-04-28 | 2018-02-13 | 광검출 장치 및 전자 기기 |
| KR1020197029910A KR102514138B1 (ko) | 2017-04-28 | 2018-02-13 | 고체 촬상 소자 및 전자 기기 |
| KR1020237009585A KR102625901B1 (ko) | 2017-04-28 | 2018-02-13 | 광검출 장치 및 전자 기기 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020197029910A KR102514138B1 (ko) | 2017-04-28 | 2018-02-13 | 고체 촬상 소자 및 전자 기기 |
| KR1020237009585A KR102625901B1 (ko) | 2017-04-28 | 2018-02-13 | 광검출 장치 및 전자 기기 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US11587963B2 (ko) |
| EP (2) | EP3618116B1 (ko) |
| JP (1) | JP2018190797A (ko) |
| KR (3) | KR20230170989A (ko) |
| CN (1) | CN110546764A (ko) |
| WO (1) | WO2018198486A1 (ko) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3832726B1 (en) | 2018-07-31 | 2023-11-01 | Sony Semiconductor Solutions Corporation | Imaging device and electronic apparatus |
| WO2021009978A1 (ja) * | 2019-07-12 | 2021-01-21 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置 |
| JPWO2021009979A1 (ko) * | 2019-07-12 | 2021-01-21 | ||
| TW202129936A (zh) * | 2019-07-19 | 2021-08-01 | 日商索尼半導體解決方案公司 | 攝像裝置 |
| JP2021019171A (ja) * | 2019-07-24 | 2021-02-15 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および電子機器 |
| JP7403993B2 (ja) * | 2019-08-20 | 2023-12-25 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置およびその製造方法、並びに電子機器 |
| CN111146224A (zh) * | 2019-12-23 | 2020-05-12 | 上海华力微电子有限公司 | 图像传感器及电荷转移方法 |
| EP4084090A4 (en) * | 2019-12-25 | 2023-01-18 | Sony Semiconductor Solutions Corporation | LIGHT RECEIVING ELEMENT AND LIGHT RECEIVING DEVICE |
| JP2021141262A (ja) * | 2020-03-06 | 2021-09-16 | Ｇｐｉｘｅｌ Ｊａｐａｎ株式会社 | 固体撮像装置用画素 |
| CN112259569A (zh) * | 2020-10-30 | 2021-01-22 | 上海华力微电子有限公司 | 图像传感器及图像传感器像素结构的形成方法 |
| JP2022086611A (ja) * | 2020-11-30 | 2022-06-09 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置及びその製造方法 |
| US11948965B2 (en) | 2021-04-01 | 2024-04-02 | Omnivision Technologies, Inc. | Uneven-trench pixel cell and fabrication method |
| CN117203769A (zh) * | 2021-06-11 | 2023-12-08 | 索尼半导体解决方案公司 | 半导体装置、半导体装置的制造方法和电子设备 |
| WO2023017640A1 (ja) | 2021-08-13 | 2023-02-16 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置及び電子機器 |
| KR20240038971A (ko) | 2021-08-13 | 2024-03-26 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 촬상 장치 및 전자 기기 |
| JP2023157511A (ja) * | 2022-04-15 | 2023-10-26 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置及び電子機器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010114273A (ja) | 2008-11-06 | 2010-05-20 | Sony Corp | 固体撮像装置、及び電子機器 |
| JP2015053411A (ja) | 2013-09-09 | 2015-03-19 | ソニー株式会社 | 固体撮像素子、固体撮像素子の製造方法、および電子機器 |
| JP2016136584A (ja) | 2015-01-23 | 2016-07-28 | 株式会社東芝 | 固体撮像装置および固体撮像装置の製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100630704B1 (ko) * | 2004-10-20 | 2006-10-02 | 삼성전자주식회사 | 비평면 구조의 트랜지스터를 구비한 ｃｍｏｓ 이미지 센서및 그 제조 방법 |
| JP5361110B2 (ja) * | 2004-10-20 | 2013-12-04 | 三星電子株式会社 | 非平面トランジスタを有する固体イメージセンサ素子及びその製造方法 |
| KR101845257B1 (ko) * | 2011-02-07 | 2018-04-04 | 삼성전자주식회사 | 이미지 센서 |
| JP2013026264A (ja) | 2011-07-15 | 2013-02-04 | Sony Corp | 固体撮像素子、固体撮像素子の製造方法、及び、電子機器 |
| JP2013038118A (ja) | 2011-08-04 | 2013-02-21 | Sony Corp | 固体撮像素子および電子機器 |
| KR101867337B1 (ko) * | 2012-01-30 | 2018-06-15 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| KR101968197B1 (ko) * | 2012-05-18 | 2019-04-12 | 삼성전자주식회사 | 이미지 센서 및 이의 형성 방법 |
| KR20140111492A (ko) * | 2013-03-11 | 2014-09-19 | 삼성전자주식회사 | 반도체 장치 |
| WO2014141900A1 (ja) * | 2013-03-14 | 2014-09-18 | ソニー株式会社 | 固体撮像素子およびその製造方法、並びに電子機器 |
| FR3019379A1 (fr) * | 2014-03-31 | 2015-10-02 | St Microelectronics Crolles 2 | Transistor a grille verticale et structure de pixel comprenant un tel transistor |
| US9659987B2 (en) * | 2014-09-19 | 2017-05-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Approach for reducing pixel pitch using vertical transfer gates and implant isolation regions |
| JP2016152377A (ja) * | 2015-02-19 | 2016-08-22 | 株式会社リコー | 半導体デバイス及びその製造方法並びに撮像装置 |
| JP2016162788A (ja) * | 2015-02-27 | 2016-09-05 | ソニー株式会社 | 撮像素子、撮像装置、並びに、製造装置および方法 |
| KR102225297B1 (ko) * | 2015-09-30 | 2021-03-09 | 가부시키가이샤 니콘 | 촬상 소자 및 촬상 장치 |
-
2017
- 2017-04-28 JP JP2017090536A patent/JP2018190797A/ja active Pending
-
2018
- 2018-02-13 US US16/607,028 patent/US11587963B2/en active Active
- 2018-02-13 KR KR1020237042578A patent/KR20230170989A/ko not_active Application Discontinuation
- 2018-02-13 KR KR1020197029910A patent/KR102514138B1/ko active IP Right Grant
- 2018-02-13 KR KR1020237009585A patent/KR102625901B1/ko active IP Right Grant
- 2018-02-13 EP EP18792040.0A patent/EP3618116B1/en active Active
- 2018-02-13 WO PCT/JP2018/004875 patent/WO2018198486A1/ja active Application Filing
- 2018-02-13 CN CN201880025934.7A patent/CN110546764A/zh active Pending
- 2018-02-13 EP EP21199436.3A patent/EP3951879A1/en active Pending
-
2023
- 2023-01-06 US US18/094,269 patent/US20230154952A1/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010114273A (ja) | 2008-11-06 | 2010-05-20 | Sony Corp | 固体撮像装置、及び電子機器 |
| JP2015053411A (ja) | 2013-09-09 | 2015-03-19 | ソニー株式会社 | 固体撮像素子、固体撮像素子の製造方法、および電子機器 |
| JP2016136584A (ja) | 2015-01-23 | 2016-07-28 | 株式会社東芝 | 固体撮像装置および固体撮像装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102625901B1 (ko) | 2024-01-18 |
| EP3618116A4 (en) | 2020-04-15 |
| JP2018190797A (ja) | 2018-11-29 |
| US20230154952A1 (en) | 2023-05-18 |
| EP3618116B1 (en) | 2021-11-10 |
| KR20200002815A (ko) | 2020-01-08 |
| EP3618116A1 (en) | 2020-03-04 |
| EP3951879A1 (en) | 2022-02-09 |
| US20200135781A1 (en) | 2020-04-30 |
| KR20230043243A (ko) | 2023-03-30 |
| US11587963B2 (en) | 2023-02-21 |
| CN110546764A (zh) | 2019-12-06 |
| KR102514138B1 (ko) | 2023-03-27 |
| WO2018198486A1 (ja) | 2018-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102625901B1 (ko) | 광검출 장치 및 전자 기기 | |
| US5942774A (en) | Photoelectric conversion element and photoelectric conversion apparatus | |
| US9653514B2 (en) | Solid-state imaging device and method for driving the same | |
| CN102110701B (zh) | 固态成像装置和成像系统 | |
| US7154137B2 (en) | Image sensor and pixel having a non-convex photodiode | |
| US8183604B2 (en) | Solid state image pickup device inducing an amplifying MOS transistor having particular conductivity type semiconductor layers, and camera using the same device | |
| KR101031982B1 (ko) | 고상 촬상 디바이스 및 그 구동 방법 | |
| EP1850387B1 (en) | Solid-state image pickup device | |
| CN101615621A (zh) | 固体摄像装置和电子装置 | |
| US5861645A (en) | Amplifying type solid-state imaging device and amplifying type solid-state imaging apparatus | |
| US6476371B2 (en) | Solid state imaging device and driving method thereof | |
| TWI470777B (zh) | 包含具磊晶層之像素單元的影像感測器、具有該影像感測器的系統以及像素單元的形成方法 | |
| KR101588459B1 (ko) | 이미지 센서 및 그 구동 방법 | |
| US6950134B2 (en) | Method of preventing transfer and storage of non-optically generated charges in solid state imaging device | |
| US9231021B2 (en) | Image pickup apparatus, image pickup system, and image pickup apparatus manufacturing method | |
| US20230027360A1 (en) | Image sensing device | |
| WO2022225948A1 (en) | Multigate in-pixel source follower | |
| JP2009253845A (ja) | Ｃｍｏｓ固体撮像装置 | |
| JP2016219514A (ja) | 固体撮像素子 | |
| JP2015002486A (ja) | 固体撮像素子および固体撮像素子の駆動プログラム | |
| JP2008282949A (ja) | 電荷転送部及び固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| E902 | Notification of reason for refusal |