KR20230169019A

KR20230169019A - SiC SUBSTRATE AND SiC EPITAXIAL WAFER

Info

Publication number: KR20230169019A
Application number: KR1020230169106A
Authority: KR
Inventors: 요시타카 니시하라; 히로마사 스오
Original assignee: 가부시끼가이샤 레조낙
Priority date: 2022-05-31
Filing date: 2023-11-29
Publication date: 2023-12-15

Abstract

본 발명의 SiC 기판은, 중심으로부터 반경 17.5㎜의 원주와 겹치는 위치에 있는 내주 지지면에서 내주 지지했을 때에, 상면 중 두께 방향에서 볼 때 상기 내주 지지면과 겹치는 제1 점을 연결하는 면을 제1 기준면으로 하고, 상기 제1 기준면보다 상방을 양으로 했을 때에, BOW가 40㎛ 미만이다.When the SiC substrate of the present invention is supported internally on an inner circumferential support surface at a position overlapping a circumference of a radius of 17.5 mm from the center, a surface connecting the first point that overlaps the inner circumferential support surface when viewed from the thickness direction of the upper surface is provided. When 1 is used as a reference plane and the upper part of the first reference plane is taken as positive, the BOW is less than 40 μm.

Description

SiC substrate and SiC epitaxial wafer {SiC SUBSTRATE AND SiC EPITAXIAL WAFER}

본 발명은 SiC 기판 및 SiC 에피택셜 웨이퍼에 관한 것이다.The present invention relates to SiC substrates and SiC epitaxial wafers.

탄화규소(SiC)는 실리콘(Si)에 비하여 절연 파괴 전계가 한 자릿수 크고, 밴드 갭이 3배 크다. 또한, 탄화규소(SiC)는 실리콘(Si)에 비하여 열전도율이 3배 정도 높은 등의 특성을 갖는다. 그 때문에 탄화규소(SiC)는 파워 디바이스, 고주파 디바이스, 고온 동작 디바이스 등에 대한 응용이 기대되고 있다. 이 때문에, 근년, 상기와 같은 반도체 디바이스에 SiC 에피택셜 웨이퍼가 사용되도록 되어 있다.Silicon carbide (SiC) has a dielectric breakdown field that is one order of magnitude larger than that of silicon (Si) and a band gap that is three times larger. Additionally, silicon carbide (SiC) has characteristics such as a thermal conductivity that is about three times higher than that of silicon (Si). Therefore, silicon carbide (SiC) is expected to be applied to power devices, high-frequency devices, and high-temperature operating devices. For this reason, in recent years, SiC epitaxial wafers have come to be used in semiconductor devices such as those described above.

SiC 에피택셜 웨이퍼는, SiC 잉곳으로부터 잘라내어진 SiC 기판의 표면에 SiC 에피택셜층을 적층함으로써 얻어진다. 이하, SiC 에피택셜층을 적층 전의 기판을 SiC 기판이라고 칭하고, SiC 에피택셜층을 적층 후의 기판을 SiC 에피택셜 웨이퍼라고 칭한다.A SiC epitaxial wafer is obtained by laminating a SiC epitaxial layer on the surface of a SiC substrate cut from a SiC ingot. Hereinafter, the substrate before lamination of the SiC epitaxial layer is referred to as a SiC substrate, and the substrate after lamination of the SiC epitaxial layer is referred to as a SiC epitaxial wafer.

SiC 기판이나 SiC 에피택셜 웨이퍼는, 반송 등의 프로세스에 있어서 휘는 경우가 있다. 휨은, 센서의 검출 불량이나 흡착 불량 등의 불량의 원인이 되는 경우가 있다. 예를 들어, 특허문헌 1에는, 중심이 외측보다 상방이 되도록 휜 SiC 기판을 외주 지지함으로써, 반송 시의 휨을 억제하는 것이 기재되어 있다. 또한 특허문헌 2에는, 열 처리 시의 불균일을 억제하기 위해서, 웨이퍼를 지지체로 평면 지지하고, 휨을 발생시키지 않도록 하는 것이 기재되어 있다.SiC substrates and SiC epitaxial wafers may bend during processes such as conveyance. Bending may cause defects such as poor detection or adsorption of the sensor. For example, Patent Document 1 describes suppressing bending during transportation by supporting the outer periphery of a bent SiC substrate so that the center is located above the outside. Additionally, Patent Document 2 describes that, in order to suppress unevenness during heat treatment, the wafer is supported flatly with a support to prevent bending.

미국 특허 출원 공개 제2021/0198804호US Patent Application Publication No. 2021/0198804 일본 특허 공개 제2012-182234호 공보Japanese Patent Publication No. 2012-182234

웨이퍼의 지지 방법은 다양하며, 다른 구성과의 관계에서 제약이 있는 경우도 있다. 특허문헌 1 및 2에 기재된 방법은, 특정한 웨이퍼의 지지 방법의 경우에 불량의 발생을 억제할 수 있지만, 예를 들어 내주 지지로 웨이퍼를 지지하는 경우에, 충분히 불량을 저감시킬 수 없었다.There are various wafer support methods, and there may be restrictions in relation to other configurations. The methods described in Patent Documents 1 and 2 can suppress the occurrence of defects in the case of a specific wafer support method, but cannot sufficiently reduce defects when, for example, the wafer is supported by inner peripheral support.

본 발명은 상기 문제를 감안하여 이루어진 것으로, 불량이 발생하기 어려운 SiC 기판 및 SiC 에피택셜 웨이퍼를 제공하는 것을 목적으로 한다.The present invention was made in consideration of the above problems, and its purpose is to provide a SiC substrate and a SiC epitaxial wafer that are unlikely to cause defects.

본 발명자들은, 웨이퍼의 형상이나 휨을 규정하는 BOW나 WARP가 소정의 범위 내가 되는 SiC 기판을 제작하고, 그 SiC 기판을 사용함으로써 반송 시의 불량을 저감시킬 수 있음을 알아내었다. 즉, 본 발명은 상기 과제를 해결하기 위해서, 이하의 수단을 제공한다.The present inventors have found that defects during transportation can be reduced by producing a SiC substrate whose BOW and WARP, which define the shape and warpage of the wafer, are within a predetermined range, and by using the SiC substrate. That is, the present invention provides the following means to solve the above problems.

(1) 제1 양태에 따른 SiC 기판은, 중심으로부터 반경 17.5㎜의 원주와 겹치는 위치에 있는 내주 지지면에서 내주 지지했을 때에, 상면 중 두께 방향에서 볼 때 상기 내주 지지면과 겹치는 제1 점을 연결하는 면을 제1 기준면으로 하고, 상기 제1 기준면보다 상방을 양(正)으로 했을 때에, BOW가 40㎛ 미만이다.(1) The SiC substrate according to the first aspect, when supported internally on an inner peripheral support surface at a position overlapping a circumference of a radius of 17.5 mm from the center, has a first point on the upper surface that overlaps the inner peripheral support surface when viewed in the thickness direction. When the connecting surface is set as the first reference surface and the area above the first reference surface is positive, the BOW is less than 40 μm.

(2) 상기 양태에 따른 SiC 기판은, 상기 내주 지지면에서 지지했을 때의 WARP가 60㎛ 미만이어도 된다.(2) The WARP of the SiC substrate according to the above aspect when supported on the inner peripheral support surface may be less than 60 μm.

(3) 상기 양태에 따른 SiC 기판은, 최외주로부터 7.5㎜ 내측의 원주와 겹치는 위치에 있는 외주 지지면에서 외주 지지했을 때에, 상면 중 두께 방향에서 볼 때 상기 외주 지지면과 겹치는 제2 점을 연결하는 면을 제2 기준면으로 하고, 상기 제2 기준면보다 상방을 양으로 했을 때에, BOW가 -40㎛보다 커도 된다.(3) When the SiC substrate according to the above embodiment is supported on the outer circumferential support surface at a position overlapping with the inner circumference of 7.5 mm from the outermost circumference, a second point on the upper surface overlaps the outer support surface when viewed in the thickness direction. When the connecting surface is set as a second reference surface and the area above the second reference surface is positive, BOW may be greater than -40 ㎛.

(4) 상기 양태에 따른 SiC 기판은, 상기 외주 지지면에서 외주 지지했을 때에, 상기 제2 기준면에 대한 BOW가 0㎛ 이하여도 된다.(4) When the SiC substrate according to the above aspect is peripherally supported on the outer support surface, the BOW with respect to the second reference surface may be 0 μm or less.

(5) 상기 양태에 따른 SiC 기판은, 상기 외주 지지면에서 지지했을 때의 WARP가 60㎛ 미만이어도 된다.(5) The WARP of the SiC substrate according to the above aspect when supported on the outer support surface may be less than 60 μm.

(6) 상기 양태에 따른 SiC 기판은, 직경이 145㎜ 이상이어도 된다.(6) The SiC substrate according to the above aspect may have a diameter of 145 mm or more.

(7) 상기 양태에 따른 SiC 기판은, 직경이 195㎜ 이상이어도 된다.(7) The SiC substrate according to the above aspect may have a diameter of 195 mm or more.

(8) 제2 양태에 따른 SiC 에피택셜 웨이퍼는, 상기 양태에 따른 SiC 기판과, 상기 SiC 기판의 한 면에 적층된 SiC 에피택셜층을 갖는다.(8) The SiC epitaxial wafer according to the second aspect has a SiC substrate according to the above aspect, and a SiC epitaxial layer laminated on one side of the SiC substrate.

상기 양태에 따른 SiC 기판 및 SiC 에피택셜 웨이퍼는, 불량이 발생하기 어렵다.The SiC substrate and SiC epitaxial wafer according to the above aspect are unlikely to cause defects.

도 1은 본 실시 형태에 따른 SiC 기판의 평면도이다.
도 2는 본 실시 형태에 따른 SiC 기판을 내주 지지한 경우의 BOW의 평가 방법을 설명하기 위한 단면도이다.
도 3은 본 실시 형태에 따른 SiC 기판을 내주 지지한 경우의 WARP의 평가 방법을 설명하기 위한 단면도이다.
도 4는 본 실시 형태에 따른 SiC 기판을 외주 지지한 경우의 BOW의 평가 방법을 설명하기 위한 단면도이다.
도 5는 본 실시 형태에 따른 SiC 기판을 외주 지지한 경우의 WARP의 평가 방법을 설명하기 위한 단면도이다.
도 6은 SiC 잉곳의 제조 장치의 일 예인 승화법을 설명하기 위한 모식도이다.
도 7은 본 실시 형태에 따른 SiC 에피택셜 웨이퍼의 단면도이다.1 is a plan view of a SiC substrate according to this embodiment.
Figure 2 is a cross-sectional view for explaining the BOW evaluation method when the SiC substrate according to the present embodiment is supported on the inner circumference.
Figure 3 is a cross-sectional view for explaining the WARP evaluation method when the SiC substrate according to the present embodiment is supported on the inner circumference.
Figure 4 is a cross-sectional view for explaining the BOW evaluation method when the SiC substrate according to the present embodiment is supported on the outside.
Figure 5 is a cross-sectional view for explaining the WARP evaluation method when the SiC substrate according to the present embodiment is supported on the outside.
Figure 6 is a schematic diagram for explaining the sublimation method, which is an example of a SiC ingot manufacturing device.
Figure 7 is a cross-sectional view of a SiC epitaxial wafer according to this embodiment.

이하, 본 실시 형태에 따른 SiC 기판 등에 대하여, 도면을 적절히 참조하면서 상세히 설명한다. 이하의 설명에서 사용하는 도면은, 본 실시 형태의 특징을 이해하기 쉽게 하기 위해서 편의상 특징이 되는 부분을 확대해서 나타내고 있는 경우가 있고, 각 구성 요소의 치수 비율 등은 실제와는 다르게 되어 있는 것이 있다. 이하의 설명에 있어서 예시되는 재질, 치수 등은 일 예이며, 본 발명은 그것들로 한정되는 것이 아니라, 그 요지를 변경하지 않는 범위에서 적절히 변경해서 실시하는 것이 가능하다.Hereinafter, the SiC substrate and the like according to the present embodiment will be described in detail with appropriate reference to the drawings. In the drawings used in the following description, in order to make it easier to understand the features of the present embodiment, the characteristic parts may be enlarged for convenience, and the dimensional ratios of each component may be different from the actual ones. . The materials, dimensions, etc. exemplified in the following description are examples, and the present invention is not limited thereto, and can be implemented with appropriate changes without changing the gist of the invention.

「제1 실시 형태」“First embodiment”

도 1은, 본 실시 형태에 따른 SiC 기판(10)을 SiC 기판(10)의 두께 방향으로부터 평면에서 본 평면도이다. SiC 기판(10)은 SiC를 포함한다. SiC 기판(10)의 폴리타입은, 특별히 묻지 않고, 2H, 3C, 4H, 6H 중 어느 것이어도 된다. SiC 기판(10)은, 예를 들어 4H-SiC이다.FIG. 1 is a plan view of the SiC substrate 10 according to the present embodiment as seen from the thickness direction of the SiC substrate 10. The SiC substrate 10 includes SiC. The polytype of the SiC substrate 10 is not particularly limited and may be any of 2H, 3C, 4H, and 6H. The SiC substrate 10 is, for example, 4H-SiC.

SiC 기판(10)의 평면에서 볼 때 형상은 대략 원형이다. SiC 기판(10)은 결정축의 방향을 파악하기 위한 오리엔테이션 플랫 OF 또는 노치를 가져도 된다. SiC 기판(10)의 직경은, 예를 들어 145㎜ 이상이며, 바람직하게는 195㎜ 이상이다. SiC 기판(10)의 직경이 클수록, 동일한 곡률이어도 휨의 절대량이 커진다. 휨이 큰 SiC 에피택셜 웨이퍼는, 후공정의 프로세스에 미치는 영향이 커서, 휨의 억제가 요구된다. 다시 말해, 본 발명의 구성을 충족하는 SiC 기판(10)은 직경이 클수록 유용성이 높다.The shape of the SiC substrate 10 when viewed from the top is approximately circular. The SiC substrate 10 may have an orientation flat OF or notch for determining the direction of the crystal axis. The diameter of the SiC substrate 10 is, for example, 145 mm or more, and is preferably 195 mm or more. The larger the diameter of the SiC substrate 10, the greater the absolute amount of bending, even if the curvature is the same. SiC epitaxial wafers with large warpage have a large impact on post-processing processes, so suppression of warpage is required. In other words, the larger the diameter of the SiC substrate 10 that satisfies the configuration of the present invention, the higher its usefulness.

SiC 기판(10)은 예를 들어 반송 등의 프로세스에 있어서, 내주 지지되는 경우나 외주 지지되는 경우가 있다. 내주 지지는, SiC 기판(10)을 SiC 기판(10)의 중심 C 근방의 내주 지지면(1)에서 지지하는 방법이며, 외주 지지는, SiC 기판(10)을 SiC 기판(10)의 최외주 E 근방의 외주 지지면(2)에서 지지하는 방법이다.For example, the SiC substrate 10 may be supported on the inside or the outside during a process such as conveyance. The inner circumferential support is a method of supporting the SiC substrate 10 on the inner circumferential support surface 1 near the center C of the SiC substrate 10, and the outer circumferential support is a method of supporting the SiC substrate 10 on the outermost circumference of the SiC substrate 10. This is a method of support on the outer support surface (2) near E.

내주 지지면(1)의 위치는, 하나로 규정되는 것은 아니지만, 예를 들어 중심 C로부터 반경 17.5㎜의 원주와 겹치는 위치에 있다. 내주 지지면(1)은 중심 C로부터 반경 17.5㎜의 원주와 겹치는 위치에 있는 원환상의 지지면이어도 되고, 당해 원을 따라 점재하는 복수의 지지면이어도 된다. 내주 지지면(1)은 지지체의 상면이다.The position of the inner circumferential support surface 1 is not defined as one, but is, for example, at a position that overlaps the circumference of a radius of 17.5 mm from the center C. The inner circumferential support surface 1 may be an annular support surface at a position overlapping a circumference of a radius of 17.5 mm from the center C, or may be a plurality of support surfaces dotted along the circle. The inner peripheral support surface 1 is the upper surface of the support body.

외주 지지면(2)의 위치는, 하나로 규정되는 것은 아니지만, 예를 들어 최외주 E로부터 7.5㎜ 내측의 원주와 겹치는 위치에 있다. 외주 지지면(2)은 최외주 E로부터 7.5㎜ 내측의 원주와 겹치는 위치에 있는 원환상의 지지면이어도 되고, 당해 원을 따라 점재하는 복수의 지지면이어도 된다. 외주 지지면(2)은 지지체의 상면이다. 예를 들어, SiC 기판(10)의 직경이 150㎜인 경우에는, 외주 지지면(2)은 중심 C로부터 반경 67.5㎜의 원주와 겹치는 위치에 있다. 예를 들어, SiC 기판(10)의 직경이 200㎜인 경우에는, 외주 지지면(2)은 중심 C로부터 반경 92.5㎜의 원주와 겹치는 위치에 있다. 예를 들어, SiC 기판(10)의 직경이 300㎜인 경우에는, 외주 지지면(2)은 중심 C로부터 반경 142.5㎜의 원주와 겹치는 위치에 있다. 예를 들어, SiC 기판(10)의 직경이 450㎜인 경우에는, 외주 지지면(2)은 중심 C로부터 반경 217.5㎜의 원주와 겹치는 위치에 있다.The position of the outer support surface 2 is not defined as one, but is, for example, at a position overlapping with the inner circumference of 7.5 mm from the outermost circumference E. The outer circumferential support surface 2 may be an annular support surface at a position overlapping with the inner circumference of 7.5 mm from the outermost periphery E, or may be a plurality of support surfaces dotted along the circle. The outer support surface 2 is the upper surface of the support body. For example, when the diameter of the SiC substrate 10 is 150 mm, the outer support surface 2 is at a position where it overlaps a circumference with a radius of 67.5 mm from the center C. For example, when the diameter of the SiC substrate 10 is 200 mm, the outer support surface 2 is at a position where it overlaps a circumference with a radius of 92.5 mm from the center C. For example, when the diameter of the SiC substrate 10 is 300 mm, the outer support surface 2 is at a position where it overlaps the circumference of the center C with a radius of 142.5 mm. For example, when the diameter of the SiC substrate 10 is 450 mm, the outer support surface 2 is at a position where it overlaps the circumference of the center C with a radius of 217.5 mm.

본 실시 형태에 따른 SiC 기판(10)은 중심 C로부터 반경 17.5㎜의 원주와 겹치는 위치에 있는 내주 지지면(1)에서 내주 지지했을 때에, BOW가 40㎛ 미만이고, 바람직하게는 20㎛ 이하이며, 보다 바람직하게는 10㎛ 이하이다. 내주 지지의 BOW가 상기 범위를 충족하면, 반송 에러를 저감시킬 수 있다. 반송 에러는, 예를 들어 센서의 검출 불량, 흡착 불량, 다른 부재와의 접촉 등이다.The SiC substrate 10 according to the present embodiment has a BOW of less than 40 μm, preferably less than 20 μm, when supported on the inner circumferential support surface 1 at a position overlapping with a circumference of a radius of 17.5 mm from the center C. , more preferably 10㎛ or less. If the BOW of the inner circumferential support satisfies the above range, conveyance errors can be reduced. Conveyance errors include, for example, poor sensor detection, poor adsorption, contact with other members, etc.

도 2는, 본 실시 형태에 따른 SiC 기판(10)을 내주 지지한 경우의 BOW의 평가 방법을 설명하기 위한 단면도이다. 도 2에 도시한 바와 같이, SiC 기판(10)을 내주 지지면(1)에서 내주 지지하면, SiC 기판(10)의 중심 C는 최외주보다 평탄면 F로부터 이격된 위치에 있다. 즉, SiC 기판(10)은 내주 지지 시에 위로 볼록하게 휜다.FIG. 2 is a cross-sectional view for explaining the BOW evaluation method when the SiC substrate 10 according to the present embodiment is supported on the inner circumference. As shown in FIG. 2, when the SiC substrate 10 is supported on the inner support surface 1, the center C of the SiC substrate 10 is located further away from the flat surface F than the outermost circumference. That is, the SiC substrate 10 is bent convexly upward when supported on the inner circumference.

BOW는, 웨이퍼의 중심 C의 높이를 측정하고 있으며, 이 높이는 3점 기준 평면에 대한 부호가 부여된 거리로 규정된다. 3점 기준 평면보다 위의 경우에는 플러스, 아래의 경우에는 마이너스가 된다. 내주 지지 시의 기준면을 제1 기준면 Sr1이라고 칭한다. 제1 기준면 Sr1은, 상면(10a) 중 두께 방향에서 볼 때, 내주 지지면(1)과 겹치는 제1 점 p1을 연결하는 면이다. 제1 점 p1은, 예를 들어 두께 방향에서 볼 때, 내주 지지면(1)과 겹치는 부분이다. 제1 점 p1은, 내주 지지면(1)이 복수인 경우에는 복수 있다. 예를 들어, 제1 기준면 Sr1은, 복수의 제1 점 p1을 연결하는 면이다. 내주 지지인 경우의 BOW는, 상면(10a)의 중심 C의 제1 기준면 Sr1에 대한 높이 방향의 위치로서 구해진다. 내주 지지인 경우의 BOW의 절댓값은, 중심 C를 통과하고 제1 기준면 Sr1(평탄면 F)과 평행한 제1 면 S1과 3점 기준 평면(제1 기준면 Sr1)의 거리로서 구해진다.BOW measures the height of the center C of the wafer, and this height is defined as a signed distance relative to a three-point reference plane. If it is above the three-point reference plane, it is a plus, and if it is below it, it is a minus. The reference surface at the time of inner circumferential support is called the first reference surface Sr1. The first reference surface Sr1 is a surface connecting the first point p1 of the upper surface 10a that overlaps the inner peripheral support surface 1 when viewed in the thickness direction. The first point p1 is a portion that overlaps the inner peripheral support surface 1, for example, when viewed in the thickness direction. There are multiple first points p1 when there are multiple inner peripheral support surfaces 1. For example, the first reference surface Sr1 is a surface connecting a plurality of first points p1. BOW in the case of inner circumferential support is obtained as the position in the height direction of the center C of the upper surface 10a with respect to the first reference surface Sr1. The absolute value of BOW in the case of inner circumferential support is obtained as the distance between the first surface S1 that passes through the center C and is parallel to the first reference surface Sr1 (flat surface F) and the three-point reference plane (first reference surface Sr1).

본 실시 형태에 따른 SiC 기판(10)은 내주 지지의 경우의 WARP가 60㎛ 이하인 것이 바람직하고, WARP가 30㎛ 이하인 것이 보다 바람직하며, WARP가 20㎛ 이하인 것이 더욱 바람직하다.The SiC substrate 10 according to the present embodiment preferably has a WARP of 60 μm or less in the case of inner peripheral support, more preferably a WARP of 30 μm or less, and even more preferably a WARP of 20 μm or less.

도 3은, 본 실시 형태에 따른 SiC 기판(10)을 내주 지지한 경우의 WARP의 평가 방법을 설명하기 위한 단면도이다.FIG. 3 is a cross-sectional view for explaining the WARP evaluation method when the SiC substrate 10 according to the present embodiment is supported on the inner circumference.

WARP는, 3점 기준 평면으로부터 상면(10a)의 최고점 hp와 최저점 lp까지의 거리의 합계이며, 항상 양의 값으로 된다. WARP는, 예를 들어 최고점 hp를 통과하고 3점 기준 평면(제1 기준면 Sr1)(평탄면 F)과 평행한 제2 면 S2와, 최저점 lp를 통과하고 3점 기준 평면(제1 기준면 Sr1)(평탄면 F)과 평행한 제3 면 S3의 거리로서 구해진다. 내주 지지의 경우, 최고점 hp는 중심 C와 일치하는 경우가 있고, 이 경우, 제1 면 S1과 제2 면 S2는 일치한다. WARP가 클수록, SiC 기판(10)은 변형하고 있다고 판단된다.WARP is the sum of the distances from the three-point reference plane to the highest point hp and the lowest point lp of the upper surface 10a, and is always a positive value. WARP, for example, has a second surface S2 passing through the highest point hp and parallel to the three-point reference plane (first reference plane Sr1) (flat surface F), and a second surface S2 passing through the lowest point lp and parallel to the three-point reference plane (first reference plane Sr1). It is obtained as the distance of the third surface S3 parallel to (flat surface F). In the case of inner circumferential support, the highest point hp may coincide with the center C, and in this case, the first surface S1 and the second surface S2 coincide. It is judged that the larger the WARP, the more the SiC substrate 10 is deformed.

또한 본 실시 형태에 따른 SiC 기판(10)은 외주 지지의 경우의 BOW가 -40㎛보다 큰 것이 바람직하고, 0㎛ 이하인 것이 보다 바람직하며, -20㎛ 이상 -5㎛ 이하인 것이 더욱 바람직하다. BOW가 -40㎛보다 크면, 절댓값이 40㎛보다 작은 것을 의미한다.In addition, the SiC substrate 10 according to the present embodiment preferably has a BOW greater than -40 ㎛, more preferably 0 ㎛ or less, and even more preferably -20 ㎛ or more and -5 ㎛ or less in case of outer support. If BOW is greater than -40㎛, it means that the absolute value is less than 40㎛.

외주 지지의 경우의 BOW가 상기 범위이면, SiC 기판(10)을 내주 지지한 경우 및 외주 지지한 경우 중 어느 것에 있어서도, 반송 에러를 억제할 수 있다. 즉, 내주 지지의 경우 및 외주 지지의 경우 중 어느 것에 있어서도 BOW가 소정의 범위 내에 있는 SiC 기판은, 예를 들어 반송 도중에 지지 방법을 바꾸지 않을 수 없는 반송 프로세스를 통과하는 경우에도 반송 에러를 발생하기 어려워, 범용성이 높다. 또한, 자동 반송을 갖는 장치에서는, 스테이지 위의 웨이퍼를 반송할 때에 밀어올림핀 등으로 웨이퍼를 들뜨게 하고, 로봇 핸드가 그 간극에 들어가서 들어올림으로써 반송하고 있다. BOW가 소정의 범위 내에 없는 경우, 로봇 핸드와 웨이퍼가 충돌하는 것이나, 로봇 핸드의 스트로크 범위 내에 웨이퍼가 없어, 반송 불량을 야기하는 경우가 있다.If the BOW in the case of outer support is within the above range, conveyance errors can be suppressed both in the case of inner support and the outer support of the SiC substrate 10. In other words, a SiC substrate whose BOW is within a predetermined range in either the case of inner support or outer support is prone to generate transport errors even when passing through a transport process in which the support method must be changed during transport, for example. Difficult, highly versatile. Additionally, in a device with automatic transport, when transporting a wafer on a stage, the wafer is lifted with a push pin or the like, and a robot hand enters the gap and lifts the wafer. If the BOW is not within the predetermined range, the robot hand and the wafer may collide, or the wafer may not be within the stroke range of the robot hand, resulting in conveyance failure.

도 4는, 본 실시 형태에 따른 SiC 기판(10)을 외주 지지한 경우의 BOW의 평가 방법을 설명하기 위한 단면도이다. 도 4에 도시한 바와 같이, SiC 기판(10)을 외주 지지면(2)에서 외주 지지하면, SiC 기판(10)의 중심 C는, 예를 들어 최외주보다 평탄면 F의 근처에 위치한다. 즉, SiC 기판(10)은, 예를 들어 외주 지지 시에 아래로 볼록하게 휜다.FIG. 4 is a cross-sectional view for explaining the BOW evaluation method when the SiC substrate 10 according to the present embodiment is supported on the outside. As shown in FIG. 4, when the SiC substrate 10 is supported on the outer support surface 2, the center C of the SiC substrate 10 is, for example, located closer to the flat surface F than the outermost circumference. That is, the SiC substrate 10 is bent convexly downward when, for example, the outer circumference is supported.

외주 지지 시의 기준면을 제2 기준면 Sr2라고 칭한다. 제2 기준면 Sr2는, 상면(10a) 중 두께 방향에서 볼 때 외주 지지면(2)과 겹치는 제2 점 p2를 연결하는 면이다. 제2 점 p2는, 예를 들어 외주 지지면(2)의 직경 방향의 중심과 두께 방향에서 볼 때 겹치는 부분이다. 제2 점 p2는, 외주 지지면(2)이 복수인 경우에는 복수 있다. 제2 기준면 Sr2는, 예를 들어 복수의 제2 점 p2를 연결하는 면이다. 외주 지지의 경우의 BOW는, 상면(10a)의 중심 C의 3점 기준 평면(제2 기준면 Sr2)에 대한 높이 방향의 위치로서 구해진다. 외주 지지의 경우의 BOW의 절댓값은, 중심 C를 통과하고 제2 기준면 Sr2(평탄면 F)와 평행한 제1 면 S1과 3점 기준 평면(제2 기준면 Sr2)의 거리로서 구해진다.The reference surface at the time of outer circumferential support is called the second reference surface Sr2. The second reference surface Sr2 is a surface connecting the second point p2 of the upper surface 10a that overlaps the outer peripheral support surface 2 when viewed in the thickness direction. The second point p2 is, for example, a portion that overlaps the radial center of the outer peripheral support surface 2 when viewed in the thickness direction. There are multiple second points p2 when there are multiple outer peripheral support surfaces 2. The second reference surface Sr2 is, for example, a surface connecting a plurality of second points p2. BOW in the case of outer support is obtained as the position of the center C of the upper surface 10a in the height direction with respect to the three-point reference plane (second reference plane Sr2). The absolute value of BOW in the case of outer support is obtained as the distance between the first surface S1 that passes through the center C and is parallel to the second reference surface Sr2 (flat surface F) and the three-point reference plane (second reference surface Sr2).

도 5는, 본 실시 형태에 따른 SiC 기판(10)을 외주 지지한 경우의 WARP의 평가 방법을 설명하기 위한 단면도이다.FIG. 5 is a cross-sectional view for explaining the WARP evaluation method when the SiC substrate 10 according to the present embodiment is supported on the outside.

WARP는, 상술한 바와 같이, 3점 기준 평면으로부터 상면(10a)의 최고점 hp와 최저점 lp까지의 거리의 합계이다. WARP는, 예를 들어 최고점 hp를 통과하고 3점 기준 평면(제2 기준면 Sr2)(평탄면 F)과 평행한 제2 면 S2와, 최저점 lp를 통과하고 3점 기준 평면(제2 기준면 Sr2)(평탄면 F)과 평행한 제3 면 S3의 거리로서 구해진다. 외주 지지의 경우, 최저점 lp는 중심 C와 일치하는 경우가 있고, 이 경우, 제1 면 S1과 제3 면 S3은 일치한다.As described above, WARP is the sum of the distances from the three-point reference plane to the highest point hp and the lowest point lp of the upper surface 10a. WARP is, for example, a second surface S2 passing through the highest point hp and parallel to the three-point reference plane (second reference plane Sr2) (flat surface F), and passing through the lowest point lp and parallel to the three-point reference plane (second reference plane Sr2). It is obtained as the distance of the third surface S3 parallel to (flat surface F). In the case of outer support, the lowest point lp may coincide with the center C, and in this case, the first surface S1 and the third surface S3 coincide.

내주 지지의 경우 및 외주 지지의 경우의 SiC 기판(10)의 BOW 및 WARP는, SiC 기판(10) 자체에 발생하는 변형과, 중력에 의해 SiC 기판(10)에 발생하는 휨의 영향을 받는다. SiC 기판(10) 자체에 발생하는 변형은, 예를 들어 내부 응력에 의해 발생한다. SiC 기판(10) 자체에 발생하는 변형은 제조 과정에서 제어할 수 있다.The BOW and WARP of the SiC substrate 10 in the case of inner support and the outer support are affected by strain occurring in the SiC substrate 10 itself and bending occurring in the SiC substrate 10 due to gravity. Deformation occurring in the SiC substrate 10 itself is caused, for example, by internal stress. Deformation occurring in the SiC substrate 10 itself can be controlled during the manufacturing process.

다음으로, 본 실시 형태에 따른 SiC 기판(10)의 제조 방법의 일 예에 대하여 설명한다. SiC 기판(10)은 SiC 잉곳을 슬라이스해서 얻어진다. SiC 잉곳은, 예를 들어 승화법에 의해 얻어진다.Next, an example of the manufacturing method of the SiC substrate 10 according to the present embodiment will be described. The SiC substrate 10 is obtained by slicing a SiC ingot. SiC ingots are obtained, for example, by a sublimation method.

도 6은, SiC 잉곳의 제조 장치(30)의 일 예인 승화법을 설명하기 위한 모식도이다. 도 6에 있어서 받침대(32)의 표면과 직교하는 방향을 z 방향, z 방향과 직교하는 일방향을 x 방향, z 방향 및 x 방향과 직교하는 방향을 y 방향이라 한다.Figure 6 is a schematic diagram for explaining the sublimation method, which is an example of the SiC ingot manufacturing apparatus 30. In FIG. 6, the direction orthogonal to the surface of the pedestal 32 is called the z direction, one direction orthogonal to the z direction is called the x direction, and the direction orthogonal to the z direction and the x direction is called the y direction.

승화법은, 흑연제의 도가니(31) 내에 배치한 받침대(32)에 SiC 단결정을 포함하는 종결정(33)을 배치하고, 도가니(31)를 가열함으로써 도가니(31) 내의 원료 분말(34)로부터 승화한 승화 가스를 종결정(33)에 공급하고, 종결정(33)을 보다 큰 SiC 잉곳(35)에 성장시키는 방법이다. 도가니(31)의 가열은, 예를 들어 코일(36)에 의해 행한다.In the sublimation method, a seed crystal 33 containing a SiC single crystal is placed on a pedestal 32 placed in a crucible 31 made of graphite, and the crucible 31 is heated to produce raw material powder 34 in the crucible 31. This is a method of supplying the sublimated gas from the seed crystal 33 to the seed crystal 33 and growing the seed crystal 33 into a larger SiC ingot 35. The crucible 31 is heated by, for example, the coil 36.

승화법에서의 결정 성장 조건을 제어함으로써, SiC 잉곳(35)으로부터 얻어지는 SiC 기판(10)의 BOW 및 WARP를 제어할 수 있다.By controlling the crystal growth conditions in the sublimation method, the BOW and WARP of the SiC substrate 10 obtained from the SiC ingot 35 can be controlled.

예를 들어, SiC 잉곳(35)을 c면 성장시킬 때, 결정 성장면의 중심부의 온도와, 외주부의 온도를 제어한다. 결정 성장면은, 결정의 성장 과정에 있어서의 표면이다. 예를 들어, SiC 잉곳(35)을 c면 성장시킬 때, 결정 성장면의 중심부의 온도보다 외주부의 온도를 낮게 한다. 또한 xy면 내의 중앙과 외주의 성장 속도차가 0.001㎜/h 이상, 0.05㎜/h 이하로 되도록, 결정 성장을 행한다. 여기서, xy면 내의 중앙 성장 속도는, 외주의 성장 속도보다 느리게 한다. 성장 속도는, 결정 성장면의 온도를 바꿈으로써 변화한다.For example, when growing the SiC ingot 35 on a c-plane, the temperature at the center of the crystal growth surface and the temperature at the outer periphery are controlled. The crystal growth surface is the surface in the crystal growth process. For example, when growing the SiC ingot 35 on a c-plane, the temperature of the outer peripheral portion is lower than the temperature of the central portion of the crystal growth surface. Additionally, crystal growth is performed so that the growth rate difference between the center and the outer periphery in the xy plane is 0.001 mm/h or more and 0.05 mm/h or less. Here, the central growth rate within the xy plane is made slower than the outer peripheral growth rate. The growth rate changes by changing the temperature of the crystal growth surface.

결정 성장면의 온도는, 코일(36)에 의한 도가니(31)의 가열 중심의 z 방향의 위치를 제어함으로써 조정할 수 있다. 도가니(31)의 가열 중심의 z 방향의 위치는, 코일(36)의 z 방향의 위치를 바꿈으로써 변경할 수 있다. 도가니(31)의 가열 중심의 z 방향의 위치와 결정 성장면의 z 방향의 위치가 0.5㎜/h로 이격되도록 제어한다. 여기서, 도가니(31)의 가열 중심의 z 방향의 위치가, 결정 성장면의 z 방향의 위치에 대하여 하측(원료 분말(34) 측)으로 오도록 제어한다.The temperature of the crystal growth surface can be adjusted by controlling the position of the heating center of the crucible 31 by the coil 36 in the z direction. The position of the heating center of the crucible 31 in the z-direction can be changed by changing the position of the coil 36 in the z-direction. The z-direction position of the heating center of the crucible 31 and the z-direction position of the crystal growth surface are controlled to be spaced apart at 0.5 mm/h. Here, the z-direction position of the heating center of the crucible 31 is controlled to be below (the raw material powder 34 side) relative to the z-direction position of the crystal growth surface.

이어서, 이와 같은 조건에서 제작한 SiC 잉곳(35)을 SiC 기판(10)으로 가공한다. 일반적인 가공 방법에서는, SiC 잉곳(35)의 상태와 SiC 기판(10)의 상태에서, 단결정에 걸리는 응력이 바뀌어버린다. 예를 들어, 성형 공정에서는, 직경 180㎜의 SiC 잉곳(35)으로부터, 직경 150㎜인 SiC 기판(10)에 가공할 때에는 직경을 작게 할 필요가 있다. 또한, 예를 들어 멀티와이어 절단 공정에서는 표면의 파상이 발생하여, 파상을 제거할 필요가 있다. 이와 같은 공정을 거침으로써, 예를 들어 SiC 잉곳(35)의 응력이 큰 부분이 제거되는 것이나 결정 격자면의 형상이 바뀌는 경우가 있고, SiC 잉곳(35)의 상태의 응력이, SiC 기판(10)의 상태에서는 개방되는 경우가 있다. SiC 잉곳(35)의 상태 단결정에 걸리는 응력을, SiC 기판(10)이 인계되도록 가공한다. SiC 기판(10)에 걸리는 응력은, SiC 기판(10)의 휨의 요인의 하나이며, 응력을 조정함으로써 SiC 기판의 휨을 조정할 수 있다. 그 결과, SiC 기판(10)에 인계된 응력을 이용하여 SiC 기판(10)의 휨을 억제하는 것이 가능해진다.Next, the SiC ingot 35 manufactured under these conditions is processed into the SiC substrate 10. In a general processing method, the stress applied to the single crystal changes depending on the state of the SiC ingot 35 and the state of the SiC substrate 10. For example, in the molding process, when processing a SiC ingot 35 with a diameter of 180 mm to a SiC substrate 10 with a diameter of 150 mm, the diameter needs to be reduced. In addition, for example, in a multi-wire cutting process, waviness occurs on the surface, and it is necessary to remove the waviness. By going through this process, for example, a portion of the SiC ingot 35 with high stress may be removed or the shape of the crystal lattice surface may change, and the stress in the state of the SiC ingot 35 may be increased by the SiC substrate 10. ), it may be open. The stress applied to the state single crystal of the SiC ingot 35 is processed so that the SiC substrate 10 takes over. The stress applied to the SiC substrate 10 is one of the factors causing the warping of the SiC substrate 10, and the warping of the SiC substrate can be adjusted by adjusting the stress. As a result, it becomes possible to suppress bending of the SiC substrate 10 by using the stress transferred to the SiC substrate 10.

예를 들어, SiC 잉곳(35)의 편면으로 대미지 프리 가공을 실시한 후, 싱글 와이어 쏘로 절단하고, 대미지 프리 가공을 실시한 면을 흡착해서 절단면에 대하여 추가로 대미지 프리 가공을 행한다. SiC 기판(10)의 양면에 대하여 대미지 프리 가공을 행함으로써, SiC 잉곳의 상태에서 발생한 응력의 일부가, SiC 기판(10)에도 인계된다. 대미지 프리 가공은, 예를 들어 CMP 가공이다. 이와 같이 SiC 잉곳(35)의 상태의 격자면 형상을 남기도록 기판 가공을 행함으로써, SiC 잉곳(35)이 갖는 응력이 SiC 기판(10)에 인계된다. 그 후, 직경을 조정하는 성형 공정을 행함으로써, SiC 기판(10)의 휨을 조정할 수 있다.For example, after damage-free processing is performed on one side of the SiC ingot 35, it is cut with a single wire saw, and the side on which damage-free processing was performed is sucked, and damage-free processing is further performed on the cut surface. By performing damage-free processing on both sides of the SiC substrate 10, part of the stress generated in the state of the SiC ingot is also transferred to the SiC substrate 10. Damage-free processing is, for example, CMP processing. In this way, by processing the substrate to leave the lattice shape of the SiC ingot 35, the stress of the SiC ingot 35 is transferred to the SiC substrate 10. Thereafter, the warp of the SiC substrate 10 can be adjusted by performing a molding process to adjust the diameter.

이와 같이, 상기 제조 방법을 이용하여 SiC 기판(10)을 제작함으로써, 내주 지지의 경우의 BOW 및 WARP를 작게 할 수 있다. 또한 상기 제조 방법을 이용하여 SiC 기판(10)을 제작함으로써, 외주 지지의 경우의 BOW 및 WARP도 작게 하는 것이 가능해진다.In this way, by manufacturing the SiC substrate 10 using the above manufacturing method, BOW and WARP in the case of inner peripheral support can be reduced. Additionally, by manufacturing the SiC substrate 10 using the above manufacturing method, it becomes possible to reduce BOW and WARP in the case of outer support.

본 실시 형태에 따른 SiC 기판(10)은 소정의 조건을 충족하도록 제조되어 있기 때문에, 내주 지지의 경우의 BOW 및 WARP가 작다. 그 때문에, 내부 지지의 경우에도, 반송 에러가 발생하기 어렵다. 또한 외주 지지의 경우에 있어서의 BOW 및 WARP도 작은 SiC 기판(10)은 내주 지지와 외주 지지 중 어느 경우에서도 반송 에러가 발생하기 어려워, 프로세스에 대한 범용성이 높다.Since the SiC substrate 10 according to the present embodiment is manufactured to satisfy predetermined conditions, BOW and WARP in the case of inner peripheral support are small. Therefore, even in the case of internal support, conveyance errors are unlikely to occur. In addition, the SiC substrate 10, which has a small BOW and WARP in the case of outer support, is less prone to conveyance errors in either inner or outer support, and has high process versatility.

「제2 실시 형태」“Second Embodiment”

도 7은, 제2 실시 형태에 따른 SiC 에피택셜 웨이퍼(20)의 단면도이다. SiC 에피택셜 웨이퍼(20)는 SiC 기판(10)과 SiC 에피택셜층(11)을 구비한다. SiC 에피택셜층(11)은 SiC 기판(10)의 한 면에 적층된다. SiC 에피택셜층(11)은, 예를 들어 SiC 기판(10)의 상면(10a)에 적층된다.Fig. 7 is a cross-sectional view of the SiC epitaxial wafer 20 according to the second embodiment. The SiC epitaxial wafer 20 includes a SiC substrate 10 and a SiC epitaxial layer 11. The SiC epitaxial layer 11 is laminated on one side of the SiC substrate 10. The SiC epitaxial layer 11 is laminated on the upper surface 10a of the SiC substrate 10, for example.

디바이스를 동작할 수 있는 고품질의 SiC를 얻기 위해서, SiC 기판(10)에는 SiC 에피택셜층(11)이 적층된다. 또한 SiC 에피택셜층(11)을 적층하기 전에는, 연마 등의 기계적인 가공이 실시되는 경우가 많다. 이 경우, SiC 기판(10)의 상면(10a)에 가공 변질층이 형성된다. SiC 기판(10)의 한 면에, SiC 에피택셜층(11)이 적층되거나, 가공 변질층이 형성되면 SiC 에피택셜 웨이퍼(20)가 휘는 경우가 있다.In order to obtain high-quality SiC capable of operating a device, a SiC epitaxial layer 11 is stacked on the SiC substrate 10. Additionally, before stacking the SiC epitaxial layer 11, mechanical processing such as polishing is often performed. In this case, a damaged layer is formed on the upper surface 10a of the SiC substrate 10. When the SiC epitaxial layer 11 is laminated on one side of the SiC substrate 10 or a damaged layer is formed, the SiC epitaxial wafer 20 may bend.

SiC 기판(10)의 표면은 연삭되는 경우가 많다. SiC 기판(10)의 상면(10a)의 표면 조도(Ra)는, 예를 들어 1㎚ 이하인 것이 바람직하다. 상면(10a)은, 예를 들어 SiC 에피택셜층(11)이 적층되는 측의 면이다.The surface of the SiC substrate 10 is often ground. The surface roughness (Ra) of the upper surface 10a of the SiC substrate 10 is preferably, for example, 1 nm or less. The upper surface 10a is, for example, the surface on which the SiC epitaxial layer 11 is laminated.

SiC 기판(10)의 상면(10a) 및 하면(10b)은 모두 연삭되어 있어도 된다. 상면(10a)은 예를 들어 Si면이고, 하면(10b)은 예를 들어 C면이다. 상면(10a)과 하면(10b)의 관계는 이 반대여도 된다. 상면(10a)과 하면(10b)은 모두 스크래치 등이 잔류된 경면 가공된 경면이어도, 모두 CMP(Chemical mechanical polish)된 CMP 처리면이어도 되며, 연마의 정도가 상면(10a)과 하면(10b)에서 달라도 된다. 스크래치 등이 잔류된 경면에는 가공 변질층이 형성되고, CMP 처리면에는 거의 가공 변질층이 형성되지 않는다. 가공 변질층은, 가공에 의해 대미지를 받은 부분이며, 결정 구조가 무너져 있는 부분이다.Both the upper surface 10a and the lower surface 10b of the SiC substrate 10 may be ground. The upper surface 10a is, for example, a Si surface, and the lower surface 10b is, for example, a C surface. The relationship between the upper surface 10a and the lower surface 10b may be reversed. The upper surface (10a) and the lower surface (10b) may both be mirror-finished surfaces with remaining scratches, etc., or both may be CMP-processed surfaces that have been CMP (Chemical Mechanical Polished), and the degree of polishing may vary on the upper surface (10a) and the lower surface (10b). It's okay to be different. A damaged layer is formed on the mirror surface where scratches, etc. remain, and almost no damaged layer is formed on the CMP treated surface. The processing-affected layer is a portion that has been damaged by processing and is a portion in which the crystal structure has collapsed.

예를 들어, 상면(10a)이 경면 연삭면이고 하면(10b)이 CMP 처리면인 경우에는, 양면의 표면 상태의 차이에 의해, SiC 기판(10)에 트와이만 효과가 발생한다. 트와이만 효과는, 기판의 양면에 있는 잔류 응력에 차가 발생한 경우에, 양면의 응력의 차를 보충하려고 하는 힘이 작용하는 현상이다. 트와이만 효과는, SiC 에피택셜 웨이퍼(20)의 휨의 원인이 될 수 있다.For example, when the upper surface 10a is a mirror-ground surface and the lower surface 10b is a CMP-treated surface, the Twyman effect occurs in the SiC substrate 10 due to the difference in the surface condition of the two surfaces. The Twyman effect is a phenomenon in which, when a difference occurs in the residual stress on both sides of a substrate, a force acts to compensate for the difference in stress between the two sides. The Twyman effect may cause bending of the SiC epitaxial wafer 20.

또한 SiC 에피택셜층(11)을 적층 후의 SiC 에피택셜 웨이퍼(20)는 WARP가 50㎛ 이하인 것이 바람직하고, WARP가 30㎛ 이하인 것이 보다 바람직하다. 또한 SiC 에피택셜층(11)을 적층 후의 SiC 에피택셜 웨이퍼(20)는 내주 지지의 경우의 BOW가 30㎛ 이하인 것이 바람직하고, 10㎛ 이하인 것이 보다 바람직하다. 또한, 외주 지지의 경우의 BOW는 -30㎛ 이상인 것이 바람직하다.Additionally, the SiC epitaxial wafer 20 after laminating the SiC epitaxial layer 11 preferably has a WARP of 50 μm or less, and more preferably has a WARP of 30 μm or less. In addition, the SiC epitaxial wafer 20 after stacking the SiC epitaxial layer 11 preferably has a BOW of 30 μm or less in the case of inner peripheral support, and more preferably 10 μm or less. In addition, it is preferable that the BOW in the case of outer support is -30 ㎛ or more.

제2 실시 형태에 따른 SiC 에피택셜 웨이퍼(20)는 SiC 기판(10)의 WARP 및 BOW가 소정의 범위 내이기 때문에, SiC 에피택셜층(11)이 적층된 후라도 휘기 어렵다. 따라서, SiC 에피택셜 웨이퍼(20)도 반송 에러가 발생하기 어렵다.Since the WARP and BOW of the SiC epitaxial wafer 20 according to the second embodiment are within a predetermined range, it is difficult to bend even after the SiC epitaxial layer 11 is laminated. Therefore, it is difficult for the SiC epitaxial wafer 20 to have a conveyance error.

이상, 본 발명의 바람직한 실시 형태에 대해서 상세히 설명하였지만, 본 발명은 특정한 실시 형태에 한정되는 것은 아니라, 청구범위 내에 기재된 본 발명의 요지의 범위 내에 있어서, 다양한 변형·변경이 가능하다.Although the preferred embodiment of the present invention has been described in detail above, the present invention is not limited to the specific embodiment, and various modifications and changes are possible within the scope of the gist of the present invention described in the claims.

실시예Example

(실시예 1)(Example 1)

SiC 잉곳(35)을 승화법으로 제작하였다. SiC 잉곳(35)을 제작 시에, 도가니(31)의 가열 중심의 z 방향의 위치와 결정 성장면의 z 방향의 위치가 0.5㎜/h로 이격되도록 제어하였다. 결정 성장면의 중심부의 온도보다 외주부의 온도를 낮게 하고, xy면 내의 중앙과 외주의 성장 속도차가 0.001㎜/h 이상 0.05㎜/h 이하로 되도록, 결정 성장을 행하였다.SiC ingot (35) was produced by sublimation method. When manufacturing the SiC ingot 35, the z-direction position of the heating center of the crucible 31 and the z-direction position of the crystal growth surface were controlled to be spaced apart at 0.5 mm/h. The temperature of the outer periphery was lower than the temperature of the central portion of the crystal growth surface, and crystal growth was performed so that the growth rate difference between the center and the outer periphery in the xy plane was 0.001 mm/h or more and 0.05 mm/h or less.

그리고 제작한 SiC 잉곳(35)을 멀티와이어 쏘로 절단하고, 양면을 CMP 연마하였다. 상기 공정을 거쳐 판 두께가 348.15㎛이고 직경이 150㎜인 SiC 기판(10)을 준비하였다.Then, the produced SiC ingot (35) was cut with a multi-wire saw, and both sides were CMP polished. Through the above process, a SiC substrate 10 with a plate thickness of 348.15 μm and a diameter of 150 mm was prepared.

제작한 SiC 기판(10)을 중심 C로부터 반경 17.5㎜의 원주상에 배치된 복수의 내주 지지면(1)에서 지지하고, BOW와 WARP를 측정하였다. BOW는 9.468㎛였다. WARP는 18.416㎛였다.The produced SiC substrate 10 was supported on a plurality of inner circumferential support surfaces 1 arranged on a circumference with a radius of 17.5 mm from the center C, and BOW and WARP were measured. BOW was 9.468㎛. WARP was 18.416㎛.

그리고, 이 SiC 기판(10)을 소정의 반송 경로를 반송하였다. 반송 경로의 높이는 2㎜로 하였다. 또한 반송 경로의 로봇 핸드 두께는 1.5㎜, 스트로크 폭은 50㎛, 반송되는 웨이퍼의 두께의 상한은 375㎛로 하였다. 이 조건에서, 실시예 1의 SiC 기판(10)을 복수 반송했을 때에, 실시예 1의 SiC 기판(10)의 반송 에러율은 0％였다.Then, this SiC substrate 10 was transported along a predetermined transport path. The height of the conveyance path was 2 mm. In addition, the thickness of the robot hand in the transport path was set to 1.5 mm, the stroke width was set to 50 ㎛, and the upper limit of the thickness of the transported wafer was set to 375 ㎛. Under these conditions, when multiple SiC substrates 10 of Example 1 were transported, the transport error rate of the SiC substrates 10 of Example 1 was 0%.

(실시예 2)(Example 2)

실시예 2는, SiC 잉곳(35)을 제작의 성장 조건은 동일한 조건이지만, 잘라낸 SiC 기판(10)의 두께가 실시예 1과 다르다. 실시예 2에 있어서의 SiC 기판(10)을 제작 시에도, 결정 성장면의 중심부의 온도보다 외주부의 온도를 낮게 하고, xy면 내의 중앙과 외주의 성장 속도차가 0.001㎜/h 이상, 0.05㎜/h 이하로 되도록 하고, 도가니(31)의 가열 중심의 z 방향의 위치와 결정 성장면의 z 방향의 위치가 0.5㎜/h로 이격되도록 제어하였다.In Example 2, the growth conditions for producing the SiC ingot 35 were the same, but the thickness of the cut SiC substrate 10 was different from Example 1. Even when manufacturing the SiC substrate 10 in Example 2, the temperature of the outer periphery was lower than the temperature of the central portion of the crystal growth surface, and the growth rate difference between the center and the outer periphery in the xy plane was 0.001 mm/h or more and 0.05 mm/h. h or less, and the z-direction position of the heating center of the crucible 31 and the z-direction position of the crystal growth surface were controlled to be spaced apart at 0.5 mm/h.

또한 실시예 1과 마찬가지로, 실시예 2의 SiC 기판(10)을 내주 지지면(1)에서 지지하고, BOW와 WARP를 측정하였다. 내주 지지면(1)에서 지지한 경우의 BOW는 35.744㎛이고, WARP는 51.174㎛였다. 그리고, 실시예 1과 마찬가지의 조건에서, 실시예 2의 SiC 기판(10)을 반송했을 때의 반송 에러율은 20％였다.Also, like Example 1, the SiC substrate 10 of Example 2 was supported on the inner peripheral support surface 1, and BOW and WARP were measured. When supported on the inner support surface (1), BOW was 35.744 ㎛ and WARP was 51.174 ㎛. And, when the SiC substrate 10 of Example 2 was transported under the same conditions as Example 1, the transport error rate was 20%.

(비교예 1, 비교예 2)(Comparative Example 1, Comparative Example 2)

비교예 1 및 비교예 2는 SiC 잉곳(35)을 제작의 성장 조건을 변경한 점이 실시예 1과 다르다. 비교예 1 및 비교예 2에서는, 결정 성장 시의 온도 조건을 특별히 제어하지 않았다.Comparative Examples 1 and 2 are different from Example 1 in that the growth conditions for producing the SiC ingot 35 were changed. In Comparative Examples 1 and 2, the temperature conditions during crystal growth were not particularly controlled.

또한 실시예 1과 마찬가지로, 비교예 1 및 비교예 2의 SiC 기판(10)을 내주 지지면(1)에서 지지한 경우의 BOW와 WARP를 측정하였다.Also, like Example 1, BOW and WARP were measured when the SiC substrates 10 of Comparative Examples 1 and 2 were supported on the inner peripheral support surface 1.

비교예 1의 SiC 기판(10)을 내주 지지면(1)에서 지지한 경우의 BOW는 74.027㎛이고, WARP는 103.705㎛였다. 그리고, 실시예 1과 마찬가지의 조건에서, 비교예 1의 SiC 기판(10)을 반송했을 때의 반송 에러율은 100％였다.When the SiC substrate 10 of Comparative Example 1 was supported on the inner peripheral support surface 1, BOW was 74.027 μm and WARP was 103.705 μm. And, when the SiC substrate 10 of Comparative Example 1 was transported under the same conditions as Example 1, the transport error rate was 100%.

비교예 2의 SiC 기판(10)을 내주 지지면(1)에서 지지한 경우의 BOW는 -30.164㎛이고, WARP는 282.608㎛였다. 그리고, 실시예 1과 마찬가지의 조건에서, 비교예 2의 SiC 기판(10)을 반송했을 때의 반송 에러율은 100％였다.When the SiC substrate 10 of Comparative Example 2 was supported on the inner peripheral support surface 1, the BOW was -30.164 μm and the WARP was 282.608 μm. And, when the SiC substrate 10 of Comparative Example 2 was transported under the same conditions as Example 1, the transport error rate was 100%.

실시예 1, 2 및 비교예 1, 2의 결과를 이하의 표 1에 정리하였다.The results of Examples 1 and 2 and Comparative Examples 1 and 2 are summarized in Table 1 below.

제조 시의 온도를 정밀하게 제어한 실시예 1 및 2는 내주 지지의 경우에도 BOW 및 WARP가 작았다. 또한 BOW 및 WARP가 작은 실시예 1 및 2의 SiC 기판은, 비교예 1 및 2의 SiC 기판과 비교해서 반송 에러율이 낮았다. 또한 실시예 1의 BOW와 WARP의 각각은, 실시예 2의 BOW와 WARP의 각각보다 작았다. 실시예 1은, 실시예 2보다 SiC 기판(10)의 판 두께가 두껍다. 판 두께를 두껍게 함으로써, BOW 및 WARP를 작게 할 수 있다.In Examples 1 and 2, where the temperature during manufacturing was precisely controlled, BOW and WARP were small even in the case of inner circumferential support. In addition, the SiC substrates of Examples 1 and 2, which had small BOW and WARP, had a low conveyance error rate compared to the SiC substrates of Comparative Examples 1 and 2. Additionally, each of the BOW and WARP of Example 1 was smaller than each of the BOW and WARP of Example 2. In Example 1, the thickness of the SiC substrate 10 is thicker than in Example 2. By increasing the plate thickness, BOW and WARP can be reduced.

1: 내주 지지면
2: 외주 지지면
10: SiC 기판
10a: 상면
10b: 하면
11: SiC 에피택셜층
20: SiC 에피택셜 웨이퍼
30: 제조 장치
31: 도가니
32: 받침대
33: 종결정
34: 원료 분말
35: SiC 잉곳
36: 코일
C: 중심
F: 평탄면
hp: 최고점
lp: 최저점
p1: 제1 점
p2: 제2 점
S1: 제1 면
S2: 제2 면
S3: 제3 면
Sr1: 제1 기준면
Sr2: 제2 기준면1: Inner support surface
2: Outer support surface
10: SiC substrate
10a: top surface
10b: If
11: SiC epitaxial layer
20: SiC epitaxial wafer
30: manufacturing device
31: Crucible
32: stand
33: seed crystal
34: Raw powder
35: SiC ingot
36: coil
C: center
F: flat surface
hp: highest point
lp: lowest point
p1: first point
p2: second point
S1: Side 1
S2: Side 2
S3: side 3
Sr1: first reference plane
Sr2: second reference plane

Claims

When the inner circumference is supported on an inner circumferential support surface at a position overlapping a circumference of a radius of 17.5 mm from the center, the surface connecting the first point that overlaps the inner circumferential support surface when viewed from the thickness direction of the upper surface is set as the first reference surface, and the first reference surface is 1 When the upper direction is positive than the reference plane, the BOW with respect to the first reference plane is less than 40㎛,
A SiC substrate having a diameter of 195 mm or more and containing a single crystal.

According to paragraph 1,
A SiC substrate whose BOW with respect to the first reference surface when supported on the inner peripheral support surface is 20 μm or less.

According to paragraph 1,
A SiC substrate whose BOW with respect to the first reference surface when supported on the inner peripheral support surface is 10 μm or less.

According to paragraph 1,
A SiC substrate having WARP of 60 μm or less when supported on the inner peripheral support surface.

According to paragraph 1,
A SiC substrate having WARP of 30 μm or less when supported on the inner peripheral support surface.

According to paragraph 1,
A SiC substrate having WARP of 20 μm or less when supported on the inner peripheral support surface.

According to paragraph 3,
A SiC substrate having WARP of 20 μm or less when supported on the inner peripheral support surface.

According to any one of claims 1 to 7,
When the outer circumference is supported on the outer circumferential support surface at a position that overlaps the inner circumference by 7.5 mm from the outermost circumference,
The surface connecting the second point that overlaps the outer support surface when viewed from the thickness direction of the upper surface is set as the second reference surface, and when the upper part of the second reference surface is taken as positive, the BOW for the second reference surface is -40㎛. Larger, SiC substrate.

According to clause 8,
A SiC substrate whose BOW with respect to the second reference surface is 0 or less when peripherally supported on the outer peripheral support surface.

According to clause 9,
A SiC substrate whose BOW with respect to the second reference surface is -20 μm or more and -5 μm or less when peripherally supported on the outer peripheral support surface.

According to any one of claims 1 to 7,
A SiC substrate with a WARP of less than 60 ㎛ when supported on an outer support surface located at a position overlapping with the inner circumference of 7.5 mm from the outermost circumference.

A SiC epitaxial wafer comprising the SiC substrate according to any one of claims 1 to 7 and a SiC epitaxial layer laminated on one side of the SiC substrate.

A SiC epitaxial wafer comprising the SiC substrate according to claim 8 and a SiC epitaxial layer laminated on one side of the SiC substrate.

A SiC epitaxial wafer comprising the SiC substrate according to claim 9 and a SiC epitaxial layer laminated on one side of the SiC substrate.

A SiC epitaxial wafer comprising the SiC substrate according to claim 10 and a SiC epitaxial layer laminated on one side of the SiC substrate.

A SiC epitaxial wafer comprising the SiC substrate according to claim 11 and a SiC epitaxial layer laminated on one side of the SiC substrate.