KR20230168648A - 표시 패널 및 이를 구비한 전자 기기 - Google Patents

표시 패널 및 이를 구비한 전자 기기 Download PDF

Info

Publication number
KR20230168648A
KR20230168648A KR1020220069106A KR20220069106A KR20230168648A KR 20230168648 A KR20230168648 A KR 20230168648A KR 1020220069106 A KR1020220069106 A KR 1020220069106A KR 20220069106 A KR20220069106 A KR 20220069106A KR 20230168648 A KR20230168648 A KR 20230168648A
Authority
KR
South Korea
Prior art keywords
display area
subpixel
light emitting
electrically connected
circuits
Prior art date
Application number
KR1020220069106A
Other languages
English (en)
Inventor
노태형
박형준
안준용
엄누리
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220069106A priority Critical patent/KR20230168648A/ko
Priority to US18/319,324 priority patent/US20230395770A1/en
Priority to CN202310666436.3A priority patent/CN117202701A/zh
Publication of KR20230168648A publication Critical patent/KR20230168648A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0266—Details of the structure or mounting of specific components for a display module assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0264—Details of the structure or mounting of specific components for a camera module assembly
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2250/00—Details of telephonic subscriber devices
    • H04M2250/12—Details of telephonic subscriber devices including a sensor for measuring a physical value, e.g. temperature or motion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는, 제1 내지 제3 표시영역에 배치된 복수의 발광다이오드들; 제1 표시영역에 배치된 제1 발광다이오드들과 각각 전기적으로 연결되며 제1 표시영역에 배치된 복수의 제1 부화소회로들; 및 제3 표시영역에 배치된 부화소회로들을 포함하는 표시 패널로서, 제1 방향을 따라 (k)번째 행(k는 자연수)에 배열된 제1 부화소회로들은 제1 게이트선에 연결되고, 상기 제1 방향을 따라 (k+1)번째 행에 배열된 제1 부화소회로들은 제2 게이트선에 연결되며, 상기 제1 방향을 따라 (k+2)번째 행에 배열된 제1 부화소회로들은 제3 게이트선에 연결되되, 상기 제1 게이트선 및 상기 제3 게이트선은, 상기 제3 표시영역에서 상기 제1 방향과 교차하는 제2 방향을 따라 인접한 두 개의 부화소회로들 각각에 전기적으로 연결되고, 상기 제2 게이트선은, 상기 제3 표시영역에 배치된 상기 부화소회로들과 전기적으로 연결되지 않으며 상기 제2 표시영역의 외측에서 상기 제2 표시영역을 우회(bypass)하는, 표시 패널을 개시한다.

Description

표시 패널 및 이를 구비한 전자 기기{Display panel and electric apparatus}
본 발명은 표시 패널 및 이를 구비한 전지 기기에 관한 구조를 제공한다.
표시 패널은 데이터를 시각적으로 표시하는 장치이다. 근래에 표시 패널의 용도가 다양해지고 있다. 표시 패널의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시영역이 차지하는 면적을 확대하면서 동시에 다양한 기능을 추가하기 위한 방안으로서, 표시영역 내측에 이미지 디스플레이 이외의 기능을 부가하기 위한 표시 패널의 연구가 계속되고 있다.
본 발명의 실시예들은, 표시영역 내에 투과영역을 구비한 표시 패널 및 이를 포함하는 전자 기기에 관한 구조를 제공한다.
본 발명의 일 실시예에 따르면, 제1 표시영역, 상기 제1 표시영역 내측에 위치하며 투과영역을 포함하는 제2 표시영역, 및 상기 제1 표시영역과 상기 제2 표시영역 사이의 제3 표시영역에 배치된, 복수의 발광다이오드들; 상기 복수의 발광다이오드들 중에서 상기 제1 표시영역에 배치된 제1 발광다이오드들과 각각 전기적으로 연결되며, 상기 제1 표시영역에 배치된, 복수의 제1 부화소회로들; 및 상기 제3 표시영역에 배치된 부화소회로들, 상기 부화소회로들은, 상기 복수의 발광다이오드들 중 상기 제2 표시영역에 배치된 복수의 제2 발광다이오드들과 전기적으로 연결되는 복수의 제2 부화소회로들; 및 상기 복수의 발광다이오드들 중 상기 제3 표시영역에 배치된 복수의제3 발광다이오드들과 전기적으로 연결되는 복수의 제3 부화소회로들을 포함함;을 포함하고, 제1 방향을 따라 (k)번째 행(k는 자연수)에 배열된 제1 부화소회로들은 제1 게이트선에 연결되고, 상기 제1 방향을 따라 (k+1)번째 행에 배열된 제1 부화소회로들은 제2 게이트선에 연결되며, 상기 제1 방향을 따라 (k+2)번째 행에 배열된 제1 부화소회로들은 제3 게이트선에 연결되되, 상기 제1 게이트선 및 상기 제3 게이트선은, 상기 제3 표시영역에서 상기 제1 방향과 교차하는 제2 방향을 따라 인접한 두 개의 부화소회로들 각각에 전기적으로 연결되고, 상기 제2 게이트선은, 상기 제3 표시영역에 배치된 상기 부화소회로들과 전기적으로 연결되지 않으며 상기 제2 표시영역의 외측에서 상기 제2 표시영역을 우회(bypass)하는, 표시 패널을 개시한다.
본 발명의 다른 실시예에 따르면, 전술한 표시 패널 및 표시 패널 아래에 배치된 컴포넌트를 포함할 수 있다. 컴포넌트는 센서 또는 카메라를 포함할 수 있다.
상기 제3 표시영역에서 상기 제2 방향을 따라 인접한 상기 두 개의 부화소회로들은 갭을 사이에 두고 서로 이격되고, 상기 제2 게이트선의 우회 부분은, 상기 제3 표시영역에서 상기 갭에 해당하는 영역을 지날 수 있다.
상기 제2 게이트선은, 상기 (k+1)번째 행에 배열된 상기 제1 부화소회로들과 중첩되는 제1 부분 및 상기 제2 표시영역의 외측에서 상기 제2 표시영역을 우회(bypass)하는 우회 부분을 포함하고, 상기 제2 게이트선의 상기 제1 부분은, 상기 우회 부분과 상기 제1 부분 사이에 개재되는 적어도 하나의 절연층에 정의된 콘택홀을 통해 서로 접속할 수 있다.
상기 제2 게이트선의 상기 우회 부분은, 상기 제3 표시영역에서 상기 제2 방향을 따라 인접한 상기 두 개의 부화소회로들 중 어느 하나와 중첩할 수 있다.
상기 제2 게이트선의 상기 우회 부분은, 상기 제1 표시영역에서 다른 행에 배열된 제1 부화소회로과 중첩할 수 있다.
복수의 제1 부화소회로들 중 적어도 어느 하나의 제1 부화소회로와 전기적으로 연결된 데이터선은, 상기 제3 표시영역에서 상기 제2 방향을 따라 인접한 상기 두 개의 부화소회로들과 전기적으로 연결되되, 상기 제2 표시영역을 부분적으로 둘러싸도록 절곡될 수 있다.
상기 복수의 제2 부화소회로들 각각은, 동일한 색의 빛을 방출하는 두 개의 제2 발광다이오드들에 전기적으로 연결될 수 있다.
상기 복수의 제3 부화소회로들 각각은, 동일한 색의 빛을 방출하는 두 개의 제3 발광다이오드들에 전기적으로 연결될 수 있다.
상기 복수의 제1 부화소회로들 각각은, 나의 제1발광다이오드에 전기적으로 연결될 수 있다.
상기 제1 표시영역, 상기 제2 표시영역, 및 상기 제3 표시영역은 상기 표시패널의 이미지면에 해당하며, 상기 제2 표시영역의 중심은 평면상에서 상기 제2 방향을 따라 상기 이미지면의 중심을 지나는 가상의 선으로부터 떨어져 있을 수 있다.
본 발명의 일 실시예에 따르면, 투과영역을 포함하는 제2 표시영역의 투과율을 충분히 확보할 수 있으며, 표시영역에서 제2 표시영역의 위치에 구애 받지 않고 화질을 균일하게 유지할 수 있는 것과 같이 품질이 우수한 표시 패널 및 이를 구비한 전자 기기를 제공할 수 있다. 이러한 효과는 예시적인 것으로, 전술한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 전자 기기를 개략적으로 나타낸 사시도이다.
도 2는 본 발명의 일 실시예에 따른 전자 기기를 개략적으로 도시하는 단면도이다.
도 3은 본 발명의 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널의 발광다이오드에 전기적으로 연결된 부화소회로를 개략적으로 나타낸 등가회로도이다.
도 5는 본 발명의 일 실시예에 다른 표시 패널의 제1 발광다이오드 및 제1 부화소회로의 전기적 연결을 나타낸 단면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 제2 발광다이오드 및 제2 부화소회로의 전기적 연결을 나타낸 단면도이다.
도 7은 본 발명의 일 실시예에 따른 표시 패널의 표시 영역에 배치된 부화소들을 나타낸 평면도이다.
도 8은 본 발명의 일 실시예에 따른 표시 패널의 일부를 나타낸 평면도이다.
도 9a 및 도 9b는 각각 본 발명의 일 실시예에 따른 표시 패널의 일부로서, 도 8의 VIII부분을 나타낸 평면도이다.
도 10a 및 도 10b은 각각 본 발명의 일 실시예에 따른 표시 패널의 제2 발광다이오드 및 제2 부화소회로가 연결선을 통해 전기적으로 연결된 것을 나타낸 단면도이다.
도 11은 본 발명의 일 실시예에 따른 표시 패널의 일부로서, 도 8의 VIII부분에 해당하는 부화소회로들에 연결된 데이터선들을 나타낸 평면도이다.
도 12는 본 발명의 일 실시예에 따른 표시 패널의 일부로서, 도 8의 VIII부분에 해당하는 부화소회로들에 연결된 게이트선들을 나타낸 평면도이다.
도 13은 본 발명의 일 실시예에 따른 게이트선들을 나타낸 평면도로서 제1 표시영역에서 (k)번째, (k+1)번째, 및 (k+2)번째 행에 배열된 게이트선들을 나타낸다.
도 14는 본 발명의 다른 실시예에 따른 게이트선들을 나타낸 평면도로서, 제1 표시영역에서 (k)번째, (k+1)번째, 및 (k+2)번째 행에 배열된 게이트선들을 나타낸다.
도 15는 본 발명의 다른 실시예에 따른 표시 패널의 일부를 나타낸 평면도이다.
도 16은 본 발명의 다른 실시예에 따른 게이트선들을 나타낸 평면도로서, 제1 표시영역에서 (k)번째, (k+1)번째, 및 (k+2)번째 행에 배열된 게이트선들을 나타낸다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 또는 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 전자 기기를 개략적으로 도시하는 사시도이다.
도 1을 참조하면, 전자 기기(1)는 표시영역(DA) 및 표시영역(DA)의 외측에 위치한 주변영역(PA)을 포함할 수 있다. 표시영역(DA)은 부화소들을 통해 이미지를 표시할 수 있다. 주변영역(PA)은 표시영역(DA)의 외측에 배치되며 이미지를 디스플레이하지 않는 비표시영역으로, 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 주변영역(PA)에는 표시영역(DA)에 전기적 신호나 전원을 제공하기 위한 드라이버 등이 배치될 수 있다. 주변영역(PA)에는 전자소자나 인쇄회로기판 등이 전기적으로 연결될 수 있는 영역인 패드가 배치될 수 있다.
이하에서는 설명의 편의를 위해 전자 기기(1)가 스마트 폰인 경우에 대해 설명하지만, 본 발명의 전자 기기(1)는 이에 제한되지 않는다. 전자 기기(1)는 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품에 적용될 수 있다. 또한, 일 실시예에 따른 전자 기기(1)는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)에 적용될 수 있다. 또한, 일 실시예에 따른 전자 기기(1)는 자동차의 계기판, 및 자동차의 센터페시아(center fascia) 또는 대쉬보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 자동차의 뒷좌석용 엔터테인먼트로, 앞좌석의 배면에 배치되는 표시 화면에 적용될 수 있다.
표시영역(DA)은 제1 표시영역(DA1), 제2 표시영역(DA2), 및 제3 표시영역(DA3)을 포함할 수 있다. 표시영역(DA)은 이차원적으로 배열된 부화소들을 이용하여 이미지를 디스플레이 할 수 있다. 부화소들은 제1 표시영역(DA1)에 배열된 제1 부화소(P1)들, 제2 표시영역(DA2)에 배열된 제2 부화소(P2)들, 및 제3 표시영역(DA3)에 배열된 제3 부화소(P3)들을 포함할 수 있다.
제1 표시영역(DA1)은 표시영역(DA)의 대부분의 면적을 차지할 수 있다. 대부분의 면적을 차지한다고 함은, 제1 표시영역(DA1)의 면적이 표시영역(DA)의 면적의 약 50% 이상인 것을 나타낼 수 있다. 제2 표시영역(DA2)은 표시영역(DA)의 내측에 배치될 수 있다. 예컨대, 제2 표시영역(DA2)은 제1 표시영역(DA1)에 의해 전체적으로 둘러싸일 수 있다. 제3 표시영역(DA3)은 제1 표시영역(DA1)과 제2 표시영역(DA2) 사이에 배치될 수 있다. 제3 표시영역(DA3)은 제2 표시영역(DA2)을 전체적으로 둘러쌀 수 있으며, 제1 표시영역(DA1)에 의해 전체적으로 둘러싸일 수 있다.
제2 표시영역(DA2)과 제3 표시영역(DA3)은 각각 제1 표시영역(DA1) 보다 작은 면적을 가질 수 있다. 일 실시예로 도 1은 제2 표시영역(DA2)과 제3 표시영역(DA3)이 각각 원형의 형상을 가지는 것을 도시하나. 다른 실시예로서 제2 표시영역(DA2)과 제3 표시영역(DA3)은 각각 대략 사각형과 같은 다각형의 형상을 가질 수 있다.
도 1은 전자 기기(1)의 상면에 대략 수직인 방향에서 보았을 시 대략 사각형 형상을 갖는 표시영역(DA)의 상측(+y방향)의 좌측에 제2 표시영역(DA2)과 제3 표시영역(DA3)이 배치된 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 제2 표시영역(DA2) 및 제3 표시영역(DA3)은 예컨대 표시영역(DA)의 우상측 또는 상측 중앙에 배치될 수 있다.
제2 표시영역(DA2)은 제2 부화소(P2)를 통해 이미지를 구현할 수 있으며, 제2 부화소(P2)들 사이의 영역을 통해 빛 또는 음향을 투과할 수 있다. 이하, 빛 또는 음향이 투과할 수 있는 영역을 투과영역(TA)이라 한다. 바꾸어 말하면, 제2 표시영역(DA2)은 제2 부화소(P2)들 사이의 투과영역(TA)을 포함할 수 있다.
도 2는 본 발명의 일 실시예에 따른 전자 기기를 개략적으로 도시하는 단면도이다.
도 2를 참조하면, 전자 기기(1)는 표시 패널(10) 및 표시 패널(10)에 중첩하게 배치된 컴포넌트(20)를 포함할 수 있다. 컴포넌트(20)는 제2 표시영역(DA2)에 배치될 수 있다.
컴포넌트(20)는 빛 또는 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 근접센서와 같이 거리를 측정하는 센서, 사용자의 신체의 일부(예, 지문, 홍채, 얼굴 등)을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 화상을 촬상하는 이미지 센서(예, 카메라) 등일 수 있다. 빛을 이용하는 전자요소는, 가시광, 적외선광, 자외선광 등 다양한 파장 대역의 빛을 이용할 수 있다. 음향을 이용하는 전자요소는, 초음파 또는 다른 주파수 대역의 음향을 이용할 수 있다.
제2 표시영역(DA2)은 컴포넌트(20)로부터 외부로 출력되거나 외부로부터 컴포넌트(20)를 향해 진행하는 빛 및/또는 음향 등이 투과할 수 있는 투과영역(TA)을 포함할 수 있다. 일 실시예로, 투과영역(TA)은 광이 투과할 수 있는 영역으로, 제2 부화소(P2)들 사이의 영역에 해당할 수 있다. 본 발명의 일 실시예에 따른 전자 기기(1)의 경우, 투과영역(TA)을 포함하는 제2 표시영역(DA2)을 통해 광을 투과시킬 때, 광 투과율은 약 10% 이상, 보다 바람직하게 25% 이상이거나, 40% 이상이거나 50% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다.
앞서 도 1을 참조하여 설명한 제1 부화소(P1), 제2 부화소(P2) 및 제3 부화소(P3) 각각은 발광다이오드를 이용하여 빛을 방출할 수 있으며, 각 발광다이오드는 표시 패널(10)의 표시영역(DA)에 배치될 수 있다. 이와 관련하여 본 명세서에서는, 제1 표시영역(DA1)의 제1 부화소(P1)에 해당하는 발광다이오드를 제1 발광다이오드(ED1)라 하고, 제2 표시영역(DA2)의 제2 부화소(P2)에 해당하는 발광다이오드를 제2 발광다이오드(ED2)라 하며, 제3 표시영역(DA3)의 제3 부화소(P3)에 해당하는 발광다이오드를 제3 발광다이오드(ED3)라 한다. 제1 내지 제3 발광다이오드(ED1, ED2, ED3)은 기판(100) 상에 배치될 수 있다.
기판(100)은 글래스재 또는 고분자 수지와 같은 절연 물질을 포함할 수 있으며, 기판(100)의 배면에는 보호필름(PB)이 배치될 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다. 보호필름(PB)은 투과영역(TA)의 투과율 향상을 위하여 제2 표시영역(DA2)에 위치하는 개구(PB-OP)를 포함할 수 있다.
제1 발광다이오드(ED1)는 제1 표시영역(DA1)에 배치되며, 제1 표시영역(DA1)에 배치된 제1 부화소회로(PC1)에 전기적으로 연결된다. 제1 부화소회로(PC1)는 트랜지스터들 및 트랜지스터들에 전기적으로 연결된 스토리지 커패시터를 포함할 수 있다.
제2 발광다이오드(ED2)는 제2 표시영역(DA2)에 배치된다. 제2 발광다이오드(ED2)는 제2 부화소회로(PC2)에 전기적으로 연결되며, 제2 표시영역(DA2)에 구비된 투과영역(TA)의 투과율 및 투과면적을 향상시키기 위하여 제2 부화소회로(PC2)는 제2 표시영역(DA2)에 배치되지 않는다. 제2 부화소회로(PC2)는 제3 표시영역(DA3)에 배치되며, 제2 발광다이오드(ED2)는 도전버스선(CBL)을 통해 제2 부화소회로(PC2)와 전기적으로 연결될 수 있다.
도전버스선(CBL)은 제3 표시영역(DA3)의 제2 부화소회로(PC2)와 제2 표시영역(DA2)의 제2 발광다이오드(ED2)를 전기적으로 연결할 수 있다. 도전버스선(CBL)은 예컨대, 투광성의 도전 물질, 예컨대 투명도전성산화물(TCO)을 포함할 수 있다.
제3 발광다이오드(ED3)는 제3 표시영역(DA3)에 배치되며, 제3 표시영역(DA3)에 배치된 제3 부화소회로(PC3)에 전기적으로 연결된다. 제3 부화소회로(PC3)는 트랜지스터들 및 트랜지스터들에 전기적으로 연결된 스토리지 커패시터를 포함할 수 있다.
제1 내지 제3 발광다이오드(ED1, ED2, ED3)는 소정의 색상의 빛을 방출하는 발광요소로서, 유기발광다이오드(Organic Light Emitting Diode)를 포함할 수 있다. 다른 실시예로, 제1 내지 제3 발광다이오드(ED1, ED2, ED3)는 무기 발광 다이오드를 포함하거나, 양자점을 포함하는 발광 다이오드일 수 있다.
제1 내지 제3 발광다이오드(ED1, ED2, ED3)는 봉지층(300)으로 커버될 수 있다. 봉지층(300)은 무기절연물을 포함하는 무기봉지층 및 유기절연물을 포함하는 유기봉지층을 포함하는 박막 봉지층일 수 있다. 일 실시예로, 봉지층(300)은 제1 및 제2 무기봉지층 및 이들 사이의 유기봉지층을 포함할 수 있다.
다른 실시예로, 봉지층(300)은 글래스재와 같은 봉지 기판일 수 있다. 기판(100)과 봉지 기판 사이에는 프릿 등을 포함하는 실런트가 배치될 수 있다. 실런트는 주변영역(PA)에 위치하되 표시영역(DA)의 외측에지를 둘러싸도록 연장되어, 측면을 통해 수분이 제1 내지 제3 발광다이오드(ED1, ED2, ED3)를 향해 침투하는 것을 방지할 수 있다. .
입력감지층(400)은 봉지층(300) 상에 형성될 수 있다. 입력감지층(400)은 외부의 입력, 예컨대 손가락 또는 스타일러스펜와 같은 물체의 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 입력감지층(400)은 터치전극 및 터치전극과 연결된 트레이스 선들을 포함할 수 있다. 입력감지층(400)은 뮤추얼 캡 방식 또는 셀프 캡 방식으로 외부 입력을 감지할 수 있다.
광학 기능층(500)은 반사 방지층을 포함할 수 있다. 반사 방지층은 커버 윈도우(600)를 통해 외부에서 표시 패널(10)을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 반사 방지층은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 광학 기능층(500)이 편광자를 포함하는 경우, 광학 기능층(500)은 제2 표시영역(DA2)에 위치하는 개구(510)를 포함할 수 있으며 따라서 투과영역(TA)의 투과율을 향상시킬 수 있다.
다른 실시예로, 반사 방지층은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 제1 내지 제3 발광다이오드(ED1, ED2, ED3) 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 광학 기능층(500)이 블랙매트릭스와 컬러필터들을 포함하는 경우, 투과영역(TA)에 대응하는 위치에는 광투광성 물질이 배치될 수 있다.
또 다른 실시예로, 반사 방지층은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 있다. 제1 반사층 및 제2 반사층에서 각각 반사된 제1 반사광과 제2 반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.
커버 윈도우(600)는 광학 기능층(500) 상에 배치될 수 있다. 커버 윈도우(600)는 광학 기능층(500)과의 사이에 개재된 투명 광학 투명 점착제와 같은 점착층을 통해 결합될 수 있다. 커버 윈도우(600)는 글래스재 또는 플라스틱재를 포함할 수 있다. 플라스틱재는 폴리에테르술폰, 폴리아크릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이드, 폴리페닐렌 설파이드, 폴리아릴레이트, 폴리이미드, 폴리카보네이트 또는 셀룰로오스 아세테이트 프로피오네이트 등을 포함할 수 있다.
커버 윈도우(600)는 가요성을 갖는 커버 윈도우를 포함할 수 있다. 예컨대, 커버 윈도우(600)는 폴리이미드 커버 윈도우, 또는 초박형 글래스(ultra-thin glass) 커버 윈도우를 포함할 수 있다.
도 3은 본 발명의 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 3을 참조하면, 표시 패널(10)은 표시영역(DA) 및 주변영역(PA)을 포함할 수 있다. 표시영역(DA)은 제1 내지 제3 표시영역(DA1, DA2, DA3)을 포함할 수 있다. 표시영역(DA), 예컨대 제1 내지 제3 표시영역(DA1, DA2, DA3)은 표시 패널(10)의 이미지면에 해당할 수 있다. 제2 및 제3 표시영역(DA3, DA3)은 표시영역(DA)의 중심 및/또는 이미지면의 중심을 지나는 가상의 선(IML)으로부터 이격될 수 있다. 예컨대, 제2 표시영역(DA2)의 중심 및 제3 표시영역(DA3)의 중심은 도 3에 도시된 바와 같이 표시영역(DA)의 중심 및/또는 이미지면의 중심을 지나는 가상의 선(IML)으로부터 떨어져 있을 수 있다.
제1 내지 제3 표시영역(DA1, DA2, DA3)에는 발광다이오드들이 배치되는데, 발광다이오드들에 각각 전기적으로 연결되는 부화소회로들은 제1 표시영역(DA1) 및 제3 표시영역(DA3)에는 배치되나, 제2 표시영역(DA2)에는 배치되지 않는다. 예컨대, 제1 표시영역(DA1)에 배치된 제1 발광다이오드(ED1)들에 전기적으로 연결된 제1 부화소회로(PC1)들은 제1 표시영역(DA1)에 배치되고, 제2 표시영역(DA2) 및 제3 표시영역(DA3)에 배치된 제 2 및 제3 발광다이오드(ED2, ED3)들과 전기적으로 연결된 제2 및 제3 부화소회로(PC2, PC3)들은 제3 표시영역(DA3)에 배치될 수 있다. 바꾸어 말하면, 제3 표시영역(DA3)에 배치된 부화소회로들 중에서 일부(예컨대, 제2 부화소회로, PC2)는 제2 표시영역(DA2)에 배치된 제2 발광다이오드(ED2)들에 전기적으로 연결되고, 제3 표시영역(DA3)에 배치된 부화소회로들 중에서 다른 일부(예컨대, 제3 부화소회로, PC3)는 제3 표시영역(DA3)에 배치된 제3 발광다이오드(ED3)들에 전기적으로 연결될 수 있다.
제1 발광다이오드(ED1)는 제1 표시영역(DA1)에 배치된다. 제1 발광다이오드(ED1)에서 방출되는 빛은 앞서 도 1을 참조하여 설명한 제1 부화소(P1, 도 1)의 빛에 해당하며, 제1 발광다이오드(ED1)의 위치가 제1 부화소(P1, 도 1)의 위치가 될 수 있다. 제1 발광다이오드(ED1)는 예컨대, 적색, 녹색, 또는 청색의 광을 방출할 수 있다. 제1 발광다이오드(ED1)를 구동하는 제1 부화소회로(PC1)는 제1 표시영역(DA1)에 배치되며, 제1 발광다이오드(ED1)와 전기적으로 연결될 수 있다.
제1 부화소회로(PC1)는 제1 방향(예, x방향)을 따라 연장된 스캔선(SL) 및 제2 방향(예, y방향)을 따라 연장된 데이터선(DL)에 전기적으로 연결된다. 주변영역(PA)에는 각 제1 부화소회로(PC1)에 신호를 제공하기 위한 제1 구동회로(SDRV1) 및 제2 구동회로(SDRV2)가 배치될 수 있다.
제1 구동회로(SDRV1)는 스캔선(SL)을 통해 제1 부화소회로(PC1)들 각각에 스캔 신호를 인가할 수 있다. 제2 구동회로(SDRV2)는 제1 표시영역(DA1)을 사이에 두고 중심으로 제1 구동회로(SDRV1)의 반대편에 위치할 수 있다. 제1 표시영역(DA1)의 제1 부화소회로(PC1)들 중 일부는 제1 구동회로(SDRV1)와 전기적으로 연결될 수 있고, 나머지는 제2 구동회로(SDRV2)에 전기적으로 연결될 수 있다.
패드(PAD)는 기판(100)의 일측에 배치될 수 있다. 패드(PAD)는 절연층에 의해 덮이지 않고 노출되어 회로 보드(30)와 연결될 수 있다. 회로 보드(30)에는 제어구동부(32)가 배치될 수 있다.
제어구동부(32)는 제1 구동회로(SDRV1)와 제2 구동회로(SDRV2)에 전달하는 제어 신호를 생성할 수 있다. 제어구동부(32)는 데이터구동회로를 포함할 수 있으며, 데이터구동회로는 데이터 신호를 생성할 수 있다. 생성된 데이터 신호는 표시 패널(10)의 주변영역(PA)에 배치된 팬아웃 배선(FW) 및 팬아웃 배선(FW)과 연결된 데이터선(DL)을 통해 제1 부화소회로(PC1)들에 전달될 수 있다. 다른 실시예로, 데이터구동회로는 기판(100)의 주변영역(PA)에 배치될 수 있다.
제2 발광다이오드(ED2)는 제2 표시영역(DA2)에 배치된다. 제2 발광다이오드(ED2)에서 방출되는 빛은 앞서 도 1을 참조하여 설명한 제2 부화소(P2, 도 1)의 빛에 해당하며, 제2 발광다이오드(ED2)의 위치가 제2 부화소(P2, 도 1)의 위치가 될 수 있다. 제2 발광다이오드(ED2)는 예컨대, 적색, 녹색, 또는 청색의 광을 방출할 수 있다.
투과영역(TA)은 제2 발광다이오드(ED2)들 사이에 위치할 수 있다. 일 실시예로, 제2 표시영역(DA2) 중 제2 발광다이오드(ED2)들이 배치되지 않은 영역이 투과영역(TA)에 해당할 수 있다. 투과영역(TA)의 면적을 증가시키고 투과율을 향상시키기 위하여, 제2 발광다이오드(ED2)를 구동하기 위한 제2 부화소회로(PC2)는 제2 표시영역(DA2) 외측인 제3 표시영역(DA3)에 배치될 수 있다. 제2 부화소회로(PC2)들 중 일부는 제2 표시영역(DA2)의 상측에 인접한 제3 표시영역(DA3)의 일부 영역에 배치될 수 있고, 제2 부화소회로(PC2)들 중 다른 일부는 제2 표시영역(DA2)의 하측에 인접한 제3 표시영역(DA3)의 일부 영역에 배치될 수 있다.
제3 표시영역(DA3)에 있는 제2 부화소회로(PC2)는 제2 표시영역(DA2)에 있는 제2 표시영역(DA2)과 도전버스선(CBL)에 의해 전기적으로 연결될 수 있다. 제2 발광다이오드(ED2) 제2 방향(예, y방향)을 따라 연장된 도전버스선(CBL)을 통해 제2 부화소회로(PC2)에 전기적으로 연결될 수 있다.
제3 발광다이오드(ED3)는 제3 표시영역(DA3)에 배치된다. 제3 발광다이오드(ED3)에서 방출된 빛은 앞서 도 1을 참조하여 설명한 제3 부화소(P3, 도 1)의 빛에 해당하고, 제3 발광다이오드(ED3)의 위치가 제3 부화소(P3, 도 1)의 위치가 될 수 있다. 제3 발광다이오드(ED3)는 예컨대, 적색, 녹색, 또는 청색의 광을 방출할 수 있다.
제3 발광다이오드(ED3)를 구동하기 위한 제3 부화소회로(PC3)는 제3 표시영역(DA3)에 배치된다. 제3 부화소회로(PC3)는 제3 발광다이오드(ED3)에 전기적으로 연결되며, 제3 발광다이오드(ED3)를 동작시킬 수 있다.
제2 부화소회로(PC2) 및 제3 부화소회로(PC3)는 제1 구동회로(SDRV1) 및/또는 제2 구동회로(SDRV2)에 전기적으로 연결될 수 있다. 적어도 어느 하나의 제2 부화소회로(PC2) 및/또는 적어도 어느 하나의 제3 부화소회로(PC3)는 적어도 어느 하나의 제1 부화소회로(PC1)와 스캔선을 공유할 수 있다. 적어도 어느 하나의 제2 부화소회로(PC2) 및/또는 적어도 어느 하나의 제3 부화소회로(PC3)는 적어도 어느 하나의 제1 부화소회로(PC1)와 데이터선을 공유할 수 있다.
주변영역(PA)에는 구동전압공급선(11) 및 공통전압공급선(13)이 배치될 수 있다. 구동전압공급선(11)은 부화소회로, 예컨대 제1 내지 제3 부화소회로(PC1, PC2, PC3) 각각에 구동전압을 인가할 수 있고, 공통전압공급선(13)은 발광다이오드, 예컨대 제1 내지 제3 발광다이오드(ED1, ED2, ED3)의 제2 전극(캐소드)에 공통전압을 인가할 수 있다.
구동전압공급선(11)은 패드(PAD)와 표시영역(DA)의 일측 사이에 배치될 수 있다. 공통전압공급선(13)은 일측이 개방된 루프형상을 가지며, 평면상에서 표시영역(DA)을 부분적으로 둘러쌀 수 있다. 구동전압공급선(11)은 표시영역(DA)을 지나는 구동전압선(PL)에 전기적으로 연결될 수 있다.
제1 내지 제3 발광다이오드(ED1, ED2, ED3), 제1 내지 제3 부화소회로(PC1, PC2, PC3), 패드(PAD), 제1 및 제2 구동회로(SDRV1, SDRV2), 구동전압공급선(11) 및 공통전압공급선(13)은 기판(100) 상에 배치된다. 도 3에 도시된 표시 패널(10)의 형상은 기판(100)의 형성과 실질적으로 동일할 수 있다. 따라서, 표시 패널(10)이 표시영역(DA) 및 주변영역(PA)을 포함한다고 함은, 기판(100)이 표시영역(DA) 및 주변영역(PA)을 포함하는 것을 나타낼 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 패널의 발광다이오드에 전기적으로 연결된 부화소회로를 개략적으로 나타낸 등가회로도이다. 도 4의 발광다이오드(ED)는 앞서 도 3을 참조하여 설명한 제1 내지 제3 발광다이오드(ED1, ED2, ED3)에 해당할 수 있으며, 도 4의 부화소회로(PC)는 앞서 도 3을 참조하여 설명한 제1 내지 제3 부화소회로(PC1, PC2, PC3)에 해당할 수 있다. 바꾸어 말하면, 제1 발광다이오드(ED1, 도 3) 및 제1 부화소회로(PC1)의 등가회로도, 제2 발광다이오드(ED2, 도 3) 및 제2 부화소회로(PC2)의 등가회로도, 그리고 제3 발광다이오드(ED3, 도 3) 및 제3 부화소회로(PC3)의 등가회로도는 서로 동일할 수 있다. 앞서 설명한 바와 같이, 발광다이오드(ED)의 유기발광다이오드이거나, 무기발광다이오드이거나, 양자점발광다이오드를 포함할 수 있다.
발광다이오드(ED)는 부화소회로(PC)에 전기적으로 연결될 수 있다. 도 4를 참조하면, 부화소회로(PC)는 제1 내지 제7 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(storage capacitor, Cst), 및 부스트 커패시터(boost capacitor, Cbt)를 포함할 수 있다. 일부 실시예로서, 부화소회로(PC)는 부스트 커패시터(Cbt)를 포함하지 않을 수 있으며, 이하에서는 설명의 편의를 위하여 부스트 커패시터(Cbt)를 포함하는 부화소회로(PC)로 설명한다.
제1 내지 제7 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 중 일부는 NMOS(n-channel MOSFET)이고, 나머지는 PMOS(p-channel MOSFET)일 수 있다. 예컨대, 도 4에 도시된 바와 같이 제3 및 제4 트랜지스터(T3, T4)는 NMOS(n-channel MOSFET)이고, 나머지는 PMOS(p-channel MOSFET)일 수 있다. 다른 실시예로, 제3, 제4, 및 제7 트랜지스터(T3, T4, T7)는 NMOS(n-channel MOSFET)이고, 나머지는 PMOS(p-channel MOSFET)일 수 있다. 또는, 제1 내지 제7 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 중 하나의 트랜지스터만 NMOS(n-channel MOSFET)이고, 나머지는 PMOS(p-channel MOSFET)일 수 있다.
제1 내지 제7 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(Cst), 및 부스트 커패시터(Cbt)는 신호선에 연결될 수 있다. 신호선은 스캔선(SL), 발광 제어선(EL), 및 데이터선(DL)을 포함할 수 있다. 스캔선(SL)은 제1 스캔신호(Sn)를 전달하는 제1 스캔선(SL1), 제2 스캔신호(Sn')를 전달하는 제2 스캔선(SL2), 이전 스캔신호(Sn-1)를 전달하는 이전 스캔선(SLp), 및 이후 스캔신호(Sn+1)를 전달하는 이후 스캔선(SLn)을 포함할 수 있다.
구동전압선(PL)은 제1 트랜지스터(T1)에 구동전압(ELVDD)을 전달하며, 제1 및 제2 초기화 전압선(145, 165)은 각각 제1 및 제2 초기화전압(Vint1, Vint2)을 전달할 수 있다.
제1 트랜지스터(T1)는 구동 트랜지스터일 수 있다. 제1 트랜지스터(T1)의 제1 게이트전극은 스토리지 커패시터(Cst)와 연결되어 있고, 제1 트랜지스터(T1)의 제1 전극은 제5 트랜지스터(T5)를 경유하여 구동전압선(PL)에 전기적으로 연결되며, 제1 트랜지스터(T1)의 제2 전극은 제6 트랜지스터(T6)를 경유하여 발광다이오드(ED)의 제1 전극(예, 애노드)과 전기적으로 연결될 수 있다. 제1 트랜지스터(T1)의 제1 전극 및 제2 전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)의 스위칭 동작에 따라 발광다이오드(ED)에 구동전류(Id)를 공급할 수 있다.
제2 트랜지스터(T2)는 스위칭 트랜지스터일 수 있다. 제2 트랜지스터(T2)의 제2 게이트전극은 제1 스캔선(SL1)에 연결되어 있고, 제2 트랜지스터(T2)의 제1 전극은 데이터선(DL)에 연결되어 있으며, 제2 트랜지스터(T2)의 제2 전극은 제1 트랜지스터(T1)의 구동 제1 전극에 연결되어 있으면서 제5 트랜지스터(T5)를 경유하여 구동전압선(PL)에 전기적으로 연결되어 있다. 제2 트랜지스터(T2)의 제1 전극 및 제2 전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다. 제2 트랜지스터(T2)는 제1 스캔선(SL1)을 통해 전달받은 제1 스캔신호(Sn)에 따라 턴-온되어 데이터선(DL)으로 전달된 데이터신호(Dm)를 제1 트랜지스터(T1)의 제1 전극으로 전달하는 스위칭 동작을 수행할 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 문턱 전압을 보상하는 보상 트랜지스터일 수 있다. 제3 트랜지스터(T3)의 제3 게이트전극은 제2 스캔선(SL2)에 연결되어 있다. 제3 트랜지스터(T3)의 제1 전극은 노드연결선(166)을 통하여 스토리지 커패시터(Cst)의 하부전극(CE1) 및 제1 트랜지스터(T1)의 제1 게이트전극에 연결되어 있다. 제3 트랜지스터(T3)의 제1 전극은 제4 트랜지스터(T4)에 연결될 수 있다. 제3 트랜지스터(T3)의 제2 전극은 제1 트랜지스터(T1)의 제2 전극에 연결되어 있으면서 제6 트랜지스터(T6)를 경유하여 발광다이오드(ED)의 제1 전극(예, 애노드)과 전기적으로 연결되어 있다. 제3 트랜지스터(T3)의 제1 전극 및 제2 전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다.
제3 트랜지스터(T3)는 제2 스캔선(SL2)을 통해 전달받은 제2 스캔신호(Sn')에 따라 턴-온되어 제1 트랜지스터(T1)의 제1 게이트전극과 제2 전극을 전기적으로 연결하여 제1 트랜지스터(T1)를 다이오드 연결시킨다.
제4 트랜지스터(T4)는 제1 트랜지스터(T1)의 제1 게이트전극을 초기화하는 제1 초기화 트랜지스터일 수 있다. 제4 트랜지스터(T4)의 제4 게이트전극은 이전 스캔선(SLp)에 연결되어 있다. 제4 트랜지스터(T4)의 제1 전극은 제1 초기화 전압선(145)에 연결되어 있다. 제4 트랜지스터(T4)의 제2 전극은 스토리지 커패시터(Cst)의 하부전극(CE1), 제3 트랜지스터(T3)의 제1 전극 및 제1 트랜지스터(T1)의 제1 게이트전극에 연결될 수 있다. 제4 트랜지스터(T4)의 제1 전극 및 제2 전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다. 제4 트랜지스터(T4)는 이전 스캔선(SLp)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 제1 초기화전압(Vint1)을 제1 트랜지스터(T1)의 제1 게이트전극에 전달하여 제1 트랜지스터(T1)의 제1 게이트전극의 전압을 초기화시키는 초기화동작을 수행할 수 있다.
제5 트랜지스터(T5)는 동작제어 트랜지스터일 수 있다. 제5 트랜지스터(T5)의 제5 게이트전극은 발광 제어선(EL)에 연결되어 있으며, 제5 트랜지스터(T5)의 제1 전극은 구동전압선(PL)과 연결되어 있고, 제5 트랜지스터(T5)의 제2 전극은 제1 트랜지스터(T1)의 구동 제1 전극 및 제2 트랜지스터(T2)의 제2 전극과 연결되어 있다. 제5 트랜지스터(T5)의 제1 전극 및 제2 전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다.
제6 트랜지스터(T6)는 발광제어 트랜지스터일 수 있다. 제6 트랜지스터(T6)의 제6 게이트전극은 발광 제어선(EL)에 연결되어 있고, 제6 트랜지스터(T6)의 제1 전극은 제1 트랜지스터(T1)의 제2 전극 및 제3 트랜지스터(T3)의 제2 전극에 연결되어 있으며, 제6 트랜지스터(T6)의 제2 전극은 제7 트랜지스터(T7)의 제2 전극 및 발광다이오드(ED)의 제1 전극(예, 애노드)에 전기적으로 연결되어 있다. 제6 트랜지스터(T6)의 제1 전극 및 제2 전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 발광 제어선(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 발광다이오드(ED)에 전달되어 발광다이오드(ED)에 구동전류(Id)가 흐르도록 할 수 있다.
제7 트랜지스터(T7)는 발광다이오드(ED)의 제1 전극(예, 애노드)을 초기화하는 제2 초기화 트랜지스터일 수 있다. 제7 트랜지스터(T7)의 제7 게이트전극은 이후 스캔선(SLn)에 연결되어 있다. 제7 트랜지스터(T7)의 제1 전극은 제2 초기화 전압선(165)에 연결되어 있다. 제7 트랜지스터(T7)의 제2 전극은 제6 트랜지스터(T6)의 제2 전극 및 발광다이오드(ED)의 제1 전극(예, 애노드)에 연결되어 있다. 제7 트랜지스터(T7)는 이후 스캔선(SLn)을 통해 전달받은 이후 스캔신호(Sn+1)에 따라 턴-온되어 제2 초기화전압(Vint2)을 발광다이오드(ED)의 제1 전극(예, 애노드)에 전달하여 발광다이오드(ED)의 제1 전극을 초기화시킬 수 있다. 도 4는 제7 트랜지스터(T7)는 이후 스캔선(SLn)에 연결된 것을 도시하고 있으나, 제7 트랜지스터(T7)는 이전 스캔선(SLp)에 연결될 수 있다.
스토리지 커패시터(Cst)는 하부전극(CE1)과 상부전극(CE2)을 포함한다. 스토리지 커패시터(Cst)의 하부전극(CE1)은 제1 트랜지스터(T1)의 제1 게이트전극과 연결되며, 스토리지 커패시터(Cst)의 상부전극(CE2)은 구동전압선(PL)과 연결된다. 스토리지 커패시터(Cst)는 제1 트랜지스터(T1)의 제1 게이트전극의 전압과 구동전압(ELVDD) 차에 대응하는 전하를 저장할 수 있다.
부스트 커패시터(Cbt)는 제3 전극(CE3) 및 제4 전극(CE4)을 포함한다. 제3 전극(CE3)은 제2 트랜지스터(T2)의 제2 게이트전극 및 제1 스캔선(SL1)에 연결되며, 제4 전극(CE4)은 제3 트랜지스터(T3)의 제1 전극 및 노드연결선(166)에 연결될 수 있다. 부스트 커패시터(Cbt)는 제1 스캔선(SL1)으로 공급되는 제1 스캔신호(Sn)가 턴-오프될 때, 제1 노드(N1)의 전압을 상승시킬 수 있으며, 제1 노드(N1)의 전압이 상승되면 블랙 계조를 선명하게 표현할 수 있다.
제1 노드(N1)는 제1 트랜지스터(T1)의 제1 게이트전극, 제3 트랜지스터(T3)의 제1 전극, 제4 트랜지스터(T4)의 제2 전극, 및 부스트 커패시터(Cbt)의 제4 전극(CE4)이 연결되는 영역일 수 있다.
일 실시 형태로, 도 4는 제3 및 제4 트랜지스터(T3, T4)는 NMOS(n-channel MOSFET)이고, 제1, 제2, 제5 내지 제7 트랜지스터(T1, T2, T5, T6, T7)은 PMOS(p-channel MOSFET)인 것을 설명하고 있다. 디스플레이장치의 밝기에 직접적으로 영향을 미치는 제1 트랜지스터(T1)의 경우 높은 신뢰성을 갖는 다결정 실리콘으로 구성된 반도체층을 포함하도록 구성하며, 이를 통해 고해상도의 표시 장치를 구현할 수 있다.
도 4는 제3 및 제4 트랜지스터(T3, T4)이 NMOS(n-channel MOSFET)인 것을 설명하고 있으나, 다른 실시예로 제1 내지 제7 트랜지스터(T1, T2, T3, T4, T5, T6, T7)은 PMOS(p-channel MOSFET)일 수 있다. 이 경우, 제2 및 제3 트랜지스터(T2, T3)은 동일한 스캔선에 전기적으로 연결될 수 있다. 일부 실시예에서, 제4 및 제7 트랜지스터(T4, T7)도 동일한 스캔선에 전기적으로 연결될 수 있다. 일부 실시예에서, 4 및 제7 트랜지스터(T4, T7)은 동일한 초기화 전압선에 전기적으로 연결될 수 있다.
도 5는 본 발명의 일 실시예에 다른 표시 패널의 제1 발광다이오드 및 제1 부화소회로의 전기적 연결을 나타낸 단면도이다.
도 5를 참조하면, 제1 표시영역(DA1)에는 기판(100) 상에 배치된 제1 부화소회로(PC1) 및 제1 부화소회로(PC1) 상의 제1 발광다이오드(ED1)가 위치할 수 있다. 기판(100)은 앞서 도 2를 참조하여 설명한 바와 같이 글래스재 또는 고분자 수지를 포함할 수 있다.
버퍼층(201)은 기판(100)의 상면 상에 배치될 수 있다. 버퍼층(201)은 불순물이 트랜지스터의 반도체층으로 침투하는 것을 방지할 수 있다. 버퍼층(201)은 실리콘질화물, 실리콘산질화물 및 실리콘산화물과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
제1 부화소회로(PC1)는 버퍼층(201) 상에 배치될 수 있다. 제1 부화소회로(PC1)는 앞서 도 4를 참조하여 설명한 바와 같이 복수의 박막 트랜지스터들 및 스토리지 커패시터를 포함할 수 있다. 이와 관련하여 도 5은 제1 트랜지스터(T1), 제3 트랜지스터(T3), 제6 트랜지스터(T6), 및 스토리지 커패시터(Cst)를 도시한다.
제1 트랜지스터(T1)는 버퍼층(201) 상의 제1 반도체층(A1) 및 제1 반도체층(A1)의 채널영역(C1)과 중첩하는 제1 게이트전극(GE1)을 포함할 수 있다. 제1 반도체층(A1)은 실리콘계 반도체물질, 예컨대 폴리 실리콘을 포함할 수 있다. 제1 반도체층(A1)은 채널영역(C1)과 채널영역(C1)의 양측에 배치된 제1 영역(B1) 및 제2 영역(D1)을 포함할 수 있다. 제1 영역(B1) 및 제2 영역(D1)은 채널영역(C1) 보다 고농도의 불순물을 포함하는 영역으로, 제1 영역(B1) 및 제2 영역(D1) 중 어느 하나는 소스영역이고 다른 하나는 드레인영역에 해당할 수 있다.
제6 트랜지스터(T6)는 버퍼층(201) 상의 제6 반도체층(A6) 및 제6 반도체층(A6)의 채널영역(C6)과 중첩하는 제6 게이트전극(GE6)을 포함할 수 있다. 제6 반도체층(A6)은 실리콘계 반도체물질, 예컨대 폴리 실리콘을 포함할 수 있다. 제6 반도체층(A6)은 채널영역(C6)과 채널영역(C6)의 양측에 배치된 제1 영역(B6) 및 제2 영역(D6)을 포함할 수 있다. 제1 영역(B6) 및 제2 영역(D6)은 채널영역(C1) 보다 고농도의 불순물을 포함하는 영역으로, 제1 영역(B6) 및 제2 영역(D6) 중 어느 하나는 소스영역이고 다른 하나는 드레인영역에 해당할 수 있다.
제1 게이트전극(GE1) 및 제6 게이트전극(GE6)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 전술한 물질을 포함하는 단일층 또는 다층 구조를 포함할 수 있다. 제1 게이트전극(GE1) 및 제6 게이트전극(GE6)의 아래에는 제1 반도체층(A1) 및 제6 반도체층(A6)과의 전기적 절연을 위한 제1 게이트절연층(203)이 배치될 수 있다. 제1 게이트절연층(203)은 실리콘질화물, 실리콘산질화물 및 실리콘산화물과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
스토리지 커패시터(Cst)는 서로 중첩하는 하부전극(CE1) 및 상부전극(CE2)을 포함할 수 있다. 일 실시예로, 스토리지 커패시터(Cst)의 하부전극(CE1)은 제1 게이트전극(GE1)을 포함할 수 있다. 바꾸어 말하면, 제1 게이트전극(GE1)은 스토리지 커패시터(Cst)의 하부전극(CE1)을 포함할 수 있다. 예컨대, 제1 게이트전극(GE1)과 스토리지 커패시터(Cst)의 하부전극(CE1)은 일체일 수 있다.
스토리지 커패시터(Cst)의 하부전극(CE1)과 상부전극(CE2) 사이에는 제1 층간절연층(205)이 배치될 수 있다. 제1 층간절연층(205)은 실리콘산화물, 실리콘질화물, 실리콘산질화물과 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
스토리지 커패시터(Cst)의 상부전극(CE2)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)과 같은 저저항의 도전 물질을 포함할 수 있으며, 전술한 물질로 이루어진 단일층 또는 다층 구조를 포함할 수 있다.
스토리지 커패시터(Cst) 상에는 제2 층간절연층(207)이 배치될 수 있다. 제2 층간절연층(207)은 실리콘산화물, 실리콘질화물, 실리콘산질화물과 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제3 트랜지스터(T3)의 제3 반도체층(A3)은 제2 층간절연층(207) 상에 배치될 수 있다. 제3 반도체층(A3)은 산화물계 반도체 물질을 포함할 수 있다. 예컨대, 제3 반도체층(A3)은 Zn 산화물계 물질, 예컨대 Zn 산화물, In-Zn 산화물, Ga-In-Zn 산화물 등으로 형성될 수 있다. 일부 실시예에서, 제3 반도체층(A3)은 ZnO에 인듐(In)과 갈륨(Ga), 주석(Sn)과 같은 금속이 함유된 IGZO(In-Ga-Zn-O), ITZO(In-Sn-Zn-O), 또는 IGTZO(In-Ga-Sn-Zn-O) 반도체일 수 있다.
제3 반도체층(A3)은 채널영역(C3) 및 채널영역(C3)의 양측에 배치된 제1 영역(B3) 및 제2 영역(D3)을 포함할 수 있다. 제1 영역(B3) 및 제2 영역(D3) 중 어느 하는 소스영역이고 다른 하나는 드레인 영역에 해당할 수 있다.
제3 트랜지스터(T3)는 제3 반도체층(A3)의 채널영역(C3)에 중첩하는 제3 게이트전극(GE3)을 포함할 수 있다. 제3 게이트전극(GE3)은 제3 반도체층(A3)의 아래에 배치된 하부게이트전극(G3A) 및 채널영역(C3)의 위에 배치된 상부게이트전극(G3B)을 포함하는 이중 게이트 구조를 가질 수 있다.
하부게이트전극(G3A)은 스토리지 커패시터(Cst)의 상부전극(CE2)과 동일한 층(예, 제1 층간절연층, 205) 상에 배치될 수 있다. 하부게이트전극(G3A)은 스토리지 커패시터(Cst)의 상부전극(CE2)과 동일한 물질을 포함할 수 있다.
상부게이트전극(G3B)은 제2 게이트절연층(209)을 사이에 두고 제3 반도체층(A3) 위에 배치될 수 있다. 제2 게이트절연층(209)은 실리콘산화물, 실리콘질화물, 실리콘산질화물과 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제3 층간절연층(210)은 상부게이트전극(G3B) 상에 배치될 수 있다. 제3 층간절연층(210)은 실리콘산질화물과 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
도 5는 스토리지 커패시터(Cst)의 상부전극(CE2)이 제3 게이트전극(GE3)의 하부게이트전극(G3A)과 동일한 층 상에 배치된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 스토리지 커패시터(Cst)의 상부전극(CE2)은 제3 반도체층(A3)과 동일한 층 상에 배치될 수 있으며, 제3 반도체층(A3)의 제1 영역(B3) 및 제2 영역(D3)과 동일한 물질을 포함할 수 있다.
제1 트랜지스터(T1)와 제3 트랜지스터(T3)는 노드연결선(166)을 통해 전기적으로 연결될 수 있다. 노드연결선(166)은 제3 층간절연층(210) 상에 배치될 수 있다. 노드연결선(166)의 일측은 제1 트랜지스터(T1)의 제1 게이트전극(GE1)에 접속될 수 있고, 노드연결선(166)의 타측은 제3 트랜지스터(T3)의 제3 반도체층(A3)의 제1 영역(B3)에 접속될 수 있다.
노드연결선(166)은 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다. 예컨대, 노드연결선(166)은 티타늄층/알루미늄층/티타늄층의 3층 구조를 가질 수 있다.
제1 유기절연층(211)은 노드연결선(166) 상에 배치될 수 있다. 제1 유기절연층(211)은 유기절연물을 포함할 수 있다. 유기절연물은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등을 포함할 수 있다.
제1 유기절연층(211)은 노드연결선(166) 상에 배치될 수 있다. 제1 유기절연층(211)은 유기절연물을 포함할 수 있다. 유기절연물은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등을 포함할 수 있다.
데이터선(DL) 및 구동전압선(PL)은 제1 유기절연층(211) 상에 배치될 수 있으다. 데이터선(DL) 및 구동전압선(PL)은 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다. 예컨대, 데이터선(DL) 및 구동전압선(PL)은 티타늄층/알루미늄층/티타늄층의 3층 구조를 가질 수 있다.
도 5는 데이터선(DL) 및 구동전압선(PL)이 동일한 층(예컨대, 제1 유기절연층, 211) 상에 배치된 것을 도시하나, 다른 실시예로서, 데이터선(DL) 및 구동전압선(PL)은 서로 다른 층 상에 배치될 수 있다.
제2 유기절연층(212), 제3 유기절연층(213), 제4 유기절연층(214)은 제1 유기절연층(211) 상에 배치될 수 있다. 제2 유기절연층(212), 제3 유기절연층(213), 제4 유기절연층(214)은 각각 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane)과 같은 유기 절연물을 포함할 수 있다.
제1 발광다이오드(ED1)의 제1 전극(221)은 제4 유기절연층(214) 상에 배치될 수 있다. 제1 전극(221)은 제1 내지 제4 접속메탈(CM1, CM2, CM3, CM4)을 통해 제6 트랜지스터(T6)에 전기적으로 연결될 수 있다. 제1 접속메탈(CM1)은 노드연결선(166)과 동일한 층 상에 형성되고, 노드연결선(166)과 동일한 물질을 포함할 수 있다. 제2 접속메탈(CM2)은 데이터선(DL) 및/또는 구동전압선(PL)과 동일한 층 상에 형성되고 데이터선(DL) 및/또는 구동전압선(PL)과 동일한 물질을 포함할 수 있다. 제3 접속메탈(CM3) 및 제4 접속메탈(CM4)은 도전성 물질, 예컨대 금속 (예컨대, 투광성이 없는 금속) 또는 투광성 도전 물질을 포함할 수 있다.
제1 전극(221)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 다른 실시예로, 제1 전극(221)은 전술한 반사막의 위 및/또는 아래에 도전성 산화물층을 더 포함할 수 있다. 도전성 산화물층은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 징크산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 및/또는 알루미늄징크산화물(AZO; aluminum zinc oxide)를 포함할 수 있다. 일 실시예로, 제1 전극(221)은 복수의 서브층들을 포함할 수 있다. 예컨대, 제1 전극(221)은 제1 내지 제3 서브층(221a, 221b, 221c)들을 포함할 수 있다. 제1 내지 제3 서브층(221a, 221b, 221c)은 각각 ITO층, Ag층, ITO층일 수 있다.
뱅크층(215)은 제1 전극(221) 상에 배치될 수 있다. 뱅크층(215)은 제1 전극(221)에 중첩하는 개구를 포함하되, 제1 전극(221)의 에지를 커버할 수 있다. 뱅크층(215)은 폴리이미드와 같은 유기절연물을 포함할 수 있다.
뱅크층(215) 상에는 스페이서(217)가 형성될 수 있다. 스페이서(217)는 뱅크층(215)과 동일한 공정에서 함께 형성되거나, 별개의 공정에서 각각 개별적으로 형셩될 수 있다. 일 실시예로, 스페이서(217)는 폴리이미드와 같은 유기 절연물을 포함할 수 있다. 다른 실시예로, 뱅크층(215)은 차광성 염료를 포함하는 유기절연물을 포함하고 스페이서(217)는 폴리이미드와 같은 유기 절연물을 포함할 수 있다.
중간층(222)은 발광층(222b)을 포함한다. 중간층(222)은 발광층(222b)의 아래에 배치된 제1 기능층(222a) 및/또는 발광층(222b)의 위에 배치된 제2 기능층(222c)을 포함할 수 있다. 발광층(222b)은 소정의 색상(적색, 녹색, 또는 청색)의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 다른 실시예로서, 발광층(222b)은 무기물 또는 양자점을 포함할 수 있다.
제2 기능층(222c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제1 기능층(222a) 및 제2 기능층(222c)은 유기물을 포함할 수 있다.
발광층(222b)은 뱅크층(215)의 개구를 통해 제1 전극(221)과 중첩하도록 제1 표시영역(DA1)에 형성될 수 있다. 반면, 중간층에 포함된 유기물층, 예컨대 제1 기능층(222a)과 제2 기능층(222c)은 표시영역(DA, 도 3)을 전체적으로 커버할 수 있다.
중간층(222)은 단일의 발광층을 포함하는 단일 스택 구조이거나, 복수의 발광층들을 포함하는 멀티 스택 구조인 탠덤 구조를 가질 수 있다. 탠덤 구조를 갖는 경우, 복수의 스택들 사이에는 전하생성층(CGL, Charge Generation Layer)이 배치될 수 있다.
제2 전극(223)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 제2 전극(223)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 제2 전극(223)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 제2 전극(223)은 표시영역(DA, 도 3)을 전체적으로 커버할 수 있다.
캡핑층(225)은 제2 전극(223) 상에 배치될 수 있다. 캡핑층(225)은 무기물 또는 유기물을 포함할 수 있다. 캡핑층(225)은 LiF, 무기절연물, 및/또는 유기절연물을 포함할 수 있다. 캡핑층(225)은 표시영역(DA)을 전체적으로 커버할 수 있다.
제1 발광다이오드(ED1)는 봉지층(300)으로 커버될 수 있다. 봉지층(300)은 적어도 하나의 유기봉지층 및 적어도 하나의 무기봉지층을 포함할 수 있다. 일 실시예로, 도 5는 봉지층(300)이 제1 및 제2 무기봉지층(310, 330) 및 이들 사이에 개재된 유기봉지층(320)을 포함하는 것을 도시한다. 봉지층(300)은 캡핑층(225) 상에 배치될 수 있다.
제1 무기봉지층(310) 및 제2 무기봉지층(330)은 알루미늄산화물, 티타늄산화물, 탄탈륨산화물, 하프늄산화물, 징크산화물, 실리콘산화물, 실리콘질화물, 실리콘산질화물 중 하나 이상의 무기물을 포함할 수 있다. 제1 무기봉지층(310) 및 제2 무기봉지층(330)은 전술한 물질을 포함하는 단일 층 또는 다층일 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기봉지층(320)은 아크릴레이트(acrylate)를 포함할 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 제2 발광다이오드 및 제2 부화소회로의 전기적 연결을 나타낸 단면도이다.
도 6을 참조하면, 기판(100) 상의 제2 부화소회로(PC2)는 제3 표시영역(DA3)에 배치되고, 제2 부화소회로(PC2)에 전기적으로 연결된 제2 발광다이오드(ED2)는 제2 표시영역(DA2)에 배치될 수 있다. 제2 부화소회로(PC2)는 앞서 도 4를 참조하여 설명한 바와 같이 복수의 박막 트랜지스터들 및 스토리지 커패시터를 포함할 수 있다. 이와 관련하여 도 6은 제2 부화소회로(PC2)의 제6 트랜지스터(T6)를 도시한다. 기판(100) 상에는 버퍼층(201), 제1 게이트절연층(203), 제1 층간절연층(205), 제2 층간절연층(207), 제2 게이트절연층(209), 제3 층간절연층(210), 및 제1 내지 제4 유기절연층(211, 212, 213, 214)이 배치될 수 있다.
제2 부화소회로(PC2)는 제3 표시영역(DA3)에서 제2 표시영역(DA2)을 향해 연장된 도전버스선(CBL)을 통해 제2 발광다이오드(ED2)와 전기적으로 연결될 수 있다. 예컨대, 도전버스선(CBL)은 제2 방향(예, y방향)을 따라 연장될 수 있다. 도전버스선(CBL)은 투광성 도전 물질을 포함할 수 있다. 투광성 도전 물질은 투명 도전성 산화물(Transparent Conducting Oxide, TCO)을 포함할 수 있다. 투명 도전성 산화물은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide), 인듐아연갈륨산화물(IZGO; indium zinc gallium oxide), 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 따라서, 투과영역(TA)의 광 투과율의 저하를 최소화할 수 있다.
도전버스선(CBL)은 제5 내지 제7 접속메탈(CM5, CM6, CM7)을 통해 제2 부화소회로(PC2)의 제6 트랜지스터(T6)에 전기적으로 연결될 수 있다. 제5 접속메탈(CM5)은 제1 접속메탈(CM1, 도 5)과 동일한 층 상에 형성되고, 제1 접속메탈(CM1, 도 5)과 동일한 물질을 포함할 수 있다. 제6 접속메탈(CM6)은 제2 접속메탈(CM2, 도 5)과 동일한 층 상에 형성되고, 제2 접속메탈(CM2, 도 5)과 동일한 물질을 포함할 수 있다. 제7 접속메탈(CM7)은 제3 접속메탈(CM3, 도 5)과 동일한 층 상에 형성되고, 제3 접속메탈(CM3, 도 5)과 동일한 물질을 포함할 수 있다.
도전버스선(CBL)은 제2 표시영역(DA2)에 위치하는 제2 발광다이오드(ED2)의 제1 전극(221)과 전기적으로 연결될 수 있다. 예컨대, 제2 발광다이오드(ED2)의 제1 전극(221)은 제4 유기절연층(214)의 콘택홀을 통해 제1 도전버스선(CBL1)에 전기적으로 연결될 수 있다. 일 실시예로, 제1 전극(221)은 앞서 도 5을 참조하여 설명한 바와 같이 ITO를 포함하는 제1 서브층(221a), Ag를 포함하는 제2 서브층(221b, 및 ITO를 포함하는 제3 서브층(221c)을 포함할 수 있다.
제2 발광다이오드(ED2)의 제1 전극(221) 상에는 제1 전극(221)과 중첩하는 개구를 갖는 뱅크층(215) 및 스페이서(217)가 배치될 수 있다. 그리고, 제1 전극(221) 상에는 제1 기능층(222a), 발광층(222b), 제2 기능층(222c), 제2 전극(223), 캡핑층(225), 및 봉지층(300)이 배치될 수 있음은 앞서 도 5를 참조하여 설명한 바와 같다.
도 7은 본 발명의 일 실시예에 따른 표시 패널의 표시 영역에 배치된 부화소들을 나타낸 평면도이다. 도 7을 참조하면, 제1 내지 제3 표시영역(DA1, DA2, DA3) 각각에 배치된 적색, 녹색, 청색의 부화소(Pr, Pg, Pb)들은 평면상에서 동일한 배치를 가질 수 있다.
일부 실시예에서, 제1 내지 제3 표시영역(DA1, DA2, DA3)은 서로 동일한 해상도를 가질 수 있다. 바꾸어 말하면, 동일한 면적 당, 제1 표시영역(DA1)에 배치된 부화소회로들의 개수 및/또는 면적, 제2 표시영역(DA2)에 배치된 부화소회로들의 개수 및/또는 면적, 제3 표시영역(DA3)에 배치된 부화소회로들의 개수 및/또는 면적은 서로 동일할 수 있다.
예컨대 도 7을 참조하면, 적색 부화소(Pr), 녹색 부화소(Pg), 및 청색 부화소(Pb)는 다이아몬드 펜타일(PenTileTM) 타입으로 배치될 수 있다. 도 5에서 1N, 2N, 3N, 4N, … 은 부화소들의 행을 나타내고, 1M, 2M, 3M, 4M, … 은 부화소들의 열을 나타낸다.
예컨대, 제1 행(1N)에는 복수의 적색 부화소(Pr)와 복수의 청색 부화소(Pb)가 교대로 배치되어 있으며, 인접한 제2 행(2N)에는 복수의 녹색 부화소(Pg)가 소정 간격 이격되어 배치되어 있고, 인접한 제3 행(3N)에는 청색 부화소(Pb)와 적색 부화소(Pr)가 교대로 배치되어 있으며, 인접한 제4 행(4N)에는 복수의 녹색 부화소(Pg)가 소정 간격 이격되어 배치되어 있고, 이러한 부화소의 배치가 반복되어 있다. 일 실시예로, 청색 부화소(Pb) 및 적색 부화소(Pr)의 크기(또는 폭)는 녹색 부화소(Pg)의 크기(또는 폭)보다 크게 구비될 수 있다. 청색 부화소(Pb)의 크기(또는 폭) 및 적색 부화소(Pr)의 크기(또는 폭)는 서로 동일하거나, 서로 다를 수 있다.
제1 행(1N)에 배치된 복수의 적색 부화소(Pr) 및 청색 부화소(Pb)와 제2 행(2N)에 배치된 복수의 녹색 부화소(Pg)는 서로 엇갈려서 배치되어 있다. 따라서, 제1 열(1M)에는 적색 부화소(Pr) 및 청색 부화소(Pb)가 교대로 배치되어 있으며, 인접한 제2 열(2M)에는 복수의 녹색 부화소(Pg)가 소정 간격 이격되어 배치되어 있고, 인접한 제3 열(3M)에는 청색 부화소(Pb) 및 적색 부화소(Pr)가 교대로 배치되어 있으며, 인접한 제4 열(4M)에는 복수의 녹색 부화소(Pg)가 소정 간격 이격되어 배치되어 있으며, 이러한 부화소의 배치가 반복되어 있다.
이와 같은 부화소 배열 구조를 다르게 표현하면, 녹색 부화소(Pg)의 중심점을 사각형의 중심점으로 하는 제1 가상의 사각형(VS1)의 꼭지점 중에 대각방향에 위치하는 제1 꼭지점과 제3 꼭지점에는 적색 부화소(Pr)가 배치되며, 나머지 꼭지점인 제2 꼭지점과 제4 꼭지점에 청색 부화소(Pb)가 배치되어 있다고 표현할 수 있다.
전술한 부화소 배열 구조를 다르게 표현하면, 적색 부화소(Pr) 또는 청색 부화소(Pb)의 중심점을 사각형의 중심점으로 하는 제2 가상의 사각형(VS2)의 꼭지점에 각각 녹색 부화소(Pg)가 배치되어 있다고 표현할 수 있다. 제1 및 제2 가상의 사각형(VS1, VS2)은 직사각형, 마름모, 정사각형 등 다양하게 변형될 수 있다.
이러한 부화소 배열 구조를 다이아몬드 타입의 펜타일(PenTileTM)이라고 하며, 인접한 부화소를 공유하여 색상을 표현하는 렌더링(Rendering) 구동을 적용함으로써, 작은 수의 부화소로 고해상도를 구현할 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시 패널의 일부를 나타낸 평면도이다. 도 8은 설명의 편의상 표시영역(DA)을 지나는 신호선들, 예컨대 데이터선(DL) 및 게이트선(GL)을 도시한다.
도 6을 참조하면, 게이트선(GL)들은 전체적으로 제1 방향(예, x방향)따라 연장될 수 있다. 게이트선(GL)들은 제3 표시영역(DA3)에서 제2 표시영역(DA2)의 외측을 따라 절곡되거나 커브질 수 있다. 예컨대, 어느 하나의 게이트선(GL)은 제3 표시영역(DA3)에서 제2 표시영역(DA2)의 상측을 따라 절곡되거나 커브질 수 있고, 다른 하나의 게이트선(GL)은 제3 표시영역(DA3)에서 제2 표시영역(DA2)의 하측을 따라 절곡되거나 커브질 수 있다. 예컨대, 제2 표시영역(DA2)의 상측을 따라 커브진 어느 하나의 게이트선(GL) 및 제2 표시영역(DA2)의 하측을 따라 커브진 다른 하나의 게이트선(GL)은 제2 표시영역(DA2)의 중심(C)을 지나는 제1 가상의 선(IML1)을 중심으로 대칭일 수 있다.
도 8의 게이트선(GL)은 앞서 도 4를 참조하여 설명한 부화소회로(PC, 도 4)에 연결된 스캔선(SL) 및/또는 발광 제어선(EL)일 수 있다. 예컨대, 게이트선(GL)은 제1 게이트선(SL1, 도 4), 제2 게이트선(SL2, 도 4), 이전 스캔선(SLp, 도 4), 이후 스캔선(SLn, 도 4) 및/또는 발광 제어선(EL, 도 4)을 포함할 수 있다. 바꾸어 말하면, 제3 표시영역(DA3)에 배치된 부화소회로들과 전기적으로 연결된 제1 게이트선(SL1, 도 4), 제2 게이트선(SL2, 도 4), 이전 스캔선(SLp, 도 4), 이후 스캔선(SLn, 도 4) 및/또는 발광 제어선(EL, 도 4)은 제2 표시영역(DA2)을 부분적으로 둘러싸도록 제3 표시영역(DA3)에서 절곡되거나 커브질 수 있다.
데이터선(DL)들은 전체적으로 제2 방향(예, y방향)따라 연장될 수 있다. 일부 제1 표시영역(DA1)들은 제3 표시영역(DA3)에서 제2 표시영역(DA2)의 외측을 따라 절곡되거나 커브질 수 있다. 예컨대, 어느 하나의 데이터선(DL)은 제3 표시영역(DA3)에서 제2 표시영역(DA2)의 좌측을 따라 절곡되거나 커브질 수 있고, 다른 하나의 데이터선(DL)은 제3 표시영역(DA3)에서 제2 표시영역(DA2)의 우측을 따라 절곡되거나 커브질 수 있다. 제2 표시영역(DA2)의 좌측을 따라 커브진 어느 하나의 데이터선(DL) 및 제2 표시영역(DA2)의 우측을 따라 커브진 다른 하나의 데이터선(DL)은 제2 가상의 선(IML2)을 중심으로 대칭일 수 있다.
전술한 바와 같이, 데이터선(DL) 및 게이트선(GL)은 제2 표시영역(DA2)을 지나지 않으며, 따라서 투과영역(TA)을 충분히 확보할 수 있다.
도 9a 및 도 9b는 각각 본 발명의 일 실시예에 따른 표시 패널의 일부로서, 도 8의 VIII부분을 나타낸 평면도이다. 설명의 편의를 위하여, 도 9a에는 부화소회로들을 나타내고, 도 9b는 도 9a의 부화소회로들에 전기적으로 연결된 발광다이오드들을 나타낸다.
도 9a를 참조하면, 부화소회로들은 제1 표시영역(DA1) 및 제3 표시영역(DA3)에는 배치되나, 제2 표시영역(DA2)에는 배치되지 않는다.
제1 표시영역(DA1)에 배치된 부화소회로들, 예컨대 제1 부화소회로(PC1)들은 행과 열을 이루도록 배열될 수 있다. 제1 부화소회로(PC1)들은 제1 방향(예, x방향)과 제2 방향(예, y방향)을 따라 일정한 간격을 가지고 배열될 수 있다. 일부 실시예에서, 제3 표시영역(DA3)에 인접한 제1 부화소회로(PC1)들은 평면상에서 계단식 배열(stepwise configuration)을 갖도록 배치될 수 있다. 도 9a에서 (k-6), (k-5), (k-4), (k-3), (k-2), (k-1), (k), (k+1), (k+2) , …은 제1 부화소회로(PC1)들의 행을 나타낸다.
제3 표시영역(DA3)에 배치된 부화소회로들도 행과 열을 이루도록 배열될 수 있다. 제3 표시영역(DA3)에 배치된 부화소회로들, 예컨대 제2 부화소회로(PC2)들 및 제3 부화소회로(PC3)들은 제3 표시영역(DA3)에서 행과 열을 이루도록 배열될 수 있다. 제2 부화소회로(PC2)들 및 제3 부화소회로(PC3)들은 제1 표시영역(DA1)에 배치된 제1 부화소회로(PC1)들과 다른 행 및 열을 이룰 수 있다. 예컨대, 3 개의 제2 부화소회로(PC2)들이 하나의 부화소회로그룹을 이루고, 3개의 제3 부화소회로(PC3)들이 하나의 부화소회로그룹을 이룰 수 있다.
부화소회로그룹들은 제3 표시영역(DA3)에서 제1 방향(예, x방향) 및/또는 제2 방향(예, y방향)을 따라 상호 이격되도록 배열될 수 있다. 이와 관련하여, 도 9a는 제2 방향(예, y방향)을 따라 제1 열(1A)에 배열된 부화소회로그룹(PGA1, PGA2, PGA3, PGA4)들, 제2 열(2A)에 배열된 부화소회로그룹(PGB1, PGB2, PGB3, PGB4)들, 제3 열(3A)에 배열된 부화소회로그룹(PGC1, PGC2, PGC3, PGC4)들, 제4 열(4A)에 배열된 부화소회로그룹(PGD3, PGD4)들, 및 제5 열(5A)에 배열된 부화소회로그룹(PGE4)을 개시한다.
제3 표시영역(DA3)에 배열된 부화소회로그룹들은 제1 방향(예, x방향, 부화소회로그룹의 행 방향)을 따라 상호 이격될 수 있다. 제3 표시영역(DA3)에 배열된 부화소회로그룹들은 제2 방향(예, y방향, 부화소회로그룹의 열 방향)을 따라 상호 이격될 수 있다.
제1 및 제3 표시영역(DA1, DA3)에 배열된 부화소회로들은 제1 내지 제3 표시영역(DA1, DA2, DA3)에 배열된 발광다이오드들을 구동시킬 수 있다.
도 9b를 참조하면, 발광다이오드들은 제1 표시영역(DA1)에 배열된 제1 발광다이오드(ED1)들, 제2 표시영역(DA2)에 배열된 제2 발광다이오드(ED2)들, 및 제3 표시영역(DA3)에 배열된 제3 발광다이오드(ED3)들을 포함할 수 있다.
제1 발광다이오드(ED1)들은 제1 적색 발광다이오드(ED1r), 제1 녹색 발광다이오드(ED1g), 및 제1 청색 발광다이오드(ED1b)를 포함할 수 있다. 제2 발광다이오드(ED2)들은 제2 적색 발광다이오드(ED2r), 제2 녹색 발광다이오드(ED2g), 및 제2 청색 발광다이오드(ED2b)를 포함할 수 있다. 제3 발광다이오드(ED3)들은 제3 적색 발광다이오드(ED3r), 제3 녹색 발광다이오드(ED3g), 및 제3 청색 발광다이오드(ED3b)를 포함할 수 있다.
표시영역(DA)에서 적색, 녹색, 및 청색 발광다이오드의 배열은 앞서 도 7을 참조하여 설명한 적색, 녹색, 및 청색 부화소의 배열과 실질적으로 동일할 수 있다. 도 9b에 도시된 바와 같이 제1 표시영역(DA1)에서 제1 발광다이오드(ED1)들의 배열, 제2 표시영역(DA2)에서 제2 발광다이오드(ED2)들의 배열, 및 제3 표시영역(DA3)에서 제3 발광다이오드(ED3)들의 배열은, 서로 동일할 수 있다. 따라서, 제1 내지 제3 표시영역(DA1, DA2, DA3)의 해상도는 서로 동일할 수 있다.
표시영역(DA)에서, 제1 행(1N)에는 적색 발광다이오드들과 청색 발광다이오드들이 교대로 배치되어 있으며, 인접한 제2 행(2N)에는 복수의 녹색 발광다이오드들이 소정 간격 이격되어 배치되어 있고, 인접한 제3 행(3N)에는 청색 발광다이오드들과 적색 발광다이오드들이 교대로 배치되어 있으며, 인접한 제4 행(4N)에는 녹색 발광다이오드들이 소정 간격 이격되어 배치될 수 있다.
제1 행(1N)에 배치된 적색 발광다이오드들과 청색 발광다이오드들, 및 제2 행(2N)에 배치된 복수의 녹색 발광다이오드들은 서로 엇갈려서 배치될 수 있다. 따라서, 표시영역(DA)에서 제1 열(1M)에는 적색 발광다이오드 및 청색 발광다이오드가 교대로 배치되어 있으며, 인접한 제2 열(2M)에는 복수의 녹색 발광다이오드가 소정 간격 이격되어 배치되어 있고, 인접한 제3 열(3M)에는 청색 발광다이오드 및 적색 발광다이오드가 교대로 배치되어 있으며, 인접한 제4 열(4M)에는 복수의 녹색 발광다이오드가 소정 간격 이격되어 배치되어 있으며, 이러한 부화소의 배치가 반복되어 있다.
전술한 발광다이오드들의 배열을 다르게 말하면 다음과 같다. 예컨대, 제1 표시영역(DA1)에 배열된 제1 녹색 발광다이오드(ED1g)의 중심점을 사각형의 중심점으로 하는 제1 가상의 사각형(VS1')의 꼭지점들 중 대각방향에 위치하는 제1 꼭지점과 제3 꼭지점에는 제1 적색 발광다이오드(ED1r)가 배치되고, 나머지 꼭지점인 제2 꼭지점과 제4 꼭지점에 제1 청색 발광다이오드(ED1b)가 배치될 수 있다. 전술한 제1 발광다이오드(ED1)들의 배열 구조를 다르게 표현하면, 제1 적색 발광다이오드(ED1r) 또는 제1 청색 발광다이오드(ED1b)의 중심점을 사각형의 중심점으로 하는 제2 가상의 사각형(VS2')의 4개의 꼭지점에 각각 제1 녹색 발광다이오드(ED1g)가 배치되어 있다고 표현할 수 있다.
제2 표시영역(DA2)에서 제2 적색 발광다이오드(ED2r), 제2 녹색 발광다이오드(ED2g), 및 제2 청색 발광다이오드(ED2b)의 배열도, 전술한 제1 적색 발광다이오드(ED1r), 제1 녹색 발광다이오드(ED1g), 및 제1 청색 발광다이오드(ED1b)의 배열과 동일할 수 있다. 예컨대, 제2 녹색 발광다이오드(ED2g)의 중심점을 사각형의 중심으로 하는 제1 가상의 사각형의 꼭지점들 중에서 제1 대각방향의 꼭지점들에는 각각 제2 적색 발광다이오드(ED2r)가 배치되고, 제2 대각방향의 꼭지점들에는 제2 청색 발광다이오드(ED2b)가 배치될 수 있다. 그리고, 제2 적색 발광다이오드(ED2r) 또는 제2 청색 발광다이오드(ED2b)의 중심점을 사각형의 중심점으로 하는 제2 가상의 사각형의 4개의 꼭지점들에 각각 제2 녹색 발광다이오드(ED2g)가 배치될 수 있다.
제3 표시영역(DA3)에서 제3 적색 발광다이오드(ED3r), 제3 녹색 발광다이오드(ED3g), 및 제3 청색 발광다이오드(ED3b)의 배열도 전술한 제1 적색 발광다이오드(ED1r), 제1 녹색 발광다이오드(ED1g), 및 제1 청색 발광다이오드(ED1b)의 배열과 동일할 수 있다. 예컨대, 제3 녹색 발광다이오드(ED3g)의 중심점을 사각형의 중심으로 하는 제1 가상의 사각형의 꼭지점들 중에서 제1 대각방향의 꼭지점들에는 각각 제3 적색 발광다이오드(ED3r)가 배치되고, 제2 대각방향의 꼭지점들에는 제3 청색 발광다이오드(ED3b)가 배치될 수 있다. 그리고, 제3 적색 발광다이오드(ED3r) 또는 제3 청색 발광다이오드(ED3b)의 중심점을 사각형의 중심점으로 하는 제2 가상의 사각형의 4개의 꼭지점들에 각각 제3 녹색 발광다이오드(ED3g)가 배치될 수 있다.
제1 표시영역(DA1)의 제1 발광다이오드(ED1)들은 제1 표시영역(DA1)의 제1 부화소회로(PC1)들에 전기적으로 연결될 수 있다. 예컨대, 하나의 제1 발광다이오드(ED1)는 하나의 제1 부화소회로(PC1)와 대응될 수 있다(일대일 대응). 제1 적색 발광다이오드(ED1r)는 해당하는 제1 부화소회로(PC1)에 전기적으로 연결되고, 제1 녹색 발광다이오드(ED1g)는 해당하는 제1 부화소회로(PC1)에 전기적으로 연결되며, 제1 청색 발광다이오드(ED1b)는 해당하는 제1 부화소회로(PC1)에 전기적으로 연결될 수 있다.
제2 표시영역(DA2) 및 제3 표시영역(DA3)에 각각 배치된 제2 및 제3 발광다이오드(ED2, ED3)들은 제3 표시영역(DA3)에 배치된 부화소회로들과 전기적으로 연결될 수 있다. 도 9b에서는 설명의 편의를 위하여, 제3 표시영역(DA3)의 각 부화소회로그룹과 전기적으로 연결된 발광다이오드들(예컨대, 제2 표시영역(DA2) 및 제3 표시영역(DA3)에 배치된 발광다이오드들)을 발광다이오드그룹(PXG)이라 한다. 각 발광다이오드그룹(PXG)은 두 개의 적색 발광다이오드들, 두 개의 청색 발광다이오드들, 및 네 개의 녹색 발광다이오드들을 포함할 수 있다. 예컨대, 제2 표시영역(DA2)에 배치된 각 발광다이오드그룹(PXG)은 두 개의 제2 적색 발광다이오드(ED2r)들, 네 개의 제2 녹색 발광다이오드(ED2g)들, 및 두개의 제2 청색 발광다이오드(ED2b)들을 포함할 수 있다. 제3 표시영역(DA3)에 배치된 각 발광다이오드그룹(PXG)은 두 개의 제3 적색 발광다이오드(ED3r)들, 네 개의 제3 녹색 발광다이오드(ED3g)들, 및 두 개의 제3 청색 발광다이오드(ED3b)들을 포함할 수 있다. 도 9b에서 1C, 2C, 3C, 4C, 5C는 발광다이오드그룹(PXG)들의 열을 나타낸다.
동일한 열에 배열된 발광다이오드그룹(PXG)들은 동일한 열에 배열된 부화소회로그룹들에 각각 전기적으로 연결될 수 있다.
예컨대, 제1 열(1C)의 발광다이오드그룹(PXG)들은 각각, 도 9a을 참조하여 설명한 제1 열(1A)의 부화소회로그룹(PGA1, PGA2, PGA3, PGA4)에 전기적으로 연결될 수 있다. 제1 열(1C)의 발광다이오드그룹(PXG)들 중에서 제3 표시영역(DA3)에 배치된 일부 발광다이오드그룹(PXG)들은 각각 도 9a를 참조하여 설명한 일부 부화소회로그룹(PGA1, PGA2, PGA3)에 전기적으로 연결될 수 있다. 제1 열(1C)의 발광다이오드그룹(PXG)들 중에서 제2 표시영역(DA2)에 배치된 발광다이오드그룹(PXG)은, 도 9a를 참조하여 설명한 제1 열(1A)에 배치된 부화소회로그룹(PGA4)에 전기적으로 연결될 수 있다. 제1 열(1C)의 발광다이오드그룹(PXG)들 중에서 제2 표시영역(DA2)에 배치된 발광다이오드그룹(PXG) 및 제1 열(1A)에 배치된 부화소회로그룹(PGA4)은, 앞서 도 3 및 도 6을 참조하여 설명한 바와 같은 도전버스선에 의해 전기적으로 연결될 수 있다.
제2 열(2C)의 발광다이오드그룹(PXG)들은 각각, 도 9a을 참조하여 설명한 제2 열(2A)의 부화소회로그룹(PGB1, PGB2, PGB3, PGB4)에 전기적으로 연결될 수 있다. 제3 열(3C)의 발광다이오드그룹(PXG)들은 각각, 도 9a을 참조하여 설명한 제3 열(3A)의 부화소회로그룹(PGC1, PGC2, PGC3, PGC4)에 전기적으로 연결될 수 있다. 제4 열(4C)의 발광다이오드그룹(PXG)들은 각각, 도 9a을 참조하여 설명한 제4 열(4A)의 부화소회로그룹(PGD3, PGD4)에 전기적으로 연결될 수 있다. 제5 열(5C)의 발광다이오드그룹(PXG)은, 도 9a을 참조하여 설명한 제5 열(5A)의 부화소회로그룹(PGE4)에 전기적으로 연결될 수 있다.
도 9a 및 도 9b를 참조하면, 제3 표시영역(DA3)에 배치된 각 부화소회로그룹은 세 개의 부화소회로들을 포함하는데, 전술한 세 개의 부화소회로들은 각각 복수의 제2 또는 제3 발광다이오드들과 전기적으로 연결될 수 있다(일대다 대응). 예컨대, 도 9a에 도시된 각 부화소회로그룹의 3개의 부화소회로들 중 하나의 부화소회로는 제1 연결선(PWL1)으로 연결된 두 개의 적색 발광다이오드들에 전기적으로 연결되고(일대이 대응), 다른 하나의 부화소회로는 제2 연결선(PWL2)으로 연결된 네 개의 녹색 발광다이오드들에 전기적으로 연결되며(일대사 대응), 나머지 하나의 부화소회로는 제3 연결선(PWL3)으로 연결된 두 개의 청색 발광다이오드들에 전기적으로 연결될 수 있다(일대이 대응).
예컨대, 제3 표시영역(DA3)에서 제1 열(1A)에 배열된 어느 하나의 부화소회로그룹(PGA1, PGA2, 또는 PGA3)은 세 개의 제3 부화소회로(PC3)들을 포함한다. 전술한 세 개의 제3 부화소회로(PC3)들 중 하나는 두 개의 제3 적색 발광다이오드(ED3r)들 중 어느 하나에 전기적으로 연결되고, 전술한 어느 하나의 제3 적색 발광다이오드(ED3r)는 투광성 도전 물질을 포함하는 제1 연결선(PWL1)을 통해 나머지 하나의 제3 적색 발광다이오드(ED3r)에 전기적으로 연결될 수 있다. 이와 같이, 제1 연결선(PWL1)을 통해 전기적으로 연결된 두 개의 제3 적색 발광다이오드(ED3r)는 하나의 제3 부화소회로(PC3)에 전기적으로 연결될 수 있다. 유사하게, 전술한 세 개의 제3 부화소회로(PC3)들 중 다른 하나의 제3 부화소회로(PC3)는 제2 연결선(PWL2)으로 연결된 네 개의 제3 녹색 발광다이오드(ED3g)들에 전기적으로 연결될 수 있고, 전술한 세 개의 제3 부화소회로(PC3)들 나머지 하나의 제3 부화소회로(PC3)는 제3 연결선(PWL3)으로 연결된 두 개의 제3 청색 발광다이오드(ED3b)들에 전기적으로 연결될 수 있다.
제3 표시영역(DA3)에서 제1 열(1A)에 배열되되 제2 표시영역(DA2)에 인접한 부화소회로그룹(PGA4)은 세 개의 제2 부화소회로(PC2)를 포함할 수 있다. 제2 표시영역(DA2)에 인접한 부화소회로그룹(PGA4)의 제2 부화소회로(PC2)들은 제2 표시영역(DA2)에 위치한 제2 발광다이오드(ED2)들과 전기적으로 연결될 수 있다.
제1 열(1A)에 배열되되 제2 표시영역(DA2)에 인접한 부화소회로그룹(PGA4)의 세 개의 제2 부화소회로(PC2)들은, 제1 열(1C)에 배열되되 제2 표시영역(DA2)에 위치하는 발광다이오드그룹(PXG)의 제2 발광다이오드(ED2)들에 전기적으로 연결될 수 있다. 예컨대, 부화소회로그룹(PGA4)의 세 개의 제2 부화소회로(PC2)들 중 하나의 제2 부화소회로(PC2)는 제2 표시영역(DA2)의 발광다이오드그룹(PXG1)에 포함된 두 개의 제2 적색 발광다이오드(ED2r)들에 전기적으로 연결되고, 다른 하나의 제2 부화소회로(PC2)는 제2 도전버스선(CBL2)을 통해 네 개의 제2 녹색 발광다이오드(ED2g)들에 전기적으로 연결되며, 나머지 하나의 제2 부화소회로(PC2)는 두 개의 제2 청색 발광다이오드(ED2b)들에 전기적으로 연결될 수 있다.
도 10a 및 도 10b은 각각 본 발명의 일 실시예에 따른 표시 패널의 제2 발광다이오드 및 제2 부화소회로가 연결선을 통해 전기적으로 연결된 것을 나타낸 단면도이다.
도 10a 및 도 10b의 제2 발광다이오드(ED2)는 제2 표시영역(DA2)에 배치되되, 도전버스선(CBL)을 통해 제3 표시영역(DA3)에 배치된 제2 부화소회로(PC2)와 전기적으로 연결될 수 있다. 제2 부화소회로(PC2)에 전기적으로 연결된 제2 발광다이오드(ED2)는 연결선(PWL)을 통해 동일한 색의 빛을 방출하는 다른 제2 발광다이오드(ED2)와 전기적으로 연결될 수 있다. 도전버스선(CBL)을 통한 제2 부화소회로(PC2)와 제2 발광다이오드(ED2) 간의 전기적 연결 구조는 앞서 도 5를 참조하여 설명한 바와 같으며, 이하에서는 연결선(PWL)을 중심으로 설명한다.
도 10a에 도시된 바와 같이 연결선(PWL)은, 연결선(PWL)에 의해 연결된 두 개의 제2 발광다이오드(ED2)들의 제1 전극(221)과 동일한 층(예컨대, 제4 유기절연층, 214) 상에 배치될 수 있다. 연결선(PWL)은 연결선(PWL)에 의해 연결된 두 개의 제1 전극(221)들 각각에 포함된 어느 하나의 서브층과 일체로 연결될 수 있다. 예컨대, 연결선(PWL)은 제1 전극(221)의 서브층들 중 가장 아래에 배치된 포함하는 제1 서브층(221a)과 일체로 형성될 수 있다. 연결선(PWL)은 제1 전극(221)을 형성하는 공정에서 함께 형성될 수 있다. 일 실시예로, 제1 서브층(221a)은 ITO를 포함하고, 연결선(PWL)은 결정화된 ITO를 포함할 수 있다. 연결선(PWL)에 의해 전기적으로 연결된 제2 발광다이오드(ED2)들은 동일한 색의 빛을 방출할 수 있다.
다른 실시예로, 연결선(PWL)은 기판(100)과 제1 전극(221) 사이에 존재할 수 있다. 도 10b를 참조하면, 연결선(PWL)은 기판(100)과 제2 발광다이오드(ED2)의 제1 전극(221) 사이에 배치될 수 있다. 예컨대, 연결선(PWL)은 앞서 도 5을 참조하여 설명한 제3 박막트랜지스터의 제3 반도체층과 동일한 층(예컨대, 제2 층간절연층, 207) 상에 배치될 수 있다. 연결선(PWL)은 제3 반도체층과 동일한 물질을 포함할 수 있다. 보다 구체적으로, 연결선(PWL)은 제3 반도체층의 제1 영역 및 제2 영역과 같이 도전화될 수 있다. 산화물계 반도체 물질을 포함하는 연결선(PWL)은 광투광성을 갖기에 투과영역(TA)에 위치하더라도, 투과영역(TA)의 투과율을 충분히 확보할 수 있다.
연결선(PWL)의 일단은 제8 내지 제10 접속메탈(CM8, CM9, CM10)을 통해 어느 하나의 제2 발광다이오드(ED2)의 제1 전극(221)과 전기적으로 연결될 수 있다. 연결선(PWL)의 타단은 제11 내지 제13 접속메탈(CM11, CM12, CM13)을 통해 다른 하나의 제2 발광다이오드(ED2)의 제1 전극(221)과 전기적으로 연결될 수 있다.
도 10a 및 도 10b의 연결선(PWL)은 앞서 도 9b를 참조하여 설명한 제1 내지 제3 연결선(PWL1, PWL2, PWL3)에 해당할 수 있다. 도 10a 및 도 10b의 연결선(PWL)은 앞서 도 9b를 참조하여 설명한 제3 표시영역(DA3)에 배치된 제3 발광다이오드(ED3)들의 연결선에도 동일하게 적용될 수 있다. 예컨대, 도 9b을 참조하여 설명한 각 발광다이오드그룹에 포함된 두 개의 제3 적색 발광다이오드들을 연결하는 제1 연결선, 네 개의 제3 녹색 발광다이오드들을 연결하는 제2 연결선, 및 두 개의 제3 청색 발광다이오드들을 연결하는 제3 연결선은, 도 10a 또는 도 10b의 연결선(PWL)과 같은 구조를 가질 수 있다.
도 11은 본 발명의 일 실시예에 따른 표시 패널의 일부로서, 도 8의 VIII부분에 해당하는 부화소회로들에 연결된 데이터선들을 나타낸 평면도이다.
도 11을 참조하면, 데이터선(DL)은 제1 표시영역(DA1)에 배열된 제1 부화소회로(PC1)들 및 제3 표시영역(DA3)에 배열된 제2 및 제3 부화소회로(PC2, PC3)들에서 전기적으로 연결될 수 있다. 제2 표시영역(DA2)에 부화소회로들이 배치되지 않기에, 제3 표시영역(DA3)에 배치된 부화소회로들과 전기적으로 연결된 데이터선(DL)들은 제3 표시영역(DA3)에서 제2 표시영역(DA2)을 우회(bypass)할 수 있다. 예컨대, 데이터선(DL)들 중 적어도 어느 하나는 제2 표시영역(DA2)을 부분적으로 둘러싸도록 절곡되거나 커브질 수 있다.
(l)번째 열(l은 자연수)에 배열된 제1 부화소회로(PC1)와 전기적으로 연결된 어느 하나의 데이터선(이하, 제1 데이터선이라 함, DL1)은, 제3 표시영역(DA3)에서 동일한 열에 배열된 부화소회로들에 전기적으로 연결될 수 있다. 이와 관련하여, 도 11은 제1 데이터선(DL1)이 제1 열(1A)에 배치된 부화소회로그룹(PGA1, PGA2, PGA3, PGA4)들 중에서 동일한 열에 배열된 제3 부화소회로(PC3) 및 제2 부화소회로(PC2)에 전기적으로 연결된 것을 나타낸다. 평면상에서, 제1 데이터선(DL1)의 일부(이하, 우회 부분이라 함)는 제3 표시영역(DA3)에 위치하되 제2 표시영역(DA2)을 부분적으로 둘러싸도록 절곡되거나 커브질 수 있다.
(l+1)번째 열에 배열된 제1 부화소회로(PC1)와 전기적으로 연결된 데이터선(이하, 제2 데이터선이라 함, DL2)은 제3 표시영역(DA3)에서 동일한 열에 배열된 부화소회로들에 전기적으로 연결될 수 있다. 이와 관련하여, 도 11은 제2 데이터선(DL2)이 제2 열(2A)에 배치된 부화소회로그룹(PGA1, PGA2, PGA3, PGA4)들 중에서 동일한 열에 배열된 제3 부화소회로(PC3) 및 제2 부화소회로(PC2)에 전기적으로 연결된 것을 나타낸다. 평면상에서, 제2 데이터선(DL2)의 일부(이하, 우회 부분이라 함)는 제3 표시영역(DA3)에 위치하되 제2 표시영역(DA2)을 부분적으로 둘러싸도록 절곡되거나 커브질 수 있다.
(l+2)번째 열에 배열된 제1 부화소회로(PC1)와 전기적으로 연결된 데이터선(이하, 제3 데이터선이라 함, DL3)은 제1 표시영역(DA1)의 제1 부화소회로(PC1), 및 제3 표시영역(DA3)에서 동일한 열에 배열된 제3 부화소회로(PC3) 및 제2 부화소회로(PC2)에 전기적으로 연결될 수 있다.
(l-1)번째 열에 배열된 제1 부화소회로(PC1)와 전기적으로 연결된 데이터선(이하, 제4 데이터선이라 함, DL4)은 제1 표시영역(DA1)의 제1 부화소회로(PC1)에 전기적으로 연결되나 제3 표시영역(DA3)에 배치된 부화소회로와 전기적으로 연결되지 않을 수 있다. 제4 데이터선(DL4)의 일부는 제3 표시영역(DA3)에 위치하되 제2 표시영역(DA2)을 부분적으로 둘러싸도록 절곡되거나 커브질 수 있다.
전술한 바와 같은 제1 내지 제4 데이터선(DL1, DL2, DL3, DL4)의 구조는, 제3 표시영역(DA3)에서 다른 열에 배열된 다른 부화소회로그룹에도 동일하게 적용될 수 있다. 예컨대, 제2 열(2A)의 부화소회로그룹(PGB1, PGB2, PGB3, PGB4)의 부화소회로들에 전기적으로 연결된 세 개의 데이터선(DL)들은, 제2 열(2A)에 인접한 제1 부화소회로(PC1)들에 전기적으로 연결될 수 있다. 그리고, 다른 하나 데이터선(DL)은 제1 열(1A)의 부화소회로그룹(PGA1, PGA2, PGA3, PGA4)들과 제2 열(2A)의 부화소회로그룹(PGB1, PGB2, PGB3, PGB4)들 사이를 지날 수 있다.
마찬가지로, 제3 열(3A)의 부화소회로그룹(PGC1, PGC2, PGC3, PGC4)의 부화소회로들에 전기적으로 연결된 세 개의 데이터선(DL)들은, 제3 열(3A)에 인접한 제1 부화소회로(PC1)들에 전기적으로 연결될 수 있다. 그리고, 다른 하나의 데이터선(DL)은 제2 열(2A)의 부화소회로그룹(PGB1, PGB2, PGB3, PGB4)들과 제3 열(3A)의 부화소회로그룹(PGC1, PGC2, PGC3, PGC4)들 사이를 지날 수 있다.
도 12는 본 발명의 일 실시예에 따른 표시 패널의 일부로서, 도 8의 VIII부분에 해당하는 부화소회로들에 연결된 게이트선들을 나타낸 평면도이다.
게이트선(GL)은 제1 표시영역(DA1)에 배열된 제1 부화소회로(PC1)들 및 제3 표시영역(DA3)에 배열된 제2 및 제3 부화소회로(PC2, PC3)들에서 전기적으로 연결될 수 있다. 제2 표시영역(DA2)에 부화소회로들이 배치되지 않기에, 제3 표시영역(DA3)에 배치된 부화소회로들과 전기적으로 연결된 게이트선(GL)들은 제3 표시영역(DA3)에서 제2 표시영역(DA2)을 우회(bypass)할 수 있다. 예컨대, 게이트선(GL)들 중 적어도 어느 하나는 제2 표시영역(DA2)을 부분적으로 둘러싸도록 절곡되거나 커브질 수 있다.
(k)번째 행(k는 자연수)에 배열된 제1 부화소회로(PC1)와 전기적으로 연결된 어느 하나의 게이트선(이하, 제1 게이트선이라 함, GL1)은, 제3 표시영역(DA3)에 배열된 부화소회로들에 전기적으로 연결될 수 있다. 이와 관련하여, 도 12는 제1 게이트선(GL1)이 부화소회로그룹(PGD3, PGC3, PGB2, PGA3)의 제3 부화소회로(PC3)에 전기적으로 연결된 것을 나타낸다.
제1 게이트선(GL1)과 전기적으로 연결된 부화소회로그룹(PGD3, PGC3, PGB2, PGA3)들의 일부가 평면 상에서 계단식 배열을 가지며, 제1 게이트선(GL1)도 부화소회로그룹(PGD3, PGC3, PGB2, PGA3)들의 배열과 유사하게 절곡될 수 있다. 이와 같이 절곡된 제1 게이트선(GL1)은 제3 표시영역(DA3)에서 제2 표시영역(DA2)을 우회할 수 있다. 바꾸어 말하면, 제1 게이트선(GL1)의 일부(이하, 우회 부분이라 함)는 제3 표시영역(DA3)에 위치하되 제2 표시영역(DA2)을 부분적으로 둘러싸도록 절곡될 수 있다.
(k+1)번째 행에 배열된 제1 부화소회로(PC1)와 전기적으로 연결된 어느 하나의 게이트선(이하, 제2게이트선이라 함, GL2)은 제3 표시영역(DA3)에서 제2 표시영역(DA2)을 우회할 수 있다. 제2 게이트선(GL2)은 제2 표시영역(DA2)의 외측인 제3 표시영역(DA3)에서 제2 표시영역(DA2)을 우회할 수 있다. 마찬가지로, (k+2)번째 행에 배열된 제1 부화소회로(PC1)와 전기적으로 연결된 어느 하나의 게이트선(이하, 제3 게이트선이라 함, GL3) 제3 표시영역(DA3)에서 제2 표시영역(DA2)을 우회할 수 있다. 제3 게이트선(GL3)은 제2 표시영역(DA2)의 외측인 제3 표시영역(DA3)에서 제2 표시영역(DA2)을 우회할 수 있다.
제3 게이트선(GL3)은, (k+2)번째 행에 배열된 제1 부화소회로(PC1) 및 제3 표시영역(DA3)에 배열된 부화소회로들에 전기적으로 연결될 수 있다. 이와 관련하여, 도 12는 제3 게이트선(GL3)이 부화소회로그룹(PGE4, PGD4, PGC4, PGB4, PGA4)의 제3 부화소회로(PC3) 및 제2 부화소회로(PC2)에 전기적으로 연결된 것을 나타낸다.
제3 게이트선(GL3)과 전기적으로 연결된 부화소회로그룹(PGE4, PGD4, PGC4, PGB4, PGA4)들의 일부가 평면 상에서 계단식 배열을 가지며, 제3 게이트선(GL3)도 부화소회로그룹(PGE4, PGD4, PGC4, PGB4, PGA4)들의 배열과 유사하게 절곡될 수 있다. 이와 같이 절곡된 제3 게이트선(GL3)은 제3 표시영역(DA3)에서 제2 표시영역(DA2)을 우회할 수 있다. 바꾸어 말하면, 제3 게이트선(GL3)의 일부(이하, 우회 부분이라 함)는 제3 표시영역(DA3)에 위치하되 제2 표시영역(DA2)을 부분적으로 둘러싸도록 절곡될 수 있다
제2 게이트선(GL2)은 (k+1)번째 행에 배열된 제1 부화소회로(PC1)와 전기적으로 연결되나, 제3 표시영역(DA3)에 배치된 부화소회로들과는 전기적으로 연결되지 않을 수 있다. 제2 게이트선(GL2)은 제3 표시영역(DA3)의 부화소회로들 중에서 제2 방향(예, y방향)을 따라 인접한 두 개의 부화소회로들 사이를 지날 수 있다.
예컨대, 제3 표시영역(DA3)에서 제2 방향(예, y방향)을 따라 인접한 두 개의 부화소회로는 각각 제1 게이트선(GL1) 및 제3 게이트선(GL3)에 전기적으로 연결될 수 있다. 제1 게이트선(GL1) 및 제3 게이트선(GL3)에 각각 전기적으로 연결된 두 개의 부화소회로는 갭(gap)을 가지도록 서로 이격될 수 있으며, 제2 게이트선(GL2)의 일부는 전술한 갭에 해당하는 영역을 지나도록 연장될 수 있다. 제2 게이트선(GL2)의 일부는 제3 표시영역(DA3)에서 제2 방향(예, y방향)을 따라 인접한 두 개의 부화소회로들 사이를 지나면서 제2 표시영역(DA2)을 우회하는 우회 부분에 해당할 수 있다.
제1 내지 제3 게이트선(GL1, GL2, GL3)을 참조하여 설명한 구조는, 다른 게이트선에도 동일하게 적용될 수 있다. 예컨대, 도 12와 같이 (k-6)번째 행, (k-4)번째 행, (k-2)번째 행, (k)번째 행, 및 (k+2)번째 행에 배열된 제1 부화소회로(PC1)들과 전기적으로 연결된 게이트선들은, 각각 제3 표시영역(DA3)에 배열된 부화소회로들과 전기적으로 연결될 수 있다.
반면, (k-5)번째 행, (k-3)번째 행, (k-1)번째 행, 및 (k+1)번째 행에 배열된 제1 부화소회로(PC1)들과 전기적으로 연결된 게이트선들은, 제2 표시영역(DA2)의 외측인 제3 표시영역(DA3)을 지나되, 제3 표시영역(DA3)에서 제2 방향(예, y방향)을 따라 인접한 두 개의 부화소회로들 사이를 지나도록 연장될 수 있다.
본 발명의 비교예로서, (k-5)번째 행, (k-3)번째 행, (k-1)번째 행, 및 (k+1)번째 행에 배열된 제1 부화소회로(PC1)들과 전기적으로 연결된 게이트선들이, 제3 표시영역(DA3)에서 제2 표시영역(DA2)을 우회하지 않고 단절되는 경우, 표시 패널을 통해 제공되는 이미지의 휘도 불균일이 야기될 수 있다. 예컨대, 도 3에 도시된 바와 같이 제2 및 제3 표시영역(DA3, DA3)이 표시영역(DA)의 중심을 지나는 가상의 선 (IML)을 기준으로 일 측에 편향되어 배치되는 경우, 제2 및 제3 표시영역(DA3, DA3)을 사이에 두고 양측에 각각 이격되어 배치된 게이트선들의 저항이 서로 상이하며 표시 패널을 통해 제공되는 이미지의 휘도 불균일을 야기시킬 수 있다. 그러나, 본 발명의 실시예에 따르면, 제2 및 제3 표시영역(DA3, DA3)과 인접한 제1 부화소회로(PC1)들에 전기적으로 연결된 게이트선들(예컨대, 제1 내지 제3 게이트선, GL1, GL2, GL3)이 단절되지 않고 제2 표시영역(DA2)의 외측을 우회하기에 전술한 문제를 방지할 수 있다.
제2 게이트선(GL)을 참조하여 설명한 바와 같이, 제3 표시영역(DA3)의 부화소회로들과 전기적으로 연결되지 않는 게이트선들 각각의 우회 부분이 제3 표시영역(DA3)에서 제2 방향(예, y방향)을 따라 인접한 두 개의 부화소회로들 사이를 지나기에, 우회 부분이 부화소회로들과 중첩하지 않을 수 있다. 따라서, 제2 게이트선(GL)의 우회 부분과 부화소회로들을 지나는 다른 신호선들간의 간섭을 방지할 수 있다.
도 13은 본 발명의 일 실시예에 따른 게이트선들을 나타낸 평면도로서 제1 표시영역(DA1)에서 (k)번째, (k+1)번째, 및 (k+2)번째 행에 배열된 게이트선들을 나타낸다.
제1 방향(예, x방향)을 따라 (k)번째 행에 배열된 제1 부화소회로들에 전기적으로 연결된 제1 게이트선은, 제1 스캔선(SL1), 제2 스캔선(SL2), 이전 스캔선(SLp), 이후 스캔선(SLn), 및 발광 제어선(EL)을 포함할 수 있다.
(k)번째 행을 지나는 제1 스캔선(SL1), 제2 스캔선(SL2), 이전 스캔선(SLp), 이후 스캔선(SLn), 및 발광 제어선(EL)은, 제3 표시영역(DA3)에 배열된 부화소회로들, 예컨대 부화소회로그룹(PGD3)의 제3 부화소회로(PC3)들과 전기적으로 연결되며 중첩될 수 있다.
제1 방향(예, x방향)을 따라 (k+2)번째 행에 배열된 제1 부화소회로들에 전기적으로 연결된 제3 게이트선은, 제1 스캔선(SL1), 제2 스캔선(SL2), 이전 스캔선(SLp), 이후 스캔선(SLn), 및 발광 제어선(EL)을 포함할 수 있다.
(k+2)번째 행을 지나는 제1 스캔선(SL1), 제2 스캔선(SL2), 이전 스캔선(SLp), 이후 스캔선(SLn), 및 발광 제어선(EL)은, 제3 표시영역(DA3)에 배열된 부화소회로들, 예컨대 부화소회로그룹(PGD4, PGE4)의 제3 부화소회로(PC3)들과 전기적으로 연결되며 중첩될 수 있다.
제1 방향(예, x방향)을 따라 (k+1)번째 행에 배열된 제1 부화소회로(PC1)들에 전기적으로 연결된 제2 게이트선은, 제1 스캔선(SL1), 제2 스캔선(SL2), 이전 스캔선(SLp), 이후 스캔선(SLn), 및 발광 제어선(EL)을 포함할 수 있다.
(k+1)번째 행을 지나는 제1 스캔선(SL1), 제2 스캔선(SL2), 이전 스캔선(SLp), 이후 스캔선(SLn), 및 발광 제어선(EL)은, 제3 표시영역(DA3)을 지나되 제3 표시영역(DA3)에 배치된 부화소회로들과 전기적으로 연결되지 않는다.
(k+1)번째 행을 지나는 제1 스캔선(SL1), 제2 스캔선(SL2), 이전 스캔선(SLp), 이후 스캔선(SLn), 및 발광 제어선(EL)은, 제3 표시영역(DA3)에서 제2 방향(예, y방향)을 따라 인접한 두 개의 부화소회로들 사이를 지날 수 있다. 예컨대, 도 13에 도시된 바와 같이 두 개의 부화소회로그룹(PGD3, PGD4)는 갭(gd)을 사이에 두고 서로 이격될 수 있다. (k+1)번째 행을 지나는 제1 스캔선(SL1), 제2 스캔선(SL2), 이전 스캔선(SLp), 이후 스캔선(SLn), 및 발광 제어선(EL)은 전술한 갭(gd)에 해당하는 영역을 지나도록 연장되며, 제2 표시영역(DA2)의 외측을 따라 절곡될 수 있다.
도 14는 본 발명의 다른 실시예에 따른 게이트선들을 나타낸 평면도로서, 제1 표시영역(DA1)에서 (k)번째, (k+1)번째, 및 (k+2)번째 행에 배열된 게이트선들을 나타낸다.
도 14에 도시된 (k)번째 행 및 (k+2)번째 행에 배열된 제1 부화소회로(PC1)들과 각각 전기적으로 연결된 제1 스캔선(SL1)들, 제2 스캔선(SL2)들, 이전 스캔선(SLp)들, 이후 스캔선(SLn)들, 및 발광 제어선(EL)들은 앞서 도 13을 참조하여 설명한 바와 같다.
도 14에 도시된 (k+1)번째 행에 배열된 제1 부화소회로(PC1)들에 전기적으로 연결된 제2 게이트선의 구조는, 앞서 도 13을 참조하여 설명한 제2 게이트선의 구조와 다르다. 제3 표시영역(DA3)에 배열된 부화소회로들은 제2 방향(예, y방향)으로 서로 이격되지 않을 수 있다. 바꾸어 말하면, 제3 표시영역(DA3)의 부화소회로그룹들은 제1 방향을 따라서는 서로 이격될 수 있으나 제2 방향(예, y방향)을 따라 이격되지 않을 수 있다.
(k+1)번째 행의 제1 부화소회로(PC1)들에 전기적으로 연결된 제2 게이트선, 예컨대, 제1 스캔선(SL1), 제2 스캔선(SL2), 이전 스캔선(SLp), 이후 스캔선(SLn), 및 발광 제어선(EL)은, 제3 표시영역(DA3)의 부화소회로들과 전기적으로 연결되지 않은 채 제3 표시영역(DA3)의 부화소회로들과 중첩할 수 있다. 이와 관련하여, 도 14는 (k+1)번째 행에 배열된 제1 부화소회로(PC1)들에 전기적으로 연결된 제1 스캔선(SL1), 제2 스캔선(SL2), 이전 스캔선(SLp), 이후 스캔선(SLn), 및 발광 제어선(EL)이 부화소회로(PGD4)의 제3 부화소회로(PC3)들과 중첩하는 것을 도시한다.
(k+1)번째 행의 제1 부화소회로(PC1)들에 전기적으로 연결된 제1 스캔선(SL1), 제2 스캔선(SL2), 이전 스캔선(SLp), 이후 스캔선(SLn), 및 발광 제어선(EL) 각각은, 제1 표시영역(DA1)에서 제1 부화소회로(PC1)들과 중첩하는 부분(이하, 제1 부분이라 함, FP), 및 제3 표시영역(DA3)에서 제2 표시영역(DA2)을 우회하는 부분(이하, 우회 부분이라 함, DP)을 포함할 수 있으며, 제1 부분(FP)과 우회 부분(DP)은 서로 다른 층 상에 배치될 수 있다.
(k+1)번째 행의 제1 스캔선(SL1), 제2 스캔선(SL2), 이전 스캔선(SLp), 이후 스캔선(SLn), 및 발광 제어선(EL) 각각의 제1 부분(FP)과 우회 부분(DP) 사이에는 적어도 하나의 절연층이 개재되며, 제1 부분(FP)과 우회 부분(DP)은 전술한 적어도 하나의 절연층에 정의된 콘택홀(CNT)을 통해 접속될 수 있다.
(k+1)번째 행의 제1 스캔선(SL1), 제2 스캔선(SL2), 이전 스캔선(SLp), 이후 스캔선(SLn), 및 발광 제어선(EL)의 우회 부분(DP)들은, 제3 표시영역(DA3)에서 (k+2)번째 행의 제1 스캔선(SL1), 제2 스캔선(SL2), 이전 스캔선(SLp), 이후 스캔선(SLn), 및 발광 제어선(EL)과 동일한 부화소회로들에 중첩하지만, 서로 다른 층 상에 배치되기 ‹š문에 서로 영향을 주지 않을 수 있다.
도 14에 도시된 바와 같은 구조를 갖는 경우, 상대적으로 제3 표시영역(DA3)에서 부화소회로들이 차지하는 면적을 줄일 수 있으며, 동일한 부화소회로에 중첩되는 신호선들 간의 간섭을 최소화할 수 있다.
도 15는 본 발명의 다른 실시예에 따른 표시 패널의 일부를 나타낸 평면도이다. 도 15는 설명의 편의상 표시영역(DA)을 지나는 신호선들, 예컨대 데이터선(DL) 및 게이트선(GL)을 도시한다.
도 15의 데이터선(DL)은 앞서 도 8을 참조하여 설명한 바와 같은 구조를 가질 수 있다. 도 15를 참조하면, 게이트선(GL)들은 제2 표시영역(DA2)의 외측 (예, 외측 영역)에서 제2 표시영역(DA2)을 우회할 수 있으나, 게이트선(GL)들의 우회 부분은 제1 표시영역(DA1)을 지날 수 있다.
데이터선(DL)들은 제2 표시영역(DA2)의 외측인 제3 표시영역(DA3)에서 제2 표시영역(DA2)을 우회할 수 있다. 제2 표시영역(DA2)의 중심(C)을 지나는 제2 가상의 선(IML2)을 중심으로 좌측에 배치된 데이터선(DL)과 우측에 배치된 데이터선(DL)은 서로 대칭일 수 있다.
게이트선(GL)들은 제2 표시영역(DA2)의 외측인 제1 표시영역(DA1)에서 제2 표시영역(DA2)을 우회할 수 있다. 제2 표시영역(DA2)의 중심(C)을 지나는 제1 가상의 선(IML1)을 중심으로 상측에 배치된 게이트선(GL)과 하측에 배치된 게이트선(GL)은 서로 대칭일 수 있다. 데이터선(DL)들 및 게이트선(GL)들이 제2 표시영역(DA2)을 지나지 않기에, 표시 패널은 충분한 면적의 투과영역(TA)을 포함할 수 있다.
도 16은 본 발명의 다른 실시예에 따른 게이트선들을 나타낸 평면도로서, 제1 표시영역(DA1)에서 (k)번째, (k+1)번째, 및 (k+2)번째 행에 배열된 게이트선들을 나타낸다.
도 16에 도시된 (k)번째 행 및 (k+2)번째 행에 배열된 제1 부화소회로(PC1)들과 각각 전기적으로 연결된 제1 스캔선(SL1)들, 제2 스캔선(SL2)들, 이전 스캔선(SLp)들, 이후 스캔선(SLn)들, 및 발광 제어선(EL)들은 앞서 도 13을 참조하여 설명한 바와 같다.
도 16에 도시된 (k+1)번째 행에 배열된 제1 부화소회로(PC1)들에 전기적으로 연결된 제2 게이트선의 구조는, 앞서 도 13 또는 도 14를 참조하여 설명한 제2 게이트선의 구조와 다르다. (k+1)번째 행의 제1 부화소회로(PC1)들에 전기적으로 연결된 제2 게이트선, 예컨대, 제1 스캔선(SL1), 제2 스캔선(SL2), 이전 스캔선(SLp), 이후 스캔선(SLn), 및 발광 제어선(EL)은, 제3 표시영역(DA3)의 부화소회로들과 전기적으로 연결되지 않은 채 제1 표시영역(DA1)의 부화소회로들과 중첩할 수 있다. 이와 관련하여, 도 16은 (k+1)번째 행에 배열된 제1 부화소회로(PC1)들에 전기적으로 연결된 제1 스캔선(SL1), 제2 스캔선(SL2), 이전 스캔선(SLp), 이후 스캔선(SLn), 및 발광 제어선(EL)이 각각, 다른 행(예컨대, (k-q)번째 행, q는 자연수)에 배열된 제1 부화소회로(PC1)들과 중첩하는 것을 도시한다.
(k+1)번째 행의 제1 부화소회로(PC1)들에 전기적으로 연결된 제1 스캔선(SL1), 제2 스캔선(SL2), 이전 스캔선(SLp), 이후 스캔선(SLn), 및 발광 제어선(EL) 각각은, 제1 표시영역(DA1)에서 (k+1)번째 행의 제1 부화소회로(PC1)들과 중첩하는 제1 부분(FP), 및 제1 표시영역(DA1)에서 다른 행(예컨대, (k-q)번째 행)에 배열된 제1 부화소회로(PC1)들과 중첩하는 우회 부분(DP)을 포함할 수 있으며, 제1 부분(FP)과 우회 부분(DP)은 서로 다른 층 상에 배치될 수 있다.
(k+1)번째 행의 제1 스캔선(SL1), 제2 스캔선(SL2), 이전 스캔선(SLp), 이후 스캔선(SLn), 및 발광 제어선(EL) 각각의 제1 부분(FP)과 우회 부분(DP) 사이에는 적어도 하나의 절연층이 개재되며, 제1 부분(FP)과 우회 부분(DP)은 전술한 적어도 하나의 절연층에 정의된 콘택홀(CNT)을 통해 접속될 수 있다.
(k+1)번째 행의 제1 부화소회로(PC1)들에 전기적으로 연결된 제1 스캔선(SL1), 제2 스캔선(SL2), 이전 스캔선(SLp), 이후 스캔선(SLn), 및 발광 제어선(EL) 각각의 우회 부분(DP)들은, 다른 행(예컨대, (k-q)번째 행, q는 자연수)에 배열된 제1 부화소회로(PC1)들과 중첩하지만 전기적으로 연결되지는 않는다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1: 전자 기기
10: 표시 패널
100: 기판
PC1, PC2, PC3: 제1 내지 제3 부화소회로
ED1, ED2, ED3: 제1 내지 제3 발광다이오드
DA1, DA2, DA3: 제1 내지 제3 표시영역
PA: 주변영역
CBL: 도전버스선
GL: 게이트선

Claims (20)

  1. 제1 표시영역, 상기 제1 표시영역 내측에 위치하며 투과영역을 포함하는 제2 표시영역, 및 상기 제1 표시영역과 상기 제2 표시영역 사이의 제3 표시영역에 배치된, 복수의 발광다이오드들;
    상기 복수의 발광다이오드들 중에서 상기 제1 표시영역에 배치된 제1 발광다이오드들과 각각 전기적으로 연결되며, 상기 제1 표시영역에 배치된, 복수의 제1 부화소회로들; 및
    상기 제3 표시영역에 배치된 부화소회로들, 상기 부화소회로들은,
    상기 복수의 발광다이오드들 중 상기 제2 표시영역에 배치된 복수의 제2 발광다이오드들과 전기적으로 연결되는 복수의 제2 부화소회로들; 및
    상기 복수의 발광다이오드들 중 상기 제3 표시영역에 배치된 복수의제3 발광다이오드들과 전기적으로 연결되는 복수의 제3 부화소회로들을 포함함;
    을 포함하고,
    제1 방향을 따라 (k)번째 행(k는 자연수)에 배열된 제1 부화소회로들은 제1 게이트선에 연결되고, 상기 제1 방향을 따라 (k+1)번째 행에 배열된 제1 부화소회로들은 제2 게이트선에 연결되며, 상기 제1 방향을 따라 (k+2)번째 행에 배열된 제1 부화소회로들은 제3 게이트선에 연결되되,
    상기 제1 게이트선 및 상기 제3 게이트선은, 상기 제3 표시영역에서 상기 제1 방향과 교차하는 제2 방향을 따라 인접한 두 개의 부화소회로들 각각에 전기적으로 연결되고,
    상기 제2 게이트선은, 상기 제3 표시영역에 배치된 상기 부화소회로들과 전기적으로 연결되지 않으며 상기 제2 표시영역의 외측에서 상기 제2 표시영역을 우회(bypass)하는, 표시 패널.
  2. 제1 항에 있어서,
    상기 제3 표시영역에서 상기 제2 방향을 따라 인접한 상기 두 개의 부화소회로들은 갭을 사이에 두고 서로 이격되고,
    상기 제2 게이트선의 우회 부분은,
    상기 제3 표시영역에서 상기 갭에 해당하는 영역을 지나는, 표시 패널.
  3. 제1 항에 있어서,
    상기 제2 게이트선은,
    상기 (k+1)번째 행에 배열된 상기 제1 부화소회로들과 중첩되는 제1 부분 및 상기 제2 표시영역의 외측에서 상기 제2 표시영역을 우회(bypass)하는 우회 부분을 포함하고,
    상기 제2 게이트선의 상기 제1 부분은, 상기 우회 부분과 상기 제1 부분 사이에 개재되는 적어도 하나의 절연층에 정의된 콘택홀을 통해 서로 접속하는, 표시 패널.
  4. 제3 항에 있어서,
    상기 제2 게이트선의 상기 우회 부분은,
    상기 제3 표시영역에서 상기 제2 방향을 따라 인접한 상기 두 개의 부화소회로들 중 어느 하나와 중첩하는, 표시 패널.
  5. 제3 항에 있어서,
    상기 제2 게이트선의 상기 우회 부분은, 상기 제1 표시영역에서 다른 행에 배열된 제1 부화소회로과 중첩하는, 표시 패널.
  6. 제1 항에 있어서,
    복수의 제1 부화소회로들 중 적어도 어느 하나의 제1 부화소회로와 전기적으로 연결된 데이터선은,
    상기 제3 표시영역에서 상기 제2 방향을 따라 인접한 상기 두 개의 부화소회로들과 전기적으로 연결되되, 상기 제2 표시영역을 부분적으로 둘러싸도록 절곡된, 표시 패널.
  7. 제1 항에 있어서,
    상기 복수의 제2 부화소회로들 각각은,
    동일한 색의 빛을 방출하는 두 개의 제2 발광다이오드들에 전기적으로 연결되는, 표시 패널.
  8. 제1 항에 있어서,
    상기 복수의 제3 부화소회로들 각각은,
    동일한 색의 빛을 방출하는 두 개의 제3 발광다이오드들에 전기적으로 연결되는, 표시 패널.
  9. 제1 항, 제7 항 또는 제8 항에 있어서,
    상기 복수의 제1 부화소회로들 각각은,
    하나의 제1발광다이오드에 전기적으로 연결되는, 표시 패널.
  10. 제1 항에 있어서,
    상기 제1 표시영역, 상기 제2 표시영역, 및 상기 제3 표시영역은 상기 표시패널의 이미지면에 해당하며,
    상기 제2 표시영역의 중심은,
    평면상에서 상기 제2 방향을 따라 상기 이미지면의 중심을 지나는 가상의 선으로부터 떨어져 있는, 표시 패널.
  11. 표시영역에 배열된 복수의 발광다이오드들을 포함하는 표시 패널; 및
    상기 표시 패널의 아래에 배치되는 컴포넌트;를 포함하며,
    상기 표시영역은, 제1 표시영역, 상기 제1 표시영역 내측의 제2 표시영역, 및 상기 제1 표시영역과 상기 제2 표시영역 사이의 제3 표시영역을 포함하고,
    상기 표시 패널은,
    상기 복수의 발광다이오드들 중에서 상기 제1 표시영역에 배치된 제1 발광다이오드들과 각각 전기적으로 연결되며, 상기 제1 표시영역에 배치된, 복수의 제1 부화소회로들; 및
    상기 제3 표시영역에 배치된 부화소회로들, 상기 부화소회로들은,
    상기 복수의 발광다이오드들 중 상기 제2 표시영역에 배치된 복수의 제2 발광다이오드들과 전기적으로 연결되는 상기 복수의 제2 부화소회로들; 및
    상기 복수의 발광다이오드들 중 상기 제3 표시영역에 배치된 복수의제3 발광다이오드들과 전기적으로 연결되는 복수의 제3 부화소회로들을 포함함;
    을 포함하며,
    제1 방향을 따라 (k)번째 행(k는 자연수)에 배열된 제1 부화소회로들은 제1 게이트선에 연결되고, 상기 제1 방향을 따라 (k+1)번째 행에 배열된 제1 부화소회로들은 제2 게이트선에 연결되며, 상기 제1 방향을 따라 (k+2)번째 행에 배열된 제1 부화소회로들은 제3 게이트선에 연결되되,
    상기 제1 게이트선 및 상기 제3 게이트선은, 상기 제3 표시영역에서 상기 제1 방향과 교차하는 제2 방향을 따라 인접한 두 개의 부화소회로들 각각에 전기적으로 연결되고,
    상기 제2 게이트선은, 상기 제3 표시영역에 배치된 상기 부화소회로들과 전기적으로 연결되지 않으며 상기 제2 표시영역의 외측에서 상기 제2 표시영역을 우회(bypass)하는, 전자 기기.
  12. 제11 항에 있어서,
    상기 컴포넌트는 센서 또는 카메라를 포함하는, 전자 기기.
  13. 제11 항에 있어서,
    상기 제3 표시영역에서 상기 제2 방향을 따라 인접한 상기 두 개의 부화소회로들은 갭을 사이에 두고 서로 이격되고,
    상기 제2 게이트선의 우회 부분은,
    상기 제3 표시영역에서 상기 갭에 해당하는 영역을 지나는, 전자 기기.
  14. 제11 항에 있어서,
    상기 제2 게이트선은,
    상기 (k+1)번째 행에 배열된 상기 제1 부화소회로들과 중첩되는 제1 부분 및 상기 제2 표시영역의 외측에서 상기 제2 표시영역을 우회(bypass)하는 우회 부분을 포함하고,
    상기 제2 게이트선의 상기 제1 부분은, 상기 우회 부분과 상기 제1 부분 사이에 개재되는 적어도 하나의 절연층에 정의된 콘택홀을 통해 서로 접속하는, 전자 기기.
  15. 제14 항에 있어서,
    상기 제2 게이트선의 상기 우회 부분은,
    상기 제3 표시영역에서 상기 제2 방향을 따라 인접한 상기 두 개의 부화소회로들 중 어느 하나와 중첩하는, 전자 기기.
  16. 제14 항에 있어서,
    상기 제2 게이트선의 상기 우회 부분은, 상기 제1 표시영역에서 다른 행에 배열된 제1 부화소회로과 중첩하는, 전자 기기.
  17. 제11 항에 있어서,
    상기 표시 패널은 복수의 제1 부화소회로들 중 적어도 어느 하나의 제1 부화소회로와 전기적으로 연결된 데이터선을 더 포함하되,
    상기 데이터선은,
    상기 제3 표시영역에서 상기 제2 방향을 따라 인접한 상기 두 개의 부화소회로들과 전기적으로 연결되되, 상기 제2 표시영역을 부분적으로 둘러싸도록 절곡된, 전자 기기.
  18. 제11 항에 있어서,
    상기 복수의 제2 부화소회로들 각각은,
    동일한 색의 빛을 방출하는 두 개의 제2 발광다이오드들에 전기적으로 연결되는, 전자 기기.
  19. 제11 항에 있어서,
    상기 복수의 제3 부화소회로들 각각은,
    동일한 색의 빛을 방출하는 두 개의 제3 발광다이오드들에 전기적으로 연결되는, 전자 기기.
  20. 제11 항에 있어서,
    상기 제1 표시영역, 상기 제2 표시영역, 및 상기 제3 표시영역은 상기 표시패널의 이미지면에 해당하며,
    상기 제2 표시영역의 중심은,
    평면상에서 상기 제2 방향을 따라 상기 이미지면의 중심을 지나는 가상의 선으로부터 떨어져 있는, 전자 기기.
KR1020220069106A 2022-06-07 2022-06-07 표시 패널 및 이를 구비한 전자 기기 KR20230168648A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220069106A KR20230168648A (ko) 2022-06-07 2022-06-07 표시 패널 및 이를 구비한 전자 기기
US18/319,324 US20230395770A1 (en) 2022-06-07 2023-05-17 Display panel and electronic device including the same
CN202310666436.3A CN117202701A (zh) 2022-06-07 2023-06-07 显示面板和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220069106A KR20230168648A (ko) 2022-06-07 2022-06-07 표시 패널 및 이를 구비한 전자 기기

Publications (1)

Publication Number Publication Date
KR20230168648A true KR20230168648A (ko) 2023-12-15

Family

ID=88976019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220069106A KR20230168648A (ko) 2022-06-07 2022-06-07 표시 패널 및 이를 구비한 전자 기기

Country Status (3)

Country Link
US (1) US20230395770A1 (ko)
KR (1) KR20230168648A (ko)
CN (1) CN117202701A (ko)

Also Published As

Publication number Publication date
US20230395770A1 (en) 2023-12-07
CN117202701A (zh) 2023-12-08

Similar Documents

Publication Publication Date Title
US11538878B2 (en) Display device and electronic apparatus
US20220310736A1 (en) Display apparatus
CN220798943U (zh) 显示面板和电子装置
KR20230168648A (ko) 표시 패널 및 이를 구비한 전자 기기
US20240079389A1 (en) Display panel and electronic apparatus including the same
KR20230161593A (ko) 표시 패널 및 이를 구비한 전자 기기
CN221043676U (zh) 显示面板和电子设备
CN220382102U (zh) 显示面板和电子设备
US20220328590A1 (en) Display panel and display device
US20230232676A1 (en) Display apparatus
US11651734B2 (en) Display panel and display apparatus including the same
US12029079B2 (en) Display device
EP4322725A1 (en) Display panel and electronic device including the same
US20220208924A1 (en) Display device
US20230389397A1 (en) Display apparatus and electronic apparatus including the same
US20230386405A1 (en) Display apparatus
KR20230000509A (ko) 표시 패널 및 이를 구비한 전자 기기
KR20230161320A (ko) 표시 장치
CN117858578A (zh) 显示面板
KR20230049817A (ko) 표시 패널 및 이를 구비한 전자 기기