KR20230165953A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230165953A
KR20230165953A KR1020220064847A KR20220064847A KR20230165953A KR 20230165953 A KR20230165953 A KR 20230165953A KR 1020220064847 A KR1020220064847 A KR 1020220064847A KR 20220064847 A KR20220064847 A KR 20220064847A KR 20230165953 A KR20230165953 A KR 20230165953A
Authority
KR
South Korea
Prior art keywords
transistor
node
pixel
display device
frequency mode
Prior art date
Application number
KR1020220064847A
Other languages
English (en)
Inventor
임재근
구본석
권상안
김순동
노진영
서해관
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220064847A priority Critical patent/KR20230165953A/ko
Priority to CN202310248271.8A priority patent/CN117133216A/zh
Priority to US18/142,237 priority patent/US20230419882A1/en
Publication of KR20230165953A publication Critical patent/KR20230165953A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Abstract

표시 장치는 발광 소자 및 화소 회로를 포함하는 화소, 상기 화소 회로에 연결된 복수의 스캔 라인들, 상기 화소 회로에 연결된 발광 제어 라인, 및 상기 화소 회로에 연결된 데이터 라인을 포함하는 표시 패널을 포함하고, 상기 화소 회로는 제1 노드 및 제2 노드에 연결된 제1 커패시터, 상기 데이터 라인과 상기 제1 노드 사이에 연결된 제1 트랜지스터, 상기 제1 트랜지스터와 상기 제1 노드 사이에 연결된 제2 트랜지스터를 포함하는 제1 회로 부분, 및 상기 제2 노드와 상기 발광 소자에 연결된 제2 회로 부분을 포함하고, 상기 발광 소자가 발광하기 전에 상기 제1 트랜지스터와 상기 제2 트랜지스터 사이의 제3 노드에 기준 전압이 제공되도록 구성될 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 품질이 개선된 표시 장치에 관한 것이다.
표시 장치 중 발광형 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 발광 소자를 이용하여 영상을 표시한다. 이러한, 발광형 표시 장치는 빠른 응답 속도를 가짐과 동시에 낮은 소비 전력으로 구동되는 장점이 있다. 표시 장치는 영상을 표시하는 표시 패널, 표시 패널에 구비된 스캔 라인들에 순차적으로 스캔 신호를 공급하는 스캔 드라이버 및 표시 패널에 구비된 데이터 라인들에 데이터 신호들을 공급하는 데이터 드라이버를 포함한다.
본 발명은 표시 품질이 향상된 표시 장치를 제공하는 것을 일 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는 발광 소자 및 화소 회로를 포함하는 화소, 상기 화소 회로에 연결된 복수의 스캔 라인들, 상기 화소 회로에 연결된 발광 제어 라인, 및 상기 화소 회로에 연결된 데이터 라인을 포함하는 표시 패널을 포함하고, 상기 화소 회로는 제1 노드 및 제2 노드에 연결된 제1 커패시터, 상기 데이터 라인과 상기 제1 노드 사이에 연결된 제1 트랜지스터, 상기 제1 트랜지스터와 상기 제1 노드 사이에 연결된 제2 트랜지스터를 포함하는 제1 회로 부분, 및 상기 제2 노드와 상기 발광 소자에 연결된 제2 회로 부분을 포함하고, 상기 발광 소자가 발광하기 전에 상기 제1 트랜지스터와 상기 제2 트랜지스터 사이의 제3 노드에 기준 전압이 제공되도록 구성될 수 있다.
상기 제1 트랜지스터는 P-타입 박막트랜지스터이고, 상기 제2 트랜지스터는 N-타입 박막트랜지스터일 수 있다.
상기 제1 회로 부분은 상기 제3 노드와 상기 기준 전압이 제공되는 기준 전압 라인 사이에 연결된 제3 트랜지스터, 및 상기 제2 노드와 제1 전원 전압이 인가되는 제1 구동 전압 라인 사이에 연결된 제2 커패시터를 더 포함할 수 있다.
상기 제2 회로 부분은 상기 제2 노드와 제1 초기화 전압이 인가되는 제1 초기화 전압 라인 사이에 연결된 제4 트랜지스터, 상기 제4 트랜지스터와 상기 제1 초기화 전압 라인 사이에 연결된 제5 트랜지스터, 상기 제2 노드에 연결된 게이트 전극, 상기 제1 구동 전압 라인에 연결된 제1 전극, 및 제2 전극을 포함하는 제6 트랜지스터, 상기 제6 트랜지스터의 상기 제2 전극과 상기 제4 트랜지스터와 상기 제5 트랜지스터 사이의 노드에 연결된 제7 트랜지스터, 상기 제6 트랜지스터의 상기 제2 전극과 상기 발광 소자 사이에 연결된 제8 트랜지스터, 및 상기 발광 소자와 상기 제8 트랜지스터 사이의 노드와 제2 초기화 전압이 인가되는 제2 초기화 전압 라인 사이에 연결된 제9 트랜지스터를 포함하고, 상기 발광 소자는 상기 제8 트랜지스터와 제2 구동 전압이 인가되는 제2 구동 전압 라인 사이에 연결될 수 있다.
상기 제3 트랜지스터, 상기 제5 트랜지스터, 상기 제6 트랜지스터, 상기 제7 트랜지스터, 상기 제8 트랜지스터, 및 상기 제9 트랜지스터 각각은 P-타입 박막트랜지스터이고, 상기 제4 트랜지스터는 N-타입 박막트랜지스터일 수 있다.
상기 제2 트랜지스터 및 상기 제4 트랜지스터는 동일한 스캔 신호에 의해 제어될 수 있다.
상기 제8 트랜지스터가 턴-온되기 전에 상기 제1 트랜지스터와 상기 제2 트랜지스터 사이의 상기 제3 노드에 상기 기준 전압이 제공되도록 구성될 수 있다.
상기 표시 패널은 노말 주파수 모드 또는 멀티 주파수 모드로 구동되도록 구성되고, 상기 멀티 주파수 모드에서, 상기 표시 패널의 제1 부분은 제1 주파수로 구동되고, 상기 표시 패널의 제2 부분은 상기 제1 주파수보다 낮은 제2 주파수로 구동될 수 있다.
상기 화소는 상기 표시 패널의 상기 제1 부분에 배치된 제1 화소 및 상기 표시 패널의 상기 제2 부분에 배치된 제2 화소를 포함하고, 상기 멀티 주파수 모드에서, 상기 제2 부분에 배치된 상기 제2 화소의 상기 제2 트랜지스터 및 상기 제4 트랜지스터는 턴-오프될 수 있다.
상기 멀티 주파수 모드에서, 상기 제2 부분에 배치된 상기 제2 화소의 상기 제1 트랜지스터는 턴-오프될 수 있다.
상기 제2 회로 부분은 상기 제6 트랜지스터의 상기 제1 전극과 상기 제1 구동 전압 라인 사이에 연결된 제10 트랜지스터, 및 상기 제6 트랜지스터와 상기 제10 트랜지스터 사이의 노드 및 바이어스 전압이 제공되는 바이어스 전압 라인 사이에 연결된 제11 트랜지스터를 더 포함할 수 있다.
상기 제10 트랜지스터 및 상기 제11 트랜지스터 각각은 P-타입 박막트랜지스터일 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 제1 화소 및 상기 제1 화소와 이격된 제2 화소를 포함하며, 노말 주파수 모드 또는 멀티 주파수 모드로 구동되도록 구성된 표시 패널을 포함하고, 상기 제1 화소 및 상기 제2 화소 각각은 화소 회로 및 발광 소자를 포함하고, 상기 화소 회로는 제1 노드 및 제2 노드에 연결된 제1 커패시터, 상기 데이터 라인과 상기 제1 노드 사이에 연결된 제1 트랜지스터, 상기 제1 트랜지스터와 상기 제1 노드 사이에 연결된 제2 트랜지스터를 포함하는 제1 회로 부분, 및 상기 제2 노드와 상기 발광 소자에 연결된 제2 회로 부분을 포함하고, 상기 노말 주파수 모드 및 상기 멀티 주파수 모드 각각에서 상기 발광 소자가 발광하기 전에 상기 제1 트랜지스터와 상기 제2 트랜지스터 사이의 제3 노드에 기준 전압이 제공되도록 구성될 수 있다.
상기 제1 회로 부분은 상기 제3 노드와 상기 기준 전압이 제공되는 기준 전압 라인 사이에 연결된 제3 트랜지스터, 및 상기 제2 노드와 제1 전원 전압이 인가되는 제1 구동 전압 라인 사이에 연결된 제2 커패시터를 더 포함할 수 있다.
상기 제2 회로 부분은 상기 제2 노드와 제1 초기화 전압이 인가되는 제1 초기화 전압 라인 사이에 연결된 제4 트랜지스터, 상기 제4 트랜지스터와 상기 제1 초기화 전압 라인 사이에 연결된 제5 트랜지스터, 상기 제2 노드에 연결된 게이트 전극, 상기 제1 구동 전압 라인에 연결된 제1 전극, 및 제2 전극을 포함하는 제6 트랜지스터, 상기 제6 트랜지스터의 상기 제2 전극과 상기 제4 트랜지스터와 상기 제5 트랜지스터 사이의 노드에 연결된 제7 트랜지스터, 상기 제6 트랜지스터의 상기 제2 전극과 상기 발광 소자 사이에 연결된 제8 트랜지스터, 및 상기 발광 소자와 상기 제8 트랜지스터 사이의 노드와 제2 초기화 전압이 인가되는 제2 초기화 전압 라인 사이에 연결된 제9 트랜지스터를 포함할 수 있다.
상기 제8 트랜지스터가 턴-온되기 전에 상기 제1 트랜지스터와 상기 제2 트랜지스터 사이의 상기 제3 노드에 상기 기준 전압이 제공되도록 구성될 수 있다.
상기 멀티 주파수 모드에서, 상기 표시 패널의 제1 부분은 제1 주파수로 구동되고, 상기 표시 패널의 제2 부분은 상기 제1 주파수보다 낮은 제2 주파수로 구동되고, 상기 제1 화소는 상기 제1 부분에 배치되고, 상기 제2 화소는 상기 제2 부분에 배치될 수 있다.
상기 멀티 주파수 모드에서, 상기 제2 부분에 배치된 상기 제2 화소의 상기 제2 트랜지스터 및 상기 제4 트랜지스터는 턴-오프될 수 있다.
상기 멀티 주파수 모드에서, 상기 제2 부분에 배치된 상기 제2 화소의 상기 제1 트랜지스터는 턴-오프될 수 있다.
상기 제2 회로 부분은 상기 제6 트랜지스터의 상기 제1 전극과 상기 제1 구동 전압 라인 사이에 연결된 제10 트랜지스터, 및 상기 제6 트랜지스터와 상기 제10 트랜지스터 사이의 노드 및 바이어스 전압이 제공되는 바이어스 전압 라인 사이에 연결된 제11 트랜지스터를 더 포함할 수 있다.
상술한 바에 따르면, 표시 패널은 노말 주파수 모드 또는 멀티 주파수 모드로 선택적으로 동작할 수 있다. 멀티 주파수 모드로 동작 시, 데이터 신호 전달이 불필요한 부분에 배치된 화소의 제2 트랜지스터는 턴-오프될 수 있다. 따라서, 제2 트랜지스터에 의해 데이터 신호의 전달이 차단될 수 있다. 또한, 데이터 기입 프레임 및 홀드 프레임 모두에서, 발광 소자가 발광하기 전에 제1 트랜지스터와 제2 트랜지스터 사이의 노드는 기준 전압으로 초기화될 수 있다. 따라서, 데이터 기입 프레임과 홀드 프레임 사이의 휘도차가 감소될 수 있고, 그 결과, 표시 장치의 표시 화질이 향상될 수 있다.
도 1a는 본 발명의 일 실시예에 따른 노말 주파수 모드로 동작하는 표시 장치의 화면을 나타낸 평면도이다.
도 1b는 본 발명의 일 실시예에 따른 멀티 주파수 모드로 동작하는 표시 장치의 화면을 나타낸 평면도이다.
도 2a는 본 발명의 일 실시예에 따른 노말 주파수 모드에서 표시 장치의 동작을 설명하기 위한 도면이다.
도 2b는 본 발명의 일 실시예에 따른 멀티 주파수 모드에서 표시 장치의 동작을 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다.
도 4는 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 5는 노말 주파수 모드로 동작하는 화소들의 동작을 설명하기 위한 파형도이다.
도 6은 멀티 주파수 모드로 동작하는 화소들의 동작을 설명하기 위한 파형도이다.
도 7a는 도 6에 도시된 제1 구간에서의 화소 동작을 설명하기 위한 도면이다.
도 7b는 도 6에 도시된 제2 구간에서의 화소 동작을 설명하기 위한 도면이다.
도 8은 멀티 주파수 모드로 동작하는 화소들의 동작을 설명하기 위한 파형도이다.
도 9는 도 8에 도시된 제1 구간에서의 화소 동작을 설명하기 위한 도면이다.
도 10은 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 11은 노말 주파수 모드로 동작하는 화소들의 동작을 설명하기 위한 파형도이다.
도 12는 멀티 주파수 모드로 동작하는 화소들의 동작을 설명하기 위한 파형도이다.
도 13a는 도 12에 도시된 제1 구간에서의 화소 동작을 설명하기 위한 도면이다.
도 13b는 도 12에 도시된 제2 구간에서의 화소 동작을 설명하기 위한 도면이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1a는 본 발명의 일 실시예에 따른 노말 주파수 모드(NFM)로 동작하는 표시 장치(DD)의 화면을 나타낸 평면도이다. 도 1b는 본 발명의 일 실시예에 따른 멀티 주파수 모드(MFM)로 동작하는 표시 장치(DD)의 화면을 나타낸 평면도이다. 도 2a는 본 발명의 일 실시예에 따른 노말 주파수 모드(NFM)에서 표시 장치의 동작을 설명하기 위한 도면이다. 도 2b는 본 발명의 일 실시예에 따른 멀티 주파수 모드(MFM)에서 표시 장치의 동작을 설명하기 위한 도면이다.
도 1a 및 도 1b를 참조하면, 표시 장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 표시 장치(DD)는 휴대폰, 태블릿, 스마트 워치, 노트북, 컴퓨터, 스마트 텔레비전 등의 전자 장치에 적용될 수 있다.
표시 장치(DD)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(IS) 상에 영상을 표시할 수 있다. 영상이 표시되는 표시면(IS)은 표시 장치(DD)의 전면(front surface)과 대응될 수 있다. 영상)은 동적인 영상은 물론 정지 영상을 포함할 수 있다.
표시 장치(DD)의 표시면(IS)은 표시 영역(DA) 및 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 영상이 표시되는 영역일 수 있다. 사용자는 표시 영역(DA)을 통해 영상을 시인한다. 본 실시예에서, 표시 영역(DA)은 꼭지점들이 둥근 사각 형상으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 표시 영역(DA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
비표시 영역(NDA)은 표시 영역(DA)에 인접한다. 비표시 영역(NDA)은 소정의 컬러를 가질 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 이에 따라, 표시 영역(DA)의 형상은 실질적으로 비표시 영역(NDA)에 의해 정의될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 비표시 영역(NDA)은 표시 영역(DA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다. 본 발명의 일 실시예에 따른 표시 장치(DD)는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 1a, 도 1b, 도 2a 및 도 2b를 참조하면, 표시 장치(DD)는 노말 주파수 모드(NFM), 멀티 주파수 모드(MFM), 또는 가변 주파수 모드에서 영상을 표시할 수 있다.
노말 주파수 모드(NFM)에서 표시 장치(DD)의 표시 영역(DA)은 구동 주파수가 다른 복수의 표시 영역으로 분할되지 않는다. 즉, 노말 주파수 모드(NFM)에서 표시 영역(DA)은 하나의 구동 주파수로 동작하고, 노말 주파수 모드(NFM)에서 표시 영역(DA)의 구동 주파수를 노말 주파수로 정의할 수 있다. 예를 들어, 노말 주파수는 60Hz일 수 있다. 노말 주파수 모드(NFM)에서 1초(1sec) 동안 표시 장치(DD)의 표시 영역(DA)에는 제1 프레임(F1) 내지 제60 프레임(F60)에 대응하는 60개의 영상이 표시될 수 있다. 다만, 이에 제한되는 것은 아니며, 노말 주파수는 120Hz 또는 240Hz 일 수도 있다.
멀티 주파수 모드(MFM)에서 표시 장치(DD)의 표시 영역(DA)은 구동 주파수가 다른 복수의 표시 영역으로 분할된다. 본 발명의 일 예로, 멀티 주파수 모드(MFM)에서 표시 영역(DA)은 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)을 포함할 수 있다. 제1 및 제2 표시 영역들(DA1, DA2)은 제1 방향(DR1) 상에서 서로 인접하여 배치된다. 제1 표시 영역(DA1)의 구동 주파수는 노말 주파수보다 높거나 동일한 주파수일 수 있고, 제2 표시 영역(DA2)의 구동 주파수는 노말 주파수보다 낮은 주파수일 수 있다. 예를 들어, 노말 주파수가 60Hz인 경우, 제1 표시 영역(DA1)의 구동 주파수는 60Hz, 80Hz, 90Hz, 100Hz, 120Hz, 240Hz 등일 수 있으며, 제2 표시 영역(DA2)의 구동 주파수는 1Hz, 20Hz, 30Hz, 40Hz 등일 수 있다.
본 발명의 일 예로, 제1 표시 영역(DA1)은 고속 구동이 요구되는 동영상(이하, 제1 영상(IM1)이라 지칭함) 등이 표시되는 영역일 수 있으며, 제2 표시 영역(DA2)은 고속 구동이 요구되지 않는 정지 영상 또는 변화 주기가 긴 텍스트 영상(이하, 제2 영상(IM2)이라 지칭함) 등이 표시되는 영역일 수 있다. 따라서, 표시 장치(DD)의 화면에 정지 영상과 동영상이 동시에 표시되는 경우, 표시 장치(DD)를 멀티 주파수 모드(MFM)로 동작시킴에 따라 동영상의 표시 품질을 향상시키면서 전체적인 소비 전력을 저감할 수 있다.
도 2b를 참조하면, 멀티 주파수 모드(MFM)에서 표시 장치(DD)의 제1 및 제2 표시 영역들(DA1, DA2)에는 복수의 구동 프레임 동안 영상이 표시될 수 있다. 구동 프레임들 각각은 제1 표시 영역(DA1)과 상기 제2 표시 영역(DA2)이 구동되는 풀(full) 프레임(FF) 및 제1 표시 영역(DA1)만이 구동되는 부분(partial) 프레임들(HF1 내지 HF99)을 포함할 수 있다. 부분 프레임들(HF1 내지 HF99) 각각은 풀 프레임(FF)보다 짧거나 같은 지속시간을 가질 수 있다. 각 구동 프레임에 포함되는 부분 프레임들(HF1 내지 HF99)의 개수는 같거나 다를 수 있다. 각 구동 프레임은 현재 풀 프레임(FF)이 개시되고, 다음 풀 프레임(FF)이 개시되기 전까지의 구간으로 정의될 수 있다.
본 발명의 일 예로, 각 구동 프레임(DF) 동안 제1 표시 영역(DA1)은 100Hz로 동작하고, 제2 표시 영역(DA2)은 1Hz로 동작할 수 있다. 이 경우, 각 구동 프레임(DF)은 1초(1sec)에 대응하는 지속시간을 갖고, 하나의 풀 프레임(FF) 및 99개의 부분 프레임(HF1 내지 HF99)을 포함할 수 있다. 각 구동 프레임(DF) 동안 표시 장치(DD)의 제1 표시 영역(DA1)에는 풀 프레임(FF) 및 99개의 부분 프레임(HF1 내지 HF99)에 대응하는 100개의 제1 영상(IM1)이 표시되고, 제2 표시 영역(DA2)에는 풀 프레임(FF)에 대응하는 하나의 제2 영상(IM2)이 표시될 수 있다.
도 2b에서, 설명의 편의를 위하여 멀티 주파수 모드(MFM)에서 제1 표시 영역(DA1)의 구동 주파수가 100Hz이고, 제2 표시 영역(DA2)의 구동 주파수가 1Hz인 경우를 일 예로 도시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 제1 표시 영역(DA1)의 구동 주파수가 100Hz일 수 있고, 제2 표시 영역(DA2)의 구동 주파수는 20Hz일 수 있다. 이 경우, 각 구동 프레임(DF) 동안 표시 장치(DD)의 제1 표시 영역(DA1)에는 하나의 풀 프레임(FF) 및 4개의 부분 프레임에 대응하는 5개의 제1 영상(IM1)이 표시되고, 제2 표시 영역(DA2)에는 풀 프레임(FF)에 대응하는 하나의 제2 영상(IM2)이 표시될 수 있다. 또한, 제1 표시 영역(DA1)의 구동 주파수가 90Hz일 수 있고, 제2 표시 영역(DA2)의 구동 주파수는 30Hz일 수 있다. 이 경우, 각 구동 프레임(DF) 동안 표시 장치(DD)의 제1 표시 영역(DA1)에는 하나의 풀 프레임(FF) 및 2개의 부분 프레임에 대응하는 3개의 제1 영상(IM1)이 표시되고, 제2 표시 영역(DA2)에는 풀 프레임(FF)에 대응하는 하나의 제2 영상(IM2)이 표시될 수 있다.
표시 장치(DD)는 가변 주파수 모드에서 영상을 표시할 수 있다. 예를 들어, 가변 주파수 모드에서 표시 장치(DD)의 표시 영역(DA, 도 2a 참조)은 가변하는 구동 주파수로 동작할 수 있다. 예를 들어, 가변 프레임 주파수는 1Hz 내지 240Hz의 범위 내에서 다양하게 변형될 수 있으나, 이에 특별히 제한되는 것은 아니다.
도 3은 본 발명의 일 실시예에 따른 표시 장치(DD)의 블럭도이다.
도 3을 참조하면, 표시 장치(DD)는 표시 패널(DP), 패널 드라이버, 및 구동 컨트롤러(100)를 포함한다. 본 발명의 일 예로, 패널 드라이버는 데이터 드라이버(200), 스캔 드라이버(300-1), 발광 드라이버(300-2) 및 전압 발생기(400)를 포함한다.
구동 컨트롤러(100)는 영상 신호(RGB) 및 제어 신호(CTRL)를 수신한다. 구동 컨트롤러(100)는 데이터 드라이버(200)와의 인터페이스 사양에 맞도록 영상 신호(RGB)의 데이터 포맷을 변환한 영상 데이터(DATA)를 생성한다. 구동 컨트롤러(100)는 스캔 제어 신호(SCS1, SCS2), 데이터 제어 신호(DCS) 및 구동 제어 신호(ECS)를 출력한다.
데이터 드라이버(200)는 구동 컨트롤러(100)로부터 데이터 제어 신호(DCS) 및 영상 데이터(DATA)를 수신한다. 데이터 드라이버(200)는 영상 데이터(DATA)를 데이터 신호들로 변환하고, 데이터 신호들을 후술하는 복수 개의 데이터 라인들(DL1 내지 DLm)에 출력한다. 데이터 신호들은 영상 데이터(DATA)의 계조 값에 대응하는 아날로그 전압들이다.
본 발명의 일 예로, 스캔 드라이버(300-1)는 제1 스캔 드라이버(310) 및 제2 스캔 드라이버(320)를 포함한다. 스캔 제어 신호(SCS1, SCS2)는 제1 스캔 드라이버(310)가 구동 컨트롤러(100)로부터 수신하는 제1 스캔 제어 신호(SCS1) 및 제2 스캔 드라이버(320)가 구동 컨트롤러(100)로부터 수신하는 제2 스캔 제어 신호(SCS1)를 포함한다. 제1 및 제2 스캔 드라이버(310, 320)는 제1 및 제2 스캔 제어 신호(SCS1, SCS2)에 각각 응답해서 스캔 라인들로 스캔 신호들을 출력할 수 있다. 도 3에는 표시 장치(DD)가 2개의 스캔 드라이버들(310, 320)을 포함하는 구성이 예시적으로 도시되었으나, 스캔 드라이버의 개수는 이에 한정되지 않는다.
전압 발생기(400)는 표시 패널(DP)의 동작에 필요한 전압들을 발생한다. 이 실시예에서, 전압 발생기(400)는 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 제1 초기화 전압(Vint), 제2 초기화 전압(Aint), 및 기준 전압(Vref)을 발생한다.
표시 패널(DP)은 초기화 스캔 라인들(GIL1 내지 GILn), 보상 스캔 라인들(GCL1 내지 GCLn), 마스킹 스캔 라인들(GML1 내지 GMLn), 기입 스캔 라인들(GWL1 내지 GWLn), 블랙 스캔 라인들(GBL1 내지 GBLn), 발광 제어 라인들(EML1 내지 EMLn), 데이터 라인들(DL1 내지 DLm) 및 화소들(PX)을 포함한다.
초기화 스캔 라인들(GIL1 내지 GILn), 보상 스캔 라인들(GCL1 내지 GCLn), 마스킹 스캔 라인들(GML1 내지 GMLn), 기입 스캔 라인들(GWL1 내지 GWLn), 블랙 스캔 라인들(GBL1 내지 GBLn), 및 발광 제어 라인들(EML1 내지 EMLn)은 제2 방향(DR2)으로 연장되며, 제1 방향(DR1)으로 이격되어 배열되나. 데이터 라인들(DL1 내지 DLm)은 제1 방향(DR1)로 연장되며, 제2 방향(DR2)으로 서로 이격되어 배열된다.
복수의 화소들(PX)은 초기화 스캔 라인들(GIL1 내지 GILn), 보상 스캔 라인들(GCL1 내지 GCLn), 마스킹 스캔 라인들(GML1 내지 GMLn), 기입 스캔 라인들(GWL1 내지 GWLn), 블랙 스캔 라인들(GBL1 내지 GBLn), 및 발광 제어 라인들(EML1 내지 EMLn), 그리고 데이터 라인들(DL1 내지 DLm)에 각각 전기적으로 연결된다.
복수의 화소들(PX) 각각은 5개의 스캔 라인들에 전기적으로 연결될 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 첫 번째 행의 화소들은 첫 번째 초기화 스캔 라인(GIL1), 첫 번째 보상 스캔 라인(GCL1) 첫 번째 마스킹 스캔 라인(GML1), 첫 번째 기입 스캔 라인(GWL1), 및 첫 번째 블랙 스캔 라인(GBL1)에 연결될 수 있다. x-1 번째 행의 화소들은 x-1 번째 초기화 스캔 라인(GILx-1), x-1 번째 보상 스캔 라인(GCLx-1), x-1 번째 마스킹 스캔 라인(GMLx-1), x-1 번째 기입 스캔 라인(GWLx-1), 및 x-1 번째 블랙 스캔 라인(GBLx-1)에 연결될 수 있다. x 번째 행의 화소들은 x 번째 초기화 스캔 라인(GILx), x 번째 보상 스캔 라인(GCLx), x 번째 마스킹 스캔 라인(GMLx), x 번째 기입 스캔 라인(GWLx), 및 x 번째 블랙 스캔 라인(GBLx)에 연결될 수 있다. n 번째 행의 화소들은 n 번째 초기화 스캔 라인(GILn), n 번째 보상 스캔 라인(GCLn) n 번째 마스킹 스캔 라인(GMLn), n 번째 기입 스캔 라인(GWLn), 및 n 번째 블랙 스캔 라인(GBLn)에 연결될 수 있다.
제1 스캔 드라이버(310)는 제1 스캔 제어 신호(GCS1)에 응답해서 마스킹 스캔 라인들(GML1 내지 GMLn)로 마스킹 스캔 신호들을 출력하고, 기입 스캔 라인들(GWL1 내지 GWLn)로 기입 스캔 신호들을 출력할 수 있다. 제2 스캔 드라이버(320)는 초기화 스캔 라인들(GIL1 내지 GILn)로 초기화 스캔 신호들을 출력하고, 보상 스캔 라인들(GCL1 내지 GCLn)로 보상 스캔 신호들(또는 스캔 신호들)을 출력하고, 블랙 스캔 라인들(GBL1 내지 GBLn)로 블랙 스캔 신호들을 출력할 수 있다.
발광 드라이버(300-2)는 구동 컨트롤러(100)로부터 구동 제어 신호(ECS)를 수신한다. 발광 드라이버(300-2)는 구동 제어 신호(ECS)에 응답하여 발광 제어 라인들(EML1 내지 EMLn)로 발광 제어 신호들을 출력할 수 있다.
복수의 화소들(PX) 각각은 발광 소자(ED, 4 참조) 및 발광 소자(ED)의 발광을 제어하는 화소 회로(PXC, 도 4 참조)를 포함한다. 화소 회로(PXC)는 복수의 트랜지스터들 및 커패시터를 포함할 수 있다. 스캔 드라이버(300-1) 및 발광 드라이버(300-2)는 화소 회로(PXC)와 동일한 공정을 통해 형성된 트랜지스터들을 포함할 수 있다.
복수의 화소들(PX) 각각은 전압 발생기(400)로부터 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 제1 초기화 전압(Vint), 제2 초기화 전압(Aint), 및 기준 전압(Vref)을 수신할 수 있다.
도 4는 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 3 및 도 4를 참조하면, 화소(PX1x)는 화소 회로(PXC), 및 적어도 하나의 발광 소자(ED)를 포함할 수 있다.
화소(PX1x)는 x 번째 초기화 스캔 라인(GILx), x 번째 보상 스캔 라인(GCLx), x 번째 마스킹 스캔 라인(GMLx), x 번째 기입 스캔 라인(GWLx), x 번째 블랙 스캔 라인(GBLx), x 번째 발광 제어 라인(EMLx), 및 첫 번째 데이터 라인(DL1)에 접속될 수 있다.
화소 회로(PXC)는 제1 회로 부분(PXC1), 제2 회로 부분(PXC2), 및 제1 커패시터(Cpr)를 포함할 수 있다. 제1 커패시터(Cpr)는 제1 회로 부분(PXC1)과 제1 노드(N1)에서 접속될 수 있다. 제1 커패시터(Cpr)는 제2 회로 부분(PXC2)과 제2 노드(N2)에서 접속될 수 있다.
제1 회로 부분(PXC1)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 및 제2 커패시터(Cst)를 포함할 수 있다. 제2 커패시터(Cst)는 제1 노드(N1)와 제1 구동 전압 라인(VL1) 사이에 연결될 수 있다. 제2 회로 부분(PXC2)은 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8), 및 제9 트랜지스터(T9)를 포함할 수 있다.
제1 내지 제9 트랜지스터들(T1, T2, T3, T4, T5, T6, T7, T8, T9) 각각은 산화물 반도체를 반도체층으로 하는 N-타입 박막트랜지스터 또는 LTPS(low-temperature polycrystalline silicon) 반도체층을 갖는 P-타입 박막트랜지스터일 수 있다. 예를 들어, 제2 트랜지스터(T2) 및 제4 트랜지스터(T4)는 N-타입 박막트랜지스터일 수 있고, 제1, 제3, 제5, 제6, 제7, 제8, 및 제9 트랜지스터들(T1, T3, T5, T6, T7, T8, T9)은 P-타입 박막트랜지스터일 수 있다.
x 번째 초기화 스캔 라인(GILx), x 번째 보상 스캔 라인(GCLx), x 번째 마스킹 스캔 라인(GMLx), x 번째 기입 스캔 라인(GWLx), 및 x 번째 블랙 스캔 라인(GBLx) 각각은 x 번째 초기화 스캔 신호(GIx, 이하 초기화 스캔 신호), x 번째 보상 스캔 신호(GCx, 이하 보상 스캔 신호), x 번째 마스킹 스캔 신호(GMx, 이하 마스킹 스캔 신호), x 번째 기입 스캔 신호(GWx, 이하 기입 스캔 신호), 및 x 번째 블랙 스캔 신호(GBx, 이하 블랙 스캔 신호)를 화소(PX1x)로 전달할 수 있다.
데이터 라인(DL1)은 데이터 신호(Vdata)를 화소(PX1x)로 전달한다. 데이터 신호(Vdata)는 표시 장치(DD, 도 3 참조)에 입력되는 영상 신호(RGB) 중 대응하는 영상 신호의 계조에 대응하는 전압 레벨을 가질 수 있다. 제1 내지 제5 구동 전압 라인들(VL1, VL2, VL3, VL4, VL5)은 각각 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 기준 전압(Vref), 제1 초기화 전압(Vint), 및 제2 초기화 전압(Aint)을 화소(PX1x)로 전달할 수 있다.
제1 트랜지스터(T1)는 데이터 라인(DL1)과 제1 노드(N1) 사이에 연결되며, 제2 트랜지스터(T2)는 제1 트랜지스터(T1)와 제1 노드(N1) 사이에 연결될 수 있다. 즉, 제1 트랜지스터(T1)와 제2 트랜지스터(T2)는 데이터 라인(DL1)과 제1 노드(N1) 사이에 직렬로 연결될 수 있다.
제1 트랜지스터(T1)는 기입 스캔 신호(GWx)에 응답하여 동작이 제어될 수 있다. 제1 트랜지스터(T1)가 턴-온되면, 데이터 라인(DL1)으로 제공된 데이터 신호(Vdata)는 제1 트랜지스터(T1)와 제2 트랜지스터(T2) 사이의 제3 노드(N3)로 전달될 수 있다.
제2 트랜지스터(T2)는 마스킹 스캔 신호(GMx)에 응답하여 동작이 제어될 수 있다. 제2 트랜지스터(T2)가 턴-온되면, 제1 노드(N1)와 제3 노드(N3)가 전기적으로 연결될 수 있다. 제2 트랜지스터(T2)가 턴-오프되면, 제1 노드(N1)와 제3 노드(N3) 사이의 경로는 차단될 수 있다. 이 경우, 제1 노드(N1)에서 제1 트랜지스터(T1)를 향하는 방향으로 흐르는 누설 전류 경로가 제2 트랜지스터(T2)에 의해 차단될 수 있다. 뿐만 아니라, 제2 트랜지스터(T2)는 멀티 주파수 모드(MFM, 도 2b 참조)에서 데이터 신호(Vdata)가 제1 노드(N1)로 전달되는 것을 차단할 수 있다.
제3 트랜지스터(T3)는 제3 노드(N3)와 제3 구동 전압 라인(VL3) 사이에 연결될 수 있다. 제3 구동 전압 라인(VL3)은 기준 전압(Vref)이 제공되는 라인으로, 기준 전압 라인(VL3)으로 지칭될 수 있다. 제3 트랜지스터(T3)는 보상 스캔 신호(GCx)에 응답하여 동작이 제어될 수 있다. 제3 트랜지스터(T3)가 턴-온되면, 기준 전압 라인(VL3)으로 제공된 기준 전압(Vref) 제3 노드(N3)로 전달될 수 있다.
제4 트랜지스터(T4)는 제2 노드(N2)와 제4 구동 전압 라인(VL4) 사이에 연결되며, 제5 트랜지스터(T5)는 제4 트랜지스터(T4)와 제4 구동 전압 라인(VL4) 사이에 연결될 수 있다. 즉, 제4 트랜지스터(T4)와 제5 트랜지스터(T5)는 제2 노드(N2)와 제4 구동 전압 라인(VL4) 사이에 직렬로 연결될 수 있다. 제4 구동 전압 라인(VL4)은 제1 초기화 전압(Vint)이 제공되는 라인으로, 제1 초기화 전압 라인(VL4)으로 지칭될 수 있다.
제4 트랜지스터(T4)는 마스킹 스캔 신호(GMx)에 응답하여 동작이 제어될 수 있다. 즉, 제4 트랜지스터(T4)와 제2 트랜지스터(T2)는 동일한 스캔 신호에 의해 동작이 제어될 수 있다. 제4 트랜지스터(T4)가 턴-오프되면, 제2 노드(N2)와 제5 트랜지스터(T5) 사이의 경로는 차단될 수 있다. 이 경우, 제2 노드(N2)에서 제5 트랜지스터(T5)를 향하는 방향으로 흐르는 누설 전류 경로가 제4 트랜지스터(T4)에 의해 차단될 수 있다.
제5 트랜지스터(T5)는 초기화 스캔 신호(GIx)에 응답하여 동작이 제어될 수 있다. 제4 트랜지스터(T4) 및 제5 트랜지스터(T5)가 턴-온되면, 제1 초기화 전압(Vint)이 제2 노드(N2)로 전달될 수 있다. 즉, 제2 노드(N2)가 제1 초기화 전압(Vint)으로 초기화 될 수 있다.
제6 트랜지스터(T6)는 게이트 전극(TG), 제1 전극(TE1), 및 제2 전극(TE2)을 포함할 수 있다. 게이트 전극(TG)은 제2 노드(N2)에 접속되고, 제1 전극(TE1)은 제1 구동 전압 라인(VL1)에 접속될 수 있다. 제6 트랜지스터(T6)는 구동 박막트랜지스터로 지칭될 수 있다. 발광 소자(ED)는 제6 트랜지스터(T6)에 흐르는 전류량에 대응하여 발광할 수 있다.
제7 트랜지스터(T7)는 제6 트랜지스터(T6)의 제2 전극(TE2)과 제4 트랜지스터(T4)와 제5 트랜지스터(T5) 사이의 노드 사이에 연결될 수 있다. 제7 트랜지스터(T7)는 보상 스캔 신호(GCx)에 응답하여 동작이 제어될 수 있다. 제4 트랜지스터(T4) 및 제7 트랜지스터(T7)가 턴-온되면, 제6 트랜지스터(T6)의 게이트 전극(TG) 및 제2 전극(TE2)이 연결될 수 있다. 즉, 제6 트랜지스터(T6)는 다이오드 연결될 수 있다. 이 때, 제2 노드(N2)에는 제6 트랜지스터(T6)의 문턱-전압이 보상된 보상 전압이 인가될 수 있다.
제8 트랜지스터(T8)는 제6 트랜지스터(T6)의 제2 전극(TE2)과 발광 소자(ED) 사이에 연결될 수 있다. 제8 트랜지스터(T8)는 발광 제어 신호(EMx)에 응답하여 동작이 제어될 수 있다. 제8 트랜지스터(T8)가 턴 온됨에 따라 제6 트랜지스터(T6), 및 제8 트랜지스터(T8)를 통해 제1 구동 전압 라인(VL1)과 발광 소자(ED) 사이에 전류 경로가 형성될 수 있다.
제9 트랜지스터(T9)는 발광 소자(ED)와 제8 트랜지스터(T8) 사이의 노드와 제5 구동 전압 라인(VL5) 사이에 연결될 수 있다. 제5 구동 전압 라인(VL5)은 제2 초기화 전압(Aint)이 제공되는 라인으로, 제2 초기화 전압(Aint)으로 지칭될 수 있다. 제9 트랜지스터(T9)는 블랙 스캔 신호(GBx)에 응답하여 동작이 제어될 수 있다.
화소(PX1x)가 블랙 영상을 표시하는 경우, 제6 트랜지스터(T6)의 최소 구동 전류가 구동 전류로 흐르더라도 발광 소자(ED)가 발광하게 된다면, 화소(PX1x)는 정상적으로 블랙 영상을 표시할 수 없다. 여기서 제6 트랜지스터(T6)의 최소 구동 전류란 제6 트랜지스터(T6)의 게이트-소스 전압이 문턱 전압보다 작아서 제6 트랜지스터(T6)가 오프되는 조건에서 제6 트랜지스터(T6)로 흐르는 전류를 의미한다. 따라서, 본 발명의 일 실시예에 따른 화소(PX1x) 내 제9 트랜지스터(T9)는 제6 트랜지스터(T6)의 최소 구동 전류의 일부를 바이패스 전류로서 발광 소자(ED) 쪽의 전류 경로 외의 다른 전류 경로로 분산시킬 수 있다. 따라서, 화소(PX1x)는 제9 트랜지스터(T9)를 이용하여 정확한 블랙 계조 영상을 구현할 수 있고, 그 결과 콘트라스트비를 향상시킬 수 있다.
발광 소자(ED)는 애노드 및 캐소드를 포함할 수 있다. 발광 소자(ED)의 애노드는 제8 트랜지스터(T8)에 접속되고, 발광 소자(ED)의 캐소드는 제2 구동 전압 라인(VL2)에 접속될 수 있다.
도 5는 노말 주파수 모드로 동작하는 화소들(PX1, PX2)의 동작을 설명하기 위한 파형도이다.
도3, 도 4 및 도 5를 참조하면, 제1 화소(PX1)는 x-1 번째 행의 화소들 중 하나일 수 있고, 제2 화소(PX2)는 x 번째 행의 화소들 중 하나일 수 있다. 제1 화소
표시 패널(DP)은 제1 부분(DPA1) 및 제2 부분(DPA2)을 포함할 수 있다. 제1 화소(PX1)는 제1 부분(DPA1)에 배치된 화소일 수 있고, 제2 화소(PX2)는 제2 부분(DPA2)에 배치된 화소일 수 있다. 예를 들어, 멀티 주파수 모드(MFM, 도 2b 참조)에서 제1 부분(DPA1)은 제1 표시 영역(DA1, 도 2b 참조)에 대응될 수 있고, 제2 부분(DPA2)은 제2 표시 영역(DA2, 도 2b 참조)에 대응될 수 있다.
표시 패널(DP)이 노말 주파수 모드로 동작할 때, 제1 화소(PX1)에는 x-1 번째 초기화 스캔 신호(GIx-1), x-1 번째 보상 스캔 신호(GCx-1), x-1 번째 마스킹 스캔 신호(GMx-1), x-1 번째 기입 스캔 신호(GWx-1), x-1 번째 블랙 스캔 신호(GBx-1), 및 x-1번째 발광 제어 신호(EMx-1)가 제공될 수 있다. 표시 패널(DP)이 노말 주파수 모드로 동작할 때, 제2 화소(PX2)에는 x 번째 초기화 스캔 신호(GIx), x 번째 보상 스캔 신호(GCx), x 번째 마스킹 스캔 신호(GMx), x 번째 기입 스캔 신호(GWx), x 번째 블랙 스캔 신호(GBx), 및 x 번째 발광 제어 신호(EMx)가 제공될 수 있다.
x 번째 초기화 스캔 신호(GIx), x 번째 보상 스캔 신호(GCx), x 번째 마스킹 스캔 신호(GMx), x 번째 기입 스캔 신호(GWx), x 번째 블랙 스캔 신호(GBx), 및 x 번째 발광 제어 신호(EMx)는 x-1 번째 보상 스캔 신호(GCx-1), x-1 번째 마스킹 스캔 신호(GMx-1), x-1 번째 기입 스캔 신호(GWx-1), x-1 번째 블랙 스캔 신호(GBx-1), 및 x-1번째 발광 제어 신호(EMx-1)가 1 수평주기만큼 쉬프트된 파형을 가질 수 있다.
제2 화소(PX2)를 기준으로 설명하면, x 번째 발광 제어 신호(EMx)는 인 액티브 레벨(예를 들어, 하이 레벨)이고, x 번째 마스킹 스캔 신호(GMx)가 액티브 레벨(예를 들어, 하이 레벨)일 때, x 번째 초기화 스캔 신호(GIx), x 번째 보상 스캔 신호(GCx)가 교대로 액티브 레벨(예를 들어, 로우 레벨)을 가질 수 있다. x 번째 초기화 스캔 신호(GIx)가 로우 레벨일 때는 초기화 구간, x 번째 보상 스캔 신호(GCx)가 로우 레벨일 때는 보상 구간으로 지칭될 수 있다. 즉, 초기화 구간에서 제2 노드(N2)가 제1 초기화 전압(Vint)으로 초기화되고, 보상 구간에서 제6 트랜지스터(T6)가 다이오드 연결되어, 제2 노드(N2)에는 제6 트랜지스터(T6)의 문턱-전압이 보상된 보상 전압이 인가될 수 있다.
제1 구간(SC1)에서 x 번째 마스킹 스캔 신호(GMx)가 액티브 레벨(예를 들어, 하이 레벨)이고, x 번째 기입 스캔 신호(GWx)가 액티브 레벨(예를 들어, 로우 레벨)을 가질 수 있다. 제1 구간(SC1)에서 제2 화소(PX2)로 데이터 신호(Vdata)가 입력될 수 있고, 제1 구간(SC1)은 기입 구간으로 지칭될 수 있다.
제2 구간(SC2)에서 x 번째 마스킹 스캔 신호(GMx)가 인액티브 레벨(예를 들어, 로우 레벨)이고, x 번째 보상 스캔 신호(GCx)는 액티브 레벨(예를 들어, 로우 레벨)을 가질 수 있다. 제2 구간(SC2)에서 제3 노드(N3)는 기준 전압(Vref)으로 초기화될 수 있다.
이 후, x 번째 발광 제어 신호(EMx)가 액티브 레벨(예를 들어, 로우 레벨)로 천이됨에 따라, 제6 트랜지스터(T6), 및 제8 트랜지스터(T8)를 통해 제1 구동 전압 라인(VL1)과 발광 소자(ED) 사이에 전류 경로가 형성될 수 있다.
본 발명의 일 실시예에 따르면, 발광 소자(ED)가 발광하기 전에 제1 트랜지스터(T1)와 제2 트랜지스터(T2) 사이의 제3 노드(N3)에 기준 전압(Vref)이 인가될 수 있다. 즉, 데이터가 기입되는 데이터 기입 프레임에서, 발광 소자(ED)가 발광하기 전에, 제3 노드(N3)는 기준 전압(Vref)으로 초기화된다.
도 6은 멀티 주파수 모드로 동작하는 화소들(PX1, PX2)의 동작을 설명하기 위한 파형도이다. 도 7a는 도 6에 도시된 제1 구간(SC1-1)에서의 화소 동작을 설명하기 위한 도면이다. 도 7b는 도 6에 도시된 제2 구간(SC2)에서의 화소 동작을 설명하기 위한 도면이다.
도 6, 도 7a, 및 도 7b를 참조하면, 표시 패널(DP, 도 3 참조)이 멀티 주파수 모드로 동작할 때, 제1 화소(PX1)에는 x-1 번째 초기화 스캔 신호(GIx-1), x-1 번째 보상 스캔 신호(GCx-1), x-1 번째 마스킹 스캔 신호(GMx-1), x-1 번째 기입 스캔 신호(GWx-1), x-1 번째 블랙 스캔 신호(GBx-1), 및 x-1번째 발광 제어 신호(EMx-1)가 제공될 수 있다. 표시 패널(DP, 도 3 참조)이 멀티 주파수 모드로 동작할 때, 제2 화소(PX2)에는 x 번째 초기화 스캔 신호(GIx), x 번째 보상 스캔 신호(GCx), x 번째 마스킹 스캔 신호(GMxa), x 번째 기입 스캔 신호(GWxa), x 번째 블랙 스캔 신호(GBx), 및 x 번째 발광 제어 신호(EMx)가 제공될 수 있다.
도 5에 도시된 프레임은 제1 화소(PX1) 및 제2 화소(PX2)로 데이터가 기입되는 풀 프레임이고, 도 6에 도시된 프레임은 제1 화소(PX1)에는 데이터가 기입되고, 제2 화소(PX2)에는 이전에 기입된 데이터가 유지되는 부분 프레임일 수 있다. 제1 화소(PX1) 기준으로 부분 프레임은 데이터 기입 프레임, 제2 화소(PX2) 기준으로 부분 프레임은 홀드 프레임일 수 있다.
홀드 프레임에서, x 번째 마스킹 스캔 신호(GMxa)은 인액티브 레벨(예를 들어, 로우 레벨)을 가질 수 있고, x 번째 기입 스캔 신호(GWxa)는 인액티브 레벨(예를 들어, 하이 레벨)을 가질 수 있다. 따라서, 데이터 신호(Vdata)가 제3 노드(N3) 및 제1 노드(N1)로 전달되지 않을 수 있다.
도 5의 제1 구간(SC1)과 대응하는 제1 구간(SC1-1)에서 x 번째 마스킹 스캔 신호(GMxa)가 인액티브 레벨(예를 들어, 로우 레벨)이고, x 번째 기입 스캔 신호(GWx)가 인액티브 레벨(예를 들어, 하이 레벨)을 가질 수 있다. 따라서, 제1 구간(SC1-1)에서 제2 화소(PX2)로 데이터 신호(Vdata)가 입력되지 않을 수 있다.
제2 구간(SC2)에서 x 번째 마스킹 스캔 신호(GMxa)가 인액티브 레벨(예를 들어, 로우 레벨)이고, x 번째 보상 스캔 신호(GCx)는 액티브 레벨(예를 들어, 로우 레벨)을 가질 수 있다. 제2 구간(SC2)에서 제3 노드(N3)는 기준 전압(Vref)으로 초기화될 수 있다. 이 후, x 번째 발광 제어 신호(EMx)가 액티브 레벨(예를 들어, 로우 레벨)로 천이됨에 따라, 제6 트랜지스터(T6), 및 제8 트랜지스터(T8)를 통해 제1 구동 전압 라인(VL1)과 발광 소자(ED) 사이에 전류 경로가 형성될 수 있다.
본 발명의 일 실시예에 따르면, 발광 소자(ED)가 발광하기 전에 제1 트랜지스터(T1)와 제2 트랜지스터(T2) 사이의 제3 노드(N3)에 기준 전압(Vref)이 인가될 수 있다. 즉, 이전 데이터가 홀드되는 홀드 프레임에서, 발광 소자(ED)가 발광하기 전에, 제3 노드(N3)는 기준 전압(Vref)으로 초기화된다.
본 발명의 실시예에 따르면, 데이터 기입 프레임 및 홀드 프레임 모두에서, 발광 소자(ED)가 발광하기 전에 제3 노드(N3)는 기준 전압(Vref)으로 초기화될 수 있다. 이 경우, 제1 노드(N1)와 제3 노드(N3) 사이에 형성된 기생 커패시터 및 제1 커패시터(Cpr)에 의해 제3 노드(N3)의 전압과 제2 노드(N2)의 전압이 커플링되더라도 제3 노드(N3)의 전압이 기준 전압(Vref)으로 일정하기 때문에 휘도가 변경되는 등의 화질 문제가 발생되지 않을 수 있다. 즉, 데이터 기입 프레임과 홀드 프레임 사이의 휘도차가 감소될 수 있고, 그 결과, 표시 장치(DD, 도 1a 참조)의 표시 화질이 향상될 수 있다.
도 8은 멀티 주파수 모드로 동작하는 화소들의 동작을 설명하기 위한 파형도이다. 도 9는 도 8에 도시된 제1 구간에서의 화소 동작을 설명하기 위한 도면이다. 도 8 및 도 9를 설명함에 있어서, 도 6 및 도 7a와 차이가 있는 부분에 대해서 설명하며, 동일한 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 5의 제1 구간(SC1)과 대응하는 제1 구간(SC1-2)에서 x 번째 마스킹 스캔 신호(GMxa)가 인액티브 레벨(예를 들어, 로우 레벨)이고, x 번째 기입 스캔 신호(GWx)가 액티브 레벨(예를 들어, 로우 레벨)을 가질 수 있다. 따라서, 제1 구간(SC1-2)에서 데이터 신호(Vdata)가 제3 노드(N3)에서 제1 노드(N1)로 전달되지 않을 수 있다.
제2 구간(SC2)에서 x 번째 마스킹 스캔 신호(GMxa)가 인액티브 레벨(예를 들어, 로우 레벨)이고, x 번째 보상 스캔 신호(GCx)는 액티브 레벨(예를 들어, 로우 레벨)을 가질 수 있다. 제2 구간(SC2)에서 제3 노드(N3)는 기준 전압(Vref)으로 초기화될 수 있다. 이 후, x 번째 발광 제어 신호(EMx)가 액티브 레벨(예를 들어, 로우 레벨)로 천이됨에 따라, 제6 트랜지스터(T6), 및 제8 트랜지스터(T8)를 통해 제1 구동 전압 라인(VL1)과 발광 소자(ED) 사이에 전류 경로가 형성될 수 있다.
본 발명의 실시예에 따르면, 데이터 기입 프레임 및 홀드 프레임 모두에서, 발광 소자(ED)가 발광하기 전에 제3 노드(N3)는 기준 전압(Vref)으로 초기화될 수 있다. 따라서, 데이터 기입 프레임과 홀드 프레임 사이의 휘도차가 감소될 수 있고, 그 결과, 표시 장치(DD, 도 1a 참조)의 표시 화질이 향상될 수 있다.
도 10은 본 발명의 일 실시예에 따른 화소의 회로도이다. 도 10을 설명함에 있어서, 도 4와 차이가 있는 부분에 대해서 설명하며, 동일한 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 10을 참조하면, 화소(PXa1x)는 화소 회로(PXC-1), 및 적어도 하나의 발광 소자(ED)를 포함할 수 있다.
화소(PXa1x)는 x 번째 초기화 스캔 라인(GILx), x 번째 보상 스캔 라인(GCLx), x 번째 마스킹 스캔 라인(GMLx), x 번째 기입 스캔 라인(GWLx), x 번째 바이어스 스캔 라인(EBLx), x 번째 제1 발광 제어 라인(EML1x), x 번째 제2 발광 제어 라인(EML2x), 및 첫 번째 데이터 라인(DL1)에 접속될 수 있다.
화소 회로(PXC-1)는 제1 회로 부분(PXC1), 제2 회로 부분(PXC2-1), 및 제1 커패시터(Cpr)를 포함할 수 있다. 제1 커패시터(Cpr)는 제1 회로 부분(PXC1)과 제1 노드(N1)에서 접속될 수 있다. 제1 커패시터(Cpr)는 제2 회로 부분(PXC2-1)과 제2 노드(N2)에서 접속될 수 있다.
제1 회로 부분(PXC1)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 및 제2 커패시터(Cst)를 포함할 수 있다. 제2 회로 부분(PXC2)은 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8), 제9 트랜지스터(T9), 제10 트랜지스터(T10), 및 제11 트랜지스터(T11)를 포함할 수 있다. 제10 트랜지스터(T10), 및 제11 트랜지스터(T11)는 LTPS(low-temperature polycrystalline silicon) 반도체층을 갖는 P-타입 박막트랜지스터일 수 있다.
제10 트랜지스터(T10)는 제6 트랜지스터(T6)의 제1 전극(TE1)과 제1 구동 전압 라인(VL1) 사이에 연결될 수 있다. 제11 트랜지스터(T11)는 제6 트랜지스터(T6)와 제10 트랜지스터(T10) 사이의 노드 및 제6 구동 전압 라인(VL6) 사이에 연결될 수 있다. 제6 구동 전압 라인(VL6)으로 바이어스 전압(Vbias)이 인가될 수 있으며, 제6 구동 전압 라인(VL6)은 바이어스 전압 라인(VL6)으로 지칭될 수 있다.
제10 트랜지스터(T10)는 제1 발광 제어 신호(EM1x)에 응답하여 동작이 제어될 수 있다. 제8 트랜지스터(T8)는 제2 발광 제어 신호(EM2x)에 응답하여 동작이 제어될 수 있다. 제8 트랜지스터(T8) 및 제10 트랜지스터(T10)가 턴 온됨에 따라 제6 트랜지스터(T6), 제8 트랜지스터(T8), 제10 트랜지스터(T10)를 통해 제1 구동 전압 라인(VL1)과 발광 소자(ED) 사이에 전류 경로가 형성될 수 있다.
제9 트랜지스터(T9) 및 제11 트랜지스터(T11)는 바이어스 스캔 신호(EBx)에 응답하여 동작이 제어될 수 있다. 제11 트랜지스터(T11)가 턴-온되면, 제6 트랜지스터(T6)와 제10 트랜지스터(T10) 사이의 노드에는 바이어스 전압(Vbias)이 인가될 수 있다.
도 11은 노말 주파수 모드로 동작하는 화소들(PX1-1, PX2-1)의 동작을 설명하기 위한 파형도이다.
도 3, 도 10, 및 도 11을 참조하면, 제1 화소(PX1-1)는 x-1 번째 행의 화소들 중 하나일 수 있고, 제2 화소(PX2-1)는 x 번째 행의 화소들 중 하나일 수 있다.
표시 패널(DP)이 노말 주파수 모드로 동작할 때, 제1 화소(PX1-1)에는 x-1 번째 초기화 스캔 신호(GIx-1), x-1 번째 보상 스캔 신호(GCx-1), x-1 번째 마스킹 스캔 신호(GMx-1), x-1 번째 기입 스캔 신호(GWx-1), x-1 번째 바이어스 스캔 신호(EBx-1), x-1번째 제1 발광 제어 신호(EM1x-1), x-1번째 제2 발광 제어 신호(EM2x-1)가 제공될 수 있다. 표시 패널(DP)이 노말 주파수 모드로 동작할 때, 제2 화소(PX2)에는 x 번째 초기화 스캔 신호(GIx), x 번째 보상 스캔 신호(GCx), x 번째 마스킹 스캔 신호(GMx), x 번째 기입 스캔 신호(GWx), x 번째 바이어스 스캔 신호(EBx), x번째 제1 발광 제어 신호(EM1x), 및 x번째 제2 발광 제어 신호(EM2x)가 제공될 수 있다.
제1 구간(SC1a)에서 x 번째 마스킹 스캔 신호(GMx)가 액티브 레벨(예를 들어, 하이 레벨)이고, x 번째 기입 스캔 신호(GWx)가 액티브 레벨(예를 들어, 로우 레벨)을 가질 수 있다. 제1 구간(SC1a)에서 제2 화소(PX2-1)로 데이터 신호(Vdata)가 입력될 수 있고, 제1 구간(SC1a)은 기입 구간으로 지칭될 수 있다.
제2 구간(SC2a)에서 x 번째 마스킹 스캔 신호(GMx)가 인액티브 레벨(예를 들어, 로우 레벨)이고, x 번째 보상 스캔 신호(GCx)는 액티브 레벨(예를 들어, 로우 레벨)을 가질 수 있다. 제2 구간(SC2a)에서 제3 노드(N3)는 기준 전압(Vref)으로 초기화될 수 있다.
이 후, x번째 제1 발광 제어 신호(EM1x), 및 x번째 제2 발광 제어 신호(EM2x)가 모두 액티브 레벨(예를 들어, 로우 레벨)로 천이됨에 따라, 제10 트랜지스터(T10), 제6 트랜지스터(T6), 및 제8 트랜지스터(T8)를 통해 제1 구동 전압 라인(VL1)과 발광 소자(ED) 사이에 전류 경로가 형성될 수 있다.
본 발명의 일 실시예에 따르면, 발광 소자(ED)가 발광하기 전에 제1 트랜지스터(T1)와 제2 트랜지스터(T2) 사이의 제3 노드(N3)에 기준 전압(Vref)이 인가될 수 있다. 즉, 데이터가 기입되는 데이터 기입 프레임에서, 발광 소자(ED)가 발광하기 전에, 제3 노드(N3)는 기준 전압(Vref)으로 초기화된다.
도 12는 멀티 주파수 모드로 동작하는 화소들의 동작을 설명하기 위한 파형도이다. 도 13a는 도 12에 도시된 제1 구간(SC1a-1)에서의 화소 동작을 설명하기 위한 도면이다. 도 13b는 도 12에 도시된 제2 구간(SC2a)에서의 화소 동작을 설명하기 위한 도면이다.
도 12, 도 13a, 및 도 13b를 참조하면, 표시 패널(DP, 도 3 참조)이 멀티 주파수 모드로 동작할 때, 제1 화소(PX1-1)에는 x-1 번째 초기화 스캔 신호(GIx-1), x-1 번째 보상 스캔 신호(GCx-1), x-1 번째 마스킹 스캔 신호(GMx-1), x-1 번째 기입 스캔 신호(GWx-1), x-1 번째 바이어스 스캔 신호(EBx-1), x-1번째 제1 발광 제어 신호(EM1x-1), x-1번째 제2 발광 제어 신호(EM2x-1)가 제공될 수 있다. 표시 패널(DP, 도 3 참조)이 멀티 주파수 모드로 동작할 때, 제2 화소(PX2)에는 x 번째 초기화 스캔 신호(GIx), x 번째 보상 스캔 신호(GCx), x 번째 마스킹 스캔 신호(GMxa), x 번째 기입 스캔 신호(GWxa), x 번째 바이어스 스캔 신호(EBx), x번째 제1 발광 제어 신호(EM1x), 및 x번째 제2 발광 제어 신호(EM2x)가 제공될 수 있다.
도 11에 도시된 프레임은 제1 화소(PX1-1) 및 제2 화소(PX2-1)로 데이터가 기입되는 풀 프레임이고, 도 12에 도시된 프레임은 제1 화소(PX1-1)에는 데이터가 기입되고, 제2 화소(PX2-1)에는 이전에 기입된 데이터가 유지되는 부분 프레임일 수 있다. 제1 화소(PX1-1) 기준으로 부분 프레임은 데이터 기입 프레임, 제2 화소(PX2-1) 기준으로 부분 프레임은 홀드 프레임일 수 있다.
홀드 프레임에서, x 번째 마스킹 스캔 신호(GMxa)은 인액티브 레벨(예를 들어, 로우 레벨)을 가질 수 있고, x 번째 기입 스캔 신호(GWxa)는 인액티브 레벨(예를 들어, 하이 레벨)을 가질 수 있다. 따라서, 데이터 신호(Vdata)가 제3 노드(N3) 및 제1 노드(N1)로 전달되지 않을 수 있다.
도 11의 제1 구간(SC1a)과 대응하는 제1 구간(SC1a-1)에서 x 번째 마스킹 스캔 신호(GMxa)가 인액티브 레벨(예를 들어, 로우 레벨)이고, x 번째 기입 스캔 신호(GWxa)가 인액티브 레벨(예를 들어, 하이 레벨)을 가질 수 있다. 따라서, 제1 구간(SC1a-1)에서 제2 화소(PX2)로 데이터 신호(Vdata)가 입력되지 않을 수 있다.
제2 구간(SC2a)에서 x 번째 마스킹 스캔 신호(GMxa)가 인액티브 레벨(예를 들어, 로우 레벨)이고, x 번째 보상 스캔 신호(GCx)는 액티브 레벨(예를 들어, 로우 레벨)을 가질 수 있다. 제2 구간(SC2a)에서 제3 노드(N3)는 기준 전압(Vref)으로 초기화될 수 있다. 이 후, x 번째 제1 발광 제어 신호(EM1x) 및 x번째 제2 발광 제어 신호(EM2x) 모두가 액티브 레벨(예를 들어, 로우 레벨)로 천이됨에 따라, 제10 트랜지스터(T10), 제6 트랜지스터(T6), 및 제8 트랜지스터(T8)를 통해 제1 구동 전압 라인(VL1)과 발광 소자(ED) 사이에 전류 경로가 형성될 수 있다.
본 발명의 일 실시예에 따르면, 발광 소자(ED)가 발광하기 전에 제1 트랜지스터(T1)와 제2 트랜지스터(T2) 사이의 제3 노드(N3)에 기준 전압(Vref)이 인가될 수 있다. 즉, 이전 데이터가 홀드되는 홀드 프레임에서, 발광 소자(ED)가 발광하기 전에, 제3 노드(N3)는 기준 전압(Vref)으로 초기화된다.
본 발명의 실시예에 따르면, 데이터 기입 프레임 및 홀드 프레임 모두에서, 발광 소자(ED)가 발광하기 전에 제3 노드(N3)는 기준 전압(Vref)으로 초기화될 수 있다. 따라서, 데이터 기입 프레임과 홀드 프레임 사이의 휘도차가 감소될 수 있고, 그 결과, 표시 장치(DD, 도 1a 참조)의 표시 화질이 향상될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 표시 장치 DP: 표시 패널
PXC: 화소 회로 ED: 발광 소자
PXC1: 제1 회로 부분 PXC2: 제2 회로 부분
T1, T2, T3, T4, T5, T6, T7, T8, T9: 제1 내지 제9 트랜지스터
T10: 제10 트랜지스터 T11: 제11 트랜지스터
Cpr: 제1 커패시터 Cst: 제2 트랜지스터

Claims (20)

  1. 발광 소자 및 화소 회로를 포함하는 화소, 상기 화소 회로에 연결된 복수의 스캔 라인들, 상기 화소 회로에 연결된 발광 제어 라인, 및 상기 화소 회로에 연결된 데이터 라인을 포함하는 표시 패널을 포함하고,
    상기 화소 회로는,
    제1 노드 및 제2 노드에 연결된 제1 커패시터;
    상기 데이터 라인과 상기 제1 노드 사이에 연결된 제1 트랜지스터, 상기 제1 트랜지스터와 상기 제1 노드 사이에 연결된 제2 트랜지스터를 포함하는 제1 회로 부분; 및
    상기 제2 노드와 상기 발광 소자에 연결된 제2 회로 부분을 포함하고,
    상기 발광 소자가 발광하기 전에 상기 제1 트랜지스터와 상기 제2 트랜지스터 사이의 제3 노드에 기준 전압이 제공되도록 구성된 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 트랜지스터는 P-타입 박막트랜지스터이고, 상기 제2 트랜지스터는 N-타입 박막트랜지스터인 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 회로 부분은,
    상기 제3 노드와 상기 기준 전압이 제공되는 기준 전압 라인 사이에 연결된 제3 트랜지스터; 및
    상기 제2 노드와 제1 전원 전압이 인가되는 제1 구동 전압 라인 사이에 연결된 제2 커패시터를 더 포함하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제2 회로 부분은,
    상기 제2 노드와 제1 초기화 전압이 인가되는 제1 초기화 전압 라인 사이에 연결된 제4 트랜지스터;
    상기 제4 트랜지스터와 상기 제1 초기화 전압 라인 사이에 연결된 제5 트랜지스터;
    상기 제2 노드에 연결된 게이트 전극, 상기 제1 구동 전압 라인에 연결된 제1 전극, 및 제2 전극을 포함하는 제6 트랜지스터;
    상기 제6 트랜지스터의 상기 제2 전극과 상기 제4 트랜지스터와 상기 제5 트랜지스터 사이의 노드에 연결된 제7 트랜지스터;
    상기 제6 트랜지스터의 상기 제2 전극과 상기 발광 소자 사이에 연결된 제8 트랜지스터; 및
    상기 발광 소자와 상기 제8 트랜지스터 사이의 노드와 제2 초기화 전압이 인가되는 제2 초기화 전압 라인 사이에 연결된 제9 트랜지스터를 포함하고,
    상기 발광 소자는 상기 제8 트랜지스터와 제2 구동 전압이 인가되는 제2 구동 전압 라인 사이에 연결되는 표시 장치.
  5. 제4 항에 있어서,
    상기 제3 트랜지스터, 상기 제5 트랜지스터, 상기 제6 트랜지스터, 상기 제7 트랜지스터, 상기 제8 트랜지스터, 및 상기 제9 트랜지스터 각각은 P-타입 박막트랜지스터이고, 상기 제4 트랜지스터는 N-타입 박막트랜지스터인 표시 장치.
  6. 제4 항에 있어서,
    상기 제2 트랜지스터 및 상기 제4 트랜지스터는 동일한 스캔 신호에 의해 제어되는 표시 장치.
  7. 제4 항에 있어서,
    상기 제8 트랜지스터가 턴-온되기 전에 상기 제1 트랜지스터와 상기 제2 트랜지스터 사이의 상기 제3 노드에 상기 기준 전압이 제공되도록 구성된 표시 장치.
  8. 제4 항에 있어서,
    상기 표시 패널은 노말 주파수 모드 또는 멀티 주파수 모드로 구동되도록 구성되고,
    상기 멀티 주파수 모드에서, 상기 표시 패널의 제1 부분은 제1 주파수로 구동되고, 상기 표시 패널의 제2 부분은 상기 제1 주파수보다 낮은 제2 주파수로 구동되는 표시 장치.
  9. 제8 항에 있어서,
    상기 화소는 상기 표시 패널의 상기 제1 부분에 배치된 제1 화소 및 상기 표시 패널의 상기 제2 부분에 배치된 제2 화소를 포함하고,
    상기 멀티 주파수 모드에서, 상기 제2 부분에 배치된 상기 제2 화소의 상기 제2 트랜지스터 및 상기 제4 트랜지스터는 턴-오프되는 표시 장치.
  10. 제9 항에 있어서,
    상기 멀티 주파수 모드에서, 상기 제2 부분에 배치된 상기 제2 화소의 상기 제1 트랜지스터는 턴-오프되는 표시 장치.
  11. 제4 항에 있어서,
    상기 제2 회로 부분은,
    상기 제6 트랜지스터의 상기 제1 전극과 상기 제1 구동 전압 라인 사이에 연결된 제10 트랜지스터; 및
    상기 제6 트랜지스터와 상기 제10 트랜지스터 사이의 노드 및 바이어스 전압이 제공되는 바이어스 전압 라인 사이에 연결된 제11 트랜지스터를 더 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 제10 트랜지스터 및 상기 제11 트랜지스터 각각은 P-타입 박막트랜지스터인 표시 장치.
  13. 제1 화소 및 상기 제1 화소와 이격된 제2 화소를 포함하며, 노말 주파수 모드 또는 멀티 주파수 모드로 구동되도록 구성된 표시 패널을 포함하고,
    상기 제1 화소 및 상기 제2 화소 각각은 화소 회로 및 발광 소자를 포함하고,
    상기 화소 회로는,
    제1 노드 및 제2 노드에 연결된 제1 커패시터;
    데이터 라인과 상기 제1 노드 사이에 연결된 제1 트랜지스터, 상기 제1 트랜지스터와 상기 제1 노드 사이에 연결된 제2 트랜지스터를 포함하는 제1 회로 부분; 및
    상기 제2 노드와 상기 발광 소자에 연결된 제2 회로 부분을 포함하고,
    상기 노말 주파수 모드 및 상기 멀티 주파수 모드 각각에서 상기 발광 소자가 발광하기 전에 상기 제1 트랜지스터와 상기 제2 트랜지스터 사이의 제3 노드에 기준 전압이 제공되도록 구성된 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 회로 부분은,
    상기 제3 노드와 상기 기준 전압이 제공되는 기준 전압 라인 사이에 연결된 제3 트랜지스터; 및
    상기 제2 노드와 제1 전원 전압이 인가되는 제1 구동 전압 라인 사이에 연결된 제2 커패시터를 더 포함하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제2 회로 부분은,
    상기 제2 노드와 제1 초기화 전압이 인가되는 제1 초기화 전압 라인 사이에 연결된 제4 트랜지스터;
    상기 제4 트랜지스터와 상기 제1 초기화 전압 라인 사이에 연결된 제5 트랜지스터;
    상기 제2 노드에 연결된 게이트 전극, 상기 제1 구동 전압 라인에 연결된 제1 전극, 및 제2 전극을 포함하는 제6 트랜지스터;
    상기 제6 트랜지스터의 상기 제2 전극과 상기 제4 트랜지스터와 상기 제5 트랜지스터 사이의 노드에 연결된 제7 트랜지스터;
    상기 제6 트랜지스터의 상기 제2 전극과 상기 발광 소자 사이에 연결된 제8 트랜지스터; 및
    상기 발광 소자와 상기 제8 트랜지스터 사이의 노드와 제2 초기화 전압이 인가되는 제2 초기화 전압 라인 사이에 연결된 제9 트랜지스터를 포함하는 표시 장치.
  16. 제15 항에 있어서,
    상기 제8 트랜지스터가 턴-온되기 전에 상기 제1 트랜지스터와 상기 제2 트랜지스터 사이의 상기 제3 노드에 상기 기준 전압이 제공되도록 구성된 표시 장치.
  17. 제15 항에 있어서,
    상기 멀티 주파수 모드에서, 상기 표시 패널의 제1 부분은 제1 주파수로 구동되고, 상기 표시 패널의 제2 부분은 상기 제1 주파수보다 낮은 제2 주파수로 구동되고, 상기 제1 화소는 상기 제1 부분에 배치되고, 상기 제2 화소는 상기 제2 부분에 배치된 표시 장치.
  18. 제17 항에 있어서,
    상기 멀티 주파수 모드에서, 상기 제2 부분에 배치된 상기 제2 화소의 상기 제2 트랜지스터 및 상기 제4 트랜지스터는 턴-오프되는 표시 장치.
  19. 제17 항에 있어서,
    상기 멀티 주파수 모드에서, 상기 제2 부분에 배치된 상기 제2 화소의 상기 제1 트랜지스터는 턴-오프되는 표시 장치.
  20. 제15 항에 있어서,
    상기 제2 회로 부분은,
    상기 제6 트랜지스터의 상기 제1 전극과 상기 제1 구동 전압 라인 사이에 연결된 제10 트랜지스터; 및
    상기 제6 트랜지스터와 상기 제10 트랜지스터 사이의 노드 및 바이어스 전압이 제공되는 바이어스 전압 라인 사이에 연결된 제11 트랜지스터를 더 포함하는 표시 장치.
KR1020220064847A 2022-05-26 2022-05-26 표시 장치 KR20230165953A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220064847A KR20230165953A (ko) 2022-05-26 2022-05-26 표시 장치
CN202310248271.8A CN117133216A (zh) 2022-05-26 2023-03-15 显示装置
US18/142,237 US20230419882A1 (en) 2022-05-26 2023-05-02 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220064847A KR20230165953A (ko) 2022-05-26 2022-05-26 표시 장치

Publications (1)

Publication Number Publication Date
KR20230165953A true KR20230165953A (ko) 2023-12-06

Family

ID=88858896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220064847A KR20230165953A (ko) 2022-05-26 2022-05-26 표시 장치

Country Status (3)

Country Link
US (1) US20230419882A1 (ko)
KR (1) KR20230165953A (ko)
CN (1) CN117133216A (ko)

Also Published As

Publication number Publication date
CN117133216A (zh) 2023-11-28
US20230419882A1 (en) 2023-12-28

Similar Documents

Publication Publication Date Title
US20240119897A1 (en) Pixel Circuit and Driving Method Therefor and Display Panel
CN113053281B (zh) 像素驱动电路以及包括像素驱动电路的电致发光显示装置
US11367393B2 (en) Display panel, driving method thereof and display device
CN112435622B (zh) 显示基板及其驱动方法、显示装置
US11615738B2 (en) Pixel driving circuit and driving method therefor, display panel, and display apparatus
CN113096600B (zh) 折叠显示面板、装置及其驱动方法、电子设备
GB2620507A (en) Pixel circuit and driving method therefor and display panel
CN220189225U (zh) 显示装置的像素
KR20240033711A (ko) 화소 및 표시 장치
JP7362889B2 (ja) 表示装置
KR20190136396A (ko) 표시 장치
WO2022094738A1 (zh) 像素电路及驱动方法、显示面板、显示装置
WO2021020042A1 (ja) 表示装置
KR20230165953A (ko) 표시 장치
KR20230049176A (ko) 표시 장치
KR20220030514A (ko) 표시 장치 및 그것의 구동 방법
US11538410B2 (en) Pixel circuit, driving method thereof and electronic device
US20230397459A1 (en) Display module and display device
KR20230022359A (ko) 화소 및 전자 장치
KR20230162837A (ko) 스캔 드라이버 및 이를 포함하는 표시장치
KR20230172075A (ko) 표시 장치 및 표시 장치 구동 방법
KR20230050024A (ko) 발광표시장치
KR20230016744A (ko) 표시 장치 및 그것의 구동 방법
KR20240005264A (ko) 화소, 드라이버 및 이를 포함하는 표시 장치
KR20230124160A (ko) 화소 및 표시 장치