KR20230161650A - 리드 효율이 향상된 데이터 저장 장치와, 이를 위한 컨트롤러, 메모리 장치 및 그 동작 방법 - Google Patents

리드 효율이 향상된 데이터 저장 장치와, 이를 위한 컨트롤러, 메모리 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20230161650A
KR20230161650A KR1020220061264A KR20220061264A KR20230161650A KR 20230161650 A KR20230161650 A KR 20230161650A KR 1020220061264 A KR1020220061264 A KR 1020220061264A KR 20220061264 A KR20220061264 A KR 20220061264A KR 20230161650 A KR20230161650 A KR 20230161650A
Authority
KR
South Korea
Prior art keywords
read
control signal
memory device
controller
option number
Prior art date
Application number
KR1020220061264A
Other languages
English (en)
Inventor
유태규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020220061264A priority Critical patent/KR20230161650A/ko
Priority to US18/085,279 priority patent/US20230376208A1/en
Priority to CN202310085857.7A priority patent/CN117093516A/zh
Publication of KR20230161650A publication Critical patent/KR20230161650A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

일 실시예에 의한 데이터 저장 장치는 리드 조건과 관련된 옵션 번호를 포함하는 리드 제어 신호를 출력하는 컨트롤러 및, 옵션 번호별 리드 조건을 저장하는 리드 조건 테이블 저장부를 구비하고, 리드 제어 신호에 응답하여 옵션 번호에 대응하는 리드 조건으로 리드 동작을 수행하는 메모리 장치를 포함하도록 구성될 수 있다.

Description

리드 효율이 향상된 데이터 저장 장치와, 이를 위한 컨트롤러, 메모리 장치 및 그 동작 방법{Data Storage Device with Improved Read Efficiency, Controller and Memory Device and Operating Method Therefor}
본 기술은 반도체 집적 장치에 관한 것으로, 보다 구체적으로는 리드 효율이 향상된 데이터 저장 장치와, 이를 위한 컨트롤러, 메모리 장치 및 그 동작 방법에 관한 것이다.
저장 장치는 외부의 요청에 따라 데이터 입출력 동작을 수행한다. 저장 장치는 데이터를 저장하기 위해 다양한 저장 매체를 사용할 수 있다.
플래시 메모리를 사용한 저장 매체는 대용량을 지원하며 비휘발성, 낮은 단가 및 적은 전력 소모, 고속 데이터 처리 속도를 제공하는 등의 장점으로 인해 그 수요가 계속해서 증가하고 있다.
전자 기기의 발달에 따라 저장 매체는 더욱 고용량화, 고성능화, 고속화될 것이 요구되고 있다. 특히 대용량 데이터를 처리하기 위한 목적으로 사용되는 저장매체는 데이터 입출력 속도가 그 저장 매체의 성능을 좌우하는 주요 인자로 작용한다.
본 기술의 실시예는 외부의 데이터 리드 요청에 대해 고속으로 응답할 수 있는 데이터 저장 장치와, 이를 위한 컨트롤러, 메모리 장치 및 그 동작 방법을 제공할 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치는 리드 조건과 관련된 옵션 번호를 포함하는 리드 제어 신호를 출력하는 컨트롤러; 및 상기 옵션 번호별 리드 조건을 저장하는 리드 조건 테이블 저장부를 구비하고, 상기 리드 제어 신호에 응답하여 상기 옵션 번호에 대응하는 리드 조건으로 리드 동작을 수행하는 메모리 장치;를 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 컨트롤러는 외부의 제 1 리드 요청에 응답하여, 리드 조건과 관련된 옵션 번호를 포함하는 제 1 리드 제어 신호를 메모리 장치로 전송하고, 상기 제 1 리드 제어 신호에 기초하여 상기 메모리 장치에서 수행된 리드 동작의 실패가 감지되면, 상기 옵션 번호를 변경하여 제 2 리드 제어 신호를 생성하여 상기 메모리 장치로 전송하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 메모리 장치는 메모리 셀 어레이; 옵션 번호별 리드 조건이 저장된 리드 조건 테이블 저장부; 외부로부터 전송되는 리드 제어 신호로부터 리드 조건과 관련된 옵션 번호를 추출하고, 상기 추출한 옵션 번호에 대응하는 리드 조건을 상기 리드 조건 테이블 저장부로부터 검출하는 옵션 판단부; 및 상기 리드 조건에 따라 상기 메모리 셀 어레이를 동작시켜 데이터를 리드하는 제어 로직;을 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치의 동작 방법은 컨트롤러가, 리드 조건과 관련된 옵션 번호를 포함하는 리드 제어 신호를 출력하는 단계; 및 상기 메모리 장치가, 상기 리드 제어 신호에 응답하여 상기 옵션 번호에 대응하는 리드 조건으로 리드 동작을 수행하는 단계;를 포함하도록 구성될 수 있다.
본 기술에 의하면, 데이터 리드 동작을 고속으로 처리하여 외부의 요청에 높은 성능으로 응답할 수 있다.
도 1은 일 실시예에 의한 데이터 저장 장치의 구성도이다.
도 2는 일 실시예에 의한 컨트롤러의 구성도이다.
도 3은 일 실시예에 의한 리드 동작 제어부의 동작을 설명하기 위한 개념도이다.
도 4는 일 실시예에 의한 리드 동작을 설명하기 위한 도면이다.
도 5는 일 실시예에 의한 메모리 장치의 구성도이다.
도 6은 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
이하, 첨부된 도면을 참조하여 본 기술의 실시예를 보다 구체적으로 설명한다.
도 1은 일 실시예에 의한 데이터 저장 장치의 구성도이다.
도 1을 참조하면, 데이터 저장 장치(10)는 컨트롤러(100) 및 메모리 장치(200)를 포함할 수 있다.
컨트롤러(100)는 메모리 장치(200)로 커맨드(CMD)와 어드레스(ADD)를 전송하여 메모리 장치(200)에 \ 데이터(DATA)를 기입하거나, 메모리 장치(200)에 저장된 데이터(DATA)를 읽을 수 있다.
메모리 장치(200)는 컨트롤러(100)로부터 수신된 신호들에 응답하여 데이터(DATA)의 쓰기, 읽기, 소거 등의 동작을 수행할 수 있다.
메모리 장치(200)는 EEPROM(Electrically Erasable and Programmable ROM), 낸드(NAND) 플래시 메모리, 노어(NOR) 플래시 메모리, PRAM(Phase-Change RAM), ReRAM(Resistive RAM) FRAM(Ferroelectric RAM), STT-MRAM(Spin Torque Transfer Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자 중에서 선택된 메모리 소자를 이용하여 구현될 수 있다.
메모리 장치(200)는 복수의 행들(워드라인들) 및 복수의 열들(비트라인들) 간에 배열된 메모리 셀들을 갖는 메모리 셀 어레이를 포함한다. 각 메모리 셀은 1-비트(싱글 비트) 데이터 또는 M-비트(멀티-비트) 데이터 (M은 2 이상의 정수)를 저장할 수 있다. 메모리 장치(200)는 복수의 다이들, 또는 복수의 칩들, 또는 복수의 패키지들을 포함할 수 있다.
일 실시예에서, 컨트롤러(100)는 리드 동작 제어부(110)를 포함할 수 있다.
리드 동작 제어부(110)는 메모리 장치(200)로부터 출력된 리드 데이터의 리드 페일 횟수에 기초하여 리드 조건을 지시하는 리드 제어 신호를 생성하도록 구성될 수 있다. 리드 조건은 리드 전압 레벨 또는 리드 전압 인가 시간 중 적어도 하나를 포함할 수 있다.
다른 관점에서, 리드 동작 제어부(110)는 제 1 리드 커맨드, 어드레스 신호 및 제 2 리드 커맨드를 포함하는 리드 제어 신호를 생성할 때, 제 1 리드 커맨드 및 제 2 리드 커맨드 중 적어도 어느 하나에 리드 조건과 관련된 옵션 번호를 포함시킬 수 있다.
다른 실시예에서, 리드 동작 제어부(110)는 리드 조건을 나타내는 옵션 번호를 포함하는 제 1 리드 제어 신호를 메모리 장치(200)로 전송하고, 제 1 리드 제어 신호에 응답하여 메모리 장치(200)에서 수행된 리드 동작의 실패가 감지되면 옵션 번호를 변경하여 제 2 리드 제어 신호를 생성하여 메모리 장치(200)로 제공할 수 있다.
한편, 메모리 장치(200)는 컨트롤러(100)로부터 전송되는 리드 제어 신호 또는 리드 커맨드에 기초하여 결정된 리드 조건에 기초하여 데이터를 리드할 수 있다. 리드 조건이 리드 전압 레벨을 포함하는 경우, 메모리 장치(200)는 리드 제어 신호 또는 리드 커맨드에 기초하여 결정된 리드 전압을 메모리 셀 어레이에 인가할 수 있다. 리드 조건이 리드 전압 인가 시간을 포함하는 경우, 메모리 장치(200)는 리드 제어 신호 또는 리드 커맨드에 기초하여 결정된 리드 전압 인가 시간 동안 설정된 레벨의 리드 전압을 메모리 셀 어레이에 인가하여 데이터를 리드하여 컨트롤러(100)로 제공할 수 있다. 리드 조건이 리드 전압 레벨 및 리드 전압 인가 시간을 포함하는 경우, 메모리 장치(200)는 리드 제어 신호 또는 리드 커맨드에 기초하여 결정된 리드 전압을 대응하는 시간 동안 메모리 셀 어레이에 인가하여 리드한 데이터를 컨트롤러(100)로 제공할 수 있다.
구체적으로, 메모리 장치(200)는 옵션 판단부(210) 및 리드 조건 테이블 저장부(220)를 포함할 수 있다.
리드 조건 테이블 저장부(220)는 옵션 번호별 리드 조건을 저장할 수 있다. 리드 조건은 예를 들어 리드 전압 레벨 및 인가 시간 중 적어도 하나를 포함할 수 있다. 일 실시예에서, 리드 조건은 기 정의된 초기값으로 설정되어 리드 조건 테이블 저장부(220)에 저장되고, 데이터 저장 장치(10)의 동작 이력을 바탕으로 컨트롤러(100)에 의해 변경될 수 있다.
옵션 판단부(220)는 외부로부터 전송된 리드 제어 신호 또는 리드 커맨드로부터 리드 조건과 관련된 옵션 번호를 추출할 수 있다.
옵션 판단부(210) 및 리드 조건 테이블 저장부(220)는 메모리 장치(200) 내 제어 로직(도 5의 360)에 포함될 수 있고, 제어 로직은 추출된 옵션 번호에 대응하는 리드 전압 레벨을 메모리 셀 어레이에 인가하여 리드 동작을 수행할 수 있다. 제어 로직에 대한 구체적인 설명은 도 5를 참조하여 후술할 것이다.
메모리 장치(200)는 P/E(Program/Erase) 사이클이 누적함에 따라 데이터 유지 신뢰성(reliability)이 저하될 수 있다. 이로 인해 발생하는 리드 데이터의 오류를 정정하기 위해 컨트롤러(100)는 에러 정정 기능을 수행할 수 있다. 오류 정정 기능에 의해서 오류 정정이 불가하면 컨트롤러(100)는 리드 트라이(read retry) 동작을 수행할 수 있다.
리드 리트라이 동작은 리드 조건을 변경하며 리드 동작을 다시 수행하는 동작일 수 있다. 리드 조건은 리드 전압 레벨 및 리드 전압의 인가 시간 중 적어도 어느 하나를 포함할 수 있다. 리드 리트라이 동작은 미리 설정된 횟수 이내에서 리드 리트라이 동작이 패스될 때까지 반복해서 수행될 수 있다.
본 기술 의한 데이터 저장 장치(10)는 옵션 번호별 리드 전압 레벨 및/또는 인가 시간을 지시하는 리드 조건 테이블 저장부(220)를 메모리 장치(200)에 유지한다. 컨트롤러(100)는 메모리 장치(200)로부터 전송된 리드 데이터에 대한 오류 정정이 불가능한 경우 리드 페일 횟수를 카운트한다. 컨트롤러(100)는 리드 페일 횟수 카운트 결과에 기초하여 옵션 번호를 결정하고, 결정된 옵션 번호를 포함하는 리드 제어 신호를 생성하여 메모리 장치(200)로 전송할 수 있다.
메모리 장치(200)는 리드 제어 신호로부터 추출한 옵션 번호에 대응하는 리드 조건에 따라 데이터를 리드하여 컨트롤러(100)로 제공할 수 있다.
도 2는 일 실시예에 의한 컨트롤러의 구성도이다.
도 2를 참조하면, 일 실시예에 의한 컨트롤러(100)는 프로세서(111), 호스트 인터페이스(113), ROM(1151), RAM(1153), 메모리 인터페이스(117), ECC 회로(119) 및 리드 동작 제어부(110)를 포함할 수 있다.
프로세서(111)는 컨트롤러(100)의 제반 동작을 제어할 수 있다. 일 실시예에서, 프로세서(111)는 메모리 장치(200)에 대한 데이터의 읽기 또는 라이트 동작에 필요한 다양한 제어정보를 호스트 인터페이스(113), RAM(1153), 메모리 인터페이스(117), ECC 회로(119)에 전달하도록 구성될 수 있다. 일 실시예에서, 프로세서(111)는 데이터 저장 장치(10)의 다양한 동작을 위해 제공되는 펌웨어를 실행시킬 수 있는 하드웨어로 구성될 수 있다. 일 실시예에서, 프로세서(111)는 메모리 장치(200)를 관리하기 위한 가비지 콜렉션, 주소맵핑, 웨어레벨링 등을 수행하기 위한 플래시 변환계층(FTL)의 기능을 수행할 수 있다.
호스트 인터페이스(113)는 중앙처리장치(111)의 제어에 따라 호스트 장치로부터 커맨드, 어드레스 및 클럭신호를 수신하고, 경우에 따라 데이터를 더 수신하여 데이터의 입출력을 제어하기 위한 통신 채널을 제공할 수 있다. 특히, 호스트 인터페이스(113)는 호스트 장치와 데이터 저장 장치(10) 간의 물리적 연결을 제공할 수 있다. 그리고 호스트 장치의 버스 포맷에 대응하여 데이터 저장 장치(10)와의 인터페이싱을 제공할 수 있다. 호스트 장치의 버스 포맷은 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 적어도 어느 하나를 포함할 수 있다.
ROM(1151)은 컨트롤러(100)의 동작에 필요한 프로그램 코드, 예를 들어 펌웨어 또는 소프트웨어가 저장되고, 프로그램 코드들이 이용하는 코드 데이터 등이 저장될 수 있다.
RAM(1153)은 컨트롤러(100)의 동작에 필요한 데이터 또는 컨트롤러(100)에 의해 생성된 데이터를 저장할 수 있다. 즉, RAM은 컨트롤러(100)의 캐시 메모리, 버퍼 메모리, 동작 메모리 등으로 사용될 수 있다.
메모리 인터페이스(117)는 컨트롤러(100)와 메모리 장치(200) 간의 신호 송수신을 위한 통신 채널을 제공할 수 있다. 메모리 인터페이스(117)는 프로세서(111)의 제어에 따라 버퍼 메모리에 일시 저장된 데이터를 메모리 장치(200)에 전송하거나, 메모리 장치(200)로부터 독출되는 데이터를 버퍼 메모리로 전달할 수 있다.
ECC 회로(119)는 메모리 장치(200)와 교환되는 데이터의 에러를 검출하고 정정하도록 구성될 수 있다. 일 실시예에서, ECC 회로(119)는 메모리 장치(200)에 저장할 데이터를 ECC 인코딩하고, 메모리 장치(200)에서 독출된 데이터를 ECC 디코딩할 수 있다.
리드 동작 제어부(110)는 메모리 장치(200)로부터 출력된 리드 데이터의 리드 페일 횟수에 기초하여 리드 조건을 지시하는 리드 제어 신호를 생성하도록 구성될 수 있다. 리드 조건은 리드 전압 레벨 및 리드 전압 인가 시간 중 적어도 하나를 포함할 수 있다.
도 3은 일 실시예에 의한 리드 동작 제어부의 동작을 설명하기 위한 개념도이다.
도 3을 참조하면, 리드 동작 제어부(110)는 리드 제어신호 생성 회로(1101) 및 카운팅 회로(1103)를 포함할 수 있다.
리드 제어신호 생성 회로(1101)는 외부, 예를 들어 호스트 장치로부터 제공되는 어드레스(ADD) 및 리드 요청(REQ)에 응답하여 리드 제어 신호를 생성할 수 있다. 리드 제어 신호는 제 1 리드 커맨드(1st RD CMD), 어드레스 신호(ADD) 및 제 2 리드 커맨드(2nd RD CMD)를 포함할 수 있고, 리드 제어신호 생성 회로(1101)는 제 1 리드 커맨드(1st RD CMD) 및 제 2 리드 커맨드(2nd RD CMD) 중 적어도 어느 하나에 리드 조건과 관련된 옵션 번호를 포함시킬 수 있다.
메모리 장치(200)에서 제공된 리드 데이터(RDATA)는 ECC 회로(119)로 제공될 수 있다. ECC 회로(119)는 리드 데이터(RDATA)의 오류 정정이 불가능하면 리드 페일 신호(FAIL)를 생성하여 리드 제어신호 생성 회로(1101) 및 카운팅 회로(1103)로 제공할 수 있다.
리드 제어신호 생성 회로(1101)는 리드 페일 신호(FAIL)가 수신됨에 따라 카운팅 회로(1103)로부터 제공되는 카운팅 신호(COUNT)에 기초하여 리드 페일된 리드 요청에 대한 리드 제어 신호를 재생성할 수 있다.
카운팅 회로(1103)는 리드 요청(REQ) 별로 리드 페일 신호(FAIL) 발생 횟수를 누적 카운트한 카운팅 신호(COUNT)를 리드 제어신호 생성 회로(1101)로 전송할 수 있다.
즉, 리드 제어신호 생성 회로(1101)는 리드 조건을 나타내는 옵션 번호를 포함하는 제 1 리드 제어 신호를 메모리 장치(200)로 전송하고, 제 1 리드 제어 신호에 응답하여 메모리 장치(200)에서 수행된 리드 동작의 실패가 감지되면 옵션 번호를 변경하여 제 2 리드 제어 신호를 생성하여 메모리 장치(200)로 제공할 수 있다. 리드 조건과 관련된 옵션 번호는 리드 데이터의 실패 횟수에 기초하여 결정될 수 있다.
일 실시예에서, 리드 리트라이 동작은 미리 설정된 임계 횟수 이내에서 리드 리트라이 동작이 패스될 때까지 반복해서 수행될 수 있다. 따라서, 리드 제어신호 생성 회로(1101)는 카운팅 회로(1103)로부터 제공되는 카운팅 신호(COUNT)가 미리 설정된 임계 횟수 이하인 경우 리드 제어 신호를 재생성하고, 카운팅 신호(COUNT)가 미리 설정된 임계 횟수를 초과하는 경우 리드 동작을 실패 처리할 수 있다.
리드 리트라이 동작을 수행하기 위한 리드 전압 레벨을 리드 커맨드 즉, 리드 제어 신호와 별개의 커맨드를 통해 전송하는 경우 이를 위한 추가 시간이 요구될 수 있다. 이와 달리 본 기술에서는 리드 커맨드에 리드 조건을 포함시켜 전송하기 때문에 리드 조건 전송을 위한 별도의 시간이 나 사이클을 제거할 수 있다.
도 4는 일 실시예에 의한 리드 동작을 설명하기 위한 도면이다.
리드 제어 신호는 제 1 리드 커맨드(1st RD CMD), 어드레스 신호(ADD) 및 제 2 리드 커맨드(2nd RD CMD)를 포함할 수 있다.
리드 동작을 지시하기 위해 컨트롤러(100)로부터 메모리 장치(200)로 첫번째 리드 커맨드(1st RD CMD, 예를 들어 00h)가 발행된 후 어드레스(ADD)가 입력되고 두 번째 리드 커맨드(2nd RD CMD 30h)가 입력되어 리드 동작이 개시된다. 리드 동작이 수행되는 비지(BUSY) 구간(tR)에서 메모리 셀에 저장된 데이터가 버퍼, 예를 들어 페이지 버퍼에 준비될 수 있다. 비지 구간(BUSY) 이후 메모리 장치(200)로부터 컨트롤러(100)로 리드 데이터가 출력(DOUT)될 수 있다.
본 기술에 의한 컨트롤러(100)는 리드 동작을 개시하기 위해 전송하는 리드 제어 신호 즉, 제 1 리드 커맨드(1st RD CMD, 예를 들어 00h)와 제 2 리드 커맨드(2nd RD CMD, 예를 들어 30h) 중 적어도 어느 하나에 리드 조건과 관련된 정보를 포함시켜 전송할 수 있다. 아울러, 메모리 장치(200)는 리드 제어 신호에 포함된 리드 조건에 기초하여 결정된 리드 조건에 따라 리드 조건 테이블을 조회하여 리드 조건을 판단하고, 이에 따라 리드한 데이터를 컨트롤러(100)로 제공할 수 있다.
도 5는 일 실시예에 의한 메모리 장치의 구성도로서, 비휘발성 메모리 장치를 예시하였다.
도 5를 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블록(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
메모리 셀 어레이(310)는 3차원 메모리 어레이를 포함할 수 있다. 3차원 메모리 어레이는 반도체 기판의 평판면에 대해 수직의 방향성을 가지며, 적어도 하나의 메모리 셀이 다른 하나의 메모리 셀의 수직 상부에 위치하는 낸드(NAND) 스트링을 포함하는 구조를 의미한다. 하지만 3차원 메모리 어레이의 구조가 이에 한정되는 것은 아니며 수직의 방향성뿐 아니라 수평의 방향성을 가지고 고집적도로 형성된 메모리 어레이 구조라면 선택적으로 적용 가능함은 자명하다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블록(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블록(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블록(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블록(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블록(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블록(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블록(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
제어 로직(360)은 도 1 내지 도 4에서 설명한 옵션 판단부(210) 및 리드 조건 테이블 저장부(220)를 포함할 수 있다.
도 6은 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
컨트롤러(100)는 외부, 예를 들어 호스트 장치로부터 어드레스를 포함하는 리드 요청을 수신할 수 있다(S101).
리드 요청에 따라 메모리 장치(200)를 동작시키기 위해, 컨트롤러(100)는 리드 페일 횟수 카운트 결과에 기초하여 옵션 번호를 결정하고(S103), 결정된 옵션 번호를 포함하는 리드 제어 신호를 생성하여 메모리 장치(200)로 전송할 수 있다(S105).
일 실시예에서, 리드 제어 신호는 제 1 리드 커맨드(1st RD CMD), 어드레스 신호(ADD) 및 제 2 리드 커맨드(2nd RD CMD)를 포함할 수 있고, 컨트롤러(100)는 제 1 리드 커맨드(1st RD CMD) 및 제 2 리드 커맨드(2nd RD CMD) 중 적어도 어느 하나에 리드 조건과 관련된 옵션 번호를 포함시킬 수 있다.
메모리 장치(200)는 리드 제어 신호로부터 옵션 번호를 추출하고(S107), 추출한 옵션 번호에 대응하는 리드 조건에 따라 리드 동작을 수행할 수 있다(S109). 리드 동작에 따른 리드 데이터는 컨트롤러로 전송될 수 있다(S111).
컨트롤러(100)는 리드 동작이 성공적으로 수행되었는지, 즉 리드 데이터에 오류가 없거나 정정 가능한 오류인지 판단하여(S113), 리드 동작이 패스된 경우에는(S113:Y) 리드 동작을 종료할 수 있다.
한편, 리드 동작이 실패한 경우에는 (S113:N) 리드 페일 횟수를 누적 카운트할 수 있다(S115).
컨트롤러(100)는 리드 페일 횟수를 미리 설정된 임계 횟수(TH)와 비교하여(S117), 리드 페일 횟수가 미리 설정된 임계 횟수 이하인 경우(S117:Y) 리드 페일 횟수에 기초하여 옵션 번호를 결정하는 과정(S103)으로 진행할 수 있다. 리드 페일 횟수가 미리 설정된 임계 횟수를 초과하는 경우(S117:N), 컨트롤러(100)는 리드 동작이 실패되었음을 외부로 리턴할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 데이터 저장 장치
100 : 컨트롤러
200 : 메모리 장치
110 : 리드 동작 제어부
210 : 옵션 판단부
220 : 리드 조건 테이블 저장부

Claims (18)

  1. 리드 조건과 관련된 옵션 번호를 포함하는 리드 제어 신호를 출력하는 컨트롤러; 및
    상기 옵션 번호별 리드 조건을 저장하는 리드 조건 테이블 저장부를 구비하고, 상기 리드 제어 신호에 응답하여 상기 옵션 번호에 대응하는 리드 조건으로 리드 동작을 수행하는 메모리 장치;
    를 포함하도록 구성되는 데이터 저장 장치.
  2. 제 1 항에 있어서,
    상기 리드 제어 신호는 제 1 리드 커맨드 및 제 2 리드 커맨드를 포함하고, 상기 옵션 번호는 상기 제 1 리드 커맨드 및 상기 제 2 리드 커맨드 중 적어도 하나에 포함되는 데이터 저장 장치.
  3. 제 2 항에 있어서,
    상기 리드 제어 신호는 상기 제 1 리드 커맨드와 상기 제 2 리드 커맨드 사이에 전송되는 어드레스 신호를 더 포함하는 데이터 저장 장치.
  4. 제 1 항에 있어서,
    상기 컨트롤러는, 외부의 제 1 리드 요청에 응답하여 상기 메모리 장치로부터 전송되는 리드 데이터의 오류 정정이 불가한 경우, 상기 제 1 리드 요청에 대한 리드 페일 횟수를 카운트하고, 상기 옵션 번호는 상기 리드 페일 횟수에 기초하여 결정되는 데이터 저장 장치.
  5. 제 1 항에 있어서,
    상기 리드 조건은 리드 전압 레벨 및 리드 전압 인가 시간 중 적어도 하나를 포함하는 데이터 저장 장치.
  6. 외부의 제 1 리드 요청에 응답하여, 리드 조건과 관련된 옵션 번호를 포함하는 제 1 리드 제어 신호를 메모리 장치로 전송하고, 상기 제 1 리드 제어 신호에 기초하여 상기 메모리 장치에서 수행된 리드 동작의 실패가 감지되면, 상기 옵션 번호를 변경하여 제 2 리드 제어 신호를 생성하여 상기 메모리 장치로 전송하도록 구성되는 컨트롤러.
  7. 제 6 항에 있어서,
    상기 제 1 리드 제어 신호 및 상기 제 2 리드 제어 신호 각각은 제 1 리드 커맨드 및 제 2 리드 커맨드를 포함하고, 상기 옵션 번호는 상기 제 1 리드 커맨드 및 상기 제 2 리드 커맨드 중 적어도 하나에 포함되는 컨트롤러.
  8. 제 7 항에 있어서,
    상기 제 1 리드 제어 신호 및 상기 제 2 리드 제어 신호 각각은 상기 제 1 리드 커맨드와 상기 제 2 리드 커맨드 사이에 전송되는 어드레스 신호를 더 포함하는 컨트롤러.
  9. 제 6 항에 있어서,
    상기 제 1 리드 요청에 대한 리드 동작의 실패 횟수에 따라 상기 옵션 번호를 결정하도록 구성되는 컨트롤러.
  10. 제 6 항에 있어서,
    상기 리드 조건은 리드 전압 레벨 및 리드 전압 인가 시간 중 적어도 하나를 포함하는 컨트롤러.
  11. 메모리 셀 어레이;
    옵션 번호별 리드 조건이 저장된 리드 조건 테이블 저장부;
    외부로부터 전송되는 리드 제어 신호로부터 리드 조건과 관련된 옵션 번호를 추출하고, 상기 추출한 옵션 번호에 대응하는 리드 조건을 상기 리드 조건 테이블 저장부로부터 검출하는 옵션 판단부; 및
    상기 리드 조건에 따라 상기 메모리 셀 어레이를 동작시켜 데이터를 리드하는 제어 로직;
    을 포함하도록 구성되는 메모리 장치.
  12. 제 11 항에 있어서,
    상기 리드 조건은 리드 전압 레벨 및 리드 전압 인가 시간 중 적어도 하나를 포함하는 메모리 장치.
  13. 컨트롤러가, 리드 조건과 관련된 옵션 번호를 포함하는 리드 제어 신호를 출력하는 단계; 및
    상기 메모리 장치가, 상기 리드 제어 신호에 응답하여 상기 옵션 번호에 대응하는 리드 조건으로 리드 동작을 수행하는 단계;
    를 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  14. 제 13 항에 있어서,
    상기 컨트롤러가, 상기 메모리 장치에 상기 옵션 번호별 리드 조건을 저장하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  15. 제 13 항에 있어서,
    상기 컨트롤러가 제 1 리드 커맨드 및 제 2 리드 커맨드를 포함하도록 상기 리드 제어 신호를 생성하고, 상기 옵션 번호는 상기 제 1 리드 커맨드 및 상기 제 2 리드 커맨드 중 적어도 하나에 포함시키는 데이터 저장 장치의 동작 방법.
  16. 제 15 항에 있어서,
    상기컨트롤러가, 상기 제 1 리드 커맨드와 상기 제 2 리드 커맨드 사이에 전송되는 어드레스 신호를 더 포함하도록 상기 리드 제어 신호를 생성하는 데이터 저장 장치의 동작 방법.
  17. 제 13 항에 있어서,
    외부의 제 1 리드 요청에 응답하여 상기 메모리 장치로부터 전송되는 리드 데이터의 오류 정정이 불가한 경우, 상기 컨트롤러가 상기 제 1 리드 요청에 대한 리드 페일 횟수를 카운트하는 단계; 및
    상기 컨트롤러가, 상기 리드 페일 횟수에 기초하여 상기 옵션 번호를 결정하는 단계;
    를 더 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  18. 제 13 항에 있어서,
    상기 리드 조건은 리드 전압 레벨 및 리드 전압 인가 시간 중 적어도 하나를 포함하는 데이터 저장 장치의 동작 방법.
KR1020220061264A 2022-05-19 2022-05-19 리드 효율이 향상된 데이터 저장 장치와, 이를 위한 컨트롤러, 메모리 장치 및 그 동작 방법 KR20230161650A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220061264A KR20230161650A (ko) 2022-05-19 2022-05-19 리드 효율이 향상된 데이터 저장 장치와, 이를 위한 컨트롤러, 메모리 장치 및 그 동작 방법
US18/085,279 US20230376208A1 (en) 2022-05-19 2022-12-20 Data storage device related to read efficiency, and controller, memory device, and operating method related to read efficiency
CN202310085857.7A CN117093516A (zh) 2022-05-19 2023-02-09 与读取效率相关的数据存储装置以及与读取效率相关的控制器、存储器装置和操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220061264A KR20230161650A (ko) 2022-05-19 2022-05-19 리드 효율이 향상된 데이터 저장 장치와, 이를 위한 컨트롤러, 메모리 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20230161650A true KR20230161650A (ko) 2023-11-28

Family

ID=88772369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220061264A KR20230161650A (ko) 2022-05-19 2022-05-19 리드 효율이 향상된 데이터 저장 장치와, 이를 위한 컨트롤러, 메모리 장치 및 그 동작 방법

Country Status (3)

Country Link
US (1) US20230376208A1 (ko)
KR (1) KR20230161650A (ko)
CN (1) CN117093516A (ko)

Also Published As

Publication number Publication date
US20230376208A1 (en) 2023-11-23
CN117093516A (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
US11210015B2 (en) Data storage device, operation method thereof, and storage system having the same
CN110942795B (zh) 存储器系统、其操作方法以及非易失性存储器装置
CN110556152B (zh) 存储器装置、其操作方法以及包括其的存储器系统
US20200152274A1 (en) Data storage apparatus, operating method thereof, and storage system including data storage apparatus
US20200174921A1 (en) Data storage device, operation method thereof, and storage system including the same
KR20210112872A (ko) 데이터 저장 장치 및 그 동작 방법
US20210096774A1 (en) Data storage device and method of operating the same
US20200326853A1 (en) Data storage device and operation method thereof
CN115938444A (zh) 存储器装置及其操作方法
US9837166B2 (en) Data storage device and operating method thereof
CN113535460A (zh) 数据存储装置及其操作方法
US10720943B2 (en) Data storage device, operation method thereof and storage system having the same
US20200073701A1 (en) Data storage device, operation method thereof and storage system having the same
KR20200114216A (ko) 데이터 저장 장치 및 동작 방법
KR20200121068A (ko) 데이터 저장 장치 및 이의 동작 방법, 이를 위한 컨트롤러
KR20190110732A (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 이를 포함하는 데이터 저장 장치
US20210303157A1 (en) Electronic device, data storage device, and method of operating the same
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
KR102559537B1 (ko) 메모리 컨트롤러, 이를 포함하는 데이터 저장 장치 및 스토리지 시스템
US20230376208A1 (en) Data storage device related to read efficiency, and controller, memory device, and operating method related to read efficiency
CN109584937B (zh) 非易失性存储器装置、其操作方法及其数据存储装置
US9966148B1 (en) Data storage device and operating method thereof
US20230214151A1 (en) Memory system and operating method thereof
US11355215B2 (en) Data storage apparatus and operation method i'hereof
US11797444B2 (en) Storage device for storing address information and data in memory device in response to occurrence of power loss and operating method of the storage device