CN117093516A - 与读取效率相关的数据存储装置以及与读取效率相关的控制器、存储器装置和操作方法 - Google Patents

与读取效率相关的数据存储装置以及与读取效率相关的控制器、存储器装置和操作方法 Download PDF

Info

Publication number
CN117093516A
CN117093516A CN202310085857.7A CN202310085857A CN117093516A CN 117093516 A CN117093516 A CN 117093516A CN 202310085857 A CN202310085857 A CN 202310085857A CN 117093516 A CN117093516 A CN 117093516A
Authority
CN
China
Prior art keywords
read
control signal
controller
condition
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310085857.7A
Other languages
English (en)
Inventor
柳泰圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN117093516A publication Critical patent/CN117093516A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

根据实施例的数据存储装置可以包括：控制器，被配置为输出包括与读取条件相关的选项号的读取控制信号；以及存储器装置，包括读取条件表存储电路，其中读取条件表存储电路被配置为存储针对选项号的读取条件，并且其中存储器装置被配置为响应于读取控制信号在与选项号相对应的读取条件下执行读取操作。

Description

与读取效率相关的数据存储装置以及与读取效率相关的控制 器、存储器装置和操作方法
相关申请的交叉引用
本申请要求于2022年5月19日向韩国知识产权局提交的申请号为10-2022-0061264的韩国专利申请的优先权，其全部公开内容通过引用整体并入本文。
技术领域
本技术涉及一种半导体集成装置，并且更具体地，涉及一种与读取效率相关的数据存储装置以及与读取效率相关的控制器、存储器装置和操作方法。
背景技术
存储装置根据外部请求执行数据输入/输出操作。存储装置可以使用各种存储介质来存储数据。
使用闪速存储器的存储介质支持大容量，并且由于诸如非易失性、低单位成本、低功耗和高数据处理速度等优点，其需求不断增加。
随着电子装置的发展，存储介质要求具有更大的容量、更高的性能和更快的速度。特别地，在用于处理大容量数据的存储介质中，数据输入/输出速度是影响存储介质性能的主要因素。
发明内容
根据本技术的实施例的数据存储装置可以包括：控制器，被配置为输出包括与读取条件相关的选项号的读取控制信号；以及存储器装置，包括读取条件表存储电路，其中，读取条件表存储电路被配置为存储选项号的读取条件，并且其中存储器装置被配置为响应于读取控制信号在与选项号相对应的读取条件下执行读取操作。
根据本技术的实施例的控制器可以被配置为：响应于第一外部读取请求，将包括与读取条件相关的选项号的第一读取控制信号传输到存储器装置；当检测到存储器装置基于第一读取控制信号执行的读取操作失败时，通过改变选项号来生成第二读取控制信号；并且将第二读取控制信号传输到存储器装置。
根据本技术的实施例的存储器装置可以包括：存储器单元阵列；读取条件表存储电路，被配置为存储针对每个选项号的读取条件；选项确定电路，被配置为从传输自存储器装置外部的读取控制信号中提取与读取条件相关的选项号，并从读取条件表存储电路中检测与提取到的选项号相对应的读取条件；以及控制逻辑，被配置为通过根据读取条件操作存储器单元阵列来读取数据。
根据本技术的实施例的数据存储装置的操作方法可以包括：通过控制器，输出包括与读取条件相关的选项号的读取控制信号；并且通过存储器装置，响应于读取控制信号，在与选项号相对应的读取条件下执行读取操作。
附图说明
图1是根据实施例的数据存储装置的配置图。
图2是根据实施例的控制器的配置图。
图3是用于说明根据实施例的读取操作控制电路的操作的构思图。
图4是用于说明根据实施例的读取操作的示图。
图5是根据实施例的存储器装置的配置图。
图6是用于说明根据实施例的操作数据存储装置的方法的流程图。
具体实施方式
参照附图，下文中将更详细地描述本技术的实施例。
图1是根据实施例的数据存储装置10的配置图。
参照图1，数据存储装置10可以包括控制器CONTROLLER 100和存储器装置MEMORYDEVICE 200。
CONTROLLER 100可以将命令CMD和地址ADD传输到MEMORY DEVICE 200，并且将数据DATA写入到MEMORY DEVICE200或读取存储在MEMORY DEVICE 200中的数据DATA。
MEMORY DEVICE 200可以响应于从CONTROLLER 100接收到的信号执行诸如写入、读取和擦除数据DATA的操作。
MEMORY DEVICE 200可以通过使用从诸如以下的各种非易失性存储器元件中选择的存储器元件来实施：电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻RAM(ReRAM)、铁电式RAM(FRAM)和自旋转移力矩传递磁性RAM(STT-MRAM)。
MEMORY DEVICE 200包括存储器单元阵列，存储器单元布置在多个行(字线)和多个列(位线)之间。每个存储器单元可以存储1位(单个位)数据或M位(多个位)数据(M为等于或大于2的整数)。MEMORY DEVICE 200可以包括多个管芯、多个芯片或多个封装。
在实施例中，CONTROLLER 100可以包括读取操作控制电路110。
读取操作控制电路110可以被配置为基于从MEMORY DEVICE200输出的读取数据的读取失败的数量来生成指示读取条件的读取控制信号。读取条件可以包括读取电压电平和读取电压施加时间中的至少一个。
在另一方面，当生成包括第一读取命令、地址信号和第二读取命令的读取控制信号时，读取操作控制电路110可以将与读取条件相关的选项号置入第一读取命令和第二读取命令中的至少一个中。
在另一实施例中，读取操作控制电路110可以将包括指示读取条件的选项号的第一读取控制信号传输到MEMORY DEVICE 200，并且当检测到MEMORY DEVICE 200响应于第一读取控制信号执行的读取操作失败时，读取操作控制电路110可以通过改变选项号来生成第二读取控制信号，并将第二读取控制信号提供给MEMORY DEVICE200。
MEMORY DEVICE 200可以根据基于从CONTROLLER 100传输的读取控制信号或读取命令而确定的读取条件来读取数据。当读取条件包括读取电压电平时，MEMORY DEVICE 200可以向存储器单元阵列施加基于读取控制信号或读取命令而确定的读取电压。当读取条件包括读取电压施加时间时，MEMORY DEVICE 200可以通过在基于读取控制信号或读取命令而确定的读取电压施加时间期间向存储器单元阵列施加具有设定电平的读取电压来读取数据，并将读取数据提供给CONTROLLER 100。当读取条件包括读取电压电平和读取电压施加时间时，MEMORY DEVICE 200可以向CONTROLLER 100提供通过将基于读取控制信号或读取命令而确定的读取电压施加到存储器单元阵列相应的时间而读取的数据。
例如，MEMORY DEVICE 200可以包括选项确定电路210和读取条件表存储电路220。
读取条件表存储电路220可以存储针对每个选项号的读取条件。例如，读取条件可以包括读取电压电平和读取电压施加时间中的至少一项。在实施例中，读取条件可以被设置为预定义的初始值并存储在读取条件表存储电路220中，并且可以由CONTROLLER 100基于数据存储装置10的操作历史来改变。
选项确定电路210可以从传输自外部的读取控制信号或读取命令中提取与读取条件相关的选项号。
选项确定电路210和读取条件表存储电路220可以包括在MEMORY DEVICE 200内的控制逻辑CONTROL LOGIC(图5的360)中，并且CONTROL LOGIC可以通过将与提取到的选项号相对应的读取电压电平施加到存储器单元阵列来执行读取操作。控制逻辑360可以被实施为硬件、软件或者硬件和软件的组合。例如，控制逻辑360可以是根据算法操作的控制逻辑电路和/或运行控制逻辑代码的处理器。下面将参照图5详细描述CONTROL LOGIC 360。
随着编程/擦除(P/E)循环的累积，MEMORY DEVICE 200的数据保留可靠性可能降低。CONTROLLER 100可以执行错误校正功能以校正由于数据保留可靠性的降低而发生的读取数据错误。当无法通过错误校正功能进行错误校正时，CONTROLLER 100可以执行读取重试操作。
读取重试操作可以是改变读取条件并再次执行读取操作的操作。读取条件可以包括读取电压电平和读取电压施加时间中的至少一项。可以在预设次数内重复执行读取重试操作，直到通过读取重试操作。本文中针对参数使用的词语“预设”(例如，预设次数和预设阈值数量)表示参数的值在参数被用于进程或算法之前被确定。对于一些实施例，参数的值在进程或算法开始之前被确定。在其他实施例中，参数的值是在进程或算法期间但在参数用于进程或算法之前确定的。
根据本技术的数据存储装置10将读取条件表存储电路220基本上保持在MEMORYDEVICE 200中，该读取条件表存储电路220指示针对每个选项号的读取电压电平和/或读取电压施加时间。当无法对从MEMORY DEVICE 200传输的读取数据进行错误校正时，CONTROLLER 100对读取失败的数量进行计数。CONTROLLER 100可以基于读取失败的数量的计数结果来确定选项号，生成包括所确定的选项号的读取控制信号，并且将读取控制信号传输到MEMORY DEVICE 200。
MEMORY DEVICE 200可以根据与从读取控制信号中提取的选项号相对应的读取条件来读取数据，并将读取数据提供给CONTROLLER 100。
图2是根据实施例的CONTROLLER 100的配置图。
参照图2，根据实施例的CONTROLLER 100可以包括处理器111、主机接口Host IF113、ROM 1151、RAM 1153、存储器接口Memory IF117、错误检查和校正(ECC)电路119和读取操作控制电路110。
处理器111可以控制CONTROLLER 100的整体操作。在实施例中，处理器111可以被配置为将MEMORY DEVICE 200的数据的读取操作或写入操作所需的各种控制信息传送到Host IF 113、RAM 1153、Memory IF 117和ECC电路119。在实施例中，处理器111可以被配置为能够运行为数据存储装置10的各种操作而提供的固件的硬件。在实施例中，处理器111可以执行用于执行垃圾收集、地址映射、损耗均衡等的闪存转换层(FTL)的功能，以用于管理MEMORY DEVICE 200。
Host IF 113可以在处理器111的控制下从主机装置接收命令、地址和时钟信号，并且在一些情况下，进一步接收数据以提供用于控制数据输入/输出的通信通道。特别地，Host IF 113可以提供主机装置和数据存储装置10之间的物理连接。此外，Host IF 113可以根据主机装置的总线格式提供与数据存储装置10的接口。主机装置的总线格式可以包括诸如以下的标准接口协议中的至少一种：安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)、高速PCI(PCI-E)和通用闪存(UFS)。
ROM 1151可以存储CONTROLLER 100的操作所需的程序代码，例如，固件或软件，并且可以存储由程序代码使用的代码数据等。
RAM 1153可以存储CONTROLLER 100的操作所需的数据或由CONTROLLER 100生成的数据。也就是说，RAM 1153可以用作CONTROLLER 100的高速缓存存储器、缓冲存储器、工作存储器等。
Memory IF 117可以提供用于CONTROLLER 100和MEMORY DEVICE 200之间的信号发送/接收的通信通道。在处理器111的控制下，Memory IF 117可以将存储在缓冲存储器中的数据传输到MEMORY DEVICE 200或者将从MEMORY DEVICE 200读取的数据传送到缓冲存储器。
ECC电路119可以被配置为检测和校正与MEMORY DEVICE 200交换的数据中的错误。在实施例中，ECC电路119可以对待存储在MEMORY DEVICE 200中的数据进行ECC编码，并对从MEMORY DEVICE 200读取的数据进行ECC解码。
读取操作控制电路110可以被配置为基于从MEMORY DEVICE200输出的读取数据的读取失败的数量来生成指示读取条件的读取控制信号。读取条件可以包括读取电压电平和读取电压施加时间中的至少一项。
图3是用于说明根据实施例的读取操作控制电路110的操作的构思图。
参照图3，读取操作控制电路110可以包括读取控制信号生成电路1101和计数电路1103。
读取控制信号生成电路1101可以响应于从外部(例如，主机装置)提供的地址ADD和读取请求REQ来生成读取控制信号。读取控制信号可以包括第一读取命令1st RDCMD、地址信号ADD和第二读取命令2nd RDCMD，并且读取控制信号生成电路1101可以将与读取条件相关的选项号置入第一读取命令1st RDCMD和第二读取命令2nd RDCMD中的至少一个中。
可以将MEMORY DEVICE 200提供的读取数据RDATA提供给ECC电路119。当无法进行读取数据RDATA的错误校正时，ECC电路119可以生成读取失败信号FAIL并将读取失败信号FAIL提供给读取控制信号生成电路1101和计数电路1103。
在接收到读取失败信号FAIL时，读取控制信号生成电路1101可以基于从计数电路1103提供的计数信号COUNT来重新生成用于读取失败的读取请求的读取控制信号。
计数电路1103可以将计数信号COUNT传输到读取控制信号生成电路1101，计数信号COUNT通过对针对每个读取请求REQ的读取失败信号FAIL的生成的数量进行累积计数来获得。
也就是说，读取控制信号生成电路1101可以将包括指示读取条件的选项号的第一读取控制信号传输到MEMORY DEVICE 200，并且当检测到MEMORY DEVICE 200响应于第一读取控制信号而执行的读取操作失败时，读取控制信号生成电路1101可以通过改变选项号来生成第二读取控制信号，并将第二读取控制信号提供给MEMORY DEVICE 200。可以基于读取数据失败的数量来确定与读取条件相关的选项号。
在实施例中，可以在预设阈值数量内重复执行读取重试操作，直到通过读取重试操作。因此，当从计数电路1103提供的计数信号COUNT等于或小于预设阈值数量时，读取控制信号生成电路1101可以重新生成读取控制信号，并且当计数信号COUNT超过预设阈值数量时，读取控制信号生成电路1101可以将读取操作处理为失败。
当通过读取命令(即，与读取控制信号分开的命令)传输用于执行读取重试操作的读取电压电平时，可能需要额外的时间进行该传输。不同于此，由于本技术传输包括读取条件的读取命令，所以可以消除用于传输读取条件的单独的时间或循环。
图4是用于说明根据实施例的读取操作的示图。
读取控制信号可以包括第一读取命令1st RDCMD、地址信号ADD和第二读取命令2nd RDCMD。
在从CONTROLLER 100向MEMORY DEVICE 200发出第一读取命令(1st RDCMD，例如，00h)以指示读取操作，输入地址ADD、并且输入第二读取命令(2nd RDCMD，例如30h)之后，开始读取操作。在执行读取操作的忙碌时段tR中，可以在缓冲器，例如在页面缓冲器中准备存储在存储器单元中的数据，。在忙碌时段BUSY之后，读取数据可以从MEMORY DEVICE 200输出DOUT到CONTROLLER100。
根据本技术的CONTROLLER 100可以将与读取条件有关的信息置入为了开始读取操作而传输的读取控制信号中，即第一读取命令1st RDCMD(例如，00h)和第二读取命令2ndRDCMD(例如，30h)中的至少一个中，并且可以传输包括读取条件的读取控制信号。另外，MEMORY DEVICE 200可以根据读取控制信号中包括的与读取条件有关的信息来查询读取条件表，确定读取条件，从而向CONTROLLER100提供读取数据。
图5是根据实施例的存储器装置的配置图，并且示出了非易失性存储器装置300。
参照图5，非易失性存储器装置300可以包括：存储器单元阵列MEMORY CELL ARRAY310、行解码器ROW DECODER 320、数据读取/写入电路DATA R/W(READ/WRITE)CIRCUIT 330、列解码器COLUMN DECODER 340、电压生成器VOLTAGE GENERATOR 350和控制逻辑CONTROLLOGIC 360。
MEMORY CELL ARRAY 310可以包括布置在字线WL1至WLm和位线BL1至BLn彼此交叉的区域中的存储器单元MC。
MEMORY CELL ARRAY 310可以包括三维存储器阵列。三维存储器阵列具有垂直于半导体衬底的平坦表面的方向性，并且是指包括至少一个存储器单元垂直位于另一存储器单元之上的NAND串的结构。然而，三维存储器阵列的结构不限于此，并且显而易见的是，可以选择性地应用以高密度形成的具有水平方向性和垂直方向性的存储器阵列结构。
ROW DECODER 320可以通过字线WL1至WLm连接到MEMORY CELL ARRAY 310。ROWDECODER 320可以在CONTROL LOGIC 360的控制下操作。ROW DECODER 320可以对从外部装置(未示出)提供的地址进行解码。ROW DECODER 320可以基于解码结果选择并驱动字线WL1至WLm。例如，ROW DECODER 320可以向字线WL1至WLm提供从VOLTAGE GENERATOR 350提供的字线电压。
DATA R/W(READ/WRITE)CIRCUIT 330可以通过位线BL1至BLn连接到MEMORY CELLARRAY 310。DATA R/W(READ/WRITE)CIRCUIT 330可以包括分别对应于位线BL1至BLn的读取/写入电路RW1至RWn。DATA R/W(READ/WRITE)CIRCUIT 330可以在CONTROL LOGIC 360的控制下操作。DATA R/W(READ/WRITE)CIRCUIT 330可以根据操作模式作为写入驱动器或读出放大器进行操作。例如，在写入操作期间，DATA R/W(READ/WRITE)CIRCUIT330可以作为将从外部装置提供的数据存储在MEMORY CELL ARRAY 310中的写入驱动器操作。作为另一示例，在读取操作期间，DATA R/W(READ/WRITE)CIRCUIT 330可以作为从MEMORY CELL ARRAY310读取数据的读出放大器(sense amplifier)进行操作。
COLUMN DECODER 340可以在CONTROL LOGIC 360的控制下操作。COLUMN DECODER340可以对从外部装置提供的地址进行解码。COLUMN DECODER 340可以基于解码结果连接DATA R/W(READ/WRITE)CIRCUIT 330的分别对应于位线BL1至BLn的读取/写入电路RW1至RWn与数据输入/输出线(或数据输入/输出缓冲器)。
VOLTAGE GENERATOR 350可以生成用于非易失性存储器装置300的操作的电压。由VOLTAGE GENERATOR 350生成的电压可以施加到MEMORY CELL ARRAY 310的存储器单元。例如，可以将在编程操作期间生成的编程电压施加到待执行编程操作的存储器单元的字线。作为另一示例，可以将在擦除操作期间生成的擦除电压施加到待执行擦除操作的存储器单元的阱区(well region)。作为另一示例，可以将在读取操作期间生成的读取电压施加到待执行读取操作的存储器单元的字线。
CONTROL LOGIC 360可以基于从外部装置提供的控制信号来控制非易失性存储器装置300的全部操作。例如，CONTROL LOGIC360可以控制非易失性存储器装置300的读取操作、写入操作和擦除操作。
CONTROL LOGIC 360可以包括参照图1至图4描述的选项确定电路210和读取条件表存储电路220。
图6是用于说明根据实施例的操作数据存储装置10的方法的流程图。
CONTROLLER 100可以从外部(例如，主机装置)接收包括地址的读取请求(S101)。在实施例中，由CONTROLLER 100接收的来自外部的读取请求可以是包括地址的第一外部读取请求。
为了根据读取请求操作MEMORY DEVICE 200，CONTROLLER100可以基于读取失败数量的计数结果来确定选项号(S103)，并且生成包括所确定的选项号的读取控制信号，并将读取控制信号传输到MEMORY DEVICE 200(S105)。
在实施例中，读取控制信号可以包括第一读取命令1st RDCMD、地址信号ADD和第二读取命令2nd RDCMD，并且CONTROLLER 100可以将与读取条件相关的选项号置入第一读取命令1st RDCMD和第二读取命令2nd RDCMD中的至少一个中。
MEMORY DEVICE 200可以从读取控制信号中提取选项号(S107)并根据与提取到的选项号相对应的读取条件来执行读取操作(S109)。根据读取操作读取的数据可以被传输到CONTROLLER 100(S111)。
CONTROLLER 100可以确定读取操作是否已成功执行，即读取数据中是否没有错误或者读取数据中的错误是否可校正(S113)，并且当读取操作已经通过(S113：是)时，CONTROLLER 100可以结束读取操作。
然而，当读取操作失败时(S113：否)，CONTROLLER 100可以对读取失败的数量进行累积计数(S115)。
CONTROLLER 100可以将读取失败的数量与预设阈值数量TH进行比较(S117)，并且当读取失败的数量等于或小于预设阈值数量TH(S117：是)时，CONTROLLER 100可以执行基于读取失败的数量来确定选项号的过程(S103)。当读取失败的数量超过预设阈值数量TH(S117：否)时，CONTROLLER 100可以向外部返回读取操作失败的信息。
本发明所属领域的技术人员可以理解的是，在不改变本发明的技术精神或本质特征的情况下，本发明可以以其他具体形式实施。因此，应当理解的是，上述实施例在所有方面都是示例性的，而不是限制性的。本公开的范围由下面描述的权利要求书而不是具体实施方式来限定，并且应当理解的是，权利要求书的含义和范围以及从其等效构思派生的所有变更或修改形式均包括在本公开的范围内。

Claims (19)

1.一种数据存储装置，包括：
控制器，输出包括与读取条件相关的选项号的读取控制信号；以及
存储器装置，包括读取条件表存储电路，
其中，所述读取条件表存储电路存储针对所述选项号的读取条件，并且
其中，所述存储器装置响应于所述读取控制信号在与所述选项号相对应的读取条件下执行读取操作。
2.根据权利要求1所述的数据存储装置，其中，当存在多个选项号时，所述读取条件表存储电路存储针对所述多个选项号中的每一个的读取条件。
3.根据权利要求1所述的数据存储装置，其中，所述读取控制信号包括第一读取命令与第二读取命令，并且所述选项号被包括在所述第一读取命令和所述第二读取命令中的至少一个中。
4.根据权利要求3所述的数据存储装置，其中，
所述读取控制信号进一步包括地址信号，并且
当所述地址信号从所述控制器输出到所述存储器装置时，所述地址信号在所述第一读取命令与所述第二读取命令之间传输。
5.根据权利要求1所述的数据存储装置，其中，当响应于由所述控制器接收到的第一外部读取请求从所述存储器装置传输到所述控制器的读取数据的错误校正无法进行时，所述控制器对针对第一读取请求的读取失败的数量进行计数，并且所述选项号基于所述读取失败的数量来确定。
6.根据权利要求1所述的数据存储装置，其中，所述读取条件包括读取电压电平和读取电压施加时间中的至少一项。
7.一种控制器：
响应于第一外部读取请求，将包括与读取条件相关的选项号的第一读取控制信号传输到存储器装置；
当检测到所述存储器装置基于所述第一读取控制信号执行的读取操作失败时，通过改变所述选项号来生成第二读取控制信号；并且
将所述第二读取控制信号传输到所述存储器装置。
8.根据权利要求7所述的控制器，其中，所述第一读取控制信号和所述第二读取控制信号中的每一个包括第一读取命令和第二读取命令，并且所述选项号被包括在所述第一读取命令和所述第二读取命令中的至少一个中。
9.根据权利要求8所述的控制器，其中，
所述第一读取控制信号和所述第二读取控制信号中的每一个进一步包括地址信号，并且
当所述地址信号从所述控制器输出到所述存储器装置时，所述地址信号在所述第一读取命令与所述第二读取命令之间传输。
10.根据权利要求7所述的控制器，其中，所述选项号根据针对第一读取请求的读取操作失败的数量来确定。
11.根据权利要求7所述的控制器，其中，所述读取条件包括读取电压电平和读取电压施加时间中的至少一项。
12.一种存储器装置，包括：
存储器单元阵列；
读取条件表存储电路，存储针对每个选项号的读取条件；
选项确定电路，从传输自所述存储器装置的外部的读取控制信号中提取与读取条件相关的选项号，并从所述读取条件表存储电路中检测与提取到的选项号相对应的读取条件；以及
控制逻辑，通过根据所述读取条件操作所述存储器单元阵列来读取数据。
13.根据权利要求12所述的存储器装置，其中，所述读取条件包括读取电压电平和读取电压施加时间中的至少一项。
14.一种操作数据存储装置的方法，所述方法包括：
通过控制器，输出包括与读取条件相关的选项号的读取控制信号；并且
通过存储器装置，响应于所述读取控制信号，在与所述选项号相对应的读取条件下执行读取操作。
15.根据权利要求14所述的方法，进一步包括：
通过所述控制器将针对每个选项号的读取条件存储在所述存储器装置中。
16.根据权利要求14所述的方法，其中，所述控制器将所述读取控制信号生成为包括第一读取命令与第二读取命令，并且所述选项号被包括在所述第一读取命令和所述第二读取命令中的至少一个中。
17.根据权利要求16所述的方法，其中，所述控制器将所述读取控制信号生成为进一步包括地址信号，当所述地址信号从所述控制器输出到所述存储器装置时，所述地址信号在所述第一读取命令和所述第二读取命令之间传输。
18.根据权利要求14所述的方法，进一步包括：
通过所述控制器，在响应于第一外部读取请求而从所述存储器装置传输的读取数据的错误校正无法进行时，对针对所述第一读取请求的读取失败的数量进行计数；并且
通过所述控制器，基于所述读取失败的数量来确定所述选项号。
19.根据权利要求14所述的方法，其中，所述读取条件包括读取电压电平和读取电压施加时间中的至少一项。
CN202310085857.7A 2022-05-19 2023-02-09 与读取效率相关的数据存储装置以及与读取效率相关的控制器、存储器装置和操作方法 Pending CN117093516A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0061264 2022-05-19
KR1020220061264A KR20230161650A (ko) 2022-05-19 2022-05-19 리드 효율이 향상된 데이터 저장 장치와, 이를 위한 컨트롤러, 메모리 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
CN117093516A true CN117093516A (zh) 2023-11-21

Family

ID=88772369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310085857.7A Pending CN117093516A (zh) 2022-05-19 2023-02-09 与读取效率相关的数据存储装置以及与读取效率相关的控制器、存储器装置和操作方法

Country Status (3)

Country Link
US (1) US20230376208A1 (zh)
KR (1) KR20230161650A (zh)
CN (1) CN117093516A (zh)

Also Published As

Publication number Publication date
US20230376208A1 (en) 2023-11-23
KR20230161650A (ko) 2023-11-28

Similar Documents

Publication Publication Date Title
US10942676B2 (en) Data storage device for determining a write mode, operation method thereof and storage system having the same
US11210015B2 (en) Data storage device, operation method thereof, and storage system having the same
CN110942795B (zh) 存储器系统、其操作方法以及非易失性存储器装置
US11461177B2 (en) Data storage device and method of operating the same
US20200152274A1 (en) Data storage apparatus, operating method thereof, and storage system including data storage apparatus
US20210096774A1 (en) Data storage device and method of operating the same
US11327672B2 (en) Data storage device for searching a last access page and operation method thereof
US20200081649A1 (en) Data storage device, operation method thereof and storage system including the same
CN111752854A (zh) 数据存储装置及其操作方法
US20200073701A1 (en) Data storage device, operation method thereof and storage system having the same
CN112181281A (zh) 数据存储装置及其操作方法
KR20200121068A (ko) 데이터 저장 장치 및 이의 동작 방법, 이를 위한 컨트롤러
US20210303157A1 (en) Electronic device, data storage device, and method of operating the same
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
US20230376208A1 (en) Data storage device related to read efficiency, and controller, memory device, and operating method related to read efficiency
US11355215B2 (en) Data storage apparatus and operation method i'hereof
US20230214151A1 (en) Memory system and operating method thereof
US20220188026A1 (en) Data storage apparatus and operation method thereof
US11544004B2 (en) Nonvolatile memory device and memory system including the same
US20220276783A1 (en) Data storage apparatus and operating method thereof
US20220244852A1 (en) Memory system and operating method thereof
CN115686350A (zh) 存储器系统及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination