KR20230161465A - 발광 디바이스의 제조 장치 - Google Patents

발광 디바이스의 제조 장치 Download PDF

Info

Publication number
KR20230161465A
KR20230161465A KR1020237035326A KR20237035326A KR20230161465A KR 20230161465 A KR20230161465 A KR 20230161465A KR 1020237035326 A KR1020237035326 A KR 1020237035326A KR 20237035326 A KR20237035326 A KR 20237035326A KR 20230161465 A KR20230161465 A KR 20230161465A
Authority
KR
South Korea
Prior art keywords
cluster
film
light
transfer
layer
Prior art date
Application number
KR1020237035326A
Other languages
English (en)
Inventor
순페이 야마자키
료타 호도
야스히로 진보
켄이치 오카자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20230161465A publication Critical patent/KR20230161465A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/04—Sealing arrangements, e.g. against humidity
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

유기 화합물막의 가공부터 밀봉까지의 공정을 연속적으로 처리할 수 있는 제조 장치를 제공한다. 발광 디바이스의 패터닝 공정과, 유기층의 표면 및 측면이 대기 노출되지 않도록 밀봉하는 공정을 연속적으로 수행할 수 있는 제조 장치이고, 고휘도, 고신뢰성의 미세한 발광 디바이스를 형성할 수 있다. 또한 상기 제조 장치는 발광 디바이스의 공정 순서대로 장치가 배치된 인라인형 제조 장치에 제공할 수 있고, 높은 스루풋으로 제조할 수 있다.

Description

발광 디바이스의 제조 장치
본 발명의 일 형태는 발광 디바이스의 제조 장치 및 제조 방법에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 발명의 일 형태의 기술분야는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 그러므로 더 구체적으로 본 명세서에서 개시하는 본 발명의 일 형태의 기술분야로서는, 반도체 장치, 표시 장치, 액정 표시 장치, 발광 장치, 조명 장치, 축전 장치, 기억 장치, 촬상 장치, 이들의 동작 방법, 또는 이들의 제조 방법을 일례로서 들 수 있다.
근년, 디스플레이 패널의 고정세(高精細)화가 요구되고 있다. 고정세의 디스플레이 패널이 요구되는 기기로서는, 예를 들어 스마트폰, 태블릿 단말기, 노트북형 컴퓨터 등이 있다. 또한 텔레비전 장치, 모니터 장치 등의 거치형 디스플레이 장치에서도, 고해상도화에 따른 고정세화가 요구되고 있다. 또한 고정세도가 가장 요구되는 기기로서, 예를 들어 가상 현실(VR: Virtual Reality)용 또는 증강 현실(AR: Augmented Reality)용 기기가 있다.
또한 디스플레이 패널에 적용할 수 있는 표시 장치로서 대표적으로는 액정 표시 장치, 유기 EL(Electro Luminescence) 소자 또는 발광 다이오드(LED: Light Emitting Diode) 등의 발광 디바이스를 포함하는 발광 장치, 전기 영동 방식 등에 의하여 표시를 수행하는 전자 종이 등을 들 수 있다.
예를 들어, 발광 소자인 유기 EL 소자의 기본적인 구성은 한 쌍의 전극 사이에 발광성 유기 화합물을 포함하는 층을 끼운 것이다. 이 소자에 전압을 인가함으로써 발광성 유기 화합물로부터 발광을 얻을 수 있다. 이러한 유기 EL 소자가 적용된 표시 장치에서는 액정 표시 장치 등에서 필요한 백라이트가 불필요하기 때문에, 얇고, 가볍고, 콘트라스트가 높고, 소비 전력이 낮은 표시 장치를 실현할 수 있다. 예를 들어 유기 EL 소자를 사용한 표시 장치의 일례가 특허문헌 1에 기재되어 있다.
일본 공개특허공보 특개2002-324673호
풀 컬러 표시가 가능한 유기 EL 표시 장치로서는 백색 발광 디바이스와 컬러 필터를 조합한 구성과 RGB의 발광 디바이스를 각각 동일면 상에 형성하는 구성이 알려져 있다.
소비 전력의 관점에서는 후자의 구성이 이상적이고, 현재 중소형 패널의 제조에서는 메탈 마스크 등을 사용하여 발광 재료가 구분하여 도포된다. 그러나 메탈 마스크를 사용한 공정은 위치 맞춤 정밀도가 낮기 때문에, 화소 내에서 발광 디바이스의 점유 면적을 축소할 필요가 있어, 개구율을 높이기 어렵다.
그러므로 메탈 마스크를 사용한 공정에서는 화소의 고밀도화 또는 발광 강도를 높이는 데 과제가 있다. 개구율을 높이기 위해서는 리소그래피 공정 등을 사용하여 발광 디바이스의 면적을 확대하는 것이 바람직하다. 그러나 발광 디바이스를 구성하는 재료는 대기 중의 불순물(물, 산소, 수소 등)의 침입으로 인하여 신뢰성이 악화되기 때문에, 복수의 공정을 분위기가 제어된 영역에서 수행할 필요가 있다.
또한 메탈 마스크를 사용한 진공 증착법을 사용하여 발광 디바이스를 제작하는 경우, 복수 라인의 제조 장치가 필요하다는 과제가 있다. 예를 들어 정기적으로 메탈 마스크를 세정할 필요가 있기 때문에, 적어도 2라인 이상의 제조 장치를 준비하고, 한쪽 제조 장치를 유지 보수하면서 다른 쪽 제조 장치를 사용하여 제조를 할 필요가 있어, 양산을 고려할 때 복수 라인의 제조 장치가 필요하게 된다. 따라서 제조 장치를 도입하기 위한 초기 투자가 매우 커진다는 과제가 있다.
또한 AR용도, VR용도로서는 소형이며 고정세의 디스플레이가 요구되고 있다. AR용도, VR용도의 디스플레이는 용적이 작은 안경형 또는 고글형 등의 기기 등에 설치되기 때문에 슬림 베젤인 것이 바람직하다. 따라서 화소 회로의 드라이버 등은 화소 회로의 하부에 제공되는 것이 바람직하다.
따라서 본 발명의 일 형태에서는 유기 화합물막의 가공부터 밀봉까지의 공정을 대기 개방 없이 연속적으로 수행할 수 있는 발광 디바이스의 제조 장치를 제공하는 것을 목적 중 하나로 한다. 또는 발광 디바이스의 형성부터 밀봉까지의 공정을 연속적으로 처리할 수 있는 발광 디바이스의 제조 장치를 제공하는 것을 목적 중 하나로 한다. 또는 메탈 마스크를 사용하지 않고 발광 디바이스를 형성할 수 있는 발광 디바이스의 제조 장치를 제공하는 것을 목적 중 하나로 한다. 또는 발광 디바이스의 제조 방법을 제공하는 것을 목적 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 또한 이들 이외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이고, 명세서, 도면, 청구항 등의 기재로부터 이들 이외의 과제를 추출할 수 있다.
본 발명의 일 형태는 발광 디바이스의 제조 장치에 관한 것이다.
본 발명의 일 형태는 로드실과, 제 1 에칭 장치와, 플라스마 처리 장치와, 대기실과, 성막 장치와, 제 2 에칭 장치와, 언로드실과, 트랜스퍼실과, 반송 장치를 포함하고, 반송 장치는 트랜스퍼실에 제공되고, 로드실, 제 1 에칭 장치, 플라스마 처리 장치, 대기실, 성막 장치, 제 2 에칭 장치, 및 언로드실은 게이트 밸브를 통하여 트랜스퍼실과 각각 접속되고, 반송 장치는 로드실, 제 1 에칭 장치, 플라스마 처리 장치, 대기실, 성막 장치, 제 2 에칭 장치, 및 언로드실 중 어느 하나로부터 다른 어느 하나로 피가공물을 이재(移載)할 수 있고, 실리콘 기판 위에 유기 화합물막, 제 1 무기막, 및 레지스트 마스크가 순차적으로 적층된 피가공물을 로드실에 반입하고, 제 1 에칭 장치, 플라스마 처리 장치, 대기실, 성막 장치, 제 2 에칭 장치의 순서대로 피가공물을 반송하고, 유기 화합물막을 섬 형상의 유기 화합물층으로 가공하고, 유기 화합물층의 측면에 보호층을 형성하고, 피가공물을 언로드실에 반출하는 발광 디바이스의 제조 장치이다.
제 1 에칭 장치는 드라이 에칭 장치이고, 레지스트 마스크를 마스크로서 사용하여 제 1 무기막을 섬 형상으로 형성하고, 섬 형상의 제 1 무기막을 마스크로서 사용하여 유기 화합물막을 섬 형상의 유기 화합물층으로 가공할 수 있다.
또한 제 1 에칭 장치는 레지스트 마스크를 제거하는 애싱 기능을 가질 수 있다.
플라스마 처리 장치는 불활성 가스에서 생성된 플라스마를 섬 형상의 유기 화합물층의 측면에 조사하고, 섬 형상의 유기 화합물층의 측면의 클리닝을 수행할 수 있다.
대기실은 복수의 피가공물을 수납할 수 있다.
성막 장치는 ALD 장치이고, 섬 형상의 제 1 무기막 및 섬 형상의 유기 화합물층을 덮는 제 2 무기막을 성막할 수 있다. 또한 성막 장치는 일괄 처리(batch processing) 시스템으로 할 수 있다.
제 2 에칭 장치는 드라이 에칭 장치이고, 제 2 무기막을 이방성 에칭함으로써 섬 형상의 유기 화합물층의 측면에 보호층을 형성할 수 있다.
상기 발광 디바이스의 제조 장치를 제 3 클러스터로 하고, 레지스트 마스크의 포토리소그래피 공정을 수행하는 복수의 장치를 제 2 클러스터로 하고, 유기 화합물막 및 제 1 무기막의 성막 공정을 수행하는 복수의 장치를 제 1 클러스터로 하고 발광 디바이스의 제조 장치를 구성하여도 좋다.
제 1 클러스터, 제 2 클러스터, 제 3 클러스터는 이 순서대로 접속할 수 있다.
또한 제 1 클러스터와 제 2 클러스터 사이 및 제 2 클러스터와 제 3 클러스터 사이에서 피가공물을 불활성 가스 분위기로 제어된 용기에 수납하여 이재하여도 좋다.
또한 제 1 클러스터, 제 2 클러스터, 제 3 클러스터의 조합을 3개 가지고 발광 디바이스의 제조 장치를 구성하여도 좋다.
제 1 클러스터는 표면 처리 장치를 포함하여도 좋다. 표면 처리 장치는 할로젠을 포함하는 가스에서 생성된 플라스마를 사용할 수 있다.
제 1 클러스터는 증착 장치, 스퍼터링 장치, CVD 장치, ALD 장치 중에서 선택되는 하나 이상의 성막 장치를 포함할 수 있다.
제 2 클러스터는 도포 장치, 노광 장치, 현상 장치, 베이킹 장치를 포함할 수 있다.
본 발명의 일 형태를 사용함으로써 유기 화합물막의 가공부터 밀봉까지의 공정을 대기 개방 없이 연속적으로 수행할 수 있는 발광 디바이스의 제조 장치를 제공할 수 있다. 또는 발광 디바이스의 형성부터 밀봉까지의 공정을 연속적으로 처리할 수 있는 발광 디바이스의 제조 장치를 제공할 수 있다. 또는 메탈 마스크를 사용하지 않고 발광 디바이스를 형성할 수 있는 발광 디바이스의 제조 장치를 제공할 수 있다. 또는 발광 디바이스의 제조 방법을 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 효과 모두를 반드시 가질 필요는 없다. 또한 이들 이외의 효과는 명세서, 도면, 청구항 등의 기재로부터 추출할 수 있다.
도 1은 제조 장치를 설명하는 도면이다.
도 2의 (A) 및 (B)는 제조 장치를 설명하는 도면이다.
도 3은 제조 장치를 설명하는 블록도이다.
도 4는 제조 장치를 설명하는 도면이다.
도 5는 제조 장치를 설명하는 도면이다.
도 6은 제조 장치를 설명하는 도면이다.
도 7은 제조 장치를 설명하는 도면이다.
도 8은 제조 장치를 설명하는 도면이다.
도 9는 제조 장치를 설명하는 블록도이다.
도 10은 제조 장치를 설명하는 도면이다.
도 11은 제조 장치를 설명하는 도면이다.
도 12의 (A) 내지 (C)는 기판의 반송을 설명하는 도면이다.
도 13의 (A) 내지 (C)는 기판의 반송을 설명하는 도면이다.
도 14는 제조 장치를 설명하는 도면이다.
도 15의 (A) 및 (B)는 카세트의 반출입을 설명하는 도면이다. 도 15의 (C)는 반송차 및 반송 용기를 설명하는 도면이다.
도 16의 (A)는 진공 프로세스 장치를 설명하는 도면이다. 도 16의 (B)는 진공 프로세스 장치에의 기판의 반입을 설명하는 도면이다.
도 17의 (A) 내지 (C)는 기판 하나당 표시 장치의 제작 가능 개수의 일례를 나타낸 도면이다.
도 18의 (A) 내지 (G)는 진공 프로세스 장치를 설명하는 도면이다.
도 19는 표시 장치를 설명하는 도면이다.
도 20의 (A) 내지 (C)는 표시 장치를 설명하는 도면이다.
도 21의 (A) 내지 (F)는 표시 장치의 제작 방법을 설명하는 도면이다.
도 22의 (A) 내지 (F)는 표시 장치의 제작 방법을 설명하는 도면이다.
도 23의 (A) 내지 (F)는 표시 장치의 제작 방법을 설명하는 도면이다.
도 24의 (A) 내지 (F)는 표시 장치의 제작 방법을 설명하는 도면이다.
도 25의 (A) 및 (B)는 표시 장치의 제작 방법을 설명하는 도면이다. 도 25의 (C) 및 (D)는 도 25의 (B)의 확대도이다. 도 25의 (E) 및 (F)는 표시 장치를 설명하는 도면이다.
도 26은 제조 장치를 설명하는 도면이다.
도 27은 TDS의 측정 결과를 설명하는 도면이다.
실시형태에 대하여 도면을 사용하여 자세히 설명한다. 다만 본 발명은 이하의 설명에 한정되지 않으며, 본 발명의 취지 및 그 범위로부터 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한 이하에서 설명하는 발명의 구성에서, 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 그 반복적인 설명은 생략하는 경우가 있다. 또한 도면을 구성하는 같은 요소의 해칭을 상이한 도면 사이에서 적절히 생략하거나 변경하는 경우도 있다.
(실시형태 1)
본 실시형태에서는, 본 발명의 일 형태인 발광 디바이스의 제조 장치에 대하여 도면을 참조하여 설명한다.
본 발명의 일 형태는 주로 유기 EL 소자 등의 발광 디바이스(발광 소자라고도 함)를 포함하는 표시 장치의 형성에 사용되는 제조 장치이다. 유기 EL 소자의 미세화 또는 화소에서의 점유 면적의 증대를 수행하기 위해서는 리소그래피 공정을 사용하는 것이 바람직하다. 그러나 유기 EL 소자에 물, 산소, 수소 등의 불순물이 침입하면 신뢰성이 손실된다. 따라서 예를 들어 패터닝된 유기층의 표면 및 측면이 대기 노출되지 않도록 밀봉하고, 또한 제조 단계부터 노점이 낮은 불활성 가스 분위기로 제어할 필요가 있다.
또한 본 발명의 일 형태의 제조 장치는 발광 디바이스를 형성하기 위한 성막 공정, 리소그래피 공정, 에칭 공정, 및 밀봉 공정을 대기 개방 없이 연속적으로 수행할 수 있다. 따라서 고휘도, 고신뢰성의 미세한 발광 디바이스를 형성할 수 있다. 또한 본 발명의 일 형태의 제조 장치는 발광 디바이스의 공정 순서대로 장치가 배치된 인라인형이며 높은 스루풋으로 제조할 수 있다.
또한 발광 디바이스를 형성하는 지지 기판으로서 실리콘 웨이퍼를 사용할 수 있다. 구동 회로 및 화소 회로 등을 미리 형성한 실리콘 웨이퍼를 지지 기판으로서 사용하고, 이들 회로 위에 발광 디바이스를 형성할 수 있다. 따라서 AR 또는 VR에 적합한 슬림 베젤의 표시 장치를 형성할 수 있다. 실리콘 웨이퍼는 φ8inch 이상(예를 들어 φ12inch)인 것이 바람직하다. 또한 발광 디바이스를 형성하는 지지 기판으로서는 상기에 한정되지 않는다. 예를 들어 발광 디바이스를 형성하는 지지 기판으로서는 유리, 석영, 세라믹, 사파이어, 수지, 금속, 합금, 반도체(예를 들어, GaAs) 등을 사용할 수 있다.
<구성예 1>
도 1은 본 발명의 일 형태인 발광 디바이스의 제조 장치를 설명하는 도면이다. 상기 제조 장치에서는 발광 디바이스의 제작 공정에서 유기 화합물막을 섬 형상의 유기 화합물층으로 가공하는 공정 및 상기 유기 화합물층을 보호하는 층을 형성하는 공정을 수행할 수 있다. 따라서 발광 디바이스의 구성 요소인 유기 화합물층을 대기 노출되지 않는 상태로 언로드실에서 꺼낼 수 있기 때문에 신뢰성이 높은 발광 디바이스를 형성할 수 있다.
제조 장치는 로드실(LD), 언로드실(ULD), 대기실(W), 트랜스퍼실(TF), 및 복수의 처리 체임버를 포함한다. 트랜스퍼실(TF)에는 반송 장치(70)가 제공된다.
로드실(LD), 대기실(W), 언로드실(ULD), 및 복수의 처리 체임버는 각각 게이트 밸브(40)를 통하여 트랜스퍼실(TF)과 접속된다.
반송 장치(70)는 로드실(LD), 대기실(W), 언로드실(ULD), 각 처리 체임버 중 어느 하나로부터 다른 어느 하나로 피가공물을 이재할 수 있다. 또한 본 명세서에서 반송 장치 등을 공유하는 장치군을 클러스터라고 부른다. 또한 피가공물이란, 제조 장치에서의 가공의 대상이 되는 것이고, 가공 전의 것에 한정되지 않고, 복수의 가공이 실시된 것도 포함된다.
또한 제조 장치의 가동 시에 로드실(LD) 및 언로드실(ULD)은 감압 또는 상압으로 제어된다. 또한 트랜스퍼실(TF), 대기실(W), 및 복수의 처리 체임버는 감압으로 제어된다.
복수의 처리 체임버에는 예를 들어 에칭 장치(E1), 플라스마 처리 장치(C), 성막 장치(D), 및 에칭 장치(E2)를 적용할 수 있다. 또한 상기 제조 장치에 투입하는 피가공물은 예를 들어 유기 화합물막, 무기막, 및 레지스트 마스크가 순차적으로 적층된 적층물을 포함할 수 있다.
에칭 장치(E1)는 드라이 에칭 장치로 할 수 있다. 에칭 장치(E1)는 피가공물인 무기막 및 유기 화합물막을 섬 형상의 유기 화합물층으로 가공하는 공정에 사용할 수 있다. 또한 에칭 장치(E1)는 애싱 기능을 가져도 좋다. 애싱 기능에 의하여 레지스트 마스크를 제거할 수 있다.
플라스마 처리 장치(C)는 예를 들어 한 쌍의 평행 평판형 전극을 포함하고, 감압하의 불활성 가스 분위기에서 상기 전극에 전압을 인가함으로써 플라스마를 발생시킬 수 있다. 불활성 가스에서 생성된 플라스마를 피가공물에 조사함으로써 피가공물의 표면에 잔존한 반응 생성물 및 흡착 가스 등을 제거할 수 있다. 불활성 가스로서는 예를 들어 고순도의 헬륨, 아르곤, 네온 등의 비활성 기체, 질소, 또는 이들의 혼합 가스 등을 사용할 수 있다.
또한 상기 플라스마 처리 전 또는 처리 후에, 같은 장치 내에서 진공 베이킹 처리를 수행하고, 표면 흡착수 등을 제거하는 것이 바람직하다. 진공 베이킹 처리는 조건으로서 유기 화합물층이 변질되지 않는 온도 범위에서 수행하는 것이 바람직하고, 예를 들어 70℃ 이상 120℃ 이하, 더 바람직하게는 80℃ 이상 100℃ 이하로 할 수 있다. 또한 진공 베이킹 처리는 다음 공정의 성막 전에 성막 장치(D) 내에서 수행하여도 좋다.
대기실(W)에서는 복수의 피가공물을 대기시킬 수 있다. 예를 들어, 성막 장치(D)가 일괄 처리 시스템인 경우, 에칭 장치(E1) 및 플라스마 처리 장치(C)에서의 처리를 진행시키고, 대기실(W)에서 복수의 피가공물을 대기시켜 둠으로써 스루풋을 향상시킬 수 있다.
또한 대기실(W)을 복수로 제공하여도 좋다. 예를 들어, 성막 장치(D)에서 일괄 처리가 종료한 후에, 피가공물을 대기시키기 위한 대기실(W)을 제공하여도 좋다. 모든 피가공물을 성막 장치(D)에서 꺼냄으로써 성막 장치(D)에서 다음 처리를 수행할 수 있어 스루풋을 향상시킬 수 있다.
성막 장치(D)에는 예를 들어 증착 장치, 스퍼터링 장치, CVD(Chemical Vapor Deposition) 장치, ALD(Atomic Layer Deposition) 장치 등의 성막 장치를 적용할 수 있다. 특히, 피복성이 우수한 ALD 장치를 사용하는 것이 바람직하다. 성막 장치(D)로 섬 형상의 유기 화합물층을 덮는 무기막 등의 보호막을 형성할 수 있다. 성막 장치(D)에서는 단층에 한정되지 않고, 종류가 다른 막을 2층 이상 성막할 수도 있다. 또한 성막 장치(D)는 일괄 처리 시스템에 한정되지 않고, 매엽 처리식이어도 좋다.
에칭 장치(E2)는 이방성 에칭 처리가 가능한 드라이 에칭 장치로 할 수 있다. 섬 형상의 유기 화합물을 덮는 보호막을 이방성 에칭함으로써, 섬 형상의 유기 화합물의 측면에 보호막의 일부를 남길 수 있다. 상기 보호막의 일부는 섬 형상의 유기 화합물의 측면을 보호하는 보호층으로서 기능시킬 수 있다.
섬 형상의 유기 화합물의 상면에 무기막 등을 미리 제공하고, 또한 상기 에칭 장치(E1), 플라스마 처리 장치(C), 성막 장치(D), 에칭 장치(E2)에서의 처리를 순차적으로 수행하여 섬 형상의 유기 화합물층의 측면에 보호층을 제공함으로써, 섬 형상의 유기 화합물층은 밀봉된 상태가 된다.
따라서 가공 후에 피가공물을 언로드실에서 대기 중에 꺼낸 경우에도 섬 형상의 유기 화합물층은 대기 노출되지 않고 신뢰성이 높은 발광 디바이스를 형성할 수 있다. 또한 상기 제조 장치를 사용한 발광 디바이스의 제조 공정의 자세한 사항에 대해서는 후술한다.
또한 제조 장치는 도 2의 (A)에 나타낸 구성으로 하여도 좋다. 도 2의 (A)에 나타낸 제조 장치는 표면 처리 장치(S)를 포함하는 점에서 도 1에 나타낸 제조 장치와 다르다.
표면 처리 장치(S)는 플라스마 처리 장치(C)와 같은 구성으로 할 수 있고, 표면 처리 공정을 수행할 수 있다. 피가공물은 에칭 장치(E2)에서의 처리에 의하여 표면 상태(습윤성 등)가 변화되는 경우가 있다. 언로드실(ULD)로부터 반출된 피가공물의 다음 공정이 유기 화합물막의 성막인 경우, 피가공물의 표면이 적절한 상태가 아니면 필링 등의 불량을 일으키는 경우가 있다. 따라서 표면 처리 장치(S)에 의한 할로젠을 포함하는 가스를 사용한 플라스마 처리로 피가공물의 표면 상태를 개선시키는 것이 바람직하다.
예를 들어, 피성막면이 산화물인 경우, 에칭 장치(E1) 또는 에칭 장치(E2)에서의 처리에 의하여 산화물 표면이 친수성이 되는 경우가 있다. 이 경우, 플루오린계 가스를 사용한 플라스마 처리에서 피성막면의 표면의 친수기를 플루오린 또는 플루오로알킬기로 치환함으로써 소수화할 수 있고, 필링 불량을 방지할 수 있다. 플루오린계 가스로서는 예를 들어 CF4, C2F6, C4F6, C4F8, CHF3 등의 플루오로카본, SF6, NF3 등을 사용할 수 있다. 또한 이들 가스에 헬륨, 아르곤, 또는 수소 등을 첨가하여도 좋다.
또는 표면 처리 장치(S)로서 코팅 장치를 사용하여도 좋다. 예를 들어 스핀 코팅, 딥 코팅, 스프레이 코팅 등의 방법, 또는 코팅제의 분위기에 피가공물이 노출되는 방법 등을 사용할 수 있다. 코팅제에는 예를 들어 HMDS(Hexamethyldisilazane) 등의 실레인 커플링제를 사용할 수 있고, 피가공물의 표면을 소수화시킬 수 있다.
또한 표면 처리 장치(S)가 불필요한 경우에는, 다른 장치를 표면 처리 장치(S)의 위치에 제공하여도 좋다. 예를 들어, 에칭 장치(E1), 플라스마 처리 장치(C), 성막 장치(D), 및 에칭 장치(E2) 중 처리 시간이 긴 장치를 복수로 하고, 이들 장치에서 병행하여 처리함으로써 스루풋을 높일 수 있다.
예를 들어, 성막 장치(D)를 복수로 제공하여도 좋다. 도 1에 나타낸 제조 장치에 포함되는 성막 장치(D)에서는 종류가 다른 막을 2층 이상 제공하는 경우가 있다. 성막 장치(D)가 하나이어도, 성막 장치(D)가 ALD 장치 또는 CVD 장치인 경우, 원료 가스를 전환하거나, 스퍼터링 장치에서는 타깃을 전환함으로써 다른 막을 성막할 수 있다.
그러나 ALD 장치와 스퍼터링 장치 등, 형식이 다른 성막 장치를 하나의 체임버에 제공하는 것은 어렵다. 따라서 성막 장치(D)를 복수로 제공하여도 좋다.
또는 표면 처리 장치(S)의 위치에 제공한 다른 장치에서 다른 공정을 수행하여도 좋다. 또한 도 1에 나타낸 구성에 표면 처리 장치(S)를 제공하여도 좋다. 또한 표면 처리 장치(S)는 성막 공정의 역할을 가지는 다른 클러스터에 제공하여도 좋다.
또한 제조 장치는, 도 2의 (B)에 나타낸 구성으로 하여도 좋다. 도 2의 (B)에 나타낸 제조 장치는 대기실(W)을 생략한 점에서 도 1에 나타낸 제조 장치와 다르다.
성막 장치(D)의 공정 시간이 장치 전체의 스루풋의 보틀넥이 되지 않는 경우에는 대기실(W)을 생략할 수 있다. 예를 들어, 성막 장치(D)가 매엽식이고, 고속 성막할 수 있는 경우에는 도 2의 (B)에 나타낸 구성으로 할 수 있다.
<구성예 2>
도 3은 본 발명의 일 형태인 발광 디바이스의 제조 장치를 설명하는 블록도이다. 제조 장치는 공정의 순서대로 배치된 복수의 클러스터를 포함하고, 그 일부에 상술한 구성예 1의 제조 장치를 클러스터로서 포함한다. 발광 디바이스를 형성하는 기판은 복수의 클러스터를 순서대로 이동시켜 각 공정이 수행된다.
도 3에 나타낸 제조 장치는 클러스터(C1) 내지 클러스터(C18)를 포함하는 예이다. 클러스터(C1) 내지 클러스터(C18)는 순서대로 접속되고, 클러스터(C1)에 투입된 기판(60a)은 발광 디바이스가 형성된 기판(60b)으로서 클러스터(C18)에서 꺼낼 수 있다.
여기서 클러스터(C1), 클러스터(C3), 클러스터(C5), 클러스터(C7), 클러스터(C9), 클러스터(C11), 클러스터(C13), 클러스터(C15), 클러스터(C17)는 분위기 제어하에서 프로세스를 수행하기 위한 장치군을 포함한다. 또한 클러스터(C2), 클러스터(C4), 클러스터(C6), 클러스터(C10), 클러스터(C12), 클러스터(C14), 클러스터(C16), 클러스터(C18)는 진공 프로세스(감압 프로세스)를 수행하기 위한 장치군을 포함한다. 구성예 1에서 나타낸 클러스터는 클러스터(C4), 클러스터(C8), 클러스터(C12)로서 사용할 수 있다.
클러스터(C1), 클러스터(C5) 클러스터(C9)는 주로 기판의 세정 및 베이킹을 수행하기 위한 장치 등을 포함한다. 클러스터(C2), 클러스터(C6), 클러스터(C10)는 주로 발광 디바이스에 포함되는 유기 화합물을 형성하기 위한 장치 등을 포함한다. 클러스터(C3), 클러스터(C7), 클러스터(C11), 클러스터(C15)는 주로 리소그래피 공정을 수행하기 위한 장치 등을 포함한다. 클러스터(C4), 클러스터(C8), 클러스터(C12), 클러스터(C14)는 주로 에칭 공정, 애싱 공정, 및 보호층 형성 공정을 수행하기 위한 장치 등을 포함한다. 클러스터(C13)는 수지의 충전 공정을 수행하는 장치 등을 포함한다. 클러스터(C16), 클러스터(C17)는 주로 에칭 공정을 수행하는 장치 등을 포함한다. 클러스터(C18)는 주로 발광 디바이스에 포함되는 유기 화합물을 형성하기 위한 장치 및 발광 디바이스를 밀봉하는 보호막을 형성하기 위한 장치 등을 포함한다.
다음으로 도 4 내지 도 8을 사용하여 클러스터(C1) 내지 클러스터(C18)의 자세한 사항에 대하여 설명한다.
<클러스터(C1) 내지 클러스터(C4)>
도 4는, 클러스터(C1) 내지 클러스터(C4)를 설명하는 상면도이다. 클러스터(C1)는 로드록실(B1)을 통하여 클러스터(C2)와 접속된다. 클러스터(C2)는 로드록실(B2)을 통하여 클러스터(C3)와 접속된다. 클러스터(C3)는 로드록실(B3)을 통하여 클러스터(C4)와 접속된다. 클러스터(C4)는 로드록실(B4)을 통하여 클러스터(C5)(도 3 참조)와 접속된다.
<상압 프로세스 장치(A)>
클러스터(C1) 및 클러스터(C3)는 상압 프로세스 장치(A)를 포함한다. 클러스터(C1)는 트랜스퍼실(TF1)과 주로 상압하에서 공정을 수행하는 상압 프로세스 장치(A)(상압 프로세스 장치(A1), 상압 프로세스 장치(A2))를 포함한다. 클러스터(C3)는 트랜스퍼실(TF3)과 상압 프로세스 장치(A)(상압 프로세스 장치(A3) 내지 상압 프로세스 장치(A7))를 포함한다. 또한 클러스터(C1)에는 로드실(LD)이 제공된다.
또한 각 클러스터에 포함되는 상압 프로세스 장치(A)의 개수는 목적에 맞추어 하나 이상이면 된다. 상압 프로세스 장치(A)는 상압하에서의 공정에 한정되지 않고, 상압보다 약간 음압 또는 양압쪽으로 제어되어도 좋다. 또한 상압 프로세스 장치(A)가 복수로 제공되는 경우, 각각 기압이 달라도 좋다.
트랜스퍼실(TF1), 트랜스퍼실(TF3), 및 상압 프로세스 장치(A)에는 불활성 가스(IG)를 도입하는 밸브가 접속되고, 이들의 내부를 불활성 가스 분위기로 제어할 수 있다. 불활성 가스로서는 질소, 또는 아르곤, 헬륨 등의 비활성 기체를 사용할 수 있다. 또한 불활성 가스는 노점이 낮은 것(예를 들어 마이너스 50℃ 이하)이 바람직하다. 노점이 낮은 불활성 가스 분위기에서 공정을 수행함으로써 불순물의 혼입을 방지할 수 있고, 신뢰성이 높은 발광 디바이스를 형성할 수 있다.
클러스터(C1)에 포함되는 상압 프로세스 장치(A)로서는 세정 장치, 베이킹 장치 등을 적용할 수 있다. 예를 들어 스핀 세정 장치, 핫플레이트형 베이킹 장치 등을 적용할 수 있다. 또한 베이킹 장치는 진공 베이킹 장치이어도 좋다.
클러스터(C3)에 포함되는 상압 프로세스 장치(A)로서는 리소그래피 공정을 수행하기 위한 장치를 적용할 수 있다. 예를 들어 포토리소그래피 공정을 수행하는 경우에는 수지(포토레지스트) 도포 장치, 노광 장치, 촬상 장치, 베이킹 장치 등을 적용하면 된다. 나노 임프린트에 의한 리소그래피 공정을 수행하는 경우에는 수지(UV 경화 수지 등) 도포 장치, 나노 임프린트 장치 등을 적용하면 된다. 이들 외에, 용도에 따라 세정 장치, 웨트 에칭 장치, 도포 장치, 레지스트 박리 장치 등을 상압 프로세스 장치(A)에 적용하여도 좋다.
클러스터(C1)에서 상압 프로세스 장치(A1) 및 상압 프로세스 장치(A2) 각각이 트랜스퍼실(TF1)과 게이트 밸브를 통하여 접속되어 있는 예를 나타내었다. 또한 클러스터(C3)에서 상압 프로세스 장치(A3) 내지 상압 프로세스 장치(A7) 각각이 트랜스퍼실(TF3)과 게이트 밸브를 통하여 접속되어 있는 예를 나타내었다. 게이트 밸브를 제공함으로써 기압 제어, 불활성 가스 종류의 제어, 교차 오염의 방지 등을 수행할 수 있다.
트랜스퍼실(TF1)은 게이트 밸브를 통하여 로드실(LD)과 접속된다. 또한 다른 게이트 밸브를 통하여 로드록실(B1)과 접속된다. 트랜스퍼실(TF1)에는 반송 장치(70a)가 제공된다. 반송 장치(70a)는 기판을 로드실(LD)로부터 상압 프로세스 장치(A)에 반송할 수 있다. 또한 상압 프로세스 장치(A)에서 꺼낸 기판을 로드록실(B1)에 반출할 수 있다.
트랜스퍼실(TF3)은 게이트 밸브를 통하여 로드록실(B2)과 접속된다. 또한 다른 게이트 밸브를 통하여 로드록실(B3)과 접속된다. 트랜스퍼실(TF3)에는 반송 장치(70b)가 제공된다. 반송 장치(70b)는 기판을 로드록실(B2)로부터 상압 프로세스 장치(A)에 반송할 수 있다. 또한 상압 프로세스 장치(A)에서 꺼낸 기판을 로드록실(B3)에 반출할 수 있다.
<진공 프로세스 장치(V)>
클러스터(C2) 및 클러스터(C4)는 진공 프로세스 장치(V)를 포함한다. 클러스터(C2)는 트랜스퍼실(TF2)과 진공 프로세스 장치(V)(진공 프로세스 장치(V1) 내지 진공 프로세스 장치(V5))를 포함한다. 클러스터(C4)는 트랜스퍼실(TF4)과 진공 프로세스 장치(V)(진공 프로세스 장치(V6) 내지 진공 프로세스 장치(V10))를 포함한다.
또한 각 클러스터에 포함되는 진공 프로세스 장치(V)의 개수는 목적에 맞추어 하나 이상이면 된다. 진공 프로세스 장치(V)에는 진공 펌프(VP)가 접속되고, 트랜스퍼실(TF)(트랜스퍼실(TF2), 트랜스퍼실(TF4))과의 사이에는 게이트 밸브가 각각 제공된다. 따라서 각 진공 프로세스 장치(V)에서 서로 다른 프로세스를 병행하여 수행할 수 있다.
또한 진공 프로세스란, 감압으로 제어된 환경에서의 처리를 의미한다. 따라서 진공 프로세스에는 고진공하에서의 처리 이외에, 프로세스 가스를 도입하여 감압하에서 압력 제어를 수행하는 처리도 포함된다.
트랜스퍼실(TF2), 트랜스퍼실(TF4)에도 독립된 진공 펌프(VP)가 제공되어, 진공 프로세스 장치(V)에서 수행되는 프로세스에 있어서의 교차 오염을 방지할 수 있다.
클러스터(C2)에 포함되는 진공 프로세스 장치(V)로서는 예를 들어 표면 처리 장치, 및 증착 장치, 스퍼터링 장치, CVD 장치, ALD 장치 등의 성막 장치를 적용할 수 있다. 또한 표면 처리 장치는 도 2의 (B)에서 설명한 표면 처리 장치(S)의 기능을 가질 수 있고, 여기서는 플라스마 처리 장치인 것이 바람직하다.
CVD 장치로서는 열을 이용한 열 CVD 장치 또는 플라스마를 이용한 PECVD 장치(Plasma Enhanced CVD 장치) 등을 사용할 수 있다. 또한 ALD 장치로서는 열을 이용한 열 ALD 장치 또는 플라스마 여기된 반응제를 이용한 PEALD 장치(Plasma Enhanced ALD 장치) 등을 사용할 수 있다.
클러스터(C4)에 포함되는 진공 프로세스 장치(V)로서는 구성예 1에서 나타낸 장치를 사용할 수 있고, 예를 들어 드라이 에칭 장치(애싱 기능을 가짐), 플라스마 처리 장치(클리닝), ALD 장치, 드라이 에칭 장치 등을 적용할 수 있다. 또한 도 1에 나타낸 대기실(W)을 적용하여도 좋다.
트랜스퍼실(TF2)은 게이트 밸브를 통하여 로드록실(B1)과 접속된다. 또한 다른 게이트 밸브를 통하여 로드록실(B2)과 접속된다. 트랜스퍼실(TF2)에는 반송 장치(71a)가 제공된다. 반송 장치(71a)는 로드록실(B1)에 설치된 기판을 상하 반전시켜 진공 프로세스 장치(V)에 반송할 수 있다. 또한 진공 프로세스 장치(V)에서 꺼낸 기판을 상하 반전시켜 로드록실(B2)에 반출할 수 있다.
트랜스퍼실(TF4)은 게이트 밸브를 통하여 로드록실(B3)과 접속된다. 또한 다른 게이트 밸브를 통하여 로드록실(B4)과 접속된다. 트랜스퍼실(TF4)에는 반송 장치(70c)가 제공된다. 반송 장치(70c)에 의하여 로드록실(B3)로부터 진공 프로세스 장치(V)에 반송하고, 로드록실(B4)에 반출할 수 있다.
로드록실(B1), 로드록실(B2), 로드록실(B3), 로드록실(B4)에는 진공 펌프(VP) 및 불활성 가스를 도입하는 밸브가 제공된다. 따라서 로드록실(B1), 로드록실(B2), 로드록실(B3), 로드록실(B4)은 감압 또는 불활성 가스 분위기로 제어할 수 있다. 예를 들어 클러스터(C2)로부터 클러스터(C3)에 기판을 반송하는 경우, 로드록실(B2)을 감압으로 하고 기판을 클러스터(C2)로부터 반입하고, 로드록실(B2)을 불활성 가스 분위기로 한 후에 클러스터(C3)에 기판을 반출하는 동작을 수행할 수 있다.
또한 반송 장치(70a), 반송 장치(70b), 반송 장치(70c)는 기판을 핸드부에 올리고 반송하는 기구를 포함한다. 반송 장치(70b), 반송 장치(70c)는 상압하에서 동작시키기 때문에 상기 핸드부에 진공 흡착 기구 등을 제공하여도 좋다. 반송 장치(71a)는 기판을 핸드부에 고정시켜 반송하는 기구를 포함한다. 반송 장치(71a)는 감압하에서 동작시키기 위하여 고정 방법으로서는 예를 들어 정전 흡착 기구 등을 사용할 수 있다.
상술한 바와 같이 반송 장치(70a), 반송 장치(70b), 반송 장치(70c)와 반송 장치(71a)는 구성이 서로 다르기 때문에, 로드록실(B1), 로드록실(B2)에서는 기판을 핀 위에 설치할 수 있는 스테이지(80a), 스테이지(80b)가 제공된다. 또한 로드록실(B3), 로드록실(B4)에서는 기판을 면 위에 설치할 수 있는 스테이지(81a), 스테이지(81b)가 제공된다. 또한 이들은 일례이고, 다른 구성의 스테이지를 사용하여도 좋다. 로드록실(B1)에서의 기판의 수수(授受)에 대한 자세한 사항은 후술한다.
<클러스터(C5) 내지 클러스터(C8)>
도 5는 클러스터(C5) 내지 클러스터(C8)를 설명하는 상면도이다. 클러스터(C5)는 로드록실(B5)을 통하여 클러스터(C6)와 접속된다. 클러스터(C6)는 로드록실(B6)을 통하여 클러스터(C7)와 접속된다. 클러스터(C7)는 로드록실(B7)을 통하여 클러스터(C8)와 접속된다. 클러스터(C8)는 로드록실(B8)을 통하여 클러스터(C9)(도 6 참조)와 접속된다.
클러스터(C5) 내지 클러스터(C8)의 기본적인 구성은 클러스터(C1) 내지 클러스터(C4)와 마찬가지이고, 클러스터(C5)는 클러스터(C1)에 대응하고, 클러스터(C6)는 클러스터(C2)에 대응하고, 클러스터(C7)는 클러스터(C3)에 대응하고, 클러스터(C8)는 클러스터(C4)에 대응한다. 또한 클러스터(C1)에서의 로드실(LD)은 클러스터(C5)에서는 로드록실(B4)로 대체되어 있다.
또한 로드록실(B5)은 로드록실(B1)에 대응하고, 로드록실(B6)은 로드록실(B2)에 대응하고, 로드록실(B7)은 로드록실(B3)에 대응하고, 로드록실(B8)은 로드록실(B4)에 대응한다.
이하에서는 설명하는 클러스터 및 로드록실의 자세한 사항 중 구성에 대해서만은 클러스터(C1) 내지 클러스터(C4) 및 로드록실(B1) 내지 로드록실(B4)의 설명을 참조할 수 있다.
클러스터(C5) 및 클러스터(C7)는 상압 프로세스 장치(A)를 포함한다. 클러스터(C5)는 트랜스퍼실(TF5)과 주로 상압하에서 공정을 수행하는 상압 프로세스 장치(A)(상압 프로세스 장치(A8), 상압 프로세스 장치(A9))를 포함한다. 클러스터(C7)는 트랜스퍼실(TF7)과 상압 프로세스 장치(A)(상압 프로세스 장치(A10) 내지 상압 프로세스 장치(A14))를 포함한다.
클러스터(C6) 및 클러스터(C8)는 진공 프로세스 장치(V)를 포함한다. 클러스터(C6)는 트랜스퍼실(TF6)과 진공 프로세스 장치(V)(진공 프로세스 장치(V11) 내지 진공 프로세스 장치(V15))를 포함한다. 클러스터(C8)는 트랜스퍼실(TF8)과 진공 프로세스 장치(V)(진공 프로세스 장치(V16) 내지 진공 프로세스 장치(V20)를 포함한다.
트랜스퍼실(TF5)은 게이트 밸브를 통하여 로드록실(B4)과 접속된다. 또한 다른 게이트 밸브를 통하여 로드록실(B5)과 접속된다. 트랜스퍼실(TF5)에는 반송 장치(70d)가 제공된다. 반송 장치(70d)는 기판을 로드록실(B4)로부터 상압 프로세스 장치(A)에 반송할 수 있다. 또한 상압 프로세스 장치(A)에서 꺼낸 기판을 로드록실(B5)에 반출할 수 있다.
트랜스퍼실(TF6)은 게이트 밸브를 통하여 로드록실(B5)과 접속된다. 또한 다른 게이트 밸브를 통하여 로드록실(B6)과 접속된다. 트랜스퍼실(TF6)에는 반송 장치(71b)가 제공된다. 반송 장치(71b)는 로드록실(B5)에 설치된 기판을 상하 반전시켜 진공 프로세스 장치(V)에 반송할 수 있다. 또한 진공 프로세스 장치(V)에서 꺼낸 기판을 상하 반전시켜 로드록실(B6)에 반출할 수 있다.
또한 트랜스퍼실(TF7)은 게이트 밸브를 통하여 로드록실(B6)과 접속된다. 또한 다른 게이트 밸브를 통하여 로드록실(B7)과 접속된다. 트랜스퍼실(TF7)에는 반송 장치(70e)가 제공된다. 반송 장치(70e)는, 기판을 로드록실(B6)로부터 상압 프로세스 장치(A)에 반송할 수 있다. 또한 상압 프로세스 장치(A)에서 꺼낸 기판을 로드록실(B7)에 반출할 수 있다.
트랜스퍼실(TF8)은 게이트 밸브를 통하여 로드록실(B7)과 접속된다. 또한 다른 게이트 밸브를 통하여 로드록실(B8)과 접속된다. 트랜스퍼실(TF8)에는 반송 장치(70f)가 제공된다. 반송 장치(70f)는 기판을 로드록실(B7)로부터 진공 프로세스 장치(V)에 반송할 수 있다. 또한 진공 프로세스 장치(V)에서 꺼낸 기판을 로드록실(B8)에 반출할 수 있다.
로드록실(B5), 로드록실(B6)에서는 기판을 핀 위에 설치할 수 있는 스테이지(80c), 스테이지(80d)가 제공된다. 또한 로드록실(B7), 로드록실(B8)에서는 기판을 면 위에 설치할 수 있는 스테이지(81c), 스테이지(81d)가 제공된다.
<클러스터(C9) 내지 클러스터(C12)>
도 6은 클러스터(C9) 내지 클러스터(C12)를 설명하는 상면도이다. 클러스터(C9)는 로드록실(B9)을 통하여 클러스터(C10)와 접속된다. 클러스터(C10)는 로드록실(B10)을 통하여 클러스터(C11)와 접속된다. 클러스터(C11)는 로드록실(B11)을 통하여 클러스터(C12)와 접속된다. 클러스터(C12)는 로드록실(B12)을 통하여 클러스터(C13)(도 7 참조)와 접속된다.
클러스터(C9) 내지 클러스터(C12)의 기본적인 구성은 클러스터(C1) 내지 클러스터(C4)와 마찬가지이고, 클러스터(C9)는 클러스터(C1)에 대응하고, 클러스터(C10)는 클러스터(C2)에 대응하고, 클러스터(C11)는 클러스터(C3)에 대응하고, 클러스터(C12)는 클러스터(C4)에 대응한다. 또한 클러스터(C1)에서의 로드실(LD)은 클러스터(C5)에서는 로드록실(B8)로 대체되어 있다. 또한 클러스터(C12)에서는 클러스터(C4)에서의 진공 프로세스 장치(V10)가 생략되었다.
또한 로드록실(B9)은 로드록실(B1)에 대응하고, 로드록실(B10)은 로드록실(B2)에 대응하고, 로드록실(B11)은 로드록실(B3)에 대응하고, 로드록실(B12)은 로드록실(B4)에 대응한다.
이하에서는 구성에 대해서만 설명한다. 클러스터 및 로드록실의 자세한 사항은 클러스터(C1) 내지 클러스터(C4) 및 로드록실(B1) 내지 로드록실(B4)에 대한 설명을 참조할 수 있다.
클러스터(C9) 및 클러스터(C11)는 상압 프로세스 장치(A)를 포함한다. 클러스터(C9)는 트랜스퍼실(TF9)과 주로 상압하에서 공정을 수행하는 상압 프로세스 장치(A)(상압 프로세스 장치(A15), 상압 프로세스 장치(A16))를 포함한다. 클러스터(C11)는 트랜스퍼실(TF11)과 상압 프로세스 장치(A)(상압 프로세스 장치(A17) 내지 상압 프로세스 장치(A21))를 포함한다.
트랜스퍼실(TF9)은 게이트 밸브를 통하여 로드록실(B8)과 접속된다. 또한 다른 게이트 밸브를 통하여 로드록실(B9)과 접속된다. 트랜스퍼실(TF9)에는 반송 장치(70g)가 제공된다. 반송 장치(70g)는 기판을 로드록실(B8)로부터 상압 프로세스 장치(A)에 반송할 수 있다. 또한 상압 프로세스 장치(A)에서 꺼낸 기판을 로드록실(B9)에 반출할 수 있다.
또한 트랜스퍼실(TF11)은 게이트 밸브를 통하여 로드록실(B10)과 접속된다. 또한 다른 게이트 밸브를 통하여 로드록실(B11)과 접속된다. 트랜스퍼실(TF11)에는 반송 장치(70h)가 제공된다. 반송 장치(70h)는 기판을 로드록실(B10)로부터 상압 프로세스 장치(A)에 반송할 수 있다. 또한 상압 프로세스 장치(A)에서 꺼낸 기판을 로드록실(B11)에 반출할 수 있다.
클러스터(C10) 및 클러스터(C12)는 진공 프로세스 장치(V)를 포함한다. 클러스터(C10)는 트랜스퍼실(TF10)과, 진공 프로세스 장치(V)(진공 프로세스 장치(V21) 내지 진공 프로세스 장치(V25))를 포함한다. 클러스터(C12)는 트랜스퍼실(TF12)과 진공 프로세스 장치(V)(진공 프로세스 장치(V26) 내지 진공 프로세스 장치(V29))를 포함한다.
트랜스퍼실(TF10)은 게이트 밸브를 통하여 로드록실(B9)과 접속된다. 또한 다른 게이트 밸브를 통하여 로드록실(B10)과 접속된다. 트랜스퍼실(TF10)에는 반송 장치(71c)가 제공된다. 반송 장치(71c)는 로드록실(B9)에 설치된 기판을 상하 반전시켜 진공 프로세스 장치(V)에 반송할 수 있다. 또한 진공 프로세스 장치(V)에서 꺼낸 기판을 상하 반전시켜 로드록실(B10)에 반출할 수 있다.
트랜스퍼실(TF12)은 게이트 밸브를 통하여 로드록실(B11)과 접속된다. 또한 다른 게이트 밸브를 통하여 로드록실(B12)과 접속된다. 트랜스퍼실(TF12)에는, 반송 장치(70i)가 제공된다. 반송 장치(70i)는 기판을 로드록실(B11)로부터 진공 프로세스 장치(V)에 반송하고, 로드록실(B12)에 반출할 수 있다.
로드록실(B9), 로드록실(B10)에서는 기판을 핀 위에 설치할 수 있는 스테이지(80e), 스테이지(80f)가 제공된다. 또한 로드록실(B11), 로드록실(B12)에서는 기판을 면 위에 설치할 수 있는 스테이지(81e), 스테이지(81f)가 제공된다.
<클러스터(C13) 내지 클러스터(C16)>
도 7은 클러스터(C13) 내지 클러스터(C16)를 설명하는 상면도이다. 클러스터(C13)는 로드록실(B13)을 통하여 클러스터(C14)와 접속된다. 클러스터(C14)는 로드록실(B14)을 통하여 클러스터(C15)와 접속된다. 클러스터(C15)는 로드록실(B15)을 통하여 클러스터(C16)와 접속된다. 클러스터(C16)는 로드록실(B16)을 통하여 클러스터(C17)(도 8 참조)와 접속된다.
클러스터(C13) 및 클러스터(C15)는 상압 프로세스 장치(A)를 포함한다. 클러스터(C13)는 트랜스퍼실(TF13)과, 주로 상압하에서 공정을 수행하는 상압 프로세스 장치(A)(상압 프로세스 장치(A22) 내지 상압 프로세스 장치(A26))를 포함한다. 클러스터(C15)는 트랜스퍼실(TF15)과, 주로 상압하에서 공정을 수행하는 상압 프로세스 장치(A)(상압 프로세스 장치(A27) 내지 상압 프로세스 장치(A31))를 포함한다.
클러스터(C13)에 포함되는 상압 프로세스 장치(A)로서는 클러스터(C3)와 같은 리소그래피 공정을 수행하기 위한 장치를 적용할 수 있다. 리소그래피 공정을 수행하기 위한 장치에서는 수지의 충전 처리를 수행할 수 있다.
트랜스퍼실(TF13)은 게이트 밸브를 통하여 로드록실(B12)과 접속된다. 또한 다른 게이트 밸브를 통하여 로드록실(B13)과 접속된다. 트랜스퍼실(TF13)에는 반송 장치(70j)가 제공된다. 반송 장치(70j)는 기판을 로드록실(B12)로부터 상압 프로세스 장치(A)에 반송할 수 있다. 또한 상압 프로세스 장치(A)에서 꺼낸 기판을 로드록실(B13)에 반출할 수 있다.
클러스터(C15)의 기본적인 구성은 클러스터(C2)와 같다. 트랜스퍼실(TF15)은 게이트 밸브를 통하여 로드록실(B14)과 접속된다. 또한 다른 게이트 밸브를 통하여 로드록실(B15)과 접속된다. 트랜스퍼실(TF15)에는 반송 장치(70m)가 제공된다. 반송 장치(70m)는 기판을 로드록실(B14)로부터 상압 프로세스 장치(A)에 반송할 수 있다. 또한 상압 프로세스 장치(A)에서 꺼낸 기판을 로드록실(B15)에 반출할 수 있다.
클러스터(C14) 및 클러스터(C16)는 진공 프로세스 장치(V)를 포함한다. 클러스터(C14)는 트랜스퍼실(TF14)과 진공 프로세스 장치(V)(진공 프로세스 장치(V30) 및 진공 프로세스 장치(V31))를 포함한다. 클러스터(C16)는 트랜스퍼실(TF16)과 진공 프로세스 장치(V)(진공 프로세스 장치(V32))를 포함한다.
클러스터(C14)에 포함되는 진공 프로세스 장치(V)로서는 예를 들어 애싱 장치, 드라이 에칭 장치(애싱 기능을 가짐), ALD 장치, CVD 장치, 스퍼터링 장치 등을 적용할 수 있다.
트랜스퍼실(TF14)은 게이트 밸브를 통하여 로드록실(B13)과 접속된다. 또한 다른 게이트 밸브를 통하여 로드록실(B14)과 접속된다. 트랜스퍼실(TF14)에는 반송 장치(70k)가 제공된다. 반송 장치(70k)는 기판을 로드록실(B13)로부터 진공 프로세스 장치(V)에 반송할 수 있다. 또한 진공 프로세스 장치(V)에서 꺼낸 기판을 로드록실(B14)에 반출할 수 있다.
클러스터(C16)에 포함되는 진공 프로세스 장치(V)로서는 예를 들어 드라이 에칭 장치 등을 적용할 수 있다.
트랜스퍼실(TF16)은 게이트 밸브를 통하여 로드록실(B15)과 접속된다. 또한 다른 게이트 밸브를 통하여 로드록실(B16)과 접속된다. 트랜스퍼실(TF16)에는 반송 장치(70n)가 제공된다. 반송 장치(70n)는 기판을 로드록실(B15)로부터 진공 프로세스 장치(V)에 반송할 수 있다. 또한 진공 프로세스 장치(V)에서 꺼낸 기판을 로드록실(B16)에 반출할 수 있다.
로드록실(B13) 내지 로드록실(B16)에서는 기판을 면 위에 설치할 수 있는 스테이지(81g), 스테이지(81h), 스테이지(81i), 스테이지(81j)가 제공된다. 또한 로드록실(B13) 내지 로드록실(B16)에는 진공 펌프(VP) 및 불활성 가스를 도입하는 밸브가 제공된다. 따라서 로드록실(B13)은 감압 또는 불활성 가스 분위기로 제어할 수 있다.
<클러스터(C17), 클러스터(C18)>
도 7은 클러스터(C17), 클러스터(C18)를 설명하는 상면도이다. 클러스터(C17)는 로드록실(B17)을 통하여 클러스터(C18)와 접속된다.
클러스터(C17)는 상압 프로세스 장치(A)를 포함한다. 클러스터(C17)는 트랜스퍼실(TF17)과, 주로 상압하에서 공정을 수행하는 상압 프로세스 장치(A)(상압 프로세스 장치(A32) 및 상압 프로세스 장치(A33))를 포함한다.
클러스터(C17)에 포함되는 상압 프로세스 장치(A)로서는 에칭 장치 및 베이킹 장치를 적용할 수 있다. 에칭 장치로서는 웨트 에칭 장치를 적용할 수 있다. 또한 드라이 에칭 장치를 적용할 수 있지만, 그 경우에는 클러스터(C16)에서 처리할 수 있기 때문에 클러스터(C17)를 생략할 수도 있다. 또한 드라이 에칭 장치를 적용하는 경우에는 기판 측에 대한 바이어스를 낮게 하거나, 기판 측에 대한 바이어스를 없는 것으로 함으로써 등방성 에칭 처리를 가능하게 하는 것이 바람직하다.
트랜스퍼실(TF17)은 게이트 밸브를 통하여 로드록실(B16)과 접속된다. 또한 다른 게이트 밸브를 통하여 로드록실(B17)과 접속된다. 트랜스퍼실(TF17)에는 반송 장치(70p)가 제공된다. 반송 장치(70p)는 기판을 로드록실(B16)로부터 상압 프로세스 장치(A)에 반송할 수 있다. 또한 상압 프로세스 장치(A)에서 꺼낸 기판을 로드록실(B17)에 반출할 수 있다.
클러스터(C18)는 진공 프로세스 장치(V)를 포함한다. 클러스터(C18)는 트랜스퍼실(TF18)과 주로 감압하에서 공정을 수행하는 진공 프로세스 장치(V)(진공 프로세스 장치(V33) 내지 진공 프로세스 장치(V35))를 포함한다.
클러스터(C18)에 포함되는 진공 프로세스 장치(V)로서는 예를 들어 증착 장치, 스퍼터링 장치, CVD 장치, ALD 장치 등의 성막 장치 및 대향 기판 접합 장치 등을 적용할 수 있다.
트랜스퍼실(TF18)은 게이트 밸브를 통하여 로드록실(B17)과 접속된다. 또한 다른 게이트 밸브를 통하여 언로드실(ULD)과 접속된다. 트랜스퍼실(TF18)에는 반송 장치(71d)가 제공된다. 반송 장치(71d)는 기판을 로드록실(B17)로부터 진공 프로세스 장치(V)에 반송할 수 있다. 또한 진공 프로세스 장치(V)에서 꺼낸 기판을 언로드실(ULD)에 반출할 수 있다.
로드록실(B17)에서는 기판을 핀 위에 설치할 수 있는 스테이지(80g)가 제공된다. 또한 로드록실(B17)에는 진공 펌프(VP) 및 불활성 가스를 도입하는 밸브가 제공된다. 따라서 로드록실(B17)은 감압 또는 불활성 가스 분위기에 제어할 수 있다.
이상의 구성의 제조 장치를 사용함으로써 보호막으로 밀봉된 신뢰성이 높은 발광 디바이스를 형성할 수 있다.
예를 들어 클러스터(C1) 내지 클러스터(C4)에서 제 1 색의 광을 방출하는 발광 디바이스를 형성하고, 클러스터(C5) 내지 클러스터(C8)에서 제 2 색의 광을 방출하는 발광 디바이스를 형성하고, 클러스터(C9) 내지 클러스터(C12)에서 제 3 색의 광을 방출하는 발광 디바이스를 형성하고, 클러스터(C13)에서 절연층을 충전하고, 클러스터(C14) 내지 클러스터(C17)에서 불필요한 요소를 제거하고, 클러스터(C18)에서 보호막 등을 형성할 때까지 분위기가 제어된 장치 내에서 연속된 공정을 수행할 수 있다. 이들 공정의 자세한 사항은 후술한다.
또한 백색광을 방출하는 발광 디바이스를 형성하고, 컬러 필터 등의 착색층을 사용하여 제 1 색 내지 제 3 색의 광을 방출하는 발광 디바이스를 형성하는 경우에는 클러스터(C1), 클러스터(C2), 클러스터(C3), 클러스터(C4), 클러스터(C13), 클러스터(C14), 클러스터(C15), 클러스터(C16), 클러스터(C17), 클러스터(C18)를 순차적으로 접속한 구성으로 할 수 있다.
<구성예 2>
도 9는 도 3에 나타낸 것과 다른 발광 디바이스의 제조 장치를 설명하는 블록도이다. 도 9는 제조 장치가 클러스터(C1), 클러스터(C2), 클러스터(C3), 클러스터(C4), 클러스터(C6), 클러스터(C7), 클러스터(C8), 클러스터(C10), 클러스터(C11), 클러스터(C12), 클러스터(C13), 클러스터(C14), 클러스터(C15), 클러스터(C16), 클러스터(C17), 클러스터(C18)를 포함하는 예를 나타낸 것이고, 이 제조 장치는 도 3에 나타낸 제조 장치에서 클러스터(C5), 클러스터(C9)를 생략한 구성을 가진다. 클러스터(C1), 클러스터(C2), 클러스터(C3), 클러스터(C4), 클러스터(C6), 클러스터(C7), 클러스터(C8), 클러스터(C10), 클러스터(C11), 클러스터(C12), 클러스터(C13), 클러스터(C14)는, 클러스터(C15), 클러스터(C16), 클러스터(C17), 클러스터(C18)는 순서대로 접속되고, 클러스터(C1)에 투입된 기판(60a)은 발광 디바이스가 형성된 기판(60b)으로서 클러스터(C14)에서 꺼낼 수 있다.
도 3에 나타낸 제조 장치에서 클러스터(C5), 클러스터(C9)는 세정 장치 및 베이킹 장치를 포함한다. 세정 공정 전의 공정은 에칭(드라이 에칭) 공정이다. 상기 공정에서의 잔류 가스 성분, 잔류물, 퇴적물 등이 후공정에 악영향을 주지 않으면 세정 공정을 생략할 수 있다. 또한 세정 공정이 생략된 경우, 기판의 잔류 수분 등을 고려할 필요가 없어지기 때문에 베이킹 공정도 생략할 수 있다. 따라서 경우에 따라서는 도 3에 나타낸 제조 장치에서 클러스터(C5), 클러스터(C9)를 생략한, 도 9에 나타낸 구성으로 하여도 좋다. 클러스터(C5), 클러스터(C9)를 생략함으로써 전체적인 클러스터의 개수 및 로드록실의 개수를 삭감할 수 있다.
<클러스터(C1) 내지 클러스터(C4)>
클러스터(C1) 내지 클러스터(C4)의 구성은, 도 4에 나타낸 구성과 같은 것으로 할 수 있다. 다만, 로드록실(B4)은 클러스터(C6)와 접속된다.
<클러스터(C6), 클러스터(C7), 클러스터(C8), 클러스터(C10)>
도 10은 클러스터(C6), 클러스터(C7), 클러스터(C8), 클러스터(C10)를 설명하는 상면도이다. 클러스터(C6)는 로드록실(B6)을 통하여 클러스터(C7)와 접속된다. 클러스터(C7)는 로드록실(B7)을 통하여 클러스터(C8)와 접속된다. 클러스터(C8)는 로드록실(B9)을 통하여 클러스터(C10)와 접속된다. 클러스터(C10)는 로드록실(B10)을 통하여 클러스터(C11)(도 11 참조)와 접속된다.
이하에서는 클러스터 사이의 접속 구성에 대하여 설명한다. 클러스터 및 로드록실의 자세한 사항은 상술한 클러스터(C6), 클러스터(C7), 클러스터(C8), 클러스터(C10), 및 로드록실(B4), 로드록실(B7), 로드록실(B9), 로드록실(B10)의 설명을 참조할 수 있다.
클러스터(C6)에 포함되는 트랜스퍼실(TF6)은 게이트 밸브를 통하여 로드록실(B4)과 접속된다. 또한 다른 게이트 밸브를 통하여 로드록실(B6)과 접속된다. 트랜스퍼실(TF6)에는 반송 장치(71b)가 제공된다. 반송 장치(71b)는 로드록실(B4)에 설치된 기판을 상하 반전시켜 진공 프로세스 장치(V)에 반송할 수 있다. 또한 진공 프로세스 장치(V)에서 꺼낸 기판을 상하 반전시켜 로드록실(B6)에 반출할 수 있다.
클러스터(C7)에 포함되는 트랜스퍼실(TF7)은 게이트 밸브를 통하여 로드록실(B6)과 접속된다. 또한 다른 게이트 밸브를 통하여 로드록실(B7)과 접속된다. 트랜스퍼실(TF7)에는 반송 장치(70e)가 제공된다. 반송 장치(70e)는 기판을 로드록실(B6)로부터 상압 프로세스 장치(A)에 반송할 수 있다. 또한 상압 프로세스 장치(A)에서 꺼낸 기판을 로드록실(B7)에 반출할 수 있다.
클러스터(C8)에 포함되는 트랜스퍼실(TF8)은 게이트 밸브를 통하여 로드록실(B7)과 접속된다. 또한 다른 게이트 밸브를 통하여 로드록실(B9)과 접속된다. 트랜스퍼실(TF8)에는 반송 장치(70f)가 제공된다. 반송 장치(70f)는 기판을 로드록실(B7)로부터 진공 프로세스 장치(V)에 반송할 수 있다. 또한 진공 프로세스 장치(V)에서 꺼낸 기판을 로드록실(B9)에 반출할 수 있다.
클러스터(C10)에 포함되는 트랜스퍼실(TF10)은 게이트 밸브를 통하여 로드록실(B9)과 접속된다. 또한 다른 게이트 밸브를 통하여 로드록실(B10)과 접속된다. 트랜스퍼실(TF10)에는 반송 장치(71c)가 제공된다. 반송 장치(71c)는 로드록실(B9)에 설치된 기판을 상하 반전시켜 진공 프로세스 장치(V)에 반송할 수 있다. 또한 진공 프로세스 장치(V)에서 꺼낸 기판을 상하 반전시켜 로드록실(B10)에 반출할 수 있다.
<클러스터(C11), 클러스터(C12), 클러스터(C13), 클러스터(C14)>
도 11은 클러스터(C11), 클러스터(C12), 클러스터(C13), 클러스터(C14)를 설명하는 상면도이다. 클러스터(C11)는 로드록실(B11)을 통하여 클러스터(C12)와 접속된다. 클러스터(C12)는 로드록실(B12)을 통하여 클러스터(C13)와 접속된다. 클러스터(C13)는 로드록실(B13)을 통하여 클러스터(C14)와 접속된다.
이하에서는 클러스터 사이의 접속 구성에 대하여 설명한다. 클러스터 및 로드록실의 자세한 사항은 상술한 클러스터(C11), 클러스터(C12), 클러스터(C13), 클러스터(C14), 및 로드록실(B11), 로드록실(B12), 로드록실(B13)의 설명을 참조할 수 있다.
클러스터(C11)에 포함되는 트랜스퍼실(TF11)은 게이트 밸브를 통하여 로드록실(B10)과 접속된다. 또한 다른 게이트 밸브를 통하여 로드록실(B11)과 접속된다. 트랜스퍼실(TF6)에는 반송 장치(70h)가 제공된다. 반송 장치(70h)는 기판을 로드록실(B10)로부터 상압 프로세스 장치(A)에 반송할 수 있다. 또한 상압 프로세스 장치(A)에서 꺼낸 기판을 로드록실(B11)에 반출할 수 있다.
클러스터(C12)에 포함되는 트랜스퍼실(TF12)은 게이트 밸브를 통하여 로드록실(B11)과 접속된다. 또한 다른 게이트 밸브를 통하여 로드록실(B12)과 접속된다. 트랜스퍼실(TF12)에는 반송 장치(70i)가 제공된다. 반송 장치(70i)는 기판을 로드록실(B11)로부터 진공 프로세스 장치(V)에 반송할 수 있다. 또한 진공 프로세스 장치(V)에서 꺼낸 기판을 로드록실(B12)에 반출할 수 있다.
클러스터(C13)에 포함되는 트랜스퍼실(TF13)은 게이트 밸브를 통하여 로드록실(B12)과 접속된다. 또한 다른 게이트 밸브를 통하여 로드록실(B13)과 접속된다. 트랜스퍼실(TF13)에는 반송 장치(70j)가 제공된다. 반송 장치(70j)는 기판을 로드록실(B12)로부터 상압 프로세스 장치(A)에 반송할 수 있다. 또한 상압 프로세스 장치(A)에서 꺼낸 기판을 로드록실(B13)에 반출할 수 있다.
클러스터(C14)에 포함되는 트랜스퍼실(TF14)은 게이트 밸브를 통하여 로드록실(B13)과 접속된다. 또한 다른 게이트 밸브를 통하여 언로드실(ULD)과 접속된다. 트랜스퍼실(TF13)에는 반송 장치(70k)가 제공된다. 반송 장치(70k)는 기판을 로드록실(B13)로부터 진공 프로세스 장치(V)에 반송할 수 있다. 또한 진공 프로세스 장치(V)에서 꺼낸 기판을 로드록실(B14)에 반출할 수 있다.
<클러스터(C15) 내지 클러스터(C18)>
클러스터(C15) 내지 클러스터(C18)의 구성은 도 7 및 도 8에 나타낸 구성과 같은 구성으로 할 수 있다.
<기판 반송 동작>
다음으로 클러스터(C1)로부터 클러스터(C2)에 기판을 반송하는 동작에 대하여 도면을 사용하여 설명한다. 또한 클러스터(C1)와 같은 구성을 가지는 다른 클러스터와, 클러스터(C2)와 같은 구성을 가지는 다른 클러스터 사이에서의 기판의 반송 동작도 이하의 설명과 같은 것으로 할 수 있다.
도 12의 (A)는 클러스터(C1)에 포함되는 반송 장치(70a), 로드록실(B1)에 포함되는 스테이지(80a), 및 클러스터(C2)에 포함되는 반송 장치(71a)를 나타낸 것이다. 또한 명료화를 위하여 체임버벽 및 게이트 밸브 등을 생략하여 나타내었다.
반송 장치(70a)는 승강 기구(91), 암(92), 및 핸드부(93)를 포함한다. 핸드부(93)는 노치부가 있는 평면을 포함하고, 상기 평면 위에 기판을 올릴 수 있다. 클러스터(C1)는 상압 프로세스 장치(A)를 포함하는 클러스터이기 때문에 핸드부(93)에 진공 흡착 기구 등이 제공되어도 좋다. 또는 정전 흡착 기구가 제공되어도 좋다.
반송 장치(71a)는 승강 기구(94), 암(95), 및 기판 고정부(96)를 포함한다. 기판 고정부(96)는 기판(60)을 유지하는 평면을 포함하고, 반송 장치(70a)의 핸드부(93)의 노치부의 폭보다 작은 사이즈로 한다. 클러스터(C1)는 진공 프로세스 장치(V)를 포함하는 클러스터이기 때문에 기판 고정부(96)에 정전 흡착 기구를 제공하는 것이 바람직하다. 또한 반송 장치(71a)는 후술하는 기판 반전 기구를 포함한다.
스테이지(80a)는 기판(60)을 올리는 핀(82)을 포함한다. 2점의 핀(82)을 잇는 제 1 길이(핀(82)의 직경을 포함하지 않는 길이)는 기판 고정부(96)의 폭보다 큰 사이즈로 한다. 또한 2점의 핀(82)을 잇는 제 2 길이(핀(82)의 직경을 포함하는 길이)은 핸드부(93)의 노치부의 폭보다 작은 사이드로 한다. 또한 기판(60)이 안정적으로 고정되고, 기판(60) 뒷면 측에서 기판 고정부(96)를 간섭하지 않는 구조이면, 핀을 사용하지 않는 구성이어도 좋다. 또한 스테이지(80a)에 승강 기구가 제공되어도 좋다.
우선 반송 장치(70a)의 핸드부(93)에 유지한 기판(60)을 스테이지(80a)에 반송하고(도 12의 (B) 참조), 승강 기구(91)에서 강하시켜, 핀(82) 위에 기판(60)을 올린다(도 12의 (C) 참조).
다음으로 반송 장치(71a)의 기판 고정부(96)를 위를 향한 상태로 스테이지(80a)의 핀(82)들 사이에 삽입하고, 암(95)을 상승시켜 기판(60)의 뒷면을 기판 고정부(96)에 고정한다(도 13의 (A) 참조).
다음으로 암(95)을 더 상승시키고, 암(95)의 신축 동작 및 선회 동작을 거쳐 기판(60)을 클러스터(C1) 내에 반입한다(도 13의 (B) 참조).
또한 기판 고정부(96)와 암(95) 사이에 제공된 회전 기구(97)에 의하여 기판(60)을 기판 고정부(96)에 고정한 채 상하 반전시킨다(도 13의 (C) 참조). 상하 반전시킨 기판(60)은 페이스 다운으로 기판을 설치하는 성막 장치 등에 반입할 수 있다.
<구성예 3>
구성예 1 및 구성예 2에서는 각 클러스터가 로드록실을 통하여 접속된 인라인형 제조 장치의 예를 나타내었지만, 각 클러스터가 독립적으로 로드실(LD) 및 언로드실(ULD)을 포함하는 구성이어도 좋다.
이와 같은 구성인 경우, 피가공물을 대기 노출시키지 않기 위하여 분위기 관리된 용기에 피가공물을 밀봉하고, 상기 용기를 클러스터 사이에서 이동시키면 좋다.
도 14는 클러스터(C1), 클러스터(C2), 클러스터(C3), 클러스터(C4)의 각 클러스터를 독립형으로 한 예를 나타낸 것이고, 각 클러스터에는 로드실(LD) 및 언로드실(ULD)이 제공되어 있다. 피가공물은 카세트(CT)에 수납되고, 카세트(CT)를 분위기 제어된 반송 용기(BX)에 넣고 각 클러스터 사이를 이동시킨다.
도 15의 (A)는 클러스터(C2)에서의 카세트(CT)의 반출을 나타낸 것이다. 또한 명료화를 위하여, 게이트 밸브를 생략하고, 언로드실(ULD)의 체임버벽을 투과한 것으로 나타내었다.
우선 모든 피가공물이 언로드실(ULD)에 설치된 카세트(CT)에 수납된 상태에서, 언로드실(ULD)의 분위기를 불활성 가스 분위기로 치환한다. 또한 반송차(VE) 위에 제공된 반송 용기(BX)의 내부를 불활성 가스 분위기로 치환한다. 이때 대기가 유입되지 않도록 언로드실(ULD) 및 반송 용기(BX)는 양압 상태로 하는 것이 바람직하다. 또한 반송 용기(BX)는 대기가 유입되지 않는 구성이면 좋고, 반송 용기(BX)를 진공 배기하여, 음압 상태로 하여도 좋다.
다음으로 언로드실(ULD)의 반출구와 반송 용기(BX)의 반출입구를 도킹하고, 이재 장치(200)에서 언로드실(ULD)로부터 반송 용기(BX)로 카세트(CT)를 이재한다. 또한 반송 용기(BX)의 반출입구를 닫고 반송 용기(BX)의 내부를 불활성 가스 분위기로 유지한 상태로 하고, 반송차(VE)에 의하여 클러스터(C2)로 이동시킨다.
도 15의 (B)는 클러스터(C3)에서의 카세트(CT)의 반입을 나타낸 것이다. 또한 명료화를 위하여 반송 용기(BX)의 벽을 투과한 것으로 나타내었다.
우선 로드실(LD)의 분위기를 불활성 가스 분위기로 치환한다. 그 다음에 로드실(LD)의 반입구와 반송 용기(BX)의 반출입구를 도킹하고 이재 장치(209)에서 반송 용기(BX)로부터 로드실(LD)로 카세트(CT)를 이재한다. 또한 로드실(UL)의 반입구를 닫고 클러스터(C2)에서의 처리를 시작한다.
도 15의 (C)는 반송 용기(BX) 및 반송차(VE)를 나타낸 것이다. 반송차(VE)는 내부에 컨트롤러(201), 동력원(202), 배터리(203), 불활성 가스가 충전된 가스 봄베(205) 등을 포함한다. 동력원(202)은 배터리(203)와 차륜(204)을 접속한다. 반송차(VE)는 컨트롤러(201)의 제어에 의하여 수동 또는 자동으로 이동시킬 수 있다.
반송 용기(BX)는 가스의 도입구(210) 및 배출구(211)를 포함하고, 도입구(210)는 밸브(206)를 통하여 가스 봄베(205)와 접속된다. 배출구(211)는 밸브(207)와 접속된다. 밸브(206) 및 밸브(207) 중 한쪽 또는 양쪽은 컨덕턴스 밸브이고, 반송 용기(BX) 내를 불활성 가스로 양압쪽으로 제어할 수 있다. 불활성 가스로서는 질소 또는 아르곤 등을 사용하는 것이 바람직하다.
또한 반송 용기(BX)는 반출입구(208) 및 이재 장치(209)를 포함한다. 반출입구(208)의 형태는 한정되지 않고, 예를 들어 문형, 셔터형 등을 사용할 수 있다.
이재 장치(209)는 카세트(CT)를 이재할 수 있다. 또한 도 15의 (A), (B)의 설명에서는, 반송 용기(BX)에 반출할 때 언로드실(ULD)에 포함되는 이재 장치(200)를 사용하고, 로드실(LD)에 반입할 때 반송 용기(BX)에 포함되는 이재 장치(209)를 사용하였지만, 이들의 동작에는 이재 장치(200) 및 이재 장치(209) 중 어느 쪽을 사용하여도 좋다. 또한 이재 장치(200) 및 이재 장치(209) 중 한쪽이 제공되지 않는 구성으로 하여도 좋다.
또한 앞에서는 클러스터(C1) 내지 클러스터(C4)를 예시하였지만, 각 클러스터를 독립형으로 하는 구성은 클러스터(C5) 내지 클러스터(C18)에도 적용할 수 있다. 또한 구성예 3은 구성예 1 또는 구성예 2의 일부와 조합할 수도 있다.
도 16의 (A)는 기판을 페이스 다운으로 설치한 진공 프로세스 장치(V)를 나타낸 것이고, 여기서는 성막 장치(30)를 예시하였다. 또한 도면의 명료화를 위하여 체임버 벽을 투과한 것으로 하고, 게이트 밸브는 생략하였다.
성막 장치(30)는 성막 재료 공급부(31), 마스크 지그(32) 및 기판 얼라인먼트부(33)를 포함한다. 성막 장치(30)가 증착 장치인 경우, 성막 재료 공급부(31)는 증착원이 설치되는 부분이다. 또한 성막 장치(30)가 스퍼터링 장치인 경우, 타깃(캐소드)이 설치되는 부분이다.
기판 얼라인먼트부(33)에는 도 16의 (B)에 나타낸 바와 같이 기판(60)을 상하 반전시킨 상태로 반입할 수 있다. 기판 얼라인먼트부(33) 아래쪽에는 마스크 지그(32)가 설치되어 있다. 기판(60)의 표면에는 회로 등이 미리 제공되고, 불필요한 영역에 성막되지 않도록 기판(60)과 마스크 지그(32)를 밀착시킨다. 이때, 기판 얼라인먼트부(33)에서 기판(60)에서의 성막이 필요한 부분과 마스크 지그(32)의 개구부(35)의 위치 조정을 수행한다.
발광 디바이스 등의 구조물은 개구부(35)에 형성되기 때문에 개구부(35)는 목적에 따라 조정하면 좋다. 예를 들어, 개구부(35)의 크기는 이하에 설명하는 노광 영역의 크기에 따라 결정할 수 있다.
도 17의 (A) 내지 (C)에, 직경Φ=12inch의 기판(예를 들어, 실리콘 웨이퍼) 1장당 표시 장치의 제작 가능 개수의 일례를 나타내었다. 도 17의 (A) 내지 (C)에서 외부 접속 단자는 관통 전극을 사용하여 뒷면에서 꺼내는 것을 상정하여 추산하였다. 그러므로 표시 영역을 넓게 할 수 있다. 또한 노광 영역 내에 패드를 제공하여도 좋다. 이 경우 표시 영역은 작아지지만, 외부 접속 단자를 꺼내기 위한 구성에 따른 제조 비용을 저감할 수 있다는 효과를 나타낸다.
도 17의 (A) 내지 (C)는 각각 표시 영역의 종횡비를 4:3으로 한 경우의 예를 나타낸 것이다.
도 17의 (A)는 노광 장치의 노광 영역(32mm×24mm)의 내측에 밀봉 영역을 제공한 예를 나타낸 것이다. 도 17의 (A)의 예에서는 밀봉 영역의 폭을 위아래 방향은 1.5mm로, 좌우 방향은 2.0mm로 하였다. 이때 표시 영역의 크기는 28mm×21mm(종횡비는 4:3)이고, 대각선 약 1.38inch이다. 그리고 기판 한 장당 표시 장치의 제작 가능 개수는 72개이다. 또한 밀봉 영역의 폭을 위아래 방향은 2.0mm로, 좌우 방향은 2.65mm로 하면, 표시 영역의 크기는 26.7mm×20mm(종횡비는 4:3)이고, 대각선 약 1.32inch이다. 또한 밀봉 영역의 폭을 위아래 방향은 3.0mm로, 좌우 방향은 4.0mm로 하면, 표시 영역의 크기는 24mm×18mm(종횡비는 4:3)이고, 대각선 약 1.18inch이다. 이들은 모두 기판 한 장당 표시 장치의 제작 가능 개수가 72개이다.
도 17의 (B), 및 도 17의 (C)는 노광 장치의 노광 영역(32mm×24mm)의 외측에 밀봉 영역을 제공한 예를 나타낸 것이다. 이 경우 밀봉 영역만큼 틈을 생기게 하여 노광한다. 노광 영역의 내측에는 마커 영역이 제공된다. 도 17의 (B)는 마커 영역의 폭을 위아래 방향은 0.5mm로, 좌우 방향은 0.7mm로 하고, 밀봉 영역의 폭을 2.0mm로 한 경우의 예를 나타낸 것이다. 이때 표시 장치의 표시 영역의 크기는 대각선 약 1.51inch이다. 그리고 기판 한 장당 표시 장치의 제작 가능 개수는 56개이다. 또한 마커 영역의 폭을 위아래 방향은 1.0mm로, 좌우 방향은 1.3mm로 하는 경우, 상기 표시 영역의 크기는 대각선 약 1.45inch이다. 도 17의 (C)는 마커 영역의 폭을 위아래 방향은 0.5mm로, 좌우 방향은 0.7mm로 하고, 밀봉 영역의 폭을 3.0mm로 한 경우의 예를 나타낸 것이다. 이때 표시 장치의 표시 영역의 크기는 대각선 약 1.51inch이므로, 도 17의 (B)의 구성과 같다. 기판 한 장당 표시 장치의 제작 가능 개수는 49개이므로, 도 17의 (B)의 구성에 비하여 제작 가능 개수가 약 13% 저하한다.
도 18의 (A) 내지 (F)는 진공 프로세스 장치(V)에 적용할 수 있는 성막 장치의 구성예를 나타낸 것이다. 도 18의 (A)는 진공 증착 장치를 나타낸 것이고, 이 장치는 기판(60)을 설치하는 기판 홀더(51), 도가니 등의 증착원(52), 셔터(53)를 포함한다. 또한 배기구(54)는 진공 펌프에 접속된다. 감압하에서 증착원을 가열하여 성막 재료가 증발 또는 승화하는 상태로 하고, 셔터를 열어 성막할 수 있다.
도 18의 (B)는 스퍼터링 장치를 나타낸 것이고, 이 장치는 기판(60)을 설치하는 상부 전극(58), 타깃(57)이 설치되는 하부 전극(56), 셔터(53)를 포함한다. 또한 가스의 도입구(55)는 스퍼터링 가스의 공급원에 접속되고, 배기구(54)는 진공 펌프에 접속된다. 예를 들어 비활성 기체 등을 포함하는 감압하에서, 상부 전극(58)과 하부 전극(56) 사이에 DC 전력 또는 RF 전력 등을 인가함으로써 스퍼터링 현상이 일어나, 셔터를 열어 기판(60)의 표면에 타깃(57)의 재료를 성막할 수 있다.
도 18의 (C)는 플라스마 CVD 장치를 나타낸 것이고, 이 장치는 가스의 도입구(55) 및 샤워 플레이트(59)를 포함하는 상부 전극(58), 기판(60)을 설치하는 하부 전극(56)을 포함한다. 가스의 도입구(55)는 원료 가스의 공급원에 접속되고, 배기구(54)는 진공 펌프에 접속된다. 감압하에서 원료 가스를 도입하고, 상부 전극(58)과 하부 전극(56) 사이에 고주파 전력 등을 인가함으로써 원료 가스를 분해하고, 기판(60)의 표면에 목적의 재료를 성막할 수 있다.
도 18의 (D)는 드라이 에칭 장치를 나타낸 것이고, 이 장치는 상부 전극(58), 기판(60)을 설치하는 하부 전극을 포함한다. 또한 가스의 도입구(55)는 에칭 가스의 공급원에 접속되고, 배기구(54)는 진공 펌프에 접속된다. 감압하에서 에칭 가스를 도입하고, 상부 전극(58)과 하부 전극(56) 사이에 고주파 전력 등을 인가함으로써 에칭 가스를 활성화시켜, 기판(60) 위에 형성된 무기막 또는 유기막을 에칭할 수 있다. 또한 애싱 장치 및 플라스마 처리 장치도 같은 구성으로 할 수 있다.
도 18의 (E)는 대기실을 나타낸 것이고, 이 대기실은 복수의 기판(60)을 수납하는 기판 홀더(62)를 포함한다. 배기구(54)는 진공 펌프에 접속되고, 기판(60)은 감압하에서 대기 상태가 된다. 기판 홀더(62)에 수납할 수 있는 기판(60)의 개수는 전후의 공정 시간을 고려하여 적절히 결정하면 좋다.
도 18의 (F)는 ALD 장치를 나타낸 것이고, 여기서는 일괄 처리 시스템의 구성을 나타내었다. ALD 장치는 히터(61)를 포함하고, 가스의 도입구(55)는 전구체 등의 공급원에 접속되고, 배기구(54)는 진공 펌프에 접속된다. 기판 홀더(63)에는 복수의 기판(60)이 수납되고, 히터(61) 위에 설치된다. 감압하에서 가스의 도입구(55)로부터 전구체 또는 산화제 등을 번갈아 도입함으로써, 기판(60) 위에는 원자층 단위로 성막이 반복적으로 수행된다. 또한 매엽식의 경우에는 기판 홀더(62)를 사용하지 않는 구성으로 하면 좋다. 또한 열 CVD 장치도 같은 구성으로 할 수 있다.
도 18의 (G)는 도 18의 (F)와 구성이 다른 일괄 처리 시스템의 ALD 장치를 나타낸 것이다. 기본 구성은 같지만, 히터(61) 위에 기판(60)을 나란히 설치하고, 기판 홀더(62)를 사용하지 않는 점이 다르다. 또한 가스의 도입구(55)를 기판(60) 바로 위에 제공하고, 히터(61)에 회전 기구 등을 제공하고, 가스의 도입구(55)의 바로 아래에 기판(60)이 통과하는 구성으로 하여도 좋다. 히터(61)의 회전 기구에 의하여 기판(60)이 바뀌어 복수의 기판의 처리를 수행할 수 있다.
본 실시형태는 다른 실시형태에 기재되는 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는 본 발명의 일 형태의 발광 디바이스의 제조 장치를 사용하여 제작할 수 있는 유기 EL 소자의 구체적인 예에 대하여 설명한다.
또한 본 명세서 등에서 메탈 마스크 또는 FMM(파인 메탈 마스크, 고정세 메탈 마스크)을 사용하여 제작되는 디바이스를 MM(메탈 마스크) 구조의 디바이스라고 부르는 경우가 있다. 또한 본 명세서 등에서 메탈 마스크 또는 FMM을 사용하지 않고 제작되는 디바이스를 MML(메탈 마스크리스) 구조의 디바이스라고 부르는 경우가 있다.
또한 본 명세서 등에서, 각 색의 발광 디바이스(여기서는 청색(B), 녹색(G), 및 적색(R))의 발광층을 따로따로 형성하거나 개별 도포하는 구조를 SBS(Side By Side) 구조라고 부르는 경우가 있다. 또한 본 명세서 등에서, 백색광을 발할 수 있는 발광 디바이스를 백색 발광 디바이스라고 부르는 경우가 있다. 또한 백색 발광 디바이스는 착색층(예를 들어 컬러 필터)과 조합함으로써 풀 컬러 표시의 표시 장치를 실현할 수 있다.
또한 발광 디바이스는 싱글 구조와 탠덤 구조로 크게 나눌 수 있다. 싱글 구조의 디바이스는 한 쌍의 전극 사이에 하나의 발광 유닛을 포함하고, 상기 발광 유닛은 하나 이상의 발광층을 포함하는 구성으로 하는 것이 바람직하다. 백색 발광을 얻기 위해서는 2개 이상의 발광층의 각 발광색이 보색 관계가 되는 발광층을 선택하면 좋다. 예를 들어, 제 1 발광층의 발광색과 제 2 발광층의 발광색을 보색 관계가 되도록 함으로써, 발광 디바이스 전체로서 백색을 발광하는 구성을 얻을 수 있다. 또한 발광층을 3개 이상 포함하는 발광 디바이스의 경우도 마찬가지이다.
탠덤 구조의 디바이스는 한 쌍의 전극 사이에 2개 이상의 복수의 발광 유닛을 포함하고, 각 발광 유닛은 하나 이상의 발광층을 포함하는 구성으로 하는 것이 바람직하다. 백색 발광을 얻기 위해서는 복수의 발광 유닛의 발광층으로부터의 광을 조합하여 백색 발광이 얻어지는 구성으로 하면 좋다. 또한 백색 발광이 얻어지는 구성은 싱글 구조의 구성과 같다. 또한 탠덤 구조의 디바이스에서는, 복수의 발광 유닛 사이에 전하 발생층 등의 중간층이 제공되는 것이 적합하다.
또한 상술한 백색 발광 디바이스(싱글 구조 또는 탠덤 구조)와 SBS 구조의 발광 디바이스를 비교한 경우, SBS 구조의 발광 디바이스는 백색 발광 디바이스보다 소비 전력을 낮출 수 있다. 소비 전력을 억제하고자 하는 경우에는, SBS 구조의 발광 디바이스를 사용하는 것이 적합하다. 한편, 백색 발광 디바이스는 제조 프로세스가 SBS 구조의 발광 디바이스보다 간단하기 때문에 제조 비용을 낮추거나 제조 수율을 높일 수 있어 적합하다.
또한 탠덤 구조의 디바이스는 같은 색의 광을 사출하는 발광층을 포함하는 구성(BB, GG, RR 등)으로 하여도 좋다. 복수의 층으로부터 발광이 얻어지는 탠덤 구조는 발광할 때에 높은 전압을 필요로 하지만, 싱글 구조와 같은 발광 강도를 얻기 위한 전류값은 작아진다. 따라서 탠덤 구조에서는 발광 유닛당 전류 스트레스를 적게 할 수 있고, 소자 수명을 길게 할 수도 있다.
<구성예>
도 19에 본 발명의 일 형태의 발광 디바이스의 제조 장치를 사용하여 제작되는 표시 장치(100)의 상면 개략도를 나타내었다. 표시 장치(100)는 적색을 나타내는 발광 디바이스(110R), 녹색을 나타내는 발광 디바이스(110G), 및 청색을 나타내는 발광 디바이스(110B)를 각각 복수로 포함한다. 도 19에서는 각 발광 디바이스를 쉽게 구별하기 위하여, 각 발광 디바이스의 발광 영역 내에 R, G, B의 부호를 붙였다.
발광 디바이스(110R), 발광 디바이스(110G), 및 발광 디바이스(110B)는 각각 매트릭스 형태로 배열되어 있다. 도 19는 한 방향으로 동일한 색의 발광 디바이스가 배열된 소위 스트라이프 배열을 나타내었다. 또한 발광 디바이스의 배열 방법은 이에 한정되지 않고, 델타 배열, 지그재그 배열 등의 배열 방법을 적용하여도 좋고, 펜타일 배열 또는 그 외의 배열을 사용할 수도 있다.
발광 디바이스(110R), 발광 디바이스(110G), 및 발광 디바이스(110B)로서는 OLED(Organic Light Emitting Diode) 또는 QLED(Quantum-dot Light Emitting Diode) 등의 EL 소자를 사용하는 것이 바람직하다. EL 소자에 포함되는 발광 물질로서는, 형광을 방출하는 물질(형광 재료), 인광을 방출하는 물질(인광 재료), 무기 화합물(퀀텀닷(quantum dot) 재료 등), 열 활성화 지연 형광을 나타내는 물질(열 활성화 지연 형광(Thermally activated delayed fluorescence: TADF) 재료) 등을 들 수 있다.
도 20의 (A)는 도 19에서의 일점쇄선 A1-A2에 대응하는 단면 개략도이다.
도 20의 (A)에는 발광 디바이스(110R), 발광 디바이스(110G), 및 발광 디바이스(110B)의 단면을 나타내었다. 발광 디바이스(110R), 발광 디바이스(110G), 및 발광 디바이스(110B)는 각각 화소 회로 위에 제공되고, 화소 전극(111) 및 공통 전극(113)을 포함한다.
발광 디바이스(110R)는 화소 전극(111)과 공통 전극(113) 사이에 EL층(112R)을 포함한다. EL층(112R)은 적어도 적색의 파장 영역에 피크를 가지는 광을 방출하는 발광성 유기 화합물을 포함한다. 발광 디바이스(110G)에 포함되는 EL층(112G)은 적어도 녹색의 파장 영역에 피크를 가지는 광을 방출하는 발광성 유기 화합물을 포함한다. 발광 디바이스(110B)에 포함되는 EL층(112B)은 적어도 청색의 파장 영역에 피크를 가지는 광을 방출하는 발광성 유기 화합물을 포함한다. 또한 EL층(112R), EL층(112G), 및 EL층(112B)이 서로 다른 색의 광을 방출하는 구조를 SBS(Side By Side) 구조라고 불러도 좋다.
EL층(112R), EL층(112G), 및 EL층(112B)은 각각 발광성 유기 화합물을 포함하는 층(발광층) 이외에, 전자 주입층, 전자 수송층, 정공 주입층, 및 정공 수송층 중 하나 이상을 가져도 좋다.
화소 전극(111)은 발광 디바이스마다 제공되어 있다. 또한 공통 전극(113)은 각 발광 디바이스에서 공통되며 연속된 층으로서 되어 있다. 화소 전극(111) 및 공통 전극(113) 중 어느 한쪽에 가시광에 대하여 투광성을 가지는 도전막을 사용하고, 다른 쪽에 가시광에 대하여 반사성을 가지는 도전막을 사용한다. 화소 전극(111)에 투광성을 가지는 도전막을 사용하고, 공통 전극(113)에 반사성을 가지는 도전막을 사용함으로써 하면 사출형(보텀 이미션형)의 표시 장치로 할 수 있고, 반대로 화소 전극(111)에 반사성을 가지는 도전막을 사용하고, 공통 전극(113)에 투광성을 가지는 도전막을 사용함으로써 상면 사출형(톱 이미션형)의 표시 장치로 할 수 있다. 또한 화소 전극(111)과 공통 전극(113)의 양쪽에 투광성을 가지는 도전막을 사용함으로써 양면 사출형(듀얼 이미션형)의 표시 장치로 할 수도 있다. 본 실시형태에서는 상면 사출형(톱 이미션형)의 표시 장치를 제작하는 예에 대하여 설명한다.
EL층(112R), EL층(112G), 및 EL층(112B)은 각각 화소 전극(111)의 상면에 접하는 영역을 포함한다.
도 20의 (A)에 나타낸 바와 같이, 색이 서로 다른 발광 디바이스 사이에서, 2개의 EL층 사이에는 틈이 있다. 이런 식으로 EL층(112R), EL층(112G), 및 EL층(112B)이 서로 접하지 않도록 되어 있는 것이 바람직하다. 이에 따라 인접한 2개의 EL층을 통하여 전류가 흐르고, 의도하지 않은 발광이 발생되는 것을 적합하게 방지할 수 있다. 그러므로 콘트라스트를 높일 수 있어, 표시 품위가 높은 표시 장치를 실현할 수 있다.
또한 공통 전극(113) 위에는 발광 디바이스(110R), 발광 디바이스(110G), 및 발광 디바이스(110B)를 덮어 보호층(121)이 제공되어 있다. 보호층(121)은 위쪽으로부터 각 발광 디바이스로 불순물이 확산되는 것을 방지하는 기능을 가진다. 또는 보호층(121)은 각 발광 디바이스에 들어갈 수 있는 불순물(대표적으로는 물 또는 수소 등의 불순물)을 포획(게터링이라고도 함)하는 기능을 가진다.
보호층(121)은 예를 들어 적어도 무기 절연막을 포함하는 단층 구조 또는 적층 구조로 할 수 있다. 무기 절연막으로서는 예를 들어 산화 실리콘막, 산화질화 실리콘막, 질화산화 실리콘막, 질화 실리콘막, 산화 알루미늄막, 산화질화 알루미늄막, 산화 하프늄막 등의 산화물막 또는 질화물막이 있다. 또는 보호층(121)으로서 인듐 갈륨 산화물, 인듐 갈륨 아연 산화물 등의 반도체 재료를 사용하여도 좋다.
화소 전극(111)은 트랜지스터(116)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 트랜지스터(116)에는 예를 들어 채널 형성 영역에 금속 산화물을 포함하는 트랜지스터(이하 OS 트랜지스터)를 사용할 수 있다. OS 트랜지스터는 비정질 실리콘보다 이동도가 높고, 전기 특성에 우수하다. 또한 OS 트랜지스터는 다결정 실리콘의 제조 공정에 있는 결정화 공정이 불필요하고, 배선 공정 등에서 형성할 수 있다. 따라서 OS 트랜지스터는 기판(60)에 형성되는 채널 형성 영역에 실리콘을 포함하는 트랜지스터(115)(이하, Si 트랜지스터) 위에 접합 공정 등을 사용하지 않고 형성할 수 있다.
여기서 트랜지스터(116)는 화소 회로를 구성하는 트랜지스터이다. 또한 트랜지스터(115)는 화소 회로의 구동 회로 등을 구성하는 트랜지스터이다. 즉, 구동 회로 위에 화소 회로를 형성할 수 있기 때문에 슬림 베젤의 표시 장치를 형성할 수 있다.
OS 트랜지스터에 사용하는 반도체 재료로서는 에너지 갭이 2eV 이상, 바람직하게는 2.5eV 이상, 더 바람직하게는 3eV 이상인 금속 산화물을 사용할 수 있다.
OS 트랜지스터는 반도체층의 에너지 갭이 크기 때문에, 수yA/μm(채널 폭 1μm당 전류값)라는 매우 낮은 오프 전류 특성을 나타낸다. 실온하에서의 채널 폭 1μm당 OS 트랜지스터의 오프 전류값은 1aA(1×10-18A) 이하, 1zA(1×10-21A) 이하, 또는 1yA(1×10-24A) 이하로 할 수 있다. 또한 실온하에서의 채널 폭 1μm당 Si 트랜지스터의 오프 전류값은 1fA(1×10-15A) 이상 1pA(1×10-12A) 이하이다. 따라서 OS 트랜지스터의 오프 전류는 Si 트랜지스터의 오프 전류보다 10자릿수 정도 낮다고 할 수도 있다.
또한 OS 트랜지스터는 충격 이온화, 애벌란시(avalanche) 항복, 및 단채널 효과 등이 발생하지 않는다는 등 Si 트랜지스터와는 다른 특징을 가지기 때문에, 내압이 높고 신뢰성이 높은 회로를 형성할 수 있다. 또한 Si 트랜지스터에서 일어나는 결정성의 불균일로 인한 전기 특성의 편차도 OS 트랜지스터에서는 일어나기 어렵다.
OS 트랜지스터에 포함되는 반도체층은, 예를 들어 인듐, 아연, 및 M(알루미늄, 타이타늄, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 세륨, 주석, 네오디뮴, 및 하프늄 등의 금속 중 하나 또는 복수)을 포함하는 In-M-Zn계 산화물로 표기되는 막으로 할 수 있다. In-M-Zn계 산화물은 대표적으로 스퍼터링법에 의하여 형성할 수 있다. 또는 ALD(Atomic layer deposition)법에 의하여 형성하여도 좋다.
예를 들어, In-M-Zn계 산화물로서 인듐(In), 갈륨(Ga), 및 아연(Zn)을 포함하는 산화물(IGZO)을 사용할 수 있다. 또는 인듐(In), 알루미늄(Al), 및 아연(Zn)을 포함하는 산화물(IAZO)을 사용하여도 좋다. 또는 인듐(In), 알루미늄(Al), 갈륨(Ga), 및 아연(Zn)을 포함하는 산화물(IAGZO)을 사용하여도 좋다.
스퍼터링법에 의하여 In-M-Zn계 산화물을 형성하는 데 사용하는 스퍼터링 타깃의 금속 원소의 원자수비는 In≥M 및 Zn≥M을 만족시키는 것이 바람직하다. 이와 같은 스퍼터링 타깃의 금속 원소는 원자수비가 In:M:Zn=1:1:1, In:M:Zn=1:1:1.2, In:M:Zn=1:3:2, In:M:Zn=3:1:2, In:M:Zn=4:2:3, In:M:Zn=4:2:4.1, In:M:Zn=5:1:6, In:M:Zn=5:1:7, In:M:Zn=5:1:8 등, 또는 이들의 근방의 조성인 것이 바람직하다. 또한 성막되는 반도체층의 원자수비는 각각 상기 스퍼터링 타깃에 포함되는 금속 원소의 원자수비의 ±40%의 변동을 포함한다.
반도체층으로서는 캐리어 밀도가 낮은 산화물 반도체를 사용한다. 예를 들어 반도체층에는 캐리어 밀도가 1×1017/cm3 이하, 바람직하게는 1×1015/cm3 이하, 더 바람직하게는 1×1013/cm3 이하, 더 바람직하게는 1×1011/cm3 이하, 더 바람직하게는 1×1010/cm3 미만이고, 1×10-9/cm3 이상인 산화물 반도체를 사용할 수 있다. 이러한 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체라고 한다. 상기 산화물 반도체는 결함 준위 밀도가 낮고, 안정된 특성을 가지는 산화물 반도체라고 할 수 있다.
또한 이들에 한정되지 않고, 필요로 하는 트랜지스터의 반도체 특성 및 전기 특성(전계 효과 이동도, 문턱 전압 등)에 따라 적절한 조성을 가지는 재료를 사용하면 좋다. 또한 필요로 하는 트랜지스터의 반도체 특성을 얻기 위하여, 반도체층의 캐리어 밀도, 불순물 농도, 결함 밀도, 금속 원소와 산소의 원자수비, 원자 간 거리, 밀도 등을 적절하게 하는 것이 바람직하다.
또한 도 20의 (A)에 나타낸 표시 장치는 OS 트랜지스터를 포함하고, 또한 MML(메탈 마스크리스) 구조의 발광 디바이스를 포함하는 구성을 가진다. 상기 구성으로 함으로써, 트랜지스터에 흐를 수 있는 누설 전류 및 인접한 발광 소자 사이에 흐를 수 있는 누설 전류(가로 누설 전류, 사이드 누설 전류 등이라고도 함)를 매우 낮게 할 수 있다. 또한 상기 구성으로 함으로써, 표시 장치에 화상을 표시한 경우에 관찰자가 화상의 선명함, 화상의 날카로움, 및 높은 콘트라스트비 중 어느 하나 또는 복수를 느낄 수 있다. 또한 트랜지스터에 흐를 수 있는 누설 전류 및 발광 소자 사이의 가로 누설 전류가 매우 낮은 구성으로 함으로써, 흑색 표시 시에 발생할 수 있는 광 누설 등이 최대한 억제된 표시(깊은 흑색 표시라고도 함)로 할 수 있다.
도 20의 (A)에서는 R, G, B의 발광 소자의 발광층이 서로 다른 구성에 대하여 예시하였지만, 이에 한정되지 않는다. 예를 들어 도 20의 (B)에 나타낸 바와 같이 백색광을 방출하는 EL층(112W)을 제공하고, EL층(112W)에 중첩되도록 착색층(114R)(적색), 착색층(114G)(녹색), 착색층(114B)(청색)을 제공하여 발광 디바이스(110R), 발광 디바이스(110G), 발광 디바이스(110B)를 형성하고, 컬러화하는 방식을 사용하여도 좋다.
EL층(112W)은 예를 들어 R, G, B 각각의 광을 방출하는 EL층을 직렬로 접속한 탠덤 구조를 가질 수 있다. 또는 R, G, B 각각의 광을 방출하는 발광층을 직렬로 접속한 구조를 사용하여도 좋다. 착색층(114R), 착색층(114G), 착색층(114B)으로서는 예를 들어 적색, 녹색, 청색의 컬러 필터 등을 사용할 수 있다.
또는 도 20의 (C)에 나타낸 바와 같이, 기판(60)에 포함되는 트랜지스터(117)로 화소 회로를 구성하고, 트랜지스터(117)의 소스 및 드레인 중 한쪽과 화소 전극(111)을 전기적으로 접속하여도 좋다.
<제작 방법예>
이하에서는 본 발명의 일 형태의 제조 장치로 제작할 수 있는 발광 디바이스의 제작 방법예에 대하여 설명한다. 여기서는 상기 구성예에서 제시한 표시 장치(100)에 포함되는 발광 디바이스를 예로 들어 설명한다.
도 21의 (A) 내지 도 25의 (B)는 이하에서 예시하는 발광 디바이스의 제작 방법의 각 공정에서의 단면 개략도이다. 또한 도 21의 (A) 내지 도 25의 (B)에서는 도 20의 (A)에서 나타낸 화소 회로의 구성 요소인 트랜지스터(116) 및 구동 회로의 구성 요소인 트랜지스터(115)를 생략하여 나타내었다.
표시 장치를 구성하는 박막(절연막, 반도체막, 도전막 등)은 스퍼터링법, 화학 기상 퇴적(CVD)법, 진공 증착법, 원자층 퇴적(ALD)법 등을 사용하여 형성될 수 있다. CVD법으로서는 플라스마 화학 기상 퇴적(PECVD: Plasma Enhanced CVD)법 또는 열 CVD법 등이 있다. 또한 열 CVD법 중 하나에 유기 금속 화학 기상 퇴적(MOCVD: Metal Organic CVD)법이 있다. 본 발명의 일 형태의 제조 장치는 상기 방법으로 박막을 형성하기 위한 장치를 포함할 수 있다.
또한 표시 장치를 구성하는 박막(절연막, 반도체막, 도전막 등)의 형성 및 리그래피 공정에 사용하는 수지 등의 도포에는 스핀 코팅, 디핑, 스프레이 코팅, 잉크젯, 디스펜싱, 스크린 인쇄, 오프셋 인쇄, 닥터 나이프법, 슬릿 코팅, 롤 코팅, 커튼 코팅, 나이프 코팅 등의 방법을 사용할 수 있다. 본 발명의 일 형태의 제조 장치는 상기 방법으로 박막을 형성하기 위한 장치를 포함할 수 있다. 본 발명의 일 형태의 제조 장치는 상기 방법으로 박막을 형성하기 위한 장치를 포함할 수 있다. 또한 본 발명의 일 형태의 제조 장치는 상기 방법으로 수지를 도포하기 위한 장치를 포함할 수 있다.
또한 표시 장치를 구성하는 박막을 가공할 때, 포토리소그래피법 등을 사용할 수 있다. 또는 나노 임프린트법을 사용함으로써 박막을 가공하여도 좋다. 또한 차폐 마스크를 사용한 성막 방법으로 섬 형상의 박막을 직접 형성하는 방법을 병용하여도 좋다.
포토리소그래피법을 사용한 박막의 가공 방법으로서는 대표적으로는 다음 두 가지 방법이 있다. 하나는 가공하고자 하는 박막 위에 레지스트 마스크를 형성하고, 에칭 등에 의하여 상기 박막을 가공하고, 레지스트 마스크를 제거하는 방법이다. 다른 하나는 감광성을 가지는 박막을 성막한 후에, 노광, 현상을 수행하여 상기 박막을 원하는 형상으로 가공하는 방법이다.
포토리소그래피법에서 노광에 사용하는 광으로서는 예를 들어 i선(파장 365nm), g선(파장 436nm), h선(파장 405nm), 또는 이들을 혼합시킨 광을 사용할 수 있다. 이들 이외에, 자외선, KrF 레이저 광, 또는 ArF 레이저 광 등을 사용할 수도 있다. 또한 액침 노광 기술에 의하여 노광을 수행하여도 좋다. 또한 노광에 사용되는 광으로서는 극단 자외(EUV: Extreme Ultra-violet)광 또는 X선을 사용하여도 좋다. 또한 노광에 사용하는 광 대신에 전자 빔을 사용할 수도 있다. 극단 자외광, X선, 또는 전자 빔을 사용하면, 매우 미세한 가공을 수행할 수 있기 때문에 바람직하다. 또한 전자 빔 등의 빔을 주사하여 노광을 수행하는 경우에는 포토마스크가 불필요하다.
박막의 에칭에는 드라이 에칭법, 웨트 에칭법 등을 사용할 수 있다. 본 발명의 일 형태의 제조 장치는 상기 방법으로 박막을 가공하기 위한 장치를 포함할 수 있다.
<기판(60)의 준비>
기판(60)으로서는 적어도 나중의 열처리에 견딜 수 있을 정도의 내열성을 가지는 기판을 사용할 수 있다. 기판(60)으로서 절연성 기판을 사용하는 경우에는 유리 기판, 석영 기판, 사파이어 기판, 세라믹 기판, 유기 수지 기판 등을 사용할 수 있다. 또한 실리콘 또는 탄소화 실리콘 등을 재료로 한 단결정 반도체 기판 및 다결정 반도체 기판, 실리콘 저마늄 등으로 이루어지는 화합물 반도체 기판, SOI 기판 등의 반도체 기판을 사용할 수 있다. 또한 기판에는 웨이퍼 형상에 한정되지 않고, 각형 형상의 기판을 사용할 수도 있다
특히, 기판(60)으로서 상기 반도체 기판 또는 절연성 기판 위에 Si 트랜지스터 등의 반도체 소자를 포함하는 반도체 회로가 형성된 기판을 사용하는 것이 바람직하다. 상기 반도체 회로는 예를 들어 화소 회로, 게이트선 구동 회로(게이트 드라이버), 소스선 구동 회로(소스 드라이버) 등을 구성하는 것이 바람직하다. 또한 상기에 더하여 연산 회로, 기억 회로 등이 구성되어도 좋다.
<화소 회로 및 화소 전극(111)의 형성>
이어서 기판(60) 위에 복수의 화소 회로를 형성하고, 각 화소 회로에 화소 전극(111)을 형성한다(도 21의 (A) 참조). 우선 화소 전극(111)이 되는 도전막을 성막하고, 포토리소그래피법에 의하여 레지스트 마스크를 형성하고, 도전막의 불필요한 부분을 에칭에 의하여 제거한다. 그 후에 레지스트 마스크를 제거함으로써 화소 전극(111)을 형성할 수 있다.
화소 전극(111)으로서는 가시광의 파장 영역 전체에서 반사율이 높은 재료(예를 들어 은 또는 알루미늄 등)를 적용하는 것이 바람직하다. 상기 재료로 형성된 화소 전극(111)은 광 반사성을 가지는 전극이라고 할 수 있다. 이에 의하여, 발광 디바이스의 광 추출 효율을 높일 수 있을 뿐만 아니라, 색 재현성을 높일 수 있다.
또한 발광 디바이스에는 미소 공진(마이크로캐비티) 구조가 적용되어 있는 것이 바람직하다. 그러므로 발광 디바이스에 포함되는 한 쌍의 전극 중 한쪽은 가시광에 대한 투과성 및 반사성을 가지는 전극(반투과 반반사 전극)인 것이 바람직하고, 다른 쪽은 가시광에 대한 반사성을 가지는 전극(반사 전극)인 것이 바람직하다. 발광 디바이스가 마이크로캐비티 구조를 가짐으로써, 발광층으로부터 얻어지는 발광을 양쪽 전극 사이에서 공진시켜, 발광 디바이스로부터 사출되는 광을 강하게 할 수 있다. 따라서 화소 전극(111)은 상기 반사율이 높은 재료와 투광성 도전막(인듐 주석 산화물 등)의 적층 구성으로 하여도 좋다.
이어서 화소 전극(111) 표면에 잔류한 수분을 제거하기 위한 베이킹 공정을 수행한다. 베이킹 공정은 진공 베이킹 장치 또는 성막 장치에서 수행할 수 있다. 진공 베이킹의 조건은 100℃ 이상인 것이 바람직하다.
이어서 화소 전극(111)의 표면 처리를 수행한다. 예를 들어 플라스마 처리 장치를 사용하고, CF4 등의 플루오린계 가스로 플라스마를 생성하고, 화소 전극(111) 표면에 조사한다. 상기 플라스마 처리에 의하여 화소 전극(111)과 다음 공정에서 형성되는 EL막의 밀착성을 높일 수 있고, 필링 불량을 억제할 수 있다.
<EL막(112Rf)의 형성>
이어서 화소 전극(111) 위에, 나중에 EL층(112R)이 되는 EL막(112Rf)을 성막한다.
EL막(112Rf)은 적어도 적색 발광성 유기 화합물을 포함하는 막을 포함한다. 이 외에 전자 주입층, 전자 수송층, 전하 발생층, 정공 수송층, 정공 주입층이 적층된 구성으로 하여도 좋다. EL막(112Rf)은 예를 들어 증착법 또는 스퍼터링법 등으로 형성할 수 있다. 또한 이에 한정되지 않고 상술한 성막 방법을 적절히 사용할 수 있다.
<보호막(125Rf)의 형성>
이어서 EL막(112Rf) 위에, 나중에 보호층(125R)이 되는 보호막(125Rf)을 성막한다(도 21의 (B) 참조).
보호층(125R)은 발광 디바이스의 제조 공정에서 EL층(112R)의 열화 및 소실을 방지하기 위하여 사용되는 일시적인 보호막이고, 희생층이라고도 불린다. 보호막(125Rf)은 수분 등에 대하여 배리어성이 높고, 성막 시에 유기 화합물에 대미지를 덜 주는 성막법으로 형성하는 것이 바람직하다. 또한 에칭 공정에 있어서 유기 화합물에 대미지를 덜 주는 에천트를 사용할 수 있는 재료로 형성하는 것이 바람직하다. 보호막(125Rf)에는 금속막, 합금막, 금속 산화물막, 반도체막, 무기 절연막 등의 무기막을 사용할 수 있다.
예를 들어 텅스텐 등의 금속, 산화 알루미늄 등의 무기 절연막, 또는 이들의 적층막을 사용하는 것이 바람직하다. 또는 ALD법에 의하여 형성된 산화 알루미늄막과 스퍼터링법에 의하여 형성된 질화 실리콘막의 적층의 구성을 사용하여도 좋다. 또한 상기 구성의 경우, ALD법 및 스퍼터링법으로 성막할 때의 성막 온도로서는 실온 이상 120℃ 이하, 바람직하게는 실온 이상 100℃ 이하로 함으로써 EL층에 주는 영향을 저감할 수 있기 때문에 적합하다. 또한 보호층(125R)을 적층막으로 하는 경우, 상기 적층막의 응력을 작게 하는 것이 바람직하다. 구체적으로는 적층막을 구성하는 각 층의 각각의 응력을 -500MPa 이상 +500MPa 이하, 더 바람직하게는 -200MPa 이상 +200MPa 이하로 함으로써 막 벗겨짐, 필링 등의 공정 문제를 억제할 수 있다.
<레지스트 마스크(143a)의 형성>
이어서 발광 디바이스(110R)에 대응하는 화소 전극(111) 위에 레지스트 마스크(143a)를 형성한다(도 21의 (C) 참조). 레지스트 마스크(143a)는 리소그래피 공정에 의하여 형성할 수 있다.
<보호층(125R)의 형성>
이어서 레지스트 마스크(143a)를 마스크로서 사용하여 보호막(125Rf)의 에칭을 수행하여, 보호층(125R)을 섬 형상으로 형성한다. 에칭 공정에는 드라이 에칭법 또는 웨트 에칭법을 사용할 수 있다. 그 후, 레지스트 마스크(143a)를 애싱 또는 레지스트 박리액을 사용하여 제거한다(도 21의 (D) 참조).
<EL층(112R)의 형성>
이어서 보호층(125R)을 마스크로서 사용하여 EL막(112Rf)의 에칭을 수행하여, EL층(112R)을 섬 형상으로 형성한다(도 21의 (E) 참조). 에칭 공정에는 드라이 에칭법을 사용하는 것이 바람직하다. 또한 플라스마 처리 장치 등을 사용하여 EL층(112R) 측면 등의 클리닝을 수행한다.
<보호막(126Rf), 보호막(128Rf)의 형성>
이어서 EL층(112R) 및 보호층(125R)을 덮는 보호막(126Rf) 및 보호막(128Rf)을 성막한다(도 21의 (F) 참조). 보호막(126Rf) 및 보호막(128Rf)에는, 보호막(125Rf)과 같은 무기막 등을 사용할 수 있다. 보호막(126Rf) 및 보호막(128Rf)은 피복성이 우수한 ALD법으로 형성하는 것이 바람직하다. 또는 보호막(126Rf)을 ALD법으로 형성하고, 보호막(128Rf)으로 CVD법 또는 스퍼터링법으로 형성하여도 좋다. 예를 들어, 보호막(126Rf)을 산화 알루미늄으로 하고, 보호막(128Rf)을 질화 실리콘으로 할 수 있다. 종류가 다른 막을 적층함으로써 강인한 보호막을 형성할 수 있다.
<보호층(126R, 128R)의 형성>
이어서 드라이 에칭법을 사용하여 보호막(126Rf) 및 보호막(128Rf)을 이방성 에칭하고, 보호막(126Rf) 및 보호막(128Rf)의 일부를 남김으로써 보호층(126R) 및 보호층(128R)을 형성한다(도 22의 (A) 참조). 또한 보호층(126R) 및 보호층(128R)은 EL층(112R)의 측면, 보호층(125R)의 측면, 및 화소 전극(111)의 측면에 형성되지만, 적어도 EL층(112R)의 측면을 덮을 수 있으면 좋다.
<EL막(112Gf)의 형성>
이어서 화소 전극(111)의 표면에 잔류한 수분을 제거하기 위한 베이킹 공정을 수행한다. 베이킹 공정은 진공 베이킹 장치 또는 성막 장치에서 수행할 수 있다. 여기서는 진공 베이킹은 EL층(112R)에 대미지를 주지 않도록 100℃ 이하, 바람직하게는 90℃ 이하, 더 바람직하게는 80℃ 이하의 조건에서 수행한다. 80℃에서 진공 베이킹을 수행한 경우, 30분 이상 가열함으로써 이탈되는 수분(H2O)이 충분히 감소되는 것이 승온 이탈 가스 분석법(TDS)의 측정 결과로부터 알려져 있다.
이어서 노출된 화소 전극(111)의 표면 처리를 수행한다. 예를 들어, 플라스마 처리 장치를 사용하고, CF4 등의 플루오린계 가스로 플라스마를 생성하고, 화소 전극(111)의 표면에 조사한다. 또한 화소 전극(111) 위에 EL층(112G)이 되는 EL막(112Gf)을 성막한다.
EL막(112Gf)은 적어도 녹색 발광성 유기 화합물을 포함하는 막을 포함한다. 이 외에 전자 주입층, 전자 수송층, 전하 발생층, 정공 수송층, 정공 주입층이 적층된 구성으로 하여도 좋다.
<보호막(125Gf)의 형성>
이어서 EL막(112Gf) 위에 나중에 보호층(125G)이 되는 보호막(125Gf)을 성막한다(도 22의 (B) 참조). 보호막(125Gf)은 보호막(125Rf)과 같은 재료로 형성할 수 있다.
<레지스트 마스크(143b)의 형성>
이어서 발광 디바이스(110G)에 대응하는 화소 전극(111) 위에 레지스트 마스크(143b)를 형성한다(도 22의 (C) 참조). 레지스트 마스크(143b)는 리소그래피 공정에 의하여 형성할 수 있다.
<보호층(125G)의 형성>
이어서 레지스트 마스크(143b)를 마스크로서 사용하여 보호막(125Gf)의 에칭을 수행하여, 보호층(125G)을 섬 형상으로 형성한다. 에칭 공정에는 드라이 에칭법 또는 웨트 에칭법을 사용할 수 있다. 그 후, 레지스트 마스크(143b)를 애싱 또는 레지스트 박리액에 의하여 제거한다(도 22의 (D) 참조).
<EL층(112G)의 형성>
이어서 보호층(125G)을 마스크로서 사용하여 EL막(112Gf)의 에칭을 수행하여, EL층(112G)을 섬 형상으로 형성한다(도 22의 (E) 참조). 에칭 공정에는 드라이 에칭법을 사용하는 것이 바람직하다. 또한 플라스마 처리 장치 등을 사용하여 EL층(112G) 측면 등의 클리닝을 수행한다.
<보호막(126Gf), 보호막(128Gf)의 형성>
이어서 EL층(112G) 및 보호층(125G)을 덮는 보호막(126Gf) 및 보호막(128Gf)을 성막한다(도 22의 (F) 참조). 보호막(126Gf)에는 보호막(126Rf)과 같은 무기막 등을 사용할 수 있다. 또한 보호막(128Gf)은 보호막(128Rf)과 같은 무기막 등을 사용할 수 있다.
<보호층(126G)의 형성>
이어서 드라이 에칭법을 사용하여 보호막(126Gf) 및 보호막(128Gf)을 이방성 에칭하여 보호막(126Gf) 및 보호막(128Gf)의 일부를 남김으로써 보호층(126G) 및 보호층(128G)을 형성한다(도 23의 (A) 참조). 또한 보호층(126G) 및 보호층(128G)은 EL층(112G)의 측면, 보호층(125G)의 측면, 및 화소 전극(111)의 측면에 형성되지만, 적어도 EL층(112G)의 측면을 덮을 수 있으면 좋다. 또한 보호층(126G) 및 보호층(128G)은 보호층(126R) 및 보호층(128R)과 중첩되도록 형성되어도 좋다.
<EL막(112Bf)의 형성>
이어서 화소 전극(111)의 표면에 잔류한 수분을 제거하기 위한 베이킹 공정을 수행한다. 베이킹 공정은 진공 베이킹 장치 또는 성막 장치에서 수행할 수 있다. 여기서 진공 베이킹은 EL층(112R), EL층(112G)에 대미지를 주지 않도록 100℃ 이하, 바람직하게는 90℃ 이하, 더 바람직하게는 80℃ 이하의 조건에서 수행한다.
이어서 노출된 화소 전극(111)의 표면 처리를 수행한다. 예를 들어, 플라스마 처리 장치를 사용하고, CF4 등의 플루오린계 가스로 플라스마를 생성하고, 화소 전극(111)의 표면에 조사한다. 또한 화소 전극(111) 위에 EL층(112B)이 되는 EL막(112Bf)을 성막한다.
EL막(112Bf)은 적어도 청색 발광성 유기 화합물을 포함하는 막을 포함한다. 이 외에 전자 주입층, 전자 수송층, 전하 발생층, 정공 수송층, 정공 주입층이 적층된 구성으로 하여도 좋다.
<보호막(125Bf)의 형성>
이어서 EL막(112Bf) 위에, 나중에 보호층(125B)이 되는 보호막(125Bf)을 성막한다(도 23의 (B) 참조). 보호막(125Bf)은 보호막(125Rf)과 같은 재료로 형성할 수 있다.
<레지스트 마스크(143c)의 형성>
이어서 발광 디바이스(110B)에 대응하는 화소 전극(111) 위에 레지스트 마스크(143c)를 형성한다(도 23의 (C) 참조). 레지스트 마스크(143c)는 리소그래피 공정에 의하여 형성할 수 있다.
<보호층(125B)의 형성>
이어서 레지스트 마스크(143c)를 마스크로서 사용하여 보호막(125Bf)의 에칭을 수행하여, 보호층(125B)을 섬 형상으로 형성한다. 에칭 공정에는 드라이 에칭법 또는 웨트 에칭법을 사용할 수 있다. 그 후, 레지스트 마스크(143c)를 애싱 또는 레지스트 박리액을 사용하여 제거한다(도 23의 (D) 참조).
<EL층(112B)의 형성>
이어서 보호층(125B)을 마스크로서 사용하여 EL막(112Bf)의 에칭을 수행하여, EL층(112B)을 섬 형상으로 형성한다(도 23의 (E) 참조). 에칭 공정에는 드라이 에칭법을 사용하는 것이 바람직하다. 또한 플라스마 처리 장치 등을 사용하여, EL층(112B) 측면 등의 클리닝을 수행한다.
<보호막(126Bf), 보호막(128Bf)의 형성>
이어서 EL층(112B) 및 보호층(125B)을 덮는 보호막(126Bf) 및 보호막(128Bf)을 성막한다(도 23의 (F) 참조). 보호막(126Bf)에는, 보호막(126Rf)과 같은 무기막 등을 사용할 수 있다. 또한 보호막(128Bf)은 보호막(128Rf)과 같은 무기막 등을 사용할 수 있다.
<절연층(127)의 형성>
이어서 화소 전극들 사이 및 EL 층들 사이를 충전하도록 절연층(127)을 형성한다(도 24의 (A) 참조). 절연층(127)을 형성하면 단차를 해소할 수 있고, 나중의 공정에서 EL층 위에 형성하는 도전막(음극)의 단절 등을 방지할 수 있다. 또한 EL층의 측면 근방을 절연층(127)으로 덮음으로써 EL층에 대한 불순물의 침입 및 EL층의 필링 등을 방지할 수 있다. 또한 절연층(127)은 상기 도전막과 화소 전극(111) 사이에 제공된 층간 절연층이라고 할 수도 있다.
절연층(127)에는 유기 재료를 포함하는 절연층을 사용하는 것이 바람직하다. 예를 들어 절연층(127)으로서는 아크릴 수지, 폴리이미드 수지, 에폭시 수지, 이미드 수지, 폴리아마이드 수지, 폴리이미드아마이드 수지, 실리콘(silicone) 수지, 실록세인 수지, 벤조사이클로뷰텐계 수지, 페놀 수지, 및 이들 수지의 전구체 등을 적용할 수 있다. 또한 절연층(127)으로서 폴리바이닐알코올(PVA), 폴리바이닐뷰티랄, 폴리바이닐피롤리돈, 폴리에틸렌글라이콜, 폴리글리세린, 풀루란, 수용성 셀룰로스, 또는 알코올 가용성 폴리아마이드 수지 등의 유기 재료를 사용하여도 좋다. 또한 절연층(127)으로서 자외선 경화성 수지 등, 감광성 수지를 사용할 수도 있다. 감광성 수지는 포지티브형 재료 및 네거티브형 재료 중 어느 쪽이어도 좋고, 예를 들어 포토레지스트 등을 사용하고, 리소그래피 공정과 같은 공정으로 형성하여도 좋다.
또한 절연층(127)의 형성 후에는, 절연층(127)에 포함된 수분 및 산소를 감소시키기 위한 베이킹 처리를 수행하는 것이 바람직하다. 도 27은 절연층(127)에 사용할 수 있는 화학 증폭형의 네거티브형 레지스트의 500℃ 근방까지의 수분(H2O) 및 산소(O2)의 이탈량을 TDS로 조사한 결과를 나타낸 것이다. 도 27은 베이킹 처리 조건을 변경한 3개의 샘플을 비교한 것이다. PEB(post exposure bake) 후에 베이킹 처리를 수행하지 않는 샘플보다 베이킹을 수행한 샘플이 수분 및 산소의 이탈량이 더 적다는 것을 알 수 있다. 또한 도 27을 보면 100℃×1hr.로 베이킹을 수행한 조건보다 더 높은 온도로 베이킹을 수행한 조건(110℃×1hr.)이 수분 및 산소의 이탈량이 더 적다는 것을 알 수 있다. 따라서 PEB 후에는, EL층이 대미지를 받지 않는 범위의 온도로 베이킹을 수행하는 것이 바람직하다. 또한 베이킹 공정에서는 대기 베이킹보다 진공 베이킹이 더 낮은 온도로 수분 등의 탈가스를 이탈할 수 있어 적합하다. 또한 진공 베이킹의 도달 진공 압력으로서는 특별히 한정은 없고, 상압 보다 낮은 압력으로 하면 좋다.
이어서 애싱 처리를 수행하여, 절연층(127)의 평탄화 처리를 수행한다(도 24의 (B) 참조). 절연층(127)이 각 EL층과 중첩되는 영역이 있으면 개구율이 저하되기 때문에, 각 EL층 위에는 절연층(127)이 없는 상태로 하는 것이 바람직하다. 또한 절연층(127)을 형성하였을 때, 각 EL층 위에 절연층(127)이 없는 경우에는, 이 공정은 불필요하다. 또한 각 EL층 위의 절연층(127)이 제거될 수 있으면, 절연층(127)의 상면은 도면에서 파선으로 나타낸 바와 같이 약간의 오목형 또는 볼록형이 되어도 좋다.
<배리어막(130f)의 형성>
이어서 보호막(128Bf) 및 절연층(127) 위에 배리어막(130f)을 형성한다(도 24의 (C) 참조). 배리어막(130f)을 제공함으로써 절연층(127)으로부터의 탈가스 등을 억제할 수 있고, 발광 디바이스의 신뢰성을 더 향상시킬 수 있다. 배리어막(130f)은 보호막(125Rf)과 같은 무기막을 CVD법, ALD법, 또는 스퍼터링법 등으로 형성할 수 있다.
<레지스트 마스크(143d)의 형성>
이어서 절연층(127) 위에 레지스트 마스크(143d)를 형성한다(도 24의 (D) 참조). 레지스트 마스크(143d)는 리소그래피 공정에서 형성할 수 있다. 레지스트 마스크(143d)는 각 EL층과 중첩되지 않도록 형성하는 것이 바람직하다.
<배리어층(130)의 형성, 보호층(128B)의 형성>
이어서 드라이 에칭법을 사용하여 배리어막(130f) 및 보호막(128Bf)을 에칭하여, 배리어층(130) 및 보호층(128B)을 형성한다(도 24의 (E) 참조).
<보호층(126B)의 형성, 보호층(125R), 보호층(125G), 보호층(125B)의 제거>
이어서 배리어층(130)을 마스크로서 사용하여 보호막(126Bf)을 에칭하여, 보호층(126B)을 형성한다. 또한 보호층(125R), 보호층(125G), 보호층(125B)을 제거한다(도 24의 (F) 참조). 또한 보호층(126B) 및 보호층(128B)은 EL층(112B)의 측면, 보호층(125B)의 측면, 및 화소 전극(111)의 측면에 형성되지만, 적어도 EL층(112B)의 측면을 덮을 수 있으면 좋다. 또한 보호층(126B) 및 보호층(128B)은 보호층(126G) 및 보호층(128G)과 중첩되도록 형성되어도 좋다.
보호막(126Bf)의 일부의 에칭 및 보호층(125R), 보호층(125G), 보호층(125B)의 제거에는 구성 재료에 적합한 에천트를 사용한 웨트 에칭법 등을 사용하는 것이 바람직하다. 또한 이 공정 후에 베이킹 처리를 수행하는 것이 바람직하다. 베이킹 공정은 진공 베이킹 장치 또는 다음 공정의 성막 장치에서 수행할 수 있다. 여기서 진공 베이킹은 EL층(112R), EL층(112G), EL층(112B)에 대미지를 주지 않도록 100℃ 이하, 바람직하게는 90℃ 이하, 더 바람직하게는 80℃ 이하의 조건에서 수행한다. 80℃에서 진공 베이킹을 수행한 경우, 90분 이상 가열함으로써 이탈되는 수분(H2O)이 충분히 감소되는 것이 TDS의 측정 결과로부터 알려져 있다.
<공통 전극의 형성>
이어서 전의 공정에서 노출된 EL층(112R), EL층(112G), EL층(112B), 및 배리어층(130) 위에 발광 디바이스의 공통 전극(113)이 되는 도전층을 형성한다(도 25의 (A) 참조). 공통 전극(113)으로서는 발광층으로부터 방출되는 광을 반투과시키는, 얇은 금속막(예를 들어 은 및 마그네슘의 합금 등) 및 투광성 도전막(예를 들어 인듐 주석 산화물 또는 인듐, 갈륨, 아연 등을 하나 이상 포함하는 산화물 등) 중 어느 한쪽 또는 양쪽을 적층한 것을 사용할 수 있다. 이러한 막으로 이루어지는 공통 전극(113)은 광 투과성을 가지는 전극이라고 할 수 있다. 공통 전극(113)이 되는 도전층을 형성하는 공정에는 증착 장치 및/또는 스퍼터링 장치 등을 사용할 수 있다.
또한 신뢰성을 향상시키기 위하여 공통 전극(113)의 형성 전에 전자 주입층, 전자 수송층, 전하 발생층, 정공 수송층, 정공 주입층 중 어느 기능을 가지는 층을 공통층으로서 EL층(112R), EL층(112G), EL층(112B) 위에 제공하여도 좋다.
화소 전극(111)으로서 광 반사성을 가지는 전극을 포함하고, 공통 전극(113)으로서 광 투과성을 가지는 전극을 포함함으로써, 발광층으로부터 방출하는 광은 공통 전극(113)을 통하여 외부로 사출될 수 있다. 즉, 톱 이미션형 발광 디바이스가 형성된다.
<보호층의 형성>
이어서 공통 전극(113) 위에 보호층(121)을 형성한다(도 25의 (B) 참조). 보호층(121)을 형성하는 공정에는 스퍼터링 장치, CVD 장치, 또는 ALD 장치 등을 사용할 수 있다.
여기까지가 본 발명의 일 형태의 제조 장치에서 제작할 수 있는 발광 디바이스의 제작 방법의 일례이다. 또한 도 25의 (C)는 도 25의 (B)에 나타낸 영역(a)의 확대도이다. 또한 도 25의 (D)는 도 25의 (B)에 나타낸 영역(b)의 확대도이다.
또한 본 발명의 일 형태의 제조 장치에서 제작할 수 있는 발광 디바이스로서는 도 25의 (E)에 나타낸 바와 같이, 화소 전극과 EL층이 동등한 면적이어도 좋다. 또는 도 25의 (F)에 나타낸 바와 같이, 화소 전극의 면적보다 EL층의 면적이 큰 구성이어도 좋다. 이와 같은 구성으로 함으로써, 개구율을 더 높일 수 있다.
<제조 장치의 예>
상술한 EL막(112Rf)의 형성부터 보호층(121)의 형성까지의 제작 공정에 사용할 수 있는 제조 장치의 예를 도 26에 나타내었다. 도 26에 나타낸 제조 장치의 기본 구성은 도 3 내지 도 8에 나타낸 제조 장치와 같다.
이하에 클러스터(C1) 내지 클러스터(C18)에 대하여 구체적으로 설명한다. 도 26은 제조 장치 전체를 모식적으로 나타낸 사시도이고, 유틸리티 및 게이트 밸브 등의 도시는 생략하였다. 또한 트랜스퍼실(TF1) 내지 트랜스퍼실(TF18) 및 로드록실(B1) 내지 로드록실(B17)은 명료화를 위하여 내부를 가시화하여 나타내었다.
<클러스터(C1)>
클러스터(C1)는 로드실(LD), 상압 프로세스 장치(A1), 상압 프로세스 장치(A2)를 포함한다. 상압 프로세스 장치(A1)는 세정 장치로, 상압 프로세스 장치(A2)는 베이킹 장치로 할 수 있다. 클러스터(C1)에서는 EL막(112Rf)을 성막하기 전의 세정 공정이 수행된다.
<클러스터(C2)>
클러스터(C2)는 진공 프로세스 장치(V1) 내지 진공 프로세스 장치(V5)를 포함한다. 진공 프로세스 장치(V1) 내지 진공 프로세스 장치(V5)는 EL막(112Rf)을 형성하는 하지(화소 전극)의 표면 처리를 수행하기 위한 표면 처리 장치, EL막(112Rf)을 형성하기 위한 증착 장치, 및 보호막(125Rf)을 형성하기 위한 성막 장치(예를 들어, 스퍼터링 장치, ALD 장치 등)이다. 예를 들어 진공 프로세스 장치(V1)를 플라스마 처리 장치로, 진공 프로세스 장치(V2)를 발광층(R)이 되는 유기 화합물층의 형성 장치로 할 수 있다. 또한 진공 프로세스 장치(V3), 진공 프로세스 장치(V4)를 전자 주입층, 전자 수송층, 전하 발생층, 정공 수송층, 정공 주입층 등의 유기 화합물층의 형성 장치로 할당할 수 있다. 또한 진공 프로세스 장치(V5)를 보호막(125Rf)의 형성 장치로 할당할 수 있다.
<클러스터(C3)>
클러스터(C3)는 상압 프로세스 장치(A3) 내지 상압 프로세스 장치(A7)를 포함한다. 상압 프로세스 장치(A3) 내지 상압 프로세스 장치(A7)는 리소그래피 공정에 사용하는 장치로 할 수 있다. 예를 들어 상압 프로세스 장치(A3)를 수지(포토레지스트) 도포 장치로, 상압 프로세스 장치(A4)를 프리 베이킹 장치로, 상압 프로세스 장치(A5)를 노광 장치로, 상압 프로세스 장치(A6)를 현상 장치로, 상압 프로세스 장치(A7)를 포스트 베이킹 장치로 할 수 있다. 또는 상압 프로세스 장치(A5)를 나노 임프린트 장치로 하여도 좋다.
<클러스터(C4)>
클러스터(C4)는 진공 프로세스 장치(V6) 내지 진공 프로세스 장치(V10)를 포함한다. 예를 들어 진공 프로세스 장치(V6)는 EL층(112R)의 형성을 수행하는 드라이 에칭 장치로 할 수 있다. 진공 프로세스 장치(V7)는 EL층(112R)의 측면 등의 클리닝을 수행하는 플라스마 처리 장치로 할 수 있다. 진공 프로세스 장치(V8)는 대기실로 할 수 있다. 진공 프로세스 장치(V9)는 보호막(126Rf) 및 보호막(128Rf)의 성막을 수행하는 ALD 장치로 할 수 있다. 진공 프로세스 장치(V10)는 보호층(126R) 및 보호층(128R)을 형성하기 위한 드라이 에칭 장치로 할 수 있다.
<클러스터(C5)>
클러스터(C5)는 상압 프로세스 장치(A8), 상압 프로세스 장치(A9)를 포함한다. 상압 프로세스 장치(A8)는 세정 장치로, 상압 프로세스 장치(A9)는 베이킹 장치로 할 수 있다. 클러스터(C5)에서는 EL막(112Gf)을 성막하기 전의 세정 공정이 수행된다.
<클러스터(C6)>
클러스터(C6)는 진공 프로세스 장치(V11) 내지 진공 프로세스 장치(V15)를 포함한다. 진공 프로세스 장치(V11) 내지 진공 프로세스 장치(V15)는 EL막(112Gf)을 형성하는 하지(화소 전극)의 표면 처리를 수행하기 위한 표면 처리 장치, EL막(112Gf)을 형성하기 위한 증착 장치, 및 보호막(125Gf)을 형성하기 위한 성막 장치(예를 들어, 스퍼터링 장치, ALD 장치 등)이다. 예를 들어 진공 프로세스 장치(V11)를 플라스마 처리 장치로, 진공 프로세스 장치(V12)를 발광층(G)이 되는 유기 화합물층의 형성 장치로 할 수 있다. 또한 진공 프로세스 장치(V13), 진공 프로세스 장치(V14)를 전자 주입층, 전자 수송층, 전하 발생층, 정공 수송층, 정공 주입층 등의 유기 화합물층의 형성 장치로 할당할 수 있다. 또한 진공 프로세스 장치(V15)를 보호막(125Gf)의 형성 장치로 할당할 수 있다.
<클러스터(C7)>
클러스터(C7)는 상압 프로세스 장치(A10) 내지 상압 프로세스 장치(A14)를 포함한다. 상압 프로세스 장치(A10) 내지 상압 프로세스 장치(A14)는 리소그래피 공정에 사용하는 장치로 할 수 있다. 장치의 할당은 클러스터(C3)와 마찬가지로 할 수 있다.
<클러스터(C8)>
클러스터(C8)는 진공 프로세스 장치(V16) 내지 진공 프로세스 장치(V20)를 포함한다. 예를 들어 진공 프로세스 장치(V16)는 EL층(112G)의 형성을 수행하는 드라이 에칭 장치로 할 수 있다. 진공 프로세스 장치(V17)는 EL층(112G)의 측면 등의 클리닝을 수행하는 플라스마 처리 장치로 할 수 있다. 진공 프로세스 장치(V18)는 대기실로 할 수 있다. 진공 프로세스 장치(V19)는 보호막(126Gf) 및 보호막(128Gf)의 성막을 수행하는 ALD 장치로 할 수 있다. 진공 프로세스 장치(V20)는 보호층(126G) 및 보호층(128G)을 형성하기 위한 드라이 에칭 장치로 할 수 있다.
<클러스터(C9)>
클러스터(C9)는 상압 프로세스 장치(A15), 상압 프로세스 장치(A16)를 포함한다. 상압 프로세스 장치(A15)는 세정 장치로, 상압 프로세스 장치(A16)는 베이킹 장치로 할 수 있다. 클러스터(C9)에서는 EL막(112Bf)을 성막하기 전의 세정 공정이 수행된다.
<클러스터(C10)>
클러스터(C10)는 진공 프로세스 장치(V21) 내지 진공 프로세스 장치(V25)를 포함한다. 진공 프로세스 장치(V21) 내지 진공 프로세스 장치(V25)는 EL막(112Bf)을 형성하는 하지(화소 전극)의 표면 처리를 수행하기 위한 표면 처리 장치, EL막(112Bf)을 형성하기 위한 증착 장치, 및 보호막(125Bf)을 형성하기 위한 성막 장치(예를 들어, 스퍼터링 장치, ALD 장치 등)이다. 예를 들어 진공 프로세스 장치(V21)를 플라스마 처리 장치로, 진공 프로세스 장치(V22)를 발광층(B)이 되는 유기 화합물층의 형성 장치로 할 수 있다. 또한 진공 프로세스 장치(V23), 진공 프로세스 장치(V24)를 전자 주입층, 전자 수송층, 전하 발생층, 정공 수송층, 정공 주입층 등의 유기 화합물층의 형성 장치로 할당할 수 있다. 또한 진공 프로세스 장치(V25)를 보호막(125Bf)의 형성 장치로 할당할 수 있다.
<클러스터(C11)>
클러스터(C11)는 상압 프로세스 장치(A17) 내지 상압 프로세스 장치(A21)를 포함한다. 상압 프로세스 장치(A17) 내지 상압 프로세스 장치(A21)는 리소그래피 공정에 사용하는 장치로 할 수 있다. 장치의 할당은 클러스터(C3)와 마찬가지로 할 수 있다.
<클러스터(C12)>
클러스터(C12)는 진공 프로세스 장치(V26) 내지 진공 프로세스 장치(V29)를 포함한다. 예를 들어, 진공 프로세스 장치(V26)는 EL층(112B)의 형성을 수행하는 드라이 에칭 장치로 할 수 있다. 진공 프로세스 장치(V27)는 EL층(112G)의 측면 등의 클리닝을 수행하는 플라스마 처리 장치로 할 수 있다. 진공 프로세스 장치(V28)는 대기실로 할 수 있다. 진공 프로세스 장치(V29)는 보호막(126Bf) 및 보호막(128Bf)의 성막을 수행하는 ALD 장치로 할 수 있다.
<클러스터(C13)>
클러스터(C13)는 상압 프로세스 장치(A22) 내지 상압 프로세스 장치(A26)를 포함한다. 상압 프로세스 장치(A22) 내지 상압 프로세스 장치(A26)는 리소그래피 공정에 사용하는 장치로 할 수 있다. 장치의 할당은 클러스터(C3)와 마찬가지로 할 수 있다.
<클러스터(C14)>
클러스터(C14)는 진공 프로세스 장치(V30) 및 진공 프로세스 장치(V31)를 포함한다. 진공 프로세스 장치(V30)는 절연층(127)을 평탄화하기 위한 애싱 장치 또는 애싱 기능을 가지는 드라이 에칭 장치로 할 수 있다. 진공 프로세스 장치(V31)는 배리어막(130f)을 형성하기 위한 성막 장치(예를 들어, 스퍼터링 장치, ALD 장치, CVD 장치 등)로 할 수 있다.
<클러스터(C15)>
클러스터(C15)는 상압 프로세스 장치(A27) 내지 상압 프로세스 장치(A31)를 포함한다. 상압 프로세스 장치(A27) 내지 상압 프로세스 장치(A31)는 리소그래피 공정에 사용하는 장치로 할 수 있다. 장치의 할당은 클러스터(C3)와 같은 것으로 할 수 있다.
<클러스터(C16)>
클러스터(C16)는 진공 프로세스 장치(V32)를 포함한다. 진공 프로세스 장치(V29)는 배리어막(130f) 및 보호막(128Bf)을 에칭하기 위한 드라이 에칭 장치로 할 수 있다.
<클러스터(C17)>
클러스터(C15)는 상압 프로세스 장치(A32) 및 상압 프로세스 장치(A33)를 포함한다. 상압 프로세스 장치(A32)는 웨트 에칭 장치로 할 수 있다. 상압 프로세스 장치(A32)에서는 보호막(126Bf), 보호층(125R), 보호층(125G), 및 보호층(125B)의 에칭 공정이 수행된다.
<클러스터(C18)>
클러스터(C18)는 진공 프로세스 장치(V33) 내지 진공 프로세스 장치(V35), 및 언로드실(ULD)을 포함한다. 진공 프로세스 장치(V33)는 전자 주입층, 전자 수송층, 전하 발생층, 정공 수송층, 정공 주입층 중 어느 유기 화합물층의 형성 장치(예를 들어 증착 장치)로 할 수 있다. 진공 프로세스 장치(V34)는 공통 전극(113)을 형성하는 성막 장치(예를 들어 스퍼터링 장치)로 할 수 있다. 진공 프로세스 장치(V35)는 보호층(121)을 형성하는 성막 장치(예를 들어 스퍼터링 장치)로 할 수 있다. 또는 진공 프로세스 장치(V)를 별도로 제공하고, 상이한 성막 장치(예를 들어 증착 장치, ALD 장치 등)를 복수 제공하고, 공통 전극(113) 및 보호층(121)을 적층막으로 형성하여도 좋다.
도 26에 나타낸 제조 장치를 사용한 공정, 처리 장치, 도 21의 (A) 내지 도 25의 (B)에 나타낸 제작 방법에 대응하는 요소를 표 1 및 표 2에 정리하였다. 또한 로드록실 및 각 장치로의 기판의 반출입에 대해서는 기재를 생략하였다.
본 발명의 일 형태의 제조 장치는 표 1 및 표 2에 나타낸 공정 No.1부터 공정 No.72까지를 자동적으로 처리하는 기능을 가진다.
본 실시형태는 다른 실시형태에 기재되는 구성과 적절히 조합하여 실시할 수 있다.
A: 상압 프로세스 장치, A1: 상압 프로세스 장치, A2: 상압 프로세스 장치, A3: 상압 프로세스 장치, A4: 상압 프로세스 장치, A5: 상압 프로세스 장치, A6: 상압 프로세스 장치, A7: 상압 프로세스 장치, A8: 상압 프로세스 장치, A9: 상압 프로세스 장치, A10: 상압 프로세스 장치, A11: 상압 프로세스 장치, A12: 상압 프로세스 장치, A13: 상압 프로세스 장치, A14: 상압 프로세스 장치, A15: 상압 프로세스 장치, A16: 상압 프로세스 장치, A17: 상압 프로세스 장치, A18: 상압 프로세스 장치, A19: 상압 프로세스 장치, A20: 상압 프로세스 장치, A21: 상압 프로세스 장치, A22: 상압 프로세스 장치, A23: 상압 프로세스 장치, A24: 상압 프로세스 장치, A25: 상압 프로세스 장치, A26: 상압 프로세스 장치, A27: 상압 프로세스 장치, A28: 상압 프로세스 장치, A29: 상압 프로세스 장치, A30: 상압 프로세스 장치, A31: 상압 프로세스 장치, A32: 상압 프로세스 장치, A33: 상압 프로세스 장치, B1: 로드록실, B2: 로드록실, B3: 로드록실, B4: 로드록실, B5: 로드록실, B6: 로드록실, B7: 로드록실, B8: 로드록실, B9: 로드록실, B10: 로드록실, B11: 로드록실, B12: 로드록실, B13: 로드록실, B14: 로드록실, B15: 로드록실, B16: 로드록실, B17: 로드록실, C: 플라스마 처리 장치, D: 성막 장치, C1: 클러스터, C2: 클러스터, C3: 클러스터, C4: 클러스터, C5: 클러스터, C6: 클러스터, C7: 클러스터, C8: 클러스터, C9: 클러스터, C10: 클러스터, C11: 클러스터, C12: 클러스터, C13: 클러스터, C14: 클러스터, C15: 클러스터, C16: 클러스터, C17: 클러스터, C18: 클러스터, E1: 에칭 장치, E2: 에칭 장치, S: 표면 처리 장치, TF: 트랜스퍼실, TF1: 트랜스퍼실, TF2: 트랜스퍼실, TF3: 트랜스퍼실, TF4: 트랜스퍼실, TF5: 트랜스퍼실, TF6: 트랜스퍼실, TF7: 트랜스퍼실, TF8: 트랜스퍼실, TF9: 트랜스퍼실, TF10: 트랜스퍼실, TF11: 트랜스퍼실, TF12: 트랜스퍼실, TF13: 트랜스퍼실, TF14: 트랜스퍼실, TF15: 트랜스퍼실, TF16: 트랜스퍼실, TF17: 트랜스퍼실, TF18: 트랜스퍼실, V: 진공 프로세스 장치, V1: 진공 프로세스 장치, V2: 진공 프로세스 장치, V3: 진공 프로세스 장치, V4: 진공 프로세스 장치, V5: 진공 프로세스 장치, V6: 진공 프로세스 장치, V7: 진공 프로세스 장치, V8: 진공 프로세스 장치, V9: 진공 프로세스 장치, V10: 진공 프로세스 장치, V11: 진공 프로세스 장치, V12: 진공 프로세스 장치, V13: 진공 프로세스 장치, V14: 진공 프로세스 장치, V15: 진공 프로세스 장치, V16: 진공 프로세스 장치, V17: 진공 프로세스 장치, V18: 진공 프로세스 장치, V19: 진공 프로세스 장치, V20: 진공 프로세스 장치, V21: 진공 프로세스 장치, V22: 진공 프로세스 장치, V23: 진공 프로세스 장치, V24: 진공 프로세스 장치, V25: 진공 프로세스 장치, V26: 진공 프로세스 장치, V27: 진공 프로세스 장치, V28: 진공 프로세스 장치, V29: 진공 프로세스 장치, V30: 진공 프로세스 장치, V31: 진공 프로세스 장치, V32: 진공 프로세스 장치, V33: 진공 프로세스 장치, V34: 진공 프로세스 장치, V35: 진공 프로세스 장치, W: 대기실, 30: 성막 장치, 31: 성막 재료 공급부, 32: 마스크 지그, 33: 기판 얼라인먼트부, 35: 개구부, 40: 게이트 밸브, 51: 기판 홀더, 52: 증착원, 53: 셔터, 54: 배기구, 55: 도입구, 56: 하부 전극, 57: 타깃, 58: 상부 전극, 59: 샤워 플레이트, 60: 기판, 60a: 기판, 60b: 기판, 61: 히터, 62: 기판 홀더, 63: 기판 홀더, 70: 반송 장치, 70a: 반송 장치, 70b: 반송 장치, 70c: 반송 장치, 70d: 반송 장치, 70e: 반송 장치, 70f: 반송 장치, 70g: 반송 장치, 70h: 반송 장치, 70i: 반송 장치, 70j: 반송 장치, 70k: 반송 장치, 70m: 반송 장치, 70n: 반송 장치, 70p: 반송 장치, 71a: 반송 장치, 71b: 반송 장치, 71c: 반송 장치, 71d: 반송 장치, 80a: 스테이지, 80b: 스테이지, 80c: 스테이지, 80d: 스테이지, 80e: 스테이지, 80f: 스테이지, 80g: 스테이지, 81a: 스테이지, 81b: 스테이지, 81c: 스테이지, 81d: 스테이지, 81e: 스테이지, 81f: 스테이지, 81g: 스테이지, 81h: 스테이지, 81i: 스테이지, 81j: 스테이지, 82: 핀, 91: 승강 기구, 92: 암, 93: 핸드부, 94: 승강 기구, 95: 암, 96: 기판 고정부, 97: 회전 기구, 100: 표시 장치, 110B: 발광 디바이스, 110G: 발광 디바이스, 110R: 발광 디바이스, 111: 화소 전극, 112B: EL층, 112Bf: EL막, 112G: EL층, 112Gf: EL막, 112R: EL층, 112Rf: EL막, 112W: EL층, 113: 공통 전극, 114B: 착색층, 114G: 착색층, 114R: 착색층, 115: 트랜지스터, 116: 트랜지스터, 117: 트랜지스터, 121: 보호층, 125B: 보호층, 125Bf: 보호막, 125G: 보호층, 125Gf: 보호막, 125R: 보호층, 125Rf: 보호막, 126B: 보호층, 126Bf: 보호막, 126G: 보호층, 126Gf: 보호막, 126R: 보호층, 126Rf: 보호막, 127: 절연층, 128B: 보호층, 128Bf: 보호막, 128G: 보호층, 128Gf: 보호막, 128R: 보호층, 128Rf: 보호막, 130: 배리어층, 130f: 배리어막, 143a: 레지스트 마스크, 143b: 레지스트 마스크, 143c: 레지스트 마스크, 143d: 레지스트 마스크, 200: 이재 장치, 201: 컨트롤러, 202: 동력원, 203: 배터리, 204: 차륜, 205: 가스 봄베, 206: 밸브, 207: 밸브, 208: 반출입구, 209: 이재 장치, 210: 도입구, 211: 배출구

Claims (15)

  1. 발광 디바이스의 제조 장치로서,
    로드실과, 제 1 에칭 장치와, 플라스마 처리 장치와, 대기실과, 성막 장치와, 제 2 에칭 장치와, 언로드실과, 트랜스퍼실과, 반송 장치를 포함하고,
    상기 반송 장치는 상기 트랜스퍼실에 제공되고,
    상기 로드실, 상기 제 1 에칭 장치, 상기 플라스마 처리 장치, 상기 대기실, 상기 성막 장치, 상기 제 2 에칭 장치, 및 상기 언로드실은 게이트 밸브를 통하여 상기 트랜스퍼실과 각각 접속되고,
    상기 반송 장치는 상기 로드실, 상기 제 1 에칭 장치, 상기 플라스마 처리 장치, 상기 대기실, 상기 성막 장치, 상기 제 2 에칭 장치, 및 상기 언로드실 중 어느 하나로부터 다른 어느 하나로 피가공물을 이재(移載)할 수 있고,
    실리콘 기판 위에 유기 화합물막, 제 1 무기막, 및 레지스트 마스크가 순차적으로 적층된 피가공물을 상기 로드실에 반입하고,
    상기 제 1 에칭 장치, 상기 플라스마 처리 장치, 상기 대기실, 상기 성막 장치, 상기 제 2 에칭 장치의 순서대로 상기 피가공물을 반송하고,
    상기 유기 화합물막을 섬 형상의 유기 화합물층으로 가공하고, 상기 유기 화합물층의 측면에 보호층을 형성하고, 상기 피가공물을 상기 언로드실에 반출하는, 발광 디바이스의 제조 장치.
  2. 제 1 항에 있어서,
    상기 제 1 에칭 장치는 드라이 에칭 장치이고, 상기 레지스트 마스크를 마스크로서 사용하여 상기 제 1 무기막을 섬 형상으로 형성하고, 상기 섬 형상의 제 1 무기막을 마스크로서 사용하여 상기 유기 화합물막을 상기 섬 형상의 유기 화합물층으로 가공하는, 발광 디바이스의 제조 장치.
  3. 제 2 항에 있어서,
    상기 제 1 에칭 장치는 상기 레지스트 마스크를 제거하는 애싱 기능을 가지는, 발광 디바이스의 제조 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 플라스마 처리 장치는 불활성 가스에서 생성된 플라스마를 상기 섬 형상의 유기 화합물층의 측면에 조사하고, 상기 섬 형상의 유기 화합물층의 측면의 클리닝을 수행하는, 발광 디바이스의 제조 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 대기실은 복수의 상기 피가공물을 수납할 수 있는, 발광 디바이스의 제조 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 성막 장치는 ALD 장치이고, 상기 섬 형상의 제 1 무기막 및 상기 섬 형상의 유기 화합물층을 덮는 제 2 무기막을 성막하는, 발광 디바이스의 제조 장치.
  7. 제 6 항에 있어서,
    상기 성막 장치는 일괄 처리(batch processing) 시스템인, 발광 디바이스의 제조 장치.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 제 2 에칭 장치는 드라이 에칭 장치이고, 상기 제 2 무기막을 이방성 에칭함으로써 상기 섬 형상의 유기 화합물층의 측면에 상기 보호층을 형성하는, 발광 디바이스의 제조 장치.
  9. 발광 디바이스의 제조 장치로서,
    제 1 항 내지 제 8 항 중 어느 한 항에 기재된 발광 디바이스의 제조 장치를 제 3 클러스터로 하고,
    상기 레지스트 마스크의 포토리소그래피 공정을 수행하는 복수의 장치를 제 2 클러스터로 하고,
    상기 유기 화합물막 및 상기 제 1 무기막의 성막 공정을 수행하는 복수의 장치를 제 1 클러스터로서 포함하는, 발광 디바이스의 제조 장치.
  10. 제 9 항에 있어서,
    상기 제 1 클러스터, 상기 제 2 클러스터, 상기 제 3 클러스터는 이 순서대로 접속되어 있는, 발광 디바이스의 제조 장치.
  11. 제 9 항에 있어서,
    상기 제 1 클러스터와 상기 제 2 클러스터 사이 및 상기 제 2 클러스터와 상기 제 3 클러스터 사이에서 피가공물을 불활성 가스 분위기로 제어된 용기에 수납하여 이재하는, 발광 디바이스의 제조 장치.
  12. 제 9 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 제 1 클러스터, 상기 제 2 클러스터, 상기 제 3 클러스터의 조합을 3개 가지는, 발광 디바이스의 제조 장치.
  13. 제 9 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 제 1 클러스터는 표면 처리 장치를 포함하고,
    상기 표면 처리 장치는 할로젠을 포함하는 가스에서 생성된 플라스마를 사용하는, 발광 디바이스의 제조 장치.
  14. 제 9 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 제 1 클러스터는 증착 장치, 스퍼터링 장치, CVD 장치, ALD 장치 중에서 선택되는 하나 이상의 성막 장치를 포함하는, 발광 디바이스의 제조 장치.
  15. 제 9 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 제 2 클러스터는 도포 장치, 노광 장치, 현상 장치, 및 베이킹 장치를 포함하는, 발광 디바이스의 제조 장치.
KR1020237035326A 2021-03-25 2022-03-11 발광 디바이스의 제조 장치 KR20230161465A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2021051710 2021-03-25
JPJP-P-2021-051710 2021-03-25
JP2021065856 2021-04-08
JPJP-P-2021-065856 2021-04-08
JPJP-P-2022-001992 2022-01-10
JP2022001992 2022-01-10
PCT/IB2022/052186 WO2022200906A1 (ja) 2021-03-25 2022-03-11 発光デバイスの製造装置

Publications (1)

Publication Number Publication Date
KR20230161465A true KR20230161465A (ko) 2023-11-27

Family

ID=83396395

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237035326A KR20230161465A (ko) 2021-03-25 2022-03-11 발광 디바이스의 제조 장치

Country Status (4)

Country Link
US (1) US20240155870A1 (ko)
JP (1) JPWO2022200906A1 (ko)
KR (1) KR20230161465A (ko)
WO (1) WO2022200906A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324673A (ja) 2001-02-22 2002-11-08 Semiconductor Energy Lab Co Ltd 有機発光素子および前記素子を用いた表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5216201B2 (ja) * 2005-09-27 2013-06-19 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、液晶表示装置、ｒｆｉｄタグ、発光装置及び電子機器
JP6016407B2 (ja) * 2011-04-28 2016-10-26 キヤノン株式会社 有機ｅｌ表示装置の製造方法
KR102291493B1 (ko) * 2016-08-11 2021-08-20 삼성디스플레이 주식회사 컬러 필터 및 이를 포함하는 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324673A (ja) 2001-02-22 2002-11-08 Semiconductor Energy Lab Co Ltd 有機発光素子および前記素子を用いた表示装置

Also Published As

Publication number Publication date
JPWO2022200906A1 (ko) 2022-09-29
WO2022200906A1 (ja) 2022-09-29
US20240155870A1 (en) 2024-05-09

Similar Documents

Publication Publication Date Title
US11127902B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
US9064822B2 (en) Organic electroluminescent device and method of manufacturing the same
JP5171773B2 (ja) 電子ブック
KR20010015386A (ko) Ｅｌ 표시장치의 제작방법 및 박막형성장치
WO2017132907A1 (en) A shadow mask with tapered openings formed by double electroforming
JP4408127B2 (ja) 発光装置の作製方法
US20160083834A1 (en) Film Formation Apparatus, Shadow Mask, Film Formation Method, and Cleaning Method
KR20230161465A (ko) 발광 디바이스의 제조 장치
WO2022214907A1 (ja) 発光デバイスの製造装置
US20190198326A1 (en) Laser irradiation apparatus, laser irradiation method, and method of manufacturing semiconductor device
WO2023285913A1 (ja) 発光デバイスの製造装置
US20240186160A1 (en) Manufacturing equipment for light-emitting device
WO2022172114A1 (ja) 発光デバイスの製造装置
JP4368633B2 (ja) 製造装置
CN117016044A (zh) 发光器件的制造装置
WO2022153151A1 (ja) 発光デバイスの製造装置
JP2000353593A (ja) 有機エレクトロルミネッセンスディスプレイパネルの製造装置および製造方法
JP2023021074A (ja) 発光デバイスおよび受光デバイスの製造装置
WO2022137022A1 (ja) 表示装置の製造装置
US20230422592A1 (en) Manufacturing equipment of light-emitting device
US11968852B2 (en) Light-emitting device and method of manufacturing the same, light-emitting substrate and method of manufacturing the same, and light-emitting apparatus
KR101847978B1 (ko) 유기발광소자 제조장비
JP2008153141A (ja) 有機エレクトロルミネッセンス素子の製造方法
CN117042519A (zh) 显示基板及其制备方法和显示面板
JP2005097655A (ja) 成膜装置