KR20230144177A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20230144177A
KR20230144177A KR1020220043093A KR20220043093A KR20230144177A KR 20230144177 A KR20230144177 A KR 20230144177A KR 1020220043093 A KR1020220043093 A KR 1020220043093A KR 20220043093 A KR20220043093 A KR 20220043093A KR 20230144177 A KR20230144177 A KR 20230144177A
Authority
KR
South Korea
Prior art keywords
layer
disposed
light emitting
light
area
Prior art date
Application number
KR1020220043093A
Other languages
English (en)
Inventor
배광수
김기범
송보광
이대영
최민오
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220043093A priority Critical patent/KR20230144177A/ko
Priority to US18/158,234 priority patent/US20230329019A1/en
Priority to CN202320680433.0U priority patent/CN219834824U/zh
Publication of KR20230144177A publication Critical patent/KR20230144177A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H10K39/34—Organic image sensors integrated with organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/1347—Preprocessing; Feature extraction
    • G06V40/1359—Extracting features related to ridge properties; Determining the fingerprint type, e.g. whorl or loop
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2354/00—Aspects of interface with display user
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Sustainable Development (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시모듈 및 상기 표시모듈 상에 배치된 윈도우를 포함하는 표시장치가 제공된다. 상기 표시모듈은 베이스층, 상기 베이스층 상에 배치된 발광 소자, 상기 베이스층 상에 배치된 광감지 소자, 상기 발광 소자와 상기 광감지 소자를 커버하는 박막 봉지층, 상기 박막 봉지층 상에 배치된 절연층, 상기 절연층 상에 배치된 차광패턴, 및 상기 절연층 상에 배치된 컬러필터를 포함할 수 있다. 상기 절연층은 상기 발광 소자에 중첩하는 제1 영역 및 상기 광감지 소자에 중첩하는 제2 영역을 포함하고, 상기 제2 영역은 상기 제1 영역보다 큰 두께를 가질 수 있다. 상기 차광패턴은 상기 발광 소자에 대응하는 제1 개구부 및 상기 광감지 소자에 대응하는 제2 개구부가 정의된다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 발명이다. 보다 상세하게는, 생체 정보 인식이 가능한 표시장치에 관한 것이다.
표시장치는 영상을 표시하여 사용자에게 정보를 제공하거나 사용자의 입력을 감지하는 등 사용자와 유기적으로 소통할 수 있는 다양한 기능을 제공한다. 최근의 표시장치들은 사용자의 생체 정보를 감지하기 위한 기능을 함께 포함하고 있다.
생체 정보 인식 방식으로는 전극들 사이에 형성된 정전용량 변화를 감지하는 정전용량 방식, 광 센서를 이용하여 입사되는 광을 감지하는 광 방식, 압전체 등을 활용하여 진동을 감지하는 초음파 방식 등이 있다.
본 발명은 생체 정보 인식을 위한 센서의 센싱 성능이 개선된 표시장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시장치는 표시모듈 및 상기 표시모듈 상에 배치된 윈도우를 포함한다. 상기 표시모듈은 베이스층, 상기 베이스층 상에 배치된 발광 소자, 상기 베이스층 상에 배치된 광감지 소자, 상기 발광 소자와 상기 광감지 소자를 커버하는 박막 봉지층, 상기 박막 봉지층 상에 배치된 절연층, 상기 절연층 상에 배치된 차광패턴, 및 상기 절연층 상에 배치된 컬러필터를 포함할 수 있다. 상기 절연층은 상기 발광 소자에 중첩하는 제1 영역 및 상기 광감지 소자에 중첩하는 제2 영역을 포함하고, 상기 제2 영역은 상기 제1 영역보다 큰 두께를 가질 수 있다. 상기 차광패턴은 상기 발광 소자에 대응하는 제1 개구부 및 상기 광감지 소자에 대응하는 제2 개구부가 정의된다.
기준 방향 내에서 유효 지문영역의 길이(S1)는 아래의 수학식 1에 따르며, 여기서 P는 상기 기준 방향 내에서 상기 제2 개구부의 길이이며, S2는 상기 기준 방향 내에서 상기 광감지 소자의 감지영역의 길이이며, L1은 표시장치의 두께 방향 내에서 상기 제2 영역의 상면과 상기 윈도우의 상면 사이의 거리이며, L2는 상기 표시장치의 상기 두께 방향 내에서 상기 제2 영역의 상면과 상기 광감지 소자 사이의 거리이다.
[수학식 1]
상기 유효 지문영역의 길이(S1)는 500 ㎛ 이하일 수 있다.
상기 상기 기준 방향 내에서 상기 제2 개구부의 길이(P)는 6 ㎛ 내지 10 ㎛일 수 있다.
상기 광감지 소자는 화소 정의막으로부터 적어도 일부분이 노출된 제1 전극, 상기 제1 전극 상에 배치된 광전 변환층, 및 상기 광전 변환층 상에 배치된 제2 전극을 포함할 수 있다. 상기 기준 방향 내에서 상기 광감지 소자의 감지영역의 길이는 상기 기준 방향 내에서 상기 화소 정의막으로부터 노출된 상기 제1 전극의 상기 일부분의 길이로 정의될 수 있다.
상기 컬러필터는 상기 제2 개구부에 중첩할 수 있다.
상기 제2 영역은 상기 제1 영역의 상면으로부터 연장된 경사면 및 상기 경사면에 연장되고 상기 제1 영역의 상면에 대응하는 상면을 포함할 수 있다.
상기 발광 소자는 제1 색 발광 소자들, 제2 색 발광 소자들, 및 제3 색 발광 소자들을 포함할 수 있다. 1개의 제1 색 발광 소자, 2개의 제2 색 발광 소자, 및 1개의 제3 색 발광 소자는 유닛 발광 소자를 정의하고, 상기 유닛 발광 소자에 대응하도록 2개의 상기 광감지 소자가 배치될 수 있다.
상기 발광 소자는 제1 색 발광 소자들, 제2 색 발광 소자들, 및 제3 색 발광 소자들을 포함할 수 있다. 1개의 제1 색 발광 소자, 2개의 제2 색 발광조사, 및 1개의 제3 색 발광 소자가 정의하는 영역의 중심에 상기 광감지 소자가 배치될 수 있다.
상기 2개의 상기 광감지 소자는 전기적으로 연결될 수 있다.
상기 표시모듈은 상기 발광 소자의 제1 전극을 노출하는 제1 개구부 및 상기 감광지 소자의 제1 전극을 노출하는 제2 개구부가 정의된 화소 정의막을 더 포함할 수 있다. 평면 상에서 상기 화소 정의막의 상기 제1 개구부는 상기 차광패턴의 상기 제1 개구부의 내측에 배치되고, 상기 차광패턴의 상기 제2 개구부는 상기 화소 정의막의 상기 제2 개구부의 내측에 배치될 수 있다.
상기 표시모듈은 상기 절연층 상에 배치되고, 상기 차광패턴 및 상기 컬러필터를 커버하는 오버 코팅층을 더 포함할 수 있다. 상기 오버 코팅층은 상기 절연층의 상면보다 평탄한 상면을 제공할 수 있다.
상기 표시모듈은, 상기 박막 봉지층과 상기 절연층 사이에 배치된 적어도 하나의 무기층 및 상기 박막 봉지층과 상기 절연층 사이에 배치된 터치 감지 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 표시장치는 표시모듈 및 상기 표시모듈 상에 배치된 윈도우를 포함한다. 상기 표시모듈은 베이스층, 상기 베이스층 상에 배치된 발광 소자, 상기 베이스층 상에 배치된 광감지 소자, 상기 발광 소자와 상기 광감지 소자를 커버하는 박막 봉지층, 상기 박막 봉지층 상에 배치된 절연층, 상기 절연층 상에 배치된 절연 패턴, 상기 절연층 및 상기 절연 패턴 상에 배치된 차광패턴, 및 상기 절연층 및 상기 절연 패턴 상에 배치된 컬러필터를 포함할 수 있다. 상기 절연패턴은 상기 광감지 소자에 중첩할 수 있다. 상기 차광패턴은 상기 발광 소자에 대응하는 제1 개구부 및 상기 광감지 소자에 대응하는 제2 개구부가 정의되고, 상기 절연층 및 상기 절연 패턴 상에 배치된다.
상기 절연 패턴의 두께는 상기 절연층의 두께보다 클 수 있다.
본 발명의 실시예에 따르면, 절연층 또는 절연 패턴을 이용하여 유효 지문영역의 길이를 감소시킬 수 있다. 유효 지문영역의 길이가 지문의 피치에 대응하는 거리 또는 이보다 작아짐으로써 감지된 지문의 해상력이 증가될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시장치의 블럭도이다.
도 4는 본 발명의 일 실시예에 따른 표시패널의 일부 영역을 확대한 평면도이다.
도 5a는 본 발명의 일 실시예에 따른 광감지 소자와 센서 구동회로의 연결 관계를 나타낸 평면도이다.
도 5b는 도 5a에 도시된 광감지부와 센서 구동회로의 연결 관계를 나타낸 회로도이다.
도 5c는 도 5b에 도시된 본 발명의 일 실시예에 따른 센서들의 리드아웃 타이밍을 나타낸 회로도이다.
도 6a는 본 발명의 일 실시예에 따른 화소 및 센서를 나타낸 회로도이다.
도 6b는 도 6a에 도시된 화소 및 센서의 동작을 설명하기 위한 파형도이다.
도 7은 본 발명의 일 실시예에 따른 표시패널의 단면도이다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 9a는 제2 절연층과 감지영역의 배치관계를 도시한 평면도이다.
도 9b는 도 9a의 X-X'에 대응하는 표시장치의 단면도이다.
도 10a는 차광패턴과 광감지 소자의 거리와 유효 지문영역의 관계를 도시한 그래프이다.
도 10b는 차광패턴과 윈도우의 상면 사이의 거리와 유효 지문영역의 관계를 도시한 그래프이다.
도 11은 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 사시도이고, 도 2는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시 예에 따른 표시장치(DD)는 제1 방향(DR1)에 평행한 장변들을 갖고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)에 평행한 단변들을 갖는 직사각형 형상을 가질 수 있다. 그러나, 이에 한정되지 않고, 표시장치(DD)는 원형 및 다각형 등 다양한 형상들을 가질 수 있다.
표시장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 표시장치(DD)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 표시장치(DD)는 스마트 워치, 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등의 전자 장치에 적용될 수 있다.
이하, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면과 실질적으로 수직한 법선 방향은 제3 방향(DR3)으로 정의된다. 본 명세서에서 "평면상에서 봤을 때"의 의미는 제3 방향(DR3)에서 바라본 상태를 의미할 수 있다.
표시장치(DD)의 상면은 표시면(IS)으로 정의될 수 있으며, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면과 나란할 수 있다. 표시장치(DD)에서 생성된 영상들(IM)은 표시면(IS)을 통해 사용자에게 제공될 수 있다.
표시면(IS)은 투과 영역(TA) 및 베젤 영역(BZA)으로 구분될 수 있다. 투과 영역(TA)은 영상들(IM)이 표시되는 영역일 수 있다. 사용자는 투과 영역(TA)을 통해 영상들(IM)을 시인한다. 본 실시예에서, 투과 영역(TA)은 꼭지점들이 둥근 사각 형상으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 투과 영역(TA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
베젤 영역(BZA)은 투과 영역(TA)에 인접한다. 베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 투과 영역(TA)을 에워쌀 수 있다. 이에 따라, 투과 영역(TA)의 형상은 실질적으로 베젤 영역(BA)에 의해 정의될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 베젤 영역(BZA)은 투과 영역(TA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다.
표시장치(DD)는 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 표시장치(DD)의 외부에서 제공되는 다양한 형태의 입력들을 포함할 수 있다. 예를 들어, 외부 입력은 사용자의 손(US_F) 등 신체의 일부에 의한 접촉 또는 별도의 장치(예를 들어, 액티브 펜 또는 디지타이저 등)에 의한 접촉은 물론 표시장치(DD)와 근접하거나, 소정의 거리로 인접하여 인가되는 외부 입력(예를 들어, 호버링)을 포함할 수 있다. 또한, 외부 입력은 힘, 압력, 온도, 광 등 다양한 형태를 가질 수 있다.
표시장치(DD)는 외부에서 인가되는 사용자의 생체 정보를 감지할 수 있다. 표시장치(DD)의 표시면(IS)에는 사용자의 생체 정보를 감지할 수 있는 생체 정보 감지 영역이 제공될 수 있다. 생체 정보 감지 영역은 투과 영역(TA)의 전체 영역에 제공되거나, 투과 영역(TA)의 일부 영역에 제공될 수 있다. 도 1에서는 본 발명의 일 예로 투과 영역(TA)의 전체가 생체 정보 감지 영역으로 활용되는 것을 도시하였다.
표시장치(DD)는 윈도우(WM), 표시모듈(DM) 및 하우징(EDC)을 포함할 수 있다. 본 실시예에서, 윈도우(WM)와 하우징(EDC)은 결합되어 표시장치(DD)의 외관을 구성한다.
윈도우(WM)의 전면은 표시장치(DD)의 표시면(IS)을 정의한다. 윈도우(WM)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우(WM)는 유리 또는 플라스틱을 포함할 수 있다. 윈도우(WM)는 다층구조 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우(WM)는 접착제로 결합된 복수 개의 플라스틱 필름을 포함하거나, 접착제로 결합된 유리 기판과 플라스틱 필름을 포함할 수 있다.
표시모듈(DM)은 표시패널(DP) 및 입력 감지층(ISL)을 포함할 수 있다. 표시패널(DP)은 전기적 신호에 따라 영상을 표시하고, 입력 감지층(ISL)은 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 다양한 형태로 제공될 수 있다.
본 발명의 일 실시예에 따른 표시패널(DP)은 발광형 표시패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시패널(DP)은 유기발광 표시패널 또는 무기발광 표시패널일 수 있다. 유기발광 표시패널의 발광층은 유기발광물질을 포함할 수 있고, 무기발광 표시패널의 발광층은 무기발광물질(예컨대 퀀텀닷 또는 퀀텀로드)을 포함할 수 있다. 이하, 표시패널(DP)은 유기발광 표시패널로 설명된다.
도 2를 참조하면, 표시패널(DP)은 베이스층(BL), 화소층(PXL) 및 박막 봉지층(TFE)을 포함한다. 본 발명에 따른 표시패널(DP)은 플렉서블(flexible) 표시패널일 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 예를 들어, 표시패널(DP)은 폴딩축을 기준으로 폴딩되는 폴더블(foldable) 표시패널 또는 리지드(rigid) 표시패널일 수 있다.
베이스층(BL)은 합성수지층을 포함할 수 있다. 합성수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 그밖에 베이스층(BL)은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
화소층(PXL)은 베이스층(BL) 상에 배치된다. 화소층(PXL)은 회로층(DP_CL) 및 소자층(DP_ED)을 포함할 수 있다. 회로층(DP_CL)은 베이스층(BL)과 소자층(DP_ED) 사이에 배치된다. 회로층(DP_CL)은 적어도 하나의 절연층과 회로 소자를 포함한다. 이하, 회로층(DP_CL)에 포함된 절연층은 중간 절연층으로 지칭된다. 중간 절연층은 적어도 하나의 중간 무기막과 적어도 하나의 중간 유기막을 포함한다. 회로 소자는 영상을 표시하기 위한 복수개의 화소들 각각에 포함된 화소 구동회로 및 외부 정보를 인식하기 위한 복수개의 센서들 각각에 포함된 센서 구동회로 등을 포함할 수 있다. 외부 정보는 생체 정보일 수 있다. 본 발명의 일 예로, 센서는 지문 인식 센서, 근접 센서, 홍채 인식 센서 등일 수 있다. 또한, 센서는 광학 방식으로 생체 정보를 인식하는 광학식 센서일 수 있다. 회로층(DP_CL)은 화소 구동회로 및/또는 센서 구동회로에 연결된 신호 라인들을 더 포함할 수 있다.
소자층(DP_ED)은 화소들 각각에 포함된 발광 소자 및 센서들 각각에 포함된 광감지 소자를 포함할 수 있다. 본 발명의 일 예로, 광감지 소자는 포토 다이오드일 수 있다. 광감지 소자는 사용자의 지문에 의해 반사된 광을 감지 또는 광에 반응하는 센서일 수 있다. 회로층(DP_CL) 및 소자층(DP_ED)에 상세한 설명은 후술한다.
박막 봉지층(TFE)은 소자층(DP_ED)을 밀봉한다. 박막 봉지층(TFE)은 적어도 하나의 유기막 및 적어도 하나의 무기막을 포함할 수 있다. 무기막은 무기 물질을 포함하고, 수분/산소로부터 소자층(DP_ED)을 보호할 수 있다. 무기막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있으나, 이에 특별히 제한되지 않는다. 유기층은 유기 물질을 포함하고, 먼지 입자와 같은 이물질로부터 소자층(DP_ED)을 보호할 수 있다. 박막 봉지층(TFE)은 순차적으로 적층된 무기층/유기층/무기층을 포함할 수 있다.
표시패널(DP) 상에 입력 감지층(ISL)이 형성될 수 있다. 입력 감지층(ISL)은 박막 봉지층(TFE) 상에 직접 배치될 수 있다. 본 발명의 일 실시예에 따르면, 입력 감지층(ISL)은 연속 공정에 의해 표시패널(DP) 상에 형성될 수 있다. 즉, 입력 감지층(ISL)과 표시패널(DP) 사이에 접착층이 배치되지 않는다.
입력 감지층(ISL)은 외부의 입력(예를 들어, 사용자의 터치)을 감지하여 소정의 입력 신호로 변경하고, 입력 신호를 표시패널(DP)에 제공할 수 있다. 입력 감지층(ISL)은 외부의 입력을 감지하기 위한 복수 개의 입력 감지 전극들을 포함할 수 있다. 감지 전극들은 상호 정전 용량 방식으로 외부의 입력을 감지하거나 셀프 정전 용량 방식으로 외부의 입력을 감지할 수 있다. 표시패널(DP)은 입력 감지층(ISL)으로부터 입력 신호를 제공받고, 입력 신호에 대응하는 영상을 생성할 수 있다.
표시모듈(DM)은 반사 방지층(ARL)을 더 포함할 수 있다. 본 발명의 일 예로, 반사 방지층(ARL)은 입력 감지층(ISL) 상에 배치될 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 반사 방지층(ARL)은 복수의 컬러필터 및 차광패턴을 포함할 수 있다. 입력 감지층(ISL) 및 반사 방지층(ARL)에 대한 상세한 설명은 후술한다.
본 발명의 일 실시예에 따른 표시장치(DD)는 접착층(AL)을 더 포함할 수 있다. 윈도우(WM)는 접착층(AL)에 의해 입력 감지층(ISL)에 부착될 수 있다. 접착층(AL)은 광학 투명 접착제(Optical Clear Adhesive), 광학 투명 접착 수지(Optically Clear Adhesive Resin) 또는 감압 접착제(PSA, Pressure Sensitive Adhesive)을 포함할 수 있다.
하우징(EDC)은 윈도우(WM)와 결합된다. 하우징(EDC)은 윈도우(WM)와 결합되어 소정의 내부 공간을 제공한다. 표시모듈(DM)은 내부 공간에 수용될 수 있다. 하우징(EDC)은 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징(EDC)은 유리, 플라스틱, 또는 금속을 포함하거나, 이들의 조합으로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 하우징(EDC)은 내부 공간에 수용된 표시장치(DD)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다. 도시되지 않았으나, 표시모듈(DM)과 하우징(EDC) 사이에는 표시장치(DD)의 전반적인 동작에 필요한 전원을 공급하는 배터리 모듈 등이 배치될 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시장치(DD)의 블록도이다.
도 3을 참조하면, 표시장치(DD)는 표시패널(DP), 구동 컨트롤러(100), 및 구동회로를 포함한다. 본 발명의 일 예로, 구동회로는 데이터 드라이버(200), 스캔 드라이버(300), 발광 드라이버(350), 전압 발생기(400) 및 리드아웃회로(500)를 포함한다. 본 발명의 일 실시예에서 전압 발생기(400) 및 리드아웃회로(500)는 구동 컨트롤러(100)와 하나의 구동칩으로 구현될 수 있다.
구동 컨트롤러(100)는 영상 신호(RGB) 및 제어 신호(CTRL)를 수신한다. 구동 컨트롤러(100)는 데이터 드라이버(200)와의 인터페이스 사양에 맞도록 영상 신호(RGB)의 데이터 포맷을 변환한 영상 데이터 신호(DATA)를 생성한다. 구동 컨트롤러(100)는 제1 제어 신호(SCS), 제2 제어 신호(ECS), 제3 제어 신호(DCS) 및 제4 제어 신호(RCS)를 출력한다.
데이터 드라이버(200)는 구동 컨트롤러(100)로부터 제3 제어 신호(DCS) 및 영상 데이터 신호(DATA)를 수신한다. 데이터 드라이버(200)는 영상 데이터 신호(DATA)를 데이터 신호들로 변환하고, 데이터 신호들을 후술하는 복수 개의 데이터 라인들(DL1-DLm)에 출력한다. 데이터 신호들은 영상 데이터 신호(DATA)의 계조 값에 대응하는 아날로그 전압들이다.
스캔 드라이버(300)는 구동 컨트롤러(100)로부터 제1 제어 신호(SCS)를 수신한다. 스캔 드라이버(300)는 제1 제어 신호(SCS)에 응답해서 스캔 라인들로 스캔 신호들을 출력할 수 있다.
전압 발생기(400)는 표시패널(DP)의 동작에 필요한 전압들을 발생한다. 이 실시예에서, 전압 발생기(400)는 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 제1 초기화 전압(VINT1) 및 제2 초기화 전압(VINT2)을 발생한다.
표시패널(DP)은 투과 영역(TA)(도 1에 도시됨)에 대응하는 표시영역(DA) 및 베젤 영역(BZA)(도 1에 도시됨)에 대응하는 비표시영역(NDA)을 포함할 수 있다.
표시패널(DP)은 표시영역(DA)에 배치되는 복수의 화소들(PX) 및 표시영역(DA)에 배치되는 복수의 센서들(FX)을 포함할 수 있다. 본 발명의 일 예로, 복수의 센서들(FX) 각각은 서로 인접하는 두 개의 화소(PX) 사이에 배치될 수 있다. 복수의 화소들(PX) 및 복수의 센서들(FX)은 제1 및 제2 방향(DR1, DR2) 상에서 교번적으로 배치될 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 즉, 복수의 센서들(FX) 중 제1 방향(DR1) 상에서 서로 인접한 두 개의 센서(FX) 사이에는 두 개 이상의 화소(PX)가 배치되거나, 복수의 센서들(FX) 중 제2 방향(DR2) 상에서 서로 인접한 두 개의 센서(FX) 사이에는 두 개 이상의 화소(PX)가 배치될 수 있다.
표시패널(DP)은 초기화 스캔 라인들(SIL1~SILn), 보상 스캔 라인들(SCL1~SCLn), 기입 스캔 라인들(SWL1~SWLn), 블랙 스캔 라인들(SBL1~SBLn), 발광 제어 라인들(EML1~EMLn), 데이터 라인들(DL1~DLm) 및 리드아웃라인들(RL1~RLh)을 더 포함한다. 초기화 스캔 라인들(SIL1~SILn), 보상 스캔 라인들(SCL1~SCLn), 기입 스캔 라인들(SWL1~SWLn), 블랙 스캔 라인들(SBL1~SBLn) 및 발광 제어 라인들(EML1~EMLn)은 제2 방향(DR2)으로 연장된다. 초기화 스캔 라인들(SIL1~SILn), 보상 스캔 라인들(SCL1~SCLn), 기입 스캔 라인들(SWL1~SWLn), 블랙 스캔 라인들(SBL1~SBLn) 및 발광 제어 라인들(EML1~EMLn)은 제1 방향(DR1)으로 서로 이격되어 배열된다. 데이터 라인들(DL1~DLm) 및 리드아웃라인들(RL1~RLh)은 제1 방향(DR1)로 연장되며, 제2 방향(DR2)으로 서로 이격되어 배열된다.
복수의 화소들(PX)은 초기화 스캔 라인들(SIL1~SILn), 보상 스캔 라인들(SCL1~SCLn), 기입 스캔 라인들(SWL1~SWLn), 블랙 스캔 라인들(SBL1~SBLn), 발광 제어 라인들(EML1~EMLn), 그리고 데이터 라인들(DL1~DLm)에 각각 전기적으로 연결된다. 예를 들어, 복수의 화소들(PX) 각각은 4개의 스캔 라인들에 전기적으로 연결될 수 있다. 그러나, 각 화소(PX)에 연결되는 스캔 라인의 개수는 이에 한정되지 않으며, 변경될 수 있다.
복수의 센서들(FX)은 기입 스캔 라인들(SWL1~SWLn) 및 리드아웃라인들(RL1~RLh)에 각각 전기적으로 연결된다. 복수의 센서들(FX) 각각은 1개의 스캔 라인들에 전기적으로 연결될 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 각 센서(FX)에 연결되는 스캔 라인의 개수는 가변될 수 있다. 본 발명의 일 예로, 리드아웃라인들(RL1~RLh)의 개수는 데이터 라인들(DL1~DLm)의 개수의 1/2에 해당할 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 대안적으로, 리드아웃라인들(RL1~RLh)의 개수는 데이터 라인들(DL1~DLm)의 개수의 1/4 또는 1/8 등에 해당할 수 있다.
스캔 드라이버(300)는 표시패널(DP)의 비표시영역(NDA)에 배치될 수 있다. 스캔 드라이버(300)는 구동 컨트롤러(100)로부터 제1 제어 신호(SCS)를 수신한다. 스캔 드라이버(300)는 제1 제어 신호(SCS)에 응답해서 초기화 스캔 라인들(SIL1~SILn)로 초기화 스캔 신호들을 출력하고, 보상 스캔 라인들(SCL1~SCLn)로 보상 스캔 신호들을 출력한다. 또한, 스캔 드라이버(300)는 제1 제어 신호(SCS)에 응답해서 기입 스캔 라인들(SWL1~SWLn)로 기입 스캔 신호들을 출력하고, 블랙 스캔 라인들(SBL1~SBLn)로 블랙 스캔 신호들을 출력할 수 있다. 대안적으로, 스캔 드라이버(300)는 제1 및 제2 스캔 드라이버를 포함할 수 있다. 제1 스캔 드라이버는 초기화 스캔 신호들 및 보상 스캔 신호들을 출력할 수 있고, 제2 스캔 드라이버는 기입 스캔 신호들 및 블랙 스캔 신호들을 출력할 수 있다.
발광 드라이버(350)는 표시패널(DP)의 비표시영역(NDA)에 배치될 수 있다. 발광 드라이버(350)는 구동 컨트롤러(100)로부터 제2 제어 신호(ECS)를 수신한다. 발광 드라이버(350)는 제2 제어 신호(ECS)에 응답해서 발광 제어 라인들(EML1~EMLn)로 발광 제어 신호들을 출력할 수 있다. 대안적으로, 스캔 드라이버(300)가 발광 제어 라인들(EML1~EMLn)에 연결될 수 있다. 이 경우, 발광 드라이버(350)는 생략되고, 스캔 드라이버(300)가 발광 제어 라인들(EML1~EMLn)로 발광 제어 신호들을 출력할 수 있다.
리드아웃회로(500)는 구동 컨트롤러(100)로부터 제4 제어 신호(RCS)를 수신한다. 리드아웃회로(500)는 제4 제어 신호(RCS)에 응답해서, 리드아웃라인들(RL1~RLh)로부터 감지 신호들을 수신할 수 있다. 리드아웃회로(500)는 리드아웃라인들(RL1~RLh)로부터 수신된 감지 신호들을 가공하고, 가공된 감지 신호들(S_FS)을 구동 컨트롤러(100)로 제공할 수 있다. 구동 컨트롤러(100)는 감지 신호들(S_FS)에 근거하여 생체 정보를 인식할 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시영역(DA)의 일부 영역을 확대한 평면도이다.
도 4에는 표시영역(DA)에 반복되는 유닛 영역들(RPU)이 구분 도시되었다. 유닛 영역들(RPU) 각각에는 유닛 화소와 적어도 하나의 센서(FX)가 배치된다. 유닛 화소는 도 3에 도시된 복수의 화소들(PX) 중 반복되는 화소의 그룹으로 정의될 수 있다.
유닛 화소는 제1 색 화소(PX-R), 2개의 제2 색 화소(PX-G1, PX-G2), 및 제3 색 화소(PX-B)를 포함할 수 있다. 본 실시예에서 제1 색은 레드이고, 제2 색은 그린이고, 제3 색은 블루일 수 있다. 본 실시예에서 유닛 영역들(RPU) 각각에 2개의 센서들(FX)이 배치될 수 있다. 제1 색 화소(PX-R)는 제1 색 발광 소자를 포함하고, 2개의 제2 색 화소(PX-G1, PX-G2) 각각은 제2 색 발광 소자를 포함하고, 제3 색 화소(PX-B)는 제3 색 발광 소자를 포함한다.
도 4에는 제1 색 발광 소자의 제1 발광영역(LA-R), 제2 색 발광 소자들의 제2 발광영역들(LA-G1, LA-G2), 및 제3 색 발광 소자의 제3 발광영역(LA-B)이 도시되었다. 제1 발광영역(LA-R), 제2 발광영역들(LA-G1, LA-G2), 및 제3 발광영역(LA-B) 중 제3 발광영역(LA-B)의 면적이 가장 클 수 있고, 제2 발광영역들(LA-G1, LA-G2)의 면적이 가장 작을 수 있다. 또한, 2개의 센서들(FX)의 광감지 소자의 감지영역(SA)이 도시되었다. 1개의 제1 색 발광 소자, 2개의 제2 색 발광 소자, 및 1개의 제3 색 발광 소자는 유닛 발광 소자를 정의할 수 있고, 1개의 제1 발광영역(LA-R), 2개의 제2 발광영역들(LA-G1, LA-G2), 및 1개의 제3 발광영역(LA-B)은 유닛 발광영역을 정의할 수 있다.
제2 방향(DR2)을 따라 나열된 유닛 영역들(RPU)은 동일한 화소 배치를 가질 수 있고, 제1 방향(DR1)을 따라 나열된 유닛 영역들(RPU)은 제1 색 화소(PX-R)와 제3 색 화소(PX-B)의 위치가 다를 수 있다. 유닛 영역들(RPU) 중 제1 타입의 유닛 영역들과 제2 타입의 유닛 영역들이 제1 방향(DR1)을 따라 교번하게 배치될 수 있다.
유닛 영역들(RPU) 각각을 참조하면, 제2 발광영역들(LA-G1, LA-G2)은 제2 방향(DR2) 내에서 정렬된다. 제1 방향(DR1) 내에서 감지영역들(SA) 각각은 제2 발광영역들(LA-G1, LA-G2) 중 대응하는 제2 발광영역(LA-G1, LA-G2)에 정렬된다.
제2 방향(DR2) 내에서 제1 발광영역(LA-R), 제3 발광영역(LA-B), 및 감지영역들(SA)은 정렬된다. 제1 발광영역(LA-R)과 제3 발광영역(LA-B) 사이에 하나의 감지영역(SA)이 배치되고, 2개의 감지영역들(SA) 사이에 제1 발광영역(LA-R)과 제3 발광영역(LA-B) 중 하나가 배치된다.
도 4를 참조하면 감지영역들(SA) 각각은 유닛 영역들(RPU)의 구분과 무관하게, 제1 발광영역(LA-R), 제3 발광영역(LA-B), 및 2개의 제2 발광영역들(LA-G1, LA-G2)이 정의하는 영역의 중심에 배치된다. 감지영역들(SA) 각각은 제2 방향(DR2)에서 제1 발광영역(LA-R)과 제3 발광영역(LA-B) 사이에 배치되고, 제1 방향(DR1)에서 2개의 제2 발광영역들(LA-G1, LA-G2) 사이에 배치된다.
도 5a는 본 발명의 일 실시예에 따른 발광 소자와 화소 구동회로의 연결 관계 및 광감지 소자와 센서 구동회로의 연결 관계를 나타낸 평면도이다. 도 5b는 도 5a에 도시된 발광 소자와 화소 구동회로의 연결 관계 및 광감지 소자와 센서 구동회로의 연결 관계를 나타낸 회로도이다. 도 5c는 도 5b에 도시된 본 발명의 일 실시예에 따른 센서들(FX)의 리드아웃 타이밍을 나타낸 회로도이다.
이하, 제1 색 화소(PX-R)는 레드 화소로, 제2 색 화소(PX-G1, PX-G2)는 그린 화소로, 및 제3 색 화소(PX-B)는 블루 화소로 정의된다. 또한, 제1 색 발광 소자는 레드 발광 소자(ED_R)로, 제2 색 발광 소자는 그린 발광 소자(ED_G)로, 제3 색 발광 소자는 블루 발광 소자(ED_B)로 정의된다.
도 5a를 참조하면, 도 4에 도시된 제1 발광영역(LA-R)에 대응하도록 레드 발광 소자(ED_R)의 제1 전극(R_AE) 및 발광층(R_EL)이 도시되었다. 제2 발광영역들(LA-G1, LA-G2) 중 하나에 대응하도록 제1 그린 발광 소자(ED_G1)의 제1 전극(G1_AE) 및 발광층(G1_EL)이 도시되었고, 제2 발광영역들(LA-G1, LA-G2) 중 다른 하나에 대응하도록 제2 그린 발광 소자(ED_G2)의 제1 전극(G2_AE) 및 발광층(G2_EL)이 도시되었다. 제3 발광영역(LA-B)에 대응하도록 블루 발광 소자(ED_B)의 제1 전극(B_AE) 및 발광층(B_EL)이 도시되었다. 유닛 영역(RPU) 내 2개의 감지영역들(SA) 중 하나에 대응하도록 제1 광감지 소자(OPD1)의 제1 전극(O_AE1) 및 광전 변환층(O_RL1)이 도시되었고, 2개의 감지영역들(SA) 중 다른 하나에 대응하도록 제2 광감지 소자(OPD2)의 제1 전극(O_AE2) 및 광전 변환층(O_RL2)이 도시되었다.
유닛 영역(RPU) 내에는 레드 화소(PX-R)의 화소 구동회로(R_PD), 제1 그린 화소(PX-G1)의 화소 구동회로(G1_PD), 제2 그린 화소(PX-G2)의 화소 구동회로(G2_PD), 블루 화소(PX-B)의 화소 구동회로(B_PD), 및 센서 구동회로(O_SD)가 배치된다.
발광 소자들(ED_R, ED_G1, ED_G2, ED_B) 각각의 제1 전극(R_AE, G1_AE, G2_AE, B_AE)은 대응하는 화소 구동회로(R_PD, G1_PD, G2_PD, B_PD)에 전기적으로 연결된다. 예컨대, 레드 발광 소자(ED_R)는 그것의 화소 구동회로(R_PD)에 전기적으로 연결된다. 구체적으로, 레드 발광 소자(ED_R)의 제1 전극(R_AE)은 대응하는 화소 구동회로(R_PD)와 콘택홀을 통해 접속된다.
센서(FX)는 제1 광감지 소자(OPD1), 제2 광감지 소자(OPD2), 및 센서 구동회로(O_SD)를 포함한다. 본 실시예에서 제1 광감지 소자(OPD1)와 제2 광감지 소자(OPD2)는 모두 하나의 센서 구동회로(O_SD)에 전기적으로 연결될 수 있다. 센서(FX)는 제1 및 제2 광감지 소자(OPD1, OPD2)를 전기적으로 연결시키는 라우팅 배선(RW)을 더 포함할 수 있다. 라우팅 배선(RW)을 통해 제1 광감지 소자(OPD1)의 제1 전극(O_AE1)과 제2 광감지 소자(OPD2)의 제1 전극(O_AE2)이 연결되고, 제1 광감지 소자(OPD1)의 제1 전극(O_AE1)은 콘택홀을 통해 센서 구동회로(O_SD)에 접속될 수 있다. 본 발명의 일 실시예에서 제1 광감지 소자(OPD1)와 제2 광감지 소자(OPD2)는 서로 다른 센서 구동회로(O_SD)에 연결될 수 있다. 이때, 하나의 유닛 영역(RPU) 내에는 2개의 센서(FX)가 배치된 것과 같다.
도 5b는 기입 스캔 라인들(SWL1 내지 SWL4), 리드아웃 라인들(RL1, RL2), 및 데이터 라인들(DL1 내지 DL8)에 대한 화소들(PX-R, PX-G1, PX-G2, PX-B) 및 센서(FX)의 연결관계를 간략히 도시하였다. 제2 방향(DR2)으로 나열된 제1 유닛 영역(RPU1) 및 제2 유닛 영역(RPU2)을 중심으로 설명한다.
화소들(PX-R, PX-G1, PX-G2, PX-B) 각각에는 4개의 스캔 라인(예를 들어, 기입 스캔 라인, 보상 스캔 라인, 초기화 스캔 라인 및 블랙 스캔 라인)이 연결된다. 도 4c에서는 설명의 편의를 위하여 4개의 스캔 라인 중 하나(예를 들어, 기입 스캔 라인)만을 도시하였다.
도 5b에서는 복수의 기입 스캔 라인들(SWL1~SWL, 도 3 참조) 중 4개의 기입 스캔 라인(SWL1~SWL4)을 도시하였으며, 복수의 데이터 라인들(DL1~DLm, 도 3 참조) 중 8개의 데이터 라인(DL1~DL8) 및 복수의 리드아웃 라인들(RL1~RLh, 도 3 참조) 중 2개의 리드아웃 라인(RL1, RL2)만을 도시하였다.
제1 유닛 영역(RPU1)에 배치된 화소들(PX-R, PX-G1, PX-G2, PX-B)에는 제1 기입 스캔 라인(SWL1), 및 제1 내지 제4 데이터 라인(DL1~DL4)이 연결될 수 있다. 제2 유닛 영역(RPU2)에 배치된 화소들(PX-R, PX-G1, PX-G2, PX-B)에는 제1 기입 스캔 라인(SWL1) 및 제5 내지 제8 데이터 라인(DL5~DL8)이 연결될 수 있다. 제1 유닛 영역(RPU1)에 배치된 센서(FX)에는 제1 기입 스캔 라인(SWL1) 및 제1 리드아웃 라인(RL1)이 연결되고, 제2 유닛 영역(RPU2)에 배치된 센서(FX)에는 제1 기입 스캔 라인(SWL1) 및 제2 리드아웃 라인(RL2)이 연결된다.
도 5b 및 도 5c를 참조하면, 센서 구동 회로(O_SD)는 대응하는 기입 스캔 라인(SWL1~SWL4)에 인가되는 기입 스캔 신호(SW1~SW4)의 활성화 구간동안 제1 및 제2 리드아웃 라인(RL1, RL2)으로 제1 및 제2 감지 신호(FS1, FS2)를 각각 출력할 수 있다.
도 6a는 본 발명의 일 실시예에 따른 화소(PX-R) 및 센서(FX)를 나타낸 회로도이고, 도 6b는 도 6a에 도시된 화소(PX-R) 및 센서(FX)의 동작을 설명하기 위한 파형도이다.
도 6a에는 도 3에 도시된 복수의 화소들(PX) 중 레드 화소(PX-R)의 등가 회로도가 예시적으로 도시된다. 복수의 화소들(PX) 각각은 동일한 회로 구조를 가지므로, 상기 레드 화소(PX-R)에 대한 회로 구조의 설명으로 나머지 화소들에 대한 구체적인 설명은 생략한다. 또한, 도 6a에는 도 3에 도시된 복수의 센서들(FX) 중 하나의 센서(FX)의 등가 회로도가 예시적으로 도시된다. 복수의 센서들(FX) 각각은 동일한 회로 구조를 가지므로, 상기 센서(FX)에 대한 회로 구조의 설명으로 나머지 화소들에 대한 구체적인 설명은 생략한다.
도 6a를 참조하면, 레드 화소(PX-R)는 i번째 데이터 라인(DLi), j번째 초기화 스캔 라인(SILj), j번째 보상 스캔 라인(SCLj), j번째 기입 스캔 라인(SWLj), j번째 블랙 스캔 라인(SBLj), 및 j번째 발광 제어 라인(EMLj)에 접속된다.
화소 구동회로(R_PD)는 제1 내지 제5 트랜지스터들(T1, T2, T3, T4, T5), 제1 및 제2 발광 제어 트랜지스터(ET1, ET2), 그리고 하나의 커패시터(Cst)를 포함한다. 제1 내지 제5 트랜지스터들(T1, T2, T3, T4, T5), 제1 및 제2 발광 제어 트랜지스터(ET1, ET2) 중 적어도 하나는 저온 폴리 실리콘(low-temperature polycrystalline silicon, LTPS) 반도체층을 갖는 트랜지스터일 수 있다. 제1 내지 제5 트랜지스터들(T1, T2, T3, T4, T5), 제1 및 제2 발광 제어 트랜지스터(ET1, ET2) 중 일부는 P-타입 트랜지스터일 수 있고, 나머지 일부는 N-타입 트랜지스터일 수 있다. 예를 들어, 제1, 제2, 제5 트랜지스터(T1, T2, T5), 제1 및 제2 발광 제어 트랜지스터(ET1, ET2)는 PMOS 트랜지스터이고, 제3 및 제4 트랜지스터(T3, T4)는 NMOS 트랜지스터일 수 있다. 이하 제1, 제2, 제5 트랜지스터(T1, T2, T5), 제1 및 제2 발광 제어 트랜지스터(ET1, ET2)의 소스, 드레인, 게이트는 PMOS 트랜지스터를 기준으로 설명되고, 제3 및 제4 트랜지스터(T3, T4)의 소스, 드레인, 게이트는 NMOS 트랜지스터를 기준으로 설명된다.
제1 내지 제5 트랜지스터들(T1, T2, T3, T4, T5), 제1 및 제2 발광 제어 트랜지스터(ET1, ET2) 중 적어도 하나는 산화물 반도체층을 갖는 트랜지스터일 수 있다. 예를 들어, 제3 및 제4 트랜지스터(T3, T4)는 산화물 반도체 트랜지스터이고, 제1, 제2, 제5 트랜지스터(T1, T2, T5), 제1 및 제2 발광 제어 트랜지스터(ET1, ET2)는 실리콘 트랜지스터일 수 있다.
본 발명에 따른 화소 구동회로(R_PD)의 구성은 도 6a에 도시된 실시예에 제한되지 않는다. 도 6a에 도시된 화소 구동회로(R_PD)는 하나의 예시에 불과하고 레드 화소 구동회로(R_PD)의 구성은 변형되어 실시될 수 있다. 예를 들어, 제1 내지 제5 트랜지스터들(T1, T2, T3, T4, T5), 제1 및 제2 발광 제어 트랜지스터(ET1, ET2) 모두가 P-타입 트랜지스터이거나 N-타입 트랜지스터일 수 있다.
j번째 초기화 스캔 라인(SILj), j번째 보상 스캔 라인(SCLj), j번째 기입 스캔 라인(SWLj), j번째 블랙 스캔 라인(SBLj) 및 j번째 발광 제어 라인(EMLj)은 각각 j번째 초기화 스캔 신호(SIj), j번째 보상 스캔 신호(SCj), j번째 기입 스캔 신호(SWj), j번째 블랙 스캔 신호(SBj) 및 j번째 발광 제어 신호(EMj)를 레드 화소(PX-R)로 전달할 수 있다. i번째 데이터 라인(DLi)은 i번째 데이터 신호(Di)를 레드 화소(PX-R)로 전달한다. i번째 데이터 신호(Di)는 표시장치(DD, 도 3 참조)에 입력되는 영상 신호(RGB, 도 3 참조)에 대응하는 전압 레벨을 가질 수 있다.
제1 및 제2 구동 전압 라인들(VL1, VL2) 각각은 제1 구동 전압(ELVDD) 및 제2 구동 전압(ELVSS)을 레드 화소(PX-R)로 전달할 수 있다. 또한, 제1 및 제2 초기화 전압 라인들(VL3, VL4)은 각각 제1 초기화 전압(VINT1) 및 제2 초기화 전압(VINT2)을 레드 화소(PX-R)로 전달할 수 있다.
제1 트랜지스터(T1)는 제1 구동 전압(ELVDD)을 수신하는 제1 구동 전압 라인(VL1)과 레드 발광 소자(ED_R) 사이에 접속된다. 제1 트랜지스터(T1)는 제1 발광 제어 트랜지스터(ET1)를 경유하여 제1 구동 전압 라인(VL1)과 연결된 소스, 제2 발광 제어 트랜지스터(ET2)를 경유하여 레드 발광 소자(ED_R)의 제1 전극(R_AE, 도 5a 참조)과 연결된 드레인, 커패시터(Cst)의 일단(예를 들어, 제1 노드(N1))과 연결된 게이트를 포함한다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)의 스위칭 동작에 따라 i번째 데이터 라인(DLi)이 전달하는 i번째 데이터 신호(Di)를 전달받아 레드 발광 소자(ED_R)에 구동 전류(Id)를 공급할 수 있다.
제2 트랜지스터(T2)는 데이터 라인(DLi)과 제1 트랜지스터(T1)의 소스 사이에 접속된다. 제2 트랜지스터(T2)는 데이터 라인(DLi)과 연결된 소스, 제1 트랜지스터(T1)의 소스와 연결된 드레인, 및 j번째 기입 스캔 라인(SWLj)과 연결된 게이트를 포함한다. 제2 트랜지스터(T2)는 j번째 기입 스캔 라인(SWLj)을 통해 전달받은 기입 스캔 신호(SWj)에 따라 턴 온되어 i번째 데이터 라인(DLi)으로부터 전달된 i번째 데이터 신호(Di)를 제1 트랜지스터(T1)의 소스로 전달할 수 있다.
제3 트랜지스터(T3)는 상기 제1 트랜지스터(T1)의 드레인과 제1 노드(N1) 사이에 접속된다. 제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 게이트와 연결된 소스, 제1 트랜지스터(T1)의 드레인과 연결된 드레인, 및 j번째 보상 스캔 라인(SCLj)과 연결된 게이트를 포함한다. 제3 트랜지스터(T3)는 j번째 보상 스캔 라인(SCLj)을 통해 전달받은 j번째 보상 스캔 신호(SCj)에 따라 턴 온되어 제1 트랜지스터(T1)의 드레인과 게이트를 서로 연결하여 제1 트랜지스터(T1)를 다이오드 연결시킬 수 있다.
제4 트랜지스터(T4)는 제1 초기화 전압(VINT1)이 인가되는 제1 초기화 전압 라인(VL3)과 제1 노드(N1) 사이에 접속된다. 제4 트랜지스터(T4)는 제1 초기화 전압(VINT1)이 전달되는 제1 초기화 전압 라인(VL3)과 연결된 소스, 제1 노드(N1)와 연결된 드레인, 및 j번째 초기화 스캔 라인(SILj)과 연결된 게이트를 포함한다. 제4 트랜지스터(T4)는 j번째 초기화 스캔 라인(SILj)을 통해 전달받은 j번째 초기화 스캔 신호(SIj)에 따라 턴 온된다. 턴 온된 제4 트랜지스터(T4)는 제1 초기화 전압(VINT1)을 제1 노드(N1)에 전달하여 제1 트랜지스터(T1)의 게이트의 전위(즉, 제1 노드(N1)의 전위)를 초기화시킨다.
제1 발광 제어 트랜지스터(ET1)는 제1 구동 전압 라인(VL1)과 연결된 소스, 제1 트랜지스터(T1)의 소스와 연결된 드레인 및 j번째 발광 제어 라인(EMLj)에 연결된 게이트를 포함한다. 제2 발광 제어 트랜지스터(ET2)는 제1 트랜지스터(T1)의 드레인과 연결된 소스, 레드 발광 소자(ED_R)의 제1 전극(R_AE, 도 5a 참조)에 연결된 드레인 및 j번째 발광 제어 라인(EMLj)에 연결된 게이트를 포함한다. 제1 및 제2 발광 제어 트랜지스터(ET1, ET2)는 j번째 발광 제어 라인(EMLj)을 통해 전달받은 j번째 발광 제어 신호(EMj)에 따라 동시에 턴 온된다. 턴-온된 제1 발광 제어 트랜지스터(ET1)를 통해 인가된 제1 구동 전압(ELVDD)은 다이오드 연결된 제1 트랜지스터(T1)를 통해 보상된 후 레드 발광 소자(ED_R)에 전달될 수 있다.
제5 트랜지스터(T5)는 제2 초기화 전압(VINT2)이 전달되는 제2 초기화 전압 라인(VL4)에 연결된 드레인, 제2 발광 제어 트랜지스터(ET2)의 드레인과 연결된 소스 및 블랙 스캔 라인(SBLj)과 연결된 게이트를 포함한다. 제2 초기화 전압(VINT2)은 제1 초기화 전압(VINT1)보다 낮거나 같은 전압 레벨을 가질 수 있다.
커패시터(Cst)의 일단은 앞에서 설명한 바와 같이 제1 트랜지스터(T1)의 게이트와 연결되어 있고, 타단은 제1 구동 전압 라인(VL1)과 연결되어 있다. 레드 발광 소자(ED_R)의 제2 전극(또는 캐소드)은 제2 구동 전압(ELVSS)을 전달하는 제2 구동 전압 라인(VL2)과 연결될 수 있다. 제2 구동 전압(ELVSS)은 제1 구동 전압(ELVDD)보다 낮은 전압 레벨을 가질 수 있다. 본 발명의 일 예로, 제2 구동 전압(ELVSS)은 제1 및 제2 초기화 전압(VINT1, VINT2)보다 낮은 전압 레벨을 가질 수 있다.
도 6a 및 도 6b를 참조하면, j번째 발광 제어 신호(EMj)는 비발광 구간(NEP)동안 하이레벨을 갖는다. 비발광 구간(NEP) 내에서, j번째 초기화 스캔 신호(SIj)가 활성화된다. j번째 초기화 스캔 신호(SIj)의 활성화 구간(AP1, 이하, 제1 활성화 구간) 동안, j번째 초기화 스캔 라인(SILj)을 통해 하이 레벨의 j번째 초기화 스캔 신호(SIj)가 제공되면, 하이 레벨의 j번째 초기화 스캔 신호(SIj)에 응답해서 제4 트랜지스터(T4)가 턴-온된다. 제1 초기화 전압(VINT1)은 턴-온된 제4 트랜지스터(T4)를 통해 제1 트랜지스터(T1)의 게이트에 전달되고, 제1 초기화 전압(VINT1)으로 제1 노드(N1)가 초기화된다. 따라서, 제1 활성화 구간(AP1)은 레드 화소(PX-R)의 초기화 구간으로 정의될 수 있다.
다음, j번째 보상 스캔 신호(SCj)가 활성화되고, j번째 보상 스캔 신호(SCj)의 활성화 구간(AP2, 이하, 제2 활성화 구간) 동안, j번째 보상 스캔 라인(SCLj)을 통해 하이 레벨의 j번째 보상 스캔 신호(SCj)가 공급되면 제3 트랜지스터(T3)가 턴-온된다. 제1 트랜지스터(T1)는 턴-온된 제3 트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스된다. 제1 활성화 구간(AP1)은 제2 활성화 구간(AP2)과 비중첩할 수 있다.
제2 활성화 구간(AP2) 내에서 j번째 기입 스캔 신호(SWj)가 활성화된다. j번째 기입 스캔 신호(SWj)는 활성화 구간(AP4, 이하, 제4 활성화 구간) 동안 로우 레벨을 갖는다. 제4 활성화 구간(AP4) 동안, 로우 레벨의 j번째 기입 스캔 신호(SWj)에 의해 제2 트랜지스터(T2)가 턴-온된다. 그러면, i번째 데이터 라인(DLi)으로부터 공급된 i번째 데이터 신호(Di)에서 제1 트랜지스터(T1)의 문턱 전압(Vth)만큼 감소한 보상 전압("Di-Vth")이 제1 트랜지스터(T1)의 게이트에 인가된다. 즉, 제1 트랜지스터(T1)의 게이트의 전위는 보상 전압("Di-Vth")이 될 수 있다. 제4 활성화 구간(AP4)은 제2 활성화 구간(AP2)과 중첩할 수 있다. 제2 활성화 구간(AP2)의 지속 시간은 제4 활성화 구간(AP4)의 지속 시간보다 클 수 있다.
커패시터(Cst)의 양단에는 제1 구동 전압(ELVDD)과 보상 전압("Di-Vth")이 인가되고, 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장될 수 있다. 여기서, j번째 보상 스캔 신호(SCj)의 하이 레벨 구간은 레드 화소(PX-R)의 보상 구간으로 지칭될 수 있다.
한편, j번째 보상 스캔 신호(SCj)의 제2 활성화 구간(AP2) 내에서 j번째 블랙 스캔 신호(SBj)가 활성화된다. j번째 블랙 스캔 신호(SBj)는 활성화 구간(AP3, 이하, 제3 활성화 구간)동안 로우 레벨을 갖는다. 제3 활성화 구간(AP3) 동안, 제5 트랜지스터(T5)는 j번째 블랙 스캔 라인(SBLj)을 통해 로우 레벨의 j번째 블랙 스캔 신호(SBj)를 공급받아 턴-온된다. 제5 트랜지스터(T5)에 의해 구동 전류(Id)의 일부는 바이패스 전류(Ibp)로서 제5 트랜지스터(T5)를 통해 빠져나갈 수 있다. 제3 활성화 구간(AP3)은 제2 활성화 구간(AP2)과 중첩할 수 있다. 제2 활성화 구간(AP2)의 지속 시간은 제3 활성화 구간(AP3)의 지속 시간보다 클 수 있다. 제3 활성화 구간(AP3)은 제4 활성화 구간(AP4)보다 선행하고, 제4 활성화 구간(AP4)과 비중첩할 수 있다.
레드 화소(PX-R)가 블랙 영상을 표시하는 경우, 제1 트랜지스터(T1)의 최소 구동 전류가 구동 전류(Id)로 흐르더라도 레드 발광 소자(ED_R)가 발광하게 된다면, 레드 화소(PX-R)는 정상적으로 블랙 영상을 표시할 수 없다. 따라서, 본 발명의 일 실시예에 따른 레드 화소(PX-R) 내 제5 트랜지스터(T5)는 제1 트랜지스터(T1)의 최소 구동 전류의 일부를 바이패스 전류(Ibp)로서 레드 발광 소자(ED_R) 쪽의 전류 경로 외의 다른 전류 경로로 분산시킬 수 있다. 여기서 제1 트랜지스터(T1)의 최소 구동 전류란 제1 트랜지스터(T1)의 게이트-소스 전압(Vgs)이 문턱 전압(Vth)보다 작아서 제1 트랜지스터(T1)가 오프되는 조건에서 제1 트랜지스터(T1)로 흐르는 전류를 의미한다. 이렇게 제1 트랜지스터(T1)를 오프시키는 조건에서 제1 트랜지스터(T1)로 흐르는 최소 구동 전류(예를 들어 10pA 이하의 전류)가 레드 발광 소자(ED_R)에 전달되어 블랙 계조의 영상이 표시된다. 레드 화소(PX-R)가 블랙 영상을 표시하는 경우, 최소 구동 전류에 대한 바이패스 전류(Ibp)의 영향이 상대적으로 큰 반면, 일반 영상 또는 화이트 영상과 같은 영상을 표시하는 경우, 구동 전류(Id)에 대한 바이패스 전류(Ibp)의 영향은 거의 없다고 할 수 있다. 따라서, 블랙 영상을 표시하는 경우, 구동 전류(Id)로부터 제5 트랜지스터(T5)를 통해 빠져나온 바이패스 전류(Ibp)의 전류량만큼 감소된 전류(즉, 발광 전류(Ied))가 레드 발광 소자(ED_R)로 제공되어 블랙 영상을 확실하게 표현할 수 있다. 따라서, 레드 화소(PX-R)는 제5 트랜지스터(T5)를 이용하여 정확한 블랙 계조 영상을 구현할 수 있고, 그 결과 콘트라스트비를 향상시킬 수 있다.
다음, j번째 발광 제어 라인(EMLj)으로부터 공급되는 j번째 발광 제어 신호(EMj)가 하이 레벨에서 로우 레벨로 변경된다. 로우 레벨의 발광 제어 신호(EMj)에 의해 제1 및 제2 발광 제어 트랜지스터(ET1, ET2)가 턴 온 된다. 그러면, 제1 트랜지스터(T1)의 게이트의 전압과 제1 구동 전압(ELVDD) 간의 전압 차에 따르는 구동 전류(Id)가 발생하고, 제2 발광 제어 트랜지스터(ET2)를 통해 구동 전류(Id)가 레드 발광 소자(ED_R)에 공급되어 레드 발광 소자(ED_R)에 전류(Ied)가 흐른다.
다시 도 6a를 참조하면, 센서(FX)는 리드아웃라인들(RL1~RLh) 중 d번째 리드아웃라인(RLd), j번째 기입 스캔 라인(SWLj) 및 리셋 제어 라인(RCL)에 접속된다.
센서(FX)는 적어도 하나의 광감지 소자(OPD1, OPD2) 및 센서 구동회로(O_SD)를 포함한다. 서로 병렬 연결된 2개의 광감지 소자(OPD1, OPD2)를 예시적으로 도시하였다. 제1 및 제2 광감지 소자들(OPD1, OPD2)은 제1 센싱 노드(SN1)에 연결되고, 제1 및 제2 광감지 소자들(OPD1, OPD2)의 제2 전극은 제2 구동 전압(ELVSS)을 전달하는 제2 구동 전압 라인(VL2)과 연결될 수 있다.
센서 구동회로(O_SD)는 3개의 트랜지스터들(ST1~ST3)을 포함한다. 3개의 트랜지스터들(ST1~ST3)은 각각 리셋 트랜지스터(ST1), 증폭 트랜지스터(ST2) 및 출력 트랜지스터(ST3)일 수 있다. 리셋 트랜지스터(ST1), 증폭 트랜지스터(ST2) 및 출력 트랜지스터(ST3) 중 적어도 하나는 산화물 반도체 트랜지스터일 수 있다. 본 발명의 일 예로, 리셋 트랜지스터(ST1)는 산화물 반도체 트랜지스터이고, 증폭 트랜지스터(ST2) 및 출력 트랜지스터(ST3)는 실리콘 트랜지스터일 수 있다. 그러나, 이에 한정되는 것은 아니고, 적어도 리셋 트랜지스터(ST1) 및 출력 트랜지스터(ST3)가 산화물 반도체 트랜지스터일 수 있고, 증폭 트랜지스터(ST2)가 실리콘 트랜지스터일 수 있다.
또한, 리셋 트랜지스터(ST1), 증폭 트랜지스터(ST2) 및 출력 트랜지스터(ST3) 중 일부는 P-타입 트랜지스터일 수 있고, 일부는 N-타입 트랜지스터일 수 있다. 본 발명의 일 예로, 증폭 트랜지스터(ST2) 및 출력 트랜지스터(ST3)는 PMOS 트랜지스터일 수 있고, 리셋 트랜지스터(ST1)는 NMOS 트랜지스터일 수 있다. 그러나, 이에 한정되는 것은 아니고, 리셋 트랜지스터(ST1), 증폭 트랜지스터(ST2) 및 출력 트랜지스터(ST3)가 모두 N-타입 트랜지스터이거나, 모두 P-타입 트랜지스터일 수도 있다. 이하 증폭 트랜지스터(ST2) 및 출력 트랜지스터(ST3)의 소스, 드레인, 게이트는 PMOS 트랜지스터를 기준으로 설명되고, 리셋 트랜지스터(ST1)의 소스, 드레인, 게이트는 NMOS 트랜지스터를 기준으로 설명된다.
리셋 트랜지스터(ST1), 증폭 트랜지스터(ST2) 및 출력 트랜지스터(ST3) 중 일부(예를 들어, 리셋 트랜지스터(ST1)는 레드 화소(PX-R)의 제3 및 제4 트랜지스터(T3, T4)와 동일한 타입의 트랜지스터일 수 있다. 증폭 트랜지스터(ST2) 및 출력 트랜지스터(ST3)는 레드 화소(PX-R)의 제1, 제2 및 제5 트랜지스터(T1, T2, T5), 제1 및 제2 발광 제어 트랜지스터(ET1, ET2)와 동일한 타입의 트랜지스터일 수 있다.
본 발명에 따른 센서 구동회로(O_SD)의 회로 구성은 도 6a에 제한되지 않는다. 도 6a에 도시된 센서 구동회로(O_SD)는 하나의 예시에 불과하고 센서 구동회로(O_SD)의 구성은 변형되어 실시될 수 있다.
리셋 트랜지스터(ST1)는 리셋 전압(Vrst)을 수신하는 소스, 제1 센싱 노드(SN1)와 연결된 드레인 및 리셋 제어 신호(RST)를 수신하는 게이트를 포함한다. 리셋 트랜지스터(ST1)는 리셋 제어 신호(RST)에 응답해서 제1 센싱 노드(SN1)의 전위를 리셋 제어 신호(RST)로 리셋시킬 수 있다. 리셋 제어 신호(RST)는 리셋 제어 라인(RCL)을 통해 제공되는 신호일 수 있다. 그러나 본 발명은 이에 한정되지 않는다. 대안적으로, 리셋 제어 신호(RST)는 j번째 보상 스캔 라인(SCLj)을 통해 공급되는 j번째 보상 스캔 신호(SCj)일 수 있다. 즉, 리셋 트랜지스터(ST1)는 j번째 보상 스캔 라인(SCLj)으로부터 공급된 j번째 보상 스캔 신호(SCj)를 리셋 제어 신호(RST)로써 수신할 수 있다. 본 발명의 일 예로, 리셋 전압(Vrst)은 적어도 리셋 제어 신호(RST)의 활성화 구간 동안 제2 구동 전압(ELVSS)보다 낮은 전압 레벨을 가질 수 있다. 리셋 전압(Vrst)은 제2 구동 전압(ELVSS)보다 낮은 전압 레벨로 유지되는 DC 전압일 수 있다.
증폭 트랜지스터(ST2)는 센싱 구동 전압(SLVD)을 수신하는 소스, 제2 센싱 노드(SN2)와 연결된 드레인 및 제1 센싱 노드(SN1)와 연결된 게이트를 포함한다. 증폭 트랜지스터(ST2)는 제1 센싱 노드(SN1)의 전위에 따라 턴 온되어 제2 센싱 노드(SN2)로 센싱 구동 전압(SLVD)을 인가할 수 있다. 본 발명의 일 예로, 센싱 구동 전압(SLVD)은 제1 구동 전압(ELVDD), 제1 및 제2 초기화 전압(VINT1, VINT2) 중 하나일 수 있다. 센싱 구동 전압(SLVD)이 제1 구동 전압(ELVDD)인 경우, 증폭 트랜지스터(ST2)의 소스는 제1 구동 전압 라인(VL1)에 전기적으로 연결될 수 있다. 센싱 구동 전압(SLVD)이 제1 초기화 전압(VINT1)인 경우, 증폭 트랜지스터(ST2)의 소스는 제1 초기화 전압 라인(VL3)에 전기적으로 연결될 수 있고, 센싱 구동 전압(SLVD)이 제2 초기화 전압(VINT2)인 경우, 증폭 트랜지스터(ST2)의 소스는 제2 초기화 전압 라인(VL4)에 전기적으로 연결될 수 있다.
출력 트랜지스터(ST3)는 제2 센싱 노드(SN2)와 연결된 소스, d번째 리드아웃라인(RLd)과 연결된 드레인 및 출력 제어 신호를 수신하는 게이트를 포함한다. 출력 트랜지스터(ST3)는 출력 제어 신호에 응답해서 감지 신호(FSi)를 d번째 리드아웃라인(RLd)으로 전달할 수 있다. 출력 제어 신호는 j번째 기입 스캔 라인(SWLj)을 통해 공급되는 j번째 기입 스캔 신호(SWj)일 수 있다. 즉, 출력 트랜지스터(ST3)는 기입 스캔 라인(SWLj)으로부터 공급된 j번째 기입 스캔 신호(SWj)를 출력 제어 신호로써 수신할 수 있다.
센서(FX)의 제1 및 제2 광감지 소자들(OPD1, OPD2)은 발광 소자들(ED_R, ED_G1, ED_G2, ED_B, 도 5a 참조)의 발광 구간동안 광에 노출될 수 있다. 상기 광은 발광 소자들(ED_R, ED_G1, ED_G2, ED_B) 중 어느 하나로부터 출력된 광일 수 있다.
만일 사용자의 손(US_F, 도 1 참조)이 표시면을 터치하면, 제1 및 제2 광감지 소자들(OPD1, OPD2)은 지문의 융선(ridge) 또는 융선 사이의 골(valley)에 의해 반사된 광에 대응하는 광전하들을 생성하고, 생성된 광전하들은 제1 센싱 노드(SN1)에 축적될 수 있다. 증폭 트랜지스터(ST2)는 게이트로 입력되는 제1 센싱 노드(SN1)의 전하량에 비례하여 소오스-드레인 전류를 발생시키는 소오스 팔로워 증폭기(source follower amplifier)일 수 있다.
제4 활성화 구간(AP4, 도 6b 참조) 동안 출력 트랜지스터(ST3)에는 j번째 기입 스캔 라인(SWLj)을 통해 로우 레벨의 j번째 기입 스캔 신호(SWj)가 공급된다. 로우 레벨의 j번째 기입 스캔 신호(SWj)에 대응하여 출력 트랜지스터(ST3)가 턴 온 되면, 증폭 트랜지스터(ST2)를 통해 흐르는 전류에 대응하는 감지 신호(FSd)가 d번째 리드아웃라인(RLd)으로 출력될 수 있다.
다음, 리셋 구간(RSP, 도 6b 참조)동안 리셋 제어 라인(RCL)을 통해 하이 레벨의 리셋 제어 신호(RST)가 공급되면 리셋 트랜지스터(ST1)가 턴 온 된다. 리셋 구간(RSP)은 리셋 제어 라인(RCL)의 활성화 구간(즉, 하이 레벨 구간)으로 정의될 수 있다. 대안적으로, 리셋 트랜지스터(ST1)가 PMOS 트랜지스터로 이루어질 경우, 리셋 구간(RSP)동안 로우 레벨의 리셋 제어 신호(RST)가 리셋 제어 라인(RCL)으로 공급될 수 있다. 리셋 구간(RSP)동안 제1 센싱 노드(SN1)는 리셋 전압(Vrst)에 대응하는 전위로 리셋될 수 있다. 본 발명의 일 예로, 리셋 전압(Vrst)은 제2 구동 전압(ELVSS)보다 낮은 전압 레벨을 가지 가질 수 있다.
다음, 리셋 구간(RSP)이 종료되면, 제1 및 제2 광감지 소자들(OPD1, OPD2)은 수신된 광에 대응하는 광전하들을 생성하고, 생성된 광전하들은 제1 센싱 노드(SN1)에 축적될 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시패널(DP)의 단면도이다. 도 8a 및 도 8b는 본 발명의 일 실시예에 따른 표시장치(DD)의 단면도이다.
도 7을 참조하면, 표시패널(DP)은 베이스층(BL), 베이스층(BL) 상에 배치된 회로층(DP_CL), 소자층(DP_ED) 및 박막 봉지층(TFE)을 포함할 수 있다.
베이스층(BL)은 합성수지층을 포함할 수 있다. 합성수지층은 열 경화성 수지를 포함할 수 있다. 특히, 합성수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 합성수지층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 그밖에 베이스층은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
베이스층(BL)의 상면에 적어도 하나의 무기층을 형성한다. 무기층은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 무기층은 다층으로 형성될 수 있다. 다층의 무기층들은 후술하는 배리어층(BRL) 및/또는 버퍼층(BFL)을 구성할 수 있다. 배리어층(BRL)과 버퍼층(BFL)은 선택적으로 배치될 수 있다.
배리어층(BRL)은 외부로부터 이물질이 유입되는 것을 방지한다. 배리어층(BRL)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함할 수 있다. 이들 각각은 복수 개 제공될 수 있고, 실리콘옥사이드층들과 실리콘나이트라이드층들은 교번하게 적층될 수 있다.
버퍼층(BFL)은 배리어층(BRL) 상에 배치될 수 있다. 버퍼층(BFL)은 베이스층(BL)과 반도체 패턴 및/또는 도전패턴 사이의 결합력을 향상시킨다. 버퍼층(BFL)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함할 수 있다. 실리콘옥사이드층과 실리콘나이트라이드층은 교번하게 적층될 수 있다.
버퍼층(BFL) 상에 반도체 패턴이 배치된다. 이하, 버퍼층(BFL) 상에 직접 배치된 반도체 패턴은 제1 반도체 패턴으로 정의된다. 제1 반도체 패턴은 실리콘 반도체를 포함할 수 있다. 제1 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나 이에 제한되지 않고, 제1 반도체 패턴은 비정질실리콘을 포함할 수도 있다.
도 7에서 제1 반도체 패턴의 일부분을 도시한 것일 뿐이고, 다른 영역에 제1 반도체 패턴이 더 배치될 수 있다. 제1 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다르다. 제1 반도체 패턴은 도핑영역과 비-도핑영역을 포함할 수 있다. 도핑영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P-타입의 트랜지스터는 P형 도판트로 도핑된 도핑영역을 포함하고, N-타입의 트랜지스터는 N형 도판트로 도핑된 도핑영역을 포함한다.
도핑영역은 전도성이 비-도핑영역보다 크고, 실질적으로 전극 또는 신호 라인의 역할을 갖는다. 비-도핑영역이 실질적으로 트랜지스터의 채널영역에 해당한다. 다시 말해, 제1 반도체 패턴의 일부분은 트랜지스터의 채널영역일수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결 신호 라인(또는 연결 전극)일 수 있다.
도 7에 도시된 것과 같이, 제1 트랜지스터(T1)의 소스(S1), 채널영역(A1), 드레인(D1)이 제1 반도체 패턴으로부터 형성된다. 제1 트랜지스터(T1)의 소스(S1) 및 드레인(D1)은 채널영역(A1)으로부터 서로 반대 방향으로 연장된다.
도 7에는 반도체 패턴으로부터 형성된 신호전달영역(CSL)의 일부분을 도시하였다. 별도로 도시하지 않았으나, 신호전달영역(CSL)은 평면 상에서 제2 발광 제어 트랜지스터(ET2, 도 6a 참조)의 드레인에 연결될 수 있다.
버퍼층(BFL) 상에 제1 절연층(10)이 배치된다. 제1 절연층(10)은 복수 개의 화소들(PX, 도 3 참조)에 공통으로 중첩하며, 제1 반도체 패턴을 커버한다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(10)은 단층의 실리콘옥사이드층일수 있다. 제1 절연층(10)뿐만 아니라 후술하는 회로층(DP_CL)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있다.
제1 절연층(10) 상에 제1 트랜지스터(T1)의 게이트(G1)가 배치된다. 게이트(G1)는 금속패턴의 일부일 수 있다. 제1 트랜지스터(T1)의 게이트(G1)는 제1 트랜지스터(T1)의 채널영역(A1)과 중첩한다. 제1 반도체 패턴을 도핑하는 공정에서 제1 트랜지스터(T1)의 게이트(G1)는 마스크 역할을 할 수 있다.
제1 절연층(10) 상에 게이트(G1)를 커버하는 제2 절연층(20)이 배치된다. 제2 절연층(20)은 복수 개의 화소들(PX, 도 3 참조)에 공통으로 중첩한다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 본 실시예에서 제2 절연층(20)은 단층의 실리콘옥사이드층일 수 있다.
제2 절연층(20) 상에 상부전극(UE)이 배치될 수 있다. 상부전극(UE)은 게이트(G1)와 중첩할 수 있다. 상부전극(UE)은 금속 패턴의 일부분이거나 도핑된 반도체 패턴의 일부분일 수 있다. 게이트(G1)의 일부분과 그에 중첩하는 상부전극(UE)은 커패시터(Cst, 도 6a 참조)를 정의할 수 있다. 본 발명의 일 실시예에서 상부전극(UE)은 생략될 수도 있다.
본 발명의 일 실시예에서 제2 절연층(20)은 절연패턴으로 대체될 수 있다. 절연패턴 상에 상부전극(UE)이 배치된다. 상부전극(UE)은 제2 절연층(20)으로부터 절연패턴을 형성하는 마스크 역할을 할 수 있다.
제2 절연층(20) 상에 상부전극(UE)을 커버하는 제3 절연층(30)이 배치된다. 본 실시예에서 제3 절연층(30)은 단층의 실리콘옥사이드층일 수 있다. 제3 절연층(30) 상에 반도체 패턴이 배치된다. 이하, 제3 절연층(30) 상에 직접 배치된 반도체 패턴은 제2 반도체 패턴으로 정의된다. 제2 반도체 패턴은 금속 산화물을 포함할 수 있다. 산화물 반도체는 결정질 또는 비정질 산화물 반도체를 포함할 수 있다. 예를 들어, 산화물 반도체는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속 산화물 또는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속과 이들의 산화물의 혼합물을 포함할 수 있다. 산화물 반도체는 인듐-주석 산화물(ITO), 인듐-갈륨-아연 산화물(IGZO), 아연 산화물(ZnO), 인듐-아연 산화물(IZO), 아연-인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐-아연-주석 산화물(IZTO), 아연-주석 산화물(ZTO) 등을 포함할 수 있다.
도 7에서 제2 반도체 패턴의 일부분을 도시한 것일 뿐이고, 다른 영역에 제2 반도체 패턴이 더 배치될 수 있다. 제2 반도체 패턴은 금속 산화물이 환원되었는지의 여부에 따라 구분되는 복수 개의 영역들을 포함할 수 있다. 금속 산화물이 환원된 영역(이하, 환원 영역)은 그렇지 않은 영역(이하, 비환원 영역) 대비 전도성이 크다. 환원 영역은 실질적으로 전극 또는 신호 라인의 역할을 갖는다. 비환원 영역이 실질적으로 트랜지스터의 채널부에 해당한다. 다시 말해, 제2 반도체 패턴의 일부분은 트랜지스터의 채널영역일 수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있다.
도 7에 도시된 것과 같이, 제3 트랜지스터(T3)의 소스(S3), 채널영역(A3) 및 드레인(D3)이 제2 반도체 패턴으로부터 형성된다. 소스(S3) 및 드레인(D3)은 금속 산화물 반도체로부터 환원된 금속을 포함한다. 소스(S3) 및 드레인(D3)은 제2 반도체 패턴의 상면으로부터 소정의 두께를 갖고, 상기 환원된 금속을 포함하는 금속층을 포함할 수 있다.
제3 절연층(30) 상에 제2 반도체 패턴을 커버하는 제4 절연층(40)이 배치된다. 본 실시예에서 제4 절연층(40)은 단층의 실리콘옥사이드층일 수 있다. 제3 절연층(30) 상에 제3 트랜지스터(T3)의 게이트(G3)가 배치된다. 게이트(G3)는 금속패턴의 일부일 수 있다. 제3 트랜지스터(T3)의 게이트(G3)는 제3 트랜지스터(T3)의 채널영역(A3)과 중첩한다.
본 발명의 일 실시예에서 제4 절연층(40)은 절연패턴으로 대체될 수 있다. 절연패턴 상에 제3 트랜지스터(T3)의 게이트(G3)가 배치된다. 본 실시예에서 게이트(G3)는 절연패턴과 평면상에서 동일한 형상을 가질 수 있다. 본 실시예에서 설명의 편의상 1개의 게이트(G3)를 도시하였으나, 제3 트랜지스터(T3)는 2개의 게이트를 포함할 수 있다.
제4 절연층(40) 상에 게이트(G3)를 커버하는 제5 절연층(50)이 배치된다. 본 실시예에서 제5 절연층(50)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함할 수 있다. 제5 절연층(50)은 교번하게 적층된 복수 개의 실리콘옥사이드층들과 실리콘나이트라이드층들을 포함할 수 있다.
별도로 도시하지 않았으나, 제4 트랜지스터(T4, 도 5a 참조)의 소스 및 드레인은 제3 트랜지스터(T3)의 소스(S3) 및 드레인(D3)과 동일한 공정을 통해서 형성될 수 있다. 또한, 센서(FX, 도 5a 참조)의 리셋 트랜지스터(ST1, 도 5a 참조)의 소스및 드레인, 출력 트랜지스터(ST3, 도 5a 참조)의 소스 및 드레인은 제3 트랜지스터(T3)의 소스(S3) 및 드레인(D3)과 동일한 공정을 통해서 동시에 형성될 수 있다.
제5 절연층(50) 상에 적어도 하나의 절연층이 더 배치된다. 본 실시예와 같이 제6 절연층(60)과 제7 절연층(70)이 제5 절연층(50) 상에 배치될 수 있다. 제6 절연층(60) 및 제7 절연층(70)은 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제6 절연층(60) 및 제7 절연층(70)은 단층의 폴리이미드계 수지층일 수 있다. 이에 제한되지 않고, 제6 절연층(60) 및 제7 절연층(70)은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수도 있다.
제5 절연층(50) 상에 제1 연결전극(CNE10)이 배치될 수 있다. 제1 연결전극(CNE10)은 제1 내지 제5 절연층(10 내지 50)을 관통하는 제1 컨택홀(CH1)을 통해 신호전달영역(CSL)에 연결되고, 제2 연결전극(CNE20)은 제6 절연층(60)을 관통하는 컨택홀(CH-60)을 통해 제1 연결전극(CNE10)에 연결될 수 있다. 본 발명의 일 실시예에서 제5 절연층(50) 내지 제7 절연층(70) 중 적어도 어느 하나는 생략될 수도 있다.
소자층(DP_ED)은 레드 발광 소자(ED_R) 및 화소 정의막(PDL)을 포함한다. 레드 발광 소자(ED_R)의 제1 전극(R_AE)은 제7 절연층(70) 상에 배치된다. 레드 발광 소자(ED_R)의 제1 전극(R_AE)은 제7 절연층(70)을 관통하는 컨택홀(CH-70)을 통해 제2 연결전극(CNE20)과 연결될 수 있다.
화소 정의막(PDL)의 개구부(OP)는 레드 발광 소자(ED_R)의 제1 전극(R_AE)의 적어도 일부분을 노출시킨다. 화소 정의막(PDL)의 개구부(OP)는 발광영역(LA-R)을 정의할 수 있다. 제1 전극(R_AE)의 노출된 부분에 대응하게 발광영역(LA-R)이 정의되고, 그에 인접하게 비발광영역(NLA)이 정의된다.
정공 제어층(HCL)은 발광영역(LA)과 비발광영역(NLA)에 공통으로 배치될 수 있다. 정공 제어층(HCL)과 같은 공통층은 복수 개의 화소들(PX)에 공통으로 형성될 수 있다. 정공 제어층(HCL)은 정공 수송층 및 정공 주입층을 포함할 수 있다.
정공 제어층(HCL) 상에 레드 발광층(R_EL)이 배치된다. 레드 발광층(R_EL)은 개구부(OP)에 대응하는 영역에만 배치될 수 있다. 레드 발광층(R_EL)은 복수 개의 화소들(PX) 각각에 분리되어 형성될 수 있다.
본 실시예에서 패터닝된 레드 발광층(R_EL)을 예시적으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 공통 발광층이 복수 개의 화소들(PX)에 공통적으로 배치될 수 있다. 이때, 공통 발광층은 백색 광 또는 청색 광을 생성할 수 있다.
레드 발광층(R_EL) 상에 전자 제어층(ECL)이 배치된다. 전자 제어층(ECL)은 전자 수송층 및 전자 주입층을 포함할 수 있다. 전자 제어층(ECL) 상에 레드 발광 소자(ED_R)의 제2 전극(R_CE)이 배치된다. 전자 제어층(ECL) 및 제2 전극(R_CE)은 복수 개의 화소들(PX)에 공통적으로 배치된다.
제2 전극(R_CE) 상에 박막 봉지층(TFE)이 배치된다. 박막 봉지층(TFE)은 복수 개의 화소들(PX)을 커버할 수 있다. 본 실시예에서 박막 봉지층(TFE)은 제2 전극(R_CE)을 직접 커버할 수 있다. 본 발명의 일 실시예에서, 표시패널(DP)은 제2 전극(R_CE)을 직접 커버하는 캡핑층이 더 포함할 수 있다. 본 발명의 일 실시예에서 레드 발광 소자(ED_R)의 적층 구조는 도 7에 도시된 구조에서 상하 반전된 구조를 가질 수도 있다.
도 8a 및 도 8b는 도 4 및 도 5a의 I-I'에 대응하는 표시장치(DD)의 단면을 도시하였다. 회로층(DP_CL)은 도 7을 참조하여 설명된 바 도 8a 및 도 8b에서 단순하게 도시되었다. 화소 정의막(PDL)의 제1 내지 제3 개구부들(OP1, OP2, OP3)은 레드, 그린, 블루 발광 소자들(ED_R, ED_G1, ED_B)의 제1 전극들(R_AE, G_AE1, B_AE)의 적어도 일부분을 각각 노출시킨다. 또한, 화소 정의막(PDL)의 제4 개구부(OP4)은 제1 광감지 소자(OPD1)의 제1 전극(O_AE1)의 적어도 일부분을 노출시킨다. 제4 개구부(OP4)로부터 제1 전극(O_AE1)의 노출된 부분이 감지영역(SA)으로 정의될 수 있다.
본 발명의 일 실시예에서 화소 정의막(PDL)은 흑색 물질을 더 포함할 수 있다. 화소 정의막(PDL)은 카본 블랙, 또는 아닐린 블랙 등의 흑색 유기 염료/안료를 더 포함할 수 있다. 화소 정의막(PDL)은 청색 유기 물질과 흑색 유기 물질이 혼합되어 형성된 것일 수 있다. 화소 정의막(PDL)은 발액성 유기물을 더 포함할 수 있다.
도 8a에는, 레드, 그린, 블루 발광영역들(LA-R, LA-G1, LA-B), 및 감지영역(SA)에 인접하도록 비발광영역(NLA)이 정의된다. 레드, 그린, 블루 발광 소자들(ED_R, ED_G1, ED_B)의 제1 전극들(R_AE, G_AE1, B_AE) 상에 레드, 그린 및 블루 발광층(R_EL, G1_EL, B_EL)이 각각 배치된다. 본 실시예에서 패터닝된 레드, 그린 및 블루 발광층(R_EL, G1_EL, B_EL)을 예시적으로 도시하였으나, 하나의 발광층이 제1 내지 제3 발광영역들(LA-R, LA-G1, LA-B) 및 비발광영역(NLA)에 공통적으로 배치될 수 있다. 이때, 발광층은 백색 광 또는 청색 광을 생성할 수도 있다. 또한, 발광층은 탠덤(tandem)이라 지칭되는 다층구조를 가질 수 있다.
레드, 그린 및 블루 발광층(R_EL, G1_EL, B_EL) 각각은 발광 물질로 저분자 유기물 또는 고분자 유기물을 포함할 수 있다. 또는, 레드, 그린 및 블루 발광층(R_EL, G1_EL, B_EL) 각각은 발광 물질로 양자점(Quantum Dot) 물질을 포함할 수 있다. 양자점의 코어는 II-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있다.
제1 광감지 소자(OPD1)의 제1 전극(O_AE1) 상에 광전 변환층(O_RL1)이 배치된다. 광전 변환층(O_RL1)은 유기 포토 센싱 물질, 예를 들어, 광 민감성 반도체 물질을 포함할 수 있다. 레드, 그린 및 블루 발광층(R_EL, G1_EL, B_EL) 및 광전 변환층(O_RL1) 상에 제2 전극층이 공통적으로 배치된다. 제2 전극층은 레드, 그린, 블루 발광 소자들(ED_R, ED_G1, ED_B)의 제2 전극들(R_CE, G_CE1, B_CE) 및 제1 광감지 소자(OPD1)의 제2 전극(O_CE1)를 포함할 수 있다.
제1 광감지 소자(OPD1)의 제1 전극(O_AE1)과 제2 전극(O_CE1) 사이에는 소정의 전계가 형성될 수 있다. 광전 변환층(O_RL1)은 입사되는 광에 대응하는 전기적 신호를 생성한다. 광전 변환층(O_RL1)은 입사되는 광의 에너지를 흡수하여 전하를 생성할 수 있다.
광전 변환층(O_RL1)에 생성된 전하는 제1 전극(O_AE1)과 제2 전극(O_CE1) 사이의 전계를 변화시킨다. 제1 광감지 소자(OPD1)에 광이 입사되는지 여부, 제1 광감지 소자(OPD1)에 입사되는 광의 양, 및 세기에 따라 광전 변환층(O_RL1)에 생성되는 전하의 양이 달라질 수 있다. 이에 따라, 제1 전극(O_AE1)과 제2 전극(O_CE1) 사이에 형성된 전계가 달라질 수 있다. 본 발명에 따른 제1 광감지 소자(OPD1)는 제1 전극(O_AE1)과 제2 전극(O_CE1) 사이의 전계의 변화를 통해 사용자의 지문 정보를 획득할 수 있다.
다만, 이는 예시적으로 도시한 것이고, 제1 광감지 소자(OPD1)는 광전 변환층(O_RL1)을 활성층으로 하는 포토 트랜지스터를 포함할 수도 있다. 이때, 제1 광감지 소자(OPD1)는 포토 트랜지스터에 흐르는 전류량을 감지하여 지문 정보를 획득할 수 있다. 본 발명의 일 실시예에 따른 제1 광감지 소자(OPD1)는 광량의 변화에 대응하여 전기적 신호를 생성할 수 있는 다양한 광전 변환 소자를 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
소자층(DP_ED) 상에 박막 봉지층(TFE)이 배치된다. 박막 봉지층(TFE)은 적어도 무기층 또는 유기층을 포함한다. 본 발명의 일 실시예에서 박막 봉지층(TFE)은 2개의 무기층과 그 사이에 배치된 유기층을 포함할 수 있다. 본 발명의 일실시예에서 박막 봉지층은 교번하게 적층된 복수 개의 무기층들과 복수 개의 유기층들을 포함할 수 있다.
박막 봉지층(TFE) 상에 입력 감지층(ISL)이 배치되고, 입력 감지층(ISL) 상에 반사 방지층(ARL)이 배치될 수 있다.
입력 감지층(ISL)은 박막 봉지층(TFE) 상에 직접 배치될 수 있다. 입력 감지층(ISL)은 제1 도전층(ICL1), 제1 절연층(IL), 제2 도전층(ICL2), 및 제2 절연층(PL)을 포함할 수 있다. 제1 도전층(ICL1)은 박막 봉지층(TFE) 상에 직접 배치될 수 있다. 도 8a 및 도 8b에서는 제1 도전층(ICL1)은 박막 봉지층(TFE) 상에 직접 배치된 구조를 도시하였으나, 본 발명은 이에 한정되지 않는다. 입력 감지층(ISL)은 제1 도전층(ICL1)은 박막 봉지층(TFE) 사이에 배치되는 베이스 절연층을 더 포함할 수 있다. 이 경우, 박막 봉지층(TFE)은 베이스 절연층에 의해 커버되고, 제1 도전층(ICL1)은 베이스 절연층 상에 배치될 수 있다. 본 발명의 일 예로, 베이스 절연층은 무기층을 포함할 수 있다.
제1 절연층(IL)은 제1 도전층(ICL1)을 커버할 수 있다. 제1 절연층(IL)은 무기층을 포함할 수 있다. 제2 도전층(ICL2)은 제1 절연층(IL) 상에 배치된다. 제1 및 제2 도전층(ICL1, ICL2)은 복수 개의 도전 패턴들을 포함할 수 있다. 복수 개의 도전 패턴들은 입력 감지 전극을 정의할 수 있다. 제2 도전층(ICL2)은 2종의 입력 감지 전극들을 포함하고, 제1 도전층(ICL1)은 2종의 입력 감지 전극들 중 1종의 일벽 감지 전극들을 연결하는 브릿지 패턴에 해당할 수 있다. 센서 패턴들은 제1 절연층(IL)을 관통하는 컨택홀을 통해 브릿지 패턴에 연결될 수 있다.
입력 감지층(ISL)이 제1 및 제2 도전층(ICL1, ICL2)을 포함하는 구조를 도시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 입력 감지층(ISL)은 제1 및 제2 도전층(ICL1, ICL2) 중 하나 만을 포함할 수 있다.
제2 도전층(ICL2) 위에는 제2 절연층(PL)이 배치될 수 있다. 제2 절연층(PL)은 유기 절연 물질을 포함할 수 있다. 제2 절연층(PL)은 수분/산소로부터 제1 및 제2 도전층(ICL1, ICL2)을 보호하고, 이물질로부터 제1 및 제2 도전층(ICL1, ICL2)을 보호한다.
제2 절연층(PL)은 두께에 의해 구분되는 제1 영역(PL-1)과 제2 영역(PL-2)을 포함할 수 있다. 제2 영역(PL-2)은 제1 영역(PL-1)보다 큰 두께를 갖는다. 절연층을 형성한 후 하프톤 마스크를 이용하여 제1 영역(PL-1)에 대응하는 영역 또는 제2 영역(PL-2)에 대응하는 영역을 선택적으로 노광하여 제1 영역(PL-1)에 대응하는 영역의 두께를 감소시킬 수 있다.
제1 영역(PL-1)은 실질적으로 평탄한 상면을 제공한다. 제1 영역(PL-1)은 레드, 그린, 블루 발광영역들(LA-R, LA-G1, LA-B), 및 이들에 인접한 비발광영역(NLA)에 중첩할 수 있다.
제2 영역(PL-2)은 적어도 감지영역(SA)에 중첩할 수 있다. 제2 영역(PL-2)은 감지영역(SA)에 인접한 주변영역(NLA)에 더 중첩할 수 있다. 제2 영역(PL-2)은 차광패턴(BM)을 제1 광감지 소자(OPD1)로부터 멀리 배치시켜 감지된 지문의 해상력을 향상시킬 수 있다. 제2 영역(PL-2)에 대한 상세한 설명은 후술한다.
한편, 제2 절연층(PL)의 두께가 전체적으로 두꺼워지는 경우, 제1 영역(PL-1) 상에 배치된 차광패턴(BM)이 발광 소자들(ED_R, ED_G1, ED_G2, ED_B)로부터 멀리 배치됨으로써 발광 소자들(ED_R, ED_G1, ED_G2, ED_B)로부터 출사된 레드 광, 그린 광, 및 블루 광의 출사각이 좁아질 수 있다. 소스 광의 출사각이 좁아지는 것은 이미지의 시야각이 좁아지는 것을 의미할 수 있다.
반사 방지층(ARL)은 제2 절연층(PL) 상에 직접 배치될 수 있다. 반사 방지층(ARL)은 차광패턴(BM)을 포함할 수 있다. 차광패턴(BM)은 주변영역(NLA)에 대응하여 배치될 수 있다. 차광패턴(BM)은 흑색 물질을 포함한다. 예컨대, 차광패턴(BM)은 카본 블랙, 또는 아닐린 블랙 등의 흑색 유기 염료/안료를 더 포함할 수 있다
차광패턴(BM)에는 화소 정의막(PDL)의 제1 내지 제4 개구부들(OP1, OP2, OP3, OP4)에 대응하는 제1 내지 제4 개구부들(B-OP1, B-OP2, B-OP3, B-OP4)이 정의된다. 차광패턴(BM)의 제1 내지 제3 개구부들(B-OP1, B-OP2, B-OP3)은 레드 화소영역(PXA-R), 그린 화소영역(PXA-G1), 및 블루 화소영역(PXA-B)을 각각 정의한다. 차광패턴(BM)이 배치된 영역은 비화소영역(NPXA)으로 정의될 수 있다. 차광패턴(BM)은 비화소영역(NPXA)에서 제1 및 제2 도전층(ICL1, ICL2)과 중첩할 수 있다.
레드 화소영역(PXA-R), 그린 화소영역(PXA-G1), 및 블루 화소영역(PXA-B)을 통해 레드 광, 그린 광, 및 블루 광이 외부로 제공될 수 있다. 출광효율을 높이기 위해 레드 화소영역(PXA-R), 그린 화소영역(PXA-G1), 및 블루 화소영역(PXA-B) 각각은 제1 내지 제3 개구부들(B-OP1, B-OP2, B-OP3) 중 대응하는 개구부보다 큰 면적을 가질 수 있다.
차광패턴(BM)의 제4 개구부(B-OP4)는 유효감지영역(ESA)을 정의한다. 유효감지영역(ESA)은 감지영역(SA)보다 작은 면적을 가질 수 있다. 이에 대한 상세한 설명은 후술한다.
반사 방지층(ARL)은 제1 컬러 필터(CF_R), 제2 컬러 필터(CF_G), 및 제3 컬러 필터(CF_B)를 포함할 수 있다. 제1 컬러 필터(CF_R)는 제1 색을 갖고, 제2 컬러 필터(CF_G)는 제2 색을 갖고, 제3 컬러 필터(CF_B)는 제3 색을 갖는다. 이하, 제1 컬러 필터(CF_R), 제2 컬러 필터(CF_G), 및 제3 컬러 필터(CF_B)는 레드 컬러 필터(CF_R), 그린 컬러 필터(CF_G), 및 블루 컬러 필터(CF_B)로 각각 정의된다.
레드 컬러 필터(CF_R), 그린 컬러 필터(CF_G), 및 블루 컬러 필터(CF_B)는 레드 발광영역(LA-R), 그린 발광영역(LA-G1), 및 블루 발광영역(LA-B)에 각각 중첩한다. 레드 컬러 필터(CF_R), 그린 컬러 필터(CF_G), 및 블루 컬러 필터(CF_B) 각각의 일부분은 주변영역(NLA)에도 중첩할 수 있다.
레드 컬러 필터(CF_R), 그린 컬러 필터(CF_G), 및 블루 컬러 필터(CF_B) 중 어느 하나는 감지영역(SA)에 더 중첩할 수 있다. 본 실시예에서 그린 컬러 필터(CF_G)가 감지영역(SA)에 중첩할 수 있다. 그린 컬러 필터(CF_G)는 유효감지영역(ESA)을 커버할 수 있다. 그린 컬러 필터(CF_G)는 제2 절연층(PL)의 제2 영역(PL-2)에 중첩할 수 있다.
그린 발광영역(LA-G1)에 중첩하는 그린 컬러 필터(CF_G)와 감지영역(SA)에 중첩하는 그린 컬러 필터(CF_G)는 일체의 형상을 가질 수 있으나, 이에 제한되지 않는다.
반사 방지층(ARL)은 오버 코팅층(OCL)을 더 포함할 수 있다. 오버 코팅층(OCL)은 유기 절연 물질을 포함할 수 있다. 오버 코팅층(OCL)은 레드, 그린, 블루 컬러 필터들(CF_R, CF_G, CF_B) 사이의 단차를 제거할 수 있을 정도의 두께로 제공될 수 있다.
오버 코팅층(OCL)은 반사 방지층(ARL)의 상면을 평탄화시킬 수 있다. 반사 방지층(ARL)의 상면을 평탄화시킨다는 것은 상대적 개념으로써, 오버 코팅층(OCL)은 제2 절연층(PL)의 상면보다 평탄한 상면을 제공하면 충분하다. 특히 그린 컬러 필터(CF_G)에 의해 형성된 단차는 제2 절연층(PL)의 제1 영역(PL-1)과 제2 영역(PL-2) 사이의 단차가 상측으로 전사되어 발생하는데, 오버 코팅층(OCL)은 그러한 단차를 제거할 수 있다.
도 8b에 도시된 것과 같이, 표시장치(DD)가 동작하면, 레드, 그린 및 블루 발광 소자들(ED_R, ED_G1, ED_B) 각각은 광을 출력할 수 있다. 레드 발광 소자들(ED_R)은 레드 파장대의 레드 광을 출력하고, 그린 발광 소자들(ED_G1)은 그린 파장대의 그린 광을 출력하며, 블루 발광 소자들(ED_B)은 블루 파장대의 블루 광을 출력한다.
제1 광감지 소자(OPD1)는 레드, 그린 및 블루 발광 소자들(ED_R, ED_G1, ED_B) 중 제1 광감지 소자(OPD1) 상에 배치된 컬러필터에 의해 특정한 파장의 광만을 수신할 수 있다. 본 실시예에서 제1 광감지 소자(OPD1)는 반사 그린광(Lg2)을 수신할 수 있다. 반사 그린광(Lg2)은 그린 발광 소자들(ED_G1)로부터 출력되는 그린 광(Lg1)이 사용자의 지문에 의해 반사된 광으로 정의될 수 있다. 한편, 레드 및 블루 발광 소자들(ED_R, ED_B)로부터 출력되는 레드 광 및 블루 광들 역시 사용자의 손(US_F)에 의해 반사될 수 있으나, 그린 컬러 필터(CF_G)에 의해 차단될 수 있다.
도 9a는 제2 절연층(PL)과 감지영역(SA)의 배치관계를 도시한 평면도이다. 도 9b는 도 9a의 X-X'에 대응하는 표시장치의 단면도이다. 도 10a는 차광패턴과 광감지 소자의 거리와 유효 지문영역(EPA)의 관계를 도시한 그래프이다. 도 10b는 차광패턴과 윈도우의 상면 사이의 거리와 유효 지문영역(EPA)의 관계를 도시한 그래프이다.
도 9a에는 하나의 유닛 영역(RPU)이 도시되었다. 평면 상에서 레드 발광영역(LA-R), 그린 발광영역(LA-G1), 및 블루 발광영역(LA-B)은 레드 화소영역(PXA-R), 그린 화소영역(PXA-G1), 및 블루 화소영역(PXA-B) 내측에 각각 배치된다. 도 8a를 함께 참조하면, 평면 상에서 화소 정의막(PDL)의 제1 내지 제3 개구부들(OP1, OP2, OP3)은 차광패턴(BM)의 제1 내지 제3 개구부들(B-OP1, B-OP2, B-OP3)의 내측에 각각 배치된다.
평면 상에서 유효감지영역(ESA)은 감지영역(SA)의 내측에 배치된다. 도 8a를 함께 참조하면, 평면 상에서 차광패턴(BM)의 제4 개구부(B-OP4)는 제1 광감지 소자(OPD1)의 내측에 배치된다.
입력 감지층(ISL)의 제2 절연층(PL)의 제1 영역(PL-1)은 레드, 그린, 블루 발광영역들(LA-R, LA-G1, LA-B), 및 이들에 인접한 비발광영역(NLA)에 중첩할 수 있다. 입력 감지층(ISL)의 제2 절연층(PL)의 제2 영역(PL-2)은 유효감지영역(ESA) 및 감지영역(SA)에 중첩할 수 있다.
도 9b는 도 9a의 X-X'에 대응하는 영역의 단면으로 도 8a의 일부영역을 확대 도시하였다. 도 9a 및 도 9b를 참조하면, 제2 영역(PL-2)은 제1 영역(PL-1)의 상면으로부터 연장된 경사면(PL-SS) 및 경사면(PL-SS)에 연장되고 제1 영역(PL-1)의 상면(1-US)에 대응하는 상면(2-US)을 포함할 수 있다. 도 9b에는 단면 상에서 선형인 경사면(PL-SS)을 예시적으로 도시하였으나, 이에 제한되지 않는다. 하프톤 마스크의 노광 성능과 절연층의 식각 성능에 따라 경사면(PL-SS)의 경사 및 형상은 변경될 수 있다.
윈도우(WM)의 상면 상에는 하나의 광감지 소자(OPD1)에 대응하는 유효 지문영역(EPA)이 정의된다. 유효 지문영역(EPA)이란, 사용자 손가락이 윈도우(WM)의 상면(WM-US)에 접촉하였을 때, 유효감지영역(ESA, 도 8b 참조)을 통과하여 광감지 소자(OPD1)에 도달할 수 있는 유효 반사 그린광(Lg2)이 생성(또는 반사)될수 있는 영역으로 정의된다. 반사 그린광(Lg2)은 지문의 정보, 예컨대 융선(ridge) 또는 융선 사이의 골(valley)에 대한 정보를 갖는다. 유효 지문영역(EPA)의 외측에서 반사된 반사 그린광(Lg2)은 유효감지영역(ESA)을 통과할 수 없고, 결과적으로 광감지 소자(OPD1)는 유효 지문영역(EPA)에 중첩하는 지문의 정보만을 획득할 수 있다.
기준방향 내에서 유효 지문영역(EPA)의 길이가 기준값보다 크다면, 유효 지문영역(EPA)에 복수 개의 융선들(ridge) 또는 골들(valleys)이 배치되고, 광감지 소자(OPD1)는 융선(ridge) 또는 골(valley)에 대한 정확한 정보를 획득하기 어렵다.
표준 지문의 피치, 즉 융선(ridge)과 융선(ridge) 사이의 길이 또는 골(valley)과 골(valley) 사이의 길이는 416um이며, 그에 따라 유효 지문영역(EPA)은 500um 이하인 것이 바람직하다. 유효 지문영역(EPA)은 416um보다 작은 것이 더 바람직하고, 유효 지문영역(EPA)은 400um 이하, 300um 이하, 200um 이하일 수 있다. 하나의 유효 지문영역(EPA)을 통해 융선(ridge) 또는 골(valley)의 정보를 획득하고, 복수 개의 유효 지문영역(EPA)을 통해 획득한 복수 개의 융선(ridge) 또는 골(valley)의 정보를 통해 윈도우(WM)에 접촉한 손가락의 지문 정보를 완성할 수 있다.
기준방향 내에서 유효 지문영역(EPA)의 길이(S1)는 아래의 수학식 1에 의해 결정될 수 있다.
[수학식 1]
여기서 P는 기준 방향 내에서 차광패턴(BM)의 제4 개구부(B-OP4)의 길이이며, S2는 기준 방향 내에서 광감지 소자(OPD1)의 감지영역(SA)의 길이이며, L1은 표시장치(DD)의 두께 방향(DR3) 내에서 제2 영역(PL-2)의 상면(2-US)과 윈도우(WM)의 상면(WM-US) 사이의 거리이며, L2는 표시장치(DD)의 두께 방향(DR3)내에서 제2 영역(PL-2)의 상면(2-US)과 광감지 소자(OPD1) 사이의 거리일 수 있다. L1은 표시장치(DD)의 두께 방향(DR3) 내에서 제2 영역(PL-2) 상에 배치된 차광패턴(BM)과 윈도우(WM)의 상면(WM-US) 사이의 거리로 취급될 수도 있다.
도 9b를 참조하면, 제2 영역(PL-2)은 제2 영역(PL-2)의 상면(2-US)과 광감지 소자(OPD1) 사이의 거리(L2)를 증가시키고, 이는 결과적으로 유효 지문영역(EPA)의 길이(S1)를 감소시킬 수 있다. 제2 영역(PL-2)의 상면(2-US)과 윈도우(WM)의 상면(WM-US) 사이의 거리(L1)을 감소시키거나, 차광패턴(BM)의 제4 개구부(B-OP4)의 길이(P)를 감소시키거나, 광감지 소자(OPD1)의 감지영역(SA)의 길이(S2)를 감소시켜 유효 지문영역(EPA)의 길이(S1)를 감소시킬 수 도 있으나, 아래와 같은 이유에서 제2 영역(PL-2)의 상면(2-US)과 광감지 소자(OPD1) 사이의 거리(L2)를 증가시키는 것 대비 비-효율적일 수 있다.
차광패턴(BM)의 제4 개구부(B-OP4)의 길이(P)를 감소시키거나, 광감지 소자(OPD1)의 감지영역(SA)의 길이(S2)를 감소시키는 것은 광감지 소자(OPD1)에 도달하는 광량의 절대값을 감소시킴으로써 융선(ridge)에 대한 정보를 갖는 반사 그린광(Lg2)과 골(valley)에 대한 정보를 갖는 반사 그린광(Lg2) 사이의 광량의 차이를 감소시킬 수 있다. 이는 신호대잡음비(signal-to-noise ratio, SNR) 측면에서 불리할 수 있다.
또한, 제4 개구부(B-OP4)의 길이(P)는 작을수록 제4 개구부들(B-OP4) 사이의 편차가 증가될 수 있다. 차광패턴(BM)을 패터닝하는 공정 내에서 영역에 따라 공정 편차가 발생할 수 있기 때문이다. 공정 편차를 감안하여 제4 개구부(B-OP4)의 길이(P)는 약 6 ㎛ 내지 약 10 ㎛인 것이 바람직하다.
도 10a의 그래프는 L2를 변화에 따라 결정되는 유효 지문영역(EPA)의 길이(S1)를 측정하였다. 도 10b의 그래프는 L1을 변화에 따라 결정되는 유효 지문영역(EPA)의 길이(S1)를 측정하였다. 수학식 1의 L1은 555㎛, L2은 9.8㎛, P는 6㎛, S2는 11㎛인 표시장치가 기준이 될 수 있다.
도 10a의 그래프를 참조하면, L2가 1㎛ 증가할수록 유효 지문영역(EPA)의 길이(S1)는 44.9㎛로 감소하는 것을 알 수 있다. 도 10b의 그래프를 참조하면, L1이 1㎛ 감소할수록 유효 지문영역(EPA)의 길이(S1)는 1.7㎛로 감소하는 것을 알 수 있다. L1과 L2를 동일하게 1㎛ 감소시킬 때, 유효 지문영역(EPA)의 길이(S1)가 감소하는 비율은 매우 큰 차이가 발생하는 것을 알 수 있다. 결과적으로 동일한 길이를 감소시킬 때, 제2 영역(PL-2)의 상면(2-US)과 광감지 소자(OPD1) 사이의 거리(L2)를 증가시키는 것이 유효 지문영역(EPA)의 길이(S1)의 감소에 더 효과적인 것을 알 수 있다.
한편, 광감지 소자(OPD1) 상에 배치된 차광패턴(BM)과 광감지 소자(OPD1) 사이의 거리를 증가시키기 위한 구조물을 제공하는 절연층이 입력 감지층(ISL)의 제2 절연층(PL)으로 설명되었으나, 본 발명은 이에 제한되지 않는다. 광감지 소자(OPD1)과 차광패턴(BM) 사이에 배치될 수 있는 절연층이면서 영역에 따라 다른 두께를 갖는 절연층이라면 상술한 입력 감지층(ISL)의 제2 절연층(PL)의 기능 또는 역할을 가질 수 있다.
도 11은 본 발명의 일 실시예에 따른 표시장치(DD)의 단면도이다. 도 11은 도 8a에 대응하는 단면을 도시하였다. 이하, 도 1 내지 도 10b를 참조하여 설명한 구성과 동일한 구성에 대한 상세한 설명은 생략한다.
본 실시예에 따르면, 입력 감지층(ISL)의 제2 절연층(PL)은 영역에 무관하게 동일한 두께를 가질 수 있다. 입력 감지층(ISL)의 제2 절연층(PL)은 평탄한 상면을 제공할 수 있다.
제2 절연층(PL) 상에 절연패턴(IP)이 배치된다. 본 실시예에서 도 8a의 제2 절연층(PL)의 제2 영역(PL-2)에 대응하는 절연패턴(IP)이 예시적으로 도시되었다. 제2 절연층(PL) 상에 추가적인 절연층을 형성한 후 마스크 패턴을 이용하여 절연패턴(IP)을 형성할 수 있다.
하프톤 마스크이 노광 성능에 의해 도 8a 및 도 9b의 제2 절연층(PL)의 제2 영역(PL-2)의 두께가 결정되는 것과 다르게, 절연패턴(IP)의 형성공정에서 하프톤 마스크가 사용되지 않으므로 절연패턴(IP)의 두께는 다양하게 설정될 수 있다. 절연패턴(IP)의 두께는 제2 절연층(PL)의 두께보다 더 클 수 있다.
절연패턴(IP)은 단층 또는 다층 구조를 가질 수 있고, 절연패턴(IP)은 유기층 및 무기층 중 적어도 하나 이상을 포함할 수 있다. 절연패턴(IP)은 제2 절연층(PL)과 동일한 물질을 포함하거나, 다른 물질을 포함할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
표시모듈 DM
윈도우 WM
베이스층 BL
발광 소자 ED_R, ED_G1, ED_B
광감지 소자 OPD1, OPD2
박막 봉지층 TFE
절연층 PL
절연층의 제1 영역 및 제2 영역 PL-1, PL-2
차광패턴 BM
컬러필터 CF_R, CF_G1, CF_B
제1 내지 제4 개구부 B-OP1 내지 B-OP4
유효 지문영역 EPA
감지영역 SA
유효 감지영역 ESA
윈도우 상면 WM-US
화소 정의막 PDL

Claims (20)

  1. 표시모듈; 및
    상기 표시모듈 상에 배치된 윈도우를 포함하고, 상기 표시모듈은,
    베이스층;
    상기 베이스층 상에 배치된 발광 소자;
    상기 베이스층 상에 배치된 광감지 소자;
    상기 발광 소자와 상기 광감지 소자를 커버하는 박막 봉지층;
    상기 발광 소자에 중첩하는 제1 영역 및 상기 광감지 소자에 중첩하는 제2 영역을 포함하고, 상기 제2 영역은 상기 제1 영역보다 큰 두께를 갖고, 상기 박막 봉지층 상에 배치된 절연층;
    상기 발광 소자에 대응하는 제1 개구부 및 상기 광감지 소자에 대응하는 제2 개구부가 정의되고, 상기 절연층 상에 배치된 차광패턴; 및
    상기 절연층 상에 배치된 컬러필터를 포함하는 표시장치.
  2. 제1 항에 있어서,
    기준 방향 내에서 유효 지문영역의 길이(S1)는 아래의 수학식 1에 따르며, 여기서 P는 상기 기준 방향 내에서 상기 제2 개구부의 길이이며, S2는 상기 기준 방향 내에서 상기 광감지 소자의 감지영역의 길이이며, L1은 표시장치의 두께 방향 내에서 상기 제2 영역의 상면과 상기 윈도우의 상면 사이의 거리이며, L2는 상기 표시장치의 상기 두께 방향 내에서 상기 제2 영역의 상면과 상기 광감지 소자 사이의 거리인 표시장치.
    [수학식 1]
  3. 제2 항에 있어서,
    상기 유효 지문영역의 길이(S1)는 500 ㎛ 이하인 표시장치.
  4. 제2 항에 있어서,
    상기 상기 기준 방향 내에서 상기 제2 개구부의 길이(P)는 6 ㎛ 내지 10 ㎛인 표시장치.
  5. 제1 항에 있어서,
    상기 광감지 소자는,
    화소 정의막으로부터 적어도 일부분이 노출된 제1 전극;
    상기 제1 전극 상에 배치된 광전 변환층; 및
    상기 광전 변환층 상에 배치된 제2 전극을 포함하고,
    상기 기준 방향 내에서 상기 광감지 소자의 감지영역의 길이는 상기 기준 방향 내에서 상기 화소 정의막으로부터 노출된 상기 제1 전극의 상기 일부분의 길이로 정의된 표시장치.
  6. 제1 항에 있어서,
    상기 컬러필터는 상기 제2 개구부에 중첩하는 표시장치.
  7. 제1 항에 있어서,
    상기 제2 영역은 상기 제1 영역의 상면으로부터 연장된 경사면 및 상기 경사면에 연장되고 상기 제1 영역의 상면에 대응하는 상면을 포함하는 표시장치.
  8. 제1 항에 있어서,
    상기 발광 소자는 제1 색 발광 소자들, 제2 색 발광 소자들, 및 제3 색 발광 소자들을 포함하고,
    1개의 제1 색 발광 소자, 2개의 제2 색 발광 소자, 및 1개의 제3 색 발광 소자는 유닛 발광 소자를 정의하고,
    상기 유닛 발광 소자에 대응하도록 2개의 상기 광감지 소자가 배치된 표시장치.
  9. 제1 항에 있어서,
    상기 발광 소자는 제1 색 발광 소자들, 제2 색 발광 소자들, 및 제3 색 발광 소자들을 포함하고,
    1개의 제1 색 발광 소자, 2개의 제2 색 발광조사, 및 1개의 제3 색 발광 소자가 정의하는 영역의 중심에 상기 광감지 소자가 배치된 표시장치.
  10. 제9 항에 있어서,
    상기 2개의 상기 광감지 소자는 전기적으로 연결된 표시장치.
  11. 제1 항에 있어서,
    상기 표시모듈은 상기 발광 소자의 제1 전극을 노출하는 제1 개구부 및 상기 광감지 소자의 제1 전극을 노출하는 제2 개구부가 정의된 화소 정의막을 더 포함하고,
    평면 상에서 상기 화소 정의막의 상기 제1 개구부는 상기 차광패턴의 상기 제1 개구부의 내측에 배치되고, 상기 차광패턴의 상기 제2 개구부는 상기 화소 정의막의 상기 제2 개구부의 내측에 배치된 표시장치.
  12. 제1 항에 있어서,
    상기 표시모듈은 상기 절연층 상에 배치되고, 상기 차광패턴 및 상기 컬러필터를 커버하는 오버 코팅층을 더 포함하고,
    상기 오버 코팅층은 상기 절연층의 상면보다 평탄한 상면을 제공하는 표시장치.
  13. 제1 항에 있어서,
    상기 표시모듈은,
    상기 박막 봉지층과 상기 절연층 사이에 배치된 적어도 하나의 무기층; 및
    상기 박막 봉지층과 상기 절연층 사이에 배치된 터치 감지 전극을 더 포함하는 표시장치.
  14. 표시모듈; 및
    상기 표시모듈 상에 배치된 윈도우를 포함하고, 상기 표시모듈은,
    베이스층; 및
    상기 베이스층 상에 배치된 발광 소자;
    상기 베이스층 상에 배치된 광감지 소자;
    상기 발광 소자와 상기 광감지 소자를 커버하는 박막 봉지층;
    상기 박막 봉지층 상에 배치된 절연층;
    상기 절연층 상에 배치되고, 상기 광감지 소자에 중첩하는 절연 패턴;
    상기 발광 소자에 대응하는 제1 개구부 및 상기 광감지 소자에 대응하는 제2 개구부가 정의되고, 상기 절연층 및 상기 절연 패턴 상에 배치된 차광패턴; 및
    상기 절연층 및 상기 절연 패턴 상에 배치된 컬러필터를 포함하는 표시장치.
  15. 제14 항에 있어서,
    기준 방향 내에서 유효 지문영역의 길이(S1)는 아래의 수학식 1에 따르며, 여기서 P는 상기 기준 방향 내에서 상기 제2 개구부의 길이이며, S2는 상기 기준 방향 내에서 상기 광감지 소자의 감지영역의 길이이며, L1은 표시장치의 두께 방향 내에서 상기 제2 영역의 상면과 상기 윈도우의 상면 사이의 거리이며, L2는 상기 표시장치의 상기 두께 방향 내에서 상기 제2 영역의 상면과 상기 광감지 소자 사이의 거리인 표시장치.
    [수학식 1]
  16. 제15 항에 있어서,
    상기 유효 지문영역의 길이(S1)는 500 ㎛ 이하인 표시장치.
  17. 제14 항에 있어서,
    상기 절연 패턴의 두께는 상기 절연층의 두께보다 큰 표시장치.
  18. 제14 항에 있어서,
    상기 컬러필터는 상기 제2 개구부에 중첩하는 표시장치.
  19. 제14 항에 있어서,
    평면 상에서 상기 발광 소자는 상기 제1 개구부의 내측에 배치되고, 상기 제2 개구부는 상기 광감지 소자의 내측에 배치된 표시장치.
  20. 제14 항에 있어서,
    상기 박막 봉지층과 상기 절연층 사이에 배치된 적어도 하나의 무기층; 및
    상기 박막 봉지층과 상기 절연층 사이에 배치된 입력 감지 전극을 더 포함하는 표시장치.


KR1020220043093A 2022-04-06 2022-04-06 표시장치 KR20230144177A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220043093A KR20230144177A (ko) 2022-04-06 2022-04-06 표시장치
US18/158,234 US20230329019A1 (en) 2022-04-06 2023-01-23 Display device
CN202320680433.0U CN219834824U (zh) 2022-04-06 2023-03-31 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220043093A KR20230144177A (ko) 2022-04-06 2022-04-06 표시장치

Publications (1)

Publication Number Publication Date
KR20230144177A true KR20230144177A (ko) 2023-10-16

Family

ID=88239195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220043093A KR20230144177A (ko) 2022-04-06 2022-04-06 표시장치

Country Status (3)

Country Link
US (1) US20230329019A1 (ko)
KR (1) KR20230144177A (ko)
CN (1) CN219834824U (ko)

Also Published As

Publication number Publication date
CN219834824U (zh) 2023-10-13
US20230329019A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
CN116916682A (zh) 显示装置
US20220336561A1 (en) Display device
CN219834824U (zh) 显示设备
US11922717B2 (en) Display device
KR20230143266A (ko) 표시 장치
US11955078B2 (en) Display device
KR20230144682A (ko) 표시 장치
KR20240053721A (ko) 표시 장치
KR20230159656A (ko) 표시 장치
EP4207105A1 (en) Display device
KR20230144684A (ko) 표시 장치
US20230316801A1 (en) Display device
US20230329018A1 (en) Display device
EP4258846A1 (en) Display device
KR20230151573A (ko) 표시 장치 및 이의 제조 방법
KR20240053722A (ko) 표시 장치 및 이의 구동 방법
KR20230165927A (ko) 표시 장치
KR20230143237A (ko) 표시 장치
KR20230050498A (ko) 표시장치
KR20230153540A (ko) 표시 장치
KR20240056887A (ko) 표시장치
KR20230048211A (ko) 전자 장치
CN116896935A (zh) 显示装置