KR20230130111A - 방향성 자기조립 - Google Patents

방향성 자기조립 Download PDF

Info

Publication number
KR20230130111A
KR20230130111A KR1020237027816A KR20237027816A KR20230130111A KR 20230130111 A KR20230130111 A KR 20230130111A KR 1020237027816 A KR1020237027816 A KR 1020237027816A KR 20237027816 A KR20237027816 A KR 20237027816A KR 20230130111 A KR20230130111 A KR 20230130111A
Authority
KR
South Korea
Prior art keywords
mixture
homopolymer
pattern
liquid
block copolymer
Prior art date
Application number
KR1020237027816A
Other languages
English (en)
Inventor
리오르 훌리
리차드 파렐
Original Assignee
도쿄엘렉트론가부시키가이샤
도쿄 일렉트론 유.에스. 홀딩스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤, 도쿄 일렉트론 유.에스. 홀딩스, 인크. filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20230130111A publication Critical patent/KR20230130111A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L25/00—Compositions of, homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by an aromatic carbocyclic ring; Compositions of derivatives of such polymers
    • C08L25/02—Homopolymers or copolymers of hydrocarbons
    • C08L25/04—Homopolymers or copolymers of styrene
    • C08L25/06—Polystyrene
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L53/00—Compositions of block copolymers containing at least one sequence of a polymer obtained by reactions only involving carbon-to-carbon unsaturated bonds; Compositions of derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D153/00—Coating compositions based on block copolymers containing at least one sequence of a polymer obtained by reactions only involving carbon-to-carbon unsaturated bonds; Coating compositions based on derivatives of such polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Processing And Handling Of Plastics And Other Materials For Molding In General (AREA)
  • Formation Of Insulating Films (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

소자를 형성하기 위한 방법은, 제조 설비 내의 혼합기에서, 제1 혼합물을 형성하기 위해, 제1 블록 코폴리머를 포함하는 제1 액체를 제2 블록 코폴리머를 포함하는 제2 액체와 혼합하는 단계를 포함한다. 제1 블록 코폴리머는 제1 호모폴리머 및 제2 호모폴리머를 포함하며, 제1 호모폴리머는 제1 액체 내에서 제1 몰 분율을 갖는다. 제2 블록 코폴리머는 제1 호모폴리머 및 제2 호모폴리머를 포함하며, 제1 호모폴리머는 제2 액체 내에서 제2 몰 분율을 갖고, 제1 몰 분율은 제2 몰 분율과 상이하다. 방법은, 제조 설비 내의 공정 챔버의 기판 홀더 위에 기판을 배치하는 단계; 및 공정 챔버 내에서 제1 혼합물로 기판을 코팅하는 단계를 포함한다.

Description

방향성 자기조립
관련 출원에 대한 상호 참조
본 출원은 2021년 1월 22일자로 출원된 미국 정규출원 번호 제17/155,931호의 이익을 주장하며, 이의 내용은 그 전체가 본원에 참조로 포함된다.
본 발명은 일반적으로 반도체 공정(processing)에 관한 것이며, 구체적인 실시형태에서, 방향성 자기조립(directed self-assembly)을 위한 시스템, 도구, 및 방법에 관한 것이다.
일반적으로, 집적회로(IC)의 제조는 반도체 기판 상의 수많은 소자 요소의 형성을 필요로 한다. 통상적으로, IC는 광학 리소그래피를 사용하여 제조된다. 광학 리소그래피는, 기판 상에 포토레지스트 층을 형성하는 단계; 패터닝된 마스크를 통하여 포토레지스트를 광에 부분적으로 노광하는 단계; 포토레지스트에 마스크 패턴을 한정하기 위해, 노광된 포토레지스트를 현상하는 단계; 및 그 다음, 기판에 패턴을 형성하기 위해, 포토레지스트를 에칭하는 단계에 의해, 소자 요소를 형성한다.
반도체 기술은 2년마다 회로 밀도를 배가시키기 위한 요구에 의해 주도된다. 회로 밀도가 증가함에 따라, IC 소자 요소의 임계 치수 및 피치는 감소한다. 임계 치수 및 피치는, 광학 리소그래피 기반 공정이 다중 패터닝 기술을 사용하여 필요한 임계 치수를 달성하는 정도까지, 크기가 감소하였으며, 이는 제조 공정의 비용을 증가시킨다. 또한, 향후 기술 노드는 훨씬 더 복잡한 다중 패터닝 단계를 필요로 할 수 있다.
방향성 자기조립(DSA)은 보다 밀집 패킹된 소자를 형성하기 위한 대안적인 방법으로서 확인되었다. DSA 공정은, 이론적으로, 광학 리소그래피로 달성 가능한 치수보다 더 작을 수 있는 원하는 치수로 설정될 수 있는, 블록 코폴리머(block copolymer) 혼합물의 분자량에 의해 제어된다.
이는 방향성 자기조립에 따라, 리소그래피 공정을 사용하여 형성된 가이드 패턴과 함께 자기조립 블록 코폴리머를 사용하여 소형 소자 요소를 형성할 수 있기 때문이다. 그러나, 가이드 패턴은 보다 조악한(coarse) 리소그래피 공정을 사용하여 패터닝되는 반면에, 후속적인 방향성 자기조립 공정은, 다중 패터닝 공정으로 달성된 것과 유사한 임계 치수를 갖는 형상부(feature)를 형성할 잠재력을 갖는다.
그러나, 방향성 자기조립은 그 자체의 장점 및 단점을 갖고 있다. 위에 언급된 바와 같이, 방향성 자기조립 공정의 형상부 크기는, 사용된 블록 코폴리머의 혼합물에 의해 결정된다. 보다 구체적으로는, 전형적인 방향성 자기조립 공정에서, 블록 코폴리머 혼합물의 분자량은, 형성된 소자 요소의 임계 치수, 피치, 및 상(형상)을 제어한다. 단일 블록 코폴리머 혼합물은 단일 임계 치수, 피치, 및 형상에만 해당할 수 있다. 이러한 특성을 활용하여, 리소그래피로는 용이하게 형성될 수 없는 형상부를 현상할 수 있지만, DSA 공정은 그 자체의 고유한 일련의 문제를 야기한다.
본 발명의 일 실시형태에 따라, 소자를 형성하기 위한 방법은, 제조 설비 내의 혼합기에서, 제1 혼합물을 형성하기 위해, 제1 블록 코폴리머를 포함하는 제1 액체를 제2 블록 코폴리머를 포함하는 제2 액체와 혼합하는 단계로서, 제1 블록 코폴리머는 제1 호모폴리머 및 제2 호모폴리머를 포함하고, 제1 호모폴리머는 제1 액체 내에서 제1 몰 분율을 가지며, 제2 블록 코폴리머는 제1 호모폴리머 및 제2 호모폴리머를 포함하고, 제1 호모폴리머는 제2 액체 내에서 제2 몰 분율을 가지며, 제1 몰 분율은 제2 몰 분율과 상이한, 단계; 제조 설비 내의 공정 챔버의 기판 홀더 위에 기판을 배치하는 단계; 및 공정 챔버 내에서 제1 혼합물로 기판을 코팅하는 단계를 포함한다.
본 발명의 일 실시형태에 따라, 소자를 형성하기 위한 방법은, 제조 설비 내의 혼합기에서, 제1 혼합물을 형성하기 위해, 제1 블록 코폴리머 및 용제를 혼합하는 단계로서, 제1 블록 코폴리머는 제1 호모폴리머 및 제2 호모폴리머를 포함하는, 단계; 제조 설비 내의 공정 챔버의 기판 홀더 위에 기판을 배치하는 단계; 및 공정 챔버 내에서 제1 혼합물로 기판을 코팅하는 단계를 포함한다.
본 발명의 일 실시형태에 따라, 소자를 형성하기 위한 방법은, 제조 설비 내의 혼합기에서, 제1 혼합물을 형성하기 위해, 제1 블록 코폴리머를 포함하는 제1 액체, 및 본질적으로 제1 호모폴리머를 포함하는 제2 액체를 혼합하는 단계로서, 제1 블록 코폴리머는 제1 호모폴리머 및 제2 호모폴리머를 포함하는, 단계; 제조 설비 내의 공정 챔버의 기판 홀더 위에 기판을 배치하는 단계; 및 공정 챔버 내에서 제1 혼합물로 기판을 코팅하는 단계를 포함한다.
이제 본 발명, 및 이의 장점에 대한 보다 완전한 이해를 위해, 첨부된 도면과 함께 고려되는 이하의 설명을 참조하며, 첨부된 도면으로서:
도 1은 본 출원의 일 실시형태에 따른 블록 코폴리머 코팅 도구를 도시한다;
도 2는 본 출원의 일 실시형태에 따른 블록 코폴리머 코팅 도구를 도시한다;
도 3a 내지 도 3e는 본 출원의 일 실시형태에 따른 다양한 제조 단계 동안의 반도체 소자의 단면도를 도시하는 것으로서, 도 3a는 패터닝된 포토레지스트 층을 형성한 후의 소자를 도시하고, 도 3b는 혼합된 블록 코폴리머를 포함하는 혼합물을 코팅한 후의 소자를 도시하며, 도 3c는 어닐링 후의 소자를 도시하고, 도 3d는 복수의 영역을 선택적으로 제거한 후의 소자를 도시하며, 도 3e는 소자 요소의 제1 패턴을 형성한 후의 소자를 도시한다;
도 4는 본 출원의 일 실시형태에 따라 소자의 제1 패턴을 형성하기 위한 방향성 자기조립 방법의 흐름도이다;
도 5는 본 출원의 일 실시형태에 따라, 타겟 메트릭(target metric)을 충족시키기 위해, 제조 설비 내에서 제1 블록 코폴리머 혼합물을 조정하기 위한 방법의 흐름도이다;
도 6a 내지 도 6b는 본 출원의 일 실시형태에 따른 다양한 제조 단계 동안의 반도체 소자의 단면도를 도시하는 것으로서, 도 6a는 제2 블록 코폴리머 혼합물로 제2 패터닝된 포토레지스트 층을 코팅한 후의 소자를 도시하고, 도 6b는 소자 요소의 제2 패터닝된 층을 형성한 후의 소자를 도시한다; 그리고
도 7은 본 출원의 일 실시형태에 따라, 소자 요소의 제1 패턴 위에 소자 요소의 제2 패턴을 형성하기 위한 방향성 자기조립 방법의 흐름도이다.
상이한 도면의 해당 숫자 및 기호는 달리 명시되지 않는 한, 대체로 대응하는 부분을 지칭한다. 도면은 실시형태의 관련 양태를 명확하게 예시하기 위해 도시되며, 반드시 일정한 비율로 도시된 것은 아니다.
앞서 언급된 바와 같이, 방향성 자기조립 공정은 블록 코폴리머를 사용한다. 블록 코폴리머 혼합물은 공급업체에 의해 혼합되며, 별개의 병으로 미리 패키징되어 제조 설비에 수송된다. 이러한 전형적인 방향성 자기조립 공정의 단점은, 미리 패키징된 블록 코폴리머의 공급업체가 일반적으로 주어진 공정 흐름을 위한 특정 공정 요건을 인식하지 못하기 때문에, 예를 들어, 형상부에 대한 임계 치수 타겟을 충족시키기 위해, 제조 설비에서 요구되는 특정 조성 공정 윈도우(process window)를 충족시킬 수 없다는 점이다. IC의 대량 제조는, 동일한 블록 코폴리머 혼합물의 다수의 패키지를 필요로 할 수 있다. 그러나, 품질 관리 문제로 인해, 특히 상이한 일괄처리(batch)로부터의 동일한 블록 코폴리머 혼합물의 다수의 병은 불일치하는 분자량을 가질 수 있다. 따라서, 공급업체로부터의 동일한 블록 코폴리머 혼합물의 상이한 패키지는 상이한 조성의 블록 코폴리머를 가질 수 있으므로, 상이한 임계 치수 및 피치를 갖는 형상부를 생성할 수 있다. 일 실시예로서, 일부 기술에서, 블록 코폴리머 혼합물의 분자량의 10% 일괄처리간(batch-to-batch) 변동성은, 소자 요소의 임계 치수를 6% 초과만큼 변화시킬 수 있다. 이러한 큰 편차는 잠재적으로 공정 중단을 유발할 수 있으며, 공정 윈도우 내에서 형상부 크기가 복구될 때까지, 제조 라인이 중단된다. 또한, 새로운 병을 받는 데 걸리는 시간 동안 제조 설비의 중단 시간으로 인해, 미리 패키징된 블록 코폴리머 혼합물을 재주문하는 것은 손실이 크다.
방향성 자기조립의 다른 단점은, 상이한 임계 치수를 갖는 모든 형상부가 별개의 블록 코폴리머 혼합물을 사용한다는 점이다. 이는 통상적인 반도체 제조 공정에서 다수의 레벨 또는 형상부가 방향성 자기조립 공정으로 제조되어야 하는 경우, 비용이 많이 들고 시간 소모적이다. 이는 상이한 형상부 크기로 패터닝되어야 하는 각각의 형상부에 대해, 제조 설비로 전달되어야 하는 상이한 조성의 블록 코폴리머가 사용되어야 하기 때문이다. 이로 인해 상당한 병목 현상을 유발할 수 있고, 다수의 병의 미리 패키징된 블록 코폴리머 혼합물을 관리하는 것과 관련된 비용을 증가시킬 수 있다. 예를 들어, 다수의 미리 패키징된 병을 사용하는 것은, 상이한 병을 사용하는 것과 관련된 구매, 스케줄링, 저장, 및 도구 요건과 관련된 복잡성으로 인해 비용이 많이 들 수 있다.
방향성 자기조립의 다른 단점은, 미리 패키징된 블록 코폴리머 혼합물이 단일 막 두께를 가지므로, 혼합물이 도포되는 경우 기판에 걸쳐서 불균일한 충전 패턴을 야기할 수 있다는 점이다. 즉, 각각의 미리 패키징된 블록 코폴리머 혼합물은, 그것이 달성할 수 있는 미리 결정된 막 두께를 갖는다. 따라서, 미리 패키징된 블록 코폴리머 혼합물이 타겟 두께 미만의 막 두께를 갖는 경우, 소자 요소의 패턴이 적절히 충전되지 않을 것이다. 따라서, 동일한 임계 치수를 갖는 형상부의 경우에도, 패터닝되는 베이스 층의 두께의 차이 때문에, 동일한 병이 사용되지 않을 수 있다.
바람직하게는 본 발명의 실시형태는, 일괄처리 간의 일관성, 임계 치수, 피치, 미세상(microphase) 분리, 표면 거칠기, 국부적 임계 치수 균일성과 같은 형상부 메트릭에 대한 개선된 제어, 및 기판에 걸친 균일한 코팅을 보장하기 위한 패턴 충전 밀도의 제어를 가능하게 하는, 제조 설비 내의 블록 코폴리머 혼합물을 형성함으로써 위의 문제를 방지한다. 본 개시물은 방향성 자기조립 공정을 통한 IC의 비용 효율적인 제조를 가능하게 하는 제조 설비 내의 코팅 도구와 같은 공정 도구 내의 인라인(inline) 혼합기에서 블록 코폴리머 혼합물을 혼합하는 방법의 실시형태를 설명한다.
본 발명의 일 실시형태에 따라, 제조 설비 내의 코팅 도구가 도 1 및 도 2에 도시된다. 코팅 도구를 통해 반도체 소자를 형성하는 방법의 몇 가지 예시적인 실시형태는 도 3 내지 도 7에서 보다 상세히 설명된다.
도 1은 본 출원의 일 실시형태에 따른 블록 코폴리머 코팅 도구를 도시한다.
도 1에 도시된 바와 같이, 블록 코폴리머 코팅 도구는, 제1 혼합기 장치(100), 및 반도체 기판(120)이 처리되는 공정 도구(124)를 포함한다. 공정 도구(124)는, 공정 챔버(122), 및 공정 동안 반도체 기판(120)을 지지하도록 구성된 기판 홀더(121)를 포함한다. 공정 도구(124)의 노즐(118)을 통해 제1 혼합기 장치(100)로부터 혼합된 블록 코폴리머 혼합물을 주입함으로써, 혼합된 블록 코폴리머 혼합물이 반도체 기판(120)의 주 표면 상에 코팅된다. 예를 들어, 노즐(118)은 플랫 플랜(flat flan) 노즐, 직진(solid stream) 노즐, 또는 당업자에게 알려진 임의의 다른 노즐일 수 있다.
기판 홀더(121)는 코팅 공정 동안 회전되도록 구성될 수 있다. 공정 챔버(122)는 임의의 과잉 유체를 위한 배출구를 포함하며, 특정 실시형태에서 공정 챔버(122) 내의 타겟 압력을 유지하기 위해 압력 시스템에 연결될 수도 있다. 공정 챔버(122)는, 예를 들어 특정 적용예를 위해 불활성 가스를 공정 챔버(122) 내로 펌핑하기 위한 가스 흡입구를 더 포함할 수 있다.
도 1을 참조하면, 제1 혼합기 장치(100)는, 혼합 챔버(112)를 포함하는 혼합기(114)에 결합된 제1 공급 탱크(102) 및 제2 공급 탱크(104)를 포함한다. 2개의 소스만이 혼합되는 것으로 도시되지만, 다양한 실시형태에서, 2개보다 많은 유체 소스가 혼합기(114)에서 혼합될 수 있다. 제1 공급 탱크(102) 및 제2 공급 탱크(104)는 각각 제1 액체 및 제2 액체를 각각 수용한다. 다양한 실시형태에서, 제1 공급 탱크(102) 및 제2 공급 탱크(104)는, 사용되는 제1 및 제2 액체의 부식성 특성에 따라, 세라믹, 유리, 스테인리스강, 또는 임의의 다른 재료로 제조된다.
다양한 실시형태에서, 제1 액체는, 제1 호모폴리머(-A-A-…A-A-) 및 제2 호모폴리머(-B-B-…B-B-)를 포함하는 제1 블록 코폴리머를 포함한다. 따라서, 제1 호모폴리머는 제1 모노머(A)의 폴리머인 반면에, 제2 호모폴리머는 제2 모노머(B)의 폴리머이다. 제1 호모폴리머가 제2 호모폴리머(B)와 혼합된 경우, 블록 코폴리머((-A-B-) - (-A-B-)- … (-A-B-) - (-A-B-)-)가 형성된다. 호모폴리머의 실시예는, 메틸-메타크릴레이트, 스티렌, 디메틸실록산, 에틸렌 산화물, 부타디엔, 비닐피리딘, 이소프렌, 락트산 등을 포함한다.
다양한 실시형태에서, 제1 호모폴리머는 제1 액체 내에서 제1 몰 분율을 갖는다. 제2 액체는, 제1 호모폴리머 및 제2 호모폴리머를 포함하는 제2 블록 코폴리머를 포함한다. 제1 호모폴리머는 제2 액체 내에서 제2 몰 분율을 갖는다. 따라서, 제1 액체 및 제2 액체 모두가 동일한 폴리머를 갖지만, 제1 몰 분율은 제2 몰 분율과 상이하다.
하나 이상의 실시형태에서, 제1 호모폴리머는, 반복적인 스티렌 유닛을 포함하는 폴리스티렌 블록이며, 제2 호모폴리머는, 반복적인 메틸-메타크릴레이트 유닛을 포함하는 폴리 메틸-메타크릴레이트 블록이다. 제1 호모폴리머는, 제2 호모폴리머와 함께, 폴리(스티렌-b-메틸-메타크릴레이트), 즉 블록 코폴리머인 반복적인 스티렌-b-메틸-메타크릴레이트 유닛을 형성한다. 따라서, 제1 액체 및 제2 액체 모두는, 상이한 분자량을 갖는 폴리(스티렌-b-메틸메타크릴레이트)를 포함한다. 제1 액체 및 제2 액체는 예시로서만 본원에 설명된다. 당업자는 다른 유형의 액체를 또한 사용할 수 있다.
다양한 실시형태에서, 제1 몰 분율 및 제2 몰 분율이 상이한 한, 제1 몰 분율은 제1 액체 내에서 10% 내지 90%의 범위일 수 있으며, 제2 몰 분율은 제2 액체 내에서 10% 내지 90%의 범위일 수 있다.
다양한 실시형태에서, 제1 혼합기 장치(100)는 적은 중간 구성 요소로 중력 구동될 수 있거나, 유체 유량의 제어를 위한 펌프 및 밸브의 시스템을 포함할 수 있다. 따라서, 특정 실시형태에서, 제1 혼합기 장치(100)는, 제1 펌프(106a), 제2 펌프(106b), 및 제3 펌프(106c), 제1 차단 밸브(108a), 제2 차단 밸브(108b), 및 제3 차단 밸브(108c), 제1 유량계(110a), 제2 유량계(110b), 및 제3 유량계(110c)를 선택적으로 포함한다.
제1 공급 탱크(102) 및 제2 공급 탱크(104) 모두는 제1 펌프(106a) 및 제2 펌프(106b)에 연결된다. 제1 펌프(106a) 및 제2 펌프(106b)는, 혼합기(114)에 추가로 결합된 제1 차단 밸브(108a) 및 제2 차단 밸브(108b)에 각각 연결된다. 혼합기(114)는, 제3 유량계(110c) 및 제3 차단 밸브(108c)에 연결된 선택적인 제3 펌프(106c)를 통해 공정 도구(124)에 연결된다.
도 1에 도시된 바와 같이, 혼합기(114)는 혼합 챔버(112) 내에 배치될 수 있다. 일 실시예로서, 혼합기(114)는, 본원에 참조로 포함되는, 2019년 4월 29일자로 출원된 출원 일련번호 제62/839,917호에 설명된 바와 같이 설계될 수 있다. 특정 실시형태에서, 혼합기(114)는 플래니터리 혼합기(planetary mixer), 정적 혼합기, 또는 액체 혼합물을 혼합할 수 있는 당업자에게 알려진 임의의 다른 혼합기일 수 있다.
제1 혼합기 장치(100)는, 예를 들어, 유체 유량의 다양한 양태를 제어하기 위한 전자식 유량 제어 시스템(115)을 더 포함할 수 있다. 전자식 유량 제어 시스템(115)은, 제어기(116) 및 다양한 메모리, 입력/출력 장치, 아날로그 대 디지털 변환기, 및 당업자에게 알려진 바와 같은 다른 하드웨어 및 소프트웨어를 포함한다. 예를 들어, 제어기는 프로세서, 마이크로프로세서, 또는 당업계에 알려진 임의의 다른 유형의 제어기를 포함할 수 있다. 또한, 전자식 유량 제어 시스템(115)은, 유량 센서, 온도 센서 등과 같은 센서를 포함한다.
전자식 유량 제어 시스템(115)은, 제1 펌프(106a), 제2 펌프(106b), 제3 펌프(106c), 제1 차단 밸브(108a), 제2 차단 밸브(108b), 제3 차단 밸브(108c), 제1 유량계(110a), 제2 유량계(110b), 제3 유량계(110c), 혼합기(112) 뿐만 아니라, 공정 도구와 같은 다른 구성 요소에 연결된다. 보다 구체적으로는, 제1 유량계(110a), 제2 유량계(110b), 제3 유량계(110c)로부터의 측정 데이터가 전자식 유량 제어 시스템(115)에 수신될 수 있으며, 제어기(116)에서 생성된 제어 신호는 제1 펌프(106a), 제2 펌프(106b), 제3 펌프(106c), 제1 차단 밸브(108a), 제2 차단 밸브(108b), 제3 차단 밸브(108c)에 전송될 수 있다.
전자식 유량 제어 시스템(115)은, 센서(103)로부터의 측정 또는 계측 데이터, 타겟 공정 윈도우와 같은 공정 방식/메트릭(105)을 포함하는 공정 정보를 수신할 수 있다. 센서(103)는, 광센서(예를 들어, 카메라, 레이저, 발광체, 반사계, 분광계 등), 용량성 센서, 초음파 센서, 가스 센서, 액체 온도를 모니터링하기 위한 온도 센서, 또는 제1 액체, 제2 액체, 및 혼합된 제1 혼합물 뿐만 아니라 혼합 공정을 모니터링할 수 있는 다른 센서를 포함하지만 이에 제한되지는, 다양한 유형의 센서를 포함할 수 있다. 전자식 유량 제어 시스템(115)은, 제1 공급 탱크(102) 내의 제1 액체, 제2 공급 탱크(104) 내의 제2 액체, 제1 혼합물의 타겟 체적, 및 필요한 혼합 시간을 포함하지만 이에 제한되지 않는, 사용자에 의해 입력되는 추가적인 데이터를 수신할 수 있다. 예시적인 일 실시형태에서, 제1 액체 및 제2 액체의 조성을 주기적으로 결정하기 위해, 질량 분석계가 사용될 수 있다. 예시적인 일 실시형태에서, 조성의 유효성을 결정하는데 도움을 줄 수 있는 제1 및 제2 액체의 불투명도를 주기적으로 결정하기 위해, 하나 이상의 광센서가 사용될 수 있다.
다양한 센서(103)로부터의 데이터 및 공정 방식/메트릭(105)에 기초하여, 제어기(116)는 제1 펌프(106a) 및 제2 펌프(106b)를 활성화시키고 제1 차단 밸브(108a) 및 제2 차단 밸브(108b)를 비활성화시켜서, 제1 액체 및 제2 액체를 혼합기(114) 내로 분배하기 위한 제어 신호를 생성할 것이다. 제1 펌프(106a), 제2 펌프(106b), 및 제3 펌프(106c)는, 당업자에게 알려져 있는 바와 같이 액체 블록 코폴리머를 펌핑할 수 있는 임의의 원심력 펌프 또는 임의의 용적형(positive displacement) 펌프를 포함할 수 있다. 제1 차단 밸브(108a), 제2 차단 밸브(108b), 및 제3 차단 밸브(108c)는, 전동 다이어프램(electromotive diaphragm) 밸브, 전동 앵글 시트(angle seat) 밸브, 또는 당업자에게 알려져 있는 임의의 다른 밸브를 포함할 수 있다.
제1 공급 탱크(102) 및 제2 공급 탱크(104)로부터 제1 및 제2 액체가 유동함에 따라, 제어기(116)는, 혼합기(114) 내에 분배되는 각각의 액체의 체적을 추적하기 위해, 제1 유량계(110a) 및 제2 유량계(110b)를 지속적으로 또는 주기적으로 모니터링한다. 예를 들어, 제1 유량계(110a), 제2 유량계(110b), 및 제3 유량계(110c)는, 추가적인 계산이 필요 없이 분배되는 액체의 체적을 직접 제공할 수 있는 용적형 유량계, 또는 당업자에게 알려져 있는 임의의 다른 유량계를 포함할 수 있다.
제1 유량계(110a) 및 다양한 센서(103)에 의해 제공된 데이터 및 공정 방식/메트릭(105)에 기초하여, 타겟 체적의 제1 액체가 분배된 것으로 제어기(116)가 결정하면, 제어기(116)는 제1 차단 밸브(108a)를 활성화시키고 제1 펌프(106a)를 턴 오프시키기 위한 제어 신호를 생성한다. 유사하게, 제2 유량계(110b) 및 다양한 센서(103)에 의해 제공된 데이터 및 공정 방식/메트릭(105)에 기초하여, 타겟 체적의 제2 액체가 분배된 것으로 제어기(116)가 결정하는 경우, 제어기(116)(CTLR)는 제2 차단 밸브(108b)를 활성화시키고 제2 펌프(106b)를 턴 오프시키기 위한 제어 신호를 생성한다.
제1 및 제2 액체가 혼합기(114) 내에 분배된 후에, 제어기(116)는, 수신된 데이터에 기초하여, 지속시간 동안 혼합기(114)를 턴 온시키기 위한 제어 신호를 생성할 것이며, 혼합기(114)는 제1 액체 및 제2 액체를 혼합하여 제1 혼합물을 형성한다.
다양한 실시형태에서, 혼합기(114)는, 혼합된 액체, 즉 제1 혼합물이 저장되는 홀딩 탱크를 포함할 수 있다. 그러나, 특정 실시형태에서, 제1 혼합물은, 임의의 별도의 홀딩 탱크 없이, 공정 도구의 노즐(118) 내로 직접 주입될 수 있다. 특정 실시형태에서, 노즐(118) 및 홀딩 탱크는, 예를 들어, 공정 챔버(122)로의 플리넘(plenum) 내에 함께 통합될 수 있다.
혼합 후에, 제어기(116)는, 선택적인 제3 펌프(106c)를 활성화시키고 제3 차단 밸브(108c)를 비활성화시켜서 노즐(118) 내로 제1 혼합물을 주입하고, 공정 챔버(122) 내에서 반도체 기판(120)을 제1 혼합물로 코팅하기 위해, 제어 신호를 생성한다.
대안적인 실시형태에서, 위의 방법을 사용하여, 반도체 기판에 걸친 보다 균일한 충전 밀도를 생성하기 위해, 제2 액체는 용제를 포함할 수 있다. 특정 실시형태에서, 용제는 표면 거칠기 및 다른 특성과 같은 메트릭을 개선하기 위해 첨가될 수 있다. 다양한 실시형태에서, 용제는 프로필렌 글리콜 모노메틸 에테르 아세테이트, 톨루엔, 또는 당업계에서 블록 코폴리머 혼합물과 혼합되는 것으로 알려진 임의의 다른 용제일 수 있다. 다른 실시형태에서, 용제는, 제2 공급 탱크(104)로부터의 제2 블록 코폴리머를 포함하는 제2 액체와 더불어, 제3 공급 탱크로부터 첨가될 수 있다.
다른 대안적인 실시형태에서, 제2 액체는, 본질적으로 제1 호모폴리머 또는 본질적으로 제2 호모폴리머를 포함할 수 있다. 이러한 실시형태에서, 제1 호모폴리머 또는 제2 호모폴리머는, 패터닝될 형상부의 임계 치수 또는 피치와 같은 파라미터를 미세 조정하도록 도울 수 있다.
도 2는 본 출원의 일 실시형태에 따른 블록 코폴리머 코팅 도구를 도시한다.
도 2에 도시된 바와 같이, 코팅 도구는, 제2 혼합기 장치(200), 및 반도체 기판(120)이 처리되는 공정 도구(124)를 포함한다. 제2 혼합기 장치(200)는, 노즐(118)을 통해 반도체 기판(120) 상에 코팅되는 블록 코폴리머의 제1 혼합물을 형성하기 위해, 혼합기(114) 내로 주입되는 1, 2, 3, … N 범위의 임의의 수의 공급 용기를 포함할 수 있다. 제1 공급 용기(1)는 제1 액체를 수용하도록 구성되며, 제2 공급 용기(2)는 제2 액체를 수용하도록 구성되고, 상응하게, 제n 공급 용기(N)는 제n 액체를 수용하도록 구성된다. 예를 들어, 공급 용기는, 액체의 부식성 특성에 기초하여, 세라믹, 유리, 스테인리스강, 또는 당업자에 의해 알려져 있는 임의의 다른 재료로 제조될 수 있다.
다양한 실시형태에서, 제1 혼합물은, 제1 공급 용기(1) 내에 수용된 제1 액체, 및 제2 공급 용기(2) 내에 수용된 제2 액체를 포함한다. 전술한 바와 같이 제1 공급 용기(1) 내에 수용된 제1 액체는 제1 호모폴리머 및 제2 호모폴리머일 수 있으며, 제1 호모폴리머는 제1 액체 내에서 제1 몰 분율을 갖는다. 전술한 바와 같이 제2 공급 용기(2) 내에 수용된 제2 액체는 제1 호모폴리머 및 제2 호모폴리머일 수 있으며, 제1 호모폴리머는 제2 액체 내에서 제2 몰 분율을 갖는다.
다수의 공급 용기(1 내지 N)로부터의 액체 밸브는 전자식으로 또는 사용자에 의해 개방될 수 있으므로, 도 1과 관련하여 전술한 바와 같은 혼합기(114)에서 다수의 액체가 혼합되어 제1 혼합물을 형성한다. 도 1에 도시된 동일한 방식으로, 혼합기(114)는, 제3 유량계(110c), 및 제3 차단 밸브(108c)에 연결된 제3 펌프(106c)를 통해 공정 도구(124)에 연결된다. 혼합된 제1 혼합물은, 제2 혼합기 장치(200) 또는 공정 도구(124) 내에서 홀딩 탱크 내에 수용될 수 있다.
혼합의 종료 시에, 사용자는 제3 차단 밸브(108c)를 비활성화시키고 제3 펌프(106c)를 턴 온시켜서, 노즐(118) 내로 제1 혼합물을 주입하고, 공정 챔버(122) 내에서 반도체 기판(120)을 제1 혼합물로 코팅한다. 제1 혼합물이 혼합기(114)에서 배출됨에 따라, 이는 제3 유량계(110c)를 통해 유동하고, 사용자는 제3 유량계(110c)의 체적 판독치를 지속적으로 또는 주기적으로 모니터링한다. 그 다음, 제3 유량계(110c)가 원하는 체적의 제1 혼합물이 분배되었음을 디스플레이하면, 사용자는 제3 펌프(106c)를 차단시키고 제3 차단 밸브(108c)를 활성화시킨다.
다양한 실시형태에서, 반도체 기판(120)은 공정 도구(124) 내에서 또는 상이한 도구 내에서 경화 공정을 거칠 수 있다.
다른 실시형태에서, 제1 혼합물은, 제1 액체 및 제2 액체와 더불어, 본질적으로 제1 호모폴리머, 본질적으로 제2 호모폴리머, 또는 제3 공급 탱크(3)로부터 첨가된 용제를 포함하는 제3 액체를 포함할 수 있다. 제1 호모폴리머, 제2 호모폴리머, 및 용제는 다시 설명되지 않으며, 예를 들어, 도 1과 관련하여 전술한 용제와 유사할 수 있다.
다른 실시형태에서, 제1 혼합물은, 제1 액체 및 제2 액체와 더불어, 제3 공급 탱크(3)로부터의 본질적으로 제1 호모폴리머를 포함하는 제3 액체, 및 제4 공급 탱크(4)로부터의 본질적으로 제2 호모폴리머를 포함하는 제4 액체를 포함할 수 있다.
전술한 바와 같이, 제1 혼합물은, 방향성 자기조립(DSA) 공정을 사용하여 반도체 소자의 소자 형상부를 형성하기 위해 혼합된다.
명시적으로 설명되지는 않지만, 이러한 실시형태는, 다양한 센서 및 데이터 소스에 결합되어, 아래의 도 5의 흐름도를 사용하여 그리고 위의 도 1과 관련하여 설명된 바와 같은 혼합 공정을 지속적으로 모니터링 및 제어하는, 전자식 제어 시스템을 더 포함할 수 있다.
도 3a 내지 도 3e는 본 출원의 일 실시형태에 따른 다양한 제조 단계 동안의 반도체 소자의 단면도를 도시하는 것으로서, 도 3a는 패터닝된 포토레지스트 층을 형성한 후의 소자를 도시하고, 도 3b는 혼합된 블록 코폴리머를 포함하는 혼합물을 코팅한 후의 소자를 도시하며, 도 3c는 어닐링 후의 소자를 도시하고, 도 3d는 복수의 영역을 선택적으로 제거한 후의 소자를 도시하며, 도 3e는 소자 요소의 제1 패턴을 형성한 후의 소자를 도시한다.
도 3a를 참조하면, 제1 패터닝된 포토레지스트 층(308)이 반도체 기판(120) 위에 형성된다. 이러한 공정 단계는, 핀 형성, 게이트 형성, 금속 라인, 접점 플러그, 비아 등과 같은, 소자 제조의 임의의 단계에서 수행될 수 있다.
반도체 기판(120)은, 제1 패터닝된 포토레지스트 층(308)이 그 위에 형성되는, 패터닝될 제1 층(306)을 지지하는 반도체 본체(320)를 포함한다. 반도체 본체(320)는, 벌크 실리콘 기판과 같은 벌크 기판, 실리콘-온-절연체 기판, 실리콘 카바이드 기판, 갈륨 비소 기판, 또는 실리콘 상의 갈륨 질화물과 같은 하이브리드 기판 및 다른 헤테로에피택셜 기판, 또는 당업자에 의해 알려져 있는 임의의 다른 구성 및 재료일 수 있다.
패터닝될 제1 층(306)은 소자 형상부를 형성하는 층일 수 있거나, 이는 소자 형상부를 후속적으로 형성하기 위해 사용되는 개재 층일 수 있다. 이러한 개재 층의 일 실시예는, 하부 층에 형상부를 후속적으로 패터닝하기 위해 사용되는 하드 마스크 층일 수 있다. 다양한 실시형태에서, 패터닝될 제1 층(306)은, 이러한 제조 단계에서 제조되는 형상부에 따라, 절연 층, 전도성 층, 반도체 층일 수 있다.
당업자에게 알려져 있는 바와 같이, 본 발명의 실시형태는 다른 개재 층의 존재를 고려한다. 예를 들어, 제1 패터닝된 포토레지스트 층(308)을 형성하기 전에, 반사방지 코팅 층(307)이 형성될 수 있다. 일 실시형태에서, 반사방지 코팅(ARC) 막은 실리콘 반사방지 코팅을 포함할 수 있다. 특정 실시형태에서, 반사방지 코팅 층(307)은, 유기 ARC 층, 금속 ARC 층, 금속 산화물 ARC 층, 또는 티타늄 질화물 ARC 층을 포함할 수 있다. 또한, 반사방지 코팅 층(307)은, 형성되는 방향성 자기조립의 재료(즉, 아래에 설명되는 바와 같이 증착되는 제1 혼합물에 존재하는 제1 또는 제2 호모폴리머 연쇄)와 패터닝될 하부 제1 층(306) 간의 상호 작용을 방지해야 한다.
다양한 실시형태에서, 제1 패터닝된 포토레지스트 층(308)은, 하부 형상부가 제1 패터닝된 포토레지스트 층(308)에 정렬된다는 점에서, 제1 DSA 템플릿의 역할을 한다. 제1 패터닝된 포토레지스트 층(308)은 포지티브, 네거티브, 또는 하이브리드 포토레지스트를 포함할 수 있다. 일 실시형태에서, 제1 패터닝된 포토레지스트 층(308)은, 패터닝될 제1 층(306) 위에 레지스트 재료를 스핀 코팅하고, 레지스트 재료를 열처리하여 포토레지스트를 형성하며, 리소그래피를 사용하여 포토레지스트를 노광하고, 노광된 포토레지스트를 현상함으로써 형성된다.
제1 패터닝된 포토레지스트 층(308)은, 리소그래피 공정 동안 한정되는 특정 폭(302) 및 임계 치수(304)로 이에 따라 형성된 개구부를 갖는다. 바람직하게는, 특정 폭(302) 및 임계 치수(304)의 치수는 형성되는 형상부보다 훨씬 더 크므로, 더 낮은 해상도(이에 따른 더 적은 비용) 리소그래피 공정을 사용하여 이러한 형상부를 형성할 수 있다.
도 3b를 참조하면, 동일한 제조 설비 내의 혼합기(114)에서 혼합된 제1 혼합물(310)은, 도 1 및 도 2와 관련하여 더 상세히 전술한 바와 같은 제1 혼합기 장치(100) 또는 제2 혼합기 장치(200)를 통해 제1 패터닝된 포토레지스트 층(308) 내에 코팅된다. 명확성을 위해, 제1 패터닝된 포토레지스트 층(308)의 인접한 개구부의 충전은 도 3b 내지 도 3e에 도시되지 않는다. 제1 혼합물(310)은 제1 패터닝된 포토레지스트 층(308) 위에 코팅되며, 제1 패터닝된 포토레지스트 층(308)의 패턴 사이의 개구부를 충전한다.
일 실시형태에서, 제1 혼합물(310)은, 제1 블록 코폴리머 액체를 포함하는 제1 액체 대 제2 블록 코폴리머 액체를 포함하는 제2 액체의 제1 비율을 갖는다. 다른 실시형태에서, 제1 혼합물(310)은, 도 1 또는 도 2에서 설명된 바와 같이 용제와 혼합된 제1 블록 코폴리머 액체의 혼합물이다. 또 다른 실시형태에서, 제1 혼합물(310)은, 도 1 또는 도 2에서 설명된 바와 같이 호모폴리머와 혼합된 제1 블록 코폴리머 액체의 혼합물이다. 따라서, 다양한 실시형태에서, 제1 혼합물(310)은, 도 1 또는 도 2에서 설명된 바와 같이 제2 블록 코폴리머 액체, 용제, 또는 호모폴리머 중 하나 이상과 혼합된 제1 블록 코폴리머 액체를 갖는다.
도 3c를 참조하면, 반도체 기판(120)이 어닐링됨으로써, 제1 혼합물(310)에 존재하는 제1 호모폴리머 및 제2 호모폴리머로 하여금, 각각의 호모폴리머 간에 교호되어 제1 패터닝된 포토레지스트 층(308)과 정렬되는 복수의 제1 영역(312) 및 복수의 제2 영역(314)을 분리하여 형성하도록 한다. 복수의 제1 영역(312)은 제1 호모폴리머에 해당하며, 복수의 제2 영역(314)은 제2 호모폴리머에 해당한다. 다양한 실시형태에서, 인접하는 복수의 제1 영역(312) 간의 또는 인접하는 복수의 제2 영역(314) 간의 피치는 10 nm 내지 100 nm로 가변될 수 있으므로, 제1 패터닝된 포토레지스트 층(308)을 패터닝하기 위해 사용되는 리소그래피 공정의 해상도 한계보다 더 낮은 구조물을 형성할 수 있게 한다.
어닐링은, 퍼니스(furnace) 어닐링, 램프 기반 어닐링, 급속 열 어닐링, 또는 당업자에 의해 알려져 있는 임의의 다른 어닐링 방법을 포함할 수 있다. 다양한 실시형태에서, 어닐링은 100℃ 내지 700℃로 수행될 수 있으며, 일 실시형태에서, 200℃ 내지 400℃로 수행될 수 있다.
당업자에게 알려져 있는 바와 같이, 블록 코폴리머의 화학 조성은, 어닐링 후에 상분리의 유형을 제어하기 위해 호모폴리머의 조성 및 몰 분율을 가변시킴으로써 맞춤화될 수 있다. 어닐링 동안, 호모폴리머는 반복적인 패턴 또는 주기적인 구조물을 형성하는 미세상 분리를 거친다. 패턴의 유형은, 제2 호모폴리머의 기질 내에 내장된 제1 호모폴리머(또는 그 반대로도 마찬가지임)의 구체, 제2 호모폴리머의 기질 내에 내장된 제1 호모폴리머(또는 그 반대로도 마찬가지임)의 육방 밀집 원기둥, 교호하는 제1 호모폴리머 및 제2 호모폴리머의 자이로이드(gyroid) 또는 라멜라(lamellae)일 수 있다. 리소그래피 관점으로부터의 이러한 가능한 구조물 중에서, 라인은 교호하는 라멜라로 형성될 수 있는 반면에, 육방 밀집 원기둥은 접점 홀(contact hole)의 어레이를 형성하기 위해 사용될 수 있다. 본원에 설명된 예시에서, 복수의 제1 영역(312) 및 복수의 제2 영역(314)은 라멜라 형상으로 형성되도록 선택된다. 그러나, 다른 실시형태에서, 복수의 제1 영역(312) 및 복수의 제2 영역(314)은, 복수의 제2 영역(314) 내에 복수의 제1 영역(312)의 원기둥을 형성하도록 선택될 수 있다(또는 그 반대로도 마찬가지임).
또한, 호모폴리머 중 하나는 제1 패터닝된 포토레지스트 층(308)에 대하여 더 많은 친화력을 가지며, 제1 패터닝된 포토레지스트 층(308)의 측벽과 접촉되게 형성된다. 이러한 예시적인 예시에서, 복수의 제1 영역(312)은, 제1 패터닝된 포토레지스트 층(308)의 측벽 상에 우선적으로 형성된다.
도 3d를 참조하면, 복수의 제1 영역(312) 또는 복수의 제2 영역(314) 중 하나가 선택적으로 제거되어, 제1 패터닝된 포토레지스트 층(308)에 제1 에칭 마스크를 형성한다. 다양한 실시형태에서, 제1 호모폴리머에 해당하는 복수의 제1 영역(312)은 제거되며, 제2 호모폴리머에 해당하는 복수의 제2 영역(314)은 제1 패터닝된 포토레지스트 층(308)에 제1 에칭 마스크를 형성한다. 대안적인 실시형태에서, 제2 호모폴리머에 해당하는 복수의 제2 영역(314)은 선택적으로 제거될 수 있으며, 제1 호모폴리머에 해당하는 복수의 제1 영역(312)은 제1 에칭 마스크를 형성할 수 있다.
복수의 제1 영역(312) 또는 복수의 제2 영역(314)의 제거는, 습식 또는 건식 화학 작용을 사용하여 수행될 수 있다. 예를 들어, 폴리 메틸-메타크릴레이트를 제거하기 위해, 건식 산소 플라즈마가 사용될 수 있다. 이러한 에칭 공정의 선택성이 좋지 않은 경우, 복수의 제1 영역(312)을 제거하는 동안, 복수의 제2 영역(314) 중 일부가 제거될 것이다. 일부 실시형태에서, 이는 남아 있는 복수의 제2 영역(314)의 임계 치수를 바람직하게 감소시키기 위해 사용될 수 있다. 그러나, 특정 실시형태에서, 복수의 제2 영역(314)의 측방향 에칭은 바람직하지 않을 수 있는데, 이는 다음 단계에서 패터닝될 층(306)을 패터닝하기 위해 필요한 측벽 프로파일의 수직 특성을 제어하기가 어려울 수 있기 때문이다.
도 3e를 참조하면, 제1 에칭 마스크를 사용하여, 제1 임계 치수(318) 및 제1 피치(321)를 갖는 소자 요소(316)의 제1 패턴이 패터닝될 층(306)에 형성된다. 이 경우, 제1 패터닝된 포토레지스트 층(308)은 에칭 전에 제거된다. 물론, 패터닝될 층(306)에 복수의 트렌치가 형성되는 경우, 패터닝될 층(306)의 패터닝 후에, 제1 패터닝된 포토레지스트 층(308)이 제거될 수 있다. 당업자에게 알려져 있는 바와 같이, 이방성 반응성 이온 에칭 공정을 사용하여, 패터닝될 층(306)을 패터닝할 수 있다. 패터닝될 층(306)을 패터닝한 후에, 임의의 남아 있는 복수의 제2 영역(314)도 제거된다.
앞서 설명된 바와 같이, 형성된 제1 임계 치수(318) 및 제1 피치(321)는, 제1 혼합물에 혼합되는 액체의 제1 비율, 예를 들어, 제1 블록 코폴리머 및 제2 블록 코폴리머의 비율, 또는 제1 블록 코폴리머 및 호모폴리머의 비율에 기초한다. 복수의 제2 요소에 의해 형성된 에칭 마스크 및 제1 패터닝된 포토레지스트 층(308)은 제거된다.
도 4는 본 개시물의 일 실시형태에 따라 소자 요소의 제1 패턴을 형성하기 위한 제1 방향성 자기조립 방법의 흐름도이다.
블록(402)에서, 제1 패터닝된 포토레지스트 층(308)이 반도체 기판(120) 위에 형성된 패터닝될 제1 층(306) 위에 형성된다. 이러한 제1 패터닝된 포토레지스트 층(308)은 도 3a를 사용하여 도시되고 설명된 바와 같이 형성될 수 있다.
다음 블록(404)에 예시되고 도 3b와 관련하여 설명된 바와 같이, 제1 패터닝된 포토레지스트 층(308)은 제1 혼합물(310)로 코팅된다. 제1 혼합물(310)의 형성은 도 1 및 도 2와 관련하여 설명된다. 다양한 실시형태에서, 전술한 바와 같이, 제1 혼합물(310)은, 제1 혼합기 장치(100) 또는 제2 혼합기 장치(200)를 사용하여 혼합되는, 제1 블록 코폴리머, 제2 블록 코폴리머, 용제, 및 호모폴리머 중 2개 이상의 조합물이다. 바람직하게는, 제1 혼합물(310)의 혼합, 및 반도체 기판(120) 위의 제1 혼합물(310)의 코팅은, 동일한 제조 설비 내에서 수행된다. 또한, 연장되는 저장으로 인한 화학적 열화를 방지하기 위해, 이러한 혼합은 코팅 공정과 시간 상으로 밀접하게 이격되어 수행될 수 있다.
도 3c와 관련하여 설명되는 다음 블록(406)을 참조하면, 기판이 어닐링되어, 복수의 제1 영역(312) 및 복수의 제2 영역(314)을 형성한다.
도 3d와 관련하여 설명되고 다음 블록(408)에 예시되는 바와 같이, 복수의 제1 영역(312)은 선택적으로 제거되어, 제1 에칭 마스크를 형성한다.
도 3e와 관련하여 설명되고 다음 블록(410)에 예시되는 바와 같이, 임의의 남아 있는 제1 패터닝된 포토레지스트 층을 제거한 후에, 제1 에칭 마스크를 사용하여, 소자 요소(316)의 제1 패턴이 형성된다.
전술한 바와 같이, 제조 설비 내에서 블록 코폴리머를 혼합하는 이점은, 형성된 제1 패턴의 메트릭이 타겟 메트릭을 충족시키지 않는 경우, 공급업체로부터 새로운 혼합물을 주문하는 대신에, 혼합된 블록 코폴리머 혼합물이 제조 설비 내에서 조정될 수 있다는 점이다.
도 5는 타겟 메트릭을 충족시키기 위해, 제조 설비 내에서 제1 블록 코폴리머 혼합물을 조정하기 위한 방법의 흐름도이다.
블록(502)에 예시된 바와 같이, 제1 혼합물(310)과 같은 블록 코폴리머(BCP) 혼합물은, 각각 도 1 및 도 2를 사용하여 전술한 바와 같이, 제1 혼합기 장치(100) 또는 제2 혼합기 장치(200)를 사용하여 제조 설비 내에서 혼합된다. 다양한 실시형태에서, 전술한 바와 같이, 제1 혼합물(310)은, 제1 혼합기 장치(100) 또는 제2 혼합기 장치(200)를 사용하여 혼합되는, 제1 블록 코폴리머, 제2 블록 코폴리머, 용제, 및 호모폴리머 중 2개 이상의 조합물이다.
제조 동안 또는 공정 전개 동안, 혼합된 혼합물 또는 패턴의 형상부는 원하는 타겟 윈도우 내에 없을 수도 있음을 안출 가능하다. 이로 인해, 결국 제품 수율의 손실을 유발할 수 있으므로, 본 개시물의 실시형태는, 블록(503 및 506)에서 측정된 메트릭이 능동적으로 또는 주기적으로 모니터링되어, 도 1에서 설명된 바와 같은 전자식 유량 제어 시스템(115)에 제공되는, 공정 제어를 구상한다.
다음 블록(503)에 예시된 바와 같이, 혼합된 블록 코폴리머 혼합물, 제1 액체, 또는 제2 액체는, 도 1과 관련하여 설명된 센서(103)와 같은 센서를 포함하는 다양한 계측 도구로 분석될 수 있다. 블록(503)의 상기 계측에 대해, 대안적으로, 또는 추가적으로, 다음 블록(504)에 예시된 바와 같이, 반도체 기판(120)은 제1 혼합물(310)로 코팅되며, 위의 도 3a 내지 도 3e, 도 4를 사용하여 설명된 바와 같이, 소자 요소(316)의 패턴이 반도체 기판(120) 상에 형성된다. 이 경우, 소자 요소(316)의 패턴의 메트릭이 측정된다. 추가적인 실시형태에서, 소자 요소(316)를 형성하기 전에, 복수의 제2 영역(314)의 패턴이 측정된다. 따라서, 다양한 실시형태에서, 측정된 메트릭은, 소자 요소(316)/복수의 제2 영역(314)의 임계 치수, 소자 요소(316)/복수의 제2 영역(314)의 폭(임계 치수에 직교하는 치수), 소자 요소(316)/복수의 제2 영역(314)의 높이 또는 깊이, 인접하는 요소 간의 거리, 즉 소자 요소(316)/복수의 제2 영역(314)의 피치, 소자 요소(316)/복수의 제2 영역(314)의 표면 거칠기, 소자 요소(316)/복수의 제2 영역(314)의 국부적 임계 치수 균일도, 소자 요소(316)/복수의 제2 영역(314)의 선폭 편차, 소자 요소(316)/복수의 제2 영역(314)의 측벽 각도, 미세상 구조물, 또는 임의의 다른 메트릭일 수 있다. 이러한 계측 측정은, 비파괴 검사를 사용하는 산란계(scatterometry)와 같은 광학 계측 도구, 또는 예를 들어 광학 또는 전자 현미경을 사용하는 파괴 검사를 사용할 수 있는 다른 계측 도구와 같은, 인라인 도구를 사용하여 수행될 수 있다.
측정된 메트릭은, 예를 들어, 도 5에서 설명된 공정 방식/메트릭(105)으로부터 획득된, 타겟 메트릭 또는 타겟 공정 윈도우와 비교된다. 이는 예를 들어, 도 1에서 설명된 전자식 제어 시스템에서 수행될 수 있다. 측정된 메트릭이 타겟 메트릭과 동일하거나 공정 윈도우 내에 있는 경우, 이때 혼합된 액체 또는 공정에 대한 변경은 이루어지지 않는다. 측정된 메트릭이 타겟 메트릭과 상이하거나 공정 윈도우 밖에 있는 경우, 공정은 단계(510)로 계속되며, 블록 코폴리머 혼합물을 위한 새로운 또는 변경된 방식이 도 1 또는 도 2에 따라 생성된다. 새로운 혼합물은, 제1 액체 또는 제2 액체의 유량 및/또는 압력, 온도 뿐만 아니라 다른 파라미터와 같은, 임의의 공정 파라미터를 변화시킬 수 있다.
다양한 실시형태에서, 타겟 메트릭이 임계 치수 또는 피치이고, 측정된 임계 치수 또는 피치가 타겟 메트릭을 충족시키지 않는 경우, 제1 혼합물은 본질적으로 제1 호모폴리머 또는 본질적으로 제2 호모폴리머를 포함하는 제3 액체와 추가로 혼합되어, 새로운 임계 치수 또는 피치를 갖는 조정된 제2 혼합물을 형성할 수 있다.
대안적인 실시형태에서, 타겟 메트릭이 임계 치수 또는 피치이고, 측정된 임계 치수 또는 피치가 타겟 메트릭을 충족시키지 않는 경우, 제1 혼합물은 본질적으로 제1 호모폴리머를 포함하는 제3 액체 및 본질적으로 제2 호모폴리머를 포함하는 제4 액체와 추가로 혼합되어, 새로운 임계 치수 또는 피치를 갖는 조정된 제2 혼합물을 형성할 수 있다.
대안적인 실시형태에서, 타겟 메트릭이 표면 거칠기이고, 측정된 표면 거칠기가 타겟 표면 거칠기를 충족시키지 않는 경우, 제1 혼합물은 용제를 포함하는 제3 액체와 추가로 혼합되어, 개선된 막 두께를 갖는 새로운 혼합물을 형성할 수 있다. 예를 들어, 용제는 프로필렌 글리콜 모노메틸 에테르 아세테이트, 톨루엔, 또는 당업계에 알려진 블록 코폴리머의 막 두께를 변화시키는 것으로 알려진 임의의 다른 용제를 포함할 수 있다.
대안적인 실시형태에서, 제1 혼합물의 미세상은 부적절할 수 있다. 예를 들어, 미세상은 라멜라 대신에 육방정계일 수 있다. 이러한 경우, 육방정계로부터 라멜라로 그리고 그 반대로 혼합된 혼합물의 상을 변화시키기 위해, 제1 혼합물은 본질적으로 제1 호모폴리머 또는 본질적으로 제2 호모폴리머를 포함하는 제3 액체와 추가로 혼합될 수 있다. 다양한 실시형태에서, 전술한 바와 같이, 블록 코폴리머 내의 호모폴리머의 조성을 변화시킴으로써, 밀집 원기둥, 육방정계, 및 라멜라 간에 상이 변화될 수 있다.
블록(502 내지 508)의 공정은, 새로운 혼합물이 새로운 공정 방식으로 혼합되거나 변경됨에 따라 반복된다.
전술한 바와 같이, 개시된 본 발명의 다른 이점은, 제조 설비 내에서 소자 요소의 각각의 연속적인 층에 해당하는 다수의 블록 코폴리머 혼합물을 혼합함으로써, 상이한 임계 치수, 피치, 및/또는 형상을 갖는 IC 소자 요소의 다수의 층이 동일한 반도체 기판 상에 제조될 수 있도록 한다는 점이다.
도 6a 내지 도 6b는 본 출원의 일 실시형태에 따른 다양한 제조 단계 동안의 반도체 소자의 단면도를 도시하는 것으로서, 도 6a는 제2 블록 코폴리머 혼합물로 제2 패터닝된 포토레지스트 층을 코팅한 후의 소자를 도시하고, 도 6b는 소자 요소의 제2 패터닝된 층을 형성한 후의 소자를 도시한다. 도 7은 도 6a 내지 도 6b에 도시된 제조 공정 동안 소자 요소의 제2 층을 형성하기 위해 사용되는 제2 DSA 방법의 흐름도이다.
이러한 실시형태에서, 상이한 공정 단계 동안 소자 요소를 패터닝하기 위해 이전에 사용되었던 동일한 공급 탱크를 사용하여, 상이한 조성을 갖는 혼합된 혼합물이 형성된다. 바람직하게는, 공급 병을 교체할 필요 없이, 동일한 혼합 장치를 통해 상이한 임계 치수가 달성될 수 있다.
따라서, 이러한 실시형태는 도 3e로부터 계속된다. 이제 도 6a 및 블록(702)을 참조하면, 예를 들어, 도 3e에서 형성된 소자 요소(316) 위에 층간 유전체 층(606)이 형성된다. 층간 유전체 층(606)은 복수의 층을 포함할 수 있으며, SiO2, SION, Si3N4, 붕규산 유리, 유기 규산염 유리와 같은 유리, 로우(low)-k 유전체 재료, 또는 당업자에 의해 알려진 임의의 다른 층간 유전체를 포함할 수 있다.
그 다음, 패터닝될 제2 층(608)이 층간 유전체 층(606) 위에 형성되며(블록(704)), 형성되는 형상부에 따라, 유전체 층, 전도성 층, 또는 반도체 층을 더 포함할 수 있다.
그 다음, 제2 패터닝된 포토레지스트 층이 패터닝될 제2 층(608) 위에 형성된다(블록(706)). 도 6a에 도시된 바와 같이, 제2 패터닝된 포토레지스트 층(610)이 패터닝될 제2 층(608) 위에 형성된다. 제2 패터닝된 포토레지스트층(610)은, 도 3a에 도시된 바와 같은, 제1 패터닝된 포토레지스트 층(308)과 동일한 재료를 포함할 수 있으며, 동일한 방식으로 형성될 수 있다. 제2 패터닝된 포토레지스트 층(610)은 제2 특정 피치(602) 및 제2 특정 임계 치수(604)로 패터닝된다. 제2 패터닝된 포토레지스트 층(610)은 제2 DSA 템플릿의 역할을 한다.
제2 패터닝된 포토레지스트 층(610)은 제2 혼합물로 코팅된다(블록(708)). 제2 혼합물은 도 3b에서 사용된 제1 혼합물과 상이한 조성을 갖는다. 일 실시형태에서, 제2 혼합물은, 제1 블록 코폴리머 액체를 포함하는 제1 액체 대 제2 블록 코폴리머 액체를 포함하는 제2 액체의 제2 비율을 갖는다. 제2 비율은 패터닝되는 형상부에 대한 타겟 제2 임계 치수를 달성하도록 선택되는 반면에, 제1 비율은 패터닝되는 형상부에 대한 상이한 타겟 제1 임계 치수를 달성하도록 선택된다. 제1 혼합물과 유사하게, 다양한 실시형태에서, 제2 혼합물은, 도 1 또는 도 2에서 설명된 바와 같이 제2 블록 코폴리머 액체, 용제, 또는 호모폴리머 중 하나 이상과 혼합된 제1 블록 코폴리머 액체를 갖는다. 그 다음, 제1 혼합물과 유사하게, 제1 혼합기 장치(100) 또는 제2 혼합기 장치를 통해 제2 패터닝된 포토레지스트 층(610) 상에 제2 혼합물이 코팅된다.
블록(710)을 참조하면, 기판을 어닐링하여 미세상 분리를 유발한 다음(예를 들어, 도 3d와 유사함), 상 영역 중 하나를 제거함으로써, 제2 에칭 마스크(612)가 형성된다.
도 6b를 참조하면, 제2 에칭 마스크(612)를 사용하여, 제2 임계 치수(618) 및 제2 피치(620)를 갖는 소자 요소(616)의 제2 패턴이 형성된다(블록(712)). 형성된 제2 임계 치수(618) 및 제2 피치(620)는, 제2 혼합물 내의 제1 액체 대 제2 액체의 제2 비율에 기초한다. 제2 패터닝된 포토레지스트 층(610) 및 제2 에칭 마스크(612)는 제거된다(블록(714)).
다양한 실시형태에서, 제1 DSA 공정은 게이트 라인의 제1 패턴을 형성하기 위해 사용되며, 제2 DSA 공정은 게이트 라인 위에 금속 라인의 제2 패턴을 형성하기 위해 사용된다. 대안적인 실시형태에서, 제1 DSA 공정은 게이트 라인의 제1 패턴을 형성하기 위해 사용되며, 제2 DSA 공정은 게이트 라인 내에 접점 홀의 제2 패턴을 형성하기 위해 사용된다.
바람직하게는, 도 3a 내지 도 3e 그리고 그 다음 도 6a 내지 도 6b를 사용하여 설명된 실시형태에서 설명된 바와 같이, 공통 공급 탱크 소스를 사용하여, 상이한 임계 치수 및 피치를 갖는 2개의 상이한 패턴이 형성될 수 있다. 다른 임계 치수의 추가적인 패턴이 동일한 수의 공급 탱크/액체로 제조될 수 있기 때문에, 더 많은 레벨이 방향성 자기조립 공정을 사용하는 경우, 이러한 이점은 빠르게 점점 증대된다.
실시형태의 실시예가 아래에 설명된다.
실시예 1. 소자를 형성하기 위한 방법은, 제조 설비 내의 혼합기에서, 제1 혼합물을 형성하기 위해, 제1 블록 코폴리머를 포함하는 제1 액체를 제2 블록 코폴리머를 포함하는 제2 액체와 혼합하는 단계로서, 상기 제1 블록 코폴리머는 제1 호모폴리머 및 제2 호모폴리머를 포함하고, 상기 제1 호모폴리머는 상기 제1 액체 내에서 제1 몰 분율을 가지며, 상기 제2 블록 코폴리머는 상기 제1 호모폴리머 및 상기 제2 호모폴리머를 포함하고, 상기 제1 호모폴리머는 상기 제2 액체 내에서 제2 몰 분율을 가지며, 상기 제1 몰 분율은 상기 제2 몰 분율과 상이한, 단계; 상기 제조 설비 내의 공정 챔버의 기판 홀더 위에 기판을 배치하는 단계; 및 상기 공정 챔버 내에서 상기 제1 혼합물로 상기 기판을 코팅하는 단계를 포함한다.
실시예 2. 실시예 1에 있어서, 상기 기판 위에 배치되는 패터닝될 층 위에 패터닝된 포토레지스트 층을 형성하는 단계로서, 상기 제1 혼합물로 상기 기판을 코팅하는 단계는, 상기 제1 혼합물로 상기 패터닝된 포토레지스트 층을 코팅하는 단계를 포함하는, 단계; 상기 제1 호모폴리머를 포함하는 복수의 제1 영역, 및 상기 제2 호모폴리머를 포함하는 복수의 제2 영역을 형성하도록 어닐링하는 단계; 상기 패터닝된 포토레지스트 층과 정렬된 에칭 마스크를 형성하기 위해, 상기 복수의 제1 영역을 선택적으로 제거하는 단계로서, 상기 에칭 마스크는 상기 복수의 제2 영역을 포함하는, 단계; 및 상기 에칭 마스크를 사용하여, 상기 패터닝될 층에 패턴을 형성하는 단계를 더 포함하는, 방법.
실시예 3. 실시예 1 또는 2 중 어느 하나에 있어서, 상기 패터닝된 포토레지스트 층을 제거하는 단계, 및 상기 패턴을 형성한 후에 상기 복수의 제2 영역을 제거하는 단계를 더 포함하는, 방법.
실시예 4. 실시예 1 내지 3 중 어느 하나에 있어서, 상기 제1 혼합물의 코팅으로부터 제1 패턴을 형성하는 단계; 상기 제1 패턴의 형상부의 제1 임계 치수를 측정하는 단계; 상기 제1 임계 치수가 타겟 임계 치수와 상이한 것으로 결정하는 단계에 응답하여, 상기 혼합기에서, 제2 혼합물을 형성하기 위해, 상기 제1 액체를 상기 제2 액체와 혼합하는 단계로서, 상기 제1 혼합물은, 상기 제1 블록 코폴리머와 상기 제2 블록 코폴리머의 제1 비율을 포함하고, 상기 제2 혼합물은, 상기 제1 블록 코폴리머와 상기 제2 블록 코폴리머의 제2 비율을 포함하며, 상기 제2 비율은 상기 제1 비율과 상이한, 단계; 및 상기 제2 혼합물로 추가적인 기판을 코팅하는 단계; 및 상기 제2 혼합물의 코팅으로부터 제2 패턴을 형성하는 단계를 더 포함하며, 상기 제2 패턴의 형상부의 제2 임계 치수는 타겟 임계 치수를 충족시키는, 방법.
실시예 5. 실시예 1 내지 4 중 어느 하나에 있어서, 상기 혼합기에서, 제2 혼합물을 형성하기 위해, 상기 제1 액체를 상기 제2 액체와 혼합하는 단계로서, 상기 제1 혼합물은, 상기 제1 블록 코폴리머와 상기 제2 블록 코폴리머의 제1 비율을 포함하고, 상기 제2 혼합물은, 상기 제1 블록 코폴리머와 상기 제2 블록 코폴리머의 제2 비율을 포함하며, 상기 제2 비율은 상기 제1 비율과 상이한, 단계; 및 상기 제2 혼합물로 상기 기판을 코팅하는 단계를 더 포함하는, 방법.
실시예 6. 실시예 1 내지 5 중 어느 하나에 있어서, 상기 제1 혼합물에 기초하는 제1 방향성 자기조립 공정을 사용함으로써, 제1 패턴을 형성하는 단계; 및 상기 제2 혼합물에 기초하는 제2 방향성 자기조립 공정을 사용함으로써, 제2 패턴을 형성하는 단계를 더 포함하며, 상기 제1 패턴의 형상부의 제1 임계 치수는, 상기 제2 패턴의 형상부의 제2 임계 치수와 상이한, 방법.
실시예 7. 실시예 1 내지 6 중 어느 하나에 있어서, 상기 제1 방향성 자기조립 공정은, 상기 기판 위에 배치되는 패터닝될 제1 층 위에 제1 패터닝된 포토레지스트 층을 형성하는 단계로서, 상기 제1 혼합물로 상기 기판을 코팅하는 단계는, 상기 제1 혼합물로 상기 제1 패터닝된 포토레지스트 층을 코팅하는 단계를 포함하는, 단계; 상기 제1 호모폴리머를 포함하는 복수의 제1 영역, 및 상기 제2 호모폴리머를 포함하는 복수의 제2 영역을 형성하도록 어닐링하는 단계; 상기 제1 패터닝된 포토레지스트 층과 정렬된 제1 에칭 마스크를 형성하기 위해, 상기 복수의 제1 영역을 선택적으로 제거하는 단계로서, 상기 제1 에칭 마스크는 상기 복수의 제2 영역을 포함하는, 단계; 및 상기 제1 에칭 마스크를 사용하여, 상기 패터닝될 제1 층에 상기 제1 패턴을 형성하는 단계를 포함하며, 상기 제2 방향성 자기조립 공정은, 상기 기판 위에 배치되는 패터닝될 제2 층 위에 제2 패터닝된 포토레지스트 층을 형성하는 단계로서, 상기 제2 혼합물로 상기 기판을 코팅하는 단계는, 상기 제2 혼합물로 상기 제2 패터닝된 포토레지스트 층을 코팅하는 단계를 포함하는, 단계; 상기 제1 호모폴리머를 포함하는 복수의 제3 영역, 및 상기 제2 호모폴리머를 포함하는 복수의 제4 영역을 형성하도록 어닐링하는 단계; 상기 제2 패터닝된 포토레지스트 층과 정렬된 제2 에칭 마스크를 형성하기 위해, 상기 복수의 제3 영역을 선택적으로 제거하는 단계로서, 상기 제2 에칭 마스크는 상기 복수의 제4 영역을 포함하는, 단계; 및 상기 제2 에칭 마스크를 사용하여, 상기 패터닝될 제2 층에 제2 패턴을 형성하는 단계를 포함하는, 방법.
실시예 8. 실시예 1 내지 7 중 어느 하나에 있어서, 상기 제1 패턴은 게이트 라인을 위한 패턴이며, 상기 제2 패턴은 상기 게이트 라인 위의 금속 라인을 위한 패턴인, 방법.
실시예 9. 실시예 1 내지 8 중 어느 하나에 있어서, 상기 제1 패턴은 게이트 라인을 위한 패턴이며, 상기 제2 패턴은 상기 게이트 라인 내에 접점 홀을 형성하기 위한 패턴인, 방법.
실시예 10. 실시예 1 내지 9 중 어느 하나에 있어서, 상기 기판을 코팅하는 단계는, 상기 기판을 갖는 상기 기판 홀더를 스피닝(spinning)하는 단계; 및 상기 혼합기에 연결된 노즐을 통하여 상기 제1 혼합물을 주입하는 단계를 포함하며, 상기 노즐은, 상기 제1 혼합물로 상기 기판을 코팅하기 위해 상기 기판을 향해 지향되는, 방법.
실시예 11. 실시예 1 내지 10 중 어느 하나에 있어서, 상기 혼합하는 단계 동안, 상기 방법은, 상기 제1 혼합물을 형성하기 위해, 본질적으로 상기 제1 호모폴리머를 포함하는 제3 액체를 첨가하는 단계를 더 포함하는, 방법.
실시예 12. 실시예 1 내지 11 중 어느 하나에 있어서, 상기 혼합하는 단계 동안, 상기 방법은, 상기 제1 혼합물을 형성하기 위해, 본질적으로 상기 제2 호모폴리머를 포함하는 제4 액체를 첨가하는 단계를 더 포함하는, 방법.
실시예 13. 소자를 형성하기 위한 방법은, 제조 설비 내의 혼합기에서, 제1 혼합물을 형성하기 위해, 제1 블록 코폴리머 및 용제를 혼합하는 단계로서, 상기 제1 블록 코폴리머는 제1 호모폴리머 및 제2 호모폴리머를 포함하는, 단계; 상기 제조 설비 내의 공정 챔버의 기판 홀더 위에 기판을 배치하는 단계; 및 상기 공정 챔버 내에서 상기 제1 혼합물로 상기 기판을 코팅하는 단계를 포함한다.
실시예 14. 실시예 13에 있어서, 상기 제1 혼합물의 코팅으로부터 제1 패턴을 형성하는 단계; 상기 제1 패턴의 형상부의 제1 메트릭을 측정하는 단계; 상기 제1 메트릭이 타겟 메트릭과 상이한 것으로 결정하는 단계에 응답하여, 상기 혼합기에서, 제2 혼합물을 형성하기 위해, 상기 제1 블록 코폴리머를 상기 용제와 혼합하는 단계로서, 상기 제1 혼합물은, 상기 제1 블록 코폴리머와 상기 용제의 제1 비율을 포함하고, 상기 제2 혼합물은, 상기 제1 블록 코폴리머와 상기 용제의 제2 비율을 포함하며, 상기 제2 비율은 상기 제1 비율과 상이한, 단계; 및 상기 제2 혼합물로 추가적인 기판을 코팅하는 단계; 및 상기 제2 혼합물의 코팅으로부터 제2 패턴을 형성하는 단계를 더 포함하며, 상기 제2 패턴의 형상부의 제2 메트릭은 타겟 메트릭을 충족시키는, 방법.
실시예 15. 실시예 13 또는 14 중 어느 하나에 있어서, 상기 제1 메트릭, 제2 메트릭, 및 상기 타겟 메트릭은 표면 거칠기의 측정치인, 방법.
실시예 16. 실시예 13 내지 15 중 어느 하나에 있어서, 상기 기판 위에 배치되는 패터닝될 층 위에 패터닝된 포토레지스트 층을 형성하는 단계로서, 상기 제1 혼합물로 상기 기판을 코팅하는 단계는, 상기 제1 혼합물에 용제를 전달하면서 상기 제1 혼합물로 상기 패터닝된 포토레지스트 층을 코팅하는 단계를 포함하는, 단계; 상기 제1 호모폴리머를 포함하는 복수의 제1 영역, 및 상기 제2 호모폴리머를 포함하는 복수의 제2 영역을 형성하도록 어닐링하는 단계; 상기 패터닝된 포토레지스트 층과 정렬된 에칭 마스크를 형성하기 위해, 상기 복수의 제1 영역을 선택적으로 제거하는 단계로서, 상기 에칭 마스크는 상기 복수의 제2 영역을 포함하는, 단계; 및 상기 에칭 마스크를 사용하여, 상기 패터닝될 층에 패턴을 형성하는 단계를 더 포함하는, 방법.
실시예 17. 소자를 형성하기 위한 방법은, 제조 설비 내의 혼합기에서, 제1 혼합물을 형성하기 위해, 제1 블록 코폴리머를 포함하는 제1 액체, 및 본질적으로 제1 호모폴리머를 포함하는 제2 액체를 혼합하는 단계로서, 상기 제1 블록 코폴리머는 상기 제1 호모폴리머 및 제2 호모폴리머를 포함하는, 단계; 상기 제조 설비 내의 공정 챔버의 기판 홀더 위에 기판을 배치하는 단계; 및 상기 공정 챔버 내에서 상기 제1 혼합물로 상기 기판을 코팅하는 단계를 포함한다.
실시예 18. 실시예 17에 있어서, 상기 혼합하는 단계 동안, 상기 방법은, 상기 제1 혼합물을 형성하기 위해, 본질적으로 상기 제1 호모폴리머를 포함하는 제3 액체를 첨가하는 단계를 더 포함하는, 방법.
실시예 19. 실시예 17 또는 18 중 어느 하나에 있어서, 상기 혼합하는 단계 동안, 상기 방법은, 상기 제1 혼합물을 형성하기 위해, 본질적으로 용제를 포함하는 제3 액체를 첨가하는 단계를 더 포함하는, 방법.
실시예 20. 실시예 17 내지 19 중 어느 하나에 있어서, 상기 제1 혼합물의 코팅으로부터 제1 패턴을 형성하는 단계; 상기 제1 패턴의 형상부의 제1 임계 치수를 측정하는 단계; 상기 제1 임계 치수가 타겟 임계 치수와 상이한 것으로 결정하는 단계에 응답하여, 상기 혼합기에서, 제2 혼합물을 형성하기 위해, 상기 제1 액체를 상기 제2 액체와 혼합하는 단계로서, 상기 제1 혼합물은, 상기 제1 액체와 상기 제2 액체의 제1 비율을 포함하고, 상기 제2 혼합물은, 상기 제1 액체와 상기 제2 액체의 제2 비율을 포함하며, 상기 제2 비율은 상기 제1 비율과 상이한, 단계; 및 상기 제2 혼합물로 추가적인 기판을 코팅하는 단계; 및 상기 제2 혼합물의 코팅으로부터 제2 패턴을 형성하는 단계를 더 포함하며, 상기 제2 패턴의 형상부의 제2 임계 치수는 타겟 임계 치수를 충족시키는, 방법.
본 발명은 예시적인 실시형태를 참조하여 설명되었지만, 이러한 설명은 제한적인 의미로 해석되는 것으로 의도되지 않는다. 설명을 참조하면, 본 발명의 다른 실시형태 뿐만 아니라, 예시적인 실시형태의 다양한 변경 및 조합은 당업자에게 명백할 것이다. 따라서, 첨부된 청구범위는 임의의 그러한 변경 또는 실시형태를 포함하는 것으로 의도된다.

Claims (20)

  1. 소자를 형성하기 위한 방법으로서,
    제조 설비 내의 혼합기에서, 제1 혼합물을 형성하기 위해, 제1 블록 코폴리머를 포함하는 제1 액체를 제2 블록 코폴리머를 포함하는 제2 액체와 혼합하는 단계로서, 상기 제1 블록 코폴리머는 제1 호모폴리머 및 제2 호모폴리머를 포함하고, 상기 제1 호모폴리머는 상기 제1 액체 내에서 제1 몰 분율을 가지며, 상기 제2 블록 코폴리머는 상기 제1 호모폴리머 및 상기 제2 호모폴리머를 포함하고, 상기 제1 호모폴리머는 상기 제2 액체 내에서 제2 몰 분율을 가지며, 상기 제1 몰 분율은 상기 제2 몰 분율과 상이한, 단계;
    상기 제조 설비 내의 공정 챔버의 기판 홀더 위에 기판을 배치하는 단계; 및
    상기 공정 챔버 내에서 상기 제1 혼합물로 상기 기판을 코팅하는 단계를 포함하는,
    소자를 형성하기 위한 방법.
  2. 제1항에 있어서,
    상기 기판 위에 배치되는 패터닝될 층 위에 패터닝된 포토레지스트 층을 형성하는 단계로서, 상기 제1 혼합물로 상기 기판을 코팅하는 단계는, 상기 제1 혼합물로 상기 패터닝된 포토레지스트 층을 코팅하는 단계를 포함하는, 단계;
    상기 제1 호모폴리머를 포함하는 복수의 제1 영역, 및 상기 제2 호모폴리머를 포함하는 복수의 제2 영역을 형성하도록 어닐링하는 단계;
    상기 패터닝된 포토레지스트 층과 정렬된 에칭 마스크를 형성하기 위해, 상기 복수의 제1 영역을 선택적으로 제거하는 단계로서, 상기 에칭 마스크는 상기 복수의 제2 영역을 포함하는, 단계; 및
    상기 에칭 마스크를 사용하여, 상기 패터닝될 층에 패턴을 형성하는 단계를 더 포함하는, 방법.
  3. 제2항에 있어서,
    상기 패터닝된 포토레지스트 층을 제거하는 단계, 및 상기 패턴을 형성한 후에 상기 복수의 제2 영역을 제거하는 단계를 더 포함하는, 방법.
  4. 제1항에 있어서,
    상기 제1 혼합물의 코팅으로부터 제1 패턴을 형성하는 단계;
    상기 제1 패턴의 형상부의 제1 임계 치수를 측정하는 단계;
    상기 제1 임계 치수가 타겟 임계 치수와 상이한 것으로 결정하는 단계에 응답하여, 상기 혼합기에서, 제2 혼합물을 형성하기 위해, 상기 제1 액체를 상기 제2 액체와 혼합하는 단계로서, 상기 제1 혼합물은, 상기 제1 블록 코폴리머와 상기 제2 블록 코폴리머의 제1 비율을 포함하고, 상기 제2 혼합물은, 상기 제1 블록 코폴리머와 상기 제2 블록 코폴리머의 제2 비율을 포함하며, 상기 제2 비율은 상기 제1 비율과 상이한, 단계; 및
    상기 제2 혼합물로 추가적인 기판을 코팅하는 단계; 및
    상기 제2 혼합물의 코팅으로부터 제2 패턴을 형성하는 단계를 더 포함하며,
    상기 제2 패턴의 형상부의 제2 임계 치수는 타겟 임계 치수를 충족시키는, 방법.
  5. 제1항에 있어서,
    상기 혼합기에서, 제2 혼합물을 형성하기 위해, 상기 제1 액체를 상기 제2 액체와 혼합하는 단계로서, 상기 제1 혼합물은, 상기 제1 블록 코폴리머와 상기 제2 블록 코폴리머의 제1 비율을 포함하고, 상기 제2 혼합물은, 상기 제1 블록 코폴리머와 상기 제2 블록 코폴리머의 제2 비율을 포함하며, 상기 제2 비율은 상기 제1 비율과 상이한, 단계; 및
    상기 제2 혼합물로 상기 기판을 코팅하는 단계를 더 포함하는, 방법.
  6. 제5항에 있어서,
    상기 제1 혼합물에 기초하는 제1 방향성 자기조립 공정을 사용함으로써, 제1 패턴을 형성하는 단계; 및
    상기 제2 혼합물에 기초하는 제2 방향성 자기조립 공정을 사용함으로써, 제2 패턴을 형성하는 단계를 더 포함하며,
    상기 제1 패턴의 형상부의 제1 임계 치수는, 상기 제2 패턴의 형상부의 제2 임계 치수와 상이한, 방법.
  7. 제6항에 있어서,
    상기 제1 방향성 자기조립 공정은,
    상기 기판 위에 배치되는 패터닝될 제1 층 위에 제1 패터닝된 포토레지스트 층을 형성하는 단계로서, 상기 제1 혼합물로 상기 기판을 코팅하는 단계는, 상기 제1 혼합물로 상기 제1 패터닝된 포토레지스트 층을 코팅하는 단계를 포함하는, 단계;
    상기 제1 호모폴리머를 포함하는 복수의 제1 영역, 및 상기 제2 호모폴리머를 포함하는 복수의 제2 영역을 형성하도록 어닐링하는 단계;
    상기 제1 패터닝된 포토레지스트 층과 정렬된 제1 에칭 마스크를 형성하기 위해, 상기 복수의 제1 영역을 선택적으로 제거하는 단계로서, 상기 제1 에칭 마스크는 상기 복수의 제2 영역을 포함하는, 단계; 및
    상기 제1 에칭 마스크를 사용하여, 상기 패터닝될 제1 층에 상기 제1 패턴을 형성하는 단계를 포함하며,
    상기 제2 방향성 자기조립 공정은,
    상기 기판 위에 배치되는 패터닝될 제2 층 위에 제2 패터닝된 포토레지스트 층을 형성하는 단계로서, 상기 제2 혼합물로 상기 기판을 코팅하는 단계는, 상기 제2 혼합물로 상기 제2 패터닝된 포토레지스트 층을 코팅하는 단계를 포함하는, 단계;
    상기 제1 호모폴리머를 포함하는 복수의 제3 영역, 및 상기 제2 호모폴리머를 포함하는 복수의 제4 영역을 형성하도록 어닐링하는 단계;
    상기 제2 패터닝된 포토레지스트 층과 정렬된 제2 에칭 마스크를 형성하기 위해, 상기 복수의 제3 영역을 선택적으로 제거하는 단계로서, 상기 제2 에칭 마스크는 상기 복수의 제4 영역을 포함하는, 단계; 및
    상기 제2 에칭 마스크를 사용하여, 상기 패터닝될 제2 층에 제2 패턴을 형성하는 단계를 포함하는, 방법.
  8. 제6항에 있어서,
    상기 제1 패턴은 게이트 라인을 위한 패턴이며,
    상기 제2 패턴은 상기 게이트 라인 위의 금속 라인을 위한 패턴인, 방법.
  9. 제6항에 있어서,
    상기 제1 패턴은 게이트 라인을 위한 패턴이며,
    상기 제2 패턴은 상기 게이트 라인 내에 접점 홀을 형성하기 위한 패턴인, 방법.
  10. 제1항에 있어서,
    상기 기판을 코팅하는 단계는,
    상기 기판을 갖는 상기 기판 홀더를 스피닝하는 단계; 및
    상기 혼합기에 연결된 노즐을 통하여 상기 제1 혼합물을 주입하는 단계를 포함하며,
    상기 노즐은, 상기 제1 혼합물로 상기 기판을 코팅하기 위해 상기 기판을 향해 지향되는, 방법.
  11. 제1항에 있어서,
    상기 혼합하는 단계 동안, 상기 방법은, 상기 제1 혼합물을 형성하기 위해, 본질적으로 상기 제1 호모폴리머를 포함하는 제3 액체를 첨가하는 단계를 더 포함하는, 방법.
  12. 제11항에 있어서,
    상기 혼합하는 단계 동안, 상기 방법은, 상기 제1 혼합물을 형성하기 위해, 본질적으로 상기 제2 호모폴리머를 포함하는 제4 액체를 첨가하는 단계를 더 포함하는, 방법.
  13. 소자를 형성하기 위한 방법으로서,
    제조 설비 내의 혼합기에서, 제1 혼합물을 형성하기 위해, 제1 블록 코폴리머 및 용제를 혼합하는 단계로서, 상기 제1 블록 코폴리머는 제1 호모폴리머 및 제2 호모폴리머를 포함하는, 단계;
    상기 제조 설비 내의 공정 챔버의 기판 홀더 위에 기판을 배치하는 단계; 및
    상기 공정 챔버 내에서 상기 제1 혼합물로 상기 기판을 코팅하는 단계를 포함하는,
    소자를 형성하기 위한 방법.
  14. 제13항에 있어서,
    상기 제1 혼합물의 코팅으로부터 제1 패턴을 형성하는 단계;
    상기 제1 패턴의 형상부의 제1 메트릭을 측정하는 단계;
    상기 제1 메트릭이 타겟 메트릭과 상이한 것으로 결정하는 단계에 응답하여, 상기 혼합기에서, 제2 혼합물을 형성하기 위해, 상기 제1 블록 코폴리머를 상기 용제와 혼합하는 단계로서, 상기 제1 혼합물은, 상기 제1 블록 코폴리머와 상기 용제의 제1 비율을 포함하고, 상기 제2 혼합물은, 상기 제1 블록 코폴리머와 상기 용제의 제2 비율을 포함하며, 상기 제2 비율은 상기 제1 비율과 상이한, 단계; 및
    상기 제2 혼합물로 추가적인 기판을 코팅하는 단계; 및
    상기 제2 혼합물의 코팅으로부터 제2 패턴을 형성하는 단계를 더 포함하며,
    상기 제2 패턴의 형상부의 제2 메트릭은 타겟 메트릭을 충족시키는, 방법.
  15. 제14항에 있어서,
    상기 제1 메트릭, 제2 메트릭, 및 상기 타겟 메트릭은 표면 거칠기의 측정치인, 방법.
  16. 제13항에 있어서,
    상기 기판 위에 배치되는 패터닝될 층 위에 패터닝된 포토레지스트 층을 형성하는 단계로서, 상기 제1 혼합물로 상기 기판을 코팅하는 단계는, 상기 제1 혼합물에 용제를 전달하면서 상기 제1 혼합물로 상기 패터닝된 포토레지스트 층을 코팅하는 단계를 포함하는, 단계;
    상기 제1 호모폴리머를 포함하는 복수의 제1 영역, 및 상기 제2 호모폴리머를 포함하는 복수의 제2 영역을 형성하도록 어닐링하는 단계;
    상기 패터닝된 포토레지스트 층과 정렬된 에칭 마스크를 형성하기 위해, 상기 복수의 제1 영역을 선택적으로 제거하는 단계로서, 상기 에칭 마스크는 상기 복수의 제2 영역을 포함하는, 단계; 및
    상기 에칭 마스크를 사용하여, 상기 패터닝될 층에 패턴을 형성하는 단계를 더 포함하는, 방법.
  17. 소자를 형성하기 위한 방법으로서,
    제조 설비 내의 혼합기에서, 제1 혼합물을 형성하기 위해, 제1 블록 코폴리머를 포함하는 제1 액체, 및 본질적으로 제1 호모폴리머를 포함하는 제2 액체를 혼합하는 단계로서, 상기 제1 블록 코폴리머는 상기 제1 호모폴리머 및 제2 호모폴리머를 포함하는, 단계;
    상기 제조 설비 내의 공정 챔버의 기판 홀더 위에 기판을 배치하는 단계; 및
    상기 공정 챔버 내에서 상기 제1 혼합물로 상기 기판을 코팅하는 단계를 포함하는,
    소자를 형성하기 위한 방법.
  18. 제17항에 있어서,
    상기 혼합하는 단계 동안, 상기 방법은, 상기 제1 혼합물을 형성하기 위해, 본질적으로 상기 제1 호모폴리머를 포함하는 제3 액체를 첨가하는 단계를 더 포함하는, 방법.
  19. 제17항에 있어서,
    상기 혼합하는 단계 동안, 상기 방법은, 상기 제1 혼합물을 형성하기 위해, 본질적으로 용제를 포함하는 제3 액체를 첨가하는 단계를 더 포함하는, 방법.
  20. 제17항에 있어서,
    상기 제1 혼합물의 코팅으로부터 제1 패턴을 형성하는 단계;
    상기 제1 패턴의 형상부의 제1 임계 치수를 측정하는 단계;
    상기 제1 임계 치수가 타겟 임계 치수와 상이한 것으로 결정하는 단계에 응답하여, 상기 혼합기에서, 제2 혼합물을 형성하기 위해, 상기 제1 액체를 상기 제2 액체와 혼합하는 단계로서, 상기 제1 혼합물은, 상기 제1 액체와 상기 제2 액체의 제1 비율을 포함하고, 상기 제2 혼합물은, 상기 제1 액체와 상기 제2 액체의 제2 비율을 포함하며, 상기 제2 비율은 상기 제1 비율과 상이한, 단계; 및
    상기 제2 혼합물로 추가적인 기판을 코팅하는 단계; 및
    상기 제2 혼합물의 코팅으로부터 제2 패턴을 형성하는 단계를 더 포함하며,
    상기 제2 패턴의 형상부의 제2 임계 치수는 타겟 임계 치수를 충족시키는, 방법.
KR1020237027816A 2021-01-22 2022-01-12 방향성 자기조립 KR20230130111A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/155,931 2021-01-22
US17/155,931 US20220236639A1 (en) 2021-01-22 2021-01-22 Directed self-assembly
PCT/US2022/012198 WO2022159317A1 (en) 2021-01-22 2022-01-12 Directed self-assembly

Publications (1)

Publication Number Publication Date
KR20230130111A true KR20230130111A (ko) 2023-09-11

Family

ID=82495482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237027816A KR20230130111A (ko) 2021-01-22 2022-01-12 방향성 자기조립

Country Status (6)

Country Link
US (1) US20220236639A1 (ko)
JP (1) JP2024505843A (ko)
KR (1) KR20230130111A (ko)
CN (1) CN117178346A (ko)
TW (1) TW202242957A (ko)
WO (1) WO2022159317A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021116343A (ja) * 2020-01-24 2021-08-10 東京応化工業株式会社 相分離構造形成用樹脂組成物、相分離構造を含む構造体の製造方法、及びブロックコポリマー

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8133534B2 (en) * 2004-11-22 2012-03-13 Wisconsin Alumni Research Foundation Methods and compositions for forming patterns with isolated or discrete features using block copolymer materials
JP5377857B2 (ja) * 2004-11-22 2013-12-25 ウィスコンシン・アラムナイ・リサーチ・ファウンデーション 非周期的パターン共重合体フィルムのための方法及び組成
US9183870B2 (en) * 2007-12-07 2015-11-10 Wisconsin Alumni Research Foundation Density multiplication and improved lithography by directed block copolymer assembly
US8304493B2 (en) * 2010-08-20 2012-11-06 Micron Technology, Inc. Methods of forming block copolymers
US9299381B2 (en) * 2011-02-07 2016-03-29 Wisconsin Alumni Research Foundation Solvent annealing block copolymers on patterned substrates
US8961918B2 (en) * 2012-02-10 2015-02-24 Rohm And Haas Electronic Materials Llc Thermal annealing process
US20130209755A1 (en) * 2012-02-15 2013-08-15 Phillip Dene Hustad Self-assembled structures, method of manufacture thereof and articles comprising the same
KR102106159B1 (ko) * 2013-01-08 2020-04-29 삼성전자주식회사 블록 코폴리머 층의 패턴 형성 방법 및 패턴화된 구조물
US20140291878A1 (en) * 2013-03-29 2014-10-02 Tokyo Electron Limited Methods for controlling across-wafer directed self-assembly
US8900467B1 (en) * 2013-05-25 2014-12-02 HGST Netherlands B.V. Method for making a chemical contrast pattern using block copolymers and sequential infiltration synthesis
US8945408B2 (en) * 2013-06-14 2015-02-03 Tokyo Electron Limited Etch process for reducing directed self assembly pattern defectivity
JP6558894B2 (ja) * 2013-12-31 2019-08-14 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ コポリマーの設計、その製造方法およびそれを含む物品
US9416447B2 (en) * 2014-02-07 2016-08-16 HGST Netherlands B.V. Method for line density multiplication using block copolymers and sequential infiltration synthesis
JP6122906B2 (ja) * 2014-06-27 2017-04-26 ダウ グローバル テクノロジーズ エルエルシー ブロックコポリマーを製造するための方法およびそれから製造される物品
JP6356096B2 (ja) * 2014-06-27 2018-07-11 ダウ グローバル テクノロジーズ エルエルシー ブロックコポリマーを製造するための方法およびそれから製造される物品
US11021630B2 (en) * 2014-12-30 2021-06-01 Rohm And Haas Electronic Materials Llc Copolymer formulation for directed self assembly, methods of manufacture thereof and articles comprising the same
US10011713B2 (en) * 2014-12-30 2018-07-03 Dow Global Technologies Llc Copolymer formulation for directed self assembly, methods of manufacture thereof and articles comprising the same
FR3031749B1 (fr) * 2015-01-21 2018-09-28 Arkema France Procede d'amelioration de l'uniformite de dimension critique de films ordonnes de copolymeres a blocs
KR20170036995A (ko) * 2015-09-25 2017-04-04 삼성전자주식회사 블록 공중합체 패턴 평가 시스템
US11383211B2 (en) * 2019-04-29 2022-07-12 Tokyo Electron Limited Point-of-use dynamic concentration delivery system with high flow and high uniformity
TW202129842A (zh) * 2019-10-02 2021-08-01 日商東京威力科創股份有限公司 奈米結構之三維定向自組裝

Also Published As

Publication number Publication date
WO2022159317A1 (en) 2022-07-28
JP2024505843A (ja) 2024-02-08
US20220236639A1 (en) 2022-07-28
CN117178346A (zh) 2023-12-05
TW202242957A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
KR102592305B1 (ko) Ｅｕｖ 리소그래피용 ｐｅｃｖｄ 막
TWI336496B (en) Uniform etch system
KR100366630B1 (ko) 샘플 스킵 방식의 알고리즘을 이용한 웨이퍼의 연마 시간제어 방법 및 이를 이용한 웨이퍼의 연마 방법
US9117769B2 (en) Plasma etching method
TWI398546B (zh) 用以驗證從氣體供應系統進入電漿處理室之氣流速率之方法
KR100941837B1 (ko) 도포액의 도포 방법 및 반도체 장치의 제조 방법
US20100099267A1 (en) System and method of vapor deposition
KR20230130111A (ko) 방향성 자기조립
US7017652B2 (en) Method and apparatus for transferring heat from a substrate to a chuck
US20160250606A1 (en) Method and system for a spiral mixer
TWI821336B (zh) 氣體分配器及氣體混合器
KR20010089163A (ko) 액체 중합체 및 다른 재료를 위한 개선된 양품률 및 라인폭 실행
TWI803618B (zh) 氣體供給管之清潔方法及處理系統
US6849563B2 (en) Method and apparatus for controlling coating thickness
WO2001066260A2 (en) Apparatus for the application of developing solution to a semiconductor wafer
US6875701B2 (en) Nanotopography removing method
Decoster et al. Modeling the topography of uneven substrates post spin-coating
KR20120001773A (ko) 플라즈마 에칭 방법
US11762297B2 (en) Point-of-use blending of rinse solutions to mitigate pattern collapse
KR101759745B1 (ko) 에치 툴 공정 인디케이터 방법 및 장치
KR20210102445A (ko) 톤 반전 패터닝을 위한 이중 플러그 방법
US20220334485A1 (en) Point of Use Solvent Mixing for Film Removal
JP2016119417A (ja) インプリント装置及び方法、並びに物品の製造方法
JP2022092299A (ja) 基板処理方法、および、基板処理装置
JP2001079471A (ja) 塗布装置