JP2024505843A - 自己組織化リソグラフィ - Google Patents

自己組織化リソグラフィ Download PDF

Info

Publication number
JP2024505843A
JP2024505843A JP2023544195A JP2023544195A JP2024505843A JP 2024505843 A JP2024505843 A JP 2024505843A JP 2023544195 A JP2023544195 A JP 2023544195A JP 2023544195 A JP2023544195 A JP 2023544195A JP 2024505843 A JP2024505843 A JP 2024505843A
Authority
JP
Japan
Prior art keywords
mixture
liquid
homopolymer
pattern
block copolymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023544195A
Other languages
English (en)
Inventor
フリ，リオール
ファレル，リチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2024505843A publication Critical patent/JP2024505843A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L25/00—Compositions of, homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by an aromatic carbocyclic ring; Compositions of derivatives of such polymers
    • C08L25/02—Homopolymers or copolymers of hydrocarbons
    • C08L25/04—Homopolymers or copolymers of styrene
    • C08L25/06—Polystyrene
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L53/00—Compositions of block copolymers containing at least one sequence of a polymer obtained by reactions only involving carbon-to-carbon unsaturated bonds; Compositions of derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D153/00—Coating compositions based on block copolymers containing at least one sequence of a polymer obtained by reactions only involving carbon-to-carbon unsaturated bonds; Coating compositions based on derivatives of such polymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Processing And Handling Of Plastics And Other Materials For Molding In General (AREA)
  • Formation Of Insulating Films (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

デバイスを形成するための方法が、製造設備内のミキサにおいて、第１のブロック共重合体を含む第１の液体を、第２のブロック共重合体を含む第２の液体とブレンドして、第１の混合物を形成することを含む。第１のブロック共重合体は第１の単独重合体と第２の単独重合体とを含み、第１の単独重合体が第１の液体において第１のモル分率を有する。第２のブロック共重合体は第１の単独重合体と第２の単独重合体とを含み、第１の単独重合体が第２の液体において第２のモル分率を有し、第１のモル分率が第２のモル分率とは異なる。本方法は、製造設備内の処理チャンバの基板ホルダの上に基板を配置することと、処理チャンバ内で第１の混合物によって基板をコーティングすることとを含む。

Description

関連出願の相互参照
本出願は、２０２１年１月２２日に出願された米国非仮特許出願第１７／１５５，９３１号明細書の利益を主張するものであり、同特許出願の内容の全体が参照により本明細書に組み込まれる。
本発明は、一般に、半導体処理に関し、特定の実施形態では、自己組織化リソグラフィのためのシステム、ツール、及び方法に関する。
一般に、集積回路（ＩＣ）の製造は、半導体基板上に多数のデバイス素子を形成することを必要とする。従来、ＩＣは光リソグラフィを用いて製造される。光リソグラフィは、基板上にフォトレジストの層を形成することと、パターン化されたマスクを介してフォトレジストを部分的に光に暴露することと、暴露されたフォトレジストを現像してフォトレジストにマスクパターンを画定することと、次いでフォトレジストをエッチングして基板にパターンを形成することとによって、デバイス素子を形成する。
半導体技術は、２年ごとに回路密度を２倍にするという要求に後押しされている。回路密度が高くなるにつれて、ＩＣデバイス素子の限界寸法及びピッチが小さくなる。限界寸法及びピッチは、必要とされる限界寸法を達成するために光リソグラフィベースのプロセスが複数のパターン化技法を使用するポイントまでサイズが小さくなっており、このことにより製造プロセスのコストが増えている。加えて、将来の技術ノードは、更により複雑な複数のパターン化工程を必要とする可能性もある。
自己組織化リソグラフィ（ｄｉｒｅｃｔｅｄ ｓｅｌｆ－ａｓｓｅｍｂｌｙ、ＤＳＡ）は、より高密度に実装されたデバイスを形成する代替的な方法と考えられている。ＤＳＡプロセスは、ブロック共重合体混合物の分子量によって制御され、理論的には、光リソグラフィで達成可能な寸法よりも小さくなり得る所望の寸法に設定され得る。
これは、自己組織化リソグラフィが、リソグラフィプロセスを用いて形成されたガイドパターンに沿って自己組織化するブロック共重合体を使用して小さなデバイス素子を形成できるためである。ただし、後の自己組織化リソグラフィプロセスは複数のパターン化プロセスで達成されたものと同等の限界寸法を有するフィーチャを形成する可能性を有するが、ガイドパターンは、より粗いリソグラフィプロセスを用いてパターン化される。
しかしながら、自己組織化リソグラフィは独自の利点及び欠点を有する。上記のように、自己組織化リソグラフィプロセスにおけるフィーチャサイズは、使用されるブロック共重合体の混合物によって決まる。より具体的には、典型的な自己組織化リソグラフィプロセスでは、ブロック共重合体混合物の分子量が、形成されるデバイス素子の限界寸法、ピッチ、及び相（形状）を制御する。単一のブロック共重合体混合物は、単一の限界寸法、ピッチ、及び形状にのみ対応し得る。この特性は、リソグラフィでは容易に形成され得ないフィーチャを現像するのに活用され得るが、ＤＳＡプロセスは独自の一連の課題をもたらす。
本発明の実施形態によれば、デバイスを形成するための方法が、製造設備内のミキサにおいて、第１のブロック共重合体を含む第１の液体を、第２のブロック共重合体を含む第２の液体とブレンドして、第１の混合物を形成することであって、第１のブロック共重合体が第１の単独重合体と第２の単独重合体とを含み、第１の単独重合体が第１の液体において第１のモル分率を有し、第２のブロック共重合体が第１の単独重合体と第２の単独重合体とを含み、第１の単独重合体が第２の液体において第２のモル分率を有し、第１のモル分率が第２のモル分率とは異なる、ことと、製造設備内の処理チャンバの基板ホルダの上に基板を配置することと、処理チャンバ内で第１の混合物によって基板をコーティングすることとを含む。
本発明の実施形態によれば、デバイスを形成するための方法が、製造設備内のミキサにおいて、第１のブロック共重合体と溶媒とをブレンドして、第１の混合物を形成することであって、第１のブロック共重合体が第１の単独重合体と第２の単独重合体とを含む、ことと、製造設備内の処理チャンバの基板ホルダの上に基板を配置することと、処理チャンバ内で第１の混合物によって基板をコーティングすることとを含む。
本発明の実施形態によれば、デバイスを形成するための方法が、製造設備内のミキサにおいて、第１のブロック共重合体を含む第１の液体と、本質的に第１の単独重合体を含む第２の液体とをブレンドして、第１の混合物を形成することであって、第１のブロック共重合体が第１の単独重合体と第２の単独重合体とを含む、ことと、製造設備内の処理チャンバの基板ホルダの上に基板を配置することと、処理チャンバ内で第１の混合物によって基板をコーティングすることとを含む。
次に、本発明及びその利点をより完全に理解するために、添付の図面と併せて読まれるべき以下の説明に言及する。
本出願の実施形態によるブロック共重合体コーティングツールを示す。 本出願の実施形態によるブロック共重合体コーティングツールを示す。 本出願の実施形態による製造の様々な段階における半導体デバイスの断面図を示し、パターン化されたフォトレジスト層を形成した後のデバイスを示す。 本出願の実施形態による製造の様々な段階における半導体デバイスの断面図を示し、ブレンドされたブロック共重合体を含む混合物をコーティングした後のデバイスを示す。 本出願の実施形態による製造の様々な段階における半導体デバイスの断面図を示し、アニーリングした後のデバイスを示す。 本出願の実施形態による製造の様々な段階における半導体デバイスの断面図を示し、複数の領域を選択的に除去した後のデバイスを示す。 本出願の実施形態による製造の様々な段階における半導体デバイスの断面図を示し、デバイス素子の第１のパターンを形成した後のデバイスを示す。 本出願の実施形態による、デバイス素子の第１のパターンを形成するための自己組織化リソグラフィ方法のフローチャートである。 本出願の実施形態による、製造設備内で第１のブロック共重合体混合物を、ターゲットのメトリックに一致するように調整するための方法のフローチャートである。 本出願の実施形態による、製造の様々な段階における半導体デバイスの断面図を示し、第２のブロック共重合体混合物によって第２のパターン化されたフォトレジスト層をコーティングした後のデバイスを示す。 本出願の実施形態による、製造の様々な段階における半導体デバイスの断面図を示し、デバイス素子の第２のパターン化された層を形成した後のデバイスを示す。 本出願の実施形態による、デバイス素子の第１のパターンの上にデバイス素子の第２のパターンを形成するための自己組織化リソグラフィ方法のフローチャートである。
異なる図面における対応する数字及び記号は、特段の指示のない限り、一般に、対応する部分を指す。図面は、実施形態の関連する態様を明確に示すように描かれており、必ずしも正確な縮尺で描かれているわけではない。
上記のように、自己組織化リソグラフィプロセスはブロック共重合体を使用する。ブロック共重合体混合物は、供給業者によってブレンドされ、個別のボトルに予めパッケージされて製造施設に出荷される。このような典型的な自己組織化リソグラフィプロセスの欠点は、予めパッケージされたブロック共重合体の供給業者は、一般に、所与のプロセスフローに関する具体的なプロセス要件を知らず、したがって、製造施設で必要とされる具体的な組成プロセスウィンドウを満たすこと（例えば、フィーチャの限界寸法のターゲットを満たすこと）ができないことである。ＩＣの大量製造は、同じブロック共重合体混合物の複数のパッケージを必要とし得る。しかしながら、品質管理の問題に起因して、同じブロック共重合体混合物の複数のボトル、特に異なるバッチに由来する複数のボトルは、分子量にばらつきがある場合がある。したがって、供給業者からの同じブロック共重合体混合物の異なるパッケージは、ブロック共重合体の組成が異なることがあり、したがって、異なる限界寸法及びピッチを有するフィーチャを製造することがある。一例として、いくつかの技術では、バッチ間でブロック共重合体混合物の分子量に１０％のばらつきがあると、デバイス素子の限界寸法が６％超変わり得る。このような大きな逸脱は、プロセス停止を引き起こし、フィーチャサイズがプロセスウィンドウ内に戻されるまで生産ラインが停止される可能性があり得る。また、予めパッケージされたブロック共重合体混合物を再注文することは、新しいボトルを受け取るまでの時間の製造設備のダウンタイムのために、コストがかかる。
自己組織化リソグラフィの別の欠点は、異なる限界寸法を有するフィーチャごとに、別のブロック共重合体混合物を使用することである。このことは、従来の半導体製造プロセスにおいて、複数のレベル又はフィーチャが自己組織化リソグラフィプロセスで製造される場合、コスト及び時間がかかる。これは、異なるフィーチャサイズでパターン化されなければならないフィーチャごとに、異なる組成のブロック共重合体が使用されることになり、この異なる組成のブロック共重合体が製造施設に届けられなければならないためである。このことは、著しいボトルネックをもたらし、予めパッケージされたブロック共重合体混合物の複数のボトルを管理することに関連するコストを増やす。例えば、複数の予めパッケージされたボトルを使用することは、異なるボトルを使用することに関連する購入、スケジュール、貯蔵、及びツール要件に関連する複雑さに起因して、高価になり得る。
自己組織化リソグラフィの別の欠点は、予めパッケージされたブロック共重合体混合物が単一の膜厚を有し、このことにより、混合物が施されたときに基板にわたって不均一な充填パターンがもたらされ得ることである。換言すれば、各予めパッケージされたブロック共重合体混合物は、それが達成し得る所定の膜厚を有する。したがって、予めパッケージされたブロック共重合体混合物が、ターゲットの膜厚未満の膜厚を有する場合、デバイス素子のパターンは適切に充填されない。よって、同じ限界寸法を有するフィーチャであっても、パターン化されるベース層の厚さが異なるため、同じボトルが使用されないことがある。
本発明の実施形態は、好都合なことに、製造設備内でブロック共重合体混合物を形成し、これにより、バッチ間の一貫性と、限界寸法、ピッチ、ミクロ相分離、表面粗さ、限界寸法の局所的な均一性などのフィーチャメトリックに対する改善された制御と、基板にわたって均一なコーティングを確保するためのパターンの充填密度の制御とが可能になることによって上記の課題を回避する。本開示は、自己組織化リソグラフィプロセスによるＩＣのコスト効率の良い製造を可能にする、製造設備内のコーティングツールなどの処理ツール内のインラインミキサにおいてブロック共重合体混合物をブレンドする方法の実施形態を説明する。
図１及び図２に、本発明の実施形態による、製造設備内のコーティングツールを示す。図３～図７に、コーティングツールを用いて半導体デバイスを形成する方法のいくつかの例示的な実施形態を、より詳細に説明する。
図１は、本出願の実施形態によるブロック共重合体コーティングツールを示している。
図１に示すように、ブロック共重合体コーティングツールは、第１のミキサ装置１００と、半導体基板１２０が処理される処理ツール１２４とを備える。処理ツール１２４は、処理チャンバ１２２と、処理の際に半導体基板１２０を支持するように構成された基板ホルダ１２１とを備える。ブレンドされたブロック共重合体混合物が、第１のミキサ装置１００から処理ツール１２４のノズル１１８を通して、ブレンドされたブロック共重合体混合物を注入することにより、半導体基板１２０の主面上にコーティングされる。例えば、ノズル１１８は、平型ファンノズル、直進ノズル、又は当業者に知られている他の任意のノズルであってもよい。
基板ホルダ１２１は、コーティングプロセスにおいて回転されるように構成され得る。処理チャンバ１２２は、過剰な流体がある場合のための出口を備え、特定の実施形態では、処理チャンバ１２２内のターゲット圧力を維持する圧力システムに接続され得る。処理チャンバ１２２はまた、特定の用途のために処理チャンバ１２２内に不活性ガスをポンプで送るためなど、ガス入口を備え得る。
図１を参照すると、第１のミキサ装置１００は、混合チャンバ１１２を備えるミキサ１１４に結合された第１の供給タンク１０２及び第２の供給タンク１０４を備える。混合されるものとして２つの供給源のみが図示されているが、様々な実施形態において、３つ以上の流体供給源がミキサ１１４において混合されてもよい。第１の供給タンク１０２及び第２の供給タンク１０４はそれぞれ第１の液体及び第２の液体をそれぞれ保持する。様々な実施形態において、第１の供給タンク１０２及び第２の供給タンク１０４は、使用される第１の液体及び第２の液体の腐食特性に応じて、セラミック、ガラス、ステンレス鋼、又は他の任意の材料で作られる。
様々な実施形態において、第１の液体は、第１の単独重合体（－Ａ－Ａ－．．．Ａ－Ａ－）と第２の単独重合体（－Ｂ－Ｂ－．．．Ｂ－Ｂ－）とを含む第１のブロック共重合体を含む。したがって、第１の単独重合体は第１のモノマー（Ａ）のポリマーであり、第２の単独重合体は第２のモノマー（Ｂ）のポリマーである。第１の単独重合体が第２の単独重合体（Ｂ）と混合されると、ブロック共重合体（（－Ａ－Ｂ－）－（－Ａ－Ｂ－）－・・・（－Ａ－Ｂ－）－（－Ａ－Ｂ－））が形成される。単独重合体の例としては、メチルメタクリレート、スチレン、ジメチルシロキサン、エチレンオキシド、ブタジエン、ビニルピリジン、イソプレン、乳酸などが挙げられる。
様々な実施形態において、第１の単独重合体は、第１の液体において第１のモル分率を有する。第２の液体は、第１の単独重合体と第２の単独重合体とを含む第２のブロック共重合体を含む。第１の単独重合体は、第２の液体において第２のモル分率を有する。よって、第１の液体及び第２の液体は両方とも同じポリマーを有するが、第１のモル分率は第２のモル分率とは異なる。
１つ以上の実施形態において、第１の単独重合体は、繰り返すスチレンユニットを含むポリスチレンブロックであり、第２の単独重合体は、繰り返すメチルメタクリレートユニットを含むポリメチルメタクリレートブロックである。第１の単独重合体は、第２の単独重合体と共に、ブロック共重合体であるポリ（スチレン－ｂ－メチル－メタクリレート）、すなわち繰り返すスチレン－ｂ－メチル－メタクリレートユニットを形成する。したがって、第１の液体及び第２の液体は両方とも、分子量が異なる状態で、ポリ（スチレン－ｂ－メチルメタクリレート）を含む。本明細書では、第１の液体及び第２の液体は例示のためにのみ記載される。当業者であれば、他のタイプの液体を同様に使用し得る。
様々な実施形態において、第１のモル分率と第２のモル分率とが異なる限り、第１のモル分率は第１の液体において１０％から９０％までの範囲にあってよく、第２のモル分率は第２の液体において１０％から９０％までの範囲にあってよい。
様々な実施形態において、第１のミキサ装置１００は、中間構成要素がほとんどない状態で重力によって駆動されてもよいし、又は流体の流れを制御するためのポンプ類及びバルブ類から構成されるシステムを備えてもよい。したがって、特定の実施形態では、第１のミキサ装置１００は、場合により、第１のポンプ１０６ａ、第２のポンプ１０６ｂ、及び第３のポンプ１０６ｃと、第１の遮断バルブ１０８ａ、第２の遮断バルブ１０８ｂ、及び第３の遮断バルブ１０８ｃと、第１の流量計１１０ａ、第２の流量計１１０ｂ、及び第３の流量計１１０ｃとを備える。
第１の供給タンク１０２及び第２の供給タンク１０４は両方とも第１のポンプ１０６ａ及び第２のポンプ１０６ｂに接続される。第１のポンプ１０６ａ及び第２のポンプ１０６ｂは第１の遮断バルブ１０８ａ及び第２の遮断バルブ１０８ｂにそれぞれ接続され、第１の遮断バルブ１０８ａ及び第２の遮断バルブ１０８ｂは更にミキサ１１４に結合される。ミキサ１１４は、第３の遮断バルブ１０８ｃ及び第３の流量計１１０ｃに接続された任意選択の第３のポンプ１０６ｃを介して処理ツール１２４に接続される。
図１に示すように、混合チャンバ１１２はミキサ１１４内に配置され得る。一例として、ミキサ１１４は、２０１９年４月２９日に出願された特許出願第６２／８３９，９１７号明細書に記載のように設計され得る（同特許出願は参照により本明細書に組み込まれる）。特定の実施形態では、ミキサ１１４は、遊星型ミキサ、静止型ミキサ、又は当業者に知られている、液体混合物をブレンドし得る他の任意のミキサであってもよい。
第１のミキサ装置１００は、例えば流体の流れの様々な態様を制御する、電子フロー制御システム１１５を更に備え得る。電子フロー制御システム１１５は、コントローラ１１６と、様々なメモリ、入出力デバイス、アナログ・デジタル変換器、並びに当業者に知られている他のハードウェア及びソフトウェアとを備える。例えば、コントローラは、プロセッサ、マイクロプロセッサ、又は当技術分野で知られている他の任意のタイプのコントローラを含み得る。加えて、電子フロー制御システム１１５は、流量センサ、温度センサなどのセンサを備える。
電子フロー制御システム１１５は、第１のポンプ１０６ａ、第２のポンプ１０６ｂ、第３のポンプ１０６ｃ、第１の遮断バルブ１０８ａ、第２の遮断バルブ１０８ｂ、第３の遮断バルブ１０８ｃ、第１の流量計１１０ａ、第２の流量計１１０ｂ、第３の流量計１１０ｃ、混合チャンバ１１２、及び処理ツールなどの他の構成要素に接続される。より具体的には、第１の流量計１１０ａ、第２の流量計１１０ｂ、第３の流量計１１０ｃからの測定データが、電子フロー制御システム１１５において受信され得る一方、コントローラ１１６において生成された制御信号が、第１のポンプ１０６ａ、第２のポンプ１０６ｂ、第３のポンプ１０６ｃ、第１の遮断バルブ１０８ａ、第２の遮断バルブ１０８ｂ、第３の遮断バルブ１０８ｃに送信され得る。
電子フロー制御システム１１５は、センサ１０３からの測定又は計測データを受信し、ターゲットプロセスウィンドウなどのプロセスレシピ／メトリック１０５を含む情報を処理し得る。センサ１０３は、限定されるものではないが、光学センサ（カメラ、レーザ、光、反射率計、分光計など）、静電容量センサ、超音波センサ、ガスセンサ、液体温度を監視する温度センサ、又はブレンドプロセス並びに第１の液体、第２の液体、及びブレンドされた第１の混合物を監視し得る他のセンサを含む、様々なタイプのセンサを含み得る。電子フロー制御システム１１５は、限定されるものではないが、第１の供給タンク１０２の第１の液体、第２の供給タンク１０４の第２の液体、第１の混合物、及び必要とされる混合時間のターゲット量を含む、ユーザによって入力された追加データを受信し得る。１つの例示的な実施形態では、質量分析計が、第１の液体及び第２の液体の組成を定期的に求めるために使用され得る。１つの例示的な実施形態では、１つ以上の光学センサが、組成の妥当性を決定するのに役立ち得る第１の液体及び第２の液体の不透明度を定期的に求めるために使用され得る。
様々なセンサ１０３からのデータ及びプロセスレシピ／メトリック１０５に基づいて、コントローラ１１６は、第１の液体及び第２の液体をミキサ１１４に供給するために、第１のポンプ１０６ａ及び第２のポンプ１０６ｂを作動させ、第１の遮断バルブ１０８ａ及び第２の遮断バルブ１０８ｂを作動停止させる制御信号を生成する。第１のポンプ１０６ａ、第２のポンプ１０６ｂ、及び第３のポンプ１０６ｃは、当業者に知られているような、ブロック共重合体の液体をポンプで送ることができる任意の遠心ポンプ又は任意の容積型ポンプを含み得る。第１の遮断バルブ１０８ａ、第２の遮断バルブ１０８ｂ、及び第３の遮断バルブ１０８ｃは、電動ダイヤフラムバルブ、電動アングルシートバルブ、又は当業者に知られている他の任意のバルブを含み得る。
第１の液体及び第２の液体が第１の供給タンク１０２及び第２の供給タンク１０４から流れる際、コントローラ１１６は、第１の流量計１１０ａ及び第２の流量計１１０ｂを絶えず又は定期的に監視して、ミキサ１１４に供給される各液体の量を追跡する。例えば、第１の流量計１１０ａ、第２の流量計１１０ｂ、及び第３の流量計１１０ｃは、追加の計算を必要とせずに供給された液体の量を直接提供し得る容積式流量計、又は当業者に知られている他の任意の流量計を含み得る。
コントローラ１１６が、第１の流量計１１０ａ及び様々なセンサ１０３によって提供されたデータ並びにプロセスレシピ／メトリック１０５に基づいて、第１の液体のターゲット量が供給されたと判定すると、コントローラ１１６は、第１の遮断バルブ１０８ａを作動させ、第１のポンプ１０６ａをオフにする制御信号を生成する。同様に、コントローラ１１６が、第２の流量計１１０ｂ及び様々なセンサ１０３によって提供されたデータ並びにプロセスレシピ／メトリック１０５に基づいて、第２の液体のターゲット量が供給されたと判定すると、コントローラ１１６（ＣＴＬＲ）は、第２の遮断バルブ１０８ｂを作動させ、第２のポンプ１０６ｂをオフにする制御信号を生成する。
第１の液体及び第２の液体がミキサ１１４に供給された後、コントローラ１１６は、受信されたデータに基づいて、ミキサ１１４をある期間オンにする制御信号を生成し、ミキサ１１４は、第１の液体及び第２の液体をブレンドして、第１の混合物を形成する。
様々な実施形態において、ミキサ１１４は、ブレンドされた液体、すなわち第１の混合物が貯蔵される保持タンクを備え得る。しかしながら、特定の実施形態では、第１の混合物は、別個の保持タンクなしで、処理ツールのノズル１１８に直接注入され得る。特定の実施形態では、ノズル１１８と保持タンクとは、例えば処理チャンバ１２２へのプレナムにおいて、一体化されてもよい。
混合後、コントローラ１１６は、第１の混合物をノズル１１８に注入し、処理チャンバ１２２内で半導体基板１２０を第１の混合物によってコーティングするために、任意選択の第３のポンプ１０６ｃを作動させ、第３の遮断バルブ１０８ｃを作動停止させる制御信号を生成する。
代替的な実施形態では、上記の方法を使用して、半導体基板にわたってより均一な充填密度を生じるために、第２の液体は溶媒を含み得る。特定の実施形態では、溶媒は、表面粗さ及び他のフィーチャなどのメトリックを改善するために添加され得る。様々な実施形態において、溶媒は、プロピレングリコールモノメチルエーテルアセテート、トルエン、又は当技術分野においてブロック共重合体混合物と混合することが知られている他の任意の溶媒であってもよい。他の実施形態では、溶媒は、第２の供給タンク１０４からの第２のブロック共重合体を含む第２の液体に加えて、第３の供給タンクから添加され得る。
別の代替的な実施形態では、第２の液体は、本質的に第１の単独重合体又は本質的に第２の単独重合体を含み得る。このような実施形態では、第１の単独重合体又は第２の単独重合体は、パターン化されるフィーチャの限界寸法又はピッチなどのパラメータを微調整するのに役立ち得る。
図２は、本出願の実施形態によるブロック共重合体コーティングツールを示している。
図２に示すように、コーティングツールは、第２のミキサ装置２００と、半導体基板１２０が処理される処理ツール１２４とを備える。第２のミキサ装置２００は、ノズル１１８を介して半導体基板１２０上にコーティングされるブロック共重合体の第１の混合物を形成するために、ミキサ１１４に注がれる１、２、３、．．．Ｎの範囲の任意の数の供給容器を備え得る。第１の供給容器１は第１の液体を保持するように構成され、第２の供給容器２は第２の液体を保持するように構成され、これに対応して第ｎの供給容器Ｎは第ｎの液体を保持するように構成される。例えば、供給容器は、液体の腐食特性に基づいて、セラミック、ガラス、ステンレス鋼、又は当業者に知られている他の任意の材料で作られ得る。
様々な実施形態において、第１の混合物は、第１の供給容器１に保持される第１の液体と、第２の供給容器２に保持される第２の液体とを含む。上記のように第１の供給容器１に保持される第１の液体は、第１の単独重合体及び第２の単独重合体であってもよく、第１の単独重合体が第１の液体において第１のモル分率を有する。上記のように第２の供給容器２に保持される第２の液体は、第１の単独重合体及び第２の単独重合体であってもよく、第１の単独重合体が第２の液体において第２のモル分率を有する。
複数の供給容器１～Ｎからの液体バルブは、複数の液体が図１に関して上述したようにミキサ１１４でブレンドされて第１の混合物を形成するように、電子的に又はユーザによって開放され得る。図１に示したのと同様に、ミキサ１１４は、第３の遮断バルブ１０８ｃ及び第３の流量計１１０ｃに接続されている第３のポンプ１０６ｃを介して処理ツール１２４に接続される。ブレンドされた第１の混合物は、第２のミキサ装置２００又は処理ツール１２４内のいずれかの保持タンクに保持され得る。
混合が終了すると、ユーザは、第１の混合物をノズル１１８に注入し、処理チャンバ１２２内で半導体基板１２０を第１の混合物によってコーティングするために、第３の遮断バルブ１０８ｃを作動停止させ、第３のポンプ１０６ｃをオンにする。第１の混合物がミキサ１１４を出るとき、第１の混合物は第３の流量計１１０ｃを通って流れ、ユーザは第３の流量計１１０ｃの量の読み値を絶えず又は定期的に監視する。次いで、第３の流量計１１０ｃが、第１の混合物の所望の量が供給されたことを表示すると、ユーザは、第３のポンプ１０６ｃを停止し、第３の遮断バルブ１０８ｃを作動させる。
様々な実施形態において、半導体基板１２０は、処理ツール１２４又は異なるツールのいずれかにおいて硬化プロセスを経てもよい。
他の実施形態では、第１の混合物は、第１の液体及び第２の液体に加えて、第３の供給タンク３から添加される、本質的に第１の単独重合体、本質的に第２の単独重合体、又は溶媒を含む第３の液体を含み得る。第１の単独重合体、第２の単独重合体、及び溶媒は、繰り返し説明しないが、例えば図１に関して上述した溶媒と同様であり得る。
他の実施形態では、第１の混合物は、第１の液体及び第２の液体に加えて、第３の供給タンク３からの、第１の単独重合体を本質的に含む第３の液体と、第４の供給タンク４からの、第２の単独重合体を本質的に含む第４の液体とを含み得る。
上述のように、第１の混合物は、自己組織化リソグラフィ（ＤＳＡ）プロセスを用いて、半導体デバイスのデバイスフィーチャを形成するためにブレンドされる。
明示的に記載されていないが、本実施形態はまた、上記の図１に関連して説明され、以下の図５のフローチャートを用いる、ブレンドプロセスを継続的に監視及び制御するために、様々なセンサ及びデータソースに結合される電子制御システムも備え得る。
図３Ａ～図３Ｅは、本出願の実施形態による製造の様々な段階における半導体デバイスの断面図を示し、図３Ａは、パターン化されたフォトレジスト層を形成した後のデバイスを示し、図３Ｂは、ブレンドされたブロック共重合体を含む混合物をコーティングにした後のデバイスを示し、図３Ｃは、アニーリングした後のデバイスを示し、図３Ｄは、複数の領域を選択的に除去した後のデバイスを示し、図３Ｅは、デバイス素子の第１のパターンを形成した後のデバイスを示している。
図３Ａを参照すると、第１のパターン化されたフォトレジスト層３０８が半導体基板１２０の上に形成される。この処理段階は、フィン形成、ゲート形成、金属ライン、コンタクトプラグ、ビアなど、デバイス製造の任意の段階で行われ得る。
半導体基板１２０は、第１のパターン化されたフォトレジスト層３０８が上に形成される第１のパターン化される層３０６を支持する半導体本体３２０を備える。半導体本体３２０は、バルクシリコン基板、シリコンオンインシュレータ基板、シリコンカーバイド基板、ガリウムヒ素基板、若しくはシリコン上の窒化ガリウム及び他のヘテロエピタキシャル基板などのハイブリッド基板などのバルク基板、又は当業者によって知られている他の任意の構成及び材料であってもよい。
第１のパターン化される層３０６は、デバイスフィーチャを形成する層であってもよいし、後にデバイスフィーチャを形成するために使用される介在層であってもよい。このような介在層の例は、下地層にフィーチャを続いてパターン化するために使用されるハードマスク層であり得る。様々な実施形態において、第１のパターン化される層３０６は、この製造段階で製造されるフィーチャに応じて、絶縁層、導電層、半導体層であってもよい。
当業者には分かるように、本発明の実施形態は他の介在層の存在を企図している。例えば、反射防止コーティング層３０７が、第１のパターン化されたフォトレジスト層３０８を形成する前に形成されてもよい。反射防止コーティング（ＡＲＣ）膜は、一実施形態では、シリコン反射防止コーティングを含み得る。特定の実施形態では、反射防止コーティング層３０７は、有機ＡＲＣ層、金属ＡＲＣ層、金属酸化物ＡＲＣ層、又は窒化チタンＡＲＣ層を含み得る。反射防止コーティング層３０７は、形成される自己組織化リソグラフィの材料（すなわち、後述するように堆積される第１の混合物に存在する第１の単独重合体鎖又は第２の単独重合体鎖）と下にある第１のパターン化される層３０６との間の相互作用も避けなければならない。
様々な実施形態において、下にあるフィーチャが第１のパターン化されたフォトレジスト層３０８に整列されるという点で、第１のパターン化されたフォトレジスト層３０８は第１のＤＳＡテンプレートとして機能する。第１のパターン化されたフォトレジスト層３０８は、ポジ型、ネガ型、又はハイブリッド型のフォトレジストを含み得る。一実施形態では、第１のパターン化されたフォトレジスト層３０８は、第１のパターン化される層３０６の上にレジスト材料をスピンコーティングし、レジスト材料をベークしてフォトレジストを形成し、リソグラフィを用いてフォトレジストを暴露し、暴露されたフォトレジストを現像することによって形成される。
第１のパターン化されたフォトレジスト層３０８は、このようにして形成された開口部を有し、特定の幅３０２及び限界寸法３０４がリソグラフィプロセスにおいて画定される。好都合なことに、特定の幅３０２及び限界寸法３０４の寸法は、形成されるフィーチャよりもはるかに大きく、したがって、これらのフィーチャを形成するために、より低解像度の（したがって、より低コストの）リソグラフィプロセスが使用され得る。
図３Ｂを参照すると、同じ製造設備内のミキサ１１４においてブレンドされる第１の混合物３１０は、図１及び図２に関してより詳細に上述した第１のミキサ装置１００又は第２のミキサ装置２００を介して第１のパターン化されたフォトレジスト層３０８内にコーティングされる。明確にするために、第１のパターン化されたフォトレジスト層３０８の隣接する開口部の充填は、図３Ｂ～図３Ｅには示していない。第１の混合物３１０は第１のパターン化されたフォトレジスト層３０８の上にコーティングされ、第１のパターン化されたフォトレジスト層３０８のパターン間の開口部を充填する。
一実施形態では、第１の混合物３１０は、第１のブロック共重合体液を含む第１の液体の、第２のブロック共重合体液を含む第２の液体に対する第１の比率を有する。別の実施形態では、第１の混合物３１０は、図１又は図２に記載したように、第１のブロック共重合体液を溶媒とブレンドした混合物である。また別の実施形態では、第１の混合物３１０は、図１又は図２に記載したように、第１のブロック共重合体液を単独重合体とブレンドした混合物である。したがって、様々な実施形態において、第１の混合物３１０は、図１又は図２に記載したように、第１のブロック共重合体液を、第２のブロック共重合体液、溶媒、又は単独重合体のうちの１つ以上とブレンドしたものである。
図３Ｃを参照すると、半導体基板１２０はアニーリングされ、このことにより、第１の混合物３１０中に存在する第１の単独重合体と第２の単独重合体とが分離し、各単独重合体が交互に並び、第１のパターン化されたフォトレジスト層３０８と整列される第１の複数の領域３１２及び第２の複数の領域３１４を形成する。第１の複数の領域３１２は第１の単独重合体に対応し、第２の複数の領域３１４は第２の単独重合体に対応する。様々な実施形態において、隣接する第１の複数の領域３１２間又は隣接する第２の複数の領域３１４間のピッチは、１０ｎｍ～１００ｎｍで変化し得るため、第１のパターン化されたフォトレジスト層３０８をパターン化するために使用されるリソグラフィプロセスの解像度限界よりも小さい構造を形成することが可能になる。
アニーリングは、炉アニーリング、ランプベースのアニーリング、高温短時間アニーリング、又は当業者に知られている他の任意のアニーリング方法を含み得る。様々な実施形態において、アニーリングは、１００℃～７００℃、一実施形態では２００℃～４００℃で行われ得る。
当業者には分かるように、ブロック共重合体の化学組成は、アニーリングした後の相分離のタイプを制御するように単独重合体の組成及びモル分率を変えることによって調整され得る。アニーリングの際、単独重合体はミクロ相分離を経て、繰り返しパターン又は周期構造を形成する。パターンのタイプは、第１の単独重合体の球が第２の単独重合体のマトリックスに埋め込まれたもの（又はその逆）、第１の単独重合体の六方最密シリンダが第２の単独重合体のマトリックスに埋め込まれたもの（又はその逆）、ジャイロイド、又は第１の単独重合体と第２の単独重合体とが交互に並んだラメラであり得る。これらの可能な構造のうち、リソグラフィの観点から、ラインが交互に並んだラメラから形成され得る一方、六方最密シリンダは、コンタクトホールのアレイを形成するために使用され得る。本明細書で説明される図では、第１の複数の領域３１２及び第２の複数の領域３１４は、ラメラ状に形成されるように選択される。しかしながら、他の実施形態では、第１の複数の領域３１２及び第２の複数の領域３１４は、第２の複数の領域３１４中に第１の複数の領域３１２（又はその逆）のシリンダを形成するように選択され得る。
更に、単独重合体の一方は、第１のパターン化されたフォトレジスト層３０８に対してより親和性を有し、第１のパターン化されたフォトレジスト層３０８の側壁に接触して形成される。この例示的な説明では、第１の複数の領域３１２は、第１のパターン化されたフォトレジスト層３０８の側壁上に優先的に形成される。
図３Ｄを参照すると、第１の複数の領域３１２又は第２の複数の領域３１４のいずれか一方が選択的に除去されて、第１のパターン化されたフォトレジスト層３０８に第１のエッチングマスクが形成される。様々な実施形態において、第１の単独重合体に対応する第１の複数の領域３１２が除去され、第２の単独重合体に対応する第２の複数の領域３１４が第１のパターン化されたフォトレジスト層３０８に第１のエッチングマスクを形成する。代替的な実施形態では、第２の単独重合体に対応する第２の複数の領域３１４が選択的に除去されてよく、第１の単独重合体に対応する第１の複数の領域３１２が第１のエッチングマスクを形成してもよい。
第１の複数の領域３１２又は第２の複数の領域３１４の除去は、湿式化学反応又は乾式化学反応のいずれかを用いて行われ得る。例えば、乾燥酸素プラズマがポリメタクリル酸メチルを除去するために使用され得る。このエッチングプロセスの選択性が劣悪である場合、第１の複数の領域３１２が除去される際に、第２の複数の領域３１４の一部が除去される。いくつかの実施形態では、このことが、好都合なことに、残りの第２の複数の領域３１４の限界寸法を減らすために使用され得る。しかしながら、特定の実施形態では、次のステップでパターン化される層３０６をパターン化するために必要な側壁プロファイルの垂直性を制御することが困難な場合があるため、第２の複数の領域３１４の横方向エッチングは好ましくない場合がある。
図３Ｅを参照すると、第１のエッチングマスクを使用して、第１の限界寸法３１８及び第１のピッチ３２１を有するデバイス素子３１６の第１のパターンがパターン化される層３０６に形成される。この場合、第１のパターン化されたフォトレジスト層３０８はエッチングの前に除去される。当然のことながら、複数のトレンチがパターン化される層３０６に形成される場合、第１のパターン化されたフォトレジスト層３０８は、パターン化される層３０６のパターン形成後に除去されてもよい。当業者には分かるように、異方性反応性イオンエッチングプロセスが、パターン化される層３０６をパターン化するために使用され得る。パターン化される層３０６をパターン化した後、残っている第２の複数の領域３１４も除去される。
上述のように、形成される第１の限界寸法３１８及び第１のピッチ３２１は、第１の混合物にブレンドされる液体の第１の比率、例えば第１のブロック共重合体と第２のブロック共重合体との比率、又は第１のブロック共重合体と単独重合体との比率に基づく。第１のパターン化されたフォトレジスト層３０８と第２の複数の要素によって形成されたエッチングマスクとが除去される。
図４は、本開示の実施形態による、デバイス素子の第１のパターンを形成する第１の自己組織化リソグラフィ方法のフローチャートである。
ブロック４０２において、第１のパターン化されたフォトレジスト層３０８が、半導体基板１２０の上に形成された第１のパターン化される層３０６の上に形成される。この第１のパターン化されたフォトレジスト層３０８は、図３Ａを用いて説明し図示したように形成され得る。
次にブロック４０４に示され、図３Ｂに関して説明したように、第１のパターン化されたフォトレジスト層３０８は第１の混合物３１０によってコーティングされる。第１の混合物３１０の形成は、図１及び図２を参照して説明されている。様々な実施形態において、上で論じたように、第１の混合物３１０は、第１のブロック共重合体、第２のブロック共重合体、溶媒、及び単独重合体のうちの２つ以上の組み合わせを、第１のミキサ装置１００又は第２のミキサ装置２００を使用してブレンドしたものである。好都合なことに、第１の混合物３１０のブレンドと第１の混合物３１０の半導体基板１２０の上へのコーティングとは、同じ製造設備で行われる。更に、このブレンドは、長期貯蔵による化学的劣化を避けるため、コーティングプロセスと時間的に密接な間隔をおいて行われ得る。
次にブロック４０６を参照すると、また図３Ｃに関して説明したように、基板はアニーリングされて、第１の複数の領域３１２及び第２の複数の領域３１４を形成する。
次にブロック４０８に示され、図３Ｄに関して説明したように、第１の複数の領域３１２は、選択的に除去されて、第１のエッチングマスクが形成される。
次にブロック４１０に示され、図３Ｅに関して説明したように、残っている第１のパターン化されたフォトレジスト層を除去した後、デバイス素子３１６の第１のパターンが第１のエッチングマスクを用いて形成される。
上述のように、製造設備内でブロック共重合体をブレンドする利点は、最初に形成されたパターンのメトリックがターゲットのメトリックと一致しない場合、供給業者からの新しい混合物を注文する代わりに、ブレンドされたブロック共重合体の混合物を製造設備内で調整できることである。
図５は、製造設備内で第１のブロック共重合体混合物を、ターゲットのメトリックに一致するように調整するための方法のフローチャートである。
ブロック５０２に示すように、第１の混合物３１０などのブロック共重合体（ＢＣＰ）混合物は、図１及び図２を用いて上述したような第１のミキサ装置１００又は第２のミキサ装置２００をそれぞれ使用して製造設備内でブレンドされる。様々な実施形態において、上で論じたように、第１の混合物３１０は、第１のブロック共重合体、第２のブロック共重合体、溶媒、及び単独重合体のうちの２つ以上の組み合わせを、第１のミキサ装置１００又は第２のミキサ装置２００を使用してブレンドしたものである。
製造中又はプロセス進展中に、パターンのフィーチャ又はブレンドされた混合物が所望のターゲットウィンドウ内ではないことも想定される。このことは、最終的に製品歩留まりの損失を引き起こす可能性があり、したがって、本開示の実施形態は、ブロック５０３及び５０６で測定されたメトリックが能動的又は定期的に監視され、図１において説明したような電子フロー制御システム１１５に提供されるプロセス制御を想定している。
次にブロック５０３に示すように、ブレンドされたブロック共重合体混合物、第１の液体、又は第２の液体は、図１に関して説明されたセンサ１０３などのセンサを含む様々な計測ツールを用いて分析され得る。代替的又は追加的に、ブロック５０３の上記の計測に対して、次にブロック５０４に示すように、半導体基板１２０は第１の混合物３１０によってコーティングされ、デバイス素子３１６のパターンが、図３Ａ～図３Ｅ、図４を用いて上で説明したように、半導体基板１２０上に形成される。この場合、デバイス素子３１６のパターンのメトリックが測定される。更なる実施形態では、第２の複数の領域３１４のパターンが、デバイス素子３１６を形成する前に測定される。したがって、様々な実施形態において、測定されるメトリックは、デバイス素子３１６／第２の複数の領域３１４の限界寸法、デバイス素子３１６／第２の複数の領域３１４の幅（限界寸法に直交する寸法）、デバイス素子３１６／第２の複数の領域３１４の高さ若しくは深さ、隣接する素子間の距離、すなわち、デバイス素子３１６／第２の複数の領域３１４のピッチ、デバイス素子３１６／第２の複数の領域３１４の表面粗さ、デバイス素子３１６／第２の複数の領域３１４の限界寸法の局所的な均一性、デバイス素子３１６／第２の複数の領域３１４の線幅の変動、デバイス素子３１６／第２の複数の領域３１４の側壁角度、ミクロ相構造、又は他のメトリックであり得る。これらの計測測定は、非破壊検査を使用する散乱計などの光学計測ツール、又は光学顕微鏡若しくは電子顕微鏡などの破壊検査を使用し得る他の計測ツールなどのインラインツールを使用して行うことができる。
測定されるメトリックは、例えば図５で説明したプロセスレシピ／メトリック１０５から得られたターゲットのメトリック又はターゲットプロセスウィンドウと比較される。このことは、例えば、図１で説明した電子制御システムにおいてなされ得る。測定されたメトリックがターゲットのメトリックと同じである場合、又はプロセスウィンドウ内にある場合、この時点ではブレンドされた液体に対する変更又はプロセスの変更はなされない。測定されたメトリックがターゲットのメトリックとは異なる場合、又はプロセスウィンドウ外にある場合、プロセスはステップ５１０に進み、図１又は図２にしたがって、ブロック共重合体混合物のための新しい又は修正されたレシピが生成される。新しい混合物は、第１の液体又は第２の液体の流量及び／又は圧力、温度、及び他のパラメータなどのプロセスパラメータのいずれかを変更し得る。
様々な実施形態において、ターゲットのメトリックが限界寸法又はピッチであり、測定された限界寸法又はピッチがターゲットのメトリックに一致しない場合、第１の混合物は、本質的に第１の単独重合体又は本質的に第２の単独重合体から構成される第３の液体と更にブレンドされて、新しい限界寸法又はピッチで調整された第２の混合物を形成し得る。
代替的な実施形態では、ターゲットのメトリックが限界寸法又はピッチであり、測定された限界寸法又はピッチがターゲットのメトリックに一致しない場合、第１の混合物は、本質的に第１の単独重合体から構成される第３の液体及び本質的に第２の単独重合体から構成される第４の液体と更にブレンドされて、新しい限界寸法又はピッチで調整された第２の混合物を形成し得る。
代替的な実施形態では、ターゲットのメトリックが表面粗さであり、測定された表面粗さがターゲット表面粗さと一致しない場合、第１の混合物は、溶媒を含む第３の液体と更にブレンドされて、改善された膜厚で新しい混合物を形成し得る。例えば、溶媒は、プロピレングリコールモノメチルエーテルアセテート、トルエン、又は当技術分野においてブロック共重合体の膜厚を変えることが知られている他の任意の溶媒を含み得る。
代替的な実施形態では、第１の混合物のミクロ相が不適切な場合がある。例えば、ミクロ相はラメラ状ではなく、六方格子であり得る。このような場合、第１の混合物は、ブレンドされた混合物の相を六方格子からラメラに、又はその逆に変えるために、本質的に第１の単独重合体又は本質的に第２の単独重合体から構成される第３の液体と更にブレンドされ得る。様々な実施形態において、上述のように、ブロック共重合体における単独重合体の組成を変えることによって、最密シリンダ、六方格子、及びラメラの間で相が変更され得る。
ブロック５０２から５０８までのプロセスは、新しい混合物が新しいプロセスレシピによってブレンド又は修正される状態で繰り返される。
上述のように、開示される発明の別の利点は、製造設備内のデバイス素子の連続する各層に対応する複数のブロック共重合体混合物をブレンドすることによって、限界寸法、ピッチ、及び／又は形状が異なる複数の層のＩＣデバイス素子を同じ半導体基板上に作製できることである。
図６Ａ～図６Ｂは、本出願の実施形態による、製造の様々な段階における半導体デバイスの断面図を示し、図６Ａは、第２のブロック共重合体混合物によって第２のパターン化されたフォトレジスト層をコーティングした後のデバイスを示し、図６Ｂは、デバイス素子の第２のパターン化された層を形成した後のデバイスを示す。図７は、図６Ａ～図６Ｂに示す製造プロセスのためのデバイス素子の第２の層を形成するために使用される第２のＤＳＡ方法のフローチャートである。
本実施形態では、異なる組成のブレンドされた混合物が、異なるプロセス工程においてデバイス素子をパターン化するために以前に使用されたのと同じ供給タンクを使用して形成される。好都合なことに、異なる限界寸法が、供給ボトルを変える必要なしに、同じ混合装置で実現され得る。
したがって、本実施形態は図３Ｅから続く。次に図６Ａ及びブロック７０２を参照すると、層間誘電体層６０６が、例えば図３Ｅにおいて形成されたデバイス素子３１６の上に形成される。層間誘電体層６０６は、複数の層を含んでもよく、ＳｉＯ２、ＳＩＯＮ、Ｓｉ３Ｎ４、ホウケイ酸ガラス、有機ケイ酸ガラスなどのガラス、低誘電率材料、又は当業者に知られている他の任意の層間誘電体を含み得る。
次に、第２のパターン化される層６０８が、層間誘電体層６０６の上に形成され（ブロック７０４）、形成されるフィーチャに応じて、誘電体層、導電層、又は半導体層も含み得る。
次に、第２のパターン化されたフォトレジスト層が、第２のパターン化される層６０８の上に形成される（ブロック７０６）。図６Ａに示すように、第２のパターン化されたフォトレジスト層６１０は、第２のパターン化される層６０８の上に形成される。第２のパターン化されたフォトレジスト層６１０は、図３Ａに示す第１のパターン化されたフォトレジスト層３０８と同じ材料を含み得、同じ仕方で形成され得る。第２のパターン化されたフォトレジスト層６１０は、第２の特定のピッチ６０２及び第２の特定の限界寸法６０４を有してパターン化される。第２のパターン化されたフォトレジスト層６１０は第２のＤＳＡテンプレートとして機能する。
第２のパターン化されたフォトレジスト層６１０は第２の混合物によってコーティングされる（ブロック７０８）。第２の混合物は、図３Ｂで使用された第１の混合物とは異なる組成を有する。一実施形態では、第２の混合物は、第１のブロック共重合体液を含む第１の液体の、第２のブロック共重合体液を含む第２の液体に対する第２の比率を有する。第２の比率は、パターン化されるフィーチャのターゲットの第２の限界寸法を達成するために選択され、第１の比率は、パターン化されるフィーチャの異なるターゲットの第１の限界寸法を達成するために選択されている。第１の混合物と同様に、様々な実施形態において、第２の混合物は、図１又は図２に記載したように、第１のブロック共重合体液を、第２のブロック共重合体液、溶媒、又は単独重合体のうちの１つ以上とブレンドしたものである。第１の混合物と同様に、次いで、第２の混合物は第１のミキサ装置１００又は第２のミキサ装置を介して第２のパターン化されたフォトレジスト層６１０の上にコーティングされる。
ブロック７１０を参照すると、第２のエッチングマスク６１２が、基板をアニーリングしてミクロ相分離を引き起こし（例えば、図３Ｄと同様）、次いで相領域のうちの１つを除去することにより形成される。
図６Ｂを参照すると、第２のエッチングマスク６１２を使用して、第２の限界寸法６１８及び第２のピッチ６２０を有するデバイス素子６１６の第２のパターンが形成される（ブロック７１２）。形成された第２の限界寸法６１８及び第２のピッチ６２０は、第２の混合物における第１の液体の第２の液体に対する第２の比率に基づく。第２のパターン化されたフォトレジスト層６１０及び第２のエッチングマスク６１２が除去される（ブロック７１４）。
様々な実施形態において、第１のＤＳＡプロセスは、ゲートラインの第１のパターンを形成するために使用され、第２のＤＳＡプロセスは、ゲートラインの上に金属ラインの第２のパターンを形成するために使用される。代替的な実施形態では、第１のＤＳＡプロセスは、ゲートラインの第１のパターンを形成するために使用され、第２のＤＳＡプロセスは、ゲートライン内のコンタクトホールの第２のパターンを形成するために使用される。
好都合なことに、図３Ａ～図３Ｅ、そして図６Ａ～図６Ｂを用いて説明した実施形態で論じたように、異なる限界寸法及びピッチを有する２つの異なるパターンが、共通の供給源タンクを用いて形成され得る。この利点は、より多くのレベルが自己組織化リソグラフィプロセスを使用する場合、同じ数の供給タンク／液体を使用して、他の限界寸法で追加のパターンを製造できるため、すぐに拡張できる。
以下に実施形態の実施例を記載する。
実施例１． デバイスを形成するための方法が、製造設備内のミキサにおいて、第１のブロック共重合体を含む第１の液体を、第２のブロック共重合体を含む第２の液体とブレンドして、第１の混合物を形成することであって、第１のブロック共重合体が第１の単独重合体と第２の単独重合体とを含み、第１の単独重合体が第１の液体において第１のモル分率を有し、第２のブロック共重合体が第１の単独重合体と第２の単独重合体とを含み、第１の単独重合体が第２の液体において第２のモル分率を有し、第１のモル分率が第２のモル分率とは異なる、ことと、製造設備内の処理チャンバの基板ホルダの上に基板を配置することと、処理チャンバ内で第１の混合物によって基板をコーティングすることとを含む。
実施例２． 基板の上に配置されたパターン化される層の上にパターン化されたフォトレジスト層を形成することであって、第１の混合物によって基板をコーティングすることが、第１の混合物によってパターン化されたフォトレジスト層をコーティングすることを含む、ことと、アニーリングして、第１の単独重合体を含む第１の複数の領域と第２の単独重合体を含む第２の複数の領域とを形成することと、第１の複数の領域を選択的に除去して、パターン化されたフォトレジスト層と整列したエッチングマスクを形成することであって、エッチングマスクが第２の複数の領域を含む、ことと、エッチングマスクを使用してパターン化される層にパターンを形成することとを更に含む、実施例１に記載の方法。
実施例３． パターンを形成することの後に、パターン化されたフォトレジスト層を除去することと、第２の複数の領域を除去することとを更に含む、実施例１又は２に記載の方法。
実施例４． 第１の混合物のコーティングから第１のパターンを形成することと、第１のパターンのフィーチャの第１の限界寸法を測定することと、第１の限界寸法がターゲットの限界寸法とは異なると判定されたことに応じて、ミキサにおいて、第１の液体を第２の液体とブレンドして、第２の混合物を形成することであって、第１の混合物が第１のブロック共重合体の第２のブロック共重合体に対する第１の比率を含み、第２の混合物が第１のブロック共重合体の第２のブロック共重合体に対する第２の比率を含み、第２の比率が第１の比率とは異なる、ことと、第２の混合物によって更なる基板をコーティングすることと、第２の混合物のコーティングから第２のパターンを形成することであって、第２のパターンのフィーチャの第２の限界寸法がターゲットの限界寸法と一致する、こととを更に含む、実施例１～３のいずれか１つに記載の方法。
実施例５． ミキサにおいて、第１の液体を第２の液体とブレンドして、第２の混合物を形成することであって、第１の混合物が第１のブロック共重合体の第２のブロック共重合体に対する第１の比率を含み、第２の混合物が第１のブロック共重合体の第２のブロック共重合体に対する第２の比率を含み、第２の比率が第１の比率とは異なる、ことと、第２の混合物によって基板をコーティングすることとを更に含む、実施例１～４のいずれか１つに記載の方法。
実施例６． 第１の混合物に基づいて第１の自己組織化リソグラフィプロセスを用いることにより第１のパターンを形成することと、第２の混合物に基づいて第２の自己組織化リソグラフィプロセスを用いることにより第２のパターンを形成することであって、第１のパターンのフィーチャの第１の限界寸法が、第２のパターンのフィーチャの第２の限界寸法とは異なる、こととを更に含む、実施例１～５のいずれか１つに記載の方法。
実施例７． 第１の自己組織化リソグラフィプロセスが、基板の上に配置された第１のパターン化される層の上に第１のパターン化されたフォトレジスト層を形成することであって、第１の混合物によって基板をコーティングすることが、第１の混合物によって第１のパターン化されたフォトレジスト層をコーティングすることを含む、ことと、アニーリングして、第１の単独重合体を含む第１の複数の領域と第２の単独重合体を含む第２の複数の領域とを形成することと、第１の複数の領域を選択的に除去して、第１のパターン化されたフォトレジスト層と整列した第１のエッチングマスクを形成することであって、第１のエッチングマスクが第２の複数の領域を含む、ことと、第１のエッチングマスクを使用して第１のパターン化される層にパターンを形成することとを含み、第２の自己組織化リソグラフィプロセスが、基板の上に配置された第２のパターン化される層の上に第２のパターン化されたフォトレジスト層を形成することであって、第２の混合物によって基板をコーティングすることが、第２の混合物によって第２のパターン化されたフォトレジスト層をコーティングすることを含む、ことと、アニーリングして、第１の単独重合体を含む第３の複数の領域と第２の単独重合体を含む第４の複数の領域とを形成することと、第３の複数の領域を選択的に除去して、第２のパターン化されたフォトレジスト層と整列した第２のエッチングマスクを形成することであって、第２のエッチングマスクが第４の複数の領域を含む、ことと、第２のエッチングマスクを使用して第２のパターン化される層に第２のパターンを形成することとを含む、実施例１～６のいずれか１つに記載の方法。
実施例８． 第１のパターンがゲートラインのためのパターンであり、第２のパターンがゲートラインの上の金属ラインのためのパターンである、実施例１～７のいずれか１つに記載の方法。
実施例９． 第１のパターンがゲートラインのためのパターンであり、第２のパターンがゲートラインにおいてコンタクトホールを形成するパターンである、実施例１～８のいずれか１つに記載の方法。
実施例１０． 基板をコーティングすることが、基板と共に基板ホルダを回転することと、ミキサに接続されたノズルを通して第１の混合物を注入することであって、ノズルが、第１の混合物によって基板をコーティングするために基板に向けて方向づけられる、こととを含む、実施例１～９のいずれか１つに記載の方法。
実施例１１． ブレンドの際に、本方法が、本質的に第１の単独重合体を含む第３の液体を添加して、第１の混合物を形成することを更に含む、実施例１～１０のいずれか１つに記載の方法。
実施例１２． ブレンドの際に、本方法が、本質的に第２の単独重合体を含む第４の液体を添加して、第１の混合物を形成することを更に含む、実施例１～１１のいずれか１つに記載の方法。
実施例１３． デバイスを形成するための方法が、製造設備内のミキサにおいて、第１のブロック共重合体と溶媒とをブレンドして、第１の混合物を形成することであって、第１のブロック共重合体が第１の単独重合体と第２の単独重合体とを含む、ことと、製造設備内の処理チャンバの基板ホルダの上に基板を配置することと、処理チャンバ内で第１の混合物によって基板をコーティングすることとを含む。
実施例１４． 第１の混合物のコーティングから第１のパターンを形成することと、第１のパターンのフィーチャの第１のメトリックを測定することと、第１のメトリックがターゲットのメトリックとは異なると判定されたことに応じて、ミキサにおいて、第１のブロック共重合体を溶媒とブレンドして、第２の混合物を形成することであって、第１の混合物が第１のブロック共重合体の溶媒に対する第１の比率を含み、第２の混合物が第１のブロック共重合体の溶媒に対する第２の比率を含み、第２の比率が第１の比率とは異なる、ことと、第２の混合物によって更なる基板をコーティングすることと、第２の混合物のコーティングから第２のパターンを形成することであって、第２のパターンのフィーチャの第２のメトリックがターゲットのメトリックと一致する、こととを更に含む、実施例１３に記載の方法。
実施例１５． 第１のメトリック、第２のメトリック、及びターゲットのメトリックが、表面粗さの測定値である、実施例１３又は１４に記載の方法。
実施例１６． 基板の上に配置されたパターン化される層の上にパターン化されたフォトレジスト層を形成することであって、第１の混合物によって基板をコーティングすることが、第１の混合物に溶媒を供給しながら、第１の混合物によってパターン化されたフォトレジスト層をコーティングすることを含む、ことと、アニーリングして、第１の単独重合体を含む第１の複数の領域と第２の単独重合体を含む第２の複数の領域とを形成することと、第１の複数の領域を選択的に除去して、パターン化されたフォトレジスト層と整列したエッチングマスクを形成することであって、エッチングマスクが第２の複数の領域を含む、ことと、エッチングマスクを使用してパターン化される層にパターンを形成することとを更に含む、実施例１３～１５のいずれか１つに記載の方法。
実施例１７． デバイスを形成するための方法が、製造設備内のミキサにおいて、第１のブロック共重合体を含む第１の液体と、本質的に第１の単独重合体を含む第２の液体とをブレンドして、第１の混合物を形成することであって、第１のブロック共重合体が第１の単独重合体と第２の単独重合体とを含む、ことと、製造設備内の処理チャンバの基板ホルダの上に基板を配置することと、処理チャンバ内で第１の混合物によって基板をコーティングすることとを含む。
実施例１８． ブレンドの際に、本方法が、本質的に第１の単独重合体を含む第３の液体を添加して、第１の混合物を形成することを更に含む、実施例１７に記載の方法。
実施例１９． ブレンドの際に、本方法が、本質的に溶媒を含む第３の液体を添加して、第１の混合物を形成することを更に含む、実施例１７又は１８に記載の方法。
実施例２０． 第１の混合物のコーティングから第１のパターンを形成することと、第１のパターンのフィーチャの第１の限界寸法を測定することと、第１の限界寸法がターゲットの限界寸法とは異なると判定されたことに応じて、ミキサにおいて、第１の液体を第２の液体とブレンドして、第２の混合物を形成することであって、第１の混合物が第１の液体の第２の液体に対する第１の比率を含み、第２の混合物が第１の液体の第２の液体に対する第２の比率を含み、第２の比率が第１の比率とは異なる、ことと、第２の混合物によって更なる基板をコーティングすることと、第２の混合物のコーティングから第２のパターンを形成することであって、第２のパターンのフィーチャの第２の限界寸法がターゲットの限界寸法と一致する、こととを更に含む、実施例１７～１９のいずれか１つに記載の方法。
本発明は、例示的実施形態を参照して説明されてきたが、本明細書は、限定的な意味で解釈されることを意図するものではない。当業者には、本明細書を参照することにより、それらの例示的実施形態の様々な修正形態及び組み合わせ並びに本発明の他の実施形態が明らかになるはずである。したがって、添付の特許請求の範囲は、そのようなあらゆる修正形態又は実施形態を包含することが意図されている。

Claims (20)

  1. 製造設備内のミキサにおいて、第１のブロック共重合体を含む第１の液体を、第２のブロック共重合体を含む第２の液体とブレンドして、第１の混合物を形成することであって、前記第１のブロック共重合体が第１の単独重合体と第２の単独重合体とを含み、前記第１の単独重合体が前記第１の液体において第１のモル分率を有し、前記第２のブロック共重合体が前記第１の単独重合体と前記第２の単独重合体とを含み、前記第１の単独重合体が前記第２の液体において第２のモル分率を有し、前記第１のモル分率が前記第２のモル分率とは異なる、ことと、
    前記製造設備内の処理チャンバの基板ホルダの上に基板を配置することと、
    前記処理チャンバ内で前記第１の混合物によって前記基板をコーティングすることと
    を含む、デバイスを形成するための方法。
  2. 前記基板の上に配置されたパターン化される層の上にパターン化されたフォトレジスト層を形成することであって、前記第１の混合物によって前記基板をコーティングすることが、前記第１の混合物によって前記パターン化されたフォトレジスト層をコーティングすることを含む、ことと、
    アニーリングして、前記第１の単独重合体を含む第１の複数の領域と前記第２の単独重合体を含む第２の複数の領域とを形成することと、
    前記第１の複数の領域を選択的に除去して、前記パターン化されたフォトレジスト層と整列したエッチングマスクを形成することであって、前記エッチングマスクが前記第２の複数の領域を含む、ことと、
    前記エッチングマスクを使用して前記パターン化される層にパターンを形成することと
    を更に含む、請求項１に記載の方法。
  3. 前記パターンを形成することの後に、前記パターン化されたフォトレジスト層を除去することと、前記第２の複数の領域を除去することとを更に含む、請求項２に記載の方法。
  4. 前記第１の混合物の前記コーティングから第１のパターンを形成することと、
    前記第１のパターンのフィーチャの第１の限界寸法を測定することと、
    前記第１の限界寸法がターゲットの限界寸法とは異なると判定されたことに応じて、前記ミキサにおいて、前記第１の液体を前記第２の液体とブレンドして、第２の混合物を形成することであって、前記第１の混合物が前記第１のブロック共重合体の前記第２のブロック共重合体に対する第１の比率を含み、前記第２の混合物が前記第１のブロック共重合体の前記第２のブロック共重合体に対する第２の比率を含み、前記第２の比率が前記第１の比率とは異なる、ことと、
    前記第２の混合物によって更なる基板をコーティングすることと、
    前記第２の混合物の前記コーティングから第２のパターンを形成することであって、前記第２のパターンのフィーチャの第２の限界寸法がターゲットの限界寸法と一致する、ことと
    を更に含む、請求項１に記載の方法。
  5. 前記ミキサにおいて、前記第１の液体を前記第２の液体とブレンドして、第２の混合物を形成することであって、前記第１の混合物が前記第１のブロック共重合体の前記第２のブロック共重合体に対する第１の比率を含み、前記第２の混合物が前記第１のブロック共重合体の前記第２のブロック共重合体に対する第２の比率を含み、前記第２の比率が前記第１の比率とは異なる、ことと、
    前記第２の混合物によって前記基板をコーティングすることと
    を更に含む、請求項１に記載の方法。
  6. 前記第１の混合物に基づいて第１の自己組織化リソグラフィプロセスを用いることにより第１のパターンを形成することと、
    前記第２の混合物に基づいて第２の自己組織化リソグラフィプロセスを用いることにより第２のパターンを形成することであって、前記第１のパターンのフィーチャの第１の限界寸法が、前記第２のパターンのフィーチャの第２の限界寸法とは異なる、ことと
    を更に含む、請求項５に記載の方法。
  7. 前記第１の自己組織化リソグラフィプロセスが、
    前記基板の上に配置された第１のパターン化される層の上に第１のパターン化されたフォトレジスト層を形成することであって、前記第１の混合物によって前記基板をコーティングすることが、前記第１の混合物によって前記第１のパターン化されたフォトレジスト層をコーティングすることを含む、ことと、
    アニーリングして、前記第１の単独重合体を含む第１の複数の領域と前記第２の単独重合体を含む第２の複数の領域とを形成することと、
    前記第１の複数の領域を選択的に除去して、前記第１のパターン化されたフォトレジスト層と整列した第１のエッチングマスクを形成することであって、前記第１のエッチングマスクが前記第２の複数の領域を含む、ことと、
    前記第１のエッチングマスクを使用して前記第１のパターン化される層に前記第１のパターンを形成することと
    を含み、
    前記第２の自己組織化リソグラフィプロセスが、
    前記基板の上に配置された第２のパターン化される層の上に第２のパターン化されたフォトレジスト層を形成することであって、前記第２の混合物によって前記基板をコーティングすることが、前記第２の混合物によって前記第２のパターン化されたフォトレジスト層をコーティングすることを含む、ことと、
    アニーリングして、前記第１の単独重合体を含む第３の複数の領域と前記第２の単独重合体を含む第４の複数の領域とを形成することと、
    前記第３の複数の領域を選択的に除去して、前記第２のパターン化されたフォトレジスト層と整列した第２のエッチングマスクを形成することであって、前記第２のエッチングマスクが前記第４の複数の領域を含む、ことと、
    前記第２のエッチングマスクを使用して前記第２のパターン化される層に第２のパターンを形成することと
    を含む、請求項６に記載の方法。
  8. 前記第１のパターンがゲートラインのためのパターンであり、前記第２のパターンが前記ゲートラインの上の金属ラインのためのパターンである、請求項６に記載の方法。
  9. 前記第１のパターンがゲートラインのためのパターンであり、前記第２のパターンが前記ゲートラインにおいてコンタクトホールを形成するパターンである、請求項６に記載の方法。
  10. 前記基板をコーティングすることが、
    前記基板と共に前記基板ホルダを回転することと、
    前記ミキサに接続されたノズルを通して前記第１の混合物を注入することであって、前記ノズルが、前記第１の混合物によって前記基板をコーティングするために前記基板に向けて方向づけられる、ことと
    を含む、請求項１に記載の方法。
  11. 前記ブレンドの際に、前記方法が、本質的に前記第１の単独重合体を含む第３の液体を添加して、前記第１の混合物を形成することを更に含む、請求項１に記載の方法。
  12. 前記ブレンドの際に、前記方法が、本質的に前記第２の単独重合体を含む第４の液体を添加して、前記第１の混合物を形成することを更に含む、請求項１１に記載の方法。
  13. デバイスを形成するための方法であって、前記方法が、
    製造設備内のミキサにおいて、第１のブロック共重合体と溶媒とをブレンドして、第１の混合物を形成することであって、前記第１のブロック共重合体が第１の単独重合体と第２の単独重合体とを含む、ことと、
    前記製造設備内の処理チャンバの基板ホルダの上に基板を配置することと、
    前記処理チャンバ内で前記第１の混合物によって前記基板をコーティングすることと
    を含む、デバイスを形成するための方法。
  14. 前記第１の混合物の前記コーティングから第１のパターンを形成することと、
    前記第１のパターンのフィーチャの第１のメトリックを測定することと、
    前記第１のメトリックがターゲットのメトリックとは異なると判定されたことに応じて、前記ミキサにおいて、前記第１のブロック共重合体を前記溶媒とブレンドして、第２の混合物を形成することであって、前記第１の混合物が前記第１のブロック共重合体の前記溶媒に対する第１の比率を含み、前記第２の混合物が前記第１のブロック共重合体の前記溶媒に対する第２の比率を含み、前記第２の比率が前記第１の比率とは異なる、ことと、
    前記第２の混合物によって更なる基板をコーティングすることと、
    前記第２の混合物の前記コーティングから第２のパターンを形成することであって、前記第２のパターンのフィーチャの第２のメトリックがターゲットのメトリックと一致する、ことと
    を更に含む、請求項１３に記載の方法。
  15. 前記第１のメトリック、前記第２のメトリック、及び前記ターゲットのメトリックが、表面粗さの測定値である、請求項１４に記載の方法。
  16. 前記基板の上に配置されたパターン化される層の上にパターン化されたフォトレジスト層を形成することであって、前記第１の混合物によって前記基板をコーティングすることが、前記第１の混合物に溶媒を供給しながら、前記第１の混合物によって前記パターン化されたフォトレジスト層をコーティングすることを含む、ことと、
    アニーリングして、前記第１の単独重合体を含む第１の複数の領域と前記第２の単独重合体を含む第２の複数の領域とを形成することと、
    前記第１の複数の領域を選択的に除去して、前記パターン化されたフォトレジスト層と整列したエッチングマスクを形成することであって、前記エッチングマスクが前記第２の複数の領域を含む、ことと、
    前記エッチングマスクを使用して前記パターン化される層にパターンを形成することと
    を更に含む、請求項１３に記載の方法。
  17. 製造設備内のミキサにおいて、第１のブロック共重合体を含む第１の液体と、本質的に第１の単独重合体を含む第２の液体とをブレンドして、第１の混合物を形成することであって、前記第１のブロック共重合体が前記第１の単独重合体と第２の単独重合体とを含む、ことと、
    前記製造設備内の処理チャンバの基板ホルダの上に基板を配置することと、
    前記処理チャンバ内で前記第１の混合物によって前記基板をコーティングすることと
    を含む、デバイスを形成するための方法。
  18. 前記ブレンドの際に、前記方法が、本質的に前記第１の単独重合体を含む第３の液体を添加して、前記第１の混合物を形成することを更に含む、請求項１７に記載の方法。
  19. 前記ブレンドの際に、前記方法が、本質的に溶媒を含む第３の液体を添加して、前記第１の混合物を形成することを更に含む、請求項１７に記載の方法。
  20. 前記第１の混合物の前記コーティングから第１のパターンを形成することと、
    前記第１のパターンのフィーチャの第１の限界寸法を測定することと、
    前記第１の限界寸法がターゲットの限界寸法とは異なると判定されたことに応じて、前記ミキサにおいて、前記第１の液体を前記第２の液体とブレンドして、第２の混合物を形成することであって、前記第１の混合物が前記第１の液体の前記第２の液体に対する第１の比率を含み、前記第２の混合物が前記第１の液体の前記第２の液体に対する第２の比率を含み、前記第２の比率が前記第１の比率とは異なる、ことと、
    前記第２の混合物によって更なる基板をコーティングすることと、
    前記第２の混合物の前記コーティングから第２のパターンを形成することであって、前記第２のパターンのフィーチャの第２の限界寸法がターゲットの限界寸法と一致する、ことと
    を更に含む、請求項１７に記載の方法。
JP2023544195A 2021-01-22 2022-01-12 自己組織化リソグラフィ Pending JP2024505843A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/155,931 2021-01-22
US17/155,931 US20220236639A1 (en) 2021-01-22 2021-01-22 Directed self-assembly
PCT/US2022/012198 WO2022159317A1 (en) 2021-01-22 2022-01-12 Directed self-assembly

Publications (1)

Publication Number Publication Date
JP2024505843A true JP2024505843A (ja) 2024-02-08

Family

ID=82495482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023544195A Pending JP2024505843A (ja) 2021-01-22 2022-01-12 自己組織化リソグラフィ

Country Status (6)

Country Link
US (1) US20220236639A1 (ja)
JP (1) JP2024505843A (ja)
KR (1) KR20230130111A (ja)
CN (1) CN117178346A (ja)
TW (1) TW202242957A (ja)
WO (1) WO2022159317A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021116343A (ja) * 2020-01-24 2021-08-10 東京応化工業株式会社 相分離構造形成用樹脂組成物、相分離構造を含む構造体の製造方法、及びブロックコポリマー

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8133534B2 (en) * 2004-11-22 2012-03-13 Wisconsin Alumni Research Foundation Methods and compositions for forming patterns with isolated or discrete features using block copolymer materials
JP5377857B2 (ja) * 2004-11-22 2013-12-25 ウィスコンシン・アラムナイ・リサーチ・ファウンデーション 非周期的パターン共重合体フィルムのための方法及び組成
US9183870B2 (en) * 2007-12-07 2015-11-10 Wisconsin Alumni Research Foundation Density multiplication and improved lithography by directed block copolymer assembly
US8304493B2 (en) * 2010-08-20 2012-11-06 Micron Technology, Inc. Methods of forming block copolymers
US9299381B2 (en) * 2011-02-07 2016-03-29 Wisconsin Alumni Research Foundation Solvent annealing block copolymers on patterned substrates
US8961918B2 (en) * 2012-02-10 2015-02-24 Rohm And Haas Electronic Materials Llc Thermal annealing process
US20130209755A1 (en) * 2012-02-15 2013-08-15 Phillip Dene Hustad Self-assembled structures, method of manufacture thereof and articles comprising the same
KR102106159B1 (ko) * 2013-01-08 2020-04-29 삼성전자주식회사 블록 코폴리머 층의 패턴 형성 방법 및 패턴화된 구조물
US20140291878A1 (en) * 2013-03-29 2014-10-02 Tokyo Electron Limited Methods for controlling across-wafer directed self-assembly
US8900467B1 (en) * 2013-05-25 2014-12-02 HGST Netherlands B.V. Method for making a chemical contrast pattern using block copolymers and sequential infiltration synthesis
US8945408B2 (en) * 2013-06-14 2015-02-03 Tokyo Electron Limited Etch process for reducing directed self assembly pattern defectivity
JP6558894B2 (ja) * 2013-12-31 2019-08-14 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ コポリマーの設計、その製造方法およびそれを含む物品
US9416447B2 (en) * 2014-02-07 2016-08-16 HGST Netherlands B.V. Method for line density multiplication using block copolymers and sequential infiltration synthesis
JP6122906B2 (ja) * 2014-06-27 2017-04-26 ダウ グローバル テクノロジーズ エルエルシー ブロックコポリマーを製造するための方法およびそれから製造される物品
JP6356096B2 (ja) * 2014-06-27 2018-07-11 ダウ グローバル テクノロジーズ エルエルシー ブロックコポリマーを製造するための方法およびそれから製造される物品
US11021630B2 (en) * 2014-12-30 2021-06-01 Rohm And Haas Electronic Materials Llc Copolymer formulation for directed self assembly, methods of manufacture thereof and articles comprising the same
US10011713B2 (en) * 2014-12-30 2018-07-03 Dow Global Technologies Llc Copolymer formulation for directed self assembly, methods of manufacture thereof and articles comprising the same
FR3031749B1 (fr) * 2015-01-21 2018-09-28 Arkema France Procede d'amelioration de l'uniformite de dimension critique de films ordonnes de copolymeres a blocs
KR20170036995A (ko) * 2015-09-25 2017-04-04 삼성전자주식회사 블록 공중합체 패턴 평가 시스템
US11383211B2 (en) * 2019-04-29 2022-07-12 Tokyo Electron Limited Point-of-use dynamic concentration delivery system with high flow and high uniformity
TW202129842A (zh) * 2019-10-02 2021-08-01 日商東京威力科創股份有限公司 奈米結構之三維定向自組裝

Also Published As

Publication number Publication date
WO2022159317A1 (en) 2022-07-28
KR20230130111A (ko) 2023-09-11
US20220236639A1 (en) 2022-07-28
CN117178346A (zh) 2023-12-05
TW202242957A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
KR102592305B1 (ko) Ｅｕｖ 리소그래피용 ｐｅｃｖｄ 막
TW202009609A (zh) 基板處理設備及方法
TWI336496B (en) Uniform etch system
KR100366630B1 (ko) 샘플 스킵 방식의 알고리즘을 이용한 웨이퍼의 연마 시간제어 방법 및 이를 이용한 웨이퍼의 연마 방법
US20100099267A1 (en) System and method of vapor deposition
US20220308462A1 (en) Apparatus for photoresist dry deposition
US20110298099A1 (en) Silicon dioxide layer deposited with bdeas
US20080241377A1 (en) Vapor deposition system and method of operating
US20070264908A1 (en) Polishing solution supply system, method of supplying polishing solution, apparatus for and method of polishing semiconductor substrate and method of manufacturing semiconductor device
TW201608612A (zh) 多站基板沉積系統中之單一原子層沉積循環厚度控制
JP7357688B2 (ja) 多重スペーサパターニングのスキーム
US6911091B2 (en) Environment exchange control for material on a wafer surface
CN1468441A (zh) 用于半导体处理的气体分配装置
JP2024505843A (ja) 自己組織化リソグラフィ
US6503568B1 (en) Resist coating and recycling method
US20150017815A1 (en) Combinatorial Non-Contact Wet Processing
JP7058545B2 (ja) ガス供給管のクリーニング方法および処理システム
WO2001066260A2 (en) Apparatus for the application of developing solution to a semiconductor wafer
US6849563B2 (en) Method and apparatus for controlling coating thickness
US6875701B2 (en) Nanotopography removing method
Decoster et al. Modeling the topography of uneven substrates post spin-coating
US10867854B2 (en) Double plug method for tone inversion patterning
US11859275B2 (en) Techniques to improve adhesion and defects for tungsten carbide film
US20220334485A1 (en) Point of Use Solvent Mixing for Film Removal
US11881402B2 (en) Self aligned multiple patterning