KR20230123055A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20230123055A
KR20230123055A KR1020220019085A KR20220019085A KR20230123055A KR 20230123055 A KR20230123055 A KR 20230123055A KR 1020220019085 A KR1020220019085 A KR 1020220019085A KR 20220019085 A KR20220019085 A KR 20220019085A KR 20230123055 A KR20230123055 A KR 20230123055A
Authority
KR
South Korea
Prior art keywords
sub
layer
partition
light
color
Prior art date
Application number
KR1020220019085A
Other languages
English (en)
Inventor
심이섭
강석훈
조규원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220019085A priority Critical patent/KR20230123055A/ko
Priority to US17/986,275 priority patent/US20230261032A1/en
Priority to CN202310110279.8A priority patent/CN116598406A/zh
Publication of KR20230123055A publication Critical patent/KR20230123055A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/854—Arrangements for extracting light from the devices comprising scattering means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/201—Filters in the form of arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는 표시 패널, 및 표시 패널 상측에 배치된 색변환 부재를 포함하고, 색변환 부재는 표시 패널 상에 배치되고, 서로 이격된 복수의 격벽부들, 및 복수의 격벽부들 사이에 배치된 색제어부를 포함하며, 복수의 격벽부들 각각은 산란체를 포함하는 제1 서브 격벽부, 및 제1 서브 격벽부 상에 배치되며 발액제를 포함하는 제2 서브 격벽부를 포함하고, 제2 서브 격벽부의 광 투과율은 제1 서브 격벽부의 광 투과율보다 크다.

Description

표시 장치 및 이의 제조 방법{DISPLAY APPARATUS AND MANUFACTURING METHOD OF THE SAME}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것으로, 표시 효율 및 신뢰성이 향상된 표시 장치 및 이의 제조 방법에 관한 것이다.
표시패널은 광원으로부터 생성된 소스광을 선택적으로 투과시키는 투과형 표시패널과 표시패널 자체에서 소스광을 생성하는 발광형 표시패널을 포함한다. 표시패널은 컬러 이미지를 생성하기 위해 화소들에 따라 다른 종류의 광 제어패턴을 포함할 수 있다. 광 제어패턴은 소스광의 일부 파장범위만 투과시키거나, 소스광의 컬러를 변환시킬 수 있다. 일부의 광 제어패턴은 소스광의 컬러는 변경하지 않고, 광의 특성을 변경시킬 수도 있다.
본 발명은 표시 효율 및 신뢰성이 향상된 표시 장치를 제공하는 것을 목적으로 한다.
본 발명은 표시 효율 및 신뢰성이 향상된 표시 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는 표시 패널, 및 상기 표시 패널 상측에 배치된 색변환 부재를 포함하고, 상기 색변환 부재는 상기 표시 패널 상에 배치되고, 서로 이격된 복수의 격벽부들, 및 상기 복수의 격벽부들 사이에 배치된 색제어부를 포함하며, 상기 복수의 격벽부들 각각은 산란체를 포함하는 제1 서브 격벽부, 및 상기 제1 서브 격벽부 상에 배치되며 발액제를 포함하는 제2 서브 격벽부를 포함하고, 상기 제2 서브 격벽부의 광 투과율은 상기 제1 서브 격벽부의 광 투과율보다 크다.
상기 제2 서브 격벽부는 상기 제1 서브 격벽부에 인접하고 제1 베이스 수지를 포함하는 제1 층, 및 상기 제1 층 상에 배치되며, 상기 제1 베이스 수지 및 상기 발액제를 포함하는 제2 층을 포함할 수 있다.
상기 제1 서브 격벽부의 두께 방향으로의 높이는 5㎛ 이상 15㎛ 이하이고, 상기 제2 서브 격벽부의 두께 방향으로의 높이는 0.5㎛ 이상 5㎛ 이하일 수 있다.
상기 제1 서브 격벽부 전체 중량을 기준으로 한 상기 산란체의 중량은 5wt% 이상 30wt% 이하일 수 있다.
상기 제1 서브 격벽부는 안료를 더 포함할 수 있다.
상기 제1 서브 격벽부 전체 중량을 기준으로 한 상기 안료의 중량은 0.5wt% 이상 5wt% 이하일 수 있다.
상기 제1 서브 격벽부는 상기 산란체 및 상기 안료를 분산시키는 제2 베이스 수지를 더 포함할 수 있다.
상기 제2 서브 격벽부는 상기 산란체 및 안료를 미포함할 수 있다.
750nm 이상 900nm 이하 파장범위에서 상기 제2 서브 격벽부의 광 투과율은 15% 이상일 수 있다.
상기 발액제는 불소를 포함할 수 있다.
상기 표시 패널은 제1 색광을 방출하는 발광 소자를 포함하고, 상기 색제어부는 제1 색광을 상기 제1 색광 보다 장파장 영역의 제2 색광으로 변환하는 제1 양자점을 포함하는 제1 색제어부, 상기 제1 색광을 상기 제1 색광 및 상기 제2 색광보다 장파장 영역의 제3 색광으로 변환하는 제2 양자점을 포함하는 제2 색제어부, 및 상기 제1 색광을 투과시키는 제1 색제어부를 포함할 수 있다.
상기 색변환 부재는 상기 색제어부 상에 배치된 컬러필터층을 더 포함하고, 상기 컬러필터층은 상기 제2 색광을 투과사키는 제1 컬러필터, 상기 제3 색광을 투과시키는 제2 컬러필터, 상기 제3 색광을 투과시키는 제3 컬러필터, 및 상기 제1 내지 제3 컬러필터들 사이에 배치된 차광부; 를 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 표시 패널, 및 상기 표시 패널 상측에 배치된 색변환 부재를 포함하고, 상기 색변환 부재는 상기 표시 패널 상에 배치되고, 서로 이격된 복수의 격벽부들을 포함하며, 상기 격벽부들 각각은 산란체 및 안료를 포함하는 제1 서브 격벽부, 및 상기 제1 서브 격벽부 상에 배치되며 발액제를 포함하고, 상기 산란체 및 상기 안료를 미포함하는 제2 서브 격벽부를 포함한다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 기판을 준비하는 단계, 및 상기 기판 상에 복수의 격벽부들을 형성하는 단계를 포함하고, 상기 복수의 격벽부들을 형성하는 단계는, 산란체를 포함하는 코팅층을 형성하는 단계, 상기 코팅층을 노광 및 현상하여 예비 제1 서브 격벽부를 형성하는 단계, 상기 예비 제1 서브 격벽부 상에 발액제를 포함하는 예비 제2 서브 격벽부를 형성하는 단계, 및 상기 예비 제1 서브 격벽부 및 상기 예비 제2 서브 격벽부를 노광 및 현상하는 단계를 포함하고, 상기 예비 제2 서브 격벽부의 광 투과율은 상기 예비 제1 서브 격벽부의 광 투과율보다 크다.
상기 기판을 준비하는 단계에서, 상기 기판 상에 얼라인키가 배치되고, 상기 코팅층을 형성하는 단계에서, 상기 코팅층은 상기 얼라인키를 커버하도록 형성될 수 있다.
상기 예비 제1 서브 격벽부를 형성하는 단계는, 상기 코팅층을 노광 및 현상하여 상기 얼라인키를 노출시키는 단계를 포함할 수 있다.
상기 예비 제2 서브 격벽부를 형성하는 단계에서, 상기 예비 제2 서브 격벽부는 상기 얼라인키를 커버하도록 형성될 수 있다.
상기 예비 제1 서브 격벽부 및 상기 예비 제2 서브 격벽부를 노광 및 현상하는 단계 이전에 상기 얼라인키를 사용하여 상기 기판 상에 마스크 패턴을 얼라인하는 단계를 더 포함할 수 있다.
750nm 이상 900nm 이하 파장범위에서 상기 예비 제2 서브 격벽부의 광 투과율은 15% 이상일 수 있다.
상기 예비 제1 서브 격벽부 및 상기 예비 제2 서브 격벽부를 노광 및 현상하는 단계에서, 상기 발액제는 상기 예비 제2 서브 격벽부의 상부로 상분리될 수 있다.
본 발명의 일 실시예의 표시패널에 따르면, 광제어층에 포함된 격벽부가 서로 다른 투과율을 가지는 제1 서브 격벽부 및 제2 서브 격벽부를 포함함으로써, 광제어층의 광 변환 효율이 개선될 수 있으며, 막 내구성 및 내화학성이 향상될 수 있다. 이에 따라, 광제어층을 포함하는 표시 패널의 표시 효율 및 신뢰성이 향상될 수 있다.
도 1a는 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 1b는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2a는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2b는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 3a는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 3b는 본 발명의 일 실시예에 따른 표시 장치의 일부를 확대하여 도시한 단면도이다.
도 3c는 본 발명의 일 실시예에 따른 격벽부의 단면도이다.
도 3d는 본 발명의 일 실시예에 따른 제1 서브 격벽부의 파장에 따른 투과율을 나타낸 도면이다.
도 4a는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 4b는 본 발명의 일 실시예에 따른 표시 장치의 일부를 확대하여 도시한 단면도이다.
도 5a는 본 발명의 일 실시예에 따른 표시 장치를 제조하는 방법을 나타낸 순서도이다.
도 5b는 본 발명의 일 실시예에 따른 복수의 격벽부들을 형성하는 단계를 세분화한 순서도이다.
도 6a 내지 도 6h는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법 중 일부 단계를 도시한 단면도들이다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합 된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 명세서에서, "직접 배치"된다는 것은 층, 막, 영역, 판 등의 부분과 다른 부분 사이에 추가되는 층, 막, 영역, 판 등이 없는 것을 의미하는 것일 수 있다. 예를 들어, "직접 배치"된다는 것은 두 개의 층 또는 두 개의 부재들 사이에 접착 부재 등의 추가 부재를 사용하지 않고 배치하는 것을 의미하는 것일 수 있다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면들을 참조하여 본 발명의 일 실시예에 따른 표시 장치, 및 표시 장치의 제조 방법에 대하여 설명한다.
도 1a는 일 실시예의 표시 장치를 나타낸 사시도이다. 도 1b는 일 실시예의 표시 장치를 나타낸 평면도이다.
일 실시예의 표시 장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 예를 들어, 표시 장치(DD)는 휴대폰, 태블릿, 자동차 내비게이션, 게임기, 또는 웨어러블 장치일 수 있으나, 실시예가 이에 한정되는 것은 아니다.
한편, 도 1a 및 이하 도면들에서는 제1 방향(DR1) 내지 제4 방향(DR4) 중 적어도 하나를 도시하였으며, 본 명세서에서 설명되는 제1 내지 제4 방향들(DR1, DR2, DR3, DR4)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다.
본 명세서에서 표시 장치(DD)의 두께 방향은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 평면에 대한 법선 방향인 제3 방향(DR3)과 나란한 방향일 수 있다. 본 명세서에서, 표시 장치(DD)를 구성하는 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)을 기준으로 정의될 수 있다.
도 1a 및 도 1b를 참조하면, 일 실시예의 표시 장치(DD)는 표시 영역(DA) 및 표시 영역(DA)에 인접한 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 영상이 표시되는 부분에 해당한다. 표시 영역(DA)에는 복수의 화소 영역들(PXA) 및 주변 영역(NPXA)이 정의될 수 있다. 복수의 화소 영역들(PXA)은 서로 다른 파장 영역의 광을 방출하는 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)을 포함할 수 있다. 주변 영역(NPXA)은 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)의 경계를 설정한다. 주변 영역(NPXA)에는 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B) 사이의 혼색을 방지하는 구조물, 예를 들어, 격벽(BK, 도 3a 참조) 등이 배치될 수 있다.
일 실시예의 표시 장치(DD)에서 복수의 화소 영역들(PXA)은 적색광, 녹색광, 및 청색광을 발광하는 3개의 화소 영역들(PXA-R, PXA-G, PXA-B)을 포함할 수 있다. 예를 들어, 일 실시예의 표시 장치(DD)는 서로 구분되는 제1 화소 영역(PXA-R), 제2 화소 영역(PXA-G), 및 제3 화소 영역(PXA-B)을 포함할 수 있다.
일 실시예에 따른 표시 장치(DD)에서의 화소 영역들(PXA-R, PXA-G, PXA-B)은 스트라이프 형태로 배열된 것일 수 있다. 도 1b를 참조하면, 복수 개의 제1 화소 영역들(PXA-R), 복수 개의 제2 화소 영역들(PXA-G), 및 복수 개의 제3 화소 영역들(PXA-B) 각각은 제2 방향(DR2)을 따라 정렬된 것일 수 있다. 또한, 제1 방향(DR1)을 따라 제1 화소 영역(PXA-R), 제2 화소 영역(PXA-G), 및 제3 화소 영역(PXA-B) 순서로 반복하여 배치될 수 있다.
도 1b에서는 화소 영역들(PXA-R, PXA-G, PXA-B)의 면적이 모두 유사한 것으로 도시하였으나, 실시예가 이에 한정되는 것은 아니며 화소 영역들(PXA-R PXA-G, PXA-B)의 면적은 방출하는 광의 파장 영역에 따라 서로 상이할 수 있다. 한편, 화소 영역들(PXA-R, PXA-G, PXA-B)의 면적은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 평면 상에서 보았을 때의 면적을 의미할 수 있다. 또한, 화소 영역들(PXA-R, PXA-G, PXA-B)의 면적은 서로 상이한 것일 수 있다. 예를 들어, 일 실시예에서 제2 화소 영역(PXA-G)의 면적이 제3 화소 영역(PXA-B)의 면적 보다 작을 수 있으나 실시예가 이에 한정되는 것은 아니다.
한편, 화소 영역들(PXA-R, PXA-G, PXA-B)의 배열 형태는 도 1b에 도시된 것에 한정되지 않으며, 제1 화소 영역(PXA-R), 제2 화소 영역(PXA-G), 및 제3 화소 영역(PXA-B)이 배열되는 순서는 표시 장치(DD)에서 요구되는 표시 품질의 특성에 따라 다양하게 조합되어 제공될 수 있다. 예를 들어, 화소 영역들(PXA-R, PXA-G, PXA-B)의 배열 형태는 펜타일(PENTILE®) 배열 형태이거나, 다이아몬드 배열 형태를 갖는 것일 수 있다.
도 1a 및 도 1b를 함께 참조하면, 일 실시예에서, 표시 영역(DA)은 사각 형상일 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 다만, 이에 제한되지 않고, 표시 영역(DA)의 형상과 비표시 영역(NDA)의 형상은 상대적으로 디자인될 수 있다. 또는, 비표시 영역(NDA)이 생략될 수도 있다.
일 실시예의 표시 장치(DD)는 표시 소자층(DP-ED, 도 3a 참조)을 포함하는 표시 패널(DP) 및 광제어층(CCL, 도 3a 참조)을 포함하는 색변환 부재(CCM)을 포함한다.
표시 패널(DP)은 초소형 발광 소자를 포함하는 초소형 발광 소자 표시 패널(DP)일 수 있다. 예를 들어, 표시 패널(DP)은 발광 소자를 포함하며, 상기 발광 소자는 나노 엘이디 또는 마이크로 엘이디일 수 있다. 다만, 이에 제한되는 것은 아니며, 일 실시예의 표시 장치(DD)에 포함된 표시 패널(DP)은 유기 전계(Organic Electroluminescence) 발광 표시 패널, 또는 양자점(Quantum dot) 발광 표시 패널일 수도 있다.
도 2a는 일 실시예에 따른 표시 장치 중 일부분의 평면도이다. 도 2b는 일 실시예에 따른 표시 장치의 단면도이다. 용이한 설명을 위해, 도 2b에서는 하나의 화소와 대응되는 화소 영역(PXA)을 포함하는 부분을 도시하였고, 일부 구성들은 생략하여 도시되었다. 도 2b는 도 2a의 II-II' 선에 대응하는 부분의 단면을 나타낸 것일 수 있다.
도 2a 및 도 2b를 참조하면, 일 실시예의 표시 장치(DD)는 표시 패널(DP) 및 표시 패널(DP) 상에 배치된 색변환 부재(CCM)를 포함하는 것일 수 있다. 표시 패널(DP)은 베이스 기판(BS), 베이스 기판(BS) 상에 배치된 회로층(DP-CL), 및 회로층(DP-CL) 상에 배치된 표시 소자층(DP-ED)을 포함하는 것일 수 있다.
표시 패널(DP)에서 베이스 기판(BS)은 회로층(DP-CL) 및 표시 소자층(DP-ED)이 배치되는 베이스 면을 제공하는 부재일 수 있다. 베이스 기판(BS)은 플라스틱 기판, 절연 필름, 또는 복수의 절연층들을 포함하는 적층 구조체일 수 있다. 베이스 기판(BS)은 다층구조를 가질 수 있다. 예를 들어, 베이스 기판(BS)은 고분자수지층, 배리어층, 및 고분자 수지층의 3층 구조를 가질 수도 있다. 특히, 고분자 수지층은 폴리이미드(polyimide)계 수지를 포함하는 것일 수 있다. 또한, 베이스 기판(BS)은 단일층으로 폴리이미드로 형성된 지지층일 수 있다.
회로층(DP-CL)은 베이스 기판(BS) 상에 배치될 수 있다. 회로층(DP-CL)은 절연층, 반도체 패턴, 도전 패턴, 및 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 절연층, 반도체층, 및 도전층이 베이스 기판(BS) 위에 형성되고, 이후, 복수 회의 포토리소그래피 공정을 통해 절연층, 반도체층, 및 도전층이 선택적으로 패터닝(patterning)될 수 있다. 이후, 회로층(DP-CL)에 포함된 반도체 패턴, 도전 패턴, 및 신호 라인이 형성될 수 있다.
회로층(DP-CL)은 베이스 기판(BS) 상에 배치된 박막 트랜지스터, 및 복수의 절연층들을 포함하는 것일 수 있다. 또한, 복수의 절연층들을 관통하도록 형성된 복수의 연결 전극부들을 포함할 수 있다.
베이스 기판(BS) 상에는 버퍼층(BFL)이 배치될 수 있다. 제1 박막 트랜지스터(TR1) 및 제2 박막 트랜지스터(TR2)는 버퍼층(BFL) 위에 배치될 수 있다. 제1 박막 트랜지스터(TR1)는 제1 제어 전극(CE1), 및 제1 반도체 패턴(SP1)을 포함할 수 있다. 제2 박막 트랜지스터(TR2)는 제2 제어 전극(CE2), 제1 하부 연결 전극(LCNE1), 및 제2 반도체 패턴(SP2)을 포함할 수 있다.
제1 반도체 패턴(SP1) 및 제2 반도체 패턴(SP2)은 버퍼층(BFL) 위에 배치될 수 있다. 버퍼층(BFL)은 제1 반도체 패턴(SP1) 및 제2 반도체 패턴(SP2)에 개질된 표면을 제공할 수 있다. 이 경우, 제1 반도체 패턴(SP1) 및 제2 반도체 패턴(SP2)은 베이스 기판(BS) 위에 직접 형성될 때보다 버퍼층(BFL)에 대해 높은 접착력을 가질 수 있다. 또는, 버퍼층(BFL)은 제1 반도체 패턴(SP1) 및 제2 반도체 패턴(SP2) 각각의 하면을 보호하는 배리어층일 수 있다. 이 경우, 버퍼층(BFL)은 베이스 기판(BS) 자체 또는 베이스 기판(BS)을 통해 유입되는 오염이나 습기 등이 제1 반도체 패턴(SP1) 및 제2 반도체 패턴(SP2)으로 침투되는 것을 차단할 수 있다.
제1 절연층(L1)은 버퍼층(BFL) 위에 배치되며, 제1 반도체 패턴(SP1) 및 제2 반도체 패턴(SP2)을 커버할 수 있다. 제1 절연층(L1)은 무기 물질을 포함할 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(L1)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 제1 제어 전극(CE1) 및 제2 제어 전극(CE2)은 제1 절연층(L1) 위에 배치될 수 있다. 제2 절연층(L2)은 제1 절연층(L1) 위에 배치되며, 제1 제어 전극(CE1) 및 제2 제어 전극(CE2)을 커버할 수 있다. 제2 절연층(L2)은 무기 물질을 포함할 수 있다.
커패시터(미도시)는 제1 캡 전극(미도시) 및 제2 캡 전극(CPa)을 포함할 수 있다. 예를 들어, 상기 제1 캡 전극(미도시)은 제2 제어 전극(CE2)으로부터 분기될 수 있고, 제2 캡 전극(CPa)은 제2 절연층(L2) 위에 배치될 수 있다.
제3 절연층(L3)은 제2 절연층(L2) 위에 배치되며, 제2 캡 전극(CPa)을 커버할 수 있다. 제3 절연층(L3) 상에는 제2 반도체 패턴(SP2)과 연결되는 제1 하부 연결 전극(LCNE1)이 배치될 수 있다. 한편, 제1 박막 트랜지스터(TR1) 및 제2 박막 트랜지스터(TR2) 각각은 제3 절연층(L3) 위에 배치되고, 제1 내지 제3 절연층들(L1, L2, L3)을 관통하는 관통홀들을 통해 제1 반도체 패턴(SP1) 및 제2 반도체 패턴(SP2) 각각과 연결되는 입력 전극 및 출력 전극을 더 포함할 수 있다. 제3 절연층(L3) 위에는 신호 배선들, 예를 들어, 스캔 라인들 또는 데이터 라인들 중 각각의 적어도 일부가 배치될 수 있다.
제4 절연층(L4)은 제3 절연층(L3) 위에 배치되며, 제1 하부 연결 전극(LCNE1)을 커버할 수 있다. 제4 절연층(L4)은 무기 물질 및/또는 유기 물질을 포함할 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제4 절연층(L4) 위에는 제2 하부 연결 전극(LCNE2)이 배치될 수 있다. 제4 절연층(L4) 위에는 제2 하부 연결 전극(LCNE2)뿐만 아니라, 신호 배선들, 예를 들어, 스캔 라인들 또는 데이터 라인들 각각의 적어도 다른 일부가 배치될 수 있다. 제2 하부 연결 전극(LCNE2)은 제1 하부 연결 전극(LCNE1)과 연결될 수 있다.
제5 절연층(L5)은 제4 절연층(L4) 위에 배치되며, 제2 하부 연결 전극(LCNE2)을 커버할 수 있다. 제5 절연층(L5)은 유기물질을 포함할 수 있다. 제5 절연층(L5)은 아래에 배치된 화소 회로(미도시)를 커버하며, 적어도 일부에 평탄면을 제공할 수 있다. 예를 들어, 제5 절연층(L5)은 홈(HM)이 정의된 영역을 제외한 영역에 평탄면을 제공할 수 있다. 하지만, 이는 일 예일 뿐, 제5 절연층(L5)에는 홈(HM)이 정의되지 않을 수도 있다.
제1 격벽(BR1) 및 제2 격벽(BR2)은 제5 절연층(L5) 위에 배치될 수 있다. 제1 격벽(BR1) 및 제2 격벽(BR2)은 제1 방향(DR1)으로 이격될 수 있다. 제1 격벽(BR1) 및 제2 격벽(BR2) 각각은 유기물질을 포함할 수 있다.
제1 전극(E1)은 제1 격벽(BR1)을 커버하고, 제2 전극(E2)은 제2 격벽(BR2)을 커버할 수 있다. 즉, 제1 전극(E1)과 제5 절연층(L5) 사이에는 제1 격벽(BR1)이 배치되고, 제2 전극(E2)과 제5 절연층(L5) 사이에는 제2 격벽(BR2)이 배치될 수 있다.
제5 절연층(L5)에는 관통홀이 제공되고, 상기 관통홀에 의해 제2 하부 연결 전극(LCNE2)이 노출될 수 있다. 제1 전극(E1)은 노출된 제2 하부 연결 전극(LCNE2)에 전기적으로 연결될 수 있다. 도시되지 않았으나, 제2 전극(E2)은 제2 전원 라인(미도시)에 전기적으로 연결될 수 있다. 즉, 제2 전극(E2)에는 제2 전원전압(미도시)이 제공될 수 있다.
제1 전극(E1)은 제1 반사 전극(RFE1) 및 제1 캡핑 전극(CPE1)을 포함할 수 있고, 제2 전극(E2)은 제2 반사 전극(RFE2) 및 제2 캡핑 전극(CPE2)을 포함할 수 있다.
제1 반사 전극(RFE1) 및 제2 반사 전극(RFE2) 각각은 반사성 물질을 포함할 수 있다. 제1 반사 전극(RFE1) 및 제2 반사 전극(RFE2) 각각은 단층 구조를 가질 수도 있고, 복수의 적층 구조를 가질 수도 있다. 예를 들어, 제1 반사 전극(RFE1) 및 제2 반사 전극(RFE2) 각각은 인듐주석 산화물(ITO), 은(Ag), 및 인듐주석 산화물(ITO)이 순차적으로 적층된 구조를 가질 수 있다.
제1 캡핑 전극(CPE1)은 제1 반사 전극(RFE1)을 캡핑하고, 제2 캡핑 전극(CPE2)은 제2 반사 전극(RFE2)을 캡핑할 수 있다. 예를 들어, 제1 캡핑 전극(CPE1) 및 제2 캡핑 전극(CPE2) 각각은 인듐아연 산화물(IZO), 인듐주석 산화물(ITO), 인듐갈륨 산화물(IGO), 인듐아연갈륨 산화물(IGZO), 및 이들의 혼합물/화합물 중 적어도 어느 하나를 포함할 수 있다.
평면 상에서, 제1 전극(E1)과 제2 전극(E2) 사이의 제5 절연층(L5)의 일 영역에는 홈(HM)이 제공될 수 있다. 제3 방향(DR3)에서 보았을 때, 홈(HM)은 제1 전극(E1) 및 제2 전극(E2)과 비중첩할 수 있다.
제6 절연층(L6)은 홈(HM) 위에 배치될 수 있다. 제6 절연층(L6)은 무기 물질을 포함할 수 있다. 제6 절연층(L6)에서 홈(HM)과 대응하는 영역에는 굴곡부(GP)가 제공될 수 있다. 예를 들어, 홈(HM)과 굴곡부(GP)는 평면 상에서 중첩할 수 있다. 본 발명의 일 실시예에서, 홈(HM)은 제공되지 않을 수도 있다. 이 경우, 제6 절연층(L6)에는 굴곡부(GP)가 제공되지 않을 수도 있다.
발광 소자(ED)는 제6 절연층(L6) 위에 배치될 수 있다. 발광 소자(ED)는 제1 전극(E1) 및 제2 전극(E2) 사이에 배치될 수 있다. 발광 소자(ED)는 제1 전극(E1) 및 제2 전극(E2)과 전기적으로 연결될 수 있다. 발광 소자(ED)는 제1 격벽(BR1)과 제2 격벽(BR2) 사이에 배치될 수 있다. 예를 들어, 발광 소자(ED)는 홈(HM) 및 굴곡부(GP) 내에 배치될 수 있다.
발광 소자(ED)는 n형 반도체층, p형 반도체층, 및 n형 반도체층과 p형 반도체층 사이에 배치된 활성층을 포함할 수 있다. 발광 소자(ED)는 원기둥 형상 또는 다각 기둥 형상 등 다양한 형상을 가질 수 있다. 발광 소자(ED)에서 n형 반도체층은 제1 전극(E1) 및 제2 전극(E2) 중 어느 하나와 접속되고, p형 반도체층은 제1 전극(E1) 및 제2 전극(E2) 중 다른 하나와 접속될 수 있다. 활성층은 단일 양자 우물 구조, 다중 양자 우물 구조, 양자선 구조, 또는 양자점 구조 중 적어도 어느 하나로 형성될 수 있다. 활성층은 n형 반도체층을 통해서 주입되는 전자와 p형 반도체층을 통해서 주입되는 정공이 재결합되는 영역일 수 있다.
도 2a를 참조하면, 일 실시예의 표시 장치(DD)에서 제1 전극(E1) 및 제2 전극(E2) 각각은 제2 방향(DR2)을 따라 연장하고, 제1 전극(E1) 및 제2 전극(E2)은 제1 방향(DR1)으로 서로 이격될 수 있다. 도 2a는 일 예로 도시한 것일 뿐, 본 발명이 이에 제한되는 것은 아니다. 제1 전극(E1)과 제2 전극(E2)은 서로 이격되는 구조라면 제한되지 않고 다양한 구조로 변형될 수 있다. 도 2a에서는 제2 방향(DR2)으로 연장하는 제2 전극(E2)을 사이에 두고 두 개의 제1 전극들(E1)이 제공된 구조를 예시적으로 도시하였다.
평면 상에서 발광 소자(ED)는 제1 전극(E1)과 제2 전극(E2) 사이에 배치될 수 있고, 발광 소자(ED)는 제1 전극(E1) 및 제2 전극(E2)과 비중첩할 수 있다. 발광 소자(ED)는 복수로 제공되고, 복수로 제공된 발광 소자들은 병렬로 연결될 수 있다. 발광 소자(ED)는 제1 연결 전극(CNE1)에 의해 제1 전극(E1)과 전기적으로 연결되고, 제2 연결 전극(CNE2)에 의해 제2 전극(E2)과 전기적으로 연결될 수 있다.
다시 도 2b를 참조하면, 발광 소자(ED) 위에는 제7 절연층(L7, 또는 절연 패턴)이 배치될 수 있다. 제7 절연층(L7)은 발광 소자(ED)의 상면의 적어도 일부를 커버할 수 있다.
제2 연결 전극(CNE2)은 제7 절연층(L7), 발광 소자(ED), 제6 절연층(L6) 및 제2 전극(E2) 위에 배치될 수 있다. 제8 절연층(L8)은 제2 연결 전극(CNE2) 및 제7 절연층(L7) 위에 배치될 수 있다. 제1 연결 전극(CNE1)은 제8 절연층(L8), 제7 절연층(L7), 발광 소자(ED), 제6 절연층(L6) 및 제1 전극(E1) 위에 배치될 수 있다. 발광 소자(ED)의 길이가 수백 마이크로 미터 이하이더라도, 제2 연결 전극(CNE2)과 제1 연결 전극(CNE1)은 제8 절연층(L8)에 의해 서로 직접 접촉되지 않을 수 있다. 다만, 이는 본 발명의 일 실시예일뿐, 본 발명의 다른 일 실시예에서, 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 동일한 공정을 통해 동시에 형성될 수도 있다.
제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)은 도전 물질을 포함할 수 있다. 예를 들어, 상기 도전 물질은 인듐아연 산화물(IZO), 인듐주석 산화물(ITO), 인듐갈륨 산화물(IGO), 인듐아연갈륨 산화물(IGZO), 및 이들의 혼합물/화합물 중 적어도 어느 하나를 포함할 수 있다. 하지만, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 상기 도전 물질은 금속 물질일 수 있고, 상기 금속 물질은 예컨대, 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다.
제9 절연층(L9)은 제1 연결 전극(CNE1) 및 제8 절연층(L8) 위에 배치될 수 있다. 제9 절연층(L9)은 발광 소자(ED)를 밀봉하여 수분 및 산소를 차단하는 봉지층일 수 있다.
색변환 부재(CCM)는 베이스층(BL) 및 광제어층(CCL)을 포함하는 것일 수 있다. 광제어층(CCL)은 광변환체를 포함하는 것일 수 있다. 광변환체는 양자점 또는 형광체 등일 수 있다. 광변환체는 제공받은 광을 파장 변환하여 방출하는 것일 수 있다. 즉, 광제어층(CCL)은 양자점을 포함하는 층이거나 또는 형광체를 포함하는 층일 수 있다.
광제어층(CCL)은 복수의 색제어부들(CCP)을 포함하는 것일 수 있다. 또한, 광제어층(CCL)은 서로 이격된 색제어부들(CCP) 및 서로 이격된 색제어부들(CCP) 사이에 배치된 격벽들(BK)을 포함하는 것일 수 있다. 복수의 색제어부들(CCP)은 표시 소자층(DP-ED) 상에 배치될 수 있다. 복수의 색제어부들(CCP)은 표시 소자층(DP-ED) 상에 직접 배치될 수 있다. 복수의 색제어부들(CCP)은 표시 소자층(DP-ED)의 제9 절연층(L9) 상에 직접 배치될 수 있다.
일 실시예에 따른 색변환 부재(CCM)는 컬러필터층(CFL)을 더 포함할 수 있다. 컬러필터층(CFL)은 베이스층(BL)과 광제어층(CCL) 사이에 배치된 것일 수 있다. 컬러필터층(CFL)은 필터부(CF)를 포함할 수 있다. 베이스 기판(BS)과 마주하는 베이스층(BL)의 일 면에는 필터부(CF)가 배치될 수 있다.
일 실시예에서 색변환 부재(CCM)는 컬러필터층(CFL) 상에 배치된 베이스층(BL)을 포함할 수 있다. 베이스층(BL)은 광제어층(CCL) 등이 배치되는 베이스 면을 제공하는 부재일 수 있다. 베이스층(BL)은 유리기판, 금속기판, 플라스틱기판 등일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며 베이스층(BL)은 무기층, 유기층 또는 복합재료층일 수 있다. 또한, 도시된 것과 달리 일 실시예에서 베이스층(BL)은 생략될 수 있다.
도 3a는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다. 도 3b는 본 발명의 일 실시예에 따른 표시 장치의 일부를 확대하여 도시한 단면도이다. 도 3c는 일 실시예에 따른 격벽부를 나타낸 단면도이다. 도 3d는 제1 서브 격벽부(BK1)의 파장에 따른 광 투과율을 나타낸 도면이다. 도 3a에서는 도 1b의 I-I'선에 대응하는 부분을 나타내었다.
도 3a를 참조하면, 일 실시예에 따른 표시 장치(DD)는 표시 패널(DP) 및 표시 패널(DP) 상에 배치된 색변환 부재(CCM)을 포함하고, 색변환 부재(CCM)는 광제어층(CCL) 및 컬러필터층(CFL)을 포함할 수 있다. 색변환 부재(CCM)는 베이스층(BL), 베이스층(BL) 하측에 배치된 광제어층(CCL), 및 광제어층(CCL)과 베이스층(BL) 사이에 배치된 컬러필터층(CFL)을 포함하는 것일 수 있다. 색변환 부재(CCM)에서 광제어층(CCL)이 표시 패널(DP)에 인접하여 배치될 수 있다.
표시 장치(DD)는 주변 영역(NPXA) 및 화소 영역들(PXA-R, PXA-G, PXA-B)을 포함할 수 있다. 화소 영역들(PXA-R, PXA-G, PXA-B) 각각은 표시 소자층(DP-ED)에 포함된 발광 소자(ED, 도 2b)에서 생성된 광이 방출되는 영역일 수 있다. 화소 영역들(PXA-R, PXA-G, PXA-B) 각각의 면적은 서로 상이할 수 있으며, 이때 면적은 평면 상에서 보았을 때의 면적을 의미할 수 있다. 한편, 도 3a에서는 중복되는 설명을 피하기 위하여 표시 소자층(DP-ED) 구성을 생략하여 도시하였다. 표시 소자층(DP-ED)의 상세한 구조는 도 2b에서 설명한 내용이 적용될 수 있다.
화소 영역들(PXA-R, PXA-G, PXA-B)은 방출되는 광의 컬러에 따라 복수 개의 그룹으로 구분될 수 있다. 도 3a에 도시된 일 실시예의 표시 장치(DD)에는 적색광, 녹색광, 청색광을 방출하는 3개의 화소 영역들(PXA-R, PXA-G, PXA-B)을 예시적으로 도시하였다. 예를 들어, 일 실시예의 표시 장치(DD)는 서로 구분되는 제1 화소 영역(PXA-R), 제2 화소 영역(PXA-G), 및 제3 화소 영역(PXA-B)을 포함할 수 있다.
도 3a에 도시된 일 실시예의 표시 장치(DD)에서 표시 패널(DP)은 표시 장치(DD)의 화소 영역들(PXA-R, PXA-G, PXA-B)에 관계없이 동일한 파장 영역의 광을 방출하는 것일 수 있다. 예를 들어, 표시 패널(DP)은 제1 색광인 청색광을 색변환 부재(CCM)로 제공할 수 있다.
도 3a에 도시된 일 실시예의 표시 장치(DD)에서, 화소 영역들(PXA-R, PXA-G, PXA-B) 각각이 동일한 면적을 가지는 것으로 도시하였으나, 이에 제한되지 않고, 화소 영역들(PXA-R, PXA-G, PXA-B) 각각은 다양한 면적을 갖도록 제공될 수 있다. 예를 들어, 화소 영역들(PXA-R, PXA-G, PXA-B) 중 제1 화소 영역(PXA-R) 및 제2 화소 영역(PXA-G)은 동일한 면적을 가지고, 제3 화소 영역(PXA-B)은 제1 화소 영역(PXA-R) 및 제2 화소 영역(PXA-G)보다 작은 면적을 가질 수 있다. 다만 이에 한정되지 않고, 화소 영역들(PXA-R, PXA-G, PXA-B) 각각은 색제어부들(CCP-R, CCP-G, CCP-B)에서 방출하는 색에 따라 다양한 면적을 가질 수 있다. 예를 들어, 일 실시예의 표시 장치(DD)에서는 제3 화소 영역(PXA-B)이 가장 큰 면적을 갖고, 제2 화소 영역(PXA-G)이 가장 작은 면적을 가질 수도 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 화소 영역들(PXA-R, PXA-G, PXA-B)은 적색광, 녹색광, 청색광 이외의 다른 색의 광을 발광하는 것이거나, 다른 면적 비율로 화소 영역들(PXA-R, PXA-G, PXA-B)이 제공될 수 있다.
일 실시예에 따른 표시 패널(DP)은 베이스 기판(BS), 베이스 기판(BS) 상에 배치된 회로층(DP-CL), 및 회로층(DP-CL) 상에 배치된 표시 소자층(DP-ED)을 포함한다. 도 3a에 도시된 일 실시예의 표시 장치(DD)에 포함된 표시 패널(DP)에 대하여는 도 2a 및 도 2b에서 설명한 내용이 동일하게 적용될 수 있다.
색변환 부재(CCM)는 광제어층(CCL)을 포함할 수 있다. 광제어층(CCL)은 표시 패널(DP) 상에 배치된다. 광제어층(CCL)은 표시 패널(DP) 상에 직접 배치될 수 있다. 광제어층(CCL)은 표시 패널(DP)의 표시 소자층(DP-ED) 상에 직접 배치될 수 있다. 광제어층(CCL)은 표시 소자층(DP-ED)과 동일 기판, 예컨대 베이스 기판(BS) 상에 배치될 수 있다. 이에 따라, 광제어층(CCL)과 표시 패널(DP)은 별도의 합착 공정 없이 연속 공정을 통해 형성될 수 있다.
광제어층(CCL)은 서로 이격되어 배치된 복수의 격벽부들(BK) 및 복수의 격벽부들(BK) 사이에 배치된 복수의 색제어부들(CCP-R, CCP-G, CCP-B)을 포함하는 것일 수 있다. 격벽부들(BK)은 광제어층(CCL)과 중첩하도록 배치된 컬러필터층(CFL)의 일면을 노출시키는 뱅크 개구부(BW-OH)를 정의하는 것일 수 있다. 색제어부들(CCP-R, CCP-G, CCP-B)은 뱅크 개구부(BW-OH)를 충전하는 것일 수 있다.
도 3b 및 도 3c를 참조하면, 복수의 격벽부들(BK) 각각은 제1 서브 격벽부(BK1) 및 제2 서브 격벽부(BK2)를 포함하는 것일 수 있다. 광제어층(CCL)이 표시 패널(DP) 상에 직접 배치됨에 따라 제1 서브 격벽부(BK1)는 표시 패널(DP)에 인접하여 배치되고, 제2 서브 격벽부(BK2)는 제1 서브 격벽부(BK1) 상에 배치될 수 있다. 제2 서브 격벽부(BK2)는 제1 서브 격벽부(BK1)를 사이에 두고 표시 패널(DP)과 이격되어 배치되는 것일 수 있다. 즉, 복수의 격벽부들(BK) 각각은 제3 방향(DR3)으로 순차적으로 적층된 제1 서브 격벽부(BK1) 및 제2 서브 격벽부(BK2)를 포함할 수 있다.
제1 서브 격벽부(BK1)는 산란체(SP)를 포함할 수 있다. 산란체(SP)는 무기 입자일 수 있다. 예를 들어, 산란체(SP)는 TiO2, ZnO, Al2O3, SiO2, 및 중공 실리카 중 적어도 하나를 포함하는 것일 수 있다.
제1 서브 격벽부(BK1)는 제1 서브 격벽부(BK1) 전체 중량을 기준으로, 산란체(SP)를 5wt% 이상 30wt% 이하의 중량비로 포함할 수 있다. 즉, 제1 서브 격벽부(BK1)를 형성하는 수지 조성물의 고형분의 전체 중량을 기준으로, 산란체(SP)는 5wt% 이상 30wt% 이하의 중량비로 포함될 수 있다. 제1 서브 격벽부(BK1)에 포함된 산란체(SP)의 함량이 5wt% 미만인 경우 격벽부(BK)에 의한 출광 효율 개선이 충분하지 않을 수 있으며, 제1 서브 격벽부(BK1)에 포함된 산란체(SP)의 함량이 30wt% 초과일 경우, 산란체(SP)의 과도한 함량에 의해 격벽부(BK)의 내구성 및 내화학성이 저하되고, 광제어층(CCL)의 격벽부(BK)에서 산란되는 광량이 커지게 되어 표시 장치(DD)의 표시 품질이 저하될 수 있다.
제1 서브 격벽부(BK1)는 안료(PG)를 더 포함할 수 있다. 제1 서브 격벽부(BK1)는 안료(PG)를 포함하여 형성될 수 있다. 예를 들어, 제1 서브 격벽부(BK1)는 안료(PG)를 포함하여 형성되어 흑색 격벽부를 구현할 수 있다. 일 실시예에서, 안료(PG)는 카본 블랙 등과 같은 흑색 안료 또는 색안료를 포함할 수 있다. 색안료를 사용하는 경우 제1 서브 격벽부(BK1)는 복수의 색안료를 적절하게 혼합하여 블랙 색상을 구현하는 데 사용할 수 있다. 색안료는 적색 안료, 녹색 안료, 청색 안료, 바이올렛 안료, 황색 안료 등을 포함할 수 있고, 제1 서브 격벽부(BK1)는 복수의 색안료 중 적어도 2종 이상을 포함하는 것일 수 있다.
일 실시예에서, 제1 서브 격벽부(BK1) 전체 중량을 기준으로 한 안료(PG)의 중량은 0.5wt% 이상 5wt% 이하일 수 있다. 안료(PG)의 함량이 전술한 범위를 만족하는 경우, 제1 서브 격벽부(BK1)가 충분한 차광 특성을 가질 수 있고, 제1 서브 격벽부(BK1) 내에서 안료(PG)의 분산 안정성이 확보될 수 있다.
제1 서브 격벽부(BK1)는 산란체(SP) 및 안료(PG)를 분산시키는 제2 베이스 수지(RS2)를 더 포함할 수 있다. 제2 베이스 수지(RS2)는 일반적으로 바인더로 지칭될 수 있는 다양한 수지 조성물로 이루어질 수 있다. 예를 들어, 제2 베이스 수지(RS2)는 아크릴계 수지, 우레탄계 수지, 실리콘계 수지, 에폭시계 수지 등일 수 있다. 베이스 수지는 투명 수지일 수 있다.
제2 서브 격벽부(BK2)는 제1 서브 격벽부(BK1) 상에 배치될 수 있다. 제2 서브 격벽부(BK2)는 제1 서브 격벽부(BK1) 상에 배치되어 격벽부(BK) 전체의 내구성 및 내화학성을 향상시키면서도 후술하는 노광 공정에서 얼라인키(AK, 도 6a)의 인식을 용이하게 하는 역할을 하는 것일 수 있다. 일 실시예에서, 제2 서브 격벽부(BK2)는 제1 서브 격벽부(BK1) 상에 직접 배치되는 것일 수 있다. 제2 서브 격벽부(BK2)는 제1 서브 격벽부(BK1)에 인접한 제1 층(BK2-1) 및 제1 층(BK2-1) 상에 배치된 제2 층(BK2-2)을 포함할 수 있다. 제2 서브 격벽부(BK2)의 제1 층(BK2-1)은 제1 서브 격벽부(BK1) 상에 직접 배치되고, 제2 층(BK2-2)은 제1 층(BK2-1)을 사이에 두고 제1 서브 격벽부(BK1)와 이격되어 배치된 것일 수 있다.
발액제(LRP)는 제2 서브 격벽부(BK2)에 포함되는 것일 수 있다. 보다 구체적으로, 발액제(LRP)는 제2 서브 격벽부(BK2)의 제2 층(BK2-2)에 포함되는 것일 수 있다. 제2 서브 격벽부(BK2)에서 제1 층(BK2-1)은 제1 베이스 수지(RS1)를 포함하고, 제2 층(BK2-2)은 제1 베이스 수지(RS1), 및 제1 베이스 수지(RS1)에 분산된 발액제(LRP)를 포함할 수 있다. 예를 들어, 제2 서브 격벽부(BK2)에서 제1 층(BK2-1)은 제1 베이스 수지(RS1)를 포함하여 형성된 것이고, 제2 층(BK2-2)은 제1 베이스 수지(RS1) 및 발액제(LRP)를 포함하여 형성된 것일 수 있다. 발액제(LRP)는 제2 서브 격벽부(BK2)의 제2 층(BK2-2)에 주로 포함되는 것일 수 있다. 제2 서브 격벽부(BK2)의 제1 층(BK2-1)은 발액제(LRP)를 미포함하거나, 또는 극소량의 발액제(LRP)만을 포함하는 것일 수 있다.
일 실시예에서 발액제(LRP)는 불소를 포함할 수 있다. 예를 들어, 발액제(LRP)는 불소 화합물을 포함할 수 있다. 제2 서브 격벽부(BK2)는 불소 화합물을 포함하는 발액제(LRP)를 포함하여 형성된 것일 수 있다.
제1 베이스 수지(RS1)는 일반적으로 바인더로 지칭될 수 있는 다양한 수지 조성물로 이루어질 수 있다. 예를 들어, 제1 베이스 수지(RS1)는 아크릴계 수지, 우레탄계 수지, 실리콘계 수지, 에폭시계 수지 등일 수 있다. 베이스 수지는 투명 수지일 수 있다. 한편, 전술한 제2 베이스 수지(RS2)와 제1 베이스 수지(RS1)는 동일한 물질을 포함할 수 있다.
제2 서브 격벽부(BK2)의 제2 층(BK2-2)은 발액제(LRP)를 포함하여 형성되어 낮은 표면에너지 값을 나타낼 수 있다. 제2 서브 격벽부(BK2)의 제2 층(BK2-2)의 표면에너지는 복수의 격벽부들(BK) 사이에 배치된 색제어부(CCP)를 형성하기 위하여 제공되는 색제어부 수지의 표면에너지를 고려하여 조절될 수 있다. 제2 층(BK2-2)의 표면 에너지는 색제어부 수지의 표면에너지보다 낮고, 제2 층(BK2-2) 하부의 제1 층(BK2-1) 및 제1 서브 격벽부(BK1)의 표면에너지는 색제어부 수지의 표면에너지보다 높은 것일 수 있다. 또한, 제2 층(BK2-2)의 표면에너지는 색제어부(CCP)의 표면에너지 보다 낮고, 제1 층(BK2-1) 및 제1 서브 격벽부(BK1)의 표면에너지는 색제어부(CCP)의 표면에너지 보다 높은 것일 수 있다.
격벽부(BK)는 색제어부(CCP)의 표면에너지 보다 높은 표면에너지 값을 갖는 제1 서브 격벽부(BK1), 및 제2 서브 격벽부(BK2)의 제1 층(BK2-1)과, 색제어부(CCP)의 표면에너지 보다 낮은 표면에너지 값을 갖는 제2 서브 격벽부(BK2)의 제2 층(BK2-2)을 포함함으로써 이웃하는 색제어부들(CCP)은 격벽부(BK)를 경계로 하여 명확히 구분되고 뱅크 개구부(BW-OH) 내에서는 색제어부(CCP)와 격벽부(BK)의 밀착력이 개선되어 색변환 부재(CCM)의 색품질 및 내구성이 개선될 수 있다.
제2 서브 격벽부(BK2)는 제2 서브 격벽부(BK2) 전체 중량을 기준으로 발액제(LRP)를 0.05wt% 이상 1.0wt% 이하의 중량비로 포함할 수 있다. 즉, 제2 서브 격벽부(BK2)를 형성하는 수지 조성물의 고형물의 전체 중량을 기준으로 발액제(LRP)는 0.05wt% 이상 1.0wt% 이하의 중량비로 포함될 수 있다. 제2 서브 격벽부(BK2)에서 발액제(LRP)의 함량이 0.05wt% 미만인 경우 발액성이 충분히 구현되지 않을 수 있다. 한편, 발액제(LRP)의 함량이 1.0wt% 초과인 경우 제2 서브 격벽부(BK2) 형성시 제공되는 수지 조성물의 코팅성이 저하되어 형성된 제2 서브 격벽부(BK2)가 균일한 표면 물성을 나타내지 못할 수 있다.
제2 서브 격벽부(BK2)의 광 투과율은 제1 서브 격벽부(BK1)의 광 투과율보다 높은 것일 수 있다. 본 명세서에서, 제1 서브 격벽부(BK1) 및 제2 서브 격벽부(BK2)의 광 투과율을 설명함에 있어서, "광 투과율"은 근적외선 영역의 광의 투과율을 의미하는 것일 수 있다. 예를 들어, "광 투과율"은 750 nm 이상 900 nm 이하의 파장범위에서의 광 투과율을 의미할 수 있다.
제2 서브 격벽부(BK2)의 광 투과율은 15% 이상일 수 있다. 예를 들어, 제2 서브 격벽부(BK2)의 광 투과율은 15% 이상 100% 이하일 수 있다. 제2 서브 격벽부(BK2)는 근적외선 영역의 광에 대하여 광 투과율이 15% 이상인 것일 수 있다. 예를 들어, 제2 서브 격벽부(BK2)는 750 nm 이상 900 nm 이하의 파장범위의 광에 대하여 광 투과율이 15% 이상인 것일 수 있다. 750 nm 이상 900 nm 이하의 근적외선 영역의 광은 노광기의 마스크를 얼라인시키는 경우 위치 설정에 사용되는 광일 수 있다. 본 발명의 일 실시예에서는 제2 서브 격벽부(BK2)가 750 nm 이상 900 nm 이하의 파장범위에서의 광 투과율이 15% 이상임으로써, 노광기의 마스크를 얼라인키시기 용이해질 수 있다.
제1 서브 격벽부(BK1)의 광 투과율은 15% 미만일 수 있다. 제1 서브 격벽부(BK1)는 근적외선 영역의 광에 대하여 광 투과율이 15% 미만인 것일 수 있다. 예를 들어, 제1 서브 격벽부(BK1)는 750 nm 이상 900 nm 이하의 파장범위의 광에 대하여 광 투과율이 15% 미만인 것일 수 있다.
본 발명의 일 실시예에 따른 표시 장치(DD)에서는 제1 서브 격벽부(BK1)가 산란체(SP)를 포함함에 따라, 표시 패널(DP)로부터 출광된 광이 제1 서브 격벽부(BK1)에 포함된 산란체(SP)에 의해 산란되므로 광 추출 효율이 증대될 수 있다. 그러나, 산란체(SP)를 도입한 격벽부(BK)의 경우 산란체(SP)가 없는 경우와 비교하여 장파장 영역에서의 광 투과율이 감소할 수 있다.
도 3d에서, 제1 그래프(G1)는 산란체(SP)를 제1 서브 격벽부(BK1) 전체 중량을 기준으로 6wt%로 포함하는 제1 서브 격벽부(BK1)의 파장에 따른 투과율을 나타낸다. 제2 그래프(G2)는 산란체(SP)를 제1 서브 격벽부(BK1) 전체 중량을 기준으로 8wt%로 포함하는 제1 서브 격벽부(BK1)의 파장에 따른 투과율을 나타낸다. 제3 그래프(G3)는 산란체(SP)를 제1 서브 격벽부(BK1) 전체 중량을 기준으로 10wt%로 포함하는 제1 서브 격벽부(BK1)의 파장에 따른 투과율을 나타낸다.
도 3d를 참조하면, 산란체(SP)의 함량이 높아질수록 장파장 영역에서의 광 투과율이 저하되는 것을 확인할 수 있다. 제1 그래프(G1)를 참조하면, 산란체(SP)의 함량이 6wt%인 경우 900 nm 부근에서의 광 투과율은 약 15%로 나타나지만, 산란체(SP)의 함량이 6wt% 초과인 경우를 나타낸 제2 그래프(G2) 및 제3 그래프(G3)에서는 근적외선 영역인 750 nm 내지 900 nm 영역에서의 광 투과율이 모두 15% 미만으로 감소된 것을 확인할 수 있다. 단파장에 비하여 상대적으로 투과가 용이한 장파장 영역의 광의 경우 산란체(SP) 도입으로 인해 역산란(inverse scattering)되어 투과되지 못하는 현상이 발생할 수 있다. 따라서, 산란체(SP)의 함량이 6wt% 초과일 경우 격벽부(BK) 형성시 산란체(SP)가 노광 공정에 영향을 주어 정밀한 패턴 형성이 어려울 수 있다. 즉, 산란체(SP)를 도입한 격벽부(BK)의 경우 출광 효율을 증가시킬 수 있는 장점이 있으나, 얼라인키(AK, 도 6a) 인식에 사용되는 근적외선 영역의 광 투과율이 감소하는 문제점이 있어 산란체(SP)의 함량을 소정의 값 이상으로 증가시키는 것은 한계가 있다.
본 발명에 따르면, 격벽부(BK)를 구비하는 표시 장치(DD)에 있어서, 격벽부(BK)가 산란체(SP)를 포함하는 제1 서브 격벽부(BK1) 및 제1 서브 격벽부(BK1) 상에 배치되며 제1 서브 격벽부(BK1) 보다 광 투과율이 높은 제2 서브 격벽부(BK2)를 포함함으로써, 격벽부(BK) 전체의 산란체(SP) 농도를 높게 유지시키면서도 얼라인키(AK) 인식에 사용되는 근적외선 영역의 광 투과율이 용이해져 표시 장치(DD) 표시 효율 및 공정 신뢰성이 향상될 수 있다.
일 실시예에서, 제2 서브 격벽부(BK2)는 산란체(SP)를 미포함하는 것일 수 있다. 제2 서브 격벽부(BK2)가 산란체(SP)를 미포함하는 경우 제2 서브 격벽부(BK2)의 근적외선 영역의 광 투과율이 15% 이상으로 유지될 수 있어 얼라인키(AK, 도 6a) 인식이 더욱 용이할 수 있고, 제1 서브 격벽부(BK1)의 산란체(SP) 함량은 높게 유지할 수 있어 표시 장치(DD)의 출광 효율이 증대될 수 있다.
제2 서브 격벽부(BK2)는 안료를 미포함하는 것일 수 있다. 제2 서브 격벽부(BK2)는 제1 서브 격벽부(BK1) 상에 배치되어 제1 서브 격벽부(BK1)에 포함된 안료(PG)가 용출되어 주변 기능층들, 예를 들어, 색제어부(CCP)로 유입되는 것을 방지할 수 있다. 격벽부(BK)가 안료(PG)를 포함하는 제1 서브 격벽부(BK1)만을 포함하는 경우 안료(PG)의 일부가 용출되어 잔상 불량 등의 문제점이 발생할 수 있다. 본 발명에서는 제2 서브 격벽부(BK2)가 제1 서브 격벽부(BK1) 상에 배치됨에 따라 제1 서브 격벽부(BK1)로부터 안료 등과 같은 유기물의 용출이 억제될 수 있고, 이에 따라, 복수의 격벽부들(BK)로 인한 잔상이 개선될 수 있다.
일 실시예에서, 제2 서브 격벽부(BK2)는 제1 베이스 수지(RS1), 발액제(LRP), 및 광 개시제를 포함하는 수지 조성물로부터 형성된 것일 수 있다. 제2 서브 격벽부(BK2)는 제1 베이스 수지(RS1), 발액제(LRP), 및 광 개시제로 구성된 것일 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 서브 격벽부(BK1)의 두께 방향(DR3)으로의 높이(d1)는 5㎛ 이상 15㎛ 이하일 수 있다. 제1 서브 격벽부(BK1)의 두께 방향(DR3)으로의 높이(d1)가 5㎛ 미만이거나 15㎛ 초과인 경우, 격벽부(BK)에서 산란되는 광량이 최적화되지 않아 색변환 부재(CCM)의 색품질 및 광효율이 저하될 수 있다.
제2 서브 격벽부(BK2)의 두께 방향(DR3)으로의 높이(d2)는 0.5㎛ 이상 5㎛ 이하일 수 있다. 제2 서브 격벽부(BK2)의 두께 방향(DR3)으로의 높이(d2)는 제1 층(BK2-1) 및 제2 층(BK2-2)을 포함하는 전체 높이를 나타내는 것일 수 있다. 제2 서브 격벽부(BK2)의 두께 방향으로의 높이(d2)가 0.5㎛ 미만인 경우 제2 서브 격벽부(BK2)의 발액 특성이 저하될 수 있다. 제2 서브 격벽부(BK2)의 두께 방향으로 높이(d2)가 5㎛ 초과인 경우 광제어층(CCL)의 평탄도가 감소되어 표시 장치(DD)의 내구성이 저하되고, 격벽부(BK) 내에서 제2 서브 격벽부(BK2)의 비율이 증가하여 제1 서브 격벽부(BK1)에 의한 출광 효율이 저하될 수 있다. 제2 서브 격벽부(BK2)의 높이가 전술한 범위를 만족하는 경우, 격벽부(BK)에 의한 출광 효율이 증가되고, 제2 서브 격벽부(BK2)의 충분한 발액 특성으로 인해 격벽부들(BK) 사이에 색제어부(CCP)를 형성하는 공정에서 색제어부(CCP)가 유실되거나, 세정 공정에서 격벽부(BK) 패턴들이 유실되는 등의 불량이 발생하지 않을 수 있다.
노광 및 현상 공정을 실시하여 격벽부(BK)의 패턴을 형성하는 경우, 노광의 정확한 위치를 판단하기 위하여 얼라인키가 요구될 수 있다. 그러나, 격벽부(BK)를 형성하기 위해 노광을 실시할 경우, 차광성 안료와 산란체를 포함하는 격벽부(BK)의 특성으로 인해 얼라인키를 인식하기 어려워 정밀한 정렬이 어려우며 이에 따라 노광 마스크와 기판 사이에 정렬 오차가 발생하는 문제점이 있다. 본 발명의 일 실시예에 따르면 복수의 격벽부들(BK)를 포함하는 표시 장치(DD)에 있어서, 격벽부들(BK)은 산란체(SP)를 포함하는 제1 서브 격벽부(BK1), 및 제1 서브 격벽부(BK1) 상에 배치되며 제1 서브 격벽부(BK1) 보다 광 투과율이 높은 제2 서브 격벽부(BK2)를 포함함으로써 표시 장치(DD)의 출광 효율이 향상될 수 있고, 격벽부(BK) 패턴 형성을 위한 노광 공정에서 얼라인키(AK, 도 6a)의 인식이 용이해져 정확한 노광 위치를 검출할 수 있으므로 공정 신뢰성이 더욱 향상될 수 있다.
다시 도 3a를 참조하면, 일 실시예의 색변환 부재(CCM)는 복수의 색제어부(CCP-R, CCP-G, CCP-B)를 포함할 수 있다. 뱅크 개구부(BW-OH) 내측에 색제어부(CCP)가 배치될 수 있다. 색제어부(CCP)는 소스광의 광학 성질을 변화시킬 수 있다. 색제어부(CCP)는 제1 색광을 제2 색광으로 변환하는 제1 색제어부(CCP-R), 제1 색광을 제3 색광으로 변환하는 제2 색제어부(CCP-G), 및 제1 색광을 투과시키는 제3 색제어부(CCP-B)를 포함할 수 있다. 제3 색광은 제1 색광보다 장파장 영역의 광이고, 제2 색광은 제1 색광 및 제3 색광 보다 장파장 영역의 광일 수 있다. 예를 들어, 제1 색광은 청색광, 제2 색광은 적색광, 제3 색광은 녹색광일 수 있다. 제1 색광은 410nm 내지 480nm 파장 영역의 광이고, 제2 색광은 625nm 내지 675nm 파장 영역의 광이고, 제3 색광은 500nm 내지 570nm 파장 영역의 광일 수 있다. 한편, 제1 색광은 표시 패널(DP)에서 색제어부(CCP)로 제공되는 소스광일 수 있다.
제3 색제어부(CCP-B)는 제1 색광의 파장을 변환시키지 않고 투과시키는 투과부일 수 있다. 제1 색제어부(CCP-R) 및 제2 색제어부(CCP-G)에는 발광체가 포함될 수 있다. 발광체는 입사되는 광의 파장을 변환시켜 다른 파장의 광을 발광하는 입자일 수 있다. 일 실시예에서, 제1 색제어부(CCP-R) 및 제2 색제어부(CCP-G)에 포함되는 발광체는 양자점(Quantum Dot)일 수 있다. 다만, 이에 제한되는 것은 아니며, 제3 색제어부(CCP-B)에도 발광체가 포함될 수도 있다.
양자점(Quantum Dot)은 제공되는 광의 파장을 변환하는 입자일 수 있다. 양자점의 코어는 II-VI족 화합물, III-VI족 화합물, I-III-VI족 화합물, III-V족 화합물, III-II-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있다.
II-VI족 화합물은 CdSe, CdTe, CdS, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
III-VI족 화합물은 In2S3, In2Se3 등과 같은 이원소 화합물, InGaS3, InGaSe3 등과 같은 삼원소 화합물, 또는 이들의 임의의 조합을 포함할 수 있다.
I-III-VI족 화합물은 AgInS, AgInS2, CuInS, CuInS2, AgGaS2, CuGaS2 CuGaO2, AgGaO2, AgAlO2 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물, 또는 AgInGaS2, CuInGaS2 등의 사원소 화합물로부터 선택될 수 있다.
III-V족 화합물은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InGaP, InAlP, InNP, InNAs, InNSb, InPAs, InPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물, 및 GaAlNP, GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. 한편, III-V족 화합물은 II족 금속을 더 포함할 수 있다. 예를 들어, III-II-V족 화합물로 InZnP 등이 선택될 수 있다.
IV-VI족 화합물은 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. IV족 원소로는 Si, Ge 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다. IV족 화합물로는 SiC, SiGe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물일 수 있다.
이때, 이원소 화합물, 삼원소 화합물 또는 사원소 화합물은 균일한 농도로 입자 내에 존재하거나, 농도 분포가 부분적으로 다른 상태로 나누어져 동일 입자 내에 존재하는 것일 수 있다. 또한 하나의 양자점이 다른 양자점을 둘러싸는 코어/쉘 구조를 가질 수도 있다. 코어/쉘 구조에서, 쉘에 존재하는 원소의 농도가 코어로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다.
몇몇 실시예에서, 양자점은 전술한 나노 결정을 포함하는 코어 및 상기 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 상기 양자점의 쉘은 상기 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층 역할 및/또는 양자점에 전기 영동 특성을 부여하기 위한 차징층(charging layer)의 역할을 수행할 수 있다. 상기 쉘은 단층 또는 다중층일 수 있다. 상기 양자점의 쉘의 예로는 금속 또는 비금속의 산화물, 반도체 화합물 또는 이들의 조합 등을 들 수 있다.
예를 들어, 상기 금속 또는 비금속의 산화물은 SiO2, Al2O3, TiO2, ZnO, MnO, Mn2O3, Mn3O4, CuO, FeO, Fe2O3, Fe3O4, CoO, Co3O4, NiO 등의 이원소 화합물, 또는 MgAl2O4, CoFe2O4, NiFe2O4, CoMn2O4등의 삼원소 화합물을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
또, 상기 반도체 화합물은 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnSeS, ZnTeS, GaAs, GaP, GaSb, HgS, HgSe, HgTe, InAs, InP, InGaP, InSb, AlAs, AlP, AlSb등을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
양자점은 약 45nm 이하, 바람직하게는 약 40nm 이하, 더욱 바람직하게는 약 30nm 이하의 발광 파장 스펙트럼의 반치폭(full width of half maximum, FWHM)을 가질 수 있으며, 이 범위에서 색순도나 색재현성을 향상시킬 수 있다. 또한 이러한 양자점을 통해 발광되는 광은 전 방향으로 방출되는바, 광 시야각이 향상될 수 있다.
또한, 양자점의 형태는 당 분야에서 일반적으로 사용하는 형태의 것으로 특별히 한정하지 않지만, 보다 구체적으로 구형, 피라미드형, 다중 가지형(multi-arm), 또는 입방체(cubic)의 나노 입자, 나노 튜브, 나노와이어, 나노 섬유, 나노 판상 입자 등의 형태의 것을 사용할 수 있다.
양자점은 입자 크기에 따라 방출하는 광의 색상을 조절할 수 있으며, 이에 따라 양자점은 청색, 적색, 녹색 등 다양한 발광 색상을 가질 수 있다. 일 실시예에서, 제1 화소 영역(PXA-R)에 중첩하는 제1 색제어부(CCP-R)에 포함된 양자점은 레드 발광 색을 가질 수 있다. 양자점의 입자 크기가 작을수록 단파장 영역의 광을 발광하는 것일 수 있다. 예를 들어, 동일한 코어를 갖는 양자점에서 녹색 광을 방출하는 양자점의 입자 크기는 적색 광을 방출하는 양자점의 입자 크기 보다 작은 것일 수 있다. 또한, 동일한 코어를 갖는 양자점에서 청색 광을 방출하는 양자점의 입자 크기는 녹색 광을 방출하는 양자점의 입자 크기 보다 작은 것일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 동일한 코어를 갖는 양자점에서도 쉘의 형성 재료 및 쉘 두께 등에 따라 입자 크기가 조절될 수 있다.
한편, 양자점이 청색, 적색, 녹색 등 다양한 발광 색상을 가질 경우 상이한 발광 색을 갖는 양자점은 코어의 재료가 서로 상이한 것일 수 있다.
색제어부(CCP)는 산란체를 더 포함하는 것일 수 있다. 예를 들어, 제1 색제어부(CCP-R)는 청색 광을 적색 광으로 변환시키는 양자점과, 광을 산란시키는 산란체를 포함하는 것일 수 있다. 제2 색제어부(CCP-G)는 청색 광을 녹색 광으로 변환시키는 양자점과, 광을 산란시키는 산란체를 포함하는 것일 수 있다. 산란체는 광을 산란시켜 출광 효율을 증가시키는 입자일 수 있다.
산란체는 무기 입자일 수 있다. 예를 들어, 산란체는 TiO2, ZnO, Al2O3, SiO2, 및 중공 실리카 중 적어도 하나를 포함하는 것일 수 있다. 산란체는 TiO2, ZnO, Al2O3, SiO2, 및 중공 실리카 중 어느 하나를 포함하는 것이거나, TiO2, ZnO, Al2O3, SiO2, 및 중공 실리카 중 선택되는 2종 이상의 물질이 혼합된 것일 수 있다.
색제어부(CCP)는 양자점 및 산란체를 분산시키는 베이스 수지를 포함할 수 있다. 베이스 수지는 양자점 및 산란체가 분산되는 매질로서, 일반적으로 바인더로 지칭될 수 있는 다양한 수지 조성물로 이루어질 수 있다. 예를 들어, 베이스 수지는 아크릴계 수지, 우레탄계 수지, 실리콘계 수지, 에폭시계 수지 등일 수 있다. 베이스 수지는 투명 수지일 수 있다.
본 실시예에서 색제어부(CCP)는 잉크젯 공정에 의해 형성될 수 있다. 액상의 조성물이 뱅크 개구부(BW-OH) 내에 제공된다. 열 경화공정 또는 광 경화공정에 의해 중합되는 조성물은 경화 후 부피가 감소된다.
격벽부들(BK)의 상면과 색제어부(CCP)의 상면 사이에는 단차가 발생할 수 있다. 즉, 격벽부들(BK)의 상면이 색제어부(CCP)의 상면에 비해 높게 정의될 수 있다. 격벽부들(BK)의 상면과 색제어부(CCP)의 상면의 높이 차이는 예를 들어, 약 2 ㎛ 내지 약 3 ㎛일 수 있다.
광제어층(CCL)은 제1 배리어층(CAP1)을 포함하는 것일 수 있다. 광제어층(CCL)은 색제어부(CCP)를 사이에 두고 표시 소자층(DP-ED)과 이격된 제1 배리어층(CAP1)을 포함하는 것일 수 있다. 제1 배리어층(CAP1)은 수분 및/또는 산소(이하, '수분/산소'로 칭함)의 침투를 막는 역할을 하는 것일 수 있다. 제1 배리어층(CAP1)은 색제어부(CCP)의 상부 일면 또는 하부 일면에 배치되어 색제어부(CCP)가 수분/산소에 노출되는 것을 차단할 수 있고, 특히, 색제어부(CCP) 내에 포함된 양자점이 수분/산소에 노출되는 것을 차단할 수 있다. 제1 배리어층(CAP1)은 또한, 외부 충격으로부터 색제어부(CCP)를 보호하는 것일 수 있다.
일 실시예에서, 제1 배리어층(CAP1)은 컬러필터층(CFL)에 인접하도록 배치될 수 있다. 즉, 제1 배리어층(CAP1)은 색제어부(CCP)의 상면에 배치될 수 있다. 제1 배리어층(CAP1)은 컬러필터층(CFL)과 인접한 색제어부(CCP)의 상면을 커버하는 것일 수 있다. 또한, 제1 배리어층(CAP1)은 색제어부(CCP)뿐 아니라 복수의 격벽부들(BK)를 커버하는 것일 수 있다.
제1 배리어층(CAP1)은 복수의 격벽부들(BK) 및 색제어부(CCP)의 단차를 추종하며 배치될 수 있다. 제1 배리어층(CAP1)은 컬러필터층(CFL)에 인접한 복수의 격벽부들(BK) 및 색제어부(CCP)의 상면을 커버하는 것일 수 있다. 제1 배리어층(CAP1)은 저굴절층(LR) 하부에 직접 배치될 수 있다.
제1 배리어층(CAP1)은 무기 물질을 포함하여 이루어질 수 있다. 일 실시예의 표시 장치(DD)에서, 제1 배리어층(CAP1)은 실리콘 옥시나이트라이드(SiON)를 포함할 수 있다. 하지만 실시예가 이에 한정되는 것은 아니다.
한편, 제1 배리어층(CAP1)은 유기막을 더 포함할 수도 있다. 제1 배리어층(CAP1)은 단일층 또는 복수의 층으로 구성되는 것일 수 있다. 제1 배리어층(CAP1)에서, 무기막은 외부 습기로부터 색제어부(CCP)를 보호하고, 유기막은 복수의 격벽부들(BK)과 색제어부(CCP)에 의해 정의된 단차들을 제거하고, 상측에 배치된 부재에 평탄한 베이스 면을 제공하기 위한 것일 수 있다.
일 실시예의 색변환 부재(CCM)는 컬러필터층(CFL)을 더 포함할 수 있다. 컬러필터층(CFL)은 베이스층(BL)과 광제어층(CCL) 사이에 배치된 것일 수 있다. 컬러필터층(CFL)은 필터부(CF)를 포함할 수 있다. 필터부(CF)는 적어도 하나의 컬러필터를 포함한다. 컬러필터는 특정한 파장범위의 광을 투과시키고, 해당 파장범위 외의 광은 차단시킨다.
필터부(CF)는 복수의 컬러필터들(CF1, CF2, CF3)을 포함할 수 있다. 즉, 컬러필터층(CFL)은 제2 광을 투과시키는 제1 컬러필터(CF1), 제3 광을 투과시키는 제2 컬러필터(CF2), 및 제1 광을 투과시키는 제3 컬러필터(CF3)를 포함할 수 있다. 예를 들어, 제1 컬러필터(CF1)는 적색 필터, 제2 컬러필터(CF2)는 녹색 필터이고, 제3 컬러필터(CF3)는 청색 필터일 수 있다.
컬러필터들(CF1, CF2, CF3) 각각은 고분자 감광수지와 안료 또는 염료를 포함하는 것일 수 있다. 제1 컬러필터(CF1)는 적색 안료 또는 염료를 포함하고, 제2 컬러필터(CF2)는 녹색 안료 또는 염료를 포함하며, 제3 컬러필터(CF3)는 청색 안료 또는 염료를 포함하는 것일 수 있다.
한편, 실시예가 이에 한정되는 것은 아니며 제3 컬러필터(CF3)는 안료 또는 염료를 포함하지 않는 것일 수 있다. 제3 컬러필터(CF3)는 고분자 감광수지를 포함하고 안료 또는 염료를 미포함하는 것일 수 있다. 제3 컬러필터(CF3)는 투명한 것일 수 있다. 제3 컬러필터(CF3)는 투명 감광수지로 형성된 것일 수 있다.
컬러필터들(CF1, CF2, CF3) 각각은 화소 영역들(PXA-R, PXA-G, PXA-B) 내에서 균일한 두께를 가질 수 있다. 제1 컬러필터(CF1)는 제1 화소 영역(PXA-R) 내에서 균일한 두께를 가질 수 있다. 제2 컬러필터(CF2)는 제2 화소 영역(PXA-G) 내에서 균일한 두께를 가질 수 있다. 제3 컬러필터(CF3)는 제3 화소 영역(PXA-B) 내에서 균일한 두께를 가질 수 있다. 이에 따라, 색제어부(CCP)를 통해 블루광인 소스광으로부터 변환된 광은 화소 영역들(PXA-R, PXA-G, PXA-B) 내에서 균일한 휘도로 외부에 제공될 수 있다.
컬러필터층(CFL)은 저굴절층(LR)을 포함할 수 있다. 저굴절층(LR)은 광제어층(CCL)과 컬러필터들(CF1, CF2, CF3) 사이에 배치된 것일 수 있다. 저굴절층(LR)은 광제어층(CCL) 상부에 배치되어 색제어부(CCP)가 수분/산소에 노출되는 것을 차단할 수 있다. 또한, 저굴절층(LR)은 색제어부(CCP) 및 컬러필터들(CF1, CF2, CF3) 사이에 배치되어 광추출 효율을 높여주거나, 반사광이 광제어층(CCL)으로 입사되는 것을 방지하는 등의 광학 기능층의 기능을 할 수도 있다. 저굴절층(LR)은 인접하는 층과 비교하여 굴절률이 작은 층일 수 있다.
저굴절층(LR)은 적어도 하나의 무기층을 포함하는 것일 수 있다. 예를 들어, 저굴절층(LR)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물, 세륨 산화물 및 실리콘 산화질화물이나 광투과율이 확보된 금속 박막 등을 포함하여 이루어질 수 있다. 하지만, 실시예가 이에 한정되지 않으며, 저굴절층(LR)은 유기막을 포함하는 것일 수 있다. 예를 들어, 저굴절층(LR) 고분자 수지 및 무기 입자 등을 포함하여 형성될 수도 있다. 저굴절층(LR)은 단일층 또는 복수의 층으로 구성되는 것일 수 있다.
한편, 일 실시예의 표시 장치(DD)에서 컬러필터층(CFL)의 컬러필터들(CF1, CF2, CF3)은 광제어층(CCL) 상에 직접 배치될 수 있다. 이 경우 저굴절층(LR)은 생략될 수 있다.
일 실시예에서 표시 패널(DP)은 컬러필터층(CFL) 상에 배치된 베이스층(BL)을 더 포함할 수 있다. 베이스층(BL)은 컬러필터층(CFL) 및 광제어층(CCL) 등이 배치되는 기준면을 제공하는 부재일 수 있다. 베이스층(BL)은 유리기판, 금속기판, 플라스틱기판 등일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며 베이스층(BL)은 무기층, 유기층 또는 복합재료층일 수 있다. 또한, 도시된 것과 달리 일 실시예에서 베이스층(BL)은 생략될 수 있다.
도시하지는 않았으나, 베이스층(BL) 상에는 반사방지층이 배치될 수 있다. 반사방지층은 외부로부터 입사되는 외부광의 반사율을 감소시키는 층일 수 있다. 반사방지층은 표시 패널(DP)에서 방출되는 광을 선택적으로 투과시는 층일 수 있다. 일 실시예에서, 반사방지층은 베이스 수지에 분산된 염료 및/또는 안료를 포함하는 단일층일 수 있다. 반사방지층은 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B) 전체에 전면적으로 중첩하는 연속된 하나의 층으로 제공될 수 있다.
반사방지층은 편광층을 포함하지 않는 것일 수 있다. 이에 따라, 반사방지층을 통과하여 표시 소자층(DP-ED) 측으로 입사하는 광은 편광되지 않은 광일 수 있다. 표시 소자층(DP-ED)은 반사방지층의 상부로부터 편광되지 않은 광을 수신할 수 있다.
도시하지는 않았으나, 일 실시예의 표시 장치(DD)는 도 3b에 도시된 표시 장치(DD)와는 달리 색변환 부재(CCM)와 표시 패널(DP) 사이에 배치되는 충전층(FML, 도 4a)을 더 포함할 수 있다. 이 경우, 색변환 부재(CCM)와 표시 패널(DP)은 별도의 공정에서 형성되어 합착 공정을 통해 합착되는 것일 수 있다. 색변환 부재(CCM)와 표시 패널(DP) 사이에 충전층(FML, 도 4a)를 더 포함하는 경우 복수의 격벽부들(BK)은 표시 패널(DP) 상에 직접 배치되지 않을 수 있다. 색변환 부재(CCM)가 표시 패널(DP)과는 별도의 공정에서 형성됨에 따라 복수의 격벽부들(BK)은 색변환 부재(CCM)에 포함된 기능층, 예를 들어, 베이스층(BL) 또는 컬러필터층(CFL)이 제공하는 기준면 상에 형성될 수 있다.
도 4a는 본 발명의 일 실시예에 따른 표시 장치(DD)에 대한 단면도이다. 도 4b는 본 발명의 일 실시예에 따른 표시 장치의 일부를 확대하여 도시한 단면도이다. 이하, 도 4a 및 도 4b를 참조하여 본 발명의 일 실시예에 따른 표시 장치(DD)를 설명함에 있어, 도 2a 내지 도 3c에서 앞서 설명한 구성에 대하여는 동일한 참조부호를 부여하고 자세한 설명은 생략한다.
도 4a에 도시된 일 실시예의 표시 장치(DD)에 포함된 표시 패널(DP-1)은 도 3a 및 도 3b에 도시된 표시 장치(DD)의 표시 패널(DP)과 달리 유기 전계 발광 표시 패널, 또는 양자점 발광 표시 패널일 수 있다. 이하에서는, 표시 패널(DP-1)이 유기 전계 발광 표시 패널인 것으로 도시되나, 일 실시예의 표시 패널(DP-1)은 양자점 발광 표시 패널일 수 있으며, 발광체로 양자점을 사용하는 것을 제외하고는 이후 설명되는 표시 패널(DP-1)에 대한 설명과 동일하게 적용될 수 있다.
또한, 도 4a에 도시된 일 실시예의 표시 장치(DD)는 도 3a에 도시된 표시 장치(DD)와 비교하여, 광제어층(CCL)이 제2 배리어층(CAP2)을 더 포함하고, 색변환 부재(CCM-1)와 표시 패널(DP-1) 사이에 배치되는 충전층(FML)을 더 포함할 수 있다. 다만, 이에 한정되지 않고, 제2 배리어층(CAP2) 및 충전층(FML) 중 적어도 하나는 생략될 수도 있다.
일 실시예에 따른 표시 패널(DP-1)은 베이스 기판(BS), 베이스 기판(BS) 상에 배치된 회로층(DP-CL-1), 및 회로층(DP-CL-1) 상에 배치된 표시 소자층(DP-ED-1)을 포함한다. 표시 소자층(DP-ED-1)은 화소 정의막(PDL), 화소 정의막(PDL) 사이에 배치된 유기 전계 발광 소자(LED), 및 유기 전계 발광 소자(LED) 상에 배치된 박막 봉지층(TFE)을 포함할 수 있다.
회로층(DP-CL-1)은 베이스 기판(BS) 상에 배치될 수 있다. 회로층(DP-CL-1)은 절연층, 반도체 패턴, 도전 패턴, 및 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 절연층, 반도체층, 및 도전층이 베이스 기판(BS) 위에 형성되고, 이후, 복수 회의 포토리소그래피 공정을 통해 절연층, 반도체층, 및 도전층이 선택적으로 패터닝(patterning)될 수 있다. 이 후, 회로층(DP-CL-1)에 포함된 반도체 패턴, 도전 패턴, 및 신호 라인이 형성될 수 있다. 일 실시예에서 회로층(DP-CL-1)은 트랜지스터, 버퍼층 및 복수 개의 절연층들을 포함할 수 있다.
일 실시예에 따른 유기 전계 발광 소자(LED)는 제1 전극(EL1), 제1 전극(EL1)과 마주하는 제2 전극(EL2), 및 제1 전극(EL1)과 제2 전극(EL2) 사이에 배치된 발광층(EML)을 포함하는 것일 수 있다. 유기 전계 발광 소자(LED)에 포함된 발광층(EML)은 발광 물질로 유기 발광 물질을 포함할 수 있다. 유기 전계 발광 소자(LED)는 정공 제어층(HTR) 및 전자 제어층(ETR)을 더 포함할 수 있다. 한편, 도시되지는 않았으나, 유기 전계 발광 소자(LED)는 제2 전극(EL2) 상부에 배치된 캡핑층(미도시)을 더 포함할 수 있다.
화소 정의막(PDL)은 회로층(DP-CL-1) 상에 배치되며, 제1 전극(EL1)의 일부분을 커버할 수 있다. 화소 정의막(PDL)에는 발광 개구부(OH)가 정의된다. 화소 정의막(PDL)의 발광 개구부(OH)는 제1 전극(EL1)의 적어도 일부분을 노출시킨다. 본 실시예에서 발광 영역(EA1, EA2, EA3)은 발광 개구부(OH)에 의해 노출된 제1 전극(EL1)의 일부 영역에 대응하게 정의되었다.
화소 정의막(PDL)은 고분자 수지로 형성될 수 있다. 예를 들어, 화소 정의막(PDL)은 폴리아크릴레이트(Polyacrylate)계 수지 또는 폴리이미드(Polyimide)계 수지를 포함하여 형성될 수 있다. 또한, 화소 정의막(PDL)은 고분자 수지 이외에 무기물을 더 포함하여 형성될 수 있다. 한편, 화소 정의막(PDL)은 광흡수 물질을 포함하여 형성되거나, 흑색 안료 또는 흑색 염료를 포함하여 형성될 수 있다. 또한, 화소 정의막(PDL)은 무기물로 형성될 수 있다. 예를 들어, 화소 정의막(PDL)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등을 포함하여 형성되는 것일 수 있다. 화소 정의막(PDL)은 화소 영역들(PXA-R, PXA-G, PXA-B)을 정의하는 것일 수 있다. 화소 정의막(PDL)에 의해 화소 영역들(PXA-R, PXA-G, PXA-B)과 주변 영역(NPXA)이 구분될 수 있다.
화소 정의막(PDL)은 격벽부(BK)와 중첩하는 것일 수 있다. 즉, 복수의 화소 정의막들(PDL) 각각은 복수의 격벽부들(BK) 각각에 대응하여 중첩하는 것일 수 있다.
표시 소자층(DP-ED-1)은 제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 제3 발광 영역(EA3)을 포함할 수 있다. 제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 제3 발광 영역(EA3)은 화소 정의막(PDL)으로 구분되는 영역들일 수 있다. 제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 제3 발광 영역(EA3)은 각각 제1 화소 영역(PXA-R), 제2 화소 영역(PXA-G), 및 제3 화소 영역(PXA-B)에 대응하는 것일 수 있다. 평면 상에서 볼 때, 복수의 격벽부들(BK)로 구분되는 화소 영역(PXA-R, PXA-G, PXA-B)의 면적은 화소 정의막(PDL)으로 구분되는 발광 영역(EA1, EA2, EA3)의 면적보다 큰 것일 수 있다.
평면상에서, 뱅크 개구부(BW-OH)는 발광 개구부(OH)에 중첩하고, 발광 개구부(OH)보다 큰 면적을 갖는다. 즉, 뱅크 개구부(BW-OH)는 발광 개구부(OH)에 의해 정의되는 발광 영역(EA1, EA2, EA3)에 비해 큰 면적을 가질 수 있다.
유기 전계 발광 소자(LED)에서 제1 전극(EL1)은 회로층(DP-CL-1) 상에 배치된다. 제1 전극(EL1)은 애노드(anode) 또는 캐소드(cathode)일 수 있다. 또한, 제1 전극(EL1)은 화소 전극일 수 있다. 제1 전극(EL1)은 투과 전극, 반투과 전극, 또는 반사 전극일 수 있다.
정공 제어층(HTR)은 제1 전극(EL1)과 발광층(EML) 사이에 배치될 수 있다. 정공 제어층(HTR)은 정공 주입층, 정공 수송층, 및 전자 저지층 중 적어도 하나를 포함할 수 있다. 정공 제어층(HTR)은 발광 영역들(EA1, EA2, EA3) 및 발광 영역들(EA1, EA2, EA3)을 구분하는 화소 정의막(PDL) 전체와 중첩하도록 공통층으로 배치될 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 정공 제어층(HTR)은 발광 영역들(EA1, EA2, EA3) 각각에 대응하여 분리되어 배치되도록 패터닝되어 제공될 수 있다.
발광층(EML)은 정공 제어층(HTR) 상에 배치된다. 일 실시예에서 발광층(EML)은 발광 영역들(EA1, EA2, EA3) 및 발광 영역들(EA1, EA2, EA3)을 구분하는 화소 정의막(PDL) 전체와 중첩하도록 공통층으로 제공된 것일 수 있다. 일 실시예에서, 발광층(EML)은 청색 광을 방출하는 것일 수 있다. 발광층(EML)은 정공 제어층(HTR) 및 전자 제어층(ETR) 전체와 중첩하는 것일 수 있다.
하지만, 실시예가 이에 한정되는 것은 아니며, 일 실시예에서 발광층(EML)은 발광 개구부(OH) 내에 배치될 수 있다. 즉, 발광층(EML)은 화소 정의막(PDL)으로 구분되는 발광 영역(EA1, EA2, EA3)에 대응하도록 분리되어 형성될 수 있다. 발광 영역(EA1, EA2, EA3)에 대응하도록 분리되어 형성된 발광층(EML)은 모두 청색 광을 방출하는 것이거나 또는 서로 다른 파장 영역의 광을 방출할 수도 있다.
발광층(EML)은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다. 발광층(EML)은 형광 또는 인광 물질을 포함할 수 있다. 일 실시예의 유기 전계 발광 소자에서 발광층(EML)은 유기 발광 재료, 금속 유기 착체, 또는 양자점 등을 발광 재료로 포함할 수 있다. 한편, 도 4a 및 도 4b에서는 하나의 발광층(EML)을 포함하는 유기 전계 발광 소자(LED)를 예시적으로 도시하였으나, 일 실시예에서 유기 전계 발광 소자(LED)는 각각이 적어도 하나의 발광층을 포함하는 복수의 발광 스택을 포함하는 것일 수 있다.
유기 전계 발광 소자(LED) 상에는 박막 봉지층(TFE)이 배치될 수 있으며, 박막 봉지층(TFE)은 제2 전극(EL2) 상에 배치되는 것일 수 있다. 박막 봉지층(TFE)은 제2 전극(EL2) 상에 직접 배치되는 것일 수 있다. 박막 봉지층(TFE)은 하나의 층 또는 복수의 층들이 적층된 것일 수 있다.
색변환 부재(CCM-1)는 표시 패널(DP-1) 상에 배치된다. 색변환 부재(CCM-1)는 광제어층(CCL), 컬러필터층(CFL), 및 베이스층(BL)을 포함할 수 있다. 예를 들어, 표시 패널(DP-1)은 제1 색광을 방출하는 유기 전계 발광 소자(LED)를 포함하는 것이고, 색변환 부재(CCM-1)는 유기 전계 발광 소자(LED)에서 제공되는 제1 색광의 파장을 변환하거나 제1 색광을 투과시키는 색제어부(CCP)를 포함하는 것일 수 있다.
도 4a 및 도 4b에 도시된 일 실시예의 표시 장치(DD)는 주변 영역(NPXA) 및 화소 영역들(PXA-R, PXA-G, PXA-B)을 포함할 수 있다. 화소 영역들(PXA-R, PXA-G, PXA-B) 각각은 유기 전계 발광 소자(LED)에서 생성된 광이 방출되는 영역일 수 있다. 도 3a 및 도 3b에서 전술한 바와 같이, 화소 영역들(PXA-R, PXA-G, PXA-B) 각각의 면적은 서로 상이할 수 있으며, 이때 면적은 평면 상에서 보았을 때의 면적을 의미할 수 있다.
도 4a 및 도 4b에 도시된 일 실시예의 표시 장치(DD)에서 표시 패널(DP-1)은 발광층(EML)을 공통층으로 포함하는 유기 전계 발광 소자(LED)를 포함하는 것으로 도시하였다. 즉, 도 4a 및 도 4b에 따른 일 실시예의 표시 장치(DD)에서 표시 패널(DP-1)은 표시 장치(DD)의 화소 영역들(PXA-R, PXA-G, PXA-B)에 관계없이 동일한 파장 영역의 광을 방출하는 것일 수 있다. 예를 들어, 표시 패널(DP-1)은 제1 색광인 청색광을 색변환 부재(CCM-1)로 제공할 수 있다.
일 실시예의 표시 장치(DD)는 도 3a에 도시된 표시 장치(DD)와는 달리 색변환 부재(CCM-1)와 표시 패널(DP-1) 사이에 배치된 충전층(FML)을 더 포함할 수 있다. 충전층(FML)은 표시 패널(DP-1)과 색변환 부재(CCM-1) 사이를 충전하는 것일 수 있다. 색변환 부재(CCM-1)와 표시 패널(DP-1)은 별도의 공정에서 형성되어 합착될 수 있으며, 합착 공정에서 충전층(FML)을 사이에 두고 표시 패널(DP-1)과 색변환 부재(CCM-1)는 합착될 수 있다. 이에 따라, 도 4a에 도시된 표시 장치(DD)에 포함된 복수의 격벽부들(BK)은 도 3a에 도시된 표시 장치(DD)에 포함된 복수의 격벽부들(BK)과 달리 표시 패널(DP-1) 상에 직접 배치되지 않으며, 충전층(FML)을 사이에 두고 서로 이격되어 배치될 수 있다.
도 4a에 도시된 표시 장치(DD)에서 복수의 격벽부들(BK)은 색변환 부재(CCM)에 포함된 기능층, 예를 들어, 베이스층(BL) 또는 컬러필터층(CFL)이 제공하는 기준면 상에 형성될 수 있다. 이에 따라, 제1 서브 격벽부(BK1)는 컬러필터층(CFL)에 인접하여 배치되고, 제2 서브 격벽부(BK2)는 제1 서브 격벽부(BK1)를 사이에 두고 컬러필터층(CFL)과 이격되어 배치될 수 있다. 제2 서브 격벽부(BK2)는 제1 서브 격벽부(BK1) 아래에 배치될 수 있다. 제2 서브 격벽부(BK2)는 제1 서브 격벽부(BK1) 아래에 직접 배치되는 것일 수 있다. 제2 서브 격벽부(BK2)는 제1 서브 격벽부(BK1)에 인접한 제1 층(BK2-1) 및 제1 층(BK2-1) 아래에 배치된 제2 층(BK2-2)을 포함할 수 있다. 제2 서브 격벽부(BK2)의 제1 층(BK2-1)은 제1 서브 격벽부(BK1) 아래에 직접 배치되고, 제2 층(BK2-2)은 제1 층(BK2-1)을 사이에 두고 제1 서브 격벽부(BK1)와 이격되어 배치된 것일 수 있다.
한편, 표시 장치(DD) 내에서 적층 구조가 상이한 것을 제외하고는 복수의 격벽부들(BK) 각각에 포함된 제1 서브 격벽부(BK1) 및 제2 서브 격벽부(BK2)에 대한 자세한 설명은 도 3a 내지 도 3d에서 설명한 내용이 동일하게 적용될 수 있다.
충전층(FML)은 표시 패널(DP-1)과 색변환 부재(CCM-1) 사이의 완충제의 기능을 할 수 있다. 일 실시예에서 충전층(FML)은 충격 흡수 기능 등을 할 수 있으며, 표시 장치(DD)의 강도를 증가시킬 수 있다. 충전층(FML)은 고분자 수지를 포함하는 충전 수지로부터 형성될 수 있다. 예를 들어, 충전층(FML)은 아크릴계 수지, 또는 에폭시계 수지 등을 포함하는 충전층 수지로부터 형성되는 것일 수 있다.
충전층(FML)은 제2 배리어층(CAP2)과 구분되는 구성으로 별도의 공정 단계에서 각각 형성된 것일 수 있다. 충전층(FML)과 제2 배리어층(CAP2)은 서로 다른 재료로 형성된 것일 수 있다.
복수의 격벽부들(BK)의 하면과 색제어부(CCP)의 하면 사이에는 단차가 발생할 수 있다. 색제어부(CCP)의 하면은 복수의 격벽부들(BK)의 하면에 비해 높게 정의될 수 있다. 복수의 격벽부들(BK)의 하면과 색제어부(CCP)의 하면의 높이 차이는 예를 들어, 약 2 ㎛ 내지 약 3 ㎛일 수 있다.
광제어층(CCL)은 제1 배리어층(CAP1) 및 제2 배리어층(CAP2)을 포함하는 것일 수 있다. 제1 배리어층(CAP1) 및 제2 배리어층(CAP2)은 수분 및/또는 산소(이하, '수분/산소'로 칭함)의 침투를 막는 역할을 하는 것일 수 있다. 제1 배리어층(CAP1) 및 제2 배리어층(CAP2)은 각각 색제어부(CCP)의 상부 일면 및 하부 일면에 배치되어 색제어부(CCP)가 수분/산소에 노출되는 것을 차단할 수 있다. 특히, 색제어부(CCP) 내에 포함된 양자점이 수분/산소에 노출되는 것을 차단할 수 있다. 제1 배리어층(CAP1) 및 제2 배리어층(CAP2)은 또한, 외부 충격으로부터 색제어부(CCP)를 보호하는 것일 수 있다.
일 실시예에서, 제2 배리어층(CAP2)은 표시 소자층(DP-ED-1)에 인접하도록 배치될 수 있다. 즉, 제2 배리어층(CAP2)은 색제어부(CCP)의 하면에 배치될 수 있다. 일 실시예에서, 광제어층(CCL)은 색제어부(CCP)를 사이에 두고 표시 소자층(DP-ED-1)과 이격된 제1 배리어층(CAP1)을 포함하는 것일 수 있다. 제2 배리어층(CAP2)은 표시 소자층(DP-ED-1)과 인접한 색제어부(CCP)의 하면을 커버하는 것이고, 제1 배리어층(CAP1)은 컬러필터층(CFL)에 인접한 색제어부(CCP)의 상면을 커버하는 것일 수 있다. 다만, 이에 제한되는 것은 아니며, 제1 배리어층(CAP1) 및 제2 배리어층(CAP2) 중 하나는 생략될 수도 있다.
또한, 제1 배리어층(CAP1) 및 제2 배리어층(CAP2)은 색제어부(CCP) 뿐만 아니라 복수의 격벽부들(BK)을 커버하는 것일 수 있다.
제2 배리어층(CAP2)은 복수의 격벽부(BK) 및 색제어부(CCP)의 단차를 추종하며 배치될 수 있다. 제2 배리어층(CAP2)은 표시 패널(DP)에 인접한 복수의 격벽부(BK) 및 색제어부(CCP)의 하면을 커버하는 것일 수 있다. 제1 배리어층(CAP1)은 저굴절층(LR) 하부에 직접 배치될 수 있다.
제1 배리어층(CAP1) 및 제2 배리어층(CAP2) 각각은 무기 물질을 포함하여 이루어질 수 있다. 일 실시예의 표시 장치(DD)에서, 제1 배리어층(CAP1) 및 제2 배리어층(CAP2) 각각은 실리콘 옥시나이트라이드(SiON)을 포함한다. 다만 이에 제한되지 않고, 색제어부(CCP)의 상부에 배치된 제1 배리어층(CAP1)은 실리콘 옥사이드(SiOx)를 포함하고, 색제어부(CCP)의 하부에 배치된 제2 배리어층(CAP2)은 실리콘 옥시나이트라이드를 포함하는 것일 수 있다. 하지만 실시예가 이에 한정되는 것은 아니다.
한편, 제1 배리어층(CAP1) 및 제2 배리어층(CAP2) 각각은 유기막을 더 포함할 수도 있다. 배리어층(CAP1, CAP2)은 단일층 또는 복수의 층으로 구성되는 것일 수 있다. 배리어층(CAP1, CAP2)에서, 무기막은 외부 습기로부터 색제어부(CCP)를 보호하고, 유기막은 격벽부(BK)와 색제어부(CCP)에 의해 정의된 단차들을 제거하고, 상측에 배치될 부재에 평탄한 베이스 면을 제공하기 위한 것일 수 있다.
도 5a는 일 실시예에 따른 표시 장치를 제조하는 방법을 나타낸 순서도이다. 도 5b는 일 실시예에 따른 복수의 격벽부들을 형성하는 단계를 세분화한 순서도이다.
도 5a를 참조하면, 일 실시예에 따른 표시 장치를 제조하는 방법은 기판을 준비하는 단계(S100), 및 기판 상에 복수의 격벽부들을 형성하는 단계(S200)를 포함한다.
도 5b를 참조하면, 일 실시예에 따른 복수의 격벽부들을 형성하는 단계(S200)는 산란체를 포함하는 코팅층을 형성하는 단계(S210), 코팅층을 노광 및 현상하여 예비 제1 서브 격벽부를 형성하는 단계(S220), 예비 제1 서브 격벽부 상에 발액제를 포함하는 예비 제2 서브 격벽부를 형성하는 단계(S230), 및 예비 제1 서브 격벽부 및 예비 제2 서브 격벽부를 노광 및 현상하는 단계(S240)를 포함한다.
도 6a 내지 도 6h는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법 중 일부 단계를 도시한 단면도들이다. 도 6a 내지 도 6h에서는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법 중 복수의 격벽부들을 형성하는 단계를 순차적으로 도시하였다. 이하, 도 6a 내지 도 6h를 참조하여 일 실시예에 따른 표시 장치의 제조 방법을 설명함에 있어, 앞서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 자세한 설명은 생략한다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법에서는 기판을 준비하는 단계, 및 기판 상에 복수의 격벽부를 형성하는 단계를 포함한다.
도 6a를 참조하면, 일 실시예에 따른 표시 장치의 제조 방법 중 복수의 격벽부들(BK)을 형성하는 단계는 복수의 격벽부들(BK)이 형성되는 기판(RP)을 제공하는 단계를 포함할 수 있다. 기판(RP)은 복수의 격벽부들(BK)이 형성되는 기준면을 제공할 수 있다. 예를 들어, 기판(RP)은 도 3a 내지 도 3d에서 설명한 베이스 기판(BS, 도 3a)일 수 있으며, 베이스 기판(BS, 도 3a) 상에 배치된 회로층(DP-CL, 도 3a) 및 표시 소자층(DP-ED, 도 3a)은 도시되지 않고 생략된 것일 수 있다. 또는, 기판(RP)은 도 4a 및 도 4b에서 설명한 베이스층(BL, 도 4a)일 수 있으며, 베이스층(BL, 도 4a) 상에 배치된 컬러필터층(CFL, 도 4a)은 도시되지 않고 생략된 것일 수 있다.
도 6a를 참조하면, 기판(RP)은 패널 영역(PA) 및 얼라인키 영역(AKA)을 포함할 수 있다. 기판(RP)의 패널 영역(PA)은 도 3a 등에 도시된 표시 패널(DP)을 포함할 수 있고, 복수의 격벽부들(BK)은 표시 패널(DP)에 포함된 기능층이 제공하는 기준면 상에 형성될 수 있다. 예를 들어, 복수의 격벽부들(BK)은 도 3a 등에 도시된 베이스 기판(BS), 회로층(DP-CL), 또는 표시 소자층(DP-ED) 등이 제공하는 기준면 상에 형성될 수 있다. 다만, 이에 제한되지 않고, 기판(RP)의 패널 영역(PA)에는 색변환 부재(CCM)에 포함된 기능층을 포함할 수 있고, 복수의 격벽부들(BK)는 색변환 부재(CCM)에 포함된 기능층이 제공하는 기준면 상에 형성될 수 있다. 예를 들어, 복수의 격벽부들(BK)은 베이스층(BL) 또는 컬러필터층(CFL) 등이 제공하는 기준면 상에 형성될 수 있다. 기판(RP)의 얼라인키 영역(AKA)은 얼라인키(AK)가 형성되는 영역일 수 있다.
기판(RP) 상에는 얼라인키(AK)가 배치될 수 있다. 얼라인키(AK)는 얼라인키 영역(AKA)에 중첩하도록 기판(RP)의 가장자리에 형성될 수 있다. 얼라인키(AK)는 이후 설명될 마스크와 얼라인을 위해 기판(RP) 상에 구비될 수 있다. 예를 들어, 얼라인키(AK)는 기판(RP)과 후술하는 제2 마스크(MK2)의 얼라인 기준이 될 수 있다. 얼라인키(AK)는 패널 영역(PA)과 소정의 간격(GP)을 두고 이격되어 배치될 수 있다. 예를 들어, 얼라인키(AK)는 패널 영역(PA)과 5mm 이상의 간격을 두고 이격되어 배치될 수 있다. 다만, 이에 제한되는 것은 아니다.
도 6b를 참조하면, 기판(RP) 상에 산란체(SP) 및 안료(PG)를 포함하는 코팅층(CL)을 형성할 수 있다. 코팅층(CL)은 얼라인키(AK)를 커버하도록 기판(RP) 상에 형성될 수 있다. 코팅층(CL)을 형성하는 단계는 산란체(SP) 및 안료(PG)를 포함하는 수지 조성물을 기판(RP) 상에 제공하는 단계를 포함할 수 있다. 산란체(SP) 및 안료(PG)는 제2 베이스 수지(RS2)에 분산되어 제공될 수 있다.
일 실시예에서, 코팅층(CL) 형성을 위한 수지 조성물은 적어도 하나의 광 개시제를 더 포함할 수 있다. 코팅층(CL) 형성을 위한 수지 조성물이 복수 개의 광 개시제를 포함하는 경우, 상이한 광 개시제들은 서로 다른 중심 파장의 자외선 광에 의해 활성화되는 것일 수 있다.
광 개시제는 2,2-디메톡시-1,2-디페닐에타-1-온(2,2-dimethoxy-1,2-diphenylethan-1-one, 1-하이드록시-사이클로헥실-페닐-케톤(1-hydroxy-cyclohexyl-phenyl-ketone), 2-하이드록시-2-메틸-1-페닐-1-프로판온(2-hydroxy-2-methyl-1-phenyl-1-propanone), 2-하이드록시-1-[4-(2-하이드록시에톡시)페닐]-2-메틸-1-프로판온(2-hydroxy-1-[4-(2-hydroxyethoxy)phenyl]-2-methyl-1-propanone), 및 2-하이드록시-1-{4-[4-(2-하이드록시-2-메틸-프로피오닐)-벤질]-페닐}-2-메틸프로파-1-원(2-hydroxy-1-{4-[4-(2-hydroxy-2-methyl-propionyl)-benzyl]-phenyl}-2-methylpropan-1-one) 중 선택되는 어느 하나일 수 있다.
또한, 광 개시제는 2-메틸-1-[4-(메틸티오)페닐]-2-몰포리노프로파-1-논(2-methyl-1[4-(methylthio)phenyl]-2-morpholinopropan-1-one), 2-벤질-2-디메틸아미노-1-(4-몰포리노페닐)-부타논-1(2-benzyl-2-dimethylamino-1-(4-morpholinophenyl)-butanone-1), 2-디메틸아미노-2-(4-메틸-벤질)-1-(4-몰포린-4-일-페닐)-부타-1-논(2-dimethylamino-2-(4-methyl-benzyl)-1-(4-morpholin-4-yl-phenyl)-butan-1-one), 2,4,6-트리메틸벤조일-디페닐포스핀 옥사이드(2,4,6-trimethylbenzoyl-diphenylphosphine oxide), 2,4,6-트리메틸벤조일-디페닐 포스피네이트(2,4,6-trimethylbenzoyl-diphenyl phosphinate), 비스(2,4,6-트리메틸벤조일)-페닐포스핀옥사이드(bis(2,4,6-trimethylbenzoyl)-phenylphosphineoxide), [1-(4-페닐설파닐벤조일)헵틸리덴아미노]벤조에이트([1-(4-phenylsulfanylbenzoyl)heptylideneamino]benzoate), [1-[9-에틸-6-(2-메틸벤조일)카바조-3-일]에틸리덴아미노] 아세테이트([1-[9-ethyl-6-(2-methylbenzoyl)carbazol-3-yl]ethylideneamino] acetate), 및 비스(2,4-사이클로펜타디에닐)비스[2,6-디플루오로-3-(1-피릴)페닐] 티타늄(IV)(Bis(2,4-cyclopentadienyl)bis[2,6-difluoro-3-(1-pyrryl)phenyl] titanium(IV)) 중 선택되는 어느 하나일 수 있다.
코팅층(CL)을 형성하는 방법은 특별히 제한되지 않으며, 스핀 코팅법, 캐스트법, LB법(Langmuir-Blodgett), 잉크젯 프린팅법, 레이저 프린팅법, 레이저 열전사법(Laser Induced Thermal Imaging, LITI) 등과 같은 방법을 이용할 수 있다.
한편, 도시하지는 않았으나, 기판(RP) 상에 코팅층(CL)을 형성하는 단계 이후에 VCD(Vacuum Chamber Dry) 공정 또는 프리 베이크(Pre-bake, PRB) 공정 중 적어도 어느 하나의 공정이 수행될 수 있다. 예를 들어, 기판(RP) 상에 코팅층(CL)을 형성한 이후에, VCD 공정을 거쳐 프리 베이크 공정이 수행될 수 있다. 프리 베이크 공정의 온도 및 시간 등의 구체적인 조건은 재료의 종류 및 용량 등에 따라 적절하게 선택될 수 있다. 다만, 이에 제한되는 것은 아니며, VCD 공정 및 프리 베이크 공정은 경우에 따라서 생략될 수도 있다.
도 6c를 참조하면, 기판(RP) 상에 제1 마스크(MK1)를 정렬하는 단계가 수행될 수 있다. 제1 마스크(MK1)는 제1 영역(AA1) 및 제2 영역(AA2)을 포함할 수 있다. 제1 영역(AA1)은 기판(RP)의 패널 영역(PA)과 대응하는 영역일 수 있다. 제2 영역(AA2)은 기판(RP)의 얼라인키 영역(KA)과 대응하는 영역일 수 있다. 제1 마스크(MK1)는 제2 영역(AA2)에 대응하는 제1 차광부(MBP1)를 포함할 수 있다. 제1 마스크(MK1)의 제1 차광부(MBP1)는 제2 영역(AA2)에 대응하여 배치될 수 있다.
기판(RP) 상에 제1 마스크(MK1)를 정렬시킨 이후에 코팅층(CL)을 노광하는 단계가 수행될 수 있다. 코팅층(CL)을 노광하는 단계는 제1 마스크(MK1)의 상부에서 제1 광(L1)을 조사하는 단계일 수 있다. 제1 광(L1)은 프로젝션타입(projection type)의 노광기를 이용하여 제공될 수 있다. 제1 마스크(MK1)를 통해 제1 광(L1)이 조사되면, 제1 광(L1)은 제1 마스크(MK1)의 제1 영역(AA1)을 통과하므로, 패널 영역(PA)에 대응하는 코팅층(CL)은 노광될 수 있다. 또한, 제2 영역(AA2)으로 입사된 제1 광(L1)은 제1 차광부(MBP1)에 의해 차단되므로, 얼라인키 영역(KA) 내의 코팅층(CL)은 노광되지 않을 수 있다. 일 실시예에서, 코팅층(CL)을 노광시키는 단계에서 패널 영역(PA)에 중첩하는 코팅층(CL)은 언더 노광(under exposure)될 수 있다. 패널 영역(PA)에 중첩하는 코팅층(CL)이 언더 노광됨에 따라 코팅층(CL)은 두께 방향으로 전체적으로 노광되지 않으며 표면만 노광될 수 있다. 한편, 본 명세서에서, 언더 노광(under exposure)이란, 임계 노광값(Optimal Exposure Energy) 미만의 에너지를 갖는 광으로 노광하는 것을 의미한다.
도 6c 및 도 6d를 참조하면, 코팅층(CL)을 노광시키는 단계 이후에 현상하는 단계가 수행될 수 있다. 코팅층(CL)을 현상하는 단계에서 제1 마스크(MK1)의 제2 영역(AA2)에 대응하는 코팅층(CL)은 제거될 수 있다. 즉, 얼라인키 영역(AKA)에 배치된 코팅층(CL)이 제거될 수 있다. 이에 따라, 얼라인키 영역(AKA)에 배치된 얼라인키(AK)는 코팅층(CL)에 의해 가려지지 않고 노출될 수 있다. 제1 마스크(MK1)의 제1 영역(AA1)에 대응하는 코팅층(CL)은 제거되지 않고 남아있을 수 있다. 즉, 패널 영역(PA)에 배치된 코팅층(CL)은 기판(RP) 상에 남아 도 6d에 도시된 예비 제1 서브 격벽부(PBK1)를 형성할 수 있다.
도시하지는 않았으나, 코팅층(CL)을 노광 및 현상하여 예비 제1 서브 격벽부(PBK1)를 형성하는 단계 이후에, 탈수 베이크(dehydration bake) 공정이 수행될 수 있다. 탈수 베이크는 예비 제2 서브 격벽부(PBK2) 형성을 위한 수지 조성물을 도포하기 전에 예비 제1 서브 격벽부(PBK1) 표면에 잔존하는 수분을 제거하기 위한 단계일 수 있다. 탈수 베이크 공정의 온도 및 시간 등의 구체적인 조건은 재료의 종류 및 용량 등에 따라 적절하게 선택될 수 있다. 예를 들어, 탈수 베이크 공정은 90 ℃ 에서 100 초 동안 수행될 수 있으나, 이에 제한되는 것은 아니다. 또한, 탈수 베이크 공정은 경우에 따라서 생략될 수도 있다.
일 실시예에서, 코팅층(CL)의 광 투과율은 15% 미만일 수 있다. 코팅층(CL)은 근적외선 영역의 광에 대하여 광 투과율이 15% 미만인 것일 수 있다. 예를 들어, 코팅층(CL)은 750 nm 이상 900 nm 이하의 파장범위의 광에 대하여 광 투과율이 15% 미만인 것일 수 있다. 코팅층(CL)이 산란체(SP)를 포함함에 따라, 산란체(SP)가 없는 경우와 비교하여 근적외선 영역에서의 광 투과율이 감소할 수 있다. 이에 따라, 기판(RP) 상에 코팅층(CL)을 도포한 후 패턴을 형성하는 경우, 코팅층(CL)의 광 투과율이 작아 얼라인 키(AK) 인식 용이하지 못하여 정밀한 패턴 형성이 어려울 수 있다. 본 발명에 따르면, 복수의 격벽부(BK) 형성시 코팅층(CL)을 노광 및 현상하는 단계에서 얼라인키 영역(AKA)에 중첩하는 코팅층(CL)이 제거됨으로써, 얼라인키 영역(AKA)에 배치된 얼라인키(AK)가 노출될 수 있다. 이에 따라, 후술하는 예비 제1 서브 격벽부(PBK1) 및 예비 제2 서브 격벽부(PBK2)를 노광 및 현상하는 단계에서 얼라인키(AK)의 인식이 용이해져 정밀한 패턴 형성이 가능할 수 있다.
도 6e를 참조하면, 예비 제1 서브 격벽부(PBK1) 상에 예비 제2 서브 격벽부(PBK2)가 형성될 수 있다. 얼라인키 영역(AKA)에 대응하는 코팅층(CL)이 제거됨에 따라 예비 제1 서브 격벽부(PBK1)는 패널 영역(PA)에 중첩하고, 얼라인키 영역(AKA)에는 비중첩할 수 있다. 이에 따라, 예비 제2 서브 격벽부(PBK2) 형성을 위한 수지 조성물이 기판(RP) 상에 제공될 때, 얼라인키(AK)를 커버하도록 제공될 수 있고, 예비 제2 서브 격벽부(PBK2)는 얼라인키(AK)를 커버하도록 형성될 수 있다.
예비 제2 서브 격벽부(PBK2) 형성을 위한 수지 조성물은 발액제(LRP)를 포함할 수 있다. 구체적으로 예비 제2 서브 격벽부(PBK2) 형성을 위한 수지 조성물은 제1 베이스 수지(RS1) 및 제1 베이스수지(RS1)에 분산된 발액제(LRP)를 포함하는 것일 수 있다. 또한, 예비 제2 서브 격벽부(PBK2) 형성을 위한 수지 조성물은 적어도 하나의 광 개시제를 더 포함하는 것일 수 있고, 광 개시제에 대하여는 전술한 코팅층(CL) 형성을 위한 수지 조성물에서 설명한 내용과 동일한 내용이 적용될 수 있다.
한편, 도시하지는 않았으나, 예비 제2 서브 격벽부(PBK2)를 형성하는 단계 이후에 VCD 공정 또는 프리 베이크 공정 중 적어도 어느 하나의 공정이 수행될 수 있다. 예를 들어, 예비 제1 서브 격벽부(PBK1) 상에 예비 제2 서브 격벽부(PBK2)를 형성한 이후에 VCD 공정을 거쳐 프리 베이크 공정이 수행될 수 있다. 다만, 이에 제한되는 것은 아니며, VCD 공정 및 프리 베이크 공정은 경우에 따라서 생략될 수도 있다.
도 6f를 참조하면, 기판(RP) 상에 예비 제2 서브 격벽부(PBK2)를 형성하고 난 후 얼라인키(AK)를 기초하여 제2 마스크(MK2)가 기판(RP) 상에 위치 정렬될 수 있다. 제2 마스크(MK2)는 제3 영역(AA3) 및 제4 영역(AA4)을 포함할 수 있다. 제2 마스크(MK2)는 제4 영역(AA4)에 대응하는 제2 차광부(MBP2)를 포함할 수 있다. 예비 제2 서브 격벽부(PBK2)가 형성된 기판(RP) 상에 제2 마스크(MK2)를 얼라인시킬 수 있다. 이 때 얼라인키(AK)를 사용하여 기판(RP) 상에 제2 마스크(MK2)를 얼라인시킬 수 있다. 적외광 센서를 사용하여 기판(RP) 상에 얼라인키(AK)의 위치를 인식하고, 얼라인키(AK)의 위치에 기초하여 기판(RP)과 제2 마스크(MK2)를 얼라인시킬 수 있다. 예비 제2 서브 격벽부(PBK2)는 750 nm 이상 900 nm 이하의 파장범위의 광에서의 광 투과율이 15% 이상일 수 있다. 따라서, 제2 마스크(MK2)를 얼라인시키는 과정에서 근적외선을 사용함으로써, 예비 제2 서브 격벽부(PBK2) 하부에 위치하는 얼라인키(AK)를 인식할 수 있다.
기판(RP)과 제2 마스크(MK2)를 얼라인하는 단계는 노광기를 사용할 수 있다. 노광기를 사용하여 근적외선 영역의 광을 기판(RP)의 하면으로부터 투광하고, 기판(RP)의 상면으로부터 출사되는 근적외선광을 노광기의 적외선 센서에 의해 검출할 수 있다. 이에 따라, 기판(RP) 상에 배치된 얼라인키(AK)의 위치를 검출할 수 있다. 기판(RP)의 얼라인키 영역(AKA)에 배치된 예비 제2 서브 격벽부(PBK2)는 근적외선광을 투과시킬 수 있다. 750 nm 이상 900 nm 이하의 파장범위의 광에서 예비 제2 서브 격벽부(PBK2)의 광 투과율이 15% 이상임에 따라 예비 제2 서브 격벽부(PBK2)를 투과한 근적외선광은 노광기의 적외선 센서에 의해 인식될 수 있다. 얼라인키(AK)가 광 투과율이 높은 예비 제2 서브 격벽부(PBK2)에 의해 커버됨에 따라 적외선 센서에 의해 검출될 수 있다. 이에 따라, 기판(RP)은 제2 마스크(MK2)와 정확하게 위치 정렬될 수 있어, 예비 제1 서브 격벽부(PBK1) 및 예비 제2 서브 격벽부(PBK2)의 정확한 노광 위치를 판단할 수 있게 된다.
예비 제2 서브 격벽부(PBK2)는 발액제(LRP)를 포함하고, 산란체(SP) 및 안료(PG)는 미포함하는 것일 수 있다. 이에 따라, 예비 제2 서브 격벽부(PBK2)의 근적외선 파장범위의 광 투과율이 15% 이상으로 유지될 수 있다.
이후, 제2 마스크(MK2)를 이용하여 예비 제1 서브 격벽부(PBK1) 및 예비 제2 서브 격벽부(PBK2)를 노광하는 단계가 수행될 수 있다. 제2 마스크(MK2)의 상면에 제2 광(L2)이 조사될 수 있다. 제2 광(L2)은 프로젝션타입(projection type)의 노광기를 이용하여 제공될 수 있다. 제2 광(L2)은 제2 마스크(MK2)의 제3 영역(AA3)으로 통과할 수 있다. 이에 따라, 제3 영역(AA3)에 대응하는 예비 제1 서브 격벽부(PBK1) 및 예비 제2 서브 격벽부(PBK2)는 풀노광(full exposure)될 수 있다. 즉, 예비 제1 서브 격벽부(PBK1) 및 예비 제2 서브 격벽부(PBK2)는 두께 방향으로 전체적으로 노광될 수 있다. 또한, 제4 영역(AA4)으로 입사된 제2 광(L2)은 제2 마스크(MK2)의 제2 차광부(MBP2)에 의해 차단될 수 있다. 이에 따라, 제4 영역(AA4)에 대응하는 예비 제1 서브 격벽부(PBK1) 및 예비 제2 서브 격벽부(PBK2)는 노광되지 않을 수 있다. 한편, 본 명세서에서, "풀노광(full exposure)이란, 임계 노광값 이상의 에너지를 갖는 광으로 노광하는 것을 의미한다.
도 6f 및 도 6g를 참조하면, 예비 제1 서브 격벽부(PBK1) 및 예비 제2 서브 격벽부(PBK2)를 현상하는 단계가 수행될 수 있다. 예비 제1 서브 격벽부(PBK1) 및 예비 제2 서브 격벽부(PBK2)를 현상하는 단계에서 제2 마스크(MK2)의 제3 영역(AA3)에 대응하는 예비 제1 서브 격벽부(PBK1) 및 예비 제2 서브 격벽부(PBK2)는 경화되어 기판(RP) 상에 남아있을 수 있다. 제2 마스크(MK2)의 제4 영역(AA4)에 대응하는 예비 제1 서브 격벽부(PBK1) 및 예비 제2 서브 격벽부(PBK2)는 제거될 수 있다.
또한, 예비 제1 서브 격벽부(PBK1) 및 예비 제2 서브 격벽부(PBK2)를 노광 및 현상하는 단계에서, 예비 제2 서브 격벽부(PBK2)에 포함된 발액제(LRP)는 예비 제2 서브 격벽부(PBK2)의 상부로 상분리될 수 있다. 구체적으로, 예비 제1 서브 격벽부(PBK1) 및 예비 제2 서브 격벽부(PBK2)를 노광하는 단계에서 발액제(LRP)는 예비 제2 서브 격벽부(PBK2)의 상부로 상분리된 상태에서 경화되어 고정될 수 있다. 이에 따라, 예비 제2 서브 격벽부(PBK2)는 대부분의 발액제(LRP)를 포함하는 예비 제2 층과 발액제(LRP)를 포함하지 않거나 극소량만 포함하는 예비 제1 층으로 상분리될 수 있다. 예비 제2 층은 노광되어 도 6g 등에 도시된 것과 같이, 발액제(LRP)를 포함하는 제2 서브 격벽부(BK2)의 제2 층(BK2-2)을 형성할 수 있다. 예비 제1 층은 노광되어 도 6g 등에 도시된 것과 같이, 발액제(LRP)를 포함하지 않거나 극소량만 포함하는 제1 층(BK2-1)을 형성할 수 있다.
다만, 이에 제한되는 것은 아니며, 예비 제1 서브 격벽부(PBK1) 및 예비 제2 서브 격벽부(PBK2)를 노광 및 현상하는 단계 이전에, 예비 제2 서브 격벽부(PBK2)를 열처리(baking)하는 단계가 수행될 수 있고, 예비 제2 서브 격벽부(PBK2)를 열처리하는 과정에서 발액제(LRP)가 예비 제2 서브 격벽부(PBK2)의 상부로 상분리될 수도 있다.
도 6g를 참조하면, 도 6f의 노광 및 현상하는 단계 이후에 격벽부(BK)의 패턴이 형성될 수 있다. 즉, 격벽부(BK)는 상대적으로 낮은 광 투과율을 갖는 제1 서브 격벽부(BK1) 및 제1 서브 격벽부(BK1)에 비하여 상대적으로 높은 광 투과율을 갖는 제2 서브 격벽부(BK2)를 포함하도록 형성될 수 있다. 제1 서브 격벽부(BK1)는 제2 베이스 수지(RS2, 도 3c)에 분산된 산란체(SP, 도 3c) 및 안료(PG, 도 3c)를 포함할 수 있다. 제2 서브 격벽부(BK2)는 제1 베이스 수지(RS1)에 분산된 발액제(LRP, 도 3c)를 포함할 수 있다. 제2 서브 격벽부(BK2)는 산란체(SP, 도 3c) 및 안료(PG, 도 3c)를 미포함하는 것일 수 있다. 산란체(SP, 도 3c) 및 안료(PG, 도 3c)를 미포함하는 제2 서브 격벽부(BK2)는 산란체(SP, 도 3c) 및 안료(PG, 도 3c)를 포함하는 제1 서브 격벽부(BK1)에 비하여 광 투과율이 높을 수 있다.
도시하지는 않았으나, 예비 제1 서브 격벽부(PBK1) 및 예비 제2 서브 격벽부(PBK2)를 노광 및 현상하는 단계 이후에, 포스트 베이크(post-bake, POB) 공정이 수행될 수 있다. 포스트 베이크 공정의 온도 및 시간 등의 구체적인 조건은 재료의 종류 및 용량 등에 따라 적절하게 선택될 수 있다. 다만, 이에 제한되는 것은 아니며, 포스트 베이크 공정은 경우에 따라서 생략될 수도 있다.
한편, 도 6a 내지 도 6g에 대한 설명에서는 노광되지 않은 부분의 막이 제거되는 네거티브 타입(negative type)의 포토레지스트 방식이 사용된 경우를 예시로 설명하였으나 실시예가 이에 한정되는 것은 아니며, 일 실시예에서는 노광된 부분의 막이 제거되는 포지티브 타입(positive type)의 포토레지스트 방식이 사용될 수도 있다.
도 6h는 격벽부들(BK) 사이에 색제어부 수지(P-CCP)를 제공하는 단계를 나타낸 것이다. 색제어부 수지(P-CCP)는 격벽부들(BK) 사이에 제공될 수 있으며, 색제어부 수지(P-CCP)는 제2 서브 격벽부(BK2)의 제2 층(BK2-2) 상으로 확산되지 않고 격벽부들(BK) 사이의 공간에만 제공될 수 있다. 즉, 제2 서브 격벽부(BK2)의 제2 층(BK2-2)의 표면에너지는 색제어부 수지(P-CCP)의 표면에너지보다 낮아 색제어부 수지(P-CCP)는 제2 서브 격벽부(BK2)의 제2 층(BK2-2)의 상부로 확산되거나 이웃하는 색제어부 수지(P-CCP)와 혼색되지 않고 격벽부들(BK) 사이의 공간에만 위치할 수 있다.
또한, 제1 서브 격벽부(BK1) 및 제2 서브 격벽부(BK2)의 제1 층(BK2-1)의 표면에너지는 색제어부 수지(P-CCP)의 표면에너지보다 높아 색제어부 수지(P-CCP)는 양호한 밀착력을 가지고 제1 서브 격벽부(BK1)의 측면 및 제2 서브 격벽부(BK2)의 제1 층(BK2-1)의 측면에 Ÿ‡팅(wetting)될 수 있다.
색제어부 수지(P-CCP)는 노즐(NZ)을 통해 제공될 수 있다. 예를 들어, 색제어부 수지(P-CCP)를 제공하는 단계는 잉크젯 프린팅법으로 색제어부 수지(P-CCP)를 제공하는 것일 수 있다.
상술한 도 3a 내지 도 6h를 참조하여 설명한 일 실시예의 색변환 부재(CCM)의 구성은 도시된 것에 한정되는 것은 아니다. 예를 들어, 격벽부(BK)의 형상은 제1 서브 격벽부(BK1) 및 제2 서브 격벽부(BK2)를 포함하며, 제2 서브 격벽부(BK2)가 제1 층(BK2-1) 및 제2 층(BK2-2)를 포함하는 범위에서 변형될 수 있다.
종래에는 격벽부의 충분한 차광성을 유지하면서도 출광 효율을 높이기 위하여 차광성 안료에 산란체를 혼합하는 방식을 적용하여 왔다. 그러나, 이러한 방법은 격벽부 패턴 형성시 포토레지스트 기판과 마스크 사이에 정확한 정렬이 어려워 정렬 오차가 발생하는 문제점이 있다.
본 발명에 따른 일 실시예의 표시 장치(DD)는 서로 광 투과율이 상이한 제1 서브 격벽부(BK1) 및 제2 서브 격벽부(BK2)를 포함하는 격벽부(BK)를 구비함으로써, 얼라인키(AK)의 인식이 용이할 수 있다. 제2 서브 격벽부(BK2)는 제1 서브 격벽부(BK1)에 비하여 높은 광 투과율을 나타내므로 격벽부(BK) 형성을 위한 정확한 노광 위치를 판단하는 데 기여할 수 있다. 이에 따라, 표시 장치(DD)의 공정 신뢰성이 향상될 수 있다. 또한, 격벽부(BK)의 제1 서브 격벽부(BK1)는 적외선 광 투과율 여부에 상관없이 산란체(SP)를 높은 농도로 구비할 수 있어, 표시 장치(DD) 출광 효율이 증대될 수 있다. 더하여, 제1 서브 격벽부(BK1) 상에 제2 서브 격벽부(BK2)를 배치시킴으로써 안료 용출에 의한 잔상 발현을 억제하여 표시 장치(DD)의 막 내구성 내화학성이 개선될 수 있는 효과를 가질 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 청구범위에 의해 정하여져야만 할 것이다.
DP: 표시 패널 ED: 발광소자
CCL: 광제어층 CCP-R, CCP-B, CCP-G: 색제어부
BK: 격벽부 BK1: 제1 서브 격벽부
BK2: 제2 서브 격벽부

Claims (20)

  1. 표시 패널; 및
    상기 표시 패널 상에 배치된 색변환 부재; 를 포함하고,
    상기 색변환 부재는
    상기 표시 패널 상에 배치되고, 서로 이격된 복수의 격벽부들; 및
    상기 복수의 격벽부들 사이에 배치된 색제어부; 를 포함하며,
    상기 복수의 격벽부들 각각은
    산란체를 포함하는 제1 서브 격벽부; 및
    상기 제1 서브 격벽부 상에 배치되며 발액제를 포함하는 제2 서브 격벽부를 포함하고,
    상기 제2 서브 격벽부의 광 투과율은 상기 제1 서브 격벽부의 광 투과율보다 큰 표시 장치.
  2. 제1항에 있어서,
    상기 제2 서브 격벽부는
    상기 제1 서브 격벽부에 인접하고 제1 베이스 수지를 포함하는 제1 층; 및
    상기 제1 층 상에 배치되며, 상기 제1 베이스 수지 및 상기 발액제를 포함하는 제2 층을 포함하는 표시 장치.
  3. 제1항에 있어서,
    상기 제1 서브 격벽부의 두께 방향으로의 높이는 5㎛ 이상 15㎛ 이하이고,
    상기 제2 서브 격벽부의 두께 방향으로의 높이는 0.5㎛ 이상 5㎛ 이하인 표시 장치.
  4. 제1항에 있어서,
    상기 제1 서브 격벽부 전체 중량을 기준으로 한 상기 산란체의 중량은 5wt% 이상 30wt% 이하인 표시 장치.
  5. 제1항에 있어서,
    상기 제1 서브 격벽부는 안료를 더 포함하는 표시 장치.
  6. 제5항에 있어서,
    상기 제1 서브 격벽부 전체 중량을 기준으로 한 상기 안료의 중량은 0.5wt% 이상 5wt% 이하인 표시 장치.
  7. 제5항에 있어서,
    상기 제1 서브 격벽부는 상기 산란체 및 상기 안료를 분산시키는 제2 베이스 수지를 더 포함하는 표시 장치.
  8. 제1항에 있어서,
    상기 제2 서브 격벽부는 상기 산란체 및 안료를 미포함하는 표시 장치.
  9. 제1항에 있어서,
    750nm 이상 900nm 이하 파장범위에서 상기 제2 서브 격벽부의 광 투과율은 15% 이상인 표시 장치.
  10. 제1항에 있어서,
    상기 발액제는 불소를 포함하는 표시 장치.
  11. 제1항에 있어서,
    상기 표시 패널은 제1 색광을 방출하는 발광 소자를 포함하고,
    상기 색제어부는
    제1 색광을 상기 제1 색광 보다 장파장 영역의 제2 색광으로 변환하는 제1 양자점을 포함하는 제1 색제어부;
    상기 제1 색광을 상기 제1 색광 및 상기 제2 색광보다 장파장 영역의 제3 색광으로 변환하는 제2 양자점을 포함하는 제2 색제어부; 및
    상기 제1 색광을 투과시키는 제3 색제어부; 를 포함하는 표시 장치.
  12. 제11항에 있어서,
    상기 색변환 부재는 상기 색제어부 상에 배치된 컬러필터층을 더 포함하고,
    상기 컬러필터층은
    상기 제2 색광을 투과사키는 제1 컬러필터;
    상기 제3 색광을 투과시키는 제2 컬러필터;
    상기 제1 색광을 투과시키는 제3 컬러필터; 및
    상기 제1 내지 제3 컬러필터들 사이에 배치된 차광부; 를 포함하는 표시 장치.
  13. 표시 패널; 및
    상기 표시 패널 상측에 배치된 색변환 부재; 를 포함하고,
    상기 색변환 부재는
    상기 표시 패널 상에 배치되고, 서로 이격된 복수의 격벽부들을 포함하며,
    상기 복수의 격벽부들 각각은
    산란체 및 안료를 포함하는 제1 서브 격벽부; 및
    상기 제1 서브 격벽부 상에 배치되며 발액제를 포함하고, 상기 산란체 및 상기 안료를 미포함하는 제2 서브 격벽부를 포함하는 표시 장치.
  14. 기판을 준비하는 단계; 및
    상기 기판 상에 복수의 격벽부들을 형성하는 단계를 포함하고,
    상기 복수의 격벽부들을 형성하는 단계는,
    산란체를 포함하는 코팅층을 형성하는 단계;
    상기 코팅층을 노광 및 현상하여 예비 제1 서브 격벽부를 형성하는 단계;
    상기 예비 제1 서브 격벽부 상에 발액제를 포함하는 예비 제2 서브 격벽부를 형성하는 단계; 및
    상기 예비 제1 서브 격벽부 및 상기 예비 제2 서브 격벽부를 노광 및 현상하는 단계를 포함하고,
    상기 예비 제2 서브 격벽부의 광 투과율은 상기 예비 제1 서브 격벽부의 광 투과율보다 큰 표시 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 기판을 준비하는 단계에서, 상기 기판 상에 얼라인키가 배치되고,
    상기 코팅층을 형성하는 단계에서, 상기 코팅층은 상기 얼라인키를 커버하도록 형성되는 표시 장치의 제조 방법.
  16. 제15항에 있어서,
    상기 예비 제1 서브 격벽부를 형성하는 단계는,
    상기 코팅층을 노광 및 현상하여 상기 얼라인키를 노출시키는 단계를 포함하는 표시 장치의 제조 방법.
  17. 제16항에 있어서,
    상기 예비 제2 서브 격벽부를 형성하는 단계에서, 상기 예비 제2 서브 격벽부는 상기 얼라인키를 커버하도록 형성되는 표시 장치의 제조 방법.
  18. 제17항에 있어서,
    상기 예비 제1 서브 격벽부 및 상기 예비 제2 서브 격벽부를 노광 및 현상하는 단계 이전에 상기 얼라인키를 사용하여 상기 기판 상에 마스크 패턴을 얼라인하는 단계를 더 포함하는 표시 장치의 제조 방법.
  19. 제14항에 있어서,
    750nm 이상 900nm 이하 파장범위에서 상기 예비 제2 서브 격벽부의 광 투과율은 15% 이상인 표시 장치의 제조 방법.
  20. 제14항에 있어서,
    상기 예비 제1 서브 격벽부 및 상기 예비 제2 서브 격벽부를 노광 및 현상하는 단계에서, 상기 발액제는 상기 예비 제2 서브 격벽부의 상부로 상분리되는 표시 장치의 제조 방법.
KR1020220019085A 2022-02-14 2022-02-14 표시 장치 및 이의 제조 방법 KR20230123055A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220019085A KR20230123055A (ko) 2022-02-14 2022-02-14 표시 장치 및 이의 제조 방법
US17/986,275 US20230261032A1 (en) 2022-02-14 2022-11-14 Display device and manufacturing method of the same
CN202310110279.8A CN116598406A (zh) 2022-02-14 2023-02-14 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220019085A KR20230123055A (ko) 2022-02-14 2022-02-14 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20230123055A true KR20230123055A (ko) 2023-08-23

Family

ID=87559138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220019085A KR20230123055A (ko) 2022-02-14 2022-02-14 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US20230261032A1 (ko)
KR (1) KR20230123055A (ko)
CN (1) CN116598406A (ko)

Also Published As

Publication number Publication date
CN116598406A (zh) 2023-08-15
US20230261032A1 (en) 2023-08-17

Similar Documents

Publication Publication Date Title
US11839128B2 (en) Display device
JP7389581B2 (ja) 低屈折層及びそれを含む電子装置
US11469287B2 (en) Display panel and method for manufacturing the same
JP2020109757A (ja) 表示装置
KR20200120793A (ko) 표시 패널 및 파장 변환 기판 제조 방법
US20210376000A1 (en) Display panel and method for manufacturing the same
US20230263029A1 (en) Display device and method for manufacturing the same
KR20230123055A (ko) 표시 장치 및 이의 제조 방법
KR20210086867A (ko) 색변환 부재 및 이를 포함하는 표시 장치
CN114641863A (zh) 颜色转换基板和包括该颜色转换基板的显示装置
CN220340436U (zh) 光学构件和显示面板
US20230189610A1 (en) Display device
US20230171992A1 (en) Electronic device
US20230329064A1 (en) Display device
EP3929996A1 (en) Display apparatus including light control member and manufacturing method of light control member
CN116469989A (zh) 显示面板
KR20230073402A (ko) 표시 장치
KR20240042311A (ko) 색 제어 부재 및 이를 포함하는 표시 장치
KR20240043845A (ko) 표시 장치
KR20230035168A (ko) 표시 장치 및 표시 장치 제조 방법
KR20230132656A (ko) 광 제어 부재 및 이를 포함하는 표시 장치
KR20230058240A (ko) 표시 패널 및 표시 패널의 제조 방법
KR20230033179A (ko) 표시패널 및 이의 제조방법
CN116711476A (zh) 显示面板和彩膜基板
CN116137792A (zh) 显示装置和用于该显示装置的墨组合物