KR20230033179A - 표시패널 및 이의 제조방법 - Google Patents

표시패널 및 이의 제조방법 Download PDF

Info

Publication number
KR20230033179A
KR20230033179A KR1020210114615A KR20210114615A KR20230033179A KR 20230033179 A KR20230033179 A KR 20230033179A KR 1020210114615 A KR1020210114615 A KR 1020210114615A KR 20210114615 A KR20210114615 A KR 20210114615A KR 20230033179 A KR20230033179 A KR 20230033179A
Authority
KR
South Korea
Prior art keywords
pattern
light
low refractive
light control
refractive index
Prior art date
Application number
KR1020210114615A
Other languages
English (en)
Inventor
성재민
이소윤
장창순
오근찬
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210114615A priority Critical patent/KR20230033179A/ko
Priority to US17/866,571 priority patent/US20230068622A1/en
Priority to CN202211016791.8A priority patent/CN115734646A/zh
Publication of KR20230033179A publication Critical patent/KR20230033179A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/877—Arrangements for extracting light from the devices comprising scattering means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 따른 표시패널은 제1 전극, 상기 제1 전극 상에 배치된 발광층 및 상기 발광층 상에 배치된 제2 전극을 포함하고, 소스광을 출력하는 발광소자, 상기 발광 소자 상에 배치되고, 복수의 광 제어패턴을 포함하는 광 제어층, 및 상기 복수의 광 제어패턴 각각의 상부에 배치된 복수의 저굴절 패턴을 포함하고, 상기 복수의 광 제어패턴은 제1 광 제어패턴, 및 상기 제1 광 제어 패턴과 평면상에서 이격된 제2 광 제어패턴을 포함하고, 상기 복수의 저굴절 패턴은 상기 제1 광 제어패턴 상에 배치된 제1 저굴절 패턴, 및 상기 제2 광 제어패턴 상에 배치된 제2 저굴절 패턴을 포함하고, 상기 제1 저굴절 패턴 및 상기 제2 저굴절 패턴은 평면상에서 서로 이격된다. 이에 따라, 일 실시예의 표시패널의 출광 효율이 향상되면서도 신뢰성이 개선될 수 있다.

Description

표시패널 및 이의 제조방법{DISPLAY PANEL AND MANUFACTURING METHOD OF THE SAME}
본 발명은 표시패널 및 이의 제조방법에 관한 것으로, 보다 상세하게는 신뢰성이 향상된 표시패널 및 이의 제조방법에 관한 것이다.
표시 패널은 광원으로부터 생성된 소스광을 선택적으로 투과시키는 투과형 표시 패널과 표시 패널 자체에서 소스광을 생성하는 발광형 표시 패널을 포함한다. 표시 패널은 컬러 이미지를 생성하기 위해 화소들에 따라 다른 종류의 광 제어패턴을 포함할 수 있다. 광 제어패턴은 소스광의 일부 파장범위만 투과시키거나, 소스광의 컬러를 변환시킬 수 있다. 일부의 광 제어패턴은 소스광의 컬러는 변경하지 않고, 광의 특성을 변경시킬 수도 있다.
본 발명은 광 효율 및 화질이 개선되면서도, 제조 공정에서 불량 발생이 방지되어 신뢰성이 개선된 표시패널 및 이를 제조하는 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시패널은 제1 전극, 상기 제1 전극 상에 배치된 발광층 및 상기 발광층 상에 배치된 제2 전극을 포함하고, 소스광을 출력하는 발광소자, 상기 발광 소자 상에 배치되고, 복수의 광 제어패턴을 포함하는 광 제어층, 및 상기 복수의 광 제어패턴 각각의 상부에 배치된 복수의 저굴절 패턴을 포함하고, 상기 복수의 광 제어패턴은 제1 광 제어패턴, 및 상기 제1 광 제어 패턴과 평면상에서 이격된 제2 광 제어패턴을 포함하고, 상기 복수의 저굴절 패턴은 상기 제1 광 제어패턴 상에 배치된 제1 저굴절 패턴, 및 상기 제2 광 제어패턴 상에 배치된 제2 저굴절 패턴을 포함하고, 상기 제1 저굴절 패턴 및 상기 제2 저굴절 패턴은 평면상에서 서로 이격된다.
상기 복수의 저굴절 패턴 각각의 평면상 폭은 상기 복수의 저굴절 패턴 중 대응하는 저굴절 패턴 각각의 평면상 폭보다 클 수 있다.
상기 제1 저굴절 패턴의 일 방향으로의 폭은 상기 제1 광 제어패턴의 상기 일 방향으로의 폭보다 크고, 상기 제2 저굴절 패턴의 상기 일 방향으로의 폭은 상기 제2 광 제어패턴의 상기 일 방향으로의 폭보다 클 수 있다.
상기 광 제어층은 상기 복수의 광 제어패턴 각각이 배치되는 개구가 정의된 뱅크를 더 포함할 수 있다.
상기 뱅크에는 상기 개구와 평면상에서 이격된 뱅크 웰이 정의될 수 있다.
본 발명의 일 실시예에 따른 표시패널은 상기 복수의 저굴절 패턴 상에 배치되고, 복수의 컬러필터를 포함하는 컬러필터층을 더 포함할 수 있다.
상기 복수의 컬러필터는 적어도 일부가 상기 제1 광 제어패턴에 중첩하는 제1 컬러필터, 및 적어도 일부가 상기 제2 광 제어패턴에 중첩하는 제2 컬러필터를 포함할 수 있다.
상기 뱅크 웰 내부에 상기 복수의 컬러필터 중 적어도 하나와 동일한 물질을 포함하는 컬러필터 패턴이 배치될 수 있다.
상기 컬러필터층은 상기 복수의 컬러필터를 커버하는 오버코트층을 더 포함할 수 있다.
상기 뱅크 웰 내부에 상기 오버코트층의 적어도 일부가 배치될 수 있다.
상기 광 제어층은 상기 제1 광 제어패턴 및 상기 제2 광 제어패턴과 평면상에서 이격된 투과 패턴을 더 포함하고, 상기 복수의 저굴절 패턴은 상기 투과 패턴 상에 배치된 제3 저굴절 패턴을 더 포함할 수 있다.
상기 복수의 광 제어패턴 중 적어도 일부는 양자점을 포함할 수 있다.
상기 복수의 저굴절 패턴 각각은 포로젠(Porogen) 또는 중공 실리카(Hollow silica)를 포함할 수 있다.
상기 복수의 저굴절 패턴 각각은 광경화제를 더 포함할 수 있다.
상기 복수의 저굴절 패턴 각각은 1.1 이상 1.4 이하의 굴절률을 가지고, 90% 이상의 투과율을 가질 수 있다.
상기 소스 광은 제1 파장의 광이고, 상기 제1 광 제어패턴은 상기 소스 광을 상기 제1 파장과 상이한 제2 파장의 광으로 변환시키고, 상기 제2 광 제어패턴은 상기 소스 광을 상기 제1 파장 및 상기 제2 파장과 상이한 제3 파장의 광으로 변환시킬 수 있다.
상기 제1 파장의 광은 청색 광이고, 상기 제2 파장의 광은 녹색 광이고, 상기 제3 파장의 광은 적색 광일 수 있다.
본 발명의 일 실시예에 따른 표시패널은 발광소자, 상기 발광 소자 상에 배치되고, 복수의 개구가 정의되는 뱅크, 및 상기 복수의 개구 각각의 내부에 배치되는 복수의 광 제어패턴을 포함하는 광 제어층, 상기 복수의 광 제어패턴 각각의 상부에 배치되고, 적어도 일부가 상기 복수의 개구 내부에 배치되는 복수의 저굴절 패턴을 포함하고, 상기 뱅크에는 상기 개구와 평면상에서 이격된 뱅크 웰이 정의되고, 상기 복수의 저굴절 패턴은 상기 뱅크 웰과 평면상에서 중첩하지 않는다.
본 발명의 일 실시예에 따른 표시패널 제조방법은 제1 전극, 상기 제1 전극 상에 배치된 발광층 및 상기 발광층 상에 배치된 제2 전극을 포함하고, 소스광을 출력하는 발광소자를 준비하는 단계, 상기 발광소자 상에 제1 광 제어패턴 및 상기 제1 광 제어패턴과 이격된 제2 광 제어패턴을 형성하는 단계, 상기 제1 광 제어패턴 및 상기 제2 광 제어패턴 상에 저굴절 물질을 도포하여 예비 저굴절 패턴층을 형성하는 단계, 상기 예비 저굴절 패턴층 중 상기 제1 광 제어패턴 및 상기 제2 광 제어패턴 각각에 중첩하는 부분에 광을 조사하여 경화시키는 단계, 및 상기 경화단계 이후 경화되지 않은 부분을 제거하는 단계를 포함한다.
상기 경화되지 않은 부분을 제거하는 단계 이후, 상기 제1 광 제어패턴에 평면상에서 중첩하는 제1 저굴절 패턴, 및 상기 제2 광 제어패턴에 평면상에서 중첩하는 제2 저굴절 패턴이 형성되고, 상기 제1 저굴절 패턴 및 상기 제2 저굴절 패턴은 평면상에서 서로 이격될 수 있다.
본 발명의 일 실시예의 표시패널에 따르면, 광 제어패턴의 출광 효율을 높이기 위한 저굴절 부재가 하나의 층으로 형성될 경우 발생할 수 있는 불량이 방지되어, 출광 효율을 향상시키면서도 제조 공정에서의 신뢰성이 개선된 표시 패널을 제공할 수 있다.
도 1a는 본 발명의 일 실시예에 따른 표시패널의 사시도이다.
도 1b는 본 발명의 일 실시예에 따른 표시패널의 단면도이다.
도 1c는 본 발명의 일 실시예에 따른 표시패널의 평면도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 표시패널의 일부분의 평면도들이다.
도 3a 내지 도 3c 각각은 본 발명의 일 실시예에 따른 표시패널의 단면도이다.
도 3d는 본 발명의 일 실시예에 따른 표시패널의 단면 중 일부분의 단면도이다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 표시패널의 단면도들이다.
도 6a 내지 도 6d는 본 발명의 일 실시예에 따른 표시패널 제조방법 중 일부 단계를 순차적으로 나타낸 단면도들이다.
도 7a 내지 도 7d는 본 발명의 일 실시예에 따른 표시패널 제조방법 중 일부 단계를 순차적으로 나타낸 단면도들이다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합 된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 명세서에서, "직접 배치"된다는 것은 층, 막, 영역, 판 등의 부분과 다른 부분 사이에 추가되는 층, 막, 영역, 판 등이 없는 것을 의미하는 것일 수 있다. 예를 들어, "직접 배치"된다는 것은 두 개의 층 또는 두 개의 부재들 사이에 접착 부재 등의 추가 부재를 사용하지 않고 배치하는 것을 의미하는 것일 수 있다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면들을 참조하여 본 발명의 일 실시예에 따른 표시 패널 및 이의 제조 방법에 대하여 설명한다.
도 1a는 본 발명의 일 실시예에 따른 표시패널(DP)의 사시도이다. 도 1b는 본 발명의 일 실시예에 따른 표시패널(DP)의 단면도이다. 도 1c는 본 발명의 일 실시예에 따른 표시패널(DP)의 평면도이다.
도 1a에 도시된 것과 같이, 표시패널(DP)은 표시면(DP-IS)을 통해 이미지를 표시할 수 있다. 표시면(DP-IS)은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면과 평행한다. 표시면(DP-IS)은 표시영역(DA)과 비표시영역(NDA)을 포함할 수 있다. 표시영역(DA)에는 화소(PX)가 배치되고, 비표시영역(NDA)에는 화소(PX)가 미배치된다. 비표시영역(NDA)은 표시면(DP-IS)의 테두리를 따라 정의된다. 비표시영역(NDA)은 표시영역(DA)을 에워쌀 수 있다. 본 발명의 일 실시예에서 비표시영역(NDA)은 생략되거나, 표시영역(DA)의 일측에만 배치될 수도 있다.
표시면(DP-IS)의 법선 방향, 즉 표시패널(DP)의 두께 방향은 제3 방향(DR3)이 지시한다. 이하에서 설명되는 각 층들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 그러나, 본 실시예에서 도시된 제1 내지 제3 방향들(DR1, DR2, DR3)은 예시에 불과하다.
본 발명의 일 실시예에서 평면형 표시면(DP-IS)을 구비한 표시패널(DP)을 도시하였으나, 이에 제한되지 않는다. 표시패널(DP)는 곡면형 표시면 또는 입체형 표시면을 포함할 수도 있다. 입체형 표시면은 서로 다른 방향을 지시하는 복수 개의 표시영역들을 포함할 수도 있다.
도 1b에 도시된 것과 같이, 표시패널(DP)은 베이스층(BL), 회로소자층(DP-CL), 표시소자층(DP-LED), 및 광학 구조물층(OSL)을 포함한다. 베이스층(BL)은 합성수지기판 또는 유리기판을 포함할 수 있다. 회로 소자층(DP-CL)은 적어도 하나의 절연층과 회로 소자를 포함한다. 회로 소자는 신호라인, 화소의 구동회로 등을 포함한다. 코팅, 증착 등에 의한 절연층, 반도체층 및 도전층 형성공정과 포토리소그래피 공정에 의한 절연층, 반도체층 및 도전층의 패터닝 공정을 통해 회로 소자층(DP-CL)이 형성될 수 있다. 표시소자층(DP-LED)은 적어도 표시소자를 포함한다. 광학 구조물층(OSL)은 표시소자로부터 제공된 광의 컬러를 변환할 수 있다. 광학 구조물층(OSL)은 광 제어패턴 및 광의 변환 효율을 증가시키기 위한 구조물을 포함한다.
도 1c는 신호라인들(GL1~GLn, DL1~DLm) 및 화소들(PX11~PXnm)의 평면상 배치관계를 도시하였다. 신호라인들(GL1~GLn, DL1~DLm)은 복수 개의 게이트 라인들(GL1~GLn) 및 복수 개의 데이터 라인들(DL1~DLm)을 포함할 수 있다.
화소들(PX11~PXnm) 각각은 복수 개의 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인과 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인에 연결된다. 화소들(PX11~PXnm) 각각은 화소 구동회로 및 표시소자를 포함할 수 있다. 화소들(PX11~PXnm)의 화소 구동회로의 구성에 따라 더 많은 종류의 신호라인이 표시패널(DP)에 구비될 수 있다.
매트릭스 형태의 화소들(PX11~PXnm)을 예시적으로 도시하였으나, 이에 제한되지 않는다. 화소들(PX11~PXnm)은 펜타일(Pentile®) 형태로 배치될 수 있다. 예컨대, 화소들(PX11~PXnm)이 배치된 지점들은 다이아몬드의 꼭지점에 해당할 수 있다. 게이트 구동회로(GDC)는 OSG(oxide silicon gate driver circuit) 또는 ASG(amorphose silicon gate driver circuit) 공정을 통해 표시패널(DP)에 집적화될 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 표시패널(DP)의 일부분을 확대한 평면도들이다. 도 2a 및 도 2b에서는 3개의 화소 영역들(PXA-R, PXA-G, PXA-B)과, 이에 인접한 뱅크 웰 영역(BWA)을 포함하는 평면을 예시적으로 도시하였다. 본 실시예에서 도 2a에 도시된 3종의 화소영역들(PXA-R, PXA-G, PXA-B)은 표시영역(DA, 도 1a) 전체에 반복적으로 배치될 수 있다.
제1 내지 제3 화소영역들(PXA-R, PXA-G, PXA-B)의 주변에 주변영역(NPXA)이 배치된다. 주변영역(NPXA)은 제1 내지 제3 화소영역들(PXA-R, PXA-G, PXA-B)의 경계를 설정한다. 주변영역(NPXA)은 제1 내지 제3 화소영역들(PXA-R, PXA-G, PXA-B)을 에워쌀 수 있다. 주변영역(NPXA)에는 제1 내지 제3 화소영역들(PXA-R, PXA-G, PXA-B) 사이의 혼색을 방지하는 구조물, 예를 들어, 화소 정의막(PDL, 도 3a) 또는 뱅크(BK, 도 3a) 등이 배치될 수 있다.
도 2a에서는 평면상 형상이 서로 동일하고, 평면상 면적이 상이한 제1 내지 제3 화소영역들(PXA-R, PXA-G, PXA-B)을 예시적으로 도시하였으나, 이에 제한되지 않는다. 제1 내지 제3 화소영역들(PXA-R, PXA-G, PXA-B) 중 적어도 2 이상의 면적은 서로 동일할 수도 있다. 제1 내지 제3 화소영역들(PXA-R, PXA-G, PXA-B)의 면적은 출광 컬러에 따라 설정될 수 있다. 주요색(primary) 중 레드광을 출광하는 화소영역의 면적이 가장 크고, 블루광을 출광하는 화소영역의 면적이 가장 작을 수 있다.
도 2a에서는 직사각형상인 제1 내지 제3 화소영역들(PXA-R, PXA-G, PXA-B)을 도시하였으나, 이에 제한되지 않는다. 평면상에서 제1 내지 제3 화소영역들(PXA-R, PXA-G, PXA-B)은 마름모 또는 오각형과 같은 다른 형상의 다각형상(실질적인 다각형상 포함)을 가질 수 있다. 제1 내지 제3 화소영역들(PXA-R, PXA-G, PXA-B)은 평면상에서 코너 영역이 둥근 직사각형상(실질적인 직사각형상)을 가질 수 있다.
도 2a에서는 제2 화소영역(PXA-G)이 제1 행에 배치되고, 제1 화소영역(PXA-R)과 제3 화소영역(PXA-B)이 제2 행에 배치되는 것을 예시적으로 도시하였으나, 이에 제한되지 않고 제1 내지 제3 화소영역들(PXA-R, PXA-G, PXA-B)의 배치는 다양하게 변경될 수 있다. 예를 들어, 제1 내지 제3 화소영역들(PXA-R, PXA-G, PXA-B)은 동일한 행에 배치될 수 있다.
제1 내지 제3 화소영역들(PXA-R, PXA-G, PXA-B) 중 하나는 소스광에 대응하는 제3 색광을 제공하고, 다른 하나는 제3 색광과 다른 제1 색광을 제공하고, 남은 다른 하나는 제3 색광 및 제1 색광과 다른 제2 색광을 제공한다. 본 실시예에서 제3 화소영역(PXA-B)은 제3 색광을 제공한다. 본 실시예에서 제1 화소영역(PXA-R)은 레드광을 제공하고, 제2 화소영역(PXA-G)은 그린광을 제공하고, 제3 화소영역(PXA-B)은 블루광을 제공할 수 있다.
표시영역(DA, 도 1a)에는 뱅크 웰 영역(BWA)이 정의될 수 있다. 뱅크 웰 영역(BWA)은 광 제어층(CCL, 도 4)에 포함된 복수의 광 제어패턴(CCF-R, CCF-G, SCP, 도 4)을 패터닝하는 공정에서 오탄착으로 인한 불량을 방지하기 위해 뱅크 웰(BW, 도 5)이 형성된 영역일 수 있다. 즉, 뱅크 웰 영역(BWA)은 뱅크(BK, 도 5)의 일부분이 제거되어 형성된 뱅크 웰(BW, 도 5)이 정의되는 영역일 수 있다.
도 2a에서는 제2 화소영역(PXA-G)에 인접하도록 4개의 뱅크 웰 영역(BWA)이 정의되는 것을 예시적으로 도시하였으나, 이에 제한되지 않고 뱅크 웰 영역(BWA)의 배치는 다양하게 변경될 수 있다.
도 2b를 참조하면, 일 실시예의 표시패널(DP)에서는 제1 내지 제3 화소영역들(PXA-R, PXA-G, PXA-B) 각각에 중첩하는 저굴절 패턴(LRP)을 포함한다. 저굴절 패턴(LRP)은 제1 화소영역(PXA-R)에 중첩하는 제1 저굴절 패턴(LRP1), 제2 화소영역(PXA-G)에 중첩하는 제2 저굴절 패턴(LRP2), 및 제3 화소영역(PXA-B)에 중첩하는 제3 저굴절 패턴(LRP3)을 포함할 수 있다. 제1 저굴절 패턴(LRP1), 제2 저굴절 패턴(LRP2) 및 제3 저굴절 패턴(LRP3) 각각은 평면상에서 서로 이격되도록 배치될 수 있다. 저굴절 패턴(LRP)은 뱅크 웰 영역(BWA)에는 중첩하지 않을 수 있다. 저굴절 패턴(LRP)은 저굴절 패턴(LRP)이 중첩하는 각각의 화소 영역의 평면상 면적보다 큰 평면상 면적을 가질 수 있다. 다시 말해서, 제1 저굴절 패턴(LRP1)은 제1 화소영역(PXA-R)의 평면상 면적보다 큰 평면상 면적을 가지고, 제2 저굴절 패턴(LRP2)은 제2 화소영역(PXA-G)의 평면상 면적보다 큰 평면상 면적을 가지고, 제3 저굴절 패턴(LRP3)은 제3 화소영역(PXA-B)의 평면상 면적보다 큰 평면상 면적을 가질 수 있다. 이하, 저굴절 패턴(LRP)에 대한 자세한 설명은 후술한다.
도 3a 내지 도 3b 각각은 본 발명의 일 실시예에 따른 표시패널(DP)의 단면도이다. 도 3d는 본 발명의 일 실시예에 따른 표시패널(DP)의 단면 중 일부 영역을 확대하여 도시한 것이다. 도 3a 내지 도 3c 각각은 도 2a의 I-I'에 대응하는 단면을 도시하였다. 도 3d는 도 3a의 뱅크(BK), 광 제어패턴(CCF-R) 및 저굴절 패턴(LRP1)의 일부를 보다 상세히 도시하였다.
도 3a를 참조하면, 회로 소자층(DP-CL)은 회로 소자로써 트랜지스터(T-D)를 포함할 수 있다. 화소(PX, 도 1a 참조)의 구동회로를 설계함에 따라 회로 소자층(DP-CL)의 구성은 달라 질 수 있으며, 도 3a에는 하나의 트랜지스터(T-D)를 예시적으로 도시하였다. 트랜지스터(T-D)를 구성하는 액티브(A-D), 소스(S-D), 드레인(D-D), 게이트(G-D)의 배치관계가 예시적으로 도시되었다. 액티브(A-D), 소스(S-D), 드레인(D-D)은 반도체 패턴의 도핑 농도 또는 전도성에 따라 구분되는 영역일 수 있다.
회로 소자층(DP-CL)은 베이스층(BL) 상에 배치된 하부 버퍼층(BRL), 제1 절연층(10), 제2 절연층(20), 제3 절연층(30)을 포함할 수 있다. 예컨대, 하부 버퍼층(BRL), 제1 절연층(10) 및 제2 절연층(20)은 무기층이고, 제3 절연층(30)은 유기층일 수 있다.
표시소자층(DP-LED)은 표시소자로써 발광소자(OLED)를 포함할 수 있다. 발광소자(OLED)는 상술한 소스광을 생성할 수 있다. 발광소자(OLED)는 제1 전극(AE), 제2 전극(CE), 및 이들 사이에 배치된 발광층(EML)을 포함한다. 본 실시예에서 표시소자층(DP-LED)은 발광소자로써 유기발광 다이오드를 포함할 수 있다. 본 발명의 일 실시예에서, 발광소자는 퀀텀닷 발광 다이오드를 포함할 수도 있다. 즉, 발광소자(OLED)에 포함된 발광층(EML)은 발광 물질로 유기발광 물질을 포함하거나, 또는 발광층(EML)은 발광 물질로 양자점을 포함할 수 있다. 또는, 본 실시예에서 표시소자층(DP-LED)은 발광소자로써 후술할 초소형 발광소자(LED, 도 3c)를 포함할 수 있다. 초소형 발광소자는 예를 들어, 마이크로 엘이디 소자 및/또는 나노 엘이디 소자 등을 포함할 수 있다.
표시소자층(DP-LED)은 화소 정의막(PDL)을 포함한다. 예컨대, 화소 정의막(PDL)은 유기층일 수 있다.
제3 절연층(30) 상에 제1 전극(AE)이 배치된다. 제1 전극(AE)은 트랜지스터(T-D)와 직접 또는 간접적으로 연결될 수 있고, 도 3a에서 제1 전극(AE)과 트랜지스터(T-D)의 연결구조는 미도시 하였다. 화소 정의막(PDL)에는 제1 개구부(OP1)가 정의된다. 화소 정의막(PDL)의 제1 개구부(OP1)는 제1 전극(AE)의 적어도 일부분을 노출시킨다. 본 실시예에서 제1 개구부(OP1)는 화소영역(PXA-R)을 정의한다.
정공 제어층(HCL), 발광층(EML), 전자 제어층(ECL)은 적어도 화소영역(PXA-R)에 중첩한다. 정공 제어층(HCL), 발광층(EML), 전자 제어층(ECL), 및 제2 전극(CE)은 제1 내지 제3 화소영역들(PXA-R, PXA-G, PXA-B, 도 2a)에 공통적으로 배치될 수 있다. 제1 내지 제3 화소영역들(PXA-R, PXA-G, PXA-B)에 중첩하는 정공 제어층(HCL), 발광층(EML), 전자 제어층(ECL), 및 제2 전극(CE) 각각은 일체의 형상을 가질 수 있다. 다만 이에 제한되지 않고, 정공 제어층(HCL), 발광층(EML), 및 전자 제어층(ECL) 중 적어도 하나는 제1 내지 제3 화소영역들(PXA-R, PXA-G, PXA-B)마다 분리되어 형성될 수도 있다.
정공 제어층(HCL)은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 발광층(EML)은 소스광인 블루광을 생성할 수 있다. 블루광은 410nm 내지 480 nm 파장의 광을 포함할 수 있다. 블루광의 발광 스펙트럼은 440nm 내지 460 nm 내에서 최대 피크를 가질 수 있다. 전자 제어층(ECL)은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다.
표시소자층(DP-LED)은 제2 전극(CE)을 보호하는 박막 봉지층(TFE)을 포함할 수 있다. 박막 봉지층(TFE)은 유기물질 또는 무기물질을 포함할 수 있다. 박막 봉지층(TFE)은 무기층/유기층이 반복되는 다층 구조를 가질 수 있다. 본 실시예에서, 박막 봉지층(TFE)은 제1 봉지 무기층(IOL1)/봉지 유기층(OL)/제2 봉지 무기층(IOL2)을 포함할 수 있다. 제1 및 제2 봉지 무기층(IOL1/IOL2)은 외부 습기로부터 발광소자(OLED)를 보호하고, 봉지 유기층(OL)은 제조공정 중 유입된 이물질에 의한 발광소자(OLED)의 찍힘 불량을 방지할 수 있다. 미-도시되었으나, 표시패널(DP)은 박막 봉지층(TFE)의 상측에 출광 효율을 향상시키기 위한 굴절률 제어층을 더 포함할 수 있다.
도 3a에 도시된 것과 같이, 박막 봉지층(TFE) 상에 광학 구조물층(OSL)이 배치된다. 광학 구조물층(OSL)은 뱅크(BK), 광 제어패턴(CCF-R), 버퍼층(BFL), 컬러필터(CF-R), 차광패턴(BM), 및 오버코트층(OC)를 포함한다.
뱅크(BK)는 베이스 수지 및 첨가제를 포함할 수 있다. 베이스 수지는 일반적으로 바인더로 지칭될 수 있는 다양한 수지 조성물로 이루어질 수 있다. 첨가제는 커플링제 및/또는 광개시제를 포함할 수 있다. 첨가제는 분산제를 더 포함할 수 있다.
뱅크(BK)는 광 차단을 위해 블랙 성분(black coloring agent)을 포함할 수 있다. 뱅크(BK)는 베이스 수지에 혼합된 블랙 염료, 블랙 안료를 포함할 수 있다. 일 실시예에서. 블랙 성분은 카본 블랙을 포함하거나, 크롬과 같은 금속 또는 이들의 산화물을 포함할 수 있다.
뱅크(BK)는 제1 개구부(OP1)에 대응하는 제2 개구부(OP2)를 포함한다. 평면상에서, 제2 개구부(OP2)는 제1 개구부(OP1)에 중첩하고, 제1 개구부(OP1)보다 큰 면적을 갖는다.
제2 개구부(OP2) 내측에 광 제어패턴(CCF-R)이 배치된다. 광 제어패턴(CCF-R)은 소스광의 광학 성질을 변화시킬 수 있다. 광 제어패턴(CCF-R)은 소스 광의 광학 성질을 변화시키기 위한 양자점을 포함할 수 있다.
본 실시예에서 광 제어패턴(CCF-R)은 잉크젯 공정에 의해 형성될 수 있다. 액상의 조성물이 제2 개구부(OP2) 내에 제공된다. 열 경화공정 또는 광 경화공정에 의해 중합되는 조성물은 경화 후 부피가 감소된다.
뱅크(BK)의 상면과 광 제어패턴(CCF-R)의 상면 사이에는 단차가 발생할 수 있다. 즉, 뱅크(BK)의 상면이 광 제어패턴(CCF-R)의 상면에 비해 높게 정의될 수 있다. 뱅크(BK)의 상면과 광 제어패턴(CCF-R)의 상면의 높이 차이는 예를 들어, 약 2 ㎛ 내지 약 3 ㎛일 수 있다.
광 제어패턴(CCF-R) 상에는 저굴절 패턴(LRP1)이 배치된다. 저굴절 패턴(LRP1)은 광 제어패턴(CCF-R) 상부로 방출되는 광 중 고각도로 방출되는 광을 전반사시켜 다시 광 제어패턴(CCF-R)으로 진입하도록 리싸이클(recycle) 시키는 것일 수 있다. 저굴절 패턴(LRP1)에 의해 전반사되어 광 제어패턴(CCF-R)으로 다시 진입한 광은 광 제어패턴(CCF-R)에 포함된 양자점 등을 통해 광학 성질이 다시 변화될 수 있고, 이에 따라 광 제어패턴(CCF-R)의 광 변환효율이 개선될 수 있다. 저굴절 패턴(LRP1)은 광 제어패턴(CCF-R)의 상면 전체를 커버할 수 있다.
저굴절 패턴(LRP1)은 낮은 굴절률을 가진다. 일 실시예에서, 저굴절 패턴(LRP1)은 약 1.1 이상 약 1.4 이하의 굴절률을 가질 수 있다. 저굴절 패턴(LRP1)이 약 1.1 이상 약 1.4 이하의 낮은 굴절률을 가짐에 따라, 광 제어패턴(CCF-R) 상부로 방출되는 고각도의 광을 효과적으로 전반사시킬 수 있다. 저굴절 패턴(LRP1)은 광 제어패턴(CCF-R)으로부터 상부로 방출되는 광의 진행을 방해하지 않도록, 높은 투과율을 가질 수 있다. 저굴절 패턴(LRP1)은 90% 이상의 높은 투과율을 가질 수 있다.
저굴절 패턴(LRP1)의 적어도 일부는 뱅크(BK)의 상면 상에 배치될 수 있다. 저굴절 패턴(LRP1)의 상면은 뱅크(BK)의 상면 사이에는 단차가 발생할 수 있다. 즉, 저굴절 패턴(LRP1)의 상면이 뱅크(BK)의 상면에 비해 높게 정의될 수 있다. 뱅크(BK)의 상면과 저굴절 패턴(LRP1)의 상면의 높이 차이는 예를 들어, 약 1 ㎛ 내지 약 2 ㎛일 수 있다.
제1 방향(DR1) 상에서, 저굴절 패턴(LRP1)의 폭(W1)은 제2 개구부(OP2)의 폭보다 클 수 있다. 이에 따라, 제1 방향(DR1) 상에서 저굴절 패턴(LRP1)의 폭(W1)은 제2 개구부(OP2) 내부에 배치된 광 제어패턴(CCF-R)의 폭보다 클 수 있다. 저굴절 패턴(LRP1)의 폭(W1)이 광 제어패턴(CCF-R)의 폭보다 크게 설계됨으로써, 저굴절 패턴(LRP1)의 형성 공정에서 다소 오정렬(misalign)이 발생하더라도 광 제어패턴(CCF-R) 상면 전체를 저굴절 패턴(LRP1)이 커버할 수 있고, 이에 따라 표시패널(DP)의 신뢰성이 향상될 수 있다.
뱅크(BK) 및 저굴절 패턴(LRP1) 상에는 적어도 일부가 광 제어패턴(CCF-R)에 중첩하는 버퍼층(BFL)이 배치된다. 버퍼층(BFL)은 유기 버퍼층(OL-1) 및 무기 버퍼층(IOL-1)을 포함할 수 있다. 도 3a에서는 버퍼층(BFL)이 하나의 유기 버퍼층(OL-1) 및 무기 버퍼층(IOL-1)을 포함하는 것을 예시적으로 도시하였으나, 이에 한정되지 않고 유기 버퍼층(OL-1) 및 무기 버퍼층(IOL-1)은 복수로 제공될 수 있다. 예를 들어, 버퍼층(BFL)은 하나의 유기 버퍼층이 두 개의 무기 버퍼층 사이에 배치된 형상을 가질 수도 있다. 또는, 무기 버퍼층(IOL-1)은 생략될 수도 있다.
무기 버퍼층(IOL-1)은 외부 습기로부터 광 제어패턴(CCF-R)을 보호하고, 유기 버퍼층(OL-1)은 뱅크(BK)와 저굴절 패턴(LRP1)에 의해 정의된 단차들을 제거하고, 상측에 배치될 부재에 평탄한 베이스 면을 제공한다. 무기 버퍼층(IOL-1)은 실리콘 옥사이드, 실리콘 옥시 나이트라이드, 및 실리콘 나이트라이드 중 어느 하나이상을 포함할 수 있다. 유기 버퍼층(OL-1)은 유기물질, 예컨대 아크릴계 유기물질을 포함할 수 있다.
버퍼층(BFL) 상에 컬러필터(CF-R)가 배치된다. 컬러필터(CF-R)는 특정한 파장범위의 광을 투과시키고, 해당 파장범위 외의 광은 차단시킨다. 제1 화소영역(PXA-R)의 컬러필터(CF-R)는 레드광을 투과시키고, 그린광 및 블루광을 차단할 수 있다.
컬러필터(CF-R)는 베이스 수지 및 베이스 수지에 분산된 염료 및/또는 안료를 포함한다. 베이스 수지는 염료 및/또는 안료가 분산되는 매질로서, 일반적으로 바인더로 지칭될 수 있는 다양한 수지 조성물로 이루어질 수 있다.
유기 버퍼층(OL-1)에 의해 단차가 제거되어 평탄면 상에 배치된 컬러필터(CF-R)는 제1 화소영역(PXA-R) 내에서 균일한 두께를 가질 수 있다. 광 제어패턴(CCF-R)을 통해 블루광인 소스광으로부터 레드 광으로 변환된 광은 제1 화소영역(PXA-R) 내에서 균일한 휘도로 외부에 제공될 수 있다.
각 화소에 배치된 컬러필터 사이에는 차광패턴(BM)이 배치될 수 있다. 차광패턴(BM)은 주변 영역(NPXA)에 중첩하도록 배치될 수 있다. 차광패턴(BM)을 구성하는 물질은 광을 흡수하는 물질이라면 특별히 한정되지 않는다. 차광패턴(BM)은 블랙컬러를 갖는 층으로, 일 실시예에서 차광패턴(BM)은 블랙 성분(black coloring agent)을 포함할 수 있다. 블랙 성분은 블랙 염료, 블랙 안료를 포함할 수 있다. 블랙 성분은 카본 블랙, 크롬과 같은 금속 또는 이들의 산화물을 포함할 수 있다. 또는, 차광패턴(BM)은 도 3a에 대한 설명에서 후술할 바와 같이 복수의 컬러필터부가 적층된 형태를 가질 수도 있다. 컬러필터(CF-R) 상에 오버코트층(OC)이 배치된다. 오버코트층(OC)은 컬러필터(CF-R)를 보호하는 유기층일 수 있다. 오버코트층(OC)은 광 경화성 유기물질 또는 열 경화성 유기물질을 포함할 수 있다. 다만 이에 한정되지 않고, 오버코트층(OC)은 무기물질을 포함할 수도 있다.
오버코트층(OC)은 컬러필터(CF-R)를 커버하고, 컬러필터(CF-R)의 상면을 평탄화 하는 것일 수 있다. 일 실시예에서, 오버코트층(OC) 상에 보호용 유리기판이 더 배치될 수 있고, 오버코트층(OC)과 유리기판 사이에 접착층이 배치될 수 있다.
도 3b를 참조하면, 본 실시예에서 각 화소에 배치된 컬러필터 사이에 배치된 차광패턴(BM-1)은 복수의 컬러필터부(CF-G1, CF-R1, CF-B1)가 적층된 구조를 포함할 수 있다. 차광패턴(BM-1)은 서로 다른 파장의 광을 흡수하는 2 이상의 컬러필터부(CF-G1, CF-R1, CF-B1)가 적층되어 광을 차단하는 것일 수 있다. 도 3b에서는 주변 영역(NPXA)에 배치되는 차광패턴(BM-1)이 3 층의 컬러필터부(CF-G1, CF-R1, CF-B1)를 포함하는 것을 예시적으로 도시하였으나, 이에 제한되지 않고 차광패턴(BM-1)은 서로 다른 2층의 컬러필터부가 적층된 것일 수도 있다.
도 3c를 참조하면, 본 실시예에서 표시소자층(DP-LED)은 발광소자로써 초소형 발광소자(LED)를 포함할 수 있다. 초소형 발광소자(LED)는 예를 들어, 마이크로 엘이디 소자 및/또는 나노 엘이디 소자 등을 포함할 수 있다.
초소형 발광소자(LED)는 투명기판(SPC)에 실장되어, 발광소자 어레이(LED-a)를 구성하는 것일 수 있다. 투명기판(SPC)은 광 투과적 성질을 가지는 재질, 예를 들어 사파이어, GaN, ZnO, AlO 중 어느 하나를 포함할 수 있다. 투명기판(SPC)은 층 상에 마이크로 엘이디를 실장하기 적절한 기판으로, 캐리어 웨이퍼로 형성될 수 있다. 투명기판(SPC)은 전도성 기판 또는 절연성 기판일 수 있다. 일 실시예에서, 투명기판(SPC)은 생략될 수도 있다.
초소형 발광소자(LED)는 회로 소자층(DP-CL) 상에 배치된 컨택 전극(S-C)에 전기적으로 연결될 수 있다. 컨택 전극(S-C)은 트랜지스터(T-D)와 직접 또는 간접적으로 연결될 수 있고, 도 3c에서 컨택 전극(S-C)과 트랜지스터(T-D)의 연결구조는 미도시 하였다.
초소형 발광소자(LED)는 복수의 반도체층 및 활성층을 포함하는 발광 소자일 수 있다. 활성층은 복수로 제공되는 반도체층 사이에 배치될 수 있다. 초소형 발광소자(LED)는 복수의 반도체층 및 활성층의 측부를 커버하는 절연막을 더 포함할 수 있다.
복수의 반도체층은 반도체층에 n형의 도펀트가 도핑되어 제공되는 n형 반도체층과, 반도체층에 p형의 도펀트가 도핑되어 제공되는 p형 반도체층을 포함할 수 있다. 상기 반도체층은 반도체 물질을 포함할 수 있고, 반도체 물질은 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, 또는 AlInN일 수 있으며, 이에 제한되는 것은 아니다. 상기 n형 도펀트는 규소(Si), 게르마늄(Ge), 주석(Sn), 셀레늄(Se), 텔루륨(Te) 또는 이들의 조합일 수 있으며, 이에 제한되는 것은 아니다. 상기 p형 도펀트는 마그네슘(Mg), 아연(Zn), 칼슘(Ca), 스트론튬(Sr), 또는 바륨(Ba), 또는 이들의 조합일 수 있으며, 이에 제한되는 것은 아니다. 활성층은 단일 양자 우물 구조, 다중 양자 우물 구조, 양자선 구조, 또는 양자점 구조 중 적어도 어느 하나로 형성될 수 있다. 활성층(AL)은 n형 반도체층을 통해서 주입되는 전자와 p형 반도체층을 통해서 주입되는 정공이 재결합되는 영역일 수 있다. 활성층은 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 광을 방출하는 층일 수 있다.
초소형 발광소자(LED)의 길이 및 폭은 수백 나노 미터 내지 수백 마이크로 미터 사이일 수 있다. 초소형 발광소자(LED)의 길이 및 폭은 예를 들어, 100 나노 미터 내지 100 마이크로 미터 사이일 수 있다. 초소형 발광소자(LED)의 폭 대비 길이의 비율, 즉 종횡비는 1:1 내지 1:10 사이일 수 있다.
도 3d를 참조하면, 전술한 바와 같이 광 제어패턴(CCF-R)은 소스 광을 다른 파장의 광으로 변환시키는 양자점(QD)을 포함할 수 있다. 제1 화소영역(PXA-R, 도 3a)에 중첩하는 광 제어패턴(CCF-R)에서, 양자점(QD)은 소스 광인 블루 광을 레드 광으로 변환시키는 것일 수 있다.
양자점(QD)은 코어-쉘 구조를 가질 수 있으며, 양자점(QD)의 코어는 II-VI족 화합물, III-VI족 화합물, I-III-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있다.
II-VI족 화합물은 CdSe, CdTe, CdS, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
III-VI족 화합물은 In2S3, In2Se3 등과 같은 이원소 화합물, InGaS 3 , InGaSe3 등과 같은 삼원소 화합물, 또는 이들의 임의의 조합을 포함할 수 있다.
I-III-VI족 화합물은 AgInS, AgInS2, CuInS, CuInS2, AgGaS2, CuGaS2 CuGaO2, AgGaO2, AgAlO2 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물, 또는 AgInGaS2, CuInGaS2 등의 사원소 화합물로부터 선택될 수 있다.
III-V족 화합물은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InGaP, InAlP, InNP, InNAs, InNSb, InPAs, InPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물, 및 GaAlNP, GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. 한편, III-V족 화합물은 II족 금속을 더 포함할 수 있다. 예를 들어, III- II-V족 화합물로 InZnP 등이 선택될 수 있다.
IV-VI족 화합물은 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. IV족 원소로는 Si, Ge 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다. IV족 화합물로는 SiC, SiGe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물일 수 있다.
이때, 이원소 화합물, 삼원소 화합물 또는 사원소 화합물은 균일한 농도로 입자 내에 존재하거나, 농도 분포가 부분적으로 다른 상태로 나누어져 동일 입자 내에 존재하는 것일 수 있다. 또한 하나의 양자점이 다른 양자점을 둘러싸는 코어-쉘 구조를 가질 수도 있다. 코어-쉘 구조에서, 쉘에 존재하는 원소의 농도는 코어에 인접할수록 낮아지는 농도 구배(gradient)를 가질 수 있다.
몇몇 실시예에서, 양자점은 전술한 나노 결정을 포함하는 코어 및 상기 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 상기 양자점의 쉘은 상기 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층 역할 및/또는 양자점에 전기 영동 특성을 부여하기 위한 차징층(charging layer)의 역할을 수행할 수 있다. 상기 쉘은 단층 또는 다중층일 수 있다. 상기 양자점의 쉘의 예로는 금속 또는 비금속의 산화물, 반도체 화합물 또는 이들의 조합 등을 들 수 있다.
예를 들어, 상기 금속 또는 비금속의 산화물은 SiO2, Al2O3, TiO2, ZnO, MnO, Mn2O3, Mn3O4, CuO, FeO, Fe2O3, Fe3O4, CoO, Co3O4, NiO 등의 이원소 화합물, 또는 MgAl2O4, CoFe2O4, NiFe2O4, CoMn2O4등의 삼원소 화합물을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
또, 상기 반도체 화합물은 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnSeS, ZnTeS, GaAs, GaP, GaSb, HgS, HgSe, HgTe, InAs, InP, InGaP, InSb, AlAs, AlP, AlSb등을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
양자점(QD)은 약 45nm 이하, 바람직하게는 약 40nm 이하, 더욱 바람직하게는 약 30nm 이하의 발광 파장 스펙트럼의 반치폭(full width of half maximum, FWHM)을 가질 수 있으며, 이 범위에서 색순도나 색재현성을 향상시킬 수 있다. 또한 이러한 양자점(QD)을 통해 발광되는 광은 전 방향으로 방출되는바, 광 시야각이 향상될 수 있다.
또한, 양자점(QD)의 형태는 당 분야에서 일반적으로 사용하는 형태의 것으로 특별히 한정하지 않지만, 보다 구체적으로 구형, 피라미드형, 다중 가지형(multi-arm), 또는 입방체(cubic)의 나노 입자, 나노 튜브, 나노와이어, 나노 섬유, 나노 판상 입자 등의 형태의 것을 사용할 수 있다.
양자점(QD)은 입자 크기에 따라 방출하는 광의 색상을 조절 할 수 있으며, 이에 따라 양자점(QD)은 블루, 레드, 그린 등 다양한 발광 색상을 가질 수 있다. 일 실시예에서, 제1 화소영역(PXA-R, 도 3a)에 중첩하는 광 제어패턴(CCF-R)에 포함된 양자점(QD)은 레드 발광 색을 가질 수 있다. 양자점(QD)의 입자 크기가 작을수록 단파장 영역의 광을 발광하는 것일 수 있다. 예를 들어, 동일한 코어를 갖는 양자점(QD)에서 그린 광을 방출하는 양자점의 입자 크기는 레드 광을 방출하는 양자점의 입자 크기 보다 작은 것일 수 있다. 또한, 동일한 코어를 갖는 양자점(QD)에서 블루 광을 방출하는 양자점의 입자 크기는 그린 광을 방출하는 양자점의 입자 크기 보다 작은 것일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 동일한 코어를 갖는 양자점(QD)에서도 쉘의 형성 재료 및 쉘 두께 등에 따라 입자 크기가 조절될 수 있다.
한편, 양자점(QD)이 블루, 레드, 그린 등 다양한 발광 색상을 가질 경우 상이한 발광 색을 갖는 양자점(QD)은 코어의 재료가 서로 상이한 것일 수 있다.
광 제어패턴(CCF-R)은 산란체(SC)를 더 포함하는 것일 수 있다. 광 제어패턴(CCF-R)는 블루 광을 레드 광으로 변환시키는 양자점(QD)과, 광을 산란시키는 산란체(SC)를 포함하는 것일 수 있다.
산란체(SC)는 무기 입자일 수 있다. 예를 들어, 산란체(SC)는 TiO2, ZnO, Al2O3, SiO2, 및 중공 실리카 중 적어도 하나를 포함하는 것일 수 있다. 산란체(SC)는 TiO2, ZnO, Al2O3, SiO2, 및 중공 실리카 중 어느 하나를 포함하는 것이거나, TiO2, ZnO, Al2O3, SiO2, 및 중공 실리카 중 선택되는 2종 이상의 물질이 혼합된 것일 수 있다.
광 제어패턴(CCF-R)은 양자점(QD) 및 산란체(SC)를 분산시키는 베이스 수지(BR1)를 포함할 수 있다. 베이스 수지(BR1)는 양자점(QD) 및 산란체(SC)가 분산되는 매질로서, 일반적으로 바인더로 지칭될 수 있는 다양한 수지 조성물로 이루어질 수 있다. 예를 들어, 베이스 수지(BR1)는 아크릴계 수지, 우레탄계 수지, 실리콘계 수지, 에폭시계 수지 등일 수 있다. 베이스 수지(BR1)는 투명 수지일 수 있다.
저굴절 패턴(LRP1)은 광학 입자(LP)와, 광학 입자(LP)를 분산시키는 저굴절 베이스 수지(BR2)를 포함할 수 있다.
광학 입자(LP)는 저굴절 패턴(LRP1)의 굴절률을 낮추기 위한 입자일 수 있다. 광학 입자(LP)는 예를 들어, 포로젠(Porogen) 또는 중공 실리카(Hollow silica)를 포함할 수 있다. 저굴절 패턴(LRP1)이 포로젠(Porogen) 또는 중공 실리카(Hollow silica) 등의 다공성 물질 등을 포함함에 따라, 저굴절 패턴(LRP1)의 굴절률이 1.1 이상 1.4 이하로 낮을 수 있다.
저굴절 패턴(LRP1)은 광학 입자(LP)를 분산시키는 저굴절 베이스 수지(BR2)를 포함할 수 있고, 저굴절 베이스 수지(BR2)는 저굴절 패턴(LRP1)의 굴절률 범위를 1.1 이상 1.4 이하로, 저굴절 패턴(LRP1)의 투과율을 90% 이상으로 할 수 있는 매질이라면 제한되지 않고 선택될 수 있다. 저굴절 베이스 수지(BR2)는 아크릴계 수지, 우레탄계 수지, 실리콘계 수지, 에폭시계 수지 등일 수 있다. 저굴절 베이스 수지(BR2)는 베이스 수지(BR1)와 동일하거나 상이할 수 있다.
저굴절 패턴(LRP1)은 광 경화 공정을 통해 형성된 것일 수 있다. 저굴절 패턴(LRP1)은 자외선에 반응하여 광 경화 Cross-linking 연쇄 반응을 촉발시키는 광 개시제(photo initiator)를 더 포함할 수 있다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 표시패널(DP)의 단면도들이다. 도 4는 도 2a의 II-II'에 대응하는 단면을 도시하였다. 도 5는 도 2a의 III-III'에 대응하는 단면을 도시하였다.
도 4를 참조하면, 회로 소자층(DP-CL)은 회로 소자로써 트랜지스터(T-D)를 포함할 수 있으며, 트랜지스터(T-D)는 각각의 발광소자(OLED)에 대응할 수 있다.
회로 소자층(DP-CL)은 베이스층(BL) 상에 배치된 하부 버퍼층(BRL), 제1 절연층(10), 제2 절연층(20), 제3 절연층(30)을 포함할 수 있다. 예컨대, 하부 버퍼층(BRL), 제1 절연층(10) 및 제2 절연층(20)은 무기층이고, 제3 절연층(30)은 유기층일 수 있다.
표시소자층(DP-LED)은 표시소자로써 발광소자(OLED)를 포함할 수 있다. 발광소자(OLED)는 상술한 소스광을 생성할 수 있으며, 제1 화소영역(PXA-R), 제2 화소영역(PXA-G), 및 제3 화소영역(PXA-B)에 전반적으로 중첩하도록 배치된 발광층(EML, 도 3a)을 포함할 수 있다. 발광소자(OLED)는 적어도 제1 화소영역(PXA-R), 제2 화소영역(PXA-G), 및 제3 화소영역(PXA-B) 각각에 중첩할 수 있다.
표시소자층(DP-LED)은 화소 정의막(PDL)을 포함한다. 예컨대, 화소 정의막(PDL)은 유기층일 수 있다. 발광소자(OLED)는 화소 정의막(PDL)에 정의된 개구부 내에 적어도 일부가 배치될 수 있다.
표시소자층(DP-LED)은 발광소자(OLED) 상부에 배치된 박막 봉지층(TFE)을 포함할 수 있다. 박막 봉지층(TFE)은 순차적으로 적층된 제1 봉지 무기층(IOL1)/봉지 유기층(OL)/제2 봉지 무기층(IOL2)을 포함할 수 있다.
박막 봉지층(TFE) 상에는 광학 구조물층(OSL)이 배치된다. 광학 구조물층(OSL)은 광 제어층(CCL), 버퍼층(BFL), 및 컬러필터층(CFL)을 포함한다.
광 제어층(CCL)은 전술한 뱅크(BK)와, 뱅크(BK)에 정의된 제2 개구부(OP2, 도 3a)에 배치된 복수의 광 제어패턴(CCF-R, CCF-G, SCP)을 포함한다. 광 제어패턴(CCF-R, CCF-G, SCP)은 제1 화소영역(PXA-R)에 중첩하는 제1 광 제어패턴(CCF-R), 제2 화소영역(PXA-G)에 중첩하는 제2 광 제어패턴(CCF-G), 및 제3 화소영역(PXA-B)에 중첩하는 제3 광 제어패턴(SCP)을 포함할 수 있다. 한편, 제3 광 제어패턴(SCP)은 투과 패턴으로 지칭될 수 있다.
복수의 광 제어패턴(CCF-R, CCF-G, SCP)은 뱅크(BK)에 정의된 제2 개구부(OP2, 도 3a) 내에 배치되며, 복수의 광 제어패턴(CCF-R, CCF-G, SCP) 중 적어도 일부는 소스광의 광학 성질을 변화시킬 수 있다.
일 실시예에서, 제1 광 제어패턴(CCF-R)은 소스 광인 블루 광을 레드 광으로 변환시킬 수 있다. 제2 광 제어패턴(CCF-G)은 소스 광인 블루 광을 그린 광으로 변환시킬 수 있다. 투과 패턴(SCP)은 소스 광인 블루 광을 투과시키는 것일 수 있다. 한편, 본 명세서에서 블루 광은 410nm 내지 480 nm 파장의 광을 포함할 수 있고, 레드 광은 620 nm 내지 750nm 파장의 광을 포함할 수 있고, 그린 광은 500 nm 내지 570 nm 파장의 광을 포함할 수 있다.
제1 광 제어패턴(CCF-R) 및 제2 광 제어패턴(CCF-G)은 전술한 양자점(QD, 도 3d) 및 산란체(SC, 도 3d)를 포함할 수 있으며, 투과 패턴(SCP)은 양자점을 포함하지 않고 산란체(SC, 도 3d)만을 포함할 수 있다. 제1 광 제어패턴(CCF-R)에 포함된 양자점(QD, 도 3d)은 소스 광인 블루 광을 레드 광으로 변환시키는 입자일 수 있고, 제2 광 제어패턴(CCF-G)에 포함된 양자점(QD, 도 3d)은 소스 광인 블루 광을 그린 광으로 변환시키는 입자일 수 있다.
복수의 광 제어패턴(CCF-R, CCF-G, SCP) 각각의 상부에는 저굴절 패턴(LRP)이 배치된다. 저굴절 패턴(LRP)은 복수의 광 제어패턴(CCF-R, CCF-G, SCP) 각각의 상부로 방출되는 광 중 고각도로 방출되는 광을 전반사시켜 리싸이클 시키는 것일 수 있으며, 저굴절 패턴(LRP)에 의해 복수의 광 제어패턴(CCF-R, CCF-G, SCP) 각각의 광 변환효율이 개선될 수 있다. 저굴절 패턴(LRP)은 복수의 광 제어패턴(CCF-R, CCF-G, SCP) 각각의 상면 전체를 커버할 수 있다.
저굴절 패턴(LRP)은 제1 화소영역(PXA-R)에 중첩하는 제1 저굴절 패턴(LRP1), 제2 화소영역(PXA-G)에 중첩하는 제2 저굴절 패턴(LRP2), 및 제3 화소영역(PXA-B)에 중첩하는 제3 저굴절 패턴(LRP3)을 포함할 수 있다. 제1 저굴절 패턴(LRP1)은 제1 광 제어패턴(CCF-R)에 평면상에서 중첩하고, 제1 광 제어패턴(CCF-R)의 상면을 커버할 수 있다. 제2 저굴절 패턴(LRP2)은 제2 광 제어패턴(CCF-G)에 평면상에서 중첩하고, 제2 광 제어패턴(CCF-G)의 상면을 커버할 수 있다. 제3 저굴절 패턴(LRP3)은 투과 패턴(SCP)에 평면상에서 중첩하고, 투과 패턴(SCP)의 상면을 커버할 수 있다.
제1 저굴절 패턴(LRP1), 제2 저굴절 패턴(LRP2) 및 제3 저굴절 패턴(LRP3) 각각의 적어도 일부는 뱅크(BK)의 상면 상에 배치될 수 있다. 제1 저굴절 패턴(LRP1), 제2 저굴절 패턴(LRP2) 및 제3 저굴절 패턴(LRP3) 각각의 상면은 뱅크(BK)의 상면에 비해 높게 정의될 수 있다.
일 방향 상에서, 저굴절 패턴(LRP)의 폭은 대응하는 광 제어패턴(CCF-R, CCF-G, SCP) 각각의 폭보다 클 수 있다. 즉, 일 방향 상에서 제1 저굴절 패턴(LRP1)의 폭은 제1 광 제어패턴(CCF-R)의 폭보다 크고, 제2 저굴절 패턴(LRP2)의 폭은 제2 광 제어패턴(CCF-G)의 폭보다 크고, 제3 저굴절 패턴(LRP3)의 폭은 투과 패턴(SCP)의 폭보다 클 수 있다. 저굴절 패턴(LRP)의 폭은 대응하는 광 제어패턴(CCF-R, CCF-G, SCP) 각각의 폭보다 크게 설계됨으로써, 저굴절 패턴(LRP)의 형성 공정에서 다소 오정렬(misalign)이 발생하더라도 광 제어패턴(CCF-R, CCF-G, SCP) 각각의 상면 전체를 저굴절 패턴(LRP)이 커버할 수 있고, 이에 따라 표시패널(DP)의 신뢰성이 향상될 수 있다.
제1 저굴절 패턴(LRP1), 제2 저굴절 패턴(LRP2) 및 제3 저굴절 패턴(LRP3) 각각은 평면상에서 서로 이격되도록 배치될 수 있다. 즉, 제1 저굴절 패턴(LRP1), 제2 저굴절 패턴(LRP2) 및 제3 저굴절 패턴(LRP3) 각각은 서로 연결되지 않고 소정의 간격을 가지도록 이격되어 배치될 수 있다. 제1 저굴절 패턴(LRP1), 제2 저굴절 패턴(LRP2) 및 제3 저굴절 패턴(LRP3) 각각이 서로 이격됨에 따라, 뱅크(BK)의 상면 일부가 저굴절 패턴(LRP)에 의해 커버되지 않고 노출될 수 있다.
뱅크(BK) 및 저굴절 패턴(LRP) 상에는 버퍼층(BFL)이 배치된다. 버퍼층(BFL)은 유기 버퍼층(OL-1) 및 무기 버퍼층(IOL-1)을 포함할 수 있다.
버퍼층(BFL) 상에는 컬러필터층(CFL)이 배치된다. 컬러필터층(CFL)은 복수의 컬러필터(CF-R, CF-G, CF-B)와, 복수의 컬러필터(CF-R, CF-G, CF-B)를 커버하는 오버코트층(OC)을 포함할 수 있다. 복수의 컬러필터(CF-R, CF-G, CF-B) 각각은 특정한 파장범위의 광을 투과시키고, 해당 파장범위 외의 광은 차단시킨다. 제1 화소영역(PXA-R)에 중첩하는 제1 컬러필터(CF-R)는 레드광을 투과시키고, 그린광 및 블루광을 차단할 수 있다. 제2 화소영역(PXA-G)에 중첩하는 제2 컬러필터(CF-G)는 그린광을 투과시키고, 레드광 및 블루광을 차단할 수 있다. 제3 화소영역(PXA-B)에 중첩하는 제3 컬러필터(CF-B)는 블루광을 투과시키고, 그린광 및 레드광을 차단할 수 있다. 복수의 컬러필터(CF-R, CF-G, CF-B)는 베이스 수지 및 베이스 수지에 분산된 염료 및/또는 안료를 포함한다. 베이스 수지는 염료 및/또는 안료가 분산되는 매질로서, 일반적으로 바인더로 지칭될 수 있는 다양한 수지 조성물로 이루어질 수 있다.
오버코트층(OC)은 복수의 컬러필터(CF-R, CF-G, CF-B)를 보호하는 유기층일 수 있다. 오버코트층(OC)은 광 경화성 유기물질 또는 열 경화성 유기물질을 포함할 수 있다. 다만 이에 한정되지 않고, 오버코트층(OC)은 무기물질을 포함할 수도 있다.
도 4 및 도 5를 함께 참조하면, 뱅크(BK)에는 뱅크 웰 영역(BWA)에 중첩하는 뱅크 웰(BW)이 정의될 수 있다. 뱅크 웰(BW)은 복수의 광 제어패턴(CCF-R, CCF-G, SCP) 각각이 배치되는 제2 개구부(OP2, 도 3a)와 평면상에서 이격되어 정의될 수 있다.
뱅크 웰(BW)은 광 제어층(CCL)에 포함된 복수의 광 제어패턴(CCF-R, CCF-G, SCP)을 패터닝하는 공정에서 오탄착으로 인한 불량을 방지하기 위해, 뱅크(BK)의 일부 영역을 제거하여 형성된 것일 수 있다. 즉, 뱅크 웰(BW)은 복수의 광 제어패턴(CCF-R, CCF-G, SCP)을 패터닝하는 공정에서 잘못 도포된 광 제어패턴(CCF-R, CCF-G, SCP) 형성 물질이 흘러들어갈 수 있는 부분이다. 뱅크 웰(BW)을 통해, 잘못 도포된 광 제어패턴(CCF-R, CCF-G, SCP) 형성 물질이 뱅크(BK)의 상부에 남아 상부 부재의 형성 과정에서 불량을 야기하는 것을 방지할 수 있다.
뱅크 웰(BW)이 형성된 뱅크 웰 영역(BWA)에는 저굴절 패턴(LRP)이 중첩하지 않는다. 즉, 저굴절 패턴(LRP)은 복수의 광 제어패턴(CCF-R, CCF-G, SCP)에 평면상으로 중첩하고, 뱅크 웰(BW)이 정의된 부분에는 중첩하지 않도록 패터닝되어 형성될 수 있다.
복수의 광 제어패턴(CCF-R, CCF-G, SCP) 상에 광의 리싸이클을 위한 저굴절 부재를 형성할 때, 저굴절 물질을 화소 영역들(PXA-R, PXA-G, PXA-B), 주변 영역(NPXA) 및 뱅크 웰 영역(BWA)에 전면적으로 중첩하도록 형성할 경우, 즉, 저굴절 부재를 하나의 연결된 층을 이루는 저굴절 층으로 형성할 경우, 뱅크(BK)의 상면 및 뱅크 웰(BW)의 내부에도 저굴절 부재가 형성된다. 이러한 경우, 저굴절 부재 하부에 배치된 복수의 광 제어패턴(CCF-R, CCF-G, SCP)과 뱅크(BK) 사이의 단차가 평탄화 되지 않을 수 있으며, 뱅크 웰(BW) 내부에 형성된 저굴절 부재의 일부가 형성될 경우, 저굴절 부재가 끊어지거나 일부 영역에 형성되지 않는 등의 불량이 발생할 수 있다.
본 발명의 일 실시예에 따른 저굴절 패턴(LRP)은 복수의 광 제어패턴(CCF-R, CCF-G, SCP) 각각의 상부에 중첩하도록 형성되고, 서로 다른 광 제어패턴(CCF-R, CCF-G, SCP) 상에 배치된 저굴절 패턴(LRP)은 서로 이격되도록 배치된다. 또한, 저굴절 패턴(LRP)은 뱅크 웰(BW)이 정의된 부분에는 중첩하지 않도록 형성될 수 있다. 이에 따라, 복수의 광 제어패턴(CCF-R, CCF-G, SCP)과 뱅크(BK) 사이의 단차가 평탄화 되지 않는 문제나, 저굴절 부재가 끊어지거나 목적한 일부 영역에 형성되지 않는 등의 문제가 방지될 수 있고, 이에 따라 표시패널(DP)의 신뢰성이 개선될 수 있다.
다시 도 4 및 도 5를 참조하면, 뱅크 웰(BW)의 내부에는 버퍼층(BFL)의 일부가 배치될 수 있다. 뱅크 웰(BW)의 내부에는 컬러필터 패턴(CF-P)이 배치될 수 있다. 컬러필터 패턴(CF-P)은 컬러필터층(CFL)에 포함된 복수의 컬러필터(CF-R, CF-G, CF-B) 중 적어도 일부와 동일한 물질을 포함하는 것일 수 있다. 즉, 컬러필터 패턴(CF-P)은 컬러필터층(CFL)에 포함된 복수의 컬러필터(CF-R, CF-G, CF-B) 형성시 동일한 공정을 통해 형성되는 것일 수 있다. 일 실시예에서, 컬러필터 패턴(CF-P)은 제1 컬러필터(CF-R)와 동일 물질을 포함하는 제1 컬러필터 패턴(CF-R1), 제2 컬러필터(CF-G)와 동일 물질을 포함하는 제2 컬러필터 패턴(CF-G1), 및 제3 컬러필터(CF-B)와 동일 물질을 포함하는 제3 컬러필터 패턴(CF-B1)을 포함할 수 있다. 제1 컬러필터 패턴(CF-R1), 제2 컬러필터 패턴(CF-G1), 및 제3 컬러필터 패턴(CF-B1) 중 적어도 어느 하나는 생략될 수 있다. 예를 들어, 뱅크 웰(BW)의 내부에는 제1 컬러필터 패턴(CF-R1), 제2 컬러필터 패턴(CF-G1), 및 제3 컬러필터 패턴(CF-B1) 중 어느 하나만 배치될 수도 있다. 또는, 제1 컬러필터 패턴(CF-R1), 제2 컬러필터 패턴(CF-G1), 및 제3 컬러필터 패턴(CF-B1) 전체가 생략될 수 있다. 제1 컬러필터 패턴(CF-R1), 제2 컬러필터 패턴(CF-G1), 및 제3 컬러필터 패턴(CF-B1) 전체가 생략될 경우, 오버코트층(OC)의 일부가 뱅크 웰(BW)의 내부에 배치될 수 있다. 즉, 제1 컬러필터 패턴(CF-R1), 제2 컬러필터 패턴(CF-G1), 및 제3 컬러필터 패턴(CF-B1) 없이, 오버코트층(OC)의 일부인 오버코트 패턴(OC-P)이 뱅크 웰(BW)의 내부를 채우는 것일 수 있다.
도 6a 내지 도 6d는 본 발명의 일 실시예에 따른 표시패널 제조방법 중 일부 단계를 순차적으로 나타낸 단면도들이다. 도 7a 내지 도 7d는 본 발명의 일 실시예에 따른 표시패널 제조방법 중 일부 단계를 순차적으로 나타낸 단면도들이다. 도 6a 내지 도 6d에서는 도 4와 같이, 도 2a의 II-II' 절단선에 대응하는 단면에서 표시패널 제조방법 중 일부 단계를 순차적으로 나타었다. 도 7a 내지 도 7d에서는 도 5와 같이, 도 2a의 III-III' 절단선에 대응하는 단면에서 표시패널 제조방법 중 일부 단계를 순차적으로 나타었다.
일 실시예의 표시패널 제조방법은 발광소자를 준비하는 단계, 복수의 광 제어패턴을 형성하는 단계, 예비 저굴절 패턴층을 형성하는 단계, 광을 조사하여 저굴절 패턴부분을 경화시키는 단계, 및 경화되지 않은 부분을 제거하는 단계를 포함한다.
도 6a 및 도 6b를 참조하면, 일 실시예의 표시패널 제조방법에서는 발광소자(OLED, 도 4)를 포함하는 표시소자층(DP-LED)을 형성한 후, 표시소자층(DP-LED)의 상부에 복수의 광 제어패턴(CCF-R, CCF-G, SCP)을 형성한다. 복수의 광 제어패턴(CCF-R, CCF-G, SCP)은 제1 광 제어패턴(CCF-R), 제2 광 제어패턴(CCF-G), 및 투과 패턴(SCP)을 포함할 수 있다. 제1 광 제어패턴(CCF-R), 제2 광 제어패턴(CCF-G), 및 투과 패턴(SCP) 각각은 뱅크(BK)를 사이에 두고 이격될 수 있다. 제1 광 제어패턴(CCF-R), 제2 광 제어패턴(CCF-G), 및 투과 패턴(SCP) 각각은 뱅크(BK)에 정의된 개구에 패터닝되어 형성될 수 있다.
도 6b 및 도 6c를 참조하면, 일 실시예의 표시패널 제조방법에서는 복수의 광 제어패턴(CCF-R, CCF-G, SCP) 상에 복수의 광 제어패턴(CCF-R, CCF-G, SCP) 상면을 커버하도록 예비 저굴절 패턴층(LRP-PL)을 형성한다. 예비 저굴절 패턴층(LRP-PL)은 저굴절 물질을 도포하여 형성될 수 있다. 저굴절 물질은 경화 후 약 1.1 이상 약 1.4 이하의 굴절률을 가지는 저굴절 패턴(LRP-1, LRP-2, LRP-3, 도 6d)을 형성하는 물질일 수 있다. 저굴절 물질은 굴절률을 낮추기 위한 광학 입자(LP, 도 3d)를 포함할 수 있으며, 광학 입자(LP, 도 3d)는 예를 들어, 포로젠(Porogen) 또는 중공 실리카(Hollow silica)를 포함할 수 있다. 저굴절 물질은 광학 입자를 분산시키는 저굴절 베이스 수지를 포함할 수 있다. 저굴절 물질은 후술할 경화 공정에서 자외선에 반응하여 광 경화 Cross-linking 연쇄 반응을 촉발시키는 광 개시제(photo initiator)를 더 포함할 수 있다.
예비 저굴절 패턴층(LRP-PL) 중 일부 상에는 광(L)이 조사되어, 광 경화 반응이 수행될 수 있다. 일 실시예의 표시패널 제조방법에서는 예비 저굴절 패턴층(LRP-PL) 중 복수의 광 제어패턴(CCF-R, CCF-G, SCP)에 중첩하는 부분에 광(L)이 조사되는 것일 수 있다. 광(L)은 자외선일 수 있다.
예비 저굴절 패턴층(LRP-PL) 중 복수의 광 제어패턴(CCF-R, CCF-G, SCP)에 중첩하는 부분에 광(L)이 조사됨에 따라, 예비 저굴절 패턴층(LRP-PL) 중 경화된 예비 저굴절 패턴(LRP-1P, LRP-2P, LRP-3P)이 형성될 수 있다. 예비 저굴절 패턴(LRP-1P, LRP-2P, LRP-3P)은 복수의 광 제어패턴(CCF-R, CCF-G, SCP)에 중첩하고, 경화되지 않은 미경화 패턴(LRP-R)을 사이에 두고 평면상에서 서로 이격된 것일 수 있다. 예비 저굴절 패턴(LRP-1P, LRP-2P, LRP-3P)은 제1 광 제어패턴(CCF-R)에 중첩하는 제1 예비 저굴절 패턴(LRP-1P), 제2 광 제어패턴(CCF-G)에 중첩하는 제2 예비 저굴절 패턴(LRP-2P), 및 투과 패턴(SCP)에 중첩하는 제3 예비 저굴절 패턴(LRP-3P)을 포함할 수 있다. 제1 예비 저굴절 패턴(LRP-1P), 제2 예비 저굴절 패턴(LRP-2P) 및 제3 예비 저굴절 패턴(LRP-3P) 각각은 평면상에서 서로 이격될 수 있다.
도 6c 및 도 6d를 참조하면, 일 실시예의 표시패널 제조방법은 광 경화 단계 이후 경화되지 않은 미경화 패턴(LRP-R)을 제거하는 단계를 포함한다. 미경화 패턴(LRP-R)은 광 경화 단계에서 광(L)이 조사되지 않아 경화되지 않은 부분으로, 제1 예비 저굴절 패턴(LRP-1P), 제2 예비 저굴절 패턴(LRP-2P) 및 제3 예비 저굴절 패턴(LRP-3P) 각각의 사이에 정의될 수 있다. 미경화 패턴(LRP-R)이 제거됨에 따라, 복수의 광 제어패턴(CCF-R, CCF-G, SCP) 각각의 상부에 저굴절 패턴(LRP-1, LRP-2, LRP-3)이 형성될 수 있다. 저굴절 패턴(LRP-1, LRP-2, LRP-3)은 평면상에서 서로 이격될 수 있다. 저굴절 패턴(LRP-1, LRP-2, LRP-3)은 제1 광 제어패턴(CCF-R) 상에 형성되는 제1 저굴절 패턴(LRP-1), 제2 광 제어패턴(CCF-G) 상에 형성되는 제2 저굴절 패턴(LRP-2), 및 투과 패턴(SCP) 상에 형성되는 제3 저굴절 패턴(LRP-3)을 포함할 수 있고, 제1 저굴절 패턴(LRP-1), 제2 저굴절 패턴(LRP-2), 및 제3 저굴절 패턴(LRP-3) 각각은 평면상에서 서로 이격될 수 있다.
도 7a 및 도 7b를 참조하면, 일 실시예의 표시패널 제조방법에서 뱅크(BK)에는 복수의 광 제어패턴(CCF-R, CCF-G, SCP)을 형성하는 공정에서의 오탄착 불량을 방지하기 위한 뱅크 웰(BW)이 정의되며, 예비 저굴절 패턴층(LRP-PL)을 형성할 때 예비 저굴절 패턴층(LRP-PL)의 일부가 뱅크 웰(BW) 내부에 배치될 수 있다.
도 7b 및 도 7c를 참조하면, 예비 저굴절 패턴층(LRP-PL) 중 일부 상에는 광(L)이 조사되어, 광 경화 반응이 수행될 수 있으며, 뱅크 웰(BW)이 정의된 부분에 배치된 예비 저굴절 패턴층(LRP-PL)에는 광(L)이 조사되지 않을 수 있다. 뱅크 웰(BW)이 정의된 부분에 배치된 예비 저굴절 패턴층(LRP-PL)은 경화되지 않을 수 있다. 예비 저굴절 패턴층(LRP-PL) 중 복수의 광 제어패턴(CCF-R, CCF-G, SCP)에 중첩하는 부분에는 광(L)이 조사되어 예비 저굴절 패턴(LRP-1P, LRP-2P, LRP-3P)이 형성되고, 뱅크 웰(BW)이 정의된 부분에 배치된 예비 저굴절 패턴층(LRP-PL)은 경화되지 않아 미경화 패턴(LRP-R')이 형성될 수 있다.
도 7c 및 도 7d를 참조하면, 일 실시예의 표시패널 제조방법에서는 광 경화 단계 이후 경화되지 않은 미경화 패턴(LRP-R')을 제거하는 단계를 포함한다. 뱅크 웰(BW) 내부에 배치된 미경화 패턴(LRP-R')이 제거될 수 있고, 이에 따라 뱅크 웰(BW) 내부에는 저굴절 패턴(LRP-1, LRP-2, LRP-3)이 배치되지 않을 수 있다. 즉, 저굴절 패턴(LRP-1, LRP-2, LRP-3) 형성 공정이 진행된 이후에도 뱅크 웰(BW)에는 다른 구성이 형성되지 않고 노출될 수 있다. 이후 공정에서, 버퍼층(BFL, 도 5), 컬러필터 패턴(CF-P, 도 5), 오버코트 패턴(OC-P, 도 5) 등이 뱅크 웰(BW) 내부에 배치되도록 형성될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 청구범위에 의해 정하여져야만 할 것이다.
DP : 표시패널 OLED : 발광소자
CCL : 광 제어층 LRP : 저굴절 패턴
LRP1 : 제1 저굴절 패턴 LRP2 : 제2 저굴절 패턴
CFL : 컬러필터층

Claims (20)

  1. 제1 전극, 상기 제1 전극 상에 배치된 발광층 및 상기 발광층 상에 배치된 제2 전극을 포함하고, 소스광을 출력하는 발광소자;
    상기 발광 소자 상에 배치되고, 복수의 광 제어패턴을 포함하는 광 제어층; 및
    상기 복수의 광 제어패턴 각각의 상부에 배치된 복수의 저굴절 패턴을 포함하고,
    상기 복수의 광 제어패턴은
    제1 광 제어패턴; 및
    상기 제1 광 제어 패턴과 평면상에서 이격된 제2 광 제어패턴을 포함하고,
    상기 복수의 저굴절 패턴은
    상기 제1 광 제어패턴 상에 배치된 제1 저굴절 패턴; 및
    상기 제2 광 제어패턴 상에 배치된 제2 저굴절 패턴을 포함하고,
    상기 제1 저굴절 패턴 및 상기 제2 저굴절 패턴은 평면상에서 서로 이격된 표시패널.
  2. 제1항에 있어서,
    상기 복수의 저굴절 패턴 각각의 평면상 폭은 상기 복수의 저굴절 패턴 중 대응하는 저굴절 패턴 각각의 평면상 폭보다 큰 표시패널.
  3. 제2항에 있어서,
    상기 제1 저굴절 패턴의 일 방향으로의 폭은 상기 제1 광 제어패턴의 상기 일 방향으로의 폭보다 크고,
    상기 제2 저굴절 패턴의 상기 일 방향으로의 폭은 상기 제2 광 제어패턴의 상기 일 방향으로의 폭보다 큰 표시패널.
  4. 제1항에 있어서,
    상기 광 제어층은 상기 복수의 광 제어패턴 각각이 배치되는 개구부가 정의된 뱅크를 더 포함하는 표시패널.
  5. 제4항에 있어서,
    상기 뱅크에는 상기 개구부와 평면상에서 이격된 뱅크 웰이 정의되는 표시패널.
  6. 제5항에 있어서,
    상기 복수의 저굴절 패턴 상에 배치되고, 복수의 컬러필터를 포함하는 컬러필터층을 더 포함하는 표시패널.
  7. 제6항에 있어서,
    상기 복수의 컬러필터는
    적어도 일부가 상기 제1 광 제어패턴에 중첩하는 제1 컬러필터; 및
    적어도 일부가 상기 제2 광 제어패턴에 중첩하는 제2 컬러필터를 포함하는 표시패널.
  8. 제6항에 있어서,
    상기 뱅크 웰 내부에 상기 복수의 컬러필터 중 적어도 하나와 동일한 물질을 포함하는 컬러필터 패턴이 배치되는 표시패널.
  9. 제6항에 있어서,
    상기 컬러필터층은 상기 복수의 컬러필터를 커버하는 오버코트층을 더 포함하는 표시패널.
  10. 제9항에 있어서,
    상기 뱅크 웰 내부에 상기 오버코트층의 적어도 일부가 배치되는 표시패널.
  11. 제1항에 있어서,
    상기 광 제어층은 상기 제1 광 제어패턴 및 상기 제2 광 제어패턴과 평면상에서 이격된 투과 패턴을 더 포함하고,
    상기 복수의 저굴절 패턴은 상기 투과 패턴 상에 배치된 제3 저굴절 패턴을 더 포함하는 표시패널.
  12. 제1항에 있어서,
    상기 복수의 광 제어패턴 중 적어도 일부는 양자점을 포함하는 표시패널.
  13. 제1항에 있어서,
    상기 복수의 저굴절 패턴 각각은 포로젠(Porogen) 또는 중공 실리카(Hollow silica)를 포함하는 표시패널.
  14. 제13항에 있어서,
    상기 복수의 저굴절 패턴 각각은 광경화제를 더 포함하는 표시패널.
  15. 제1항에 있어서,
    상기 복수의 저굴절 패턴 각각은 1.1 이상 1.4 이하의 굴절률을 가지고,
    90% 이상의 투과율을 가지는 표시패널.
  16. 제1항에 있어서,
    상기 소스 광은 제1 파장의 광이고,
    상기 제1 광 제어패턴은 상기 소스 광을 상기 제1 파장과 상이한 제2 파장의 광으로 변환시키고,
    상기 제2 광 제어패턴은 상기 소스 광을 상기 제1 파장 및 상기 제2 파장과 상이한 제3 파장의 광으로 변환시키는 표시패널.
  17. 제16항에 있어서,
    상기 제1 파장의 광은 청색 광이고, 상기 제2 파장의 광은 녹색 광이고, 상기 제3 파장의 광은 적색 광인 표시패널.
  18. 발광소자;
    상기 발광 소자 상에 배치되고, 복수의 개구가 정의되는 뱅크, 및 상기 복수의 개구 각각의 내부에 배치되는 복수의 광 제어패턴을 포함하는 광 제어층; 및
    상기 복수의 광 제어패턴 각각의 상부에 배치되고, 적어도 일부가 상기 복수의 개구 내부에 배치되는 복수의 저굴절 패턴을 포함하고,
    상기 뱅크에는 상기 개구와 평면상에서 이격된 뱅크 웰이 정의되고,
    상기 복수의 저굴절 패턴은 상기 뱅크 웰과 평면상에서 중첩하지 않는 표시패널.
  19. 제1 전극, 상기 제1 전극 상에 배치된 발광층 및 상기 발광층 상에 배치된 제2 전극을 포함하고, 소스광을 출력하는 발광소자를 준비하는 단계;
    상기 발광소자 상에 제1 광 제어패턴 및 상기 제1 광 제어패턴과 이격된 제2 광 제어패턴을 형성하는 단계;
    상기 제1 광 제어패턴 및 상기 제2 광 제어패턴 상에 저굴절 물질을 도포하여 예비 저굴절 패턴층을 형성하는 단계;
    상기 예비 저굴절 패턴층 중 상기 제1 광 제어패턴 및 상기 제2 광 제어패턴 각각에 중첩하는 부분에 광을 조사하여 경화시키는 단계; 및
    상기 경화단계 이후 경화되지 않은 부분을 제거하는 단계를 포함하는 표시패널 제조방법.
  20. 제19항에 있어서,
    상기 경화되지 않은 부분을 제거하는 단계 이후,
    상기 제1 광 제어패턴에 평면상에서 중첩하는 제1 저굴절 패턴; 및
    상기 제2 광 제어패턴에 평면상에서 중첩하는 제2 저굴절 패턴이 형성되고,
    상기 제1 저굴절 패턴 및 상기 제2 저굴절 패턴은 평면상에서 서로 이격된 표시패널 제조방법.
KR1020210114615A 2021-08-30 2021-08-30 표시패널 및 이의 제조방법 KR20230033179A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210114615A KR20230033179A (ko) 2021-08-30 2021-08-30 표시패널 및 이의 제조방법
US17/866,571 US20230068622A1 (en) 2021-08-30 2022-07-18 Display panel and manufacturing method of the same
CN202211016791.8A CN115734646A (zh) 2021-08-30 2022-08-24 显示面板和用于制造显示面板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210114615A KR20230033179A (ko) 2021-08-30 2021-08-30 표시패널 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20230033179A true KR20230033179A (ko) 2023-03-08

Family

ID=85285827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210114615A KR20230033179A (ko) 2021-08-30 2021-08-30 표시패널 및 이의 제조방법

Country Status (3)

Country Link
US (1) US20230068622A1 (ko)
KR (1) KR20230033179A (ko)
CN (1) CN115734646A (ko)

Also Published As

Publication number Publication date
US20230068622A1 (en) 2023-03-02
CN115734646A (zh) 2023-03-03

Similar Documents

Publication Publication Date Title
US11204518B2 (en) Display panel and manufacturing method thereof
US11469287B2 (en) Display panel and method for manufacturing the same
US11889718B2 (en) Display panel including functional layer
KR20220046043A (ko) 표시패널 및 그 제조방법
EP3893284A1 (en) Display panel
EP4175446A1 (en) Display panel
EP4071824A1 (en) Display panel
KR20200113077A (ko) 표시 패널
KR20210122406A (ko) 표시패널 및 그 제조방법
KR20210025750A (ko) 표시패널
KR20230033179A (ko) 표시패널 및 이의 제조방법
CN218451118U (zh) 显示装置
EP4057357A2 (en) Display panel and manufacturing method thereof
US20230157120A1 (en) Display device
KR20210124556A (ko) 표시 패널
CN116033790A (zh) 显示面板
KR20220102680A (ko) 표시 패널
KR20220000021A (ko) 광제어부재를 포함하는 표시장치 및 광제어부재의 제조 방법
KR20220167818A (ko) 표시 패널 및 이의 제조방법