KR20230114801A - 표시모듈 및 이의 검사방법 - Google Patents

Abstract

본 발명의 표시장치는, 표시패널, 상기 표시패널과 연결된 메인부 및 상기 메인부로부터 돌출된 돌출부를 포함하는 제1 회로기판 및 상기 돌출부에 배치된 제1 커넥터를 포함하는 메인 회로기판, 적어도 일부가 상기 제1 회로기판과 중첩하여 배치된 제2 회로기판 및 상기 제2 회로기판에 배치되고 상기 제1 커넥터와 결합된 제2 커넥터를 포함하는 브릿지 회로기판, 및 보상부재를 포함하고, 상기 제1 회로기판과 상기 제2 회로기판 사이에 이격 공간이 정의되며, 상기 이격 공간은 평면 상에서 결합된 상기 제1 커넥터와 상기 제2 커넥터의 일측에 위치하고, 상기 보상부재는 평면 상에서 상기 이격 공간과 적어도 일부가 중첩한다.

Description

표시모듈 및 이의 검사방법{DISPLAY MODULE AND INSPECTION METHOD OF THE SAME}

본 발명은 표시모듈 및 이의 검사방법에 관한 것이다.

일반적으로 표시장치는 사용자에게 영상을 제공하는 스마트 폰, 디지털 카메라, 노트북 컴퓨터, 내비게이션, 및 스마트 텔레비전 등의 전자기기는 영상을 표시하기 위한 표시장치를 포함한다. 표시장치는 영상을 생성하고, 표시 화면을 통해 사용자에게 영상을 제공한다.

최근 표시장치의 기술 발달과 함께 다양한 형태의 표시장치가 개발되고 있다. 예를 들어, 곡면 형태로 변형되거나, 접히거나 말릴 수 있는 다양한 플렉서블 표시장치들이 개발되고 있다. 플렉서블 표시장치들은 휴대가 용이하고, 사용자의 편의성을 향상시킬 수 있다.

본 발명은 메인 회로기판 및 이를 포함하는 표시장치를 검사하는 브릿지 회로기판을 포함하며, 브릿지 회로기판의 불량 발생을 감소시키는 것을 목적으로 한다.

본 발명에 따른 표시모듈은, 적어도 하나의 화소를 포함하는 표시패널, 상기 표시패널과 연결된 메인부 및 상기 메인부로부터 돌출된 돌출부를 포함하는 제1 회로기판 및 상기 돌출부에 배치된 제1 커넥터를 포함하는 메인 회로기판, 적어도 일부가 상기 제1 회로기판과 중첩하여 배치된 제2 회로기판 및 상기 제2 회로기판에 배치되고 상기 제1 커넥터와 결합된 제2 커넥터를 포함하는 브릿지 회로기판, 및 보상부재를 포함하고, 상기 제1 회로기판과 상기 제2 회로기판 사이에 이격 공간이 정의되며, 상기 이격 공간은 평면 상에서 결합된 상기 제1 커넥터와 상기 제2 커넥터의 일측에 위치하고, 상기 보상부재는 평면 상에서 상기 이격 공간과 적어도 일부가 중첩한다.

상기 보상부재는 상기 이격 공간 내에 배치되는 것을 특징으로 할 수 있다.

상기 보상부재는 상기 제1 회로기판 및 상기 제2 회로기판에 접촉되는 것을 특징으로 할 수 있다.

상기 보상부재는 상기 제2 회로기판에만 부착된 것을 특징으로 할 수 있다.

상기 보상부재는 고분자 물질을 포함하는 것을 특징으로 할 수 있다.

상기 제2 회로기판은 상기 제2 커넥터가 배치된 배면 및 상기 배면에 대향되는 전면을 포함하고, 상기 보상부재는 상기 제2 회로기판의 상기 전면 상에 배치되고, 상기 제2 커넥터와 중첩하는 것을 특징으로 할 수 있다.

상기 보상부재는 금속 물질 및 고분자 물질 중 적어도 어느 하나를 포함하는 것을 특징으로 할 수 있다.

상기 제2 회로기판은 상기 제2 커넥터가 배치된 배면 및 상기 배면에 대향되는 전면을 포함하고, 상기 보상부재는 복수 개이고, 상기 보상부재들은 상기 이격 공간 내에 배치되며 상기 제1 및 제2 회로기판들과 접촉하는 제1 보상부재 및 상기 전면 상에 배치되고 상기 제2 커넥터와 중첩하는 제2 보상부재를 포함하는 것을 특징으로 할 수 있다.

상기 제1 보상부재는 상기 배면에만 부착되는 것을 특징으로 할 수 있다.

상기 제1 보상부재는 고분자 물질을 포함하고, 상기 제2 보상부재는 금속 물질 및 고분자 물질 중 적어도 하나를 포함하는 것을 특징으로 할 수 있다.

상기 표시패널은 상기 화소가 배치된 제1 영역, 상기 제1 영역과 마주하는 제2 영역, 및 상기 제1 영역으로부터 상기 제2 영역으로 연장되고 제1 방향으로 연장된 가상의 제1 축을 기준으로 벤딩된 벤딩영역을 포함하고, 상기 메인 회로기판은 상기 표시패널의 상기 벤딩영역과 이격된 상기 제2 영역의 일단에 결합되는 것을 특징으로 할 수 있다.

상기 메인 회로기판 및 상기 브릿지 회로기판의 일부는 평면 상에서 상기 제1 영역과 중첩하고, 상기 브릿지 회로기판의 나머지 일부는 평면 상에서 상기 제1 영역과 비-중첩한 것을 특징으로 할 수 있다.

상기 제1 영역은 상기 제1 방향으로 연장된 가상의 제2 축을 기준으로 폴딩되는 폴딩영역, 상기 폴딩영역을 사이에 두고 상기 제1 방향과 교차하는 제2 방향으로 서로 이격하여 배치된 제1 비폴딩영역 및 제2 비폴딩영역을 포함하는 것을 특징으로 할 수 있다.

상기 메인부는 제1 방향으로 연장된 제1 메인부분 및 상기 제1 메인부분의 일측으로부터 상기 제1 방향과 교차하는 제2 방향으로 연장된 제2 메인부분을 포함하고, 상기 돌출부는 상기 제2 메인부분으로부터 상기 제2 방향으로 연장되고 상기 이격 공간을 정의하는 제1 돌출부분 및 상기 제1 돌출부분으로부터 상기 제2 방향으로 연장되고 상기 제2 커넥터가 배치된 제2 돌출부분을 포함하고, 상기 제1 방향에서, 상기 제1 돌출부분의 최대폭은 상기 제2 메인부분의 최대폭 및 상기 제2 돌출부분의 최대폭보다 작은 것을 특징으로 할 수 있다.

상기 제2 회로기판은 상기 돌출부와 중첩하는 제1 부분 및 상기 돌출부와 비-중첩하는 제2 부분을 포함하고, 상기 브릿지 회로기판은 상기 제2 부분의 일단에 배치된 제3 커넥터를 더 포함하는 것을 특징으로 할 수 있다.

본 발명에 따른 표시모듈 검사방법은, 메인 회로기판, 상기 메인 회로기판과 연결된 브릿지 회로기판, 및 상기 메인 회로기판과 상기 브릿지 회로기판 사이에 정의된 이격 공간의 적어도 일부와 중첩하는 보상부재를 포함하고, 상기 메인 회로기판은 적어도 하나의 화소를 포함하는 표시패널과 연결된 기판 조립체를 제공하는 단계, 상기 브릿지 회로기판을 검사장치에 연결하여 상기 메인 회로기판을 검사하는 단계, 및 상기 브릿지 회로기판 및 상기 보상부재를 상기 메인 회로기판으로부터 제거하는 단계를 포함한다.

상기 메인 회로기판은 제1 회로기판 및 상기 제1 회로기판에 배치된 제1 커넥터를 포함하고, 상기 브릿지 회로기판은 적어도 일부가 상기 제1 회로기판과 중첩하여 배치된 제2 회로기판 및 상기 제2 회로기판에 배치되고 상기 제1 커넥터와 결합된 제2 커넥터를 포함하고, 상기 보상부재는 상기 이격 공간 내에 배치되는 제1 보상부재 및 상기 제2 회로기판 상에 배치되며 상기 이격 공간 및 상기 제2 커넥터에 중첩하는 제2 보상부재 중 적어도 어느 하나를 포함하는 것을 특징으로 할 수 있다.

상기 브릿지 회로기판은 상기 제2 회로기판에 배치된 제3 커넥터를 더 포함하고, 상기 메인 회로기판을 검사하는 단계는 상기 검사장치에 상기 제3 커넥터를 연결하여 검사하는 것을 특징으로 할 수 있다.

상기 표시패널은 제1 방향으로 연장된 가상의 축을 기준으로 벤딩되는 벤딩영역, 상기 화소가 배치된 제1 영역, 및 상기 벤딩영역을 사이에 두고 상기 제1 영역과 상기 제1 방향과 교차하는 제2 방향으로 이격된 제2 영역을 포함하고, 상기 기판 조립체를 제공하는 단계 이전에, 상기 기판 조립체를 상기 표시패널의 상기 제2 영역에 결합하는 단계, 상기 표시패널에 결합된 상기 기판 조립체를 검사하는 단계, 및 상기 표시패널의 상기 벤딩영역을 상기 가상의 축을 기준으로 벤딩하는 단계를 더 포함하는 것을 특징으로 할 수 있다.

본 발명에 따르면, 메인 회로기판 및 브릿지 회로기판 사이에 형성된 이격 공간에 의해 브릿지 회로기판의 꺾임 현상 또는 브릿지 회로기판이 커넥터로부터 벌어지는 현상을 방지할 수 있다. 이에 따라, 브릿지 회로기판의 불량 발생을 감소시킬 수 있고, 표시모듈의 검사 신뢰도를 개선할 수 있다.

도 1은 본 발명의 일 실시예에 따른 전자장치의 사시도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 전자장치의 폴딩 상태를 도시한 사시도들이다.
도 3은 본 발명의 일 실시예에 따른 전자장치의 분해 사시도이다.
도 4는 본 발명의 일 실시예에 따른 전자장치의 블록도이다.
도 5a는 본 발명의 일 실시예에 따른 표시패널의 평면도이다.
도 5b는 본 발명의 일 실시예에 따른 유닛모듈의 단면도이다.
도 6은 본 발명의 일 실시예에 따른 표시유닛의 단면도이다.
도 7은 본 발명의 일 실시예에 따른 표시유닛의 단면도이다.
도 8은 본 발명의 일 실시예에 따른 표시모듈의 평면도이다.
도 9a는 본 발명의 일 실시예에 따른 표시모듈의 일부 구성의 평면도이다.
도 9b는 도 9a의 I-I'을 따라 절단한 단면도이다.
도 10a는 본 발명의 일 실시예에 따른 표시모듈의 일부 구성의 평면도이다.
도 10b는 도 10a의 II-II'을 따라 절단한 단면도이다.
도 11a는 본 발명의 일 실시예에 따른 표시모듈의 일부 구성의 평면도이다.
도 11b는 도 11a의 III-III'을 따라 절단한 단면도이다.
도 12는 본 발명의 일 실시예에 따른 표시모듈의 검사방법을 도시한 순서도이다.
도 13a 내지 도 13c는 본 발명의 일 실시예에 따른 표시모듈의 검사방법을 도시한 평면도들이다.
도 14a 및 도 14b는 본 발명의 일 실시예에 따른 표시모듈의 검사방법을 도시한 평면도들이다.

본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.

동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.

"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안 된다.

이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.

도 1은 본 발명의 일 실시예에 따른 전자장치의 사시도이다. 도 2a 및 도 2b는 본 발명의 일 실시예에 따른 전자장치의 폴딩 상태를 도시한 사시도들이다.

도 1 내지 도 2b를 참조하면, 전자장치(ED)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 전자장치(ED)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 전자장치(ED)는 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등을 포함할 수 있다. 본 실시예에서, 전자장치(ED)는 스마트 폰으로 예시적으로 도시 되었다.

본 발명의 실시예에 따른 전자장치(ED)는 제1 방향(DR1) 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)이 정의하는 표시면(DS)을 포함할 있다. 전자장치(ED)는 표시면(DS)을 통해 이미지(IM)를 사용자에게 제공할 수 있다.

표시면(DS)은 표시영역(DA) 및 표시영역(DA) 주변의 비표시영역(NDA)을 포함할 수 있다. 표시영역(DA)은 이미지(IM)를 표시하고, 비표시영역(NDA)은 이미지(IM)를 표시하지 않을 수 있다. 비표시영역(NDA)은 표시영역(DA)을 에워쌀 수 있다. 다만, 이에 제한되지 않고, 표시영역(DA)의 형상과 비표시영역(NDA)의 형상은 변형될 수 있으며, 비표시영역(NDA)의 적어도 일부는 생략될 수 있다.

표시면(DS)은 센싱영역(TA)을 포함할 수 있다. 센싱영역(TA)은 표시영역(DA)의 일부 영역일 수 있다. 센싱영역(TA)은 표시영역(DA)의 다른 영역보다 높은 투과율을 갖는다. 이하, 센싱영역(TA)을 제외한 표시영역(DA)의 다른 영역은 일반 표시영역으로 정의될 수 있다.

센싱영역(TA)으로 광 신호 예컨대, 가시광선, 또는 적외선이 이동할 수 있다. 전자장치(ED)는 센싱영역(TA)을 통과하는 가시광선을 통해 외부 이미지를 촬영하거나, 센싱영역(TA)을 통과하는 적외선을 통해 외부 물체의 접근성을 판단할 수 있다. 도 1에서 하나의 센싱영역(TA)을 예시적으로 도시하였으나, 이에 제한되지 않고 센싱영역(TA)은 복수로 제공될 수 있다.

이하, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면과 실질적으로 수직하게 교차하는 방향은 제3 방향(DR3)으로 정의된다. 제3 방향(DR3)은 각 부재들의 전면과 배면을 구분하는 기준이 된다. 본 명세서에서 "평면 상에서"는 제3 방향(DR3)에서 바라본 상태로 정의될 수 있다.

전자장치(ED)는 폴딩영역(FA) 및 복수 개의 비폴딩영역들(NFA1, NFA2)을 포함할 수 있다. 비폴딩영역들(NFA1, NFA2)은 제1 비폴딩영역(NFA1) 및 제2 비폴딩영역(NFA2)을 포함할 수 있다. 제2 방향(DR2) 내에서, 폴딩영역(FA)은 제1 비폴딩영역(NFA1) 및 제2 비폴딩영역(NFA2) 사이에 배치될 수 있다.

도 2a에 도시된 것과 같이, 폴딩영역(FA)은 제1 방향(DR1)에 평행한 폴딩축(FX)을 기준으로 폴딩될 수 있다. 폴딩영역(FA)은 비폴딩영역(NFA1)과 제2 비폴딩영역(NFA2)은 서로 마주보고, 전자장치(ED)는 표시면(DS)이 외부에 노출되지 않도록 인-폴딩(inner-folding)될 수 있다. 이때, 폴딩영역(FA)은 소정의 곡률 반경(R1)을 가지고 폴딩될 수 있다.

본 발명의 일 실시예에서 전자장치(ED)는 표시면(DS)이 외부에 노출되도록 아웃-폴딩(outer-folding)될 수 있다. 전자장치(ED)는 펼침 동작으로부터 인-폴딩 또는 아웃-폴딩 동작이 상호 반복되도록 구성될 수 있으나 이에 제한되지 않는다. 본 발명의 일 실시예에서 전자장치(ED)는 펼침 동작, 인-폴딩 동작, 및 아웃-폴딩 동작 중 어느 하나를 선택할 수 있도록 구성될 수 있다.

도 2b에 도시된 것과 같이, 일 실시예에 따르면, 제1 비폴딩영역(NFA1)과 제2 비폴딩영역(NFA2) 사이의 거리는 곡률 반경(R1)보다 작을 수 있다. 도 2a와 도 2b는 표시면(DS, 도 1 참조)을 기준으로 도시된 것이고, 전자장치(ED)의 외관을 이루는 케이스(EDC, 도 3 참조)는 제1 비폴딩영역(NFA1)과 제2 비폴딩영역(NFA2)의 말단영역에서 접촉할 수도 있다.

도 3은 본 발명의 일 실시예에 따른 전자장치(ED)의 분해 사시도이다. 도 4는 본 발명의 일 실시예에 따른 전자장치(ED)의 블록도이다.

도 3 및 도 4를 참조하면, 전자장치(ED)는 표시유닛(DU), 전자모듈(EM), 전원모듈(PSM), 전자광학모듈(ELM) 및 케이스(EDC)를 포함할 수 있다. 별도로 도시하지 않았으나, 전자장치(ED)는 표시유닛(DU)의 폴딩동작을 제어하기 위한 기구 구조물을 더 포함할 수 있다.

표시유닛(DU)은 이미지(IM, 도 1 참조)를 생성하고 외부 입력을 감지할 수 있다. 표시유닛(DU)은 윈도우모듈(WM), 유닛모듈(UM, 도 5b 참조), 및 메인 회로기판(MC)을 포함할 수 있다.

윈도우모듈(WM)은 전자장치(ED)의 표시면(DS, 도 1 참조)을 제공할 수 있다. 윈도우모듈(WM)은 후술할 유닛모듈(UM) 상에 배치되어 유닛모듈(UM)을 보호할 수 있다. 윈도우모듈(WM)은 유닛모듈(UM)에서 생성된 광을 투과시켜 사용자에게 제공할 수 있다.

유닛모듈(UM)은 적어도 표시패널(DP)을 포함할 수 있다. 도 3에는 유닛모듈(UM)의 적층 구조물 중 표시패널(DP)만을 도시하였으나, 실질적으로 유닛모듈(UM)은 표시패널(DP)의 상부에 배치된 복수 개의 구성들을 더 포함할 수 있다. 유닛모듈(UM)의 적층 구조에 대한 상세한 설명은 후술한다.

표시패널(DP)은 이미지(IM, 도 1 참조)를 생성할 수 있다. 표시패널(DP)은 특별히 한정되는 것은 아니며, 예를 들어, 유기발광 표시패널(organic light emitting display panel) 또는 퀀텀닷 발광표시패널(quantum-dot light emitting display panel)과 같은 발광형 표시패널일 수 있다.

표시패널(DP)은 전자장치(ED)의 표시영역(DA, 도 1 참조) 및 비표시영역(NDA, 도 1 참조)에 대응하는 표시영역(DP-DA) 및 비표시영역(DP-NDA)을 포함한다. 본 명세서에서 “영역/부분과 영역/부분이 대응한다”는 것은 중첩한다는 것을 의미하며 동일한 면적으로 제한되지 않는다.

표시패널(DP)은 전자장치(ED)의 센싱영역(TA, 도 1 참조)에 대응하는 센싱영역(DP-TA)을 포함할 수 있다. 센싱영역(DP-TA)은 표시영역(DP-DA)보다 해상도가 낮은 영역일 수 있다.

표시패널(DP)의 비표시영역(DP-NDA) 상에 구동칩(DIC)이 실장될 수 있다. 구동칩(DIC)는 집적 회로 칩 형태로 제작되어 실장될 수 있다. 다만, 이에 한정되지 않고, 구동칩(DIC)은 메인 회로기판(MC) 상에 실장될 수도 있다.

메인 회로기판(MC)은 표시패널(DP)의 비표시영역(DP-NDA)에 연결될 수 있다. 메인 회로기판(MC)에 관한 상세한 설명은 후술한다.

전자모듈(EM) 및 전원모듈(PSM)은 표시패널(DP)의 하부에 배치될 수 있다. 도시하지 않았으나, 전자모듈(EM) 및 전원모듈(PSM)은 별도의 인쇄 회로기판을 통해 서로 연결될 수 있다.

전자모듈(EM)은 표시유닛(DU)의 동작을 제어할 수 있다. 도 4에 도시된 바와 같이, 전자모듈(EM)은 제어 모듈(10), 무선통신 모듈(20), 영상입력 모듈(30), 음향입력 모듈(40), 음향출력 모듈(50), 메모리(60), 및 외부 인터페이스 모듈(70) 등을 포함할 수 있다. 모듈들은 회로기판에 실장되거나, 플렉서블 회로기판을 통해 전기적으로 연결될 수 있다. 전자모듈(EM)은 전원모듈(PSM)과 전기적으로 연결될 수 있다.

제어 모듈(10)은 전자장치(ED)의 전반적인 동작을 제어할 수 있다. 예를 들어, 제어 모듈(10)은 사용자 입력에 부합하게 유닛모듈(UM)을 활성화시키거나, 비활성화시킬 수 있다. 제어 모듈(10)은 사용자 입력에 부합하게 영상입력 모듈(30), 음향입력 모듈(40), 및 음향출력 모듈(50) 등을 제어할 수 있다. 제어 모듈(10)은 적어도 하나의 마이크로 프로세서를 포함할 수 있다.

무선통신 모듈(20)은 블루투스 또는 와이파이 회선을 이용하여 다른 단말기와 무선 신호를 송/수신할 수 있다. 무선통신 모듈(20)은 일반 통신회선을 이용하여 음성 신호를 송/수신할 수 있다. 무선통신 모듈(20)은 송신할 신호를 변조하여 송신하는 송신 회로(22)와, 수신되는 신호를 복조하는 수신 회로(24)를 포함할 수 있다.

영상입력 모듈(30)은 영상 신호를 처리하여 표시유닛(DU)에 표시 가능한 영상 데이터로 변환할 수 있다. 음향입력 모듈(40)은 녹음 모드 또는 음성 인식 모드 등에서 마이크로폰(Microphone)에 의해 외부의 음향 신호를 입력받아 전기적인 음성 데이터로 변환할 수 있다. 음향출력 모듈(50)은 무선통신 모듈(20)로부터 수신된 음향 데이터 또는 메모리(60)에 저장된 음향 데이터를 변환하여 외부로 출력할 수 있다.

외부 인터페이스 모듈(70)은 외부 충전기, 유/무선 데이터 포트, 및 카드 소켓(예를 들어, 메모리 카드(Memory card), SIM/UIM card) 등에 연결되는 인터페이스 역할을 할 수 있다.

전원모듈(PSM)은 전자모듈(EM)에 전원을 공급할 수 있다. 전원모듈(PSM)은 전자장치(ED)의 전반적인 동작에 필요한 전원을 공급할 수 있다. 전원모듈(PSM)은 통상의 베터리 장치를 포함할 수 있다.

전자광학모듈(ELM)은 표시패널(DP)의 하부에 배치될 수 있다. 전자광학모듈(ELM)은 센싱영역(DP-TA)에 중첩하여 배치될 수 있다. 전자광학모듈(ELM)은 광 신호를 출력하거나 수신하는 전자부품일 수 있다. 전자광학모듈(ELM)은 카메라 모듈(CAM) 및/또는 센서 모듈(SNM)을 포함할 수 있다. 카메라 모듈(CAM)은 센싱영역(DP-TA)을 통해 외부의 이미지를 촬영할 수 있다.

케이스(EDC)는 표시유닛(DU), 전자모듈(EM), 및 전원모듈(PSM)을 수용할 수 있다. 케이스(EDC)는 표시유닛(DU)을 폴딩시키기 위해 2개의 제1 및 제2 케이스들(EDC1, EDC2)을 포함할 수 있다. 제1 및 제2 케이스들(EDC1, EDC2)은 제1 방향(DR1)으로 연장되어 제2 방향(DR2)으로 배열될 수 있다.

도시하지 않았으나, 전자장치(ED)는 제1 및 제2 케이스들(EDC1, EDC2)을 연결하기 위한 힌지 구조물을 더 포함할 수 있다. 케이스(EDC)는 윈도우모듈(WM)과 결합될 수 있다. 케이스(EDC)는 표시유닛(DU), 전자모듈(EM), 및 전원모듈(PSM)을 보호할 수 있다.

도 5a는 본 발명의 일 실시예에 따른 표시패널(DP)의 평면도이다. 도 5b는 본 발명의 일 실시예에 따른 유닛모듈(UM)의 단면도이다.

도 5a를 참조하면, 표시패널(DP)은 표시영역(DP-DA) 및 표시영역(DP-DA)에 인접한 비표시영역(DP-NDA)을 포함할 수 있다. 표시영역(DP-DA)과 비표시영역(DP-NDA)은 화소(PX)의 존재에 의해 구분되며, 표시영역(DP-DA)에 화소(PX)가 배치된다. 비표시영역(DP-NDA)에 주사 구동부(SDV), 데이터 구동부, 및 발광 구동부(EDV)가 배치될 수 있다. 데이터 구동부는 도 3에 도시된 구동칩(DIC)에 구성된 일부 회로일 수 있다.

표시패널(DP)은 제2 방향(DR2) 내에서 구분되는 제1 영역(AA1), 제2 영역(AA2), 및 벤딩영역(BA)을 포함할 수 있다. 제2 영역(AA2) 및 벤딩영역(BA)은 비표시영역(DP-NDA)의 일부 영역일 수 있다. 벤딩영역(BA)은 제1 영역(AA1)과 제2 영역(AA2) 사이에 배치될 수 있다.

벤딩영역(BA)이 벤딩됨에 따라, 제1 영역(AA1)의 표시패널(DP)의 배면과 제2 영역(AA2)의 표시패널(DP)의 배면이 서로 마주할 수 있다.

제1 영역(AA1)은 도 1의 표시면(DS)에 대응되는 영역일 수 있다. 제1 영역(AA1)은 제1 비폴딩영역(NFA10), 제2 비폴딩영역(NFA20), 및 폴딩영역(FA0)을 포함할 수 있다. 제1 비폴딩영역(NFA10), 제2 비폴딩영역(NFA20), 및 폴딩영역(FA0)은 도 1 내지 도 2b의 제1 비폴딩영역(NFA1), 제2 비폴딩영역(NFA2), 및 폴딩영역(FA)에 각각 대응한다.

제1 방향(DR1) 내에서 벤딩영역(BA) 및 제2 영역(AA2) 각각의 길이는 제1 영역(AA1)의 길이보다 작을 수 있다. 이에 따라, 벤딩영역(BA)은 상대적으로 용이하게 벤딩 될 수 있다.

표시패널(DP)은 복수 개의 화소들(PX), 복수 개의 주사 라인들(SL1~SLm), 복수 개의 데이터 라인들(DL1~DLn), 복수 개의 발광 라인들(EL1~ELm), 제1 및 제2 제어 라인들(CSL1, CSL2), 전원 라인(PL), 및 복수 개의 표시 패드들(PD-D)을 포함할 수 있다. 여기서, m 및 n은 자연수이다. 화소들(PX)은 주사 라인들(SL1~SLm), 데이터 라인들(DL1~DLn), 및 발광 라인들(EL1~ELm)에 연결될 수 있다.

주사 라인들(SL1~SLm)은 제1 방향(DR1)으로 연장되어 주사 구동부(SDV)에 연결될 수 있다. 데이터 라인들(DL1~DLn)은 제2 방향(DR2)으로 연장되고, 벤딩영역(BA)을 경유하여 구동칩(DIC)에 연결될 수 있다. 발광 라인들(EL1~ELm)은 제1 방향(DR1)으로 연장되어 발광 구동부(EDV)에 연결될 수 있다.

전원 라인(PL)은 제2 방향(DR2)으로 연장된 부분과 제1 방향(DR1)으로 연장된 부분을 포함할 수 있다. 제1 방향(DR1)으로 연장된 부분과 제2 방향(DR2)으로 연장된 부분은 서로 다른 층 상에 배치될 수 있다. 전원 라인(PL) 중 제2 방향(DR2)으로 연장된 부분은 벤딩영역(BA)을 경유하여 제2 영역(AA2)으로 연장될 수 있다. 전원 라인(PL)은 제1 전압을 화소들(PX)에 제공할 수 있다.

제1 제어 라인(CSL1)은 주사 구동부(SDV)에 연결되고, 벤딩영역(BA)을 경유하여 제2 영역(AA2)의 하단을 향해 연장될 수 있다. 제2 제어 라인(CSL2)은 발광 구동부(EDV)에 연결되고, 벤딩영역(BA)을 경유하여 제2 영역(AA2)의 하단을 향해 연장될 수 있다.

평면 상에서, 표시 패드들(PD-D)은 제2 영역(AA2)의 하단에 인접하게 배치될 수 있다. 구동칩(DIC), 전원 라인(PL), 제1 제어 라인(CSL1), 및 제2 제어 라인(CSL2)은 표시 패드들(PD-D)에 연결될 수 있다. 메인 회로기판(MC)은 기판 패드들(PD-F)을 포함할 수 있고, 기판 패드들(PD-F) 각각은 이방성 도전 접착층을 통해 표시 패드들(PD-D) 중 대응되는 표시 패드와 연결될 수 있다.

센싱영역(DP-TA)은 표시영역(DP-DA)보다 광 투과율이 높고 해상도가 낮은 영역일 수 있다. 광 투과율 및 해상도는 기준 면적 내에서 측정된다. 센싱영역(DP-TA)은 표시영역(DP-DA)보다 기준 면적 내에서 차광 구조물의 점유 비율이 작다. 차광 구조물은 후술하는 회로층(120, 도 5b 참조)의 도전패턴, 발광소자의 전극, 차광패턴 등을 포함할 수 있다.

센싱영역(DP-TA)은 표시영역(DP-DA)보다 기준 면적 내에서 해상도가 낮다. 센싱영역(DP-TA)은 표시영역(DP-DA)보다 기준 면적(또는 동일한 면적) 내에서 더 적은 개수의 화소들(PX)이 배치된다.

일 실시예에 따르면, 표시영역(DP-DA)에 배치된 화소들(PX)과 센싱영역(DP-TA)에 배치된 화소들(PX)은 동일한 색 화소의 면적을 비교할 때 서로 다른 발광 면적을 가질 수 있다. 또한, 서로 다른 색을 제공하는 화소들(PX)이 포함된 하나의 화소 유닛에서의 배열 형태도 표시영역(DP-DA)과 센싱영역(DP-TA)이 서로 상이할 수 있다. 표시영역(DP-DA)과 센싱영역(DP-TA)에 배치된 화소들(PX)의 발광 면적 및 화소 유닛에 포함된 화소들(PX)의 배열 형태는 어느 하나로 한정되지 않는다.

도 5b를 참조하면, 유닛모듈(UM)은 표시패널(DP), 입력센서(IS) 및 반사 방지층(ARL)을 포함할 수 있다. 표시패널(DP)은 베이스층(110), 회로층(120), 발광소자층(130), 및 봉지층(140)을 포함할 수 있다.

베이스층(110)은 회로층(120)이 배치되는 베이스 면을 제공할 수 있다. 베이스층(110)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다. 베이스층(110)은 유리 기판, 금속 기판, 또는 고분자 기판 등일 수 있다. 하지만, 본 발명의 실시예가 이에 한정되는 것은 아니며, 베이스층(110)은 무기층, 유기층, 또는 복합재료층일 수 있다.

베이스층(110)은 다층 구조를 가질 수 있다. 예를 들어, 베이스층(110)은 제1 합성 수지층, 다층 또는 단층의 무기층, 상기 다층 또는 단층의 무기층 상에 배치된 제2 합성 수지층을 포함할 수 있다. 상기 제1 및 제2 합성 수지층들 각각은 폴리이미드(Polyimide)계 수지를 포함할 수 있으며, 특별히 제한되지 않는다. 또한, 베이스층(110)은 제1 합성 수지층만 제공될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

회로층(120)은 베이스층(110) 상에 배치될 수 있다. 회로층(120)은 절연층, 반도체 패턴, 도전 패턴, 및 신호 라인 등을 포함할 수 있다.

발광소자층(130)은 회로층(120) 상에 배치될 수 있다. 발광소자층(130)은 발광소자를 포함할 수 있다. 예를 들어, 발광소자는 유기 발광 물질, 무기 발광 물질, 유기-무기 발광 물질, 퀀텀닷, 퀀텀 로드, 마이크로 엘이디, 또는 나노 엘이디를 포함할 수 있다.

봉지층(140)은 발광소자층(130) 상에 배치될 수 있다. 봉지층(140)은 수분, 산소, 및 먼지 입자와 같은 이물질로부터 발광소자층(130)을 보호할 수 있다. 봉지층(140)은 적어도 하나의 무기층을 포함할 수 있다. 봉지층(140)은 무기층/유기층/무기층의 적층 구조물을 포함할 수 있다.

입력센서(IS)는 표시패널(DP) 상에 직접 배치될 수 있다. 표시패널(DP) 과 입력센서(IS)는 연속된 공정을 통해 형성될 수 있다. 여기서 "직접 배치된다는 것"은 입력센서(IS)와 표시패널(DP) 사이에 제3 의 구성요소가 배치되지 않는 것을 의미할 수 있다. 즉, 입력센서(IS)와 표시패널(DP) 사이에는 별도의 접착층이 배치되지 않을 수 있다.

반사 방지층(ARL)은 입력센서(IS) 상에 직접 배치될 수 있다. 반사 방지층(ARL)은 표시유닛(DU)의 외부로부터 입사되는 외부광의 반사율을 감소시킬 수 있다.

반사 방지층(ARL)은 컬러 필터들을 포함할 수 있다. 상기 컬러 필터들은 소정의 배열을 가질 수 있다. 예를 들어, 상기 컬러 필터들은 표시패널(DP)에 포함된 화소들의 발광 컬러들을 고려하여 배열될 수 있다. 또한, 반사 방지층 (ARL)은 상기 컬러 필터들에 인접한 블랙 매트릭스를 더 포함할 수 있다.

본 발명의 일 실시예에서, 입력센서(IS)와 반사 방지층(ARL)의 적층 순서는 서로 변경될 수 있다. 본 발명의 일 실시예에서, 반사 방지층(ARL)은 편광 필름으로 대체될 수 있다. 편광 필름은 접착층을 통해 입력센서(IS)와 결합될 수 있다.

도 6은 본 발명의 일 실시예에 따른 표시유닛(DU)의 단면도이다. 도 7은 본 발명의 일 실시예에 따른 표시유닛(DU)의 단면도이다.

도 6 및 도 7에 있어서, 표시유닛(DU)을 구분하는 영역들은 도 5a의 표시패널(DP)을 기준으로 도시 되었으며, 유닛모듈(UM, 도 5b)의 구성들 중 표시패널(DP)만을 도시하였다. 도 6은 표시패널(DP)의 벤딩영역(BA)이 벤딩되지 않은 상태의 표시유닛(DU)을 도시한 것이고, 도 7은 유닛모듈(UM)의 벤딩영역(BA)이 벤딩된 상태의 표시유닛(DU)을 도시한 것이다.

표시유닛(DU)은 윈도우모듈(WM), 표시부(DSP), 및 지지부(SUP)를 포함할 수 있다.

윈도우모듈(WM)은 윈도우(WIN), 윈도우 보호층(WP), 하드 코팅층(HC), 인쇄층(PIT), 및 제1 및 제2 접착층들(AL1, AL2)을 포함할 수 있다.

윈도우(WIN)는 외부의 스크래치로부터 표시유닛(DU)을 보호할 수 있다. 윈도우(WIN)는 광학적으로 투명한 성질을 가질 수 있다. 윈도우(WIN)는 유리를 포함할 수 있다. 그러나, 이에 한정되지 않고, 윈도우(WIN)는 합성 수지 필름을 포함할 수 있다.

윈도우 보호층(WP)은 윈도우(WIN) 상에 배치될 수 있다. 윈도우 보호층(WP)은 폴리이미드(PI, Polyimide) 또는 폴리에틸렌 테레프탈레이트(PET, Polyethylene Terephthalate)와 같은 가요성 플라스틱 물질을 포함할 수 있다.

하드 코팅층(HC)은 윈도우 보호층(WP)의 상면 상에 배치될 수 있다. 하드 코팅층(HC)은 윈도우 보호층(WP)의 상면에 코팅될 수 있다.

인쇄층(PIT)은 윈도우 보호층(WP)의 하면 상에 배치될 수 있다. 인쇄층(PIT)은 흑색을 가질 수 있으나, 인쇄층(PIT)의 색이 이에 한정되는 것은 아니다. 인쇄층(PIT)은 윈도우 보호층(WP)의 테두리에 인접할 수 있다.

제1 접착층(AL1)은 윈도우 보호층(WP)과 윈도우(WIN) 사이에 배치될 수 있다. 제1 접착층(AL1)에 의해 윈도우 보호층(WP)과 윈도우(WIN)가 서로 합착될 수 있다. 제1 접착층(AL1)은 인쇄층(PIT)을 덮을 수 있다.

제2 접착층(AL2)은 윈도우(WIN)와 유닛모듈(UM, 도 5b 참조) 사이에 배치될 수 있다. 제2 접착층(AL2)에 의해 윈도우(WIN)와 유닛모듈(UM, 도 5b 참조)이 서로 합착될 수 있다. 일 실시예에 따르면, 제2 접착층(AL2)은 윈도우(WIN)와 유닛모듈(UM, 도 5b 참조)의 일 구성인 반사 방지층(ARL, 도 5b 참조) 사이에 배치될 수 있다.

표시부(DSP)는 적어도 표시패널(DP)을 포함한 유닛모듈(UM, 도 5b 참조), 패널 보호층(PPL1, PPL2), 및 제3 및 제4 접착층들(AL3-1, AL3-2, AL4)을 포함할 수 있다. 표시패널(DP) 및 이를 포함하는 유닛모듈(UM)은 도 5a 및 도 5b를 참조하여 설명하였으므로, 이에 대한 상세한 설명은 생략한다.

패널 보호층(PPL1, PPL2)은 표시패널(DP)의 하부에 배치될 수 있다. 패널 보호층(PPL1, PPL2)은 표시패널(DP)의 하부를 보호할 수 있다. 패널 보호층(PPL1, PPL2)은 가요성 합성수지 필름을 포함할 수 있다. 예를 들어, 패널 보호층(PPL1, PPL2)은 폴리에틸렌 테레프탈레이트(polyethylene terephthalate)를 포함할 수 있다.

본 발명의 일 실시예에서, 패널 보호층(PPL1, PPL2)은 표시패널(DP)의 제1 영역(AA1)을 보호하는 제1 패널 보호층(PPL1) 및 제2 영역(AA2)을 보호하는 제2 패널 보호층(PPL2)을 포함할 수 있다. 패널 보호층(PPL1, PPL2)은 벤딩영역(BA)에 미-배치될 수도 있다.

제3 접착층(AL3-1, AL3-2)은 패널 보호층(PPL1, PPL2) 및 표시패널(DP) 사이에 배치될 수 있다. 제3 접착층(AL3-1, AL3-2)은 패널 보호층(PPL1, PPL2)과 표시패널(DP)을 결합할 수 있다. 제3 접착층(AL3-1, AL3-2)은 제1 패널 보호층(PPL1)에 대응하는 제1 부분(AL3-1) 및 제2 패널 보호층(PPL2)에 대응하는 제2 부분(AL3-2)을 포함할 수 있다.

지지부(SUP)는 지지 플레이트(PLT), 코팅층(CAT1, CAT2), 커버층(COV), 방열층(RHL1, RHL2), 쿠션층(CUL1, CUL2), 및 절연 테이프(ITAP1, ITAP2)를 포함할 수 있다. 지지부(SUP)는 표시부(DSP)의 하부에 배치되어 표시부(DSP)를 지지하는 구성일 수 있다.

지지 플레이트(PLT)는 패널 보호층(PPL1, PPL2)의 하부에 배치될 수 있다.

지지 플레이트(PLT)는 제1 비폴딩영역(NFA10)에 중첩하는 제1 지지부분(PLT1), 제2 비폴딩영역(NFA20)에 중첩하는 제2 지지부분(PLT2), 및 폴딩영역(FA0)에 중첩하는 폴딩부분(PLT-F)을 포함할 수 있다. 제1 지지부분(PLT1), 제2 지지부분(PLT2), 및 폴딩부분(PLT-F)은 일체의 형상을 가질 수 있다.

폴딩부분(PLT-F)에는 폴딩부분(PLT-F)이 관통된 복수 개의 개구부들(OP)이 정의될 수 있다. 개구부들(OP)은 폴딩영역(FA0)이 평면 상에서 격자형상을 갖도록 배열될 수 있다. 개구부들(OP)에 의해 폴딩부분(PLT-F)의 가요성이 향상되어, 폴딩부분(PLT-F)은 용이하게 폴딩될 수 있다.

다만, 이에 한정되는 것은 아니며, 폴딩부분(PLT-F)의 양 끝단 부분에는 복수개의 홈들이 정의될 수도 있다. 즉, 폴딩부분(PLT-F)에는 개구부들 및 홈들이 혼용되어 정의될 수 있다. 홈들은 지지 플레이트(PLT)의 하면이 소정의 깊이만큼 제거되어 형성될 수 있다.

지지 플레이트(PLT)는 금속 물질을 포함할 수 있다. 예를 들어, 지지 플레이트(PLT)는 스테인레스강을 포함할 수 있으나, 지지 플레이트(PLT)의 금속 물질은 이에 한정되지 않는다. 또한, 이에 한정되지 않고, 지지 플레이트(PLT)는 비금속 물질을 포함할 수도 있다. 예를 들어, 지지 플레이트(PLT)는 강화 섬유 복합재로서, 탄소 섬유 강화 플라스틱(CFRP: Carbon fiber reinforced plastic) 또는 유리 섬유 강화 플라스틱(GFRP: Glass fiber reinforced plastic)을 포함할 수도 있다.

제4 접착층(AL4)은 지지 플레이트(PLT)와 패널 보호층(PPL1, PPL2) 사이에 배치될 수 있다. 제4 접착층(AL4)은 지지 플레이트(PLT)와 패널 보호층(PPL1, PPL2)을 결합할 수 있다. 제4 접착층(AL4)은 폴딩영역(FA0)에 미-배치될 수 있으며, 이를 통해, 폴딩부분(PLT-F)의 가요성을 향상시킬 수 있다.

코팅층(CAT1, CAT2)은 지지 플레이트(PLT) 상에 배치될 수 있다. 코팅층(CAT1, CAT2)은 지지 플레이트(PLT)의 상면에 코팅될 수 있다. 코팅층(CAT1, CAT2)은 광을 흡수하는 흑색을 가질 수 있다. 이러한 경우, 표시유닛(DU) 위에서 표시유닛(DU)을 바라봤을 때, 코팅층(CAT1, CAT2) 아래에 배치된 구성 요소들이 시인되지 않을 수 있다.

코팅층(CAT1, CAT2)은 제1 비폴딩영역(NFA10)에 중첩하는 제1 코팅층(CAT1) 및 제2 비폴딩영역(NFA20)에 중첩하는 제2 코팅층(CAT2)을 포함할 수 있다. 코팅층(CAT1, CAT2)은 폴딩영역(FA0)에 배치되지 않을 수 있다.

커버층(COV)은 지지 플레이트(PLT)의 하부에 배치될 수 있다. 커버층(COV)은 폴딩영역(FA0)에 중첩하며, 지지 플레이트(PLT)에 정의된 개구부들(OP)을 커버할 수 있다. 커버층(COV)이 개구부들(OP)을 커버함으로써, 외부의 이물질들이 개구부들(OP)을 통해 표시부(DSP) 내로 침투하지 않을 수 있다.

커버층(COV)은 지지 플레이트(PLT)보다 낮은 탄성 계수를 가질 수 있다. 예를 들어, 커버층(COV)은 열가소성 폴리 우레탄 또는 고무를 포함할 수 있으나, 커버층(COV)의 물질이 이에 제한되는 것은 아니다. 커버층(COV)은 시트 형태로 제조되어 지지 플레이트(PLT)에 부착될 수 있다.

방열층(RHL1, RHL2)은 지지 플레이트(PLT)의 하부에 배치될 수 있다. 방열층(RHL1, RHL2)은 제1 비폴딩영역(NFA10)에 중첩하는 제1 방열층(RHL1) 및 제2 비폴딩영역(NFA20)에 중첩하는 제2 방열층(RHL2)을 포함할 수 있다. 즉, 방열층(RHL1, RHL2)은 폴딩영역(FA0)에 배치되지 않을 수 있다. 제1 방열층(RHL1) 및 제2 방열층(RHL2)은 커버층(COV)을 사이에 두고 서로 이격될 수 있다.

방열층(RHL1, RHL2)은 방열 기능을 수행할 수 있다. 일 실시예에 따르면, 제1 방열층(RHL1)은 그라파이트(graphite)를 포함할 수 있다. 제2 방열층(RHL2)은 금속을 포함할 수 있다. 예를 들어, 제2 방열층(RHL2)은 구리를 포함할 수 있다. 다만, 제1 및 제2 방열층들(RHL1, RHL2)의 물질은 이에 한정되는 것은 아니다.

도시하지 않았으나, 제1 및 제2 방열층들(RHL1, RHL2) 각각은 접착층에 의해 지지 플레이트(PLT)의 하면에 부착될 수 있다.

쿠션층(CUL1, CUL2)은 방열층(RHL1, RHL2)의 하부에 배치될 수 있다. 쿠션층(CUL1, CUL2)은 제1 비폴딩영역(NFA10)에 중첩하며 제1 방열층(RHL1)의 하부에 배치된 제1 쿠션층(CUL1) 및 제2 비폴딩영역(NFA20)에 중첩하며 제2 방열층(RHL2)의 하부에 배치된 제2 쿠션층(CUL2)을 포함할 수 있다. 쿠션층(CUL1, CUL2)은 폴딩영역(FA0)에 배치되지 않을 수 있다.

쿠션층(CUL1, CUL2)은 표시유닛(DU)의 하부에 인가되는 외부의 충격을 흡수하여 표시패널(DP)을 보호할 수 있다. 쿠션층(CUL1, CUL2)은 소정의 탄성력을 갖는 발포(foam) 시트를 포함할 수 있다. 도시하지 않았으나, 쿠션층(CUL1, CUL2)은 접착층에 의해 제1 방열층(RHL1) 및 제2 방열층(RHL2) 각각의 하면에 부착될 수 있다.

절연 테이프(ITAP1, ITAP2)는 쿠션층(CUL1, CUL2)의 하부에 배치될 수 있다. 절연 테이프(ITAP1, ITAP2)는 제1 비폴딩영역(NFA10)에 중첩하며 제1 쿠션층(CUL1)의 하면에 부착된 제1 절연 테이프(ITAP1) 및 제2 비폴딩영역(NFA20)에 중첩하며 제2 쿠션층(CUL2)의 하면에 부착된 제2 절연 테이프(ITAP2)를 포함할 수 있다. 절연 테이프(ITAP1, ITAP2)는 단면 테이프를 포함할 수 있다.

제1 비폴딩영역(NFA10)에서, 제1 방열층(RHL1)은 지지 플레이트(PLT)의 테두리까지 연장될 수 있다. 제1 비폴딩영역(NFA10)에서, 제1 쿠션층(CUL1) 및 제1 절연 테이프(ITAP1)의 폭들은 제1 방열층(RHL1)의 폭보다 작을 수 있다. 즉, 제1 비폴딩영역(NFA10)에서, 제1 쿠션층(CUL1) 및 제1 절연 테이프(ITAP1)의 테두리들은 제1 방열층(RHL1)의 테두리보다 내측에 배치될 수 있다.

제2 비폴딩영역(NFA20)에서, 제2 방열층(RHL2), 제2 쿠션층(CUL2), 및 제2 절연 테이프(ITAP2)는 서로 같은 폭을 가질 수 있다. 제2 비폴딩영역(NFA20)에서, 제2 방열층(RHL2), 제2 쿠션층(CUL2), 및 제2 절연 테이프(ITAP2)의 테두리들은 지지 플레이트(PLT)의 테두리보다 내측에 배치될 수 있다.

메인 회로기판(MC)은 표시패널(DP)의 제2 영역(AA2)의 일측에 연결될 수 있다. 메인 회로기판(MC)은 표시패널(DP)의 일측과 결합된 제1 배면(BS1) 및 이에 대향되는 제1 전면(FS1)을 포함할 수 있다.

본 실시예에서, 메인 회로기판(MC)의 제1 배면(BS1) 상에 테이프(TAP)가 배치될 수 있다. 테이프(TAP)는 도전성 양면 테이프일 수 있다.

또한, 본 발명에 따르면, 메인 회로기판(MC)의 일측에는 메인 회로기판(MC)을 검사하기 위한 브릿지 회로기판(BC, 도 8 참조)이 배치될 수 있다. 이에 대한 자세한 설명은 후술한다.

도 7을 참조하면, 표시패널(DP)의 벤딩영역(BA)이 벤딩되어, 표시패널(DP)의 제2 영역(AA2)은 제1 영역(AA1)의 하부에 배치될 수 있다. 일 실시예에 따르면, 제2 영역(AA2)은 제1 방열층(RHL1)의 하부에 배치될 수 있다. 따라서, 구동칩(DIC) 및 메인 회로기판(MC)은 제1 영역(AA1)의 하부에 배치될 수 있다.

메인 회로기판(MC)의 제1 배면(BS1)은 제1 방열층(RHL1)의 하면과 마주할 수 있다. 메인 회로기판(MC)은 테이프(TAP)에 의해 제1 방열층(RHL1)의 하면에 부착될 수 있다. 메인 회로기판(MC)은 제1 쿠션층(CUL1) 및 제1 절연 테이프(ITAP1)에 인접할 수 있다.

테이프(TAP)는 메인 회로기판(MC)의 접지 단자에 연결될 수 있다. 이에 따라, 메인 회로기판(MC)의 접지 단자는 테이프(TAP)를 통해 제1 방열층(RHL1)에 전기적으로 연결될 수 있고, 제1 방열층(RHL1)은 접지 역할을 할 수 있다.

도 8은 본 발명의 일 실시예에 따른 표시모듈(DM)의 평면도이다.

본 발명에서, '표시모듈(DM)'은 도 3에서 설명한 표시유닛(DU)에 브릿지 회로기판(BG) 및 보상부재가 결합된 상태로 정의될 수 있다. 표시모듈(DM)을 이용하여, 메인 회로기판(MC)의 불량 검출을 위한 검사를 진행할 수 있다. 본 실시예에서, 메인 회로기판(MC), 이에 결합된 브릿지 회로기판(BC), 및 보상부재를 기판 조립체(BDA)로 정의한다.

본 실시예에 따른 표시모듈(DM)은, 메인 회로기판(MC)의 불량 검출을 위한 검사를 진행할 수 있는 표시모듈(DM)일 수 있다. 즉, 표시모듈(DM)은, 메인 회로기판(MC)을 전자모듈(EM, 도 4 참조), 예를 들어, 제어 모듈(10, 도 4 참조)에 부착하여 전자장치(ED)의 구성품에 포함되기 이전에, 메인 회로기판(MC)의 불량 검사를 진행함으로써 불량의 메인 회로기판(MC)을 검출할 수 있다.

도 8에는 표시모듈(DM)의 배면을 도시한 것으로, 표시부(DSP) 중 표시패널(DP)의 벤딩영역(BA) 및 제2 영역(AA2)과 지지부(SUP) 중 지지 플레이트(PLT), 방열층(RHL1, RHL2), 및 절연 테이프(ITAP1, ITAP2)가 표시모듈(DM)의 하부에 노출될 수 있다. 도 1a 내지 도 7에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다. 이하, 기판 조립체(BDA)에 대해 상세히 설명한다.

본 실시예에 따르면, 메인 회로기판(MC)은 제1 회로기판(CB1) 및 제1 커넥터(CNT1)를 포함할 수 있다. 제1 회로기판(CB1)은 메인부(MP) 및 돌출부(PP)를 포함할 수 있다.

메인부(MP)에는 복수개의 소자들(ELT)이 배치될 수 있다. 소자들(ELT)은 전술한 타이밍 컨트롤러 및 전압 생성부뿐만 아니라, 저항, 콘텐서, 인덕터, 복수개의 단자들, 및 복수개의 배선들을 포함할 수 있다.

메인부(MP)는 제1 방열층(RHL1)의 하부에 배치될 수 있다. 일 실시예에 따르면, 메인부(MP)는 테이프(TAP, 도 6 및 도 7 참조)가 부착되는 부분일 수 있고, 테이프(TAP)에 의해 제1 방열층(RHL1)과 결합될 수 있다.

돌출부(PP)는 메인부(MP)로부터 돌출된 부분일 수 있다. 돌출부(PP)에는 제1 커넥터(CNT1)가 배치될 수 있다. 본 명세서에서, "커넥터"는 회로기판들 사이를 전기적으로 상호접속하기 위한 접속기구로 착탈 가능한 전자부품일 수 있다.

돌출부(PP)는 제1 커넥터(CNT1)를 제어 모듈(10, 도 4 참조)에 연결하기 위해 벤딩되는 부분을 포함할 수 있다. 일 실시예에 따르면, 돌출부(PP)에는 테이프(TAP)가 부착되지 않을 수 있다.

제1 회로기판(CB1)의 형상은 개략적으로 좌우대칭 된 "L자" 형상을 가질 수 있으나, 제1 회로기판(CB1)의 형상은 이에 한정되는 것은 아니다.

제1 커넥터(CNT1)는 제1 회로기판(CB1) 중 돌출부(PP)의 끝단 부분에 배치될 수 있다. 제1 커넥터(CNT1)는 제1 전면(FS1) 상에 배치될 수 있다. 본 실시예에 따른 제1 커넥터(CNT1)는 메인 회로기판(MC)과 브릿지 회로기판(BC)을 전기적으로 연결할 수 있다.

본 실시예에 따르면, 브릿지 회로기판(BC)은 제2 회로기판(CB2), 제2 커넥터(CNT2), 및 제3 커넥터(CNT3)를 포함할 수 있다.

제2 회로기판(CB2)은 제1 회로기판(CB1)의 일부와 중첩하며 제1 회로기판(CB1) 상에 배치될 수 있다. 일 실시예에 따르면, 제2 회로기판(CB2)은 제1 회로기판(CB1)의 돌출부(PP)와 중첩할 수 있다.

제2 회로기판(CB2)은 적어도 일부가 제1 회로기판(CB1)과 마주하는 제2 배면(BS2) 및 이에 대향되는 제2 전면(FS2)을 포함할 수 있다.

제2 커넥터(CNT2)는 제2 회로기판(CB2)에 배치될 수 있다. 제2 커넥터(CNT2)는 제2 회로기판(CB2)의 제2 배면(BS2) 상에 배치될 수 있다. 제2 커넥터(CNT2)는 제2 회로기판(CB2) 중 제1 회로기판(CB1)에 인접한 일단 부분에 배치될 수 있다. 제2 커넥터(CNT2)는 제1 커넥터(CNT1) 상에 배치되며 제1 커넥터(CNT1)에 결합될 수 있다.

제3 커넥터(CNT3)는 제2 회로기판(CB2)에 배치될 수 있다. 제3 커넥터(CNT3)는 메인 회로기판(MC)의 불량 검출을 위한 검사장치(TD, 도 13b 참조)에 결합되는 전자부품일 수 있다. 제3 커넥터(CNT3)는 제2 회로기판(CB2) 중 표시패널(DP)로부터 노출된 타단 부분에 배치될 수 있다. 이에 따라, 제3 커넥터(CNT3)를 검사장치(TD)에 용이하게 결합할 수 있으며, 결합 과정에서 표시유닛(DU, 도 3 참조)에 손상을 가하지 않을 수 있다.

일 실시예에 따르면, 제3 커넥터(CNT3)는 제2 회로기판(CB2)의 제2 전면(FS2) 상에 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 제3 커넥터(CNT3)는 제2 배면(BS2) 상에 배치될 수도 있다.

본 실시예에 따르면, 제1 회로기판(CB1) 및 제2 회로기판(CB2) 사이에 이격 공간(SP, 도 9b 참조)이 형성될 수 있다. 이격 공간(SP)은 제1 커넥터(CNT1) 및 제2 커넥터(CNT2)가 결합된 부분과 인접하게 형성될 수 있다. 즉, 서로 결합되는 제1 커넥터(CNT1) 및 제2 커넥터(CNT2)의 두께에 의해 제1 회로기판(CB1) 및 제2 회로기판(CB2) 사이에 이격 공간(SP)이 발생할 수 있다.

본 발명에 따르면, 보상부재는 이격 공간(SP)의 적어도 일부와 중첩하게 배치될 수 있다. 보상부재는 제1 보상부재(CM1) 및 제2 보상부재(CM2, 도 10a 참조) 중 적어도 어느 하나를 포함할 수 있으며, 도 8에는 이격 공간(SP) 내부에 배치되는 제1 보상부재(CM1)를 예시적으로 도시한 것이다.

본 발명에서, 보상부재는 제2 회로기판(CB2)에 외부의 힘이 작용하는 경우 이격 공간(SP)에 의해 제2 회로기판(CB2)의 휨 현상이 발생하거나 더 나아가 제2 회로기판(CB2)이 제2 커넥터(CNT2)와 이격되는 현상이 발생되는 것을 방지할 수 있다. 보상부재에 대한 상세한 설명은 후술한다.

도 9a는 본 발명의 일 실시예에 따른 기판 조립체(BDA)의 평면도이다. 도 9b는 도 9a의 I-I'를 따라 절단한 단면도이다.

도 9a 및 도 9b를 참조하면, 본 실시예에 따른 기판 조립체(BDA)는 메인 회로기판(MC), 브릿지 회로기판(BC), 및 제1 보상부재(CM1)를 포함할 수 있다. 본 실시예에서, 보상부재는 제1 보상부재(CM1)일 수 있다.

메인 회로기판(MC)은 제1 회로기판(CB1) 및 제1 커넥터(CNT1)를 포함할 수 있다. 제1 회로기판(CB1)은 메인부(MP) 및 이로부터 돌출된 돌출부(PP)를 포함할 수 있다.

본 실시예에 따르면, 메인부(MP)는 제1 메인부분(M1) 및 제2 메인부분(M2)을 포함할 수 있다.

제1 메인부분(M1)은 제1 방향(DR1)으로 연장될 수 있다. 제2 메인부분(M2)은 제1 메인부분(M1)의 일측으로부터 제2 방향(DR2)으로 연장될 수 있다.

돌출부(PP)는 제1 돌출부분(P1) 및 제2 돌출부분(P2)을 포함할 수 있다.

제1 돌출부분(P1)은 제2 메인부분(M2)으로부터 제2 방향(DR2)으로 연장될 수 있다. 도 9b에 도시된 바와 같이, 제1 돌출부분(P1)은 이격 공간(SP)이 형성되는 부분일 수 있다. 제2 돌출부분(P2)은 제1 돌출부분(P1)으로부터 제2 방향(DR2)으로 연장될 수 있다. 제2 돌출부분(P2)은 제1 커넥터(CNT1)가 배치되는 부분일 수 있다.

본 실시예에 따르면, 제1 방향(DR1)에서, 제1 돌출부분(P1)의 최대 폭은 제2 메인부분(M2)의 최대 폭 및 제2 돌출부분(P2)의 최대 폭보다 작을 수 있다. 이를 통해, 추후 제1 커넥터(CNT1)를 제어 모듈(10, 도 4 참조)에 결합하기 위해 제1 돌출부분(P1)을 벤딩하는 과정에서, 원활한 벤딩이 이루어질 수 있다.

제2 회로기판(CB2)은 제1 부분(P-1) 및 제2 부분(P-2)을 포함할 수 있다.

제1 부분(P-1)은 제1 회로기판(CB1)의 돌출부(PP)와 중첩할 수 있다. 제1 부분(P-1) 중 제1 돌출부분(P1)과 중첩하는 부분에는 제2 커넥터(CNT2)가 배치될 수 있다. 제1 부분(P-1) 중 제2 돌출부분(P2)과 중첩하는 부분은 제1 돌출부분(P1)과 이격 공간(SP)을 형성할 수 있다.

제2 부분(P-2)은 제1 회로기판(CB1)과 비-중첩할 수 있다. 제2 부분(P-2)에는 제3 커넥터(CNT3)가 배치될 수 있다.

제2 부분(P-2)은 제1 부분(P-1)과 인접한 끝단 일부가 경사진 "L"자 형상일 수 있으며, 제2 방향(DR2)으로 연장된 부분 및 이로부터 제1 방향(DR1)으로 연장된 부분을 포함할 수 있다. 다만, 제2 부분(P-2)의 형상은 이에 한정되는 것은 아니다.

본 실시예에 따르면, 제1 보상부재(CM1)는 이격 공간(SP) 내에 배치될 수 있다. 제1 보상부재(CM1)는 제1 회로기판(CB1)의 제1 전면(FS1) 및 제2 회로기판(CB2)의 제2 배면(BS2)에 접촉할 수 있다. 즉, 제1 보상부재(CM1)의 두께는 결합된 제1 커넥터(CNT1) 및 제2 커넥터(CNT2)의 두께와 동일할 수 있다.

일 실시예에 따르면, 제1 보상부재(CM1)는 접착 필름일 수 있다. 예를 들어, 제1 보상부재(CM1)는 단면성 접착 필름일 수 있다. 제1 보상부재(CM1)는 제2 회로기판(CB2)의 제2 배면(BS2)에만 부착될 수 있다. 이를 통해, 메인 회로기판(MC)의 불량 검사 후 브릿지 회로기판(BC) 및 제1 보상부재(CM1)를 메인 회로기판(MC)으로부터 제거하는 과정에서, 메인 회로기판(MC)에 손상을 가하지 않을 수 있다. 상기 단면성 접착 필름은 접착제 또는 점착제를 포함할 수 있다. 예를 들어, 제1 보상부재(CM1)는 고분자 물질을 포함할 수 있고, 상기 고분자 물질은 폴리에틸렌 테레프탈레이트(PET, Polyethylene Terephthalate)를 포함할 수 있다.

일 실시예에 따르면, 제1 보상부재(CM1)는 플라스틱 폼일 수 있다. 예를 들어, 제1 보상부재(CM1)는 고분자 물질을 포함할 수 있고, 상기 고분자 물질은 폴리우레탄(PU, Polyurethane), 폴리스티렌(PS, Polystyrene), 폴리에틸렌(PE, Polyethylene), 폴리프로필렌(PP, Polypropylene), 폴리에틸렌 테레프탈레이트(PET, Polyethylene Terephthalate)를 포함할 수 있다. 이때, 제1 보상부재(CM1)는 별도의 접착부재에 의해 제2 회로기판(CB2)의 배면에 부착될 수 있다.

본 실시예에 따르면, 제1 보상부재(CM1)에 의해 이격 공간(SP)이 채워짐으로써, 외부의 힘에 의해 브릿지 회로기판(BC)이 눌리더라도 브릿지 회로기판(BC)의 변형이 최소화될 수 있다. 브릿지 회로기판(BC)의 손상을 최소화하여, 메인 회로기판(MC)에 대한 검사 신뢰도를 향상시킬 수 있다.

또한, 일 실시예에 따르면, 기판 조립체(BDA)는 제1 회로기판(CB1)의 및 제2 회로기판(CB2) 상에 배치된 커버부재를 더 포함할 수 있다. 예를 들어, 커버부재는 제1 회로기판(CB1)의 제1 전면(FS1)에 부착되어, 제1 회로기판(CB1)의 일부 및 제2 회로기판(CB2)의 일부를 커버할 수 있다. 커버부재를 부착하는 과정에서 제2 회로기판(CB2)에 누름 힘이 가해질 수 있으나, 이격 공간(SP)이 채워짐에 따라, 브릿지 회로기판(BC)의 변형이 최소화될 수 있다.

도 10a는 본 발명의 일 실시예에 따른 기판 조립체(BDA-1)의 평면도이다. 도 10b는 도 10a의 II-II'를 따라 절단한 단면도이다.

도 10a 및 도 10b를 참조하면, 본 실시예에 따른 기판 조립체(BDA-1)는 메인 회로기판(MC), 브릿지 회로기판(BC), 및 제2 보상부재(CM2)를 포함할 수 있다. 즉, 본 실시예에서, 보상부재는 제2 보상부재(CM2)일 수 있다. 도 1a 내지 도 9b에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.

본 실시예에 따르면, 제2 보상부재(CM2)는 제2 회로기판(CB2)의 제2 전면(FS2) 상에 배치될 수 있다. 제2 보상부재(CM2)는 이격 공간(SP) 및 제2 커넥터(CNT2)와 중첩하여 배치될 수 있다. 예를 들어, 제2 보상부재(CM2)는 제1 부분(P-1) 전체에 배치될 수 있다. 다만, 이에 한정되지 않고, 평면 상에서 제2 보상부재(CM2)의 좌측 엣지 및 우측 엣지는 각각 제1 회로기판(CB1)의 돌출부(PP)의 좌측 엣지 및 우측 엣지와 정렬되도록 배치될 수도 있다.

일 실시예에 따르면, 제2 보상부재(CM2)는 금속 물질 또는 고분자 물질 중 적어도 어느 하나를 포함할 수 있다. 상기 금속 물질은 스테인리스 스틸(SUS)을 포함할 수 있다. 상기 금속 물질은 제1 커넥터(CNT1)와 제2 커넥터(CNT2)를 결합하기 위해 누름 힘이 작용되는 제2 회로기판(CB2) 부분의 강성을 높임으로써, 누름 힘에 의한 손상 발생이 최소화될 수 있다.

상기 고분자 물질은 일정 수준 이상의 탄성을 가지거나 일정 수준 이상의 경도를 가질 수 있다. 예를 들어, 상기 고분자 물질은 에폭시 수지를 포함할 수 있다. 상기 고분자 물질이 소정의 탄성을 가지는 경우, 제2 회로기판(CB2)에 작용되는 누름 힘을 흡수함으로써, 제2 회로기판(CB2)으로 전달되는 누름 힘을 감소시킬 수 있다.

본 발명에 따르면, 제2 보상부재(CM2)를 결합된 제1 커넥터(CNT1) 및 제2 커넥터(CNT2)와 중첩하도록 배치함에 따라, 제1 커넥터(CNT1) 및 제2 커넥터(CNT2)를 결합하기 위해 소정의 힘을 가하는 경우, 상기 힘이 제1 및 제2 커넥터들(CNT1, CNT2)로 전달되어 용이하게 결합될 수 있다.

본 실시예에서, 이격 공간(SP)은 빈 공간일 수 있다. 따라서, 제2 보상부재(CM2)를 이격 공간(SP)과 중첩하도록 배치함에 따라, 운반 및 공정 과정에서 이격 공간(SP)과 인접한 부분에 외부의 힘이 가해지더라도, 브릿지 회로기판(BC)에 작용되는 누름 힘이 제2 보상부재(CM2)에 의해 분산됨에 따라, 브릿지 회로기판(BC)의 변형이 최소화될 수 있다. 따라서, 브릿지 회로기판(BC)의 손상을 최소화하여, 메인 회로기판(MC)에 대한 검사 신뢰도를 향상시킬 수 있다.

도 11a는 본 발명의 일 실시예에 따른 기판 조립체(BDA-2)의 평면도이다. 도 11b는 도 11a의 III-III'를 따라 절단한 단면도이다.

도 11a 및 도 11b를 참조하면, 본 실시예에 따른 기판 조립체(BDA-2)는 메인 회로기판(MC), 브릿지 회로기판(BC), 제1 보상부재(CM1), 및 제2 보상부재(CM2)를 포함할 수 있다. 본 실시예에서, 보상부재는 복수 개이며, 보상부재들은 제1 보상부재(CM1) 및 제2 보상부재(CM2)를 포함할 수 있다.

제1 보상부재(CM1)는 도 9a 및 도 9b에서 설명한 제1 보상부재(CM1)에 대응될 수 있고, 제2 보상부재(CM2)는 도 10a 및 도 10b에서 설명한 제2 보상부재(CM2)에 대응될 수 있다. 도 1 내지 도 10b에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.

제1 보상부재(CM1)는 제2 회로기판(CB2)의 제2 배면(BS2) 상에 배치되며, 이격 공간(SP) 내에 배치될 수 있다. 제2 보상부재(CM2)는 제2 회로기판(CB2)의 제2 전면(FS2) 상에 배치되며, 이격 공간(SP) 및 제2 커넥터(CNT2)와 중첩하여 배치될 수 있다. 이격 공간(SP)을 채우는 제1 보상부재(CM1) 및 누름 힘을 분산시키는 제2 보상부재(CM2)를 포함함으로써, 브릿지 회로기판(BC)의 변형이 최소화 될 수 있다.

도 12는 본 발명의 일 실시예에 따른 표시모듈(DM, 도 8 참조)의 검사방법을 도시한 순서도이다. 도 13a 내지 도 13c는 본 발명의 일 실시예에 따른 표시모듈(DM)의 검사방법을 도시한 평면도들이다. 도 13a 내지 도 13c는 표시모듈(DM)의 하부에서 바라본 표시모듈(DM)의 평면도를 도시한 것이다. 도 1 내지 도 11b에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.

도 12를 참조하면, 본 실시예에 따른 표시모듈(DM)의 검사방법은 기판 조립체(BDA, 도 8 참조)를 제공하는 단계(S10), 메인 회로기판(MC, 도 8 참조)을 검사하는 단계(S20), 및 브릿지 회로기판(BC, 도 8 참조) 및 보상부재를 메인 회로기판(MC)으로부터 분리하는 단계(S30)를 포함할 수 있다.

본 실시예에서, 기판 조립체(BDA)는 메인 회로기판(MC), 브릿지 회로기판(BC), 및 보상부재를 포함할 수 있다. 본 실시예에 따르면, 기판 조립체(BDA)는 표시모듈(DM)에서 메인 회로기판(MC), 브릿지 회로기판(BC), 및 보상부재가 결합된 상태로 정의될 수 있다.

보상부재는 제1 보상부재(CM1, 도 8 참조) 및 제2 보상부재(CM2, 도 10a 참조) 중 적어도 어느 하나를 포함할 수 있다. 이하, 보상부재가 제1 보상부재(CM1)인 것을 기준으로 표시모듈(DM)의 검사방법을 설명한다.

도 13a를 참조하면, 본 실시예에 따른 표시모듈(DM)의 검사방법은 기판 조립체(BDA)를 제공하는 단계(S10)를 포함할 수 있다. 기판 조립체(BDA)는 메인 회로기판(MC), 브릿지 회로기판(BC), 및 제1 보상부재(CM1)를 포함할 수 있다.

본 실시예에 따르면, 기판 조립체(BDA)를 제공하는 단계(S10)에서, 기판 조립체(BDA)는 벤딩영역(BA)이 벤딩된 상태의 표시패널(DP)에 결합된 상태로 제공될 수 있다. 즉, 기판 조립체(BDA)는 표시모듈(DM)의 하부에 배치되며, 제1 방열층(RHL1)에 접착된 상태일 수 있다.

메인 회로기판(MC)은 표시패널(DP)의 제2 영역(AA2)에 결합되며, 표시패널(DP)의 벤딩영역(BA)이 벤딩됨에 따라, 기판 조립체(BDA)는 표시모듈(DM)의 하부에 배치되며, 제1 방열층(RHL1)에 부착된 상태로 제공될 수 있다. 도 13a에 도시한 표시모듈(DM)은 도 8에서 설명한 표시모듈(DM)과 대응되므로, 상세한 설명은 도 8을 참조한다.

도 13b를 참조하면, 본 실시예에 따른 표시모듈(DM)의 검사방법은 메인 회로기판(MC)을 검사하는 단계(S20)를 포함할 수 있다. 도 13b에 도시된 바와 같이, 브릿지 회로기판(BC)의 제3 커넥터(CNT3)를 검사장치(TD)에 결합할 수 있다.

본 발명에 따른 검사장치(TD)는 불량의 메인 회로기판(MC)을 검출할 수 있다. 예를 들어, 검사장치(TD)는 메인 회로기판(MC) 내부에 전기적 결함이 발생하거나 메인 회로기판(MC)과 표시패널(DP)의 연결에 있어 전기적 결함이 발생하였는지 여부 등을 검사할 수 있다.

메인 회로기판(MC)의 검사를 완료한 이후, 제3 커넥터(CNT3)를 검사장치(TD)로부터 분리할 수 있다.

본 발명에 따르면, 기판 조립체(BDA)는 제1 보상부재(CM1)를 포함함으로써, 브릿지 회로기판(BC)의 손상이 최소화되고, 메인 회로기판(MC)의 불량 검출의 신뢰도가 개선될 수 있다. 이에 따라, 메인 회로기판(MC)의 신뢰도가 개선된 표시유닛(DU, 도 3 참조)을 제공할 수 있다.

또한, 브릿지 회로기판(BC)을 다수 회로 재 사용할 수 있는 바, 메인 회로기판(MC)의 불량 검사를 보다 경제적으로 진행할 수 있다.

도 13c를 참조하면, 본 실시예에 따른 표시모듈(DM)의 검사방법은 브릿지 회로기판(BC) 및 보상부재를 메인 회로기판(MC)으로부터 분리하는 단계(S30)를 포함할 수 있다. 이때, 브릿지 회로기판(BC)의 제2 커넥터(CNT2)를 메인 회로기판(MC)의 제1 커넥터(CNT1)로부터 분리할 수 있다. 따라서, 브릿지 회로기판(BC)이 메인 회로기판(MC)으로부터 분리되며, 브릿지 회로기판(BC)에 부착된 제1 보상부재(CM1) 또한 메인 회로기판(MC)으로부터 제거될 수 있다.

이후, 메인 회로기판(MC)의 제1 회로기판(CB1) 중 제1 돌출부분(P1, 도 9a 참조)을 벤딩시켜 제1 커넥터(CNT1)를 제어 모듈(10, 도 4 참조)에 결합함으로써, 전자장치(ED, 도 1 참조)를 제조할 수 있다.

본 발명에 따르면, 전자장치(ED, 도 1 참조)를 완성하기 전에 메인 회로기판(MC)의 불량을 검출하여, 신뢰도가 향상된 전자장치(ED, 도 1 참조)를 제공할 수 있다.

도 14a 및 도 14b는 본 발명의 일 실시예에 따른 표시모듈(DM)의 검사방법을 도시한 평면도이다. 도 14a 및 도 14b는 표시모듈(DM)의 하부에서 바라본 표시모듈(DM)의 평면도를 도시한 것이다. 도 1 내지 도 13c에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.

도 14a 및 도 14b를 참조하면, 본 발명의 일 실시예에 따른 표시모듈(DM)의 검사방법은 기판 조립체(BDA)를 제공하는 단계 이전에, 기판 조립체(BDA)를 표시패널(DP)에 결합하는 단계, 표시패널(DP)에 결합된 기판 조립체(BDA)를 검사하는 단계, 및 표시패널(DP)을 벤딩하는 단계를 더 포함할 수 있다.

도 14a에 도시된 바와 같이, 기판 조립체(BDA)를 표시패널(DP)에 결합하는 단계에서, 메인 회로기판(MC)을 표시패널(DP)에 결합할 수 있다.

본 실시예에 따른 표시패널(DP)은, 제1 방향(DR1)으로 연장된 가상의 축을 기준으로 벤딩되는 벤딩영역(BA), 화소들(PX, 도 5a 참조)이 배치된 제1 영역(AA1), 및 벤딩영역(BA)을 사이에 두고 제1 영역(AA1)과 제2 방향(DR2)으로 이격된 제2 영역(AA2)을 포함할 수 있다. 이때, 표시패널(DP)의 벤딩영역(BA)은 벤딩되기 전의 상태일 수 있다.

메인 회로기판(MC)은 제2 영역(AA2)의 일단 부분에 결합될 수 있다. 이때, 제2 영역(AA2)의 하단에 인접하게 배치된 표시 패드들(PD-D, 도 5a 참조)과 메인 회로기판(MC)에 배치된 기판 패드들(PD-F, 도 5a 참조)이 서로 연결될 수 있다.

도 14b에 도시된 바와 같이, 표시패널(DP)에 결합된 기판 조립체(BDA)를 검사하는 단계에서, 브릿지 회로기판(BC)의 제3 커넥터(CNT3)를 검사장치(TD)에 결합할 수 있다.

본 실시예에 따르면, 기판 조립체(BDA)를 표시패널(DP)에 부착한 이후에 메인 회로기판(MC)의 불량 검사를 진행함으로써, 표시패널(DP)에 부착하는 과정에서 형성된 불량의 메인 회로기판(MC)을 검출할 수 있다.

메인 회로기판(MC)의 검사를 완료한 이후, 검사장치(TD)로부터 제3 커넥터(CNT3)를 분리할 수 있다.

이후, 표시패널(DP)의 상부에 윈도우모듈(WM, 도 6 참조)을 부착하고, 표시패널(DP)의 하부에 표시패널(DP)을 제외한 표시부(DSP, 도 6 참조)의 다른 구성들 및 지지부(SUP, 도 6 참조)를 부착함으로써 도 6에 대응되는 표시모듈(DM)을 제작할 수 있다. 다만, 이에 한정되지 않고, 표시패널(DP)에 윈도우모듈(WM), 표시부(DSP)에 포함된 구성들, 및 지지부(SUP)에 포함된 구성들을 부착하는 과정 중에, 기판 조립체(BDA)를 표시패널(DP)에 결합할 수 있다.

이후, 표시패널(DP)의 제2 영역(AA2)이 제1 영역(AA1)의 하부에 배치되도록 표시패널(DP)의 벤딩영역(BA)을 제1 방향(DR1)으로 연장된 가상의 축을 기준으로 벤딩할 수 있다. 이때, 기판 조립체(BDA)는 표시패널(DP)의 제1 영역(AA1)의 하부에 배치되어, 도 13a에서 설명한 표시모듈(DM)을 형성할 수 있다.

이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 청구범위에 의해 정하여져야만 할 것이다.

DD: 표시모듈
DP: 표시패널
MC: 메인 회로기판
BC: 브릿지 회로기판
CM1, CM2: 보상부재
CB1: 제1 회로기판
CNT1: 제1 커넥터
CB2: 제2 회로기판
CNT2: 제2 커넥터
SP: 이격 공간
AA1, AA2, BA: 제1 영역, 제2 영역, 벤딩영역
NFA10, NFA20, FA0: 제1 비폴딩영역, 제2 비폴딩영역, 폴딩영역
MP: 메인부
M1: 제1 메인부분
M2: 제2 메인부분
PP: 돌출부
P1: 제1 돌출부분
P2: 제2 돌출부분
P-1: 제1 부분
P-2: 제2 부분
BDA: 기판 조립체
TD: 검사장치
CNT3: 제3 커넥터

Claims (19)

1. 적어도 하나의 화소를 포함하는 표시패널;
   상기 표시패널과 연결된 메인부 및 상기 메인부로부터 돌출된 돌출부를 포함하는 제1 회로기판 및 상기 돌출부에 배치된 제1 커넥터를 포함하는 메인 회로기판;
   적어도 일부가 상기 제1 회로기판과 중첩하여 배치된 제2 회로기판 및 상기 제2 회로기판에 배치되고 상기 제1 커넥터와 결합된 제2 커넥터를 포함하는 브릿지 회로기판; 및
   보상부재를 포함하고,
   상기 제1 회로기판과 상기 제2 회로기판 사이에 이격 공간이 정의되며, 상기 이격 공간은 평면 상에서 결합된 상기 제1 커넥터와 상기 제2 커넥터의 일측에 위치하고,
   상기 보상부재는 평면 상에서 상기 이격 공간과 적어도 일부가 중첩하는 표시모듈.
2. 제1 항에 있어서,
   상기 보상부재는 상기 이격 공간 내에 배치되는 표시모듈.
3. 제2 항에 있어서,
   상기 보상부재는 상기 제1 회로기판 및 상기 제2 회로기판에 접촉되는 표시모듈.
4. 제2 항에 있어서,
   상기 보상부재는 상기 제2 회로기판에만 부착된 표시모듈.
5. 제2 항에 있어서,
   상기 보상부재는 고분자 물질을 포함하는 표시모듈.
6. 제1 항에 있어서,
   상기 제2 회로기판은 상기 제2 커넥터가 배치된 배면 및 상기 배면에 대향되는 전면을 포함하고,
   상기 보상부재는 상기 제2 회로기판의 상기 전면 상에 배치되고, 상기 제2 커넥터와 중첩하는 표시모듈.
7. 제6 항에 있어서,
   상기 보상부재는 금속 물질 및 고분자 물질 중 적어도 어느 하나를 포함하는 표시모듈.
8. 제1 항에 있어서,
   상기 제2 회로기판은 상기 제2 커넥터가 배치된 배면 및 상기 배면에 대향되는 전면을 포함하고,
   상기 보상부재는 복수 개이고, 상기 보상부재들은 상기 이격 공간 내에 배치되며 상기 제1 및 제2 회로기판들과 접촉하는 제1 보상부재 및 상기 전면 상에 배치되고 상기 제2 커넥터와 중첩하는 제2 보상부재를 포함하는 표시모듈.
9. 제8 항에 있어서,
   상기 제1 보상부재는 상기 배면에만 부착되는 표시모듈.
10. 제8 항에 있어서,
    상기 제1 보상부재는 고분자 물질을 포함하고,
    상기 제2 보상부재는 금속 물질 및 고분자 물질 중 적어도 하나를 포함하는 표시모듈.
11. 제1 항에 있어서,
    상기 표시패널은 상기 화소가 배치된 제1 영역, 상기 제1 영역과 마주하는 제2 영역, 및 상기 제1 영역으로부터 상기 제2 영역으로 연장되고 제1 방향으로 연장된 가상의 제1 축을 기준으로 벤딩된 벤딩영역을 포함하고,
    상기 메인 회로기판은 상기 표시패널의 상기 벤딩영역과 이격된 상기 제2 영역의 일단에 결합되는 표시모듈.
12. 제11 항에 있어서,
    상기 메인 회로기판 및 상기 브릿지 회로기판의 일부는 평면 상에서 상기 제1 영역과 중첩하고,
    상기 브릿지 회로기판의 나머지 일부는 평면 상에서 상기 제1 영역과 비-중첩한 표시모듈.
13. 제11 항에 있어서,
    상기 제1 영역은 상기 제1 방향으로 연장된 가상의 제2 축을 기준으로 폴딩되는 폴딩영역, 상기 폴딩영역을 사이에 두고 상기 제1 방향과 교차하는 제2 방향으로 서로 이격하여 배치된 제1 비폴딩영역 및 제2 비폴딩영역을 포함하는 표시모듈.
14. 제1 항에 있어서,
    상기 메인부는 제1 방향으로 연장된 제1 메인부분 및 상기 제1 메인부분의 일측으로부터 상기 제1 방향과 교차하는 제2 방향으로 연장된 제2 메인부분을 포함하고,
    상기 돌출부는 상기 제2 메인부분으로부터 상기 제2 방향으로 연장되고 상기 이격 공간을 정의하는 제1 돌출부분 및 상기 제1 돌출부분으로부터 상기 제2 방향으로 연장되고 상기 제2 커넥터가 배치된 제2 돌출부분을 포함하고,
    상기 제1 방향에서, 상기 제1 돌출부분의 최대폭은 상기 제2 메인부분의 최대폭 및 상기 제2 돌출부분의 최대폭보다 작은 표시모듈.
15. 제14 항에 있어서,
    상기 제2 회로기판은 상기 돌출부와 중첩하는 제1 부분 및 상기 돌출부와 비-중첩하는 제2 부분을 포함하고,
    상기 브릿지 회로기판은 상기 제2 부분의 일단에 배치된 제3 커넥터를 더 포함하는 표시모듈.
16. 메인 회로기판, 상기 메인 회로기판과 연결된 브릿지 회로기판, 및 상기 메인 회로기판과 상기 브릿지 회로기판 사이에 정의된 이격 공간의 적어도 일부와 중첩하는 보상부재를 포함하고, 상기 메인 회로기판은 적어도 하나의 화소를 포함하는 표시패널과 연결된 기판 조립체를 제공하는 단계;
    상기 브릿지 회로기판을 검사장치에 연결하여 상기 메인 회로기판을 검사하는 단계; 및
    상기 브릿지 회로기판 및 상기 보상부재를 상기 메인 회로기판으로부터 제거하는 단계를 포함하는 표시모듈 검사방법.
17. 제16 항에 있어서,
    상기 메인 회로기판은 제1 회로기판 및 상기 제1 회로기판에 배치된 제1 커넥터를 포함하고,
    상기 브릿지 회로기판은 적어도 일부가 상기 제1 회로기판과 중첩하여 배치된 제2 회로기판 및 상기 제2 회로기판에 배치되고 상기 제1 커넥터와 결합된 제2 커넥터를 포함하고,
    상기 보상부재는 상기 이격 공간 내에 배치되는 제1 보상부재 및 상기 제2 회로기판 상에 배치되며 상기 이격 공간 및 상기 제2 커넥터에 중첩하는 제2 보상부재 중 적어도 어느 하나를 포함하는 표시모듈 검사방법.
18. 제17 항에 있어서,
    상기 브릿지 회로기판은 상기 제2 회로기판에 배치된 제3 커넥터를 더 포함하고,
    상기 메인 회로기판을 검사하는 단계는 상기 검사장치에 상기 제3 커넥터를 연결하여 검사하는 표시모듈 검사방법.
19. 제16 항에 있어서,
    상기 표시패널은 제1 방향으로 연장된 가상의 축을 기준으로 벤딩되는 벤딩영역, 상기 화소가 배치된 제1 영역, 및 상기 벤딩영역을 사이에 두고 상기 제1 영역과 상기 제1 방향과 교차하는 제2 방향으로 이격된 제2 영역을 포함하고,
    상기 기판 조립체를 제공하는 단계 이전에,
    상기 기판 조립체를 상기 표시패널의 상기 제2 영역에 결합하는 단계;
    상기 표시패널에 결합된 상기 기판 조립체를 검사하는 단계; 및
    상기 표시패널의 상기 벤딩영역을 상기 가상의 축을 기준으로 벤딩하는 단계를 더 포함하는 표시모듈 검사방법.

Images