KR20230111212A - 마이크로 발광 다이오드 및 마이크로-일렉트로닉스 전사용 기판들 - Google Patents
마이크로 발광 다이오드 및 마이크로-일렉트로닉스 전사용 기판들 Download PDFInfo
- Publication number
- KR20230111212A KR20230111212A KR1020237020265A KR20237020265A KR20230111212A KR 20230111212 A KR20230111212 A KR 20230111212A KR 1020237020265 A KR1020237020265 A KR 1020237020265A KR 20237020265 A KR20237020265 A KR 20237020265A KR 20230111212 A KR20230111212 A KR 20230111212A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- major surface
- micro
- transfer
- glass
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 128
- 238000012546 transfer Methods 0.000 title abstract description 61
- 238000004377 microelectronic Methods 0.000 title description 2
- 239000011521 glass Substances 0.000 claims abstract description 38
- 239000002346 layers by function Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000012790 adhesive layer Substances 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 16
- 230000008569 process Effects 0.000 description 9
- 238000012876 topography Methods 0.000 description 9
- 239000010410 layer Substances 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000001747 exhibiting effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 239000005407 aluminoborosilicate glass Substances 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 206010017577 Gait disturbance Diseases 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000002552 dosage form Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 238000007655 standard test method Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
- C03C17/001—General methods for coating; Devices therefor
- C03C17/002—General methods for coating; Devices therefor for flat glass, e.g. float glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
- C03C17/06—Surface treatment of glass, not in the form of fibres or filaments, by coating with metals
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
- C03C17/28—Surface treatment of glass, not in the form of fibres or filaments, by coating with organic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C2217/00—Coatings on glass
- C03C2217/70—Properties of coatings
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C2218/00—Methods for coating glass
- C03C2218/30—Aspects of methods for coating glass not covered above
- C03C2218/355—Temporary coating
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Geochemistry & Mineralogy (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Life Sciences & Earth Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Surface Treatment Of Glass (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Laminated Bodies (AREA)
- Glass Compositions (AREA)
Abstract
마이크로 LED 전사 특성이 개선된 유리 기판이 개시되며, 상기 기판은 제1 주 표면, 상기 제1 주 표면에 대향하는 제2 주 표면, 및 이들 사이의 두께를 포함하낟. 전기적 기능 층이 제1 주 표면 상에 배치될 수 있다. 유리 웨이퍼는 약 0.25mm 내지 약 50mm의 공간 파장 범위에서 약 1㎛ 이하의 크기의 파상도를 나타낸다.
Description
<관련 출원들에 대한 상호-참조>
본 출원은 2020년 11월 24일 출원된 미국 예비출원 일련번호 제63/117,653호의 35 U.S.C.§119 하의 우선권의 이익을 주장하며, 그 내용은 전체로서 참조로 본 명세서에 통합된다.
본 개시는 일반적으로 마이크로 LED 및 마이크로-일렉트로닉스 전사용 기판에 관한 것이며, 보다 상세하게는 최적화된 지형학적 속성을 나타내는 유리 기판들에 관한 것이다.
마이크로-발광 다이오드(micro-light emitting diode; micro-LED) 기술을 기반으로 하는 디스플레이들은 표준 LED 신호들에 비해 개선된 해상도 및 명암비, 더 나은 수명, 명암비, 유기 발광 다이오드(Organic Light Emitting Diode Display; OLED)보다 더 큰 이음매 없는(seamless) 타일형 디스플레이들과 같은 일부 고유한 이점을 고려할 때 향후 몇 년 동안 현재 디스플레이 기술과 경쟁할 태세가 되어 있다. 마이크로 LED 디스플레이들의 대규모 제조에 대한 걸림돌은 수백만 개의 마이크로 LED들을 거의 완벽하게 성공적으로 각 디스플레이 기판 상으로 전사해야 한다는 것이다. 99.9999%의 전사된 마이크로 LED 수율이 목표이지만, 현재 업계 수준은 대략 99.9%이다. 현재 전사 기술은 마이크로 LED 세트가 소스 웨이퍼로부터 스탬프 상으로 전사된 다음 스탬프로부터 일반적으로 유리로 만들어진 수용 기판으로 전사되는 기계적, 정전기적 또는 자기적 스탬프 전사 기술을 포함한다. 성공적인 전사를 위해서는 스탬프 표면에 잘 형성되고 정확하게 정렬된 마이크로 LED, 기판과 스탬프의 정확한 위치 지정 및 접촉, 및 마이크로 LED를 수용하기 위해 벌크 및 표면 특성이 잘 제어된 기판이 필요하다.
마이크로 LED 전사를 위해 고려되는 기판들은 몇 개의 상이한 영역들에서 유래한다. 한 경우에서, 기판은 중간(임시) 전사 캐리어로서 사용되는 것으로 간주된다. 판들은 일반적으로 그들의 조성 및 전체 형상의 측면에서 특성화되며, 기판의 품질은 총 두께 편차(TTV), 뒤틀림(또는 휨) 및 거칠기에 의해 평가된다. 다른 경우에서는, 디스플레이 백플레인 응용 분야를 위해 대형 젠-크기의 유리 시트들이 사용될 수 있다. 예시적인 지정된 속성의 예로는 전체 시트 뒤틀림, 파상도(지정된 공간 파장 범위에서) 및 이동 창 두께 편차가 포함된다. 이들 속성은 포토리소그래피 기반 백플레인 제조 및 실리콘-유리 또는 유리-유리 백플레인 간의 임시 또는 영구 결합에 의미가 있지만, 성공적인 마이크로 LED 전사 어셈블리에 대한 충분한 기준을 특정하지는 않는다. 이러한 새로운 마이크로 LED 응용 분야들의 경우, TTV, 뒤틀림 및 거칠기에 대한 이전의 지침을 사용하는 기판들은 마이크로 LED를 기판 표면에 전사할 때 결함이 더 적게 되는 것으로 가정한다. 그러나 이 지침은 기판 표면 상으로 마이크로 LED의 전사 성공을 예측하는 데 적합하지 않을 수 있다. 마이크로 LED 전사 효율의 더 강력한 예측 변수는 파상도에 대한 새로운 목표 범위들이다.
적어도 낮은 파상도를 갖는 기판들은, 예를 들어 낮은 TTV 또는 뒤틀림만을 갖는 기판들에 비해 향상된 전사 효율을 갖는 스탬프 전사 프로세스에서 마이크로 LED를 수용하기 위한 더 나은 기판들이다. 전사 프로세스가 파상도에 특히 민감한 공간 파장 범위들이 식별된다. 이러한 범위의 공간 파장에서 낮은 파상도를 나타내는 기판들은 기존 제품들보다 훨씬 우수한 성능을 발휘할 수 있다.
마이크로 LED 스탬프 전사 효율을 결정하는 기판 피쳐들을 식별함으로써, 이전 기술에 비해 상당한 품질 개선이 이루어질 수 있다. 기판 공급업체가 품질 지표로서 뒤틀림과 TTV를 측정하고 특정하는 반면, 파상도를 추가의 품질 지표로 사용하면 더 나은 성능의 기판을 얻을 수 있다. 미래의 응용 분야들을 위해, 제조업체가 더 큰 스탬프 크기로 이동함에 따라 허용 가능한 전사 효율을 생성하기 위해 최소화해야 하는 피쳐들의 특정의 공간 파장 범위가 식별된다.
따라서, 제1 주 표면, 상기 제1 주 표면에 대향하는 제2 주 표면, 및 이들 사이의 두께를 포함하는 기판이 개시되며, 상기 기판은 상기 제1 주 표면 또는 상기 제2 주 표면의 50mm x 50mm 면적에 걸쳐, 예를 들어 40mm x 40mm 면적에 걸쳐, 30mm x 30mm 면적에 걸쳐, 또는 20mm x 20mm 면적에 걸쳐, 약 0.25mm 내지 약 50mm의 공간 파장 범위에서, 예를 들어 약 20mm 내지 약 50mm의 공간 파장 범위에서, 예컨대 약 30mm 내지 약 50mm의 공간 파장 범위에서, 약 1㎛ 이하, 예를 들어 약 0.5㎛의 크기를 갖는 최대 파상도를 더 포함한다.
일부 실시예들에서, 상기 기판은 그 위에 배치된, 예를 들어 상기 제1 주 표면 및/또는 상기 제2 표면 상에 배치된 전기적 기능 층을 더 포함할 수 있다. 상기 전기적 기능 층은 복수의 금속성 전도체들을 포함할 수 있다. 일부 실시예들에서, 상기 전기적 기능 층은 박막 트랜지스터(TFT)를 포함할 수 있다.
상기 기판은 상기 기판 위에 배치된, 예를 들어 상기 제1 또는 제2 주 표면 중의 적어도 하나 상에 배치된 접착층을 더 포함할 수 있다.
일부 실시예들에서, 상기 제1 및/또는 제2 주 표면의 표면적은 1 x 104 mm2 이상일 수 있다. 일부 실시예들에서, 상기 제1 및/또는 제2 주 표면의 표면적은 약 1 m2 이상일 수 있다. 상기 제1 주 표면과 상기 제2 주 표면 사이의 상기 기판의 두께는 약 0.1mm 내지 약 1mm 범위에 있을 수 있다.
상기 기판은 유리 기판, 예를 들어 실리카계 유리 기판(예를 들어, 약 50 중량% 이상의 실리카)일 수 있지만, 추가 실시예들에서 상기 기판은 실리콘 기판(예를 들어, 실리콘 웨이퍼)일 수 있다.
다양한 실시예들에서, 상기 유리 기판의 열 팽창 계수(CTE)는 ASTM C1350M-96 (2019)에 따라 측정할 때 약 0℃ 내지 약 300℃ 범위의 온도에 걸쳐 약 3 ppm/℃ 내지 약 10 ppm/℃ 범위에 있을 수 있다.
본 명세서에서 개시된 실시예들의 추가적인 특징들 및 이점들은 다음의 상세한 설명에서 설명될 것이며, 부분적으로는 이 설명으로부터 당업자에게 명백하게 될 것이며 또는 다음의 상세한 설명, 청구범위 및 첨부 도면들을 포함하여 본 명세서에서 기술된 실시예들을 실시함으로써 인식될 것이다.
전술한 일반적인 설명 및 이하의 상세한 설명은 모두 본 명세서에 개시된 실시예들의 본질 및 특성을 이해하기 위한 개요 또는 뼈대를 제공하기 위해 의도된다는 것을 이해할 수 있다. 첨부하는 도면들은 추가적인 이해를 제공하기 위해 포함되며 본 명세서에 통합되어 일부를 구성한다. 도면들은 본 개시의 다양한 실시예들을 예시하며, 설명과 함께 그 원리들 및 동작들을 설명한다.
도 1은 총 두께 편차(TTV; Total Thickness Variation)를 나타내는 기판의 단면도이다.
도 2는 뒤틀림(warp)을 나타내는 기판의 단면도이다.
도 3은 파상도(waviness)를 나타내는 일련의 도면들이다.
도 4는 비평면 표면 지형을 포함하는 기판 위에 배치되고, 그 위에 배치된 복수의 전자 소자들, 예를 들어 마이크로 LED들을 갖는 스탬프의 단면도이다.
도 5는 스탬프가 기판에 접근함에 따라 기판으로의 전자 소자들의 불완전한 전사를 도시하는 도 5의 스탬프의 단면도이다.
도 6은 다양한 유리 기판 샘플들에 대한 기판 파상도의 함수로서 시뮬레이션된 전자 소자 전사 효율의 결과를 나타내는 산포도이다.
도 7은 다양한 유리 기판 샘플들에 대한 기판 TTV의 함수로서 시뮬레이션된 전자 전사 효율의 결과를 나타내는 산포도이다.
도 8은 다양한 유리 기판 샘플들에 대한 기판 뒤틀림의 함수로서 시뮬레이션된 전자 소자 전사 효율의 결과를 나타내는 산포도이다.
도 9는 스탬프 크기의 함수로서 시뮬레이션된 전자 소자 전달 효율을 나타내는 그래프이다.
도 2는 뒤틀림(warp)을 나타내는 기판의 단면도이다.
도 3은 파상도(waviness)를 나타내는 일련의 도면들이다.
도 4는 비평면 표면 지형을 포함하는 기판 위에 배치되고, 그 위에 배치된 복수의 전자 소자들, 예를 들어 마이크로 LED들을 갖는 스탬프의 단면도이다.
도 5는 스탬프가 기판에 접근함에 따라 기판으로의 전자 소자들의 불완전한 전사를 도시하는 도 5의 스탬프의 단면도이다.
도 6은 다양한 유리 기판 샘플들에 대한 기판 파상도의 함수로서 시뮬레이션된 전자 소자 전사 효율의 결과를 나타내는 산포도이다.
도 7은 다양한 유리 기판 샘플들에 대한 기판 TTV의 함수로서 시뮬레이션된 전자 전사 효율의 결과를 나타내는 산포도이다.
도 8은 다양한 유리 기판 샘플들에 대한 기판 뒤틀림의 함수로서 시뮬레이션된 전자 소자 전사 효율의 결과를 나타내는 산포도이다.
도 9는 스탬프 크기의 함수로서 시뮬레이션된 전자 소자 전달 효율을 나타내는 그래프이다.
이제 본 개시 내용의 실시예들에 대한 참조가 상세히 이루어질 것이며, 그 예시들이 첨부 도면들에 예시된다. 가능하면, 도면들 전체에 걸쳐 동일한 참조 번호들이 동일하거나 유사한 부분들을 지칭하기 위해 사용된다. 그러나, 본 개시 내용은 많은 상이한 형태들로 구현될 수 있으며, 본 명세서에서 설명한 실시예들로 제한되는 것으로 간주되서는 안된다.
본 명세서에 사용된 바와 같이, 용어 "약"은 양, 크기, 제형, 매개변수, 및 기타 양 및 특성이 정확하지 않고 정확할 필요도 없지만, 근사치일 수 있거나 및/또는 더 큰 또는 더 작을 수 있으며, 필요에 따라 공차, 변환 인자, 반올림, 측정 오차 등, 및 당업자에게 공지된 기타 인자를 반영한다.
범위들은 본 명세서에서 "약" 하나의 값, 및/또는 "약" 다른 값으로 표현될 수 있다. 그러한 범위가 표현될 때, 다른 실시예는 하나의 값으로부터 다른 값을 포함한다. 유사하게, 값들이, 예를 들어 선행사 "약"을 사용하여 근사치들로 표현될 때, 상기 값은 다른 실시예를 형성함을 이해할 것이다. 각각의 범위들의 종점들은 다른 종점과 관련하여 그리고 다른 종점과는 독립적으로 모두 중요하다는 것이 추가로 이해될 것이다.
본 명세서에서 사용되는 방향 용어들 - 예를 들어, 위로, 아래로, 오른쪽, 왼쪽, 앞, 뒤, 상부, 하부- 은 단지 도시된 대로의 도면들을 참조하여 만들어지며, 절대적인 방향을 의미하는 것으로 의도되지는 않는다.
달리 명시적으로 언급되지 않는 한, 본 명세서에 설명된 임의의 방법은 그 단계들이 특정 순서로 수행될 필요가 있는 것으로 해석되는 것이라고 의도되지 않으며, 임의의 장치에서 특정 배향들이 요구되는 것으로도 해석되지 않는다. 따라서, 방법 청구항은 실제로 그 단계들에 뒤따르는 순서를 실제로 언급하지 않거나, 또는 임의의 장치 청구항이 개별 구성 요소들에 대한 순서 또는 배향을 실제로 언급하지 않는 경우, 또는 단계들이 특정 순서로 제한되거나 또는 장치의 구성 요소들에 대하여 특정 순서 또는 배향이 언급되지 않는 것을 청구항들 또는 설명에서 특별히 언급되지 않는 경우, 어떤 점에서도 순서 또는 배향이 추론되는 것을 결코 의도한 것은 아니다. 이는 다음을 포함하여 해석에 대한 임의의 가능한 비-표현적 기초를 유지한다: 단계들의 배열, 작동 흐름, 구성 요소들의 순서 또는 구성 요소들의 방향과 관련된 논리 문제들; 문법적 구성 또는 구두점에서 파생된 평범한 의미; 및 명세서에 기술된 실시예들의 수 또는 유형.
본 명세서에 사용된 바와 같이, 단수 형태들 "a", "an", 및 "the"는 문맥이 명시적으로 달리 지시하지 않는 한 복수의 기준들을 포함한다. 따라서, 예를 들어, "a" 구성 요소에 대한 언급은 문맥이 달리 명시적으로 지시하지 않는 한 2 개 이상의 그러한 구성 요소들을 갖는 양태들을 포함한다.
"예시적인(exemplary)", "예시(example)"라는 단어 또는 이들의 다양한 형태는 예, 예 또는 예시로서 제공되는 것을 의미하기 위해 본 명세서에서 사용된다. 본 명세서에서 "예시적인" 또는 "예시"로 설명된 임의의 양태 또는 디자인은 다른 양태들 또는 디자인들에 비해 선호되거나 유리한 것으로 해석되어서는 안된다. 또한, 예시들은 명확성과 이해의 목적으로만 제공되며, 개시된 주제 또는 본 개시의 관련 부분을 어떤 방식으로든 제한하거나 한정하려는 것이 아니다. 다양한 범위의 무수한 추가들 또는 대안적인 예시들이 제시될 수 있었지만, 간결함을 위해 생략되었음을 이해할 수 있다.
본 명세서에 사용된 바와 같이, "포함하는(comprising)" 및 "포함하는(including)"이라는 용어들, 및 이들의 변형들은 달리 표시되지 않는 한 동의어로 해석되고 제한이 없는 것으로 해석되어야 한다. 포함하거나 포함하는 과도기 구절들 뒤에 오는 요소들의 목록은 비배타적 목록이므로 목록에 구체적으로 언급된 요소들 외의 요소들도 존재할 수 있다.
본 명세서에 사용된 용어 "실질적인", "실질적으로" 및 이들의 변형들은 설명된 피쳐가 값 또는 설명과 동일하거나 대략 동일하다는 것을 나타내도록 의도된다. 예를 들어, "실질적으로 평면인" 표면은 평면 또는 거의 평면인 표면을 나타내기 위한 것이다. 더욱이, "실질적으로"는 두 값이 동일하거나 거의 동일함을 나타내기 위한 것이다. 일부 실시예들에서, "실질적으로"는 서로 약 10% 이내, 예를 들어 서로 약 5% 이내, 또는 서로 약 2% 이내의 값을 나타낼 수 있다.
달리 나타내지 않는 한, 도면은 축척이 아니다.
도 1에 도시된 바와 같이, 총 두께 편차(TTV)는 기판(10)의 최대 두께(T최대)와 기판(10)의 최소 두께(T최소) 사이의 차이를 말하며, 여기서 기판(10)은 제1 주 표면(12) 및 제1 주 표면에 대향하는 제2 주 표면(14)을 포함한다. 두께는 제1 주 표면의 제1 지점과 제2 주 표면의 제2 지점 사이의 거리로 정의되며, 제1 및 제2 지점은 제1 주 표면 또는 제2 주 표면 중 적어도 하나에 직교하는 선에 놓인다. 따라서, TTV는 제1 주 표면과 제2 주 표면의 지형(topography)에 따라 달라진다. TTV는 T최대-T최소으로 계산될 수 있다. TTV는 전체 기판을 기준으로 사용되는 반면, 국부 두께 편차(LTV; local thickness variation)는 기판의 일부의 두께 편차로 정의될 수 있다. 따라서, LTV는 특정 기판의 총 면적보다 작은 표면적, 예를 들어 마이크로 LED를 기판으로 전사하는 데 사용되는 대략적인 스탬프 크기의 면적에 걸친 두께 편차를 나타내는 데 사용될 수 있다.
도 2를 참조하면, 뒤틀림(warp)은 기준 표면(16)과 기판(10)의 중심선(18) 사이의 거리(D) 편차의 척도이다. 뒤틀림은 (D최대-D최소)/2로 계산될 수 있다.
파상도(waviness)는 예를 들어 50밀리미터(mm)보다 크고 0.25mm보다 작은 공간 파장을 갖는 표면 피쳐(feature)들을 제거한 후 기판의 주 표면의 지형의 척도이다. 예를 들어, 도 3(a)-3(c)에 도시된 바와 같이, 가공되지 않은 표면 지형 데이터(도 3(a))는 가우시안 필터(도 3(b))로 필터링되어 대규모 표면 피쳐들(예를 들어, 약 50mm보다 큰 공간 주파수를 갖는 피쳐들)를 제거하여, 표면 파상도를 생성한다(도 3(c)). 공간 주파수가 약 0.25mm 미만인 피쳐들은 표면 거칠기로 특징지을 수 있으며 유사하게 제거된다.
마이크로 LED 전사 공정들은 4가지 상이한 시나리오를 포함할 수 있다: 1) 네이티브(native) 에피택셜 기판으로부터 중간(임시) 기판으로의 전사; 2) 네이티브 에피택셜 기판으로부터 최종 백플레인 기판으로의 전사; 3) 중간 기판으로부터 다른 중간 기판으로의 전사; 및/또는 4) 중간 기판으로부터 최종 백플레인 기판으로의 전사. 이들 4가지 경우들에서, 수용 기판은 베어(bare) 기판(예를 들어, 베어, 비코팅 유리), 접착제로 코팅된 기판, 또는 제조된 전자 구성요소, 예를 들어 전기적 기능 층을 갖는 기판일 수 있다. 본 명세서에서 사용되는 바와 같이, 전기적 기능 층은 기판을 포함하는 전기 장치에서 사용되는 구성요소들 사이에서 전기 에너지를 전도하거나 이용 및/또는 전사하는 기판 상의 층 또는 층들을 지칭한다. 예를 들어, 전기적 기능 층은 전기 전도성 금속 층을 포함할 수 있다. 전기 전도체는 전류 및/또는 전압을 하나 이상의 전자 구성요소들에 전달하는 데 사용되는 전기 트레이스를 포함할 수 있다. 전기 트레이스는 전기 전원 트레이스 또는 전기 데이터 라인일 수 있다. 포토리소그래피와 같은 종래의 수단에 의해 기판 상에 전기 트레이스를 패턴화할 수 있다. 전기적 기능 층은 박막 트랜지스터(TFT; thin film transistor) 또는 저항기, 커패시터, 인덕터, 트랜지스터, 발광 다이오드를 포함하는 다이오드 등을 포함하지만, 이에 제한되지 않은 다른 전자 및/또는 전기 구성요소들과 같은 전자 구성요소들을 추가로 포함할 수 있다. 아래에 설명된 개선된 마이크로 LED 전사 수율을 위한 기판 처방들은 비코팅, 코팅 또는 패턴화된 기판 층들, 예를 들어 패턴화된 금속 층들 및/또는 패턴화된 반도체 층들에 적용될 수 있다.
마이크로 LED들의 전사와 같은 전자 소자 전사를 위한 중간 캐리어 기판들은 현재 업계에서 2㎛ 미만의 TTV 및 10 마이크로미터(㎛) 미만의 뒤틀림의 비코팅 속성을 요구하고 있다. 유사하게, 디스플레이 백플레인 제작을 위한 젠-크기(Gen-size) 유리 기판들은 현재 9㎛ 미만의 150mm x 150mm 이동 창 두께 편차, 500㎛ 미만의 전체 시트 뒤틀림, 0.8mm 내지 8mm의 공간 파장 범위에서 0.06㎛ 미만의 파상도, 0.8mm 내지 25mm의 공간 파장 범위에서 0.33㎛ 미만의 파상도에 대한 비코팅 속성을 갖도록 요청된다. 유리 기판들 및 젠-크기 백플레인 유리 기판들의 이러한 속성은 비코팅된 기판들에 대해 명시되며 전자 소자 전사 이외의 이유들로 선택된다.
실험적 측정과 시뮬레이션의 조합을 사용하여 기판으로의 전자 소자 전사의 전사 효율에서의 개선이 발견되었다. 유리 기판 샘플들은 표면의 상세한 지형도를 제공할 수 있는 Tropel® Flatmaster® 다중 표면 프로파일러를 사용하여 특성화되었다. 표면 지형 매핑(mapping)이 각 기판 샘플의 뒤틀림, 총 두께 편차(TTV), 국부 두께 편차(LTV), 파상도 등을 특성화하기 위해 사용되었다. 이 상세한 표면 정보는 각 기판 샘플의 표면 상으로의 마이크로 LED 스탬프 전사 프로세스의 시뮬레이션을 구성하는 데 사용되었다. 시뮬레이션의 개략도가 도 4 및 도 5에 도시되어 있으며, 여기에서 그의 표면 상에 마이크로 LED들이 적재된 스탬프(20)가 기판 표면의 다양한 위치들 상으로 하향된다. 스탬프 상의 마이크로 LED들이 기판 표면에 배치된 접착층(24)과 접촉하면 마이크로 LED들이 기판으로 전사될 것이다. 그러나 기판의 일부 영역들은 마이크로 LED들의 모두가 기판과 접촉하는 것이 아닐 수 있도록 높은 국부 표면 편차(예: 파상도)를 가질 수 있다. 따라서, 시뮬레이션은 스탬프 크기, 적용된 압력 및 마이크로 LED들의 간격과 같은 다른 프로세스 변수들과 함께 해당 기판의 표면 지형을 기반으로 주어진 기판으로 전사될 마이크로 LED의 백분율을 예측할 수 있다. 가능한 전사들의 총 수(스탬프에 배치된 마이크로 LED의 총 수)와 비교한 성공한 전사의 백분율은 전사 효율을 나타낸다. 즉, 전사 효율은 (전사 행사 동안에 성공한 마이크로 LED 전사 수/전사 행사에서의 마이크로 LED 총 수) x 100%로 결정된다.
수십 개의 기판들에 대한 수백 개의 스탬프 전사 프로세스들을 시뮬레이션함으로써, 어떤 표면 피쳐들은 효과적인 마이크로 LED 전사를 허용하고 어떤 피쳐들은 그렇지 않은지에 대한 표현이 설명될 수 있다. 전사 스탬프 아래 기판 영역의 뒤틀림, LTV 및 파상도와 같은 표면 지형 데이터를 사용하여 전사 효율을 계산할 수 있다. 데이터는 일반적으로 생각하는 바와 같이 뒤틀림 또는 두께 편차만을 특성화하여 전달 효율을 예측할 수 없음을 보여준다. 분석에 따르면 기판의 대부분의 뒤틀림은 척킹(chucking) 공정에 의해 제거되기 때문에 뒤틀림은 좋지 않은 측정 기준이라는 것을 보여주며, 척킹 공정에서는 기판이 전사 과정에서 진공(척킹) 상태로 표면에 고정되고 스탬프 결합력이 가해진다. 기판 척킹에 대한 연구는 표면 편차들의 더 작은 파장 피쳐들이 척킹 후에 남아 있다는 것을 보여준다. 유사하게, TTV는 기판 표면의 두 지점, 즉 가장 두꺼운 지점과 가장 얇은 지점을 고려하기 때문에 좋지 않은 예측 변수이다. 국부 두께 편차(LTV)는 스탬프 영역에 대한 두께 편차를 고려하지만, LTV는 기판의 상단 및 하단 표면 모두의 특성에 의존하기 때문에 여전히 좋지 않은 예측 변수이다. 반면에 파상도는 마이크로 LED의 전사와 관련된 공간 파장 범위에 걸쳐 피쳐들을 고려하면서 기판 상단 표면의 품질을 캡쳐한다. 따라서, 다른 요인들에 비해 파상도를 최적화하는 기판(예: 웨이퍼)은 더 큰 전사 성공을 가져올 수 있다.
분석은 마이크로 LED 전사 고려사항들에 대한 고유한 속성이 약 0.25mm 내지 약 50mm, 보다 구체적으로 약 30mm 내지 약 50mm의 공간 파장 범위에서 50mm x 50mm 이동 창에 대한 최대 파상도임을 추가로 보여주었다. 뒤틀림과 LTV의 부차적인 조합들도 역할을 줄일 수 있다. 유리 기판들의 크기는 100mm x 100mm 웨이퍼로부터 1 x 1 m2 초과의 시트들까지 다양하다. 유리 기판들의 탄성 계수 값들은 ASTM C623, "공명에 의해 유리 및 유리-세라믹에 대한 영률, 전단 모듈러스, 및 푸아송비의 시험 방법(Test Method for Youngs Modulus, Shear Modulus, and Poisson Ratio for Glass and Glass-Ceramics by Resonance)"에 따라 공명 초음파 분광법으로 측정할 때 약 60 기가파스칼(GPa) 내지 약 90 GPa 범위일 수 있다. 유리 기판의 두께는 약 0.1mm 내지 약 1mm, 약 0.1mm 내지 약 0.7mm, 약 0.3mm 내지 약 1mm, 약 0.1mm 내지 약 0.250mm, 약 0.3 내지 약 1mm 범위일 수 있으며, 그 사이의 모든 범위 및 하위 범위들을 포함하며, 여기서 두께는 제1 및 제2 주 표면 중 어느 하나 또는 둘 모두에 직교하는 선을 따라 기판의 제1 주 표면과 기판의 제2 주 표면 사이의 거리로서 정의된다. 유리 기판의 열 팽창 계수(CTE; coefficient of thermal expansion) 값들은 ASTM E228-17, "푸시로드 팽창계를 사용한 고체 재료의 선형 열팽창에 대한 표준 테스트 방법(Standard Test Method for Linear Thermal Expansion of Solid Materials With a Push-Rod Dilatometer)"에 따라 측정할 때 약 0℃ 내지 약 300℃의 온도 범위에서 약 3ppm/℃ 내지 약 10ppm/℃ 범위일 수 있다.
다음은 전자 구성요소 전사 효율에 대한 파상도의 영향을 평가하기 위해 수행된 실험 작업을 보다 상세히 설명한다. 트로펠 플랫마스터(Tropel Flatmaster)를 사용하여 지형학적 속성(예: 뒤틀림, LTV 및 파상도)에 대해 23개의 유리 기판들을 측정했다. 기판들은 200mm 직경의 디스크들이었으며 상업적으로 이용 가능한 3개의 다른 유리들로 구성되었다: 알칼리 토류 알루미노보로실리케이트 유리(유리 1 및 3), 두개의 상이한 무알칼리 알루미노보로실리케이트 유리(유리 2 및 4), 및 무알칼리 보로실리케이트 유리(유리 5). 그런 다음 이들 데이터는 측정된 속성의 다양한 조합을 나타내는 유리 웨이퍼들(가상의 유리 웨이퍼들)의 디지털 복제를 생성하는 데 사용되었으며, 복수의 마이크로 LED들을 포함하는 가상의 스탬프가 가상의 유리 웨이퍼들을 디지털적으로 스탬프 찍는 데 사용되는 복수의 시뮬레이션이 수행되었다. 스탬프는 30mm x 30mm의 스탬프 표면으로 모델링되었다. 스탬프는 탄성 계수가 70 GPa인 단단하고 평평한 것으로 간주되었다. 또한 스탬프에 의해 가상 유리 웨이퍼들에 가해지는 힘이 1 뉴턴(N)이라고 가정했다. 픽셀 피치(마이크로 LED 구조체들 사이의 간격)는 200㎛로 가정하였고, 가상 유리 웨이퍼들 상에 배치된 접착층의 두께는 1㎛로 설정했다. 추가로 접착층이 유연하고 필요에 따라 변형되는 것으로 가정했다. 각각의 마이크로 LED는 5㎛ 두께를 갖는 정사각형 15㎛ x 15㎛ 구조체로 가정했다. 개별 마이크로 LED의 접촉 표면(접착층을 향하는 표면)의 절반 이상이 접착제와 접촉한 경우, 마이크로 LED가 가상 유리 웨이퍼로 성공적으로 전사된 것으로 간주되었다. 활 모양(bow)과 뒤틀림 모두 진공 척킹에 의해 가상 유리 웨이퍼들로부터 제거된 것으로 간주되었다. 시뮬레이션 데이터는 도 6, 7, 및 8에 도시되어 있다.
도 6은 ㎛ 단위로 표현된 0.25mm 내지 50mm 범위의 공간 파장에 대한 최대 파상도의 함수로서 시뮬레이션된 마이크로 LED 전사 효율을 백분율로 나타낸 것이다. 공간 파장이 0.25mm 미만인 피쳐들은 표면 거칠기로 간주되고 공간 파장이 50mm보다 큰 피쳐들은 뒤틀림으로 분류되었다. 실제로, 보고된 최대 파상도는 낮고 높은 공간 파장 피쳐들이 표면 데이터로부터 디지털적으로 필터링된 후의 표면 높이에서의 편차이다. 도 6은 유리 기판 조성 또는 소스와 무관하게 특정 공간 파장의 파상도가 스탬프 전사 수율과 강한 상관관계를 갖는다는 것을 보여준다. 데이터는 약 0.25mm 내지 50mm 범위의 공간 파장에 대해 약 1㎛ 이하, 예를 들어 약 0.75㎛ 이하, 또는 0.5㎛ 이하의 50 mm x 50 mm 이동 창에서 최대 파상도를 갖는 유리 기판을 사용하면 약 100%의 전사 효율을 생성할 수 있다는 것을 보여준다. 한편, 도 7 및 도 8에 각각 도시된 바와 같이, LTV 또는 뒤틀림에 대해서는 거의 상관관계가 나타나지 않는다.
도 9는 위에 표시된 특정 공간 파장 범위들(0.25mm 내지 50mm)을 제외하고 데이터로부터 모든 표면 피쳐들을 필터링한 후 유리 웨이퍼들에 대한 시뮬레이션된 전사 효율을 보여준다. 스탬프 크기가 전사 효율성에 어떻게 기여하는지 더 잘 이해하기 위해 스탬프 크기를 변경했다. 데이터는 전사 효율이 예를 들어 10mm x 10mm와 같은 작은 스탬프 크기에 대해 일관하여 높지만 스탬프 크기가 증가함에 따라 감소함을 보여준다. 이것은 더 높은 처리량의 제조를 향해 프로세스 크기 조정에 중요하다. 특히 30mm 초과의 더 긴 공간 파장들은 더 큰 스탬프들을 사용한 전사에 특히 좋지 않다. 예를 들어 약 0mm 내지 약 10mm 범위의 가장 작은 공간 파장도 큰 스탬프에 대해 제대로 수행되지 않았다. 그 결과는, 제조업체들이 효율성을 높이기 위해 더 큰 스탬프 크기로 이동함에 따라 수용 가능한 전사 효율성을 유지하기 위해 웨이퍼가 30mm 내지 50mm 공간 파장 범위에서 감소된 파상도를 나타내야 할 수도 있음을 보여준다. 더욱이, 그 결과는 낮은 파상도뿐만 아니라 약 0.25mm 내지 약 50mm 공간 파장 범위, 특히 약 30mm 내지 약 50mm의 공간 파장 범위에서 낮은 파상도를 갖는 웨이퍼를 사용할 필요성을 입증한다. 이 공간 파장 범위는 상업적으로 이용 가능한 유리 기판 제품인 젠-크기에서 현재 특성화되지 않았다.
제한된 상황에서, 마이크로 LED는 베어, 비코팅 기판으로 전사될 수 있다. 대부분의 경우 마이크로 LED는 접착 코팅 또는 전자 구성요소 제조 공정을 거친 기판으로 전사된다. 이를 고려할 때 기판의 3차원 형상이 처리 후, 예를 들어, 열 순환 후 변경될 수 있기 때문에 효율적인 마이크로 LED 전사 효율을 위해 코팅들 및 구조들이 결합된 기판 속성이 특정되야 한다. 이는 현재의 x-y 유리 압축 연구에서 간과되는 수직 z 방향에서 특히 그렇다. 예를 들어, 알루미노보로실리케이트 기판들을 TFT 증착 동안에 웨이퍼들에서 경험될 수 있는 500℃ 및 650℃ 조건들로 열 순환할 때 상당히 증가된 뒤틀림과 파상도가 관찰될 수 있다. 따라서, 본 실험들에서 수행된 유리 웨이퍼 측정들은 베어 유리 샘플들에 대해 수행되었지만, 이러한 측정 결과는 후처리 표면 특성을 나타내는 것으로 추정된다. 즉, 베어 샘플들은 TFT 증착 공정과 같이 표면 지형을 변경할 수 있는 열 처리를 거친 것으로 가정했다.
다양한 실시예들이 어떤 예시적이고 특정적인 예시들과 관련하여 상세하게 설명되었지만, 본 개시는 다음의 청구범위 범위를 벗어나지 않고 개시된 피쳐들의 수많은 수정들 및 조합들이 가능하기 때문에 이에 제한되는 것으로 간주되어서는 안 된다.
Claims (13)
- 제1 주 표면, 상기 제1 주 표면에 대향하는 제2 주 표면, 및 이들 사이의 두께를 포함하며, 상기 제1 주 표면 또는 상기 제2 주 표면의 50mm x 50mm 면적에 걸쳐 평가된 상기 기판의 최대 파상도(waviness)는 약 0.25mm 내지 약 50mm의 공간 파장 범위에서 약 1㎛ 이하의 크기를 포함하는 기판.
- 청구항 1에 있어서,
상기 기판은 상기 제1 주 표면 상에 배치된 전기적 기능 층을 더 포함하는 것을 특징으로 하는 기판. - 청구항 2에 있어서,
상기 전기적 기능 층은 복수의 금속성 전도체들을 포함하는 것을 특징으로 하는 기판. - 청구항 2에 있어서,
상기 전기적 기능 층은 박막 트랜지스터를 포함하는 것을 특징으로 하는 기판. - 청구항 1에 있어서,
상기 공간 파장은 약 30mm 내지 약 50mm 범위에 있는 것을 특징으로 하는 기판. - 청구항 1에 있어서,
상기 파상도는 약 0.5㎛ 이하인 것을 특징으로 하는 기판. - 청구항 1에 있어서,
상기 제1 주 표면 상에 배치된 접착층을 더 포함하는 것을 특징으로 하는 기판. - 청구항 1에 있어서,
상기 제1 주 표면의 표면적은 1 x 104 mm2 이상인 것을 특징으로 하는 기판. - 청구항 1에 있어서,
상기 제1 주 표면의 표면적은 1 m2 이상인 것을 특징으로 하는 기판. - 청구항 1에 있어서,
상기 기판의 두께는 약 0.1mm 내지 약 1mm 범위에 있는 것을 특징으로 하는 기판. - 청구항 1에 있어서,
상기 유리 기판의 열 팽창 계수는 0℃ 내지 300℃ 범위의 온도에 걸쳐 약 3 ppm/℃ 내지 약 10 ppm/℃ 범위에 있는 것을 특징으로 하는 기판. - 청구항 1에 있어서,
상기 기판은 실리카계 유리 기판인 것을 특징으로 하는 기판. - 청구항 1에 있어서,
상기 최대 파상도는 30mm x 30mm 면적에 대해 평가된 것을 특징으로 하는 기판.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202063117653P | 2020-11-24 | 2020-11-24 | |
| US63/117,653 | 2020-11-24 | ||
| PCT/US2021/059623 WO2022115280A1 (en) | 2020-11-24 | 2021-11-17 | Substrates for microled and micro-electronics transfer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230111212A true KR20230111212A (ko) | 2023-07-25 |
Family
ID=79024453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020237020265A KR20230111212A (ko) | 2020-11-24 | 2021-11-17 | 마이크로 발광 다이오드 및 마이크로-일렉트로닉스 전사용 기판들 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20230361094A1 (ko) |
| EP (1) | EP4251580A1 (ko) |
| JP (1) | JP2023552727A (ko) |
| KR (1) | KR20230111212A (ko) |
| CN (1) | CN116490351A (ko) |
| TW (1) | TW202228318A (ko) |
| WO (1) | WO2022115280A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20240044359A (ko) | 2022-09-28 | 2024-04-04 | 쇼오트 테크니컬 글래스 솔루션즈 게엠베하 | 낮은 광학 결함, 특히 낮은 근표면 굴절을 갖는 유리판, 이의 제조 방법 및 이의 용도 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4815002B2 (ja) * | 2009-06-04 | 2011-11-16 | 株式会社オハラ | 情報記録媒体用結晶化ガラス基板およびその製造方法 |
| JP5978912B2 (ja) * | 2012-10-18 | 2016-08-24 | 旭硝子株式会社 | ガラス積層体の製造方法、電子デバイスの製造方法 |
| KR20160089364A (ko) * | 2013-11-22 | 2016-07-27 | 미쓰이금속광업주식회사 | 매설 회로를 구비하는 프린트 배선판의 제조 방법 및 그 제조 방법으로 얻어지는 프린트 배선판 |
-
2021
- 2021-11-17 JP JP2023531572A patent/JP2023552727A/ja active Pending
- 2021-11-17 CN CN202180079054.XA patent/CN116490351A/zh active Pending
- 2021-11-17 EP EP21824715.3A patent/EP4251580A1/en active Pending
- 2021-11-17 KR KR1020237020265A patent/KR20230111212A/ko unknown
- 2021-11-17 WO PCT/US2021/059623 patent/WO2022115280A1/en active Application Filing
- 2021-11-17 US US18/026,168 patent/US20230361094A1/en active Pending
- 2021-11-23 TW TW110143458A patent/TW202228318A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CN116490351A (zh) | 2023-07-25 |
| WO2022115280A1 (en) | 2022-06-02 |
| JP2023552727A (ja) | 2023-12-19 |
| TW202228318A (zh) | 2022-07-16 |
| US20230361094A1 (en) | 2023-11-09 |
| EP4251580A1 (en) | 2023-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102561430B1 (ko) | 지지 유리 기판 및 적층체 | |
| US11749574B2 (en) | Method of manufacturing semiconductor package | |
| JP2018506497A (ja) | ガラス基板およびそれを備えたディスプレイ装置 | |
| JP6663596B2 (ja) | 半導体用支持ガラス基板及びこれを用いた積層基板 | |
| US10442729B2 (en) | Glass sheet | |
| JP5733600B2 (ja) | 素子封止体の製造方法、及び素子封止体 | |
| US10669184B2 (en) | Glass substrate and laminate using same | |
| CN113345878B (zh) | 用于将microLED组装到基底上的方法和系统 | |
| US8835229B2 (en) | Chip identification for organic laminate packaging and methods of manufacture | |
| KR20230111212A (ko) | 마이크로 발광 다이오드 및 마이크로-일렉트로닉스 전사용 기판들 | |
| US20170297946A1 (en) | Glass plate and manufacturing method therefor | |
| TWI758594B (zh) | 轉印基板及使用其之安裝方法、以及圖像顯示裝置之製造方法 | |
| TWI666683B (zh) | 精密零組件用的保持夾具及其製造方法 | |
| JP6860831B2 (ja) | 円盤状ガラス及びその製造方法 | |
| JP2020007184A (ja) | 半導体用支持基板 | |
| JP5795272B2 (ja) | セラミックス素子の製造方法 | |
| JP7051053B2 (ja) | 支持ガラス基板及びそれを用いた積層体 | |
| KR102424792B1 (ko) | 정전기 방지 기능을 구비한 돔 형태의 건식 패드 구조체 | |
| JP2020045281A (ja) | ガラス板 |