KR20230110781A - 도금 장치 및 도금 방법 - Google Patents

도금 장치 및 도금 방법 Download PDF

Info

Publication number
KR20230110781A
KR20230110781A KR1020237021177A KR20237021177A KR20230110781A KR 20230110781 A KR20230110781 A KR 20230110781A KR 1020237021177 A KR1020237021177 A KR 1020237021177A KR 20237021177 A KR20237021177 A KR 20237021177A KR 20230110781 A KR20230110781 A KR 20230110781A
Authority
KR
South Korea
Prior art keywords
electrode
main
region
wafer
plating
Prior art date
Application number
KR1020237021177A
Other languages
English (en)
Inventor
자오웨이 지아
지안 왕
후이 왕
홍차오 양
Original Assignee
에이씨엠 리서치 (상하이), 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이씨엠 리서치 (상하이), 인코포레이티드 filed Critical 에이씨엠 리서치 (상하이), 인코포레이티드
Publication of KR20230110781A publication Critical patent/KR20230110781A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/002—Cell separation, e.g. membranes, diaphragms
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/007—Current directing devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/008—Current shielding devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10—Electrodes, e.g. composition, counter electrode
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 도금 장치를 개시한다. 상기 도금 장치는 복수의 전극을 포함한다. 상기 복수의 전극은 메인 전극 및 적어도 2개의 제2 전극을 포함한다. 메인 전극 및 적어도 2개의 제2 전극은 각각 웨이퍼의 표면 상의 해당 영역에서 전기장을 생성한다. 메인 전극 및 적어도 2개의 제2 전극은 각각 제어 인터페이스를 갖는다. 각각의 제2 전극과 메인 전극 사이의 제어 관계의 조합을 선택함으로써, 상이한 크기 또는 상이한 노치 형상을 갖는 웨이퍼가 도금되고, 상기 제어 관계는 독립 제어 또는 공동 제어이다. 본 발명의 도금 장치는 도금 챔버 전체를 교체하지 않고서 상이한 크기 또는 상이한 노치 형상을 갖는 웨이퍼를 도금할 수 있다.

Description

도금 장치 및 도금 방법
본 발명은 일반적으로 반도체 장치에 관한 것으로, 더욱 상세하게 도금 장치 및 도금 방법에 관한 것이다.
반도체 디바이스 제조 분야에서, 전기도금 프로세스는 일반적으로 도금될 기판으로서 웨이퍼를 사용하고, 특정 회로 기능을 달성하기 위해 전기도금 프로세스를 채용함으로써 기판의 지정된 영역에 금속 층 또는 금속 와이어가 형성된다. 또한, 진보된 패키징 공정에서, 전기도금은 또한 칩과 기판 사이의 상호접속을 구현하기 위해 구리 필러 및 솔더 범프를 형성하도록 채택된다.
컵-타입 도금 장치에서는, 캐소드로서 웨이퍼가 척에 수평방향으로 배열되고, 가용성 또는 불용성 애노드가 웨이퍼 아래에 배열된다. 전기도금 동안, 웨이퍼는 전해질 내에 침지되고, 전해질 내의 금속 이온은 전기장의 영향 하에서 웨이퍼의 표면 상에 증착된다.
(노치 영역으로 공지된) 비-도금 영역을 포함하는 웨이퍼가 전체론적으로 도금될 때, 비-도금 영역 상의 포토레지스트는 어떠한 개구를 갖지 않기 때문에, 비-도금된 영역에 금속 증착이 없으므로, 비-도금 영역 주위의 도금된 영역에서 전류가 더 집중되어, 비-도금된 영역 주위의 도금된 영역에서의 도금 높이가 다른 영역의 도금 높이보다 더 높으며, 이는 제품 수율 감소를 야기할 것이다. 따라서, 종래의 특허 출원(CN 110512248 A)은 다수의 전극을 갖는 도금 장치를 언급했고, 모든 전극은 독립적인 전기장을 형성하고, 웨이퍼의 노치가 지정된 영역으로 회전할 때, 지정된 영역에 대응하는 독립적인 전기장이 변화될 수 있고, 따라서 지정된 영역 내의 비-도금된 영역에 의해 수신된 전력의 총량이 감소되어 웨이퍼의 비-도금된 영역의 도금 높이를 낮출 수 있다.
게다가, 웨이퍼 전체의 전류 밀도는, 웨이퍼의 에지에서의 더 높은 도금 속도 및 웨이퍼의 중심에서의 더 낮은 도금 레이트를 야기하여, 불균일한 도금 막을 발생시키는 것으로 인해 균일하지 않다. 애노드와 캐소드 사이에는 다수의 관통홀을 갖는 확산 플레이트가 배치되고, 관통홀의 직경은 웨이퍼의 중심으로부터 에지로 갈수록 점차 감소한다. 이러한 확산 플레이트의 설계는 웨이퍼의 중앙 영역에서 전해질 및 전기장의 흐름을 강화하고, 전체 웨이퍼 상에 도금된 금속의 높이를 보다 균일하게 한다.
상이한 크기 또는 상이한 노치 형상을 갖는 웨이퍼들에 대응하여, 전극의 위치도 변경될 필요가 있고, 그 다음 전체 도금 챔버의 설계는 변경될 필요가 있고, 이는 매우 비용이 많이 증가하게 될 것이다.
본 발명의 목적은 전체 도금 챔버를 교체하지 않고서 상이한 크기 또는 상이한 노치 형상을 갖는 웨이퍼 상에 도금을 달성하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 복수의 전극을 포함하는 도금 장치를 개시한다. 상기 복수의 전극은 메인 전극 및 적어도 2개의 제2 전극을 구비한다. 상기 메인 전극 및 적어도 2개의 제2 전극 각각은 웨이퍼 표면의 해당 영역에 전기장을 생성한다. 상기 메인 전극 및 상기 적어도 2개의 제2 전극 각각은 제어 인터페이스를 갖는다. 각각의 제2 전극과 메인 전극 사이의 제어 관계의 조합을 선택함으로써, 상이한 크기 또는 상이한 노치 형상을 갖는 웨이퍼가 도금되고, 상기 제어 관계는 독립 제어 또는 공동 제어이다.
일 실시예에 따르면, 상기 제2 전극과 상기 메인 전극이 독립적으로 제어되는 경우, 상기 해당 영역에서 상기 제2 전극에 의해 발생되는 전계 강도는 상기 해당 영역에서 상기 메인 전극에 의해 발생되는 전계 강도와 상이하고, 상기 제2 전극과 상기 메인 전극이 공동으로 제어되는 경우, 상기 해당 영역에서 상기 제2 전극에 의해 발생되는 전계 강도는 상기 해당 영역에서 상기 메인 전극에 의해 발생되는 전계 강도와 동일하다.
일 실시예에 따르면, 상기 제어 인터페이스는 전원 인터페이스이다. 상기 메인 전극은 메인 전원에 연결되고, 각각의 제2 전극은 제2 전원 또는 메인 전원에 선택적으로 연결된다.
일 실시예에 따르면, 상기 메인 전극은 상기 웨이퍼의 중앙 영역에 대응하고, 각각의 제2 전극에 의해 생성된 전기장은 서로 중첩되지 않는다.
일 실시예에 따르면, 상기 제2 전극의 개수는 2개이고, 하나의 제2 전극의 축과 다른 제2 전극의 축 사이의 각도는 180도이다.
일 실시예에 따르면, 각각의 제2 전극은 웨이퍼의 노치 영역에 대응한다. 상기 메인 전극의 중심과 더 큰 크기를 갖는 웨이퍼의 노치에 대응하는 상기 제2 전극 사이의 거리는 더 긴 거리이고, 상기 메인 전극의 중심과 더 작은 크기를 갖는 웨이퍼의 노치에 대응하는 상기 제2 전극 사이의 거리는 더 짧은 거리이다. 상기 더 긴 거리는 상기 더 짧은 거리보다 크다.
일 실시예에 따르면, 각각의 제2 전극은 제1 경계 벽에 설정되고, 상기 제1 경계 벽은 제2 전극에 의해 생성된 전기장을 메인 전극에 의해 생성된 전기장과 분리하는데 사용된다.
일 실시예에 따르면, 상기 도금 장치는 이온 멤브레인 프레임 상에 설정된 이온 멤브레인을 더 포함한다. 상기 이온 멤브레인은 도금 챔버 내의 애노드 영역으로부터 캐소드 영역을 분리하는데 사용되고, 상기 제1 경계 벽의 단부는 이온 멤브레인에 연결된다.
일 실시예에 따르면, 웨이퍼 상의 도금 금속의 높이를 더 양호하게 제어하기 위해, 도금될 웨이퍼의 크기와 매칭하는 천공부-영역을 갖는 확산 플레이트가 이온 멤브레인과 웨이퍼 사이에 설정된다. 상기 천공부-영역 내에는 복수의 천공부가 설정된다. 상기 이온 멤브레인과 상기 확산 플레이트 사이에는 제2 경계 벽이 설정되고, 상기 제2 경계 벽의 2개의 단부 각각은 이온 멤브레인 프레임 및 확산 플레이트에 연결된다. 상기 제2 경계 벽의 형상 및 위치는 상기 제1 경계 벽의 형상 및 위치와 매칭한다.
일 실시예에 따르면, 웨이퍼 상의 노치 영역 근방의 도금 금속의 높이를 더 양호하게 제어하기 위해, 메인 천공부-영역을 갖는 메인 확산 플레이트는 이온 멤브레인과 웨이퍼 사이에 설정된다. 상기 메인 천공부-영역에는 적어도 하나의 노치 영역가 설정된다. 상기 적어도 하나의 노치 영역의 형상 및 위치는 적어도 하나의 제2 전극과 매칭한다. 제2 경계 벽은 이온 멤브레인 프레임 상에 설정된다. 상기 제2 경계 벽의 형상 및 위치는 상기 제1 경계 벽의 형상 및 위치와 매칭한다. 제2 천공부-영역을 갖는 제2 확산 플레이트는 제2 경계 벽의 단부 상에 설정된다. 상기 메인 천공부-영역 및 제2 천공부-영역에는 복수의 천공부가 각각 설정된다. 상기 메인 확산 플레이트가 장착된 후, 상기 제2 확산 플레이트는 메인 확산 플레이트의 노치 영역에 대응하게 장착되고, 상기 메인 확산 플레이트의 메인 천공부-영역 및 상기 제2 확산 플레이트의 제2 천공부-영역은 함께 결합되어 완전한 원을 형성한다.
일 실시예에 따르면, 상기 메인 확산 플레이트 및 상기 제2 확산 플레이트는 분리가능하게 장착될 수 있다.
일 실시예에 따르면, 상기 확산 플레이트와 상기 웨이퍼 사이에는 배플 플레이트가 분리가능하게 장착되고, 상기 배플 플레이트는 상이한 크기를 갖는 웨이퍼의 도금에 맞도록 상기 천공부-영역의 주변 환형 영역을 커버하도록 사용된다.
일 실시예에 따르면, 상기 제2 천공부-영역에서의 천공부의 밀도는 상기 메인 천공부-영역에서의 천공부의 밀도보다 작고, 그리고/또는 상기 제2 천공부-영역에서의 천공부의 직경은 상기 메인 천공부-영역에서의 천공부의 직경보다 작다.
본 발명은 도금 방법을 개시한다. 상기 도금 방법은, 전극을 갖는 도금 장치로 웨이퍼의 표면 상에 도금하는 단계로서, 상기 전극은 메인 전극 및 적어도 2개의 제2 전극을 구비하는, 상기 도금하는 단계; 및 상기 웨이퍼의 표면 상의 해당 영역에서 전기장을 생성하기 위해 상기 메인 전극 및 상기 적어도 2개의 제2 전극을 제어하는 단계로서, 각각의 제2 전극 및 메인 전극은 독립적으로 제어되거나 또는 공동으로 제어되고, 각각의 제2 전극과 메인 전극 사이의 제어 관계의 조합을 변경함으로써, 상이한 사이즈 또는 상이한 노치 형상을 갖는 웨이퍼가 도금되는, 상기 제어하는 단계를 포함한다.
일 실시예에 따르면, 각각의 제2 전극과 메인 전극 사이의 독립 제어 또는 공동 제어를 구현하도록 상기 메인 전극에 상기 메인 전원을 연결하고, 각각의 제2 전극을 제2 전원 또는 메인 전원에 선택적으로 연결하는 단계를 더 포함한다.
일 실시예에 따르면, 각각의 제2 전극과 상기 메인 전극 간의 독립 제어 또는 공동 제어를 구현하도록 상기 메인 전극을 메인 정류기에 연결하고, 상기 제2 전극을 메인 정류기 또는 제2 정류기를 선택적으로 연결하는 단계를 더 포함한다.
본 발명은 도금 챔버 전체를 교체하지 않고서 상이한 크기 또는 상이한 노치 형상을 갖는 웨이퍼 상에 도금을 구현할 수 있어, 도금 장치의 비용이 감소되고, 웨이퍼 상의 도금 금속의 높이가 효과적으로 제어된다.
도 1은 본 발명의 제1 실시예에 따른 도금 장치의 평면도이다.
도 2는 본 발명의 제2 실시예에 따른 도금 장치의 단면도이다.
도 3은 본 발명의 제3 실시예에 따른 도금 장치의 단면도이다.
도 4는 본 발명의 제4 실시예에 따른 배플 플레이트가 없는 도금 장치의 단면도이다.
도 5는 본 발명의 제4 실시예에 따른 배플 플레이트를 구비한 도금 장치의 단면도이다.
도 6은 본 발명의 제5 실시예에 따른 도금 장치의 단면도이다.
도 7은 본 발명의 제6 실시예에 따른 제2 확산 플레이트를 갖는 도금 장치를 도시한 단면도이다.
도 8은 본 발명의 제6 실시예에 따른 제2 확산 플레이트의 형상을 도시한 것이다.
도 9a 및 도 9b는 본 발명의 제6 실시예에 따른 도금 장치의 2가지 형태의 메인 확산 플레이트의 형상을 도시한다.
도 10은 본 발명의 제6 실시예에 따른 배플 플레이트를 갖는 도금 장치의 단면도이다.
도 11a 및 도 11b는 본 발명의 제1 실시예에 따른 도금 장치를 이용하여 2개의 서로 다른 웨이퍼를 도금한 상태를 나타내는 회로도이다.
도 12는 본 발명의 제7 실시예에 따른 도금 장치의 회로도이다.
이하, 복수의 실시예를 참조하여 본 명세서에 기재된 내용을 설명한다. 이러한 실시예들의 논의는 본 기술분야의 통상의 기술자가 본 명세서에 기술된 발명 대상의 범위에 대한 임의의 제한을 암시하지 않고서 본 명세서에 기술된 주제를 더 잘 이해하고 그에 의해 구현하는 것을 가능하게 하는 것임을 이해해야 한다.
본 발명의 실시예들에 개시된 도금 장치는 메인 전극 및 적어도 2개의 제2 전극을 포함하며, 각각의 전극은 웨이퍼 표면의 해당 영역에 전기장을 형성한다. 각각의 전극은 각각 제어 인터페이스를 갖는다. 각각의 제2 전극과 메인 전극 사이의 관계를 제어하는 조합 모드를 선택함으로써, 상이한 사이즈 또는 상이한 형상의 노치를 갖는 웨이퍼 상의 전기도금이 구현된다. 상기 제어 관계는 독립 제어 또는 공동 제어이다. 상기 제어 인터페이스는 전원에 연결되도록 사용되는 전원 인터페이스일 수 있고, 상기 제어 인터페이스는 또한 다중 스위치 회로에 연결되도록 사용되는 스위치 인터페이스일 수 있다.
다음은 본 발명의 도금 장치의 실시예들이다.
실시예 1
도금 장치의 평면도를 예시하는 도 1을 참조한다. 도금 장치는 도금 챔버(4)를 포함한다. 애노드 영역은 도금 챔버(4)의 하부에 위치되고, 애노드 영역에는 3개의 전극이 존재한다. 구체적으로, 3개의 전극 각각은 메인 애노드 영역(1), 12-인치 웨이퍼를 위한 제2 애노드 영역(2) 및 8-인치 웨이퍼를 위한 제2 애노드 영역(3)에 위치한다.
메인 애노드 영역(1)에는, 메인 애노드 영역(1)의 메인 전극과 메인 전원의 양극(positive pole)을 연결하는데 사용되는 관통홀(5)이 있다. 2개의 관통홀(5)이 존재하며, 이들 중 하나는 하나의 제2 애노드 영역에 설정되고 다른 하나는 다른 제2 애노드 영역에 설정되어, 12-인치 웨이퍼를 위한 제2 애노드 영역(2)의 제2 전극 및 8-인치 웨이퍼에 대한 제2 애노드 영역(3)의 제2 전극을 메인 전원의 양극 또는 제2 전원의 양극에 연결하는데 각각 사용되고, 그 연결 방식은 실제 도금에서 웨이퍼 크기에 기초하여 선택된다. 전원 인터페이스로서, 관통홀(5)은 각각의 전극을 PWM 스위치 전원 및 선형 전원 등과 같은 다양한 타입의 전원에 연결하는데 사용될 수 있다.
8-인치 웨이퍼를 위한 제2 애노드 영역(3)의 형상 및 위치는 8-인치 웨이퍼의 노치의 형상 및 위치에 대응하고, 12-인치 웨이퍼를 위한 제2 애노드 영역(2)의 형상 및 위치는 12-인치 웨이퍼의 노치의 형상 및 위치에 대응하고, 12-인치 웨이퍼를 위한 제2 애노드 영역(2)과 도금 챔버(4)의 중심 사이의 가장 가까운 거리는 8-인치 웨이퍼를 위한 제2 애노드 영역(3)과 도금 챔버(4)의 중심 사이의 가장 먼 거리보다 더 크고, 즉 8-인치 웨이퍼에 의해 커버되는 영역은 12-인치 웨이퍼의 노치에 의해 커버되는 영역과 중첩하지 않는다. 메인 애노드 영역(1)은 12-인치 웨이퍼를 위한 제2 애노드 영역(2) 및 8-인치 웨이퍼를 위한 제2 애노드 영역(3)이 위치하는 2개의 노치를 갖는 원(circle)이다. 메인 애노드 영역(1)의 중심은 도금될 웨이퍼의 중심에 대향하고, 8-인치 웨이퍼를 위한 제2 애노드 영역(3)과 메인 애노드 영역(1)의 중심 사이의 거리는 12-인치 웨이퍼를 위한 제2 애노드 영역(2)과 메인 애노드 영역(1)의 중심 사이의 거리보다 작다.
도 11a를 참조하면, 8-인치 웨이퍼 도금의 경우, 제2 전원(11)의 양극은 8-인치 웨이퍼를 위한 제2 애노드 영역(3)의 제2 전극에 연결되고, 12-인치 웨이퍼를 위한 제2 애노드 영역(2)의 제2 전극은 어떠한 전원에도 연결되지 않는다. 메인 전원(10)의 양극은 메인 애노드 영역(1)에서 메인 전극과 연결된다. 도 11b를 참조하면, 12-인치 웨이퍼 도금을 위해, 메인 애노드 영역(1)의 메인 전극과 8-인치 웨이퍼를 위한 제2 애노드 영역(3)내의 제2 전극을 병렬로 연결하고, 그 다음 메인 전원(10)의 양극에 연결되고, 12-인치 웨이퍼를 위한 제2 애노드 영역(2)의 제2 전극은 제2 전원(11)의 양극에 연결된다. 도 11a, 도 11b 및 도 12에서, 메인 전원(10)의 음극과 제2 전원(11)의 음극은 모두 웨이퍼(14)가 도금되는 동안 웨이퍼(14)를 보유 및 위치설정하는데 사용되는 웨이퍼 척(13)을 통해 웨이퍼(14)에 연결된다.
구체적으로, 8-인치 웨이퍼 도금 공정에서, 12-인치 웨이퍼를 위한 제2 애노드 영역(2)은 8-인치 웨이퍼와 중첩되지 않으므로, 12-인치 웨이퍼를 위한 제2 애노드 영역(2)의 제2 전극은 작동하지 않고 전기장을 생성하지 않는다. 8-인치 웨이퍼에 대한 제2 애노드 영역(3)의 제2 전극 및 메인 애노드 영역(1)의 메인 전극이 각각 독립적인 전원에 연결되기 때문에, 이에 의해 생성된 전계 강도가 개별적으로 제어될 수 있으므로, 8-인치 웨이퍼의 노치가 지정된 영역 내에 위치할 때, 지정된 영역 내의 노치에 의해 수신된 총 전력량이 제어될 수 있어, 8-인치 웨이퍼의 노치 근방의 도금 금속의 높이는 다른 영역에 따른다.
12-인치 웨이퍼 도금 공정에서, 12-인치 웨이퍼의 노치는 8-인치 웨이퍼와 중첩하지 않고, 8-인치 웨이퍼를 위한 제2 애노드 영역(3)은 12-인치 웨이퍼에 의해 커버되는 영역에 위치하므로, 8-인치 웨이퍼를 위한 제2 애노드 영역(3)의 제2 전극 및 메인 애노드 영역(1)의 메인 전극은 함께 제어될 필요가 있고, 그 모두는 메인 전원(10)의 양극에 연결되어 그에 의해 생성된 전기장은 동일한 강도를 갖는다. 12-인치 웨이퍼를 위한 제2 애노드 영역(2)의 제2 전극은 제2 전원(11)의 양극에 연결되어, 그 강도가 8-인치 웨이퍼를 위한 메인 애노드 영역(1) 및 제2 애노드 영역(3)에 의해 생성된 전기장과 상이한 전기장을 생성한다.
12-인치 웨이퍼를 위한 제2 애노드 영역(2)과 8-인치 웨이퍼를 위한 제2 애노드 영역(3) 사이의 상호작용을 감소시키기 위해, 가능한 한 멀리 유지하는 것이 바람직하고, 대칭 축들 사이의 각도는 180도인 것이 바람직하다.
실시예 2
도 2를 참조하면, 제1 실시예와 상이한 것은 제2 실시예에서 메인 애노드 영역(1)에 다수의 관통홀(5)이 존재한다는 것이다. 도금 프로세스에서, 각각의 관통 홀(5)은 전기장의 균일성을 높이기 위해 메인 전원의 양극에 연결된다. 각각의 제2 전극은 제1 경계 벽(6)에 각각 위치되고, 제1 경계 벽(6)은 제2 전극에 의해 생성된 전기장을 메인 전극에 의해 생성된 전기장과 분리하는데 사용되어, 웨이퍼의 노치 근방의 도금 금속의 높이가 효과적으로 제어된다.
제2 실시예에서의 다른 부분들은 제1 실시예와 동일하다.
실시예 3
도 3을 참조하면, 제3 실시예에서의 도금 장치는 제2 실시예에서의 도금 장치의 구성요소를 모두 포함하며, 이는 반복하지 않는다.
또한, 애노드 영역 위에 이온 멤브레인(7)이 있고, 이온 멤브레인(7)은 이온 멤브레인 프레임 상에 설정되고, 이온 멤브레인(7)은 도금 챔버(4) 내의 애노드 영역으로부터 캐소드 영역을 분리한다. 캐소드 영역은 이온 멤브레인(7) 위에 있는 한편, 애노드 영역은 이온 멤브레인(7) 아래에 있다. 이온 멤브레인(7)의 기능은 캐소드 영역에서 원하는 금속 이온의 농도를 보충하고 첨가제 분자가 애노드 영역에 도달하는 것을 방지하기 위해 애노드 영역 내의 원하는 금속 이온이 통과할 수 있게 하는 것이다. 제1 경계 벽(6)의 단부는 이온 멤브레인(7)과 연결된다. 캐소드 영역에는 2개의 제2 경계 벽(12)이 있고, 2개의 제2 경계 벽(12)은 각각 애노드 영역에서 2개의 제1 경계 벽(6)과 매칭되어 유동장 및 전기장을 분리한다. 제2 경계 벽(12)의 단부는 이온 멤브레인 프레임과 연결된다.
실시예 4
도 4를 참조하면, 제4 실시예에서의 도금 장치는 제3 실시예에서의 도금 장치의 구성요소를 모두 포함하며, 이는 반복하지 않는다.
또한, 도금 챔버(4)의 캐소드 영역에는 확산 플레이트(8)가 설정되고, 제2 경계 벽(12)의 단부에는 확산 플레이트(8)가 연결된다. 확산 플레이트(8)에는 동일한 크기 또는 상이한 크기의 천공부가 형성되어 도금 프로세스에서 유동장 및 전기장을 제어한다. 원하는 금속 이온들은 이온 멤브레인(7) 및 확산 플레이트(8)를 통과하고, 웨이퍼에 도달한 다음, 웨이퍼 상에 증착된다.
도 4에서, 확산 플레이트(8)는 도금 챔버(4) 상에 고정되고, 천공부를 갖는 영역에 의해 생성된 전기장은 12-인치 웨이퍼와 같은 최대 크기로 도금될 전체 웨이퍼를 커버할 수 있다.
도 5를 참조하면, 8-인치와 같은 더 작은 크기를 갖는 웨이퍼가 도금될 필요가 있는 경우, 확산 플레이트(8)의 주변 환형 영역을 커버하기 위해 배플 플레이트(9)가 채용되어, 확산 플레이트(8)의 중심 영역만이 8-인치 등의 더 작은 크기로 웨이퍼의 도금에 맞도록 노출되고, 확산 플레이트(8)의 주변 환형 영역 내의 캐소드 액체는 배플 플레이트(9)에 의해 차단된다. 배플 플레이트(9)는 도금 챔버(4) 또는 확산 플레이트(8)에 분리가능하게 장착된다.
실시예 5
도 6을 참조하면, 제5 실시예에서의 도금 장치는 제3 실시예에서의 도금 장치의 구성요소를 모두 포함하며, 이는 반복하지 않는다.
또한, 도금 챔버(4)의 캐소드 영역에 확산 플레이트(8)가 설정되고, 도금 프로세스에서 유동장 및 전기장을 제어하기 위해 확산 플레이트(8) 상에 동일한 크기 또는 상이한 크기를 갖는 일부 천공부가 존재한다. 원하는 금속 이온들은 이온 멤브레인(7) 및 확산 플레이트(8)를 통과하고, 웨이퍼에 도달한 다음, 웨이퍼 상에 증착된다.
본 실시예에서, 확산 플레이트(8)는 도금 챔버(4)에 분리가능하게 장착되고, 각각의 도금 장치는 상이한 크기 또는 상이한 형상의 노치를 갖는 웨이퍼와 매칭하도록 상이한 타입의 확산 플레이트(8)로 구성될 수 있다. 도금 전에, 실제 상황에 따라 대응하는 확산 플레이트(8)을 설치한다.
8-인치(더 작은 크기) 웨이퍼에 대응하는 확산 플레이트(8)가 본 실시예에 도시되어 있다. 확산 플레이트(8) 상의 천공부를 갖는 영역이 8-인치 웨이퍼를 위한 제2 애노드 영역(3)에 대응하고, 확산 플레이트(8) 상의 12-인치 웨이퍼를 위한 제2 애노드 영역(2)에 대응하는 영역에는 천공부가 존재하지 않는다는 것을 도 6으로부터 알 수 있다.
12-인치 웨이퍼 또는 다른 형상의 노치를 갖는 웨이퍼가 도금될 필요가 있는 경우, 8-인치 웨이퍼에 대응하는 확산 플레이트(8)가 제거되고, 또 다른 매칭 확산 플레이트(8)가 도금 챔버(4) 상에 장착된다.
물론, 제4 실시예에서와 같이, 배플 플레이트(9)는 본 발명의 도금 장치에서 분리가능하게 조립될 수 있다. 12-인치 웨이퍼에 대응하는 확산 플레이트(8)를 장착한 후, 확산 플레이트(8)의 주변 환상 영역을 커버하도록 배플 플레이트(9)를 채용함으로써, 확산 플레이트(8)의 중심 영역만이 8-인치 웨이퍼의 도금에 맞도록 노출된다.
실시예 6
도 7을 참조하면, 제6 실시예에서의 도금 장치는 제3 실시예에서의 도금 장치의 구성요소를 모두 포함하며, 이는 반복하지 않는다.
또한, 2개의 제2 경계 벽(12)의 상부에 각각 조립된 2개의 제2 확산 플레이트(802)가 있고, 각각의 제2 확산 플레이트(802)는 제2 천공부-영역을 갖는다. 2개의 제2 확산 플레이트(802)의 형상은 도 8에 도시되어 있다.
캐소드 영역에는 메인 확산 플레이트(801)가 분리가능하게 장착된다. 메인 확산 플레이트(801)의 위치는 메인 애노드 영역에 대응하고, 메인 확산 플레이트(801) 상에는 메인 천공부-영역이 존재한다.
각각의 도금 장치는 12-인치 웨이퍼 및 8-인치 웨이퍼의 도금에 각각 사용되는 2가지 타입의 메인 확산 플레이트(801)로 구성된다.
도 9a를 참조하면, 제1 타입의 메인 확산 플레이트(801)에는 2개의 노치 영역이 존재하며, 각각의 노치 영역은 하나의 제2 확산 플레이트(802)에 대응한다. 메인 확산 플레이트(801)이 장착된 후에는, 2개의 제2 확산 플레이트(802)가 메인 확산 플레이트(801)의 2개의 노치 영역에 각각 조립된다. 메인 확산 플레이트(801)의 메인 천공부-영역 및 2개의 제2 확산 플레이트(802)의 2개의 제2 천공부-영역은 함께 결합되어 완전한 원을 형성하고, 이는 12-인치 웨이퍼의 도금에 사용된다.
도 9b를 참조하면, 제2 타입의 메인 확산 플레이트(801)에는 노치 영역이 존재하고, 상기 노치 영역은 하나의 제2 확산 플레이트(802)에 대응한다. 메인 확산 플레이트(801)이 장착된 후, 제2 확산 플레이트(802)는 메인 확산 플레이트(801)의 노치 영역에 조립된다. 메인 확산 플레이트(801)의 메인 천공부-영역 및 제2 확산 플레이트(802)의 제2 천공부-영역은 함께 결합되어 완전한 원을 형성하며, 이는 8-인치 웨이퍼의 도금에 사용된다.
물론, 제4 실시예에서와 같이, 제1 타입의 메인 확산 플레이트(801)는 캐소드 영역에 고정될 수 있다. 도 10을 참조하면, 8-인치 웨이퍼가 도금될 필요가 있는 경우, 배플 플레이트(9)는 메인 확산 플레이트(801)의 메인 천공부-영역 및 2개의 제2 확산 플레이트(802)의 2개의 제2 천공부-영역으로 이루어진 전체 원의 주변 환형 영역을 커버하도록 사용되고, 커버되지 않은 영역은 8-인치 웨이퍼의 도금을 위해 맞춰진다. 배플 플레이트(9)는 도금 챔버(4) 또는 메인 확산 플레이트(801)에 분리가능하게 장착된다.
제2 확산 플레이트(802)는 프로세스의 필요성에 기초하여 설계 및 대체될 수 있다. 예를 들어, 제2 확산 플레이트(802)의 제2 천공부-영역 내의 천공부의 밀도 및 직경은 프로세스의 필요성에 기초하여 설계될 수 있다.
제2 애노드 영역에서 웨이퍼의 노치 영역에 의해 수신된 총 전기량을 감소시키기 위해, 제2 확산 플레이트(802)의 제2 천공부-영역 내의 천공부의 밀도는 메인 확산 플레이트(801)의 천공부보다 작고, 그리고/또는 제2 확산 플레이트(802)의 제2 천공부-영역 내의 천공부의 직경은 메인 확산 플레이트(801)의 천공보다 작고, 그에 따라 웨이퍼의 노치 영역 근방의 도금 금속의 높이가 추가로 제어된다. 또한, 제2 천공부-영역 내의 천공부의 밀도 및 직경은, 상이한 웨이퍼의 노치에서의 비-도금 영역이 상이하기 때문에, 상이한 제품에 맞추도록 개별적으로 조정될 수 있다.
실시예 7
본 실시예와 제1 실시예의 차이점은, 도 12를 참조하면, 제7 실시예의 도금 장치에서, 8-인치 웨이퍼를 위한 제2 애노드 영역(3) 및 12-인치 웨이퍼를 위한 제2 애노드 영역(2)이 각각 독립적인 제2 전원(11)에 연결되고, 메인 애노드 영역(1)이 메인 전원(10)에 연결되는 것이다. 메인 전원 장치(10) 및 2개의 제2 전원 장치(11)의 음극은 웨이퍼 척(13)을 통해 웨이퍼(14)에 연결된다. 12-인치 웨이퍼의 도금 프로세스에서, 메인 애노드 영역(1), 8-인치 웨이퍼를 위한 제2 애노드 영역(3)및 12-인치 웨이퍼를 위한 제2 애노드 영역(2)이 개별적으로 제어된다. 8-인치 웨이퍼를 위한 제2 애노드 영역(3)은 12-인치 웨이퍼의 중앙 영역에 더 가깝고, 12-인치 웨이퍼를 위한 제2 애노드 영역(2)은 12-인치 웨이퍼의 주변 영역에 대응하기 때문에, 12-인치 웨이퍼의 중앙 영역 및 주변 영역은 개별적으로 제어될 수 있으며, 이는 더욱 유연하다.
다른 부분들은 제1 실시예와 동일하다.
실시예 8
본 실시와 제1 실시예의 차이점은, 본 실시예의 도금 장치에서, 관통홀(5)이 각각의 전극을 다중 스위치 회로에 접속하기 위해 사용될 수 있는 스위치 인터페이스로서 작용하고, 그 다음 다중 스위치 회로는 상이한 전원 또는 다른 제어 유닛에 접속된다는 것이다.
다른 부분들은 제1 실시예와 동일하다.
제1 실시예(1) 내지 제8 실시예(8)에서, 메인 애노드 영역(1), 8-인치 웨이퍼를 위한 제2 애노드 영역(3) 및 12-인치 웨이퍼를 위한 제2 애노드 영역(2)은 각각 그 자체의 독립적인 애노드 전해질 공급 브랜치를 가지며, 각각의 브랜치는 니들 밸브를 구비한다. 니들 밸브의 개도를 조절하여 각 영역에서의 유량을 제어할 수 있으며, 그 유량의 증감에 의해 상기 영역에 대응하는 유동장을 보충하거나 감소시킬 수 있으며, 전계 강도와 조합되어 각 영역에서의 도금 금속의 높이를 조절할 수 있다.
제1 실시예(1) 내지 제8 실시예(8)의 도금 장치들은 8-인치 및 12-인치에 제한되지 않고서 다른 크기를 갖는 웨이퍼에 대해 맞춰진다. 제2 애노드 영역의 형상은 웨이퍼의 노치의 형상에 대응하는 원형 섹터, 아크 및 아치 등일 수 있으며, 이는 웨이퍼의 노치의 형상에 대응한다.
실시예 9
제9 실시예에서는 도금 방법이 개시되어 있다. 상기 방법은 전극을 갖는 도금 장치로 웨이퍼의 표면 상에 도금하는 단계로서, 상기 전극은 메인 전극 및 적어도 2개의 제2 전극을 포함하는, 상기 도금하는 단계; 및 상기 웨이퍼의 표면 상의 해당 영역에서 전기장을 생성하기 위해 상기 메인 전극 및 상기 적어도 2개의 제2 전극을 제어하는 단계로서, 각각의 제2 전극 및 메인 전극은 독립적으로 제어되거나 또는 공동으로 제어되고, 각각의 제2 전극과 메인 전극 사이의 제어 관계의 조합을 변경함으로써, 상이한 사이즈 또는 상이한 노치 형상을 갖는 웨이퍼가 도금되는, 상기 제어하는 단계를 포함한다.
선택적인 방식에 따르면, 메인 전극을 메인 전원(10)에 연결하고 제2 전극을 메인 전원(10) 또는 제2 전원(11)에 선택적으로 연결함으로써, 각각의 제2 전극과 메인 전극 사이의 독립 제어 또는 공동 제어가 구현된다. 제2 전극 및 메인 전극이 독립적으로 제어되는 경우, 해당 영역에서 제2 전극에 의해 발생되는 전계 강도는 해당 영역에서 메인 전극에 의해 발생되는 전계 강도와 상이하다. 제2 전극 및 메인 전극이 공동으로 제어되는 경우, 해당 영역에서 제2 전극에 의해 발생되는 전계 강도는 해당 영역에서 메인 전극에 의해 발생되는 전계 강도와 동일하다.
다른 선택적인 방식에 따르면, 메인 전극을 메인 정류기에 연결하고, 제2 전극을 메인 정류기 또는 제2 정류기에 선택적으로 연결함으로써, 각각의 제2 전극과 메인 전극 사이의 독립 제어 또는 공동 제어가 구현된다. 제2 전극과 메인 전극이 독립적으로 제어되는 경우, 해당 영역에서 제2 전극에 의해 발생되는 전계 강도는 해당 영역에서 메인 전극에 의해 발생되는 전계 강도와 상이하다. 제2 전극과 메인 전극이 공동으로 제어되는 경우, 해당 영역에서 제2 전극에 의해 생성된 전계 강도는 해당 영역에서 메인 전극에 의해 생성된 전계 강도와 동일하다. 전계 강도는 전류, 전압 또는 듀티 사이클을 조정함으로써 변경될 수 있다.
전술한 바와 같이, 본 발명의 전술한 설명은 예시 및 설명의 목적으로 제시되었다. 본 발명을 개시된 정확한 형태로 철저하거나 제한하는 것으로 의도되지 않으며, 분명히 많은 수정 및 변형이 상기 교시에 비추어 가능하다. 당업자들에게 명백할 수 있는 그러한 수정들 및 변형들은 첨부된 청구항들에 의해 정의된 바와 같은 본 발명의 범위 내에 포함되는 것으로 의도된다.

Claims (18)

  1. 복수의 전극을 포함하는 도금 장치로서, 상기 복수의 전극은 메인 전극 및 적어도 2개의 제2 전극을 포함하고, 상기 메인 전극 및 상기 적어도 2개의 제2 전극 각각은 웨이퍼의 표면 상에 해당 영역에서 전기장을 생성하고, 상기 메인 전극 및 상기 적어도 2개의 제2 전극 각각은 제어 인터페이스를 갖고, 각각의 제2 전극과 메인 전극 사이의 제어 관계의 조합을 선택함으로써, 상이한 크기 또는 상이한 노치 형상을 갖는 웨이퍼가 도금되고, 상기 제어 관계는 독립 제어(independent control) 또는 공동 제어(joint control)인,
    도금 장치.
  2. 제1항에 있어서,
    상기 제어 인터페이스는 전원 인터페이스이고, 상기 메인 전극은 메인 전원에 연결되고, 상기 제2 전극은 제2 전원 또는 메인 전원에 선택적으로 연결되는,
    도금 장치.
  3. 제1항에 있어서,
    상기 제2 전극과 상기 메인 전극이 독립적으로 제어되는 경우, 상기 해당 영역에서 상기 제2 전극에 의해 발생되는 전계 강도는 상기 해당 영역에서 상기 메인 전극에 의해 발생되는 전계 강도와 상이하고, 상기 제2 전극과 상기 메인 전극이 공동으로 제어되는 경우, 상기 해당 영역에서 상기 제2 전극에 의해 발생되는 전계 강도는 상기 해당 영역에서 상기 메인 전극에 의해 발생되는 전계 강도와 동일한,
    도금 장치.
  4. 제1항에 있어서,
    상기 메인 전극은 상기 웨이퍼의 중앙 영역에 대응하고, 각각의 제2 전극에 의해 생성된 전기장은 서로 중첩되지 않는,
    도금 장치.
  5. 제1항에 있어서,
    상기 제2 전극의 개수는 2개이고, 하나의 제2 전극의 축과 다른 제2 전극의 축 사이의 각도는 180도인,
    도금 장치.
  6. 제1항에 있어서,
    각각의 제2 전극은 상기 웨이퍼의 노치 영역에 대응하고, 상기 메인 전극의 중심과 더 큰 크기를 갖는 웨이퍼의 노치에 대응하는 상기 제2 전극 사이의 거리는 더 긴 거리이고, 상기 메인 전극의 중심과 더 작은 크기를 갖는 웨이퍼의 노치에 대응하는 상기 제2 전극 사이의 거리는 더 짧은 거리이며, 상기 더 긴 거리는 상기 더 짧은 거리보다 큰,
    도금 장치.
  7. 제1항에 있어서,
    각각의 제2 전극은 제1 경계 벽에 설정되고, 상기 제1 경계 벽은 상기 제2 전극에 의해 생성된 전기장을 상기 메인 전극에 의해 생성된 전기장과 분리하는데 사용되는,
    도금 장치.
  8. 제7항에 있어서,
    이온 멤브레인 프레임 상에 설정된 이온 멤브레인을 더 포함하고, 상기 이온 멤브레인은 도금 챔버 내의 애노드 영역으로부터 캐소드 영역을 분리하는데 사용되고, 상기 제1 경계 벽의 단부는 상기 이온 멤브레인에 연결되는,
    도금 장치.
  9. 제8항에 있어서,
    상기 이온 멤브레인과 상기 웨이퍼 사이에 설정되도록 도금될 웨이퍼의 크기와 매칭하는 천공부-영역을 갖는 확산 플레이트를 더 포함하고, 상기 천공부-영역 내에는 복수의 천공부가 설정되고, 상기 이온 멤브레인과 상기 확산 플레이트 사이에는 제2 경계 벽이 설정되고, 상기 제2 경계 벽의 2개의 단부 각각은 상기 이온 멤브레인 프레임 및 상기 확산 플레이트에 연결되고, 상기 제2 경계 벽의 형상 및 위치는 상기 제1 경계 벽의 형상 및 위치와 매칭하는,
    도금 장치.
  10. 제9항에 있어서,
    상기 확산 플레이트는 분리가능하게 조립되는,
    도금 장치.
  11. 제8항에 있어서,
    상기 이온 멤브레인과 상기 웨이퍼 사이에 설정된 메인 천공부-영역을 갖는 메인 확산 플레이트를 더 포함하고, 상기 메인 천공부-영역에는 적어도 하나의 노치 영역이 설정되고, 상기 적어도 하나의 노치 영역의 형상 및 위치는 상기 적어도 하나의 제2 전극과 매칭되고, 상기 이온 멤브레인 프레임 상에는 제2 경계 벽이 설정되고, 상기 제2 경계 벽의 형상 및 위치는 상기 제1 경계 벽의 형상 및 위치와 매칭하고, 상기 제2 경계 벽의 단부 상에는 제2 천공부-영역을 갖는 제2 확산 플레이트가 설정되고, 상기 메인 천공부-영역 및 상기 제2 천공부-영역 각각에는 복수의 천공부가 설정되고, 상기 메인 확산 플레이트가 장착된 후, 상기 제2 확산 플레이트는 상기 메인 확산 플레이트의 노치 영역에 대응하게 장착되고, 상기 메인 확산 플레이트의 메인 천공부-영역 및 상기 제2 확산 플레이트의 제2 천공부-영역은 함께 결합하여 완전한 원을 형성하는,
    도금 장치.
  12. 제11항에 있어서,
    상기 메인 확산 플레이트 및 상기 제2 확산 플레이트는 분리가능하게 장착되는,
    도금 장치.
  13. 제9항 내지 제12항 중 어느 한 항에 있어서,
    상기 확산 플레이트와 상기 웨이퍼 사이에 분리가능하게 장착되는 배플 플레이트를 더 포함하고, 상기 배플 플레이트는 상이한 크기를 갖는 웨이퍼의 도금에 맞도록 상기 천공부-영역의 주변 환형 영역을 커버하도록 사용되는,
    도금 장치.
  14. 제11항에 있어서,
    상기 제2 천공부-영역에서의 천공부의 밀도는 상기 메인 천공부-영역에서의 천공부의 밀도보다 작고, 그리고/또는 상기 제2 천공부-영역에서의 천공부의 직경은 상기 메인 천공부-영역에서의 천공부의 직경보다 작은,
    도금 장치.
  15. 도금 방법에 있어서,
    전극을 갖는 도금 장치로 웨이퍼의 표면 상에 도금하는 단계로서, 상기 전극은 메인 전극 및 적어도 2개의 제2 전극을 구비하는, 상기 도금하는 단계; 및
    상기 웨이퍼의 표면 상의 해당 영역에서 전기장을 생성하기 위해 상기 메인 전극 및 상기 적어도 2개의 제2 전극을 제어하는 단계로서, 각각의 제2 전극 및 메인 전극은 독립적으로 제어되거나 또는 공동으로 제어되고, 각각의 제2 전극과 메인 전극 사이의 제어 관계의 조합을 변경함으로써, 상이한 사이즈 또는 상이한 노치 형상을 갖는 웨이퍼가 도금되는, 상기 제어하는 단계
    를 포함하는,
    도금 방법.
  16. 제15항에 있어서,
    각각의 제2 전극과 상기 메인 전극 간의 독립 제어 또는 공동 제어를 구현하도록 상기 메인 전극을 메인 전원에 연결하고, 각각의 제2 전극을 제2 전원 또는 메인 전원에 선택적으로 연결하는 단계를 더 포함하는,
    도금 방법.
  17. 제15항에 있어서,
    상기 제2 전극과 상기 메인 전극이 독립적으로 제어되는 경우, 상기 해당 영역에서 상기 제2 전극에 의해 발생되는 전계 강도는 상기 해당 영역에서 상기 메인 전극에 의해 발생되는 전계 강도와 상이하고, 상기 제2 전극과 상기 메인 전극이 공동으로 제어되는 경우, 상기 해당 영역에서 상기 제2 전극에 의해 발생되는 전계 강도는 상기 해당 영역에서 상기 메인 전극에 의해 발생되는 전계 강도와 동일한,
    도금 방법.
  18. 제15항에 있어서,
    각각의 제2 전극과 상기 메인 전극 간의 독립 제어 또는 공동 제어를 구현하도록 상기 메인 전극을 메인 정류기에 연결하고, 상기 제2 전극을 메인 정류기 또는 제2 정류기를 선택적으로 연결하는 단계를 더 포함하는,
    도금 방법.
KR1020237021177A 2020-11-26 2021-10-29 도금 장치 및 도금 방법 KR20230110781A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202011348069.5 2020-11-26
CN202011348069.5A CN114540921A (zh) 2020-11-26 2020-11-26 电镀装置及方法
PCT/CN2021/127543 WO2022111210A1 (en) 2020-11-26 2021-10-29 Plating apparatus and plating method

Publications (1)

Publication Number Publication Date
KR20230110781A true KR20230110781A (ko) 2023-07-25

Family

ID=81668036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237021177A KR20230110781A (ko) 2020-11-26 2021-10-29 도금 장치 및 도금 방법

Country Status (6)

Country Link
US (1) US20240026561A1 (ko)
EP (1) EP4252272A1 (ko)
JP (1) JP2023551491A (ko)
KR (1) KR20230110781A (ko)
CN (1) CN114540921A (ko)
WO (1) WO2022111210A1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6248222B1 (en) * 1998-09-08 2001-06-19 Acm Research, Inc. Methods and apparatus for holding and positioning semiconductor workpieces during electropolishing and/or electroplating of the workpieces
US7704367B2 (en) * 2004-06-28 2010-04-27 Lam Research Corporation Method and apparatus for plating semiconductor wafers
DE10345376B4 (de) * 2003-09-30 2009-04-16 Advanced Micro Devices, Inc., Sunnyvale Verfahren und System zum automatischen Steuern einer Stromverteilung einer Mehrfachanodenanordnung während des Plattierens eines Metalls auf eine Substratoberfläche
TWI425122B (zh) * 2008-09-17 2014-02-01 Acm Res Shanghai Inc 在半導體晶片上超均勻沉積銅膜的方法
CN101748459B (zh) * 2008-12-01 2014-09-24 盛美半导体设备（上海）有限公司 在半导体晶片上超均匀沉积铜膜的方法
CN110512248B (zh) * 2018-05-21 2022-04-12 盛美半导体设备(上海)股份有限公司 电镀设备及电镀方法

Also Published As

Publication number Publication date
US20240026561A1 (en) 2024-01-25
CN114540921A (zh) 2022-05-27
EP4252272A1 (en) 2023-10-04
JP2023551491A (ja) 2023-12-08
WO2022111210A1 (en) 2022-06-02

Similar Documents

Publication Publication Date Title
KR102325620B1 (ko) 맞춤형 균일도 프로파일을 위한 전기도금 장치
US10923340B2 (en) Apparatus and method for electrodeposition of metals with the use of an ionically resistive ionically permeable element having spatially tailored resistivity
TWI697587B (zh) 藉由使用遠程電流之電鍍均勻性的動態控制設備及方法
US5391285A (en) Adjustable plating cell for uniform bump plating of semiconductor wafers
KR20220044925A (ko) 전기도금 동안 교차 플로우 매니폴드의 동적 변조
CN111094636B (zh) 用于在电镀期间控制横流和冲击电解液的输送的方法和装置
KR20160144914A (ko) 전기도금 시 방위각 균일도를 조정하기 위한 장치 및 방법
KR102272508B1 (ko) 이방성 고 저항 이온성 전류 소스
TW202321523A (zh) 電鍍期間用於流動隔離與集中的設備
US11608566B2 (en) High resistance virtual anode for electroplating cell
JP2004225129A (ja) めっき方法及びめっき装置
KR20130127400A (ko) 전기도금 장치용 교차류 매니폴드
KR20230110781A (ko) 도금 장치 및 도금 방법
JP2004047788A (ja) 半導体装置の製造方法および半導体製造装置
TW202221172A (zh) 電鍍裝置及方法