KR20230107467A - 반도체 장치의 제조 방법 및 이것에 이용되는 접착제 - Google Patents

반도체 장치의 제조 방법 및 이것에 이용되는 접착제 Download PDF

Info

Publication number
KR20230107467A
KR20230107467A KR1020227006209A KR20227006209A KR20230107467A KR 20230107467 A KR20230107467 A KR 20230107467A KR 1020227006209 A KR1020227006209 A KR 1020227006209A KR 20227006209 A KR20227006209 A KR 20227006209A KR 20230107467 A KR20230107467 A KR 20230107467A
Authority
KR
South Korea
Prior art keywords
adhesive
semiconductor device
pressurized
manufacturing
less
Prior art date
Application number
KR1020227006209A
Other languages
English (en)
Inventor
게이코 우에노
아야코 타이라
마코토 사토
Original Assignee
가부시끼가이샤 레조낙
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 레조낙 filed Critical 가부시끼가이샤 레조낙
Publication of KR20230107467A publication Critical patent/KR20230107467A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/06—Non-macromolecular additives organic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/08—Macromolecular additives
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

제1 및 제2 부재가 접착층을 개재하여 접속되고, 제1 및 제2 부재의 접속부끼리가 접속되는 반도체 장치의 제조 방법이 개시되어 있다. 이 제조 방법은, 제1 및 제2 부재를, 접착층을 형성하기 위한 열경화성 접착제를 개재하여 가압착시켜 가압착체를 얻는 가압착 공정, 가압착체를 가압 분위기하에서 가압하고, 가압 완료 가압착체를 얻는 가압착체 가압 공정, 가압 완료 가압착체의 제1 및 제2 부재를 압착시킴으로써 접속부끼리를 접속시켜 압착체를 얻는 본압착 공정을 포함한다. 가압착 공정에 있어서는, 제1 및 제2 부재의 가압착이 접속부의 융점보다 낮은 온도에서 행해진다. 가압착체 가압 공정에 있어서는, 가압착체의 가압이, 접속부의 융점보다 낮은 온도에서 행해진다. 본압착 공정에 있어서는, 가압 완료 가압착체의 가열이 접속부의 융점 이상의 온도에서 행해진다.

Description

반도체 장치의 제조 방법 및 이것에 이용되는 접착제
본 개시는, 반도체 장치의 제조 방법 및 이것에 이용되는 접착제에 관한 것이다.
최근, 반도체 장치에 대한 고기능, 고집적, 고속화 등의 요구에 대응하기 위하여, 반도체 칩 또는 배선 회로 기판에 범프라고 불리는 도전성 돌기를 접속부로서 마련하며, 접속부끼리의 접속에 의하여 반도체 칩과 배선 회로 기판 또는 다른 반도체 칩을 직접 접속하는 플립 칩 접속 방식(FC 접속 방식)이 널리 채용되고 있다. FC 접속 방식은, 예를 들면, 반도체 칩과 배선 회로 기판 간의 접속인 COB(Chip On Board)형의 접속 방식, 반도체 칩 상에 범프 또는 배선을 접속부로서 마련하며, 반도체 칩끼리 간에 접속하는 COC(Chip On Chip)형 접속 방식, 웨이퍼 상에 반도체 칩을 접속한 후에 개편화(個片化)하여 반도체 패키지를 제작하는 COW(Chip On Wafer), 웨이퍼끼리를 압착한 후에 개편화하여 반도체 패키지를 제작하는 WOW(Wafer On Wafer) 또는 반도체 패키지끼리를 압착하는 POP(Package On Package) 등에 이용되고 있다. 또, FC 접속 방식은, 반도체 칩을 평면상이 아닌 입체적으로 배치함으로써 패키지를 작게 한 칩 스택형 패키지, TSV(Through-Silicon Via) 구조의 반도체 장치의 제조에도 이용되고 있다.
이와 같은 FC 접속 방식을 이용한 반도체 장치의 제조 방법으로서, 예를 들면 하기 특허문헌 1에 개시되는 제조 방법이 알려져 있다. 동일 문헌에는, 접속부를 갖는 반도체 칩끼리를, 열경화성의 접착제를 개재하여, 접속부의 융점보다 저온에서 가압착하는 공정과, 얻어진 가압착체를, 대향 배치된 한 쌍의 압압 부재의 사이에 끼움으로써, 2개의 반도체 칩의 접속부 중 적어도 일방의 융점 이상의 온도에서 가압하면서 가열하여 압착체를 제조하는 공정과, 압착체를 가압 분위기하에서 가열하는 공정을 거쳐 반도체 장치를 제조하는 방법이 개시되어 있다.
특허문헌 1: 국제 공개공보 제2019/123518호
그러나, 상기 특허문헌 1에 기재된 반도체 장치의 제조 방법은, 이하에 나타내는 과제를 갖고 있었다.
즉, 상기 특허문헌 1에 기재된 반도체 장치의 제조 방법에서는, 접속 신뢰성은 확보되지만, 가압착의 공정에서 발생한 보이드의 발생을 억제하는 점에서 개선의 여지가 있었다.
따라서, 본 개시는, 양호한 접속 신뢰성을 확보하면서, 보이드의 발생이 억제된 반도체 장치를 제조할 수 있는 반도체 장치의 제조 방법 및 이것에 이용되는 접착제를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여, 본 개시의 일 측면은, 제1 접속부를 갖는 제1 부재와, 제2 접속부를 갖는 제2 부재가, 접착층을 개재하여 접속되고, 상기 제1 접속부와 상기 제2 접속부가 전기적으로 접속되어 있는 반도체 장치의 제조 방법으로서, 상기 제1 부재 및 상기 제2 부재를, 상기 접착층을 형성하기 위한 열경화성의 접착제를 개재하여, 상기 제1 접속부와 상기 제2 접속부가 대향 배치된 상태에서 가압착시켜 가압착체를 얻는 가압착 공정과, 상기 가압착체를 가압 분위기하에서 가압하여, 가압 완료 가압착체를 얻는 가압착체 가압 공정과, 상기 가압 완료 가압착체를, 가열하면서 가압하여, 상기 제1 부재 및 상기 제2 부재를 압착시킴으로써, 상기 제1 접속부와 상기 제2 접속부를 접속시켜 압착체를 얻는 본압착 공정을 포함하며, 상기 가압착 공정에 있어서, 상기 제1 부재 및 상기 제2 부재의 가압착을, 상기 제1 접속부의 융점 및 상기 제2 접속부의 융점보다 낮은 온도에서 행하고, 상기 가압착체 가압 공정에 있어서, 상기 가압착체의 가압을, 상기 제1 접속부의 융점 및 상기 제2 접속부의 융점보다 낮은 온도에서 행하며, 상기 본압착 공정에 있어서, 상기 가압 완료 압착체의 가열을, 상기 제1 접속부 및 상기 제2 접속부 중 적어도 일방의 융점 이상의 온도에서 행하는, 반도체 장치의 제조 방법이다.
본 개시의 반도체 장치의 제조 방법에 의하면, 가압착 공정 및 가압착체 가압 공정 후에 행해지는 본압착 공정에 있어서, 가압 완료 가압착체의 가열이, 제1 접속부 및 제2 접속부 중 적어도 일방의 융점 이상의 온도에서 행해지기 때문에, 제1 접속부와 제2 접속부의 접속이 행해진다. 이때, 본압착 공정 전에 행해지는 가압착체 가압 공정에 있어서, 가압착체의 가압은, 제1 접속부의 융점 및 제2 접속부의 융점보다 낮은 온도에서 행해지기 때문에, 본압착 공정의 개시 시점에 있어서는, 접착제의 경화가 충분히 진행되고 있지 않아, 접착제의 점도가 낮아지고 있다. 이 때문에, 본압착 공정에 있어서 제1 부재 및 제2 부재를 압착시킬 때에, 제1 부재 또는 제2 부재에 대한 접착제로부터의 반발력이 작아져, 제1 부재와 제2 부재를 가압하는 것이 용이해지기 때문에, 제1 접속부와 제2 접속부의 접속을 용이하게 행할 수 있다. 그 결과, 양호한 접속 신뢰성을 확보하는 것이 가능해진다.
한편, 가압착 공정에서 얻어지는 가압착체에 있어서, 접착제와 제1 부재의 사이, 및, 접착제와 제2 부재의 사이 중 적어도 일방에는, 공극이 형성되기 쉽고, 이 공극이 그대로 남으면, 반도체 장치에 있어서 보이드로서 남게 된다. 상기 공극은, 가압하여 압축시킴으로써 소멸시키는 것이 가능하다. 여기에서, 이 가압을, 만일, 본압착 공정 후에 행하는 경우에는, 접착제가, 본압착 공정에 있어서 제1 접속부 및 제2 접속부 중 적어도 일방의 융점 이상의 온도로 가열되고 경화가 진행되어, 접착제의 점도가 이미 높아져 있다. 또, 본압착 공정 후에는, 제1 접속부와 제2 접속부의 접속이 완료되어 있으며, 제1 부재에 대한 제2 부재의 위치가 고정되어 있다. 이 때문에, 접착제를 가압해도 접착제에 충분한 압력을 가하는 것이 곤란하다. 따라서, 본압착 공정 후에는, 공극을 충분히 압축할 수 없어, 반도체 장치의 접착층에 있어서 보이드로서 남겨지기 쉬워진다. 이에 대하여, 본 개시의 제조 방법과 같이, 공극의 가압이, 본압착 공정 전의 가압착체 가압 공정에 있어서, 제1 접속부의 융점 및 제2 접속부의 융점보다 낮은 온도에서 행해지는 경우에는, 제1 접속부 및 제2 접속부 중 적어도 일방의 융점 이상의 온도에서 행해지는 경우에 비하여 접착제의 경화가 진행되고 있지 않아, 접착제의 점도가 낮기 때문에, 공극을 압축하는 것이 용이해져, 공극이 반도체 장치의 접착층에 있어서 보이드로서 남겨지기 어려워진다. 그 결과, 본 개시의 제조 방법에 의하면, 보이드의 발생이 억제된 반도체 장치를 제조할 수 있다. 이상으로부터, 본 개시의 반도체 장치의 제조 방법에 의하면, 양호한 접속 신뢰성을 확보하면서, 보이드의 발생이 억제된 반도체 장치를 제조할 수 있다.
상기 제조 방법에 있어서는, 상기 가압착 공정에 있어서, 상기 가압착체의 가압을, 상기 접착제의 반응 개시 온도보다 낮은 온도에서 행하는 것이 바람직하다.
이 경우, 접착제의 반응이 개시되기 어려워져, 가압착체 가압 공정의 개시 시점에 있어서 접착제의 경화가 진행되고 있지 않게 되기 때문에, 가압착 공정에서 발생한 보이드를 용이하게 배제시킬 수 있다.
상기 제조 방법에 있어서는, 상기 가압착체 가압 공정에 있어서, 상기 가압착체의 가압을, 0.05~0.8MPa의 압력으로 행하는 것이 바람직하다.
이 경우, 반도체 장치의 접착층에 있어서 보이드의 발생을 억제할 수 있음과 함께, 반도체 장치의 접속 신뢰성을 보다 향상시킬 수 있다.
상기 제조 방법에 있어서는, 상기 가압착체 가압 공정에 있어서, 상기 가압착체의 가압을, 상기 접착제의 반응 개시 온도 이상의 온도에서 행하는 것이 바람직하다.
이 경우, 접착제를 유동시키면서 공극을 보다 효과적으로 압축시킬 수 있다.
또, 본 개시의 다른 일 측면은, 상기 반도체 장치의 제조 방법에 있어서 상기 제1 부재와 상기 제2 부재를 접착하기 위하여 이용되는 열경화성의 접착제이다.
상기 접착제는, 에폭시 수지, 경화제 및 플럭스제를 함유하며, 1500Pa·s 이하의 최저 용융 점도를 나타내고, 또한, 150℃에 있어서 35초 이상 80초 이하의 젤 타임을 나타내는 것이 바람직하다.
이 경우, 접착제의 최저 용융 점도가 1500Pa·s를 초과하는 경우에 비하여, 제1 접속부와 제2 접속부의 사이에 접착제가 말려 들어가기 어려워져, 제1 접속부와 제2 접속부의 접속 불량이 발생하기 어려워지기 때문에, 반도체 장치의 접속 신뢰성이 보다 향상된다. 또, 젤 타임이 80초보다 큰 경우에 비하여, 가압착체 가압 공정 및 본압착 공정에 있어서 접착제가 경화되기 쉬워져, 반도체 장치의 접착층에 있어서 보이드가 남기 어려워지기 때문에, 보이드의 발생이 보다 억제된 반도체 장치를 제조할 수 있다. 또 젤 타임이 35초보다 작은 경우에 비하여, 가압착 공정 중에 접착제의 반응이 진행되기 어려워지고, 가압착체 가압 공정에 있어서 보이드를 제거하기 전에 접착제가 경화되기 어려워져, 보이드를 제거하는 것이 용이해지기 때문에, 보이드의 발생이 보다 억제된 반도체 장치를 제조할 수 있다.
상기 접착제에 있어서는, 상기 접착제에 함유되는 상기 에폭시 수지의 중량 평균 분자량이 10000 미만인 것이 바람직하다.
상기 접착제가 고분자 성분을 더 함유하고, 상기 고분자 성분의 중량 평균 분자량이 10000 이상인 것이 바람직하다.
이 경우, 고분자 성분의 중량 평균 분자량이 10000 미만인 경우에 비하여, 접착제가, 내열성 및 필름 형성성의 점에서 보다 우수하다. 이 때문에, 접착제를 이용하면, 보다 내열성이 우수한 반도체 장치를 제조할 수 있다. 또, 가압착 공정, 가압착체 가압 공정 및 본압착 공정에 있어서 접착제의 형상이 유지되기 쉬워져, 반도체 장치를 효율적으로 제조할 수 있다.
상기 접착제에 있어서는, 상기 고분자 성분의 중량 평균 분자량이 30000 이상이며, 상기 고분자 성분의 유리 전이 온도가 200℃ 이하인 것이 바람직하다.
이 경우, 접착제가, 단독으로 양호한 필름 형성성을 갖는 것이 가능해져, 가압착 공정, 가압착체 가압 공정 및 본압착 공정에 있어서 접착제의 형상이 유지되기 쉬워지기 때문에, 반도체 장치의 제조 효율이 보다 향상된다. 또, 접착제가, 제1 부재 중 제2 부재 측의 표면에 있어서의 요철, 또는, 제2 부재 중 제1 부재 측의 표면에 있어서의 요철을 매립하기 쉬워져, 보이드 억제의 효과가 상대적으로 커지는 경향이 있다.
상기 접착제는, 필름상 접착제인 것이 바람직하다.
이 경우, 접착제가 필름상이기 때문에, 반도체 장치의 제조 효율이 보다 향상된다.
또한, 본 개시에 있어서, "제1 접속부의 융점"은, 제1 접속부의 표면부를 형성하고 있는 재료의 융점을 말한다. 또 "제2 접속부의 융점"은, 제2 접속부의 표면부를 형성하고 있는 재료의 융점을 말한다.
본 개시에 의하면, 양호한 접속 신뢰성을 확보하면서, 보이드의 발생이 억제된 반도체 장치를 제조할 수 있는 반도체 장치의 제조 방법 및 이것에 이용되는 접착제가 제공된다.
도 1은 본 개시의 반도체 장치의 제조 방법의 일 실시형태에 의하여 제조된 반도체 장치를 나타내는 부분 단면도이다.
도 2는 본 개시의 반도체 장치의 제조 방법의 일 실시형태에 있어서의 가압착 공정을 나타내는 공정도이다.
도 3은 본 개시의 반도체 장치의 제조 방법의 일 실시형태에 있어서의 가압착체 가압 공정을 나타내는 공정도이다.
도 4는 본 개시의 반도체 장치의 제조 방법의 일 실시형태에 있어서의 본압착 공정을 나타내는 공정도이다.
도 5는 본 개시의 반도체 장치의 제조 방법의 다른 실시형태에 의하여 제조된 반도체 장치를 나타내는 부분 단면도이다.
도 6은 본 개시의 반도체 장치의 제조 방법의 다른 실시형태에 의하여 제조된 반도체 장치를 나타내는 부분 단면도이다.
도 7은 본 개시의 반도체 장치의 제조 방법의 다른 실시형태에 의하여 제조된 반도체 장치를 나타내는 부분 단면도이다.
도 8은 본 개시의 반도체 장치의 제조 방법의 다른 실시형태에 의하여 제조된 반도체 장치를 나타내는 부분 단면도이다.
이하, 본 개시의 실시형태에 대하여 상세하게 설명한다.
<반도체 장치>
먼저, 본 개시의 반도체 장치의 제조 방법의 설명에 앞서, 본 개시의 반도체 장치의 제조 방법에 의하여 제조되는 반도체 장치에 대하여 도 1을 참조하면서 설명한다. 도 1은, 본 개시의 반도체 장치의 제조 방법의 일 실시형태에 의하여 제조되는 반도체 장치를 나타내는 부분 단면도이다.
도 1에 나타내는 바와 같이, 반도체 장치(100)는, 제1 접속부로서의 범프(30)를 갖는 반도체 칩(제1 부재)(1)과, 제2 접속부로서의 배선(16)을 갖는 배선 회로 기판(제2 부재)(2)이 접착층(40A)을 개재하여 전기적으로 접속되어 있다.
반도체 칩(1)은, 반도체 칩 본체(10)와, 반도체 칩 본체(10)의 일면 상에 마련되는 배선(15)과, 배선(15) 상에 마련되는 범프(30)를 구비하고 있다. 한편, 배선 회로 기판(2)은, 기판 본체(20)와, 기판 본체(20)의 일면 상에 마련되는 배선(16)을 구비하고 있다. 그리고, 반도체 장치(100)에 있어서는, 반도체 칩(1)에 있어서의 범프(30)와, 배선 회로 기판(2)에 있어서의 배선(16)은 전기적으로 접속되어 있다.
<반도체 장치의 제조 방법>
다음으로, 상술한 반도체 장치(100)의 제조 방법에 대하여 도 2~4를 참조하면서 설명한다. 도 2는, 본 개시의 반도체 장치의 제조 방법의 일 실시형태에 있어서의 가압착 공정을 나타내는 공정도이고, 도 3은, 본 개시의 반도체 장치의 제조 방법의 일 실시형태에 있어서의 가압착체 가압 공정을 나타내는 공정도이며, 도 4는, 본 개시의 반도체 장치의 제조 방법의 일 실시형태에 있어서의 본압착 공정을 나타내는 공정도이다.
본 개시의 반도체 장치의 제조 방법의 제1 실시형태는, 도 2~도 4에 나타나는 바와 같이, 범프(30)를 갖는 반도체 칩(1)과, 배선(16)을 갖는 배선 회로 기판(2)을, 접착층(40A)을 형성하기 위한 열경화성의 접착제(40)를 개재하여, 범프(30)와 배선(16)이 대향 배치된 상태에서 가압착시켜 가압착체(4)를 얻는 가압착 공정(도 2 참조)과, 가압착체(4)를 가압 분위기하에서 가압하여, 가압 완료 가압착체(5)를 얻는 가압착체 가압 공정(도 3 참조)과, 가압 완료 가압착체(5)를, 가열하면서 가압하여, 반도체 칩(1)과 배선 회로 기판(2)을 압착시킴으로써, 범프(30)와 배선(16)을 접속시켜 압착체(6)를 얻는 본압착 공정(도 4 참조)을 포함한다. 그리고, 가압착 공정에 있어서는, 반도체 칩(1)과 배선 회로 기판(2)의 가압착을, 범프(30)의 융점 및 배선(16)의 융점보다 낮은 온도에서 행하고, 가압착체 가압 공정에 있어서는, 가압착체(4)의 가압을, 범프(30)의 융점 및 배선(16)의 융점보다 낮은 온도에서 행한다. 또 본압착 공정에 있어서는, 가압 완료 가압착체(5)의 가열을, 범프(30) 및 배선(16) 중 적어도 일방의 융점 이상의 온도에서 행한다.
상술한 반도체 장치(100)의 제조 방법에 의하면, 가압착 공정 및 가압착체 가압 공정 후에 행해지는 본압착 공정에 있어서, 가압 완료 가압착체(5)의 가열이, 범프(30) 및 배선(16) 중 적어도 일방의 융점 이상의 온도로 가열되어 행해지기 때문에, 범프(30)와 배선(16)의 접속이 행해진다. 이때, 본압착 공정 전에 행해지는 가압착체 가압 공정에 있어서, 가압착체(4)의 가압은, 범프(30)의 융점 및 배선(16)의 융점보다 낮은 온도에서 행해지기 때문에, 본압착 공정의 개시 시점에 있어서, 접착제(40)의 경화가 충분히 진행되고 있지 않아, 접착제(40)의 점도가 낮아지고 있다. 이 때문에, 본압착 공정에 있어서 반도체 칩(1)과 배선 회로 기판(2)을 압착시킬 때에, 반도체 칩(1) 또는 배선 회로 기판(2)에 대한 접착제(40)로부터의 반발력이 작아져, 반도체 칩(1)과 배선 회로 기판(2)을 가압하는 것이 용이해지기 때문에, 범프(30)와 배선(16)의 접속을 용이하게 행할 수 있다. 그 결과, 양호한 접속 신뢰성을 확보하는 것이 가능해진다.
한편, 가압착 공정에서 얻어지는 가압착체(4)에 있어서, 접착제(40)와 반도체 칩(1)의 사이, 및, 접착제(40)와 배선 회로 기판(2)의 사이 중 적어도 일방에는, 공극이 형성되기 쉽고, 이 공극이 그대로 남으면, 반도체 장치(100)에 있어서 보이드로서 남게 된다. 상기 공극은, 가압하여 압축시킴으로써 소멸시키는 것이 가능하다. 여기에서, 이 가압을, 만일, 본압착 공정 후에 행하는 경우에는, 접착제(40)가, 본압착 공정에 있어서 범프(30) 및 배선(16) 중 적어도 일방의 융점 이상의 온도로 가열되고 경화가 진행되어, 접착제(40)의 점도가 이미 높아져 있다. 또, 본압착 공정 후에는, 범프(30)와 배선(16)의 접속이 완료되어 있어, 배선 회로 기판(2)에 대한 반도체 칩(1)의 위치가 고정되어 있다. 이 때문에, 접착제(40)를 가압해도 접착제(40)에 충분한 압력을 가하는 것이 곤란하다. 따라서, 본압착 공정 후에는, 공극을 충분히 압축할 수 없어, 반도체 장치(100)의 접착층(40A)에 있어서 보이드로서 남겨지기 쉬워진다. 이에 대하여, 본 실시형태의 제조 방법과 같이, 공극의 가압이, 본압착 공정 전의 가압착체 가압 공정에 있어서, 범프(30)의 융점 및 배선(16)의 융점보다 낮은 온도에서 가열하여 행해지는 경우에는, 범프(30) 및 배선(16) 중 적어도 일방의 융점 이상의 온도에서 행해지는 경우에 비하여 접착제(40)의 경화가 진행되고 있지 않아, 접착제(40)의 점도가 낮기 때문에, 공극을 압축하는 것이 용이해져, 공극이 반도체 장치(100)의 접착층(40A)에 있어서 보이드로서 남겨지기 어려워진다. 그 결과, 본 실시형태의 제조 방법에 의하면, 보이드의 발생이 억제된 반도체 장치(100)를 제조할 수 있다. 이상으로부터, 본 실시형태의 반도체 장치의 제조 방법에 의하면, 양호한 접속 신뢰성을 확보하면서, 보이드의 발생이 억제된 반도체 장치(100)를 제조할 수 있다.
다음으로, 상기 가압착 공정, 상기 가압착체 가압 공정 및 본압착 공정에 대하여 상세하게 설명한다.
(가압착 공정)
가압착 공정에 있어서는, 먼저, 도 2의 (a)에 나타나는 바와 같이, 반도체 칩 본체(10), 및 제1 접속부로서의 범프(30)를 갖는 반도체 칩(1)을, 기판 본체(20) 및 제2 접속부로서의 배선(16)을 갖는 배선 회로 기판(2)에, 이들 사이에 접착제(40)를 배치하면서 중첩하여, 적층체(3)를 형성시킨다. 반도체 칩(1)은, 예를 들면 반도체 웨이퍼의 다이싱에 의하여 형성된 후, 픽업되어 배선 회로 기판(2) 상까지 반송되며, 제1 접속부로서의 범프(30)와 배선(16)이 대향 배치되도록, 위치 맞춤된다. 적층체(3)는, 대향 배치된 한 쌍의 가압착용 압압 부재로서의 압착 헤드(41) 및 스테이지(42)를 갖는 압압 장치(43)의 스테이지(42) 상에서 형성된다. 적층체(3)에 있어서, 범프(30)는, 반도체 칩 본체(10) 상에 마련된 배선(15) 상에 마련되어 있다. 배선 회로 기판(2)의 배선(16)은, 기판 본체(20) 상의 소정의 위치에 마련되어 있다. 범프(30) 및 배선(16)은 각각, 금속 재료에 의하여 형성된 표면부를 갖는다.
접착제(40)는, 반도체 칩(1) 중 배선 회로 기판(2) 측의 표면에 도포되어도 되고, 배선 회로 기판(2) 중 반도체 칩(1) 측의 표면에 도포되어도 되며, 미리 준비된 필름상의 접착제를 배선 회로 기판(2)에 첩부해도 된다. 필름상의 접착제(40)는, 가열 프레스, 롤 래미네이트, 진공 래미네이트 등에 의하여 첩부할 수 있다. 접착제(40)의 면적 및 두께는, 반도체 칩(1) 또는 배선 회로 기판(2)의 사이즈, 범프(30) 및 배선(16)의 높이 등에 따라 적절히 설정된다. 또한, 필름상의 접착제(40)를 반도체 칩(1)에 첩부해도 된다. 이 경우, 예를 들면 필름상의 접착제를 반도체 웨이퍼에 첩부한 후, 반도체 웨이퍼를 다이싱하여 반도체 웨이퍼를 개편화함으로써, 필름상의 접착제(40)가 첩부된 반도체 칩(1)이 얻어진다.
계속해서, 도 2의 (b)에 나타나는 바와 같이, 적층체(3)를, 가압착용 압압 부재로서의 스테이지(42) 및 압착 헤드(41)의 사이에 끼움으로써 가압하고, 그것에 의하여 반도체 칩(1)과 배선 회로 기판(2)을 가압착하여, 가압착체(4)를 얻는다. 도 2에 있어서는, 압착 헤드(41)는, 반도체 칩(1) 측에 배치되며, 스테이지(42)는, 배선 회로 기판(2) 측에 배치되어 있다. 스테이지(42) 및 압착 헤드(41)를 갖는 가압착용 압압 장치(43)로서는, 플립 칩 본더 등을 이용할 수 있다.
가압착을 위한 적층체(3)의 가압은, 스테이지(42) 및 압착 헤드(41) 중 적어도 일방이, 반도체 칩(1)의 제1 접속부로서의 범프(30)의 융점, 및 배선 회로 기판(2)의 제2 접속부로서의 배선(16)의 융점보다 낮은 온도에서 행해진다.
가압착 공정에서는, 제1 부재로서의 반도체 칩(1)을 픽업할 때에 가압착용 압압 부재의 반도체 칩(1)에 대한 접촉에 의하여 열을 반도체 칩(1)으로 전사(轉寫)시키는 것을 억제하는 관점에서는, 가압착용 압압 부재가 저온으로 설정되는 것이 바람직하다.
한편, 가압착을 위하여 적층체(3)를 가압하는 동안, 유입된 보이드를 배제할 수 있는 정도로 접착제(40)의 유동성을 높이기 위하여, 가압착용 압압 부재를 어느 정도 고온으로 가열해도 된다. 이때, 가압착용 압압 부재의 냉각 시간을 단축하는 관점에서는, 반도체 칩(1)을 픽업할 때의 가압착용 압압 부재의 온도와, 가압착체(4)를 얻기 위하여 적층체(3)를 가열 및 가압할 때의 가압착용 압압 부재의 온도의 차는 작은 것이 바람직하다. 구체적으로는, 이 온도차는, 바람직하게는 100℃ 이하, 보다 바람직하게는 60℃ 이하, 더 바람직하게는 실질적으로 0℃이다. 이 온도차는 일정해도 된다. 온도차가 100℃ 이하이면, 가압착용 압압 부재의 냉각에 걸리는 시간을 보다 짧게 할 수 있다.
가압착체(4)를 얻기 위하여 적층체(3)를 가압할 때의 가압착용 압압 부재의 온도는, 접착제(40)의 반응 개시 온도 이상의 온도여도 되고, 접착제(40)의 반응 개시 온도보다 낮은 온도여도 되지만, 접착제(40)의 반응 개시 온도보다 낮은 온도인 것이 바람직하다. 이 경우, 접착제(40)의 반응이 개시되기 어려워져, 가압착체 가압 공정의 개시 시점에 있어서 접착제(40)의 경화가 진행되고 있지 않게 되기 때문에, 가압착 공정에서 발생한 보이드를 용이하게 배제시킬 수 있다. 반응 개시 온도란, DSC(퍼킨엘머사제, 제품명 "DSC-Pyirs1")를 이용하여, 접착제(40)의 샘플량 10mg, 승온 속도 10℃/분, 측정 분위기: 질소의 조건으로 측정했을 때에 얻어지는 DSC 서모그램에 있어서의 On-set 온도를 말한다. 가압 완료 가압착 공정에 있어서, 가압착 공정에서 발생한 보이드를 보다 용이하게 배제시키는 관점에서는, 가압착용 압압 부재의 온도는, 70℃ 이상인 것이 바람직하다.
가압착체(4)를 얻기 위하여 적층체(3)를 가압하기 위한 압압 하중은, 범프(30)의 수, 범프(30)의 높이 불균일의 흡수, 및 범프(30)의 변형량을 고려하여 적절히 설정된다. 이때, 압압 하중은, 적층체(3)를 가압하여, 가압착체(4)에 있어서 반도체 칩(1)의 범프(30)와 배선 회로 기판(2)의 배선(16)이 접촉하도록 설정되는 것이 바람직하다. 이 경우, 이후에 행해지는 본압착 공정에 있어서 범프(30)와 배선(16)의 금속 결합이 형성되기 쉬워짐과 함께, 범프(30)와 배선(16)의 사이의 접착제(40)의 말려 들어감이 적어지는 경향이 있다. 범프(30) 및 배선(16)을 충분히 접촉시키는 관점에서는, 가압착체(4)를 얻기 위하여 적층체(3)를 가압하기 위한 압압 하중은, 예를 들면, 반도체 칩(1)의 범프(30)의 1개당 0.009~0.5N으로 설정하면 된다.
가압착체(4)를 얻기 위하여 적층체(3)를 가압하는 시간은, 특별히 제한되는 것은 아니지만, 생산성 향상의 관점에서는, 5초 이하인 것이 바람직하고, 3초 이하인 것이 보다 바람직하며, 2초 이하로 하는 것이 특히 바람직하다. 단, 가압착체(4)를 얻기 위하여 적층체(3)를 가압하는 시간은 0.1초 이상이어도 된다. 또, 범프(30)와 배선(16)을 접촉시키는 경우에는, 가압착체(4)를 얻기 위하여 적층체(3)를 가압하는 시간은, 범프(30)와 배선(16)이 접촉할 때까지의 시간으로 하는 것이 바람직하다.
반도체 칩 본체(10)로서는, 특별히 제한은 없고, 실리콘, 게르마늄 등의 동일 종류의 원소로 구성되는 원소 반도체, 갈륨비소, 인듐인 등의 화합물 반도체 등의 각종 반도체를 이용할 수 있다.
배선 회로 기판(2)으로서는, 특별히 제한은 없고, 유리 에폭시, 폴리이미드, 폴리에스터, 세라믹, 에폭시, 비스말레이미드트라이아진 등을 주된 성분으로 하는 절연 기판을 기판 본체(20)로서 가지며, 그 표면에 형성된 금속층의 불필요한 개소를 에칭 제거하여 배선(배선 패턴)이 형성된 회로 기판, 상기 절연 기판의 표면에 금속 도금 등에 의하여 배선(배선 패턴)이 형성된 회로 기판, 상기 절연 기판의 표면에 도전성 물질을 인쇄하여 배선(배선 패턴)이 형성된 회로 기판 등을 이용할 수 있다.
범프(30) 및 배선(16)의 재질은, 예를 들면, 금, 은, 구리, 땜납(주성분은, 예를 들면, 주석-은, 주석-납, 주석-비스무트, 주석-구리, 주석-은-구리), 주석, 니켈 등의 금속을 주성분으로서 포함한다. 범프(30) 및 배선(16)은 단일의 성분만으로 구성되어 있어도 되고, 복수의 성분으로 구성되어 있어도 된다. 범프(30) 및 배선(16)은, 이들 금속이 적층된 구조를 갖고 있어도 된다.
상기 금속 중에서도, 범프(30) 및 배선(16)의 전기 전도성 및 열전도성이 우수한 반도체 장치(패키지)(100)를 제조하는 관점에서는, 금, 은 또는 구리가 바람직하고, 은 또는 구리가 보다 바람직하다. 비용이 저감된 반도체 장치(패키지)(100)를 제조하는 관점에서는, 저가인 은, 구리 또는 땜납이 바람직하고, 구리 또는 땜납이 보다 바람직하며, 땜납이 특히 바람직하다. 실온에 있어서 금속의 표면에 있어서의 산화막의 형성을 억제하여 생산성의 저하 및 비용의 증가를 억제하는 관점에서는, 금, 은, 구리 또는 땜납이 바람직하고, 금, 은 또는 땜납이 보다 바람직하며, 금 또는 은이 더 바람직하다. 반도체 장치(100)의 접속 신뢰성의 향상 및 휨 억제의 관점에서는, 땜납이 바람직하다.
범프(30) 및 배선(16)은, 표면부로서, 금, 은, 구리, 땜납(주성분은, 예를 들면, 주석-은, 주석-납, 주석-비스무트, 주석-구리), 주석, 니켈 등을 주된 성분으로 하는 금속층을 갖고 있어도 된다. 이와 같은 금속층은, 예를 들면 도금에 의하여 형성할 수 있다. 이 금속층은 단일의 성분만으로 구성되어 있어도 되고, 복수의 성분으로 구성되어 있어도 된다. 또, 상기 금속층은, 단층으로 이루어지는 구조 또는 복수의 금속층이 적층된 구조를 갖고 있어도 된다.
(가압착체 가압 공정)
가압착체 가압 공정에서는, 가압착체(4)를 얻은 후, 도 3에 나타나는 바와 같이, 가압착체(4)가 가열로(60) 내의 가압 분위기하에서 가압되면서 가열된다. 이때, 하나의 가열로(60) 내에서 복수의 가압착체(4)를 일괄적으로 가압하는 것이 바람직하다. 이것은 다음의 이유에 의한다. 즉, 압압 부재를 이용하여 복수의 가압착체(4)를 일괄적으로 가압하면, 복수의 가압착체(4)를 균일하게 가압하는 것이 곤란하다. 이에 대하여, 가열로(60)를 이용하여 복수의 가압착체(4)를 일괄적으로 가압하면, 다수의 가압착체(4)를 용이하게 균일하게 가압할 수 있고, 이것에 의하여 반도체 장치(100)의 생산성이 향상된다. 가열로(60)로서는, 리플로로(爐), 가압 오븐 등을 이용할 수 있다.
가압착체(4)를 가압 분위기하에서 가압하면, 가압착체(4)를, 압압 부재를 이용하여 가압하는 경우와 비교하여, 필릿이 억제되는 경향이 있다. 필릿 억제는, 소형화 및 고밀도화된 반도체 장치(100)의 제조에 있어서, 특히 중요하다. 여기에서, 필릿 억제란, 필릿폭을 작게 억제하는 것을 의미하며, 필릿폭은, 반도체 장치(100)의 외주부로 돌출된 접착제의 길이이다. 필릿폭은, 예를 들면, 반도체 장치(100)의 외관 화상을, 디지털 마이크로스코프(KEYENCE제, 제품명 "VHX-5000")에 의하여 촬영하고, 얻어진 화상 상에서 계측할 수 있다. 이때, 반도체 칩(1)의 주위 4변으로부터 돌출된 접착제(40)의 길이(필릿폭)를 계측하고, 그 평균값이 필릿값으로서 구해진다. 필릿값은, 배선 회로 기판(2) 상에 많은 반도체 칩(1)을 탑재하는 관점에서, 150μm 이하인 것이 바람직하다.
가열로(60) 내의 분위기는, 특별히 제한되지 않고, 예를 들면 공기, 질소, 또는 폼산 등이면 된다.
가열로(60) 내의 가압 분위기의 압력(기압)은, 접속되는 반도체 칩(1) 또는 배선 회로 기판(2)의 사이즈 및 수 등에 따라 적절히 설정된다. 가압을 위한 압력은, 특별히 제한되는 것은 아니지만, 예를 들면, 대기압을 초과하여 1MPa 이하여도 된다. 이때, 보이드 억제 및 접속 신뢰성 향상의 관점에서는, 압력이 큰 것이 바람직하다. 한편, 필릿 억제의 관점에서는, 압력은 작은 편이 바람직하다. 그 때문에, 보이드 억제 및 접속 신뢰성 향상을 고려하면, 가압을 위한 압력은 0.05~0.8MPa인 것이 바람직하다.
가압착체 가압 공정에 있어서, 가압착체(4)를 가압할 때에는, 가열로(60)의 설정 온도가, 반도체 칩(1)의 제1 접속부로서의 범프(30)의 융점, 및 배선 회로 기판(2)의 제2 접속부로서의 배선(16)의 융점보다 낮은 온도가 된다. 이 경우, 가열로(60)의 설정 온도가, 반도체 칩(1)의 제1 접속부로서의 범프(30) 및 배선 회로 기판(2)의 제2 접속부로서의 배선(16) 중 적어도 일방의 융점 이상의 온도가 되는 경우에 비하여, 반도체 칩(1)과 접착제(40)의 사이, 또는, 배선 회로 기판(2)과 접착제(40)의 사이에 있어서의 공극을 용이하게 압축할 수 있어, 충분히 반도체 장치(100)의 접착층(40A)에 있어서의 보이드의 발생을 보다 억제할 수 있다. 또, 접착제(40)의 경화가 과도하게 진행되지 않게 되기 때문에, 본압착 공정에 있어서, 가압 완료 가압착체(5)에 있어서 범프(30)와 배선(16)의 접속을 용이하게 행하는 것이 가능해져, 반도체 장치(100)의 접속 신뢰성을 보다 향상시킬 수 있다.
가압착체 가압 공정에서는, 가압착체(4)를 가압할 때의 가열로(60)의 설정 온도는, 접착제(40)의 반응 개시 온도 이상이어도 되고, 반응 개시 온도보다 낮은 온도여도 되지만, 접착제(40)의 반응 개시 온도 이상의 온도인 것이 바람직하다. 이 경우, 접착제(40)를 유동시키면서 공극을 보다 효과적으로 압축시킬 수 있다. 이때, 가압착체 가압 공정에 있어서, 보이드를 보다 용이하게 배제시키는 관점에서는, 가열로(60)의 설정 온도와 접착제(40)의 반응 개시 온도의 차(ΔT2)는, 5℃ 이상인 것이 바람직하고, 10℃ 이상인 것이 보다 바람직하다. 단, ΔT2는, 100℃ 이하인 것이 바람직하다.
가압착체(4)를 가압할 때의 가열로(60)의 설정 온도는, 가압착 공정에 있어서, 가압착체(4)를 얻기 위하여 적층체(3)를 가압할 때(반도체 칩(1)과 배선 회로 기판(2)의 가압착을 행할 때)의 가압착용 압압 부재의 온도 이하의 온도여도 되고, 가압착체(4)를 얻기 위하여 적층체(3)를 가압할 때의 가압착용 압압 부재의 온도보다 높은 온도여도 되지만, 가압착체(4)를 얻기 위하여 적층체(3)를 가압할 때의 가압착용 압압 부재의 온도보다 높은 온도인 것이 바람직하다.
가압착체(4)를 가압할 때의 가열로(60)의 설정 온도는, 유동시키면서 공극을 효과적으로 압축시키는 관점에서, 140℃ 이상인 것이 바람직하고, 145℃ 이상인 것이 보다 바람직하며, 150℃ 이상인 것이 특히 바람직하다. 단, 가압착체(4)를 가압할 때의 가열로(60)의 설정 온도는, 260℃ 이하인 것이 바람직하다.
(본압착 공정)
본압착 공정에 있어서는, 가압 완료 가압착체(5)를 얻은 후, 도 4의 (a) 및 (b)에 나타나는 바와 같이, 대향 배치된 스테이지(45) 및 압착 헤드(44)를 한 쌍의 본압착용 부재로서 갖는 압압 장치(46)를 이용하여, 가압 완료 가압착체(5)를, 스테이지(45) 및 압착 헤드(44) 사이에 끼우는 열프레스에 의하여 가열하면서 가압함으로써, 압착체(6)를 형성시킨다. 이때, 압압 장치(46)는 압압 장치(43)와 동일해도 되고, 별도로 준비된 것이어도 된다. 또, 스테이지(45) 및 압착 헤드(44) 중 적어도 일방이, 가압 완료 가압착체(5)를 가압할 때에, 범프(30)의 융점 및 배선(16)의 융점 중 적어도 어느 일방의 융점 이상의 온도로 가열된다. 또, 압착체(6)에 있어서는, 통상, 반도체 칩(1)과 배선 회로 기판(2)은, 범프(30) 및 배선(16)이 금속 접합함으로써 전기적으로 접속된다. 압착체(6)는 그대로 반도체 장치로서 이용해도 되고, 본압착 공정 후, 압착체(6)를 가압 분위기하에서 더 가열하여, 접착제(40)를 더 경화시켜 접착층(40A)을 형성한 후에 반도체 장치(100)로 해도 된다.
또한, 도 4에 있어서, 압착 헤드(44)는, 가압 완료 가압착체의 반도체 칩(1) 측에 배치되며, 스테이지(45)는, 가압 완료 가압착체의 배선 회로 기판(2) 측에 배치되어 있다. 압착체(6)에 있어서, 배선(16) 및 범프(30)는, 접착제(40)에 의하여, 외부 환경으로부터 차단되도록 밀봉되어 있다.
압착체(6)를 얻기 위하여 가압 완료 가압착체(5)를 가열 및 가압했을 때에, 범프(30) 및 배선(16) 중 적어도 일방의 표면의 산화막이 제거되어도 된다. 그 때문에, 스테이지(45) 및 압착 헤드(44) 중 적어도 일방의 온도가, 범프(30) 및 배선(16) 중 적어도 일방의 표면의 산화막이 효율적으로 제거되는 온도 이상으로 설정해도 된다. 이러한 관점에서는, 스테이지(45) 및 압착 헤드(44) 중 적어도 일방의 온도는, 220℃ 이상 330℃ 이하인 것이 바람직하다. 이 경우, 범프(30) 또는 배선(16)의 금속 재료가 땜납을 포함하면, 스테이지(45) 및 압착 헤드(44) 중 적어도 일방의 온도가 220℃ 미만인 경우에 비하여, 범프(30) 또는 배선(16)의 땜납이 용융하여 충분한 금속 결합이 형성되기 쉬워진다. 온도가 330℃ 이하이면, 온도가 330℃를 초과하는 경우에 비하여, 보이드가 발생하기 어려워지거나, 땜납이 비산하기 어려워지거나 한다. 스테이지(45) 및 압착 헤드(44) 중 적어도 일방의 온도는, 범프(30) 및 배선(16) 중 적어도 일방의 금속 재료가 융점 약 220℃의 Sn/Ag를 포함하는 경우도, 220℃ 이상이어도 된다.
압압 장치(46)를 이용하여 가압 완료 가압착체(5)를 가열하면서 가압하는 경우, 압압 하중은, 범프(30) 및 배선(16) 중 적어도 일방의 표면의 산화막 제거, 범프(30)의 수, 범프(30)의 높이 불균일의 흡수, 및 범프(30)의 변형량의 제어 등을 고려하여 적절히 설정된다. 압압 하중이 크면, 산화막이 제거되기 쉬워지는 경향이 있다. 압압 하중은, 예를 들면, 반도체 칩(1)의 1개의 범프(30)당, 0.009~0.2N이어도 된다. 이 압압 하중이 0.009N 이상이면, 범프(30) 및 배선(16) 중 적어도 일방에 형성된 산화막이 제거되기 쉬워지거나, 접착제(40)가 범프(30) 및 배선(16) 중 적어도 일방에 트랩되기 어려워지거나 한다. 또, 압압 하중이 0.2N 이하이면, 땜납 등을 포함하는 범프가 찌그러지거나, 비산하거나 하는 결함이 발생하기 어렵다.
압착체(6)를 얻기 위하여 가압 완료 가압착체(5)를 가열하면서 가압하는 시간은, 생산성 향상의 관점에서, 5초 이하인 것이 바람직하고, 3초 이하인 것이 보다 바람직하며, 2초 이하인 것이 특히 바람직하다. 단, 압착체(6)를 얻기 위하여 가압 완료 가압착체(5)를 가열하면서 가압하는 시간은 0.1초 이상이어도 된다.
가압 완료 가압착체(5)를 가열 및 가압하는 방법은, 도 4와 같은 열프레스에 한정되지 않고, 예를 들면, 가열로를 이용하여, 가열로 내의 가압 분위기하에서 가압 완료 가압착체(5)를 가열해도 된다. 가열로로서는, 리플로로, 가압 오븐 등을 이용할 수 있다. 가열로 내의 분위기는, 특별히 제한되지 않지만, 공기, 질소, 또는 폼산 등이어도 된다.
<접착제>
다음으로, 상술한 반도체 장치의 제조 방법의 실시형태에 이용하는 접착제에 대하여 설명한다.
본 실시형태의 접착제는, 열경화성의 접착제이면 특별히 제한되는 것은 아니고, 예를 들면 에폭시 수지, 경화제, 및 플럭스제를 함유한다.
(에폭시 수지)
에폭시 수지는, 분자 내에 2개 이상의 에폭시기를 갖는 것이면 특별히 제한되지 않는다. 에폭시 수지로서는, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 나프탈렌형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 페놀아랄킬형 에폭시 수지, 바이페닐형 에폭시 수지, 트라이페닐메테인형 에폭시 수지, 다이사이클로펜타다이엔형 에폭시 수지 등의 각종 다관능 에폭시 수지 등을 이용할 수 있다. 이들은 단독으로 또는 2종 이상을 조합하여 이용할 수 있다.
에폭시 수지의 중량 평균 분자량은, 특별히 제한되는 것은 아니지만, 10000 미만인 것이 바람직하다.
에폭시 수지는, 고온에서의 접속 시에 분해되어 휘발 성분이 발생하는 것을 억제하는 관점에서, 접속 시의 온도(본압착 공정에 있어서의 가열 온도)에 있어서의 열중량 감소량률이 5% 이하인 에폭시 수지를 이용하는 것이 바람직하다. 예를 들면 접속 시의 온도가 250℃인 경우는, 250℃에 있어서의 열중량 감소량률이 5% 이하인 에폭시 수지를 이용하는 것이 바람직하고, 300℃의 경우는, 300℃에 있어서의 열중량 감소량률이 5% 이하인 에폭시 수지를 이용하는 것이 바람직하다.
에폭시 수지의 함유량은, 접착제(40)의 전량 기준으로, 예를 들면 5~75질량%이고, 바람직하게는 10~50질량%이며, 보다 바람직하게는 15~35질량%이다.
(경화제)
경화제로서는, 예를 들면, 페놀 수지계 경화제, 산무수물계 경화제, 아민계 경화제, 이미다졸계 경화제 및 포스핀계 경화제를 들 수 있다. 범프(30) 또는 배선(16)에 산화막이 발생하는 것을 억제하는 플럭스 활성을 나타내며, 접속 신뢰성 및 절연 신뢰성을 향상시키는 관점에서는, 경화제가 페놀성 수지계 경화제, 산무수물계 경화제, 아민계 경화제 및 이미다졸계 경화제로부터 선택되는 적어도 1종을 포함하는 것이 바람직하고, 이미다졸계 경화제를 포함하는 것이 더 바람직하다. 이하, 각 경화제에 대하여 설명한다.
페놀 수지계 경화제는, 분자 내에 2개 이상의 페놀성 수산기를 갖는 것이면 특별히 제한은 없고, 그 예로서는, 페놀 노볼락 수지, 크레졸 노볼락 수지, 페놀아랄킬 수지, 크레졸나프톨폼알데하이드 중축합물, 트라이페닐메테인형 다관능 페놀 및 각종 다관능 페놀 수지를 들 수 있다. 이들은 단독으로 또는 2종 이상의 혼합물로서 이용할 수 있다.
에폭시 수지에 대한 페놀 수지계 경화제의 당량비(페놀성 수산기/에폭시기, 몰비)는, 양호한 경화성, 접착성 및 보존 안정성의 관점에서, 0.3~1.5가 바람직하고, 0.4~1.0이 보다 바람직하며, 0.5~1.0이 더 바람직하다. 당량비가 0.3 이상이면, 경화성이 향상되고 접착력이 향상되는 경향이 있으며, 1.5 이하이면 미반응의 페놀성 수산기가 과잉으로 잔존하는 경우가 없고, 흡수율이 낮게 억제되어, 반도체 장치(100)의 절연 신뢰성이 향상되는 경향이 있다. 당량비가 0.3~1.5이면, 젤 타임을 적절한 범위로 조정하기 쉽다.
산무수물계 경화제로서는, 예를 들면, 메틸사이클로헥세인테트라카복실산 이무수물, 무수 트라이멜리트산, 무수 파이로멜리트산, 벤조페논테트라카복실산 이무수물 및 에틸렌글라이콜비스안하이드로트라이멜리테이트를 들 수 있다. 이들은 단독으로 또는 2종 이상의 혼합물로서 이용할 수 있다.
에폭시 수지에 대한 산무수물계 경화제의 당량비(산무수물기/에폭시기, 몰비)는, 양호한 경화성, 접착성 및 보존 안정성의 관점에서, 0.3~1.5가 바람직하고, 0.4~1.0이 보다 바람직하며, 0.5~1.0이 더 바람직하다. 당량비가 0.3 이상이면, 경화성이 향상되고 접착력이 향상되는 경향이 있으며, 1.5 이하이면 미반응의 산무수물이 과잉으로 잔존하는 경우가 없고, 흡수율이 낮게 억제되어, 반도체 장치(100)의 절연 신뢰성이 향상되는 경향이 있다. 당량비가 0.3~1.5이면, 젤 타임을 적절한 범위로 조정하기 쉽다.
아민계 경화제로서는, 예를 들면, 다이사이안다이아마이드를 이용할 수 있다.
에폭시 수지에 대한 아민계 경화제의 당량비(아미노기/에폭시기, 몰비)는, 양호한 경화성, 접착성 및 보존 안정성의 관점에서 0.3~1.5가 바람직하고, 0.4~1.0이 보다 바람직하며, 0.5~1.0이 더 바람직하다. 당량비가 0.3 이상이면, 경화성이 향상되고 접착력이 향상되는 경향이 있으며, 1.5 이하이면 미반응의 아민이 과잉으로 잔존하는 경우가 없고, 반도체 장치(100)의 절연 신뢰성이 향상되는 경향이 있다. 당량비가 0.3~1.5이면, 젤 타임을 적절한 범위로 조정하기 쉽다.
이미다졸계 경화제로서는, 예를 들면, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 1-벤질-2-메틸이미다졸, 1-벤질-2-페닐이미다졸, 1-사이아노에틸-2-운데실이미다졸, 1-사이아노-2-페닐이미다졸, 1-사이아노에틸-2-운데실이미다졸트라이멜리테이트, 1-사이아노에틸-2-페닐이미다졸륨트라이멜리테이트, 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-운데실이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-에틸-4'-메틸이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진아이소사이아누르산 부가체, 2-페닐이미다졸아이소사이아누르산 부가체, 2-페닐-4,5-다이하이드록시메틸이미다졸, 2-페닐-4-메틸-5-하이드록시메틸이미다졸, 및, 에폭시 수지와 이미다졸류의 부가체를 들 수 있다. 우수한 경화성, 보존 안정성 및 접속 신뢰성의 관점에서, 1-사이아노에틸-2-운데실이미다졸, 1-사이아노-2-페닐이미다졸, 1-사이아노에틸-2-운데실이미다졸트라이멜리테이트, 1-사이아노에틸-2-페닐이미다졸륨트라이멜리테이트, 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-에틸-4'-메틸이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진아이소사이아누르산 부가체, 2-페닐이미다졸아이소사이아누르산 부가체, 2-페닐-4,5-다이하이드록시메틸이미다졸 및 2-페닐-4-메틸-5-하이드록시메틸이미다졸로부터 이미다졸계 경화제를 선택해도 된다. 이들은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들을 포함하는 마이크로캡슐을 잠재성 경화제로서 이용할 수도 있다.
이미다졸계 경화제의 함유량은, 에폭시 수지 100질량부에 대하여, 0.1~20질량부가 바람직하고, 0.1~10질량부가 보다 바람직하며, 3.2~5.5질량부가 더 바람직하다. 이미다졸계 경화제의 함유량이 0.1질량부 이상이면 접착제(40)의 경화성이 향상되는 경향이 있고, 20질량부 이하이면, 범프(30)와 배선(16)으로 금속 접합이 형성되기 전에 접착제(40)가 경화되는 경우가 없어, 범프(30)와 배선(16)의 접속 불량이 발생하기 어려워지는 경향이 있다. 이미다졸계 경화제의 함유량이 0.1~20질량부이면, 젤 타임을 적절한 범위로 조정하기 쉽다.
포스핀계 경화제로서는, 예를 들면, 트라이페닐포스핀, 테트라페닐포스포늄테트라페닐보레이트, 테트라페닐포스포늄테트라(4-메틸페닐)보레이트 및 테트라페닐포스포늄(4-플루오로페닐)보레이트를 들 수 있다.
포스핀계 경화제의 함유량은, 에폭시 수지 100질량부에 대하여, 0.1~10질량부가 바람직하고, 0.1~5질량부가 보다 바람직하다. 포스핀계 경화제의 함유량이 0.1질량부 이상이면 접착제(40)의 경화성이 향상되는 경향이 있고, 10질량부 이하이면, 범프(30)와 배선(16)으로 금속 접합이 형성되기 전에 접착제(40)가 경화되는 경우가 없어, 범프(30)와 배선(16)의 접속 불량이 발생하기 어려운 경향이 있다.
페놀 수지계 경화제, 산무수물계 경화제 및 아민계 경화제는, 각각 1종을 단독으로 또는 2종 이상의 혼합물로서 이용할 수 있다. 이미다졸계 경화제 및 포스핀계 경화제는 각각 단독으로 이용해도 되지만, 페놀 수지계 경화제, 산무수물계 경화제 또는 아민계 경화제와 함께 이용해도 된다.
(플럭스제)
플럭스제는, 예를 들면 식 (1)로 나타나는 기를 갖는 화합물이다. 플럭스제로서는, 하기 식 (1)로 나타나는 기를 1종만, 또는 2종 이상 포함하는 것을 이용할 수 있다.
[화학식 1]
Figure pct00001
식 (1) 중, R1은, 수소 원자 또는 전자 공여성기를 나타낸다. 전자 공여성기로서는, 예를 들면, 알킬기, 수산기, 아미노기, 알콕시기, 알킬아미노기를 들 수 있다. 전자 공여성기는, 다른 성분(에폭시 수지 등)과 반응하기 어려운 것이 바람직하고, 알킬기, 수산기 또는 알콕실기인 것이 바람직하고, 알킬기인 것이 보다 바람직하다.
알킬기로서는, 탄소수 1~10의 알킬기가 바람직하고, 탄소수 1~5의 알킬기가 보다 바람직하다. 기본적으로, 전자 공여기는, 많은 쪽이 전자 공여성이 강하여 바람직하지만, 입체 장해도 커진다. 그 때문에, 알킬기는, 직쇄상이어도 되고 분기상이어도 되지만, 직쇄상인 것이 바람직하다. 알킬기가 직쇄상인 경우, 입체 장해를 작게 하는 관점에서는, 알킬기의 탄소수는, 카복시기를 포함하는 주쇄의 탄소수에 대하여 동등하거나 또는 그 이하인 것이 바람직하다.
알콕시기로서는, 탄소수 1~10의 알콕시기가 바람직하고, 탄소수 1~5의 알콕시기가 보다 바람직하다. 전자 공여기는, 많은 쪽이 전자 공여성이 강하지만, 입체 장해도 커진다. 그 때문에, 알콕시기의 알킬기 부분은, 직쇄상이어도 되고 분기상이어도 되며, 직쇄상인 것이 바람직하다. 알콕시기의 알킬기 부분이 직쇄상인 경우, 입체 장해를 작게 하는 관점에서는, 그 탄소수가, 카복실산을 포함하는 주쇄의 탄소수에 대하여 동등하거나 또는 그 이하인 것이 바람직하다.
알킬아미노기로서는, 모노알킬아미노기 및 다이알킬아미노기를 들 수 있다. 모노알킬아미노기로서는, 탄소수 1~10의 모노알킬아미노기가 바람직하고, 탄소수 1~5의 모노알킬아미노기가 보다 바람직하다. 모노알킬아미노기의 알킬기 부분은, 직쇄상이어도 되고 분기상이어도 되며, 직쇄상인 것이 바람직하다.
다이알킬아미노기로서는, 탄소수 1~20의 다이알킬아미노기가 바람직하고, 탄소수 1~10의 다이알킬아미노기가 보다 바람직하다. 다이알킬아미노기의 알킬기 부분은, 직쇄상이어도 되고 분기상이어도 되며, 직쇄상인 것이 바람직하다.
플럭스제는, 카복시기를 2개 갖는 화합물(다이카복실산)인 것이 바람직하다. 카복시기를 2개 갖는 화합물은, 카복시기를 1개 갖는 화합물(모노카복실산)과 비교하여, 접속 시의 고온에 의해서도 휘발되기 어려워, 보이드의 발생을 한층 억제할 수 있다. 또, 카복시기를 2개 갖는 화합물을 이용하면, 카복시기를 3개 이상 갖는 화합물을 이용한 경우와 비교하여, 보관 시 및 접속 작업 시 등에 있어서의 접착제(40)의 점도 상승을 한층 억제할 수 있다. 그 결과, 반도체 장치(100)의 접속 신뢰성을 한층 향상시킬 수 있다.
플럭스제로서는, 하기 식 (2)로 나타나는 화합물을 적합하게 이용할 수 있다. 하기 식 (2)로 나타나는 화합물로 이루어지는 플럭스제에 의하면, 반도체 장치(100)의 내(耐)리플로성 및 접속 신뢰성을 한층 향상시킬 수 있다.
[화학식 2]
Figure pct00002
식 (2) 중, R1 및 R2는 각각 독립적으로, 수소 원자 또는 전자 공여성기를 나타내고, n은 0~10의 정수를 나타낸다.
식 (2)에 있어서의 n은, 2~10의 정수인 것이 바람직하고, 2~8의 정수인 것이 보다 바람직하다. n이 10 이하이면, 플럭스 활성이 보다 단시간에 발현되게 되며, 특히 접속 시간이 짧은 경우에 있어서, 한층 우수한 접속 신뢰성이 얻어진다. 또, n이 2 이상이면, 접속 시의 고온에 의해서도 휘발되기 어려워, 보이드의 발생을 한층 억제할 수 있다.
R1 및 R2는, 수소 원자여도 되고 전자 공여성기여도 된다. R1 및 R2가 수소 원자이면, 접착제(40)의 융점이 낮아지는 경향이 있어, 접속 신뢰성(땜납 젖음성)이 양호해지는 경우가 있다. 예를 들면, R1, R2 모두 동일한 메틸기인 플럭스제는, 타방(R1 또는 R2)에 메틸기가 있는 것에 비하여 융점이 높아지며, 땜납의 젖음성은, 융점에 따라서는(예를 들면 150℃ 이상이 되면) 저하되는 경향이 있다.
플럭스제로서는, 예를 들면, 석신산, 글루타르산, 아디프산, 피멜산, 수베르산, 아젤라산, 세바스산, 운데케인 이산 및 도데케인 이산으로부터 선택되는 다이카복실산의 2위에 전자 공여성기가 치환한 화합물을 이용할 수 있다.
플럭스제의 융점은, 150℃ 이하인 것이 바람직하고, 140℃ 이하인 것이 보다 바람직하며, 130℃ 이하인 것이 더 바람직하다. 이와 같은 플럭스제는, 에폭시 수지와 경화제의 경화 반응이 발생하기 전에 플럭스 활성이 충분히 발현된다. 그 때문에, 이와 같은 플럭스제를 함유하는 접착제(40)에 의하면, 접속 신뢰성이 한층 우수한 반도체 장치(100)를 실현할 수 있다. 또, 상기 플럭스제는, 실온에서 고형인 것이 바람직하고, 플럭스제의 융점은, 25℃ 이상인 것이 바람직하며, 50℃ 이상인 것이 보다 바람직하다. 플럭스제의 융점은, 예를 들면 이중관식 온도계에 시료를 채운 모세관을 장착하여 온욕으로 가온하는 장치에 의하여 측정할 수 있다.
본 실시형태의 접착제(40)에 함유되는 플럭스제의 융점은, 가압착체(4)를 형성하기 위한 압압 장치(43)의 스테이지(42)의 온도보다 높은 것이 바람직하다. 플럭스제의 융점이 압압 장치(43)의 스테이지 온도보다 높은 경우에는, 본압착 공정에 있어서, 범프(30)와 배선(16)을 용이하게 접촉시킬 수 있기 때문에, 본압착 공정의 처음과 마지막의 열이력이 상이해도 접속 신뢰성이 우수한 반도체 장치(100)를 제조하는 것이 가능해진다.
플럭스제의 함유량은, 접착제(40)의 전량 기준으로, 0.5~10질량%인 것이 바람직하고, 0.5~5질량%인 것이 보다 바람직하다.
(고분자 성분)
접착제(40)는, 고분자 성분을 더 함유하고 있어도 된다.
고분자 성분은, 에폭시 수지와는 상이한 고분자로 구성된다. 이와 같은 고분자 성분으로서는, 예를 들면, 페녹시 수지, 폴리이미드 수지, 폴리아마이드 수지, 폴리카보다이이미드 수지, 사이아네이트에스터 수지, 아크릴 수지, 폴리에스터 수지, 폴리에틸렌 수지, 폴리에터설폰 수지, 폴리에터이미드 수지, 폴리바이닐아세탈 수지, 유레테인 수지 및 아크릴 고무를 들 수 있다. 이들 중에서도 내열성 및 필름 형성성이 우수한 관점에서, 페녹시 수지, 폴리이미드 수지, 아크릴 고무, 사이아네이트에스터 수지 및 폴리카보다이이미드 수지가 바람직하고, 페녹시 수지, 폴리이미드 수지 및 아크릴 고무가 보다 바람직하다. 이들 고분자 성분은 단독으로 또는 2종 이상의 혼합물 또는 공중합체로서 사용할 수도 있다.
고분자 성분의 중량 평균 분자량은, 특별히 제한되는 것은 아니지만, 10000 이상인 것이 바람직하다. 이 경우, 고분자 성분을 함유하는 접착제(40)는, 내열성 및 필름 형성성의 점에서 한층 우수하다. 이 때문에, 접착제(40)를 이용하면, 보다 내열성이 우수한 반도체 장치(100)를 제조할 수 있다. 또, 가압착 공정, 가압착체 가압 공정 및 본압착 공정에 있어서 접착제(40)의 형상이 유지되기 쉬워져, 반도체 장치(100)를 효율적으로 제조할 수 있다.
고분자 성분의 중량 평균 분자량은, 접착제(40)에 단독으로 양호한 필름 형성성을 부여하며, 가압착 공정, 가압착체 가압 공정 및 본압착 공정에 있어서 접착제(40)의 형상을 유지하기 쉽게 하여 반도체 장치(100)를 효율적으로 제조하는 관점에서는, 30000 이상인 것이 바람직하고, 40000 이상인 것이 보다 바람직하며, 50000 이상인 것이 더 바람직하다.
접착제(40)가, 중량 평균 분자량이 10000 이상인 고분자 성분을 함유하는 경우, 중량 평균 분자량이 10000 이상인 고분자 성분의 함유량 Cd에 대한 에폭시 수지의 함유량 Ca의 비 Ca/Cd(질량비)는, 0.01~5인 것이 바람직하고, 0.05~3인 것이 보다 바람직하며, 0.1~2인 것이 더 바람직하다. 비 Ca/Cd를 0.01 이상으로 함으로써, 보다 양호한 경화성 및 접착력이 얻어진다. 또, 비 Ca/Cd를 5 이하로 함으로써 접착제(40)에 있어서, 보다 양호한 필름 형성성이 얻어지기 때문에, 가압착 공정, 가압착체 가압 공정 및 본압착 공정에 있어서 접착제(40)의 형상이 유지되기 쉬워져, 반도체 장치(100)를 효율적으로 제조할 수 있다.
고분자 성분의 유리 전이 온도(Tg)는, 특별히 제한되는 것은 아니지만, 200℃ 이하인 것이 바람직하고, 180℃ 이하인 것이 보다 바람직하며, 150℃ 이하인 것이 더 바람직하다. 이 경우, 접착제(40)가, 반도체 칩(1)의 범프(30), 배선 회로 기판(2)에 형성된 전극 및 배선 패턴 등의 요철에 접착제(40)가 매립되기 쉬워져, 보이드 억제의 효과가 상대적으로 커지는 경향이 있다. 여기에서, Tg는, DSC(주식회사 퍼킨엘머사제, 제품명 "DSC-7형")를 이용하여, 샘플량 10mg, 승온 속도 10℃/분, 공기 분위기하의 조건으로 측정된다.
고분자 성분의 유리 전이 온도(Tg)는, 50℃ 이상인 것이 바람직하다. 고분자 성분의 Tg가 50℃ 이상이면, 접착제(40)의 택킹(tacking)(점성)력이 적절히 약해지는 경향이 있다.
또한, 고분자 성분의 유리 전이 온도(Tg)는, 접착제(40)의 배선 회로 기판(2) 또는 반도체 칩(1)에 대한 첩부성이 우수한 관점에서, 50℃ 이상 200℃ 이하여도 되고, 50℃ 이상 180℃ 이하인 것이 바람직하며, 50℃ 이상 150℃ 이하인 것이 더 바람직하다.
(필러)
점도 및 경화물의 물성을 제어하기 위하여, 및, 반도체 칩(1)과 배선 회로 기판(2)을 접속했을 때의 보이드의 발생 및 흡습율의 억제를 위하여, 접착제(40)는 필러를 함유해도 된다. 필러는 무기 필러여도 되고, 그 예로서는, 유리, 실리카, 알루미나, 산화 타이타늄, 마이카, 질화 붕소 등의 절연성 무기 필러, 및, 카본 블랙 등의 도전성 무기 필러를 들 수 있다. 이들 중에서도, 접착제(40)의 특성이라는 관점에서는, 실리카, 알루미나, 산화 타이타늄, 및 질화 붕소로부터 선택되는 절연성 무기 필러, 또는, 실리카, 알루미나, 및 질화 붕소로부터 선택되는 절연성 무기 필러를 이용하는 것이 바람직하다. 필러는 위스커여도 되고, 그 예로서는, 붕산 알루미늄, 타이타늄산 알루미늄, 산화 아연, 규산 칼슘, 황산 마그네슘 및 질화 붕소를 들 수 있다. 필러는 수지 필러(유기 필러)여도 되고, 그 예로서는, 폴리유레테인 수지, 폴리이미드 수지, 메타크릴산 메틸 수지, 메타크릴산 메틸-뷰타다이엔-스타이렌 공중합 수지(MBS)를 들 수 있다. 이들 필러는 단독으로 또는 2종 이상의 조합으로서 이용할 수도 있다. 필러의 형상, 평균 입경, 및 함유량에 대해서는, 특별히 제한되지 않는다.
필러는, 표면 처리에 의하여 물성이 적절히 조정된 것이어도 된다.
필러의 함유량은, 최저 용융 점도를 적절한 범위로 조정하는 관점에서, 접착제(40)의 전량 기준으로, 10~80질량%인 것이 바람직하고, 15~60질량%인 것이 보다 바람직하다.
(그 외의 성분)
접착제(40)는, 이온 트랩퍼, 산화 방지제, 실레인 커플링제, 타이타늄 커플링제, 및 레벨링제 등의 다른 성분을 더 포함해도 된다. 이들은 1종을 단독으로 이용해도 되고, 2종 이상 조합하여 이용해도 된다. 이들의 배합량에 대해서는, 각 첨가제의 효과가 발현되도록 적절히 조정하면 된다.
접착제(40)는, 반도체 장치(100)의 제조 효율 향상의 관점에서, 필름상이어도 된다. 필름상 접착제는, 에폭시 수지, 경화제, 플럭스제, 및, 필요에 따라 유기 용매 그 외의 성분을 포함하는 수지 바니시를 기재 필름 상에 도포하여 도막을 형성하고, 도막을 건조시키는 방법에 의하여 제조할 수 있다.
수지 바니시는, 에폭시 수지, 경화제 및 플럭스제, 및, 필요에 따라 첨가되는 고분자 성분 및 필러 등을 유기 용매와 혼합하고, 그들을 교반 또는 혼련에 의하여 용해 또는 분산시켜 조제된다. 수지 바니시는, 이형 처리를 실시한 기재 필름 상에, 예를 들면 나이프 코터, 롤 코터, 애플리케이터, 다이 코터, 또는 콤마 코터를 이용하여 도포된다. 그 후, 가열에 의하여 수지 바니시의 도막으로부터 유기 용매를 감소시켜, 즉 도막을 건조시켜, 기재 필름 상에 필름상의 접착제를 형성한다. 수지 바니시의 막을 반도체 웨이퍼 등의 위에 스핀 코트 등의 방법에 의하여 형성하고, 그 후, 도막을 건조하는 방법으로, 반도체 웨이퍼 상에 필름상의 접착제를 형성해도 된다.
수지 바니시의 조제에 이용하는 유기 용매로서는, 각 성분을 균일하게 용해 또는 분산시킬 수 있는 특성을 갖는 것이 바람직하고, 예를 들면, 다이메틸폼아마이드, 다이메틸아세트아마이드, N-메틸-2-피롤리돈, 다이메틸설폭사이드, 다이에틸렌글라이콜다이메틸에터, 톨루엔, 벤젠, 자일렌, 메틸에틸케톤, 테트라하이드로퓨란, 에틸셀로솔브, 에틸셀로솔브아세테이트, 뷰틸셀로솔브, 다이옥세인, 사이클로헥산온, 및 아세트산 에틸을 들 수 있다. 이들 유기 용매는, 단독으로 또는 2종류 이상을 조합하여 사용할 수 있다. 수지 바니시 조제 시의 교반 및 혼련은, 예를 들면, 교반기, 뇌궤기, 3롤, 볼 밀, 비즈 밀 또는 호모디스퍼져를 이용하여 행할 수 있다.
기재 필름으로서는, 유기 용매를 휘발시킬 때의 가열 조건에 견딜 수 있는 내열성을 갖는 것이면 특별히 제한은 없고, 폴리프로필렌 필름, 폴리메틸펜텐 필름 등의 폴리올레핀 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름 등의 폴리에스터 필름, 폴리이미드 필름 및 폴리에터이미드 필름을 예시할 수 있다. 기재 필름은, 이들 필름으로 이루어지는 단층의 것에 한정되지 않고, 2종 이상의 재료로 이루어지는 다층 필름이어도 된다.
도포 후의 수지 바니시로부터 유기 용매를 휘발시키기 위하여 행해지는 가열은, 구체적으로는, 50~200℃, 0.1~90분간의 가열이어도 된다. 반도체 장치(100)에 있어서의 접착층(40A)에 있어서의 보이드 발생 억제 및 점도 조제에 실질적으로 영향을 주지 않는 범위에서, 잔존량이 1.5질량% 이하가 될 때까지 유기 용매를 제거해도 된다.
접착제(40)의 최저 용융 점도는, 1500Pa·s 이하인 것이 바람직하다. 접착제(40)의 최저 용융 점도가 이 범위에 있으면, 반도체 장치(100)의 접착층(40A)에 보이드가 잔존하기 어려워짐과 함께, 반도체 칩(1)과 배선 회로 기판(2)의 사이에서 양호한 접속 신뢰성을 용이하게 확보할 수 있다. 또, 접착제(40)의 최저 용융 점도가 1500Pa·s보다 큰 경우에 비하여, 범프(30)와 배선(16)의 사이에서 접착제(40)가 말려 들어가기 어려워져, 범프(30)와 배선(16)의 접속 불량이 발생하기 어려워지기 때문에, 반도체 장치(100)의 접속 신뢰성이 보다 향상된다. 접착제(40)의 최저 용융 점도는, 접착제(40) 중의 성분의 배합을 조정함으로써, 1500Pa·s 이하의 범위로 조정할 수 있다.
접착제(40)의 최저 용융 점도는, 승온 속도 10℃/분, 주파수 10Hz의 조건으로, 시험편에 1%의 왜곡을 부여하고 35~150℃의 온도 범위에서 승온시키면서 접착제(40)의 점탄성을 측정했을 때에 얻어지는 점도(복소 점성률)와 온도의 관계에 있어서의, 점도의 최젓값이다. 점탄성 측정의 시험편으로서, 예를 들면, 복수의 필름상의 접착제(40)를 두께가 400μm가 되도록 적층하여 얻어지는 적층체를 이용해도 된다. 점도 측정 장치로서는, 티·에이·인스트루먼츠사제의 동적 점탄성 측정 장치(제품명 "ARES")가 이용된다.
접착제(40)의 최저 용융 점도는, 반도체 장치(100)의 접속 신뢰성을 보다 향상시킨다는 관점에서는, 1500Pa·s 이하인 것이 바람직하다.
접착제(40)의 최저 용융 점도는, 100Pa·s 이상인 것이 바람직하다. 이 경우, 최저 용융 점도가 100Pa·s보다 작은 경우에 비하여, 접착제(40)의 필름으로서의 취급이 용이해져, 반도체 장치(100)의 제조 효율이 보다 향상된다.
접착제(40)는, 150℃에 있어서 35초 이상 80초 이하의 젤 타임을 나타내는 것이 바람직하다. 젤 타임이 이 범위에 있음으로써, 반도체 장치(100)의 접착층(40A)에 보이드가 잔존하기 어려워짐과 함께, 반도체 칩(1)과 배선 회로 기판(2)의 사이에서 양호한 접속 신뢰성을 확보할 수 있다. 접착제(40)의 젤 타임은, 경화제의 종류 및 함유량 등에 의하여, 35초 이상 80초 이하의 범위로 조정할 수 있다. 접착제(40)의 젤 타임을 150℃에서 35초 이상 80초 이하로 함으로써, 젤 타임이 80초보다 큰 경우에 비하여, 반도체 장치(100)의 접착층(40A)에 있어서 보이드가 남기 어려워져, 보이드의 발생이 보다 억제된 반도체 장치(100)를 제조할 수 있다. 또 젤 타임이 35초보다 작은 경우에 비하여, 가압착 공정 중에 경화 반응이 진행되기 어려워지고(80℃와 같은 저온에서는 경화되기 어려워지기 때문에), 보이드를 제거하는 것이 용이해져, 반도체 장치(100)의 접착층(40A)에 있어서 보이드가 남기 어려워지기 때문에, 보이드의 발생이 보다 억제된 반도체 장치(100)를 제조할 수 있다.
여기에서, 젤 타임이란, 접착제(40)를 150℃의 핫플레이트 상에 두고 나서, 접착제(40)가 젤화될 때까지의 시간이다. 구체적으로는, 젤 타임이란, 필름이 경화될 때까지의 시간이다.
접착제(40)의 젤 타임은, 반도체 장치(100)의 접착층(40A)에 있어서의 보이드의 발생을 보다 억제하는 관점에서는, 38초 이상 78초 이하인 것이 보다 바람직하다.
본 개시는, 상기 실시형태에 한정되는 것은 아니다. 예를 들면 상기 실시형태에서는, 본 개시의 반도체 장치의 제조 방법을 반도체 장치(100)에 적용하는 예를 나타냈지만, 본 개시의 반도체 장치의 제조 방법은, 도 5, 도 6 및 도 7에 나타내는 반도체 장치(200, 300, 400, 500)를 제조하는 경우에도 적용 가능하다. 도 5, 도 6 및 도 7은 각각, 본 개시의 반도체 장치의 제조 방법의 다른 실시형태에 의하여 제조되는 반도체 장치를 나타내는 부분 단면도이다.
도 5에 나타내는 반도체 장치(200)는, 반도체 칩 본체(10)를 갖는 반도체 칩(1)(제1 부재)과, 기판 본체(20)를 갖는 배선 회로 기판(2)(제2 부재)과, 이들 사이에 개재하는 접착층(40A)을 구비한다. 반도체 장치(200)의 경우, 반도체 칩(1)은, 제1 접속부로서, 반도체 칩(1)의 배선 회로 기판(2) 측의 면에 배치된 범프(32)를 갖는다. 배선 회로 기판(2)은, 제2 접속부로서, 기판 본체(20)의 반도체 칩(1) 측의 면 상에 배치된 범프(33)를 갖는다. 반도체 칩(1)의 범프(32)와, 배선 회로 기판(2)의 범프(33)는 금속 접합에 의하여 전기적으로 접속되어 있다. 즉, 반도체 칩(1) 및 배선 회로 기판(2)은, 범프(32, 33)에 의하여 플립 칩 접속되어 있다. 범프(32, 33)는, 접착층(40A)에 의하여 밀봉됨으로써, 외부 환경으로부터 차단되어 있다.
도 6 및 도 7은, 반도체 칩(1)끼리가 접속된 접속체인 COC형의 반도체 장치(300, 400)를 나타낸다. 도 6에 나타내는 반도체 장치(300)의 구성은, 2개의 반도체 칩(1)이 제1 부재 및 제2 부재로서, 배선(15) 및 범프(30)를 개재하여 플립 칩 접속되어 있는 점을 제외하고, 반도체 장치(100)와 동일하다. 도 7에 나타내는 반도체 장치(400)의 구성은, 범프(32)를 갖는 2개의 반도체 칩(1)이 범프(32)를 개재하여 플립 칩 접속되어 있는 점을 제외하고, 반도체 장치(200)와 동일하다.
또, 도 1 및 도 5~도 7에 나타나는 반도체 장치(100, 200, 300, 및 400)에 있어서, 배선(15), 범프(32) 등의 제1 접속부 또는 제2 접속부는, 패드라고 불리는 금속막(예를 들면, 금 도금)이어도 되고, 포스트 전극(예를 들면, 구리 필러)이어도 된다. 예를 들면, 일방의 반도체 칩(1)이 제1 접속부로서 구리 필러 및 접속 범프(땜납: 주석-은)를 갖고, 타방의 반도체 칩(1) 또는 배선 회로 기판(2)이 제2 접속부로서 금 도금을 갖고 있어도 된다.
또, 본 개시의 반도체 장치의 제조 방법은, 도 8에 나타내는 반도체 장치(500)의 제조에도 적용 가능하다. 도 8은, 본 개시의 반도체 장치의 제조 방법의 다른 실시형태에 의하여 제조되는 반도체 장치를 나타내는 부분 단면도이다.
도 8은, 반도체 장치의 다른 일 실시형태를 나타내는 단면도이다. 도 8에 나타내는 반도체 장치(500)는, 복수의 반도체 칩(1)이 적층된 TSV 구조를 갖는다. 도 8에 나타내는 반도체 장치(500)에서는, 제2 부재로서의 인터포저(501)의 인터포저 본체(50) 상에 형성된 배선(15)이 반도체 칩(1)의 범프(30)와 접속됨으로써, 반도체 칩(1)과 인터포저(501)가 플립 칩 접속되어 있다. 반도체 칩(1)과 인터포저(501)의 사이에는 접착층(40A)이 개재하고 있다. 반도체 칩(1)에 있어서의 인터포저(501)와 반대 측의 표면 상에, 배선(15), 범프(30) 및 접착층(40A)을 개재하여 반도체 칩(1)이 반복 적층되어 있다. 반도체 칩(1)의 표리에 있어서의 패턴면의 배선(15)은, 반도체 칩 본체(10)의 내부를 관통하는 구멍 내에 충전된 관통 전극(34)에 의하여 서로 접속되어 있다. 관통 전극(34)의 재질로서는, 구리, 알루미늄 등을 이용할 수 있다.
도 8의 반도체 장치(500)는, 복수의 반도체 칩(1)을 하나씩 적층하여 순차 가압착하고, 복수의 반도체 칩(1)을 가열로(60) 내에서 일괄적으로 가압 분위기하에서 가압하면서 가열하며, 본압착 공정에 의하여 압착을 행함으로써 제조할 수 있다.
또, 도 8의 반도체 장치(500)에 있어서는, 인터포저(501) 대신에 머더보드가 이용되어도 된다. 이 경우, 반도체 칩(1)이, 인터포저(501)를 개재하지 않고 그대로 머더보드에 직접 실장되게 된다.
또한, 다층의 반도체 칩을 갖는 반도체 장치의 다른 예로서, 칩 스택형 패키지 및 POP(Package On Package)도 있으며, 본 개시의 반도체 장치의 제조 방법은, 이와 같은 반도체 장치의 제조에 대해서도 적용 가능하다. 이들 반도체 장치는, TSV 구조를 갖는 반도체 장치(500)와 동일한 방법에 의하여 제조할 수 있다.
이하, 본 개시를, 실시예를 들어 보다 구체적으로 설명하지만, 본 개시는 이들 실시예에 한정되는 것은 아니다.
실시예
이하, 실시예에 의하여 본 개시를 보다 구체적으로 설명하지만, 본 개시는 실시예에 한정되는 것은 아니다.
각 실시예 및 비교예에서 사용한 화합물은 이하와 같다.
(i) 에폭시 수지
·EP1032H60: 트라이페놀메테인 골격 함유 다관능 고형 에폭시 수지(재팬 에폭시 레진 주식회사제, 상품명 "EP1032H60", 중량 평균 분자량: 800~2000)
·YL983U: 비스페놀 F형 액상 에폭시 수지(재팬 에폭시 레진 주식회사제, 상품명 "YL983U", 중량 평균 분자량: 약 336)
·YL7175: 유연성 에폭시 수지(재팬 에폭시 레진 주식회사제, 상품명 "YL7175", 중량 평균 분자량: 1000~5000)
(ii) 경화제
·2MAOK-PW: 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진아이소사이아누르산 부가체(시코쿠 가세이 고교 주식회사제, 상품명 "2MAOK-PW")
(iii) 플럭스제
·글루타르산(도쿄 가세이 주식회사제, 융점 약 98℃)
(iv) 고분자 성분
·ZX1356-2: 페녹시 수지(도토 가세이 주식회사제, 상품명 "ZX1356-2", Tg: 약 71℃, 중량 평균 분자량: 약 63000)
(v) 필러
(무기 필러)
·SE2050: 실리카 필러(주식회사 아드마텍스제, 상품명 "SE2050", 평균 입경 0.5μm)
·SE2050-SEJ: 에폭시실레인 처리 실리카 필러(주식회사 아드마텍스제, 상품명 "SE2050-SEJ", 평균 입경 0.5μm)
·SM 나노 실리카: 아크릴 표면 처리 나노 실리카 필러(주식회사 아드마텍스제, 상품명 "YA050C-SM", 평균 입경 약 50nm)
·SM 나노 실리카 2: 아크릴 표면 처리 나노 실리카 필러(주식회사 아드마텍스제, 상품명 "YA180C-SM", 평균 입경 약 180nm)
(유기 필러)
·EXL2655: 코어 셸 타입 유기 미립자(롬 앤드 하스 재팬 주식회사제, 상품명 "EXL2655")
(실시예 1)
(1) 필름상 접착제의 제작
에폭시 수지를 3.1g("EP1032": 2.4g, "YL983": 0.5g, "YL7175": 0.2g), 경화제 "2MAOK"를 0.1g, 글루타르산을 0.1g(0.7mmol), 필러(무기 필러)를 1.9g("SE2050"을 0.4g, "SE2050-SEJ"를 0.4g, "SM 나노 실리카"를 1.1g), 유기 필러(EXL-2655)를 0.3g, 및 메틸에틸케톤(고형분량이 63질량%가 되는 양)을 비즈 밀(프리츠·재팬 주식회사, 유성형 미분쇄기 P-7)의 용기 내에 투입하여, 직경 0.8mm의 비즈 및 직경 2.0mm의 비즈를 고형분의 총중량과 동일 중량 더하고 30분 교반하여, 혼합물을 얻었다. 이어서, 용기 내에 페녹시 수지(ZX1356-2)를 1.7g 더하고, 재차 비즈 밀로 30분 교반을 행했다. 그 후, 교반에 이용한 비즈를 여과에 의하여 제거하여, 수지 바니시를 얻었다.
얻어진 수지 바니시를, 기재 필름(데이진 필름 솔루션 주식회사제, 상품명 "퓨렉스 A53") 상에, 소형 정밀 도공 장치(주식회사 야스이 세이키제)로 도공하여 도막을 형성했다. 그리고, 이 도막을, 클린 오븐(ESPEC제)을 이용하여 70℃에서 10분간 건조한 후, 필름상 접착제(두께 0.040mm)를 얻었다. 이 필름상 접착제의 반응 개시 온도는 135℃였다.
(2) 최저 용융 점도의 측정
복수의 필름상의 접착제를 두께가 400μm가 되도록 적층하여 적층체를 얻었다. 그리고, 이 적층체를 시험편으로서 이용하며, 승온 속도 10℃/분, 주파수 10Hz의 조건으로, 시험편에 1%의 왜곡을 부여하고 35~150℃의 온도 범위에서 승온시키면서 접착제의 점탄성을 측정했다. 그리고, 이때에 얻어지는 점도(복소 점성률)와 온도의 관계에 있어서의 점도의 최젓값을 접착제의 최저 용융 점도로 했다. 결과를 표 1에 나타낸다.
(3) 젤 타임의 측정
복수 매(3매)의 필름상 접착제를 80℃의 분위기하에서 적층함으로써 전체의 두께를 120μm로 했다. 형성된 래미네이트 필름으로부터, 한 변이 11mm인 사각형의 사이즈인 시험편을 잘라냈다. 얻어진 시험편을 150℃의 핫플레이트 상에 두어 용융시키고, 시험편을 교반봉에 의하여 작은 원을 그리도록 교반했다. 시험편이 증점되기 시작하면 전체를 교반하고, 시험편이 젤화되어 유동성을 잃은 상태가 될 때까지, 교반을 계속했다. 시험편을 핫플레이트 상에 둔 시점부터 시험편이 젤화되어 유동성을 잃은 상태가 될 때까지의 시간을 "젤 타임"으로서 1초 단위로 측정했다. 동일한 측정을 2회 실시하고, 2회의 측정에 의한 2개의 측정값 중, 높은 값이 낮은 값의 1.05배 이하인 경우에는, 2개의 측정값의 평균값을 당해 시험편의 젤 타임으로서 기록했다. 2개의 측정값 중 높은 값이, 낮은 값의 1.05배보다 큰 경우에는, 3회째의 측정을 실시하고, 3회의 측정에 의한 3개의 측정값의 평균값을 당해 시험편의 젤 타임으로서 기록했다. 결과를 표 1에 나타낸다.
(4) 반도체 장치의 제작
다음으로, 상기와 같이 하여 제작한 필름상 접착제를 이용하여 이하와 같이 하여 반도체 장치를 제작했다.
(가압착체의 제작)
제작한 필름상 접착제를 잘라내, 8mm×8mm×두께 0.045mm의 사이즈를 갖는 필름상 접착제를 준비했다. 이것을 반도체 칩(10mm×10mm), 두께 0.1mm, 접속부 금속: Au, 제품명: WALTS-TEG IP80, WALTS제)에 첩부했다. 거기에, 땜납 범프 부착 반도체 칩(칩 사이즈: 7.3mm×7.3mm×두께 0.05mm, 땜납 범프 융점: 약 220℃, 범프 높이: 구리 필러와 땜납의 합계로 약 45μm, 범프 수 1048핀, 피치 80μm, 제품명: WALTS-TEG CC80, WALTS제)을 첩부하여, 적층체를 얻었다. 이어서, 이 적층체를, 스테이지 및 압착 헤드를 갖는 플립 칩 본더(제품명 "FCB3", 파나소닉 주식회사제)의 80℃의 스테이지 상에 설치하고, 스테이지 및 압착 헤드 사이에 끼우는 열프레스에 의하여, 3초간, 25N의 하중으로 적층체를 가압하면서 80℃로 가열했다. 이렇게 하여 가압착체를 제작했다.
(가압 완료 가압착체의 제작)
상기와 같이 하여 제작한 가압착체를 가압식 오븐 장치(제품명: PCOA-01T, NTT-AT 크리에이티브 주식회사제)의 오븐 내에 배치했다. 그리고, 먼저 오븐 내의 압력을 0.7MPa로 설정하고, 실온으로부터 승온 속도 20℃/분으로 150℃까지 승온시켰다. 이어서 압력 및 온도를 유지하면서 가압착체를 가압 분위기하에서 30분간 가압하면서 가열했다. 이렇게 하여 가압 완료 가압착체를 제작했다.
(압착체의 제작)
상기와 같이 하여 제작한 가압 완료 가압착체를, 다른 플립 칩 본더(제품명: FCB3, 파나소닉 주식회사제)의 80℃의 스테이지 상으로 이동시켜, 스테이지 및 압착 헤드로 25N의 하중으로 가압 완료 가압착체를 가압하면서 230℃에서 1초간 가열하는 열프레스를 행했다. 이렇게 하여 반도체 장치를 제작했다. 이 반도체 장치를 평가용의 반도체 장치 샘플로 했다.
(실시예 2~4)
사용한 접착제의 조성을 하기 표 1에 기재된 바와 같이 변경한 것 이외에는 실시예 1과 동일하게 하여, 실시예 2~4의 반도체 장치를 제작했다.
(비교예 1)
실시예 1과 동일하게 하여 준비한 필름상 접착제를 잘라내, 8mm×8mm×두께 0.045mm의 사이즈를 갖는 필름상 접착제를 준비했다. 이것을 반도체 칩(10mm, 두께 0.1mm, 접속부 금속: Au, 제품명: WALTS-TEG IP80, WALTS제)에 첩부했다. 거기에, 땜납 범프 부착 반도체 칩(칩 사이즈: 7.3mm×7.3mm×두께 0.05mm, 땜납 범프 융점: 약 220℃, 범프 높이: 구리 필러와 땜납의 합계로 약 45μm, 범프 수 1048핀, 피치 80μm, 제품명: WALTS-TEG CC80, WALTS제)을 첩부하여, 적층체를 얻었다. 적층체를, 스테이지 및 압착 헤드를 갖는 플립 칩 본더(FCB3, 파나소닉 주식회사제)의 스테이지 상에 설치하고, 스테이지 및 압착 헤드 사이에 끼우는 열프레스에 의하여, 1초간, 25N의 하중으로 적층체를 가압하면서 80℃로 가열했다. 이렇게 하여 가압착체를 제작했다.
상기와 같이 하여 제작한 가압착체를, 다른 플립 칩 본더(FCB3, 파나소닉 주식회사제)의 스테이지 상으로 이동시켜, 스테이지 및 압착 헤드 사이에 끼움으로써, 25N의 하중으로 가압하면서 230℃에서 3초간 가열하는 열프레스를 행했다. 이렇게 하여 압착체를 제작했다.
상기와 같이 하여 제작한 압착체를 가압 오븐 장치(제품명: PCOA-01T, NTT-AT 크리에이티브 주식회사제)의 오븐 내에 배치했다. 그리고, 먼저 오븐 내의 압력을 0.7MPa로 설정하고, 실온으로부터 승온 속도 20℃/분으로 175℃까지 승온시켰다. 이어서 압력 및 온도를 유지하면서 압착체를 가압 분위기하에서 10분간 가압하면서 가열했다. 이렇게 하여 반도체 장치를 제작했다. 이 반도체 장치를 평가용의 반도체 장치 샘플로 했다.
<평가>
상기와 같이 하여 얻어진 실시예 1~4 및 비교예 1에서 얻어진 평가용 반도체 장치 샘플에 대하여, 보이드 억제 효과 및 접속 신뢰성의 평가를 행했다.
(보이드 억제 효과의 평가)
실시예 1~4 및 비교예 1에서 얻어진 평가용 반도체 장치 샘플에 대하여, 초음파 영상 진단 장치(제품명: Insight-300, 인사이트제)에 의하여, 외관 화상을 촬영했다. 얻어진 화상으로부터, 스캐너(제품명: GT-9300UF, 세이코 엡손 주식회사제)로 칩 상의 접착층의 부분을 판독했다. 화상 처리 소프트웨어 Adobe Photoshop(등록 상표)을 이용하여, 색조 보정, 2계 조화에 의하여 보이드 부분을 식별하고, 접착층의 면적을 100%로 하여, 히스토그램에 의하여 보이드 부분이 차지하는 비율(보이드 발생률)을 산출했다. 이하의 기준에 의하여 보이드의 발생 상태를 평가했다. 결과를 표 1에 나타냈다.
A: 보이드 발생률이 5% 이하
B: 보이드 발생률이 5%보다 많다
(접속 신뢰성의 평가)
실시예 1~4 및 비교예 1에서 얻어진 평가용 반도체 장치 샘플에 대하여, 멀티미터(ADVANTEST제, 제품명: R6871E)를 이용하여 초기 접속 저항값을 측정했다. 그리고, 이하의 기준으로 접속 신뢰성을 판정했다. 결과를 표 1에 나타낸다.
A: 접속 저항값이 평가용 반도체 장치 샘플에 있어서의 반도체 칩에 대하여 최적이 되는 접속 저항값의 범위(본 실시예 및 비교예에서는 10.0~15.0Ω) 내에 있다
B: 접속 저항값이 A의 범위(10.0~15.0Ω)를 벗어나거나, 또는 접속 불량에 의하여 접속 저항값이 측정되지 않는다
또한, 평가용 반도체 장치 샘플에 있어서 접속 불량이 발생하고 있는지 어떤지에 대해서는, 샘플의 단면을 확인하여 땜납 범프가 젖어있지 않은 것, 즉, 땜납 범프 부착 반도체 칩의 땜납 범프가, 대향하는 반도체 칩의 접속부에 도달하고 있지 않은 것을 확인함으로써 판단했다.
[표 1]
Figure pct00003
실시예 1~4의 반도체 장치에 있어서는 모두, 보이드 발생률이 낮아, 보이드의 발생이 억제됨과 함께, 접속 저항값이 적절한 값을 나타내고, 접속 신뢰성도 양호한 것이 확인되었다. 이에 대하여, 비교예 1의 반도체 장치에 있어서는 보이드 발생률이 높아, 보이드의 발생이 억제되어 있지 않은 것이 확인되었다.
1…반도체 칩(제1 부재)
2…배선 회로 기판(제2 부재)
15…배선(제2 접속부)
16…배선(제2 접속부)
30…범프(제1 접속부)
32…범프(제1 접속부 또는 제2 접속부)
33…범프(제2 접속부)
40…접착제
40A…접착층
501…인터포저(제2 부재)
100, 200, 300, 400, 500…반도체 장치

Claims (14)

  1. 제1 접속부를 갖는 제1 부재와, 제2 접속부를 갖는 제2 부재가, 접착층을 개재하여 접속되고, 상기 제1 접속부와 상기 제2 접속부가 전기적으로 접속되어 있는 반도체 장치의 제조 방법으로서,
    상기 제1 부재 및 상기 제2 부재를, 상기 접착층을 형성하기 위한 열경화성의 접착제를 개재하여, 상기 제1 접속부와 상기 제2 접속부가 대향 배치된 상태에서 가압착시켜 가압착체를 얻는 가압착 공정과,
    상기 가압착체를 가압 분위기하에서 가압하여, 가압 완료 가압착체를 얻는 가압착체 가압 공정과,
    상기 가압 완료 가압착체를, 가열하면서 가압하여, 상기 제1 부재 및 상기 제2 부재를 압착시킴으로써, 상기 제1 접속부와 상기 제2 접속부를 접속시켜 압착체를 얻는 본압착 공정을 포함하며,
    상기 가압착 공정에 있어서, 상기 제1 부재 및 상기 제2 부재의 가압착을, 상기 제1 접속부의 융점 및 상기 제2 접속부의 융점보다 낮은 온도에서 행하고,
    상기 가압착체 가압 공정에 있어서, 상기 가압착체의 가압을, 상기 제1 접속부의 융점 및 상기 제2 접속부의 융점보다 낮은 온도에서 행하며,
    상기 본압착 공정에 있어서, 상기 가압 완료 가압착체의 가열을, 상기 제1 접속부 및 상기 제2 접속부 중 적어도 일방의 융점 이상의 온도에서 행하는, 반도체 장치의 제조 방법.
  2. 청구항 1에 있어서,
    상기 가압착 공정에 있어서, 상기 가압착체의 가압을, 상기 접착제의 반응 개시 온도보다 낮은 온도에서 행하는, 반도체 장치의 제조 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 가압착체 가압 공정에 있어서, 상기 가압착체의 가압을, 0.05~0.8MPa의 압력으로 행하는, 반도체 장치의 제조 방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 가압착체 가압 공정에 있어서, 상기 가압착체의 가압을, 상기 접착제의 반응 개시 온도 이상의 온도에서 행하는, 반도체 장치의 제조 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 접착제가, 에폭시 수지, 경화제 및 플럭스제를 함유하며, 1500Pa·s 이하의 최저 용융 점도를 나타내고, 또한, 150℃에 있어서 35초 이상 80초 이하의 젤 타임을 나타내는, 반도체 장치의 제조 방법.
  6. 청구항 5에 있어서,
    상기 접착제에 함유되는 상기 에폭시 수지의 중량 평균 분자량이 10000 미만인, 반도체 장치의 제조 방법.
  7. 청구항 5 또는 청구항 6에 있어서,
    상기 접착제가 고분자 성분을 더 함유하고,
    상기 고분자 성분의 중량 평균 분자량이 10000 이상인, 반도체 장치의 제조 방법.
  8. 청구항 7에 있어서,
    상기 고분자 성분의 중량 평균 분자량이 30000 이상이며, 상기 고분자 성분의 유리 전이 온도가 200℃ 이하인, 반도체 장치의 제조 방법.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    상기 접착제가 필름상 접착제인, 반도체 장치의 제조 방법.
  10. 청구항 1 내지 청구항 4 중 어느 한 항에 기재된 반도체 장치의 제조 방법에 있어서 상기 제1 부재와 상기 제2 부재를 접착하기 위하여 이용되는 열경화성의 접착제.
  11. 청구항 10에 있어서,
    에폭시 수지, 경화제 및 플럭스제를 함유하며,
    1500Pa·s 이하의 최저 용융 점도를 나타내고, 또한, 150℃에 있어서 35초 이상 80초 이하의 젤 타임을 나타내는, 접착제.
  12. 청구항 11에 있어서,
    상기 에폭시 수지의 중량 평균 분자량이 10000 미만인, 접착제.
  13. 청구항 11 또는 청구항 12에 있어서,
    상기 접착제가 고분자 성분을 더 함유하고,
    상기 고분자 성분의 중량 평균 분자량이 10000 이상인, 접착제.
  14. 청구항 13에 있어서,
    상기 고분자 성분의 중량 평균 분자량이 30000 이상이며, 상기 고분자 성분의 유리 전이 온도가 200℃ 이하인, 접착제.
KR1020227006209A 2020-11-13 2021-08-06 반도체 장치의 제조 방법 및 이것에 이용되는 접착제 KR20230107467A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020189328A JP2022078574A (ja) 2020-11-13 2020-11-13 半導体装置の製造方法及びこれに用いられる接着剤
JPJP-P-2020-189328 2020-11-13
PCT/JP2021/029407 WO2022102181A1 (ja) 2020-11-13 2021-08-06 半導体装置の製造方法及びこれに用いられる接着剤

Publications (1)

Publication Number Publication Date
KR20230107467A true KR20230107467A (ko) 2023-07-17

Family

ID=81601062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227006209A KR20230107467A (ko) 2020-11-13 2021-08-06 반도체 장치의 제조 방법 및 이것에 이용되는 접착제

Country Status (5)

Country Link
JP (1) JP2022078574A (ko)
KR (1) KR20230107467A (ko)
CN (1) CN116490583A (ko)
TW (1) TW202229493A (ko)
WO (1) WO2022102181A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019123518A1 (ja) 2017-12-18 2019-06-27 日立化成株式会社 半導体装置、半導体装置の製造方法及び接着剤

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5258191B2 (ja) * 2006-12-08 2013-08-07 積水化学工業株式会社 半導体チップ接合用接着剤
JP2016072400A (ja) * 2014-09-29 2016-05-09 積水化学工業株式会社 半導体装置の製造方法
WO2018194156A1 (ja) * 2017-04-21 2018-10-25 日立化成株式会社 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019123518A1 (ja) 2017-12-18 2019-06-27 日立化成株式会社 半導体装置、半導体装置の製造方法及び接着剤

Also Published As

Publication number Publication date
JP2022078574A (ja) 2022-05-25
WO2022102181A1 (ja) 2022-05-19
CN116490583A (zh) 2023-07-25
TW202229493A (zh) 2022-08-01

Similar Documents

Publication Publication Date Title
JP6504263B2 (ja) 半導体用接着剤、半導体装置及びそれを製造する方法
WO2013125086A1 (ja) 半導体用接着剤、フラックス剤、半導体装置の製造方法及び半導体装置
JP5958529B2 (ja) 半導体装置及びその製造方法
TWI721150B (zh) 半導體裝置的製造方法
WO2013125685A1 (ja) 半導体装置及びその製造方法
JP2017045891A (ja) 半導体装置及びそれを製造する方法
WO2018225800A1 (ja) 半導体用フィルム状接着剤、半導体装置の製造方法及び半導体装置
JP2024023787A (ja) 半導体装置の製造方法
JP6544146B2 (ja) 半導体装置及びそれを製造する方法
KR102455212B1 (ko) 반도체 장치, 반도체 장치의 제조 방법 및 접착제
WO2013125087A1 (ja) 半導体用接着剤、フラックス剤、半導体装置の製造方法及び半導体装置
JP7172167B2 (ja) 半導体装置の製造方法、及びそれに用いられる半導体用接着剤
KR20230107467A (ko) 반도체 장치의 제조 방법 및 이것에 이용되는 접착제
JP6690308B2 (ja) 半導体装置を製造する方法
JP2019125691A (ja) 半導体装置の製造方法及び半導体用接着剤
JP7238453B2 (ja) 半導体用接着剤
WO2022024648A1 (ja) 半導体装置を製造する方法、及びフィルム状接着剤
JP2019160839A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination