CN116490583A - 半导体装置的制造方法及用于其的黏合剂 - Google Patents

半导体装置的制造方法及用于其的黏合剂 Download PDF

Info

Publication number
CN116490583A
CN116490583A CN202180005952.0A CN202180005952A CN116490583A CN 116490583 A CN116490583 A CN 116490583A CN 202180005952 A CN202180005952 A CN 202180005952A CN 116490583 A CN116490583 A CN 116490583A
Authority
CN
China
Prior art keywords
adhesive
semiconductor device
bonding
temporary pressure
temporary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180005952.0A
Other languages
English (en)
Inventor
上野惠子
平理子
佐藤慎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lishennoco Co ltd
Original Assignee
Lishennoco Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lishennoco Co ltd filed Critical Lishennoco Co ltd
Publication of CN116490583A publication Critical patent/CN116490583A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/06—Non-macromolecular additives organic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/08—Macromolecular additives
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors

Abstract

本发明公开了一种半导体装置的制造方法，其中，第一及第二部件经由黏合层连接，且第一及第二部件的连接部彼此连接。该制造方法包括：暂时压接工序，对第一及第二部件经由用于形成黏合层的热固性黏合剂进行暂时压接而获得暂时压接体；暂时压接体加压工序，在加压气氛下对暂时压接体加压，而获得完成加压的暂时压接体；及正式压接工序，使完成加压的暂时压接体的第一及第二部件压接由此将连接部彼此连接而获得压接体。在暂时压接工序中，在低于连接部的熔点的温度下进行第一及第二部件的暂时压接。在暂时压接体加压工序中，在低于连接部的熔点的温度下进行暂时压接体的加压。在正式压接工序中，在连接部的熔点以上的温度下进行完成加压的暂时压接体的加热。

Description

半导体装置的制造方法及用于其的黏合剂
技术领域
本发明涉及一种半导体装置的制造方法及用于其的黏合剂。
背景技术
近年来，为了满足对半导体装置的高性能、高集成度、高速度等要求，在半导体芯片或配线电路板上设置称为凸块的导电性突起作为连接部，并且通过连接部彼此的连接直接连接半导体芯片与配线电路板或其他半导体芯片的倒装芯片连接方法(FC连接方法)被广泛采用。FC连接方式例如用于作为半导体芯片与配线电路板之间的连接的COB(Chip OnBoard：芯片集成)型连接方式、在半导体芯片上设置凸块或配线作为连接部，且在半导体芯片之间连接的CoC(Chip On Chip：芯片上芯片)型连接方式、在晶片上连接半导体芯片后进行个片化而制作半导体封装的COW(Chip On Wafer：晶片上芯片)、在将晶片彼此压接后将其个片化而制作半导体封装的WOW(Wafer On Wafer：晶片上晶片)或将半导体封装彼此压接的POP(Package On Package：堆叠封装)等。FC连接方式还用于通过立体配置半导体芯片而不是平面状来减小封装的芯片堆叠型封装、TSV(Through-Silicon Via：硅穿孔)结构的半导体装置的制造中。
作为利用这种FC连接方式的半导体装置的制造方法，例如已知下述专利文献1中公开的制造方法。在同一文献中，公开了一种经过如下工序制造半导体装置的方式，即经由热固性的黏合剂且在低于连接部的熔点的温度下将具有连接部的半导体芯片彼此暂时压接的工序；通过将所获得的暂时压接体夹在对置配置的一对按压部件之间，在2个半导体芯片的连接部中的至少一者的熔点以上的温度下，一边加压一边加热来制造压接体的工序；及在加压气氛下加热压接体的工序。
以往技术文献
专利文献
专利文献1：国际公开第2019-123518号公报
发明内容
发明要解决的技术课题
然而，上述专利文献1中所记载的半导体装置的制造方法具有以下所示的问题。
即，在上述专利文献1中所记载的半导体装置的制造方法中，虽然确保了连接可靠性，但是从抑制在暂时压接的工序所发生的空隙的产生的方面而言，存在改善的余地。
因此，本发明的目的在于，提供一种能够制造一边确保良好的连接可靠性一边抑制空隙的产生的半导体装置的半导体装置的制造方法及用于其的黏合剂。
用于解决技术课题的手段
为了解决上述问题，本发明的一方面为半导体装置的制造方法，其中，具有第1连接部的第一部件及具有第2连接部的第二部件经由黏合层连接，且所述第1连接部及所述第2连接部电连接，所述半导体装置的制造方法包括：暂时压接工序，对所述第一部件及所述第二部件经由用于形成所述黏合层的热固性黏合剂使所述第1连接部与所述第2连接部对置配置的状态下进行暂时压接而获得暂时压接体；暂时压接体加压工序，在加压气氛下对所述暂时压接体加压，而获得完成加压的暂时压接体；及正式压接工序，对所述完成加压的暂时压接体一边加热一边加压，使所述第一部件及所述第二部件压接，由此连接所述第1连接部与所述第2连接部而获得压接体，在所述暂时压接工序中，在低于所述第1连接部的熔点及所述第2连接部的熔点的温度下进行所述第一部件及所述第二部件的暂时压接，在所述暂时压接体加压工序中，在低于所述第1连接部的熔点及所述第2连接部的熔点的温度下进行所述暂时压接体的加压，在所述正式压接工序中，在所述第1连接部及所述第2连接部中的至少一者的熔点以上的温度下进行所述完成加压的压接体的加热。
根据本发明的半导体装置的制造方法，在暂时压接工序及暂时压接体加压工序后进行的正式压接工序中，在第1连接部及第2连接部中的至少一者的熔点以上的温度下进行完成加压的暂时压接体的加热，因此进行第1连接部与第2连接部的连接。此时，在正式压接工序前所进行的暂时压接体加压工序中，在低于第1连接部的熔点及第2连接部的熔点的温度下进行暂时压接体的加压，因此在正式压接工序的开始时刻，没有充分进行黏合剂的固化，黏合剂的粘度变低。因此，在正式压接工序中，使第一部件及第二部件压接时，来自相对于第一部件或第二部件的黏合剂的排斥力变小，容易对第一部件和第二部件加压，因此能够容易进行第1连接部与第2连接部的连接。其结果，能够确保良好的连接可靠性。
另一方面，在暂时压接工序中获得的暂时压接体中，容易在黏合剂与第一部件之间、及黏合剂与第二部件之间的至少一者形成空隙，若该空隙原样残留，则在半导体装置中以空隙残留。能够通过加压并压缩来消减上述空隙。在此，假设在正式压接工序后进行该加压的情况下，黏合剂在正式压接工序中加热到第1连接部及第2连接部中的至少一者的熔点以上的温度而进行固化，黏合剂的粘度已经变高。并且，在正式压接工序后，完成第1连接部与第2连接部的连接，第二部件相对于第一部件的位置被固定。因此，即使加热黏合剂，也难以对黏合剂施加充分的压力。因此，在正式压接工序后，无法充分压缩空隙，在半导体装置的黏合层中容易以空隙残留。与此相对，如本发明的制造方法，在正式压接工序前的暂时压接体加压工序中，在低于第1连接部的熔点及第2连接部的熔点的温度下进行空隙的加压的情况下，与在低于第1连接部及第2连接部中的至少一者的熔点以上的温度下进行的情况相比，没有进行黏合剂的固化，黏合剂的粘度低，因此容易压缩空隙，空隙在半导体装置的黏合层中难以以空隙残留。其结果，根据本发明的制造方法，能够制造抑制空隙的产生的半导体装置。综上所述，根据本发明的半导体装置的制造方法，能够制造一边确保良好的连接可靠性，一边抑制空隙的产生的半导体装置。
在上述制造方法中，优选在所述暂时压接工序中，在低于所述黏合剂的反应开始温度的温度下进行所述暂时压接体的加压。
该情况下，难以开始黏合剂的反应，在暂时压接体加压工序的开始时刻，没有进行黏合剂的固化，因此容易排除暂时压接工序所产生的空隙。
在上述制造方法中，优选在所述暂时压接体加压工序中，以0.05～0.8MPa的压力进行所述暂时压接体的加压。
该情况下，能够抑制在半导体装置的黏合层中产生空隙，并且能够进一步提高半导体装置的连接可靠性。
在上述制造方法中，优选在所述暂时压接体加压工序中，在所述黏合剂的反应开始温度以上的温度下进行所述暂时压接体的加压。
该情况下，能够一边使黏合剂流动，一边更有效地压缩空隙。
并且，本发明的另一方面为一种热固性黏合剂，其在上述半导体装置的制造方法中用于黏合所述第一部件与所述第二部件
上述黏合剂优选含有环氧树脂、固化剂及助熔剂，显示1500Pa·s以下的最低熔融粘度，且在150℃下显示35秒以上且80秒以下的胶凝时间。
该情况下，与黏合剂的最低熔融粘度超过1500Pa·s的情况相比，黏合剂难以啮入第1连接部与第2连接部之间，不易发生第1连接部与第2连接部之间的连结不良，因此进一步提高半导体装置的连接可靠性。并且，与胶凝时间大于80秒的情况相比，在暂时压接体加压工序及正式压接工序中，黏合剂容易固化，在半导体装置的黏合层中空隙难以残留，因此能够制造进一步抑制空隙的产生的半导体装置。并且，与胶凝时间小于35秒的情况相比，在暂时压接工序中难以进行黏合剂的反应，在暂时压接体加压工序中去除空隙之前黏合剂难以固化，容易去除空隙，因此能够制造进一步抑制空隙的产生的半导体装置。
在上述黏合剂中，优选所述黏合剂所含有的所述环氧树脂的重均分子量小于10000。
优选上述黏合剂还含有高分子成分，所述高分子成分的重均分子量为10000以上。
该情况下，与高分子成分的重均分子量小于10000的情况相比，黏合剂在耐热性及成膜性方面更优异。因此，若使用黏合剂，则能够制造耐热性更优异的半导体装置。并且，在暂时压接工序、暂时压接体加压工序及正式压接工序中，容易保持黏合剂的形状，从而能够更有效地制造半导体装置。
在上述黏合剂中，优选所述高分子成分的重均分子量为30000以上，所述高分子成分的玻璃化转变温度为200℃以下。
该情况下，黏合剂能够独立地具有良好的成膜性，在暂时压接工序、暂时压接体加压工序及正式压接工序中，容易保持黏合剂的形状，因此能够进一步提高半导体装置的制造效率。并且，黏合剂容易嵌入第一部件中的第二部件侧的表面中的凹凸、或第二部件中的第一部件侧的表面中的凹凸，空隙抑制效果趋于相对变大。
所述黏合剂优选为膜状黏合剂。
该情况下，黏合剂为膜状，因此进一步提高半导体装置的制造效率。
另外，在本发明中，“第1连接部的熔点”是指形成第1连接部的表面部的材料的熔点。并且，“第2连接部的熔点”是指形成第2连接部的表面部的材料的熔点。
发明效果
根据本发明，提供一种能够制造一边确保良好的连接可靠性，一边抑制空隙的产生的半导体装置的半导体装置的制造方法及用于其的黏合剂。
附图说明
图1是表示通过本发明的半导体装置的制造方法的一实施方式制造的半导体装置的局部剖视图。
图2是表示本发明的半导体装置的制造方法的一实施方式中的暂时压接工序的工序图。
图3是表示本发明的半导体装置的制造方法的一实施方式中的暂时压接体加压工序的工序图。
图4是表示本发明的半导体装置的制造方法的一实施方式中的正式压接工序的工序图。
图5是表示通过本发明的半导体装置的制造方法的另一实施方式制造的半导体装置的局部剖视图。
图6是表示通过本发明的半导体装置的制造方法的另一实施方式制造的半导体装置的局部剖视图。
图7是表示通过本发明的半导体装置的制造方法的另一实施方式制造的半导体装置的局部剖视图。
图8是表示通过本发明的半导体装置的制造方法的另一实施方式制造的半导体装置的局部剖视图。
具体实施方式
以下，对本发明的实施方式进行详细说明。
＜半导体装置＞
首先，说明本发明的半导体装置的制造方法之前，参考图1对根据本发明的半导体装置的制造方法制造的半导体装置进行说明。图1是表示通过本发明的半导体装置的制造方法的一实施方式制造的半导体装置的局部剖视图。
如图1所示，半导体装置100经由黏合层40A将具有作为第1连接部的凸块30的半导体芯片(第一部件)1与具有作为第2连接部的配线16的配线电路板(第二部件)2电连接。
半导体芯片1具备：半导体芯片主体10；配线15，设置于半导体芯片主体10的一表面上；及凸块30，设置于配线15上。另一方面，配线电路板2具备：基板主体20；及配线16，设置于基板主体20的一表面上。然后，在半导体装置100中，半导体芯片1中的凸块30与配线电路板2中的配线16电连接。
＜半导体装置的制造方法＞
接下来，参考图2～4对上述半导体装置100的制造方法进行说明。图2是表示本发明的半导体装置的制造方法的一实施方式中的暂时压接工序的工序图。图3是表示本发明的半导体装置的制造方法的一实施方式中的暂时压接体加压工序的工序图，图4是表示本发明的半导体装置的制造方法的一实施方式中的正式压接工序的工序图。
如图2～图4所示，本发明的半导体装置的制造方法的第一实施方式包括：暂时压接工序，对具有凸块30的半导体芯片1与具有配线16的配线电路板2，经由用于形成黏合层40A的热固性黏合剂40使对置配置凸块30与配线16的状态下进行暂时压接而获得暂时压接体4(参考图2)；暂时压接体加压工序，在加压气氛下对暂时压接体4加压，而获得完成加压的暂时压接体5(参考图3)；及正式压接工序，对完成加压的暂时压接体5一边加热一边加压，使半导体芯片1与配线电路板2压接，由此连接凸块30与配线16而获得压接体6(参考图4)。然后，在暂时压接工序中，在低于凸块30的熔点及配线16的熔点的温度下进行半导体芯片1与配线电路板2的暂时压接，在暂时压接体加压工序中，在低于凸块30的熔点及配线16的熔点的温度下进行暂时压接体4的加压。并且，在正式压接工序中，在凸块30及配线16中的至少一者的熔点以上的温度下进行完成加压的暂时压接体5的加热。
根据上述的半导体装置100的制造方法，在暂时压接工序及暂时压接体加压工序后进行的正式压接工序中，加热到凸块30及配线16中的至少一者的熔点以上的温度来进行完成加压的暂时压接体5的加热，因此进行凸块30与配线16的连接。此时，在正式压接工序前进行的暂时压接体加压工序中，在低于凸块30的熔点及配线16的熔点的温度下进行暂时压接体4的加压，因此在正式压接工序的开始时刻，没有充分进行黏合剂40的固化，黏合剂40的粘度变低。因此，在正式压接工序中，使半导体芯片1与配线电路板2压接时，来自黏合剂40相对于半导体芯片1或配线电路板2的排斥力变小，从而容易对半导体芯片1与配线电路板2加压，因此能够容易进行凸块30与配线16的连接。其结果，能够确保良好的连接可靠性。
另一方面，在暂时压接工序中获得的暂时压接体4中，容易在黏合剂40与半导体芯片1之间及黏合剂40与配线电路板2之间中的至少一者形成空隙，若该空隙原样残留，则在半导体装置100中以空隙残留。能够通过加压并压缩来消减上述空隙。在此，假设在正式压接工序后进行该加压的情况下，黏合剂40在正式压接工序中加热到凸块30及配线16中的至少一者的熔点以上的温度而进行固化，黏合剂40的粘度已经变高。并且，在正式压接工序后，完成凸块30与配线16的连接，半导体芯片1相对于配线电路板2的位置被固定。因此，即使加压黏合剂40，也难以对黏合剂40施加充分的压力。因此，在正式压接工序后，无法充分压缩空隙，在半导体装置100的黏合层40A中容易以空隙残留。与此相对，如本实施方式的制造方法，在正式压接工序前的暂时压接体加压工序中，在低于凸块30的熔点及配线16的熔点的温度下加热来进行空隙的加压的情况下，与在低于凸块30及配线16中的至少一者的熔点以上的温度下进行的情况相比，没有进行黏合剂40的固化，黏合剂40的粘度低，因此容易压缩空隙，空隙在半导体装置100的黏合层40A中难以以空隙残留。其结果，根据本实施方式的制造方法，能够制造抑制空隙的产生的半导体装置100。综上所述，根据本实施方式的半导体装置的制造方法，能够制造一边确保良好的连接可靠性，一边抑制空隙的产生的半导体装置100。
接下来，对上述暂时压接工序、上述暂时压接体加压工序及正式压接工序进行详细说明。
(暂时压接工序)
在暂时压接工序中，首先，如图2(a)所示，在基板主体20及具有作为第2连接部的配线16的配线电路板2上，将半导体芯片主体10、及具有作为第1连接部的凸块30的半导体芯片1以一边在这些之间配置黏合剂40一边重叠的方式形成层叠体3。半导体芯片1例如通过半导体晶片的切片形成后，拾取传送至配线电路板2上，并以作为第1连接部的凸块30与配线16对置配置的方式对位。层叠体3形成在具有作为对置配置的一对暂时压接用按压部件的压接头41及工作台42的按压装置43的工作台42上。在层叠体3中，凸块30设置于在半导体芯片主体10上设置的配线15上。配线电路板2的配线16设置于基板主体20上的规定位置上。凸块30及配线16分别具有由金属材料形成的表面部。
黏合剂40可以涂布于半导体芯片1中的配线电路板2侧的表面上，也可以涂布于配线电路板2中的半导体芯片1侧的表面上，也可以将预先准备的膜状黏合剂贴附于配线电路板2。膜状黏合剂40能够通过热压、辊层压、真空层压等贴附。黏合剂40的面积及厚度根据半导体芯片1或配线电路板2的尺寸、凸块30及配线16的高度等适当设定。另外，可以将膜状黏合剂40贴附于半导体芯片1。该情况下，例如将膜状黏合剂贴附于半导体晶片后，通过将半导体晶片切片以将半导体晶片单片化，而获得贴附了膜状黏合剂40的半导体芯片1。
接着，如图2(b)所示，通过将层叠体3夹在作为暂时压接用按压部件的工作台42及压接头41之间并加压，由此将半导体芯片1与配线电路板2暂时压接而获得暂时压接体4。在图2中，压接头41配置于半导体芯片1侧，工作台42配置于配线电路板2侧。作为具有工作台42及压接头41的暂时压接用按压装置43，能够使用倒装芯片接合器等。
对于为了暂时压接的层叠体3的加压，在工作台42及压接头41中的至少一者低于半导体芯片1的作为第1连接部的凸块30的熔点、及配线电路板2的作为第2连接部的配线16的熔点的温度下进行。
在暂时压接工序中，从抑制通过在拾取作为第一部件的半导体芯片1时暂时压接用按压部件与半导体芯片1的接触而使热转印到半导体芯片1的观点考虑，优选暂时压接用按压部件设定为低温。
另一方面，为了暂时压接而对层叠体3加压期间，为了将黏合剂40的流动性提高到能够排除所卷入的空隙的程度，可以将暂时压接用按压部件加热到一定程度的高温。此时，从缩短暂时压接用按压部件的冷却时间的观点考虑，拾取半导体芯片1时的暂时压接用按压部件的温度与为了获得暂时压接体4而对层叠体3加热并加压时的暂时压接用按压部件的温度的差优选较小。具体而言，该温度差优选为100℃以下，更优选为60℃以下，进一步优选为实际上0℃。该温度差可以是恒定的。温度差为100℃以下时，能够进一步缩短暂时压接用按压部件的冷却所需的时间。
为了获得暂时压接体4对层叠体3加压时的暂时压接用按压部件的温度可以为黏合剂40的反应开始温度以上的温度，也可以为低于黏合剂40的反应开始温度的温度，但是优选低于黏合剂40的反应开始温度的温度。该情况下，难以开始黏合剂40的反应，在暂时压接体加压工序的开始时刻，没有进行黏合剂40的固化，因此容易排除在暂时压接工序所产生的空隙。反应开始温度是指使用DSC(PerkinElmer,Inc.制造、产品名称“DSC-Pyirs1”)，在黏合剂40的样品量10mg、升温速度10℃/分钟、测定气氛：氮气的条件下测定时获得的DSC温度记录图中的On-set温度。在完成加压的暂时压接工序中，从在更容易排除暂时压接工序所发生的空隙的观点考虑，暂时压接用按压部件的温度优选为70℃以上。
关于为了获得暂时压接体4而用于对层叠体3加压的按压荷载，考虑凸块30的个数、凸块30的高度偏差的吸收、及凸块30的变形量来适当设定。此时，优选以对层叠体3加压，且半导体芯片1的凸块30与配线电路板2的配线16在暂时压接体4中相接触的方式设定按压荷载。该情况下，在后续进行的正式压接工序中，容易形成凸块30与配线16的金属键结，凸块30与配线16之间的黏合剂40的啮入趋于变少。从使凸块30及配线16充分接触的观点考虑，为了获得暂时压接体4而用于对层叠体3加压的按压荷载例如可以设定为半导体芯片1的每一个凸块30为0.009～0.5N。
为了获得暂时压接体4而对层叠体3加压的时间并无特别限制，但从提高生产率的观点考虑，优选为5秒以下，更优选为3秒以下，尤其优选设为2秒以下。但是，为了获得暂时压接体4而对层叠体3加压的时间可以为0.1秒以上。并且，使凸块30与配线16接触的情况下，为了获得暂时压接体4而对层叠体3加压的时间期望设为直到凸块30与配线16接触的时间。
作为半导体芯片主体10，并无特别限制，能够使用由硅、锗等同种元素构成的元素半导体、砷化镓、铟磷等化合物半导体等各种半导体。
作为配线电路板2，并无特别限制，作为基板主体20具有以环氧玻璃、聚酰亚胺、聚酯、陶瓷、环氧、双马来酰亚胺三嗪等为主要成分的绝缘基板，且使用蚀刻去除形成于其表面的金属层的不必要的部位而形成配线(配线图案)的电路板、在上述绝缘基板的表面通过金属电镀等形成配线(配线图案)的电路板、在上述绝缘基板的表面印刷导电性物质而形成配线(配线图案)的电路板等。
凸块30及配线16的材质例如包含金、银、铜、焊锡(主要成分例如为锡-银、锡-铅、锡-铋、锡-铜、锡-银-铜)、锡、镍等金属作为主要成分。凸块30及配线16可以仅由单一成分构成，也可以由多个成分构成。凸块30及配线16可以具有这些金属所层叠的结构。
即使在上述金属中，从制造凸块30及配线16的导电性及导热性优异的半导体装置(封装)100的观点考虑，优选为金、银或铜，更优选为银或铜。从制造成本被降低的半导体装置(封装)100的观点考虑，优选为廉价的银、铜或焊锡，更优选为铜或焊锡，尤其优选为焊锡。从抑制在室温下形成金属表面上的氧化膜且抑制生产率的降低及成本的增加的观点考虑、优选为金、银、铜或焊锡，更优选为金、银或焊锡，进一步优选为金或银。从提高半导体装置100的连接可靠性及抑制翘曲的观点考虑，优选为焊锡。
凸块30及配线16作为表面部，可以具有以金、银、铜、焊锡(主要成分例如为锡-银、锡-铅、锡-铋、锡-铜)、锡、镍等为主要成分的金属层。这种金属层例如能够通过电镀形成。该金属层可以仅由单一成分构成，也可以由多个成分构成。并且，上述金属层可以具有由单层形成的结构或层叠多个金属层的结构。
(暂时压接体加压工序)
在暂时压接体加压工序中，如图3所示，在获得暂时压接体4之后，在加热炉60内的加压气氛下一边对暂时压接体4加压一边加热。此时，优选在1个加热炉60内一次对多个暂时压接体4加压。其理由如下。即，若使用按压部件一次对多个暂时压接体4加压，则难以对多个暂时压接体4均匀地加压。与此相对，若使用加热炉60一次对多个暂时压接体4加压，则能够容易对多个暂时压接体4均匀地加压，由此提高半导体装置100的生产率。作为加热炉60，能够使用回焊炉、加压烤箱等。
在加压气氛下对暂时压接体4加压时，与使用按压部件对暂时压接体4加压的情况相比，内圆角趋于得到抑制。内圆角抑制在小型化及高密度化的半导体装置100的制造中尤其重要。在此，内圆角抑制是指较小抑制内圆角宽度，内圆角宽度为向半导体装置100的外周部突出的黏合剂的长度。内圆角宽度例如能够通过数位显微镜(KEYENCE制造、产品名称“VHX-5000”)对半导体装置100的外管图像进行拍摄，并在所获得的图像上进行测量。此时，测量从半导体芯片1的周围四边突出的黏合剂40的长度(内圆角宽度)，且求出其平均值作为内圆角值。从在配线电路板2上搭载多个半导体芯片1的观点考虑，内圆角值优选为150μm以下。
加热炉60内的气氛并无特别限制，例如只要为空气、氮气或甲酸等即可。
加热炉60内的加压气氛的压力(气压)根据所连接的半导体芯片1或配线电路板2的尺寸及个数等适当设定。用于加压的压力并无特别限制，例如可以超过大气压且1MPa以下。此时，从抑制空隙及提高连接可靠性的观点考虑，优选为压力大。另一方面，从抑制内圆角的观点考虑，压力越小越好。因此，考虑抑制空隙及提高连接可靠性时，用于加压的压力优选为0.05～0.8MPa。
在暂时压接体加压工序中，对暂时压接体4加压时，加热炉60的设定温度设为低于作为半导体芯片1的第1连接部的凸块30的熔点、及作为配线电路板2的第2连接部的配线16的熔点的温度。该情况下，与加热炉60的设定温度设为作为半导体芯片1的第1连接部的凸块30及作为配线电路板2的第2连接部的配线16中的至少一者的熔点以上的温度的情况相比，能够容易压缩半导体芯片1与黏合剂40之间或配线电路板2与黏合剂40之间的空隙，从而能够进一步充分地抑制半导体装置100的黏合层40A中的空隙的产生。并且，黏合剂40的固化不会过度进行，因此在正式压接工序中，容易在完成加压的暂时压接体5中进行凸块30与配线16的连接，从而能够进一步提高半导体装置100的连接可靠性。
在暂时压接体加压工序中，对暂时压接体4加压时的加热炉60的设定温度可以为黏合剂40的反应开始温度以上，也可以为低于反应开始温度的温度，但是优选为黏合剂40的反应开始温度以上的温度。该情况下，能够一边使黏合剂40流动，一边更有效地压缩空隙。此时，从更容易排除空隙的观点考虑，在暂时压接体加压工序中，加热炉60的设定温度与黏合剂40的反应开始温度的差(ΔT2)优选为5℃以上，更优选为10℃以上。但是，ΔT2优选为100℃以下。
在暂时压接工序中，对暂时压接体4加压时的加热炉60的设定温度可以是为了获得暂时压接体4而对层叠体3加压时(进行半导体芯片1与配线电路板2的暂时压接时)的暂时压接用按压部件的温度以下的温度，也可以是高于为了获得暂时压接体4而对层叠体3加压时的暂时压接用按压部件的温度的温度，但是优选为高于为了获得暂时压接体4而对层叠体3加压时的暂时压接用按压部件的温度的温度。
从一边流动一边有效地压缩空隙的观点考虑，对暂时压接体4加压时的加热炉60的设定温度优选为140℃以上，更优选为145℃以上，尤其优选为150℃以上。但是，对暂时压接体4加压时的加热炉60的设定温度优选为260℃以下。
(正式压接工序)
在正式压接工序中，获得完成加压的暂时压接体5后，如图4(a)及(b)所示，使用具有对置配置的工作台45及压接头44来作为一对正式压接用部件的按压装置46，且通过利用工作台45及压接头44夹着的热压一边对完成加压的暂时压接体5加热一边加压，从而形成压接体6。此时，按压装置46可以与按压装置43相同，也可以另外准备。并且，工作台45及压接头44中的至少一者对完成加压的暂时压接体5加压时，加热到凸块30的熔点及配线16的熔点中的至少任一方的熔点以上的温度。并且，在压接体6中，通常半导体芯片1与配线电路板2通过凸块30及配线16进行金属键结来电连接。压接体6可以直接用作半导体装置，也可以在正式压接工序后，在加压气氛下进一步加热压接体6，使黏合剂40进一步固化而形成黏合层40A后作为半导体装置100。
另外，在图4中，压接头44配置在完成加压的暂时压接体的半导体芯片1侧，工作台45配置在完成加压的暂时压接体的配线电路板2侧。在压接体6中，配线16及凸块30通过黏合剂40密封以便与外部环境阻断。
为了获得压接体6而对完成加压的暂时压接体5加热及加压时，可以去除凸块30及配线16中的至少一者的表面的氧化膜。因此，工作台45及压接头44的至少一者的温度可以设定为有效去除凸块30及配线16中的至少一者的表面的氧化膜的温度以上。从这种观点考虑，工作台45及压接头44的至少一者的温度优选在220℃以上且330℃以下。该情况下，凸块30或配线16的金属材料包含焊锡时，与工作台45及压接头44的至少一者的温度小于220℃的情况相比，凸块30或配线16的焊锡熔融而容易形成充分的金属键结。温度为330℃以下时，与温度超过330℃的情况相比，不易产生空隙，或焊锡不易飞散。凸块30及配线16中的至少一者的金属材料包含熔点约220℃的Sn/Ag的情况下，工作台45及压接头44的至少一者的温度也可以为220℃以上。
使用按压装置46一边加热完成加压的暂时压接体5一边加压的情况下，按压荷载可考虑除去凸块30及配线16中的至少一者的表面的氧化膜、凸块30的个数、凸块30的高度偏差的吸收、及凸块30的变形量的控制等而适当设定。按压荷载较大时，趋于容易去除氧化膜。按压荷载可以为例如半导体芯片1的每一个凸块30为0.009～0.2N。该按压荷载为0.009N以上时，容易去除形成在凸块30及配线16中的至少一者的氧化膜，或黏合剂40难以捕获到凸块30及配线16中的至少一者。并且，按压荷载为0.2N以下时，不易发生包含焊锡等的凸块被压碎或飞散等不良情况。
从提高生产率的观点考虑、为了获得压接体6而一边加热完成加压的暂时压接体5一边加压的时间优选为5秒以下，更优选为3秒以下，尤其优选为2秒以下。但是，为了获得压接体6而一边加热完成加压的暂时压接体5一边加压的时间可以为0.1秒以上。
对完成加压的暂时压接体5加热及加压的方法并不限定于如图4的热压，例如可以使用加热炉在加热炉内的加压气氛下加热完成加压的暂时压接体5。作为加热炉，能够使用回焊炉、加压烤箱等。加热炉内的气氛并无特别限制，例如可以为空气、氮气或甲酸等。
＜黏合剂＞
接下来，对用于上述半导体装置的制造方法的实施方式的黏合剂进行说明。
本实施方式的黏合剂只要为热固性黏合剂，则并无特别限制，例如含有环氧树脂、固化剂及助熔剂。
(环氧树脂)
环氧树脂只要在分子内具有2个以上环氧基，则并无特别限制。作为环氧树脂，能够使用双酚A型环氧树脂、双酚F型环氧树脂、萘型环氧树脂、苯酚酚醛型环氧树脂、甲酚酚醛型环氧树脂、苯酚芳烷基型环氧树脂、联苯型环氧树脂、三苯甲烷型环氧树脂、二环戊二烯型环氧树脂等各种多官能环氧树脂等。这些弹性体能够单独使用或组合2种以上而使用。
环氧树脂的重均分子量并无特别限制，优选为小于10000。
从抑制在高温下连接时分解而产生挥发成分的观点考虑，环氧树脂优选使用连接时的温度(正式压接工序中的加热温度)下的热重量减少率为5％以下的环氧树脂。例如连接时的温度为250℃的情况下，优选使用250℃下的热重量减少率为5％以下的环氧树脂，300℃的情况下，优选使用300℃下的热重量减少率为5％以下的环氧树脂。
以黏合剂40的总量基准计，环氧树脂的含量例如为5～75质量％，优选为10～50质量％，更优选为15～35质量％。
(固化剂)
作为固化剂，例如可举出酚醛树脂类固化剂、酸酐类固化剂、胺类固化剂、咪唑类固化剂及膦类固化剂。从显示抑制在凸块30或配线16产生氧化膜的助熔活性，且提高连接可靠性及绝缘可靠性的观点考虑，优选固化剂包含选自酚性树脂类固化剂、酸酐类固化剂、胺类固化剂及咪唑类固化剂的至少一种，更优选包含咪唑类固化剂。以下、对各固化剂进行说明。
酚醛树脂类固化剂只要在分子内具有2个以上酚性羟基则并无特别限制，作为其例子，可举出苯酚酚醛树脂、甲酚酚醛树脂、苯酚芳烷基树脂、甲酚萘酚甲醛缩聚物、三苯甲烷型多官能酚及各种多官能酚醛树脂。这些能够单独使用或用作2种以上的混合物。
从良好的固化性、黏合性及保存稳定性的观点考虑，酚醛树脂类固化剂相对于环氧树脂的当量比(酚性羟基/环氧基、摩尔比)优选为0.3～1.5，更优选为0.4～1.0，进一步优选为0.5～1.0。当量比为0.3以上时，固化性趋于提高且黏合力趋于提高，为1.5以下时，未反应的酚性羟基不会过度残留，且较低地抑制吸水率，从而半导体装置100的绝缘可靠性趋于提高。当量比为0.3～1.5时，容易在适当范围内调整胶凝时间。
作为酸酐类固化剂，例如可举出甲基环己烷四羧酸二酐、苯三甲酸酐、苯四甲酸酐、二苯甲酮四羧酸二酐及乙二醇双苯偏三酸酐。这些能够单独使用或用作2种以上的混合物。
从良好的固化性、黏合性及保存稳定性的观点考虑，酸酐类固化剂相对于环氧树脂的当量比(酸酐基/环氧基、摩尔比)优选为0.3～1.5，更优选为0.4～1.0，进一步优选为0.5～1.0。当量比为0.3以上时，固化性趋于提高且黏合力趋于提高，为1.5以下时，未反应的酸酐不会过度残留，且较低地抑制吸水率，从而半导体装置100的绝缘可靠性趋于提高。当量比为0.3～1.5时，容易在适当范围内调整胶凝时间。
作为胺类固化剂，例如能够使用二氰二胺。
从良好的固化性、黏合性及保存稳定性的观点考虑，胺类固化剂相对于环氧树脂的当量比(胺基/环氧基、摩尔比)优选为0.3～1.5，更优选为0.4～1.0，进一步优选为0.5～1.0。当量比为0.3以上时，固化性趋于提高且黏合力趋于提高，为1.5以下时，未反应的胺不会过度残留，从而半导体装置100的绝缘可靠性趋于提高。当量比为0.3～1.5时，容易在适当范围内调整胶凝时间。
作为咪唑类固化剂，例如可举出2-苯基咪唑、2-苯基-4-甲基咪唑、1-苄基-2-甲基咪唑、1-苄基-2-苯基咪唑、1-氰基乙基-2-十一烷基咪唑，1-氰基-2-苯基咪唑，1-氰基乙基-2-十一烷基咪唑三甲酸酯、1,2,4-苯三甲酸1-氰基乙基-2-苯基咪唑鎓、2,4-二胺基-6-[2’-甲基咪唑基-(1’)]-乙基-对称三嗪、2,4-二胺基-6-[2’-十一烷基咪唑-(1’)]-乙基-对称三嗪、2,4-二胺基-6-[2’-乙基-4’-甲基咪唑基-(1’)]-乙基-对称三嗪、2,4-二胺基-6-[2’-甲基咪唑基-(1’)]-乙基-对称三嗪异三聚氰酸加成物、2-苯基咪唑三聚氰酸加成物、2-苯基-4,5-二羟甲基咪唑、2-苯基-4-甲基-5-羟甲基咪唑及环氧树脂与咪唑类的加成物。从优异的固化性、保存稳定性及连接可靠性的观点考虑，可以从1-氰基乙基-2-十一烷基咪唑、1-氰基-2-苯基咪唑、1-氰基乙基-2-十一烷基咪唑三甲酸酯、1,2,4-苯三甲酸1-氰基乙基-2-苯基咪唑鎓、2,4-二胺基-6-[2’-甲基咪唑基-(1’)]-乙基-对称三嗪、2,4-二胺基-6-[2’-乙基-4’-甲基咪唑基-(1’)]-乙基-对称三嗪、2,4-二胺基-6-[2’-甲基咪唑基-(1’)]-乙基-对称三嗪异三聚氰酸加成物、2-苯基咪唑三聚氰酸加成物、2-苯基-4,5-二羟甲基咪唑及2-苯基-4-甲基-5-羟甲基咪唑选择咪唑类固化剂。这些能够单独使用或并用2种以上。也能够将包含这些的微胶囊用作潜在固化剂。
咪唑类固化剂的含量相对于环氧树脂100质量份优选为0.1～20质量份，更优选为0.1～10质量份，进一步优选为3.2～5.5质量份。咪唑类固化剂的含量为0.1质量份以上时，黏合剂40的固化性趋于提高，为20质量份以下时，在由凸块30和配线16形成金属键结之前，黏合剂40不会固化，从而趋于不易发生凸块30与配线16的连接不良。咪唑类固化剂的含量为0.1～20质量份时，容易在适当范围内调整胶凝时间。
作为膦类固化剂，例如可举出三苯基膦、四苯基硼四苯基膦、四苯基硼四(4-甲基苯基)硼酸盐及四苯基硼四(4-氟苯基)硼酸盐。
膦类固化剂的含量相对于环氧树脂100质量份优选为0.1～10质量份，更优选为0.1～5质量份。膦类固化剂的含量为0.1质量份以上时，黏合剂40的固化性趋于提高，为10质量份以下时，在由凸块30和配线16形成金属键结之前，黏合剂40不会固化，从而凸块30与配线16趋于不易发生连接不良。
酚醛树脂类固化剂、酸酐类固化剂及胺类固化剂能够分别单独使用1种，或用作2种以上的混合物。咪唑类固化剂及膦类固化剂可以分别单独使用，也可以与酚醛树脂类固化剂、酸酐类固化剂或胺类固化剂并用。
(助熔剂)
助熔剂为具有例如由式(1)表示的基团的化合物。作为助熔剂，能够使用仅包含1种或2种以上由下述式(1)表示的基团。
[化1]
在式(1)中，R1表示氢原子或供电子性基团。作为供电子性基团，例如可举出烷基、羟基、胺基、烷氧基、烷胺基。供电子性基团优选难以与其他成分(环氧树脂等)反应，优选为烷基、羟基或烷氧基，更优选为烷基。
作为烷基，优选碳原子数1～10的烷基，更优选碳原子数1～5的烷基。基本上，优选供电子基团越多供电子性越强，但立体阻碍也变大。因此，烷基可以为直链状，也可以为支链状，但优选为直链状。烷基为直链状的情况下，从减少立体阻碍的观点考虑，烷基的碳原子数优选为与包含羧基的主链的碳原子数相等或在其以下。
作为烷氧基，优选碳原子数1～10的烷氧基，更优选碳原子数1～5的烷氧基。供电子基团越多供电子性越强，但立体阻碍也变大。因此，烷氧基的烷基部分可以为直链状，也可以为支链状，优选为直链状。烷氧基的烷基部分为直链状的情况下，从减少立体阻碍的观点考虑，其碳原子数优选为与包含羧酸的主链的碳原子数相等或再在其以下。
作为烷胺基，可举出单烷基胺基及二烷基胺基。作为单烷基胺基，优选碳原子数1～10的单烷基胺基，更优选碳原子数1～5的单烷基胺基。单烷基胺基的烷基部分可以为直链状，也可以为支链状，优选为直链状。
作为二烷基胺基，优选碳原子数1～20的二烷基胺基，更优选碳原子数1～10的二烷基胺基。二烷基胺基的烷基部分可以为直链状，也可以为支链状，优选为直链状。
助熔剂优选为具有2个羧基的化合物(二羧酸)。具有2个羧基的化合物与具有1个羧基的化合物(一元羧酸)相比，即使在连接时的高温下也难以挥发，从而能够进一步抑制空隙的产生。并且，使用具有2个羧基的化合物时，与使用具有3个以上羧基的化合物的情况相比，能够进一步抑制保管时及连接作业时等的黏合剂40的粘度上升。其结果，能够进一步提高半导体装置100的连接可靠性。
作为助熔剂，能够优选使用由下述式(2)表示的化合物。根据包含由下述式(2)表示的化合物形成的助熔剂，能够进一步提高半导体装置100的耐回焊性及连接可靠性。
[化2]
在式(2)中，R1及R2分别独立地表示氢原子或供电子性基团，n表示0～10的整数。
式(2)中的n优选为2～10的整数，更优选为2～8的整数。n为10以下时，在更短时间内显现助熔活性，尤其连接时间较短的情况下，可获得进一步优异的连接可靠性。并且，n为2以上时，即使在连接时的高温下也难以挥发，从而能够进一步抑制空隙的产生。
R1及R2可以为氢原子，也可以为供电子性基团。R1及R2为氢原子时，黏合剂40的熔点趋于变低，从而存在连接可靠性(焊锡润湿性)变得更好的情况。例如，R1、R2均为相同甲基的助熔剂与一个(R1或R2)为甲基相比熔点变高，焊锡的润湿性通过熔点趋于(例如成为150℃以上时)降低。
作为助熔剂，例如能够使用在选自琥珀酸、戊二酸、己二酸、庚二酸、辛二酸、壬二酸、癸二酸、十一烷二酸和十二烷二酸的二羧酸的第2位上取代了供电子性基团的化合物。
助熔剂的熔点优选为150℃以下，更优选为140℃以下，进一步优选为130℃以下。这种助熔剂在环氧树脂与固化剂发生固化反应之前充分显现助熔活性。因此，通过含有这种助熔剂的黏合剂40，能够实现连接可靠性进一步优异的半导体装置100。并且，上述助熔剂优选为在室温下为固体，助熔剂的熔点优选为25℃以上，更优选为50℃以上。助熔剂的熔点例如能够通过在双管式温度计上安装装有试样的毛细管并在热水槽中加热的装置来测定。
本实施方式的黏合剂40中含有的助熔剂的熔点优选高于用于形成暂时压接体4的按压装置43的工作台42的温度。助熔剂的熔点高于按压装置43的工作台温度的情况下，在正式压接工序中，容易使凸块30与配线16接触，因此即使正式压接工序的最初和最后的热历程不同，也能够制造连接可靠性优异的半导体装置100。
以黏合剂40的总量基准计，助熔剂的含量优选为0.5～10质量％，更优选为0.5～5质量％。
(高分子成分)
黏合剂40可以进一步含有高分子成分。
高分子成分由与环氧树脂不同的高分子构成。作为这种高分子成分，例如可举出苯氧基树脂、聚酰亚胺树脂、聚酰胺树脂、聚碳二亚胺树脂、氰酸酯树脂、丙烯酸树脂、聚酯树脂、聚乙烯树脂、聚醚砜树脂、聚醚酰亚胺树脂、聚乙烯醇缩醛树脂、聚胺酯树脂及丙烯酸胶凝。在这些中，从耐热性及成膜性优异的观点考虑，优选为苯氧基树脂、聚酰亚胺树脂、丙烯酸胶凝、氰酸酯树脂及聚碳二亚胺树脂，更优选为苯氧基树脂、聚酰亚胺树脂及丙烯酸胶凝。这些高分子成分也能够单独使用或用作2种以上的混合物或共聚物。
高分子成分的重均分子量并无特别限制，但优选为10000以上。该情况下，含有高分子成分的黏合剂40在耐热性及成膜性这一点上进一步优异。因此，若使用黏合剂40，则能够制造耐热性更优异的半导体装置100。并且，在暂时压接工序、暂时压接体加压工序及正式压接工序中，容易保持黏合剂40的形状，从而能够更有效地制造半导体装置100。
对黏合剂40单独赋予良好的成膜性，在暂时压接工序、暂时压接体加压工序及正式压接工序中容易保持黏合剂40的形状来有效地制造半导体装置100的观点考虑，高分子成分的重均分子量优选为30000以上，更优选为40000以上，进一步优选为50000以上。
黏合剂40含有重均分子量为10000以上的高分子成分时，环氧树脂的含量Ca相对于重均分子量为10000以上的高分子成分的含量Cd的比Ca/Cd(质量比)优选为0.01～5，更优选为0.05～3，进一步优选为0.1～2。通过将比Ca/Cd设为0.01以上，可获得更加良好的固化性及黏合力。并且，通过将比Ca/Cd设为5以下，在黏合剂40中，可获得更加良好的成膜性，因此在暂时压接工序、暂时压接体加压工序及正式压接工序中，容易保持黏合剂40的形状，从而有效地制造半导体装置100。
高分子成分的玻璃化转变温度(Tg)并无特别限制，但优选为200℃以下，更优选为180℃以下，进一步优选为150℃以下。该情况下，关于黏合剂40，黏合剂40容易嵌入形成在半导体芯片1的凸块30、配线电路板2的电极及配线图案等的凹凸，空隙抑制效果趋于相对变大。在此，Tg使用DSC(株式会社PerkinElmer,Inc.制造、产品名称“DSC-7型”)，且在样品量10mg、升温速度10℃/分钟、空气气氛下的条件测定。
高分子成分的玻璃化转变温度(Tg)优选为50℃以上。高分子成分的Tg为50℃以上时，黏合剂40的黏合(粘性)力趋于适当变弱。
另外，从黏合剂40对配线电路板2或半导体芯片1的贴附性优异的观点考虑，高分子成分的玻璃化转变温度(Tg)可以为50℃以上且200℃以下，优选为50℃以上且180℃以下，进一步优选为50℃以上且150℃以下。
(填料)
为了控制粘度及固化物的物理性质，以及为了抑制连接半导体芯片1与配线电路板2时的空隙的产生及吸湿率，黏合剂40可以含有填料。填料可以为无机填料，作为其例子，可举出玻璃、二氧化硅、氧化铝、氧化钛、云母、氮化硼等绝缘性无机填料及碳黑等导电性无机填料。这些中，从黏合剂40的特性的类的观点考虑，优选使用选自二氧化硅、氧化铝、氧化钛及氮化硼的绝缘性无机填料、或选自二氧化硅、氧化铝及氮化硼的绝缘性无机填料。填料可以为晶须，作为其例子，可举出硼酸铝，钛酸铝、氧化锌、硅酸钙、硫酸镁及氮化硼。填料可以为树脂填料(有机填料)，作为其例子，可举出聚胺酯树脂、聚酰亚胺树脂、甲基丙烯酸甲基树脂、甲基丙烯酸甲酯-丁二烯-苯乙烯共聚树脂(MBS)。这些填料也能够单独使用或用作2种以上的组合。对于填料的形状、平均粒径及含量并无特别限制。
填料可以通过表面处理适当调整物理性质。
从将最低熔融粘度调整到适当范围的观点考虑，以黏合剂40的总量基准计，填料的含量优选为10～80质量％，更优选为15～60质量％。
(其他成分)
黏合剂40可以进一步包含离子捕集剂、抗氧化剂、硅烷偶联剂、钛偶联剂及流平剂等其他成分。这些可以单独使用1种，也可以组合2种以上来使用。对于这些的配比量，以显现各添加剂的效果的方式适当调整即可。
从提高半导体装置100的制造效率的观点考虑，黏合剂40可以为膜状。膜状黏合剂能够通过将包含环氧树脂、固化剂、助熔剂、及根据所需的有机溶剂其他成分的树脂清漆涂布于基材膜上来形成涂膜，并使涂膜干燥的方法来制造。
将环氧树脂、固化剂及助熔剂、以及根据需要添加的高分子成分及填料等与有机溶剂混合，并通过搅拌或混炼将这些溶解或分散来制备树脂清漆。例如使用刮刀式涂布机、辊式涂布机、敷抹机、模涂布机或缺角轮涂布机将树脂清漆涂布于实施了脱模处理的基材膜上。之后，通过加热从树脂清漆的涂膜减少有机溶剂，即使涂膜干燥，以在基材膜上形成膜状黏合剂。可以通过旋转涂布等方法在半导体晶片等上形成树脂清漆的膜，之后，以干燥涂膜的方法在半导体晶片上形成膜状黏合剂。
作为用于制备树脂清漆的有机溶剂，优选具有能够均匀地溶解或分散各成分的特性，例如可举出二甲基甲酰胺、二甲基乙酰胺、N-甲基-2-吡咯啶酮、二甲基亚砜、二乙二醇二甲醚、甲苯、苯、二甲苯、甲基乙基酮、四氢呋喃、乙基溶纤剂、乙基溶纤剂乙酸酯、丁基溶纤剂、二氧烷、环己酮及乙酸乙酯。这些有机溶剂能够单独使用或组合2种以上使用。制备树脂清漆时的搅拌及混炼例如能够使用搅拌机、擂溃机、三辊、球磨机、珠磨机或均质分散器来进行。
作为基材膜，只要具有能够承受挥发有机溶剂时的加热条件的耐热性，则并无特别限制，能够例示聚丙烯薄膜、聚甲基戊烯膜等聚烯烃膜、聚对苯二甲酸乙二酯膜、聚萘酯等聚酯膜、聚酰亚胺膜及聚醚酰亚胺膜。基材膜并不限定于由这些膜形成的单层，可以为由2种以上的材料形成的多层膜。
具体而言，为了使有机溶剂从涂布后的树脂清漆挥发而进行的加热可以为50～200℃、0.1～90分钟的加热。在对半导体装置100中的黏合层40A中的空隙产生抑制及粘度制备没有实际影响的范围内，去除有机溶剂直到残留量成为1.5质量％以下。
黏合剂40的最低熔融粘度优选为1500Pa·s以下。若黏合剂40的最低熔融粘度在该范围内，则空隙难以残留在半导体装置100的黏合层40A，并且在半导体芯片1与配线电路板2之间能够容易确保良好的连接可靠性。并且，与黏合剂40的最低熔融粘度大于1500Pa·s的情况相比，黏合剂40难以啮入凸块30与配线16之间，不易发生凸块30与配线16的连接不良，因此能够进一步提高半导体装置100的连接可靠性。通过调整黏合剂40中的成分的配比，黏合剂40的最低熔融粘度能够调整为1500Pa·s以下的范围。
黏合剂40的最低熔融粘度为在升温速度10℃/分钟、频率10Hz的条件下，对试验片施加1％的变形，并一边在35～150℃的温度范围内进行升温一边对黏合剂40的粘弹性进行测定时获得的粘度(复粘度)与温度之间的关系的粘度的最低值。作为粘弹性测定的试验片，例如可以使用以厚度成为400μm的方式层叠多个膜状黏合剂40而获得的层叠体。作为粘度测定装置，使用TA Instruments Japan Inc.制造的动态粘弹性测定装置(产品名称“ARES”)。
从进一步提高半导体装置100的连接可靠性的观点考虑，黏合剂40的最低熔融粘度优选为1500Pa·s以下。
黏合剂40的最低熔融粘度优选为100Pa·s以上。该情况下，与最低熔融粘度小于100Pa·s的情况相比，黏合剂40容易作为膜处理，从而进一步提高半导体装置100的制造效率。
黏合剂40优选在150℃下显示35秒以上且80秒以下的胶凝时间。通过胶凝时间在该范围内，空隙难以残留在半导体装置100的黏合层40A，并且在半导体芯片1与配线电路板2之间能够确保良好的连接可靠性。黏合剂40的胶凝时间能够通过固化剂的种类及含量等调整在35秒以上且80秒以下的范围内。通过将黏合剂40的胶凝时间在150℃下设为35秒以上且80秒以下，与胶凝时间大于80秒的情况相比，在半导体装置100的黏合层40A中，空隙难以残留，从而能够制造更抑制空隙的产生的半导体装置100。并且，与胶凝时间小于35秒的情况相比，在暂时压接工序中难以进行固化反应(因为在如80℃的低温下难以固化)、容易去除空隙，在半导体装置100的黏合层40A中不易残留空隙，因此能够制造进一步抑制空隙的产生的半导体装置100。
在此，胶凝时间是指从将黏合剂40置于150℃加热板上开始，直到黏合剂40成胶凝化的时间。具体而言，胶凝时间是指直到膜固化的时间。
从进一步抑制半导体装置100的黏合层40A中的空隙的产生的观点考虑，黏合剂40的胶凝时间更优选为38秒以上且78秒以下。
本发明并不限定于上述实施方式。例如，上述实施方式中，示出将本发明的半导体装置的制造方法适用于半导体装置100的例子，但本发明的半导体装置的制造方法也能够适用于制造图5、图6及图7所示的半导体装置200、300、400、500的情况。图5、图6及图7分别是表示通过本发明的半导体装置的制造方法的其他实施方式制造的半导体装置的局部剖视图。
图5所示的半导体装置200具备：半导体芯片1(第一部件)，具有半导体芯片主体10；配线电路板2(第二部件)，具有基板主体20；及介隔这些之间的黏合层40A。半导体装置200的情况下，半导体芯片1作为第1连接部具有配置在半导体芯片1的配线电路板2侧的面上的凸块32。配线电路板2作为第2连接部具有配置在基板主体20的半导体芯片1侧的面上的凸块33。半导体芯片1的凸块32与配线电路板2的凸块33通过金属键结而电连接。即，半导体芯片1及配线电路板2通过凸块32、33进行倒装芯片连接。凸块32、33通过黏合层40A密封，由此与外部环境阻断。
图6及图7表示作为半导体芯片1彼此连接的连接体的CoC型半导体装置300、400。图6所示的半导体装置300的结构除了2个半导体芯片1作为第一部件及第二部件经由配线15及凸块30倒装芯片连接的这一点之外，与半导体装置100相同。图7所示的半导体装置400结构除了具有凸块32的2个半导体芯片1经由凸块32倒装芯片连接的这一点之外，与半导体装置200相同。
并且，在图1及图5～图7所示的半导体装置100、200、300及400中，配线15、凸块32等第1连接部或第2连接部可以为称为垫的金属膜(例如镀金)，也可以为后电极(例如铜柱)。例如，其中一个半导体芯片1可以具有铜柱及连接凸块(焊锡：锡-银)作为第1连接部，另一个半导体芯片1或配线电路板2具有镀金作为第2连接部。
并且，本发明的半导体装置的制造方法也能够适用于图8所示的半导体装置500的制造。图8是表示通过本发明的半导体装置的制造方法的另一实施方式制造的半导体装置的局部剖视图。
图8是表示半导体装置的另一实施方式的剖视图。图8所示的半导体装置500具有层叠多个半导体芯片1的TSV结构。图8所示的半导体装置500中，通过作为第二部件的形成在插入件501的插入件主体50上的配线15与半导体芯片1的凸块30连接，半导体芯片1与插入件501以倒装芯片方式连接。在半导体芯片1与插入件501之间介隔黏合层40A。在半导体芯片1中的与插入件501相反侧的表面上，隔着配线15、凸块30及黏合层40A重复层叠半导体芯片1。半导体芯片1的表面和背面上的图案面的配线15通过填充在贯穿半导体芯片主体10的内部的孔内的贯通电极34来相互连接。作为贯通电极34的材质，能够使用铜、铝等。
图8的半导体装置500能够通过将多个半导体芯片1一个一个重叠并依次暂时压接，在加热炉60内且在加压气氛下一次对多个半导体芯片1一边加压一边加热，并通过正式压接工序进行压接来制造。
并且，在图8的半导体装置500中，可以使用主板来代替插入件501。该情况下，半导体芯片1可以不介入插入件501而直接安装于主板。
另外，作为具有多层半导体芯片的半导体装置的其他例子，还有芯片堆叠型封装及POP(Package On Package)，本发明的半导体装置的制造方法对这种半导体装置的制造也能够适用。这些半导体装置能够通过与具有TSV结构的半导体装置500相同的方法制造。
以下、举出实施例更具体地说明本公开，但本发明并不限定于这些实施例。
[实施例]
以下，利用实施例更具体地说明本发明，但本发明并不限定于实施例。
各实施例及比较例中使用的材料如下。
(i)环氧树脂
·EP1032H60：含有三酚甲烷骨架的多官能固体环氧树脂(JAPAN EPOXY RESINKK,制造、产品名称“EP1032H60”、重均分子量：800～2000)
·YL983U：双酚F型液体环氧树脂(JAPAN EPOXY RESIN KK,制造、产品名称“YL983U”、重均分子量：约336)
·YL7175：柔性环氧树脂(JAPAN EPOXY RESIN KK,制造、产品名称“YL7175”、重均分子量：1000～5000)
(ii)固化剂
·2MAOK-PW：2,4-二胺基-6-[2’-甲基咪唑基-(1’)]-乙基-对称三嗪异三聚氰酸加成物(SHIKOKU CHEMICALS CORPORATION制造、产品名称“2MAOK-PW”)
(iii)助熔剂
·戊二酸(Tokyo Chemical Co.,Ltd.制造、熔点约98℃)
(iv)高分子成分
·ZX1356-2：苯氧基树脂(Tohto Kasei Co.,Ltd.制造、产品名称“ZX1356-2”、Tg：约71℃、重均分子量：约63000)
(v)填料
(无机填料)
·SE2050：二氧化硅填料(ADMATECHS CO.,LTD.制造、产品名称“SE2050”、平均粒径0.5μm)
·SE2050-SEJ：环氧硅烷处理二氧化硅填料(ADMATECHS CO.,LTD.制造、产品名称“SE2050-SEJ”、平均粒径0.5μm)
·SM奈米二氧化硅：丙烯酸表面处理奈米二氧化硅填料(ADMATECHS CO.,LTD.制造、产品名称“YA050C-SM”、平均粒径约50nm)
·SM奈米二氧化硅2：丙烯酸表面处理奈米二氧化硅填料(ADMATECHS CO.,LTD.制造、产品名称“YA180C-SM”、平均粒径约180nm)
(有机填料)
·EXL2655：核壳式有机微粒(ROHM AND HAAS ELECTRONIC MATERIALS K.K.制造、产品名称“EXL2655”)
(实施例1)
(1)膜状黏合剂的制作
将环氧树脂3.1g(“EP1032”：2.4g、“YL983”：0.5g、“YL7175”：0.2g)、固化剂“2MAOK”0.1g、戊二酸0.1g(0.7mmol)、填料(无机填料)1.9g(“SE2050”0.4g、“SE2050-SEJ”0.4g、“SM奈米二氧化硅”1.1g)、有机填料(EXL-2655)0.3g及甲基乙基酮(固体成分量成为63质量％的量)放入珠磨机(Fritsch Japan Co.,Ltd、行星式微粉碎机P-7)的容器内，并按与固体成分的总质量相同重量加入直径0.8mm的微珠及直径2.0mm的微珠并搅拌30分钟而获得了混合物。接着，向容器内加入苯氧基树脂(ZX1356-2)1.7g，再次用珠磨机搅拌了30分钟。之后，通过过滤去除用于搅拌的微珠而获得了树脂清漆。
将所获得的树脂清漆利用小型精密涂布装置(YASUI SEIKI CO.,LTD.制造)涂布在基材膜(TEIJIN LIMITED.制造、产品名称“PUREX A53”)上而形成了涂膜。然后，将该涂膜使用洁净烘箱(ESPEC Corp制造)在70℃下干燥10分钟后，获得了膜状黏合剂(厚度0.040mm)。该膜状黏合剂的反应开始温度为135℃。
(2)最低熔融粘度的测定
以厚度成为400μm的方式层叠多个膜状黏合剂以获得了层叠体。然后，将该层叠体用作试验片，在升温速度10℃/分钟、频率10Hz的条件下，对试验片施加1％的变形，并一边在35～150℃的温度范围内进行升温一边对黏合剂的粘弹性进行了测定。然后，将此时所获得的粘度(复粘度)与温度之间的关系中的粘度的最低值设为黏合剂的最低熔融粘度。将结果示于表1。
(3)胶凝时间的测定
通过在80℃的气氛下层叠多片(3片)膜状黏合剂，使整体厚度成为120μm。从所形成的层压膜切取11mm见方尺寸的试验片。将所获得的试验片置于150℃的加热板上熔融，且用搅拌棒以画小圆的方式对试验片进行了搅拌。当试验片开始变稠时搅拌整体，直到试验片成胶凝化而成为失去流动性的状态为止持续搅拌。以从将试验片置于加热板上的时间开始直到试验片成胶凝化而成为失去流动性的状态为止的时间作为“胶凝时间”，以1秒单位进行了测定。实施2次同样的测定，在基于2次测定的2个测定值中，高值为低值的1.05倍以下的情况下，将2个测定值的平均值记录为该试验片的胶凝时间。2个测定值中的高值大于低值的1.05倍的情况下，实施第3次测定，并将基于3次测定的3个测定值的平均值记录为该试验片的胶凝时间。将结果示于表1。
(4)半导体装置的制作
接下来，使用如上述制作的膜状黏合剂，按如下制作了半导体装置。
(暂时压接体的制作)
切取所制作的膜状黏合剂，准备了具有8mm×8mm×厚度0.045mm尺寸的膜状黏合剂。将其贴附于半导体芯片(10mm×10mm)、厚度0.1mm、连接部金属：Au、产品名称：WALTS-TEG IP80、WALTS制造)。在此贴附带焊锡凸块的半导体芯片(芯片尺寸：7.3mm×7.3mm×厚度0.05mm、焊锡凸块熔点：约220℃、凸块高度：铜柱与焊锡的合计为约45μm、凸块个数1048销、间距80μm、产品名称：WALTS-TEG CC80、WALTS制造)以获得了层叠体。接着，将该层叠体设置于具有工作台及压接头的倒装芯片接合器(产品名称“FCB3”、Panasonic Corporation制造)的80℃工作台上，且通过利用工作台及压接头夹着的热压，在3秒、25N荷载下，一边对层叠体加压一边加热到80℃。如上制作了暂时压接体。
(完成加压的暂时压接体的制作)
将如上述制作的暂时压接体配置于加压式烤箱装置(产品名称：PCOA-01T、NTTAdvanced Technology Corporation制造)的烤箱内。然后，首先将烤箱内的压力设定为0.7MPa，并以升温速度20℃/分钟从室温升温至150℃。接着，一边维持压力及温度，一边在加压气氛下对暂时压接体加压并加热了30分钟。如上制作了完成加压的暂时压接体。
(压接体的制作)
使如上述制作的完成加压的暂时压接体移动到其他倒装芯片接合器(产品名称：FCB3、Panasonic Corporation制造)的80℃工作台上，进行了利用工作台及压接头，一边以25N荷载对完成加压的暂时压接体加压一边在230℃下加热1秒的热压。如上制作了半导体装置。将该半导体装置用作评价用半导体装置样品。
(实施例2～4)
除了将所使用的黏合剂的组成变更为下述表1中的记载以外，以与实施例1相同的方式，制作了实施例2～4的半导体装置。
(比较例1)
切取以与实施例1相同方式准备的膜状黏合剂，准备了具有8mm×8mm×厚度0.045mm尺寸的膜状黏合剂。将其贴附于半导体芯片(10mm、厚度0.1mm、连接部金属：Au、产品名称：WALTS-TEG IP80、WALTS制造)。在此贴附带焊锡凸块的半导体芯片(芯片尺寸：7.3mm×7.3mm×厚度0.05mm、焊锡凸块熔点：约220℃、凸块高度：铜柱与焊锡的合计为约45μm、凸块个数1048销、间距80μm、产品名称：WALTS-TEG CC80、WALTS制造)以获得了层叠体。将层叠体设置于具有工作台及压接头的倒装芯片接合器(FCB3、Panasonic Corporation制造)的工作台上，且通过利用工作台及压接头夹着的热压，在1秒、25N荷载下，一边对层叠体加压一边加热到80℃。如上制作了暂时压接体。
使如上述制作的暂时压接体移动到其他倒装芯片接合器(FCB3、PanasonicCorporation制造)的工作台上，进行了通过利用工作台及压接头夹着，并一边以25N荷载加压一边在230℃下加热3秒的热压。如上制作了压接体。
将如上述制作的压接体配置于加压烤箱装置(产品名称：PCOA-01T、NTT AdvancedTechnology Corporation制造)的烤箱内。然后，首先将烤箱内的压力设定为0.7MPa，并以升温速度20℃/分钟从室温升温至175℃。接着，一边维持压力及温度，一边在加压气氛下对压接体加压并加热了10分钟。如上制作了半导体装置。将该半导体装置用作评价用半导体装置样品。
＜评价＞
对于如上述获得的实施例1～4及比较例1中获得的评价用半导体装置样品，进行了空隙抑制效果及连接可靠性的评价。
(空隙抑制效果的评价)
对于实施例1～4及比较例1中获得的评价用半导体装置样品，使用超音波影像诊断装置(产品名称：Insight-300、INSIGHT Inc.制造)拍摄了外观图像。从所获得的图像，由扫描仪(产品名称：GT-9300UF、SEIKO EPSON CORPORATION制造)获取了芯片上的黏合层的部分。使用图像处理软件Adobe Photoshop(注册商标)，且通过色调校正、二色调化识别空隙部分，将黏合层的面积设为100％，通过直方图算出空隙部分所占的比例(空隙产生率)。通过以下基准对空隙的产生状态进行了评价。将结果示于表1。
A：空隙产生率为5％以下
B：空隙产生率大于5％
(连接可靠性的评价)
对于实施例1～4及比较例1中获得的评价用半导体装置样品，使用万用表(ADVANTEST CORPORATION制造、产品名称：R6871E)测定了初始连接电阻值。然后，在以下基准下对连接可靠性进行了判定。将结果示于表1。
A：连接电阻值在对于评价用半导体装置样品中的半导体芯片设为最佳的连接电阻值的范围(本实施例及比较例中为10.0～15.0Ω)内
B：连接电阻值超出A的范围(10.0～15.0Ω)或因连接不良无法测定连接电阻值
另外，关于在评价用半导体装置样品中是否发生连接不良，通过确认如下来进行判断，即确认样品的截面，焊锡凸块是否湿，即带焊锡凸块的半导体芯片的焊锡凸块没有到达对置的半导体芯片的连接部。
[表1]
在实施例1～4的半导体装置中均确认到空隙产生率低，抑制空隙的产生，并且连接电阻值示出适当的值，连接可靠性也良好。与此相对，在比较例1的半导体装置中，确认到空隙产生率高，且空隙的产生没有得到抑制。
符号说明
1-半导体芯片(第一部件)，2-配线电路板(第二部件)，15-配线(第2连接部)，16-配线(第2连接部)，30-凸块(第1连接部)，32-凸块(第1连接部或第2连接部)，33-凸块(第2连接部)，40-黏合剂，40A-黏合层，501-插入件(第二部件)，100、200、300、400、500-半导体装置。

Claims (14)

1.一种半导体装置的制造方法，其中，具有第1连接部的第一部件及具有第2连接部的第二部件经由黏合层连接，且所述第1连接部及所述第2连接部电连接，所述半导体装置的制造方法包括：
暂时压接工序，对所述第一部件及所述第二部件经由用于形成所述黏合层的热固性黏合剂使所述第1连接部与所述第2连接部相对配置的状态下进行暂时压接而获得暂时压接体；
暂时压接体加压工序，在加压气氛下对所述暂时压接体加压，而获得完成加压的暂时压接体；及
正式压接工序，对所述完成加压的暂时压接体一边加热一边加压，使所述第一部件及所述第二部件压接，由此连接所述第1连接部与所述第2连接部而获得压接体，
在所述暂时压接工序中，在低于所述第1连接部的熔点及所述第2连接部的熔点的温度下进行所述第一部件及所述第二部件的暂时压接，
在所述暂时压接体加压工序中，在低于所述第1连接部的熔点及所述第2连接部的熔点的温度下进行所述暂时压接体的加压，
在所述正式压接工序中，在所述第1连接部及所述第2连接部中的至少一者的熔点以上的温度下进行所述完成加压的暂时压接体的加热。
2.根据权利要求1所述的半导体装置的制造方法，其中，
在所述暂时压接工序中，在低于所述黏合剂的反应开始温度的温度下进行所述暂时压接体的加压。
3.根据权利要求1或2所述的半导体装置的制造方法，其中，
在所述暂时压接体加压工序中，以0.05～0.8MPa的压力进行所述暂时压接体的加压。
4.根据权利要求1至3中任一项所述的半导体装置的制造方法，其中，
在所述暂时压接体加压工序中，在所述黏合剂的反应开始温度以上的温度下进行所述暂时压接体的加压。
5.根据权利要求1至4中任一项所述的半导体装置的制造方法，其中，
所述黏合剂含有环氧树脂、固化剂及助熔剂，显示1500Pa·s以下的最低熔融粘度，且在150℃下显示35秒以上且80秒以下的胶凝时间。
6.根据权利要求5所述的半导体装置的制造方法，其中，
所述黏合剂所含有的所述环氧树脂的重均分子量小于10000。
7.根据权利要求5或6所述的半导体装置的制造方法，其中，
所述黏合剂还含有高分子成分，
所述高分子成分的重均分子量为10000以上。
8.根据权利要求7所述的半导体装置的制造方法，其中，
所述高分子成分的重均分子量为30000以上，所述高分子成分的玻璃化转变温度为200℃以下。
9.根据权利要求1至8中任一项所述的半导体装置的制造方法，其中，
所述黏合剂为膜状黏合剂。
10.一种热固性黏合剂，其在权利要求1至4中任一项所述的半导体装置的制造方法中用于黏合所述第一部件与所述第二部件。
11.根据权利要求10所述的黏合剂，其含有环氧树脂、固化剂及助熔剂，
显示1500Pa·s以下的最低熔融粘度，且在150℃下显示35秒以上且80秒以下的胶凝时间。
12.根据权利要求11所述的黏合剂，其中，
所述环氧树脂的重均分子量小于10000。
13.根据权利要求11或12所述的黏合剂，其还含有高分子成分，
所述高分子成分的重均分子量为10000以上。
14.根据权利要求13所述的黏合剂，其中，
所述高分子成分的重均分子量为30000以上，所述高分子成分的玻璃化转变温度为200℃以下。
CN202180005952.0A 2020-11-13 2021-08-06 半导体装置的制造方法及用于其的黏合剂 Pending CN116490583A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020189328A JP2022078574A (ja) 2020-11-13 2020-11-13 半導体装置の製造方法及びこれに用いられる接着剤
JP2020-189328 2020-11-13
PCT/JP2021/029407 WO2022102181A1 (ja) 2020-11-13 2021-08-06 半導体装置の製造方法及びこれに用いられる接着剤

Publications (1)

Publication Number Publication Date
CN116490583A true CN116490583A (zh) 2023-07-25

Family

ID=81601062

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180005952.0A Pending CN116490583A (zh) 2020-11-13 2021-08-06 半导体装置的制造方法及用于其的黏合剂

Country Status (5)

Country Link
JP (1) JP2022078574A (zh)
KR (1) KR20230107467A (zh)
CN (1) CN116490583A (zh)
TW (1) TW202229493A (zh)
WO (1) WO2022102181A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5258191B2 (ja) * 2006-12-08 2013-08-07 積水化学工業株式会社 半導体チップ接合用接着剤
JP2016072400A (ja) * 2014-09-29 2016-05-09 積水化学工業株式会社 半導体装置の製造方法
WO2018194156A1 (ja) * 2017-04-21 2018-10-25 日立化成株式会社 半導体装置及びその製造方法
KR102455212B1 (ko) 2017-12-18 2022-10-17 쇼와덴코머티리얼즈가부시끼가이샤 반도체 장치, 반도체 장치의 제조 방법 및 접착제

Also Published As

Publication number Publication date
JP2022078574A (ja) 2022-05-25
WO2022102181A1 (ja) 2022-05-19
KR20230107467A (ko) 2023-07-17
TW202229493A (zh) 2022-08-01

Similar Documents

Publication Publication Date Title
JP5900602B2 (ja) 半導体用接着剤、フラックス剤、半導体装置の製造方法及び半導体装置
JP5958529B2 (ja) 半導体装置及びその製造方法
CN109075088B (zh) 半导体装置的制造方法
JP7196839B2 (ja) 半導体用フィルム状接着剤、基材付きフィルム状接着剤、半導体用フィルム状接着剤の製造方法、半導体装置の製造方法及び半導体装置
JP2024023787A (ja) 半導体装置の製造方法
CN111480218B (zh) 半导体装置、半导体装置的制造方法和粘接剂
JP6859708B2 (ja) 半導体装置を製造する方法
JP7172167B2 (ja) 半導体装置の製造方法、及びそれに用いられる半導体用接着剤
KR102629861B1 (ko) 반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치
CN116490583A (zh) 半导体装置的制造方法及用于其的黏合剂
WO2022024648A1 (ja) 半導体装置を製造する方法、及びフィルム状接着剤
JP7238453B2 (ja) 半導体用接着剤
JP6690308B2 (ja) 半導体装置を製造する方法
JP2019125691A (ja) 半導体装置の製造方法及び半導体用接着剤
WO2020110785A1 (ja) 半導体用フィルム状接着剤、半導体装置及びその製造方法
JP2019160839A (ja) 半導体装置及びその製造方法
JP2021061276A (ja) 半導体装置の製造方法
CN111801781A (zh) 半导体用粘接剂及使用了其的半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination