KR20230107403A - 면적 효율적인 슬루 레이트 제어 구동기 - Google Patents

면적 효율적인 슬루 레이트 제어 구동기 Download PDF

Info

Publication number
KR20230107403A
KR20230107403A KR1020237022518A KR20237022518A KR20230107403A KR 20230107403 A KR20230107403 A KR 20230107403A KR 1020237022518 A KR1020237022518 A KR 1020237022518A KR 20237022518 A KR20237022518 A KR 20237022518A KR 20230107403 A KR20230107403 A KR 20230107403A
Authority
KR
South Korea
Prior art keywords
current
output
transistor
source
gate
Prior art date
Application number
KR1020237022518A
Other languages
English (en)
Other versions
KR102628307B1 (ko
Inventor
지쩌 지앙
칸 리
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20230107403A publication Critical patent/KR20230107403A/ko
Application granted granted Critical
Publication of KR102628307B1 publication Critical patent/KR102628307B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/12—Shaping pulses by steepening leading or trailing edges
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Networks Using Active Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

특정 양상들에 따르면, 구동기는 구동기의 출력과 제1 레일 사이에 커플링된 출력 트랜지스터, 출력 트랜지스터의 게이트에 커플링된 제1 전류 소스, 제2 전류 소스 및 스위치를 포함하며, 스위치와 제2 전류 소스는, 출력 트랜지스터의 게이트와 제2 레일 사이에 직렬로 커플링된다. 구동기는 또한 구동기의 출력 전류에 기반하여 감지 전류를 생성하도록 구성된 전류 센서, 및 기준 전류를 생성하도록 구성된 기준 전류 소스를 포함하며, 전류 센서 및 기준 전류 소스는 스위치의 제어 입력부에 커플링된다.

Description

면적 효율적인 슬루 레이트 제어 구동기{AREA EFFICIENT SLEW-RATE CONTROLLED DRIVER}
[0001] 본 특허출원은, "AREA EFFICIENT SLEW-RATE CONTROLLED DRIVER"라는 명칭으로 2020년 4월 24일자로 출원된 정규 출원 번호 제16/858,343호(2021년 3월 2일 허여된, 현재 특허 번호 제10,938,381호), 및 "AREA EFFICIENT SLEW-RATE CONTROLLED DRIVER"라는 명칭으로 2020년 12월 2일자로 출원된 정규 출원 제17/247,160호에 대한 우선권을 주장하며, 이 출원들은 본 발명의 양수인에게 양도되고 이로써 인용에 의해 본 명세서에 명백히 통합된다.
[0002] 본 개시내용의 양상들은 일반적으로 구동기들에 관한 것이고, 보다 구체적으로는 슬루 레이트 제어 구동기(slew-rate controlled driver)들에 관한 것이다.
[0003] 구동기는 송신 라인(예컨대, 하나 이상의 금속 트레이스들, 케이블 등)을 통해 제1 디바이스로부터 제2 디바이스로 신호(예컨대, 데이터 신호)를 구동(drive)하기 위해 사용될 수 있다. 반사, EMI(electromagnetic interference) 등으로 인한 신호 열화를 최소화하기 위해 구동기의 슬루 레이트가 잘 제어되는 것이 바람직하다. 슬루 레이트는 단위 시간당 전압의 변화를 특징으로 한다.
[0004] 아래에서는 하나 이상의 구현들의 기본적인 이해를 제공하기 위해 그러한 구현들의 간략화된 요약이 제시된다. 이러한 요약은 모든 고려된 구현들의 포괄적인 개요가 아니며, 모든 구현들의 핵심적인 또는 중요한 엘리먼트들을 식별하거나 임의의 또는 모든 구현들의 범위를 서술하도록 의도되지 않는다. 이러한 요약의 유일한 목적은, 이후에 제시되는 더 상세한 설명에 대한 서론으로서 간략화된 형태로 하나 이상의 구현들의 일부 개념들을 제시하는 것이다. 본 발명은 청구항들에 의해 정의된다. 청구항들의 범위에 속하지 않는 구현들 및 양상들은 단지 본 발명의 설명을 위해 사용된 예들일 뿐이다.
[0005] 제1 양상은 구동기에 관한 것이다. 구동기는 구동기의 출력과 제1 레일 사이에 커플링된 출력 트랜지스터, 출력 트랜지스터의 게이트에 커플링된 제1 전류 소스, 제2 전류 소스 및 스위치를 포함하며, 스위치와 제2 전류 소스는, 출력 트랜지스터의 게이트와 제2 레일 사이에 직렬로 커플링된다. 구동기는 또한 구동기의 출력 전류에 기반하여 감지 전류를 생성하도록 구성된 전류 센서, 및 기준 전류를 생성하도록 구성된 기준 전류 소스를 포함하며, 전류 센서 및 기준 전류 소스는 스위치의 제어 입력에 커플링된다.
[0006] 제2 양상은 구동기에 관한 것이다. 구동기는 구동기의 출력과 레일 사이에 커플링된 출력 트랜지스터, 출력 트랜지스터의 게이트에 커플링된 제1 전류 소스, 및 제2 전류 소스 ― 제2 전류 소스는 인에이블될 때 출력 트랜지스터의 게이트로부터 전류를 싱킹(sink)하거나 출력 트랜지스터의 게이트에 전류를 소싱(source)하도록 구성됨 ― 를 포함한다. 구동기는 또한 구동기의 출력 전류를 감지하도록 구성된 전류 센서, 및 전류 센서 및 제2 전류 소스에 커플링된 제어 회로를 포함하며, 제어 회로는, 감지된 출력 전류가 임계치를 초과하면 제2 전류 소스를 인에이블하고 감지된 출력 전류가 임계치 미만이면 제2 전류 소스를 디스에이블하도록 구성된다.
[0007] 제3 양상은 구동기에 대한 슬루 레이트 제어 방법에 관한 것이다. 구동기는 구동기의 출력과 레일 사이에 커플링된 출력 트랜지스터를 포함한다. 방법은, 제1 전류 소스를 사용하여 예비-구동(pre-drive) 전류로 출력 트랜지스터의 게이트를 예비-구동하는 단계, 및 구동기의 출력 전류를 감지하는 단계를 포함한다. 방법은 또한, 감지된 출력 전류가 임계치를 초과하면 제2 전류 소스를 인에이블하는 단계 ― 제2 전류 소스는 출력 트랜지스터의 게이트에 대한 추가적인 예비-구동 전류를 제공함 ―, 및 감지된 출력 전류가 임계치 미만이면 제2 전류 소스를 디스에이블하는 단계를 포함한다.
[0008] 도 1a는 본 개시내용의 특정한 양상들에 따른, 구동기의 슬루 레이트를 제어하기 위한 용량성 피드백을 갖는 구동기의 일 예를 도시한다.
[0009] 도 1b는 본 개시내용의 특정한 양상들에 따른, 구동기 출력이 하이(high)로 구동된 경우에 대한 도 1a의 구동기의 등가 회로를 도시한다.
[0010] 도 1c는 본 개시내용의 특정한 양상들에 따른, 구동기 출력이 로우(low)로 구동된 경우에 대한 도 1a의 구동기의 등가 회로를 도시한다.
[0011] 도 2는 본 개시내용의 특정한 양상들에 따른 슬루 레이트 제어 구동기의 예를 도시한다.
[0012] 도 3은 본 개시의 특정한 양상들에 따른 제어 회로의 예시적인 구현을 도시한다.
[0013] 도 4는 본 개시내용의 특정한 양상들에 따른 전류 센서 및 스위치 제어기의 예시적인 구현을 도시한다.
[0014] 도 5는 본 개시내용의 특정한 양상들에 따른 전류 소스들 및 스위치의 예시적인 구현을 도시한다.
[0015] 도 6a는 본 개시내용의 특정한 양상들에 따른, 구동기가 작은 용량성 부하를 구동하고 있는 경우에 대한 예시적인 타이밍 다이어그램을 도시한다.
[0016] 도 6b는 본 개시내용의 특정한 양상들에 따른, 구동기가 큰 용량성 부하를 구동하고 있는 경우에 대한 예시적인 타이밍 다이어그램을 도시한다.
[0017] 도 7은 본 개시내용의 특정한 양상들에 따른 슬루 레이트 제어 구동기의 다른 예를 도시한다.
[0018] 도 8은 본 개시의 특정한 양상들에 따른 제어 회로의 다른 예시적인 구현을 도시한다.
[0019] 도 9는 본 개시내용의 특정한 양상들에 따른 전류 센서 및 스위치 제어기의 다른 예시적인 구현을 도시한다.
[0020] 도 10은 본 개시내용의 특정한 양상들에 따른 전류 소스들 및 스위치의 다른 예시적인 구현을 도시한다.
[0021] 도 11은 본 개시내용의 특정한 양상들에 따른, 입력 전압에 기반하여 구동기 출력을 하이 또는 로우로 풀링(pull)하도록 구성된 슬루 레이트 제어 구동기의 예를 도시한다.
[0022] 도 12는 본 개시내용의 특정한 양상들에 따른, 송신 라인을 구동하도록 구성된 구동기의 일 예를 도시한다.
[0023] 도 13은 본 개시내용의 특정한 양상들에 따른 슬루 레이트 제어 방법을 예시하는 흐름도이다.
[0024] 첨부된 도면들과 관련하여 아래에 기재된 상세한 설명은 다양한 구성들의 설명으로서 의도되며, 본 명세서에서 설명된 개념들이 실시될 수 있는 유일한 구성들을 나타내도록 의도되지 않는다. 상세한 설명은 다양한 개념들의 완전한 이해를 제공할 목적으로 특정 세부사항들을 포함한다. 그러나, 이런 개념들이 이런 특정 세부사항들 없이도 실시될 수 있다는 것이 당업자들에게는 자명할 것이다. 일부 예시들에서, 잘 알려진 구조들 및 컴포넌트들은 그러한 개념들을 불명료하게 하는 것을 회피하기 위해 블록 다이어그램 형태로 도시된다.
[0025] 도 1a는 용량성 피드백을 사용하여 슬루 레이트 제어를 달성하는 구동기(110)의 예를 도시한다. 구동기(110)는 송신 라인(예컨대, 하나 이상의 금속 트레이스들, 케이블 등)을 통해 제1 디바이스로부터 제2 디바이스로 신호(예컨대, 데이터 신호)를 구동하기 위해 사용될 수 있다. 제1 디바이스 및 제2 디바이스는 (예컨대, 칩-투-칩 통신을 위해) 별개의 칩들 상에 로케이팅될 수 있다. 도 1a에서, 구동기(110)의 출력(170)에 커플링된 용량성 부하는 부하 커패시터(Cload)로 표현된다. 부하 커패시턴스는 구동기(110)의 출력(170)에 커플링된 송신 라인(도시되지 않음)의 커패시턴스, 출력(170)을 송신 라인에 커플링하는 패드(180)의 커패시턴스 등을 포함할 수 있다.
[0026] 구동기(110)는 출력 스테이지(112), 피드백 커패시터(CM), 제1 전류 소스(130), 제2 전류 소스(135), 제1 스위치(140), 제2 스위치(145), 제3 스위치(150), 제4 스위치(155), 제5 스위치(160), 및 제6 스위치(165)를 포함한다. 출력 스테이지(112)는 제1 출력 트랜지스터(115) 및 제2 출력 트랜지스터(120)를 포함한다. 아래에서 추가로 논의되는 바와 같이, 피드백 커패시터(CM)(밀러 커패시터로 또한 지칭됨)는 부하 커패시턴스(Cload)의 변동들과 대략 독립적으로 구동기(110)의 슬루 레이트를 제어하는 용량성 피드백 루프를 형성하는 데 사용된다.
[0027] 제1 출력 트랜지스터(115)는 구동기(110)의 출력(170)과 전압 공급 레일(Vdd) 사이에 커플링된 PFET(p-type field effect transistor)를 이용하여 구현되고, 제2 출력 트랜지스터(120)는 접지 레일과 구동기(110)의 출력(170) 사이에 커플링된 NFET(n-type field effect transistor)를 이용하여 구현된다. 아래에서 추가로 논의되는 바와 같이, 제1 출력 트랜지스터(115)는 출력(170)을 하이로 구동(즉, 출력(170)을 풀 업(pull up))하는 데 사용되고, 제2 출력 트랜지스터(120)는 출력(170)을 로우로 구동(즉, 출력(170)을 풀 다운(pull down))하는 데 사용된다. 도면들에서, 접지 레일은 접지 심볼로 표현된다.
[0028] 제1 전류 소스(130)는 접지 레일로 전류를 싱킹하도록 구성된다. 아래에서 추가로 논의되는 바와 같이, 제1 전류 소스(130)는 구동기(110)의 출력(170)을 하이로 구동하기 위해 제1 출력 트랜지스터(115)의 게이트를 로우로 예비-구동하는 데 사용된다. 제2 전류 소스(135)는 전압 공급 레일(Vdd)로부터 전류를 소싱하도록 구성된다. 아래에서 추가로 논의되는 바와 같이, 제2 전류 소스(135)는 구동기(110)의 출력(170)을 로우로 구동하기 위해 제2 출력 트랜지스터(120)의 게이트를 하이로 예비-구동하는 데 사용된다.
[0029] 제1 스위치(140)는 제1 전류 소스(130)와 제1 출력 트랜지스터(115)의 게이트 사이에 커플링되고, 제2 스위치(145)는 제2 전류 소스(135)와 제2 출력 트랜지스터(120)의 게이트 사이에 커플링된다. 제3 스위치(150)는 피드백 커패시터(CM)와 제1 출력 트랜지스터(115)의 게이트 사이에 커플링되고, 제4 스위치(155)는 피드백 커패시터(CM)와 제2 출력 트랜지스터(120)의 게이트 사이에 커플링된다. 제5 스위치(160)는 전압 공급 레일(Vdd)과 제1 출력 트랜지스터(115)의 게이트 사이에 커플링되고, 제6 스위치(165)는 접지 레일과 제2 출력 트랜지스터(120)의 게이트 사이에 커플링된다. 아래에서 추가로 논의되는 바와 같이, 제1 스위치(140), 제2 스위치(145), 제3 스위치(150), 제4 스위치(155), 제5 스위치(160), 및 제6 스위치(165)의 온/오프 상태들은 구동기(110)의 입력(168)에 입력되는 ("Vin"으로 라벨링된) 입력 전압에 의해 제어된다.
[0030] 구동기(110)는 구동기(110)의 입력(168)에서의 입력 전압에 기반하여 출력(170)을 하이 또는 로우로 구동하도록 구성된다. 보다 구체적으로는, 구동기(110)는 입력 전압이 제1 로직 값을 가질 때 출력(170)을 하이로 구동하고, 입력 전압이 제2 로직 값을 가질 때 출력(170)을 로우로 구동한다. 제1 로직 값이 로우(예컨대, 대략 접지)일 수 있고 제2 로직 값이 하이(예컨대, 대략 Vdd)일 수 있거나, 또는 그 반대일 수 있다.
[0031] 입력 전압이 제1 로직 값을 가질 때, 제5 스위치(160)는 개방(즉, 턴 오프)되고, 제6 스위치(165)는 폐쇄(즉, 턴 온)된다. 그 결과, 제2 출력 트랜지스터(120)의 게이트는 제6 스위치(165)에 의해 접지 레일에 커플링되며, 이는 제2 출력 트랜지스터(120)를 디스에이블(즉, 턴 오프)한다. 또한, 제1 스위치(140)는 폐쇄(즉, 턴 온)되고, 제2 스위치(145)는 개방(즉, 턴 오프)된다. 그 결과, 제1 전류 소스(130)가 제1 출력 트랜지스터(115)의 게이트에 커플링되어, 아래에서 추가로 논의되는 바와 같이, 제1 전류 소스(130)가 제1 출력 트랜지스터(115)의 게이트로부터 접지로 전류를 싱킹할 수 있게 한다. 또한, 제3 스위치(150)는 폐쇄(즉, 턴 온)되고, 제4 스위치(155)는 개방(즉, 턴 오프)된다. 그 결과, 피드백 커패시터(CM)는 구동기(110)의 출력(170)과 제1 출력 트랜지스터(115)의 게이트 사이에 커플링된다. 도 1b는 입력 전압이 제1 로직 값을 갖는 경우에 대한 구동기(110)의 등가 회로를 도시한다.
[0032] 이러한 경우, 제1 전류 소스(130)는 제1 출력 트랜지스터(115)의 게이트로부터 접지로 전류를 싱킹하며, 이는 제1 출력 트랜지스터(115)의 게이트를 로우로 예비-구동한다(즉, 제1 출력 트랜지스터(115)의 게이트 전압을 감소시킨다). 제1 출력 트랜지스터(115)가 PFET를 이용하여 구현되기 때문에, 이는 제1 출력 트랜지스터(115)를 턴 온되게 하여, 전류가 제1 출력 트랜지스터(115)를 통해 전압 공급 레일(Vdd)로부터 구동기(110)의 출력(170)으로 흐를 수 있게 한다. 구동기(110)의 출력 전류는 부하 커패시턴스(Cload)를 충전하여, ("Vout"으로 라벨링된) 출력 전압이 램프 업(ramp up)(즉, 로우에서 하이로 전환)되게 한다.
[0033] 로우에서 하이로의 출력(170)의 전환 동안, 피드백 커패시터(CM)는 구동기(110)의 슬루 레이트를 제어하는 용량성 피드백 루프를 형성한다. 첫번째 순서로, 피드백 루프는 구동기(110)의 슬루 레이트를 대략 다음으로 세팅한다:
Figure pat00001
(1)
여기서, IS는 제1 전류 소스(130)의 전류이고, 수학식 (1)의 CM은 피드백 커패시터(CM)의 커패시턴스이다. 따라서, 슬루 레이트는 제1 전류 소스(130)의 전류 및 피드백 커패시터(CM)의 커패시턴스에 의해 세팅되며, 이 둘 모두는 출력(170)에서의 용량성 부하(Cload)와는 무관하다. 따라서, 피드백 커패시터(CM)에 의해 제공되는 용량성 피드백은, 구동기(110)의 슬루 레이트가 용량성 부하(Cload)와 거의 무관하게 원하는 슬루 레이트로 세팅될 수 있게 한다.
[0034] 입력 전압이 제2 로직 값을 가질 때, 제5 스위치(160)는 폐쇄(즉, 턴 온)되고, 제6 스위치(165)는 개방(즉, 턴 오프)된다. 그 결과, 제1 출력 트랜지스터(115)의 게이트는 제5 스위치(160)에 의해 전압 공급 레일(Vdd)에 커플링되며, 이는 제1 출력 트랜지스터(115)를 디스에이블(즉, 턴 오프)한다. 또한, 제1 스위치(140)는 개방(즉, 턴 오프)되고, 제2 스위치(145)는 폐쇄(즉, 턴 온)된다. 그 결과, 제2 전류 소스(135)가 제2 출력 트랜지스터(120)의 게이트에 커플링되어, 아래에서 추가로 논의되는 바와 같이, 제2 전류 소스(135)가 제2 출력 트랜지스터(120)의 게이트에 전류를 소싱할 수 있게 한다. 또한, 제3 스위치(150)는 개방(즉, 턴 오프)되고, 제4 스위치(155)는 폐쇄(즉, 턴 온)된다. 그 결과, 피드백 커패시터(CM)는 구동기(110)의 출력(170)과 제2 출력 트랜지스터(120)의 게이트 사이에 커플링된다. 도 1c는 입력 전압이 제2 로직 값을 갖는 경우에 대한 구동기(110)의 등가 회로를 도시한다.
[0035] 이러한 경우, 제2 전류 소스(135)는 제2 출력 트랜지스터(120)의 게이트에 전류를 소싱하며, 이는 제2 출력 트랜지스터(120)의 게이트를 하이로 예비-구동한다(즉, 제2 출력 트랜지스터(120)의 게이트 전압을 증가시킨다). 제2 출력 트랜지스터(120)가 NFET를 이용하여 구현되기 때문에, 이는 제2 출력 트랜지스터(120)를 턴 온되게 하여, 전류가 제2 출력 트랜지스터(120)를 통해 구동기(110)의 출력(170)으로부터 접지 레일로 흐를 수 있게 한다. 이는 부하 커패시턴스(Cload)를 방전시켜, ("Vout"으로 라벨링된) 출력 전압이 램프 다운(ramp down)(즉, 하이에서 로우로 전환)되게 한다. 로우에서 하이로의 출력(170)의 전환 동안, 피드백 커패시터(CM)는, (예컨대, 위에서 논의된 수학식 (1)에 따라) 부하 커패시턴스와 거의 무관하게 구동기(110)의 슬루 레이트를 세팅하는 피드백 루프를 형성한다.
[0036] 따라서, 피드백 커패시터(CM)는, 구동기(110)의 슬루 레이트가 (예컨대, 출력(170)에 커플링된 송신 라인의 길이의 변동들로 인해) 부하 커패시턴스(Cload)의 변동들과 무관하게 세팅될 수 있게 하는 용량성 피드백 루프를 형성한다. 구동기(110)의 슬루 레이트는, 예컨대, (예컨대, 수학식 (1)에 기반하여) 원하는 슬루 레이트에 따라 피드백 커패시터(CM)의 커패시턴스 및/또는 예비-구동 전류(IS)를 세팅함으로써 세팅될 수 있다. 이러한 예에서, 예비-구동 전류(IS)는 출력(170)이 로우에서 하이로 전환될 때 제1 전류 소스(130)의 전류이고, 예비-구동 전류(IS)는 출력(170)이 하이로부터 로우로 전환될 때 제2 전류 소스(135)의 전류이다. 본 명세서에서 사용되는 바와 같이, "예비-구동 전류"는 출력 트랜지스터(예컨대, 제1 출력 트랜지스터(115) 또는 제2 출력 트랜지스터(120))의 게이트를 구동하는 전류를 지칭한다.
[0037] 구동기의 슬루 레이트를 제어하기 위해 용량성 피드백을 사용하는 것의 난제는, 양호한 슬루 레이트 제어를 위한 충분한 루프 이득을 제공하기 위해, 용량성 피드백이, 피드백 커패시터(CM)가 큰 커패시턴스를 가질 것을 요구할 수 있다는 것이다. 큰 피드백 커패시턴스는 피드백 커패시터(CM)가 큰 사이즈를 가질 것을 요구할 수 있으며, 큰 사이즈는 칩의 큰 면적(area)을 차지할 수 있다. 이는 특히, 주어진 커패시턴스를 위해 칩 상의 커패시터의 사이즈를 증가시키는, 낮은 커패시턴스 밀도를 갖는 칩에 대한 경우일 수 있다. 따라서, 구동기의 슬루 레이트를 제어하기 위한 보다 면적 효율적인(area efficient) 접근법이 바람직하다.
[0038] 또한, 양호한 슬루 레이트 제어를 위한 충분한 루프 이득을 제공하기 위해 큰 피드백 커패시터(CM)를 사용하는 것은 구동기(110)의 전력 소비를 증가시킬 수 있다. 이는 수학식 (1)을 보면 알 수 있다. 수학식 (1)에서, 구동기(110)의 슬루 레이트는, 예비-구동 전류(IS)를 피드백 커패시터(CM)의 커패시턴스로 나눈 것과 대략 동일하다. 따라서, 루프 이득을 증가시키기 위해 피드백 커패시터(CM)의 커패시턴스를 더 크게 만드는 것은 구동기(110)에 대한 원하는 슬루 레이트를 달성하기 위해 예비-구동 전류(IS)를 더 크게 만드는 것을 요구한다. 더 큰 예비-구동 전류(IS)는 구동기(110)의 전력 소비를 증가시킬 수 있다. 따라서, 구동기의 슬루 레이트를 제어하기 위한 보다 전력 효율적인 접근법이 바람직하다.
[0039] 본 개시내용의 양상들은, 아래에서 추가로 논의되는 바와 같이, 큰 피드백 커패시터(CM)에 대한 필요 없이 구동기에 대한 슬루 레이트 제어를 제공하여, 구동기의 전력 소비 및/또는 칩 면적을 감소시킨다. 특정 양상들에서, 슬루 레이트 제어는, 구동기 출력에서 부하 커패시턴스를 간접적으로 검출하기 위해 구동기의 출력 전류를 감지하고, 그리고 큰 부하 커패시턴스가 검출될 때 추가적인 예비-구동 전류를 인에이블함으로써 달성된다. 이는, 아래에서 추가로 논의되는 바와 같이, 부하 커패시턴스들의 범위에 걸친 구동기의 슬루 레이트(즉, 전환 시간)의 변동을 감소시킨다.
[0040] 도 2는 본 개시내용의 양상들에 따른 예시적인 슬루 레이트 제어 구동기(210)를 도시한다. 구동기(210)는 출력(270)을 하이로 구동(즉, 출력(270)을 풀 업)하도록 구성된다. 출력을 로우로 구동하도록 구성된 예시적인 슬루 레이트 제어 구동기는 도 7을 참조하여 아래에서 논의된다.
[0041] 구동기(210)는 출력 트랜지스터(215) 및 제1 전류 소스(230)를 포함한다. 출력 트랜지스터(215)는 전압 공급 레일(Vdd)과 구동기(210)의 출력(270) 사이에 커플링된 PFET를 이용하여 구현된다. 보다 구체적으로는, 출력 트랜지스터(215)의 소스는 전압 공급 레일(Vdd)에 커플링되고, 출력 트랜지스터(215)의 드레인은 출력(270)에 커플링된다. 전압 공급 레일(Vdd)은 전압 소스(도시되지 않음)로부터 Vdd의 공급 전압을 제공하며, 전압 소스에 커플링된 하나 이상의 금속 레일들을 포함할 수 있다. 전압 소스는 스위칭 전압 조절기, 선형 전압 조절기, PMIC(power management integrated circuit), 배터리 등을 포함할 수 있다. 제1 전류 소스(230)는 출력 트랜지스터(215)의 게이트에 커플링되고, 출력 트랜지스터(215)의 게이트를 로우로 예비-구동하기 위해 출력 트랜지스터(215)의 게이트로부터 전류를 싱킹하도록 구성된다.
[0042] 구동기(210)는 또한, 제2 전류 소스(235), 전류 센서(240), 및 제어 회로(250)를 포함한다. 제2 전류 소스(235)는 아래에서 추가로 논의되는 바와 같이, 제어 회로(250)에 의해 선택적으로 인에이블 또는 디스에이블된다. 제어 회로(250)에 의해 인에이블될 때, 제2 전류 소스(235)는 출력 트랜지스터(215)의 게이트로부터 접지로 전류를 싱킹하도록 구성된다. 특정 양상들에서, 제어 회로(250)는, 아래에서 추가로 논의되는 바와 같이, 큰 커패시턴스 부하가 출력(270)에서 검출될 때, 제2 전류 소스(235)를 인에이블하여 추가적인 예비-구동 전류를 제공한다.
[0043] 전류 센서(240)는 구동기(210)의 출력 전류를 감지하도록 구성된다. 이러한 예에서, 출력 전류는 출력 트랜지스터(215)를 통해 구동기(210)의 출력(270)으로 흐르는 전류를 지칭한다. 전류 센서(240)에 의해 제공되는 감지된 출력 전류는 제어 회로(250)가 출력(270)에서 큰 부하 커패시턴스(Cload)를 검출할 수 있게 한다. 이는, 더 큰 부하 커패시턴스(Cload)를 충전하는 데 더 많은 전류가 필요하므로 더 큰 부하 커패시턴스(Cload)가 구동기(210)의 출력 전류를 증가시키기 때문이다. 따라서, 감지된 출력 전류는 부하 커패시턴스(Cload)에 대한 정보를 제공하여, 제어 회로(250)가 감지된 출력 전류에 기반하여 큰 부하 커패시턴스(Cload)를 간접적으로 검출할 수 있게 한다.
[0044] 제어 회로(250)는 전류 센서(240) 및 제2 전류 소스(235)에 커플링된다. 일 예에서, 제어 회로(250)는, 전류 센서(240)로부터의 감지된 출력 전류가 임계치를 초과하면, 제2 전류 소스(235)를 인에이블하도록 구성된다. 이러한 경우, 임계치를 초과하는 감지된 출력 전류는 출력(270)에 커플링된 큰 부하 커패시턴스(Cload)를 표시할 수 있다. 따라서, 이러한 예에서, 제2 전류 소스(235)는, 감지된 출력 전류에 기반하여 큰 부하 커패시턴스(Cload)가 검출될 때, 인에이블된다. 제어 회로(250)는, 전류 센서(240)로부터의 감지된 출력 전류가 임계치 미만이면, 제2 전류 소스(235)를 디스에이블하도록 구성된다.
[0045] 이제, 구동기(210)의 예시적인 동작들이, 구동기(210)가 출력(270)을 로우에서 하이로 전환하는 경우에 대한 특정 양상들에 따라 논의될 것이다. 이러한 경우, 출력 트랜지스터(215)의 게이트는 초기에 하이(예컨대, 대략 Vdd)이고 출력(270)은 초기에 로우(예컨대, 대략 접지)인 것으로 가정된다. 출력 트랜지스터(215)의 게이트는, 예컨대, 출력 트랜지스터(215)의 게이트와 전압 공급 레일(Vdd) 사이의 스위치(도시되지 않음)를 폐쇄하고, 이어서 로우에서 하이로의 전환 전에 스위치를 개방함으로써, 초기에 하이로 세팅될 수 있다. 출력(270)은 예컨대, 출력(270)을 로우로 구동하도록 구성된 다른 구동기(도시되지 않음)에 의해 초기에 로우로 세팅될 수 있다.
[0046] 출력(270)을 로우에서 하이로 전환하기 위해, 제1 전류 소스(230)는 출력 트랜지스터(215)의 게이트로부터 접지로 전류를 싱킹하며, 이는 출력 트랜지스터(215)의 게이트를 로우로 예비-구동한다. 출력 트랜지스터(215)가 PFET를 이용하여 구현되기 때문에, 이는 출력 트랜지스터(215)를 턴 온되게 하여, 전류가 출력 트랜지스터(215)를 통해 전압 공급 레일(Vdd)로부터 구동기(210)의 출력(270)으로 흐를 수 있게 한다. 구동기(210)의 출력 전류는 부하 커패시턴스(Cload)를 충전하여, ("Vout"으로 라벨링된) 출력 전압이 램프 업되게 한다.
[0047] 로우에서 하이로의 전환 동안, 전류 센서(240)는 구동기(210)의 출력 전류를 감지하고, 감지된 출력 전류를 제어 회로(250)에 통신한다. 위에서 논의된 바와 같이, 감지된 출력 전류는 출력(270)에 커플링된 부하 커패시턴스(Cload)에 대한 정보를 제공한다.
[0048] 감지된 출력 전류가 임계치 미만일 때, 제어 회로(250)는 제2 전류 소스(235)를 디스에이블하며, 이 경우에, 제2 전류 소스(235)는 추가적인 예비-구동 전류를 제공하지 않는다. 예컨대, 작은 부하 커패시턴스(Cload)가 구동기(210)의 출력(270)에 커플링되면, 감지된 출력 전류는 로우에서 하이로의 전체 전환 동안 임계치 미만으로 유지될 수 있다. 이러한 경우, 제2 전류 소스(235)에 의해 추가적인 예비-구동 전류가 제공되지 않는다.
[0049] 감지된 출력 전류가 임계치를 초과하여 상승할 때, 제어 회로(250)는 제2 전류 소스(235)를 인에이블하여 추가적인 예비-구동 전류를 제공한다. 이는, 예컨대, 큰 부하 커패시턴스(Cload)가 출력(270)에 커플링될 때 발생할 수 있다. 추가적인 예비-구동 전류는 출력 트랜지스터(215)의 게이트 전압을 더 낮게 풀링하며, 이는 출력 전류를 증가시켜 큰 부하 커패시턴스(Cload)를 충전시키고, 출력 전압(Vout)이 더 빠르게 램프 업(ramp up)하게 한다.
[0050] 큰 부하 커패시턴스(Cload)에 대해 추가적인 예비-구동 전류를 제공하는 것은 부하 커패시턴스들의 범위에 걸친 구동기(210)의 슬루 레이트의 변동을 감소시킨다. 이는, 추가적인 예비-구동 전류가 없으면, 큰 부하 커패시턴스(Cload)가, 작은 부하 커패시턴스(Cload)에 대한 구동기(210)의 슬루 레이트와 비교하여, 구동기(210)의 슬루 레이트를 상당히 감소시킬 것이기 때문이다. 큰 부하 커패시턴스(Cload)에 대해 출력 트랜지스터(215)의 게이트를 예비-구동하기 위해 추가적인 예비-구동 전류를 제공하는 것은, 큰 부하 커패시턴스(Cload)에 의해 야기되는 슬루 레이트의 감소를 제거하거나 감소시켜서, 부하 커패시턴스들의 범위에 걸친 보다 균일한 슬루 레이트를 초래한다.
[0051] 따라서, 전류 센서(240), 제어 회로(250) 및 제2 전류 소스(235)는 큰 피드백 커패시터(CM)에 대한 필요없이 구동기(210)에 대한 슬루 레이트 제어를 제공한다. 이는, 특히 칩이 낮은 커패시턴스 밀도를 갖는 경우에, 전류 센서(240), 제어 회로(250) 및 제2 전류 소스(235)가 큰 피드백 커패시터(CM)보다 더 작은 면적을 점유할 수 있기 때문에, 구동기(210)의 면적을 감소시킬 수 있다. 또한, 큰 피드백 커패시터(CM)에 대한 필요성을 제거하는 것은 전력 소비를 감소시킬 수 있다. 앞서 논의된 바와 같이, 큰 피드백 커패시터(CM)는 수학식 (1)에 기반하여 원하는 슬루 레이트를 달성하기 위해 큰 예비-구동 전류를 요구할 수 있다. 큰 피드백 커패시터(CM)가 없으면, 구동기(210)는 더 작은 예비-구동 전류를 사용하여 원하는 슬루 레이트를 달성할 수 있어서, 결과적으로 보다 전력-효율적인 구동기가 될 수 있다.
[0052] 구동기(210)는 2개의 전류 소스들로 제한되지 않으며, 2개 초과의 전류 소스들을 포함할 수 있다는 것이 인지되어야한다. 예컨대, 일부 구현들에서, 구동기(210)는 감지된 출력 전류에 기반하여 출력 트랜지스터(215)에 대한 추가적인 예비-구동 전류를 선택적으로 제공하도록 구성된 다수의 전류 소스들을 포함할 수 있다. 이들 구현들에서, 다수의 전류 소스들 각각은 개개의 임계치를 가질 수 있다. 다수의 전류 소스들 각각에 대해, 제어 회로(250)는, 감지된 출력 전류가 개개의 임계치를 초과하면 전류 소스를 인에이블하고, 감지된 출력 전류가 개개의 임계치 미만이면 전류 소스를 디스에이블하도록 구성될 수 있다. 다수의 전류 소스들에 대한 임계치들은 동일하거나 상이할 수 있다.
[0053] 일부 구현들에서, 제어 회로(250)는 감지된 출력 전류가 임계치와 동일하면 제2 전류 소스(235)를 인에이블할 수 있고, 다른 구현들에서, 제어 회로(250)는 감지된 출력 전류가 임계치와 동일하면 제2 전류 소스(235)를 디스에이블할 수 있다.
[0054] 도 3은 특정 양상들에 따른 제어 회로(250)의 예시적인 구현을 도시한다. 이러한 예에서, 제어 회로(250)는 스위치(320) 및 스위치 제어기(310)를 포함한다. 스위치(320)는 트랜지스터 또는 다른 타입의 스위치를 이용하여 구현될 수 있다. 스위치(320)는 제2 전류 소스(235)와 직렬로 커플링된다. 도 3에 도시된 예에서, 스위치(320)는 제2 전류 소스(235)와 접지 레일 사이에 커플링된다. 그러나, 다른 구현들에서, 스위치(320)는 제2 전류 소스(235)와 출력 트랜지스터(215)의 게이트 사이에 커플링될 수 있고, 제2 전류 소스(235)는 스위치(320)와 접지 레일 사이에 커플링될 수 있다는 것이 인지되어야 한다. 아래에서 추가로 논의되는 바와 같이, 스위치(320)를 제2 전류 소스(235)와 직렬로 커플링하는 것은 스위치(320)를 개방 또는 폐쇄함으로써 스위치 제어기(310)가 제2 전류 소스(235)를 인에이블 또는 디스에이블할 수 있게 한다.
[0055] 스위치 제어기(310)는 전류 센서(240)로부터의 감지된 출력 전류에 기반하여 스위치(320)를 개방 또는 폐쇄함으로써 제2 전류 소스(235)를 인에이블 또는 디스에이블하도록 구성된다. 일 예에서, 스위치 제어기(310)는 감지된 출력 전류가 임계치를 초과하면 스위치(320)를 폐쇄하도록 구성된다. 이러한 경우, 스위치(320)를 폐쇄하는 것은 제2 전류 소스(235)를 접지 레일에 커플링함으로써 제2 전류 소스(235)를 인에이블하여, 제2 전류 소스(235)가 출력 트랜지스터(215)의 게이트로부터 접지 레일로 전류를 싱킹할 수 있게 한다. 스위치 제어기(310)는 감지된 출력 전류가 임계치 미만이면 스위치(320)를 개방하도록 구성된다. 이러한 경우, 스위치(320)를 개방하는 것은 제2 전류 소스(235)를 접지 레일로부터 디커플링함으로써 제2 전류 소스(235)를 디스에이블한다.
[0056] 도 4는 특정 양상들에 따른 전류 센서(240) 및 스위치 제어기(310)의 예시적인 구현을 도시한다. 이러한 예에서, 전류 센서(240)는 전류-감지 트랜지스터(410)를 포함한다. 도 4의 예에서, 전류-감지 트랜지스터(410)는 PFET를 이용하여 구현된다. 전류-감지 트랜지스터(410)의 게이트는 출력 트랜지스터(215)의 게이트에 커플링되고, 전류-감지 트랜지스터(410)의 소스는 전압 공급 레일(Vdd)에 커플링되고, 그리고 전류-감지 트랜지스터(410)의 드레인은 스위치 제어기(310)에 커플링된다. 전류-감지 트랜지스터(410)의 게이트는 출력 트랜지스터(215)의 게이트-투-드레인(gate-to-drain) 커패시턴스를 통해 출력 트랜지스터(215)의 드레인에 용량성 커플링(capacitively coupling)된다. 출력 트랜지스터(215)의 게이트-투-드레인 커패시턴스는 도 4에서 커패시터(Cgd)로서 표현된다. 출력 트랜지스터(215)의 게이트-투-드레인 커패시턴스는 출력 트랜지스터(215)에 커플링된 별개의 커패시터로부터가 아니라 출력 트랜지스터(215)의 구조로부터 비롯된다는 것이 인지되어야 한다.
[0057] 이러한 예에서, 전류-감지 트랜지스터(410)는 출력 트랜지스터(215)와 전류 미러를 형성하여, 전류-감지 트랜지스터(410)가 구동기(210)의 출력 전류에 비례하는 감지 전류(Isen)를 생성하게 한다. 감지 전류(Isen)가 구동기(210)의 출력 전류에 비례하기 때문에, 감지 전류(Isen)는 구동기(210)의 출력 전류에 관한 정보를 스위치 제어기(310)에 제공한다. 이러한 예에서, 감지 전류(Isen)는 위에서 논의된 감지된 출력 전류를 제공한다. 특정 양상들에서, 감지 전류(Isen)는 출력 전류의 축소된 버전이며, 이는 전류-감지 트랜지스터(410)의 채널 폭을 출력 트랜지스터(215)의 채널 폭보다 더 작게 만듦으로써 달성될 수 있다.
[0058] 이러한 예에서, 스위치 제어기(310)는 기준 전류(Iref)를 생성하도록 구성된 기준 전류 소스(430)를 포함한다. 아래에서 추가로 논의되는 바와 같이, 위에서 논의된 스위치 제어기(310)의 임계치는 기준 전류(Iref)에 의해 세팅될 수 있다. 전류-감지 트랜지스터(410) 및 기준 전류 소스(430)는 노드(425)에서 커플링된다. 도 4의 예에서, 전류-감지 트랜지스터(410)의 드레인은 노드(425)에 커플링된다. 노드(425)는 또한 스위치(320)의 제어 입력(422)에 커플링된다. 이러한 예에서, 스위치(320)는, 제어 입력(422)에서의 전압이 스위치-트리거 전압과 동일하거나 그 초과일 때 폐쇄되고, 제어 입력(422)에서의 전압이 스위치-트리거 전압 미만일 때 개방되도록 구성될 수 있다. 스위치(320)가 트랜지스터를 이용하여 구현되는 예에서, 제어 입력(422)은 트랜지스터의 게이트에 위치되고, 스위치-트리거 전압은 트랜지스터의 임계 전압의 함수일 수 있다. 도 4의 예에서, 스위치(320)의 제어 입력(422)은 기준 전류 소스(430) 및 전류 센서(240)(예컨대, 전류-감지 트랜지스터(410)의 드레인)에 커플링된다.
[0059] 로우에서 하이로의 출력(270)의 전환 동안, 전류-감지 트랜지스터(410)는 구동기(210)의 출력 전류에 비례하는 감지 전류(Isen)를 생성한다. 감지 전류(Isen)는 노드(425)에서 기준 전류(Iref)와 비교된다. 감지 전류(Isen)가 기준 전류(Iref)보다 작으면, 기준 전류(Iref)는 노드(425)에서의 전압을 스위치-트리거 전압 미만으로 유지할 수 있다. 이러한 경우, 스위치(320)는 개방되고 제2 전류 소스(235)는 디스에이블된다. 감지 전류(Isen)가 기준 전류(Iref)보다 크면, 감지 전류(Isen)는 노드(425)에서 커패시턴스(도시되지 않음)를 충전하여, 노드(425)에서의 전압이 스위치-트리거 전압을 초과하여 상승하게 할 수 있다. 이러한 경우, 스위치(320)는 폐쇄되고 제2 전류 소스(235)는 인에이블된다. 노드(425)에서의 커패시턴스는 스위치(320)의 제어 입력(422)에서의 커패시턴스 및/또는 다른 커패시턴스를 포함할 수 있다. 따라서, 이러한 예에서, 스위치 제어기(310)는, 감지 전류(Isen)가 기준 전류(Iref)보다 크면 제2 전류 소스(235)를 인에이블하고, 감지 전류(Isen)가 기준 전류(Iref) 미만이면 제2 전류 소스(235)를 디스에이블한다. 이러한 예에서, 스위치 제어기(310)의 임계치는 원하는 임계치에 따라 기준 전류(Iref)를 세팅함으로써 원하는 임계치로 세팅될 수 있다.
[0060] 스위치 제어기(310)가 도 4에 도시된 예시적인 구현으로 제한되지 않는다는 것이 인지되어야한다. 예컨대, 다른 구현에서, 스위치 제어기(310)는 노드(425)와 접지 레일 사이에 커플링된 감지 저항기를 포함할 수 있다. 이러한 예에서, 감지 저항기는 노드(425)에서 감지 전류(Isen)를 감지 전압으로 변환할 수 있고, 감지 저항기는 감지 전압이 위에서 논의된 스위치-트리거 전압에 도달할 때 스위치(320)를 폐쇄한다(그리고 그에 따라 제2 전류 소스(235)를 인에이블한다). 이러한 예에서, 제어 회로(250)의 임계치는 원하는 임계치에 따라 감지 저항기의 저항을 세팅함으로써 세팅될 수 있다.
[0061] 도 5는 특정 양상들에 따른 기준 전류 소스(430), 스위치(320), 제1 전류 소스(230), 및 제2 전류 소스(235)의 예시적인 구현을 도시한다.
[0062] 이러한 예에서, 기준 전류 소스(430)는 기준 전류 트랜지스터(510)를 이용하여 구현되며, 여기서 기준 전류 트랜지스터(510)의 게이트는 ("Vbias"로 라벨링된) 게이트 전압 바이어스에 의해 바이어싱된다. 도 5에 도시된 예에서, 기준-전류 트랜지스터(510)는 NFET를 이용하여 구현되며, 여기서, 기준-전류 트랜지스터(510)의 드레인은 노드(425)(예컨대, 전류-감지 트랜지스터(410)의 드레인)에 커플링되고, 기준-전류 트랜지스터(510)의 소스는 접지 레일에 커플링된다. 이러한 예에서, 기준 전류(Iref)는 기준-전류 트랜지스터(510)의 게이트 전압 바이어스(Vbias) 및 채널 폭에 의해 세팅된다.
[0063] 이러한 예에서, 제1 전류 소스(230)는 제1 전류-소스 트랜지스터(530)를 이용하여 구현되고, 제2 전류 소스(235)는 제2 전류-소스 트랜지스터(540)를 이용하여 구현된다. 도 5에 도시된 예에서, 제1 전류-소스 트랜지스터(530) 및 제2 전류-소스 트랜지스터(540)는 각각 NFET를 이용하여 구현된다. 도 5에 도시된 바와 같이, 제1 전류-소스 트랜지스터(530)의 게이트 및 제2 전류-소스 트랜지스터(540)의 게이트 둘 모두는 전압 바이어스(Vbias)에 의해 바이어싱될 수 있다. 이러한 예에서, 제1 전류-소스 트랜지스터(530)의 전류 및 제2 전류-소스 트랜지스터(540)의 전류는, 예컨대, 제1 전류-소스 트랜지스터(530)의 채널 폭 및 제2 전류-소스 트랜지스터(540)의 채널 폭을 독립적으로 세팅함으로써, 독립적으로 세팅될 수 있다.
[0064] 도 5의 예에서, 기준-전류 트랜지스터(510), 제1 전류-소스 트랜지스터(530), 및 제2 전류-소스 트랜지스터(540)의 게이트들은 공통 게이트 전압 바이어스(Vbias)에 의해 바이어싱된다. 그러나, 본 개시내용은 이러한 예로 제한되지 않으며, 다른 구현들에서, 기준 전류 트랜지스터(510), 제1 전류-소스 트랜지스터(530), 및 제2 전류-소스 트랜지스터(540)의 게이트들이, 상이한 바이어스 전압들에 의해 바이어싱될 수 있다는 것이 인지되어야 한다.
[0065] 이러한 예에서, 스위치(320)는 스위칭 트랜지스터(520)를 이용하여 구현된다. 스위칭 트랜지스터(520)의 게이트는 노드(425)에 커플링되고, 스위치(320)의 제어 입력(422)을 제공한다. 도 5의 예에서, 스위칭 트랜지스터(520)는 NFET를 이용하여 구현되며, 여기서, 스위칭 트랜지스터(520)의 드레인은 출력 트랜지스터(215)의 게이트에 커플링되고, 스위칭 트랜지스터(520)의 소스는 제2 전류 소스(235)에 커플링된다. 이러한 예에서, 스위치(320)의 스위치-트리거 전압은 제어 입력(422)에서의 전압에 대응하며, 제어 입력(422)에서 스위칭 트랜지스터(520)의 게이트-투-소스(gate-to-source) 전압은 스위칭 트랜지스터(520)의 임계 전압과 동일하거나 그 초과이다.
[0066] 도 5의 예에서, 스위치(320) 및 제2 전류 소스(235)의 포지션들은 도 3 및 도 4에서의 스위치(320) 및 제2 전류 소스(235)의 포지션들에 대해 스위칭된다. 두 경우들 모두에서, 스위치(320)와 제2 전류 소스(235)는 트랜지스터(215)의 게이트와 접지 레일 사이에 직렬로 커플링되며, 여기서, 제2 전류 소스(235)는 스위치(320)가 폐쇄될 때 인에이블되고, 스위치(320)가 개방될 때 디스에이블된다.
[0067] 도 6a는 작은 커패시턴스 부하(Cload)가 출력(270)에 커플링되는 경우에 대해 로우에서 하이로 전환되는 동안 ("Vgate"로 라벨링된) 게이트 전압, 출력 전압(Vout), ("Iout"으로 라벨링된) 출력 전류, 및 ("Vsw_en"으로 라벨링된) 스위치(320)의 제어 입력(422)에서의 전압의 예를 도시하는 타이밍도이다. 전환의 시작 시에, 제1 전류 소스(230)의 예비-구동 전류는 출력 트랜지스터(215)의 게이트 전압(Vgate)이 램프 다운되게한다. 결국, (PFET를 이용하여 구현되는) 출력 트랜지스터(215)가 턴 온되고, 출력 전류(Iout)가 구동기(210)의 출력(270)으로부터 부하 커패시턴스(Cload)로 흐르기 시작하여, 출력 전압(Vout)이 램프 업되게 한다. 이어서, 출력 트랜지스터(215)의 게이트-투-드레인 커패시턴스(Cgd)에 의해 제공되는 용량성 피드백은 출력 전압(Vout)이 (예컨대, 수학식 (1)에 기반하여) 대략 IS/Cgd의 슬루 레이트로 램프 업(615)되게 한다. 이러한 시간 동안, 용량성 피드백은 게이트 전압(Vgate)을 대략 일정한 전압(610)으로 유지하며, 이는 대략 IS/Cgd의 슬루 레이트를 초래한다. 또한, 이 시간 동안, 출력 전류(Iout)는 대략 일정한 전류 레벨(620)에 있다. 이러한 예에서, 출력 전류(Iout)는, 제어 회로(250)가 제2 전류 소스(235)를 인에이블하게 하기 위해 감지된 출력 전류에 대해 필요한 전류 레벨(630) 미만이다. 다시 말하면, 이러한 예에서, 검출된 부하 커패시턴스는 제2 전류 소스(235)로부터 추가적인 예비-구동 전류를 인에이블하기에 너무 작다.
[0068] 도 6b는 큰 커패시턴스 부하(Cload)가 출력(270)에 커플링되는 경우에 대해 로우에서 하이로 전환되는 동안 ("Vgate"로 라벨링된) 게이트 전압, 출력 전압(Vout), ("Iout"으로 라벨링된) 출력 전류, 및 ("Vsw_en"으로 라벨링된) 스위치(320)의 제어 입력(422)에서의 전압의 예를 도시하는 타이밍도이다. 전환의 시작 시에, 제1 전류 소스(230)의 예비-구동 전류는 출력 트랜지스터(215)의 게이트 전압(Vgate)이 램프 다운되게한다. 결국, (PFET를 이용하여 구현되는) 출력 트랜지스터(215)가 턴 온되고, 출력 전류(Iout)가 구동기(210)의 출력(270)으로부터 부하 커패시턴스(Cload)로 흐르기 시작하여, 출력 전압(Vout)이 램프 업되게 한다.
[0069] 이러한 예에서, 게이트-투-드레인 커패시턴스(Cgd)의 커패시턴스는 큰 용량성 부하에 대해 구동기(210)의 슬루 레이트를 제어하기에 충분한 루프 이득을 제공하기에 너무 작다. 그 결과, 출력 전압(Vout)은 초기에, 도 6a에 예시된 작은 커패시턴스 부하에 대한 경우보다 훨씬 더 느린 레이트로 램프 업한다(615).
[0070] 이러한 예에서, 출력 전류(Iout)는, 제어 회로(250)가 제2 전류 소스(235)를 인에이블하게 하기 위해 감지된 출력 전류에 대해 필요한 전류 레벨(630) 초과로 상승한다. 다시 말하면, 검출된 부하 커패시턴스는 제2 전류 소스(235)로부터 추가적인 예비-구동 전류를 인에이블하기에 충분히 크다. 제2 전류 소스(235)로부터의 추가적인 예비-구동 전류는 출력 트랜지스터(215)의 게이트 전압(Vgate)을 더 낮은 전압(640)으로 풀 다운하며, 이는 출력 전류(Iout)를 더 높은 전류 레벨(660)로 증가시키고 출력 전압(Vout)이 더 빠른 레이트로(예컨대, 도 6a의 작은 용량성 부하의 경우에 대한 레이트와 비교할만한(comparable) 레이트로) 램프 업하게 한다. 그 결과, 큰 용량성 부하에 대한 슬루 레이트는 도 6a의 작은 용량성 부하에 대한 슬루 레이트와 유사하다. 추가적인 예비-구동 전류가 없다면, 큰 용량성 부하에 대한 슬루 레이트는 도 6a의 작은 용량성 부하에 대한 슬루 레이트보다 상당히 느릴 것이다. 따라서, 제2 전류 소스(235)로부터의 추가적인 예비-구동 전류는, 큰 피드백 커패시터(CM)에 대한 필요없이, 큰 용량성 부하의 경우를 위한 슬루 레이트 제어를 제공한다.
[0071] 도 7은 본 개시내용의 양상들에 따른 다른 예시적인 슬루 레이트 제어 구동기(710)를 도시한다. 구동기(710)는 출력(770)을 로우로 구동(즉, 출력(770)을 풀 다운)하도록 구성된다.
[0072] 구동기(710)는 출력 트랜지스터(715) 및 제1 전류 소스(730)를 포함한다. 출력 트랜지스터(715)는 구동기(710)의 출력(770)과 접지 레일 사이에 커플링된 NFET를 이용하여 구현된다. 보다 구체적으로는, 출력 트랜지스터(715)의 드레인은 출력(770)에 커플링되고, 출력 트랜지스터(715)의 소스는 접지 레일에 커플링된다. 위에서 논의된 바와 같이, 접지 레일은 도면들에서 접지 심볼로 표현된다. 제1 전류 소스(730)는 출력 트랜지스터(715)의 게이트에 커플링되고, 출력 트랜지스터(715)의 게이트를 하이로 예비-구동하기 위해 전압 공급 레일(Vdd)로부터 출력 트랜지스터(715)의 게이트에 전류를 소싱하도록 구성된다.
[0073] 구동기(710)는 또한, 제2 전류 소스(735), 전류 센서(740), 및 제어 회로(750)를 포함한다. 제2 전류 소스(735)는 아래에서 추가로 논의되는 바와 같이, 제어 회로(750)에 의해 선택적으로 인에이블 또는 디스에이블된다. 제어 회로(750)에 의해 인에이블될 때, 제2 전류 소스(735)는 출력 트랜지스터(715)의 게이트에 전류를 소싱하도록 구성된다. 특정 양상들에서, 제어 회로(750)는, 아래에서 추가로 논의되는 바와 같이, 큰 커패시턴스 부하가 출력(770)에서 검출될 때, 제2 전류 소스(735)를 인에이블하여 추가적인 예비-구동 전류를 제공한다.
[0074] 전류 센서(740)는 구동기(710)의 출력 전류를 감지하도록 구성된다. 이러한 예에서, 출력 전류는 출력 트랜지스터(715)를 통해 접지로 흐르는 전류를 지칭한다. 전류 센서(740)에 의해 제공되는 감지된 출력 전류는 제어 회로(750)가 출력(770)에서 큰 부하 커패시턴스(Cload)를 검출할 수 있게 한다. 이는, 더 큰 부하 커패시턴스(Cload)로부터 더 많은 전류가 방전되므로 더 큰 부하 커패시턴스(Cload)가 구동기(710)의 출력 전류를 증가시키기 때문이다. 따라서, 감지된 출력 전류는 부하 커패시턴스(Cload)에 대한 정보를 제공하여, 제어 회로(750)가 감지된 출력 전류에 기반하여 큰 부하 커패시턴스(Cload)를 간접적으로 검출할 수 있게 한다.
[0075] 제어 회로(750)는 전류 센서(740) 및 제2 전류 소스(735)에 커플링된다. 일 예에서, 제어 회로(750)는, 전류 센서(740)로부터의 감지된 출력 전류가 임계치를 초과하면, 제2 전류 소스(735)를 인에이블하도록 구성된다. 이러한 경우, 임계치를 초과하는 감지된 출력 전류는 출력(770)에 커플링된 큰 부하 커패시턴스(Cload)를 표시할 수 있다. 따라서, 이러한 예에서, 제2 전류 소스(735)는, 감지된 출력 전류에 기반하여 큰 부하 커패시턴스(Cload)가 검출될 때, 인에이블된다. 제어 회로(750)는, 전류 센서(740)로부터의 감지된 출력 전류가 임계치 미만이면, 제2 전류 소스(735)를 디스에이블하도록 구성된다.
[0076] 이제, 구동기(710)의 예시적인 동작들이, 구동기(710)가 출력(770)을 하이에서 로우로 전환하는 경우에 대한 특정 양상들에 따라 논의될 것이다. 이러한 경우, 출력 트랜지스터(715)의 게이트는 초기에 로우(예컨대, 대략 접지)이고 출력(770)은 초기에 하이(예컨대, 대략 Vdd)인 것으로 가정된다. 출력 트랜지스터(715)의 게이트는, 예컨대, 출력 트랜지스터(715)의 게이트와 접지 레일사이의 스위치(도시되지 않음)를 폐쇄하고, 이어서 하이에서 로우로의 전환 전에 스위치를 개방함으로써, 초기에 로우로 세팅될 수 있다. 예컨대, 도 2에 도시된 예시적인 구동기(210)에 의해, 출력(770)이 초기에 하이로 세팅될 수 있다.
[0077] 출력(770)을 하이에서 로우로 전환하기 위해, 제1 전류 소스(730)는 출력 트랜지스터(715)의 게이트에 전류를 소싱하며, 이는 출력 트랜지스터(715)의 게이트를 하이로 예비-구동한다. 출력 트랜지스터(715)가 NFET를 이용하여 구현되기 때문에, 이는 출력 트랜지스터(715)를 턴 온되게 하여, 전류가 제2 출력 트랜지스터(715)를 통해 구동기(710)의 출력(770)으로부터 접지 레일로 흐를 수 있게 한다. 출력 트랜지스터(715)를 통해 접지 레일로 흐르는 전류는 부하 커패시턴스(Cload)를 방전시켜, ("Vout"으로 라벨링된) 출력 전압이 램프 다운되게 한다.
[0078] 하이에서 로우로의 전환 동안, 전류 센서(740)는 구동기(710)의 출력 전류를 감지하고, 감지된 출력 전류를 제어 회로(750)에 통신한다. 이러한 예에서, 출력 전류는 출력(770)으로부터 접지로 흘러 출력(770)을 로우로 풀링한다.
[0079] 감지된 출력 전류가 임계치 미만일 때, 제어 회로(750)는 제2 전류 소스(735)를 디스에이블하며, 이 경우에, 제2 전류 소스(735)는 추가적인 예비-구동 전류를 제공하지 않는다.
[0080] 감지된 출력 전류가 임계치 초과로 상승할 때, 제어 회로(750)는 제2 전류 소스(735)를 인에이블하여 추가적인 예비-구동 전류를 제공한다. 이는, 예컨대, 큰 부하 커패시턴스(Cload)가 출력(770)에 커플링될 때 발생할 수 있다. 추가적인 예비-구동 전류는 출력 트랜지스터(715)의 게이트 전압을 더 높게 상승시키며, 이는 출력 트랜지스터(715)를 통해 흐르는 전류를 증가시켜 큰 부하 커패시턴스(Cload)를 방전시키고 출력 전압(Vout)이 보다 빠르게 램프 다운되게 한다.
[0081] 큰 부하 커패시턴스(Cload)에 대해 추가적인 예비-구동 전류를 제공하는 것은 부하 커패시턴스들의 범위에 걸친 구동기(710)의 슬루 레이트의 변동을 감소시킨다. 이는, 추가적인 예비-구동 전류가 없으면, 큰 부하 커패시턴스(Cload)가, 작은 부하 커패시턴스(Cload)에 대한 구동기(710)의 슬루 레이트와 비교하여, 구동기(710)의 슬루 레이트를 상당히 감소시킬 것이기 때문이다. 큰 부하 커패시턴스(Cload)에 대해 출력 트랜지스터(715)의 게이트를 예비-구동하기 위해 추가적인 예비-구동 전류를 제공하는 것은, 큰 부하 커패시턴스(Cload)에 의해 야기되는 슬루 레이트의 감소를 제거하거나 감소시켜서, 부하 커패시턴스들의 범위에 걸친 보다 균일한 슬루 레이트를 초래한다.
[0082] 따라서, 전류 센서(740), 제어 회로(750) 및 제2 전류 소스(735)는 큰 피드백 커패시터(CM)에 대한 필요없이 구동기(710)에 대한 슬루 레이트 제어를 제공한다. 이는, 특히 칩이 낮은 커패시턴스 밀도를 갖는 경우에, 전류 센서(740), 제어 회로(750), 및 제2 전류 소스(735)가 큰 피드백 커패시터(CM)보다 더 작은 면적을 점유할 수 있기 때문에, 구동기(710)의 면적을 감소시킬 수 있다. 또한, 큰 피드백 커패시터(CM)에 대한 필요성을 제거하는 것은 전력 소비를 감소시킬 수 있다. 앞서 논의된 바와 같이, 큰 피드백 커패시터(CM)는 수학식 (1)에 기반하여 원하는 슬루 레이트를 달성하기 위해 큰 예비-구동 전류를 요구할 수 있다. 큰 피드백 커패시터(CM)가 없으면, 구동기(710)는 더 작은 예비-구동 전류를 사용하여 원하는 슬루 레이트를 달성할 수 있어서, 결과적으로 보다 전력-효율적인 구동기가 될 수 있다.
[0083] 구동기(710)는 2개의 전류 소스들로 제한되지 않으며, 2개 초과의 전류 소스들을 포함할 수 있다는 것이 인지되어야한다. 예컨대, 일부 구현들에서, 구동기(710)는 감지된 출력 전류에 기반하여 출력 트랜지스터(715)에 대한 추가적인 예비-구동 전류를 선택적으로 제공하도록 구성된 다수의 전류 소스들을 포함할 수 있다. 이들 구현들에서, 다수의 전류 소스들 각각은 개개의 임계치를 가질 수 있다. 다수의 전류 소스들 각각에 대해, 제어 회로(750)는, 감지된 출력 전류가 개개의 임계치를 초과하면 전류 소스를 인에이블하고, 감지된 출력 전류가 개개의 임계치 미만이면 전류 소스를 디스에이블하도록 구성될 수 있다. 다수의 전류 소스들에 대한 임계치들은 동일하거나 상이할 수 있다.
[0084] 일부 구현들에서, 제어 회로(750)는 감지된 출력 전류가 임계치와 동일하면 제2 전류 소스(735)를 인에이블할 수 있고, 다른 구현들에서, 제어 회로(750)는 감지된 출력 전류가 임계치와 동일하면 제2 전류 소스(735)를 디스에이블할 수 있다.
[0085] 도 8은 특정 양상들에 따른 제어 회로(750)의 예시적인 구현을 도시한다. 이러한 예에서, 제어 회로(750)는 스위치(820) 및 스위치 제어기(810)를 포함한다. 스위치(820)는 트랜지스터 또는 다른 타입의 스위치를 이용하여 구현될 수 있다. 스위치(820)는 제2 전류 소스(735)와 직렬로 커플링된다. 도 8에 도시된 예에서, 스위치(820)는 제2 전류 소스(735)와 전압 공급 레일(Vdd) 사이에 커플링된다. 그러나, 다른 구현들에서, 스위치(820)는 제2 전류 소스(735)와 출력 트랜지스터(715)의 게이트 사이에 커플링될 수 있고, 제2 전류 소스(735)는 전압 공급 레일(Vdd)과 스위치(820) 사이에 커플링될 수 있다는 것이 인지되어야 한다.
[0086] 스위치 제어기(810)는 전류 센서(740)로부터의 감지된 출력 전류에 기반하여 스위치(720)를 개방 또는 폐쇄함으로써 제2 전류 소스(735)를 인에이블 또는 디스에이블하도록 구성된다. 일 예에서, 스위치 제어기(810)는 감지된 출력 전류가 임계치를 초과하면 스위치(820)를 폐쇄하도록 구성된다. 이러한 경우, 스위치(820)를 폐쇄하는 것은 제2 전류 소스(735)를 전압 공급 레일(Vdd)에 커플링함으로써 제2 전류 소스(735)를 인에이블하여, 제2 전류 소스(735)가 전압 공급 레일(Vdd)로부터 출력 트랜지스터(715)의 게이트에 전류를 소싱할 수 있게 한다. 스위치 제어기(810)는 감지된 출력 전류가 임계치 미만이면 스위치(820)를 개방하도록 구성된다. 이러한 경우, 스위치(820)를 개방하는 것은 제2 전류 소스(735)를 전압 공급 레일(Vdd)로부터 디커플링함으로써 제2 전류 소스(735)를 디스에이블한다.
[0087] 도 9는 특정 양상들에 따른 전류 센서(740) 및 스위치 제어기(810)의 예시적인 구현을 도시한다. 이러한 예에서, 전류 센서(740)는 전류-감지 트랜지스터(910)를 포함한다. 도 9의 예에서, 전류-감지 트랜지스터(910)는 NFET를 이용하여 구현된다. 전류-감지 트랜지스터(910)의 게이트는 출력 트랜지스터(715)의 게이트에 커플링되고, 전류-감지 트랜지스터(910)의 소스는 접지 레일에 커플링되며, 전류-감지 트랜지스터(910)의 드레인은 스위치 제어기(810)에 커플링된다. 전류-감지 트랜지스터(910)의 게이트는 출력 트랜지스터(715)의 게이트-투-드레인 커패시턴스를 통해 출력 트랜지스터(715)의 드레인에 용량성 커플링된다. 출력 트랜지스터(715)의 게이트-투-드레인 커패시턴스는 도 9에서 커패시터(Cgd)로서 표현된다. 출력 트랜지스터(715)의 게이트-투-드레인 커패시턴스는 출력 트랜지스터(715)에 커플링된 별개의 커패시터로부터가 아니라 출력 트랜지스터(715)의 구조로부터 비롯된다는 것이 인지되어야 한다.
[0088] 이러한 예에서, 전류-감지 트랜지스터(910)는 출력 트랜지스터(715)와 전류 미러를 형성하여, 전류-감지 트랜지스터(910)가 구동기(710)의 출력 전류에 비례하는 감지 전류(Isen)를 생성하게 한다. 감지 전류(Isen)가 구동기(710)의 출력 전류에 비례하기 때문에, 감지 전류(Isen)는 구동기(710)의 출력 전류에 관한 정보를 스위치 제어기(810)에 제공한다. 감지 전류(Isen)는 위에서 논의된 감지된 출력 전류를 제공한다. 특정 양상들에서, 감지 전류(Isen)는 출력 전류의 축소된 버전이며, 이는 전류-감지 트랜지스터(910)의 채널 폭을 출력 트랜지스터(715)의 채널 폭보다 더 작게 만듦으로써 달성될 수 있다.
[0089] 이러한 예에서, 스위치 제어기(810)는 기준 전류(Iref)를 생성하도록 구성된 기준 전류 소스(930)를 포함한다. 아래에서 추가로 논의되는 바와 같이, 위에서 논의된 스위치 제어기(810)의 임계치는 기준 전류(Iref)에 의해 세팅될 수 있다. 전류-감지 트랜지스터(910) 및 기준 전류 소스(930)는 노드(925)에서 커플링된다. 도 9의 예에서, 전류-감지 트랜지스터(910)의 드레인은 노드(925)에 커플링된다. 노드(925)는 또한 스위치(820)의 제어 입력(922)에 커플링된다. 이러한 예에서, 스위치(820)는 제어 입력(922)에서의 전압이 공급 전압(Vdd) 미만으로 스위치-트리거 전압만큼 떨어질 때 폐쇄되도록 구성될 수 있다. 스위치(820)가 트랜지스터를 이용하여 구현되는 예에서, 제어 입력(922)은 트랜지스터의 게이트에 위치되고, 스위치-트리거 전압은 트랜지스터의 임계 전압의 함수일 수 있다. 도 9의 예에서, 스위치(820)의 제어 입력(922)은 기준 전류 소스(930) 및 전류 센서(740)(예컨대, 전류-감지 트랜지스터(910)의 드레인)에 커플링된다.
[0090] 하이에서 로우로의 출력(770)의 전환 동안, 전류-감지 트랜지스터(910)는 구동기(710)의 출력 전류에 비례하는 감지 전류(Isen)를 생성한다. 감지 전류(Isen)는 노드(925)에서 기준 전류(Iref)와 비교된다. 감지 전류(Isen)가 기준 전류(Iref)보다 작으면, 기준 전류(Iref)는 노드(925)에서의 전압을 공급 전압(Vdd)에 가깝게 유지할 수 있다. 이러한 경우, 스위치(820)는 개방되고 제2 전류 소스(735)는 디스에이블된다. 감지 전류(Isen)가 기준 전류(Iref)보다 크면, 감지 전류(Isen)는 노드(925)에서 커패시턴스(도시되지 않음)를 방전시켜, 노드(925)에서의 전압이 스위치-트리거 전압과 동일하거나 그 초과한 양만큼 떨어지게 할 수 있다. 이러한 경우, 스위치(820)는 폐쇄되고 제2 전류 소스(735)는 인에이블된다. 노드(925)에서의 커패시턴스는 스위치(820)의 제어 입력(922)에서의 커패시턴스 및/또는 다른 커패시턴스를 포함할 수 있다. 따라서, 이러한 예에서, 스위치 제어기(810)는, 감지 전류(Isen)가 기준 전류(Iref)보다 크면 제2 전류 소스(735)를 인에이블하고, 감지 전류(Isen)가 기준 전류(Iref) 미만이면 제2 전류 소스(735)를 디스에이블한다. 이러한 예에서, 스위치 제어기(810)의 임계치는 원하는 임계치에 따라 기준 전류(Iref)를 세팅함으로써 원하는 임계치로 세팅될 수 있다.
[0091] 스위치 제어기(810)가 도 9에 도시된 예시적인 구현으로 제한되지 않는다는 것이 인지되어야한다. 예컨대, 다른 구현에서, 스위치 제어기(810)는 노드(925)와 전압 공급 레일(Vdd) 사이에 커플링된 감지 저항기를 포함할 수 있다. 이러한 예에서, 감지 저항기는 노드(925)에서 감지 전류(Isen)를 감지 전압으로 변환할 수 있고, 감지 저항기는 노드(925)에서의 감지 전압이 공급 전압(Vdd) 미만으로 위에서 논의된 스위치-트리거 전압만큼 떨어질 때 스위치(820)를 폐쇄한다(그리고 그에 따라 제2 전류 소스(735)를 인에이블한다). 이러한 예에서, 제어 회로(750)의 임계치는 원하는 임계치에 따라 감지 저항기의 저항을 세팅함으로써 세팅될 수 있다.
[0092] 도 10은 특정 양상들에 따른 기준 전류 소스(930), 스위치(820), 제1 전류 소스(730), 및 제2 전류 소스(735)의 예시적인 구현을 도시한다.
[0093] 이러한 예에서, 기준 전류 소스(930)는 기준 전류 트랜지스터(1010)를 이용하여 구현되며, 여기서 기준 전류 트랜지스터(1010)의 게이트는 ("Vbias"로 라벨링된) 게이트 전압 바이어스에 의해 바이어싱된다. 게이트 전압 바이어스는 도 5의 게이트 전압 바이어스와 상이할 수 있다. 도 10에 도시된 예에서, 기준-전류 트랜지스터(1010)는 PFET를 이용하여 구현되며, 여기서, 기준-전류 트랜지스터(1010)의 드레인은 노드(925)(예컨대, 전류-감지 트랜지스터(910)의 드레인)에 커플링되고, 기준-전류 트랜지스터(1010)의 소스는 전압 공급 레일(Vdd)에 커플링된다. 이러한 예에서, 기준 전류(Iref)는 기준-전류 트랜지스터(1010)의 게이트 전압 바이어스(Vbias) 및 채널 폭에 의해 세팅된다.
[0094] 이러한 예에서, 제1 전류 소스(730)는 제1 전류-소스 트랜지스터(1030)를 이용하여 구현되고, 제2 전류 소스(735)는 제2 전류-소스 트랜지스터(1040)를 이용하여 구현된다. 도 10에 도시된 예에서, 제1 전류-소스 트랜지스터(1030) 및 제2 전류-소스 트랜지스터(1040)는 각각 PFET를 이용하여 구현된다. 도 10에 도시된 바와 같이, 제1 전류-소스 트랜지스터(1030)의 게이트 및 제2 전류-소스 트랜지스터(1040)의 게이트 둘 모두는 전압 바이어스(Vbias)에 의해 바이어싱될 수 있다. 이러한 예에서, 제1 전류-소스 트랜지스터(1030)의 전류 및 제2 전류-소스 트랜지스터(1040)의 전류는, 예컨대, 제1 전류-소스 트랜지스터(1030)의 채널 폭 및 제2 전류-소스 트랜지스터(1040)의 채널 폭을 독립적으로 세팅함으로써, 독립적으로 세팅될 수 있다.
[0095] 도 10의 예에서, 기준-전류 트랜지스터(1010), 제1 전류-소스 트랜지스터(1030), 및 제2 전류-소스 트랜지스터(1040)의 게이트들은 공통 게이트 전압 바이어스(Vbias)에 의해 바이어싱된다. 그러나, 본 개시내용은 이러한 예로 제한되지 않으며, 다른 구현들에서, 기준 전류 트랜지스터(1010), 제1 전류-소스 트랜지스터(1030), 및 제2 전류-소스 트랜지스터(1040)의 게이트들이, 상이한 바이어스 전압들에 의해 바이어싱될 수 있다는 것이 인지되어야 한다.
[0096] 이러한 예에서, 스위치(820)는 스위칭 트랜지스터(1020)를 이용하여 구현된다. 스위칭 트랜지스터(1020)의 게이트는 노드(925)에 커플링되고, 스위치(820)의 제어 입력(922)을 제공한다. 도 10의 예에서, 스위칭 트랜지스터(1020)는 PFET를 이용하여 구현되며, 여기서, 스위칭 트랜지스터(1020)의 드레인은 출력 트랜지스터(715)의 게이트에 커플링되고, 스위칭 트랜지스터(1020)의 소스는 제2 전류 소스(735)에 커플링된다.
[0097] 도 10의 예에서, 스위치(820) 및 제2 전류 소스(735)의 포지션들은 도 8 및 도 9에서의 스위치(820) 및 제2 전류 소스(735)의 포지션들에 대해 스위칭된다. 두 경우들 모두에서, 스위치(820)와 제2 전류 소스(735)는 트랜지스터(715)의 게이트와 전압 공급 레일(Vdd) 사이에 직렬로 커플링되며, 여기서, 제2 전류 소스(735)는 스위치(820)가 폐쇄될 때 인에이블되고, 스위치(820)가 개방될 때 디스에이블된다.
[0098] 도 11은 본 개시내용의 특정한 양상들에 따른, ("Vin"으로 라벨링된) 입력 전압에 기반하여 구동기 출력을 하이 또는 로우로 풀링하도록 구성된 슬루 레이트 제어 구동기(1110)의 예를 도시한다. 아래에서 추가로 논의되는 바와 같이, 구동기(1110)는 도 2의 예시적인 구동기(210)와 도 7의 예시적인 구동기(710)를 조합한다.
[0099] 구동기(1110)는 출력 스테이지(1112), 제1 전류 소스(1130), 제2 전류 소스(1135), 제3 전류 소스(1132), 제4 전류 소스(1137), 제1 전류 센서(1140), 제2 전류 센서(1142), 제1 제어 회로(1150), 제2 제어 회로(1152), 제1 스위치(1160), 제2 스위치(1165), 제3 스위치(1170), 및 제4 스위치(1175)를 포함한다. 아래에서 추가로 논의되는 바와 같이, 제1 스위치(1160), 제2 스위치(1165), 제3 스위치(1170), 및 제4 스위치(1175)의 온/오프 상태들은 구동기(1110)의 입력(1180)에서의 입력 전압에 의해 제어된다.
[0100] 출력 스테이지(1112)는 제1 출력 트랜지스터(1115) 및 제2 출력 트랜지스터(1120)를 포함한다. 도 11의 예에서, 제1 출력 트랜지스터(1115)는 구동기(1110)의 출력(1190)과 전압 공급 레일(Vdd) 사이에 커플링된 PFET를 이용하여 구현되고, 제2 출력 트랜지스터(1120)는 접지 레일과 구동기(1110)의 출력(1190) 사이에 커플링된 NFET를 이용하여 구현된다. 제1 출력 트랜지스터(1115)는 출력(1190)을 하이로 구동(즉, 출력(1190)을 풀 업)하도록 구성되며 도 2의 출력 트랜지스터(215)에 대응할 수 있다. 제2 출력 트랜지스터(1120)는, 아래에서 더 논의되는 바와 같이, 출력(1190)을 로우로 구동(즉, 출력(1190)을 풀 다운)하도록 구성되며 도 7의 출력 트랜지스터(715)에 대응할 수 있다.
[0101] 이러한 예에서, 제1 스위치(1160)는 제1 출력 트랜지스터(1115)의 게이트와 전압 공급 레일(Vdd) 사이에 커플링된다. 제1 전류 소스(1130) 및 제3 스위치(1170)는 제1 출력 트랜지스터(1115)의 게이트와 접지 레일 사이에 직렬로 커플링된다. 제2 전류 소스(1135)는 아래에서 추가로 논의되는 바와 같이, 제1 제어 회로(1150)에 의해 선택적으로 인에이블 또는 디스에이블된다. 제1 전류 센서(1140)는 제1 출력 트랜지스터(1115)를 통해 흐르는 구동기(1110)의 출력 전류를 감지하도록 구성된다.
[0102] 제1 제어 회로(1150)는 제1 전류 센서(1140) 및 제2 전류 소스(1135)에 커플링된다. 일 예에서, 제1 제어 회로(1150)는, 제1 전류 센서(1140)로부터의 감지된 출력 전류가 제1 임계치를 초과하면, 제2 전류 소스(1135)를 인에이블하도록 구성된다. 이러한 경우, 제1 임계치를 초과하는 감지된 출력 전류는 출력(1190)에 커플링된 큰 부하 커패시턴스(Cload)를 표시할 수 있다. 제1 제어 회로(1150)는, 제1 전류 센서(1140)로부터의 감지된 출력 전류가 제1 임계치 미만이면, 제2 전류 소스(1135)를 디스에이블하도록 구성된다.
[0103] 제1 전류 소스(1130)는 도 2에 도시된 제1 전류 소스(230)에 대응할 수 있고, 제2 전류 소스(1135)는 도 2에 도시된 제2 전류 소스(235)에 대응할 수 있고, 제1 전류 센서(1140)는 도 2에 도시된 전류 센서(240)에 대응할 수 있고, 그리고 제1 제어 회로(1150)는 도 2에 도시된 제어 회로(250)에 대응할 수 있다. 따라서, 위에서 주어진 제1 전류 소스(230), 제2 전류 소스(235), 전류 센서(240) 및 제어 회로(250)의 설명들은 제1 전류 소스(1130), 제2 전류 소스(1135), 제1 전류 센서(1140), 및 제1 제어 회로(1150)에 각각 적용가능하다.
[0104] 이러한 예에서, 제2 스위치(1165)는 제2 출력 트랜지스터(1120)의 게이트와 접지 레일 사이에 커플링된다. 제3 전류 소스(1132) 및 제4 스위치(1175)는 제2 출력 트랜지스터(1120)의 게이트와 전압 공급 레일(Vdd) 사이에 직렬로 커플링된다. 제4 전류 소스(1137)는 아래에서 추가로 논의되는 바와 같이, 제2 제어 회로(1152)에 의해 선택적으로 인에이블 또는 디스에이블된다. 제2 전류 센서(1142)는 제2 출력 트랜지스터(1120)를 통해 흐르는 구동기(1110)의 출력 전류를 감지하도록 구성된다.
[0105] 제2 제어 회로(1152)는 제2 전류 센서(1142) 및 제4 전류 소스(1137)에 커플링된다. 일 예에서, 제2 제어 회로(1152)는, 제2 전류 센서(1142)로부터의 감지된 출력 전류가 제2 임계치를 초과하면, 제4 전류 소스(1137)를 인에이블하도록 구성된다. 이러한 경우, 제2 임계치를 초과하는 감지된 출력 전류는 출력(1190)에 커플링된 큰 부하 커패시턴스(Cload)를 표시할 수 있다. 제2 제어 회로(1152)는, 제2 전류 센서(1142)로부터의 감지된 출력 전류가 제2 임계치 미만이면, 제4 전류 소스(1137)를 디스에이블하도록 구성된다. 제1 임계치와 제2 임계치는 동일하거나 상이할 수 있다.
[0106] 제3 전류 소스(1132)는 도 7에 도시된 제1 전류 소스(730)에 대응할 수 있고, 제4 전류 소스(1137)는 도 7에 도시된 제2 전류 소스(735)에 대응할 수 있고, 제2 전류 센서(1142)는 도 7에 도시된 전류 센서(740)에 대응할 수 있고, 그리고 제2 제어 회로(1152)는 도 7에 도시된 제어 회로(750)에 대응할 수 있다. 따라서, 위에서 주어진 제1 전류 소스(730), 제2 전류 소스(735), 전류 센서(740) 및 제어 회로(750)의 설명들은 제3 전류 소스(1132), 제4 전류 소스(1137), 제2 전류 센서(1142), 및 제2 제어 회로(1152)에 각각 적용가능하다.
[0107] 동작시, 구동기(1110)는 구동기(1110)의 입력(1180)에서의 입력 전압에 기반하여 출력(1190)을 하이 또는 로우로 구동하도록 구성된다. 보다 구체적으로는, 구동기(1110)는 입력 전압이 제1 로직 값을 가질 때 출력(1190)을 하이로 구동하고, 입력 전압이 제2 로직 값을 가질 때 출력(1190)을 로우로 구동한다. 제1 로직 값이 로우(예컨대, 대략 접지)일 수 있고 제2 로직 값이 하이(예컨대, 대략 Vdd)일 수 있거나, 또는 그 반대일 수 있다.
[0108] 입력 전압이 제1 로직 값을 가질 때, 제2 스위치(1165)는 폐쇄(즉, 턴 온)되고, 제1 스위치(1160)는 개방(즉, 턴 오프)된다. 그 결과, 제2 출력 트랜지스터(1120)의 게이트는 제2 스위치(1165)에 의해 접지 레일에 커플링되며, 이는 제2 출력 트랜지스터(1120)를 디스에이블(즉, 턴 오프)한다. 부가적으로, 제3 스위치(1170)는 폐쇄(즉, 턴 온)되고, 제4 스위치(1175)는 개방(즉, 턴 오프)된다. 결과로, 제1 전류 소스(1130)가 제1 출력 트랜지스터(1115)의 게이트에 커플링된다.
[0109] 이러한 경우, 제1 전류 소스(1130), 제2 전류 소스(1135), 제1 전류 센서(1140), 및 제1 제어 회로(1150)는 각각 도 2에 도시된 제1 전류 소스(230), 제2 전류 소스(235), 전류 센서(240), 및 제어 회로(250)와 유사한 구성으로 커플링된다.
[0110] 제1 전류 소스(1130)는 제1 출력 트랜지스터(1115)의 게이트로부터 전류를 싱킹하여 제1 출력 트랜지스터(1115)의 게이트를 로우로 예비-구동하며, 이는 제1 출력 트랜지스터(1115)를 턴 온시킨다. 제1 전류 센서(1140)는 제1 출력 트랜지스터(1115)를 통해 흐르는 구동기(1110)의 출력 전류를 감지하고, 감지된 출력 전류를 제1 제어 회로(1150)에 통신한다. 제1 제어 회로(1150)는, 제1 전류 센서(1140)로부터의 감지된 출력 전류가 제1 임계치를 초과하면, 제2 전류 소스(1135)를 인에이블한다. 이러한 경우, 제2 전류 소스(1135)는 제1 출력 트랜지스터(1115)에 대한 추가적인 예비-구동 전류를 제공한다. 제1 제어 회로(1150)는, 제1 전류 센서(1140)로부터의 감지된 출력 전류가 제1 임계치 미만이면, 제2 전류 소스(1135)를 디스에이블한다.
[0111] 제1 전류 센서(1140), 제1 제어 회로(1150), 및 제2 전류 소스(1135)는 전류 센서(240), 제어 회로(250), 및 제2 전류 소스(235)에 대해 위에서 주어진 이유들로 인해 로우에서 하이로의 출력(1190)의 전환을 위한 슬루 레이트 제어를 제공한다. 따라서, 슬루 레이트 제어의 상세한 설명은 간결성을 위해 여기서 반복되지 않는다. 제1 전류 센서(1140)는 전류-감지 트랜지스터(예컨대, 전류-감지 트랜지스터(410))를 이용하여 구현될 수 있다. 제1 제어 회로(1150)는 도 3 내지 도 5에 도시된 예시적인 구현들 중 임의의 구현을 이용하여 구현될 수 있다.
[0112] 입력 전압이 제2 로직 값을 가질 때, 제2 스위치(1165)는 개방(즉, 턴 오프)되고, 제1 스위치(1160)는 폐쇄(즉, 턴 온)된다. 그 결과, 제1 출력 트랜지스터(1115)의 게이트는 제1 스위치(1160)에 의해 전압 공급 레일(Vdd)에 커플링되며, 이는 제1 출력 트랜지스터(1115)를 디스에이블(즉, 턴 오프)한다. 부가적으로, 제3 스위치(1170)는 개방(즉, 턴 오프)되고, 제4 스위치(1175)는 폐쇄(즉, 턴 온)된다. 결과로, 제3 전류 소스(1132)가 제2 출력 트랜지스터(1120)의 게이트에 커플링된다.
[0113] 이러한 경우, 제3 전류 소스(1132), 제4 전류 소스(1137), 제2 전류 센서(1142), 및 제2 제어 회로(1152)는 각각 도 7에 도시된 제1 전류 소스(730), 제2 전류 소스(735), 전류 센서(740), 및 제어 회로(750)와 유사한 구성으로 커플링된다.
[0114] 제3 전류 소스(1132)는 제2 출력 트랜지스터(1120)의 게이트로부터 전류를 싱킹하여 제2 출력 트랜지스터(1120)의 게이트를 하이로 예비-구동하며, 이는 제2 출력 트랜지스터(1120)를 턴 온시킨다. 제2 전류 센서(1142)는 제2 출력 트랜지스터(1120)를 통해 흐르는 구동기(1110)의 출력 전류를 감지하고, 감지된 출력 전류를 제2 제어 회로(1152)에 통신한다. 제2 제어 회로(1152)는, 제2 전류 센서(1142)로부터의 감지된 출력 전류가 제2 임계치를 초과하면, 제4 전류 소스(1137)를 인에이블한다. 이러한 경우, 제4 전류 소스(1137)는 제2 출력 트랜지스터(1120)에 대한 추가적인 예비-구동 전류를 제공한다. 제2 제어 회로(1152)는, 제2 전류 센서(1142)로부터의 감지된 출력 전류가 제2 임계치 미만이면, 제4 전류 소스(1137)를 디스에이블한다.
[0115] 제2 전류 센서(1142), 제2 제어 회로(1152), 및 제4 전류 소스(1137)는 전류 센서(740), 제어 회로(750), 및 제2 전류 소스(735)에 대해 위에서 주어진 이유들로 인해 하이에서 로우로의 출력(1190)의 전환을 위한 슬루 레이트 제어를 제공한다. 따라서, 슬루 레이트 제어의 상세한 설명은 간결성을 위해 여기서 반복되지 않는다. 제2 전류 센서(1142)는 전류-감지 트랜지스터(예컨대, 전류-감지 트랜지스터(910))를 이용하여 구현될 수 있다. 제2 제어 회로(1152)는 도 8 내지 도 10에 도시된 예시적인 구현들 중 임의의 구현을 이용하여 구현될 수 있다.
[0116] 도 12는 특정 양상들에 따라 구동기(1220)가 시스템(1210)(예컨대, 모바일 디바이스)에서 제1 칩(1212)과 제2 칩(1214) 사이의 칩-투-칩 통신을 제공하는 데 사용되는 예를 도시한다. 구동기(1220)는 위에서 논의된 예시적인 슬루 레이트 제어 구동기들(210, 710 및 1110) 중 임의의 하나를 포함할 수 있다. 이러한 예에서, 구동기(1220)는 제1 칩(1212) 상에 통합되고, 대응하는 수신기(1240)는 제2 칩(1214) 상에 통합된다.
[0117] 구동기(1220)의 출력(1224)은 제1 칩(1212) 상의 제1 패드(1225)에 커플링되고, 수신기(1240)의 입력(1242)은 제2 칩(1214) 상의 제2 패드(1245)에 커플링된다. 송신 라인(1230)은 제1 패드(1225)와 제2 패드(1245) 사이에 커플링된다. 송신 라인(1230)은 기판(예컨대, 인쇄 회로 기판) 상의 하나 이상의 금속 트레이스들, 케이블(예컨대, 동축 케이블), 하나 이상의 와이어들, 또는 이들의 임의의 조합을 포함할 수 있다.
[0118] 동작시, 제2 칩(1214)에 송신될 입력 신호(예컨대, 데이터 신호)가 구동기(1220)의 입력(1222)에 입력된다. 도 12에서, 입력 신호는 Vin의 전압을 갖는다. 입력 신호는 제1 칩(1212) 상의 프로세서(도시되지 않음) 또는 제1 칩(1212) 상의 다른 디바이스로부터 나올 수 있다. 이어서, 구동기(1220)는 입력 신호에 기반하여 송신 라인(1230)을 구동한다. 구동기(1220)의 출력은 도 12에서 Vout의 전압을 갖는다.
[0119] 수신기(1240)는 송신 라인(1230)을 통해 구동기(1220)의 출력(1224)으로부터 신호를 수신하고, 수신된 신호를 프로세싱한다. 예컨대, 수신기(1240)는 신호를 증폭하고, (예컨대, 신호 왜곡을 보상하기 위해) 신호를 등화하고, 신호를 샘플링하여 신호로부터 데이터 비트들을 복원하는 등을 할 수 있다. 수신기(1240)는 출력(1244)에서의 결과적인 프로세싱된 신호를 추가의 프로세싱을 위해 제2 칩(1214) 상의 프로세서(도시되지 않음)에 출력할 수 있다.
[0120] 이러한 예에서, 구동기(1220)는 부하 커패시턴스들의 범위에 걸쳐 더 균일한 슬루 레이트를 제공하기 위해 본 개시내용의 임의의 하나 이상의 양상들에 따른 슬루 레이트 제어를 구현할 수 있다. 부하 커패시턴스는 송신 라인(1230)의 커패시턴스, 제1 패드(1225)의 커패시턴스 등을 포함할 수 있다.
[0121] 도 13은 특정 양상들에 따른 구동기에 대한 슬루 레이트 제어 방법(1300)을 예시한다. 구동기는 구동기의 출력과 레일 사이에 커플링된 출력 트랜지스터를 포함한다. 구동기는 구동기(210, 710 또는 1110)에 대응할 수 있고, 레일은 전압 공급 레일(Vdd) 또는 접지 레일일 수 있으며, 출력 트랜지스터는 출력 트랜지스터(215, 715, 1115 또는 1120)에 대응할 수 있다.
[0122] 블록(1310)에서, 출력 트랜지스터의 게이트는 제1 전류 소스를 사용하여 예비-구동 전류로 예비-구동된다. 제1 전류 소스는 전류 소스(230, 730, 1130 또는 1132)에 대응할 수 있다.
[0123] 블록(1320)에서, 구동기의 출력 전류가 감지된다. 출력 전류는 예컨대, 전류 센서(240, 740, 1140 또는 1142)를 사용하여 감지될 수 있다. 특정 양상들에서, 출력 전류는 출력 트랜지스터의 게이트가 예비-구동되는 동안 감지된다.
[0124] 블록(1330)에서, 감지된 출력 전류가 임계치를 초과하면 제2 전류 소스가 인에이블되고, 제2 전류 소스는 출력 트랜지스터의 게이트에 대한 추가적인 예비-구동 전류를 제공한다. 제2 전류 소스는 전류 소스(235, 735, 1135 또는 1137)에 대응할 수 있다. 제2 전류 소스는 제어 회로(250, 750, 1150 또는 1152)에 의해 인에이블될 수 있다.
[0125] 블록(1340)에서, 감지된 출력 전류가 임계치 미만이면 제2 전류 소스는 디스에이블된다. 제2 전류 소스는 제어 회로(250, 750, 1150 또는 1152)에 의해 디스에이블될 수 있다.
[0126] 특정 양상들에서, 구동기의 출력 전류를 감지하는 것은 출력 전류에 기반하여 감지 전류를 생성하는 것을 포함할 수 있다. 감지 전류는 전류-감지 트랜지스터(예컨대, 전류-감지 트랜지스터(410 또는 910))에 의해 생성될 수 있다. 감지 전류(예컨대, Isen)는 구동기의 출력 전류에 거의 비례(예컨대, 출력 전류의 축소된 버전)할 수 있다. 이러한 양상들에서, 제2 전류 소스는, 감지 전류가 기준 전류(예컨대, Iref)보다 크면 인에이블되고, 감지 전류가 기준 전류보다 작으면 디스에이블될 수 있다. 기준 전류는 기준 전류 소스(예컨대, 기준 전류 소스(430 또는 930))에 의해 생성될 수 있다.
[0127] 본 개시내용은 본 개시내용의 양상들을 설명하기 위해 위에서 사용된 예시적인 용어로 제한되지 않는다는 것이 인지되어야 한다. 예컨대, 구동기는 또한 출력 구동기, 구동 회로, 패드 구동기, 또는 다른 용어로 지칭될 수 있다. 다른 예에서, 슬루 레이트는 또한 트랜지션 시간, 상승/하강 시간 또는 다른 용어로 지칭될 수 있다. 다른 예에서, 레일은 전압 공급 레일을 지칭할 수 있거나, 또는 전압 공급이 제로인 특정 경우에, 접지 레일을 지칭할 수 있다. 추가로, 전압 공급 레일은 또한, 전력 공급 레일, 전압 레일, 전력 레일 등으로 지칭될 수 있다.
[0128] “제1”, “제2” 등과 같은 지정을 사용하는 본 명세서의 엘리먼트에 대한 임의의 참조는 일반적으로 이러한 엘리먼트들의 양 또는 순서를 제한하지 않는다. 오히려, 이러한 지정들은 둘 이상의 엘리먼트들 또는 엘리먼트의 인스턴스들 사이를 구별하는 편리한 방법으로서 본 명세서에서 사용된다. 따라서, 제1 및 제2 엘리먼트들에 대한 참조는, 오직 2개의 엘리먼트들만이 이용될 수 있는 것 또는 제1 엘리먼트가 제2 엘리먼트에 선행해야 하는 것을 의미하지 않는다.
[0129] 본 개시내용 내에서, "예시적인"이라는 단어는, "예, 예증 또는 예시로서 기능하는"것을 의미하도록 사용된다. "예시적인"것으로서 본 명세서에서 설명된 임의의 구현 또는 양상은 본 개시내용의 다른 양상들에 비해 반드시 바람직하거나 유리한 것으로서 해석될 필요는 없다. 유사하게, "양상들"이라는 용어는, 본 개시내용의 모든 양상들이 논의된 특성, 이점 또는 동작 모드를 포함한다는 것을 요구하지는 않는다.
[0130] 본 개시의 이전 설명은 임의의 당업자가 본 개시를 사용하거나 실시할 수 있게 하도록 제공된다. 본 개시내용에 대한 다양한 수정들이 당업자들에게 용이하게 자명할 것이며, 본 명세서에서 정의된 일반적인 원리들은 본 개시내용의 범위를 벗어나지 않으면서 다른 변형들에 적용될 수 있다. 따라서, 본 개시는 본 명세서에서 설명된 예시들로 한정되는 것으로 의도되는 것이 아니라, 본 명세서에 개시된 원리들 및 신규한 특징들에 부합하는 가장 넓은 범위에 따르는 것이다.
[0131] 다음에서는, 본 발명의 이해를 용이하게 하기 위해 추가의 예들이 설명된다.
[0132] 일 예에서, 구동기가 설명되며, 구동기는 구동기의 출력과 제1 레일 사이에 커플링된 출력 트랜지스터, 출력 트랜지스터의 게이트에 커플링된 제1 전류 소스, 제2 전류 소스, 스위치 ― 스위치 및 제2 전류 소스는 출력 트랜지스터의 게이트와 제2 레일 사이에 직렬로 커플링됨 ―, 구동기의 출력 전류에 기반하여 감지 전류를 생성하도록 구성된 전류 센서, 및 기준 전류를 생성하도록 구성된 기준 전류 소스를 포함하며, 전류 센서 및 기준 전류 소스는 스위치의 제어 입력에 커플링된다. 전류 센서는, 출력 트랜지스터의 게이트에 커플링된 게이트, 기준 전류 소스에 커플링된 드레인, 및 제1 레일에 커플링된 소스를 갖는 전류-감지 트랜지스터를 포함할 수 있다. 전류-감지 트랜지스터의 게이트는 출력 트랜지스터의 드레인에 용량성 커플링될 수 있다. 제1 레일은 전압 공급 레일을 포함할 수 있고, 출력 트랜지스터는 전압 공급 레일에 커플링된 소스 및 구동기의 출력에 커플링된 드레인을 갖는 p-형 전계 효과 트랜지스터를 포함할 수 있다. 제2 전류 소스는 출력 트랜지스터의 게이트로부터 전류를 싱킹하도록 구성될 수 있다. 제2 레일은 접지 레일을 포함할 수 있다. 제1 레일은 접지 레일을 포함할 수 있고, 출력 트랜지스터는 접지 레일에 커플링된 소스 및 구동기의 출력에 커플링된 드레인을 갖는 n-형 전계 효과 트랜지스터를 포함할 수 있다. 추가로, 제2 전류 소스는 출력 트랜지스터의 게이트에 전류를 소싱하도록 구성될 수 있다. 제2 레일은 전압 공급 레일을 포함할 수 있다. 또한, 기준 전류 소스는 전류-감지 트랜지스터의 드레인에 커플링된 드레인, 제2 레일에 커플링된 소스, 및 전압 바이어스에 의해 바이어싱된 게이트를 갖는 기준-전류 트랜지스터를 포함할 수 있다. 스위치는 스위칭 트랜지스터를 포함할 수 있고, 스위치의 제어 입력은 스위칭 트랜지스터의 게이트에 로케이팅될 수 있다. 기준 전류 소스는 전류 센서에 커플링된 드레인, 제2 레일에 커플링된 소스, 및 전압 바이어스에 의해 바이어싱된 게이트를 갖는 기준-전류 트랜지스터를 포함할 수 있다. 또한, 스위치는 스위칭 트랜지스터를 포함할 수 있고, 스위치의 제어 입력은 스위칭 트랜지스터의 게이트에 로케이팅될 수 있다.
[0133] 다른 예에서, 구동기가 설명되며, 구동기는: 구동기의 출력과 레일 사이에 커플링된 출력 트랜지스터, 출력 트랜지스터의 게이트에 커플링된 제1 전류 소스, 제2 전류 소스 ― 제2 전류 소스는 인에이블될 때 출력 트랜지스터의 게이트로부터 전류를 싱킹하거나 출력 트랜지스터의 게이트에 전류를 소싱하도록 구성됨 ―, 구동기의 출력 전류를 감지하도록 구성된 전류 센서, 및 전류 센서 및 제2 전류 소스에 커플링된 제어 회로를 포함하고, 제어 회로는, 감지된 출력 전류가 임계치를 초과하면 제2 전류 소스를 인에이블하고, 감지된 출력 전류가 임계치 미만이면 제2 전류 소스를 디스에이블하도록 구성된다. 레일은 전압 공급 레일을 포함할 수 있고, 출력 트랜지스터는 전압 공급 레일에 커플링된 소스 및 구동기의 출력에 커플링된 드레인을 갖는 p-형 전계 효과 트랜지스터를 포함할 수 있다. 제2 전류 소스는 제2 전류 소스가 인에이블될 때 출력 트랜지스터의 게이트로부터 전류를 싱킹하도록 구성될 수 있다. 제1 전류 소스는 출력 트랜지스터의 게이트로부터 전류를 싱킹하도록 구성될 수 있다. 레일은 접지 레일을 포함할 수 있고, 출력 트랜지스터는 접지 레일에 커플링된 소스 및 구동기의 출력에 커플링된 드레인을 갖는 n-형 전계 효과 트랜지스터를 포함할 수 있다. 제2 전류 소스는 제2 전류 소스가 인에이블될 때 출력 트랜지스터의 게이트에 전류를 소싱하도록 구성될 수 있다. 제1 전류 소스는 출력 트랜지스터의 게이트에 전류를 소싱하도록 구성될 수 있다.
[0134] 또 다른 예에서, 구동기를 위한 슬루 레이트 제어 방법이 설명되며, 구동기는 구동기의 출력과 레일 사이에 커플링된 출력 트랜지스터를 포함하고, 이 방법은: 제1 전류 소스를 사용하여 예비-구동 전류로 출력 트랜지스터의 게이트를 예비-구동하는 단계, 구동기의 출력 전류를 감지하는 단계, 감지된 출력 전류가 임계치를 초과하면 제2 전류 소스를 인에이블하는 단계 ― 제2 전류 소스는 출력 트랜지스터의 게이트에 대한 추가적인 예비-구동 전류를 제공함 ―, 및 감지된 출력 전류가 임계치 미만이면 제2 전류 소스를 디스에이블하는 단계를 포함한다. 레일은 전압 공급 레일을 포함할 수 있고, 출력 트랜지스터는 전압 공급 레일에 커플링된 소스 및 구동기의 출력에 커플링된 드레인을 갖는 p-형 전계 효과 트랜지스터를 포함할 수 있다. 방법은 추가적인 예비-구동 전류에 의해 출력 트랜지스터의 게이트에서의 전압을 감소시키는 단계를 포함할 수 있다. 레일은 접지 레일을 포함할 수 있고, 출력 트랜지스터는 접지 레일에 커플링된 소스 및 구동기의 출력에 커플링된 드레인을 갖는 n-형 전계 효과 트랜지스터를 포함할 수 있다. 방법은 추가적인 예비-구동 전류에 의해 출력 트랜지스터의 게이트에서의 전압을 증가시키는 단계를 포함할 수 있다. 구동기의 출력 전류를 감지하는 단계는 출력 전류에 기반하여 감지 전류를 생성하는 단계를 포함할 수 있고, 제2 전류 소스를 인에이블하는 단계는 감지 전류가 기준 전류보다 크면 제2 전류 소스를 인에이블하는 단계를 포함할 수 있고, 제2 전류 소스를 디스에이블하는 단계는 감지 전류가 기준 전류보다 작으면 제2 전류 소스를 디스에이블하는 단계를 포함할 수 있다. 감지 전류는 출력 전류에 거의 비례할 수 있다.

Claims (27)

  1. 구동기(driver)로서,
    상기 구동기의 출력과 제1 레일(rail) 사이에 커플링된 출력 트랜지스터;
    상기 출력 트랜지스터의 게이트에 커플링된 제1 전류 소스;
    제2 전류 소스;
    스위치 ― 상기 스위치 및 상기 제2 전류 소스는 상기 출력 트랜지스터의 게이트와 제2 레일 사이에 직렬로 커플링됨 ―;
    상기 구동기의 출력 전류에 기반하여 감지 전류를 생성하도록 구성된 전류 센서; 및
    기준 전류를 생성하도록 구성된 기준 전류 소스를 포함하며;
    상기 전류 센서 및 상기 기준 전류 소스는 상기 스위치의 제어 입력에 커플링되는,
    구동기.
  2. 제1 항에 있어서,
    상기 전류 센서는, 상기 출력 트랜지스터의 게이트에 커플링된 게이트, 상기 기준 전류 소스에 커플링된 드레인, 및 상기 제1 레일에 커플링된 소스를 갖는 전류-감지 트랜지스터를 포함하는,
    구동기.
  3. 제2 항에 있어서,
    상기 전류-감지 트랜지스터의 게이트는 상기 출력 트랜지스터의 드레인에 용량성 커플링(capacitively couple)되는,
    구동기.
  4. 제2 항에 있어서,
    상기 제1 레일은 전압 공급 레일을 포함하고, 상기 출력 트랜지스터는 상기 전압 공급 레일에 커플링된 소스 및 상기 구동기의 출력에 커플링된 드레인을 갖는 p-형 전계 효과 트랜지스터를 포함하는,
    구동기.
  5. 제4 항에 있어서,
    상기 제2 전류 소스는 상기 출력 트랜지스터의 게이트로부터 전류를 싱킹(sink)하도록 구성된,
    구동기.
  6. 제4 항에 있어서,
    상기 제2 레일은 접지 레일을 포함하는,
    구동기.
  7. 제2 항에 있어서,
    상기 제1 레일은 접지 레일을 포함하고, 그리고 상기 출력 트랜지스터는 상기 접지 레일에 커플링된 소스 및 상기 구동기의 출력에 커플링된 드레인을 갖는 n-형 전계 효과 트랜지스터를 포함하는,
    구동기.
  8. 제7 항에 있어서,
    상기 제2 전류 소스는 상기 출력 트랜지스터의 게이트에 전류를 소싱(source)하도록 구성된,
    구동기.
  9. 제7 항에 있어서,
    상기 제2 레일은 전압 공급 레일을 포함하는,
    구동기.
  10. 제2 항에 있어서,
    상기 기준 전류 소스는, 상기 전류-감지 트랜지스터의 드레인에 커플링된 드레인, 상기 제2 레일에 커플링된 소스, 및 전압 바이어스에 의해 바이어싱된 게이트를 갖는 기준-전류 트랜지스터를 포함하는,
    구동기.
  11. 제10 항에 있어서,
    상기 스위치는 스위칭 트랜지스터를 포함하고, 상기 스위치의 제어 입력은 상기 스위칭 트랜지스터의 게이트에 로케이팅되는,
    구동기.
  12. 제1 항에 있어서,
    상기 기준 전류 소스는, 상기 전류 센서에 커플링된 드레인, 상기 제2 레일에 커플링된 소스, 및 전압 바이어스에 의해 바이어싱된 게이트를 갖는 기준-전류 트랜지스터를 포함하는,
    구동기.
  13. 제1 항에 있어서,
    상기 스위치는 스위칭 트랜지스터를 포함하고, 상기 스위치의 제어 입력은 상기 스위칭 트랜지스터의 게이트에 로케이팅되는,
    구동기.
  14. 구동기로서,
    상기 구동기의 출력과 레일 사이에 커플링된 출력 트랜지스터;
    상기 출력 트랜지스터의 게이트에 커플링된 제1 전류 소스;
    제2 전류 소스 ― 상기 제2 전류 소스는 인에이블될 때 상기 출력 트랜지스터의 게이트로부터 전류를 싱킹하거나 상기 출력 트랜지스터의 게이트에 전류를 소싱하도록 구성됨 ―;
    상기 구동기의 출력 전류를 감지하도록 구성된 전류 센서; 및
    상기 전류 센서 및 상기 제2 전류 소스에 커플링된 제어 회로를 포함하고, 상기 제어 회로는,
    상기 감지된 출력 전류가 임계치를 초과하면 상기 제2 전류 소스를 인에이블하고; 그리고
    상기 감지된 출력 전류가 상기 임계치 미만이면 상기 제2 전류 소스를 디스에이블하도록 구성되는,
    구동기.
  15. 제14 항에 있어서,
    상기 레일은 전압 공급 레일을 포함하고, 그리고 상기 출력 트랜지스터는 상기 전압 공급 레일에 커플링된 소스 및 상기 구동기의 출력에 커플링된 드레인을 갖는 p-형 전계 효과 트랜지스터를 포함하는,
    구동기.
  16. 제15 항에 있어서,
    상기 제2 전류 소스는 상기 제2 전류 소스가 인에이블될 때 상기 출력 트랜지스터의 게이트로부터 전류를 싱킹하도록 구성된,
    구동기.
  17. 제16 항에 있어서,
    상기 제1 전류 소스는 상기 출력 트랜지스터의 게이트로부터 전류를 싱킹하도록 구성된,
    구동기.
  18. 제14 항에 있어서,
    상기 레일은 접지 레일을 포함하고, 그리고 상기 출력 트랜지스터는 상기 구동기의 출력에 커플링된 드레인 및 상기 접지 레일에 커플링된 소스를 갖는 n-형 전계 효과 트랜지스터를 포함하는,
    구동기.
  19. 제18 항에 있어서,
    상기 제2 전류 소스는 상기 제2 전류 소스가 인에이블될 때 상기 출력 트랜지스터의 게이트에 전류를 소싱하도록 구성된,
    구동기.
  20. 제19 항에 있어서,
    상기 제1 전류 소스는 상기 출력 트랜지스터의 게이트에 전류를 소싱하도록 구성된,
    구동기.
  21. 구동기를 위한 슬루 레이트(slew-rate) 제어 방법으로서,
    상기 구동기는 상기 구동기의 출력과 레일 사이에 커플링된 출력 트랜지스터를 포함하고, 상기 방법은:
    제1 전류 소스를 사용하여 예비-구동(pre-drive) 전류로 상기 출력 트랜지스터의 게이트를 예비-구동하는 단계;
    상기 구동기의 출력 전류를 감지하는 단계;
    상기 감지된 출력 전류가 임계치를 초과하면 제2 전류 소스를 인에이블하는 단계 ― 상기 제2 전류 소스는 상기 출력 트랜지스터의 게이트에 대한 추가적인 예비-구동 전류를 제공함 ―; 및
    상기 감지된 출력 전류가 상기 임계치 미만이면 상기 제2 전류 소스를 디스에이블하는 단계를 포함하는,
    구동기를 위한 슬루 레이트 제어 방법.
  22. 제21 항에 있어서,
    상기 레일은 전압 공급 레일을 포함하고, 상기 출력 트랜지스터는 상기 전압 공급 레일에 커플링된 소스 및 상기 구동기의 출력에 커플링된 드레인을 갖는 p-형 전계 효과 트랜지스터를 포함하는,
    구동기를 위한 슬루 레이트 제어 방법.
  23. 제22 항에 있어서,
    상기 추가적인 예비-구동 전류에 의해 상기 출력 트랜지스터의 게이트에서의 전압을 감소시키는 단계를 포함하는,
    구동기를 위한 슬루 레이트 제어 방법.
  24. 제21 항에 있어서,
    상기 레일은 접지 레일을 포함하고, 그리고 상기 출력 트랜지스터는 상기 구동기의 출력에 커플링된 드레인 및 상기 접지 레일에 커플링된 소스를 갖는 n-형 전계 효과 트랜지스터를 포함하는,
    구동기를 위한 슬루 레이트 제어 방법.
  25. 제24 항에 있어서,
    상기 추가적인 예비-구동 전류에 의해 상기 출력 트랜지스터의 게이트에서의 전압을 증가시키는 단계를 포함하는,
    구동기를 위한 슬루 레이트 제어 방법.
  26. 제21 항에 있어서,
    상기 구동기의 출력 전류를 감지하는 단계는, 상기 출력 전류에 기반하여 감지 전류를 생성하는 단계를 포함하고;
    상기 제2 전류 소스를 인에이블하는 단계는, 상기 감지 전류가 기준 전류보다 크면 상기 제2 전류 소스를 인에이블하는 단계를 포함하고; 그리고
    상기 제2 전류 소스를 디스에이블하는 단계는, 상기 감지 전류가 상기 기준 전류보다 작으면 상기 제2 전류 소스를 디스에이블하는 단계를 포함하는,
    구동기를 위한 슬루 레이트 제어 방법.
  27. 제26 항에 있어서,
    상기 감지 전류는 상기 출력 전류에 거의 비례(approximately proportional)하는,
    구동기를 위한 슬루 레이트 제어 방법.
KR1020237022518A 2020-04-24 2021-03-04 면적 효율적인 슬루 레이트 제어 구동기 KR102628307B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US16/858,343 2020-04-24
US16/858,343 US10938381B1 (en) 2020-04-24 2020-04-24 Area efficient slew-rate controlled driver
US17/247,160 2020-12-02
US17/247,160 US11190173B2 (en) 2020-04-24 2020-12-02 Area efficient slew-rate controlled driver
KR1020227035705A KR20220145416A (ko) 2020-04-24 2021-03-04 면적 효율적인 슬루 레이트 제어 구동기
PCT/US2021/020926 WO2021216202A1 (en) 2020-04-24 2021-03-04 Area efficient slew-rate controlled driver

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020227035705A Division KR20220145416A (ko) 2020-04-24 2021-03-04 면적 효율적인 슬루 레이트 제어 구동기

Publications (2)

Publication Number Publication Date
KR20230107403A true KR20230107403A (ko) 2023-07-14
KR102628307B1 KR102628307B1 (ko) 2024-01-23

Family

ID=74683158

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020237022518A KR102628307B1 (ko) 2020-04-24 2021-03-04 면적 효율적인 슬루 레이트 제어 구동기
KR1020227035705A KR20220145416A (ko) 2020-04-24 2021-03-04 면적 효율적인 슬루 레이트 제어 구동기

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020227035705A KR20220145416A (ko) 2020-04-24 2021-03-04 면적 효율적인 슬루 레이트 제어 구동기

Country Status (7)

Country Link
US (2) US10938381B1 (ko)
EP (1) EP4140037A1 (ko)
KR (2) KR102628307B1 (ko)
CN (2) CN115398804B (ko)
BR (1) BR112022020675A2 (ko)
TW (1) TW202141457A (ko)
WO (1) WO2021216202A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10938381B1 (en) 2020-04-24 2021-03-02 Qualcomm Incorporated Area efficient slew-rate controlled driver
JP2022071391A (ja) * 2020-10-28 2022-05-16 ローム株式会社 駆動装置
US11480985B2 (en) * 2021-01-21 2022-10-25 Qualcomm Incorporated Low-power voltage regulator with fast transient response
JP2023141310A (ja) * 2022-03-23 2023-10-05 株式会社東芝 ドライバ回路及び電力変換システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5634622B2 (ko) * 1975-09-01 1981-08-11
JP2009095166A (ja) * 2007-10-10 2009-04-30 Mitsubishi Electric Corp 電圧制御形スイッチングデバイスのゲート駆動装置
KR20190133664A (ko) * 2017-04-10 2019-12-03 마이크로칩 테크놀로지 인코포레이티드 하이-사이드 스위치를 위한 게이트 드라이버 회로

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3152204B2 (ja) 1998-06-02 2001-04-03 日本電気株式会社 スルーレート出力回路
US6888388B1 (en) 2003-05-08 2005-05-03 National Semiconductor Corp. Constant edge rate output driver
DE102005028128B3 (de) * 2005-06-10 2006-09-14 Atmel Germany Gmbh Integrierter Schaltkreis
US8633755B2 (en) 2010-11-22 2014-01-21 Denso Corporation Load driver with constant current variable structure
JP5344056B2 (ja) 2011-03-28 2013-11-20 株式会社デンソー スイッチング素子の駆動回路
JP5634622B2 (ja) 2011-12-22 2014-12-03 三菱電機株式会社 ゲート駆動回路
JP5961042B2 (ja) * 2012-05-28 2016-08-02 ローム株式会社 ブリッジ出力回路およびそれを用いたモータ駆動装置、電子機器
CN104065251B (zh) * 2013-03-18 2017-03-15 意法半导体研发（上海）有限公司 具有受控栅极放电电流的驱动器电路
US9654181B1 (en) 2015-12-14 2017-05-16 Nxp B.V. Dynamic transmitter signal envelope shaping control for NFC or RFID devices
US10516333B2 (en) * 2018-03-09 2019-12-24 Microchip Technology Incorporated Slew control for high-side switch
US20190190518A1 (en) 2017-12-20 2019-06-20 Mediatek Inc. Systems for controlling a slew rate of a switch
JP7026531B2 (ja) 2018-02-23 2022-02-28 ルネサスエレクトロニクス株式会社 半導体装置、半導体システム、及び、制御システム
US10756725B2 (en) * 2018-06-21 2020-08-25 Texas Instruments Incorporated Load switch having a controlled slew rate
US10938381B1 (en) 2020-04-24 2021-03-02 Qualcomm Incorporated Area efficient slew-rate controlled driver

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5634622B2 (ko) * 1975-09-01 1981-08-11
JP2009095166A (ja) * 2007-10-10 2009-04-30 Mitsubishi Electric Corp 電圧制御形スイッチングデバイスのゲート駆動装置
KR20190133664A (ko) * 2017-04-10 2019-12-03 마이크로칩 테크놀로지 인코포레이티드 하이-사이드 스위치를 위한 게이트 드라이버 회로

Also Published As

Publication number Publication date
CN115398804A (zh) 2022-11-25
US10938381B1 (en) 2021-03-02
TW202141457A (zh) 2021-11-01
CN115398804B (zh) 2023-11-28
US11190173B2 (en) 2021-11-30
WO2021216202A1 (en) 2021-10-28
EP4140037A1 (en) 2023-03-01
KR20220145416A (ko) 2022-10-28
CN117411469A (zh) 2024-01-16
BR112022020675A2 (pt) 2022-11-29
US20210336611A1 (en) 2021-10-28
KR102628307B1 (ko) 2024-01-23

Similar Documents

Publication Publication Date Title
KR102628307B1 (ko) 면적 효율적인 슬루 레이트 제어 구동기
US6535020B1 (en) Output buffer with compensated slew rate and delay control
US9024558B2 (en) Bridge output circuit, motor driving device using the same, and electronic apparatus
US6281730B1 (en) Controlled slew rate driver
US7804345B2 (en) Hybrid on-chip regulator for limited output high voltage
US6204654B1 (en) Dynamically boosted current source circuit
KR100934910B1 (ko) 셀프 타이밍 스위칭 조정 전치 구동기
US20050161700A1 (en) Integrated power switching circuit
KR101094383B1 (ko) 내부전압 발생기
US10855263B2 (en) Miller Clamp driver with feedback bias control
KR101790580B1 (ko) 반도체 장치 및 그 동작방법
US11777450B2 (en) Apparatus for optimized turn-off of a cascode amplifier
US20100264957A1 (en) Output circuit
US6163179A (en) Voltage level transfer
US8638148B2 (en) Edge rate control
US6700422B2 (en) Apparatus for increasing slew rate
US6362652B1 (en) High voltage buffer for submicron CMOS
US7088171B2 (en) Charge pump with constant output current
US7330020B1 (en) Voltage regulation unit with zener diode and voltage regulation device thereof
US6847235B2 (en) Bus driver
US20240178837A1 (en) Control circuit for an output driver with a slew rate control circuit and an output driver comprising the same
US7148745B1 (en) Sleep mode recovery
EP4376299A1 (en) A control circuit for an output driver with a slew rate control circuit and an output driver comprising the same
CN118100607A (zh) 用于输出驱动器的控制电路和包括控制电路的输出驱动器
US20060170473A1 (en) Method of controlling slope and dead time in an integrated output buffer with inductive load

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant