KR20230104364A - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR20230104364A
KR20230104364A KR1020210193068A KR20210193068A KR20230104364A KR 20230104364 A KR20230104364 A KR 20230104364A KR 1020210193068 A KR1020210193068 A KR 1020210193068A KR 20210193068 A KR20210193068 A KR 20210193068A KR 20230104364 A KR20230104364 A KR 20230104364A
Authority
KR
South Korea
Prior art keywords
layer
disposed
cover layer
folding
sensing coils
Prior art date
Application number
KR1020210193068A
Other languages
English (en)
Inventor
히로츠구 키시모토
전용찬
정철호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210193068A priority Critical patent/KR20230104364A/ko
Priority to US17/985,514 priority patent/US20230215301A1/en
Priority to CN202211694261.9A priority patent/CN116403477A/zh
Publication of KR20230104364A publication Critical patent/KR20230104364A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/14—Protective coatings, e.g. hard coatings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1643—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being associated to a digitizer, e.g. laptops that can be used as penpads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/0354—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor with detection of 2D relative movements between the device, or an operating part thereof, and a plane or surface, e.g. 2D mice, trackballs, pens or pucks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/046—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by electromagnetic means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04106—Multi-sensing digitiser, i.e. digitiser using at least two different sensing technologies simultaneously or alternatively, e.g. for detecting pen and finger, for saving power or for improving position detection

Abstract

전자 장치는, 비폴딩 영역들 및 상기 가상의 폴딩축을 따라 폴딩되는 폴딩 영역을 포함하는 표시 모듈, 상기 표시 모듈 하부에 배치되고, 상기 폴딩 영역과 중첩하는 하부 개구부들을 포함하는 하부 플레이트, 상기 하부 플레이트 하부에 배치된 제1 커버층, 제1 감지 코일들, 상기 제1 감지 코일들과 절연된 제2 감지 코일들, 제2 커버층, 및 베이스층을 포함하는 디지타이저를 포함하고, 상기 제1 커버층, 상기 제1 감지 코일들, 상기 제2 감지 코일들, 및 상기 제2 커버층 각각은 상기 폴딩 영역 비-중첩하고, 상기 폴딩 영역 내에서 상기 베이스층은 상기 제1 커버층 및 상기 제2 커버층에 의해 노출된다.

Description

전자 장치{ELECRONIC APPARATUS}
본 발명은 디지타이저를 포함한 전자 장치에 관한 것으로, 상세하게는 신뢰성이 향상된 전자 장치에 관한 것이다.
정보화 사회에서 전자 장치는 시각정보 전달매체로서 그 중요성이 대두되고 있다. 전자 장치는 전기적 신호를 인가 받아 활성화된다. 전자 장치는 영상을 표시하는 표시층 외부로부터 인가되는 입력을 감지하는 디지타이저를 포함한다.
전자 장치의 디지타이저는 전기적 신호에 의해 활성화 되도록 다양한 감지 코일들을 포함할 수 있다. 감지 코일들이 활성화된 영역은 외부로부터 인가되는 신호에 반응한다.
본 발명은 외부 입력을 감지하는 디지타이저의 폴딩 특성이 향상된 전자 장치를 제공하는데 그 목적이 있다.
본 발명에 따른 전자 장치는, 제1 방향을 따라 배열된 비폴딩 영역들 및 상기 비폴딩 영역들 사이에 배치되고 상기 제1 방향과 교차하는 제2 방향을 따라 연장된 가상의 폴딩축을 따라 폴딩되는 폴딩 영역을 포함하는 표시 모듈, 상기 표시 모듈 하부에 배치되고, 상기 폴딩 영역과 중첩하는 하부 개구부들을 포함하는 하부 플레이트, 상기 하부 플레이트의 하부에 배치된 제1 커버층, 제1 감지 코일들, 상기 제1 감지 코일들과 절연된 제2 감지 코일들, 제2 커버층, 및 베이스층을 포함하는 디지타이저를 포함하고, 상기 제1 커버층, 상기 제1 감지 코일들, 상기 제2 감지 코일들, 및 상기 제2 커버층 각각은 상기 폴딩 영역의 일부와 비-중첩하고, 상기 폴딩 영역 내에서 상기 베이스층은 상기 제1 커버층 및 상기 제2 커버층에 의해 노출된다.
상기 제1 커버층 및 상기 제2 커버층 각각은, 상기 폴딩 영역에서 제1 폭을 가지고 서로 이격된 제1 부분 및 제2 부분을 포함하고, 상기 제1 방향에서, 상기 제1 폭은 상기 폴딩 영역의 제2 폭보다 작은 것을 특징으로 할 수 있다.
비-폴딩 상태에서, 상기 제1 폭은 0.5mm이상 내지 4mm이하 이고 상기 제2 폭은 5mm이상 내지 50mm이하인 것을 특징으로 할 수 있다.
상기 베이스층은 상기 제1 커버층과 마주하는 제1 상면 및 상기 제1 상면과 대향되는 제1 하면을 포함하고, 상기 제1 감지 코일들은 상기 제1 상면 상에 배치되고, 상기 제2 감지 코일들은 상기 제1 하면 상에 배치되고, 상기 제1 커버층은 상기 제1 상면과 마주하고 상기 제1 감지 코일들을 커버하고, 상기 제2 커버층은 상기 제1 하면과 마주하고 상기 제2 감지 코일들을 커버하는 것을 특징으로 할 수 있다.
상기 제1 상면 및 상기 제1 커버층 사이에 배치되고 상기 제1 감지 코일들과 접촉하는 제1 접착층 및 상기 제1 하면 및 상기 제2 커버층 사이에 배치되고 상기 제2 감지 코일들을 접촉하는 제2 접착층을 더 포함하고, 상기 제1 접착층은 상기 폴딩 영역 내에서 제1 상기 상면을 노출시키고, 상기 제2 접착층은 상기 폴딩 영역 내에서 상기 제1 하면을 노출시키는 것을 특징으로 할 수 있다.
상기 제2 커버층은 상기 제1 커버층과 마주하는 제2 상면 및 상기 제2 상면과 대향되는 제2 하면을 포함하고, 상기 제1 감지 코일들은 상기 제2 상면 상에 배치되고, 상기 제2 감지 코일들은 상기 제2 하면 상에 배치되고, 상기 제1 커버층은 상기 제2 상면과 마주하고 상기 제1 감지 코일들을 커버하고, 상기 베이스층은 상기 제2 하면 상에 배치되고 상기 제2 감지 코일들과 접촉하는 것을 특징으로 할 수 있다.
상기 제2 상면 및 상기 제1 커버층 사이에 배치되고 상기 제1 감지 코일들과 접촉하는 제3 접착층을 더 포함하고, 상기 제3 접착층은 상기 폴딩 영역 내에서 상기 베이스층을 노출시키는 것을 특징으로 할 수 있다.
상기 제1 커버층은 상기 하부 플레이트와 마주하는 제3 상면 및 상기 제3 상면과 대향되는 제3 하면을 포함하고,
상기 제2 커버층은 상기 제1 커버층과 마주하는 제4 상면 및 상기 제4 상면과 대향되는 제4 하면을 포함하고, 상기 제1 감지 코일들은 상기 제3 하면 상에 배치되고, 상기 제2 감지 코일들은 상기 제4 하면 상에 배치되고, 상기 베이스층은 상기 제4 하면 상에 배치되고 상기 제2 감지 코일들과 접촉하는 것을 특징으로 할 수 있다.
상기 제3 하면 및 상기 제4 상면 사이에 배치되고 제1 감지 코일들과 접촉하는 제4 접착층을 더 포함하고, 상기 제4 접착층은 상기 폴딩 영역 내에서 상기 베이스층을 노출시키는 것을 특징으로 할 수 있다.
상기 하부 플레이트 및 상기 디지타이저 사이에 배치되고, 상기 비폴딩 영역들과 중첩하고 상기 개구부들이 노출되도록 상기 폴딩 영역과 이격된 접착층을 더 포함하는 전자 장치.
상기 표시 모듈 및 상기 하부 플레이트 사이에 배치되는 패널 보호층을 더 포함하는 것을 특징으로 할 수 있다.
상기 제1 커버층 및 제2 커버층 각각은, 폴리이미드를 포함하는 것을 특징으로 할 수 있다.
상기 디지타이저는 상기 비폴딩 영역들 중 어느 하나와 중첩하는 제1 디지타이저 및 상기 비폴딩 영역들 중 나머지 하나와 중첩하고 상기 폴딩 영역 내에서 상기 제1 디지타이저와 상기 제1 방향으로 이격된 제2 디지타이저를 포함하는 것을 특징으로 할 수 있다.
상기 베이스층은 합성 고무 및 가교성 조성물을 포함하고, 상기 합성 고무는 butadiene 고무, styrene-butadiene 고무, 및 butyl 고무 중 어느 하나를 포함하는 것을 특징으로 할 수 있다.
상기 베이스층의 두께는 10um이상 내지 100um이하인 것을 특징으로 할 수 있다.
상기 베이스층의 모듈러스(Modulus)는 10MPa 이상 내지 100MPa 이하인 것을 특징으로 할 수 있다.
본 발명의 일 실시예에 따른 전자 장치는, 제1 방향을 따라 배열된 비폴딩 영역들 및 상기 비폴딩 영역들 사이에 배치되고 상기 제1 방향과 교차하는 제2 방향을 따라 연장된 가상의 폴딩축을 따라 폴딩되는 폴딩 영역을 포함하는 표시 모듈, 상기 표시 모듈 하부에 배치되고, 상기 폴딩 영역과 중첩하는 하부 개구부들을 포함하는 하부 플레이트, 상기 하부 플레이트 하부에 배치된 디지타이저를 포함하고, 상기 디지타이저는, 베이스층, 서로 이격되어 상기 폴딩 영역 내에서 상기 베이스층의 일부를 노출시키는 제1 부분 및 제2 부분을 포함하는 제1 커버층, 상기 제1 커버층 하부에 배치된 제1 감지 코일들, 상기 제1 감지 코일들과 절연된 제2 감지 코일들, 및 상기 제1 커버층 하부에 배치된 제2 커버층을 포함하고, 상기 제1 방향에서, 상기 제1 부분 및 상기 제2 부분 사이의 제1 폭은 상기 폴딩 영역의 제2 폭 보다 작다.
상기 제2 커버층은, 상기 제1 부분과 중첩하는 제3 부분 및 상기 제3 부분과 상기 제1 폭으로 이격되고 상기 폴딩 영역 에서 상기 베이스층의 일부를 노출시키는 제4 부분을 포함하는 것을 특징으로 할 수 있다.
비-폴딩 상태에서, 상기 제1 폭은 0.5mm이상 내지 4mm이하 이고 상기 제2 폭은 5mm이상 내지 50mm이하인 것을 특징으로 할 수 있다.
상기 베이스층은 상기 제1 커버층과 마주하는 제1 상면 및 상기 제1 상면과 대향되는 제1 하면을 포함하고, 상기 제1 감지 코일들은 상기 제1 상면 상에 배치되고, 상기 제2 감지 코일들은 상기 제1 하면 상에 배치되고, 상기 제1 커버층은 상기 제1 상면과 마주하고 상기 제1 감지 코일들을 커버하고, 상기 제2 커버층은 상기 제1 하면과 마주하고 상기 제2 감지 코일들을 커버하는 것을 특징으로 할 수 있다.
상기 제1 상면 및 상기 제1 커버층 사이에 배치되고 상기 제1 감지 코일들과 접촉하는 제1 접착층 및 상기 제1 하면 및 상기 제2 커버층 사이에 배치되고 상기 제2 감지 코일들을 접촉하는 제2 접착층을 더 포함하고, 상기 제1 접착층은 상기 폴딩 영역 내에서 제1 상기 상면을 노출시키고, 상기 제2 접착층은 상기 폴딩 영역 내에서 상기 제1 하면을 노출시키는 것을 특징으로 할 수 있다.
상기 제2 커버층은 상기 제1 커버층과 마주하는 제2 상면 및 상기 제2 상면과 대향되는 제2 하면을 포함하고, 상기 제1 감지 코일들은 상기 제2 상면 상에 배치되고, 상기 제2 감지 코일들은 상기 제2 하면 상에 배치되고, 상기 제1 커버층은 상기 제2 상면과 마주하고 상기 제1 감지 코일들을 커버하고, 상기 베이스층은 상기 제2 하면 상에 배치되고 상기 제2 감지 코일들과 접촉하는 것을 특징으로 할 수 있다.
상기 제2 상면 및 상기 제1 커버층 사이에 배치되고 상기 제1 감지 코일들과 접촉하는 제3 접착층을 더 포함하고, 상기 제3 접착층은 상기 폴딩 영역 내에서 상기 베이스층을 노출시키는 것을 특징으로 할 수 있다.
상기 제1 커버층은 상기 하부 플레이트와 마주하는 제3 상면 및 상기 제3 상면과 대향되는 제3 하면을 포함하고, 상기 제2 커버층은 상기 제1 커버층과 마주하는 제4 상면 및 상기 제4 상면과 대향되는 제4 하면을 포함하고, 상기 제1 감지 코일들은 상기 제3 하면 상에 배치되고, 상기 제2 감지 코일들은 상기 제4 하면 상에 배치되고, 상기 베이스층은 상기 제4 하면 상에 배치되고 상기 제2 감지 코일들과 접촉하는 것을 특징으로 할 수 있다.
상기 제3 하면 및 상기 제4 상면 사이에 배치되고 제1 감지 코일들과 접촉하는 제4 접착층을 더 포함하고, 상기 제4 접착층은 상기 폴딩 영역 내에서 상기 베이스층을 노출시키는 것을 특징으로 할 수 있다.
상기 디지타이저는 상기 비폴딩 영역들 중 어느 하나와 중첩하는 제1 디지타이저 및 상기 비폴딩 영역들 중 나머지 하나와 중첩하고 상기 폴딩 영역 내에서 상기 제1 디지타이저와 상기 제1 방향으로 이격된 제2 디지타이저를 포함하는 것을 특징으로 할 수 있다.
상기 베이스층은 합성 고무 및 가교성 조성물을 포함하고, 상기 합성 고무는 butadiene 고무, styrene-butadiene 고무, 및 butyl 고무 중 어느 하나를 포함하는 것을 특징으로 할 수 있다.
상기 베이스층의 두께는 10um이상 내지 100um이하인 것을 특징으로 할 수 있다.
본 실시예에 따르면, 디지타이저 중 폴딩 특성이 우수한 베이스층만 폴딩 영역과 중첩하도록 배치시키고, 나머지 구성들은 폴딩 영역 내에서 서로 이격되도록 배치시킴에 따라, 폴딩 시, 디지타이저에 가해지는 스트레스를 저감시킬 수 있다.
따라서, 디지타이저에 포함된 감지 코일들의 크랙 발생을 감소시킬 수 있으며, 폴리이미드를 포함하는 커버층들의 찢김을 방지할 수 있다. 이에 따라, 성능이 향상된 디지타이저를 포함한 전자 장치를 제공할 수 있다.
도 1a는 본 발명의 일 실시예에 따른 전자 장치의 펼쳐진 상태의 사시도이다.
도 1b는 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 1c는 본 발명의 일 실시예에 따른 전자 장치의 폴딩된 상태의 평면도이다.
도 1d는 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 전자 장치의 블록도이다.
도 3a는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다.
도 3b는 본 발명의 일 실시예에 하부 플레이트의 펼쳐진 상태의 평면도이다.
도 3c는 본 발명의 일 실시예에 하부 플레이트의 폴딩된 상태의 사시도이다.
도 4a는 본 발명의 일 실시예에 따른 표시층의 단면도이다.
도 4b는 본 발명의 일 실시예에 따른 표시층의 단면도이다.
도 5a는 본 발명의 일 실시예에 따른 표시층의 평면도이다.
도 5b는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 6은 본 발명의 일 실시예에 따른 센서층의 평면도이다.
도 7a는 본 발명의 일 실시예에 따른 디지타이저의 평면도이다.
도 7b는 본 발명의 일 실시예에 따른 감지 영역의 평면도이다.
도 8은 본 발명의 일 실시예에 따른 하부 플레이트 및 디지타이저의 단면도이다.
도 9a 내지 도 9c는 본 발명의 일 실시예에 따른 디지타이저의 제조 방법을 도시한 단면도들이다.
도 10은 본 발명의 일 실시예에 따른 하부 플레이트 및 디지타이저의 단면도이다.
도 11a 내지 도 11c는 본 발명의 일 실시예에 따른 디지타이저의 제조 방법을 도시한 단면도들이다.
도 12는 본 발명의 일 실시예에 따른 하부 플레이트 및 디지타이저의 단면도이다.
도 13a 내지 도 13c는 본 발명의 일 실시예에 따른 디지타이저의 제조 방법을 도시한 단면도들이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1a는 본 발명의 일 실시예에 따른 전자 장치의 펼쳐진 상태의 사시도이다. 도 1b는 본 발명의 일 실시예에 따른 전자 장치의 사시도이다. 도 1c는 본 발명의 일 실시예에 따른 전자 장치의 폴딩된 상태의 평면도이다. 도 1d는 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 1a를 참조하면, 전자 장치(EA)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 전자 장치(EA)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 전자 장치(EA)는 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등을 포함할 수 있다. 본 실시예에서, 전자 장치(EA)는 스마트 폰으로 예시적으로 도시되었다.
전자 장치(EA)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 제1 표시면(FS)으로 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)이 표시되는 제1 표시면(FS)은 전자 장치(EA)의 전면(front surface)과 대응될 수 있다. 영상(IM)은 동적인 영상은 물론 정지 영상을 포함할 수 있다. 도 1a에서 영상(IM)의 일 예로 인터넷 검색 창 및 시계 창이 도시되었다.
본 발명에서 영상(IM)이 표시되는 방향을 기준으로 각 구성들의 상면(또는 전면)과 하면(또는 배면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다.
제3 방향(DR3)에서의 전면과 배면 사이의 이격 거리는, 전자 장치(EA)의 제3 방향(DR3)에서의 두께/높이와 대응될 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다.
전자 장치(EA)는 전자 장치(EA)에 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 전자 장치(EA)의 외부에서 제공되는 다양한 형태의 입력들을 포함할 수 있다.
예를 들어, 외부 입력은 사용자의 손 등 신체의 일부에 의한 접촉은 물론 전자 장치(EA)와 근접하거나, 소정의 거리로 인접하여 인가되는 외부 입력(예를 들어, 호버링)을 포함할 수 있다. 또한, 힘, 압력, 온도, 광 등 다양한 형태를 가질 수 있다.
도 1a는 사용자의 펜(SP)을 통한 외부 입력을 예시적으로 도시하였다. 도시되지 않았으나, 펜(SP)은 전자 장치(EA) 내부 또는 외부에 장착 및 탈착 될 수 있으며, 전자 장치(EA)는 펜(SP)의 장착 및 탈착에 대응되는 신호를 제공하고 수신 받을 수 있다.
본 실시예에 따른 전자 장치(EA)는 제1 표시면(FS) 및 제2 표시면(RD)을 포함할 수 있다. 제1 표시면(FS)은 제1 액티브 영역(F-AA), 제1 주변 영역(F-NAA), 및 전자 모듈 영역(EMA)을 포함할 수 있다. 제2 표시면(RD)는 제1 표시면(FS)의 적어도 일부와 대향하는 면으로 정의될 수 있다.
제1 액티브 영역(F-AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다. 제1 액티브 영역(F-AA)은 영상(IM)이 표시되고, 펜(SP)의 입력을 감지할 수 있는 영역이다.
제1 주변 영역(F-NAA)은 제1 액티브 영역(F-AA)에 인접한다. 제1 주변 영역(F-NAA)은 소정의 컬러를 가질 수 있다. 제1 주변 영역(F-NAA)은 제1 액티브 영역(F-AA)을 에워쌀 수 있다. 이에 따라, 제1 액티브 영역(F-AA)의 형상은 실질적으로 제1 주변 영역(F-NAA)에 의해 정의될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 제1 주변 영역(F-NAA)은 제1 액티브 영역(F-AA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다.
전자 모듈 영역(EMA)은 다양한 전자 모듈들이 배치될 수 있다. 예를 들어, 전자 모듈은 카메라, 스피커, 광 감지 센서, 및 열 감지 센서 중 적어도 어느 하나를 포함할 수 있다. 전자 모듈 영역(EMA)은 표시면들(FS, RS)을 통해 수신되는 외부 피사체를 감지하거나 표시면들(FS, RS)을 통해 음성 등의 소리 신호를 외부에 제공할 수 있다. 전자 모듈은 복수의 구성들을 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
전자 모듈 영역(EMA)은 제1 주변 영역(F-NAA)에 둘러싸일 수 있다. 다만, 이에 한정되는 것은 아니며, 전자 모듈 영역(EMA)은 제1 액티브 영역(F-AA) 및 제1 주변 영역(F-NAA)에 둘러싸이거나, 전자 모듈 영역(EMA)은 제1 액티브 영역(F-AA) 내에 배치될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 실시예에 따른 전자 장치(EA)는 적어도 하나의 폴딩 영역(FA) 및 폴딩 영역(FA)으로부터 연장된 복수의 비폴딩 영역들(NFA1, NFA2)을 포함할 수 있다. 비폴딩 영역들(NFA1, NFA2)은 폴딩 영역(FA)을 사이에 두고 제1 방향(DR1)에서 서로 이격되어 배치될 수 있다.
도 1b를 참조하면, 일 실시예에 따른 전자 장치(EA)는 제2 방향(DR2)으로 연장된 가상의 제1 폴딩 축(AX1)을 포함한다. 제1 폴딩 축(AX1)은 제1 표시면(FS) 상에서 제2 방향(DR2)을 따라 연장될 수 있다. 본 실시예에서 비폴딩 영역들(NFA1, NFA2)은 폴딩 영역(FA)을 사이에 두고 폴딩 영역(FA)으로부터 연장될 수 있다.
예를 들어, 제1 비폴딩 영역(NFA1)은 폴딩 영역(FA)의 일 측을 따라 제1 방향(DR1)으로 연장되고, 제2 비폴딩 영역(NFA2)은 폴딩 영역(FA)의 타 측을 따라 제1 방향(DR1)으로 연장될 수 있다.
전자 장치(EA)는 제1 폴딩 축(AX1)을 기준으로 폴딩되어 제1 표시면(FS) 중 제1 비폴딩 영역(NFA1)과 중첩하는 일 영역 및 제2 비폴딩 영역(NFA2)과 중첩하는 타 영역이 마주하는 인 폴딩(in-folding) 상태로 변형될 수 있다.
도 1c를 참조하면, 일 실시예에 따른 전자 장치(EA)는 인 폴딩 된 상태에서 제2 표시면(RD)이 사용자에게 시인될 수 있다. 이때, 제2 표시면(RD)는 영상을 표시하는 제2 액티브 영역(R-AA)을 포함할 수 있다. 제2 액티브 영역(R-AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다. 제2 액티브 영역(R-AA)은 영상이 표시되고, 다양한 형태의 외부 입력을 감지할 수 있는 영역이다.
제2 주변 영역(R-NAA)은 제2 액티브 영역(R-AA)에 인접한다. 제2 주변 영역(R-NAA)은 소정의 컬러를 가질 수 있다. 제2 주변 영역(R-NAA)은 제2 액티브 영역(R-AA)을 에워쌀 수 있다. 또한, 도시되지 않았으나, 제2 표시면(RD)에도 다양한 구성들을 포함하는 전자 모듈이 배치되는 전자 모듈 영역을 더 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 1d를 참조하면, 일 실시예에 따른 전자 장치(EA)는 제2 방향(DR2)으로 연장된 가상의 제2 폴딩 축(AX2)을 포함한다. 제2 폴딩 축(AX2)은 제2 표시면(RD) 상에서 제2 방향(DR2)을 따라 연장될 수 있다.
전자 장치(EA)는 제2 폴딩 축(AX2)을 기준으로 폴딩되어 제2 표시면(RD) 중 제1 비폴딩 영역(NFA1)과 중첩하는 일 영역 및 제2 비폴딩 영역(NFA2)과 중첩하는 타 영역이 마주하는 아웃 폴딩(out-folding) 상태로 변형될 수 있다.
다만, 이에 한정되는 것은 아니며, 일 실시예에 따른 전자 장치(EA)는 복수개의 폴딩 축들을 기준으로 폴딩되어 제1 표시면(FS) 및 제2 표시면(RD) 각각의 일부가 마주하도록 폴딩될 수 있으며, 폴딩 축의 개수 및 이에 따른 비폴딩 영역의 개수는 어느 하나에 한정되지 않는다.
도 2는 본 발명의 일 실시예에 따른 전자 장치의 블록도이다.
도 2를 참조하면, 본 발명에 따른 전자 장치(EA)는 표시 모듈(100), 전원공급 모듈(PM), 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)을 포함할 수 있다. 표시 모듈(100), 디지타이저(600), 전원 공급 모듈(PM), 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)은 전기적으로 연결될 수 있다.
표시 모듈(100)은 표시층(110) 및 센서층(120)를 포함할 수 있다. 표시층(110)은 실질적으로 영상을 생성하는 구성일 수 있다. 표시층(110)이 생성하는 영상은 제1 표시면(FS, 도 1a 참조)을 통해 외부에서 사용자에게 시인된다.
제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)은 전자 장치(EA)를 동작시키기 위한 다양한 기능성 모듈을 포함한다. 제1 전자 모듈(EM1)은 표시 모듈(100)과 전기적으로 연결된 마더보드에 직접 실장되거나 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 마더보드에 전기적으로 연결될 수 있다.
제1 전자 모듈(EM1)은 제어 모듈(CTM), 무선통신 모듈(TM), 영상입력 모듈(IIM), 음향입력 모듈(AIM), 메모리(MM), 및 외부 인터페이스(IF)를 포함할 수 있다. 상기 모듈들 중 일부는 마더보드에 실장되지 않고, 연성회로기판을 통해 마더보드에 전기적으로 연결될 수도 있다.
제어 모듈(CTM)은 전자 장치(EA)의 전반적인 동작을 제어한다. 제어 모듈(CTM)은 마이크로프로세서일 수 있다. 예를 들어, 제어 모듈(CTM)은 표시 모듈(100)을 활성화 시키거나, 비활성화 시킨다. 제어 모듈(CTM)은 표시 모듈(100)로부터 수신된 터치 신호에 근거하여 영상입력 모듈(IIM)이나 음향입력 모듈(AIM) 등의 다른 모듈들을 제어할 수 있다.
무선통신 모듈(TM)은 블루투스 또는 와이파이 회선을 이용하여 다른 단말기와 무선 신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 일반 통신회선을 이용하여 음성신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 송신할 신호를 변조하여 송신하는 송신부(TM1)와, 수신되는 신호를 복조하는 수신부(TM2)를 포함한다.
영상입력 모듈(IIM)은 영상 신호를 처리하여 표시 모듈(100)에 표시 가능한 영상 데이터로 변환한다. 음향입력 모듈(AIM)은 녹음 모드, 음성인식 모드 등에서 마이크로폰(Microphone)에 의해 외부의 음향 신호를 입력 받아 전기적인 음성 데이터로 변환한다.
외부 인터페이스(IF)는 외부 충전기, 유/무선 데이터 포트, 카드 소켓(예를 들어, 메모리 카드(Memory card), SIM/UIM card) 등에 연결되는 인터페이스 역할을 한다.
제2 전자 모듈(EM2)은 음향출력 모듈(AOM), 발광 모듈(LM), 수광 모듈(LRM), 및 카메라 모듈(CMM) 등을 포함할 수 있다. 상기 구성들은 마더보드에 직접 실장되거나, 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 표시 모듈(100)과 전기적으로 연결되거나, 제1 전자 모듈(EM1)과 전기적으로 연결될 수 있다.
음향출력 모듈(AOM)은 무선통신 모듈(TM)로부터 수신된 음향 데이터 또는 메모리(MM)에 저장된 음향 데이터를 변환하여 외부로 출력한다.
발광 모듈(LM)은 광을 생성하여 출력한다. 발광 모듈(LM)은 적외선을 출력할 수 있다. 예를 들어, 발광 모듈(LM)은 LED 소자를 포함할 수 있다. 예를 들어, 수광 모듈(LRM)은 적외선을 감지할 수 있다. 수광 모듈(LRM)은 소정 레벨 이상의 적외선이 감지된 때 활성화될 수 있다. 수광 모듈(LRM)은 CMOS 센서를 포함할 수 있다. 발광 모듈(LM)에서 생성된 적외광이 출력된 후, 외부 피사체(예컨대 사용자 손가락 또는 얼굴)에 의해 반사되고, 반사된 적외광이 수광 모듈(LRM)에 입사될 수 있다. 카메라 모듈(CMM)은 외부의 이미지를 촬영한다.
디지타이저(600)는 복수의 감지 코일들, 베이스층, 및 커버층들을 포함할 수 있다. 디지타이저(600)는 전자기 공명(EMR, ElectroMagnetic Resonance)방식으로 외부 입력을 감지할 수 있다. 전자기 공명(EMR) 방식은, 펜(SP, 도 1a 참조) 내부에 구성된 공진회로에서 자계를 발생시키고, 진동하는 자계는 디지타이저(600)에 포함된 복수의 감지 코일들에 신호를 유도하고, 감지 코일들에 유도된 신호를 통해 펜(SP)의 위치를 검출할 수 있다. 디지타이저(600)에 관한 설명은 후술한다.
도 3a는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다. 도 3b는 본 발명의 일 실시예에 하부 플레이트의 펼쳐진 상태의 평면도이다. 도 3c는 본 발명의 일 실시예에 하부 플레이트의 폴딩된 상태의 사시도이다. 도 4a는 본 발명의 일 실시예에 따른 표시층의 단면도이다. 도 4b는 본 발명의 일 실시예에 따른 표시층의 단면도이다.
도 3a를 참조하면, 일 실시예에 따른 전자 장치(EA)는 윈도우 모듈(300), 광학 필름(200), 표시 모듈(100), 패널 보호층(400), 하부 플레이트(500), 및 디지타이저(600)를 포함할 수 있다. 또한, 전자 장치(EA)는 각각의 구성들을 접합시키는 접착층들을 포함할 수 있다.
이하에서 설명될 접착층들은 감압접착필름(PSA, Pressure Sensitive Adhesive film), 광학투명접착필름(OCA, Optically Clear Adhesive film) 및 광학투명접착수지(OCR, Optically Clear Resin) 중 어느 하나를 포함하는 투명한 접착층일 수 있다. 또한, 접착층들 중 적어도 어느 하나의 접착층은 생략될 수 있다.
윈도우 모듈(300)은 유리 기판(330), 유리 기판(330) 상에 배치된 윈도우 보호층(320), 및 윈도우 보호층(320)의 하면에 배치된 차광 패턴(340)을 포함할 수 있다. 본 실시예에서 윈도우 보호층(320)은 플라스틱 필름을 포함할 수 있다. 윈도우 보호층(320)과 유리 기판(330)은 접착층(1031)에 의해 결합될 수 있다.
유리 기판(330)의 두께는 15㎛ 내지 45㎛ 일 수 있다. 유리 기판(330)은 화학 강화 유리일 수 있다. 유리 기판(330)는 폴딩과 펼침이 반복되더라도 주름의 발생을 최소화할 수 있다.
윈도우 보호층(320)은 유리 기판(330) 상에 배치될 수 있다. 일 수 있다. 윈도우 보호층(320)은 폴리이미드(Polyimide), 폴리 카보네이트(Polycarbonate), 폴리아미드(Polyamide), 트리아세틸셀루로오스(Triacetylcellulose), 폴리 메틸메타크릴레이트(Polymethylmethacrylate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate) 중 적어도 어느 하나를 포함할 수 있다.
본 실시예에 따르면, 윈도우 모듈(300)은 하드 코팅층(310)을 더 포함할 수 있다. 하드 코팅층(310)은 윈도우 보호층(320) 상에 배치되어 윈도우 모듈(300)의 최 외각층에 배치될 수 있다. 하드 코팅층(310)은 전자 장치(EA)의 사용 특성을 향상시키기 위한 기능층으로, 윈도우 보호층(320) 상에 코팅되어 제공될 수 있다. 예를 들어, 하드 코팅층(310)에 의해 지문 방지 특성, 오염 방지 특성, 반자 방지 특성, 스크래치 방지 특성 등이 향상될 수 있다.
차광 패턴(340)은 도 1a에 도시된 제1 주변 영역(F-NAA)과 중첩할 수 있다. 본 실시예에서 차광 패턴(340)은 윈도우 보호층(320) 중 유리 기판(330)와 마주하는 일 면 상에 배치될 수 있다.
차광 패턴(340)은 유색의 차광막으로써 예컨대, 코팅 방식으로 형성될 수 있다. 차광 패턴(340)은 베이스 물질 및 베이스 물질에 혼합된 염료 또는 안료를 포함할 수 있다. 따라서, 사용자는 차광 패턴(340)이 갖는 소정의 컬러에 의해 전자 장치(EA)의 제1 주변 영역(F-NAA)을 인식할 수 있다.
도 3에 도시된 차광 패턴(340)은 윈도우 보호층(320)의 끝단으로부터 소정의 거리를 두고 윈도우 보호층(320)의 내측에 배치된 것을 도시하였으나, 이에 한정되는 것은 아니며, 차광 패턴(340)는 윈도우 보호층(320)의 끝단과 정렬되도록 윈도우 보호층(320)의 하부에 배치될 수 있으며, 어느 하나의 실시예로 한정되지 않는다. 또한, 도 3에는 윈도우 보호층(320)의 하면에 배치된 차광 패턴(340)을 예시적으로 도시하였다. 이에 제한되지 않고, 차광 패턴(340)은 윈도우 보호층(320)의 상면, 또는 유리 기판(330)의 상면 또는 하면 중 어느 하나에 배치될 수도 있다.
윈도우 모듈(300)과 광학 필름(200)은 접착층(1032)에 의해 결합될 수 있다.
광학 필름(200)은 윈도우 모듈(300)과 표시 모듈(100) 사이에 배치될 수 있다. 광학 필름(200)은 외부광 반사율을 낮출 수 있다. 광학 필름(200)은 위상 지연자(retarder) 및/또는 편광자(polarizer)를 포함할 수 있다. 광학 필름(200)은 적어도 편광필름을 포함할 수 있다.
표시 모듈(100)은 광학 필름(200) 및 패널 보호층(400) 사이에 배치될 수 있다. 표시 모듈(100)은 영상을 생성하고, 외부에서 인가되는 입력을 감지하는 구성일 수 있다. 예를 들어, 표시 모듈(100)은 도 2에서 설명한 표시층(110) 및 센서층(120)을 포함할 수 있다. 표시층(110)은 영상을 실질적으로 생성하는 구성일 수 있다. 표시층(110)은 유기발광표시 패널(organic light emitting display panel), 양자점 표시 패널(quantum-dot display panel), 및 무기 발광 표시 패널(inorganic light emitting display panel) 중 어느 하나 일 수 있고, 특별히 제한되지 않는다.
광학 필름(200)과 표시 모듈(100)은 접착층(1020)에 의해 결합될 수 있다.
도 4a를 참조하면, 일 실시예에 따른 표시층(110)은 베이스층(111), 회로 소자층(112), 표시 소자층(113), 및 봉지층(114)을 포함할 수 있다.
베이스층(111)은 합성수지 필름을 포함할 수 있다. 합성수지층은 열 경화성 수지를 포함할 수 있다. 베이스층(111)은 다층구조를 가질 수 있다. 예컨대 베이스층(111)은 합성수지층, 접착층, 및 합성수지층의 3층 구조를 가질 수도 있다. 특히, 합성수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 합성수지층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 그밖에 베이스층(111)은 유리 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
회로 소자층(112)은 베이스층(111) 상에 배치될 수 있다. 회로 소자층(112)은 절연층, 반도체 패턴, 도전 패턴, 및 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 절연층, 반도체층, 및 도전층이 베이스층(111) 위에 형성되고, 이후, 복수 회의 포토리소그래피 공정을 통해 절연층, 반도체층, 및 도전층이 선택적으로 패터닝될 수 있다. 이 후, 회로 소자층(112)에 포함된 반도체 패턴, 도전 패턴, 및 신호 라인이 형성될 수 있다.
표시 소자층(113)은 회로 소자층(112) 상에 배치될 수 있다. 표시 소자층(113)은 발광 소자를 포함할 수 있다. 예를 들어, 표시 소자층(113)은 유기 발광 물질, 퀀텀닷, 퀀텀 로드, 또는 마이크로 엘이디를 포함할 수 있다.
봉지층(114)은 표시 소자층(113) 상에 배치될 수 있다. 봉지층(114)은 순차적으로 적층된 무기층, 유기층, 및 무기층을 포함할 수 있으나, 봉지층(114)을 구성하는 층들이 이에 제한되는 것은 아니다.
무기층들은 수분 및 산소로부터 표시 소자층(113)을 보호하고, 유기층은 먼지 입자와 같은 이물질로부터 표시 소자층(113)을 보호할 수 있다. 무기층들은 실리콘나이트라이드층, 실리콘옥시나이트라이드층, 실리콘옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있다. 유기층은 아크릴 계열 유기층을 포함할 수 있고, 이에 제한되지 않는다.
도 4b를 참조하면, 표시 모듈(100-1)은 앞서 도 4a에서 설명된 표시 모듈(100)과 비교하였을 때, 센서층(120) 상에 배치된 광학 필름(130)을 더 포함할 수 있다. 표시 모듈(100-1) 내부에 광학 필름(130)을 포함하는 전자 장치(EA, 도 1a 참조)에는 도 3a에서 설명한 광학 필름(200) 및 접착층(1020)이 생략될 수 있다.
센서층(120)은 표시층(110) 상에 배치될 수 있다. 센서층(120)은 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 사용자의 입력일 수 있다. 사용자의 입력은 사용자 신체의 일부, 광, 열, 펜, 또는 압력 등 다양한 형태의 외부 입력들을 포함할 수 있다.
센서층(120)은 연속된 공정을 통해 표시층(110) 상에 형성될 수 있다. 이 경우, 센서층(120)은 표시층(110) 위에 '직접 배치'된다고 표현될 수 있다. 직접 배치된다는 것은 센서층(120)과 표시층(110) 사이에 제3 의 구성요소가 배치되지 않는 것을 의미할 수 있다. 즉, 센서층(120)과 표시층(110) 사이에는 별도의 접착 부재가 배치되지 않을 수 있다.
다만, 이에 한정되는 것은 아니고, 센서층(120)은 별도의 모듈로 제공되어 표시층(110)과 접착 부재를 통해 서로 결합될 수 있다. 접착 부재는 통상의 접착제 또는 점착제를 포함할 수 있다.
다시, 도 3a를 참조하면, 패널 보호층(400)은 표시 모듈(100) 하측에 배치될 수 있다. 패널 보호층(400)은 표시 모듈(100)의 하부에 배치되어 표시 모듈(100)을 보호할 수 있다. 패널 보호층(400)은 가요성 플라스틱 물질을 포함할 수 있다. 예를 들어, 패널 보호층(400)은 폴리에틸렌 테레프탈레이트(polyethylene terephthalate)를 포함할 수 있다.
패널 보호층(400)이 폴딩 영역(FA) 및 비폴딩 영역들(NFA1, NFA2)과 중첩하도록 도시되었으나, 이에 한정되는 것은 아니며, 패널 보호층(400)은 폴딩 영역(FA)과 비중첩하고, 비폴딩 영역들(NFA1, NFA2) 각각에 중첩하는 두 개의 보호층들을 포함할 수 있다.
표시 모듈(100)과 패널 보호층(400)은 접착층(1010)에 의해 결합될 수 있다.
배리어층(BRL)은 패널 보호층(400)의 하부에 배치될 수 있다. 배리어층(BRL)은 외부의 눌림에 따른 압축력에 대한 저항력을 높일 수 있다. 따라서, 배리어층(BRL)은 표시 모듈(100)의 변형을 막아주는 역할을 할 수 있다.
배리어층(BRL)은 폴리 이미드 또는 폴리에틸렌 테레프탈레이트와 같은 가요성 플라스틱 물질을 포함할 수 있다. 또한, 배리어층(BRL)은 광투과율이 낮은 유색의 필름일 수 있다. 배리어층(BRL)은 외부로부터 입사되는 광을 흡수할 수 있다. 예를 들어, 배리어층(BRL)은 검정색 합성수지 필름일 수 있다. 윈도우 보호층(320)의 상측으로부터 전자 장치(EA)를 바라봤을 때, 배리어층(BRL)의 하측에 배치된 구성 요소들은 사용자에게 시인되지 않을 수 있다. 배리어층(BRL)의 두께는 25um 내지 100um 일 수 있다. 일 실시예에 따른 전자 장치(EA)는 배리어층(BRL)이 생략될 수 있다.
패널 보호층(400)과 배리어층(BRL)은 접착층(1040)에 의해 결합될 수 있다.
하부 플레이트(500)는 표시 모듈(100) 하부에 배치된다. 하부 플레이트(500)는 하부 플레이트(500)의 상측에 배치된 구성들을 지지하고, 표시 모듈(100)의 펼쳐진 상태와 폴딩된 상태를 유지한다. 또한, 하부 플레이트(500)에 의해 전자 장치(EA)의 방열 성능이 향상될 수 있다.
도 3b 및 도 3c를 참조하면, 하부 플레이트(500) 중 폴딩 영역(FA)과 중첩하는 영역에는 복수의 개구부들(OP)이 정의될 수 있다. 개구부들(OP)은 하부 플레이트(500)의 상면에서부터 배면까지 관통되어 형성될 수 있다. 폴딩 영역(FA) 내에서 개구부들(OP) 사이 부분은 슬릿(SL) 구조를 가질 수 있다. 슬릿(SL) 구조는 그물망처럼 서로 연결된 형상을 가질 수 있다.
본 발명에 따르면, 제1 폴딩 축(AX1, 도 1b 참조)을 기준으로 인 폴딩 시, 슬릿(SL) 사이의 개구부들(OP)의 면적은 폴딩 방향에 따라 증가하거나 감소할 수 있으며, 비 폴딩 시에는 본래 개구부들(OP)이 갖는 형상으로 되돌아갈 수 있다. 따라서, 하부 플레이트(500)는 폴딩 영역(FA)과 중첩하는 영역에 개구부들(OP)을 포함함에 따라, 전자 장치(EA)의 폴딩 시 형상이 보다 용이하게 변형될 수 있다.
하부 플레이트(500)는 스테인레스스틸, 티타늄, 및 강화 섬유 복합재 중 어느 하나를 포함할 수 있다. 강화 섬유 복합재는 탄소 섬유 강화 플라스틱(CFRP: Carbon fiber reinforced plastic) 또는 유리 섬유 강화 플라스틱(GFRP: Glass fiber reinforced plastic)일 수 있다.
배리어층(BRL)과 하부 플레이트(500)는 접착층(1050)에 의해 결합될 수 있다. 일 실시예에 따른 접착층(1050)은 제1 비폴딩 영역(NFA1)과 중첩하는 제1 부분 및 제2 비폴딩 영역(NFA2)과 중첩하는 제2 부분을 포함할 수 있다. 제1 부분 및 제2 부분은 폴딩 영역(FA)과 비중첩하고, 제1 방향(DR1)을 따라 이격 공간(1050-OP)을 가지고 배치될 수 있다. 따라서, 접착층(1050)은 하부 플레이트(500)의 개구부들(OP)과 비중첩할 수 있다. 이에 따라, 하부 플레이트(500)가 폴딩될 때, 슬릿(SL)은 접착층(1050)의 간섭 없이 용이하게 변형될 수 있다.
디지타이저(600)는 하부 플레이트(500) 하부에 배치될 수 있다. 디지타이저(600)는 제1 디지타이저(610), 제2 디지타이저(620), 및 제1 디지타이저(610)와 제2 디지타이저(620) 사이를 연결하는 연결부(630)를 포함할 수 있다. 본 발명에서 연결부(630)는 디지타이저(600)의 구성들에 의해 노출된 베이스층(BS, 도 8 참조)의 일 부분으로 정의될 수 있다. 따라서, 연결부(630)의 두께는 제1 디지타이저(610) 및 제2 디지타이저(620)의 두께보다 작을 수 있다.
본 발명에 따르면, 제1 디지타이저(610)와 제2 디지타이저(620)는 제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2)에 별도로 배치되어 개별적으로 펜(SP, 도 1a 참조)의 입력을 감지할 수 있다. 또한, 폴딩 영역(FA)의 일부 영역 내에서도 펜(SP)의 입력을 감지할 수 있다.
제1 디지타이저(610)는 제1 비폴딩 영역(NFA1) 및 제1 비폴딩 영역(NFA1)과 인접한 폴딩 영역(FA)의 일부와 중첩할 수 있다. 제2 디지타이저(620)는 제2 비폴딩 영역(NFA2) 및 제2 비폴딩 영역(NFA2)과 인접한 폴딩 영역(FA)의 일부와 중첩할 수 있다. 제1 디지타이저(610)와 제2 디지타이저(620)는 폴딩 영역(FA) 내에서 서로 이격될 수 있다.
연결부(630)는 폴딩 영역(FA) 내에서 제1 디지타이저(610)와 제2 디지타이저(620) 사이에 배치될 수 있다.
본 발명에 따른 디지타이저(600)는 비폴딩 영역들(NFA1, NFA2) 및 폴딩 영역(FA) 내에서 서로 다른 두께를 갖고 개별적으로 구동되는 제1 디지타이저(610), 제2 디지타이저(620), 및 연결부(630)를 포함함에 따라, 폴딩 영역(FA)에서 디지타이저(600)에 가해지는 스트레스를 저감시킬 수 있다. 이에 따라, 디지타이저(600) 내부에 배치된 배선들의 크랙 발생을 감소시킬 수 있다. 디지타이저(600)의 상세한 설명은 후술하도록 한다.
하부 플레이트(500)와 디지타이저(600)는 접착층(1060)에 의해 결합될 수 있다. 일 실시예에 따른 접착층(1060)은 제1 비폴딩 영역(NFA1)과 중첩하는 제3 부분 및 제2 비폴딩 영역(NFA2)과 중첩하는 제4 부분을 포함할 수 있다. 제3 부분 및 제4 부분은 폴딩 영역(FA)과 비중첩하고, 제1 방향(DR1)을 따라 이격될 수 있다.
하부 플레이트(500)와 제1 디지타이저(610)는 제3 부분에 의해 결합될 수 있으며, 하부 플레이트(500)와 제2 디지타이저(620)는 제3 부분에 의해 결합될 수 있다.
접착층(1060)은 폴딩 영역(FA)과 비중첩함에 따라, 디지타이저(600)가 폴딩될 때, 접착층(1060)의 간섭 없이 용이하게 변형될 수 있다.
일 실시예에 따른 전자 장치(EA)는 디지터이저(600) 하부에 배치되는 방열 시트 및 갭 테이프를 더 포함할 수 있다. 방열 시트는 높은 열 전도성을 갖는 열 전도 시트일 수 있다. 방열 시트는 그라파이트(graphite)를 포함할 수 있다. 갭 테이프는 방열 시트를 부착함에 따라 형성된 단차를 보상해줄 수 있다. 갭 테이프는 방열 시트의 엣지를 따라 방열 시트의 적어도 일부를 둘러쌀 수 있으며, 접착층들과 동일 물질을 포함할 수 있다.
도 5a는 본 발명의 본 발명의 일 실시예에 따른 표시층의 평면도이다. 도 5b는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다. 도 6은 본 발명의 일 실시예에 따른 센서층의 평면도이다.
도 5a를 참조하면, 표시층(110)은 복수의 화소들(PX), 복수의 신호 라인들(GL, DL, PL, ECL), 및 복수의 표시 패드들(PDD)을 포함할 수 있다. 표시층(110)은 도 4a 및 도 4b에서 설명한 표시층(110)과 대응될 수 있다.
표시층(110)의 표시 영역(DA)은 영상(IM)이 표시되는 영역이고, 비표시 영역(NDA)은 구동 회로나 구동 라인 등이 배치된 영역일 수 있다. 표시 영역(DA)은 전자 장치(EA, 도 1a 참조)의 액티브 영역들(F-AA, R-AA, 도 1a 참조)의 적어도 일부와 중첩할 수 있다. 또한, 비표시 영역(NDA)은 전자 장치(EA)의 주변 영역들(F-NAA, R-NAA, 도 1a 참조)과 중첩할 수 있다.
복수의 신호 라인들(GL, DL, PL, ECL)은 화소들(PX)에 연결되어 화소들(PX)에 전기적 신호들을 전달한다. 표시층(110)에 포함되는 신호 라인들 중 스캔 라인(GL), 데이터 라인(DL), 전원 라인(PL), 및 발광제어 라인(ECL)을 예시적으로 도시하였다. 다만, 이는 예시적으로 도시한 것이고, 신호 라인들(GL, DL, PL, ECL)은 초기화 전압 라인을 더 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
화소들(PX)은 제1 방향(DR1) 및 제2 방향(DR2)을 따라 서로 이격되어 배열되어 평면상에서 매트릭스(matrix) 형상을 가질 수 있다.
도 5b를 참조하면, 복수의 화소들 중 하나의 화소(PX)의 신호 회로도를 확대하여 예시적으로 도시하였다. 도 5b에는 i번째 스캔 라인(GLi) 및 i번째 발광제어 라인(ECLi)에 연결된 화소(PX)를 예시적으로 도시하였다.
화소(PX)는 발광 소자(EE) 및 화소 회로(CC)를 포함할 수 있다. 화소 회로(CC)는 복수의 트랜지스터들(T1-T7) 및 커패시터(CP)를 포함할 수 있다. 복수의 트랜지스터들(T1-T7)은 LTPS(Low Temperature Polycrystalline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성될 수 있다.
화소 회로(CC)는 데이터 신호에 대응하여 발광 소자(EE)에 흐르는 전류량을 제어한다. 발광 소자(EE)는 화소 회로(CC)로부터 제공되는 전류량에 대응하여 소정의 휘도로 발광할 수 있다. 이를 위하여, 제1 전원(ELVDD)의 레벨은 제2 전원(ELVSS)의 레벨보다 높게 설정될 수 있다. 발광 소자(EE)는 유기발광소자 또는 양자점 발광소자를 포함할 수 있다.
복수의 트랜지스터들(T1-T7) 각각은 입력 전극(또는, 소스 전극), 출력 전극(또는, 드레인 전극), 및 제어 전극(또는, 게이트 전극)을 포함할 수 있다. 본 명세서 내에서 편의상 입력 전극 및 출력 전극 중 어느 하나는 제1 전극으로 지칭되고, 다른 하나는 제2 전극으로 지칭될 수 있다.
제1 트랜지스터(T1)의 제1 전극은 제5 트랜지스터(T5)를 경유하여 제1 전원(ELVDD)에 접속되고, 제1 트랜지스터(T1)의 제2 전극은 제6 트랜지스터(T6)를 경유하여 발광 소자(EE)의 애노드 전극에 접속된다. 제1 트랜지스터(T1)는 본 명세서 내에서 구동 트랜지스터로 지칭될 수 있다.
제1 트랜지스터(T1)는 제1 트랜지스터(T1)의 제어 전극에 인가되는 전압에 대응하여 발광 소자(EE)에 흐르는 전류량을 제어한다.
제2 트랜지스터(T2)는 데이터 라인(DL)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 그리고, 제2 트랜지스터(T2)의 제어 전극은 i번째 스캔 라인(GLi)에 접속된다. 제2 트랜지스터(T2)는 i번째 스캔 라인(GLi)으로 i번째 스캔 신호가 제공될 때 턴-온되어 데이터 라인(DL)과 제1 트랜지스터(T1)의 제1 전극을 전기적으로 접속시킨다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 제1 트랜지스터(T1)의 제어 전극 사이에 접속된다. 제3 트랜지스터(T3)의 제어 전극은 i번째 스캔 라인(GLi)에 접속된다. 제3 트랜지스터(T3)는 i번째 스캔 라인(GLi)으로 i번째 스캔 신호가 제공될 때 턴-온되어 제1 트랜지스터(T1)의 제2 전극과 제1 트랜지스터(T1)의 제어 전극을 전기적으로 접속시킨다. 따라서, 제3 트랜지스터(T3)가 턴-온될 때 제1 트랜지스터(T1)는 다이오드 형태로 접속된다.
제4 트랜지스터(T4)는 노드(ND)와 초기화 전원생성부(미도시) 사이에 접속된다. 그리고, 제4 트랜지스터(T4)의 제어 전극은 i-1번째 스캔 라인(GLi-1)에 접속된다. 제4 트랜지스터(T4)는 i-1번째 스캔 라인(GLi-1)으로 i-1번째 스캔 신호가 제공될 때 턴-온되어 노드(ND)로 초기화전압(Vint)을 제공한다.
제5 트랜지스터(T5)는 전원 라인(PL)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 제5 트랜지스터(T5)의 제어 전극은 i번째 발광제어 라인(ECLi)에 접속된다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 발광 소자(EE)의 애노드전극 사이에 접속된다. 그리고, 제6 트랜지스터(T6)의 제어 전극은 i번째 발광제어 라인(ECLi)에 접속된다.
제7 트랜지스터(T7)는 초기화 전원생성부(미도시)와 발광 소자(EE)의 애노드전극 사이에 접속된다. 그리고, 제7 트랜지스터(T7)의 제어 전극은 i+1번째 스캔 라인(GLi+1)에 접속된다. 이와 같은 제7 트랜지스터(T7)는 i+1번째 스캔 라인(GLi+1)으로 i+1번째 스캔 신호가 제공될 때 턴-온되어 초기화전압(Vint)을 발광 소자(EE)의 애노드전극으로 제공한다.
제7 트랜지스터(T7)는 화소(PX)의 블랙 표현 능력을 향상시킬 수 있다. 구체적으로, 제7 트랜지스터(T7)가 턴-온되면 발광 소자(EE)의 기생 커패시터(미도시)가 방전된다. 그러면, 블랙 휘도 구현 시 제1 트랜지스터(T1)로부터의 누설전류에 의하여 발광 소자(EE)가 발광하지 않게 되고, 이에 따라 블랙 표현 능력이 향상될 수 있다.
추가적으로, 도 5b에서는 제7 트랜지스터(T7)의 제어 전극이 i+1번째 스캔 라인(GLi+1)에 접속되는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 본 발명의 다른 실시예에서, 제7 트랜지스터(T7)의 제어 전극은 i번째 스캔 라인(GLi) 또는 i-1번째 스캔 라인(GLi-1)에 접속될 수 있다.
커패시터(CP)는 전원 라인(PL)과 노드(ND) 사이에 배치된다. 커패시터(CP)는 데이터 신호에 대응되는 전압을 저장한다. 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴-온 될 때, 커패시터(CP)에 저장된 전압에 따라 제1 트랜지스터(T1)에 흐르는 전류량이 결정될 수 있다.
본 발명에서 화소(PX)의 등가 회로는 도 5b에 도시된 등가 회로로 한정되지 않는다. 본 발명의 다른 실시예에서 화소(PX)는 발광 소자(EE)를 발광시키기 위한 다양한 형태로 구현될 수 있다. 도 5b에서는 PMOS를 기준으로 도시하였으나, 이에 제한되지 않는다. 본 발명의 다른 실시예에서 화소 회로(CC)는 NMOS로 구성될 수 있다. 본 발명의 또 다른 실시예에서 화소 회로(CC)는 NMOS와 PMOS의 조합에 의해 구성될 수 있다.
도 5a에는 도시되지 않았으나, 표시층(110)은 비표시 영역(NDA)에 배치된 전원 패턴을 더 포함할 수 있다. 전원 패턴은 복수의 전원 라인들(PL)과 접속된다. 이에 따라, 표시층(110)은 전원 패턴을 포함함으로써, 복수의 화소들(PX)에 동일한 제1 전원 신호를 제공할 수 있다.
표시 패드들(PDD)은 제1 패드(D1) 및 제2 패드(D2)를 포함할 수 있다. 제1 패드(D1)는 복수로 구비되어 데이터 라인들(DL)에 각각 연결될 수 있다. 제2 패드(D2)는 전원 패턴(VDD)에 연결되어 전원 라인(PL)과 전기적으로 연결될 수 있다.
표시층(110)은 표시 패드들(PDD)을 통해 외부로부터 제공된 전기적 신호들을 화소들(PX)에 제공할 수 있다. 한편, 표시 패드들(PDD)은 제1 패드(D1) 및 제2 패드(D2) 외에 다른 전기적 신호들을 수신하기 위한 패드들을 더 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 실시예에서 표시층(110)은 감지 패드들(TDD)을 더 포함할 수 있다. 감지 패드들(TDD)은 표시 패드들(PDD)을 사이에 두고 제1 방향(DR1)을 따라 이격되어 배열될 수 있다. 감지 패드들(TDD)은 제1 컨택홀(CNT1)로부터 연장될 수 있다. 제1 컨택홀(CNT1)은 후술하는 센서층(120)의 제2 컨택홀(CNT2)과 중첩한다.
후술하는 복수의 트래이스 라인들(TL1, TL2, TL3)은 컨택홀들(CNT1, CNT2)을 통해 감지 패드들(TDD)과 연결될 수 있다. 이에 따라, 일 실시예에 따른 표시층(110)에 부착되는 회로 기판과 센서층(120)에 부착되는 회로 기판은 표시층(110) 상에서 접속될 수 있다.
도시되지 않았으나, 표시층(110)의 비표시 영역(NDA) 중 표시 패드들(PDD) 및 감지 패드들(TDD)이 배치된 영역은 제1 방향(DR1)으로 연장된 축을 기준으로 벤딩될 수 있다. 이에 따라, 표시 패드들(PDD) 및 감지 패드들(TDD)에 부착된 회로 기판은 표시 모듈(100)의 하부에 배치될 수 있다.
도 6을 참조하면, 센서층(120)은 제1 감지 전극(TE1), 제2 감지 전극(TE2), 복수의 트래이스 라인들(TL1, TL2, TL3)을 포함할 수 있다. 센서층(120)은 감지 영역(SA) 및 비감지 영역(NSA)이 정의될 수 있다. 비감지 영역(NSA)은 감지 영역(SA)을 에워쌀 수 있다. 감지 영역(SA)은 외부에서 인가되는 입력을 감지하는 센싱 영역(sensing area)일 수 있다. 감지 영역(SA)은 표시층(110, 도 5a 참조)의 표시 영역(DA, 도 5a 참조)과 중첩할 수 있다.
센서층(120)은 자기 정전 용량식(self-capacitance type) 및 상호 정전 용량식(mutual capacitance type) 중 어느 한 방식에 의해 외부 입력을 감지할 수 있다. 제1 감지 전극(TE1), 제2 감지 전극(TE2)은 방식에 부합하게 다양하게 변형되어 배치 및 연결될 수 있다.
제1 감지 전극(TE1)은 제1 감지 패턴들(SP1) 및 제1 브릿지 패턴들(BP1)을 포함할 수 있다. 제1 감지 전극(TE1)은 제1 방향(DR1)을 따라 연장되고, 제1 감지 전극들은 제2 방향(DR2)을 따라 이격 배열될 수 있다.
하나의 제1 감지 전극(TE1)에 포함된 제1 감지 패턴들(SP1)은 제1 방향(DR1)을 따라 이격되어 배열될 수 있다. 적어도 하나의 제1 브릿지 패턴(BP1)은 서로 인접한 두 개의 제1 감지 패턴들(SP1) 사이에 배치될 수 있다.
제2 감지 전극(TE2)은 제2 감지 패턴들(SP2) 및 제2 브릿지 패턴들(BP2)을 포함할 수 있다. 제2 감지 전극(TE2)은 제2 방향(DR2)을 따라 연장되고, 제2 감지 전극들은 제1 방향(DR1)을 따라 이격 배열될 수 있다.
하나의 제2 감지 전극(TE2)에 포함된 제2 감지 패턴들(SP2)은 제2 방향(DR2)을 따라 이격되어 배열될 수 있다. 적어도 하나의 제2 브릿지 패턴(BP2)은 서로 인접한 두 개의 제2 감지 패턴들(SP2) 사이에 배치될 수 있다.
트래이스 라인들(TL1, TL2, TL3)은 비감지 영역(NSA)에 배치된다. 트래이스 라인들(TL1, TL2, TL3)은 제1 트래이스 라인(TL1), 제2 트래이스 라인(TL2), 및 제3 트래이스 라인(TL3)을 포함할 수 있다.
제1 트래이스 라인(TL1)은 제1 감지 전극(TE1)의 일 단에 연결된다. 제2 트래이스 라인(TL2)은 제2 감지 전극(TE2)의 일 단에 연결된다. 제3 트래이스 라인(TL3)은 제2 감지 전극(TE2)의 타 단에 연결된다. 제2 감지 전극(TE2)의 타 단은 제2 감지 전극(TE2)의 일 단과 대향되는 부분일 수 있다.
본 발명에 따르면, 제2 감지 전극(TE2)은 제2 트래이스 라인(TL2) 및 제3 트래이스 라인(TL3)에 연결될 수 있다. 이에 따라, 제1 감지 전극(TE1)에 비해 상대적으로 긴 길이를 가진 제2 감지 전극(TE2)에 대하여 영역에 따른 감도를 균일하게 유지시킬 수 있다. 한편, 이는 예시적으로 도시한 것이고, 제3 트래이스 라인(TL3)은 생략될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
일 실시예에 따른 센서층(120)은 제2 컨택홀(CNT2)을 포함할 수 있다. 제2 컨택홀(CNT2)은 표시층(110)의 제1 컨택홀(CNT1)과 중첩할 수 있다. 트래이스 라인들(TL1, TL2, TL3)은 대응되는 제2 컨택홀(CNT2)로 연장될 수 있다. 제1 컨택홀(CNT1) 및 제2 컨택홀(CNT2) 내부는 도전 물질이 배치될 수 있다. 이에 따라, 트래이스 라인들(TL1, TL2, TL3)은 컨택홀들(CNT1, CNT2)을 통해 대응되는 감지 패드들(TDD)에 연결될 수 있다.
도 7a는 본 발명의 일 실시예에 따른 디지타이저의 평면도이다. 도 7b는 본 발명의 일 실시예에 따른 감지 영역의 평면도이다.
도 7a 및 도 7b를 참조하면, 디지타이저(600)는 서로 이격된 제1 디지타이저(610), 제2 디지타이저(620), 및 연결부(630)를 포함할 수 있다. 예를 들어, 제1 디지타이저(610)와 제2 디지타이저(620)는 폴딩 영역(FA) 내에서 연결부(630)를 사이에 두고 서로 이격될 수 있다.
제1 디지타이저(610)는 제1 연성회로필름(FCB1)과 연결될 수 있다. 제2 디지타이저(620)는 제2 연성회로필름(FCB2)이 연결될 수 있다. 제1 연성회로필름(FCB1)과 제2 연성회로필름(FCB2)은 동일한 메인 회로기판에 연결될 수 있고, 제1 디지타이저(610)와 제2 디지타이저(620)는 개별적으로 구동될 수 있다.
제1 디지타이저(610)는 제1 감지 영역(DSA1) 및 제1 감지 영역(DSA1)의 적어도 일부를 둘러싸는 제1 비-감지 영역(NSA1)을 포함할 수 있다. 본 발명에서 제1 감지 영역(DSA1)은 폴딩 영역(FA)의 적어도 일부와 중첩할 수 있다.
제2 디지타이저(620)는 제2 감지 영역(DSA2) 및 제2 감지 영역(DSA2)의 적어도 일부를 둘러싸는 제2 비-감지 영역(NSA2)을 포함할 수 있다. 본 발명에서 제2 감지 영역(DSA2)은 폴딩 영역(FA)의 적어도 일부와 중첩할 수 있다.
제1 디지타이저(610)와 제2 디지타이저(620)는 폴딩 영역(FA) 내에서 소정의 갭(GP)을 두고 이격될 수 있다. 갭(GP) 영역은 디지타이저(600)의 구성들로부터 베이스층(BS)이 노출된 영역과 대응될 수 있다. 갭(GP) 영역은 감지 코일들(CF, RF)이 배치되지 않을 수 있다. 이에 따라, 갭(GP) 영역은 펜(SP, 도 1a 참조)의 입력이 감지되지 않는 영역일 수 있다.
본 발명에 따르면, 제1 방향(DR1)에서 갭(GP) 영역의 폭은 폴딩 영역(FA)의 폭보다 작을 수 있다. 따라서, 본 발명에 따른 디지타이저(600)은 폴딩 영역(FA)의 내부에서 펜(SP)의 입력을 감지할 수 있다.
도 7b에서 설명할 감지 영역(DSA) 내의 감지 코일들(CF, RF)에 관한 설명은 도 7a의 제1 디지타이저(610) 및 제2 디지타이저(620) 각각에 적용될 수 있다.
도 7b를 참조하면, 제1 및 제2 디지타이저(610, 620) 각각은 복수의 제1 감지 코일들(CF) 및 복수의 제2 감지 코일들(RF)을 포함할 수 있다. 제1 감지 코일들(CF)은 구동 코일들로 지칭될 수 있고, 제2 감지 코일들(RF)은 감지 코일들로 지칭될 수 있으나 이에 제한되지 않고, 그 반대일 수도 있다.
제1 감지 코일들(CF) 각각은 장변 코일들 및 단변 코일을 포함할 수 있다. 장변 코일들 각각은 제2 방향(DR2)으로 연장되고, 장변 코일들은 제1 방향(DR1)을 따라 서로 이격될 수 있다. 단변 코일은 비-감지 영역(NDSA)에 배치되고, 하나의 루프를 형성하는 장변 코일들 각각의 끝 단에 연결되어 서로 이격된 장변 코일들 사이를 연결할 수 있다.
일 실시예에 따른 단변 코일은 장변 코일들과 서로 다른 층 상에 배치될 수 있다. 도 7b에는 하나의 루프를 형성하는 제1 감지 코일들(CF)이 서로 이격된 것으로 도시하였으나, 이에 한정되는 것은 아니며, 일 실시예에 따른 제1 감지 코일들(CF) 중 인접한 코일들에 포함된 장변 코일들은 서로 교번하여 배열될 수 있다.
제2 감지 코일들(RF) 각각은 장변 코일들 및 단변 코일을 포함할 수 있다. 장변 코일들 각각은 제1 방향(DR1)으로 연장되고, 장변 코일들은 제2 방향(DR2)을 따라 서로 이격될 수 있다. 단변 코일은 비-감지 영역(NDSA)에 배치되고, 하나의 루프를 형성하는 장변 코일들 각각의 끝 단에 연결되어 서로 이격된 장변 코일들 사이를 연결할 수 있다.
도 7b에는 하나의 루프를 형성하는 제2 감지 코일들(RF)이 서로 이격된 것으로 도시하였으나, 이에 한정되는 것은 아니며, 일 실시예에 따른 제2 감지 코일들(RF) 중 인접한 코일들에 포함된 장변 코일들은 서로 교번하여 배열될 수 있다.
제1 감지 코일들(CF)의 제1 단자들(CFt)로 교류 신호가 순차적으로 제공될 수 있다. 제1 감지 코일들(CF)의 제1 단자들(CFt)과 다른 하나의 단자들은 접지될 수 있다. 제1 감지 코일들(CF)의 제1 단자들(CFt)에는 신호라인들(미도시)이 각각 연결될 수 있다. 이러한 신호라인들은 도 7a에 도시된 비-감지 영역(NSA1, NSA2)에 배치될 수 있다.
제1 감지 코일들(CF)에 전류가 흐르면, 제1 감지 코일들(CF)과 제2 감지 코일들(RF) 사이에 자기력선이 유도될 수 있다. 제2 감지 코일들(RF)은 펜(SP, 도 1a 참조)에서 방출된 유도 전자기력을 감지하여 감지신호로써 제2 감지 코일들(RF)의 제2 단자들(RFt)로 출력할 수 있다. 제2 감지 코일들(RF)의 제2 단자들(RFt)과 다른 하나의 단자들은 접지될 수 있다. 제2 감지 코일들(RF)의 제2 단자들(RFt)에는 신호라인들(미도시)이 각각 연결될 수 있다. 이러한 신호라인들은 도 7a에 도시된 비-감지 영역(NSA1, NSA2)에 배치될 수 있다.
본 발명에 따르면, 제1 디지타이저(610)와 제2 디지타이저(620)는 제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2)에 별도로 배치되어 개별적으로 펜(SP, 도 1a 참조)의 입력을 감지할 수 있으며, 폴딩 영역(FA)의 일부 영역 내에서도 펜(SP)의 입력을 감지할 수 있다.
이하에서 설명할 디지타이저(600, 600-A, 600-B)에 포함된 제1 및 제2 감지 코일들은 도 7a 및 도 7b에서 설명한 1 및 제2 감지 코일들(CF, RF)과 대응될 수 있으며, 중복된 설명은 생략한다.
도 8은 본 발명의 일 실시예에 따른 하부 플레이트 및 디지타이저의 단면도이다. 도 9a 내지 도 9c는 본 발명의 일 실시예에 따른 디지타이저의 제조 방법을 도시한 단면도들이다. 도 3a에서 설명한 전자 장치(EA)의 구성들 중 하부 플레이트(500), 접착층들(1050, 1060), 및 디지타이저(600)만 도시하였으며, 나머지 구성들은 생략되었다.
도 8을 참조하면, 일 실시예에 따른 전자 장치(EA)의 디지타이저(600)는 상면(B-U) 및 하면(B-B)을 포함하는 베이스층(BS), 상면(B-U)에 배치된 제1 감지 코일(CF), 하면(B-B)에 배치된 제2 감지 코일(RF), 제1 감지 코일(CF)을 커버하는 제1 커버층(PI1), 제2 감지 코일(RF)을 커버하는 제2 커버층(PI2)을 포함할 수 있다. 제1 감지 코일(CF) 및 제2 감지 코일(RF)은 도 7b에서 설명한 제1 감지 코일들(CF) 및 제2 감지 코일들(RF) 중 어느 하나와 대응될 수 있다.
디지타이저(600)는 베이스층(BS)과 제1 커버층(PI1) 사이에 배치되는 제1 접착층(AD1) 및 베이스층(BS)과 제2 커버층(PI2) 사이에 배치되는 제2 접착층(AD2)을 포함할 수 있다.
베이스층(BS)은 폴딩 영역(FA)과 비폴딩 영역들(NFA1, NFA2)에 배치될 수 있다. 베이스층(BS)은 폴딩 영역(FA)에 배치됨에 따라 폴딩에 용이한 물질을 포함할 수 있다.
예를 들어, 베이스층(BS)은 합성 고무와 가교 성분을 포함하는 신축성 고무를 포함할 수 있다. 예를 들어, 합성 고무는 butadiene 고무, styrene-butadiene 고무, 및 butyl 고무 중 어느 하나를 포함할 수 있다.
본 실시예에서, 베이스층(BS)의 두께는 10um이상 내지 100um이하일 수 있다.
제1 감지 코일(CF)은 제1 방향(DR1)으로 연장되고, 폴딩 영역(FA)의 일부 및 비폴딩 영역들(NFA1, NFA2)과 중첩할 수 있다. 서로 다른 디지타이저들(610, 620, 도 7a 참조)에 포함된 제1 감지 코일들은 폴딩 영역(FA) 내에서 서로 이격될 수 있다.
제2 감지 코일(RF)은 제2 방향(DR2)으로 연장되고, 폴딩 영역(FA)의 일부 및 비폴딩 영역들(NFA1, NFA2)과 중첩할 수 있다. 서로 다른 디지타이저들(610, 620, 도 7a 참조)에 포함된 제2 감지 코일들은 폴딩 영역(FA) 내에서 서로 이격될 수 있다.
제1 커버층(PI1)은 폴딩 영역(FA)의 일부 및 비폴딩 영역들(NFA1, NFA2)과 중첩할 수 있다. 제1 커버층(PI1)은 제1 감지 코일(CF)을 커버할 수 있다.
제1 접착층(AD1)은 제1 커버층(PI1)과 베이스층(BS) 사이에 배치되어 제1 커버층(PI1)과 베이스층(BS)을 결합시키고, 제1 감지 코일(CF)과 접촉될 수 있다.
서로 다른 디지타이저들(610, 620) 각각에 포함된 제1 커버층들(PI1)은 폴딩 영역(FA) 내에서 서로 이격되어 제1 커버 이격 공간(PI1-OP)을 정의하고, 서로 다른 디지타이저들(610, 620) 각각에 포함된 제1 접착층들(AD1)은 폴딩 영역(FA) 내에서 서로 이격되어 제1 접착 이격 공간(AD1-OP)을 정의할 수 있다.
제1 커버 이격 공간(PI1-OP)을 정의하는 제1 커버층(PI1)의 측면 및 제1 접착 이격 공간(AD1-OP)을 정의하는 제1 접착층(AD1)의 측면은 서로 정렬될 수 있다. 본 실시예에서 서로 중첩하는 제1 커버 이격 공간(PI1-OP)과 제1 접착 이격 공간(AD1-OP)은 제1 절개 영역(CT-1)으로 정의될 수 있다.
폴딩 영역(FA) 내에서 베이스층(BS)의 상면(B-U) 중 일부는 제1 절개 영역(CT-1)에 의해 제1 커버층들(PI1) 및 제1 접착층들(AD1)로부터 노출될 수 있다.
제2 커버층(PI2)은 폴딩 영역(FA)의 일부 및 비폴딩 영역들(NFA1, NFA2)과 중첩할 수 있다. 제2 커버층(PI2)은 제2 감지 코일(RF)을 커버할 수 있다.
본 실시예에서 제1 및 제2 커버층들(PI1, PI2)은 폴리이미드를 포함할 수 있다.
제2 접착층(AD2)은 제2 커버층(PI2)과 베이스층(BS) 사이에 배치되어 제2 커버층(PI2)과 베이스층(BS)을 결합시키고, 제2 감지 코일(RF)과 접촉될 수 있다.
서로 다른 디지타이저들(610, 620) 각각에 포함된 제2 커버층들(PI2)은 폴딩 영역(FA) 내에서 서로 이격되어 제2 커버 이격 공간(PI2-OP)을 정의하고, 서로 다른 디지타이저들(610, 620) 각각에 포함된 제2 접착층들(AD2)은 폴딩 영역(FA) 내에서 서로 이격되어 제2 접착 이격 공간(AD2-OP)을 정의할 수 있다.
제2 커버 이격 공간(PI2-OP)을 정의하는 제2 커버층(PI2)의 측면 및 제2 접착 이격 공간(AD2-OP)을 정의하는 제2 접착층(AD2)의 측면은 서로 정렬될 수 있다. 이에 따라, 서로 중첩하는 제2 커버 이격 공간(PI2-OP)과 제2 접착 이격 공간(AD2-OP)은 제2 절개 영역(CT-2)으로 정의될 수 있다.
폴딩 영역(FA) 내에서 베이스층(BS)의 하면(B-B) 중 일부는 제2 절개 영역(CT-2)에 의해 제2 커버층들(PI2) 및 제2 접착층들(AD2)로부터 노출될 수 있다.
본 실시예에 따르면, 비-폴딩된 상태에서 제1 및 제2 절개 영역들(CT-1, CT-2) 각각의 제1 방향(DR1)에서의 제1 폭(WD1)은 폴딩 영역(FA)의 제2 폭(WD2)보다 작을 수 있다. 제1 폭(WD1)은 0.5mm이상 내지 4mm이하 이고, 제2 폭(WD2)은 5mm이상 내지 50mm이하일 수 있다.
도 9a 내지 도 9c를 참조하여 도 8에 도시된 디지타이저(600)의 제조 방법을 설명하도록 한다. 본 실시예에 따른 디지타이저(600)의 제조 방법은, 코일 시트(CCL) 제공 단계, 제1 커버 기판(CV1) 결합 단계, 및 제2 커버 기판(CV2) 결합 단계를 포함할 수 있다.
코일 시트(CCL)는 베이스층(BS)의 상면(B-U)에 제1 감지 코일(CF)이 배치되고, 베이스층(BS)의 하면(B-B)에 제2 감지 코일(RF)이 배치된 상태로 제공될 수 있다. 이하, 디지타이저 제조 방법에서 설명될 '코일 시트'는 기저층 상에 감지 코일이 배치된 상태로 제공되는 시트로 정의될 수 있다.
제1 커버 기판(CV1)은 제1 커버층(PI1)에 제1 접착층(AD1)이 결합된 상태로 제공될 수 있다. 제1 커버 기판(CV1)은 베이스층(BS)의 상면(B-U)에 배치될 수 있다.
제1 커버 기판(CV1)은 서로 다른 디지타이저들(610, 620, 도 7a 참조) 각각에 배치되고, 제1 커버 기판들은 폴딩 영역(FA) 내에서 서로 이격될 수 있다. 예를 들어, 서로 다른 서로 다른 디지타이저들(610, 620)에 포함된 제1 커버층들(PI1)은 폴딩 영역(FA) 내에서 제1 커버 이격 공간(PI1-OP)을 가지고 서로 이격되어 배치되고, 제1 접착층들(AD1)은 폴딩 영역(FA) 내에서 제1 접착 이격 공간(AD1-OP)을 가지고 서로 이격되어 배치될 수 있다.
따라서, 폴딩 영역(FA) 내에서 베이스층(BS)의 상면(B-U) 중 일부는 제1 커버 이격 공간(PI1-OP)과 제1 접착 이격 공간(AD1-OP)에 의해 제1 커버층들(PI1) 및 제1 접착층들(AD1)로부터 노출될 수 있다.
제2 커버 기판(CV2)은 제2 커버층(PI2)에 제2 접착층(AD2)이 결합된 상태로 제공될 수 있다. 제2 커버 기판(CV2)은 베이스층(BS)의 하면(B-B)에 배치될 수 있다.
제2 커버 기판(CV2)은 서로 다른 디지타이저들(610, 620, 도 7a 참조) 각각에 배치되고, 제2 커버 기판들은 폴딩 영역(FA) 내에서 서로 이격될 수 있다. 예를 들어, 서로 다른 서로 다른 디지타이저들(610, 620)에 포함된 제2 커버층들(PI2)은 폴딩 영역(FA) 내에서 제2 커버 이격 공간(PI2-OP)을 가지고 서로 이격되어 배치되고, 제2 접착층들(AD2)은 폴딩 영역(FA) 내에서 제2 접착 이격 공간(AD2-OP)을 가지고 서로 이격되어 배치될 수 있다.
따라서, 폴딩 영역(FA) 내에서 베이스층(BS)의 하면(B-B) 중 일부는 제2 커버 이격 공간(PI2-OP)과 제2 접착 이격 공간(AD2-OP)에 의해 제2 커버층들(PI2) 및 제2 접착층들(AD2)로부터 노출될 수 있다.
본 발명에 따르면, 디지타이저(600) 중 폴딩 특성이 우수한 베이스층(BS)만 폴딩 영역(FA)과 중첩하도록 배치시키고, 나머지 구성들은 폴딩 영역(FA) 내에서 서로 이격되도록 배치시킴에 따라, 폴딩 시, 디지타이저(600)에 가해지는 스트레스를 저감시킬 수 있다. 따라서, 디지타이저(600)에 포함된 감지 코일들(CF, RF)의 크랙 발생을 감소시킬 수 있으며, 폴리이미드를 포함하는 커버층들(PI1, PI2)의 찢김을 방지할 수 있다. 이에 따라, 성능이 향상된 디지타이저(600)를 포함한 전자 장치(EA)를 제공할 수 있다.
도 10은 본 발명의 일 실시예에 따른 하부 플레이트 및 디지타이저의 단면도이다. 도 11a 내지 도 11c는 본 발명의 일 실시예에 따른 디지타이저의 제조 방법을 도시한 단면도들이다. 도 3a에서 설명한 전자 장치(EA)의 구성들 중 하부 플레이트(500), 접착층들(1050, 1060), 및 디지타이저(600)와 대응되는 구성들만 도시하였으며, 나머지 구성들은 생략되었다. 도 8 내지 도 9c와 중복되는 설명은 생략하도록 한다.
도 10을 참조하면, 일 실시예에 따른 전자 장치(EA-A)의 디지타이저(600-A)는 상면(P-U) 및 하면(P-B)을 포함하는 제2 커버층(PI-A), 제1 감지 코일(CF), 제2 감지 코일(RF), 제1 감지 코일(CF)을 커버하는 제1 커버층(PI1-A), 제2 감지 코일(RF)을 커버하는 베이스층(BS-A)을 포함할 수 있다.
디지타이저(600-A)는 제1 커버층(PI1-A)과 제2 커버층(PI2-A) 사이에 배치되는 접착층(AD-A)을 포함할 수 있다.
본 실시예에서 제1 감지 코일(CF)은 제2 커버층(PI2-A)의 상면(P-U)에 배치되고, 제2 감지 코일(RF)은 제2 커버층(PI2-A)의 하면(P-B)에 배치될 수 있다.
제1 커버층(PI1-A)은 폴딩 영역(FA)의 일부 및 비폴딩 영역들(NFA1, NFA2)과 중첩할 수 있다. 제1 커버층(PI1-A)은 제1 감지 코일(CF)을 커버할 수 있다.
접착층(AD-A)은 제1 커버층(PI1-A)과 제2 커버층(PI2-A) 사이에 배치되어 제1 커버층(PI1-A)과 제2 커버층(PI2-A)을 결합시키고, 제1 감지 코일(CF)과 접촉될 수 있다.
제2 커버층(PI2-A)은 폴딩 영역(FA)의 일부 및 비폴딩 영역들(NFA1, NFA2)과 중첩할 수 있다.
본 실시예에서 베이스층(BS-A)은 폴딩 영역(FA) 및 비폴딩 영역들(NFA1, NFA2)과 중첩할 수 있다. 베이스층(BS-A)은 제2 커버층(PI2-A)의 하부에 배치되고, 제2 감지 코일(RF)과 접촉할 수 있다. 따라서, 베이스층(BS-A)은 디지타이저(600-A)의 구성들 중 표시 모듈(100)으로부터 가장 멀리 배치된 구성일 수 있다.
서로 다른 디지타이저들(610, 620) 각각에 포함된 제1 커버층들(PI1-A)은 폴딩 영역(FA) 내에서 서로 이격되어 제1 커버 이격 공간(PI1-OP)을 정의하고, 서로 다른 디지타이저들(610, 620) 각각에 포함된 접착층들(AD-A)은 폴딩 영역(FA) 내에서 서로 이격되어 접착 이격 공간(AD-OP)을 정의할 수 있다. 또한, 서로 다른 디지타이저들(610, 620) 각각에 포함된 제2 커버층들(PI2-A)은 폴딩 영역(FA) 내에서 서로 이격되어 제2 커버 이격 공간(PI2-OP)을 정의할 수 있다.
제1 커버 이격 공간(PI1-OP)을 정의하는 제1 커버층(PI1-A)의 측면, 접착 이격 공간(AD-OP)을 정의하는 접착층(AD-A)의 측면, 및 제2 커버 이격 공간(PI2-OP)을 정의하는 제2 커버층(PI2-A)의 측면은 서로 정렬될 수 있다. 본 실시예에서 서로 중첩하는 제1 커버 이격 공간(PI1-OP), 접착 이격 공간(AD-OP), 및 제2 커버 이격 공간(PI2-OP)은 절개 영역(CT-A)으로 정의될 수 있다.
폴딩 영역(FA) 내에서 베이스층(BS-A)의 상면(B-U) 중 일부는 절개 영역(CT-A)에 의해 제1 커버층들(PI1-A), 접착층들(AD-A), 및 제2 커버층들(PI2-A)로부터 노출될 수 있다.
디지타이저(600-A)의 최 외각에 배치된 구성은 전자 장치(EA-A)의 폴딩 시, 가장 큰 인장 응력이 가해지게 된다. 본 실시예에 따르면, 디지타이저(600-A)의 최 외각에 배치된 베이스층(BS)은 폴딩 특성이 우수한 물질을 포함함에 따라, 폴딩 시 디지타이저(600-A)에 가해지는 스트레스를 저감시킬 수 있다. 또한, 폴딩 영역(FA)과 중첩하게 배치됨에 따라, 하부 플레이트(500)의 개구부들(OP)에 이물이 유입되는 것을 차단할 수 있다.
도 11a 내지 도 11c를 참조하여 도 10에 도시된 디지타이저(600-A)의 제조 방법을 설명하도록 한다. 본 실시예에 따른 디지타이저(600-A)의 제조 방법은, 코일 시트(CCL-A) 제공 단계, 제1 커버 기판(CV1-A) 결합 단계, 및 베이스층(BS-A) 결합 단계를 포함할 수 있다.
코일 시트(CCL-A)는 제2 커버층(PI2-A)의 상면(P-U)에 제1 감지 코일(CF)이 배치되고, 제2 커버층(PI2-A)의 하면(P-B)에 제2 감지 코일(RF)이 배치된 상태로 제공될 수 있다.
코일 시트(CCL-A)는 서로 다른 디지타이저들(610, 620, 도 7a 참조) 각각에 배치되고, 코일 시트들(CCL-A)은 폴딩 영역(FA) 내에서 서로 이격될 수 있다. 예를 들어, 서로 다른 서로 다른 디지타이저들(610, 620)에 포함된 제2 커버층들(PI2-A)은 폴딩 영역(FA) 내에서 제2 커버 이격 공간(PI2-OP)을 가지고 서로 이격되어 배치될 수 있다.
제1 커버 기판(CV1-A)은 제1 커버층(PI1-A)에 접착층(AD-A)이 결합된 상태로 제공될 수 있다. 제1 커버 기판(CV1-A)은 제2 커버층(PI2-A)의 상면(P-U)에 배치될 수 있다.
제1 커버 기판(CV1-A)은 서로 다른 디지타이저들(610, 620, 도 7a 참조) 각각에 배치되고, 제1 커버 기판들(CV1-A)은 폴딩 영역(FA) 내에서 서로 이격될 수 있다. 예를 들어, 서로 다른 디지타이저들(610, 620)에 포함된 제1 커버층들(CV1-A)은 폴딩 영역(FA) 내에서 제1 커버 이격 공간(PI1-OP)을 가지고 서로 이격되어 배치되고, 접착층들(AD-A)은 폴딩 영역(FA) 내에서 접착 이격 공간(AD-OP)을 가지고 서로 이격되어 배치될 수 있다.
베이스층(BS-A)은 제2 커버층(PI2-A)의 하면(P-B)에 배치될 수 있다. 베이스층(BS-A)은 폴딩 영역(FA) 및 비폴딩 영역들(NFA1, NFA2)과 중첩한다. 따라서, 서로 다른 디지타이저들(610, 620, 도 7a 참조)에 포함된 제2 커버층들(PI2-A) 각각의 하면(P-B)에 베이스층(BS-A)이 배치될 수 있다. 베이스층(BS-A)은 제2 감지 코일(RF)과 접촉할 수 있다.
본 실시예에 따르면, 폴딩 영역(FA) 내에서 베이스층(BS-A)의 상면(B-U) 중 일부는 제1 커버 이격 공간(PI1-OP), 접착 이격 공간(AD-OP), 및 제2 커버 이격 공간(PI2-OP)에 의해 제1 커버층들(PI1-A), 접착층들(AD-A), 및 제2 커버층들(PI2-A)로부터 노출될 수 있다.
도 12는 본 발명의 일 실시예에 따른 하부 플레이트 및 디지타이저의 단면도이다. 도 13a 내지 도 13c는 본 발명의 일 실시예에 따른 디지타이저의 제조 방법을 도시한 단면도들이다. 도 3a에서 설명한 전자 장치(EA)의 구성들 중 하부 플레이트(500), 접착층들(1050, 1060), 및 디지타이저(600)와 대응되는 구성들만 도시하였으며, 나머지 구성들은 생략되었다. 도 8 내지 도 11c와 중복되는 설명은 생략하도록 한다.
도 12을 참조하면, 일 실시예에 따른 전자 장치(EA-B)의 디지타이저(600-B)는 하부 플레이트(500)과 마주하는 제1 상면(P1-U) 및 제1 상면(P1-U)과 대향되는 제1 하면(P1-B)을 포함하는 제1 커버층(PI1-B), 제1 하면(P1-B)과 마주하는 제2 상면(P2-U) 및 제2 상면(P2-U)과 대향되는 제2 하면(P2-B)을 포함하는 제2 커버층(PI2-B), 제1 감지 코일(CF), 제2 감지 코일(RF), 및 베이스층(BS-B)을 포함할 수 있다.
디지타이저(600-B)는 제1 커버층(PI1-B)과 제2 커버층(PI2-B) 사이에 배치되는 접착층(AD-B)을 포함할 수 있다.
본 실시예에서 제1 감지 코일(CF)은 제1 하면(P1-B)에 배치되고, 제2 감지 코일(RF)은 제2 하면(P2-B)에 배치될 수 있다.
제1 커버층(PI1-B)은 폴딩 영역(FA)의 일부 및 비폴딩 영역들(NFA1, NFA2)과 중첩할 수 있다.
접착층(AD-B)은 제1 커버층(PI1-B)과 제2 커버층(PI2-B) 사이에 배치되어 제1 커버층(PI1-A)과 제2 커버층(PI2-A)을 결합시키고, 제1 감지 코일(CF)과 접촉될 수 있다.
제2 커버층(PI2-B)은 폴딩 영역(FA)의 일부 및 비폴딩 영역들(NFA1, NFA2)과 중첩할 수 있다.
본 실시예에서 베이스층(BS-B)은 폴딩 영역(FA) 및 비폴딩 영역들(NFA1, NFA2)과 중첩할 수 있다. 베이스층(BS-B)은 제2 커버층(PI2-B)의 하부에 배치되고, 제2 감지 코일(RF)과 접촉할 수 있다. 따라서, 베이스층(BS-B)은 디지타이저(600-B)의 구성들 중 표시 모듈(100)으로부터 가장 멀리 배치된 구성일 수 있다.
서로 다른 디지타이저들(610, 620) 각각에 포함된 제1 커버층들(PI1-B)은 폴딩 영역(FA) 내에서 서로 이격되어 제1 커버 이격 공간(PI1-OP)을 정의하고, 서로 다른 디지타이저들(610, 620) 각각에 포함된 접착층들(AD-B)은 폴딩 영역(FA) 내에서 서로 이격되어 접착 이격 공간(AD-OP)을 정의할 수 있다. 또한, 서로 다른 디지타이저들(610, 620) 각각에 포함된 제2 커버층들(PI2-B)은 폴딩 영역(FA) 내에서 서로 이격되어 제2 커버 이격 공간(PI2-OP)을 정의할 수 있다.
제1 커버 이격 공간(PI1-OP)을 정의하는 제1 커버층(PI1-B)의 측면, 접착 이격 공간(AD-OP)을 정의하는 접착층(AD-B)의 측면, 및 제2 커버 이격 공간(PI2-OP)을 정의하는 제2 커버층(PI2-B)의 측면은 서로 정렬될 수 있다. 본 실시예에서 서로 중첩하는 제1 커버 이격 공간(PI1-OP), 접착 이격 공간(AD-OP), 및 제2 커버 이격 공간(PI2-OP)은 절개 영역(CT-B)으로 정의될 수 있다.
폴딩 영역(FA) 내에서 베이스층(BS-B)의 상면(B-U) 중 일부는 절개 영역(CT-B)에 의해 제1 커버층들(PI1-B), 접착층들(AD-B), 및 제2 커버층들(PI2-B)로부터 노출될 수 있다.
도 13a 내지 도 13c를 참조하여 도 12에 도시된 디지타이저(600-B)의 제조 방법을 설명하도록 한다. 본 실시예에 따른 디지타이저(600-B)의 제조 방법은, 제1 코일 시트(CCL1-B) 제공 단계, 제2 코일 시트(CCL2-B) 결합 단계, 베이스층(BS-B) 결합 단계를 포함할 수 있다.
제1 코일 시트(CCL1-B)는 제1 커버층(PI1-B)의 제1 하면(P1-B)에 배치된 제1 감지 코일(CF) 및 제1 감지 코일(CF)과 접촉하는 접착층(AD-B)이 배치된 상태로 제공될 수 있다.
제2 코일 시트(CCL2-B)는 제2 커버층(PI2-B)의 제2 하면(P2-B)에 배치된 제2 감지 코일(RF)을 포함할 수 있다.
제2 코일 시트(CCL2-B) 결합 단계는 제2 커버층(PI2-B)의 제2 상면(P2-U)을 제1 코일 시트(CCL1-B)의 접착층(AD-B)에 부착시킬 수 있다.
제1 코일 시트(CCL1-B)는 서로 다른 디지타이저들(610, 620, 도 7a 참조) 각각에 배치되고, 제1 코일 시트들(CCL1-B)은 폴딩 영역(FA) 내에서 서로 이격될 수 있다. 예를 들어, 서로 다른 디지타이저들(610, 620)에 포함된 제1 커버층들(PI1-B)은 폴딩 영역(FA) 내에서 제1 커버 이격 공간(PI1-OP)을 가지고 서로 이격되어 배치될 수 있다. 서로 다른 서로 다른 디지타이저들(610, 620)에 포함된 접착층들(AD-B)은 폴딩 영역(FA) 내에서 접착 이격 공간(AD-OP)을 가지고 서로 이격되어 배치될 수 있다.
제2 코일 시트(CCL2-B)는 서로 다른 디지타이저들(610, 620, 도 7a 참조) 각각에 배치되고, 제2 코일 시트들(CCL2-B)은 폴딩 영역(FA) 내에서 서로 이격될 수 있다. 예를 들어, 서로 다른 디지타이저들(610, 620)에 포함된 제2 커버층들(PI2-B)은 폴딩 영역(FA) 내에서 제2 커버 이격 공간(PI2-OP)을 가지고 서로 이격되어 배치될 수 있다.
베이스층(BS-B)은 제2 커버층(PI2-B)의 제2 하면(P2-B)에 배치될 수 있다. 베이스층(BS-B)은 폴딩 영역(FA) 및 비폴딩 영역들(NFA1, NFA2)과 중첩한다. 따라서, 서로 다른 디지타이저들(610, 620, 도 7a 참조)에 포함된 제2 커버층들(PI2-B) 각각의 제2 하면(P2-B)에 베이스층(BS-B)이 배치될 수 있다. 베이스층(BS-B)은 제2 감지 코일(RF)과 접촉할 수 있다.
본 실시예에 따르면, 폴딩 영역(FA) 내에서 베이스층(BS-B)의 상면(B-U) 중 일부는 제1 커버 이격 공간(PI1-OP), 접착 이격 공간(AD-OP), 및 제2 커버 이격 공간(PI2-OP)에 의해 제1 커버층들(PI1-B), 접착층들(AD-B), 및 제2 커버층들(PI2-B)로부터 노출될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
EA: 전자 장치
100: 표시 모듈
200: 광학 필름
300: 윈도우 모듈
400: 패널 보호층
500: 하부 플레이트
600: 디지타이저
PI1: 제1 커버층
CF: 제1 감지 코일들
PI2: 제2 커버층
RF: 제2 감지 코일들
BS: 베이스층

Claims (28)

  1. 제1 방향을 따라 배열된 비폴딩 영역들 및 상기 비폴딩 영역들 사이에 배치되고 상기 제1 방향과 교차하는 제2 방향을 따라 연장된 가상의 폴딩축을 따라 폴딩되는 폴딩 영역을 포함하는 표시 모듈;
    상기 표시 모듈 하부에 배치되고, 상기 폴딩 영역과 중첩하는 하부 개구부들을 포함하는 하부 플레이트;
    상기 하부 플레이트의 하부에 배치된 제1 커버층, 제1 감지 코일들, 상기 제1 감지 코일들과 절연된 제2 감지 코일들, 제2 커버층, 및 베이스층을 포함하는 디지타이저를 포함하고,
    상기 제1 커버층, 상기 제1 감지 코일들, 상기 제2 감지 코일들, 및 상기 제2 커버층 각각은 상기 폴딩 영역의 일부와 비-중첩하고,
    상기 폴딩 영역 내에서 상기 베이스층은 상기 제1 커버층 및 상기 제2 커버층에 의해 노출된 전자 장치.
  2. 제1 항에 있어서,
    상기 제1 커버층 및 상기 제2 커버층 각각은, 상기 폴딩 영역에서 제1 폭을 가지고 서로 이격된 제1 부분 및 제2 부분을 포함하고,
    상기 제1 방향에서, 상기 제1 폭은 상기 폴딩 영역의 제2 폭보다 작은 전자 장치.
  3. 제2 항에 있어서,
    비-폴딩 상태에서, 상기 제1 폭은 0.5mm이상 내지 4mm이하 이고 상기 제2 폭은 5mm이상 내지 50mm이하인 전자 장치.
  4. 제1 항에 있어서,
    상기 베이스층은 상기 제1 커버층과 마주하는 제1 상면 및 상기 제1 상면과 대향되는 제1 하면을 포함하고,
    상기 제1 감지 코일들은 상기 제1 상면 상에 배치되고, 상기 제2 감지 코일들은 상기 제1 하면 상에 배치되고,
    상기 제1 커버층은 상기 제1 상면과 마주하고 상기 제1 감지 코일들을 커버하고,
    상기 제2 커버층은 상기 제1 하면과 마주하고 상기 제2 감지 코일들을 커버하는 전자 장치.
  5. 제4 항에 있어서,
    상기 제1 상면 및 상기 제1 커버층 사이에 배치되고 상기 제1 감지 코일들과 접촉하는 제1 접착층 및 상기 제1 하면 및 상기 제2 커버층 사이에 배치되고 상기 제2 감지 코일들을 접촉하는 제2 접착층을 더 포함하고,
    상기 제1 접착층은 상기 폴딩 영역 내에서 제1 상기 상면을 노출시키고,
    상기 제2 접착층은 상기 폴딩 영역 내에서 상기 제1 하면을 노출시키는 전자 장치.
  6. 제1 항에 있어서,
    상기 제2 커버층은 상기 제1 커버층과 마주하는 제2 상면 및 상기 제2 상면과 대향되는 제2 하면을 포함하고,
    상기 제1 감지 코일들은 상기 제2 상면 상에 배치되고, 상기 제2 감지 코일들은 상기 제2 하면 상에 배치되고,
    상기 제1 커버층은 상기 제2 상면과 마주하고 상기 제1 감지 코일들을 커버하고,
    상기 베이스층은 상기 제2 하면 상에 배치되고 상기 제2 감지 코일들과 접촉하는 전자 장치.
  7. 제6 항에 있어서,
    상기 제2 상면 및 상기 제1 커버층 사이에 배치되고 상기 제1 감지 코일들과 접촉하는 제3 접착층을 더 포함하고,
    상기 제3 접착층은 상기 폴딩 영역 내에서 상기 베이스층을 노출시키는 전자 장치.
  8. 제1 항에 있어서,
    상기 제1 커버층은 상기 하부 플레이트와 마주하는 제3 상면 및 상기 제3 상면과 대향되는 제3 하면을 포함하고,
    상기 제2 커버층은 상기 제1 커버층과 마주하는 제4 상면 및 상기 제4 상면과 대향되는 제4 하면을 포함하고,
    상기 제1 감지 코일들은 상기 제3 하면 상에 배치되고, 상기 제2 감지 코일들은 상기 제4 하면 상에 배치되고,
    상기 베이스층은 상기 제4 하면 상에 배치되고 상기 제2 감지 코일들과 접촉하는 전자 장치.
  9. 제8 항에 있어서,
    상기 제3 하면 및 상기 제4 상면 사이에 배치되고 제1 감지 코일들과 접촉하는 제4 접착층을 더 포함하고,
    상기 제4 접착층은 상기 폴딩 영역 내에서 상기 베이스층을 노출시키는 전자 장치.
  10. 제1 항에 있어서,
    상기 하부 플레이트 및 상기 디지타이저 사이에 배치되고, 상기 비폴딩 영역들과 중첩하고 상기 개구부들이 노출되도록 상기 폴딩 영역과 이격된 접착층을 더 포함하는 전자 장치.
  11. 제1 항에 있어서,
    상기 표시 모듈 및 상기 하부 플레이트 사이에 배치되는 패널 보호층을 더 포함하는 전자 장치.
  12. 제1 항에 있어서,
    상기 제1 커버층 및 제2 커버층 각각은, 폴리이미드를 포함하는 전자 장치.
  13. 제1 항에 있어서,
    상기 디지타이저는 상기 비폴딩 영역들 중 어느 하나와 중첩하는 제1 디지타이저 및 상기 비폴딩 영역들 중 나머지 하나와 중첩하고 상기 폴딩 영역 내에서 상기 제1 디지타이저와 상기 제1 방향으로 이격된 제2 디지타이저를 포함하는 전자 장치.
  14. 제1 항에 있어서,
    상기 베이스층은 합성 고무 및 가교성 조성물을 포함하고,
    상기 합성 고무는 butadiene 고무, styrene-butadiene 고무, 및 butyl 고무 중 어느 하나를 포함하는 전자 장치.
  15. 제1 항에 있어서,
    상기 베이스층의 두께는 10um이상 내지 100um이하인 전자 장치.
  16. 제1 항에 있어서,
    상기 베이스층의 모듈러스(Modulus)는 10MPa 이상 내지 100MPa 이하인 전자 장치.
  17. 제1 방향을 따라 배열된 비폴딩 영역들 및 상기 비폴딩 영역들 사이에 배치되고 상기 제1 방향과 교차하는 제2 방향을 따라 연장된 가상의 폴딩축을 따라 폴딩되는 폴딩 영역을 포함하는 표시 모듈;
    상기 표시 모듈 하부에 배치되고, 상기 폴딩 영역과 중첩하는 하부 개구부들을 포함하는 하부 플레이트;
    상기 하부 플레이트 하부에 배치된 디지타이저를 포함하고,
    상기 디지타이저는,
    베이스층;
    서로 이격되어 상기 폴딩 영역 내에서 상기 베이스층의 일부를 노출시키는 제1 부분 및 제2 부분을 포함하는 제1 커버층;
    상기 제1 커버층 하부에 배치된 제1 감지 코일들;
    상기 제1 감지 코일들과 절연된 제2 감지 코일들; 및
    상기 제1 커버층 하부에 배치된 제2 커버층을 포함하고,
    상기 제1 방향에서, 상기 제1 부분 및 상기 제2 부분 사이의 제1 폭은 상기 폴딩 영역의 제2 폭 보다 작은 전자 장치.
  18. 제17 항에 있어서,
    상기 제2 커버층은, 상기 제1 부분과 중첩하는 제3 부분 및 상기 제3 부분과 상기 제1 폭으로 이격되고 상기 폴딩 영역 에서 상기 베이스층의 일부를 노출시키는 제4 부분을 포함하는 전자 장치.
  19. 제18 항에 있어서,
    비-폴딩 상태에서, 상기 제1 폭은 0.5mm이상 내지 4mm이하 이고 상기 제2 폭은 5mm이상 내지 50mm이하인 전자 장치.
  20. 제17 항에 있어서,
    상기 베이스층은 상기 제1 커버층과 마주하는 제1 상면 및 상기 제1 상면과 대향되는 제1 하면을 포함하고,
    상기 제1 감지 코일들은 상기 제1 상면 상에 배치되고, 상기 제2 감지 코일들은 상기 제1 하면 상에 배치되고,
    상기 제1 커버층은 상기 제1 상면과 마주하고 상기 제1 감지 코일들을 커버하고,
    상기 제2 커버층은 상기 제1 하면과 마주하고 상기 제2 감지 코일들을 커버하는 전자 장치.
  21. 제20 항에 있어서,
    상기 제1 상면 및 상기 제1 커버층 사이에 배치되고 상기 제1 감지 코일들과 접촉하는 제1 접착층 및 상기 제1 하면 및 상기 제2 커버층 사이에 배치되고 상기 제2 감지 코일들을 접촉하는 제2 접착층을 더 포함하고,
    상기 제1 접착층은 상기 폴딩 영역 내에서 제1 상기 상면을 노출시키고,
    상기 제2 접착층은 상기 폴딩 영역 내에서 상기 제1 하면을 노출시키는 전자 장치.
  22. 제17 항에 있어서,
    상기 제2 커버층은 상기 제1 커버층과 마주하는 제2 상면 및 상기 제2 상면과 대향되는 제2 하면을 포함하고,
    상기 제1 감지 코일들은 상기 제2 상면 상에 배치되고, 상기 제2 감지 코일들은 상기 제2 하면 상에 배치되고,
    상기 제1 커버층은 상기 제2 상면과 마주하고 상기 제1 감지 코일들을 커버하고,
    상기 베이스층은 상기 제2 하면 상에 배치되고 상기 제2 감지 코일들과 접촉하는 전자 장치.
  23. 제22 항에 있어서,
    상기 제2 상면 및 상기 제1 커버층 사이에 배치되고 상기 제1 감지 코일들과 접촉하는 제3 접착층을 더 포함하고,
    상기 제3 접착층은 상기 폴딩 영역 내에서 상기 베이스층을 노출시키는 전자 장치.
  24. 제17 항에 있어서,
    상기 제1 커버층은 상기 하부 플레이트와 마주하는 제3 상면 및 상기 제3 상면과 대향되는 제3 하면을 포함하고,
    상기 제2 커버층은 상기 제1 커버층과 마주하는 제4 상면 및 상기 제4 상면과 대향되는 제4 하면을 포함하고,
    상기 제1 감지 코일들은 상기 제3 하면 상에 배치되고, 상기 제2 감지 코일들은 상기 제4 하면 상에 배치되고,
    상기 베이스층은 상기 제4 하면 상에 배치되고 상기 제2 감지 코일들과 접촉하는 전자 장치.
  25. 제24 항에 있어서,
    상기 제3 하면 및 상기 제4 상면 사이에 배치되고 제1 감지 코일들과 접촉하는 제4 접착층을 더 포함하고,
    상기 제4 접착층은 상기 폴딩 영역 내에서 상기 베이스층을 노출시키는 전자 장치.
  26. 제17 항에 있어서,
    상기 디지타이저는 상기 비폴딩 영역들 중 어느 하나와 중첩하는 제1 디지타이저 및 상기 비폴딩 영역들 중 나머지 하나와 중첩하고 상기 폴딩 영역 내에서 상기 제1 디지타이저와 상기 제1 방향으로 이격된 제2 디지타이저를 포함하는 전자 장치.
  27. 제17 항에 있어서,
    상기 베이스층은 합성 고무 및 가교성 조성물을 포함하고,
    상기 합성 고무는 butadiene 고무, styrene-butadiene 고무, 및 butyl 고무 중 어느 하나를 포함하는 전자 장치.
  28. 제1 항에 있어서,
    상기 베이스층의 두께는 10um이상 내지 100um이하인 전자 장치.
KR1020210193068A 2021-12-30 2021-12-30 전자 장치 KR20230104364A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210193068A KR20230104364A (ko) 2021-12-30 2021-12-30 전자 장치
US17/985,514 US20230215301A1 (en) 2021-12-30 2022-11-11 Electronic apparatus
CN202211694261.9A CN116403477A (zh) 2021-12-30 2022-12-28 电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210193068A KR20230104364A (ko) 2021-12-30 2021-12-30 전자 장치

Publications (1)

Publication Number Publication Date
KR20230104364A true KR20230104364A (ko) 2023-07-10

Family

ID=86992042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210193068A KR20230104364A (ko) 2021-12-30 2021-12-30 전자 장치

Country Status (3)

Country Link
US (1) US20230215301A1 (ko)
KR (1) KR20230104364A (ko)
CN (1) CN116403477A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230113438A (ko) * 2022-01-21 2023-07-31 삼성디스플레이 주식회사 디지타이저 및 이를 포함한 전자 장치
KR20230134629A (ko) * 2022-03-14 2023-09-22 삼성디스플레이 주식회사 디지타이저 및 이를 포함한 전자 장치

Also Published As

Publication number Publication date
US20230215301A1 (en) 2023-07-06
CN116403477A (zh) 2023-07-07

Similar Documents

Publication Publication Date Title
KR20210016258A (ko) 전자 장치
US20230215301A1 (en) Electronic apparatus
US11625068B2 (en) Display device
KR20210111394A (ko) 전자 장치 및 이의 제조 방법
US11789496B2 (en) Digitizer and electronic apparatus with foldable base member including through holes
US20230305669A1 (en) Display device and electronic device having the same
EP3974946A1 (en) Elecronic apparatus and method for manufacturing the same
CN114648917A (zh) 电子装置
CN218513112U (zh) 包括数字化器的电子装置
CN113496655A (zh) 显示设备
US11849059B2 (en) Electronic device
US20230096996A1 (en) Electronic apparatus
US20220236818A1 (en) Electronic apparatus
KR20220102190A (ko) 전자 장치
US11901314B2 (en) Electronic device
US20240152183A1 (en) Display device
US20230247778A1 (en) Electronic device
US20240152222A1 (en) Display device
US20220374047A1 (en) Display device
KR20240067381A (ko) 표시 장치
KR20220158202A (ko) 전자 장치
KR20240066533A (ko) 표시 장치
KR20210105457A (ko) 표시 장치