KR20230103563A - 게이트 구동 회로 및 표시 장치 - Google Patents

게이트 구동 회로 및 표시 장치 Download PDF

Info

Publication number
KR20230103563A
KR20230103563A KR1020210194519A KR20210194519A KR20230103563A KR 20230103563 A KR20230103563 A KR 20230103563A KR 1020210194519 A KR1020210194519 A KR 1020210194519A KR 20210194519 A KR20210194519 A KR 20210194519A KR 20230103563 A KR20230103563 A KR 20230103563A
Authority
KR
South Korea
Prior art keywords
node
scan
sensing
transistor
circuit
Prior art date
Application number
KR1020210194519A
Other languages
English (en)
Inventor
김광수
김용호
박재성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210194519A priority Critical patent/KR20230103563A/ko
Priority to US18/066,759 priority patent/US12051371B2/en
Priority to CN202211662478.1A priority patent/CN116386513A/zh
Publication of KR20230103563A publication Critical patent/KR20230103563A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 개시의 실시 예들에 따른 게이트 구동 회로 및 표시 장치는, 4k개의 스캔 라인을 구동하기 위한 4개의 버퍼 그룹, 4개의 버퍼 그룹을 제어하기 위한 2개의 공통 로직부, 및 4k개의 스캔 라인 중 적어도 하나의 스캔 라인으로 센싱 구동용 스캔 신호가 출력되도록 제어하는 1개의 공통 센싱 회로를 포함할 수 있다. 이를 통해, 게이트 구동 회로의 저 면적 구조가 가능해지고, 표시 장치의 베젤 영역이 감소될 수 있다.

Description

게이트 구동 회로 및 표시 장치{GATE DRIVING CIRCUIT AND DISPLAY DEVICE}
본 개시의 실시 예들은 게이트 구동 회로 및 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정 표시 장치, 유기 발광 표시 장치 등과 같은 다양한 표시 장치가 활용되고 있다.
영상 표시를 위하여, 표시 장치는 다수의 데이터 라인 및 다수의 게이트 라인이 배치된 표시 패널, 다수의 데이터 라인으로 데이터 신호들을 출력하는 데이터 구동 회로, 및 다수의 게이트 라인으로 게이트 신호들을 출력하는 게이트 구동 회로 등을 포함할 수 있다.
표시 패널이 대형화 되거나, 다양한 이유로 게이트 라인들의 종류 및 개수가 많아지는 경우, 게이트 구동 회로의 사이즈가 커질 수 있다.
디스플레이 분야에서는, 표시 패널이 대형화 되거나 다양한 이유로 게이트 라인들의 종류 및 개수가 많아질 수밖에 없으며, 이로 인해, 게이트 구동 회로의 사이즈가 커지는 문제점이 있어 왔다. 이러한 문제점으로 인해, 게이트 구동 회로가 표시 패널에 내장되는 경우, 표시 장치의 베젤 사이즈가 커질 수 있는 문제점이 있어 왔다. 이에, 본 명세서의 발명자들은 정상적인 구동 기능을 가지면서도 작은 면적으로 설계가 될 수 있는 게이트 구동 회로 및 표시 장치를 발명하였다.
이에, 본 개시의 실시 예들은 저 면적 구조를 갖는 게이트 구동 회로 및 이를 포함하는 표시 장치를 제공할 수 있다.
본 개시의 실시 예들은 서브 픽셀 내 구동 트랜지스터의 이동도 센싱을 위한 게이트 구동 동작을 정상적으로 수행하면서도 저 면적 구조를 갖는 게이트 구동 회로 및 이를 포함하는 표시 장치를 제공할 수 있다.
본 개시의 실시 예들에 따른 게이트 구동 회로는, n번째 내지 (n+k-1)번째 스캔 라인으로 n번째 내지 (n+k-1)번째 스캔 신호를 출력하기 위한 제1 스캔 구동 회로, (n+k)번째 내지 (n+2k-1)번째 스캔 라인으로 (n+k)번째 내지 (n+2k-1)번째 스캔 신호를 출력하기 위한 제2 스캔 구동 회로, (n+2k)번째 내지 (n+3k-1)번째 스캔 라인으로 (n+2k)번째 내지 (n+3k-1)번째 스캔 신호를 출력하기 위한 제3 스캔 구동 회로, (n+3k)번째 내지 (n+4k-1)번째 스캔 라인으로 (n+3k)번째 내지 (n+4k-1)번째 스캔 신호를 출력하기 위한 제4 스캔 구동 회로, 및 제1 스캔 구동 회로, 제2 스캔 구동 회로, 제3 스캔 구동 회로, 및 제4 스캔 구동 회로와 공통으로 연결되고, 라인 선택 신호를 입력 받고, 제1 내지 제4 스캔 구동 회로로 제1 공통 제어 신호 및 제2 공통 제어 신호를 출력하기 위한 공통 센싱 회로(COM_RTS)를 포함할 수 있다.
본 개시의 실시 예들에 따른 게이트 구동 회로에서, n은 1 이상의 자연수이고, k는 2 이상의 자연수이며, 센싱 구동 기간 동안, 제1 내지 제4 스캔 구동 회로 중 하나는 리셋 신호가 입력된 이후 4k개의 스캔 라인 중 해당 스캔 라인으로 센싱 구동을 위한 스캔 신호를 출력할 수 있다.
본 개시의 실시 예들에 따른 표시 장치는, 다수의 스캔 라인 및 다수의 서브 픽셀을 포함하는 표시 패널, 및 표시 패널의 비 표시 영역에 배치되며 다수의 스캔 라인을 구동하는 게이트 구동 회로를 포함할 수 있다.
본 개시의 실시 예들에 따른 게이트 구동 회로는, n번째 내지 (n+k-1)번째 스캔 라인으로 n번째 내지 (n+k-1)번째 스캔 신호를 출력하기 위한 제1 스캔 구동 회로, (n+k)번째 내지 (n+2k-1)번째 스캔 라인으로 (n+k)번째 내지 (n+2k-1)번째 스캔 신호를 출력하기 위한 제2 스캔 구동 회로, (n+2k)번째 내지 (n+3k-1)번째 스캔 라인으로 (n+2k)번째 내지 (n+3k-1)번째 스캔 신호를 출력하기 위한 제3 스캔 구동 회로, (n+3k)번째 내지 (n+4k-1)번째 스캔 라인으로 (n+3k)번째 내지 (n+4k-1)번째 스캔 신호를 출력하기 위한 제4 스캔 구동 회로, 및 제1 스캔 구동 회로, 제2 스캔 구동 회로, 제3 스캔 구동 회로, 및 제4 스캔 구동 회로와 공통으로 연결되고, 라인 선택 신호를 입력 받고, 제1 내지 제4 스캔 구동 회로로 제1 공통 제어 신호 및 제2 공통 제어 신호를 출력하기 위한 공통 센싱 회로(COM_RTS)를 포함할 수 있다.
본 개시의 실시 예들에 따른 게이트 구동 회로에서, n은 1 이상의 자연수이고, k는 2 이상의 자연수이며, 센싱 구동 기간 동안, 제1 내지 제4 스캔 구동 회로 중 하나는 리셋 신호가 입력된 이후 4k개의 스캔 라인 중 해당 스캔 라인으로 센싱 구동을 위한 스캔 신호를 출력할 수 있다.
본 개시의 실시 예들에 따른 게이트 구동 회로는, 4k개의 스캔 라인을 구동하기 위한 4개의 버퍼 그룹, 4개의 버퍼 그룹을 제어하기 위한 2개의 공통 로직부, 및 4k개의 스캔 라인 중 적어도 하나의 스캔 라인으로 센싱 구동용 스캔 신호가 출력되도록 제어하는 1개의 공통 센싱 회로를 포함할 수 있다.
본 개시의 실시 예들에 의하면, 저 면적 구조를 갖는 게이트 구동 회로 및 이를 포함하는 표시 장치를 제공할 수 있다.
본 개시의 실시 예들에 의하면, 서브 픽셀 내 구동 트랜지스터의 이동도 센싱을 위한 게이트 구동 동작을 정상적으로 수행하면서도 저 면적 구조를 갖는 게이트 구동 회로 및 이를 포함하는 표시 장치를 제공할 수 있다.
도 1은 본 개시의 실시 예들에 따른 표시 장치의 구성도이다.
도 2a 및 도 2b는 본 개시의 실시 예들에 따른 표시 장치의 서브 픽셀의 등가 회로들이다.
도 3은 본 개시의 실시 예들에 따른 표시 장치의 시스템을 나타낸다.
도 4는 본 개시의 실시 예들에 따른 표시 장치의 보상 회로를 나타낸다.
도 5a는 본 개시의 실시 예들에 따른 표시 장치의 제1 센싱 모드에 대한 다이어그램이다.
도 5b는 본 개시의 실시 예들에 따른 표시 장치의 제2 센싱 모드에 대한 다이어그램이다.
도 6은 본 개시의 실시 예들에 따른 표시 장치의 다양한 센싱 타이밍을 나타낸 도면이다.
도 7은 본 개시의 실시 예들에 따른 표시 장치의 게이트 구동 회로를 간략하게 나타낸 다이어그램이다.
도 8은 본 개시의 실시 예들에 따른 표시 장치에서, 게이트 구동 회로가 배치된 표시 패널을 나타낸다.
도 9 및 도 10은 본 개시의 실시 예들에 따른 저 면적 구조의 게이트 구동 회로를 나타낸 블록 다이어그램이다.
도 11은 본 개시의 실시 예들에 따른 저 면적 구조의 게이트 구동 회로에 포함된 공통 센싱 회로를 나타낸다.
도 12는 본 개시의 실시 예들에 따른 저 면적 구조의 게이트 구동 회로에 포함된 제1 스캔 구동 회로를 나타낸다.
도 13은 본 개시의 실시 예들에 따른 저 면적 구조의 게이트 구동 회로에 포함된 제2 스캔 구동 회로를 나타낸다.
도 14는 본 개시의 실시 예들에 따른 저 면적 구조의 게이트 구동 회로에 포함된 제3 스캔 구동 회로를 나타낸다.
도 15는 본 개시의 실시 예들에 따른 저 면적 구조의 게이트 구동 회로에 포함된 제4 스캔 구동 회로를 나타낸다.
도 16은 본 개시의 실시 예들에 따른 저 면적 구조의 게이트 구동 회로의 제1 구동 타이밍 다이어그램이다.
도 17은 본 개시의 실시 예들에 따른 저 면적 구조의 게이트 구동 회로의 제2 구동 타이밍 다이어그램이다.
이하, 본 개시의 일부 실시 예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 개시를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 개시의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 개시의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.
구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.
구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.
이하, 첨부된 도면을 참조하여 본 개시의 다양한 실시 예들을 상세히 설명한다.
도 1은 본 개시의 실시 예들에 따른 표시 장치(100)의 구성도이다.
도 1을 참조하면, 본 개시의 실시 예들에 따른 표시 장치(100)는 표시 패널(110)과, 표시 패널(110)을 구동하기 위한 구동 회로를 포함할 수 있다.
구동 회로는 데이터 구동 회로(120) 및 게이트 구동 회로(130) 등을 포함할 수 있으며, 데이터 구동 회로(120) 및 게이트 구동 회로(130)를 제어하는 컨트롤러(140)를 더 포함할 수 있다.
표시 패널(110)은 기판(SUB)과, 기판(SUB) 상에 배치되는 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL) 등의 신호 배선들을 포함할 수 있다. 표시 패널(110)은 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)과 연결된 다수의 서브 픽셀(SP)을 포함할 수 있다.
표시 패널(110)은 영상이 표시되는 표시 영역(DA)과 영상이 표시되지 않는 비-표시 영역(NDA)을 포함할 수 있다. 표시 패널(110)에서, 표시 영역(DA)에는 이미지를 표시하기 위한 다수의 서브 픽셀(SP)이 배치되고, 비-표시 영역(NDA)에는 구동 회로들(120, 130, 140)이 전기적으로 연결되거나 구동 회로들(120, 130, 140)이 실장 될 수 있고, 집적회로 또는 인쇄회로 등이 연결되는 패드부가 배치될 수도 있다.
데이터 구동 회로(120)는 다수의 데이터 라인(DL)을 구동하기 위한 회로로서, 다수의 데이터 라인(DL)으로 데이터 신호들을 공급할 수 있다. 게이트 구동 회로(130)는 다수의 게이트 라인(GL)을 구동하기 위한 회로서, 다수의 게이트 라인(GL)으로 게이트 신호들을 공급할 수 있다. 컨트롤러(140)는 데이터 구동 회로(120)의 동작 타이밍을 제어하기 위하여 데이터 제어 신호(DCS)를 데이터 구동 회로(120)에 공급할 수 있다. 컨트롤러(140)는 게이트 구동 회로(130)의 동작 타이밍을 제어하기 위한 게이트 제어 신호(GCS)를 게이트 구동 회로(130)에 공급할 수 있다.
컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 구동 회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(Data)를 데이터 구동 회로(120)에 공급하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 제어할 수 있다.
컨트롤러(140)는, 입력 영상 데이터와 함께, 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC), 입력 데이터 인에이블 신호(DE: Data Enable), 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예: 호스트 시스템(150))로부터 수신한다.
컨트롤러(140)는, 데이터 구동 회로(120) 및 게이트 구동 회로(130)를 제어하기 위하여, 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC), 입력 데이터 인에이블 신호(DE), 클럭 신호(CLK) 등의 타이밍 신호를 입력 받아, 각종 제어 신호들(DCS, GCS)을 생성하여 데이터 구동 회로(120) 및 게이트 구동 회로(130)로 출력한다.
예를 들어, 컨트롤러(140)는, 게이트 구동 회로(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다.
또한, 컨트롤러(140)는, 데이터 구동 회로(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다.
컨트롤러(140)는, 데이터 구동 회로(120)와 별도의 부품으로 구현될 수도 있고, 데이터 구동 회로(120)와 함께 통합되어 집적회로로 구현될 수 있다.
데이터 구동 회로(120)는, 컨트롤러(140)로부터 영상 데이터(Data)를 입력 받아 다수의 데이터 라인(DL)로 데이터 전압을 공급함으로써, 다수의 데이터 라인(DL)을 구동한다. 여기서, 데이터 구동 회로(120)는 소스 구동 회로라고도 한다.
이러한 데이터 구동 회로(120)는 하나 이상의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit)를 포함할 수 있다.
각 소스 드라이버 집적회로(SDIC)는 시프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털 아날로그 컨버터(DAC: Digital to Analog Converter), 출력 버퍼(Output Buffer) 등을 포함할 수 있다. 각 소스 드라이버 집적회로(SDIC)는, 경우에 따라서, 아날로그 디지털 컨버터(ADC: Analog to Digital Converter)를 더 포함할 수 있다.
예를 들어, 각 소스 드라이버 집적회로(SDIC)는 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식으로 표시 패널(110)과 연결되거나, 칩 온 글래스(COG: Chip On Glass) 또는 칩 온 패널(COP: Chip On Panel) 방식으로 표시 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 칩 온 필름(COF: Chip On Film) 방식으로 구현되어 표시 패널(110)과 연결될 수 있다.
게이트 구동 회로(130)는 컨트롤러(140)의 제어에 따라, 턴-온 레벨 전압의 게이트 신호를 출력하거나 턴-오프 레벨 전압의 게이트 신호를 출력할 수 있다. 게이트 구동 회로(130)는 다수의 게이트 라인(GL)으로 턴-온 레벨 전압의 게이트 신호를 순차적으로 공급함으로써, 다수의 게이트 라인(GL)을 순차적으로 구동할 수 있다.
게이트 구동 회로(130)는 테이프 오토메티드 본딩(TAB) 방식으로 표시 패널(110)과 연결되거나, 칩 온 글래스(COG) 또는 칩 온 패널(COP) 방식으로 표시 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 칩 온 필름(COF) 방식에 따라 표시 패널(110)과 연결될 수 있다. 또는, 게이트 구동 회로(130)는 게이트 인 패널(GIP: Gate In Panel) 타입으로 표시 패널(110)의 비-표시 영역(NDA)에 형성될 수 있다. 게이트 구동 회로(130)는 기판(SUB) 상에 배치되거나 기판(SUB)에 연결될 수 있다. 즉, 게이트 구동 회로(130)는 GIP 타입인 경우 기판(SUB)의 비-표시 영역(NDA)에 배치될 수 있다. 게이트 구동 회로(130)는 칩 온 글래스(COG) 타입, 칩 온 필름(COF) 타입 등인 경우 기판(SUB)에 연결될 수 있다.
한편, 데이터 구동 회로(120) 및 게이트 구동 회로(130) 중 적어도 하나의 구동 회로는 표시 영역(DA)에 배치될 수도 있다. 예를 들어, 데이터 구동 회로(120) 및 게이트 구동 회로(130) 중 적어도 하나의 구동 회로는 서브 픽셀들(SP)과 중첩되지 않게 배치될 수도 있고, 서브 픽셀들(SP)과 일부 또는 전체가 중첩되게 배치될 수도 있다.
데이터 구동 회로(120)는, 게이트 구동 회로(130)에 의해 특정 게이트 라인(GL)이 열리면, 컨트롤러(140)로부터 수신한 영상 데이터(Data)를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL)으로 공급할 수 있다.
데이터 구동 회로(120)는 표시 패널(110)의 일 측(예: 상측 또는 하측)에 연결될 수도 있다. 구동 방식, 패널 설계 방식 등에 따라, 데이터 구동 회로(120)는 표시 패널(110)의 양 측(예: 상측과 하측)에 모두 연결되거나, 표시 패널(110)의 4 측면 중 둘 이상의 측면에 연결될 수도 있다.
게이트 구동 회로(130)는 표시 패널(110)의 일 측(예: 좌측 또는 우측)에 연결될 수도 있다. 구동 방식, 패널 설계 방식 등에 따라, 게이트 구동 회로(130)는 표시 패널(110)의 양 측(예: 좌측과 우측)에 모두 연결되거나, 표시 패널(110)의 4 측면 중 둘 이상의 측면에 연결될 수도 있다.
컨트롤러(140)는 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러(Timing Controller)를 포함하여 다른 제어 기능도 더 수행할 수 있는 제어장치일 수 있으며, 타이밍 컨트롤러와 다른 제어장치일 수도 있으며, 제어장치 내 회로일 수도 있다. 컨트롤러(140)는, IC (Integrate Circuit), FPGA (Field Programmable Gate Array), ASIC (Application Specific Integrated Circuit), 또는 프로세서(Processor) 등의 다양한 회로나 전자 부품으로 구현될 수 있다.
컨트롤러(140)는 인쇄회로기판, 연성 인쇄회로 등에 실장되고, 인쇄회로기판, 연성 인쇄회로 등을 통해 데이터 구동 회로(120) 및 게이트 구동 회로(130)와 전기적으로 연결될 수 있다.
컨트롤러(140)는, 미리 정해진 하나 이상의 인터페이스에 따라 데이터 구동 회로(120)와 신호를 송수신할 수 있다. 여기서, 예를 들어, 인터페이스는 LVDS (Low Voltage Differential Signaling) 인터페이스, EPI 인터페이스, SPI (Serial Peripheral Interface) 등을 포함할 수 있다.
컨트롤러(140)는 하나 이상의 레지스터 등의 기억 매체를 포함할 수 있다.
본 실시 예들에 따른 표시 장치(100)는, 액정표시장치 등의 백 라이트 유닛을 포함하는 디스플레이일 수도 있고, OLED(Organic Light Emitting Diode) 디스플레이, 퀀텀닷(Quantum Dot) 디스플레이, 마이크로 LED (Micro Light Emitting Diode) 디스플레이 등의 자발광 디스플레이일 수 있다.
본 실시 예들에 따른 표시 장치(100)가 OLED 디스플레이인 경우, 각 서브 픽셀(SP)은 스스로 빛을 내는 유기발광다이오드(OLED)를 발광소자로서 포함할 수 있다. 본 실시 예들에 따른 표시 장치(100)가 퀀텀닷 디스플레이인 경우, 각 서브 픽셀(SP)은 스스로 빛을 내는 반도체 결정인 퀀텀닷(Quantum Dot)으로 만들어진 발광소자를 포함할 수 있다. 본 실시 예들에 따른 표시 장치(100)가 마이크로 LED 디스플레이인 경우, 각 서브 픽셀(SP)은 스스로 빛을 내고 무기물을 기반으로 만들어진 마이크로 LED (Micro Light Emitting Diode)를 발광소자로서 포함할 수 있다.
도 2a 및 도 2b는 본 개시의 실시 예들에 따른 표시 장치(100)의 서브 픽셀(SP)의 등가 회로들이다.
도 2a를 참조하면, 본 개시의 실시 예들에 따른 표시 장치(100)의 표시 패널(110)에 배치된 다수의 서브 픽셀(SP) 각각은 발광소자(ED), 구동 트랜지스터(DRT), 스캔 트랜지스터(SCT) 및 스토리지 캐패시터(Cst)를 포함할 수 있다.
도 2a를 참조하면, 발광소자(ED)는 픽셀 전극(PE)과 공통 전극(CE)을 포함하고, 픽셀 전극(PE)과 공통 전극(CE) 사이에 위치하는 발광층(EL)을 포함할 수 있다.
발광소자(ED)의 픽셀 전극(PE)은 각 서브 픽셀(SP)마다 배치되는 전극이고, 공통 전극(CE)은 모든 서브 픽셀(SP)에 공통으로 배치되는 전극일 수 있다. 여기서, 픽셀 전극(PE)은 애노드 전극이고 공통 전극(CE)은 캐소드 전극일 수 있다. 반대로, 픽셀 전극(PE)은 캐소드 전극이고 공통 전극(CE)은 애노드 전극일 수 있다.
예를 들어, 발광소자(ED)는 유기발광다이오드(OLED), 발광다이오드(LED) 또는 퀀텀닷 발광소자 등일 수 있다.
구동 트랜지스터(DRT)는 발광소자(ED)를 구동하기 위한 트랜지스터로서, 제1 노드(N1), 제2 노드(N2) 및 제3 노드(N3) 등을 포함할 수 있다.
구동 트랜지스터(DRT)의 제1 노드(N1)는 구동 트랜지스터(DRT)의 게이트 노드일 수 있으며, 스캔 트랜지스터(SCT)의 소스 노드 또는 드레인 노드와 전기적으로 연결될 수 있다. 구동 트랜지스터(DRT)의 제2 노드(N2)는 구동 트랜지스터(DRT)의 소스 노드 또는 드레인 노드일 수 있으며, 센싱 트랜지스터(SENT)의 소스 노드 또는 드레인 노드와 전기적으로 연결되고, 발광소자(ED)의 픽셀 전극(PE)과도 전기적으로 연결될 수 있다. 구동 트랜지스터(DRT)의 제3 노드(N3)는 구동전압(EVDD)을 공급하는 구동전압 라인(DVL)과 전기적으로 연결될 수 있다.
스캔 트랜지스터(SCT)는 게이트 신호의 일종인 스캔 신호(SC)에 의해 제어되며 구동 트랜지스터(DRT)의 제1 노드(N1)와 데이터 라인(DL) 사이에 연결될 수 있다. 다시 말해, 스캔 트랜지스터(SCT)는, 게이트 라인(GL)의 한 종류인 스캔 신호 라인(SCL)에서 공급되는 스캔 신호(SC)에 따라 턴-온 또는 턴-오프 되어, 데이터 라인(DL)과 구동 트랜지스터(DRT)의 제1 노드(N1) 간의 연결을 제어할 수 있다.
스캔 트랜지스터(SCT)는, 턴-온 레벨 전압을 갖는 스캔 신호(SC)에 의해 턴-온 되어, 데이터 라인(DL)에서 공급된 데이터 전압(Vdata)을 구동 트랜지스터(DRT)의 제1 노드(N1)에 전달해줄 수 있다.
여기서, 스캔 트랜지스터(SCT)가 n 타입 트랜지스터인 경우, 스캔 신호(SC)의 턴-온 레벨 전압은 하이 레벨 전압일 수 있다. 스캔 트랜지스터(SCT)가 p 타입 트랜지스터인 경우, 스캔 신호(SC)의 턴-온 레벨 전압은 로우 레벨 전압일 수 있다.
스토리지 캐패시터(Cst)는 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 연결될 수 있다. 스토리지 캐패시터(Cst)는 양 단의 전압 차이에 해당하는 전하량이 충전되고, 정해진 프레임 시간 동안, 양 단의 전압 차이를 유지하는 역할을 해준다. 이에 따라, 정해진 프레임 시간 동안, 해당 서브 픽셀(SP)은 발광할 수 있다.
도 2b를 참조하면, 본 개시의 실시 예들에 따른 표시 장치(100)의 표시 패널(110)에 배치된 다수의 서브 픽셀(SP) 각각은 센싱 트랜지스터(SENT)를 더 포함할 수 있다.
센싱 트랜지스터(SENT)는 게이트 신호의 일종인 센스 신호(SE)에 의해 제어되며 구동 트랜지스터(DRT)의 제2 노드(N2)와 기준전압 라인(RVL) 사이에 연결될 수 있다. 다시 말해, 센싱 트랜지스터(SENT)는, 게이트 라인(GL)의 다른 한 종류인 센스 신호 라인(SENL)에서 공급된 센스 신호(SE)에 따라 턴-온 또는 턴-오프 되어, 기준전압 라인(RVL)과 구동 트랜지스터(DRT)의 제2 노드(N2) 간의 연결을 제어할 수 있다.
센싱 트랜지스터(SENT)는, 턴-온 레벨 전압을 갖는 센스 신호(SE)에 의해 턴-온 되어, 기준전압 라인(RVL)에서 공급된 기준전압(Vref)을 구동 트랜지스터(DRT)의 제2 노드(N2)에 전달해줄 수 있다.
또한, 센싱 트랜지스터(SENT)는, 턴-온 레벨 전압을 갖는 센스 신호(SE)에 의해 턴-온 되어, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압을 기준전압 라인(RVL)으로 전달해줄 수 있다.
여기서, 센싱 트랜지스터(SENT)가 n 타입 트랜지스터인 경우, 센스 신호(SE)의 턴-온 레벨 전압은 하이 레벨 전압일 수 있다. 센싱 트랜지스터(SENT)가 p 타입 트랜지스터인 경우, 센스 신호(SE)의 턴-온 레벨 전압은 로우 레벨 전압일 수 있다.
센싱 트랜지스터(SENT)가 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압을 기준전압 라인(RVL)으로 전달해주는 기능은 서브 픽셀(SP)의 특성치를 센싱하기 위한 구동 시 이용될 수 있다. 이 경우, 기준전압 라인(RVL)으로 전달되는 전압은 서브 픽셀(SP)의 특성치를 산출하기 위한 전압이거나 서브 픽셀(SP)의 특성치가 반영된 전압일 수 있다.
본 개시에서, 서브 픽셀(SP)의 특성치는 구동 트랜지스터(DRT) 또는 발광소자(ED)의 특성치일 수 있다. 구동 트랜지스터(DRT)의 특성치는 구동 트랜지스터(DRT)의 문턱전압 및 이동도 등을 포함할 수 있다. 발광소자(ED)의 특성치는 발광소자(ED)의 문턱전압을 포함할 수 있다.
구동 트랜지스터(DRT), 스캔 트랜지스터(SCT) 및 센싱 트랜지스터(SENT) 각각은 n 타입 트랜지스터이거나 p 타입 트랜지스터일 수 있다. 본 개시에서는, 설명의 편의를 위하여, 구동 트랜지스터(DRT), 스캔 트랜지스터(SCT) 및 센싱 트랜지스터(SENT) 각각은 n타입인 것을 예로 든다.
스토리지 캐패시터(Cst)는, 구동 트랜지스터(DRT)의 게이트 노드와 소스 노드(또는 드레인 노드) 사이에 존재하는 내부 캐패시터(Internal Capacitor)인 기생 캐패시터(예: Cgs, Cgd)가 아니라, 구동 트랜지스터(DRT)의 외부에 의도적으로 설계한 외부 캐패시터(External Capacitor)일 수 있다.
스캔 신호 라인(SCL) 및 센스 신호 라인(SENL)은 서로 다른 게이트 라인(GL)일 수 있다. 이 경우, 스캔 신호(SC) 및 센스 신호(SE)는 서로 별개의 게이트 신호일 수 있고, 하나의 서브 픽셀(SP) 내 스캔 트랜지스터(SCT)의 온-오프 타이밍과 센싱 트랜지스터(SENT)의 온-오프 타이밍은 독립적일 수 있다. 즉, 하나의 서브 픽셀(SP) 내 스캔 트랜지스터(SCT)의 온-오프 타이밍과 센싱 트랜지스터(SENT)의 온-오프 타이밍은 동일할 수도 있고 다를 수 있다.
이와 다르게, 스캔 신호 라인(SCL) 및 센스 신호 라인(SENL)은 동일한 게이트 라인(GL)일 수 있다. 즉, 하나의 서브 픽셀(SP) 내 스캔 트랜지스터(SCT)의 게이트 노드와 센싱 트랜지스터(SENT)의 게이트 노드는 하나의 게이트 라인(GL)에 연결될 수 있다. 이 경우, 스캔 신호(SC) 및 센스 신호(SE)는 동일한 게이트 신호일 수 있고, 하나의 서브 픽셀(SP) 내 스캔 트랜지스터(SCT)의 온-오프 타이밍과 센싱 트랜지스터(SENT)의 온-오프 타이밍은 동일할 수 있다.
도 2a 및 도 2b에 도시된 서브 픽셀(SP)의 구조는 예시들일 뿐, 1개 이상의 트랜지스터를 더 포함하거나 1개 이상의 캐패시터를 더 포함하여 다양하게 변형될 수 있다.
또한, 도 2a 및 도 2b에서는 표시 장치(100)가 자발광 표시 장치인 경우를 가정하여 서브 픽셀 구조를 설명하였으나, 표시 장치(100)가 액정 표시 장치인 경우, 각 서브 픽셀(SP)은 트랜지스터 및 픽셀 전극 등을 포함할 수 있다.
도 3은 본 개시의 실시 예들에 따른 표시 장치(100)의 시스템을 나타낸다.
도 3을 참조하면, 표시 패널(110)은 영상이 표시되는 표시 영역(DA)과 영상이 표시되지 않는 비-표시 영역(NDA)을 포함할 수 있다.
도 3을 참조하면, 데이터 구동 회로(120)가 하나 이상의 소스 드라이버 집적회로(SDIC)를 포함하고 칩 온 필름(COF) 방식으로 구현된 경우, 각 소스 드라이버 집적회로(SDIC)는 표시 패널(110)의 비-표시 영역(NDA)에 연결된 회로필름(SF) 상에 실장 될 수 있다.
도 3을 참조하면, 게이트 구동 회로(130)는 게이트 인 패널(GIP) 타입으로 구현될 수 있다. 이 경우, 게이트 구동 회로(130)는 표시 패널(110)의 비-표시 영역(NDA)에 형성될 수 있다. 게이트 구동 회로(130)는 도 3과 다르게, COF (Chip On Film) 타입으로 구현될 수도 있다.
표시 장치(100)는, 하나 이상의 소스 드라이버 집적회로(SDIC)와 다른 장치들 간의 회로적인 연결을 위해, 적어도 하나의 소스 인쇄회로기판(SPCB: Source Printed Circuit Board)과, 제어 부품들과 각종 전기 장치들을 실장 하기 위한 컨트롤 인쇄회로기판(CPCB: Control Printed Circuit Board)을 포함할 수 있다.
적어도 하나의 소스 인쇄회로기판(SPCB)에는 소스 드라이버 집적회로(SDIC)가 실장 된 필름(SF)이 연결될 수 있다. 즉, 소스 드라이버 집적회로(SDIC)가 실장 된 필름(SF)은 일 측이 표시 패널(110)과 전기적으로 연결되고 타 측이 소스 인쇄회로기판(SPCB)과 전기적으로 연결될 수 있다.
컨트롤 인쇄회로기판(CPCB)에는 컨트롤러(140) 및 파워 관리 집적회로(PMIC: Power Management IC, 310) 등이 실장 될 수 있다. 컨트롤러(140)는 표시 패널(110)의 구동과 관련한 전반적인 제어 기능을 수행할 수 있으며, 데이터 구동 회로(120) 및 게이트 구동 회로(130)의 동작을 제어할 수 있다. 파워 관리 집적회로(310)는 데이터 구동 회로(120) 및 게이트 구동 회로(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어할 수 있다.
적어도 하나의 소스 인쇄회로기판(SPCB)과 컨트롤 인쇄회로기판(CPCB)은 적어도 하나의 연결 케이블(CBL)을 통해 회로적으로 연결될 수 있다. 여기서, 연결 케이블(CBL)은, 일 예로, 연성 인쇄 회로(FPC: Flexible Printed Circuit), 연성 플랫 케이블(FFC: Flexible Flat Cable) 등일 수 있다.
적어도 하나의 소스 인쇄회로기판(SPCB)과 컨트롤 인쇄회로기판(CPCB)은 하나의 인쇄회로기판으로 통합되어 구현될 수도 있다.
본 개시의 실시 예들에 따른 표시 장치(100)는 전압 레벨을 조정하기 위한 레벨 쉬프터(Level Shifter, 300)를 더 포함할 수 있다. 예를 들어, 레벨 쉬프터(300)는 컨트롤 인쇄회로기판(CPCB) 또는 소스 인쇄회로기판(SPCB)에 배치될 수 있다.
특히, 본 개시의 실시 예들에 따른 표시 장치(100)에서, 레벨 쉬프터(300)는 게이트 구동에 필요한 신호들을 게이트 구동 회로(130)로 공급할 수 있다. 예를 들어, 레벨 쉬프터(300)는 복수의 클럭 신호를 게이트 구동 회로(130)로 공급할 수 있다. 이에 따라, 게이트 구동 회로(130)는 레벨 쉬프터(300)로부터 입력된 복수의 클럭 신호에 근거하여 다수의 게이트 신호를 다수의 게이트 라인(GL)으로 출력할 수 있다. 여기서, 다수의 게이트 라인(GL)은 기판(SUB)의 표시 영역(DA)에 배치된 서브 픽셀들(SP)로 다수의 게이트 신호를 전달할 수 있다.
도 4는 본 개시의 실시 예들에 따른 표시 장치(100)의 보상 회로를 나타낸다.
도 4를 참조하면, 보상 회로는 서브 픽셀(SP) 내 회로 소자의 특성치에 대한 센싱 및 보상 처리를 수행할 수 있는 회로이다.
보상 회로는 서브 픽셀(SP)과 연결되고, 전원 스위치(SPRE), 샘플링 스위치(SAM), 아날로그 디지털 컨버터(ADC), 보상기(400) 등을 포함할 수 있다.
전원 스위치(SPRE)는 기준 전압 라인(RVL) 및 기준 전압 공급 노드(Nref) 간의 연결을 제어할 수 있다. 있다. 전원 공급 장치에서 출력된 기준 전압(Vref)이 기준 전압 공급 노드(Nref)에 공급되고, 기준 전압 인가 노드(Nref)에 공급된 기준 전압(Vref)은 전원 스위치(SPRE)를 통해 기준 전압 라인(RVL)에 인가될 수 있다.
샘플링 스위치(SAM)는 아날로그 디지털 컨버터(ADC)와 기준 전압 라인(RVL) 간의 연결을 제어할 수 있다. 아날로그 디지털 컨버터(ADC)는 샘플링 스위치(SAM)에 의해 기준 전압 라인(RVL)과 연결되면, 연결된 기준 전압 라인(RVL)의 전압(아날로그 전압)을 디지털 값에 해당하는 센싱값으로 변환할 수 있다.
기준 전압 라인(RLV)과 그라운드(GND) 사이에 라인 캐패시터(Crvl)가 형성되어 있을 수 있다. 기준 전압 라인(RVL)의 전압은 라인 캐패시터(Crvl)의 충전량과 대응될 수 있다.
아날로그 디지털 컨버터(ADC)는 센싱값을 포함하는 센싱 데이터를 보상기(400)로 제공할 수 있다.
보상기(400)는 센싱 데이터를 토대로 해당 서브 픽셀(SP)에 포함된 발광 소자(ED) 또는 구동 트랜지스터(DRT)의 특성치를 알아내고, 보상값을 산출하여 메모리(410)에 저장할 수 있다.
예를 들어, 보상값은 발광 소자들(ED) 간의 특성치 편차 또는 구동 트랜지스터들(DRT) 간의 특성치 편차를 줄여주기 위한 정보로서, 데이터 변경을 위한 오프셋 및 게인 값을 포함할 수 있다.
디스플레이 컨트롤러(140)는 메모리(410)에 저장된 보상값을 이용하여 영상 데이터를 변경하고, 변경된 영상 데이터를 데이터 구동 회로(120)로 공급할 수 있다.
데이터 구동 회로(120)는 디지털 아날로그 컨버터(DAC)를 이용하여, 변경된 영상 데이터를 아날로그 전압에 해당하는 데이터 전압(Vdata)으로 변환하여 출력할 수 있다. 이에 따라, 보상이 실현될 수 있다.
도 4를 참조하면, 아날로그 디지털 컨버터(ADC), 전원 스위치(SPRE) 및 샘플링 스위치(SAM)는 데이터 구동 회로(120)에 포함된 소스 드라이버 집적회로(SDIC)에 포함될 수 있다. 보상기(400)는 디스플레이 컨트롤러(140)에 포함될 수 있다.
전술한 바와 같이, 본 개시의 실시 예들에 따른 표시 장치(100)는 구동 트랜지스터들(DRT) 간의 특성치 편차를 줄여주기 위한 보상 처리를 수행할 수 있다. 그리고, 표시 장치(100)는 보상 처리를 수행하기 위하여, 구동 트랜지스터들(DRT) 간의 특성치 편차를 알아내기 위한 센싱 구동을 수행할 수 있다.
본 개시의 실시 예들에 따른 표시 장치(100)는 2가지 모드(패스트 모드, 슬로우 모드)로 센싱 구동을 수행할 수 있다. 아래에서는, 도 5a 및 도 5b를 참조하여 2가지 모드(패스트 모드, 슬로우 모드)의 센싱 구동에 대하여 설명한다.
도 5a는 본 개시의 실시 예들에 따른 표시 장치(100)의 제1 센싱 모드(S-Mode)에 대한 다이어그램이다. 도 5b는 본 개시의 실시 예들에 따른 표시 장치(100)의 제2 센싱 모드(F-Mode)에 대한 다이어그램이다.
도 5a를 참조하면, 제1 센싱 모드(S-Mode)는 구동 트랜지스터(DRT)의 특성치(예: 문턱 전압, 이동도) 중 상대적으로 긴 구동 시간이 필요한 특성치(예: 문턱 전압)를 느리게 센싱하기 위한 센싱 구동 모드이다. 제1 센싱 모드(S-Mode)는 슬로우 모드(Slow Mode) 또는 문턱 전압 센싱 모드라고도 할 수 있다.
도 5b를 참조하면, 제2 센싱 모드(F-Mode)는 구동 트랜지스터(DRT)의 특성치(예: 문턱 전압, 이동도) 중 상대적으로 짧은 구동 시간이 필요한 특성치(예: 이동도)를 빠르게 센싱하기 위한 센싱 구동 모드이다. 제2 센싱 모드(F-Mode)는 패스트 모드(Fast Mode) 또는 이동도 센싱 모드라고도 할 수 있다.
도 5a 및 도 5b를 참조하면, 제1 센싱 모드(S-Mode)의 센싱 구동 기간 및 제2 센싱 모드(F-Mode)의 센싱 구동 기간 각각은 초기화 기간(Tinit), 트래킹 기간(Ttrack) 및 샘플링 기간(Tsam)을 포함할 수 있다. 아래에서는, 제1 센싱 모드(S-Mode) 및 제2 센싱 모드(F-Mode) 각각에 대하여 설명한다.
먼저, 도 5a를 참조하여 표시 장치(100)의 제1 센싱 모드(S-Mode)의 센싱 구동 기간에 대하여 설명한다.
도 5a를 참조하면, 제1 센싱 모드(S-Mode)의 센싱 구동 기간 중 초기화 기간(Tinit)은 구동 트랜지스터(DRT)의 제1 노드(N1) 및 제2 노드(N2)를 초기화하는 기간이다.
초기화 기간(Tinit) 동안, 구동 트랜지스터(DRT)의 제1 노드(N1)의 전압(V1)은 센싱 구동용 데이터 전압(Vdata_SEN)으로 초기화될 수 있고, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)은 센싱 구동용 기준 전압(Vref)으로 초기화될 수 있다.
초기화 기간(Tinit) 동안, 스캔 트랜지스터(SCT) 및 센스 트랜지스터(SENT)가 턴-온 되고, 전원 스위치(SPRE)가 턴-온 될 수 있다.
도 5a를 참조하면, 제1 센싱 모드(S-Mode)의 센싱 구동 기간 중 트래킹 기간(Ttrack)은 구동 트랜지스터(DRT)의 문턱 전압(Vth) 또는 그 변화를 반영하는 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)을 트래킹 하는 기간이다.
트래킹 기간(Ttrack) 동안, 전원 스위치(SPRE)가 턴-오프 되거나 센스 트랜지스터(SENT)가 턴-오프 될 수 있다.
이에 따라, 트래킹 기간(Ttrack) 동안, 구동 트랜지스터(DRT)의 제1 노드(N1)는 센싱 구동용 데이터 전압(Vdata_SEN)을 갖는 정 전압 상태이지만, 구동 트랜지스터(DRT)의 제2 노드(N2)는 전기적으로 플로팅 상태일 수 있다. 따라서, 트래킹 기간(Ttrack) 동안, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)은 변동될 수 있다.
트래킹 기간(Ttrack) 동안, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)이 구동 트랜지스터(DRT)의 문턱 전압(Vth)을 반영할 때까지, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)은 상승할 수 있다.
초기화 기간(Tinit) 동안, 초기화된 구동 트랜지스터(DRT)의 제1 노드(N1) 및 제2 노드(N2)의 전압 차이는 구동 트랜지스터(DRT)의 문턱 전압(Vth) 이상일 수 있다. 따라서, 트래킹 기간(Ttrack)이 시작할 때, 구동 트랜지스터(DRT)는 턴-온 상태이고 전류를 도통시킨다. 이에 따라, 트래킹 기간(Ttrack)이 시작되면, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)이 상승할 수 있다.
트래킹 기간(Ttrack) 동안, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)은 지속적으로 상승하지 않는다.
트래킹 기간(Ttrack)의 후반부로 갈수록, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압 상승 폭이 줄어들어, 결국에는, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)이 포화될 수 있다.
구동 트랜지스터(DRT)의 제2 노드(N2)의 포화된 전압(V2)은 데이터 전압(Vdata_SEN)과 문턱 전압(Vth)의 차이(Vdata_SEN-Vth) 또는 데이터 전압(Vdata_SEN)과 문턱 전압 편차(ΔVth)의 차이(Vdata_SEN-ΔVth)에 해당할 수 있다. 여기서, 문턱 전압(Vth)은 네거티브 문턱 전압(Negative Vth) 또는 포지티브 문턱 전압(Positive Vth)일 수 있다.
구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)이 포화되면, 샘플링 기간(Tsam)이 시작될 수 있다.
도 5a를 참조하면, 제1 센싱 모드(S-Mode)의 센싱 구동 기간 중 샘플링 기간(Tsam)은 구동 트랜지스터(DRT)의 문턱 전압(Vth) 또는 그 변화를 반영하는 전압(Vdata_SEN-Vth, Vdata_SEN-ΔVth)을 측정하는 기간이다.
제1 센싱 모드(S-Mode)의 센싱 구동 기간 중 샘플링 기간(Tsam)은, 아날로그 디지털 컨버터(ADC)가 기준 전압 라인(RVL)의 전압을 센싱하는 단계이다. 여기서, 기준 전압 라인(RVL)의 전압은 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압과 대응되고, 기준 전압 라인(RVL)에 형성된 라인 캐패시터(Crvl)의 충전 전압과 대응될 수 있다.
샘플링 기간(Tsam) 동안, 아날로그 디지털 컨버터(ADC)에 의해 센싱된 전압(Vsen)은 데이터 전압(Vdata_SEN)에서 문턱 전압(Vth)을 뺀 전압(Vdata_SEN-Vth) 또는 데이터 전압(Vdata_SEN)에서 문턱 전압 편차(ΔVth)을 뺀 전압(Vdata_SEN-ΔVth)일 수 있다. 여기서, Vth는 포지티브 문턱 전압 또는 네거티브 문턱 전압일 수 있다.
도 5a를 참조하면, 제1 센싱 모드(S-Mode)의 센싱 구동 기간 중 트래킹 기간(Ttrack) 동안, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)이 상승하다가 포화하는데 걸리는 포화 시간(Tsat)은, 제1 센싱 모드(S-Mode)의 센싱 구동 기간 중 트래킹 기간(Ttrack)의 시간적인 길이이고, 구동 트랜지스터(DRT)의 문턱 전압(Vth) 또는 그 변화가 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2=Vdata_SEN-Vth)에 반영되는데 걸리는 시간일 수 있다.
이러한 포화 시간(Tsat)은 제1 센싱 모드(S-Mode)의 센싱 구동 기간의 전체적인 시간적 길이의 대부분을 차지할 수 있다. 제1 센싱 모드(S-Mode)의 경우, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)이 상승하여 포화하는데 꽤 긴 시간(포화 시간: Tsat)이 걸릴 수 있다.
전술한 바와 같이, 구동 트랜지스터(DRT)의 문턱 전압을 센싱하기 위한 센싱 구동 방식은, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압 상태가 구동 트랜지스터(DRT)의 문턱 전압을 나타낼 때까지 긴 포화 시간(Tsat)이 필요하기 때문에, 슬로우 모드(제1 센싱 모드(S-Mode))라고 한다.
도 5b를 참조하여 표시 장치(100)의 제2 센싱 모드(F-Mode)의 센싱 구동 기간을 설명한다.
도 5b를 참조하면, 제2 센싱 모드(F-Mode)의 센싱 구동 기간 중 초기화 기간(Tinit)은 구동 트랜지스터(DRT)의 제1 노드(N1) 및 제2 노드(N2)를 초기화하는 기간이다.
초기화 기간(Tinit) 동안, 스캔 트랜지스터(SCT) 및 센스 트랜지스터(SENT)가 턴-온 되고, 전원 스위치(SPRE)가 턴-온 될 수 있다.
초기화 기간(Tinit) 동안, 구동 트랜지스터(DRT)의 제1 노드(N1)의 전압(V1)은 센싱 구동용 데이터 전압(Vdata_SEN)으로 초기화되고, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)은 센싱 구동용 기준 전압(Vref)으로 초기화될 수 있다.
도 5b를 참조하면, 제2 센싱 모드(F-Mode)의 센싱 구동 기간 중 트래킹 기간(Ttrack)은, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)이 구동 트랜지스터(DRT)의 이동도 또는 이동도 변화를 반영하는 전압 상태가 될 때까지 미리 설정된 트래킹 시간(Δt) 동안 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)을 변화시키는 기간이다.
트래킹 기간(Ttrack) 동안, 미리 설정된 트래킹 시간(Δt)은 짧게 설정될 수 있다. 따라서, 짧은 트래킹 시간(Δt) 동안, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)이 문턱 전압(Vth)을 반영하기는 어렵다. 하지만, 짧은 트래킹 시간(Δt) 동안, 구동 트랜지스터(DRT)의 이동도를 알아낼 수 있을 정도로 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)을 변동시킬 수는 있다.
이에 따라, 제2 센싱 모드(F-Mode)는 구동 트랜지스터(DRT)의 이동도를 센싱하기 위한 센싱 구동 방식이다.
트래킹 기간(Ttrack)에서는, 전원 스위치(SPRE)가 턴-오프 되어 또는 센스 트랜지스터(SENT)가 턴-오프 됨에 따라, 구동 트랜지스터(DRT)의 제2 노드(N2)가 전기적으로 플로팅 상태가 될 수 있다.
트래킹 기간(Ttrack) 동안, 턴-오프 레벨 전압의 스캔 신호(SC)에 의해, 스캔 트랜지스터(SCT)가 턴-오프 된 상태이고, 구동 트랜지스터(DRT)의 제1 노드(N1)도 플로팅 된 상태일 수 있다.
초기화 기간(Tinit) 동안, 초기화된 구동 트랜지스터(DRT)의 제1 노드(N1) 및 제2 노드(N2)의 전압 차이는 구동 트랜지스터(DRT)의 문턱 전압(Vth) 이상일 수 있다. 따라서, 트래킹 기간(Ttrack)이 시작될 때, 구동 트랜지스터(DRT)는 턴-온 상태이고 전류를 도통시킨다.
여기서, 구동 트랜지스터(DRT)의 제1 노드(N1) 및 제2 노드(N2) 각각이 게이트 노드 및 소스 노드라면, 구동 트랜지스터(DRT)의 제1 노드(N1) 및 제2 노드(N2)의 전압 차이는 Vgs가 된다.
따라서, 트래킹 기간(Ttrack) 동안, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)은 상승할 수 있다. 이때, 구동 트랜지스터(DRT)의 제1 노드(N2)의 전압(V1)도 함께 상승할 수 있다.
트래킹 기간(Ttrack) 동안, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)의 상승 속도는 구동 트랜지스터(DRT)의 전류 능력(즉, 이동도)에 따라 달라진다. 구동 트랜지스터(DRT)의 전류 능력(이동도)이 클수록, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)이 더욱 가파르게 상승할 수 있다.
트래킹 기간(Ttrack)이 미리 설정된 트래킹 시간(Δt) 동안 진행된 이후, 즉, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)이 미리 설정된 트래킹 시간(Δt) 동안 상승한 이후, 샘플링 기간(Tsam)이 진행될 수 있다.
트래킹 기간(Ttrack) 동안, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(V2)의 상승 속도는, 미리 설정된 트래킹 시간(Δt) 동안의 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압 변화량(ΔV)에 해당한다. 여기서, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압 변화량(ΔV)은 기준 전압 라인(RVL)의 전압 변화량과 대응될 수 있다.
도 5b를 참조하면, 트래킹 기간(Ttrack)이 미리 설정된 트래킹 시간(Δt) 동안 진행된 이후, 샘플링 기간(Tsam)이 시작될 수 있다. 샘플링 기간(Tsam) 동안, 샘플링 스위치(SAM)가 턴-온 되어, 기준 전압 라인(RVL)과 아날로그 디지털 컨버터(ADC)가 전기적으로 연결될 수 있다.
아날로그 디지털 컨버터(ADC)는 기준 전압 라인(RVL)의 전압을 센싱할 수 있다. 아날로그 디지털 컨버터(ADC)에 의해 센싱된 전압(Vsen)은, 기준 전압(Vref)에서 일정한 트래킹 시간(Δt) 동안 전압 변화량(ΔV)만큼 상승된 전압(Vref+ΔV)일 수 있다.
아날로그 디지털 컨버터(ADC)에 의해 센싱된 전압(Vsen)은 기준 전압 라인(RVL)의 전압이고, 센스 트랜지스터(SENT)를 통해 기준 전압 라인(RVL)과 전기적으로 연결된 제2 노드(N2)의 전압일 수 있다.
도 5b를 참조하면, 제2 센싱 모드(F-Mode)의 센싱 구동 기간 중 샘플링 기간(Tsam)에서, 아날로그 디지털 컨버터(ADC)에 의해 센싱된 전압(Vsen)은, 구동 트랜지스터(DRT)의 이동도에 따라 달라질 수 있다. 구동 트랜지스터(DRT)가 높은 이동도를 가질수록, 센싱 전압(Vsen)은 높아진다. 구동 트랜지스터(DRT)가 낮은 이동도를 가질수록, 센싱 전압(Vsen)은 낮아진다.
전술한 바와 같이, 구동 트랜지스터(DRT)의 이동도를 센싱하기 위한 센싱 구동 방식은, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압을 짧은 시간(Δt) 동안만 변경시키면 되기 때문에, 패스트 모드(제2 센싱 모드(F-Mode))라고 한다.
도 5a를 참조하면, 본 개시의 실시 예들에 따른 표시 장치(100)는 제1 센싱 모드(S-Mode)를 통해 센싱된 전압(Vsen)에 근거하여 해당 서브 픽셀(SP) 내 구동 트랜지스터(DRT)의 문턱 전압(Vth) 또는 그 변화를 알아내고, 구동 트랜지스터들(DRT) 간의 문턱 전압 편차를 줄여주거나 제거하는 문턱 전압 보상값을 산출하고, 산출된 문턱 전압 보상값을 메모리(410)에 저장해둘 수 있다.
도 5b를 참조하면, 본 개시의 실시 예들에 따른 표시 장치(100)는 제2 센싱 모드(F-Mode)를 통해 센싱된 전압(Vsen)에 근거하여 해당 서브 픽셀(SP) 내 구동 트랜지스터(DRT)의 이동도 또는 그 변화를 알아내고, 구동 트랜지스터들(DRT) 간의 이동도 편차를 줄여주거나 제거하는 이동도 보상값을 산출하고, 산출된 이동도 보상값을 메모리(410)에 저장해둘 수 있다.
표시 장치(100)는 디스플레이 구동을 위한 데이터 전압(Vdata)을 해당 서브 픽셀(SP)로 공급할 때, 문턱 전압 보상값과 이동도 보상값에 근거하여 변경된 데이터 전압(Vata)을 공급할 수 있다.
전술한 바에 따르면, 문턱 전압 센싱은 긴 센싱 시간을 필요로 하는 특성으로 인해 제1 센싱 모드(S-Mode)로 진행하고, 이동도 센싱은 짧은 센싱 시간으로 충분한 특성으로 인해 제2 센싱 모드(F-Mode)를 진행할 수 있다.
도 6은 본 개시의 실시 예들에 따른 표시 장치(100)의 다양한 센싱 타이밍을 나타낸 도면이다.
도 6를 참조하면, 본 개시의 실시 예들에 따른 표시 장치(100)는 파워 온 신호(Power On Signal)가 발생하면, 표시 패널(110)에 배치된 각 서브 픽셀(SP) 내 구동 트랜지스터(DRT)의 특성치를 센싱할 수 있다. 이러한 센싱 프로세스를 "온-센싱 프로세스(On-Sensing Process) "라고 한다.
도 6를 참조하면, 본 개시의 실시 예들에 따른 표시 장치(100)는 파워 오프 신호(Power Off Signal)가 발생하면, 전원 차단 등의 오프 시퀀스(Off-Sequence)가 진행되기 이전에, 표시 패널(110)에 배치된 각 서브 픽셀(SP) 내 구동 트랜지스터(DRT)의 특성치를 센싱할 수도 있다. 이러한 센싱 프로세스를 "오프-센싱 프로세스(Off-Sensing Process) "라고 한다.
도 6를 참조하면, 본 개시의 실시 예들에 따른 표시 장치(100)는 파워 온 신호가 발생한 이후 파워 오프 신호가 발생되기 전까지, 디스플레이 구동 도중에, 각 서브 픽셀(SP) 내 구동 트랜지스터(DRT)의 특성치를 센싱할 수도 있다. 이러한 센싱 프로세스를 "실시간 센싱 프로세스(Real-time Sensing Process)" 라고 한다.
이러한 실시간 센싱 프로세스(Real-time Sensing Process)은, 수직 동기 신호(Vsync)를 기준으로, 액티브 시간들(ACT) 사이의 블랭크 시간(BLANK) 마다 진행될 수 있다.
구동 트랜지스터(DRT)의 이동도 센싱은 짧은 시간만이 필요하기 때문에, 이동도 센싱은 센싱 구동 방식 중 제2 센싱 모드(F-Mode)로 진행될 수 있다.
패스트 모드인 제2 센싱 모드(F-Mode)로 진행될 수 있는 이동도 센싱은 짧은 시간만이 필요하기 때문에, 이동도 센싱은 온-센싱 프로세스, 오프-센싱 프로세스 및 실시간-센싱 프로세스 중 어느 하나로 진행되어도 무방하다.
예를 들어, 패스트 모드인 제2 센싱 모드(F-Mode)로 진행될 수 있는 이동도 센싱은 이동도 변화를 디스플레이 구동 중에 실시간을 반영할 수 있는 실시간-센싱 프로세스로 진행될 수 있다. 즉, 이동도 센싱은 디스플레이 구동 중에 블랭크 기간마다 진행될 수 있다.
이에 비해, 구동 트랜지스터(DRT)의 문턱 전압 센싱은 긴 포화 시간(Vsat)이 필요하다. 따라서, 문턱 전압 센싱은 센싱 구동 방식 중 제1 센싱 모드(S-Mode)로 진행될 수 있다.
문턱 전압 센싱은, 사용자 시청에 방해가 되지 않는 타이밍을 활용하여 이루어져야만 한다. 따라서, 구동 트랜지스터(DRT)의 문턱 전압 센싱은 사용자 입력 등에 따라 파워 오프 신호(Power Off Signal)가 발생한 이후, 디스플레이 구동이 되지 않는 동안(즉, 사용자가 시청 의사가 없는 상황)에 진행될 수 있다. 즉, 문턱 전압 센싱은 오프-센싱 프로세스(Off-Sensing Process)로 진행될 수 있다.
도 7은 본 개시의 실시 예들에 따른 표시 장치(100)의 게이트 구동 회로(130)를 간략하게 나타낸 다이어그램이다.
도 7을 참조하면, 본 개시의 실시 예들에 따른 게이트 구동 회로(130)는 다수의 스캔 구동 회로(SCDR)를 포함할 수 있으며, 다수의 스캔 구동 회로(SCDR)는 다수의 스캔 라인(SCL)과 대응될 수 있다.
도 7을 참조하면, 다수의 스캔 구동 회로(SCDR) 각각은 스캔 신호(SC)를 출력하기 위한 스캔 출력 버퍼(SCBUF) 및 스캔 출력 버퍼(SCBUF)를 제어하기 위한 제어 회로(700)를 더 포함할 수 있다.
스캔 출력 버퍼(SCBUF)는 스캔 클럭 신호(SCCLK) 및 제1 저전위 전압(GVSS1)을 입력 받아 스캔 신호(SC)를 스캔 출력 노드(O)로 출력할 수 있다.
스캔 출력 버퍼(SCBUF)는 스캔 클럭 신호(SCCLK)가 입력되는 풀-업 트랜지스터(Tu) 및 제1 저전위 전압(GVSS1)이 입력되는 풀-다운 트랜지스터(Td)를 포함할 수 있다.
스캔 출력 버퍼(SCBUF)는 풀-업 트랜지스터(Tu)와 풀-다운 트랜지스터(Td)가 연결된 스캔 출력 노드(O)로 스캔 신호(SC)를 출력할 수 있다.
풀-업 트랜지스터(Tu)는 Q 노드의 전압에 따라, 스캔 클럭 노드(NC)와 스캔 출력 노드(O) 간의 연결을 스위칭 할 수 있다.
풀-다운 트랜지스터(Td)는 QB 노드의 전압에 따라, 제1 저전위 전압 노드(NLV1)와 스캔 출력 노드(O) 간의 연결을 스위칭 할 수 있다.
풀-업 트랜지스터(Tu)에서, 게이트 노드인 Q 노드와 스캔 출력 노드(O) 사이에 캐패시터(C)가 전기적으로 연결될 수 있다. 이러한 캐패시터(C)는 스캔 출력 노드(O)의 전압 변동에 따라 Q 노드의 전압을 부스팅 시켜주는 역할을 할 수 있다.
제어 회로(700)는 풀-업 트랜지스터(Tu)의 게이트 노드와 전기적으로 연결된 Q 노드의 전압을 제어하고, 풀-다운 트랜지스터(Td)의 게이트 노드와 전기적으로 연결된 QB 노드의 전압을 제어할 수 있다. 여기서, QB 노드는 트랜지스터를 통해 DC 전압을 인가 받을 수도 있고, AC 신호를 인가 받을 수도 있다.
제어 회로(700)는 Q 노드 및 QB 노드 각각의 전압을 제어하기 위하여, 다수의 트랜지스터들을 포함할 수 있다. 예를 들어, 제어 회로(700)는 Q 노드의 충전을 위한 하나 이상의 트랜지스터, Q 노드의 방전을 위한 하나 이상의 트랜지스터, QB 노드의 충전을 위한 하나 이상의 트랜지스터, QB 노드의 방전을 위한 하나 이상의 트랜지스터를 포함할 수 있다.
제어 회로(700)는 Q 노드 및 QB 노드 각각의 전압을 제어하기 위하여, 스타트 신호, 리셋 신호 등을 입력 받을 수 있고, 게이트 구동 방식에 따라 캐리 신호를 더 입력 받을 수도- 있다.
도 8은 본 개시의 실시 예들에 따른 표시 장치(100)에서, 게이트 구동 회로(130)가 배치된 표시 패널(110)을 나타낸다.
도 8을 참조하면, 게이트 구동 회로(130)가 표시 패널(110)의 표시 영역(DA)의 외곽 영역인 비 표시 영역(NDA)에 배치되는 패널 내장형 회로일 수 있다. 이 경우, 비 표시 영역(NDA) 내 게이트 구동 회로 영역(GIPA)에 게이트 구동 회로(130)가 배치될 수 있다.
도 8에 도시된 바와 같이, 게이트 구동 회로 영역(GIPA)은 표시 영역(DA)의 양 측에 위치할 수 있다. 경우에 따라, 게이트 구동 회로 영역(GIPA)은 표시 영역(DA)의 한 측에만 위치할 수도 있다.
도 8을 참조하면, 표시 장치(100)의 베젤 사이즈를 줄이기 위하여, 게이트 구동 회로 영역(GIPA)의 폭(W)을 줄이는 것이 필요하다.
이에, 본 개시의 실시 예들은 저 면적 구조의 게이트 구동 회로(130)와 이를 포함하는 표시 장치(100)를 제공할 수 있다. 아래에서, 본 개시의 실시 예들에 따른 저 면적 구조의 게이트 구동 회로(130) 및 이를 포함하는 표시 장치(100)를 설명한다.
도 9 및 도 10은 본 개시의 실시 예들에 따른 저 면적 구조의 게이트 구동 회로(130)를 나타낸 블록 다이어그램이다.
도 9를 참조하면, 본 개시의 실시 예들에 따른 저 면적 구조를 갖는 게이트 구동 회로(130)는 패널 내장형 회로로서, 게이트 구동 회로 영역(GIPA)에 배치될 수 있다. 여기서, 게이트 구동 회로 영역(GIPA)은 표시 패널(110)의 표시 영역(DA)의 외곽인 비 표시 영역(NDA)에 포함될 수 있다.
도 9를 참조하면, 본 개시의 실시 예들에 따른 저 면적 구조를 갖는 게이트 구동 회로(130)는 제1 스캔 구동 회로(SCDR1), 제2 스캔 구동 회로(SCDR2), 제3 스캔 구동 회로(SCDR3), 제4 스캔 구동 회로(SCDR4), 및 공통 센싱 회로(COM_RTS)를 포함할 수 있다.
제1 스캔 구동 회로(SCDR1)는 n번째 내지 (n+k-1)번째 스캔 라인(SCL(n)~SCL(n+3))으로 n번째 내지 (n+k-1)번째 스캔 신호(SC(n)~SC(n+3))를 출력하기 위해 구성될 수 있다. 여기서, n은 1 이상의 자연수이다. k는 2 이상의 자연수일 수 있다.
제2 스캔 구동 회로(SCDR2)는 (n+k)번째 내지 (n+2k-1)번째 스캔 라인(SCL(n+4)~SCL(n+7))으로 (n+k)번째 내지 (n+2k-1)번째 스캔 신호(SC(n+4)~SC(n+7))를 출력하기 위한 구성될 수 있다.
제3 스캔 구동 회로(SCDR3)는 (n+2k)번째 내지 (n+3k-1)번째 스캔 라인(SCL(n+8)~SCL(n+11))으로 (n+2k)번째 내지 (n+3k-1)번째 스캔 신호(SC(n+8)~SC(n+11))를 출력하기 위한 구성될 수 있다.
제4 스캔 구동 회로(SCDR4)는 (n+3k)번째 내지 (n+4k-1)번째 스캔 라인(SCL(n+12)~SCL(n+15))으로 (n+3k)번째 내지 (n+4k-1)번째 스캔 신호(SC(n+12)~SC(n+15))를 출력하기 위해 구성될 수 있다.
도 9를 참조하면, 공통 센싱 회로(COM_RTS)는, 제1 스캔 구동 회로(SCDR1), 제2 스캔 구동 회로(SCDR2), 제3 스캔 구동 회로(SCDR3), 및 제4 스캔 구동 회로(SCDR4)와 공통으로 연결되고, 라인 선택 신호(LSP)를 입력 받고, 제1 내지 제4 스캔 구동 회로(SCDR1~SCDR4)로 제1 공통 제어 신호(RT1) 및 제2 공통 제어 신호(RT2)를 출력하기 위해 구성될 수 있다.
공통 센싱 회로(COM_RTS)는 제1 스캔 구동 회로(SCDR1), 제2 스캔 구동 회로(SCDR2), 제3 스캔 구동 회로(SCDR3), 및 제4 스캔 구동 회로(SCDR4) 각각에서 필요한 회로이다.
하지만, 본 개시의 실시 예들에 따른 게이트 구동 회로(130)에서는, 공통 센싱 회로(COM_RTS)는 제1 스캔 구동 회로(SCDR1), 제2 스캔 구동 회로(SCDR2), 제3 스캔 구동 회로(SCDR3), 및 제4 스캔 구동 회로(SCDR4)에 의해 공용화됨으로써, 게이트 구동 회로(130)의 면적이 크게 감소할 수 있다.
도 9를 참조하면, 본 개시의 실시 예들에 따른 저 면적 구조를 갖는 게이트 구동 회로(130)에서, 센싱 구동 기간 동안, 제1 내지 제4 스캔 구동 회로(SCDR1~SCDR4) 중 하나는 리셋 신호(RESET)가 입력된 이후 4k개의 스캔 라인(SCL(n)~SCL(n+15)) 중 해당 스캔 라인으로 센싱 구동을 위한 스캔 신호를 출력할 수 있다.
여기서, 센싱 구동 기간은 블랭크 기간(BLANK)과 중첩될 수 있다. 센싱 구동 기간은 블랭크 기간(BLANK) 중에 패스트 모드(F-MODE)로 진행될 수 있는 이동도 센싱 기간일 수 있다(도 5b 참조).
한편, 이동도 센싱이 진행되는 타깃 서브 픽셀(SP) 또는 타깃 서브 픽셀(SP)이 포함되는 타깃 서브 픽셀 행은 랜덤으로 정해질 수 있다.
위에서 언급한 k는 2 이상의 자연수일 수 있는데, 예를 들어, k는 4 또는 6일 수 있다. 도 9 및 도 10는 k가 4인 경우의 게이트 구동 회로(130)를 예시한 것이다. 위에서 언급한 k는 Q 노드 공유 범위 인덱스라고 할 수 있으며, 하나의 Q 노드 또는 하나의 QB 노드를 공유하는 스캔 출력 버퍼의 개수를 의미할 수 있다. 예를 들어, 도 10을 참조하면, k가 4인 경우, 제1 버퍼 그룹(BUF_GR1)에 포함된 4개의 스캔 출력 버퍼(SCBUF(n)~SCBUF(n+3))가 1개의 제1 Q 노드(Q1)를 공유할 수 있다. 본 명세서에서, 각 버퍼 그룹은 하나의 Q 노드 및 하나의 QB 노드를 공유하는 버퍼들의 집합체이다.
또한, 위에서 언급한 k는 로직부 또는 센싱부를 공유하는 스캔 출력 버퍼의 개수를 의미할 수 있다. 예를 들어, 도 10을 참조하면, k가 4인 경우, 제1 버퍼 그룹(BUF_GR1)에 포함된 4개의 스캔 출력 버퍼(SCBUF(n)~SCBUF(n+3))가 1개의 제1 로직부(LOGIC1) 또는 1개의 제1 센싱부(RTS1)를 공유할 수 있다.
도 10을 참조하면, 제1 스캔 구동 회로(SCDR1)는, n번째 내지 (n+k-1)번째 스캔 라인(SCL(n)~SCL(n+3))과 전기적으로 연결된 n번째 내지 (n+k-1)번째 스캔 출력 버퍼(SCBUF(n)~SCBUF(n+3))를 포함하는 제1 버퍼 그룹(BUF_GR1), 디스플레이 구동 기간 동안, 제1 버퍼 그룹(BUF_GR1)을 제어하기 위한 제1 로직부(LOGIC1), 및 센싱 구동 기간 동안, 제1 버퍼 그룹(BUF_GR1)을 제어하기 위한 제1 센싱부(RTS1)를 포함할 수 있다. 여기서, 제1 로직부(LOGIC1) 및 제1 센싱부(RTS1)는 도 7의 제어 회로(700)에 포함된다고 볼 수 있다.
도 10을 참조하면, 제2 스캔 구동 회로(SCDR2)는, (n+k)번째 내지 (n+2k-1)번째 스캔 라인(SCL(n+4)~SCL(n+7))과 전기적으로 연결된 (n+k)번째 내지 (n+2k-1)번째 스캔 출력 버퍼(SCBUF(n+4)~SCBUF(n+7))를 포함하는 제2 버퍼 그룹(BUF_GR2), 디스플레이 구동 기간 동안, 제2 버퍼 그룹(BUF_GR2)을 제어하기 위한 제2 로직부(LOGIC2), 및 센싱 구동 기간 동안, 제2 버퍼 그룹(BUF_GR2)을 제어하기 위한 제2 센싱부(RTS2)를 포함할 수 있다.
도 10을 참조하면, 제3 스캔 구동 회로(SCDR3)는, (n+2k)번째 내지 (n+3k-1)번째 스캔 라인(SCL(n+8)~SCL(n+11))과 전기적으로 연결된 (n+2k)번째 내지 (n+3k-1)번째 스캔 출력 버퍼(SCBUF(n+8)~SCBUF(n+11))를 포함하는 제3 버퍼 그룹(BUF_GR3), 디스플레이 구동 기간 동안, 제3 버퍼 그룹(BUF_GR3)을 제어하기 위한 제3 로직부(LOGIC3), 및 센싱 구동 기간 동안, 제3 버퍼 그룹(BUF_GR3)을 제어하기 위한 제3 센싱부(RTS3)를 포함할 수 있다.
도 10을 참조하면, 제4 스캔 구동 회로(SCDR4)는, (n+3k)번째 내지 (n+4k-1)번째 스캔 라인(SCL(n+12)~SCL(n+15))과 전기적으로 연결된 (n+3k)번째 내지 (n+4k-1)번째 스캔 출력 버퍼(SCBUF(n+12)~SCBUF(n+15))를 포함하는 제4 버퍼 그룹(BUF_GR4), 디스플레이 구동 기간 동안, 제4 버퍼 그룹(BUF_GR4)을 제어하기 위한 제4 로직부(LOGIC4), 및 센싱 구동 기간 동안, 제4 버퍼 그룹(BUF_GR4)을 제어하기 위한 제4 센싱부(RTS4)를 포함할 수 있다.
도 10을 참조하면, 제1 센싱부(RTS1)는, 센싱 구동 기간 동안 제1 Q 노드(Q1)를 충전하기 위한 제1 센싱 Q 노드 충전 회로(SQC1), 센싱 구동 기간 동안 제1 Q 노드(Q1)를 방전하기 위한 제1 센싱 Q 노드 방전 회로(SQD1), 및 센싱 구동 기간 동안 제1 Q 노드(QB1)를 방전하기 위한 제1 센싱 QB 노드 방전 회로(SQBD1)를 포함할 수 있다.
도 10을 참조하면, 제2 센싱부(RTS2)는, 센싱 구동 기간 동안 제2 Q 노드(Q2)를 충전하기 위한 제2 센싱 Q 노드 충전 회로(SQC2), 센싱 구동 기간 동안 제2 Q 노드(Q2)를 방전하기 위한 제2 센싱 Q 노드 방전 회로(SQD2), 및 센싱 구동 기간 동안 제2 QB 노드(QB2)를 방전하기 위한 제2 센싱 QB 노드 방전 회로(SQBD2)를 포 포함할 수 있다.
도 10을 참조하면, 제3 센싱부(RTS3)는, 센싱 구동 기간 동안 제3 Q 노드(Q3)를 충전하기 위한 제3 센싱 Q 노드 충전 회로(SQC3), 센싱 구동 기간 동안 제3 Q 노드(Q3)를 방전하기 위한 제3 센싱 Q 노드 방전 회로(SQD3), 및 센싱 구동 기간 동안 제3 QB 노드(QB3)를 방전하기 위한 제3 센싱 QB 노드 방전 회로(SQBD3)를 포함할 수 있다.
도 10을 참조하면, 제4 센싱부(RTS4)는, 센싱 구동 기간 동안 제4 Q 노드(Q4)를 충전하기 위한 제4 센싱 Q 노드 충전 회로(SQC4), 센싱 구동 기간 동안 제4 Q 노드(Q4)를 방전하기 위한 제4 센싱 Q 노드 방전 회로(SQD4), 및 센싱 구동 기간 동안 제4 QB 노드(QB4)를 방전하기 위한 제4 센싱 QB 노드 방전 회로(SQBD4)를 포함하는 포함할 수 있다.
도 9 및 도 10을 참조하면, 게이트 구동 회로(130)는, 제1 공통 제어 신호(RT1)가 공통 센싱 회로(COM_RTS)에서 제1 내지 제4 센싱 Q 노드 충전 회로(SQC4)로 공통으로 전달되기 위한 제1 공통 제어 배선(RTL1), 및 제2 공통 제어 신호(RT2)가 공통 센싱 회로(COM_RTS)에서 제1 내지 제4 센싱 QB 노드 방전 회로(SQBD4)로 공통으로 전달하기 위한 제2 공통 제어 배선(RTL2)을 더 포함할 수 있다.
도 9 및 도 10을 참조하면, 제1 로직부(LOGIC1)는 제2 로직부(LOGIC2)와 동일한 구조를 갖는 회로 부분과 제2 로직부(LOGIC2)에 없는 회로 부분을 포함할 수 있다. 제3 로직부(LOGIC3)는 제4 로직부(LOGIC4)와 동일한 구조를 갖는 회로 부분과 제4 로직부(LOGIC4)에 없는 회로 부분을 포함할 수 있다.
도 10을 참조하면, 제1 로직부(LOGIC1)는 제1 개별 로직부(QHCTR1, NQC1, NQD1) 및 제1 공통 로직부(QBCTR1/2, QCTR1/2, NQBD1/2)를 포함할 수 있다.
하지만, 제2 로직부(LOGIC2)는 제1 개별 로직부(QHCTR1, NQC1, NQD1)와 동일한 구조를 갖는 제2 개별 로직부(QHCTR2, NQC2, NQD2)만을 포함할 수 있다.
도 10을 참조하면, 제3 로직부(LOGIC3)는 제3 개별 로직부(QHCTR3, NQC3, NQD3) 및 제3 공통 로직부(QBCTR3/4, QCTR3/4, NQBD3/4)를 포함할 수 있다.
하지만, 제4 로직부(LOGIC4)는 제3 개별 로직부(QHCTR3, NQC3, NQD3)와 동일한 구조를 갖는 제4 개별 로직부(QHCTR4, NQC4, NQD4)만을 포함할 수 있다.
전술한 바에 따르면, 게이트 구동 회로(130)에서, 제2 로직부(LOGIC2)의 면적은 제1 로직부(LOGIC1)의 면적에 비해 작을 수 있고, 제4 로직부(LOGIC4)의 면적은 제2 로직부(LOGIC2)의 면적에 비해 작을 수 있다. 따라서, 게이트 구동 회로(130)의 면적이 크게 감소할 수 있다.
도 10을 참조하면, 제1 개별 로직부(QHCTR1, NQC1, NQD1)는, 제1 스캔 구동 회로(SCDR1) 내 제1 QH 노드(QH1)의 전압 레벨을 제어하기 위한 제1 QH 제어 회로(QHCTR1), 디스플레이 구동 기간 동안 제1 Q 노도를 충전하기 위한 제1 노말 Q 노드 충전 회로(NQC1), 및 디스플레이 구동 기간 동안 제1 Q 노도를 방전하기 위한 제1 노말 Q 노드 방전 회로(NQD1)를 포함할 수 있다.
도 10을 참조하면, 제2 개별 로직부(QHCTR2, NQC2, NQD2)는, 제2 스캔 구동 회로(SCDR2) 내 제2 QH 노드(QH2)의 전압 레벨을 제어하기 위한 제2 QH 제어 회로(QHCTR2), 디스플레이 구동 기간 동안 제2 Q 노도를 충전하기 위한 제2 노말 Q 노드 충전 회로(NQC2), 및 디스플레이 구동 기간 동안 제2 Q 노도를 방전하기 위한 제2 노말 Q 노드 방전 회로(NQD2)를 포함할 수 있다.
도 10을 참조하면, 제3 개별 로직부(QHCTR3, NQC3, NQD3)는, 제3 스캔 구동 회로(SCDR3) 내 제3 QH 노드(QH3)의 전압 레벨을 제어하기 위한 제3 QH 제어 회로(QHCTR3), 디스플레이 구동 기간 동안 제3 Q 노도를 충전하기 위한 제3 노말 Q 노드 충전 회로(NQC3), 및 디스플레이 구동 기간 동안 제3 Q 노도를 방전하기 위한 제3 노말 Q 노드 방전 회로(NQD3)를 포함할 수 있다.
도 10을 참조하면, 제4 개별 로직부(QHCTR4, NQC4, NQD4)는, 제4 스캔 구동 회로(SCDR4) 내 제4 QH 노드(QH4)의 전압 레벨을 제어하기 위한 제4 QH 제어 회로(QHCTR4), 디스플레이 구동 기간 동안 제4 Q 노도를 충전하기 위한 제4 노말 Q 노드 충전 회로(NQC4), 및 디스플레이 구동 기간 동안 제4 Q 노도를 방전하기 위한 제4 노말 Q 노드 방전 회로(NQD4)를 포함할 수 있다.
도 10을 참조하면, 제1 공통 로직부(QBCTR1/2, QCTR1/2, NQBD1/2)는, 디스플레이 구동 기간 동안 제1 Q 노드(QB1)를 방전하기 위한 제1 노말 QB 노드 방전 회로(NQBD1/2), 제1 Q 노드(QB1)의 전압을 제어하거나 제1 Q 노드(QB1)를 충전하기 위한 제1 QB 노드 제어 회로(QBCTR1/2), 및 제1 Q 노드(Q1)의 전압을 제어하기 위한 제1 Q 노드 제어 회로(QCTR1/2)를 포함할 수 있다.
도 10를 참조하면, 제3 공통 로직부(QBCTR3/4, QCTR3/4, NQBD3/4)는, 디스플레이 구동 기간 동안 제3 QB 노드(QB3)를 방전하기 위한 제3 노말 QB 노드 방전 회로(NQBD3/4), 제3 QB 노드(QB3)의 전압을 제어하거나 제3 QB 노드(QB3)를 충전하기 위한 제3 QB 노드 제어 회로(QBCTR3/4), 및 제3 Q 노드(Q3)의 전압을 제어하기 위한 제3 Q 노드 제어 회로(QCTR3/4)를 포함할 수 있다.
본 개시의 실시 예들에 따른 표시 장치(100)는 도 10에 예시된 게이트 구동 회로(130)를 이용하여 센싱 구동을 수행할 수 있다. 이와 관련하여 아래에서 간략하게 설명한다.
도 2b 및 도 4에 도시된 바와 같이, 표시 패널(110)에 배치된 다수의 서브 픽셀(SP) 각각은 발광 소자(ED), 발광 소자(ED)를 구동하기 위한 구동 트랜지스터(DRT), 구동 트랜지스터(DRT)의 제1 노드와 데이터 라인(DL) 간의 연결을 제어하는 스캔 트랜지스터(SCT), 구동 트랜지스터(DRT)의 제2 노드(N2)와 기준 전압 라인(RVL) 간의 연결을 제어하는 센싱 트랜지스터(SENT), 및 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이의 스토리지 캐패시터를 포함하고,
센싱 구동 기간 동안, 제1 내지 제4 스캔 구동 회로(SCDR1~SCDR4) 중 하나는, 4k개의 스캔 라인(SCL(n)~SCL(n+15, k=4) 중 라인 선택 신호(LSP)에 의해 선택된 스캔 라인으로 센싱 구동용 스캔 신호를 출력할 수 있다. 라인 선택 신호(LSP)는 공통 센싱 회로(COM_RTS)에 인가될 수 있다.
출력된 센싱 구동용 스캔 신호는 선택된 스캔 라인과 연결된 타깃 서브 픽셀(SP) 내 스캔 트랜지스터(SCT)의 게이트 노드에 인가될 수 있다.
센싱 구동 기간은 블랭크 기간(BLANK)과 중첩될 수 있다. 센싱 구동 기간은 블랭크 기간(BLANK) 중에 패스트 모드(F-MODE)로 진행될 수 있는 이동도 센싱 기간일 수 있다(도 5b 참조).
센싱 구동 기간이 이동도 센싱 기간인 경우, 센싱 구동 기간에 포함된 초기화 기간(Tinit)과 트래킹 기간(Ttrack) 중 초기화 기간(Tinit) 동안, 정 전압 형태의 기준 전압(Vref)이 타깃 서브 픽셀(SP)과 연결된 기준 전압 라인(RVL)에 인가될 수 있다.
초기화 기간(Tinit) 이후 트래킹 기간(Ttrack) 동안, 타깃 서브 픽셀(SP)과 연결된 기준 전압 라인(RVL)의 전압이 상승할 수 있다(도 5b 참조).
기준 전압 라인(RVL)의 전압 상승 속도(ΔV/Δt)는 타깃 서브 픽셀(SP)에 포함된 구동 트랜지스터(DRT)의 이동도(Mobility)에 따라 달라질 수 있다.
구동 트랜지스터(DRT)의 이동도(Mobility)가 클수록, 기준 전압 라인(RVL)의 전압 상승 속도(ΔV/Δt)가 빨라질 수 있다. 즉, 구동 트랜지스터(DRT)의 이동도(Mobility)가 클수록, 일정한 시간(Δt) 동안, 기준 전압 라인(RVL)의 전압 상승분(ΔV)이 클 수 있다.
도 11은 본 개시의 실시 예들에 따른 저 면적 구조의 게이트 구동 회로(130)에 포함된 공통 센싱 회로(COM_RTS)를 나타낸다.
도 11을 참조하면, 공통 센싱 회로(COM_RTS)는, 전단 캐리 입력 노드(NPC)와 제어 노드(M) 사이에 직렬로 연결되는 제1 공용 공용 제어 트랜지스터(Ta) 및 제2 공용 제어 트랜지스터(Tb), 및 제어 노드(M 의 전압에 따라, 제1 공용 제어 트랜지스터(Ta) 및 제2 공용 제어 트랜지스터(Tb)의 연결 노드(NAB)와 제1 고전위 전압 노드(NHV1) 간의 연결을 제어하는 제3 공용 제어 트랜지스터(Tc)를 포함할 수 있다.
도 11을 참조하면, 제1 공용 제어 트랜지스터(Ta)의 게이트 노드와 제2 공용 제어 트랜지스터(Tb)의 게이트 노드는 공통으로 연결되어 라인 선택 신호(LSP)가 공통으로 인가될 수 있다.
도 11을 참조하면, 공통 센싱 회로(COM_RTS)는, 제어 노드(M)의 전압에 따라, 제1 고전위 전압 노드(NHV1)와 제1 공통 제어 노드(NRT1) 간의 연결을 제어하기 위한 제4 공용 제어 트랜지스터(T1b), 제어 노드(M)의 전압에 따라, 제3 저전위 전압 노드(NLV3)와 제2 공통 제어 노드(NRT2) 간의 연결을 제어하기 위한 제5 공용 제어 트랜지스터(T5c), 및 제어 노드(M)와 제1 고전위 전압 노드(NHV1) 사이의 공용 캐패시터(CCM)를 더 포함할 수 있다.
도 12는 본 개시의 실시 예들에 따른 저 면적 구조의 게이트 구동 회로(130)에 포함된 제1 스캔 구동 회로(SCDR1)를 나타낸다.
도 12를 참조하면, 제1 스캔 구동 회로(SCDR1)는 n번째 내지 (n+k-1)번째 스캔 라인(SCL(n)~SCL(n+3))과 전기적으로 연결된 n번째 내지 (n+k-1)번째 캔 출력 버퍼(SCBUF(n)~SCBUF(n+3))를 포함하는 제1 버퍼 그룹(BUF_GR1), 디스플레이 구동 기간 동안, 제1 버퍼 그룹(BUF_GR1)을 제어하기 위한 제1 로직부(LOGIC1), 및 센싱 구동 기간 동안, 제1 버퍼 그룹(BUF_GR1)을 제어하기 위한 제1 센싱부(RTS1)를 포함할 수 있다.
도 12를 참조하면, 제1 버퍼 그룹(BUF_GR1)에 포함된 n번째 내지 (n+k-1)번째 스캔 출력 버퍼(SCBUF(n)~SCBUF(n+3)) 각각은 풀-업 트랜지스터(T6) 및 풀-다운 트랜지스터(T7)를 포함할 수 있다.
n번째 스캔 출력 버퍼(SCBUF(n))의 풀-업 트랜지스터(T6)는, n번째 스캔 클럭 노드(NC11)와 n번째 스캔 출력 노드(O11) 간의 연결을 제어할 수 있다. n번째 스캔 클럭 신호(SCCLK(n))가 n번째 스캔 클럭 노드(NC11)에 인가될 수 있다.
n번째 스캔 출력 버퍼(SCBUF(n))의 풀-업 트랜지스터(T6)의 게이트 노드와 n번째 스캔 출력 노드(O11) 사이에 n번째 캐패시터(C1)가 형성될 수 있다.
n번째 스캔 출력 버퍼(SCBUF(n))의 풀-다운 트랜지스터(T7)는, n번째 스캔 출력 노드(O11)와 제1 저전위 전압 노드(NLV1) 간의 연결을 제어할 수 있다. 제1 저전위 전압(GVSS1)이 제1 저전위 전압 노드(NLV1)에 인가될 수 있다.
(n+1)번째 스캔 출력 버퍼(SCBUF(n+1))의 풀-업 트랜지스터(T6)는, (n+1)번째 스캔 클럭 노드(NC12)와 (n+1)번째 스캔 출력 노드(O12) 간의 연결을 제어할 수 있다. (n+1)번째 스캔 클럭 신호(SCCLK(n+1))가 (n+1)번째 스캔 클럭 노드(NC12)에 인가될 수 있다.
(n+1)번째 스캔 출력 버퍼(SCBUF(n+1))의 풀-업 트랜지스터(T6)의 게이트 노드와 (n+1)번째 스캔 출력 노드(O12) 사이에 (n+1)번째 캐패시터(C2)가 형성될 수 있다.
(n+1)번째 스캔 출력 버퍼(SCBUF(n+1))의 풀-다운 트랜지스터(T7)는, (n+1)번째 스캔 출력 노드(O12)와 제1 저전위 전압 노드(NLV1) 간의 연결을 제어할 수 있다. 제1 저전위 전압(GVSS1)이 제1 저전위 전압 노드(NLV1)에 인가될 수 있다.
(n+2)번째 스캔 출력 버퍼(SCBUF(n+2))의 풀-업 트랜지스터(T6)는, (n+2)번째 스캔 클럭 노드(NC13)와 (n+2)번째 스캔 출력 노드(O13) 간의 연결을 제어할 수 있다. (n+2)번째 스캔 클럭 신호(SCCLK(n+2))가 (n+2)번째 스캔 클럭 노드(NC13)에 인가될 수 있다.
(n+2)번째 스캔 출력 버퍼(SCBUF(n+2))의 풀-업 트랜지스터(T6)의 게이트 노드와 (n+2)번째 스캔 출력 노드(O13) 사이에 (n+2)번째 캐패시터(C3)가 형성될 수 있다.
(n+2)번째 스캔 출력 버퍼(SCBUF(n+2))의 풀-다운 트랜지스터(T7)는, (n+2)번째 스캔 출력 노드(O13)와 제1 저전위 전압 노드(NLV1) 간의 연결을 제어할 수 있다. 제1 저전위 전압(GVSS1)이 제1 저전위 전압 노드(NLV1)에 인가될 수 있다.
(n+3)번째 스캔 출력 버퍼(SCBUF(n+3))의 풀-업 트랜지스터(T6)는, (n+3)번째 스캔 클럭 노드(NC14)와 (n+3)번째 스캔 출력 노드(O14) 간의 연결을 제어할 수 있다. (n+3)번째 스캔 클럭 신호(SCCLK(n+3))가 (n+3)번째 스캔 클럭 노드(NC14)에 인가될 수 있다.
(n+3)번째 스캔 출력 버퍼(SCBUF(n+3))의 풀-업 트랜지스터(T6)의 게이트 노드와 (n+3)번째 스캔 출력 노드(O14) 사이에 (n+3)번째 캐패시터(C4)가 형성될 수 있다.
(n+3)번째 스캔 출력 버퍼(SCBUF(n+3))의 풀-다운 트랜지스터(T7)는, (n+3)번째 스캔 출력 노드(O14)와 제1 저전위 전압 노드(NLV1) 간의 연결을 제어할 수 있다. 제1 저전위 전압(GVSS1)이 제1 저전위 전압 노드(NLV1)에 인가될 수 있다.
n번째 내지 (n+k-1)번째 스캔 출력 버퍼(SCBUF(n)~SCBUF(n+3)) 각각의 풀-업 트랜지스터(T6)의 게이트 노드는 제1 Q 노드(Q1)에 공통으로 연결될 수 있다.
n번째 내지 (n+k-1)번째 스캔 출력 버퍼(SCBUF(n)~SCBUF(n+3)) 각각의 풀-다운 트랜지스터(T7)의 게이트 노드는 제1 Q 노드(QB1)에 공통으로 연결될 수 있다.
도 12를 참조하면, 제1 버퍼 그룹(BUF_GR1)는 n번째 캐리 출력 버퍼(CRBUF(n))를 더 포함할 수 있다. n번째 캐리 출력 버퍼(CRBUF(n))는 캐리 풀-업 트랜지스터(T6cr) 및 캐리 풀-다운 트랜지스터(T7cr)를 포함할 수 있다.
n번째 캐리 출력 버퍼(CRBUF(n))의 풀-업 트랜지스터(T6cr)는, n번째 캐리 클럭 노드(NCR1)와 n번째 캐리 출력 노드(OC1) 간의 연결을 제어할 수 있다. n번째 캐리 클럭 신호(CRCLK(n))가 n번째 캐리 클럭 노드(NCR1)에 인가될 수 있다.
n번째 캐리 출력 버퍼(CRBUF(n))의 풀-업 트랜지스터(T6cr)의 게이트 노드와 n번째 캐리 출력 노드(OC1) 사이에 캐리 캐패시터(CCR)가 형성될 수 있다.
n번째 캐리 출력 버퍼(CRBUF(n))의 풀-다운 트랜지스터(T7cr)는, n번째 캐리 출력 노드(OC1)와 제3 저전위 전압 노드(NLV3) 간의 연결을 제어할 수 있다. 제3 저전위 전압(GVSS3)이 제3 저전위 전압 노드(NLV3)에 인가될 수 있다.
n번째 캐리 출력 버퍼(CRBUF(n))의 캐리 풀-업 트랜지스터(T6cr)의 게이트 노드는, n번째 내지 (n+k-1)번째 스캔 출력 버퍼(SCBUF(n)~SCBUF(n+3)) 각각의 풀-업 트랜지스터(T6)의 게이트 노드와 함께, 제1 Q 노드(Q1)에 공통으로 연결될 수 있다.
n번째 캐리 출력 버퍼(CRBUF(n))의 캐리 풀-다운 트랜지스터(T7cr)의 게이트 노드는, n번째 내지 (n+k-1)번째 스캔 출력 버퍼(SCBUF(n)~SCBUF(n+3)) 각각의 풀-다운 트랜지스터(T7)의 게이트 노드와 함께, 제1 Q 노드(QB1)에 공통으로 연결될 수 있다.
도 12를 참조하면, 제1 센싱부(RTS1)는 제1 센싱 Q 노드 충전 회로(SQC1), 제1 센싱 Q 노드 방전 회로(SQD1), 및 제1 센싱 QB 노드 방전 회로(SQBD1)를 포함할 수 있다.
제1 센싱 Q 노드 충전 회로(SQC1)는, 제1 공통 제어 신호(RT1)가 인가되는 제1 노드(드레인 노드 또는 소스 노드), 제1 Q 노드(Q1)와 전기적으로 연결된 제2 노드(소스 노드 또는 드레인 노드), 및 리셋 신호(RESET)가 인가되는 제3 노드(게이트 노드)를 포함하는 제1 리셋 트랜지스터(T1c)를 포함할 수 있다.
제1 센싱 QB 노드 방전 회로(SQBD1)는, 제2 공통 제어 신호(RT2)가 인가되는 제1 노드, 제1 Q 노드(QB1)와 전기적으로 연결된 제2 노드, 및 리셋 신호(RESET)가 인가되는 제3 노드를 포함하는 제1 리셋 트랜지스터(T5a)를 포함할 수 있다.
제1 센싱 Q 노드 방전 회로(SQD1)는 제1 Q 노드(Q1)와 제3 저전위 전압 노드(NLV3) 사이에 직렬로 연결된 2개의 트랜지스터(T3nb, T3nc)를 포함할 수 있다. 제1 센싱 Q 노드 방전 회로(SQD1)에서, 2개의 트랜지스터(T3nb, T3nc) 각각의 게이트 노드는, 전기적으로 연결되고 스타트 신호(VST)를 공통을 인가 받을 수 있다. 제1 센싱 Q 노드 방전 회로(SQD1)에서, 2개의 트랜지스터(T3nb, T3nc)가 연결되는 지점은 제1 QH 노드(QH1)일 수 있다.
도 12를 참조하면, 제1 로직부(LOGIC1)는 제1 개별 로직부와 제1 공통 로직부를 포함할 수 있다. 제1 로직부(LOGIC1)의 제1 개별 로직부는 제1 QH 제어 회로(QHCTR1), 제1 노말 Q 노드 충전 회로(NQC1), 및 제1 노말 Q 노드 방전 회로(NQD1)를 포함할 수 있다.
제1 노말 Q 노드 충전 회로(NQC1)는 제1 고전위 전압(GVDD1)이 인가되는 제1 고전위 전압 노드(NHV1)와 제1 Q 노드(Q1) 사이에 직렬로 연결되는 제1 트랜지스터(T1) 및 제2 트랜지스터(T1a)를 포함할 수 있다. 제1 트랜지스터(T1) 및 제2 트랜지스터(T1a) 각각의 게이트 노드는 전기적으로 연결되어 전단 캐리 신호(C(n-2))를 공통으로 인가 받을 수 있다.
제1 노말 Q 노드 충전 회로(NQC1)는 제1 트랜지스터(T1) 및 제2 트랜지스터(T1a)의 연결 노드와 제3 고전위 전압(GVDD3)이 인가되는 제3 고전위 전압 노드(NHV3) 사이에 직렬로 연결된 제3 트랜지스터(T11) 및 제4 트랜지스터(T11')를 더 포함할 수 있다. 제3 트랜지스터(T11) 및 제4 트랜지스터(T11') 각각의 게이트 노드는 제3 고전위 전압 노드(NHV3)에 공통으로 연결될 수 있다. 제3 트랜지스터(T11) 및 제4 트랜지스터(T11')는 다이오드 커넥션 상태일 수 있다.
제1 QH 제어 회로(QHCTR1)는 제1 고전위 전압 노드(NHV1)와 제1 QH 노드(QH1, 제1 Q 홀드 노드라고도 함) 간의 연결을 제어하는 홀드 제어 트랜지스터(T3q, T3q')를 포함할 수 있다. 홀드 제어 트랜지스터(T3q, T3q')의 게이트 노드는 제1 Q 노드(Q1)와 전기적으로 연결될 수 있다.
제1 QH 제어 회로(QHCTR1)는 디스플레이 구동 기간 동안, 제1 Q 노드(Q1)가 인-에이블(하이 레벨 전압) 되었을 때, 제1 QH 노드(QH1)의 전압을 하이 레벨 전압(GVDD1)으로 유지시켜줄 수 있다.
제1 노말 Q 노드 방전 회로(NQD1)는, 게이트 노드에 인가된 후단 캐리 신호(C(n+2))에 따라 제3 저전위 전압(GVSS3)이 인가되는 제3 저전위 전압 노드(NLV3)와 제1 Q 노드(Q1) 간의 연결을 제어하는 트랜지스터(T3n, T3na)를 포함할 수 있다.
도 12를 참조하면, 제1 로직부(LOGIC1)의 제1 공통 로직부는, 제1 노말 QB 노드 방전 회로(NQBD1/2), 제1 QB 노드 제어 회로(QBCTR1/2), 및 제1 Q 노드 제어 회로(QCTR1/2)를 포함할 수 있다.
제1 QB 노드 제어 회로(QBCTR1/2)는 제2 고전위 전압(GVDD2)이 인가되는 제2 고전위 전압 노드(NHV2)와 제1 Q 노드(QB1) 간의 연결을 제어하는 제1 QB 충전 트랜지스터(T4)를 포함할 수 있다.
제1 QB 노드 제어 회로(QBCTR1/2)는 제1 QB 충전 트랜지스터(T4)의 게이트 노드와 제2 고전위 전압 노드(NHV2) 간의 연결을 제어하는 제1 제어 트랜지스터(T41)를 더 포함할 수 있으며, 제1 제어 트랜지스터(T41)의 게이트 노드는 제2 고전위 전압 노드(NHV2)에 연결될 수 있다.
제1 QB 노드 제어 회로(QBCTR1/2)는 제1 QB 충전 트랜지스터(T4)의 게이트 노드와 제2 저전위 전압(GVSS2)이 인가되는 제2 저전위 전압 노드(NLV2) 간의 연결을 제어하는 제2 제어 트랜지스터(T4q)를 더 포함할 수 있으며, 제2 제어 트랜지스터(T4q)의 게이트 노드는 제1 Q 노드(Q1)에 전기적으로 연결될 수 있다.
제1 Q 노드 제어 회로(QCTR1/2)는, 제1 QH 노드(QH1)와 제3 저전위 전압 노드(NLV3) 사이에 직렬로 연결된 제3 제어 트랜지스터(T3) 및 제4 제어 트랜지스터(T3a)를 포함할 수 있다. 제3 제어 트랜지스터(T3) 및 제4 제어 트랜지스터(T3a)의 게이트 노드는 제1 Q 노드(QB1)에 공통으로 연결될 수 있다. 제3 제어 트랜지스터(T3) 및 제4 제어 트랜지스터(T3a)의 연결 노드는 제1 QH 노드(QH1)에 연결될 수 있다. 제1 Q 노드 제어 회로(QCTR1/2)는 제1 Q 노드(Q1)의 전압 안정화 기능을 수행할 수 있다. 제1 Q 노드(Q1)가 로우 레벨 전압(GVSS3)이 되어야 하는 경우, 제1 Q 노드 제어 회로(QCTR1/2)는 제1 Q 노드(Q1)의 전압을 로우 레벨 전압(GVSS3)으로 유지시켜줄 수 있다.
제1 노말 QB 노드 방전 회로(NQBD1/2)는 게이트 노드에 인가된 전단 캐리 신호(C(n-2))에 따라 제1 Q 노드(QB1)와 제3 저전위 전압 노드(NLV3) 간의 연결을 제어하는 제1 QB 방전 트랜지스터(T5)를 포함할 수 있다.
제1 노말 QB 노드 방전 회로(NQBD1/2)는 제1 Q 노드(QB1)와 제3 저전위 전압 노드(NLV3) 간의 연결을 제어하는 제2 QB 방전 트랜지스터(T5q)를 더 포함할 수 있는데, 제2 QB 방전 트랜지스터(T5q)의 게이트 노드는 제2 Q 노드(Q2)에 전기적으로 연결될 수 있다.
도 13은 본 개시의 실시 예들에 따른 저 면적 구조의 게이트 구동 회로(130)에 포함된 제2 스캔 구동 회로(SCDR2)를 나타낸다.
도 13을 참조하면, 제2 스캔 구동 회로(SCDR2)는 (n+k)번째 내지 (n+2k-1)번째 스캔 라인(SCL(n+4)~SCL(n+7))과 전기적으로 연결된 (n+k)번째 내지 (n+2k-1)번째 스캔 출력 버퍼(SCBUF(n+4)~SCBUF(n+7))를 포함하는 제2 버퍼 그룹(BUF_GR2), 디스플레이 구동 기간 동안, 제2 버퍼 그룹(BUF_GR2)을 제어하기 위한 제2 로직부(LOGIC2), 및 센싱 구동 기간 동안, 제2 버퍼 그룹(BUF_GR2)을 제어하기 위한 제2 센싱부(RTS2)를 포함할 수 있다.
도 13을 참조하면, 제2 스캔 구동 회로(SCDR2)는, 제1 스캔 구동 회로(SCDR1)에 포함된 제1 공통 로직부를 포함하지 않는다는 점만 제외하면, 나머지는 제1 스캔 구동 회로(SCDR1)와 동일한 구조를 가질 수 있다.
도 13을 참조하면, 제2 스캔 구동 회로(SCDR2)는 제1 스캔 구동 회로(SCDR1)에 포함된 제1 공통 로직부를 포함하지 않기 때문에, 제2 스캔 구동 회로(SCDR2)의 면적은 제1 스캔 구동 회로(SCDR1)의 면적보다 작을 수 있다.
도 13을 참조하면, 제2 스캔 구동 회로(SCDR2)의 제2 버퍼 그룹(BUF_GR2)은 (n+k)번째 내지 (n+2k-1)번째 스캔 출력 버퍼(SCBUF(n+4)~SCBUF(n+7))를 포함할 수 있다.
(n+k)번째 내지 (n+2k-1)번째 스캔 출력 버퍼(SCBUF(n+4)~SCBUF(n+7))는 (n+k)번째 내지 (n+2k-1)번째 스캔 클럭 신호(SCCLK(n+4)~ SCCLK(n+7))를 각각 입력 받고, (n+k)번째 내지 (n+2k-1)번째 스캔 신호(SC(n+4)~SC(n+7))를 (n+k)번째 내지 (n+2k-1)번째 스캔 출력 노드(OC21, OC22, OC23, OC24)로 각각 출력하기 위해 구성될 수 있다.
(n+k)번째 내지 (n+2k-1)번째 스캔 출력 버퍼(SCBUF(n+4)~SCBUF(n+7)) 각각은 풀-업 트랜지스터(T6) 및 풀-다운 트랜지스터(T7)를 포함할 수 있다.
(n+k)번째 내지 (n+2k-1)번째 스캔 출력 버퍼(SCBUF(n+4)~SCBUF(n+7)) 각각의 풀-업 트랜지스터(T6)의 게이트 노드는 제2 Q 노드(Q2)에 공통으로 연결될 수 있다.
(n+k)번째 내지 (n+2k-1)번째 스캔 출력 버퍼(SCBUF(n+4)~SCBUF(n+7)) 각각의 풀-다운 트랜지스터(T7)의 게이트 노드는 제2 QB 노드(QB2)에 공통으로 연결될 수 있다.
제2 스캔 구동 회로(SCDR2)의 제2 버퍼 그룹(BUF_GR2)은 캐리 풀-업 트랜지스터(T6cr) 및 캐리 풀-다운 트랜지스터(T7cr)를 포함하는 (n+1)번째 캐리 출력 버퍼(CRBUF(n+1))를 더 포함할 수 있다.
(n+1)번째 캐리 출력 버퍼(CRBUF(n+1))는 (n+1)번째 캐리 클럭 신호(CRCLK(n+1))를 입력 받고, (n+1)번째 캐리 신호(C(n+1))를 (n+1)번째 캐리 출력 노드(OC2)로 출력하기 위해 구성될 수 있다.
(n+1)번째 캐리 출력 버퍼(CRBUF(n+1))의 캐리 풀-업 트랜지스터(T6cr)의 게이트 노드는, (n+k)번째 내지 (n+2k-1)번째 스캔 출력 버퍼(SCBUF(n+4)~SCBUF(n+7)) 각각의 풀-업 트랜지스터(T6)의 게이트 노드와 함께, 제2 Q 노드(Q2)에 공통으로 연결될 수 있다.
(n+1)번째 캐리 출력 버퍼(CRBUF(n+1))의 캐리 풀-다운 트랜지스터(T7cr)의 게이트 노드는, (n+k)번째 내지 (n+2k-1)번째 스캔 출력 버퍼(SCBUF(n+4)~SCBUF(n+7)) 각각의 풀-다운 트랜지스터(T7)의 게이트 노드와 함께, 제2 QB 노드(QB2)에 공통으로 연결될 수 있다.
(n+k)번째 내지 (n+2k-1)번째 스캔 출력 버퍼(SCBUF(n+4)~SCBUF(n+7))는, 풀-업 트랜지스터(T6)의 게이트 노드와 소스 노드(또는 드레인 노드) 사이의 캐패시터(C1~C4)를 포함할 수 있다.
(n+1)번째 캐리 출력 버퍼(CRBUF(n+1))는 캐리 풀-업 트랜지스터(T6cr)의 게이트 노드와 소스 노드(또는 드레인 노드) 사이의 캐패시터(CCR)를 포함할 수 있다.
도 13을 참조하면, 제2 센싱부(RTS2)는 제2 센싱 Q 노드 충전 회로(SQC2), 제2 센싱 Q 노드 방전 회로(SQD2), 및 제2 센싱 QB 노드 방전 회로(SQBD2)를 포 포함할 수 있다.
도 13을 참조하면, 제2 센싱 Q 노드 충전 회로(SQC2)는, 제1 공통 제어 신호(RT1)가 인가되는 제1 노드(드레인 노드 또는 소스 노드), 제2 Q 노드(Q2)와 전기적으로 연결된 제2 노드(소스 노드 또는 드레인 노드), 및 리셋 신호(RESET)가 인가되는 제3 노드(게이트 노드)를 포함하는 제2 리셋 트랜지스터(T1c)를 포함할 수 있다.
도 13을 참조하면, 제2 센싱 QB 노드 방전 회로(SQBD2)는, 제2 공통 제어 신호(RT2)가 인가되는 제1 노드, 제2 QB 노드(QB2)와 전기적으로 연결된 제2 노드, 및 리셋 신호(RESET)가 인가되는 제3 노드를 포함하는 제2 리셋 트랜지스터(T5a)를 포함할 수 있다.
도 13을 참조하면, 제2 센싱 Q 노드 방전 회로(SQD2)는 제2 Q 노드(Q2)와 제3 저전위 전압 노드(NLV3) 사이에 직렬로 연결된 2개의 트랜지스터(T3nb, T3nc)를 포함할 수 있다. 제2 센싱 Q 노드 방전 회로(SQD2)에서, 2개의 트랜지스터(T3nb, T3nc) 각각의 게이트 노드는 전기적으로 연결되고 스타트 신호(VST)를 공통을 인가 받을 수 있다. 제2 센싱 Q 노드 방전 회로(SQD2)에서, 2개의 트랜지스터(T3nb, T3nc)가 연결되는 지점은 제2 QH 노드(QH2)일 수 있다.
도 13을 참조하면, 제2 로직부(LOGIC2)는 제2 개별 로직부를 포함할 수 있으며, 제2 개별 로직부는 제2 QH 제어 회로(QHCTR2), 제2 노말 Q 노드 충전 회로(NQC2), 및 제2 노말 Q 노드 방전 회로(NQD2)를 포함할 수 있다.
제2 노말 Q 노드 충전 회로(NQC2)는 제1 고전위 전압 노드(NHV1)와 제2 Q 노드(Q2) 사이에 직렬로 연결되는 제1 트랜지스터(T1) 및 제2 트랜지스터(T1a)를 포함할 수 있다. 제1 트랜지스터(T1) 및 제2 트랜지스터(T1a) 각각의 게이트 노드는 전기적으로 연결되어 전단 캐리 신호(C(n-1))를 공통으로 인가 받을 수 있다.
제2 노말 Q 노드 충전 회로(NQC2)는 제1 트랜지스터(T1) 및 제2 트랜지스터(T1a)의 연결 노드와 제3 고전위 전압(GVDD3)이 인가되는 제3 고전위 전압 노드(NHV3) 사이에 직렬로 연결된 제3 트랜지스터(T11) 및 제4 트랜지스터(T11')를 더 포함할 수 있다. 제3 트랜지스터(T11) 및 제4 트랜지스터(T11') 각각의 게이트 노드는 제3 고전위 전압 노드(NHV3)에 공통으로 연결될 수 있다. 제3 트랜지스터(T11) 및 제4 트랜지스터(T11')는 다이오드 커넥션 상태일 수 있다.
제2 QH 제어 회로(QHCTR2)는 제1 고전위 전압 노드(NHV1)와 제2 QH 노드(QH2, 제2 Q 홀드 노드라고도 함) 간의 연결을 제어하는 홀드 제어 트랜지스터(T3q, T3q')를 포함할 수 있다. 홀드 제어 트랜지스터(T3q, T3q')의 게이트 노드는 제2 Q 노드(Q2)와 전기적으로 연결될 수 있다.
제2 노말 Q 노드 방전 회로(NQD2)는, 게이트 노드에 인가된 후단 캐리 신호(C(n+3))에 따라 제3 저전위 전압(GVSS3)이 인가되는 제3 저전위 전압 노드(NLV3)와 제2 Q 노드(Q2) 간의 연결을 제어하는 트랜지스터(T3n, T3na)를 포함할 수 있다.
도 14는 본 개시의 실시 예들에 따른 저 면적 구조의 게이트 구동 회로(130)에 포함된 제3 스캔 구동 회로(SCDR3)를 나타낸다.
도 14를 참조하면, 제3 스캔 구동 회로(SCDR3)는 단계 시퀀스(step sequence)만 다를 뿐, 제1 스캔 구동 회로(SCDR1)와 기본적으로 동일한 구조를 가질 수 있다.
도 14를 참조하면, 제3 스캔 구동 회로(SCDR3)는 (n+2k)번째 내지 (n+3k-1)번째 스캔 라인(SCL(n+8)~SCL(n+1))과 전기적으로 연결된 (n+2k)번째 내지 (n+3k-1)번째 스캔 출력 버퍼(SCBUF(n+8)~SCBUF(n+11))를 포함하는 제3 버퍼 그룹(BUF_GR3), 디스플레이 구동 기간 동안, 제3 버퍼 그룹(BUF_GR3)을 제어하기 위한 제3 로직부(LOGIC3), 및 센싱 구동 기간 동안, 제3 버퍼 그룹(BUF_GR3)을 제어하기 위한 제3 센싱부(RTS3)를 포함할 수 있다.
도 14를 참조하면, 제3 스캔 구동 회로(SCDR3)의 제3 버퍼 그룹(BUF_GR3)은 (n+2k)번째 내지 (n+3k-1)번째 스캔 출력 버퍼(SCBUF(n+8)~SCBUF(n+11))를 포함할 수 있다.
(n+2k)번째 내지 (n+3k-1)번째 스캔 출력 버퍼(SCBUF(n+8)~SCBUF(n+11))는 (n+2k)번째 내지 (n+3k-1)번째 스캔 클럭 신호(SCCLK(n+8)~ SCCLK(n+11))를 각각 입력 받고, (n+2k)번째 내지 (n+3k-1)번째 스캔 신호(SC(n+8)~SC(n+11))를 (n+2k)번째 내지 (n+3k-1)번째 스캔 출력 노드(OC31, OC32, OC33, OC34)로 각각 출력하기 위해 구성될 수 있다.
(n+2k)번째 내지 (n+3k-1)번째 스캔 출력 버퍼(SCBUF(n+8)~SCBUF(n+11)) 각각은 풀-업 트랜지스터(T6) 및 풀-다운 트랜지스터(T7)를 포함할 수 있다.
(n+2k)번째 내지 (n+3k-1)번째 스캔 출력 버퍼(SCBUF(n+8)~SCBUF(n+11)) 각각의 풀-업 트랜지스터(T6)의 게이트 노드는 제3 Q 노드(Q3)에 공통으로 연결될 수 있다.
(n+2k)번째 내지 (n+3k-1)번째 스캔 출력 버퍼(SCBUF(n+8)~SCBUF(n+11)) 각각의 풀-다운 트랜지스터(T7)의 게이트 노드는 제3 QB 노드(QB3)에 공통으로 연결될 수 있다.
제3 스캔 구동 회로(SCDR3)의 제3 버퍼 그룹(BUF_GR3)은 캐리 풀-업 트랜지스터(T6cr) 및 캐리 풀-다운 트랜지스터(T7cr)를 포함하는 (n+2)번째 캐리 출력 버퍼(CRBUF(n+2))를 더 포함할 수 있다.
(n+2)번째 캐리 출력 버퍼(CRBUF(n+2))는 (n+2)번째 캐리 클럭 신호(CRCLK(n+2))를 입력 받고, (n+2)번째 캐리 신호(C(n+2))를 (n+2)번째 캐리 출력 노드(OC2)로 출력하기 위해 구성될 수 있다.
(n+2)번째 캐리 출력 버퍼(CRBUF(n+2))의 캐리 풀-업 트랜지스터(T6cr)의 게이트 노드는, (n+2k)번째 내지 (n+3k-1)번째 스캔 출력 버퍼(SCBUF(n+8)~SCBUF(n+11)) 각각의 풀-업 트랜지스터(T6)의 게이트 노드와 함께, 제3 Q 노드(Q3)에 공통으로 연결될 수 있다.
(n+2)번째 캐리 출력 버퍼(CRBUF(n+2))의 캐리 풀-다운 트랜지스터(T7cr)의 게이트 노드는, (n+2k)번째 내지 (n+3k-1)번째 스캔 출력 버퍼(SCBUF(n+8)~SCBUF(n+11)) 각각의 풀-다운 트랜지스터(T7)의 게이트 노드와 함께, 제3 QB 노드(QB3)에 공통으로 연결될 수 있다.
(n+2k)번째 내지 (n+3k-1)번째 스캔 출력 버퍼(SCBUF(n+8)~SCBUF(n+11))는, 풀-업 트랜지스터(T6)의 게이트 노드와 소스 노드(또는 드레인 노드) 사이의 캐패시터(C1~C4)를 포함할 수 있다.
(n+2)번째 캐리 출력 버퍼(CRBUF(n+2))는 캐리 풀-업 트랜지스터(T6cr)의 게이트 노드와 소스 노드(또는 드레인 노드) 사이의 캐패시터(CCR)를 포함할 수 있다.
도 14를 참조하면, 제3 센싱부(RTS3)는 제3 센싱 Q 노드 충전 회로(SQC3), 제3 센싱 Q 노드 방전 회로(SQD3), 및 제3 센싱 QB 노드 방전 회로(SQBD3)를 포함할 수 있다.
제3 센싱 Q 노드 충전 회로(SQC3)는, 제1 공통 제어 신호(RT1)가 인가되는 제1 노드(드레인 노드 또는 소스 노드), 제3 Q 노드(Q3)와 전기적으로 연결된 제2 노드(소스 노드 또는 드레인 노드), 및 리셋 신호(RESET)가 인가되는 제3 노드(게이트 노드)를 포함하는 제1 리셋 트랜지스터(T1c)를 포함할 수 있다.
제3 센싱 QB 노드 방전 회로(SQBD3)는, 제2 공통 제어 신호(RT2)가 인가되는 제1 노드, 제3 QB 노드(QB3)와 전기적으로 연결된 제2 노드, 및 리셋 신호(RESET)가 인가되는 제3 노드를 포함하는 제1 리셋 트랜지스터(T5a)를 포함할 수 있다.
제3 센싱 Q 노드 방전 회로(SQD3)는 제3 Q 노드(Q3)와 제3 저전위 전압 노드(NLV3) 사이에 직렬로 연결된 2개의 트랜지스터(T3nb, T3nc)를 포함할 수 있다. 제3 센싱 Q 노드 방전 회로(SQD3)에서, 2개의 트랜지스터(T3nb, T3nc) 각각의 게이트 노드는, 전기적으로 연결되고 스타트 신호(VST)를 공통을 인가 받을 수 있다. 제3 센싱 Q 노드 방전 회로(SQD3)에서, 2개의 트랜지스터(T3nb, T3nc)가 연결되는 지점은 제3 QH 노드(QH3)일 수 있다.
도 14을 참조하면, 제3 로직부(LOGIC3)는 제3 개별 로직부 및 제3 공통 로직부를 포함할 수 있다. 제3 로직부(LOGIC3)의 제3 개별 로직부는 제3 QH 제어 회로(QHCTR3), 제3 노말 Q 노드 충전 회로(NQC3), 및 제3 노말 Q 노드 방전 회로(NQD3)를 포함할 수 있다.
제3 노말 Q 노드 충전 회로(NQC3)는 제1 고전위 전압(GVDD1)이 인가되는 제1 고전위 전압 노드(NHV1)와 제3 Q 노드(Q3) 사이에 직렬로 연결되는 제1 트랜지스터(T1) 및 제2 트랜지스터(T1a)를 포함할 수 있다. 제1 트랜지스터(T1) 및 제2 트랜지스터(T1a) 각각의 게이트 노드는 전기적으로 연결되어 전단 캐리 신호(C(n))를 공통으로 인가 받을 수 있다.
제3 노말 Q 노드 충전 회로(NQC3)는 제1 트랜지스터(T1) 및 제2 트랜지스터(T1a)의 연결 노드와 제3 고전위 전압(GVDD3)이 인가되는 제3 고전위 전압 노드(NHV3) 사이에 직렬로 연결된 제3 트랜지스터(T11) 및 제4 트랜지스터(T11')를 더 포함할 수 있다. 제3 트랜지스터(T11) 및 제4 트랜지스터(T11') 각각의 게이트 노드는 제3 고전위 전압 노드(NHV3)에 공통으로 연결될 수 있다. 제3 트랜지스터(T11) 및 제4 트랜지스터(T11')는 다이오드 커넥션 상태일 수 있다.
제3 QH 제어 회로(QHCTR3)는 제1 고전위 전압 노드(NHV1)와 제3 QH 노드(QH3, 제3 Q 홀드 노드라고도 함) 간의 연결을 제어하는 홀드 제어 트랜지스터(T3q, T3q')를 포함할 수 있다. 홀드 제어 트랜지스터(T3q, T3q')의 게이트 노드는 제3 Q 노드(Q3)와 전기적으로 연결될 수 있다.
제3 노말 Q 노드 방전 회로(NQD3)는, 게이트 노드에 인가된 후단 캐리 신호(C(n+4))에 따라 제3 저전위 전압(GVSS3)이 인가되는 제3 저전위 전압 노드(NLV3)와 제3 Q 노드(Q3) 간의 연결을 제어하는 트랜지스터(T3n, T3na)를 포함할 수 있다.
도 14를 참조하면, 제3 로직부(LOGIC3)의 제3 공통 로직부(QBCTR3/4, QCTR3/4, NQBD3/4)는, 제3 노말 QB 노드 방전 회로(NQBD3/4), 제3 QB 노드 제어 회로(QBCTR3/4), 및 제3 Q 노드 제어 회로(QCTR3/4)를 포함할 수 있다.
제3 QB 노드 제어 회로(QBCTR3/4)는 제2 고전위 전압(GVDD2)이 인가되는 제2 고전위 전압 노드(NHV2)와 제3 QB 노드(QB3) 간의 연결을 제어하는 제1 QB 충전 트랜지스터(T4)를 포함할 수 있다.
제3 QB 노드 제어 회로(QBCTR3/4)는 제1 QB 충전 트랜지스터(T4)의 게이트 노드와 제2 고전위 전압 노드(NHV2) 간의 연결을 제어하는 제1 제어 트랜지스터(T41)를 더 포함할 수 있으며, 제1 제어 트랜지스터(T41)의 게이트 노드는 제2 고전위 전압 노드(NHV2)에 연결될 수 있다.
제3 QB 노드 제어 회로(QBCTR3/4)는 제1 QB 충전 트랜지스터(T4)의 게이트 노드와 제2 저전위 전압(GVSS2)이 인가되는 제2 저전위 전압 노드(NLV2) 간의 연결을 제어하는 제2 제어 트랜지스터(T4q)를 더 포함할 수 있으며, 제2 제어 트랜지스터(T4q)의 게이트 노드는 제3 Q 노드(Q3)에 전기적으로 연결될 수 있다.
제3 Q 노드 제어 회로(QCTR3/4)는, 제3 QH 노드(QH3)와 제3 저전위 전압 노드(NLV3) 사이에 직렬로 연결된 제3 제어 트랜지스터(T3) 및 제4 제어 트랜지스터(T3a)를 포함할 수 있다. 제3 제어 트랜지스터(T3) 및 제4 제어 트랜지스터(T3a)의 게이트 노드는 제3 QB 노드(QB3)에 공통으로 연결될 수 있다. 제3 제어 트랜지스터(T3) 및 제4 제어 트랜지스터(T3a)의 연결 노드는 제3 QH 노드(QH3)에 연결될 수 있다.
제3 노말 QB 노드 방전 회로(NQBD3/4)는 게이트 노드에 인가된 전단 캐리 신호(C(n-2))에 따라 제3 QB 노드(QB3)와 제3 저전위 전압 노드(NLV3) 간의 연결을 제어하는 제1 QB 방전 트랜지스터(T5)를 포함할 수 있다.
제3 노말 QB 노드 방전 회로(NQBD3/4)는 제3 QB 노드(QB3)와 제3 저전위 전압 노드(NLV3) 간의 연결을 제어하는 제2 QB 방전 트랜지스터(T5q)를 더 포함할 수 있는데, 제2 QB 방전 트랜지스터(T5q)의 게이트 노드는 제3 Q 노드(Q3)에 전기적으로 연결될 수 있다.
도 15는 본 개시의 실시 예들에 따른 저 면적 구조의 게이트 구동 회로(130)에 포함된 제4 스캔 구동 회로(SCDR4)를 나타낸다.
도 15를 참조하면, 제4 스캔 구동 회로(SCDR4)는 (n+3k)번째 내지 (n+4k-1)번째 스캔 라인(SCL(n+12)~SCL(n+15))과 전기적으로 연결된 (n+3k)번째 내지 (n+4k-1)번째 스캔 출력 버퍼(SCBUF(n+12)~SCBUF(n+15))를 포함하는 제4 버퍼 그룹(BUF_GR4), 디스플레이 구동 기간 동안, 제4 버퍼 그룹(BUF_GR4)을 제어하기 위한 제4 로직부(LOGIC4), 및 센싱 구동 기간 동안, 제4 버퍼 그룹(BUF_GR4)을 제어하기 위한 제4 센싱부(RTS4)를 포함할 수 있다.
도 15를 참조하면, 제4 스캔 구동 회로(SCDR4)는, 제3 스캔 구동 회로(SCDR3)에 포함된 제3 공통 로직부를 포함하지 않는다는 점만 제외하면, 나머지는 제3 스캔 구동 회로(SCDR3)와 동일한 구조를 가질 수 있다.
도 15를 참조하면, 제4 스캔 구동 회로(SCDR4)는 제3 스캔 구동 회로(SCDR3)에 포함된 제3 공통 로직부를 포함하지 않기 때문에, 제4 스캔 구동 회로(SCDR4)의 면적은 제3 스캔 구동 회로(SCDR3)의 면적보다 작을 수 있다.
도 15를 참조하면, 제4 스캔 구동 회로(SCDR4)의 제4 버퍼 그룹(BUF_GR4)은 (n+3k)번째 내지 (n+4k-1)번째 스캔 출력 버퍼(SCBUF(n+12)~SCBUF(n+15))를 포함할 수 있다.
도 15를 참조하면, (n+3k)번째 내지 (n+4k-1)번째 스캔 출력 버퍼(SCBUF(n+12)~SCBUF(n+15))는 (n+3k)번째 내지 (n+4k-1)번째 스캔 클럭 신호(SCCLK(n+12)~ SCCLK(n+15))를 각각 입력 받고, (n+3k)번째 내지 (n+4k-1)번째 스캔 신호(SC(n+12)~SC(n+15))를 (n+3k)번째 내지 (n+4k-1)번째 스캔 출력 노드(OC41, OC42, OC43, OC44)로 각각 출력하기 위해 구성될 수 있다.
(n+3k)번째 내지 (n+4k-1)번째 스캔 출력 버퍼(SCBUF(n+12)~SCBUF(n+15)) 각각은 풀-업 트랜지스터(T6) 및 풀-다운 트랜지스터(T7)를 포함할 수 있다.
(n+3k)번째 내지 (n+4k-1)번째 스캔 출력 버퍼(SCBUF(n+12)~SCBUF(n+15)) 각각의 풀-업 트랜지스터(T6)의 게이트 노드는 제4 Q 노드(Q4)에 공통으로 연결될 수 있다.
(n+3k)번째 내지 (n+4k-1)번째 스캔 출력 버퍼(SCBUF(n+12)~SCBUF(n+15)) 각각의 풀-다운 트랜지스터(T7)의 게이트 노드는 제4 QB 노드(QB4)에 공통으로 연결될 수 있다.
제4 스캔 구동 회로(SCDR4)의 제4 버퍼 그룹(BUF_GR4)은 캐리 풀-업 트랜지스터(T6cr) 및 캐리 풀-다운 트랜지스터(T7cr)를 포함하는 (n+1)번째 캐리 출력 버퍼(CRBUF(n+1))를 더 포함할 수 있다.
(n+3)번째 캐리 출력 버퍼(CRBUF(n+3))는 (n+3)번째 캐리 클럭 신호(CRCLK(n+3))를 입력 받고, (n+3)번째 캐리 신호(C(n+3))를 (n+3)번째 캐리 출력 노드(OC4)로 출력하기 위해 구성될 수 있다.
(n+3)번째 캐리 출력 버퍼(CRBUF(n+3))의 캐리 풀-업 트랜지스터(T6cr)의 게이트 노드는, (n+k)번째 내지 (n+2k-1)번째 스캔 출력 버퍼(SCBUF(n+4)~SCBUF(n+7)) 각각의 풀-업 트랜지스터(T6)의 게이트 노드와 함께, 제4 Q 노드(Q4)에 공통으로 연결될 수 있다.
(n+3)번째 캐리 출력 버퍼(CRBUF(n+3))의 캐리 풀-다운 트랜지스터(T7cr)의 게이트 노드는, (n+k)번째 내지 (n+2k-1)번째 스캔 출력 버퍼(SCBUF(n+4)~SCBUF(n+7)) 각각의 풀-다운 트랜지스터(T7)의 게이트 노드와 함께, 제4 QB 노드(QB4)에 공통으로 연결될 수 있다.
(n+3k)번째 내지 (n+4k-1)번째 스캔 출력 버퍼(SCBUF(n+12)~SCBUF(n+15))는, 풀-업 트랜지스터(T6)의 게이트 노드와 소스 노드(또는 드레인 노드) 사이의 캐패시터(C1~C4)를 포함할 수 있다.
(n+3)번째 캐리 출력 버퍼(CRBUF(n+3))는 캐리 풀-업 트랜지스터(T6cr)의 게이트 노드와 소스 노드(또는 드레인 노드) 사이의 캐패시터(CCR)를 포함할 수 있다.
도 15를 참조하면, 제4 센싱부(RTS4)는 제4 센싱 Q 노드 충전 회로(SQC4), 제4 센싱 Q 노드 방전 회로(SQD4), 및 제4 센싱 QB 노드 방전 회로(SQBD4)를 포 포함할 수 있다.
도 15를 참조하면, 제4 센싱 Q 노드 충전 회로(SQC4)는, 제1 공통 제어 신호(RT1)가 인가되는 제1 노드(드레인 노드 또는 소스 노드), 제4 Q 노드(Q4)와 전기적으로 연결된 제2 노드(소스 노드 또는 드레인 노드), 및 리셋 신호(RESET)가 인가되는 제3 노드(게이트 노드)를 포함하는 제2 리셋 트랜지스터(T1c)를 포함할 수 있다.
도 15를 참조하면, 제4 센싱 QB 노드 방전 회로(SQBD4)는, 제2 공통 제어 신호(RT2)가 인가되는 제1 노드, 제4 QB 노드(QB4)와 전기적으로 연결된 제2 노드, 및 리셋 신호(RESET)가 인가되는 제3 노드를 포함하는 제2 리셋 트랜지스터(T5a)를 포함할 수 있다.
도 15를 참조하면, 제4 센싱 Q 노드 방전 회로(SQD4)는 제4 Q 노드(Q4)와 제3 저전위 전압 노드(NLV3) 사이에 직렬로 연결된 2개의 트랜지스터(T3nb, T3nc)를 포함할 수 있다. 제4 센싱 Q 노드 방전 회로(SQD4)에서, 2개의 트랜지스터(T3nb, T3nc) 각각의 게이트 노드는 전기적으로 연결되고 스타트 신호(VST)를 공통을 인가 받을 수 있다. 제4 센싱 Q 노드 방전 회로(SQD4)에서, 2개의 트랜지스터(T3nb, T3nc)가 연결되는 지점은 제4 QH 노드(QH4)일 수 있다.
도 15를 참조하면, 제4 로직부(LOGIC4)는 제4 개별 로직부를 포함할 수 있으며, 제4 개별 로직부는 제4 QH 제어 회로(QHCTR4), 제4 노말 Q 노드 충전 회로(NQC4), 및 제4 노말 Q 노드 방전 회로(NQD4)를 포함할 수 있다.
제4 노말 Q 노드 충전 회로(NQC4)는 제1 고전위 전압 노드(NHV1)와 제4 Q 노드(Q4) 사이에 직렬로 연결되는 제1 트랜지스터(T1) 및 제2 트랜지스터(T1a)를 포함할 수 있다. 제1 트랜지스터(T1) 및 제2 트랜지스터(T1a) 각각의 게이트 노드는 전기적으로 연결되어 전단 캐리 신호(C(n+1))를 공통으로 인가 받을 수 있다.
제4 노말 Q 노드 충전 회로(NQC4)는 제1 트랜지스터(T1) 및 제2 트랜지스터(T1a)의 연결 노드와 제3 고전위 전압(GVDD3)이 인가되는 제3 고전위 전압 노드(NHV3) 사이에 직렬로 연결된 제3 트랜지스터(T11) 및 제4 트랜지스터(T11')를 더 포함할 수 있다. 제3 트랜지스터(T11) 및 제4 트랜지스터(T11') 각각의 게이트 노드는 제3 고전위 전압 노드(NHV3)에 공통으로 연결될 수 있다. 제3 트랜지스터(T11) 및 제4 트랜지스터(T11')는 다이오드 커넥션 상태일 수 있다.
제4 QH 제어 회로(QHCTR4)는 제1 고전위 전압 노드(NHV1)와 제4 QH 노드(QH4, 제4 Q 홀드 노드라고도 함) 간의 연결을 제어하는 홀드 제어 트랜지스터(T3q, T3q')를 포함할 수 있다. 홀드 제어 트랜지스터(T3q, T3q')의 게이트 노드는 제4 Q 노드(Q4)와 전기적으로 연결될 수 있다.
제4 노말 Q 노드 방전 회로(NQD4)는, 게이트 노드에 인가된 후단 캐리 신호(C(n+5))에 따라 제3 저전위 전압(GVSS3)이 인가되는 제3 저전위 전압 노드(NLV3)와 제4 Q 노드(Q4) 간의 연결을 제어하는 트랜지스터(T3n, T3na)를 포함할 수 있다.
도 16은 본 개시의 실시 예들에 따른 저 면적 구조의 게이트 구동 회로(130)의 제1 구동 타이밍 다이어그램이고, 도 17은 본 개시의 실시 예들에 따른 저 면적 구조의 게이트 구동 회로(130)의 제2 구동 타이밍 다이어그램이다. 단, 도 16은 k가 4인 경우이다.
도 16의 제1 구동 타이밍 다이어그램은 디스플레이 구동 기간(액티브 기간(ACT)) 동안 게이트 구동 회로(130)의 구동 타이밍 다이어그램이고, 도 17의 제2 구동 타이밍 다이어그램은 센싱 구동 기간(블랭크 기간(BLANK)) 동안 게이트 구동 회로(130)의 구동 타이밍 다이어그램이다.
도 16을 참조하면, 디스플레이 구동 기간 동안, 게이트 구동 회로(130)는 16개의 스캔 클럭 신호(SCCLK1~SCCLK16)를 스캔 신호들을 생성하여 출력할 수 있으며, 게이트 구동 회로(130)는 스캔 신호들을 생성할 때, 4개의 캐리 클럭 신호(CRCLK1~CRCLK4)를 더 이용할 수 있다.
도 16을 참조하면, 게이트 구동 회로(130)는 프레임의 시작과 관련된 스타트 신호(VST)와 라인 선택 신호(LSP)를 이용하여 구동을 수행할 수 있다. 이에 따라, 게이트 구동 타이밍이 제어될 수 있다.
도 16을 참조하면, 16개의 스캔 클럭 신호(SCCLK1~SCCLK16)를 토대로 출력되는 스캔 신호들은, 16개의 스캔 클럭 신호(SCCLK1~SCCLK16) 각각에서 1개의 펄스 파형과 동일한 펄스(턴-온 레벨 전압 구간)를 포함할 수 있다.
도 16을 참조하면, 본 개시의 실시 예들에 따른 저 면적 구조의 게이트 구동 회로(130)에서 생성된 각 스캔 신호의 턴-온 레벨 전압 구간(예: 하이 레벨 전압 구간)은 1 수평시간(1H)보다 긴 수평시간(예: 4H)을 가질 수 있다.
도 16을 참조하면, 본 개시의 실시 예들에 따른 저 면적 구조의 게이트 구동 회로(130)에서 생성된 각 스캔 신호는 다음 스캔 신호와 중첩될 수 있다.
예를 들어, 제1 내지 제16 스캔 클럭 신호(SCCLK1~SCCLK16) 각각의 하이 레벨 전압 구간은 4 수평시간(4H)을 가질 수 있다. 제1 스캔 클럭 신호(SCCLK1)에 기초하여 생성되는 제1 스캔 신호는 4H 수평시간의 턴-온 레벨 전압 구간(예: 하이 레벨 전압 구간)을 가질 수 있다. 마찬가지로, 제2 스캔 클럭 신호(SCCLK2)에 기초하여 생성되는 제2 스캔 신호는 4H 수평시간의 턴-온 레벨 전압 구간(예: 하이 레벨 전압 구간)을 가질 수 있다. 제1 스캔 클럭 신호(SCCLK1)의 하이 레벨 전압 구간과 제2 스캔 클럭 신호(SCCLK2)의 하이 레벨 전압 구간은 3 수평시간(3H)이 중첩될 수 있다. 따라서, 제1 스캔 클럭 신호(SCCLK1)에 기초하여 생성된 제1 스캔 신호의 턴-온 레벨 전압 구간과, 제2 스캔 클럭 신호(SCCLK2)에 기초하여 생성된 제2 스캔 신호의 턴-온 레벨 전압 구간은, 3 수평시간(3H)이 중첩될 수 있다.
도 17을 참조하면, 센싱 구동 기간 동안, 게이트 구동 회로(130)는 리셋 신호(RESET)가 발생되면, 이후 입력되는 캐리 클럭 신호(예: CRCLK1)에 따라 스캔 신호(SCCLK1)을 센싱 구동용으로 생성하여 출력할 수 있다.
도 17을 참조하면, 리셋 신호(RESET)는 제1 내지 제4 센싱부(RTS1~RTS4)에 포함된 제1 내지 제4 센싱 Q 노드 충전 회로(SQC1~SQC4) 내 제1 내지 제4 리셋 트랜지스터(T1c)의 게이트 노드에 입력되는 제어 신호이다.
한편, 이상에서 설명한 본 개시의 실시 예들에 따른 저 면적 구조를 갖는 게이트 구동 회로(130)를 간략하게 설명하면 아래와 같다.
본 개시의 실시 예들에 따른 저 면적 구조를 갖는 게이트 구동 회로(130)는, 4k개의 스캔 라인(SCL(n)~SCL(n+4k-1))을 구동하기 위한 4개의 버퍼 그룹(BUF_GR1~BUF_GR4), 4개의 버퍼 그룹(BUF_GR1~BUF_GR4)을 제어하기 위한 2개의 공통 로직부, 및 4k개의 스캔 라인(SCL(n)~SCL(n+4k-1)) 중 적어도 하나의 스캔 라인으로 센싱 구동용 스캔 신호가 출력되도록 제어하는 1개의 공통 센싱 회로(COM_RTS)를 포함할 수 있다.
예를 들어, Q 노드 공유 범위 인덱스인 k가 4인 경우, 본 개시의 실시 예들에 따른 저 면적 구조를 갖는 게이트 구동 회로(130)는, 16개의 스캔 라인(SCL(n)~SCL(n+15))을 구동하기 위한 4개의 버퍼 그룹(BUF_GR1~BUF_GR4), 4개의 버퍼 그룹(BUF_GR1~BUF_GR4)을 제어하기 위한 2개의 공통 로직부, 및 16개의 스캔 라인(SCL(n)~SCL(n+15)) 중 적어도 하나의 스캔 라인으로 센싱 구동용 스캔 신호가 출력되도록 제어하는 1개의 공통 센싱 회로(COM_RTS)를 포함할 수 있다.
전술한 바에 따른 공용화 구조를 예시적으로 정리하면, 1개의 버퍼 그룹이 4개의 스캔 출력 채널과 대응될 수 있다. 1개의 공통 로직부는 8개의 스캔 출력 채널과 대응될 수 있다. 1개의 공통 센싱 회로는 18개의 스캔 출력 채널과 대응될 수 있다. 이에 따라, 게이트 구동 회로(130)의 면적이 상당히 크게 감소될 수 있고, 표시 패널(110)의 비 표시 영역(NDA) 내 게이트 구동 회로 영역(GIPA)의 면적이 크게 감소될 수 있다.
이상에서 설명한 본 개시의 실시 예들에 의하면, 저 면적 구조를 갖는 게이트 구동 회로 및 이를 포함하는 표시 장치를 제공할 수 있다.
본 개시의 실시 예들에 의하면, 서브 픽셀 내 구동 트랜지스터의 이동도 센싱을 위한 게이트 구동 동작을 정상적으로 수행하면서도 저 면적 구조를 갖는 게이트 구동 회로 및 이를 포함하는 표시 장치를 제공할 수 있다.
이상의 설명은 본 개시의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 개시의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 개시에 개시된 실시 예들은 본 개시의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시 예에 의하여 본 개시의 기술 사상의 범위가 한정되는 것은 아니다. 본 개시의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 개시의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치
110: 표시 패널
120: 데이터 구동 회로
130: 게이트 구동 회로
140: 컨트롤러

Claims (25)

  1. n번째 내지 (n+k-1)번째 스캔 라인으로 n번째 내지 (n+k-1)번째 스캔 신호를 출력하기 위한 제1 스캔 구동 회로;
    (n+k)번째 내지 (n+2k-1)번째 스캔 라인으로 (n+k)번째 내지 (n+2k-1)번째 스캔 신호를 출력하기 위한 제2 스캔 구동 회로;
    (n+2k)번째 내지 (n+3k-1)번째 스캔 라인으로 (n+2k)번째 내지 (n+3k-1)번째 스캔 신호를 출력하기 위한 제3 스캔 구동 회로;
    (n+3k)번째 내지 (n+4k-1)번째 스캔 라인으로 (n+3k)번째 내지 (n+4k-1)번째 스캔 신호를 출력하기 위한 제4 스캔 구동 회로; 및
    상기 제1 스캔 구동 회로, 상기 제2 스캔 구동 회로, 상기 제3 스캔 구동 회로, 및 상기 제4 스캔 구동 회로와 공통으로 연결되고, 라인 선택 신호를 입력 받고, 상기 제1 내지 제4 스캔 구동 회로로 제1 공통 제어 신호 및 제2 공통 제어 신호를 출력하기 위한 공통 센싱 회로를 포함하고,
    상기 n은 1 이상의 자연수이고, 상기 k는 2 이상의 자연수이며,
    센싱 구동 기간 동안, 상기 제1 내지 제4 스캔 구동 회로 중 하나는, 리셋 신호가 입력된 이후, 4k개의 스캔 라인 중 해당 스캔 라인으로 스캔 신호를 출력하는 게이트 구동 회로.
  2. 제1항에 있어서,
    상기 센싱 구동 기간은 블랭크 기간과 중첩되는 게이트 구동 회로.
  3. 제1항에 있어서,
    상기 게이트 구동 회로는 표시 패널의 비 표시 영역에 배치되는 패널 내장형 회로인 게이트 구동 회로.
  4. 제1항에 있어서,
    상기 공통 센싱 회로는,
    전단 캐리 입력 노드와 제어 노드 사이에 직렬로 연결되는 제1 공용 제어 트랜지스터 및 제2 공용 제어 트랜지스터; 및
    상기 제어 노드의 전압에 따라, 상기 제1 공용 제어 트랜지스터 및 상기 제2 공용 제어 트랜지스터의 연결 노드와 제1 고전위 전압 노드 간의 연결을 제어하는 제3 공용 제어 트랜지스터를 포함하고,
    상기 제1 공용 제어 트랜지스터의 게이트 노드와 상기 제2 공용 제어 트랜지스터의 게이트 노드는 공통으로 연결되어 상기 라인 선택 신호가 공통으로 인가되고,
    상기 공통 센싱 회로는,
    상기 제어 노드의 전압에 따라, 상기 제1 고전위 전압 노드와 제1 공통 제어 노드 간의 연결을 제어하기 위한 제4 공용 제어 트랜지스터;
    상기 제어 노드의 전압에 따라, 제3 저전위 전압 노드와 제2 공통 제어 노드 간의 연결을 제어하기 위한 제5 공용 제어 트랜지스터; 및
    상기 제어 노드와 상기 제1 고전위 전압 노드 사이의 캐패시터를 더 포함하는 게이트 구동 회로.
  5. 제1항에 있어서,
    상기 제1 스캔 구동 회로는, 상기 n번째 내지 (n+k-1)번째 스캔 라인과 전기적으로 연결된 n번째 내지 (n+k-1)번째 스캔 출력 버퍼를 포함하는 제1 버퍼 그룹; 디스플레이 구동 기간 동안, 상기 제1 버퍼 그룹을 제어하기 위한 제1 로직부; 및 센싱 구동 기간 동안, 상기 제1 버퍼 그룹을 제어하기 위한 제1 센싱부를 포함하고,
    상기 제2 스캔 구동 회로는, 상기 (n+k)번째 내지 (n+2k-1)번째 스캔 라인과 전기적으로 연결된 (n+k)번째 내지 (n+2k-1)번째 스캔 출력 버퍼를 포함하는 제2 버퍼 그룹; 디스플레이 구동 기간 동안, 상기 제2 버퍼 그룹을 제어하기 위한 제2 로직부; 및 센싱 구동 기간 동안, 상기 제2 버퍼 그룹을 제어하기 위한 제2 센싱부를 포함하고,
    상기 제3 스캔 구동 회로는, 상기 (n+2k)번째 내지 (n+3k-1)번째 스캔 라인과 전기적으로 연결된 (n+2k)번째 내지 (n+3k-1)번째 스캔 출력 버퍼를 포함하는 제3 버퍼 그룹; 디스플레이 구동 기간 동안, 상기 제3 버퍼 그룹을 제어하기 위한 제3 로직부; 및 센싱 구동 기간 동안, 상기 제3 버퍼 그룹을 제어하기 위한 제3 센싱부를 포함하고,
    상기 제4 스캔 구동 회로는, 상기 (n+3k)번째 내지 (n+4k-1)번째 스캔 라인과 전기적으로 연결된 (n+3k)번째 내지 (n+4k-1)번째 스캔 출력 버퍼를 포함하는 제4 버퍼 그룹; 디스플레이 구동 기간 동안, 상기 제4 버퍼 그룹을 제어하기 위한 제4 로직부; 및 센싱 구동 기간 동안, 상기 제4 버퍼 그룹을 제어하기 위한 제4 센싱부를 포함하는 게이트 구동 회로.
  6. 제5항에 있어서,
    상기 n번째 내지 (n+k-1)번째 스캔 출력 버퍼 각각은 풀-업 트랜지스터 및 풀-다운 트랜지스터를 포함하고, 상기 n번째 내지 (n+k-1)번째 스캔 출력 버퍼 각각의 풀-업 트랜지스터의 게이트 노드는 제1 Q 노드에 공통으로 연결되고,
    상기 (n+k)번째 내지 (n+2k-1)번째 스캔 출력 버퍼 각각은 풀-업 트랜지스터 및 풀-다운 트랜지스터를 포함하고, 상기 (n+k)번째 내지 (n+2k-1)번째 스캔 출력 버퍼 각각의 풀-업 트랜지스터의 게이트 노드는 제2 Q 노드에 공통으로 연결되고,
    상기 (n+2k)번째 내지 (n+3k-1)번째 스캔 출력 버퍼 각각은 풀-업 트랜지스터 및 풀-다운 트랜지스터를 포함하고, 상기 (n+2k)번째 내지 (n+3k-1)번째 스캔 출력 버퍼 각각의 풀-업 트랜지스터의 게이트 노드는 제3 Q 노드에 공통으로 연결되고,
    상기 (n+3k)번째 내지 (n+4k-1)번째 스캔 출력 버퍼 각각은 풀-업 트랜지스터 및 풀-다운 트랜지스터를 포함하고, 상기 (n+3k)번째 내지 (n+4k-1)번째 스캔 출력 버퍼 각각의 풀-업 트랜지스터의 게이트 노드는 제4 Q 노드에 공통으로 연결되는 게이트 구동 회로.
  7. 제6에 있어서,
    상기 제1 센싱부는, 상기 센싱 구동 기간 동안 상기 제1 Q 노드를 충전하기 위한 제1 센싱 Q 노드 충전 회로; 상기 센싱 구동 기간 동안 상기 제1 Q 노드를 방전하기 위한 제1 센싱 Q 노드 방전 회로; 및 상기 센싱 구동 기간 동안 상기 제1 QB 노드를 방전하기 위한 제1 센싱 QB 노드 방전 회로를 포함하고,
    상기 제2 센싱부는, 상기 센싱 구동 기간 동안 상기 제2 Q 노드를 충전하기 위한 제2 센싱 Q 노드 충전 회로; 상기 센싱 구동 기간 동안 상기 제2 Q 노드를 방전하기 위한 제2 센싱 Q 노드 방전 회로; 및 상기 센싱 구동 기간 동안 상기 제2 QB 노드를 방전하기 위한 제2 센싱 QB 노드 방전 회로를 포함하고,
    상기 제3 센싱부는, 상기 센싱 구동 기간 동안 상기 제3 Q 노드를 충전하기 위한 제3 센싱 Q 노드 충전 회로; 상기 센싱 구동 기간 동안 상기 제3 Q 노드를 방전하기 위한 제3 센싱 Q 노드 방전 회로; 및 상기 센싱 구동 기간 동안 상기 제3 QB 노드를 방전하기 위한 제3 센싱 QB 노드 방전 회로를 포함하고,
    상기 제4 센싱부는, 상기 센싱 구동 기간 동안 상기 제4 Q 노드를 충전하기 위한 제4 센싱 Q 노드 충전 회로; 상기 센싱 구동 기간 동안 상기 제4 Q 노드를 방전하기 위한 제4 센싱 Q 노드 방전 회로; 및 상기 센싱 구동 기간 동안 상기 제4 QB 노드를 방전하기 위한 제4 센싱 QB 노드 방전 회로를 포함하는 게이트 구동 회로.
  8. 제7에 있어서,
    상기 제1 센싱 Q 노드 충전 회로는, 상기 제1 공통 제어 신호가 인가되는 제1 노드, 상기 제1 Q 노드와 전기적으로 연결된 제2 노드, 및 상기 리셋 신호가 인가되는 제3 노드를 포함하는 제1 리셋 트랜지스터를 포함하고,
    상기 제2 센싱 Q 노드 충전 회로는, 상기 제1 공통 제어 신호가 인가되는 제1 노드, 상기 제2 Q 노드와 전기적으로 연결된 제2 노드, 및 상기 리셋 신호가 인가되는 제3 노드를 포함하는 제2 리셋 트랜지스터를 포함하고,
    상기 제3 센싱 Q 노드 충전 회로는, 상기 제1 공통 제어 신호가 인가되는 제1 노드, 상기 제3 Q 노드와 전기적으로 연결된 제2 노드, 및 상기 리셋 신호가 인가되는 제3 노드를 포함하는 제3 리셋 트랜지스터를 포함하고,
    상기 제4 센싱 Q 노드 충전 회로는, 상기 제1 공통 제어 신호가 인가되는 제1 노드, 상기 제4 Q 노드와 전기적으로 연결된 제2 노드, 및 상기 리셋 신호가 인가되는 제3 노드를 포함하는 제4 리셋 트랜지스터를 포함하는 게이트 구동 회로.
  9. 제7에 있어서,
    상기 제1 센싱 QB 노드 방전 회로는, 상기 제2 공통 제어 신호가 인가되는 제1 노드, 상기 제1 QB 노드와 전기적으로 연결된 제2 노드, 및 상기 리셋 신호가 인가되는 제3 노드를 포함하는 제1 리셋 트랜지스터를 포함하고,
    상기 제2 센싱 QB 노드 방전 회로는, 상기 제2 공통 제어 신호가 인가되는 제1 노드, 상기 제2 QB 노드와 전기적으로 연결된 제2 노드, 및 상기 리셋 신호가 인가되는 제3 노드를 포함하는 제2 리셋 트랜지스터를 포함하고,
    상기 제3 센싱 QB 노드 방전 회로는, 상기 제2 공통 제어 신호가 인가되는 제1 노드, 상기 제3 QB 노드와 전기적으로 연결된 제2 노드, 및 상기 리셋 신호가 인가되는 제3 노드를 포함하는 제3 리셋 트랜지스터를 포함하고,
    상기 제4 센싱 QB 노드 방전 회로는, 상기 제2 공통 제어 신호가 인가되는 제1 노드, 상기 제4 QB 노드와 전기적으로 연결된 제2 노드, 및 상기 리셋 신호가 인가되는 제3 노드를 포함하는 제4 리셋 트랜지스터를 포함하는 게이트 구동 회로.
  10. 제7에 있어서,
    상기 제1 공통 제어 신호가 상기 공통 센싱 회로에서 상기 제1 내지 제4 센싱 Q 노드 충전 회로로 공통으로 전달되기 위한 제1 공통 제어 배선; 및
    상기 제2 공통 제어 신호가 상기 공통 센싱 회로에서 상기 제1 내지 제4 센싱 QB 노드 방전 회로로 공통으로 전달하기 위한 제2 공통 제어 배선을 더 포함하는 게이트 구동 회로.
  11. 제6항에 있어서,
    상기 제2 로직부의 면적은 상기 제1 로직부의 면적에 비해 작고,
    상기 제4 로직부의 면적은 상기 제2 로직부의 면적에 비해 작은 게이트 구동 회로.
  12. 제6항에 있어서,
    상기 제1 로직부는 상기 제2 로직부와 동일한 구조를 갖는 회로 부분과 상기 제2 로직부에 없는 회로 부분을 포함하고,
    상기 제3 로직부는 상기 제4 로직부와 동일한 구조를 갖는 회로 부분과 상기 제4 로직부에 없는 회로 부분을 포함하는 게이트 구동 회로.
  13. 제12항에 있어서,
    상기 제1 로직부는 제1 개벌 로직부 및 제1 공통 로직부를 포함하고,
    상기 제2 로직부는 상기 제1 개별 로직부와 동일한 구조를 갖는 제2 개별 로직부를 포함하고,
    상기 제3 로직부는 제3 개벌 로직부 및 제3 공통 로직부를 포함하고,
    상기 제4 로직부는 상기 제3 개별 로직부와 동일한 구조를 갖는 제4 개별 로직부를 포함하고,
    상기 제1 개별 로직부는, 상기 제1 스캔 구동 회로 내 제1 QH 노드의 전압 레벨을 제어하기 위한 제1 QH 제어 회로; 디스플레이 구동 기간 동안 상기 제1 Q 노도를 충전하기 위한 제1 노말 Q 노드 충전 회로; 및 디스플레이 구동 기간 동안 상기 제1 Q 노도를 방전하기 위한 제1 노말 Q 노드 방전 회로를 포함하고,
    상기 제2 개별 로직부는, 상기 제2 스캔 구동 회로 내 제2 QH 노드의 전압 레벨을 제어하기 위한 제2 QH 제어 회로; 상기 디스플레이 구동 기간 동안 상기 제2 Q 노도를 충전하기 위한 제2 노말 Q 노드 충전 회로; 및 상기 디스플레이 구동 기간 동안 상기 제2 Q 노도를 방전하기 위한 제2 노말 Q 노드 방전 회로를 포함하고,
    상기 제3 개별 로직부는, 상기 제3 스캔 구동 회로 내 제3 QH 노드의 전압 레벨을 제어하기 위한 제3 QH 제어 회로; 상기 디스플레이 구동 기간 동안 상기 제3 Q 노도를 충전하기 위한 제3 노말 Q 노드 충전 회로; 및 상기 디스플레이 구동 기간 동안 상기 제3 Q 노도를 방전하기 위한 제3 노말 Q 노드 방전 회로를 포함하고,
    상기 제4 개별 로직부는, 상기 제4 스캔 구동 회로 내 제4 QH 노드의 전압 레벨을 제어하기 위한 제4 QH 제어 회로; 상기 디스플레이 구동 기간 동안 상기 제4 Q 노도를 충전하기 위한 제4 노말 Q 노드 충전 회로; 및 상기 디스플레이 구동 기간 동안 상기 제4 Q 노도를 방전하기 위한 제4 노말 Q 노드 방전 회로를 포함하는 게이트 구동 회로.
  14. 제13항에 있어서,
    상기 제1 공통 로직부는, 상기 디스플레이 구동 기간 동안 상기 제1 QB 노드를 방전하기 위한 제1 노말 QB 노드 방전 회로; 상기 제1 QB 노드의 전압을 제어하거나 상기 제1 QB 노드를 충전하기 위한 제1 QB 노드 제어 회로; 및 상기 제1 Q 노드의 전압을 제어하기 위한 제1 Q 노드 제어 회로를 포함하고,
    상기 제3 공통 로직부는, 상기 디스플레이 구동 기간 동안 상기 제3 QB 노드를 방전하기 위한 제3 노말 QB 노드 방전 회로; 상기 제3 QB 노드의 전압을 제어하거나 상기 제3 QB 노드를 충전하기 위한 제3 QB 노드 제어 회로; 및 상기 제3 Q 노드의 전압을 제어하기 위한 제3 Q 노드 제어 회로를 포함하는 게이트 구동 회로.
  15. 제5항에 있어서,
    상기 k는 4 또는 6인 게이트 구동 회로.
  16. 다수의 스캔 라인 및 다수의 서브 픽셀을 포함하는 표시 패널; 및
    상기 표시 패널의 비 표시 영역에 배치되며 상기 다수의 스캔 라인을 구동하는 게이트 구동 회로를 포함하고,
    상기 게이트 구동 회로는,
    상기 다수의 스캔 라인 중 n번째 내지 (n+k-1)번째 스캔 라인으로 n번째 내지 (n+k-1)번째 스캔 신호를 출력하기 위한 제1 스캔 구동 회로;
    상기 다수의 스캔 라인 중 (n+k)번째 내지 (n+2k-1)번째 스캔 라인으로 (n+k)번째 내지 (n+2k-1)번째 스캔 신호를 출력하기 위한 제2 스캔 구동 회로;
    상기 다수의 스캔 라인 중 (n+2k)번째 내지 (n+3k-1)번째 스캔 라인으로 (n+2k)번째 내지 (n+3k-1)번째 스캔 신호를 출력하기 위한 제3 스캔 구동 회로;
    상기 다수의 스캔 라인 중 (n+3k)번째 내지 (n+4k-1)번째 스캔 라인으로 (n+3k)번째 내지 (n+4k-1)번째 스캔 신호를 출력하기 위한 제4 스캔 구동 회로; 및
    상기 제1 스캔 구동 회로, 상기 제2 스캔 구동 회로, 상기 제3 스캔 구동 회로, 및 상기 제4 스캔 구동 회로와 공통으로 연결되고, 라인 선택 신호를 입력 받고, 상기 제1 내지 제4 스캔 구동 회로로 제1 공통 제어 신호 및 제2 공통 제어 신호를 출력하는 공통 센싱 회로를 포함하고,
    센싱 구동 기간 동안, 상기 제1 내지 제4 스캔 구동 회로 중 하나는 리셋 신호가 입력된 이후, 4k개의 스캔 라인 중 해당 스캔 라인으로 스캔 신호를 출력하는 표시 장치.
  17. 제16항에 있어서,
    상기 센싱 구동 기간은 블랭크 기간과 중첩되는 표시 장치.
  18. 제16항에 있어서,
    상기 다수의 서브 픽셀 각각은, 발광 소자, 상기 발광 소자를 구동하기 위한 구동 트랜지스터, 상기 구동 트랜지스터의 제1 노드와 데이터 라인 간의 연결을 제어하는 스캔 트랜지스터, 상기 구동 트랜지스터의 제2 노드와 기준 전압 라인 간의 연결을 제어하는 센싱 트랜지스터, 및 상기 구동 트랜지스터의 제1 노드와 제2 노드 사이의 스토리지 캐패시터를 포함하고,
    상기 센싱 구동 기간 동안, 상기 제1 내지 제4 스캔 구동 회로 중 하나는,
    상기 4k개의 스캔 라인 중 라인 선택 신호에 의해 선택된 스캔 라인으로 센싱 구동용 스캔 신호를 출력하고, 상기 센싱 구동용 스캔 신호는 상기 선택된 스캔 라인과 연결된 타깃 서브 픽셀 내 상기 스캔 트랜지스터의 게이트 노드에 인가되는 표시 장치.
  19. 제18항에 있어서,
    상기 라인 선택 신호는 상기 공통 센싱 회로에 인가되는 표시 장치.
  20. 제18항에 있어서,
    상기 센싱 구동 기간은 초기화 기간과 트래킹 기간을 포함하고,
    상기 초기화 기간 동안, 정 전압 형태의 기준 전압이 상기 타깃 서브 픽셀과 연결된 상기 기준 전압 라인에 인가되고,
    상기 초기화 기간 이후 상기 트래킹 기간 동안, 상기 타깃 서브 픽셀과 연결된 상기 기준 전압 라인의 전압이 상승하는 표시 장치.
  21. 제20항에 있어서,
    상기 기준 전압 라인의 전압 상승 속도는 상기 타깃 서브 픽셀에 포함된 상기 구동 트랜지스터의 이동도에 따라 달라지는 표시 장치.
  22. 제16항에 있어서,
    상기 제1 스캔 구동 회로는, 상기 n번째 내지 (n+k-1)번째 스캔 라인과 전기적으로 연결된 n번째 내지 (n+k-1)번째 스캔 출력 버퍼를 포함하는 제1 버퍼 그룹; 디스플레이 구동 기간 동안, 상기 제1 버퍼 그룹을 제어하기 위한 제1 로직부; 및 센싱 구동 기간 동안, 상기 제1 버퍼 그룹을 제어하기 위한 제1 센싱부를 포함하고,
    상기 제2 스캔 구동 회로는, 상기 (n+k)번째 내지 (n+2k-1)번째 스캔 라인과 전기적으로 연결된 (n+k)번째 내지 (n+2k-1)번째 스캔 출력 버퍼를 포함하는 제2 버퍼 그룹; 디스플레이 구동 기간 동안, 상기 제2 버퍼 그룹을 제어하기 위한 제2 로직부; 및 센싱 구동 기간 동안, 상기 제2 버퍼 그룹을 제어하기 위한 제2 센싱부를 포함하고,
    상기 제3 스캔 구동 회로는, 상기 (n+2k)번째 내지 (n+3k-1)번째 스캔 라인과 전기적으로 연결된 (n+2k)번째 내지 (n+3k-1)번째 스캔 출력 버퍼를 포함하는 제3 버퍼 그룹; 디스플레이 구동 기간 동안, 상기 제3 버퍼 그룹을 제어하기 위한 제3 로직부; 및 센싱 구동 기간 동안, 상기 제3 버퍼 그룹을 제어하기 위한 제3 센싱부를 포함하고,
    상기 제4 스캔 구동 회로는, 상기 (n+3k)번째 내지 (n+4k-1)번째 스캔 라인과 전기적으로 연결된 (n+3k)번째 내지 (n+4k-1)번째 스캔 출력 버퍼를 포함하는 제4 버퍼 그룹; 디스플레이 구동 기간 동안, 상기 제4 버퍼 그룹을 제어하기 위한 제4 로직부; 및 센싱 구동 기간 동안, 상기 제4 버퍼 그룹을 제어하기 위한 제4 센싱부를 포함하는 표시 장치.
  23. 제22항에 있어서,
    상기 n번째 내지 (n+k-1)번째 스캔 출력 버퍼 각각은 풀-업 트랜지스터 및 풀-다운 트랜지스터를 포함하고, 상기 n번째 내지 (n+k-1)번째 스캔 출력 버퍼 각각의 풀-업 트랜지스터의 게이트 노드는 제1 Q 노드에 공통으로 연결되고, 상기 n번째 내지 (n+k-1)번째 스캔 출력 버퍼 각각의 풀-다운 트랜지스터의 게이트 노드는 제1 QB 노드에 공통으로 연결되고,
    상기 (n+k)번째 내지 (n+2k-1)번째 스캔 출력 버퍼 각각은 풀-업 트랜지스터 및 풀-다운 트랜지스터를 포함하고, 상기 (n+k)번째 내지 (n+2k-1)번째 스캔 출력 버퍼 각각의 풀-업 트랜지스터의 게이트 노드는 제2 Q 노드에 공통으로 연결되고, 상기 (n+k)번째 내지 (n+2k-1)번째 스캔 출력 버퍼 각각의 풀-다운 트랜지스터의 게이트 노드는 제2 QB 노드에 공통으로 연결되고,
    상기 (n+2k)번째 내지 (n+3k-1)번째 스캔 출력 버퍼 각각은 풀-업 트랜지스터 및 풀-다운 트랜지스터를 포함하고, 상기 (n+2k)번째 내지 (n+3k-1)번째 스캔 출력 버퍼 각각의 풀-업 트랜지스터의 게이트 노드는 제3 Q 노드에 공통으로 연결되고, 상기 (n+2k)번째 내지 (n+3k-1)번째 스캔 출력 버퍼 각각의 풀-다운 트랜지스터의 게이트 노드는 제3 QB 노드에 공통으로 연결되고,
    상기 (n+3k)번째 내지 (n+4k-1)번째 스캔 출력 버퍼 각각은 풀-업 트랜지스터 및 풀-다운 트랜지스터를 포함하고, 상기 (n+3k)번째 내지 (n+4k-1)번째 스캔 출력 버퍼 각각의 풀-업 트랜지스터의 게이트 노드는 제4 Q 노드에 공통으로 연결되고, 상기 (n+3k)번째 내지 (n+4k-1)번째 스캔 출력 버퍼 각각의 풀-다운 트랜지스터의 게이트 노드는 제4 QB 노드에 공통으로 연결되는 표시 장치.
  24. 제22항에 있어서,
    상기 제2 로직부의 면적은 상기 제1 로직부의 면적에 비해 작고,
    상기 제4 로직부의 면적은 상기 제2 로직부의 면적에 비해 작은 표시 장치.
  25. 4k개의 스캔 라인을 구동하기 위한 4개의 버퍼 그룹;
    상기 4개의 버퍼 그룹을 제어하기 위한 2개의 공통 로직부; 및
    상기 4k개의 스캔 라인 중 적어도 하나의 스캔 라인으로 센싱 구동용 스캔 신호가 출력되도록 제어하는 1개의 공통 센싱 회로를 포함하는 게이트 구동 회로.
KR1020210194519A 2021-12-31 2021-12-31 게이트 구동 회로 및 표시 장치 KR20230103563A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210194519A KR20230103563A (ko) 2021-12-31 2021-12-31 게이트 구동 회로 및 표시 장치
US18/066,759 US12051371B2 (en) 2021-12-31 2022-12-15 Gate driving circuit having a common sensing circuit for controlling scan driving circuits and display device thereof
CN202211662478.1A CN116386513A (zh) 2021-12-31 2022-12-23 选通驱动电路和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210194519A KR20230103563A (ko) 2021-12-31 2021-12-31 게이트 구동 회로 및 표시 장치

Publications (1)

Publication Number Publication Date
KR20230103563A true KR20230103563A (ko) 2023-07-07

Family

ID=86960322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210194519A KR20230103563A (ko) 2021-12-31 2021-12-31 게이트 구동 회로 및 표시 장치

Country Status (3)

Country Link
US (1) US12051371B2 (ko)
KR (1) KR20230103563A (ko)
CN (1) CN116386513A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102338948B1 (ko) * 2017-05-22 2021-12-14 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 포함한 유기발광 표시장치
KR20210086293A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
KR20220092294A (ko) * 2020-12-24 2022-07-01 엘지디스플레이 주식회사 게이트 구동 회로, 표시 장치 및 게이트 구동 방법

Also Published As

Publication number Publication date
CN116386513A (zh) 2023-07-04
US12051371B2 (en) 2024-07-30
US20230215380A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
US9454935B2 (en) Organic light emitting diode display device
WO2019053769A1 (ja) 表示装置およびその駆動方法
KR20190049274A (ko) 게이트 구동부 및 이를 포함하는 유기 발광 표시 장치
US11436983B2 (en) Gate driving circuit and display device using the same
JP2006292906A (ja) 画素回路、及びその駆動方法、発光装置、並びに電子機器
JP7548978B2 (ja) ゲート駆動回路及び表示装置
KR102662343B1 (ko) 발광 표시 장치
KR20220050591A (ko) 표시장치, 구동회로 및 구동방법
CN115909962A (zh) 栅极驱动电路和包括该栅极驱动电路的显示装置
US20220208052A1 (en) Level shifter and display device
KR20230103563A (ko) 게이트 구동 회로 및 표시 장치
KR20220087316A (ko) 표시장치 및 게이트 구동 회로
KR20220032767A (ko) 게이트 구동 장치와 이를 이용한 표시장치
KR20220092180A (ko) 게이트 구동 회로 및 표시 장치
KR20210080960A (ko) 게이트 구동 회로 및 이를 포함하는 발광 표시 장치
KR20240094328A (ko) 게이트 구동 회로 및 표시 장치
US11315485B2 (en) Shift register circuit and light emitting display device including the shift register circuit
KR102710293B1 (ko) 전계발광 표시장치
US20240203349A1 (en) Display device and driving method
US20240290280A1 (en) Display panel and display device
KR20240092307A (ko) 게이트 구동 회로 및 표시 장치
KR20240092320A (ko) 게이트 구동 회로 및 표시 장치
KR20240107890A (ko) 표시 장치 및 구동 방법
KR20240079627A (ko) 디스플레이 장치 및 디스플레이 구동 방법
KR20240087226A (ko) 디스플레이 장치 및 게이트 구동 회로

Legal Events

Date Code Title Description
E902 Notification of reason for refusal