KR20240079627A - 디스플레이 장치 및 디스플레이 구동 방법 - Google Patents

디스플레이 장치 및 디스플레이 구동 방법 Download PDF

Info

Publication number
KR20240079627A
KR20240079627A KR1020220162715A KR20220162715A KR20240079627A KR 20240079627 A KR20240079627 A KR 20240079627A KR 1020220162715 A KR1020220162715 A KR 1020220162715A KR 20220162715 A KR20220162715 A KR 20220162715A KR 20240079627 A KR20240079627 A KR 20240079627A
Authority
KR
South Korea
Prior art keywords
voltage
node
gate
level
transistor
Prior art date
Application number
KR1020220162715A
Other languages
English (en)
Inventor
홍성환
박재성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020220162715A priority Critical patent/KR20240079627A/ko
Priority to US18/470,201 priority patent/US20240177679A1/en
Priority to CN202311601741.0A priority patent/CN118116342A/zh
Publication of KR20240079627A publication Critical patent/KR20240079627A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 개시의 실시예들은 디스플레이 장치 및 디스플레이 구동 방법에 관한 것으로서, 더욱 상세하게는, 복수의 서브픽셀이 배치된 디스플레이 패널과, 복수의 게이트 라인을 통해 상기 디스플레이 패널에 복수의 스캔 신호를 공급하는 게이트 구동 회로와, 복수의 데이터 라인을 통해 상기 디스플레이 패널에 복수의 데이터 전압을 공급하는 데이터 구동 회로와, 상기 게이트 구동 회로 및 상기 데이터 구동 회로에 복수의 구동 전압을 공급하는 파워 관리 회로와, 상기 게이트 구동 회로의 출력 상태에 따라, 상기 게이트 구동 회로에 인가되는 게이트 전압의 레벨이 변경되도록 상기 파워 관리 회로를 제어하는 타이밍 컨트롤러를 포함하는 디스플레이 장치를 제공할 수 있다.

Description

디스플레이 장치 및 디스플레이 구동 방법{DISPLAY DEVICE AND DISPLAY DRIVING METHOD}
본 개시의 실시예들은 디스플레이 장치 및 디스플레이 구동 방법에 관한 것으로서, 보다 구체적으로 게이트 구동 회로를 안정적으로 구동함으로써 영상 불량을 해소할 수 있는 디스플레이 장치 및 디스플레이 구동 방법에 관한 것이다.
디지털 데이터를 이용하여 영상을 표시하는 디스플레이 장치로는 액정을 이용한 액정 디스플레이(Liquid Crystal Display; LCD) 장치, 유기 발광 다이오드(Organic Light Emitting Diode; 이하 OLED)를 이용한 유기 발광 디스플레이 장치 등이 대표적이다.
이러한 디스플레이 장치 중 유기 발광 디스플레이 장치는 스스로 발광하는 발광 다이오드를 이용함으로써, 응답 속도가 빠르고 명암비, 발광 효율, 휘도 및 시야각 등에서 장점이 존재한다. 이 경우, 발광 다이오드는 무기물 또는 유기물로 구현될 수 있다.
이러한 유기 발광 디스플레이 장치는 디스플레이 패널에 배열된 복수의 서브픽셀(Subpixel) 각각에 배치된 발광 다이오드(Light Emitting Diode)를 포함하고, 발광 다이오드에 흐르는 전압 제어를 통해 발광 다이오드를 발광시킴으로써 각각의 서브픽셀이 나타내는 휘도를 제어하며 이미지를 표시할 수 있다.
이러한 디스플레이 장치는 발광 소자와 발광 소자를 구동하기 위한 서브픽셀 회로가 디스플레이 패널에 배치될 수 있다. 예를 들어, 서브픽셀 회로는 발광 소자에 흐르는 구동 전류를 제어하는 구동 트랜지스터, 스캔 신호에 따라 구동 트랜지스터의 게이트-소스 전압을 제어하는 적어도 하나의 스캔 트랜지스터를 포함한다. 서브픽셀 회로의 스캔 트랜지스터는 디스플레이 패널의 기판에 배치되는 게이트 구동 회로에서 출력되는 스캔 신호에 의해 제어될 수 있다.
그러나, 디스플레이 장치의 구동 시간이 증가함에 따라 게이트 구동 회로를 구성하는 트랜지스터가 열화되고, 이로 인해 영상 품질이 저하될 수 있다.
이에, 본 개시의 발명자들은 게이트 구동 회로의 열화 상태를 효과적으로 검출함으로써, 게이트 구동 회로를 안정적으로 동작시킬 수 있는 디스플레이 장치 및 디스플레이 구동 방법을 제공할 수 있다.
본 개시의 실시예들은 서브픽셀 회로의 특성값에 대한 센싱 전압을 이용하여 게이트 구동 회로의 열화 상태를 효과적으로 검출할 수 있는 디스플레이 장치 및 디스플레이 구동 방법을 제공할 수 있다.
또한, 본 개시의 실시예들은 서브픽셀 회로의 특성값에 대한 센싱 전압을 바탕으로 게이트 전압을 제어함으로써, 게이트 구동 회로를 안정적으로 동작시킬 수 있는 디스플레이 장치 및 디스플레이 구동 방법을 제공할 수 있다.
본 개시의 실시예들은 복수의 서브픽셀이 배치된 디스플레이 패널과, 복수의 게이트 라인을 통해 상기 디스플레이 패널에 복수의 스캔 신호를 공급하는 게이트 구동 회로와, 복수의 데이터 라인을 통해 상기 디스플레이 패널에 복수의 데이터 전압을 공급하는 데이터 구동 회로와, 상기 게이트 구동 회로 및 상기 데이터 구동 회로에 복수의 구동 전압을 공급하는 파워 관리 회로와, 상기 게이트 구동 회로의 출력 상태에 따라, 상기 게이트 구동 회로에 인가되는 게이트 전압의 레벨이 변경되도록 상기 파워 관리 회로를 제어하는 타이밍 컨트롤러를 포함하는 디스플레이 장치를 제공할 수 있다.
본 개시의 실시예들은 테스트 게이트 전압을 설정하는 단계와, 디스플레이 패널에 배치된 서브픽셀의 특성값에 대한 센싱 전압을 검출하는 단계와, 상기 센싱 전압이 멀티 출력값에 해당하는지 판단하는 단계와, 상기 센싱 전압이 멀티 출력값에 해당하는 경우에, 상기 테스트 게이트 전압을 에러 게이트 전압으로 설정하는 단계와, 안정 게이트 전압을 결정하는 단계와, 상기 안정 게이트 전압을 게이트 구동 회로에 인가하는 단계를 포함하는 디스플레이 구동 방법을 제공할 수 있다.
본 개시의 실시예들에 의하면, 게이트 구동 회로의 열화 상태를 효과적으로 검출함으로써, 게이트 구동 회로를 안정적으로 동작시킬 수 있는 효과가 있다.
또한, 본 개시의 실시예들에 의하면, 서브픽셀 회로의 특성값에 대한 센싱 전압을 이용하여 게이트 구동 회로의 열화 상태를 효과적으로 검출할 수 있는 효과가 있다.
또한, 본 개시의 실시예들에 의하면, 서브픽셀 회로의 특성값에 대한 센싱 전압을 바탕으로 게이트 전압을 제어함으로써, 게이트 구동 회로를 안정적으로 동작시킬 수 있는 효과가 있다.
도 1은 본 개시의 실시예들에 따른 디스플레이 장치의 개략적인 구성을 나타낸 도면이다.
도 2는 본 개시의 실시예들에 따른 디스플레이 장치의 시스템 예시도이다.
도 3은 본 개시의 실시예들에 따른 디스플레이 장치에서 서브픽셀을 구성하는 회로의 한 가지 예시 도면이다.
도 4는 본 개시의 실시예들에 따른 디스플레이 장치에서, 게이트 구동 회로가 GIP 타입으로 구현된 디스플레이 패널을 예시로 나타낸 도면이다.
도 5는 본 개시의 실시예들에 따른 디스플레이 장치에서, 게이트 구동 회로의 개략적 구성을 나타낸 블록도이다.
도 6은 본 개시의 실시예들에 따른 게이트 구동 회로를 구성하는 다수의 스테이지 회로 구성을 나타낸 도면이다.
도 7은 본 개시의 실시예들에 따른 디스플레이 구동 회로에서, 게이트 구동 회로를 구성하는 게이트 구동 집적 회로를 나타낸 도면이다.
도 8은 본 개시의 실시예들에 따른 디스플레이 장치에서, 구동 시간에 따른 게이트 구동 회로의 열화와 오류 발생을 개념적으로 나타낸 도면이다.
도 9는 본 개시의 실시예들에 따른 디스플레이 장치에서, 디스플레이 기간과 센싱 기간에 게이트 구동 회로에서 출력되는 스캔 신호의 파형도를 예시로 나타낸 도면이다.
도 10은 게이트 구동 집적 회로의 열화로 인해 임의의 게이트 라인에 스캔 신호가 생성되는 멀티 출력의 오류가 발생한 경우를 나타내는 신호 파형도이다.
도 11은 본 개시의 실시예들에 따른 디스플레이 구동 방법을 나타내는 흐름도이다.
도 12는 본 개시의 실시예들에 따른 디스플레이 장치에서 구동 트랜지스터의 특성값을 센싱하는 회로를 예시로 나타낸 도면이다.
도 13은 본 개시의 실시예들에 따른 디스플레이 장치에서, 구동 트랜지스터의 특성값 중에서 문턱 전압을 검출하는 구동 타이밍 다이어그램을 예시로 나타낸 도면이다.
도 14는 본 개시의 실시예들에 따른 디스플레이 장치에서, 게이트 전압에 따라 싱글 출력 또는 멀티 출력이 발생하는 경우의 센싱 전압을 예시로 나타낸 도면이다.
도 15는 본 개시의 실시예들에 따른 디스플레이 장치에서, 게이트 구동 회로의 열화 상태에 따라 게이트 전압의 레벨을 제어하는 경우를 예시로 나타낸 도면이다.
이하, 본 개시의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 개시를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 개시의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 개시의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.
구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.
구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.
도 1은 본 개시의 실시예들에 따른 디스플레이 장치의 개략적인 구성을 나타낸 도면이다.
도 1을 참조하면, 본 명세서의 일 실시예에 따른 디스플레이 장치(100)는 다수의 게이트 라인(GL)과 데이터 라인(DL)이 연결되고, 다수의 서브픽셀(SP)이 매트릭스 형태로 배열된 디스플레이 패널(110), 다수의 게이트 라인(GL)을 구동하는 게이트 구동 회로(120), 다수의 데이터 라인(DL)을 통해 데이터 전압을 공급하는 데이터 구동 회로(130), 게이트 구동 회로(120)와 데이터 구동 회로(130)를 제어하는 타이밍 컨트롤러(140), 및 파워 관리 회로(Power Management IC, 150)를 포함할 수 있다.
디스플레이 패널(110)은 다수의 게이트 라인(GL)을 통해 게이트 구동 회로(120)에서 전달되는 스캔 신호와 다수의 데이터 라인(DL)을 통해 데이터 구동 회로(130)에서 전달되는 데이터 전압을 기반으로 영상을 표시한다.
액정 디스플레이의 경우, 디스플레이 패널(110)은 두 장의 기판 사이에 형성된 액정층을 포함하며, TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 공지된 어떠한 모드로도 동작될 수 있을 것이다. 반면, 유기 발광 디스플레이의 경우, 디스플레이 패널(110)은 전면 발광(Top Emission) 방식, 배면 발광(Bottom Emission) 방식 또는 양면 발광(Dual Emission) 방식 등으로 구현될 수 있을 것이다.
디스플레이 패널(110)은 다수의 픽셀이 매트릭스 형태로 배열될 수 있으며, 각 픽셀은 서로 다른 컬러의 서브픽셀(SP), 예를 들어 화이트 서브픽셀, 레드 서브픽셀, 그린 서브픽셀, 및 블루 서브픽셀로 이루어지며, 각 서브픽셀(SP)은 다수의 데이터 라인(DL)과 다수의 게이트 라인(GL)에 의해 정의될 수 있다.
하나의 서브픽셀(SP)은 하나의 데이터 라인(DL)과 하나의 게이트 라인(GL)이 교차하는 영역에 형성된 박막 트랜지스터(Thin Film Transistor, TFT), 데이터 전압을 충전하는 유기 발광 다이오드와 같은 발광 소자, 발광 소자에 전기적으로 연결되어 전압을 유지시키기 위한 스토리지 커패시터(Storage Capacitor) 등을 포함할 수 있다.
예를 들어, 2,160 X 3,840 의 해상도를 가지는 디스플레이 장치(100)가 화이트(W), 레드(R), 그린(G), 블루(B)의 4개 서브픽셀(SP)로 이루어지는 경우, 2,160 개의 게이트 라인(GL)과 4개의 서브픽셀(WRGB)에 각각 연결되는 3,840 개의 데이터 라인(DL)에 의해, 모두 3,840 X 4 = 15,360 개의 데이터 라인(DL)이 구비될 수 있으며, 이들 게이트 라인(GL)과 데이터 라인(DL)이 교차되는 지점에 각각 서브픽셀(SP)이 배치될 것이다.
게이트 구동 회로(120)는 컨트롤러(140)에 의해 제어되는데, 디스플레이 패널(110)에 배치된 다수의 게이트 라인(GL)으로 스캔 신호를 순차적으로 출력함으로써 다수의 서브픽셀(SP)에 대한 구동 타이밍을 제어한다.
2,160 X 3,840 의 해상도를 가지는 디스플레이 장치(100)에서, 2,160 개의 게이트 라인(GL)에 대하여 제 1 게이트 라인으로부터 제 2,160 게이트 라인까지 순차적으로 스캔 신호를 출력하는 경우를 2,160상(2,160 phase) 구동이라 할 수 있다. 또는, 제 1 게이트 라인으로부터 제 4 게이트 라인까지 순차적으로 스캔 신호를 출력한 다음, 제 5 게이트 라인으로부터 제 8 게이트 라인까지 스캔 신호를 순차적으로 출력하는 경우와 같이, 4개의 게이트 라인(GL)을 단위로 순차적으로 스캔 신호를 출력하는 경우를 4상 구동이라고 한다. 즉, N개의 게이트 라인(GL) 마다 순차적으로 스캔 신호를 출력하는 경우를 N상 구동이라고 할 수 있다.
이 때, 게이트 구동 회로(120)는 하나 이상의 게이트 구동 집적 회로(Gate Driving Integrated Circuit; GDIC)를 포함할 수 있으며, 구동 방식에 따라 디스플레이 패널(110)의 일 측에만 위치할 수도 있고 양 측에 위치할 수도 있다. 또는, 게이트 구동 회로(120)가 디스플레이 패널(110)의 베젤(Bezel) 영역에 내장되어 GIP(Gate In Panel) 형태로 구현될 수도 있다.
데이터 구동 회로(130)는 타이밍 컨트롤러(140)로부터 영상 데이터(DATA)를 수신하고, 수신된 영상 데이터(DATA)를 아날로그 형태의 데이터 전압으로 변환한다. 그런 다음, 게이트 라인(GL)을 통해 스캔 신호가 인가되는 타이밍에 맞춰 데이터 전압을 각각의 데이터 라인(DL)으로 출력함으로써, 데이터 라인(DL)에 연결된 각 서브픽셀(SP)은 데이터 전압에 해당하는 밝기의 발광 신호를 디스플레이 한다.
마찬가지로, 데이터 구동 회로(130)는 하나 이상의 소스 구동 집적 회로(Source Driving Integrated Circuit; SDIC)를 포함할 수 있으며, 소스 구동 집적 회로(SDIC)는 TAB (Tape Automated Bonding) 방식 또는 COG (Chip On Glass) 방식으로 디스플레이 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나 디스플레이 패널(110) 상에 직접 배치될 수 있다.
경우에 따라서, 각 소스 구동 집적 회로(SDIC)는 디스플레이 패널(110)에 집적화되어 배치될 수도 있다. 또한, 각 소스 구동 집적 회로(SDIC)는 COF (Chip On Film) 방식으로 구현될 수 있으며, 이 경우에, 각 소스 구동 집적 회로(SDIC)는 회로 필름 상에 실장 되어, 회로 필름을 통해 디스플레이 패널(110)의 데이터 라인(DL)과 전기적으로 연결될 수 있다.
타이밍 컨트롤러(140)는 게이트 구동 회로(120)와 데이터 구동 회로(130)에 여러 가지 제어 신호를 공급하며, 게이트 구동 회로(120)와 데이터 구동 회로(130)의 동작을 제어한다. 즉, 타이밍 컨트롤러(140)는 각 프레임에서 구현하는 타이밍에 따라 게이트 구동 회로(120)가 스캔 신호를 출력하도록 제어하고, 다른 한편으로는 외부에서 수신한 영상 데이터(DATA)를 데이터 구동 회로(130)에 전달한다.
이 때, 타이밍 컨트롤러(140)는 영상 데이터(DATA)와 함께 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블 신호(Data Enable; DE), 메인 클럭(MCLK) 등을 포함하는 여러 가지 타이밍 신호를 외부의 호스트 시스템(200)으로부터 수신한다.
호스트 시스템(200)은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템, 모바일 기기, 웨어러블 기기 중 어느 하나일 수 있다.
이에 따라, 타이밍 컨트롤러(140)는 호스트 시스템(200)으로부터 수신한 여러 가지 타이밍 신호를 이용하여 제어 신호를 생성하고, 이를 게이트 구동 회로(120) 및 데이터 구동 회로(130)로 전달한다.
예를 들어, 타이밍 컨트롤러(140)는 게이트 구동 회로(120)를 제어하기 위해서, 게이트 스타트 펄스(Gate Start Pulse; GSP), 게이트 클럭(Gate Clock; GCLK), 게이트 출력 인에이블 신호(Gate Output Enable; GOE) 등을 포함하는 여러 가지 게이트 제어 신호를 출력한다. 여기에서, 게이트 스타트 펄스(GSP)는 게이트 구동 회로(120)를 구성하는 하나 이상의 게이트 구동 집적 회로(GDIC)가 동작을 시작하는 타이밍을 제어한다. 또한, 게이트 클럭(GCLK)은 하나 이상의 게이트 구동 집적 회로(GDIC)에 공통으로 입력되는 클럭 신호로서, 스캔 신호의 시프트 타이밍을 제어한다. 또한, 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 구동 집적 회로(GDIC)의 타이밍 정보를 지정한다.
또한, 타이밍 컨트롤러(140)는 데이터 구동 회로(130)를 제어하기 위하여, 소스 스타트 펄스(Source Start Pulse; SSP), 소스 샘플링 클럭(Source Sampling Clock; SCLK), 소스 출력 인에이블 신호(Source Output Enable; SOE) 등을 포함하는 각종 데이터 제어 신호를 출력한다. 여기에서, 소스 스타트 펄스(SSP)는 데이터 구동 회로(130)를 구성하는 하나 이상의 소스 구동 집적 회로(SDIC)가 데이터 샘플링을 시작하는 타이밍을 제어한다. 소스 샘플링 클럭(SCLK)은 소스 구동 집적 회로(SDIC)에서 데이터를 샘플링하는 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동 회로(130)의 출력 타이밍을 제어한다.
이러한 디스플레이 장치(100)는 디스플레이 패널(110), 게이트 구동 회로(120), 데이터 구동 회로(130) 등으로 각종 전압 또는 전류를 공급해주거나, 공급할 각종 전압 또는 전류를 제어하는 파워 관리 회로(150)를 포함할 수 있다.
파워 관리 회로(150)는 호스트 시스템(200)으로부터 공급되는 직류 입력 전압(Vin)을 조정하여 디스플레이 패널(100), 및 게이트 구동 회로(120)와 데이터 구동 회로(130)의 구동에 필요한 전원을 발생한다.
한편, 서브픽셀(SP)은 게이트 라인(GL)과 데이터 라인(DL)이 교차되는 지점에 위치하며, 각각의 서브픽셀(SP)에는 발광 소자가 배치될 수 있다. 예를 들어, 유기 발광 디스플레이 장치는 각각의 서브픽셀(SP)에 유기 발광 다이오드와 같은 발광 소자를 포함하며, 데이터 전압에 따라 발광 소자에 흐르는 전류를 제어함으로써 영상을 표시할 수 있다.
이러한 디스플레이 장치(100)는 액정 디스플레이(Liquid Crystal Display), 유기 발광 디스플레이(Organic Light Emitting Display), 플라즈마 디스플레이 패널(Plasma Display Panel) 등 다양한 타입의 장치일 수 있다.
도 2는 본 개시의 실시예들에 따른 디스플레이 장치의 시스템 예시도이다.
도 2를 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 데이터 구동 회로(130)에 포함된 소스 구동 집적 회로(SDIC)가 다양한 방식들(TAB, COG, COF 등) 중에서 COF (Chip On Film) 방식으로 구현되고, 게이트 구동 회로(120)가 다양한 방식들(TAB, COG, COF, GIP 등) 중에서 GIP (Gate In Panel) 형태로 구현된 경우를 나타낸 것이다.
게이트 구동 회로(120)가 GIP 형태로 구현되는 경우, 게이트 구동 회로(120)에 포함된 복수의 게이트 구동 집적 회로(GDIC)는 디스플레이 패널(110)의 베젤 영역에 직접 형성될 수 있다. 이 때, 게이트 구동 집적 회로(GDIC)는 베젤 영역에 배치된 게이트 구동 관련 신호 배선을 통해, 스캔 신호의 생성에 필요한 각종 신호(클럭 신호, 게이트 하이 신호, 게이트 로우 신호 등)를 공급받을 수 있다.
마찬가지로, 데이터 구동 회로(130)에 포함된 하나 이상의 소스 구동 집적 회로(SDIC)는 각각 소스 필름(SF) 상에 실장될 수 있으며, 소스 필름(SF)의 일측은 디스플레이 패널(110)과 전기적으로 연결될 수 있다. 또한, 소스 필름(SF)의 상부에는 소스 구동 집적 회로(SDIC)와 디스플레이 패널(110)을 전기적으로 연결하기 위한 배선들이 배치될 수 있다.
이러한 디스플레이 장치(100)는 복수의 소스 구동 집적 회로(SDIC)와 다른 장치들 간의 회로적인 연결을 위해서, 적어도 하나의 소스 인쇄 회로 기판(Source Printed Circuit Board; SPCB)과, 제어 부품들 및 각종 전기 장치들을 실장하기 위한 컨트롤 인쇄 회로 기판(Control Printed Circuit Board; CPCB)을 포함할 수 있다.
이 때, 적어도 하나의 소스 인쇄 회로 기판(SPCB)에는 소스 구동 집적 회로(SDIC)가 실장된 소스 필름(SF)의 타측이 연결될 수 있다. 즉, 소스 구동 집적 회로(SDIC)가 실장된 소스 필름(SF)은 일측이 디스플레이 패널(110)과 전기적으로 연결되고, 타측이 소스 인쇄 회로 기판(SPCB)과 전기적으로 연결될 수 있다.
컨트롤 인쇄 회로 기판(CPCB)에는 타이밍 컨트롤러(140)와 파워 관리 회로(Power Management IC, 150)가 실장될 수 있다. 타이밍 컨트롤러(140)는 데이터 구동 회로(130), 게이트 구동 회로(120)의 동작을 제어할 수 있다. 파워 관리 회로(150)는 디스플레이 패널(110), 데이터 구동 회로(130), 및 게이트 구동 회로(120) 등으로 구동 전압이나 전류를 공급할 수도 있고, 공급되는 전압이나 전류를 제어할 수 있다.
적어도 하나의 소스 인쇄 회로 기판(SPCB)과 컨트롤 인쇄 회로 기판(CPCB)은 적어도 하나의 연결 부재를 통해 회로적으로 연결될 수 있으며, 연결 부재는 예를 들어, 플렉서블 인쇄 회로(Flexible Printed Circuit; FPC), 플렉서블 플랫 케이블(Flexible Flat Cable; FFC) 등으로 이루어질 수 있다. 또한, 적어도 하나의 소스 인쇄 회로 기판(SPCB)과 컨트롤 인쇄 회로 기판(CPCB)은 하나의 인쇄 회로 기판으로 통합되어 구현될 수도 있다.
디스플레이 장치(100)는 컨트롤 인쇄 회로 기판(CPCB)과 전기적으로 연결된 세트 보드(Set Board, 170)를 더 포함할 수 있다. 이 때, 세트 보드(170)는 파워 보드(Power Board)라고 할 수도 있다. 이러한 세트 보드(170)에는 디스플레이 장치(100)의 전체 파워를 관리하는 메인 파워 관리 회로(Main Power Management Circuit; M-PMC, 160)가 존재할 수 있다. 메인 파워 관리 회로(160)는 파워 관리 회로(150)와 연동될 수 있다.
위와 같은 구성으로 이루어진 디스플레이 장치(100)의 경우, 구동 전압은 세트 보드(170)에서 발생되어 컨트롤 인쇄 회로 기판(CPCB) 내의 파워 관리 회로(150)로 전달된다. 파워 관리 회로(150)는 디스플레이 구동 또는 특성값 센싱에 필요한 구동 전압을 플렉서블 인쇄 회로(FPC), 또는 플렉서블 플랫 케이블(FFC)을 통해 소스 인쇄 회로 기판(SPCB)으로 전달한다. 소스 인쇄 회로 기판(SPCB)으로 전달된 구동 전압은 소스 구동 집적 회로(SDIC)를 통해 디스플레이 패널(110) 내의 특정 서브픽셀(SP)을 발광하거나 센싱하기 위해 공급된다.
이 때, 디스플레이 장치(100) 내의 디스플레이 패널(110)에 배열된 각 서브픽셀(SP)은 발광 소자와, 이를 구동하기 위한 구동 트랜지스터 등의 회로 소자로 구성될 수 있다.
각 서브픽셀(SP)을 구성하는 회로 소자의 종류 및 개수는, 제공 기능 및 설계 방식 등에 따라 다양하게 정해질 수 있다
도 3은 본 개시의 실시예들에 따른 디스플레이 장치에서 서브픽셀을 구성하는 회로의 한 가지 예시 도면이다.
도 3을 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)에서, 서브픽셀(SP)은 하나 이상의 트랜지스터와 커패시터를 포함할 수 있으며, 발광 소자가 배치될 수 있다.
예를 들어, 서브픽셀(SP)은 구동 트랜지스터(DRT), 스위칭 트랜지스터(SWT), 센싱 트랜지스터(SENT), 스토리지 커패시터(Cst), 및 발광 다이오드(ED)를 포함할 수 있다.
구동 트랜지스터(DRT)는 제 1 노드(N1), 제 2 노드(N2), 및 제 3 노드(N3)를 가진다. 구동 트랜지스터(DRT)의 제 1 노드(N1)는 스위칭 트랜지스터(SWT)가 턴-온 되면, 데이터 라인(DL)을 통해 데이터 구동 회로(130)로부터 데이터 전압(Vdata)이 인가되는 게이트 노드일 수 있다.
구동 트랜지스터(DRT)의 제 2 노드(N2)는 발광 다이오드(ED)의 애노드(Anode) 전극과 전기적으로 연결될 수 있으며, 소스 노드 또는 드레인 노드일 수 있다.
구동 트랜지스터(DRT)의 제 3 노드(N3)는 서브픽셀 구동 전압(EVDD)이 인가되는 구동 전압 라인(DVL)과 전기적으로 연결되며, 드레인 노드 또는 소스 노드일 수 있다.
이 때, 디스플레이 구동 기간에는 구동 전압 라인(DVL)으로 영상을 디스플레이 하는데 필요한 서브픽셀 구동 전압(EVDD)이 공급될 수 있는데, 예를 들어, 영상을 디스플레이 하는데 필요한 서브픽셀 구동 전압(EVDD)은 27V일 수 있다.
스위칭 트랜지스터(SWT)는 구동 트랜지스터(DRT)의 제 1 노드(N1)와 데이터 라인(DL) 사이에 전기적으로 연결되며, 게이트 라인(GL)이 게이트 노드에 연결되어 게이트 라인(GL)을 통해 공급되는 제 1 스캔 신호(SCAN1)에 따라 동작한다. 또한, 스위칭 트랜지스터(SWT)가 턴-온되는 경우에는 데이터 라인(DL)을 통해 공급되는 데이터 전압(Vdata)을 구동 트랜지스터(DRT)의 게이트 노드에 전달함으로써, 구동 트랜지스터(DRT)의 동작을 제어하게 된다.
센싱 트랜지스터(SENT)는 구동 트랜지스터(DRT)의 제 2 노드(N2)와 기준 전압 라인(RVL) 사이에 전기적으로 연결되며, 게이트 라인(GL)을 통해 공급되는 제 2 스캔 신호(SCAN2)에 따라 동작한다. 센싱 트랜지스터(SENT)가 턴-온되는 경우에는 기준 전압 라인(RVL)을 통해 공급되는 기준 전압(Vref)이 구동 트랜지스터(DRT)의 제 2 노드(N2)에 전달된다.
즉, 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)를 제어함으로써, 구동 트랜지스터(DRT)의 제 1 노드(N1) 전압과 제 2 노드(N2) 전압을 제어하게 되고, 이로 인해 발광 다이오드(ED)를 구동하기 위한 전류가 공급될 수 있도록 한다.
이러한 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)의 게이트 노드는 하나의 게이트 라인(GL)에 함께 연결될 수도 있고, 서로 다른 게이트 라인(GL)에 연결될 수도 있다. 여기에서는 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)가 서로 다른 게이트 라인(GL)에 연결된 구조를 예시로 나타낸 것이며, 이 경우에는 서로 다른 게이트 라인(GL)을 통해 전달되는 제 1 스캔 신호(SCAN1)와 제 2 스캔 신호(SCAN2)에 의해 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)를 독립적으로 제어할 수 있다.
반면, 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)가 하나의 게이트 라인(GL)에 연결된 경우에는 하나의 게이트 라인(GL)을 통해 전달되는 제 1 스캔 신호(SCAN1) 또는 제 2 스캔 신호(SCAN2)에 의해 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)를 동시에 제어할 수 있으며, 서브픽셀(SP)의 개구율(aperture ratio)이 증가할 수 있다.
한편, 서브픽셀(SP)에 배치된 트랜지스터는 n-타입 트랜지스터뿐만 아니라 p-타입 트랜지스터로 이루어질 수 있는데, 여기에서는 n-타입 트랜지스터로 구성된 경우를 예시로 나타내고 있다.
스토리지 커패시터(Cst)는 구동 트랜지스터(DRT)의 제 1 노드(N1)와 제 2 노드(N2) 사이에 전기적으로 연결되며, 한 프레임 동안 데이터 전압(Vdata)을 유지시켜준다.
이러한 스토리지 커패시터(Cst)는 구동 트랜지스터(DRT)의 유형에 따라 구동 트랜지스터(DRT)의 제 1 노드(N1)와 제 3 노드(N3) 사이에 연결될 수도 있다. 발광 다이오드(ED)의 애노드 전극은 구동 트랜지스터(DRT)의 제 2 노드(N2)와 전기적으로 연결될 수 있으며, 발광 다이오드(ED)의 캐소드(Cathode) 전극으로 기저 전압(EVSS)이 인가될 수 있다.
여기에서, 기저 전압(EVSS)은 그라운드 전압이거나 그라운드 전압보다 높거나 낮은 전압일 수 있다. 또한, 기전 전압(EVSS)은 구동 상태에 따라 가변될 수 있으며, 예를 들어, 디스플레이 구동 시점의 기저 전압(EVSS)과 센싱 구동 시점의 기저 전압(EVSS)이 서로 다르게 설정될 수 있다.
스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)는 스캔 신호(SCAN1, SCAN2)를 통해 제어되는 스캔 트랜지스터라고 할 수 있다.
이러한 서브픽셀(SP)의 구조는 1개 이상의 트랜지스터를 더 포함하거나, 경우에 따라서는 1개 이상의 커패시터를 더 포함하도록 이루어질 수도 있다.
본 개시의 디스플레이 장치(100)는 구동 트랜지스터(DRT)의 특성값, 예를 들어, 문턱 전압이나 이동도를 효과적으로 센싱하기 위해서, 구동 트랜지스터(DRT)의 특성값 센싱 구간에 스토리지 커패시터(Cst)에 충전되는 전압에 의해 흐르는 전류를 측정하는 방법을 사용할 수 있는데, 이를 전류 센싱이라고 한다.
즉, 구동 트랜지스터(DRT)의 특성값 센싱 구간에 스토리지 커패시터(Cst)에 충전된 전압에 의해 흐르는 전류를 측정함으로써, 서브픽셀(SP) 내 구동 트랜지스터(DRT)의 특성값이나 특성값의 변화를 알아낼 수 있다.
이 때, 기준 전압 라인(RVL)은 기준 전압(Vref)을 전달해주는 역할 뿐만 아니라, 서브픽셀 내 구동 트랜지스터(DRT)의 특성값을 센싱하기 위한 센싱 라인의 역할도 하기 때문에, 기준 전압 라인(RVL)을 센싱 라인 또는 센싱 채널이라고 할 수도 있다.
보다 구체적으로, 구동 트랜지스터(DRT)의 특성값 또는 특성값의 변화는 구동 트랜지스터(DRT)의 게이트 노드 전압과 소스 노드 전압의 차이에 대응될 수 있다.
이러한 구동 트랜지스터(DRT)의 특성값 보상은 외부의 추가적인 구성을 이용하지 않고 서브픽셀(SP)의 내부에서 구동 트랜지스터(DRT)의 특성값을 센싱하고 보상하는 내부 보상 또는 외부의 보상 회로를 이용해서 구동 트랜지스터(DRT)의 특성값을 센싱하고 보상하는 외부 보상으로 수행될 수 있다.
이 때, 외부 보상은 디스플레이 장치(100)의 출하 전에 이루어지고, 내부 보상은 디스플레이 장치(100)의 출하 후에 이루어질 수 있으나, 디스플레이 장치(100)의 출하 후에도 내부 보상과 외부 보상이 함께 이루어질 수도 있다
도 4는 본 개시의 실시예들에 따른 디스플레이 장치에서, 게이트 구동 회로가 GIP 타입으로 구현된 디스플레이 패널을 예시로 나타낸 도면이다.
도 4를 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)에서, 디스플레이 패널(110)에서 영상을 표시하는 표시 영역(A/A)에 2n 개의 게이트 라인(GL(1) ~ GL(2n), n은 자연수)이 배치될 수 있다.
이 때, 게이트 구동 회로(120)는 디스플레이 패널(110)의 표시 영역(A/A)의 외곽에 해당하는 비표시 영역에 내장되어 배치되며, 2n 개의 게이트 라인(GL(1) ~ GL(2n))과 서로 대응되는 2n 개의 GIP 회로(GIPC: GIP Circuit)를 포함할 수 있다.
따라서, 2n 개의 GIP 회로(GIPC)는 2n 개의 게이트 라인(GL(1) ~ GL(2n))으로 스캔 신호(SCAN)를 출력할 수 있다.
이와 같이, 게이트 구동 회로(120)를 GIP 타입으로 구현하는 경우, 게이트 구동 기능을 갖는 별도의 집적 회로를 제작하고, 이를 디스플레이 패널(110)에 본딩할 필요가 없으므로, 집적 회로의 수를 줄여주고 집적 회로를 디스플레이 패널(110)에 연결하는 공정을 생략할 수 있다. 또한, 디스플레이 패널(110)에서 집적 회로를 본딩하는 베젤 영역의 크기를 줄일 수 있다.
2n 개의 GIP 회로(GIPC)는 서로를 구별해주고, 2n 개의 게이트 라인(GL(1) ~ GL(2n))과의 대응 관계를 식별하기 위해, GIPC(1), GIPC(2), … GIPC(2n)으로 기재할 수 있다.
여기에서는, 2n 개의 GIP 회로(GIPC(1) ~ GIPC(2n)가 표시 영역(A/A)의 양측에 나누어져 배치되는 경우를 도시하였다. 예를 들어, 2n 개의 GIP 회로(GIPC(1) ~ GIPC(2n)) 중에서 홀수 번째 GIP 회로(GIPC(1), GIPC(3), … , GIPC(2n-1))는 홀수 번째 게이트 라인(GL(1), GL(3), … , GL(2n-1))을 구동할 수 있다. 2n 개의 GIP 회로(GIPC(1)~GIPC(2n)) 중에서 짝수 번째 GIP 회로(GIPC(2), GIPC(4), … , GIPC(2n))는 짝수 번째 게이트 라인(GL(2), GL(4), … , GL(2n))을 구동할 수 있다.
이와 달리, 2n 개의 GIP 회로(GIPC(1) ~ GIPC(2n)가 표시 영역(A/A)의 일 측에만 배치될 수도 있을 것이다.
디스플레이 패널(110)의 표시 영역(A/A)의 외곽에 해당하는 비표시 영역에는 스캔 신호(SCAN)의 생성 및 출력에 필요한 게이트 클럭을 게이트 구동 회로(120)에 전달하기 위한 복수의 클럭 신호 라인(CL)이 배치될 수 있다.
도 5는 본 개시의 실시예들에 따른 디스플레이 장치에서, 게이트 구동 집적 회로의 개략적 구성을 나타낸 블록도이다.
도 5를 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)에서, 하나의 게이트 구동 집적 회로는 시프트 레지스터(Shift Register, 122)와 버퍼 회로(124)를 포함할 수 있다.
게이트 구동 집적 회로는 게이트 스타트 펄스(GSP)에 따라 동작하기 시작해서 게이트 클럭(GCLK)에 따라 스캔 신호(SCAN)를 출력한다. 게이트 구동 집적 회로에서 출력되는 스캔 신호(SCAN)는 순차적으로 시프트되어 게이트 라인(GL)을 통해 순차적으로 공급된다.
버퍼 회로(124)는 게이트 구동 상태에 중요한 2가지 노드(Q, QB)가 존재하며, 풀업 트랜지스터(TU) 및 풀다운 트랜지스터(TD)를 포함할 수 있다. 여기서, 풀업 트랜지스터(TU)의 게이트 노드가 Q 노드에 해당하고, 풀다운 트랜지스터(TD)의 게이트 노드가 QB 노드에 해당할 수 있다.
시프트 레지스터(122)는 시프트 로직(Shift Logic) 회로라고도 할 수 있으며, 게이트 클럭(GCLK)에 동기 되어 스캔 신호(SCAN)를 생성하는데 사용될 수 있다.
시프트 레지스터(122)는 버퍼 회로(124)가 스캔 신호(SCAN)를 출력할 수 있도록, 버퍼 회로(124)에 연결되는 Q 노드와 QB 노드를 제어할 수 있으며, 이를 위해, 다수의 트랜지스터들을 포함할 수 있다.
시프트 레지스터(122)는 스캔 신호(SCAN)를 발생시키기 시작하여 게이트 클럭(GCLK)에 따라 시프트 레지시터(122)의 출력이 차례로 턴-온 된다. 즉, 게이트 클럭(GCLK)를 이용하여 시프트 레지스터(122)의 출력 시간을 제어함으로써, 순차적으로 게이트 라인(GL)의 온/오프를 결정하는 로직 상태를 버퍼 회로(124)로 전달할 수 있다.
이러한 시프트 레지스터(122)에 따라, 버퍼 회로(124)의 Q 노드와 QB 노드 각각의 전압 상태가 달라질 수 있다. 이에 따라, 버퍼 회로(124)는 해당하는 게이트 라인(GL)을 턴-온 시키기 위한 전압(예: 하이 레벨 전압 또는 로우 레벨 전압에 해당하며, 일 예로, 게이트 하이 전압(VGH)을 갖는 신호일 수 있음)을 해당 게이트 라인(GL)으로 출력하거나, 해당 게이트 라인(GL)을 턴-오프 시키기 위한 전압(예: 로우 레벨 전압 또는 하이 레벨 전압에 해당하며, 일 예로, 게이트 로우 전압(VGL)을 갖는 기저 전압(VSS)일 수 있음)을 해당 게이트 라인(GL)으로 출력할 수 있다.
한편, 하나의 게이트 구동 집적 회로는 시프트 레지스터(122)와 버퍼 회로(124) 이외에, 레벨 시프터(Level Shifter)를 더 포함할 수도 있다.
이 때, 게이트 구동 집적 회로를 구성하는 시프트 레지스터(122)와 버퍼 회로(124)는 다양한 구조로 연결될 수 있다.
도 6은 본 개시의 실시예들에 따른 게이트 구동 회로를 구성하는 다수의 스테이지 회로 구성을 나타낸 도면이다.
도 6을 참조하면, 본 명세서의 다른 실시예에 따른 게이트 구동 회로(120)는 제 1 내지 제 k 스테이지 회로(ST(1) 내지 ST(k))(k는 양의 정수), 게이트 전압 라인(131), 클럭 신호 라인(132), 라인 센싱 신호 라인(133), 리셋 신호 라인(134)을 포함한다.
여기에서 각 스테이지 회로(ST)는 게이트 구동 회로(120)를 구성하는 게이트 구동 집적 회로(GDIC) 또는 GIP 회로(GIPC)에 해당할 수 있다.
또한 게이트 구동 회로(120)는 제 1 스테이지 회로(ST(1))의 전단에 배치되는 전단 더미 스테이지 회로(DST1) 및 제 k 스테이지 회로(ST(k))의 후단에 배치되는 후단 더미 스테이지 회로(DST2)를 더 포함할 수 있다.
게이트 전압 라인(131)은 파워 관리 회로(150)로부터 공급되는 고전위 게이트 전압(GVDD) 및 저전위 게이트 전압(GVSS)을 제 1 내지 제 k 스테이지 회로(ST(1) 내지 ST(k)), 전단 더미 스테이지 회로(DST1), 후단 더미 스테이지 회로(DST2)에 각각 공급한다.
게이트 전압 라인(131)은 서로 다른 전압 레벨을 갖는 다수의 고전위 게이트 전압을 공급하는 다수의 고전위 게이트 전압 라인 및 서로 다른 전압 레벨을 갖는 다수의 저전위 게이트 전압을 공급하는 다수의 저전위 게이트 전압 라인을 포함할 수 있다.
예를 들어 게이트 전압 라인(131)은 서로 다른 전압 레벨을 갖는 제 1 고전위 게이트 전압(GVDD1), 제 2 고전위 게이트 전압(GVDD2), 제 3 고전위 게이트 전압(GVDD3)을 각각 공급하는 3개의 고전위 게이트 전압 라인 및 서로 다른 전압 레벨을 갖는 제 1 저전위 게이트 전압(GVSS1), 제 2 저전위 게이트 전압(GVSS2), 제 3 저전위 게이트 전압(GVSS3)을 각각 공급하는 3개의 저전위 게이트 전압 라인을 포함할 수 있다. 그러나 이는 단지 하나의 예시이며, 게이트 전압 라인(131)에 포함되는 라인의 수는 실시예에 따라 달라질 수 있다.
클럭 신호 라인(132)은 타이밍 컨트롤러(140)로부터 공급되는 다수의 클럭 신호들(CLKs), 예컨대 캐리 클럭 또는 스캔 클럭을 제 1 내지 제 k 스테이지 회로(ST(1) 내지 ST(k)), 전단 더미 스테이지 회로(DST1), 후단 더미 스테이지 회로(DST2)에 각각 공급한다.
라인 센싱 신호 라인(133)은 타이밍 컨트롤러(140)로부터 공급되는 라인 센싱 신호(LSP)를 제 1 내지 제 k 스테이지 회로(ST(1) 내지 ST(k))에 공급한다. 선택적으로, 라인 센싱 신호 라인(133)은 전단 더미 스테이지 회로(DST1)에 추가로 연결될 수 있다.
리셋 신호 라인(134)은 타이밍 컨트롤러(140)로부터 공급되는 리셋 신호(RESET)를 제 1 내지 제 k 스테이지 회로(ST(1) 내지 ST(k)), 전단 더미 스테이지 회로(DST1), 후단 더미 스테이지 회로(DST2)에 각각 공급한다.
패널 온 신호 라인(135)은 타이밍 컨트롤러(140)로부터 공급되는 패널 온 신호(POS)를 제 1 내지 제 k 스테이지 회로(ST(1) 내지 ST(k)), 전단 더미 스테이지 회로(DST1), 후단 더미 스테이지 회로(DST2)에 각각 공급한다.
또한, 여기에 도시된 라인들(131, 132, 133, 134) 이외에 다른 신호들을 공급하기 위한 라인이 제 1 내지 제 k 스테이지 회로(ST(1) 내지 ST(k)), 전단 더미 스테이지 회로(DST1), 후단 더미 스테이지 회로(DST2)와 추가적으로 연결될 수 있다. 예컨대 전단 더미 스테이지 회로(DST1)에 게이트 스타트 펄스(GSP)를 공급하기 위한 라인이 전단 더미 스테이지 회로(DST1)와 추가적으로 연결될 수 있다.
전단 더미 스테이지 회로(DST1)는 타이밍 컨트롤러(140)로부터 공급되는 게이트 스타트 펄스(GSP)의 입력에 응답하여 전단 캐리 신호(Cd1)를 출력한다.
전단 캐리 신호(Cd1)는 제 1 내지 제 k 스테이지 회로(ST(1) 내지 ST(k)) 중 어느 하나에 공급될 수 있다.
후단 더미 스테이지 회로(DST2)는 후단 캐리 신호(Cd2)를 출력한다. 후단 캐리 신호(Cd2)는 제 1 내지 제 k 스테이지 회로(ST(1) 내지 ST(k)) 중 어느 하나에 공급될 수 있다.
제 1 내지 제 k 스테이지 회로(ST(1) 내지 ST(k))는 서로 계단식으로 또는 종속적으로(cascaded) 연결될 수 있다.
제 1 내지 제 k 스테이지 회로(ST(1) 내지 ST(k))는 각각 j개(j는 양의 정수)의 스캔 신호(SCAN) 및 1개의 캐리 신호(C)를 출력한다. 즉, 임의의 스테이지 회로는 제 1 내지 제 j 스캔 신호 및 1개의 캐리 신호(C)를 출력한다.
예를 들어, 각각의 스테이지 회로는 4개의 스캔 신호(SCAN) 및 1개의 캐리 신호(C)를 출력한다. 예컨대 제 1 스테이지 회로(ST(1))는 제 1 스캔 신호(SCAN(1)), 제 2 스캔 신호(SCAN(2)), 제 3 스캔 신호(SCAN(3)), 제 4 스캔 신호(SCAN(4)) 및 제 1 캐리 신호(C(1))를 출력하고, 제 2 스테이지 회로(ST(2))는 제 5 스캔 신호(SCAN(5)), 제 6 스캔 신호(SCAN(6)), 제 7 스캔 신호(SCAN(7)), 제 8 스캔 신호(SCAN(8)) 및 제 2 캐리 신호(C(2))를 출력한다. 따라서, 여기의 실시예에서 j는 4이다.
제 1 내지 제 k 스테이지 회로(ST(1) 내지 ST(k))가 출력하는 스캔 신호의 수는 표시 패널(10)에 배치되는 게이트 라인(15)의 수(n)와 일치한다. 전술한 바와 같이 각각의 스테이지 회로는 j개의 스캔 신호를 출력한다. 따라서 j×k=n의 관계식이 성립된다.
예를 들어, j=4인 경우, 스테이지 회로의 수(k)는 게이트 라인(GL)의 수(n)의 1/4이다. 그러나 각각의 스테이지 회로가 출력하는 스캔 신호의 수는 이에 한정되지 않는다. 즉, 본 개시의 실시예에서 각각의 스테이지 회로는 1개, 2개 또는 3개의 스캔 신호를 출력할 수도 있고, 5개 이상의 스캔 신호를 출력할 수도 있다. 각각의 스테이지 회로가 출력하는 스캔 신호의 수에 따라서 스테이지 회로의 수도 달라질 수 있다.
제 1 내지 제 k 스테이지 회로(ST(1) 내지 ST(k))가 출력하는 스캔 신호(SCAN)는 구동 트랜지스터(DRT)의 문턱 전압을 센싱하기 위한 스캔 신호일 수도 있고, 영상 표시용 게이트 신호일 수도 있다. 또한 제 1 내지 제 k 스테이지 회로(ST(1) 내지 ST(k))가 출력하는 캐리 신호(C)는 각각 다른 스테이지 회로에 공급될 수 있다. 여기에서 임의의 스테이지 회로가 전단 스테이지 회로로부터 공급받는 캐리 신호는 전단 캐리 신호로 지칭되고, 후단 스테이지 회로로부터 공급받는 캐리 신호는 후단 캐리 신호로 지칭된다.
도 7은 본 개시의 실시예들에 따른 디스플레이 구동 회로에서, 게이트 구동 회로를 구성하는 스테이지 회로를 예시로 나타낸 도면이다.
도 7을 참조하면, 본 개시의 실시예들에 따른 스테이지 회로는 M 노드, Q 노드, QB 노드를 포함하며, 라인 선택부(502), Q 노드 제어부(504), Q 노드 안정화부(506), 인버터부(508), QB 노드 안정화부(510), 캐리 신호 출력부(512), 스캔 신호 출력부(514)를 포함한다.
라인 선택부(502)는 라인 센싱 신호(LSP)의 입력에 응답하여, 전단 캐리 신호(C(k-2))를 기초로 M 노드를 충전한다. 또한 라인 선택부(502)는 리셋 신호(RESET)의 입력에 응답하여 M 노드의 충전 전압을 기초로 Q 노드를 제 1 고전위 게이트 전압(GVDD1)의 레벨로 충전한다. 또한 라인 선택부(502)는 패널 온 신호(POS)의 입력에 응답하여 Q 노드를 제 3 저전위 게이트 전압(GVSS3)의 레벨로 방전 또는 리셋시킨다.
라인 선택부(502)는 제 11 내지 제 17 트랜지스터(T11 내지 T17)와, 프리차징 커패시터(CA)를 포함한다.
제 11 트랜지스터(T11) 및 제 12 트랜지스터(T12)는 제 1 고전위 게이트 전압(GVDD1)을 전달하는 제 1 고전위 게이트 전압 라인과 M 노드 사이에 연결된다. 또한 제 11 트랜지스터(T11) 및 제 12 트랜지스터(T12)는 서로 직렬로 연결된다.
제 11 트랜지스터(T11)는 라인 센싱 신호(LSP)의 입력에 응답하여 전단 캐리 신호(C(k-2))를 제 1 연결 노드(NC1)로 출력한다.
제 12 트랜지스터(T12)는 라인 센싱 신호(LSP)의 입력에 응답하여 제 1 연결 노드(NC1)를 M 노드에 전기적으로 연결한다. 예컨대 하이 전압의 라인 센싱 신호(LSP)가 제 11 트랜지스터(T11) 및 제 12 트랜지스터(T12)에 입력되면 제 11 트랜지스터(T11) 및 제 12 트랜지스터(T12)는 동시에 턴 온되어 M 노드가 제 1 고전위 게이트 전압(GVDD1) 레벨로 충전된다.
제 13 트랜지스터(T13)는 M 노드의 전압 레벨이 하이 레벨일 때 턴 온되어 제 1 고전위 게이트 전압(GVDD1)을 제 1 연결 노드(NC1)에 공급한다. 제 1 연결 노드(NC1)에 제 1 고전위 게이트 전압(GVDD1)이 공급되면 제 11 트랜지스터(T11)의 게이트 전압과 제 1 연결 노드(NC1) 간의 전압 차가 증가한다.
따라서 제 11 트랜지스터(T11)의 게이트 노드에 로우 레벨의 라인 센싱 신호(LSP)가 입력되어 제 11 트랜지스터(T11)가 턴-오프될 때, 제 11 트랜지스터(T11)의 게이트 전압과 제 1 연결 노드(NC1) 간의 전압차로 인하여 제 11 트랜지스터(T11)가 완전히 턴-오프 상태로 유지될 수 있다. 이에 따라서 제 11 트랜지스터(T11)의 전류 누설 및 그에 따른 M 노드의 전압 강하가 방지되어 M 노드의 전압이 안정적으로 유지될 수 있다.
프리차징 커패시터(CA)는 제 1 고전위 게이트 전압(GVDD1)을 전달하는 제 1 고전위 게이트 전압 라인과 M 노드 사이에 연결되어 제 1 고전위 게이트 전압(GVDD1)과 M 노드에 충전된 전압의 차이를 저장한다.
제 11 트랜지스터(T11), 제 12 트랜지스터(T12), 제 13 트랜지스터(T13)가 턴 온되면 프리차징 커패시터(CA)는 전단 캐리 신호(C(k-2))의 하이 전압을 저장한다. 제 11 트랜지스터(T11), 제 12 트랜지스터(T12), 제 13 트랜지스터(T13)가 턴-오프되면 프리차징 커패시터(CA)는 저장된 전압으로 M 노드의 전압을 일정 시간동안 유지시킨다.
제 14 트랜지스터(T14) 및 제 15 트랜지스터(T15)는 제 1 고전위 게이트 전압(GVDD1)을 전달하는 제 1 고전위 게이트 전압 라인과 Q 노드 사이에 연결된다. 제 14 트랜지스터(T14) 및 제 15 트랜지스터(T15)는 서로 직렬로 연결된다.
제 14 트랜지스터(T14) 및 제 15 트랜지스터(T15)는 M 노드의 전압과 리셋 신호(RESET)의 입력에 응답하여 Q 노드를 제 1 고전위 게이트 전압(GVDD1)으로 충전한다.
제 14 트랜지스터(T14)는 M 노드의 전압이 하이 레벨일 때 턴-온되어 제 1 고전위 게이트 전압(GVDD1)을 제 14 트랜지스터(T14) 및 제 15 트랜지스터(T15)의 공유 노드에 전달한다.
제 15 트랜지스터(T15)는 하이 레벨의 리셋 신호(RESET)에 의해서 턴-온되어 공유 노드의 전압을 Q 노드에 공급한다. 따라서 제 14 트랜지스터(T14) 및 제 15 트랜지스터(T15)가 동시에 턴-온되면 Q 노드는 제 1 고전위 게이트 전압(GVDD1)으로 충전된다.
제 16 트랜지스터(T16) 및 제 17 트랜지스터(T17)는 Q 노드와 제 3 저전위 게이트 전압(GVSS3)을 전달하는 제 3 저전위 게이트 전압 라인 사이에 연결된다. 제 16 트랜지스터(T16) 및 제 17 트랜지스터(T17)는 서로 직렬로 연결된다.
제 16 트랜지스터(T16) 및 제 17 트랜지스터(T17)는 패널 온 신호(POS)의 입력에 응답하여 Q 노드를 제 3 저전위 게이트 전압(GVSS3)으로 방전시킨다. Q 노드가 제 3 저전위 게이트 전압(GVSS3)으로 방전되는 것은 Q 노드가 리셋되는 것으로도 표현될 수 있다.
제 17 트랜지스터(T17)는 하이 레벨의 패널 온 신호(POS)의 입력에 의해서 턴-온되어 QH 노드에 제 3 저전위 게이트 전압(GVSS3)을 공급한다.
제 16 트랜지스터(T16)는 하이 레벨의 패널 온 신호(POS)의 입력에 따라서 턴-온되어 Q 노드와 QH 노드를 전기적으로 연결한다. 따라서 제 16 트랜지스터(T16) 및 제 17 트랜지스터(T17)가 동시에 턴 온되면 Q 노드는 제 3 저전위 게이트 전압(GVSS3)으로 방전 또는 리셋된다.
Q 노드 제어부(504)는 전단 캐리 신호(C(k-2))의 입력에 응답하여 Q 노드를 제 1 고전위 게이트 전압(GVDD1)의 레벨로 충전하고, 후단 캐리 신호(C(k+2))의 입력에 응답하여 Q 노드를 제 3 저전위 게이트 전압(GVSS3)의 레벨로 방전시킨다..
Q 노드 제어부(504)는 제 21 내지 제 28 트랜지스터(T21 내지 T28)를 포함한다.
제 21 트랜지스터(T21) 및 제 22 트랜지스터(T22)는 제 1 고전위 게이트 전압(GVDD1)을 전달하는 제 1 고전위 게이트 전압 라인과 Q 노드 사이에 연결된다. 제 21 트랜지스터(T21) 및 제 22 트랜지스터(T22)는 서로 직렬로 연결된다.
제 21 트랜지스터(T21) 및 제 22 트랜지스터(T22)는 전단 캐리 신호(C(k-2))의 입력에 응답하여 Q 노드를 제 1 고전위 게이트 전압(GVDD1) 레벨로 충전한다.
제 21 트랜지스터(T21)는 전단 캐리 신호(C(k-2))의 입력에 따라서 턴-온되어 제 2 연결 노드(NC2)에 제 1 고전위 게이트 전압(GVDD1)을 공급한다.
제 22 트랜지스터(T22)는 전단 캐리 신호(C(k-2))의 입력에 따라서 턴-온되어 제 2 연결 노드(NC2)와 Q 노드를 전기적으로 연결한다. 따라서 제 21 트랜지스터(T21) 및 제 22 트랜지스터(T22)가 동시에 턴-온되면 제 1 고전위 게이트 전압(GVDD1)이 Q 노드에 공급된다.
제 25 트랜지스터(T25) 및 제 26 트랜지스터(T26)는 제 3 고전위 게이트 전압(GVDD3)을 전달하는 제 3 고전위 게이트 전압 라인과 연결된다. 제 25 트랜지스터(T25) 및 제 26 트랜지스터(T26)는 제 3 고전위 게이트 전압(GVDD3)에 응답하여 제 2 연결 노드(NC2)에 제 3 고전위 게이트 전압(GVDD3)을 공급한다.
제 25 트랜지스터(T25) 및 제 26 트랜지스터(T26)는 제 3 고전위 게이트 전압(GVDD3)에 의해서 동시에 턴-온되어 제 2 연결 노드(NC2)에 제 3 고전위 게이트 전압(GVDD3)을 상시적으로 공급함으로써 제 21 트랜지스터(T21)의 게이트 전압과 제 2 연결 노드(NC2) 간의 전압 차이를 증가시킨다. 따라서 제 21 트랜지스터(T21)의 게이트 노드에 로우 레벨의 전단 캐리 신호(C(k-2))가 입력되어 제 21 트랜지스터(T21)가 턴-오프될 때, 제 21 트랜지스터(T21)의 게이트 전압과 제 2 연결 노드(NC2) 간의 전압 차이로 인하여 제 21 트랜지스터(T21)가 완전히 턴-오프 상태로 유지될 수 있다.
이에 따라, 제 21 트랜지스터(T21)의 전류 누설 및 그에 따른 Q 노드의 전압 강하가 방지되어 Q 노드의 전압이 안정적으로 유지될 수 있다.
예를 들어, 제 21 트랜지스터(T21)의 문턱 전압이 부극성(-)일 때, 제 21 트랜지스터(T21)의 게이트-소스 전압(Vgs)은 드레인 전극에 공급되는 제 3 고전위 게이트 전압(GVDD3)에 의해서 부극성(-)으로 유지된다.
따라서 제 21 트랜지스터(T21)의 게이트 노드에 로우 레벨의 전단 캐리 신호(C(k-2))가 입력되어 제 21 트랜지스터(T21)가 턴-오프될 때, 제 21 트랜지스터(T21)가 완전히 턴-오프 상태로 유지되어 누설 전류의 발생이 방지된다.
여기에서, 제 3 고전위 게이트 전압(GVDD3)은 제 1 고전위 게이트 전압(GVDD1)보다 낮은 전압 레벨로 설정된다.
제 23 트랜지스터(T23) 및 제 24 트랜지스터(T24)는 Q 노드와 제 3 저전위 게이트 전압(GVSS3)을 전달하는 제 3 저전위 게이트 전압 라인 사이에 연결된다. 제 23 트랜지스터(T23) 및 제 24 트랜지스터(T24)는 서로 직렬로 연결된다.
제 23 트랜지스터(T23) 및 제 24 트랜지스터(T24)는 후단 캐리 신호(C(k+2))의 입력에 응답하여 Q 노드 및 QH 노드를 제 3 저전위 게이트 전압(GVSS3) 레벨로 방전시킨다.
제 24 트랜지스터(T24)는 후단 캐리 신호(C(k+2))의 입력에 따라서 턴-온되어 QH 노드를 제 3 저전위 게이트 전압(GVSS3) 레벨로 방전시킨다. 제 23 트랜지스터(T23)는 후단 캐리 신호(C(k+2))의 입력에 따라서 턴-온되어 Q 노드와 QH 노드를 전기적으로 연결한다. 따라서 제 23 트랜지스터(T23) 및 제 24 트랜지스터(T24)가 동시에 턴 온되면 Q 노드 및 QH 노드가 각각 제 3 저전위 게이트 전압(GVSS3)의 레벨로 방전 또는 리셋된다.
제 27 트랜지스터(T27) 및 제 28 트랜지스터(T28)는 제 1 고전위 게이트 전압(GVDD1)을 전달하는 제 1 고전위 게이트 전압 라인과 Q 노드 사이, 그리고 제 1 고전위 게이트 전압(GVDD1)을 전달하는 제 1 고전위 게이트 전압 라인과 QH 노드 사이에 연결된다. 제 27 트랜지스터(T27) 및 제 28 트랜지스터(T28)는 서로 직렬로 연결된다.
제 27 트랜지스터(T27) 및 제 28 트랜지스터(T28)는 Q 노드의 전압에 응답하여 제 1 고전위 게이트 전압(GVDD1)을 QH 노드에 공급한다. 제 27 트랜지스터(T27)는 Q 노드의 전압이 하이 레벨일 때 턴-온되어 제 1 고전위 게이트 전압(GVDD1)을 제 27 트랜지스터(T27) 및 제 28 트랜지스터(T28)의 공유 노드에 공급한다.
제 28 트랜지스터(T28)는 Q 노드의 전압이 하이 레벨일 때 턴-온되어 공유 노드와 QH 노드를 전기적으로 연결한다. 따라서 제 27 트랜지스터(T27) 및 제 28 트랜지스터(T28)는 Q 노드의 전압이 하이 레벨일 때 동시에 턴-온되어 제 1 고전위 게이트 전압(GVDD1)을 QH 노드에 공급한다.
QH 노드에 제 1 고전위 게이트 전압(GVDD1)이 공급되면 제 23 트랜지스터(T23)의 게이트 노드와 QH 노드 간의 전압 차이가 증가한다. 따라서 제 23 트랜지스터(T23)의 게이트 노드에 로우 레벨의 후단 캐리 신호(C(k+2))가 입력되어 제 23 트랜지스터(T23)가 턴-오프될 때, 제 23 트랜지스터(T23)의 게이트 전압과 QH 노드 간의 전압 차이로 인하여 제 23 트랜지스터(T23)가 완전히 턴-오프 상태로 유지될 수 있다. 이에 따라서 제 23 트랜지스터(T23)의 전류 누설 및 그에 따른 Q 노드의 전압 강하가 방지되어 Q 노드의 전압이 안정적으로 유지될 수 있다.
Q 노드 안정화부(506)는 QB 노드의 전압에 응답하여 Q 노드 및 QH 노드를 제 3 저전위 게이트 전압(GVSS3)의 레벨로 방전시킨다. Q 노드 안정화부(506)는 제 31 트랜지스터(T31) 및 제 32 트랜지스터(T32)를 포함한다. 제 31 트랜지스터(T31) 및 제 32 트랜지스터(T32)는 Q 노드와 제 3 저전위 게이트 전압(GVSS3)을 전달하는 제 3 저전위 게이트 전압 라인 사이에 연결된다. 제 31 트랜지스터(T31) 및 제 32 트랜지스터(T32)는 서로 직렬로 연결된다.
제 31 트랜지스터(T31) 및 제 32 트랜지스터(T32)는 QB 노드의 전압에 응답하여 Q 노드 및 QH 노드를 제 3 저전위 게이트 전압(GVSS3)의 레벨로 방전시킨다. 제 32 트랜지스터(T32)는 QB 노드의 전압이 하이 레벨일 때 턴-온되어 제 31 트랜지스터(T31) 및 제 32 트랜지스터(T32)의 공유 노드에 제 3 저전위 게이트 전압(GVSS3)을 공급한다.
제 31 트랜지스터(T31)는 QB 노드의 전압이 하이 레벨일 때 턴-온되어 Q 노드와 QH 노드를 전기적으로 연결한다. 따라서 제 31 트랜지스터(T31) 및 제 32 트랜지스터(T32)가 QB 노드의 전압에 응답하여 동시에 턴-온되면 Q 노드 및 QH 노드는 각각 제 3 저전위 게이트 전압(GVSS3)의 레벨로 방전 또는 리셋된다.
인버터부(508)는 Q 노드의 전압 레벨에 따라서 QB 노드의 전압 레벨을 변경한다. 인버터부(508)는 제 41 내지 제 45 트랜지스터(T41 내지 T45)를 포함한다.
제 42 트랜지스터(T42) 및 제 43 트랜지스터(T43)는 제 2 고전위 게이트 전압(GVDD2)을 전달하는 제 2 고전위 게이트 전압 라인과 제 3 연결 노드(NC3) 사이에 연결된다. 제 42 트랜지스터(T42) 및 제 43 트랜지스터(T43)는 서로 직렬로 연결된다.
제 42 트랜지스터(T42) 및 제 43 트랜지스터(T43)는 제 2 고전위 게이트 전압(GVDD2)에 응답하여 제 3 연결 노드(NC3)에 제 2 고전위 게이트 전압(GVDD2)을 공급한다. 제 42 트랜지스터(T42)는 제 2 고전위 게이트 전압(GVDD2)에 의해서 턴 온되어 제 2 고전위 게이트 전압(GVDD2)을 제 42 트랜지스터(T42) 및 제 43 트랜지스터(T43)의 공유 노드에 공급한다.
제 43 트랜지스터(T43)는 제 2 고전위 게이트 전압(GVDD2)에 의해서 턴-온되어 제 42 트랜지스터(T42) 및 제 43 트랜지스터(T43)의 공유 노드와 제 3 연결 노드(NC3)을 전기적으로 연결한다. 따라서 제 42 트랜지스터(T42) 및 제 43 트랜지스터(T43)가 제 2 고전위 게이트 전압(GVDD2)에 의해서 동시에 턴-온되면 제 3 연결 노드(NC3)가 제 2 고전위 게이트 전압(GVDD2)의 레벨로 충전된다.
제 44 트랜지스터(T44)는 제 3 연결 노드(NC3)와 제 2 저전위 게이트 전압(GVSS2)을 전달하는 제 2 저전위 게이트 전압 라인 사이에 연결된다.
제 44 트랜지스터(T44)는 Q 노드의 전압에 응답하여 제 2 저전위 게이트 전압(GVSS2)을 제 3 연결 노드(NC3)에 공급한다. 제 44 트랜지스터(T44)는 Q 노드의 전압이 하이 레벨일 때 턴-온되어 제 3 연결 노드(NC3)를 제 2 저전위 게이트 전압(GVSS2)으로 방전 또는 리셋시킨다.
제 41 트랜지스터(T41)는 제 2 고전위 게이트 전압(GVDD2)을 전달하는 제 2 고전위 게이트 전압 라인과 QB 노드 사이에 연결된다.
제 41 트랜지스터(T41)는 제 3 연결 노드(NC3)의 전압에 응답하여 QB 노드에 제 2 고전위 게이트 전압(GVDD2)을 공급한다. 제 41 트랜지스터(T41)는 제 3 연결 노드(NC3)의 전압이 하이 레벨일 때 턴-온되어 QB 노드를 제 2 고전위 게이트 전압(GVDD2)의 레벨로 충전한다.
제 45 트랜지스터(T45)는 QB 노드와 제 3 저전위 게이트 전압(GVSS3)을 전달하는 제 3 저전위 게이트 전압 라인 사이에 연결된다.
제 45 트랜지스터(T45)는 Q 노드의 전압에 응답하여 QB 노드에 제3 저전위 전압(GVSS3)을 공급한다. 제 45 트랜지스터(T45)는 Q 노드의 전압이 하이 레벨일 때 턴-온되어 QB 노드를 제 3 저전위 게이트 전압(GVSS3) 레벨로 방전 또는 리셋시킨다.
QB 노드 안정화부(510)는 후단 캐리 신호(C(k-2))의 입력, 리셋 신호(RESET)의 입력 및 M 노드의 충전 전압에 응답하여 QB 노드를 제 3 저전위 게이트 전압(GVSS3)의 레벨로 방전시킨다. QB 노드 안정화부(510)는 제 51 내지 제 53 트랜지스터(T51 내지 T53)를 포함한다.
제 51 트랜지스터(T51)는 QB 노드와 제 3 저전위 게이트 전압(GVSS3)을 전달하는 제 3 저전위 게이트 전압 라인 사이에 연결된다.
제 51 트랜지스터(T51)는 후단 캐리 신호(C(k-2))의 입력에 응답하여 QB 노드에 제 3 저전위 게이트 전압(GVSS3)을 공급한다.
제 52 트랜지스터(T52) 및 제 53 트랜지스터(T53)는 QB 노드와 제 3 저전위 게이트 전압(GVSS3)을 전달하는 제 3 저전위 게이트 전압 라인 사이에 연결된다. 제 52 트랜지스터(T52) 및 제 53 트랜지스터(T53)는 서로 직렬로 연결된다.
제 52 트랜지스터(T52) 및 제 53 트랜지스터(T53)는 리셋 신호(RESET)의 입력 및 M 노드의 충전 전압에 응답하여 QB 노드를 제 3 저전위 게이트 전압(GVSS3) 레벨로 방전시킨다.
제 53 트랜지스터(T53)는 M 노드의 전압이 하이 레벨일 때 턴-온되어 제 52 트랜지스터(T52) 및 제 53 트랜지스터(T53)의 공유 노드에 제 3 저전위 게이트 전압(GVSS3)을 공급한다.
제 52 트랜지스터(T52)는 리셋 신호(RESET)의 입력에 의해서 턴-온되어 제 52 트랜지스터(T52) 및 제 53 트랜지스터(T53)의 공유 노드와 QB 노드를 전기적으로 연결한다. 따라서 M 노드의 전압이 하이 레벨인 상태에서 리셋 신호(RESET)가 입력되면 제 52 트랜지스터(T52) 및 제 53 트랜지스터(T53)가 동시에 턴 온되어 QB 노드가 제 3 저전위 게이트 전압(GVSS2) 레벨로 방전 또는 리셋된다.
캐리 신호 출력부(512)는 Q 노드의 전압 레벨 또는 QB 노드의 전압 레벨에 따라서 캐리 클럭(CRCLK(k))의 전압 레벨 또는 제 3 저전위 게이트 전압(GVSS3) 레벨을 기초로 캐리 신호(C(k))를 출력한다.
캐리 신호 출력부(512)는 제 61 트랜지스터(T61), 제 62 트랜지스터(T62), 부스팅 커패시터(CC)를 포함한다.
제 61 트랜지스터(T61)는 캐리 클럭(CRCLK(k))를 전달하는 클럭 라인과 제 1 출력 노드(NO1) 사이에 연결된다. 제 61 트랜지스터(T61)의 게이트 노드와 소스 노드 사이에는 부스팅 커패시터(CC)가 연결된다.
제 61 트랜지스터(T61)는 Q 노드의 전압에 응답하여 캐리 클럭(CRCLK(k))를 기초로 제 1 출력 노드(NO1)를 통해 하이 레벨의 캐리 신호(C(k))를 출력한다. 제 61 트랜지스터(T61)는 Q 노드의 전압이 하이 레벨일 때 턴-온되어 하이 레벨의 캐리 클럭(CRCLK(k))를 제 1 출력 노드(NO1)로 공급한다. 이에 따라서 하이 레벨의 캐리 신호(C(k))가 출력된다.
캐리 신호(C(k))가 출력될 때, 부스팅 커패시터(CC)는 하이 레벨의 캐리 클럭(CRCLK(k))에 동기하여 Q 노드의 전압을 제 1 고전위 게이트 전압(GVDD1)의 레벨보다 높은 부스팅 전압 레벨까지 부트스트랩(Bootstrap) 시킨다. Q 노드의 전압이 부트스트래핑되면 하이 레벨의 캐리 클럭(CRCLK(k))가 빠르게 그리고 왜곡없이 캐리 신호(C(k))로 출력될 수 있다.
제 62 트랜지스터(T62)는 제 1 출력 노드(NO1)와 제 3 저전위 게이트 전압(GVSS3)을 전달하는 제 3 저전위 게이트 전압 라인 사이에 연결된다.
제 62 트랜지스터(T62)는 QB 노드의 전압에 응답하여 제 3 저전위 게이트 전압(GVSS3)을 기초로 제 1 출력 노드(NO1)를 통해 로우 레벨의 캐리 신호(C(k))를 출력한다. 제 62 트랜지스터(T62)는 QB 노드의 전압이 하이 레벨일 때 턴-온되어 제 3 저전위 전압(GVSS3)을 제 1 출력 노드(NO1)로 공급한다. 이에 따라서 로우 레벨의 캐리 신호(C(k))가 출력된다.
스캔 신호 출력부(514)는 Q 노드의 전압 레벨 또는 QB 노드의 전압 레벨에 따라서 다수의 스캔 클럭(SCCLK(i), SCCLK(i+1), SCCLK(i+2), SCCLK(i+3))의 전압 레벨 또는 제 1 저전위 게이트 전압(GVSS1) 레벨을 기초로 다수의 스캔 신호(SCAN(i), SCAN(i+1), SCAN(i+2), SCAN(i+3))를 출력한다. (i는 양의 정수)
여기에서, 다수의 스캔 클럭(SCCLK(i), SCCLK(i+1), SCCLK(i+2), SCCLK(i+3))은 게이트 클럭(GCLK)에 대응되는 신호로서, 게이트 구동 집적 회로(GDIC)에서 출력되는 스캔 신호(SCAN(i), SCAN(i+1), SCAN(i+2), SCAN(i+3))의 개수에 따라 달라질 수 있다.
스캔 신호 출력부(514)는 제 71 내지 제 78 트랜지스터(T71 내지 T78), 부스팅 커패시터(CS1, CS2, CS3, CS4)를 포함한다.
제 71 트랜지스터(T71), 제 73 트랜지스터(T73), 제 75 트랜지스터(T75), 제 77 트랜지스터(T77)는 각각 스캔 클럭(SCCLK(i), SCCLK(i+1), SCCLK(i+2), SCCLK(i+3))를 전달하는 클럭 라인과 제 2 내지 제 5 출력 노드(NO2 내지 NO5) 사이에 연결된다.
제 71 트랜지스터(T71), 제 73 트랜지스터(T73), 제 75 트랜지스터(T75), 제 77 트랜지스터(T77)의 게이트 노드와 소스 노드 사이에는 각각 부스팅 커패시터(CS1, CS2, CS3, CS4)가 연결된다.
제 71 트랜지스터(T71), 제 73 트랜지스터(T73), 제 75 트랜지스터(T75), 제 77 트랜지스터(T77)는 각각 Q 노드의 전압에 응답하여 스캔 클럭(SCCLK(i), SCCLK(i+1), SCCLK(i+2), SCCLK(i+3))를 기초로 제 2 출력 노드(NO2), 제 3 출력 노드(NO3), 제 4 출력 노드(NO4), 제 5 출력 노드(NO5)를 통해 하이 레벨의 스캔 신호(SCAN(i), SCAN(i+1), SCAN(i+2), SCAN(i+3))를 출력한다.
제 71 트랜지스터(T71), 제 73 트랜지스터(T73), 제 75 트랜지스터(T75), 제 77 트랜지스터(T77)는 Q 노드의 전압이 하이 레벨일 때 턴-온되어 하이 레벨의 스캔 클럭(SCCLK(i), SCCLK(i+1), SCCLK(i+2), SCCLK(i+3))를 제 2 출력 노드(NO2), 제 3 출력 노드(NO3), 제 4 출력 노드(NO4), 제 5 출력 노드(NO5)로 각각 공급한다. 이에 따라서 하이 레벨의 스캔 신호(SCAN(i), SCAN(i+1), SCAN(i+2), SCAN(i+3))가 각각 출력된다.
제 71 트랜지스터(T71), 제 73 트랜지스터(T73), 제 75 트랜지스터(T75), 제 77 트랜지스터(T77)는 각각 풀업 트랜지스터에 해당한다.
스캔 신호(SCAN(i), SCAN(i+1), SCAN(i+2), SCAN(i+3))가 출력될 때, 부스팅 커패시터(CS1, CS2, CS3, CS4)는 하이 레벨의 스캔 클럭(SCCLK(i), SCCLK(i+1), SCCLK(i+2), SCCLK(i+3))에 동기하여 Q 노드의 전압을 제 1 고전위 게이트 전압(GVDD1) 레벨보다 높은 부스팅 전압 레벨까지 부트스트랩 또는 증가시킨다. Q 노드의 전압이 부트스트래핑되면 하이 레벨의 스캔 클럭(SCCLK(i), SCCLK(i+1), SCCLK(i+2), SCCLK(i+3))가 빠르게 그리고 왜곡없이 스캔 신호(SCAN(i), SCAN(i+1), SCAN(i+2), SCAN(i+3))로 출력될 수 있다.
제 72 트랜지스터(T72), 제 74 트랜지스터(T74), 제 76 트랜지스터(T76), 제 78 트랜지스터(T78)는 QB 노드의 전압에 응답하여 제 1 저전위 게이트 전압(GVSS1)을 기초로 제 2 출력 노드(NO2), 제 3 출력 노드(NO3), 제 4 출력 노드(NO4), 제 5 출력 노드(NO5)를 통해서 로우 레벨의 스캔 신호(SCAN(i), SCAN(i+1), SCAN(i+2), SCAN(i+3))를 각각 출력한다.
제 72 트랜지스터(T72), 제 74 트랜지스터(T74), 제 76 트랜지스터(T76), 제 78 트랜지스터(T78)는 QB 노드의 전압이 하이 레벨일 때 턴-온되어 제 1 저전위 게이트 전압(GVSS1)을 제 2 출력 노드(NO2), 제 3 출력 노드(NO3), 제 4 출력 노드(NO4), 제 5 출력 노드(NO5)로 각각 공급한다. 이에 따라서 로우 레벨의 스캔 신호(SCAN(i), SCAN(i+1), SCAN(i+2), SCAN(i+3))가 출력된다.
제 72 트랜지스터(T72), 제 74 트랜지스터(T74), 제 76 트랜지스터(T76), 제 78 트랜지스터(T78)는 각각 풀다운 트랜지스터에 해당한다.
여기에서는, 각각의 스테이지 회로에 서로 다른 레벨로 설정되는 3개의 고전위 게이트 전압(GVDD1, GVDD2, GVDD3) 및 서로 다른 레벨로 설정되는 3개의 저전위 게이트 전압(GVSS1, GVSS2, GVSS3)이 공급되는 경우를 나타내고 있다. 예를 들어 제 1 고전위 게이트 전압(GVDD1)은 20V, 제 2 고전위 게이트 전압(GVDD2)은 16V, 제 3 고전위 게이트 전압(GVDD3)은 14V로 설정될 수 있고, 제 1 저전위 게이트 전압(GVSS1)은 -6V, 제 2 저전위 게이트 전압(GVSS2)은 -10V, 제 3 저전위 게이트 전압(GVSS3)은 -12V로 설정될 수 있다. 이러한 수치는 단지 하나의 예시일 뿐이며 고전위 게이트 전압 및 저전위 게이트 전압의 레벨은 실시예에 따라 다르게 설정될 수 있을 것이다..
한편, 게이트 구동 집적 회로(GDIC)는 다수의 트랜지스터로 이루어지기 때문에, 이 중에서 가장 열화가 큰 트랜지스터에 의해서 게이트 구동 집적 회로(GDIC)의 열화 및 수명이 결정될 수 있다.
일반적으로 게이트 구동 집적 회로(GDIC)는 Q 노드의 안정화 동작이 중요한 역할을 하는데, 이로 인해 Q 노드 안정화부(506)를 구성하는 트랜지스터(T31, T32) 및 스캔 신호 출력부(514)를 구성하는 풀다운 트랜지스터(T72, T74, T76, T78)에 가해지는 스트레스가 상대적으로 크다고 할 수 있다.
도 8은 본 개시의 실시예들에 따른 디스플레이 장치에서, 구동 시간에 따른 게이트 구동 회로의 열화와 오류 발생을 개념적으로 나타낸 도면이다.
도 8을 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 구동 시간이 증가함에 따라, 게이트 구동 집적 회로(GDIC)를 구성하는 트랜지스터가 열화되어 문턱 전압(Vth)이 상승할 수 있다.
특히, Q 노드 안정화부(506)를 구성하는 트랜지스터(T31, T32)와 스캔 신호 출력부(514)를 구성하는 풀다운 트랜지스터(T72, T74, T76, T78)는 QB 노드에 게이트 단자가 연결되기 때문에, 게이트 구동 집적 회로(GDIC)의 열화에 직접적인 영향을 미치게 된다.
이 중에서, Q 노드 안정화부(506)를 구성하는 트랜지스터(T31, T32)는 제 2 고전위 게이트 전압(GVDD2)과 문턱 전압(Vth)의 차이에 해당하는 전압이 스트레스로 작용하게 된다.
따라서, 게이트 구동 집적 회로(GDIC)에 인가되는 제 2 고전위 게이트 전압(GVDD2)이 일정한 레벨로 유지되는 경우에, 디스플레이 장치(100)의 초기 구동 기간에는 제 2 고전위 게이트 전압(GVDD2)과 문턱 전압(Vth)의 차이가 크게 된다. 따라서, 디스플레이 장치(100)의 초기 구동 기간에는 Q 노드 안정화부(506)를 구성하는 트랜지스터(T31, T32)에 가해지는 스트레스가 크게 나타난다(STRESS1).
그러나, 디스플레이 장치(100)의 구동 기간이 증가함에 따라, Q 노드 안정화부(506)를 구성하는 트랜지스터(T31, T32)의 문턱 전압(Vth)이 증가하기 때문에, 제 2 고전위 게이트 전압(GVDD2)과 문턱 전압(Vth)의 차이는 점차로 감소하게 된다(STRESS2).
따라서, 디스플레이 장치(100)의 구동 기간이 증가함에 따라, Q 노드 안정화부(506)를 구성하는 트랜지스터(T31, T32)의 스트레스는 점차 감소하게 된다고 할 수 있다.
그러나, 구동 시간이 더욱 증가함에 따라 제 2 고전위 게이트 전압(GVDD2)과 Q 노드 안정화부(506)를 구성하는 트랜지스터(T31, T32)의 문턱 전압(Vth)이 일정 범위 이내로 감소하면, Q 노드 안정화부(506)를 구성하는 트랜지스터(T31, T32)의 동작 오류로 인해서 임의의 게이트 라인에 스캔 신호가 생성되는 멀티 출력의 오류가 발생할 수 있다.
도 9는 본 개시의 실시예들에 따른 디스플레이 장치에서, 디스플레이 기간과 센싱 기간에 게이트 구동 회로에서 출력되는 스캔 신호의 파형도를 예시로 나타낸 도면이고, 도 10은 게이트 구동 집적 회로의 열화로 인해 임의의 게이트 라인에 스캔 신호가 생성되는 멀티 출력의 오류가 발생한 경우를 나타내는 신호 파형도이다.
먼저, 도 9를 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 디스플레이 구동 기간에 디스플레이 패널(110)에 배치된 서브픽셀(SP)을 발광하고, 센싱 기간에 임의의 서브픽셀(SP)에 배치된 구동 트랜지스터의 특성값을 검출할 수 있다. 이 때, 센싱 기간은 디스플레이 패널(110)이 발광하지 않는 블랭크 구간에 해당할 수 있다.
12개의 스캔 클럭이 순차적으로 공급되는 12상 스캔 클럭 구조의 경우, 게이트 구동 회로(120)에는 위상이 서로 다른 12개의 스캔 클럭들이 12개의 스캔 클럭 라인을 통해 순차적으로 인가될 수 있다. 이 때, 12개의 스캔 클럭들은 각각 12개의 스캔 신호(SCAN(1)-SCAN(12))에 대응될 수 있다.
따라서, 디스플레이 구동 기간에 게이트 구동 회로(120)는 12개의 스캔 신호(SCAN(1)-SCAN(12))를 일정한 위상 간격으로 디스플레이 패널(110)에 공급한다.
한편, 센싱 기간에는 지정된 게이트 라인에만 스캔 신호(여기에서는 제 2 스캔 신호(SCAN(2))를 인가함으로써, 해당하는 라인에 연결된 서브픽셀의 특성값을 검출하게 된다.
그러나, 도 10에 도시된 바와 같이, 디스플레이 장치(100)의 구동 시간이 증가함에 따라 제 2 고전위 게이트 전압(GVDD2)과 Q 노드 안정화부(506)를 구성하는 트랜지스터(T31, T32)의 문턱 전압(Vth)이 일정 범위 이내로 감소하면, Q 노드 안정화부(506)를 구성하는 트랜지스터(T31, T32)의 동작 오류로 인해서 임의의 게이트 라인에 복수의 스캔 신호가 공급되는 멀티 출력의 오류가 발생할 수 있다.
예를 들어, 12상 스캔 클럭 구조에서 게이트 구동 집적 회로(GDIC)의 열화로 인해서, 제 2 스캔 신호(SCAN(2))와 제 10 스캔 신호(SCAN(10))가 동시에 출력되는 멀티 출력의 오류가 발생할 수 있다.
따라서, 본 개시의 디스플레이 장치(100)는 게이트 구동 회로(120)에서 멀티 출력의 오류가 발생하는 경우를 고려하여 게이트 구동 회로(120)에 인가되는 게이트 전압을 제어함으로써, 게이트 구동 회로(120)의 열화를 줄이고 동작 성능을 개선할 수 있도록 한다.
이 때, 게이트 구동 회로(120)의 열화를 줄이고 동작 성능을 개선하기 위한 게이트 전압은 게이트 구동 집적 회로에서 Q 노드 안정화부(506)를 구성하는 트랜지스터(T31, T32)의 스트레스를 완화시킬 수 있도록, 인버터부(508)를 구성하는 트랜지스터(T41, T42, T43, T44)의 구동 전압에 해당하는 제 2 고전위 게이트 전압(GVDD2)을 대상으로 하는 것이 효과적이다.
도 11은 본 개시의 실시예들에 따른 디스플레이 구동 방법을 나타내는 흐름도이다.
도 11을 참조하면, 본 개시의 실시예들에 따른 디스플레이 구동 방법은 테스트 게이트 전압을 설정하는 단계(S100), 서브픽셀(SP)의 특성값에 대한 센싱 전압을 검출하는 단계(S200), 센싱 전압이 멀티 출력값에 해당하는지 판단하는 단계(S300), 센싱 전압이 멀티 출력값에 해당하는 경우에, 에러 게이트 전압을 설정하는 단계(S400), 안정 게이트 전압을 결정하는 단계(S500), 및 안정 게이트 전압을 게이트 구동 회로(120)에 인가하는 단계(S600)를 포함할 수 있다.
테스트 게이트 전압을 설정하는 단계(S100)는 서브픽셀(SP)의 특성값(문턱 전압 또는 이동도)을 검출하는 센싱 기간에 게이트 구동 회로(120)의 열화 상태를 확인하기 위하여, 게이트 구동 회로(120)에 인가하기 위한 테스트 게이트 전압을 설정하는 과정이다.
테스트 게이트 전압은 게이트 구동 집적 회로(GDIC)의 인버터부(508)에 인가되는 제 2 고전위 게이트 전압(GVDD2)에 해당할 수 있다.
테스트 게이트 전압은 게이트 구동 회로(120)의 열화 상태를 확인할 수 있도록 초기 설정 전압으로부터 일정한 레벨 단위로 감소하는 값을 가질 수 있다. 예를 들어, 테스트 게이트 전압의 초기 설정 전압을 6V로 하고, 1V 씩 감소시키면서 게이트 구동 회로(120)의 열화 상태를 확인할 수 있다.
서브픽셀(SP)의 특성값에 대한 센싱 전압을 검출하는 단계(S200)는 센싱 기간 동안 테스트 게이트 전압으로 구동되는 게이트 구동 회로(120)의 스캔 신호에 따라, 구동 트랜지스터(DRT)의 특성값에 해당하는 센싱 전압을 검출하는 과정이다.
도 12는 본 개시의 실시예들에 따른 디스플레이 장치에서 구동 트랜지스터의 특성값을 센싱하는 회로를 예시로 나타낸 도면이다.
도 12를 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 구동 트랜지스터(DRT)의 특성값 편차를 보상하기 위한 구성들을 포함할 수 있다.
예를 들어, 구동 트랜지스터(DRT)의 특성값 또는 특성값의 변화는 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압(예: Vdata - Vth)으로 반영될 수 있다. 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압은 센싱 트랜지스터(SENT)가 턴-온 상태인 경우, 기준 전압 라인(RVL)의 전압에 대응될 수 있다. 또한, 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압에 의해, 기준 전압 라인(RVL)의 라인 커패시터(Cline)가 충전될 수 있으며, 라인 커패시터(Cline)에 충전된 센싱 전압(Vsen)의해 기준 전압 라인(RVL)은 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압에 대응되는 전압을 가질 수 있다.
이러한 디스플레이 장치(100)는 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압과 대응되는 기준 전압 라인(RVL)의 전압을 측정하여 디지털 값으로 변환하는 아날로그 디지털 컨버터(ADC)와, 특성값 센싱을 위한 스위치 회로(SAM, SPRE)를 포함할 수 있다.
특성값 센싱 구동을 제어하는 스위치 회로(SAM, SPRE)는 기준 전압 라인(RVL) 및 기준 전압(Vref)이 공급되는 센싱 기준 전압 공급 노드(Npres) 사이의 연결을 제어하는 센싱 기준 스위치(SPRE)와, 기준 전압 라인(RVL) 및 아날로그 디지털 컨버터(ADC) 간의 연결을 제어하는 샘플링 스위치(SAM)를 포함할 수 있다. 여기에서, 센싱 기준 스위치(SPRE)는 특성값 센싱 구동을 제어하는 스위치이며, 센싱 기준 스위치(SPRE)에 의해 기준 전압 라인(RVL)으로 공급되는 기준 전압(Vref)은 센싱 기준 전압(VpreS)이 된다.
또한, 구동 트랜지스터(DRT)의 특성값 센싱을 위한 스위치 회로는 디스플레이 구동을 제어하는 디스플레이 기준 스위치(RPRE)를 포함할 수 있다. 디스플레이 기준 스위치(RPRE)는 기준 전압 라인(RVL) 및 기준 전압(Vref)이 공급되는 디스플레이 기준 전압 공급 노드(Nprer) 사이의 연결을 제어할 수 있다. 디스플레이 기준 스위치(RPRE)는 디스플레이 구동에 이용되는 스위치로서, 디스플레이 기준 스위치(RPRE)에 의해 기준 전압 라인(RVL)에 공급되는 기준 전압(Vref)은 디스플레이 기준 전압(VpreR)에 해당한다.
이 때, 센싱 기준 스위치(SPRE)와 디스플레이 기준 스위치(RPRE)는 별도로 구비될 수도 있고, 하나로 통합되어 구현될 수도 있을 것이다. 센싱 기준 전압(VpreS)과 디스플레이 기준 전압(VpreR)은 동일한 전압 값일 수도 있고, 다른 전압 값일 수도 있다.
디스플레이 장치(100)의 타이밍 컨트롤러(140)는 아날로그 디지털 컨버터(ADC)에서 전달되는 데이터를 저장하거나 기준값을 미리 저장하고 있는 메모리(MEM), 및 수신된 데이터와 메모리(MEM)에 저장된 기준값을 비교하여 특성값의 편차를 보상해주는 보상 회로(COMP)를 포함할 수 있다. 이 때, 보상 회로(COMP)에 의해 산출된 보상 값은 메모리(MEM)에 저장될 수 있다.
이에 따라, 타이밍 컨트롤러(140)는 보상 회로(COMP)에서 산출된 보상값을 이용하여 데이터 구동 회로(130)에 공급할 영상 데이터(DATA)를 보상하고, 보상 영상 데이터(DATA_comp)를 데이터 구동 회로(130)로 출력할 수 있다. 이에 따라, 데이터 구동 회로(130)는 디지털 아날로그 컨버터(DAC)를 통해 보상 영상 데이터(DATA_comp)를 아날로그 신호 형태의 보상 데이터 전압(Vdata_comp)으로 변환하고, 보상 데이터 전압(Vdata_comp)을 출력 버퍼(BUF)를 통해 해당 데이터 라인(DL)으로 출력할 수 있다. 그 결과, 해당 서브픽셀(SP) 내의 구동 트랜지스터(DRT)에 대한 특성값 편차(문턱전압 편차, 또는 이동도 편차)가 보상될 수 있다.
위에서 설명한 바와 같이, 구동 트랜지스터(DRT)의 특성값(문턱 전압 및 이동도)을 센싱하는 구간은 파워 온 신호의 발생 이후 디스플레이 구동이 시작되기 전에 진행될 수 있다. 예를 들어, 디스플레이 장치(100)에 파워 온 신호가 인가되면, 타이밍 컨트롤러(140)는 디스플레이 패널(110)을 구동하는데 필요한 파라미터들을 로딩한 후에 디스플레이 구동을 진행한다. 이 때, 디스플레이 패널(110)을 구동하는데 필요한 파라미터에는 이전에 디스플레이 패널(110)에서 진행되었던 특성값 센싱 및 보상에 대한 정보 등이 포함될 수 있으며, 이러한 파라미터 로딩 과정에서 구동 트랜지스터(DRT)의 특성값(문턱 전압 및 이동도)에 대한 센싱이 이루어질 수 있다. 이와 같이, 파워 온 신호 발생 이후에 서브픽셀이 발광하기 전에 특성값 센싱이 이루어지는 프로세스를 온-센싱 프로세스(On-Sensing Process)라고 한다.
또는, 구동 트랜지스터(DRT)의 특성값을 센싱하는 구간이 디스플레이 장치(100)의 파워 오프 신호 발생 이후에 진행될 수 있다. 예를 들어, 디스플레이 장치(100)에 파워 오프 신호가 발생되면, 타이밍 컨트롤러(140)는 디스플레이 패널(110)에 공급되는 데이터 전압을 차단하고, 일정 시간 동안 구동 트랜지스터(DRT)의 특성값에 대한 센싱을 수행할 수 있다. 이와 같이, 파워 오프 신호가 발생되어 데이터 전압이 차단됨으로써 서브픽셀의 발광이 종료된 상태에서 특성값 센싱이 이루어지는 프로세스를 오프-센싱 프로세스(Off-Sensing Process)라고 한다.
또한, 구동 트랜지스터(DRT)의 특성값에 대한 센싱 구간이 디스플레이 구동 중에 실시간으로 진행될 수도 있다. 이러한 센싱 프로세스를 실시간(Real-Time; RT) 센싱 프로세스라고 한다. 실시간 센싱 프로세스의 경우에는, 디스플레이 구동 기간 중에서 블랭크 구간마다 하나 이상의 서브픽셀(SP) 라인에서 하나 이상의 서브픽셀(SP)에 대하여 센싱 프로세스가 진행될 수 있다.
즉, 디스플레이 패널(110)에 영상이 표시되는 디스플레이 구동 기간 중에 1 프레임 내, 또는 n 번째 프레임과 n+1 번째 프레임 사이에는 서브픽셀(SP)에 데이터 전압이 공급되지 않는 블랭크 구간이 존재하며, 이러한 블랭크 구간에, 하나 이상의 서브픽셀(SP)에 대한 이동도 센싱을 진행할 수 있다.
이와 같이, 블랭크 구간에 센싱 프로세스가 수행되는 경우, 센싱 프로세스가 수행되는 서브픽셀(SP) 라인은 랜덤하게 선택될 수 있다. 또한, 블랭크 구간 동안 센싱 프로세스가 진행된 후에, 디스플레이 구동 기간에 센싱 프로세스가 진행된 서브픽셀(SP)에 보상 데이터 전압(Vdata_comp)을 공급해 줄 수 있다. 이에 따라, 블랭크 구간에서의 센싱 프로세스 이후 디스플레이 구동 기간에 센싱 프로세스가 완료된 서브픽셀(SP) 라인에서의 이상 현상이 완화될 수 있다.
한편, 데이터 구동 회로(130)는 래치 회로, 디지털 아날로그 컨버터(DAC), 및 출력 버퍼(BUF) 등을 포함하는 데이터 전압 출력 회로(136)를 포함할 수 있으며, 경우에 따라서는, 아날로그 디지털 컨버터(ADC) 및 각종 스위치들(SAM, SPRE, RPRE)을 더 포함할 수 있다. 반면, 아날로그 디지털 컨버터(ADC) 및 각종 스위치들(SAM, SPRE, RPRE)은 데이터 구동 회로(130)의 외부에 위치할 수도 있을 것이다.
또한, 보상 회로(COMP)는 타이밍 컨트롤러(140)의 외부에 존재할 수도 있지만, 타이밍 컨트롤러(140)의 내부에 포함될 수도 있으며, 메모리(MEM)는 타이밍 컨트롤러(140)의 외부에 위치할 수도 있고, 타이밍 컨트롤러(140)의 내부에 레지스터 형태로 구현될 수도 있을 것이다
도 13은 본 개시의 실시예들에 따른 디스플레이 장치에서, 구동 트랜지스터의 특성값 중에서 문턱 전압을 검출하는 구동 타이밍 다이어그램을 예시로 나타낸 도면이다.
도 13을 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)에서, 문턱 전압 센싱 구간(Vth SENSING)은 초기화 구간(INITIAL), 트래킹 구간(TRACKING) 및 샘플링 구간(SAMPLING)을 포함할 수 있다.
초기화 구간(INITIAL)에서 턴-온 레벨의 제 1 스캔 신호(SCAN1)에 의해 스위칭 트랜지스터(SWT)가 턴-온 상태가 된다. 이에 따라, 구동 트랜지스터(DRT)의 제 1 노드(N1)는 문턱 전압 센싱을 위한 센싱 데이터 전압(Vdata_sen)으로 초기화 된다.
또한, 초기화 구간(INITIAL)에서 턴-온 레벨 전압의 제 2 스캔 신호(SCAN2)에 의해, 센싱 트랜지스터(SENT)가 턴-온 상태가 되고, 센싱 기준 스위치(SPRE)가 턴-온 된다. 이에 따라, 구동 트랜지스터(DRT)의 제 2 노드(N2)는 센싱 기준 전압(VpreS)으로 초기화 된다.
트래킹 구간(TRACKING)은 구동 트랜지스터(DRT)의 문턱 전압(Vth)을 트래킹하는 단계이다. 즉, 트래킹 구간(TRACKING)은 구동 트랜지스터(DRT)의 문턱 전압(Vth)을 반영하는 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압을 트래킹 한다.
트래킹 구간(TRACKING)에서 스위칭 트랜지스터(SWT) 및 센싱 트랜지스터(SENT)는 턴-온 상태를 유지하고, 센싱 기준 스위치(SPRE)가 턴-오프 된다. 이에 따라, 구동 트랜지스터(DRT)의 제 2 노드(N2)는 플로팅 상태가 되고, 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압이 센싱 기준 전압(VpreS)에서부터 상승하기 시작한다.
이 때, 센싱 트랜지스터(SENT)는 턴-온 상태이기 때문에, 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압 상승은 기준 전압 라인(RVL)의 전압 상승으로 이어진다.
구동 트랜지스터(DRT)의 제 2 노드(N2) 전압은 상승하다가 포화 상태(Saturation)가 된다. 구동 트랜지스터(DRT)의 제 2 노드(N2)에서 포화된 전압은 문턱 전압에 대한 센싱 데이터 전압(Vdata_sen)과 구동 트랜지스터(DRT)의 문턱 전압(Vth)의 차이(Vdata_sen - Vth)에 해당하게 된다.
따라서, 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압이 포화되었을 때, 기준 전압 라인(RVL)의 전압은 문턱 전압에 대한 센싱 데이터 전압(Vdata_sen)과 구동 트랜지스터(DRT) 문턱 전압의 차이(Vdata_sen - Vth)에 대응된다.
구동 트랜지스터(DRT)의 제 2 노드(N2) 전압이 포화 상태(Saturation)가 되면, 샘플링 스위치(SAM)가 턴-온 되어, 샘플링 구간(SAMPLING)이 진행된다.
샘플링 구간(SAMPLING)에서 아날로그 디지털 컨버터(ADC)는 샘플링 스위치(SAM)에 의해 연결된 기준 전압 라인(RVL)의 센싱 전압(Vsen)을 검출하고, 센싱 전압(Vsen)을 디지털 값에 해당하는 센싱 데이터로 변환할 수 있다. 여기서, 아날로그 디지털 컨버터(ADC)에 의해 전달된 센싱 전압(Vsen)은 "Vdata_sen - Vth"에 해당한다.
보상 회로(COMP)는 아날로그 디지털 컨버터(ADC)에서 출력된 센싱 데이터를 토대로 해당 서브픽셀(SP)에 위치하는 구동 트랜지스터(DRT)의 문턱 전압을 파악할 수 있고, 이에 따라 구동 트랜지스터(DRT)의 문턱 전압을 보상해 수 있다.
즉, 보상 회로(COMP)는 문턱 전압 센싱 동작을 통해 측정된 센싱 데이터(Vdata_sen - Vth 에 대응되는 디지털 데이터)와, 문턱 전압에 대한 센싱 데이터(Vdata_sen 에 대응되는 디지털 데이터)로부터 구동 트랜지스터(DRT)의 문턱 전압(Vth)을 파악할 수 있다.
보상 회로(COMP)는 해당 구동 트랜지스터(DRT)에 대하여 파악된 문턱 전압(Vth)을 기준 문턱 전압 또는 다른 구동 트랜지스터(DRT)의 문턱 전압과 비교하여, 구동 트랜지스터(DRT) 사이의 문턱 전압 편차를 보상해줄 수 있다. 여기에서, 문턱 전압의 편차 보상은 데이터 전압(Vdata)을 보상 데이터 전압(Vdata_comp)으로 변경하는 처리, 즉 데이터 전압(Vdata)에 보상 게인(G)을 곱하는 처리를 의미할 수 있다. (예를 들어, Vdata_comp = G * Vdata)
따라서, 문턱 전압의 편차가 증가하는 경우에는 데이터 전압(Vdata)에 곱해지는 보상 게인(G)이 증가하게 될 것이다.
이와 같이, 테스트 게이트 전압으로 게이트 구동 회로(120)를 구동하면서, 기준 전압 라인(RVL)을 통해 특성값에 대한 센싱 전압(Vsen)을 검출할 수 있다.
게이트 구동 회로(120)는 테스트 게이트 전압에 레벨에 따라 N상 스캔 클럭 내에서 하나의 스캔 신호를 출력하는 싱글 출력 동작을 할 수도 있고, 복수의 스캔 신호를 출력하는 멀티 출력의 오류가 발생할 수도 있다.
센싱 전압(Vsen)이 멀티 출력값에 해당하는지 판단하는 단계(S300)는 테스트 게이트 전압에 레벨에 따라 N상 스캔 클럭 내에서 하나의 스캔 신호가 출력되는지 아니면 복수의 스캔 신호가 출력되는지를 판단하는 과정이다.
도 14는 본 개시의 실시예들에 따른 디스플레이 장치에서, 게이트 전압에 따라 싱글 출력 또는 멀티 출력이 발생하는 경우의 센싱 전압을 예시로 나타낸 도면이다.
도 14를 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 게이트 구동 회로(120)는 테스트 게이트 전압에 레벨에 따라 N상 스캔 클럭 내에서 하나의 스캔 신호를 출력하는 싱글 출력 동작을 할 수도 있고, 복수의 스캔 신호를 출력하는 멀티 출력의 오류가 발생할 수도 있다.
게이트 구동 회로(120)가 N상 스캔 클럭 내에서 하나의 스캔 신호를 출력하는 싱글 출력 동작을 하는 경우에는, 센싱 기간에 기준 전압 라인(RVL)을 통해서 검출되는 센싱 전압(Vsen)은 상대적으로 낮은 레벨의 정상 출력값을 나타낼 수 있다.
반면에, 게이트 구동 회로(120)가 N상 스캔 클럭 내에서 복수의 스캔 신호를 출력하는 멀티 출력이 이루어지는 경우에는 정상 동작의 경우와 비교해서 적어도 2배 이상의 센싱 전압(Vsen)이 검출될 것이다.
예를 들어, N상 스캔 클럭 내에서 2개의 스캔 신호가 출력되는 경우에는 정상 동작의 경우와 비교해서 약 2배의 센싱 전압(Vsen)이 검출되고, N상 스캔 클럭 내에서 3개의 스캔 신호가 출력되는 경우에는 정상 동작의 경우와 비교해서 약 3배의 센싱 전압(Vsen)이 검출될 것이다.
이와 같이, 본 개시의 디스플레이 장치(100)는 센싱 기간에 기준 전압 라인(RVL)을 통해 검출되는 센싱 전압(Vsen)의 레벨을 검출함으로써, 게이트 구동 회로(120)의 열화 상태 및 게이트 전압의 레벨에 대한 적정성을 판단할 수 있다.
센싱 전압(Vsen)이 멀티 출력값에 해당하는 경우에, 에러 게이트 전압을 설정하는 단계(S400)는 기준 전압 라인(RVL)을 통해 검출되는 센싱 전압(Vsen)이 멀티 출력의 레벨에 해당하는 시점의 게이트 전압을 에러 게이트 전압으로 설정하는 과정이다.
본 개시의 디스플레이 장치(100)는 에러 게이트 전압보다 일정한 값 이상의 레벨로 게이트 전압을 설정함으로써, 게이트 구동 회로(120)가 멀티 출력을 발생하는 오류를 방지하는 동시에, 게이트 구동 회로(120)를 구성하는 트랜지스터의 스트레스를 완화시킬 수 있다.
안정 게이트 전압을 결정하는 단계(S500)는 멀티 출력이 발생하는 에러 게이트 전압보다 높은 전압을 안정 게이트 전압으로 결정할 수 있다.
예를 들어, 게이트 전압이 4V인 경우에 게이트 구동 회로(120)에서 멀티 출력이 발생하였다면 에러 게이트 전압이 4V가 되고, 에러 게이트 전압보다 6V 높은 10V를 안정 게이트 전압으로 결정할 수 있다.
이 때, 에러 게이트 전압과 안정 게이트 전압의 차이는 게이트 구동 회로(120)의 멀티 출력을 방지할 수 있는 안정화 전압이라고 할 수 있을 것이다.
안정화 전압의 크기는 디스플레이 장치(100)의 크기나 구조에 달라질 수 있으며, 룩업 테이블의 형태로 타이밍 컨트롤러(140)의 메모리(MEM)에 저장될 수 있을 것이다.
안정 게이트 전압을 게이트 구동 회로(120)에 인가하는 단계(S600)는 게이트 구동 회로(120)의 출력(싱글 출력 또는 멀티 출력) 상태에 따라, 게이트 구동 회로(120)에 인가되는 제 2 고전위 게이트 전압(GVDD2)의 레벨을 안정 게이트 전압으로 제어하는 과정이다.
도 15는 본 개시의 실시예들에 따른 디스플레이 장치에서, 게이트 구동 회로의 열화 상태에 따라 게이트 전압의 레벨을 제어하는 경우를 예시로 나타낸 도면이다.
도 15를 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 구동 시간이 증가함에 따라, 게이트 구동 집적 회로(GDIC)를 구성하는 트랜지스터가 열화되어 문턱 전압(Vth)이 상승할 수 있다.
특히, Q 노드 안정화부(506)를 구성하는 트랜지스터(T31, T32)와 스캔 신호 출력부(514)를 구성하는 풀다운 트랜지스터(T72, T74, T76, T78)는 QB 노드에 게이트 단자가 연결되기 때문에, 게이트 구동 집적 회로(GDIC)의 열화에 직접적인 영향을 미치게 된다.
이 중에서, Q 노드 안정화부(506)를 구성하는 트랜지스터(T31, T32)는 제 2 고전위 게이트 전압(GVDD2)과 문턱 전압(Vth)의 차이에 해당하는 전압이 스트레스로 작용하게 된다.
따라서, 게이트 구동 집적 회로(GDIC)에 인가되는 제 2 고전위 게이트 전압(GVDD2)은 Q 노드 안정화부(506)를 구성하는 트랜지스터(T31, T32)의 문턱 전압(Vth)에 대해서 스트레스를 최소화하는 동시에, 게이트 구동 회로(120)에서 멀티 출력의 에러가 발생하지 않도록 차이를 유지하는 것이 바람직하다.
이를 위해서, 본 개시의 디스플레이 장치(100)는 게이트 구동 회로(120)에서 멀티 출력의 에러가 발생하는 에러 게이트 전압보다 안정화 전압(Vst) 만큼 높게 제 2 고전위 게이트 전압(GVDD2)을 유지함으로써, Q 노드 안정화부(506)를 구성하는 트랜지스터(T31, T32)에 대한 스트레스를 최소화하는 동시에, 게이트 구동 회로(120)에서 멀티 출력의 에러가 발생하지 않도록 할 수 있다.
즉, 본 개시의 디스플레이 장치(100)는 구동 시간이 증가함에 따라 게이트 구동 회로(120)를 구성하는 트랜지스터의 문턱 전압(Vth)이 변화하는 경우에, 게이트 전압을 트랜지스터의 문턱 전압(Vth)보다 안정화 전압(Vst)만큼 높게 제어함으로써, 게이트 구동 회로(120)의 안정적인 동작이 가능하도록 할 수 있다.
이상에서 설명한 본 개시의 실시예들을 간략하게 설명하면 아래와 같다.
본 개시의 디스플레이 장치(100)는 복수의 서브픽셀(SP)이 배치된 디스플레이 패널(110)과, 복수의 게이트 라인(GL)을 통해 상기 디스플레이 패널(110)에 복수의 스캔 신호(SCAN)를 공급하는 게이트 구동 회로(120)와, 복수의 데이터 라인(DL)을 통해 상기 디스플레이 패널(110)에 복수의 데이터 전압을 공급하는 데이터 구동 회로(130)와, 상기 게이트 구동 회로(120) 및 상기 데이터 구동 회로(130)에 복수의 구동 전압을 공급하는 파워 관리 회로(150)와, 상기 게이트 구동 회로(120)의 출력 상태에 따라, 상기 게이트 구동 회로(120)에 인가되는 게이트 전압의 레벨이 변경되도록 상기 파워 관리 회로(150)를 제어하는 타이밍 컨트롤러(140)를 포함할 수 있다.
상기 게이트 구동 회로(120)는 순차적으로 공급되는 N(N은 자연수) 개의 스캔 클럭(SCCLK)에 의해서 N 개의 스캔 신호(SCAN)를 출력하되, M(M은 N보다 작은 자연수) 개의 스캔 신호(SCAN)를 출력하는 복수의 게이트 구동 집적 회로(GDIC)를 포함할 수 있다.
상기 게이트 구동 집적 회로(GDIC)는 라인 센싱 신호의 입력에 응답하여, 전단의 캐리 신호를 기초로 M 노드를 충전하도록 구성된 라인 선택부(502)와, 상기 전단의 캐리 신호에 응답하여 Q 노드를 제 1 고전위 게이트 전압(GVDD1)의 레벨로 충전하고, 후단의 캐리 신호의 입력에 응답하여 상기 Q 노드를 제 3 저전위 게이트 전압(GVSS3)의 레벨로 방전하도록 구성된 Q 노드 제어부(504)와, QB 노드의 전압에 응답하여 상기 Q 노드 및 QH 노드를 상기 제 3 저전위 게이트 전압(GVSS3)의 레벨로 방전하도록 구성된 Q 노드 안정화부(506)와, 상기 Q 노드의 전압 레벨에 따라서 QB 노드의 전압 레벨을 제 2 고전위 게이트 전압(GVDD2)으로 변경하도록 구성된 인버터부(508)와, 상기 후단의 캐리 신호, 리셋 신호 및 상기 M 노드의 충전 전압에 응답하여 상기 QB 노드를 상기 제 3 저전위 게이트 전압(GVSS3)의 레벨로 방전하도록 구성된 QB 노드 안정화부(510)와, 상기 Q 노드의 전압 레벨 또는 상기 QB 노드의 전압 레벨에 따라, 캐리 클럭의 전압 레벨 또는 상기 제 3 저전위 게이트 전압(GVSS3)의 레벨을 기초로 캐리 신호를 출력하도록 구성된 캐리 신호 출력부(512)와, 상기 Q 노드의 전압 레벨 또는 상기 QB 노드의 전압 레벨에 따라, 복수의 스캔 클럭(SCCLK)의 전압 레벨 또는 제 1 저전위 게이트 전압(GVSS1)의 레벨을 기초로 복수의 스캔 신호(SCAN)를 출력하도록 구성된 스캔 신호 출력부(514)를 포함할 수 있다.
상기 게이트 구동 회로(120)의 출력 상태는 상기 서브픽셀(SP)의 특성값을 센싱하는 센싱 기간에 상기 N 개의 스캔 신호 중 하나의 스캔 신호가 출력되는 싱글 출력 상태와, 상기 서브픽셀(SP)의 특성값을 센싱하는 센싱 기간에 상기 N 개의 스캔 신호 중 복수의 스캔 신호가 출력되는 멀티 출력 상태를 포함할 수 있다.
상기 게이트 구동 회로(120)의 출력 상태는 상기 서브픽셀(SP)의 특성값에 대응되는 센싱 전압(Vsen)을 기준으로 판단할 수 있다.
상기 센싱 전압(Vsen)이 기준값 이상인 경우에, 상기 게이트 구동 회로(120)의 출력 상태를 멀티 출력 상태로 판단할 수 있다.
상기 게이트 구동 회로(120)의 출력 상태가 멀티 출력 상태인 경우에, 상기 게이트 전압은 상기 멀티 출력 상태에 대응되는 에러 게이트 전압보다 안정화 전압(Vst)만큼 높은 안정 게이트 전압의 레벨로 변경될 수 있다.
상기 게이트 전압은 상기 제 2 고전위 게이트 전압(GVDD2)에 해당할 수 있다.
또한, 본 개시의 디스플레이 구동 방법은 테스트 게이트 전압을 설정하는 단계(S100)와, 디스플레이 패널(110)에 배치된 서브픽셀(SP)의 특성값에 대한 센싱 전압(Vsen)을 검출하는 단계(S200)와, 상기 센싱 전압(Vsen)이 멀티 출력값에 해당하는지 판단하는 단계(S300)와, 상기 센싱 전압(Vsen)이 멀티 출력값에 해당하는 경우에, 상기 테스트 게이트 전압을 에러 게이트 전압으로 설정하는 단계(S400)와, 안정 게이트 전압을 결정하는 단계(S500)와, 상기 안정 게이트 전압을 게이트 구동 회로(120)에 인가하는 단계(S600)를 포함할 수 있다.
상기 게이트 구동 회로(120)는 순차적으로 공급되는 N(N은 자연수) 개의 스캔 클럭(SCCLK)에 의해서 N 개의 스캔 신호(SCAN)를 출력하되, M(M은 N보다 작은 자연수) 개의 스캔 신호(SCAN)를 출력하는 복수의 게이트 구동 집적 회로(GDIC)를 포함할 수 있다.
상기 멀티 출력값은 상기 N 개의 스캔 신호(SCAN) 중 복수의 스캔 신호(SCAN)가 출력되는 상태에 해당할 수 있다.
상기 센싱 전압(Vsen)이 기준값 이상인 경우에 멀티 출력값으로 판단할 수 있다.
상기 안정 게이트 전압은 상기 에러 게이트 전압보다 안정화 전압(Vst)만큼 높은 레벨의 전압일 수 있다.
상기 게이트 구동 집적 회로(GDIC)는 라인 센싱 신호의 입력에 응답하여, 전단의 캐리 신호를 기초로 M 노드를 충전하도록 구성된 라인 선택부(502)와, 상기 전단의 캐리 신호에 응답하여 Q 노드를 제 1 고전위 게이트 전압(GVDD1)의 레벨로 충전하고, 후단의 캐리 신호의 입력에 응답하여 상기 Q 노드를 제 3 저전위 게이트 전압(GVSS3)의 레벨로 방전하도록 구성된 Q 노드 제어부(504)와, QB 노드의 전압에 응답하여 상기 Q 노드 및 QH 노드를 상기 제 3 저전위 게이트 전압(GVSS3)의 레벨로 방전하도록 구성된 Q 노드 안정화부(506)와, 상기 Q 노드의 전압 레벨에 따라서 QB 노드의 전압 레벨을 제 2 고전위 게이트 전압(GVDD2)으로 변경하도록 구성된 인버터부(508)와, 상기 후단의 캐리 신호, 리셋 신호 및 상기 M 노드의 충전 전압에 응답하여 상기 QB 노드를 상기 제 3 저전위 게이트 전압(GVSS3)의 레벨로 방전하도록 구성된 QB 노드 안정화부(510)와, 상기 Q 노드의 전압 레벨 또는 상기 QB 노드의 전압 레벨에 따라, 캐리 클럭의 전압 레벨 또는 상기 제 3 저전위 게이트 전압(GVSS3)의 레벨을 기초로 캐리 신호를 출력하도록 구성된 캐리 신호 출력부(512)와, 상기 Q 노드의 전압 레벨 또는 상기 QB 노드의 전압 레벨에 따라, 복수의 스캔 클럭(SCCLK)의 전압 레벨 또는 제 1 저전위 게이트 전압(GVSS1)의 레벨을 기초로 복수의 스캔 신호(SCAN)를 출력하도록 구성된 스캔 신호 출력부(514)를 포함하고, 상기 안정 게이트 전압은 상기 제 2 고전위 게이트 전압(GVDD2)에 해당할 수 있다.
이상의 설명은 본 개시의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 개시의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 개시에 개시된 실시예들은 본 개시의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 개시의 기술 사상의 범위가 한정되는 것은 아니다.
100: 디스플레이 장치
110: 디스플레이 패널
120: 게이트 구동 회로
122: 시프트 레지스터
124: 버퍼 회로
130: 데이터 구동 회로
131: 게이트 전압 라인
132: 클럭 신호 라인
133: 라인 센싱 신호 라인
134: 리셋 신호 라인
140: 타이밍 컨트롤러
150: 파워 관리 회로
160: 메인 파워 관리 회로
170: 세트 보드
502: 라인 선택부
504: Q 노드 제어부
506: Q 노드 안정화부
508: 인버터부
510: QB 노드 안정화부
512: 캐리 신호 출력부
514: 스캔 신호 출력부

Claims (14)

  1. 복수의 서브픽셀이 배치된 디스플레이 패널;
    복수의 게이트 라인을 통해 상기 디스플레이 패널에 복수의 스캔 신호를 공급하는 게이트 구동 회로;
    복수의 데이터 라인을 통해 상기 디스플레이 패널에 복수의 데이터 전압을 공급하는 데이터 구동 회로;
    상기 게이트 구동 회로 및 상기 데이터 구동 회로에 복수의 구동 전압을 공급하는 파워 관리 회로; 및
    상기 게이트 구동 회로의 출력 상태에 따라, 상기 게이트 구동 회로에 인가되는 게이트 전압의 레벨이 변경되도록 상기 파워 관리 회로를 제어하는 타이밍 컨트롤러를 포함하는 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 게이트 구동 회로는
    순차적으로 공급되는 N(N은 자연수) 개의 스캔 클럭에 의해서 N 개의 스캔 신호를 출력하되,
    M(M은 N보다 작은 자연수) 개의 스캔 신호를 출력하는 복수의 게이트 구동 집적 회로를 포함하는 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 게이트 구동 집적 회로는
    라인 센싱 신호의 입력에 응답하여, 전단의 캐리 신호를 기초로 M 노드를 충전하도록 구성된 라인 선택부;
    상기 전단의 캐리 신호에 응답하여 Q 노드를 제 1 고전위 게이트 전압의 레벨로 충전하고, 후단의 캐리 신호의 입력에 응답하여 상기 Q 노드를 제 3 저전위 게이트 전압의 레벨로 방전하도록 구성된 Q 노드 제어부;
    QB 노드의 전압에 응답하여 상기 Q 노드 및 QH 노드를 상기 제 3 저전위 게이트 전압의 레벨로 방전하도록 구성된 Q 노드 안정화부;
    상기 Q 노드의 전압 레벨에 따라서 QB 노드의 전압 레벨을 제 2 고전위 게이트 전압으로 변경하도록 구성된 인버터부;
    상기 후단의 캐리 신호, 리셋 신호 및 상기 M 노드의 충전 전압에 응답하여 상기 QB 노드를 상기 제 3 저전위 게이트 전압의 레벨로 방전하도록 구성된 QB 노드 안정화부;
    상기 Q 노드의 전압 레벨 또는 상기 QB 노드의 전압 레벨에 따라, 캐리 클럭의 전압 레벨 또는 상기 제 3 저전위 게이트 전압의 레벨을 기초로 캐리 신호를 출력하도록 구성된 캐리 신호 출력부; 및
    상기 Q 노드의 전압 레벨 또는 상기 QB 노드의 전압 레벨에 따라, 복수의 스캔 클럭의 전압 레벨 또는 제 1 저전위 게이트 전압의 레벨을 기초로 복수의 스캔 신호를 출력하도록 구성된 스캔 신호 출력부를 포함하는 디스플레이 장치.
  4. 제 3 항에 있어서,
    상기 게이트 구동 회로의 출력 상태는
    상기 서브픽셀의 특성값을 센싱하는 센싱 기간에 상기 N 개의 스캔 신호 중 하나의 스캔 신호가 출력되는 싱글 출력 상태; 및
    상기 서브픽셀의 특성값을 센싱하는 센싱 기간에 상기 N 개의 스캔 신호 중 복수의 스캔 신호가 출력되는 멀티 출력 상태를 포함하는 디스플레이 장치.
  5. 제 4 항에 있어서,
    상기 게이트 구동 회로의 출력 상태는
    상기 서브픽셀의 특성값에 대응되는 센싱 전압을 기준으로 판단하는 디스플레이 장치.
  6. 제 5 항에 있어서,
    상기 센싱 전압이 기준값 이상인 경우에, 상기 게이트 구동 회로의 출력 상태를 멀티 출력 상태로 판단하는 디스플레이 장치.
  7. 제 4 항에 있어서,
    상기 게이트 구동 회로의 출력 상태가 멀티 출력 상태인 경우에,
    상기 게이트 전압은
    상기 멀티 출력 상태에 대응되는 에러 게이트 전압보다 안정화 전압만큼 높은 안정 게이트 전압의 레벨로 변경되는 디스플레이 장치.
  8. 제 7 항에 있어서,
    상기 게이트 전압은
    상기 제 2 고전위 게이트 전압에 해당하는 디스플레이 장치.
  9. 테스트 게이트 전압을 설정하는 단계;
    디스플레이 패널에 배치된 서브픽셀의 특성값에 대한 센싱 전압을 검출하는 단계;
    상기 센싱 전압이 멀티 출력값에 해당하는지 판단하는 단계;
    상기 센싱 전압이 멀티 출력값에 해당하는 경우에, 상기 테스트 게이트 전압을 에러 게이트 전압으로 설정하는 단계;
    안정 게이트 전압을 결정하는 단계; 및
    상기 안정 게이트 전압을 게이트 구동 회로에 인가하는 단계를 포함하는 디스플레이 구동 방법.
  10. 제 9 항에 있어서,
    상기 게이트 구동 회로는
    순차적으로 공급되는 N(N은 자연수) 개의 스캔 클럭에 의해서 N 개의 스캔 신호를 출력하되,
    M(M은 N보다 작은 자연수) 개의 스캔 신호를 출력하는 복수의 게이트 구동 집적 회로를 포함하는 디스플레이 구동 방법.
  11. 제 10 항에 있어서,
    상기 멀티 출력값은
    상기 N 개의 스캔 신호 중 복수의 스캔 신호가 출력되는 상태에 해당하는 디스플레이 구동 방법.
  12. 제 9 항에 있어서,
    상기 센싱 전압이 기준값 이상인 경우에 멀티 출력값으로 판단하는 디스플레이 구동 방법.
  13. 제 9 항에 있어서,
    상기 안정 게이트 전압은
    상기 에러 게이트 전압보다 안정화 전압만큼 높은 레벨의 전압인 디스플레이 구동 방법.
  14. 제 10 항에 있어서,
    상기 게이트 구동 집적 회로는
    라인 센싱 신호의 입력에 응답하여, 전단의 캐리 신호를 기초로 M 노드를 충전하도록 구성된 라인 선택부;
    상기 전단의 캐리 신호에 응답하여 Q 노드를 제 1 고전위 게이트 전압의 레벨로 충전하고, 후단의 캐리 신호의 입력에 응답하여 상기 Q 노드를 제 3 저전위 게이트 전압의 레벨로 방전하도록 구성된 Q 노드 제어부;
    QB 노드의 전압에 응답하여 상기 Q 노드 및 QH 노드를 상기 제 3 저전위 게이트 전압의 레벨로 방전하도록 구성된 Q 노드 안정화부;
    상기 Q 노드의 전압 레벨에 따라서 QB 노드의 전압 레벨을 제 2 고전위 게이트 전압으로 변경하도록 구성된 인버터부;
    상기 후단의 캐리 신호, 리셋 신호 및 상기 M 노드의 충전 전압에 응답하여 상기 QB 노드를 상기 제 3 저전위 게이트 전압의 레벨로 방전하도록 구성된 QB 노드 안정화부;
    상기 Q 노드의 전압 레벨 또는 상기 QB 노드의 전압 레벨에 따라, 캐리 클럭의 전압 레벨 또는 상기 제 3 저전위 게이트 전압의 레벨을 기초로 캐리 신호를 출력하도록 구성된 캐리 신호 출력부; 및
    상기 Q 노드의 전압 레벨 또는 상기 QB 노드의 전압 레벨에 따라, 복수의 스캔 클럭의 전압 레벨 또는 제 1 저전위 게이트 전압의 레벨을 기초로 복수의 스캔 신호를 출력하도록 구성된 스캔 신호 출력부를 포함하고,
    상기 안정 게이트 전압은
    상기 제 2 고전위 게이트 전압에 해당하는 디스플레이 구동 방법.

KR1020220162715A 2022-11-29 2022-11-29 디스플레이 장치 및 디스플레이 구동 방법 KR20240079627A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220162715A KR20240079627A (ko) 2022-11-29 2022-11-29 디스플레이 장치 및 디스플레이 구동 방법
US18/470,201 US20240177679A1 (en) 2022-11-29 2023-09-19 Display device and display driving method
CN202311601741.0A CN118116342A (zh) 2022-11-29 2023-11-28 显示装置和显示驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220162715A KR20240079627A (ko) 2022-11-29 2022-11-29 디스플레이 장치 및 디스플레이 구동 방법

Publications (1)

Publication Number Publication Date
KR20240079627A true KR20240079627A (ko) 2024-06-05

Family

ID=91192083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220162715A KR20240079627A (ko) 2022-11-29 2022-11-29 디스플레이 장치 및 디스플레이 구동 방법

Country Status (3)

Country Link
US (1) US20240177679A1 (ko)
KR (1) KR20240079627A (ko)
CN (1) CN118116342A (ko)

Also Published As

Publication number Publication date
CN118116342A (zh) 2024-05-31
US20240177679A1 (en) 2024-05-30

Similar Documents

Publication Publication Date Title
CN109308864B (zh) 栅极驱动电路及包括其的显示装置
US10991314B2 (en) Scan driver and display device having the same
JP7075378B2 (ja) 発光表示装置、発光表示装置の駆動方法および駆動回路
CN106991945B (zh) 扫描驱动器、显示装置以及驱动显示装置的方法
US10204565B2 (en) Organic light emitting display panel having a sensing transistor and method of driving thereof
KR102611008B1 (ko) 표시장치와 그 구동 방법
KR102007814B1 (ko) 표시장치와 그 게이트 구동회로의 제어 방법
KR102320459B1 (ko) 슈퍼픽셀에서의 다중 센싱 방법 및 이를 적용하는 유기발광표시장치
CN112669745B (zh) 扫描驱动器和具有该扫描驱动器的显示装置
KR20210036689A (ko) 반전 신호를 이용한 표시장치와 그 구동 방법
US11798489B2 (en) Gate driver and display device using the same
CN116416952A (zh) 显示装置
KR101958744B1 (ko) 유기 발광 표시 장치 및 그의 구동 방법
EP4202906A1 (en) Display device and driving circuit
CN115602114A (zh) 像素电路和包括该像素电路的显示装置
KR20240079627A (ko) 디스플레이 장치 및 디스플레이 구동 방법
KR102420492B1 (ko) 시리얼 인터페이스를 이용한 레벨 쉬프터부를 갖는 디스플레이 장치
KR20210086018A (ko) 표시 장치 및 그의 soe 마진 최적화 방법
KR20240078787A (ko) 디스플레이 장치 및 구동 회로
TWI845036B (zh) 顯示裝置、驅動電路及電源管理電路
US11315485B2 (en) Shift register circuit and light emitting display device including the shift register circuit
KR20240087226A (ko) 디스플레이 장치 및 게이트 구동 회로
KR20240078790A (ko) 디스플레이 장치 및 디스플레이 패널
KR20240079626A (ko) 디스플레이 장치 및 디스플레이 패널
KR102679859B1 (ko) 표시장치와 그 구동 방법