KR20230100041A - Pcb기판 - Google Patents

Abstract

절연층으로 형성된 PCB 기판 본체; 상기 기판 본체의 상면에 적층된 도전성 패턴; 및 상기 도전성 패턴의 상측에 적층된 상부 보호층;을 포함하고, 상기 도전성 패턴은, 인접하며, 서로 이격된 한 쌍의 도전성 패드;를 포함하며, 양단이 한 쌍의 상기 도전성 패드에 도포되어, 상기 도전성 패드를 연결하며, 과전류 시 단선되도록 형성된 용융부를 포함하는 전도성 페이스트;를 더 포함하는 것을 특징으로 하는 PCB기판이 개시된다. 따라서, 원가를 절감하고, PCB 기판의 크기를 소형화할 수 있다는 장점이 있다.

Description

PCB기판{Printed Circuit Board}

본 발명은 PCB기판에 관한 것으로서, 보다 상세하게는 퓨즈가 설치된 PCB기판에 관한 것이다.

인쇄 회로 기판(PCB, Printed Circuit Board) 또는 연성 인쇄 회로 기판(FPCB, Flexible Printed Circuit Board, 이하 "인쇄 회로 기판" 또는 "PCB"라 고 한다.)은 다수의 전자 부품을 표준화된 방식으로 고정 및 연결하기 위해 만들어진 배선이 패턴화 되어있는 회로 기판이다. PCB는 복수의 회로를 기계적, 전기적으로 결합할 수 있으며, 이를 통해 전기 제품을 소형화, 경량화할 수 있다는 장점이 있다. 또한 회로 특성이 안정화되며 오배선의 우려가 없고 생산 단가가 저렴한 장점이 있다. 이러한 장점들로 인해 PCB나 FPCB는 다양한 분야에서 사용되고 있으며, 최근 모든 전자기기에 필수적으로 쓰이는 핵심 부품이 되고 있다.

한편 복수의 전기 부품을 연결하여 사용하는 경우에 전기 부품의 고장, 오작동 및 외부의 요인으로 과전류가 발생하게 되면, 연결된 복수의 전기 부품이 함께 손상될 우려가 있다. 따라서 복수의 전기 부품을 보호하기 위해 회로의 전원 공급 측에 퓨즈를 설치하여 과전류 발생 시, 실장된 퓨즈가 파괴되도록 하여 전류를 차단하는 것이 일반적이다.

도 1은 종래 퓨즈로서 칩퓨즈가 실장된 것을 나타내는 사진 도면이고, 도 2는 도 1의 퓨즈의 단면도이다. 이를 참조하면, 종래에는 금속패턴층(1a), 필름층(1b), 금속패턴층과 필름층을 부착하기 위한 접착제(1c)가 적층된 FPCB(1)에 회로 패턴 위에 표면 실장형 부품(SMD, Surface-Mount Devices)을 설치할 수 있는 패드를 형성하고, 그 패드 위에 SMD 타입의 칩퓨즈(Chip Fuse)(2)를 솔더링하여 과전류에 의해 회로 패턴이나 기판이 손상되는 것을 방지하였다.

그런데 칩퓨즈(2) 실장 시, 칩퓨즈 원자재 값 및 실장에 관련된 솔더링과 코팅 작업에 비용이 소요되어 제품의 원가 상승 요인이 되었다. 또한 칩퓨즈를 적용하려면 칩퓨즈 및 솔더링에 필요한 공간을 확보하여야 함에 따라 인쇄 회로 기판의 사이즈가 증가되어 추가적인 원가 상승 및 소형화 한계의 문제점이 발생 할 수 있다. 또한, 칩퓨즈 적용시, 솔더링 공정에서 발생될 수 있는 품질문제와 조립 후 충격 및 진동에 의한 부품 소손 등의 문제가 발생할 수 있다.

본 발명의 실시예는 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 공간 및 비용을 절감할 수 있으며, 부품의 손상 우려도 낮은 퓨즈를 포함하는 PCB 기판을 제공하고자 한다.

본 발명의 실시예는 상기와 같은 과제를 해결하고자, 절연층으로 형성된 PCB 기판 본체; 상기 기판 본체의 상면에 적층된 도전성 패턴; 및 상기 도전성 패턴의 상측에 적층된 상부 보호층;을 포함하고, 상기 도전성 패턴은 인접하며, 서로 이격된 한쌍의 도전성 패드;를 포함하며, 양단이 한쌍의 상기 도전성 패드에 도포되어, 상기 도전성 패드를 연결하며, 전류시 단선되도록 형성된 용융부를 포함하는 전도성 페이스트;를 더 포함하는 것을 특징으로 하는 PCB기판을 제공한다.

상기 용융부는, 상기 도전성 패턴에 비해 전기 저항이 높으며, 단면적이 넓은 것이 바람직하다.

상기 용융부는, 과전류 용융 특성을 미세조절하기 위해, 상기 전도성 페이스트를 관통하여 형성된 복수의 관통공;을 더 포함하는 것이 바람직하다.

상기 기판 본체의 일부가 요입되어 형성된 용융부 수용홈을 더 포함하며, 상기 용융부는 상기 용융부 수용홈에 도포된 것이 효과적이다.

상기 전도성 페이스트는 계단형으로 단이져 형성된다.

상기 전도성 페이스트의 상면 중 적어도 일부분에 도포된 보호 코팅층;을 더 포함하는 것이 바람직하다.

상기 보호 코팅층은, 상기 용융부 상면을 제외하고 도포된 것이 효과적이다.

상기 용융부는 상기 기판 본체에 함몰된 용융부 수용홈에 형성되며, 상기 용융부 수용홈의 턱의 높이가 상기 용융부의 두께 보다 높게 형성된 것이 바람직하다.

이상에서 살펴본 바와 같은 본 발명의 과제해결 수단에 의하면 다음과 같은 사항을 포함하는 다양한 효과를 기대할 수 있다. 다만, 본 발명이 하기와 같은 효과를 모두 발휘해야 성립되는 것은 아니다.

상기와 같이, 본 발명의 실시예의 PCB기판은 전도성 페이스트를 사용하여 칩퓨즈를 대체함으로써, 원가를 절감하고, PCB 기판의 크기를 소형화할 수 있을 뿐만 아니라, 무게를 경량화 할 수 있다는 장점이 있다.

그리고, 용융부에 관통공를 구비함으로써, 정밀하게 퓨즈의 특성을 조절할 수 있다.

도 1은 종래 퓨즈로서 칩퓨즈가 실장된 것을 나타내는 사진 도면
도 2는 도 1의 퓨즈의 단면도
도 3은 본 발명의 제 1 실시예의 PCB기판을 도시한 평면도
도 4는 도 3의 절단선 IV-IV에 따른 단면도
도 5는 본 발명의 제 2 실시예의 PCB기판을 도시한 평면도
도 6은 도 5의 절단선 VI-VI에 따른 단면도
도 7은 도 5의 절단선 VII-VII에 따른 단면도

이하, 도면을 참조하여 본 발명의 구체적인 실시예를 상세히 설명한다.

도 3은 본 발명의 제 1 실시예의 PCB기판을 도시한 평면도, 도 4는 도 3의 절단선 IV-IV에 따른 단면도이다.

이들 도면에 도시된 바와 같이, 본 발명의 일실시예의 PCB기판은, 절연층으로 형성된 PCB 기판 본체(110)와, 상기 기판 본체(110)의 상면에 적층된 도전성 패턴(120)과, 상기 도전성 패턴(120)의 상측에 적층된 상부 보호층(130)을 포함한다. 상기 도전성 패턴(120)은, 인접하며, 서로 이격된 한 쌍의 도전성 패드(122)를 포함하며, 양단이 한 쌍의 상기 도전성 패드(122)에 도포되어, 상기 도전성 패드(122)를 연결하며, 과전류 시 단선되도록 형성된 용융부(210)를 포함하는 전도성 페이스트(200)를 포함한다.

PCB기판 본체(110)는 절연성 소재로 형성된다. 일반적인 인쇄 회로 기판(PCB, Printed Circuit Board) 뿐만 아니라 연성 인쇄 회로 기판(FPCB, Flexible Printed Circuit Board, 이하 "인쇄 회로 기판" 또는 "PCB"라 고 한다.)을 포함한다. PCB기판 본체(110)는 수지 함침된 종이 혹은 유리섬유 시트 등으로 형성되는 Pre-preg가 사용될 수 있다. 상기 용융부(210)의 하측에 위치한 상기 PCB 기판 본체(110)의 일부가 요입되어 형성된 용융부 수용홈(111)을 포함한다. 즉, PCB 기판 본체(110)의 상면을 드릴 등을 이용해 부분적으로 깎아서 제조한다.

즉, 상기 용융부(210)는 상기 용융부 수용홈(111)에 도포된다. 상기 용융부(210)는 상기 도전성 패드(122, 1122) 보다 상기 기판 본체(110)의 두께 방향으로 아래쪽에 위치하도록 형성된다. 따라서, 전도성 페이스트(200)는 계단형으로 단이져 형성된다. 이와 같이 형성됨으로써, 용융부(210)에서 발생하는 열과 이물질이 PCB기판 본체(110)의 다른 회로부나 실장된 칩 등에 악영향을 미치는 것을 방지할 수 있다. 또한, 도전선 페이스트(200)를 이용하여 용융부(210)를 형성할 때, 정확한 위치에 용융부를 형성할 수 있으며, 단면적을 넓게(두께가 두껍게) 형성하는 것이 보다 용이하다.

도전성 패턴(120)은 동박으로 PCB기판 본체(110)의 상면에 패턴으로 형성된다. 도전성 패턴(120) 중, 전도성 페이스트(200)가 설치되는 부분에는 전술한 서로 이격된 한 쌍의 전도성 페이스트(122)가 형성된다. 도전성 패드(122)는 상부 보호층(130의 상면이 제거됨으로써 형성된다.

상기 상부 보호층(130)은, 도전성 패턴(120)과 PCB 기판 본체(110)에 불변성 잉크를 이용하여 도포하여 형성된 층이다. 상부 보호층은 회로를 보호하고, 다음 공정인 표면처리와 부품 실장 공정에서 회로와 회로 사이에 solder bridge 현상 등이 발생하는 것을 방지하는 목적이다. 상부 보호층(130)에서 상기 도전성 패드(122)의 상측이 개방되어 형성된다.

전도성 페이스트(200)는 카본, 은 등이 본딩 물질과 혼합된 페이스트 재질로서, 도전성 패드(122) 및 PCB 기판 본체(110)의 용융부 수용홈(111)에 도포하여 형성된다. 전도성 페이스트(200)는 도전성 패턴에 비해 전기저항이 높은 재질로 형성된다. 즉, 과전류가 흐를 때, 전도성 페이스트(200) 보다 자세히는 용융부(210)의높은 저항으로 인해서 용융부(210)가 먼저 용융되도록 한다. 다만, 저항이 높으므로, 충분한 전도성을 확보하기 위해서는 용융부(210)의 단면적이 도전성 패턴(120)에 비해 넓어야 한다.

또한, 과전류 용융 특성을 미세조절하기 위해, 용융부(210)는, 도 3과 같이, 전도성 페이스트(200)를 관통하여 형성된 복수의 관통공(220)이 형성될 수 있다. 관통공(220)은 PCB 기판 본체(110)에 먼저 형성된 후, 관통공(220)을 제외한 부분에만 전도성 페이스트(200)를 도포하는 방법을 사용하거나, PCB 기판 본체(110)의 전도성 페이스트(200)를 도포한 후, 전도성 페이스트(200)가 경화된 후, 전도성 페이스트(200)와 PCB 기판 본체(110)를 함께 드릴링 하는 방법으로 제조될 수도 있다. 이와 같이, 관통공(220)이 형성됨으로서, 용융되는 조건을 정밀하게 조절할 수 있다는 장점이 있다.

한편, 상기 전도성 페이스트(200)의 상면 중 적어도 일부분에 보호 코팅층(300)이 도포된다. 상기 보호 코팅층(300)은, 상기 용융부(210) 상면을 제외하고 도포된다. 도전성 페이스트(200)는 장시간 외부에 노출되거나, 외부 물질과 접촉하는 경우, 미세 분말이 발생될 우려가 있다. 따라서, 도전성 페이스트(200) 상면에 도전성 페이스트(200)를 보호하는 보호 코팅층(300)이 형성됨으로써, 이러한 문제점을 제거할 수 있다. 다만, 많은 열이 발생할 수 있는 용융부(210)의 상면에도 보호 코팅층(300)이 형성되는 경우, 보호 코팅층(300)이 탄화되어, 다른 회로 및 회로 소자에 악 영향을 미칠 수 있다. 따라서, 용융부(210)의 상면에는 보호 코팅층(300)을 형성하지 않는 것이 바람직하다. 이 경우에도, 용융부(210)는 기판 본체(110)의 두께 방향으로 아래쪽에 위치하여 외부 물질과 접촉할 가능성이 매우 낮기 때문에, 보호 코팅층(300)을 형성하지 않아도, 외부 물질과 접촉하는 우려는 매우 낮다.

도 5는 본 발명의 제 2 실시예의 PCB기판을 도시한 평면도, 도 6은 도 5의 절단선 VI-VI에 따른 단면도, 도 7은 도 5의 절단선 VII-VII에 따른 단면도이다.

이들 도면에 도시된 바와같이, 제 2 실시예의 PCB기판은 제 1 실시예와 용융부의 형상만이 상이하므로, 이에 대해서만 설명한다.

제 2 실시예의 상기 용융부(1210)는 상기 기판 본체(110)에 함몰된 용융부 수용홈(1111)에 형성되며, 상기 용융부 수용홈(1111)의 턱의 높이(t1)가 상기 용융부의 두께(t2) 보다 높게 형성된다. 즉, 도 5 내지 도 7에 도시된 바와 같이, 용융부가 수용되는 용융부 수용홈(1111)은 주변에 비해 낮게 형성되며, 용융부 수용홈(1111)에 용융부(1210)가 도포된다. 이와 같이 형성됨으로써, 인접한 용융부(1210) 간의 절연파괴를 보다 효율적으로 막을 수 있다는 장점이 있다.

상기와 같이, 본 발명의 실시예의 PCB기판은 전도성 페이스트(200)를 사용하여 칩퓨즈를 대체함으로써, 원가를 절감하고, PCB 기판의 크기를 소형화할 수 있을 뿐만 아니라, 무게를 경량화 할 수 있다는 장점이 있다.

그리고, 용융부에 관통공를 구비함으로써, 정밀하게 퓨즈의 특성을 조절할 수 있다.

이상에서는 본 발명의 바람직한 실시예를 예시적으로 설명하였으나, 본 발명의 범위는 이와 같은 특정 실시예에만 한정되는 것은 아니며, 특허청구범위에 기재된 범주 내에서 적절하게 변경 가능한 것이다.

110: PCB 기판 본체 120: 도전성 패턴
122: 도전성 패드 130: 상부 보호층
200: 전도성 페이스트 210, 1210: 용융부
220: 관통공 300: 보호 코팅층
1111: 용융부 수용홈

Claims (8)

1. 절연층으로 형성된 PCB 기판 본체(110);
   상기 기판 본체(110)의 상면에 적층된 도전성 패턴(120); 및
   상기 도전성 패턴(120)의 상측에 적층된 상부 보호층(130);
   을 포함하고,
   상기 도전성 패턴(120)은
   인접하며, 서로 이격된 한 쌍의 도전성 패드(122);
   를 포함하며,
   양단이 한 쌍의 상기 도전성 패드(122)에 도포되어, 상기 도전성 패드(122)를 연결하며, 과전류 시 단선되도록 형성된 용융부(210, 1210)를 포함하는 전도성 페이스트(200);
   를 더 포함하는 것을 특징으로 하는 PCB기판.
   
2. 제 1 항에 있어서,
   상기 전도성 페이스트(200)는 상기 도전성 패턴(120)에 비해 전기 저항이 높으며, 단면적이 넓은 것을 특징으로 하는 PCB기판.
   
3. 제 1 항에 있어서,
   상기 용융부(210)는,
   과전류 용융 특성을 미세조절하기 위해, 상기 전도성 페이스트(200)를 관통하여 형성된 복수의 관통공(220);
   을 더 포함하는 것을 특징으로 하는 PCB기판.
   
4. 제 1 항에 있어서,
   상기 기판 본체(110)의 일부가 요입되어 형성된 용융부 수용홈(111)을 더 포함하며,
   상기 용융부(210, 1210)는 상기 용융부 수용홈(111)에 도포된 것을 특징으로 하는 PCB 기판.
   
5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
   상기 전도성 페이스트(200)는 계단형으로 단이져 형성된 것을 하는 PCB기판.
   
6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
   상기 전도성 페이스트(200)의 상면 중 적어도 일부분에 도포된 보호 코팅층(300);
   을 더 포함하는 것을 특징으로 하는 PCB기판.
   
7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
   상기 보호 코팅층(300)은,
   상기 용융부(210) 상면을 제외하고 도포된 것을 특징으로 하는 PCB기판.
   
8. 제 4 항에 있어서,
   상기 용융부(1210)는 상기 기판 본체(110)에 함몰된 용융부 수용홈(1111)에 형성되며, 상기 용융부 수용홈(1111)의 턱의 높이(t1)가 상기 용융부의 두께(t2) 보다 높게 형성된 것을 특징으로 하는 PCB 기판.

Images