KR20230095595A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230095595A
KR20230095595A KR1020210185235A KR20210185235A KR20230095595A KR 20230095595 A KR20230095595 A KR 20230095595A KR 1020210185235 A KR1020210185235 A KR 1020210185235A KR 20210185235 A KR20210185235 A KR 20210185235A KR 20230095595 A KR20230095595 A KR 20230095595A
Authority
KR
South Korea
Prior art keywords
layer
disposed
auxiliary electrode
overcoat
light emitting
Prior art date
Application number
KR1020210185235A
Other languages
English (en)
Inventor
김희관
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210185235A priority Critical patent/KR20230095595A/ko
Priority to EP22212470.3A priority patent/EP4203656A1/en
Priority to US18/065,349 priority patent/US20230200108A1/en
Priority to CN202211605596.9A priority patent/CN116347926A/zh
Priority to TW111149237A priority patent/TW202327085A/zh
Priority to JP2022204712A priority patent/JP7469449B2/ja
Publication of KR20230095595A publication Critical patent/KR20230095595A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/82Cathodes
    • H10K50/824Cathodes combined with auxiliary electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/841Self-supporting sealing arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • H10K59/1315Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

본 명세서의 실시예에 따르면, 유기 발광층과 캐소드 전극의 증착 특성 차이를 이용하여 처마 구조부를 통해서 캐소드 전극을 보조 전극에 접촉시키므로 캐소드 전극의 저항을 감소시킬 수 있다.
이에 따라, 본 명세서의 실시예에 따르면 캐소드 전극의 저항을 감소시켜 저전위전원 상승 현상의 발생을 감소시키므로, 표시 장치의 휘도 불균일 현상의 발생을 감소시킬 수 있다.

Description

표시 장치{DISPLAY APPARATUS}
본 명세서는 휘도 불균일 현상을 감소시킬 수 있는 표시 장치를 제공하는 것이다.
표시 장치는 액정 표시 장치(Liquid Crystal Display: LCD), 유기 발광 표시 장치(Organic Light Emitting Display: OLED), 마이크로 LED 표시 장치(Micro Light Emitting Display) 등과 같이 다양한 형태로 구현될 수 있다.
이 중에서 유기 발광 표시 장치는 자체 발광형 소자인 유기 발광 소자를 포함하기 때문에, 별도의 광원이 필요하지 않아 표시 장치의 두께와 무게를 크게 줄일 수 있다.
유기 발광 표시 장치는 애노드(Anode) 전극과 캐소드(Cathode) 전극 사이에 빛을 내는 유기 발광 소자를 포함하는 구조를 가질 수 있다.
유기 발광 소자가 애노드 전극 및 캐소드 전극과 접촉하는 영역은 빛을 발광하는 발광부일 수 있다.
유기 발광 표시 장치는 발광부에서 발광되는 빛이 기판이 배치된 방향으로 나오는 배면 발광형(Bottom emission OLED), 기판이 배치된 반대 방향으로 나오는 상면 발광형(Top emission OLED), 양 방향으로 나오는 양면 발광형 또는 투명 발광형(Transparent OLED) 등으로 구분될 수 있다.
한편 상면 발광형 또는 양면 발광형의 경우, 발광부에서 발광된 광을 상부 방향으로 발광시키기 위하여 유기 발광 소자의 상부에 배치된 상부 전극인 캐소드 전극의 투과율을 높일 수 있다.
예를 들어, 캐소드 전극은 투과 전극 또는 반투과 전극으로 사용할 수 있다.
발광부와 투과부를 포함하는 투명 발광형의 경우에도, 투과부 구현을 위해서 캐소드 전극을 투명에 가까운 투과 전극으로 형성할 수 있다.
이에 따라 캐소드 전극은 투과율이 높은 물질로 형성할 수 있는데, 일반적으로 투과율이 높은 물질은 전기적 저항이 높은 편이다.
또한 투과율 향상을 위해서 캐소드 전극의 두께를 얇게 형성할 수 있는데, 캐소드 전극의 두께가 감소하게 되면 캐소드 전극의 전기적 저항도 증가하게 된다.
이와 같이 캐소드 전극의 저항이 증가하게 되면, 저전위전원 상승(VSS Rising) 현상으로 인하여, 표시 장치의 휘도가 불균일해지는 현상이 발생할 수 있다.
이에 따라 본 명세서의 발명자들은 여러 실험을 통하여, 저전위전원 상승(VSS Rising) 현상을 감소시켜 휘도 불균일 현상의 발생을 감소시킬 수 있는 표시 장치를 발명하였다.
본 명세서의 실시예에 따른 해결 과제는 휘도 불균일 현상의 발생을 감소시킬 수 있는 표시 장치를 제공하는 것이다.
본 명세서의 실시예에 따른 해결 과제는 캐소드 전극과 보조 전극의 접촉 영역에 있어서, 각 층들의 변형이나 뜯김 불량 또는 들림 불량이 발생하는 것을 감소시킬 수 있는 표시 장치를 제공하는 것이다.
본 명세서의 실시예에 따른 해결 과제는 캐소드 전극과 보조 전극의 접촉 영역에 있어서, 세정 등과 같은 공정에 용이한 구조를 갖는 표시 장치를 제공하는 것이다.
본 명세서의 실시예에 따른 해결 과제는 캐소드 전극과 보조 전극의 접촉 영역에 있어서, 정전기 불량의 발생을 감소시킬 수 있는 표시 장치를 제공하는 것이다.
본 명세서의 실시예에 따른 해결 과제는 공정상 기판의 이동성과 방향성에 영향을 받지 않고 캐소드 전극과 보조 전극의 접촉 불량을 감소시킬 수 있는 표시 장치를 제공하는 것이다.
본 명세서의 실시예에 따른 해결 과제는 캐소드 전극과 보조 전극의 접촉 영역에 있어서, 캐소드 전극의 접촉을 용이하게 할 수 있는 보조 전극 구조를 형성할 수 있는 표시 장치를 제공하는 것이다.
본 명세서의 실시예에 따른 해결 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 실시예에 따른 표시 장치는, 기판, 기판 상에 배치된 보조 전극, 보조 전극 상에 배치되고, 보조 전극의 적어도 일부분이 노출되는 제1 홀을 포함하는 패시베이션층, 패시베이션층 상에 배치되고, 보조 전극의 적어도 일부분이 노출되는 제2 홀을 포함하는 오버코트층, 및 오버코트층 상에 배치되고, 보조 전극의 적어도 일부분이 노출되는 제3 홀을 포함하는 뱅크층을 포함한다.
이 경우, 제1 홀, 제2 홀, 및 제3 홀은 적어도 일부분이 서로 중첩되도록 배치되며, 제1 홀과 상기 제2 홀은 중심부를 기준으로 각각 제1 방향과 제2 방향으로 교차하도록 배치된다.
또한, 본 명세서의 실시예에 따른 표시 장치는, 기판, 기판 상에 배치된 보조 전극, 보조 전극 상에 배치된 패시베이션층, 패시베이션층 상에 배치된 오버코트층, 오버코트층 상에 배치된 뱅크층, 뱅크층 상에 배치된 유기 발광층, 및 유기 발광층 상에 배치된 캐소드 전극을 포함한다.
이 경우, 보조 전극은 패시베이션층, 오버코트층, 및 뱅크층을 관통하는 홀들을 통해서 적어도 일부분이 노출되는 보조 전극 컨택부를 포함하고, 유기 발광층과 캐소드 전극은 보조 전극 컨택부까지 연장되도록 배치되며, 보조 전극 컨택부를 둘러싸는 오버코트층은 한 쌍의 오버코트 처마 구조부를 포함한다.
본 명세서의 실시예에 따르면, 유기 발광층과 캐소드 전극의 증착 특성 차이를 이용하여 처마 구조부를 통해서 캐소드 전극을 보조 전극에 접촉시키므로 캐소드 전극의 저항을 감소시킬 수 있다.
이에 따라, 본 명세서의 실시예에 따르면 캐소드 전극의 저항을 감소시켜 저전위전원 상승 현상의 발생을 감소시키므로, 표시 장치의 휘도 불균일 현상의 발생을 감소시킬 수 있다.
또한 본 명세서의 실시예에 따르면, 캐소드 전극과 보조 전극을 접촉시키기 위한 처마 구조부를 형성하는 경우, 패시베이션층, 오버코트층, 및 뱅크층이 차례대로 적층되고 오버코트층이 한 쌍의 오버코트 처마 구조부를 포함할 수 있고, 오버코트 처마 구조부 상에는 뱅크 돌출부가 배치될 수 있다.
이에 따라, 본 명세서의 실시예에 따르면 뱅크층이 아닌 오버코트층이 패시베이션층 상에 배치되므로 뱅크층과 패시베이션층 간의 접착성 문제로 인한 뜯김 불량의 발생을 감소시킬 수 있고, 오버코트층 상에 뱅크층이 배치되므로 오버코트층이 스트레스에 의해서 변형되거나 오버코트 처마 구조부의 들림 현상이 발생하는 것을 감소시킬 수 있다.
또한 본 명세서의 실시예에 따르면, 캐소드 전극과 보조 전극을 접촉시키기 위한 처마 구조부를 형성하는 경우, 처마 구조부를 오버코트층으로 형성하고 오버코트층 상에 뱅크층을 형성하므로, 실질적으로 처마 구조부의 두께를 증가시킬 수 있기 때문에 세정 등과 같은 공정에 용이한 강건한 구조를 형성할 수 있다.
또한 본 명세서의 실시예에 따르면, 캐소드 전극과 보조 전극을 접촉시키기 위한 처마 구조부를 형성하는 경우, 처마 구조부를 비전도성 물질로 구성되는 오버코트층으로 형성하고 오버코트층 상에 뱅크층을 형성하므로, 해당 영역에서 발생할 수 있는 정전기 불량의 발생을 감소시킬 수 있다.
또한 본 명세서의 실시예에 따르면, 캐소드 전극과 보조 전극을 접촉시키기 위한 처마 구조부를 형성하는 경우, 패시베이션층의 홀이 중심부를 기준으로 양 측면에 한 쌍의 언더컷부를 대칭 구조로 포함하므로, 유기 발광층을 형성하는 공정에 있어서 기판의 이동 방향에 따른 불량 발생 가능성을 감소시킬 수 있다.
또한 본 명세서의 실시예에 따르면, 패시베이션층의 홀, 오버코트층의 홀, 및 뱅크층의 홀이 평탄화된 면을 갖는 보조 전극의 내측에 위치하므로 언더컷부도 보조 전극의 평탄화된 면 상에 위치할 수 있기 때문에, 언더컷부 영역의 굴곡을 감소시키고 캐소드 전극이 끊김없이 보조 전극과 접촉할 수 있도록 할 수 있다.
본 명세서의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않은 또 다른 효과는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 명세서의 실시예에 따른 표시 장치의 평면도이다.
도 2는 본 명세서의 실시예에 따른 발광부와 투과부를 포함하는 표시 장치의 확대 평면도이다.
도 3a는 본 명세서의 실시예에 따른 표시 장치의 일부 영역에 대응되는 단면도이고, 도 3b는 보조 전극부에 대응되는 영역의 확대 단면도이고, 도 3c는 보조 전극부에 대응되는 영역의 확대 평면도이다.
도 4는 표시 장치의 기판의 이송 방향에 따른 보조 전극과 캐소드 전극 간의 접촉 정상부와 불량부를 비교하는 도면이다.
도 5는 본 명세서의 다른 실시예에 따른 발광부와 투과부를 포함하는 표시 장치의 확대 평면도이다.
도 6a는 본 명세서의 다른 실시예에 따른 표시 장치의 일부 영역에 대응되는 단면도이고, 도 6b는 보조 전극부에 대응되는 영역의 확대 단면도이고, 도 6c는 보조 전극부에 대응되는 영역의 확대 평면도이다.
도 7a와 도 7b는 각각 뱅크층의 처마 구조부의 뜯김 현상이 발생하지 않은 정상부와 불량부를 비교하는 도면이다.
도 8a와 도 8b는 각각 오버코트층의 처마 구조부의 들림 현상이 발생하지 않은 정상부와 불량부를 비교하는 도면이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '∼만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '∼상에', '∼상부에', '∼하부에', '∼옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '∼후에', '∼에 이어서', '∼다음에', '∼전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는, 휘도 불균일 현상을 감소시킬 수 있는 표시 장치의 다양한 구성에 대해 자세히 설명하도록 한다.
도 1은 본 명세서의 실시예에 따른 표시 장치의 평면도이다.
이하에서는, 투과부를 포함하고 유기 발광 소자에 의해서 발광하는 투명 유기 발광 표시 장치(Transparent Organic Light Emitting Diodes: OLED)를 일 예로 설명하지만, 본 명세서의 실시예에 따른 표시 장치가 이에 한정되는 것은 아니다.
표시 장치(1)는 기판(110)을 포함하고, 기판(110)은 표시 영역(DA)과 표시 영역(DA)을 둘러싸도록 배치되는 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)은 매트릭스 형태로 배열된 하나 이상의 발광부(EA)와 하나 이상의 투과부(TA)를 포함할 수 있다.
예를 들어, 발광부(EA)는 각각 적색(R), 녹색(G), 및 청색(B)을 구현하는 제1 서브 화소(SP1), 제2 서브 화소(SP2), 및 제3 서브 화소(SP3)를 포함하거나, 각각 적색(R), 녹색(G), 청색(B), 및 백색(W)을 구현하는 제1 서브 화소(SP1), 제2 서브 화소(SP2), 제3 서브 화소(SP3), 및 제4 서브 화소(SP4)를 포함할 수 있다.
비표시 영역(NDA)에는 표시 영역(DA)의 발광부(EA)에 각종 신호를 인가하는 데이터 구동부 또는 게이트 구동부가 연결될 수 있는 하나 이상의 데이터 패드부(DPAD) 와 게이트 패드부(GPAD)가 배치될 수 있다.
이하에서는 도 2, 도 3a 내지 도 3c를 참조하여 설명하도록 한다.
도 2는 본 명세서의 실시예에 따른 발광부와 투과부를 포함하는 표시 장치의 확대 평면도이다.
도 3a는 본 명세서의 실시예에 따른 표시 장치의 일부 영역에 대응되는 단면도이고, 도 3b는 보조 전극부에 대응되는 영역의 확대 단면도이고, 도 3c는 보조 전극부에 대응되는 영역의 확대 평면도이다.
기판(110)은 표시 장치(1)의 베이스 기판이며, 유리 재질의 기판을 사용할 수 있지만 이에 한정되는 것은 아니며, 유연성 성질을 갖는 폴리이미드(Polyimide) 기판을 사용할 수도 있다.
기판(110) 상에 패드부(PAD부), 박막 트랜지스터부(TFT부), 및 보조 전극부가 형성될 수 있다.
박막 트랜지스터부(TFT부)는 발광부(EA)를 포함할 수 있다.
박막 트랜지스터부(TFT부)에는, 기판(110) 상에 액티브층(121), 게이트 전극(124), 제1 전극(126a), 및 제2 전극(126b)을 포함하는 박막 트랜지스터(TFT)가 배치될 수 있다.
박막 트랜지스터(TFT)와 기판(110) 사이에는 박막 트랜지스터(TFT)의 액티브층(121)에 광이 입사되는 것을 방지할 수 있는 차광층(111)이 배치될 수 있다.
차광층(111)과 박막 트랜지스터(TFT) 사이에는 버퍼층(113)이 배치될 수 있다.
액티브층(121)과 게이트 전극(124) 사이에는 액티브층(121)과 게이트 전극(124)을 절연시킬 수 있는 게이트 절연층(123)이 배치될 수 있다.
액티브층(121)과 동일한 층에 차광층(111)과 중첩되도록 배치되어 캐패시터를 형성하는 캐패시터 전극(122)이 배치될 수 있다.
액티브층(121)과 게이트 전극(124) 상에는 층간 절연층(125)이 배치되고, 층간 절연층(125)에 형성되는 컨택홀들을 통해서 제1 전극(126a)과 제2 전극(126b)은 각각 액티브층(121)과 전기적으로 연결될 수 있다.
제1 전극(126a)은 소스 전극이고, 제2 전극(126b)은 드레인 전극일 수 있다.
제2 전극(126b)은 층간 절연층(125)과 버퍼층(113)에 형성되는 컨택홀을 통해서 차광층(111)과 전기적으로 연결될 수도 있다.
박막 트랜지스터(TFT) 상에는 박막 트랜지스터(TFT)와 전기적으로 연결된 애노드 전극(150), 유기 발광층(170), 및 캐소드 전극(180)을 포함하는 발광 소자가 배치될 수 있다.
박막 트랜지스터(TFT)와 애노드 전극(150) 사이에는 무기 절연물질로 이루어진 패시베이션층(130)이 배치될 수 있다.
또한, 패시베이션층(130)과 애노드 전극(150) 사이에는 유기 절연물질로 이루어진 오버코트층(140)이 배치될 수 있다.
오버코트층(140)은 평탄화층으로 기능할 수 있으며, 상부에 배치되는 전극, 층들이 평탄화된 면에 고르게 형성될 수 있도록 할 수 있다.
애노드 전극(150)은 층간 절연층(125)과 오버코트층(140)에 형성되는 컨택홀을 통해서 박막 트랜지스터(TFT)의 제2 전극(126b)과 전기적으로 연결될 수 있다.
애노드 전극(150), 유기 발광층(170), 및 캐소드 전극(180)이 중첩되는 영역에서 광이 발산될 수 있으며, 애노드 전극(150), 유기 발광층(170), 및 캐소드 전극(180)이 중첩되는 영역을 발광부(EA)로 정의할 수 있다.
유기 발광층(170)은 예를 들어 백색 광과 같이 화소 별로 동일한 색의 광을 발광하도록 구현되거나, 적색, 녹색, 또는 청색의 광과 같이 화소 별로 상이한 색을 발광하도록 구현될 수 있다.
각각의 발광부(EA)들 사이의 경계에는 뱅크층(160)이 배치되어, 서로 다른 색상을 표시하는 발광부(EA)들의 색상이 혼색되는 것을 감소시킬 수 있다.
뱅크층(160)은 유기절연 물질로 이루어질 수 있으며, 오버코트층(140)과 다른 유기절연 물질로 이루어질 수 있지만 이에 한정되는 것은 아니다.
발광 소자 상에는 밀봉층이 추가로 배치되어 유기 발광층(170)에 외부로부터의 수분과 이물질이 침투하는 것을 감소시킬 수 있다.
패드부(PAD부)는 게이트 패드부(GPAD)를 일 예로 설명한다.
패드부(PAD부)에는 기판(110) 상에 버퍼층(113)이 배치되고, 버퍼층(113) 상에 패드 전극(324)이 배치될 수 있다. 패드 전극(324)은 게이트 전극(124)과 동일한 물질로 형성될 수 있다.
패드 전극(324) 상에는 층간 절연층(125)의 컨택홀을 통해서 전기적으로 연결되는 패드 연결 전극(326)이 배치될 수 있다.
패드 연결 전극(326)은 제1 전극(126a) 및 제2 전극(126b)과 동일한 물질로 형성될 수 있다.
패드 연결 전극(326) 상에는 패시베이션층(130)의 컨택홀을 통해서 전기적으로 연결되는 패드 접촉 전극(350)이 배치될 수 있다.
패드 접촉 전극(350)은 애노드 전극(150)과 동일한 물질로 형성될 수 있다.
이하에서는, 보조 전극부에 대해서 설명하도록 한다.
본 명세서의 실시예에 따른 표시 장치(1)의 경우, 유기 발광층(170)에서 발광되는 광은 기판(110)이 배치된 방향의 반대 방향인 캐소드 전극(180)이 배치된 방향으로 발산될 수 있다.
따라서 캐소드 전극(180)은 투과율을 높이기 위하여 두께를 감소시킬 수 있다.
캐소드 전극(180)은 예를 들어, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 등과 같은 투명 도전성 산화물(Transparent Conductive Oxide: TCO)로 형성하여 투과율이 높은 투과 전극 또는 반투과 전극으로 형성할 수 있다.
다만 캐소드 전극(180)의 두께를 감소시키는 경우 전기적 저항이 증가하게 되며, 투과율이 높은 물질로 이루어지는 경우 높은 전기적 저항을 갖게 될 수 있다.
이와 같이 캐소드 전극(180)의 저항이 증가하게 되면, 저전위전원 상승(VSS Rising) 현상으로 인하여, 표시 장치의 휘도가 불균일해지는 현상이 발생할 수 있다.
이에 따라, 본 명세서의 실시예에 따른 표시 장치(1)는, 캐소드 전극(180)에 보조 전극(226)을 전기적으로 연결시켜 캐소드 전극(180)의 저항을 감소시킬 수 있다.
보조 전극부는 캐소드 전극(180)과 보조 전극(226)이 직접적으로 접촉하는 영역을 포함할 수 있다.
보조 전극부의 기판(110) 상에는 버퍼층(113) 및 층간 절연층(125)이 배치될 수 있다.
층간 절연층(125) 상에는 보조 전극(226)이 배치될 수 있다.
보조 전극(226)은 박막 트랜지스터(TFT)의 제1 전극(126a) 및 제2 전극(126b)과 동일한 층에 배치될 수 있고, 동일한 물질로 형성될 수 있다.
보조 전극(226)은 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 한정되지 않는다.
보조 전극(226) 상에는 제1 홀(130h)을 포함하는 패시베이션층(130)이 배치될 수 있다.
패시베이션층(130) 상에는 제2 홀(140h)을 포함하는 오버코트층(140)이 배치될 수 있다.
제2 홀(140h)은 제1 홀(130h)보다 넓은 면적을 갖도록 형성될 수 있으며, 제1 홀(130h)은 제2 홀(140h)의 내측에 위치할 수 있다.
또한, 패시베이션층(130)상에는 애노드 처마 구조부(151)를 포함하는 애노드 전극(150)이 배치될 수 있다.
보조 전극부의 애노드 전극(150)은 발광부(EA)의 애노드 전극(150)에서 연장된 전극일 수 있지만 이에 한정되는 것은 아니며, 발광부(EA)의 애노드 전극(150)과 이격되어 배치되는 별개의 전극일 수 있다.
보조 전극부의 애노드 전극(150)과 발광부(EA)의 애노드 전극(150)은 동일한 물질로 동일한 공정으로 형성되어 동일한 층에 배치될 수 있다.
보조 전극부의 애노드 전극(150)은 패시베이션층(130)의 제1 홀(130h)보다 소정의 거리 내측으로 돌출되는 애노드 처마 구조부(151)를 포함할 수 있다.
애노드 전극(150)의 애노드 처마 구조부(151)의 하부에 대응되는 패시베이션층(130)에는 언더컷부(130u)가 형성될 수 있다.
언더컷부(130u)는 제1 홀(130h)의 내측에 형성되기 때문에 패시베이션층(130)이 제거된 영역에 대응될 수 있다.
애노드 처마 구조부(151)는 패시베이션층(130)의 내측 방향으로 돌출되어 있기 때문에, 언더컷부(130u)는 상부 방향에서 바라볼 때 애노드 처마 구조부(151)에 의해서 외부로 노출되지 않는 영역일 수 있다.
패시베이션층(130)의 제1 홀(130h)은 제1 중심부(130c)와 제1 중심부(130c)의 양 측면에 배치되는 한 쌍의 언더컷부(130u)를 포함할 수 있다.
한 쌍의 언더컷부(130u)는 제1 중심부(130c)를 기준으로 서로 마주보도록 배치되어, 서로 대칭되는 위치에 배치될 수 있다.
또한 한 쌍의 언더컷부(130u)는 제1 중심부(130c)를 기준으로 서로 대칭되는 형태를 갖도록, 서로 동일한 형태로 형성될 수 있다.
애노드 전극(150)과 오버코트층(140) 상에는 제3 홀(160h)을 포함하는 뱅크층(160)이 배치될 수 있다.
제3 홀(160h)은 제1 홀(130h)과 제2 홀(140h)보다 넓은 면적을 갖도록 형성될 수 있으며, 제1 홀(130h)과 제2 홀(140h)은 제3 홀(160h)의 내측에 위치할 수 있다.
뱅크층(160)의 제3 홀(160h)은 보조 전극부의 애노드 처마 구조부(151)를 덮지 않고 외부로 노출시킬 수 있다.
한 쌍의 언더컷부(130u)가 형성되지 않은 영역에는 패시베이션 단차부(130s), 오버코트 단차부(140s), 및 뱅크 단차부(160s)가 차례대로 적층되도록 형성될 수 있다.
예를 들어, 패시베이션 단차부(130s)를 포함하는 패시베이션층(130) 상에는 패시베이션 단차부(130s)를 노출시키고 오버코트 단차부(140s)를 포함하는 오버코트층(140)이 배치되고, 오버코트 단차부(140s)를 포함하는 오버코트층(140)상에는 오버코트 단차부(140s)를 노출시키고 뱅크 단차부(160s)를 포함하는 뱅크층(160)이 배치될 수 있다.
뱅크 단차부(160s), 오버코트 단차부(140s), 및 패시베이션 단차부(130s)는 순서대로 보조 전극(226)에 가깝게 배치될 수 있다.
즉, 패시베이션 단차부(130s)가 보조 전극(226)과 제일 가깝게 배치되고, 뱅크 단차부(160s)가 보조 전극(226)과 제일 멀게 배치될 수 있다.
또한 뱅크 단차부(160s), 오버코트 단차부(140s), 및 패시베이션 단차부(130s)는 모두 정테이퍼 형상을 갖도록 형성되어 계단식 적층 형태를 가질 수 있다.
뱅크층(160) 상에는 유기 발광층(170)이 형성되고, 유기 발광층(170) 상에는 캐소드 전극(180)이 형성될 수 있다.
보조 전극(226)은 제1 홀(130h)에 의해서 노출되는 면이 보조 전극 컨택부(226c)일 수 있다.
보조 전극 컨택부(226c) 상에는 유기 발광층(170) 및 캐소드 전극(180)이 형성되어 서로 접촉할 수 있다.
보조 전극(226)은 표시 영역(DA)을 지나는 저전위전원 배선(VSSL)과 전기적으로 연결될 수 있다.
예를 들어, 보조 전극(226)은 저전위전원 배선(VSSL)과 일체형으로 형성되고, 보조 전극(226)은 저전위전원 배선(VSSL)으로부터 투과부(TA) 방향으로 돌출되도록 형성될 수 있다.
저전위전원 배선(VSSL)은 발광부(EA) 및 투과부(TA)와 중첩되지 않도록 뱅크층(160)과 중첩되도록 배치되고, 발광부(EA)와 전기적으로 연결되어 저전위전원(VSS)을 공급할 수 있다.
이와 같이 저전위전원 배선(VSSL)이 발광부(EA) 및 투과부(TA)와 중첩되지 않고 뱅크층(160)과 중첩되도록 배치되기 때문에, 저전위전원 배선(VSSL)에 의해서 발광 영역과 투과 영역이 손실되는 것을 감소시킬 수 있다.
본 명세서의 실시예에 따르면, 보조 전극(226)과 캐소드 전극(180)을 보조 전극 컨택부(226c)에서 전기적으로 연결시키기 위하여, 유기 발광층(170)과 캐소드 전극(180)의 서로 다른 증착 특성과 처마 구조를 갖는 애노드 처마 구조부(151)를 이용할 수 있다.
유기 발광층(170)과 캐소드 전극(180)은 증착 공정을 이용하여 형성할 수 있는데, 유기 발광층(170)과 캐소드 전극(180)은 뱅크 단차부(160s), 오버코트 단차부(140s), 및 패시베이션 단차부(130s)를 따라서 연장되도록 형성되어 보조 전극 컨택부(226c) 상에 형성될 수 있다.
유기 발광층(170)은 증착 시 직진성이 강하기 때문에 애노드 처마 구조부(151)의 하부 영역인 언더컷부(130u)까지 침투하는 거리가 짧지만, 캐소드 전극(180)은 직진성이 강하지 않기 때문에 애노드 처마 구조부(151)의 하부 영역인 언더컷부(130u)까지 침투하는 거리가 길어질 수 있다.
따라서 캐소드 전극(180)은 언더컷부(130u)에서 보조 전극 컨택부(226c)와 직접적으로 접촉할 수 있게 되어, 캐소드 전극(180)은 보조 전극(226)과 전기적으로 연결될 수 있다.
애노드 처마 구조부(151)는 하부의 보조 전극(226)과 소정 거리 이격되어 있기 때문에, 애노드 처마 구조부(151) 상에 형성되는 유기 발광층(170)과 캐소드 전극(180)은 보조 전극 컨택부(226c)까지 연장되지 못하고 애노드 처마 구조부(151)에서 연결이 끊어질 수 있다.
이상과 같이 본 명세서의 실시예에 따르면, 유기 발광층(170)과 캐소드 전극(180)의 증착 특성 차이를 이용하여 처마 구조부를 통해서 캐소드 전극(180)을 보조 전극(226)에 접촉시키므로 캐소드 전극(180)의 저항을 감소시킬 수 있다.
이에 따라, 본 명세서의 실시예에 따르면 캐소드 전극(180)의 저항을 감소시켜 저전위전원 상승 현상의 발생을 감소시키므로, 표시 장치의 휘도 불균일 현상의 발생을 감소시킬 수 있다.
또한 본 명세서의 실시예에 따르면, 캐소드 전극(180)과 보조 전극(226)을 접촉시키기 위한 처마 구조부를 형성하는 경우, 패시베이션층(130)의 제1 홀(130h)이 제1 중심부(130c)를 기준으로 양 측면에 한 쌍의 언더컷부(130u)를 대칭 구조로 포함하므로, 유기 발광층(170)을 형성하는 공정에 있어서 기판의 이동 방향에 따른 불량 발생 가능성을 감소시킬 수 있다.
도 4를 참조하면, 보조 전극(226) 상에 패시베이션층(130)이 배치되고, 패시베이션층(130) 상에 애노드 처마 구조부(151)를 포함하는 애노드 전극(150)이 돌출되도록 배치되어 하부에 언더컷부(130u)를 형성하는 구조에 있어서, 유기 발광 소자의 증착 공정 중 기판의 이송에 따른 보조 전극(226)과 캐소드 전극(180)의 접촉 불량 여부를 비교 도시한 것이다.
애노드 처마 구조부(151)를 포함하는 애노드 전극(150) 상에 유기 발광층(170)을 형성하는 경우, 기판을 일 방향으로 이송하면서 유기 발광 소자를 증착하는 공정으로 형성할 수 있다.
이 경우 기판은 일 방향으로 이동하기 때문에, 유기 발광 소자의 증착 방향도 기판의 이동 방향에 영향을 받아 사선 방향으로 증착될 수 있다.
예를 들어, 도 4의 정상부에 도시된 바와 같이, 언더컷부(130u)가 기판의 이송 방향측에 위치하는 경우 유기 발광 소자의 증착 방향을 기준으로 언더컷부(130u)는 애노드 처마 구조부(151)에 의해서 노출되지 않을 수 있다.
이에 따라 정상부의 경우, 언더컷부(130u) 상에 위치하는 애노드 처마 구조부(151)에 의해서 유기 발광 소자가 언더컷부(130u) 내측으로 깊숙이 증착되는 것이 방해될 수 있다.
따라서, 유기 발광층(170)의 증착 이후에 캐소드 전극(180)을 증착하는 경우, 정상부에서는 캐소드 전극(180)이 유기 발광층(170)보다 언더컷부(130u) 내측으로 더욱 깊숙이 증착되어 보조 전극(226)과 정상적으로 접촉할 수 있다.
이에 반해, 도 4의 불량부에 도시된 바와 같이, 언더컷부(130u)가 기판의 이송 방향과 반대 방향측에 위치하는 경우 유기 발광 소자의 증착 방향을 기준으로 언더컷부(130u)는 노출될 수 있다.
이에 따라 불량부의 경우, 언더컷부(130u) 상에 위치하는 애노드 처마 구조부(151)에 의해서 유기 발광 소자가 언더컷부(130u) 내측으로 깊숙이 증착되는 것이 방해되지 않을 수 있다.
또한 불량부의 경우, 기판의 이동 방향에 따른 유기 발광 소자의 증착 방향이 언더컷부(130u) 내측으로 깊숙이 증착되기 용이한 사선 방향이 되기 때문에 언더컷부(130u) 내측으로 깊숙이 유기 발광층(170)이 형성될 수 있다.
따라서, 유기 발광층(170)의 증착 이후에 캐소드 전극(180)을 증착하는 경우, 유기 발광층(170)으로 인하여 언더컷부(130u)에서 캐소드 전극(180)과 보조 전극(226)이 접촉할 수 있는 컨택 면적이 감소하게 되어 접촉 불량이 발생할 수 있다.
따라서 본 명세서의 실시예에 따르면, 캐소드 전극(180)과 보조 전극(226)을 접촉시키기 위한 처마 구조부를 형성하는 경우, 패시베이션층(130)의 제1 홀(130h)이 제1 중심부(130c)를 기준으로 양 측면에 한 쌍의 언더컷부(130u)를 대칭 구조로 포함하므로, 이동 방향에 따라 하나의 언더컷부(130u)가 불량이 발생한다고 하더라도 다른 하나의 언더컷부(130u)가 정상적인 컨택 영역을 형성할 수 있다.
따라서 한 쌍의 언더컷부(130u)는 유기 발광층(170)을 형성하는 공정에 있어서 기판의 이동 방향을 따라서 배열될 수 있다.
이에 따라 유기 발광층(170)을 형성하는 공정에 있어서 기판의 이동 방향이 어느 방향으로 진행을 하는지 영향을 받지 않고, 언더컷부(130u)에서 캐소드 전극(180)과 보조 전극(226)의 접촉 불량이 발생될 가능성을 감소시킬 수 있다.
또한 본 명세서의 실시예에 따르면, 패시베이션층(130)의 제1 홀(130h), 오버코트층(140)의 제2 홀(140h), 및 뱅크층(160)의 제3 홀(160h)이 평탄화된 면을 갖는 보조 전극(226)의 내측에 위치하므로 언더컷부(130u)도 보조 전극(226)의 평탄화된 면 상에 위치할 수 있기 때문에, 언더컷부(130u) 영역의 굴곡을 감소시키고 캐소드 전극(180)이 끊김없이 보조 전극(226)과 접촉할 수 있도록 할 수 있다.
이하에서는 도 5와 도 6a 내지 도 6c를 참고하여 본 명세서의 다른 실시예에 따른 표시 장치에 대해서 설명하도록 한다.
도 5는 본 명세서의 다른 실시예에 따른 발광부와 투과부를 포함하는 표시 장치의 확대 평면도이다.
도 6a는 본 명세서의 다른 실시예에 따른 표시 장치의 일부 영역에 대응되는 단면도이고, 도 6b는 보조 전극부에 대응되는 영역의 확대 단면도이고, 도 6c는 보조 전극부에 대응되는 영역의 확대 평면도이다.
다만, 앞서 도 2와 도 3a 내지 도 3c를 참고하여 설명한 본 명세서의 실시예에 따른 표시 장치와 설명이 중복되는 내용에 대해서는 생략을 하고, 차이점이 있는 구성을 중심으로 설명하도록 하며, 생략된 설명은 본 명세서의 다른 실시예에도 그대로 적용될 수 있다.
따라서 패드부(PAD부)와 박막 트랜지스터부(TFT부)에 대해서는 추가적으로 설명하지 않고, 보조 전극부를 중심으로 자세히 설명하도록 한다.
본 명세서의 실시예에 따른 표시 장치(1)는, 기판(110)과 기판(110) 상에 배치된 보조 전극(226)을 포함할 수 있다.
보조 전극(226) 상에는 보조 전극(226)의 적어도 일부분이 노출되는 제1 홀(130h)을 포함하는 패시베이션층(130)이 배치될 수 있다.
패시베이션층(130) 상에는 보조 전극(226)의 적어도 일부분이 노출되는 제2 홀(140h)을 포함하는 오버코트층(140)이 배치될 수 있다.
오버코트층(140) 상에는 보조 전극(226)의 적어도 일부분이 노출되는 제3 홀(160h)을 포함하는 뱅크층(160)이 배치될 수 있다.
오버코트층(140)의 하면은 패시베이션층(130)과 직접적으로 접촉하고, 오버코트층(140)의 상면은 뱅크층(160)과 직접적으로 접촉할 수 있다.
제1 홀(130h), 제2 홀(140h), 및 제3 홀(160h)은 적어도 일부분이 서로 중첩되도록 배치되며, 제1 홀(130h)과 제2 홀(140h)은 중심부를 기준으로 각각 제1 방향과 제2 방향으로 교차하도록 배치될 수 있다.
본 명세서에서 제1 홀(130h)과 제2 홀(140h)이 서로 교차한다는 것은, 제1 홀(130h)과 제2 홀(140h)이 각각 어느 하나에 완전히 포함되도록 배치되는 것이 아니라, 중심부를 기준으로 중첩하되 서로 엇갈리는 각각의 방향으로 서로 중첩되지 않는 부분들이 있음을 의미할 수 있다.
예를 들어, 제1 홀(130h)과 제2 홀(140h)은 서로 수직하게 교차할 수 있지만 이에 한정되는 것은 아니며, 홀의 형상에 따라서 달라질 수 있다.
제1 홀(130h)과 제2 홀(140h)은 제3 홀(160h)의 내측에 위치할 수 있다.
보조 전극(226)은 패시베이션층(130), 오버코트층(140), 및 뱅크층(160)을 관통하는 홀들인 제1 홀(130h), 제2 홀(140h), 및 제3 홀(160h)들을 통해서 적어도 일부분이 노출되는 보조 전극 컨택부(226c)를 포함할 수 있다.
유기 발광층(170)과 캐소드 전극(180)은 보조 전극 컨택부(226c)까지 연장되도록 배치되며, 보조 전극 컨택부(226c)를 둘러싸는 오버코트층(140)은 한 쌍의 오버코트 처마 구조부(141)를 포함할 수 있다.
한 쌍의 오버코트 처마 구조부(141) 하부에는, 패시베이션층(130)이 제거된 한 쌍의 언더컷부(130u)가 배치될 수 있다.
따라서 패시베이션층(130)의 제1 홀(130h)은, 제1 중심부(130c)와, 제1 방향으로 제1 중심부(130c)의 양 측면에 배치되는 한 쌍의 언더컷부(130u)를 포함하고, 오버코트층(140)은 한 쌍의 언더컷부(130u)를 덮도록 배치되어 한 쌍의 언더컷부(130u)는 외부로 노출되지 않을 수 있다.
한 쌍의 언더컷부(130u)는 제1 중심부(130c)를 기준으로 서로 마주보도록 배치되어, 서로 대칭되는 위치에 배치될 수 있다.
또한 한 쌍의 언더컷부(130u)는 제1 중심부(130c)를 기준으로 서로 대칭되는 형태를 갖도록, 서로 동일한 형태로 형성될 수 있다.
도 5를 참조하면, 제1 방향은 발광부(EA)와 투과부(TA)가 교번하여 배치되는 방향일 수 있다.
예를 들어, 제1 방향을 기준으로 하나의 발광부(EA)는 서로 다른 투과부(TA)들 사이에 배치되고, 하나의 투과부(TA)는 서로 다른 발광부(EA)들 사이에 배치될 수 있다.
따라서 한 쌍의 언더컷부(130u)는 발광부(EA)와 투과부(TA)가 교번하여 배치되는 방향을 따라 서로 마주보도록 배치될 수 있다.
제2 홀(140h)은, 제2 중심부(140c)와, 제2 방향으로 제2 중심부(140c)의 양 측면에 배치되는 한 쌍의 패시베이션 노출부(140e)를 포함하고, 패시베이션 노출부(140e)는 패시베이션층(130)을 노출시킬 수 있다.
한 쌍의 패시베이션 노출부(140e)는 제2 중심부(140c)를 기준으로 서로 마주보도록 배치되어, 서로 대칭되는 위치에 배치될 수 있다.
또한 한 쌍의 패시베이션 노출부(140e)는 제2 중심부(140c)를 기준으로 서로 대칭되는 형태를 갖도록, 서로 동일한 형태로 형성될 수 있다.
도 5를 참조하면, 제2 방향은 복수의 발광부(EA)들이 연속하여 배치되는 방향 또는 복수의 투과부(TA)들이 연속하여 배치되는 방향일 수 있다.
예를 들어, 제2 방향을 기준으로 하나의 발광부(EA)는 서로 다른 발광부(EA)들 사이에 배치되고, 하나의 투과부(TA)는 서로 다른 투과부(TA)들 사이에 될 수 있다.
따라서 한 쌍의 패시베이션 노출부(140e)는 복수의 발광부(EA)들이 연속하여 배치되는 방향 또는 복수의 투과부(TA)들이 연속하여 배치되는 방향을 따라 서로 마주보도록 배치될 수 있다.
오버코트층(140) 상에는 뱅크층(160)이 배치될 수 있다.
뱅크층(160)은 뱅크 돌출부(161)를 포함할 수 있으며, 뱅크 돌출부(161)는 오버코트 처마 구조부(141) 상에 배치될 수 있다.
오버코트 처마 구조부(141)는 뱅크 돌출부(161)보다 더 돌출되도록 형성될 수 있다.
뱅크층(160) 상에는 유기 발광층(170)이 배치되고, 유기 발광층(170) 상에는 캐소드 전극(180)이 배치될 수 있으며, 유기 발광층(170)과 캐소드 전극(180)은 패시베이션 노출부(140e)를 따라 연장되어 보조 전극(226) 상에 배치될 수 있다.
유기 발광층(170)과 캐소드 전극(180)은 패시베이션 노출부(140e)를 따라 언더컷부(130u)까지 연장되고, 언더컷부(130u)에 위치하는 캐소드 전극(180)은 유기 발광층(170)보다 더 길게 연장되어 보조 전극(226)과 직접적으로 접촉할 수 있다.
한 쌍의 언더컷부(130u)가 형성되지 않은 영역에는 패시베이션 단차부(130s), 오버코트 단차부(140s), 및 뱅크 단차부(160s)가 차례대로 적층되도록 형성될 수 있다.
패시베이션 단차부(130s)는 패시베이션 노출부(140e)에 대응될 수 있으며, 패시베이션 단차부(130s), 오버코트 단차부(140s), 및 뱅크 단차부(160s)는 제2 방향을 따라 배치될 수 있다.
예를 들어, 패시베이션 단차부(130s)를 포함하는 패시베이션층(130) 상에는 패시베이션 단차부(130s)를 노출시키고 오버코트 단차부(140s)를 포함하는 오버코트층(140)이 배치되고, 오버코트 단차부(140s)를 포함하는 오버코트층(140)상에는 오버코트 단차부(140s)를 노출시키고 뱅크 단차부(160s)를 포함하는 뱅크층(160)이 배치될 수 있다.
따라서 보조 전극 컨택부(226c)를 둘러싸는 오버코트층(140)은 오버코트 단차부(140s)를 포함하고, 오버코트 단차부(140s) 상부에는 오버코트층(140)을 노출시키는 뱅크 단차부(160s)가 배치되며, 오버코트 단차부(140s) 하부에는 패시베이션층(130)을 노출시키는 패시베이션 단차부(130s)가 배치될 수 있다.
뱅크 단차부(160s), 오버코트 단차부(140s), 및 패시베이션 단차부(130s)는 순서대로 보조 전극(226)에 가깝게 배치될 수 있다.
즉, 패시베이션 단차부(130s)가 보조 전극(226)과 제일 가깝게 배치되고, 뱅크 단차부(160s)가 보조 전극(226)과 제일 멀게 배치될 수 있다.
또한 뱅크 단차부(160s), 오버코트 단차부(140s), 및 패시베이션 단차부(130s)는 모두 정테이퍼 형상을 갖도록 형성되어 계단식 적층 형태를 가질 수 있다.
뱅크 단차부(160s), 오버코트 단차부(140s), 및 패시베이션 단차부(130s)를 따라 유기 발광층(170)과 캐소드 전극(180)이 연장되어 보조 전극 컨택부(226c) 상에 배치될 수 있다.
보조 전극 컨택부(226c) 상에 배치되는 캐소드 전극(180)은 언더컷부(130u)에 대응되는 영역에서 보조 전극(226)과 접촉할 수 있다.
제1 홀(130h), 제2 홀(140h), 및 제3 홀(160h)은 보조 전극(226)의 내측에 위치할 수 있다.
이 경우, 제1 홀(130h), 제2 홀(140h), 및 제3 홀(160h)에 대응되는 보조 전극(226)은 평탄화된 면을 가질 수 있다.
기판(110)은 표시 영역(DA)과 비표시 영역(NDA)을 포함하고, 표시 영역(DA)은 발광부(EA)와 투과부(TA)를 포함할 수 있고, 보조 전극(226)은 투과부(TA)와 중첩되도록 배치될 수 있다.
보조 전극(226)은 발광부(EA)와 중첩되지 않도록 표시 영역(DA)을 지나는 저전위전원 배선(VSSL)으로부터 투과부(TA) 방향으로 돌출되도록 형성될 수 있다.
본 명세서의 실시예에 따르면, 보조 전극(226)과 캐소드 전극(180)을 보조 전극 컨택부(226c)에서 전기적으로 연결시키기 위하여, 유기 발광층(170)과 캐소드 전극(180)의 서로 다른 증착 특성과 처마 구조를 갖는 오버코트 처마 구조부(141)를 이용할 수 있다.
유기 발광층(170)과 캐소드 전극(180)은 증착 공정을 이용하여 형성할 수 있는데, 유기 발광층(170)과 캐소드 전극(180)은 뱅크 단차부(160s), 오버코트 단차부(140s), 및 패시베이션 단차부(130s)를 따라서 연장되도록 형성되어 보조 전극 컨택부(226c) 상에 형성될 수 있다.
이 경우, 유기 발광층(170)은 증착 시 직진성이 강하기 때문에 오버코트 처마 구조부(141)의 하부 영역인 언더컷부(130u)까지 침투하는 거리가 짧지만, 캐소드 전극(180)은 직진성이 강하지 않기 때문에 오버코트 처마 구조부(141)의 하부 영역인 언더컷부(130u)까지 침투하는 거리가 길어질 수 있다.
따라서 캐소드 전극(180)은 언더컷부(130u)에서 보조 전극 컨택부(226c)와 직접적으로 접촉할 수 있게 되어, 캐소드 전극(180)은 보조 전극(226)과 전기적으로 연결될 수 있다.
오버코트 처마 구조부(141)는 하부의 보조 전극(226)과 소정 거리 이격되어 있기 때문에, 오버코트 처마 구조부(141) 상에 형성되는 유기 발광층(170)과 캐소드 전극(180)은 보조 전극 컨택부(226c)까지 연장되지 못하고 오버코트 처마 구조부(141)에서 연결이 끊어질 수 있다.
이상과 같이, 본 명세서의 실시예에 따르면, 유기 발광층(170)과 캐소드 전극(180)의 증착 특성 차이를 이용하여 오버코트 처마 구조부(141)를 통해서 캐소드 전극(180)을 보조 전극(226)에 접촉시키므로 캐소드 전극(180)의 저항을 감소시킬 수 있다.
이에 따라, 본 명세서의 실시예에 따르면 캐소드 전극(180)의 저항을 감소시켜 저전위전원 상승 현상의 발생을 감소시키므로, 표시 장치의 휘도 불균일 현상의 발생을 감소시킬 수 있다.
또한 본 명세서의 실시예에 따르면, 캐소드 전극(180)과 보조 전극(226)을 접촉시키기 위한 처마 구조부를 형성하는 경우, 패시베이션층(130), 오버코트층(140), 및 뱅크층(160)이 차례대로 적층되고 오버코트층(140)이 한 쌍의 오버코트 처마 구조부(141)를 포함할 수 있고, 오버코트 처마 구조부(141) 상에는 뱅크 돌출부(161)가 배치될 수 있다.
본 명세서의 실시예에 따르면 뱅크층(160)이 아닌 오버코트층(140)이 패시베이션층(130) 상에 배치되므로 뱅크층(160)과 패시베이션층(130) 간의 접착성 문제로 인한 뜯김 불량의 발생을 감소시킬 수 있다.
또한 오버코트층(140) 상에 뱅크층(160)이 배치되므로 오버코트층(140)이 스트레스에 의해서 변형되거나 오버코트 처마 구조부(141)의 들림 현상이 발생하는 것을 감소시킬 수 있다.
도 7a는 뱅크층의 처마 구조부에 의해서 보조 전극이 노출되는 정상부의 일 예를 도시한 것이다.
예를 들어, 정상부는 패시베이션층 상에 뱅크층이 직접 접촉하도록 형성되고, 뱅크층에 의해서 처마 구조부가 형성되는 경우에 있어서 정상예에 대한 도면이다.
도 7b는 뱅크층의 처마 구조부에 의해서 보조 전극이 노출되는 불량부의 일 예를 도시한 것이다.
예를 들어, 불량부는 패시베이션층 상에 뱅크층이 직접 접촉하도록 형성되고, 뱅크층에 의해서 처마 구조부가 형성되는 경우에 있어서 처마 구조부의 뜯김 현상이 발생되는 불량예에 대한 도면이다.
패시베이션층 상에 뱅크층이 직접 접촉하도록 형성하고, 뱅크층으로 처마 구조부를 형성하는 경우, 패시베이션층과 뱅크층의 접착성 문제로 인하여 처마 구조부의 뜯김 문제가 발생할 수 있다.
하지만, 본 명세서의 실시예에 따르면 패시베이션층 상에 패시베이션층과 접착성이 우수한 오버코트층을 패시베이션층과 직접 접촉하도록 형성하고, 오버코트층으로 처마 구조부를 형성하기 때문에 처마 구조부의 뜯김 문제 발생을 감소시킬 수 있다.
한편, 도 8a는 오버코트층의 처마 구조부에 의해서 보조 전극이 노출되는 정상부의 일 예를 도시한 것이다.
예를 들어, 정상부는 패시베이션층 상에 오버코트층이 직접 접촉하도록 형성되고 오버코트층 상에 유기발광층이 형성되며, 오버코트층에 의해서 처마 구조부가 형성되는 경우에 있어서 정상예에 대한 도면이다.
도 7b는 오버코트층의 처마 구조부에 의해서 보조 전극이 노출되는 불량부의 일 예를 도시한 것이다.
예를 들어, 불량부는 패시베이션층 상에 오버코트층이 직접 접촉하도록 형성되고 오버코트층 상에 유기발광층이 형성되며, 오버코트층에 의해서 처마 구조부가 형성되는 경우에 있어서 처마 구조부의 들림 현상이 발생되는 불량예에 대한 도면이다.
오버코트층 만으로 처마 구조부를 형성하는 경우, 오버코트층이 스트레스에 의해서 변형되거나 오버코트층의 처마 구조부가 들리는 현상이 발생될 수 있다.
하지만, 본 명세서의 실시예에 따르면 오버코트층 상에 뱅크층이 접촉하여 형성되고, 오버코트 처마 구조부 상에 뱅크 돌출부가 형성되기 때문에, 뱅크층은 오버코트층이 스트레스에 의해서 변형되거나 오버코트 처마 구조부의 들림 현상이 발생하는 것을 감소시킬 수 있다.
즉, 오버코트층은 패시베이션층 간의 접착력을 향상시키는 역할을 하고, 뱅크층은 오버코트층의 변형을 억제하는 역할을 하기 때문에, 패시베이션층 상에 오버코트층 또는 뱅크층이 단독으로 형성되는 것 대비하여, 오버코트층과 뱅크층의 이중층 구조는 오버코층과 뱅크층의 장점들을 모두 포함하고 단점을 서로 보완해줄 수 있다.
또한 본 명세서의 실시예에 따르면, 캐소드 전극(180)과 보조 전극(226)을 접촉시키기 위한 처마 구조부를 형성하는 경우, 처마 구조부를 전도성의 화소 전극 대신에 절연층인 오버코트층(140)으로 형성하고 오버코트층(140) 상에 뱅크층(160)을 형성하므로, 실질적으로 처마 구조부의 두께를 증가시킬 수 있기 때문에 세정 등과 같은 공정에 용이한 강건한 구조를 형성할 수 있다.
예를 들어, 처마 구조부를 상대적으로 얇은 두께를 갖는 화소 전극인 애노드 전극으로 형성하는 경우 세정 등과 같은 공정에 의해서 처마 구조부가 손상될 수 있지만, 오버코트층(140)과 뱅크층(160)을 이용하여 실질적으로 처마 구조부의 두께를 증가시키게 되면 보다 더 강건한 구조를 형성할 수 있다.
또한 본 명세서의 실시예에 따르면, 캐소드 전극(180)과 보조 전극(226)을 접촉시키기 위한 처마 구조부를 형성하는 경우, 처마 구조부를 전도성의 화소 전극 대신에 비전도성 물질로 구성되는 오버코트층(140)으로 형성하고 오버코트층(140) 상에 뱅크층(160)을 형성하므로, 해당 영역에서 발생할 수 있는 정전기 불량의 발생을 감소시킬 수 있다.
또한 본 명세서의 실시예에 따르면, 캐소드 전극(180)과 보조 전극(226)을 접촉시키기 위한 처마 구조부를 형성하는 경우, 패시베이션층(130)의 제1 홀(130h)이 제1 중심부(130c)를 기준으로 양 측면에 한 쌍의 언더컷부(130u)를 대칭 구조로 포함하므로, 유기 발광층(170)을 형성하는 공정에 있어서 기판의 이동 방향에 따른 불량 발생 가능성을 감소시킬 수 있다.
처마 구조부 상에 유기 발광층(170)을 형성하는 경우, 기판을 이송하는 공정 중에 유기 발광 소자를 증착하여 형성할 수 있다.
기판은 일 방향으로 이동하기 때문에, 유기 발광 소자의 증착 방향도 기판의 이동 방향에 영향을 받아 사선 방향일 수 있다.
이 경우 언더컷부(130u)가 기판의 이송 방향에 위치하는 경우 유기 발광 소자의 증착 방향을 기준으로 언더컷부(130u)는 오버코트 처마 구조부(141)에 의해서 노출되지 않을 수 있다.
이에 따라 언더컷부(130u) 상에 위치하는 오버코트 처마 구조부(141)에 의해서 유기 발광 소자가 언더컷부(130u) 내측으로 깊숙이 증착되는 것이 방해될 수 있다.
따라서 유기 발광층(170)의 증착 이후에 캐소드 전극(180)을 증착하는 경우, 캐소드 전극(180)이 유기 발광층(170)보다 언더컷부(130u) 내측으로 더욱 깊숙이 증착되어 보조 전극(226)과 정상적으로 접촉할 수 있다.
하지만 기판의 이송 방향은 공정에 따라서 바뀔 수 있기 때문에, 기판의 이송 방향과 무관하게 언더컷부(130u)에서의 캐소드 전극(180)과 보조 전극(226)의 접촉을 용이하게 하기 위하여 언더컷부(130u)는 중심부를 기준으로 서로 마주보도록 대칭되는 위치에 배치하고, 대칭되는 형태로 배치할 수 있다.
이에 따라 본 명세서의 실시예에 따르면, 유기 발광층(170)의 증착 시 공정의 방향성에 영향받는 것을 감소시킬 수 있는 바, 유기 발광층(170)을 형성하는 공정에 있어서 기판의 이동 방향이 어느 방향으로 진행을 하는지 영향을 받지 않고, 언더컷부(130u)에서 캐소드 전극(180)과 보조 전극(226)의 접촉 불량이 발생될 가능성을 감소시킬 수 있다.
예를 들어, 캐소드 전극(180)과 보조 전극(226)을 접촉시키기 위한 처마 구조부를 형성하는 경우, 패시베이션층(130)의 제1 홀(130h)이 제1 중심부(130c)를 기준으로 양 측면에 한 쌍의 언더컷부(130u)를 대칭 구조로 포함하므로, 이동 방향에 따라 하나의 언더컷부(130u)가 불량이 발생한다고 하더라도 다른 하나의 언더컷부(130u)가 정상적인 컨택 영역을 형성할 수 있다.
따라서 한 쌍의 언더컷부(130u)는 유기 발광층(170)을 형성하는 공정에 있어서 기판의 이동 방향을 따라서 배열될 수 있다.
이에 따라 유기 발광층(170)을 형성하는 공정에 있어서 기판의 이동 방향이 어느 방향으로 진행을 하는지 영향을 받지 않고, 언더컷부(130u)에서 캐소드 전극(180)과 보조 전극(226)의 접촉 불량이 발생될 가능성을 감소시킬 수 있다.
또한 본 명세서의 실시예에 따르면, 패시베이션층(130)의 제1 홀(130h), 오버코트층(140)의 제2 홀(140h), 및 뱅크층(160)의 제3 홀(160h)이 평탄화된 면을 갖는 보조 전극(226)의 내측에 위치하므로 언더컷부(130u)도 보조 전극(226)의 평탄화된 면 상에 위치할 수 있기 때문에, 언더컷부(130u) 영역의 굴곡을 감소시키고 캐소드 전극(180)이 끊김없이 보조 전극(226)과 접촉할 수 있도록 할 수 있다.
예를 들어, 보조 전극(226)은 제1 홀(130h), 제2 홀(140h), 및 제3 홀(160h)보다 넓게 배치되기 때문에, 보조 전극 상에 배치되는 층들의 굴곡을 감소시키고 평탄화시킬 수 있는 바, 패시베이션층(130), 오버코트층(140), 및 뱅크층(160)의 정테이퍼 형상을 용이하게 형성할 수 있어, 캐소드 전극(180)과 보조 전극(226)이 끊김없이 잘 접촉될 수 있도록 할 수 있다.
본 명세서의 실시예에 따른 표시 장치는 아래와 같이 설명될 수 있다.
본 명세서의 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치된 보조 전극, 상기 보조 전극 상에 배치되고, 상기 보조 전극의 적어도 일부분이 노출되는 제1 홀을 포함하는 패시베이션층, 상기 패시베이션층 상에 배치되고, 상기 보조 전극의 적어도 일부분이 노출되는 제2 홀을 포함하는 오버코트층, 및 상기 오버코트층 상에 배치되고, 상기 보조 전극의 적어도 일부분이 노출되는 제3 홀을 포함하는 뱅크층을 포함할 수 있다.
상기 제1 홀, 상기 제2 홀, 및 상기 제3 홀은 적어도 일부분이 서로 중첩되도록 배치되며, 상기 제1 홀과 상기 제2 홀은 중심부를 기준으로 각각 제1 방향과 제2 방향으로 교차하도록 배치될 수 있다.
상기 제1 홀은, 제1 중심부와, 상기 제1 방향으로 상기 제1 중심부의 양 측면에 배치되는 한 쌍의 언더컷부를 포함하고, 상기 오버코트층은 상기 한 쌍의 언더컷부를 덮도록 배치되어 상기 한 쌍의 언더컷부는 외부로 노출되지 않을 수 있다.
상기 한 쌍의 언더컷부는 상기 제1 중심부를 기준으로 서로 대칭인 형태로 배치될 수 있다.
상기 제2 홀은, 제2 중심부와, 상기 제2 방향으로 상기 제2 중심부의 양 측면에 배치되는 한 쌍의 패시베이션 노출부를 포함하고, 상기 패시베이션 노출부는 상기 패시베이션층을 노출시킬 수 있다.
상기 한 쌍의 패시베이션 노출부는 상기 제2 중심부를 기준으로 서로 대칭인 형태로 배치될 수 있다.
본 명세서의 실시예에 따른 표시 장치는, 상기 뱅크층 상에 배치된 유기 발광층, 및 상기 유기 발광층 상에 배치된 캐소드 전극을 더 포함하고, 상기 유기 발광층과 상기 캐소드 전극은 상기 패시베이션 노출부를 따라 연장되어 상기 보조 전극 상에 배치될 수 있다.
상기 유기 발광층과 상기 캐소드 전극은 상기 패시베이션 노출부를 따라 상기 언더컷부까지 연장되고, 상기 언더컷부에 위치하는 상기 캐소드 전극은 상기 유기 발광층보다 더 길게 연장되어 상기 보조 전극과 직접적으로 접촉할 수 있다.
상기 제1 홀, 상기 제2 홀, 및 상기 제3 홀은 상기 보조 전극의 내측에 위치할 수 있다.
상기 제1 홀, 상기 제2 홀, 및 상기 제3 홀에 대응되는 상기 보조 전극은 평탄화된 면을 가질 수 있다.
상기 제1 홀과 상기 제2 홀은 상기 제3 홀 내측에 위치할 수 있다.
상기 기판은 표시 영역과 비표시 영역을 포함하고, 상기 표시 영역은 발광부와 투과부를 포함하며, 상기 보조 전극은 상기 투과부와 중첩되도록 배치될 수 있다.
상기 발광부와 중첩되지 않도록 상기 표시 영역을 지나는 저전위전원 배선을 더 포함하고, 상기 보조 전극은 상기 저전위전원 배선으로부터 상기 투과부 방향으로 돌출되어 있다.
본 명세서의 실시예에 따른 표시 장치는, 기판, 상기 기판 상에 배치된 보조 전극, 상기 보조 전극 상에 배치된 패시베이션층, 상기 패시베이션층 상에 배치된 오버코트층, 상기 오버코트층 상에 배치된 뱅크층, 상기 뱅크층 상에 배치된 유기 발광층, 및 상기 유기 발광층 상에 배치된 캐소드 전극을 포함할 수 있다.
상기 보조 전극은 상기 패시베이션층, 상기 오버코트층, 및 상기 뱅크층을 관통하는 홀들을 통해서 적어도 일부분이 노출되는 보조 전극 컨택부를 포함하고, 상기 유기 발광층과 상기 캐소드 전극은 상기 보조 전극 컨택부까지 연장되도록 배치되며, 상기 보조 전극 컨택부를 둘러싸는 상기 오버코트층은 한 쌍의 오버코트 처마 구조부를 포함할 수 있다.
상기 한 쌍의 오버코트 처마 구조부 하부에는, 상기 패시베이션층이 제거된 한 쌍의 언더컷부가 배치될 수 있다.
상기 한 쌍의 언더컷부는 서로 마주보도록 배치될 수 있다.
상기 오버코트 처마 구조부 상에는 상기 뱅크층의 뱅크 돌출부가 배치되고, 상기 오버코트 처마 구조부는 상기 뱅크 돌출부보다 더 돌출될 수 있다.
상기 보조 전극 컨택부를 둘러싸는 상기 오버코트층은 오버코트 단차부를 포함하고, 상기 오버코트 단차부 상부에는 상기 오버코트층을 노출시키는 뱅크 단차부가 배치되며, 상기 오버코트 단차부 하부에는 상기 패시베이션층을 노출시키는 패시베이션 단차부가 배치되고, 상기 뱅크 단차부, 상기 오버코트 단차부, 및 상기 패시베이션 단차부를 따라 상기 유기 발광층과 상기 캐소드 전극이 연장되어 상기 보조 전극 컨택부 상에 배치될 수 있다.
상기 뱅크 단차부, 상기 오버코트 단차부, 및 상기 패시베이션 단차부는 모두 정테이퍼 형상을 가질 수 있다.
상기 뱅크 단차부, 상기 오버코트 단차부, 및 상기 패시베이션 단차부는 순서대로 상기 보조 전극에 가깝게 배치될 수 있다.
상기 보조 전극 컨택부 상에 배치되는 상기 캐소드 전극은 상기 언더컷부에 대응되는 영역에서 상기 보조 전극과 접촉할 수 있다.
상기 오버코트층의 하면은 상기 패시베이션층과 직접적으로 접촉하고, 상기 오버코트층의 상면은 상기 뱅크층과 직접적으로 접촉할 수 있다.
상기 기판은 발광부와 투과부를 포함하고, 상기 제1 방향은 상기 발광부와 상기 투과부가 교번하여 배치되는 방향이며, 상기 한 쌍의 언더컷부는 상기 제1 방향을 따라 서로 마주보도록 배치될 수 있다.
상기 기판은 발광부와 투과부를 포함하고, 상기 제2 방향은 복수의 상기 발광부들이 연속하여 배치되는 방향 또는 복수의 상기 투과부들이 연속하여 배치되는 방향이며, 상기 한 쌍의 패시베이션 노출부는 상기 제2 방향을 따라 서로 마주보도록 배치될 수 있다.
이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 더욱 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 본 명세서의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 명세서의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 명세서의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 명세서의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 명세서의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
1: 표시 장치 110: 기판
111: 차광층 113: 버퍼층
121: 액티브층 122: 캐패시터 전극
123: 게이트 절연층 124: 게이트 전극
125: 층간 절연층 126a, 126b: 제1 전극, 제2 전극
130: 패시베이션층 130h: 제1 홀
130c: 제1 중심부 130u: 언더컷부
130s: 패시베이션 단차부 140: 오버코트층
140h: 제2 홀 140e: 패시베이션 노출부
140c: 제2 중심부 140s: 오버코트 단차부
141: 처마 구조부 150: 애노드 전극
151: 애노드 처마 구조부 160: 뱅크층
161: 뱅크 돌출부 60h: 제3 홀
160s: 뱅크 단차부 170: 유기 발광층
180: 캐소드 전극 226: 보조 전극
226c: 보조 전극 컨택부 324: 패드 전극
326: 패드 연결 전극 350: 패드 접촉 전극
DA: 표시 영역 NDA: 비표시 영역
GPAD: 게이트 패드부 DPAD: 데이터 패드부
SP1, SP2, SP3, SP4: 제1, 제2, 제3, 제4 서브 화소
EA: 발광부 TA: 투과부
VSSL: 저전위전원 배선

Claims (23)

  1. 기판:
    상기 기판 상에 배치된 보조 전극;
    상기 보조 전극 상에 배치되고, 상기 보조 전극의 적어도 일부분이 노출되는 제1 홀을 포함하는 패시베이션층;
    상기 패시베이션층 상에 배치되고, 상기 보조 전극의 적어도 일부분이 노출되는 제2 홀을 포함하는 오버코트층; 및
    상기 오버코트층 상에 배치되고, 상기 보조 전극의 적어도 일부분이 노출되는 제3 홀을 포함하는 뱅크층; 을 포함하고,
    상기 제1 홀, 상기 제2 홀, 및 상기 제3 홀은 적어도 일부분이 서로 중첩되도록 배치되며,
    상기 제1 홀과 상기 제2 홀은 중심부를 기준으로 각각 제1 방향과 제2 방향으로 교차하도록 배치되는, 표시 장치.
  2. 제1항에 있어서,
    상기 제1 홀은,
    제1 중심부와,
    상기 제1 방향으로 상기 제1 중심부의 양 측면에 배치되는 한 쌍의 언더컷부를 포함하고,
    상기 오버코트층은 상기 한 쌍의 언더컷부를 덮도록 배치되어 상기 한 쌍의 언더컷부는 외부로 노출되지 않는, 표시 장치.
  3. 제2항에 있어서,
    상기 한 쌍의 언더컷부는 상기 제1 중심부를 기준으로 서로 대칭인 형태로 배치되는, 표시 장치.
  4. 제2항에 있어서,
    상기 제2 홀은,
    제2 중심부와,
    상기 제2 방향으로 상기 제2 중심부의 양 측면에 배치되는 한 쌍의 패시베이션 노출부를 포함하고,
    상기 패시베이션 노출부는 상기 패시베이션층을 노출시키는, 표시 장치.
  5. 제4항에 있어서,
    상기 한 쌍의 패시베이션 노출부는 상기 제2 중심부를 기준으로 서로 대칭인 형태로 배치되는, 표시 장치.
  6. 제4항에 있어서,
    상기 뱅크층 상에 배치된 유기 발광층; 및
    상기 유기 발광층 상에 배치된 캐소드 전극; 을 더 포함하고,
    상기 유기 발광층과 상기 캐소드 전극은 상기 패시베이션 노출부를 따라 연장되어 상기 보조 전극 상에 배치되는, 표시 장치.
  7. 제6항에 있어서,
    상기 유기 발광층과 상기 캐소드 전극은 상기 패시베이션 노출부를 따라 상기 언더컷부까지 연장되고,
    상기 언더컷부에 위치하는 상기 캐소드 전극은 상기 유기 발광층보다 더 길게 연장되어 상기 보조 전극과 직접적으로 접촉하는, 표시 장치.
  8. 제1항에 있어서,
    상기 제1 홀, 상기 제2 홀, 및 상기 제3 홀은 상기 보조 전극의 내측에 위치하는, 표시 장치.
  9. 제1항에 있어서,
    상기 제1 홀, 상기 제2 홀, 및 상기 제3 홀에 대응되는 상기 보조 전극은 평탄화된 면을 갖는, 표시 장치.
  10. 제1항에 있어서,
    상기 제1 홀과 상기 제2 홀은 상기 제3 홀 내측에 위치하는, 표시 장치.
  11. 제1항에 있어서,
    상기 기판은 표시 영역과 비표시 영역을 포함하고,
    상기 표시 영역은 발광부와 투과부를 포함하며,
    상기 보조 전극은 상기 투과부와 중첩되도록 배치되는, 표시 장치.
  12. 제11항에 있어서,
    상기 발광부와 중첩되지 않도록 상기 표시 영역을 지나는 저전위전원 배선을 더 포함하고,
    상기 보조 전극은 상기 저전위전원 배선으로부터 상기 투과부 방향으로 돌출되어 있는, 표시 장치.
  13. 기판;
    상기 기판 상에 배치된 보조 전극;
    상기 보조 전극 상에 배치된 패시베이션층;
    상기 패시베이션층 상에 배치된 오버코트층;
    상기 오버코트층 상에 배치된 뱅크층;
    상기 뱅크층 상에 배치된 유기 발광층; 및
    상기 유기 발광층 상에 배치된 캐소드 전극; 을 포함하고,
    상기 보조 전극은 상기 패시베이션층, 상기 오버코트층, 및 상기 뱅크층을 관통하는 홀들을 통해서 적어도 일부분이 노출되는 보조 전극 컨택부를 포함하고,
    상기 유기 발광층과 상기 캐소드 전극은 상기 보조 전극 컨택부까지 연장되도록 배치되며,
    상기 보조 전극 컨택부를 둘러싸는 상기 오버코트층은 한 쌍의 오버코트 처마 구조부를 포함하는, 표시 장치.
  14. 제13항에 있어서,
    상기 한 쌍의 오버코트 처마 구조부 하부에는,
    상기 패시베이션층이 제거된 한 쌍의 언더컷부가 배치되는, 표시 장치.
  15. 제14항에 있어서,
    상기 한 쌍의 언더컷부는 서로 마주보도록 배치되는, 표시 장치.
  16. 제13항에 있어서,
    상기 오버코트 처마 구조부 상에는 상기 뱅크층의 뱅크 돌출부가 배치되고,
    상기 오버코트 처마 구조부는 상기 뱅크 돌출부보다 더 돌출되는, 표시 장치.
  17. 제13항에 있어서,
    상기 보조 전극 컨택부를 둘러싸는 상기 오버코트층은 오버코트 단차부를 포함하고,
    상기 오버코트 단차부 상부에는 상기 오버코트층을 노출시키는 뱅크 단차부가 배치되며,
    상기 오버코트 단차부 하부에는 상기 패시베이션층을 노출시키는 패시베이션 단차부가 배치되고,
    상기 뱅크 단차부, 상기 오버코트 단차부, 및 상기 패시베이션 단차부를 따라 상기 유기 발광층과 상기 캐소드 전극이 연장되어 상기 보조 전극 컨택부 상에 배치되는, 표시 장치.
  18. 제17항에 있어서,
    상기 뱅크 단차부, 상기 오버코트 단차부, 및 상기 패시베이션 단차부는 모두 정테이퍼 형상을 갖는, 표시 장치.
  19. 제17항에 있어서,
    상기 뱅크 단차부, 상기 오버코트 단차부, 및 상기 패시베이션 단차부는 순서대로 상기 보조 전극에 가깝게 배치되는, 표시 장치.
  20. 제17항에 있어서,
    상기 보조 전극 컨택부 상에 배치되는 상기 캐소드 전극은 상기 언더컷부에 대응되는 영역에서 상기 보조 전극과 접촉하는, 표시 장치.
  21. 제13항에 있어서,
    상기 오버코트층의 하면은 상기 패시베이션층과 직접적으로 접촉하고,
    상기 오버코트층의 상면은 상기 뱅크층과 직접적으로 접촉하는, 표시 장치.
  22. 제2항에 있어서,
    상기 기판은 발광부와 투과부를 포함하고,
    상기 제1 방향은 상기 발광부와 상기 투과부가 교번하여 배치되는 방향이며,
    상기 한 쌍의 언더컷부는 상기 제1 방향을 따라 서로 마주보도록 배치되는, 표시 장치.
  23. 제2항에 있어서,
    상기 기판은 발광부와 투과부를 포함하고,
    상기 제2 방향은 복수의 상기 발광부들이 연속하여 배치되는 방향 또는 복수의 상기 투과부들이 연속하여 배치되는 방향이며,
    상기 한 쌍의 패시베이션 노출부는 상기 제2 방향을 따라 서로 마주보도록 배치되는, 표시 장치.
KR1020210185235A 2021-12-22 2021-12-22 표시 장치 KR20230095595A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020210185235A KR20230095595A (ko) 2021-12-22 2021-12-22 표시 장치
EP22212470.3A EP4203656A1 (en) 2021-12-22 2022-12-09 Display device
US18/065,349 US20230200108A1 (en) 2021-12-22 2022-12-13 Display device
CN202211605596.9A CN116347926A (zh) 2021-12-22 2022-12-14 显示装置
TW111149237A TW202327085A (zh) 2021-12-22 2022-12-21 顯示裝置
JP2022204712A JP7469449B2 (ja) 2021-12-22 2022-12-21 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210185235A KR20230095595A (ko) 2021-12-22 2021-12-22 표시 장치

Publications (1)

Publication Number Publication Date
KR20230095595A true KR20230095595A (ko) 2023-06-29

Family

ID=84487679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210185235A KR20230095595A (ko) 2021-12-22 2021-12-22 표시 장치

Country Status (6)

Country Link
US (1) US20230200108A1 (ko)
EP (1) EP4203656A1 (ko)
JP (1) JP7469449B2 (ko)
KR (1) KR20230095595A (ko)
CN (1) CN116347926A (ko)
TW (1) TW202327085A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7235153B2 (ja) * 2017-12-29 2023-03-08 株式会社三洋物産 遊技機
JP7235154B2 (ja) * 2018-02-15 2023-03-08 株式会社三洋物産 遊技機
JP7231076B2 (ja) * 2018-03-08 2023-03-01 株式会社三洋物産 遊技機
JP2020130466A (ja) * 2019-02-15 2020-08-31 株式会社三洋物産 遊技機
JP7234741B2 (ja) * 2019-03-28 2023-03-08 株式会社三洋物産 遊技機
JP7234740B2 (ja) * 2019-03-28 2023-03-08 株式会社三洋物産 遊技機
JP7234760B2 (ja) * 2019-04-11 2023-03-08 株式会社三洋物産 遊技機
JP7234761B2 (ja) * 2019-04-11 2023-03-08 株式会社三洋物産 遊技機
JP2023063369A (ja) * 2022-01-07 2023-05-09 株式会社三洋物産 遊技機
JP2023053387A (ja) * 2022-02-04 2023-04-12 株式会社三洋物産 遊技機
JP2023060269A (ja) * 2022-04-01 2023-04-27 株式会社三洋物産 遊技機
JP2023060270A (ja) * 2022-04-01 2023-04-27 株式会社三洋物産 遊技機

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102374833B1 (ko) * 2014-11-25 2022-03-15 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102405695B1 (ko) * 2015-08-31 2022-06-03 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102578834B1 (ko) * 2015-11-30 2023-09-15 엘지디스플레이 주식회사 유기 발광 표시 장치
EP4380340A3 (en) * 2016-04-29 2024-08-07 LG Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
KR20180047584A (ko) * 2016-10-31 2018-05-10 엘지디스플레이 주식회사 보조 전극을 포함하는 디스플레이 장치
KR20200049115A (ko) * 2018-10-31 2020-05-08 엘지디스플레이 주식회사 투명 유기 발광 표시 장치 및 이의 제조방법
CN113097407A (zh) * 2021-03-16 2021-07-09 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制备方法

Also Published As

Publication number Publication date
US20230200108A1 (en) 2023-06-22
JP2023093404A (ja) 2023-07-04
CN116347926A (zh) 2023-06-27
TW202327085A (zh) 2023-07-01
JP7469449B2 (ja) 2024-04-16
EP4203656A1 (en) 2023-06-28

Similar Documents

Publication Publication Date Title
KR20230095595A (ko) 표시 장치
US10431768B2 (en) Organic light-emitting display device including auxiliary electrode
EP3291299B1 (en) Organic light-emitting array and organic light-emitting display device using the same
JP7511723B2 (ja) 表示装置
EP3920233A1 (en) Display device
US11164918B2 (en) Organic light emitting diode display panel having connection portion connecting organic light emitting diode to peripheral circuit and manufacturing method thereof
JP2008135325A (ja) 有機el表示装置とその製造方法
KR20190073849A (ko) 표시 장치
US20220005994A1 (en) Display device
KR20190073850A (ko) 표시 장치
KR20220068209A (ko) 유기 발광 표시 장치
US10854587B2 (en) Micro LED display panel with narrowed border area and method for making same
KR20050067680A (ko) 듀얼패널타입 유기전계발광 소자 및 그 제조방법
CN115942771A (zh) 发光显示装置
JP7499308B2 (ja) タッチセンサーを備えた透明表示装置
KR20230095366A (ko) 투명 표시 장치
CN114695462A (zh) 显示装置
KR20090041871A (ko) 유기발광다이오드 표시장치 및 이의 제조 방법
US20240138232A1 (en) Light Emitting Display Device
US20230207734A1 (en) Light Emitting Display Device
US20230185415A1 (en) Transparent display device
US8330358B2 (en) OLED illumination device with improved aperture ratio
KR20210070132A (ko) 표시패널 및 이를 포함하는 표시장치
KR20230037198A (ko) 표시 장치
KR20230102697A (ko) 표시 장치