KR20210070132A - 표시패널 및 이를 포함하는 표시장치 - Google Patents

Abstract

본 발명의 실시예들은, 표시패널 및 이를 포함하는 표시장치에 관한 것으로서, 더욱 상세하게는, 제1 오목부를 갖는 절연막, 제1 색상을 띠는 제1 뱅크 및 제1 색상의 광을 방출하는 제1 발광층을 포함함으로써, 휘도가 향상되고 색순도가 우수한 표시패널 및 이를 포함하는 표시장치 을 제공할 수 있다.

Description

표시패널 및 이를 포함하는 표시장치{DISPLAY PANEL AND DISPLAY DEVICE COMPRISING THE SAME}

본 발명의 실시예들은 표시패널 및 이를 포함하는 표시장치에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치, 플라즈마 표시장치, 유기발광표시장치 등과 같은 여러 가지 표시장치가 활용되고 있다.

이러한 표시장치들은, 화상 표시를 위하여 표시장치의 외부로 광을 방출하는 방식을 취하고 있다. 그러나, 표시장치 외부로 광이 추출되지 못하고 표시장치 내부에 갇히는 광이 발생하는 등의 문제로 인하여 표시장치의 휘도를 향상시키는데 어려움이 있다.

본 발명의 실시예들은 휘도가 향상된 표시패널 및 이를 포함하는 표시장치를 제공할 수 있다.

일 측면에서, 본 발명의 실시예들은 복수의 서브픽셀을 포함하고, 기판과, 절연막과, 제1 전극과, 제1 뱅크와, 제1 발광층 및 제2 전극을 포함하는 표시패널을 제공할 수 있다.

전술한 절연막은, 기판 상에 위치하고, 복수의 서브픽셀 중 하나인 제1 서브픽셀 내에서 제1 오목부를 포함한다. 전술한 제1 오목부는, 제1 평탄부 및 제1 평탄부를 둘러싸는 제1 경사부로 이루어진다.

전술한 제1 전극은, 전술한 절연막 상에 위치한다. 전술한 제1 전극은, 전술한 제1 서브픽셀 내에서 전술한 절연막의 제1 오목부 상부 및 전술한 제1 오목부의 주변부 상에 위치한다.

전술한 제1 뱅크는, 전술한 제1 전극 상부 및 전술한 절연막 상부에 위치한다. 전술한 제1 뱅크는, 전술한 제1 서브픽셀 내에서 전술한 제1 평탄부의 일부에 대응되는 개구영역을 가지며, 제1 색상을 띤다.

전술한 제1 발광층은, 전술한 제1 전극 상에 위치한다. 전술한 제1 발광층은, 전술한 하나 이상의 서브픽셀 내에서 전술한 제1 뱅크의 개구영역에 위치하고, 제1 색상의 광을 방출한다.

전술한 제2 전극은, 전술한 제1 발광층 및 전술한 제1 뱅크 상에 위치한다.

다른 측면에서, 본 발명의 실시예들은 복수의 서브픽셀을 포함하고, 표시패널 및 전술한 표시패널을 구동하는 구동회로를 포함하는 표시장치를 제공할 수 있다.

전술한 표시장치의 표시패널은, 전술한 본 발명의 실시예들에 따른 표시패널이다.

본 발명의 실시예들에 의하면, 휘도가 향상된 표시패널 및 이를 포함하는 표시장치를 제공할 수 있다.

또한, 본 발명의 실시예들에 의하면, 제1 오목부를 갖는 절연막, 제1 색상을 띠는 제1 뱅크 및 제1 색상의 광을 방출하는 제1 발광층을 포함함으로써, 휘도가 향상되고 색순도가 우수한 표시패널 및 이를 포함하는 표시장치를 제공할 수 있다.

도 1은 본 발명의 실시예들에 따른 표시장치의 시스템 구성도이다.
도 2는 본 발명의 실시예들에 따른 표시패널의 서브픽셀 회로를 나타낸 도면이다.
도 3은 본 발명의 실시예들에 따른 표시패널의 액티브영역에 포함된 서브픽셀 및 발광영역을 도시한 평면도이다.
도 4는 도 3의 A-B를 따라 절단한 영역의 일부를 도시한 도면이다.
도 5는 도 4의 X 영역을 확대한 도면이다.
도 6은 도 3의 C-D를 따라 절단한 영역의 일부를 도시한 도면이다.
도 7은 도 6의 Y 영역을 확대한 도면이다.
도 8은 본 발명의 다른 실시예의 일부 영역을 확대한 도면이다.
도 9는 도 3의 E-F를 따라 절단한 영역의 일부를 도시한 도면이다.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.

구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.

구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.

도 1은 본 발명의 실시예들에 따른 표시장치의 시스템 구성도이다.

도 1을 참조하면, 본 명세서의 실시예들에 따른 표시장치(100)는, 다수의 데이터 라인들(DL) 및 다수의 게이트 라인들(GL)이 배치되고, 다수의 데이터 라인들(DL) 및 다수의 게이트 라인들(GL)에 의해 정의되는 다수의 서브픽셀들(120)이 배열된 표시패널(110)과, 다수의 데이터 라인들(DL)을 구동하는 데이터 구동회로(DDC)와, 다수의 게이트 라인들(GL)을 구동하는 게이트 구동회로(GDC)와, 데이터 구동회로(DDC) 및 게이트 구동회로(GDC)를 제어하는 컨트롤러(D-CTR) 등을 포함한다.

컨트롤러(D-CTR)는, 데이터 구동회로(DDC) 및 게이트 구동회로(GDC)로 각종 제어신호(DCS, GCS)를 공급하여, 데이터 구동회로(DDC) 및 게이트 구동회로(GDC)를 제어한다.

이러한 컨트롤러(D-CTR)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 구동회로(DDC)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(Data)를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.

컨트롤러(D-CTR)는, 데이터 구동회로(DDC)와 별도의 부품으로 구현될 수도 있고, 데이터 구동회로(DDC)와 함께 통합되어 집적회로로 구현될 수 있다.

데이터 구동회로(DDC)는, 컨트롤러(D-CTR)로부터 영상 데이터(Data)를 입력 받아 다수의 데이터 라인들(DL)로 데이터 전압을 공급함으로써, 다수의 데이터 라인들(DL)을 구동한다. 여기서, 데이터 구동회로(DDC)는 소스 구동회로라고도 한다.

이러한 데이터 구동회로(DDC)는, 적어도 하나의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit)를 포함하여 구현될 수 있다.

각 소스 드라이버 집적회로(SDIC)는, 시프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털 아날로그 컨버터(DAC: Digital to Analog Converter), 출력 버퍼(Output Buffer) 등을 포함할 수 있다.

각 소스 드라이버 집적회로(SDIC)는, 경우에 따라서, 아날로그 디지털 컨버터(ADC: Analog to Digital Converter)를 더 포함할 수 있다.

게이트 구동회로(GDC)는, 다수의 게이트 라인들(GL)로 스캔 신호를 순차적으로 공급함으로써, 다수의 게이트 라인들(GL)을 순차적으로 구동한다. 여기서, 게이트 구동회로(GDC)는 스캔 구동회로라고도 한다.

이러한 게이트 구동회로(GDC)는, 적어도 하나의 게이트 구동회로 집적회로(GDIC: Gate Driver Integrated Circuit)를 포함하여 구현될 수 있다.

각 게이트 구동회로 집적회로(GDIC)는 시프트 레지스터(Shift Register), 레벨 시프터(Level Shifter) 등을 포함할 수 있다.

각 게이트 드라이버 집적회로(GDIC)는, 테이프 오토메티드 본딩(TAB) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다. 또한, 각 게이트 드라이버 집적회로(GDIC)는 표시패널(110)과 연결된 필름 상에 실장 되는 칩 온 필름(COF) 방식으로 구현될 수도 있다.

게이트 구동회로(GDC)는, 컨트롤러(D-CTR)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 다수의 게이트 라인들(GL)로 순차적으로 공급한다.

데이터 구동회로(DDC)는, 게이트 구동회로(GDC)에 의해 특정 게이트 라인이 열리면, 컨트롤러(D-CTR)로부터 수신한 영상 데이터(DATA)를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인들(DL)로 공급한다.

데이터 구동회로(DDC)는, 표시패널(110)의 일측(예: 상측 또는 하측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 표시패널(110)의 양측(예: 상측과 하측)에 모두 위치할 수도 있다.

게이트 구동회로(GDC)는, 표시패널(110)의 일 측(예: 좌측 또는 우측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 표시패널(110)의 양측(예: 좌측과 우측)에 모두 위치할 수도 있다.

본 명세서의 실시예들에 따른 표시장치(100)는 유기발광표시장치, 액정표시장치, 플라즈마 표시장치 등일 수 있다.

본 명세서의 실시예들에 따른 표시장치(100)가 유기발광표시장치인 경우, 표시패널(110)에 배열된 각 서브픽셀(120)은 자발광 소자인 유기발광다이오드(OLED: Organic Light Emitting Diode)와, 유기발광다이오드(OLED)를 구동하기 위한 구동 트랜지스터(Driving Transistor) 등의 회로 소자로 구성될 수 있다.

각 서브픽셀(120)을 구성하는 회로 소자의 종류 및 개수는, 제공 기능 및 설계 방식 등에 따라 다양하게 정해질 수 있다.

도 2는 본 발명의 실시예들에 따른 표시패널의 서브픽셀 회로를 나타낸 도면이다.

도 2를 참조하면, 각 서브픽셀(120)은, 구동 트랜지스터(DRT)의 게이트 노드에 해당하는 제1 노드(N1)로 데이터 전압(VDATA)을 전달해주기 위한 제1 트랜지스터(T1)와, 영상 신호 전압에 해당하는 데이터 전압(VDATA) 또는 이에 대응되는 전압을 한 프레임 시간 동안 유지하는 스토리지 캐패시터(C1)를 더 포함하여 구성될 수 있다.

유기발광소자(OLED)는 제1 전극(210, 애노드 전극 또는 캐소드 전극), 발광층(220) 및 제2 전극(230, 캐소드 전극 또는 애노드 전극) 등으로 이루어질 수 있다.

일 예로, 유기발광소자(OLED)의 제2 전극(230)에는 기저 전압(EVSS)이 인가될 수 있다.

구동 트랜지스터(DRT)는 유기발광소자(OLED)로 구동 전류를 공급해줌으로써 유기발광소자(OLED)를 구동해준다.

구동 트랜지스터(DRT)는 제1 노드(N1), 제2 노드(N2) 및 제3노드(N3)를 갖는다.

구동 트랜지스터(DRT)의 제1 노드(N1)는 게이트 노드에 해당하는 노드로서, 제1 트랜지스터(T1)의 소스 노드 또는 드레인 노드와 전기적으로 연결될 수 있다.

구동 트랜지스터(DRT)의 제2 노드(N2)는 유기발광소자(OLED)의 제1전극(230)과 전기적으로 연결될 수 있으며, 소스 노드 또는 드레인 노드일 수 있다.

구동 트랜지스터(DRT)의 제3노드(N3)는 구동 전압(EVDD)이 인가되는 노드로서, 구동 전압(EVDD)을 공급하는 구동전압 라인(DVL: Driving Voltage Line)과 전기적으로 연결될 수 있으며, 드레인 노드 또는 소스 노드일 수 있다.

구동 트랜지스터(DRT)와 제1 트랜지스터(T1)는, n 타입으로 구현될 수도 있고, p 타입으로도 구현될 수도 있다.

제1 트랜지스터(T1)는 데이터 라인(DL)과 구동 트랜지스터(DRT)의 제1 노드(N1) 사이에 전기적으로 연결되고, 게이트 라인을 통해 스캔 신호(SCAN)를 게이트 노드로 인가 받아 제어될 수 있다.

이러한 제1 트랜지스터(T1)는 스캔 신호(SCAN)에 의해 턴-온 되어 데이터 라인(DL)으로부터 공급된 데이터 전압(VDATA)을 구동 트랜지스터(DRT)의 제1 노드(N1)로 전달해줄 수 있다.

스토리지 캐패시터(C1)는 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결될 수 있다.

이러한 스토리지 캐패시터(C1)는, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 존재하는 내부 캐패시터(Internal Capacitor)인 기생 캐패시터(예: Cgs, Cgd)가 아니라, 구동 트랜지스터(DRT)의 외부에 의도적으로 설계한 외부 캐패시터(External Capacitor)이다.

도 3은 본 발명의 실시예들에 따른 표시패널의 액티브영역에 포함된 서브픽셀 및 발광영역을 시청면에서 도시한 평면도이다.

도 3을 참조하면, 본 발명의 실시예들에 따른 표시장치의 액티브 영역(A/A)에는 복수의 서브픽셀이 포함된다. 서브픽셀 각각은 적어도 하나의 발광영역(310)을 포함한다.

본 발명의 실시예들에 있어서, 제1 서브픽셀(121), 제2 서브픽셀(122) 및 제3 서브픽셀(123)은 각각 표시패널에 포함되는 서브픽셀 중 어느 하나이다. 따라서, 복수의 서브픽셀 중 하나인 제1 서브픽셀(121), 제2 서브픽셀(122) 및 제3 서브픽셀(123)은 각각 발광영역(310)을 포함한다.

발광영역(310)은, 제1 영역(311) 및 제2 영역(312)을 포함할 수 있다.

제1 영역(311)은, 발광영역(310)의 중심부에 위치할 수 있다. 발광영역(310)의 중심부란, 하나의 서브픽셀에 포함되는 전체 발광영역(310)에 있어서 발광영역(310)의 중심을 포함하는 일부 영역을 지칭할 수 있다.

제2 영역(312)은, 발광영역(310)의 주변부에 위치할 수 있다. 발광영역(310)의 주변부란, 하나의 서브픽셀에 포함되는 전체 발광영역(310)에 있어서 중심이 제외되고 발광영역(310)의 최외곽부를 포함하는 일부 영역을 지칭할 수 있다.

제2 영역(312)은 시청면에서 제1 영역(311)을 둘러쌀 수 있다. 본 명세서에 있어서 "시청면"은, 표시장치의 기판과 평행하면서 발광층에서 발생한 빛이 방출되는 방향으로 표시장치의 외부에 위치하는 일면을 지칭할 수 있다.

제2 영역(312)은, 하나의 서브픽셀 내에서 서로 이격된 복수개의 섬 형상을 가질 수 있다. 이러한 예시에서, 제2 영역(312)은 제1 영역(311)의 주변을 둘러싸고, 비발광영역(320)에 의해 분리된 복수개의 섬 형상을 가질 수 있다.

발광영역(310)이 주요 발광영역인 제1 영역(311)을 둘러싸는 보조 발광영역인 제2 영역(312)을 추가로 포함함으로써, 표시패널(110)이 우수한 휘도를 가질 수 있다.

제1 영역(311)은 발광영역(310)의 주요 발광영역일 수 있다. 제1 영역(311)이 발광영역(310)의 주요 발광영역이라는 것은, 제1 영역(311)의 면적이 제2 영역(312)의 면적보다 넓은 것을 의미할 수 있다.

도 4는 도 3의 A-B를 따라 절단한 영역의 일부를 도시한 도면이다. 도 4는 본 발명의 실시예들에 따른 표시패널에 포함되는 복수의 서브픽셀 중 제1 서브픽셀(121) 영역을 도시한 도면일 수 있다.

도 4를 참조하면, 본 발명의 실시예들에 따른 표시장치는, 기판(410)과, 기판 상에 위치하는 절연막(440)과, 절연막(440) 상에 위치하는 제1 전극(210)과, 제1 전극(210) 상부 및 절연막(440) 상부에 위치하는 제1 뱅크(450)와, 제1 전극(210) 상에 위치하는 제1 발광층(420)과, 제1 발광층(420) 및 제1 뱅크(450) 상에 위치하는 제2 전극(230)을 포함한다.

표시장치는 액티브영역(A/A, A-B 절단 영역)에서, 기판(410) 상에 위치한 트랜지스터(TR) 및 트랜지스터(TR)와 전기적으로 연결된 유기발광소자(OLED)를 포함할 수 있다.

트랜지스터(TR)는, 액티브층(421), 게이트 전극(423), 소스 전극(424) 및 드레인 전극(425)을 포함할 수 있다.

유기발광소자(OLED)는 제1 전극(210), 발광층을 포함하는 발광층(420) 및 제2 전극(230)을 포함한다. 여기서, 제1 전극(210)은 애노드 전극일 수 있고, 제2 전극(230)은 캐소드 전극일 수 있으나, 본 발명의 실시예들이 이에 한정되는 것은 아니다.

구체적으로, 기판(410) 상에 버퍼층(411)이 배치될 수 있다. 버퍼층(411) 상에는 트랜지스터(TR)의 액티브층(421)이 배치될 수 있다. 액티브층(421) 상에는 게이트 절연막(422)이 배치되고, 게이트 절연막(422) 상에는 게이트 전극(423)이 배치될 수 있다.

한편, 도 4에는 도시하지 않았으나, 본 발명의 실시예들에 따른 액티브층(421)은 채널영역을 포함하고, 액티브층(421)의 채널영역은 게이트 절연막(422) 및 게이트 전극(423)과 중첩될 수 있다. 게이트 절연막(422)과 게이트 전극(423)은 액티브층(421)의 채널영역 상에 배치될 수 있다.

게이트 전극(423) 상에는 층간 절연막(412)이 배치될 수 있다. 층간 절연막(412) 상에는 소스 전극(424)과 드레인 전극(425)이 배치될 수 있다. 소스 전극(424)과 드레인 전극(425)은 층간 절연막(412) 상에서 서로 이격하여 배치될 수 있다. 소스 전극(424)과 드레인 전극(425) 각각은 층간 절연막(412)에 형성된 홀을 통해 액티브층(421)과 컨택될 수 있다.

상술한 것과 같이 기판(410) 상에 트랜지스터(TR)가 배치될 수 있으나, 본 발명의 트랜지스터 구조가 이에 한정되는 것은 아니다.

예를 들면, 기판(410) 상에 게이트 전극(423)이 배치되고, 게이트 전극(423) 상에 액티브층(421)이 배치되며, 액티브층(421) 상에서 액티브층(421)의 일 단과 중첩하도록 소스 전극(424)이 배치되고, 액티브층(421)의 타 단과 중첩하도록 드레인 전극(425)이 배치될 수도 있다.

트랜지스터(TR)를 덮으면서 보호막(413)이 배치될 수 있다.

보호막(413) 상에는 절연막(440)이 배치될 수 있다.

절연막(440)은 유기물질로 이루어질 수 있으나, 본 발명의 실시예들이 이에 한정되는 것은 아니다.

이러한 절연막(440)은 표시패널(110)에 포함되는 복수의 서브픽셀들 중 하나인 제1 서브픽셀(121) 내에서 제1 오목부(443)를 포함한다. 전술한 제1 서브픽셀(121)에서, 절연막(440)은 제1 오목부(443)를 둘러싸고, 제1 오목부(443) 주변에 위치하는 주변부(444)를 포함할 수 있다. 제1 오목부(443)는 제1 평탄부(441)와 제1 평탄부(441)를 둘러싸는 제1 경사부(442)으로 이루어질 수 있다.

제1 오목부(443)의 제1 평탄부(441)는 표면이 기판(410) 표면과 평행한 부분일 수 있고, 제1 경사부(442)는 제1 평탄부(441)를 둘러싸면서, 표면이 기판(410)의 표면으로부터 소정의 각도를 갖는 절연막의 일부분일 수 있다. 즉, 제1 경사부(442)의 표면은 기판(410)의 표면과 평행하지 않을 수 있다.

또한, 절연막(440)은 제1 오목부(443)와 이격하는 컨택홀을 구비할 수 있다.

그리고, 절연막(440)이 전술한 제1 오목부(443)를 포함하는 제1 서브픽셀(121) 내에서 절연막(440)의 주변부(444)와 제1 오목부(443) 상에 제1 전극(210)이 배치된다.

한편, 제1 전극(210)은 제1 오목부(443)와 중첩되는 영역에서, 제1 전극(210)의 상면이 기판(410)의 표면과 평행한 제1 부분(211)과, 제1 부분(211)에서 연장되어 제1 전극(210)의 상면이 기판(410)으로부터 소정의 각도를 갖는 부분인 제2 부분(212)을 포함한다. 즉, 제2 부분(212)의 표면은 기판(410)의 표면과 평행하지 않을 수 있다. 그리고, 제1 전극(210)은 제2 부분(212)에서 연장되어, 제1 전극(210)의 상면이 기판(410)의 표면과 평행한 제3 부분(213)을 포함한다. 제3 부분(213)은 제1 오목부(443)의 주변부(444)와 중첩된 영역일 수 있다.

또한, 상술한 바와 같이, 제1 서브픽셀(121) 내에서, 절연막(440)은 제1 오목부(443)와 이격된 적어도 하나의 컨택홀을 포함할 수 있고, 절연막(440)의 컨택홀을 통해 트랜지스터(TR)와 유기발광소자(OLED)의 제1 전극(210)이 전기적으로 연결될 수 있다.

구체적으로, 제1 전극(210)은 트랜지스터(TR)의 소스 전극(424) 또는 드레인 전극(425)과 전기적으로 연결될 수 있다.

절연막(440)과 제1 전극(210)의 일부 상에는 도 4에 도시된 바와 같이, 제1 뱅크(450)가 배치될 수 있다.

제1 뱅크(450)는 절연막(440)에 구비된 제1 오목부(443)의 일부와 대응되는 영역에서 제1 전극(210) 상에 배치된 제1 부분(451)과 절연막(440)에 구비된 주변부(444)와 대응되는 영역에서 제1 전극(210) 및 절연막(440) 상에 배치된 제2 부분(452)을 포함할 수 있다.

제1 뱅크(450)는 제1 오목부(443)와 중첩되는 영역에서 제1 전극(210)의 상면의 일부를 노출하도록 하는 개구영역을 가진다. 개구영역은, 제1 평탄부(441)의 일부에 대응될 수 있다. 개구영역이 제1 평탄부(441)의 일부에 대응된다는 것은, 개구영역이 제1 서브픽셀(121)에서 제1 평탄부(441)의 일부와 중첩되는 것을 의미할 수 있다. 따라서, 제1 서브픽셀(121)은 제1 전극(210)이 뱅크(450)와 미 중첩된 영역을 가질 수 있다.

제1 뱅크(450)는 제1 색상을 띨 수 있다. 제1 뱅크(450)가 띠는 제1 색상은, 제1 발광층(420)이 방출하는 제1 색상과 동일하거나, 실질적으로 동일한 색상일 수 있다.

제1 뱅크(450)는, 예를 들면, 제1 색상을 가지며 안료 및 염료 중 하나 이상을 포함하는 컬러층을 포함할 수 있다. 상기 안료는 C.I pigment(Color Index pigment) Red 177, C.I pigment Yellow 139, C.I pigment Green 7, C.I pigment Yellow 185 및 C.I pigment Yellow Blue 15:6 에서 선택된 하나 이상일 수 있다. 상기 염료는 V23, Vdye일 수 있다.

제1 뱅크(450)가 제1 발광층(420)이 방출하는 제1 색상과 동일하거나 실질적으로 동일한 제1 색상을 띨 경우, 제1 발광층(420)을 포함하는 제1 서브픽셀(121)에서 방출되는 광의 색순도가 개선될 수 있다.

제1 뱅크(450)와 미 중첩된 제1 전극(210) 상에는 유기발광소자(OLED)의 제1 발광층(420)이 배치될 수 있다. 이러한 제1 발광층(420)은 제1 전극(210)과 뱅크 상에 배치될 수 있다.

제1 발광층(420) 상에는 유기발광소자(OLED)의 제2 전극(230)이 배치될 수 있다.

한편, 유기발광소자(OLED)의 제1 발광층(420)은 직진성을 갖는 증착 또는 코팅 방법으로 형성될 수 있다. 예를 들면, 제1 발광층(420)은 Evaporation 공정과 같은 물리적 증착 방법(Physical Vapor Deposition: PVD)으로 형성될 수 있다.

이와 같은 방법으로 형성된 제1 발광층(420)은, 기판(410) 에 대해 소정의 각도를 갖는 영역에서의 두께가 기판(410)과 평행한 영역에서의 두께보다 얇을 수 있다.

예를 들면, 제1 오목부(443)의 제1 경사부(442)와 대응된 영역에 배치된 제1 발광층(420)의 두께는 제1 뱅크(450)에 의해 노출된 제1 전극(210) 상면에 배치된 제1 발광층(420)의 두께보다 얇을 수 있다. 또한, 제1 오목부(443)의 제1 경사부(442)와 대응된 영역에 배치된 발광층(420)의 두께는 제1 오목부(443)의 주변부(444) 상에 배치된 제1 발광층(420)의 두께보다 얇을 수 있다.

이에, 유기발광소자(OLED)가 구동되면, 제1 발광층(420)의 두께가 상대적으로 얇게 형성된 영역, 즉, 제1 오목부(443)의 제1 경사부(442)와 대응된 영역에서 전류밀도가 가장 높게 걸리고, 제1 오목부(443)의 제1 경사부(442)와 대응된 영역에서 전기장이 강하게 걸릴 수 있다.

따라서, 제1 오목부(443)의 제1 경사부(442)과 대응된 영역에서의 유기발광소자(OLED)의 발광 특성과 제1 오목부(443)의 제1 평탄부(441)와 대응된 영역에서의 유기발광소자(OLED)의 발광 특성이 상이해질 수 있고, 소자의 열화가 발생할 수 있다.

본 발명의 실시예에서는, 제1 뱅크(450)가 제1 오목부(443)의 제1 경사부(442)를 덮도록 배치됨으로써, 제1 오목부(443)의 제1 경사부(442)와 대응되는 영역에서 소자의 열화가 발생하는 것을 방지하고, 영역별로 발광 특성이 상이한 현상을 방지할 수 있다.

다만, 본 발명의 제1 발광층(420)의 두께 조건이 이에 한정되는 것은 아니며, 제1 발광층(420)의 두께는 위치마다 대응되는 두께를 가질 수도 있다.

한편, 제1 전극(210)은 반사성 금속을 포함할 수 있다. 도 4에서는 제1 전극(210)이 단일층인 구성을 도시하였으나, 본 발명의 실시예들이 이에 한정되는 것은 아니며, 다중층으로 이루어질 수 있다. 제1 전극(210)이 다중층으로 이루어지는 경우, 적어도 하나의 층은 반사성 금속을 포함할 수 있다.

예를 들면, 제1 전극(210)은 알루미늄(Alumium), 네오듐(Neodium), 니켈(Nickel), 티타늄(Titanium), 탄탈륨(Tantalium), 구리(Cu), 은(Ag), 그리고, 알루미늄 합금 중 적어도 어느 하나를 포함할 수 있으나, 본 발명의 실시예들이 이에 한정되는 것은 아니다.

제2 전극(230)은 광이 투과되거나 반투과되는 도전성 물질을 포함할 수 있다. 예를 들면, 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 인듐 주석 아연 산화물(Indium Tin Zinc Oxide, ITZO), 아연 산화물(Zinc Oxide) 주석 산화물(Tin Oxide) 등과 같은 투명 전도성 산화물을 적어도 한 종류 포함하거나, 마그네슘(Magnesium), 은(Ag) 또는 마그네슘과 은의 합금 등과 같은 반투과 금속을 포함할 수 있다.

여기서, 제2 전극(230)이 반투과 금속을 포함할 경우, 제2 전극(230)의 두께는 제1 전극(210)의 두께보다 얇을 수 있다.

또한, 도 4에 도시된 바와 같이, 액티브 영역(A/A)에서 비발광영역(320)과 대응되는 영역에는 제2 전극(230)과 컨택되는 보조 전극(430, 또는 보조 배선이라 지칭할 수 있음)이 더 배치될 수 있다.

구체적으로, 보조전극(430)은 층간 절연막(412) 상에 배치될 수 있다. 그리고, 보호막(413), 절연막(440) 및 제1 뱅크(450)는 보조전극(430)을 노출하는 홀을 구비할 수 있다. 제2 전극(230)은 보조전극(430)을 노출하는 보호막(413), 절연막(440) 및 제1 뱅크(450)의 홀을 통해 보조전극(430)과 컨택될 수 있다.

유기발광 표시패널이 대면적의 표시패널일 경우, 제2 전극(230)의 저항에 의한 전압 강하가 일어나 패널 외곽부와 중심부의 휘도 차이가 발생할 수 있다. 그러나, 본 발명의 유기발광 표시패널에서는 제2 전극(230)과 컨택되는 보조전극(430)을 통해 전압 강하가 발생되는 것을 방지할 수 있다. 이에, 본 발명의 실시예에 따른 유기발광 표시패널이 대면적의 패널일 경우, 패널의 휘도 차이 발생을 방지할 수 있는 효과가 있다.

도 4에서는 하나의 서브픽셀(SP)에 하나의 보조전극(430)이 배치된 구성을 도시하였으나, 본 발명의 실시예들이 이에 한정되는 것은 아니다. 예를 들면, 다수의 서브픽셀(SP) 당 하나의 보조전극(430)이 배치될 수도 있다.

또한, 도 4에 도시된 보조전극(430)의 위치는 일 예일 뿐, 보조전극(430)의 위치가 도 4에 도시된 위치에 한정되는 것은 아니다.

또한, 본 발명의 실시예에 따른 유기발광 표시패널이 대면적의 패널의 아닐 경우, 보조전극(430)을 포함하지 않을 수도 있다.

또한, 도 4에 도시된 바와 같이, 액티브 영역(A/A)에는 스토리지 캐패시터(Cst)가 배치될 수 있다. 스토리지 캐패시터(Cst)는 게이트 전극(423)과 동일층에 배치된 제1 스토리지 캐패시터 전극(431)과 소스 전극(424) 및 드레인 전극(425)과 동일층에 배치된 제2 스토리지 캐패시터 전극(432)을 포함할 수 있으나, 본 발명의 스토리지 캐패시터(Cst)의 구조가 이에 한정되는 것은 아니다.

유기발광소자(OLED)의 제2 전극(230) 상에는 적어도 1층의 봉지층이 배치될 수 있다.

이러한 봉지층은 유기발광소자(OLED) 상에 배치되어 유기발광소자(OLED)에 수분 또는 이물 등이 침투하는 것을 방지할 수 있다.

전술한 제1 영역(311)은, 표시패널의 시청면(VP)에서 제1 오목부(443)의 제1 평탄부(441)에 대응될 수 있다. 제1 영역(311)이 제1 평탄부(441)에 대응된다는 것은, 서브픽셀(SP) 내에서 제1 영역(311)이 제1 평탄부(441)와 중첩되는 것을 의미할 수 있다.

발광영역(310)의 제1 영역(311)은, 제1 평탄부(441) 상에 위치하는 제2 전극(230)을 통해 빛이 주로 방출되는 영역일 수 있다.

발광영역(310)의 제1 영역(311)은, 제1 평탄부(441) 상에 위치하는 제1 발광층(420)에서 방출된 빛이 제1 경사부(442) 상에 위치하는 제1 전극(210)에 반사된 후 표시장치 외부로 추출된 빛보다, 제1 발광층(420)으로부터 방출되어 제1 경사부(442) 상에 위치하는 제1 전극(210)에 반사되지 않고 바로 표시장치 외부로 추출된 빛이 주요 광원일 수 있다.

전술한 제2 영역(312)은, 표시패널의 시청면(VP)에서 제1 오목부(443)의 제1 경사부(442)에 대응될 수 있다. 제2 영역(312)이 제1 경사부(442)에 대응된다는 것은, 서브픽셀(SP) 내에서 제2 영역(312)이 제1 경사부(442)와 중첩되는 것을 의미할 수 있다.

발광영역(310)의 제2 영역(312)은, 제1 경사부(442) 상에 위치하는 제1 전극(210)에 반사된 빛이 주로 방출되는 영역일 수 있다.

발광영역(310)의 제2 영역(312)은, 제1 발광층(420)으로부터 방출되어 제1 경사부(442) 상에 위치하는 제1 전극(210)에 반사되지 않고 표시장치 외부로 바로 추출된 빛보다, 제1 발광층(420)으로부터 방출되어 제1 경사부(442) 상에 위치하는 제1 전극(210)에 반사되어 표시장치 외부로 추출된 빛이 주요 광원일 수 있다.

발광영역(310)의 제2 영역(312)은, 표시패널의 시청면(VP)에서 발광영역(310)의 제1 영역(311)을 둘러쌀 수 있다. 예를 들어, 제1 영역(311)이 제1 평탄부(441)에 대응되고, 제2 영역(312)이 제1 경사부(442)에 대응될 경우, 제1 경사부(442)가 제1 평탄부(441)를 둘러싸므로 제2 영역(312)이 제1 영역(311)을 둘러쌀 수 있다.

전술한 평탄화층 상부에는 편광판(미도시)이 위치할 수 있다. 편광판은 표시장치의 외부에서 표시장치에 조사된 빛이 표시장치의 표시패널에 의하여 반사되어 표시장치의 시인성이 떨어지는 것을 개선할 수 있다.

전술한 편광판 상부에는 커버글래스가 위치할 수 있다. 전술한 커버글래스는, 예를 들면, 유리 기판일 수 있으나 고분자 플라스틱 기판일 수도 있다.

도 5는 도 4의 X 영역을 확대한 도면이다.

도 5를 참조하면, 절연막(440)의 제1 경사부(442)의 높이(H1, 또는 오목부의 깊이)는 0.7㎛ 이상일 수 있다. 여기서, 제1 경사부(442)의 높이(H1)는 제1 오목부(443)의 제1 평탄부(441)의 표면에서 기판(410)의 표면과 평행하게 연장된 선으로부터 주변부(444)까지의 최단 거리를 의미한다.

한편, 본 발명의 실시예에서는 제1 오목부(443)의 제1 경사부(442)가 위치하는 절연막(440) 높이(H1)가 상술한 수치에 한정되는 것은 아니다. 예를 들면, 높이 H1은 절연막(440)의 제1 오목부(443)가 절연막(440) 하부에 배치된 구성들을 노출시키지 않는 정도의 높이로 이루어지는 구성이면 충분하다.

제1 경사부(442)의 높이(H1)는 제1 오목부(443)의 주변부(444) 상에 배치된 제1 뱅크(450)의 높이 보다 높을 수 있다. 다른 측면으로, 제1 경사부(442)의 높이(H1)는 제1 뱅크(450)의 제2 부분(452)의 높이보다 높을 수 있다.

이와 같이, 제1 경사부(442)의 높이(H1)가 높게 형성될수록 제1 전극(210)의 제2 부분(213)에서 반사되는 광량이 증가되므로, 광 추출 효율이 향상될 수 있다.

H1은, 예를 들면, 0.7μm 이상 1.2μm 이상, 1.4μm 이상 또는 2μm 이상일 수 있다. 상기 H1이 클수록 제1 전극(210)의 제2 부분(212), h의 상한은 특별히 제한되는 것은 아니나, 예를 들면, 10 μm 이하 또는 5 μm 이하일 수 있다.

또한, 제1 오목부(443)의 제1 경사부(442)가 기판과 평행한 일면과 이루는 각도(a)는 27° 이상 내지 80° 미만일 수 있다.

또한, 제1 오목부(443)의 제1 경사부(442)와 대응되는 영역에서 제1 뱅크(450)의 두께(W1)는 3.2㎛ 이하, 2.6㎛이하 또는 2.0㎛이하일 수 있다. W1은, 예를 들면, 제1 평탄부(441)에서 기판과 평행한 방향으로 측정된 제1 뱅크(450)의 두께일 수 있다.

W1이 작을수록, 제1 영역(311) 면적이 확장될 수 있고, 제1 전극(210)의 제2 부분(212)에서 반사되어 추출되는 광의 광로를 줄여줌으로써 광 추출 효율이 향상될 수 있으므로, W 값의 하한은 특별히 제한되는 것은 아니나, 예를 들면, W의 하한은 0.1㎛ 이상, 0.3㎛ 이상 또는 0.5㎛ 이상일 수 있다.

W1의 범위를 상술한 바와 같이 조절함으로써, 제1 영역(311)의 면적을 넓히면서 광 추출 효율을 향상시킬 수 있는 표시패널을 제공할 수 있는 효과가 있다.

또한, W1, H1 및 a를 상술한 범위 내로 조절함으로써, 발광영역(310)이 제2 영역(312)을 포함하여 표시패널의 휘도가 향상될 수 있다.

발광층(220)에서 방출되는 빛 중 일부(L1)는, 제1 평탄부(441) 상에 위치하고, 제1 뱅크(450)의 개구영역에 위치하는 제2 전극(230)을 통해 표시장치 외부로 방출될 수 있다. 주로 이러한 빛(L1)이 상술한 발광영역(310)의 제1 영역(311)을 구성할 수 있다.

발광층(220)에서 방출되는 빛 중 일부(L2)는, 제1 전극(210)의 제2 부분(212)에 반사되어 표시장치 외부로 방출될 수 있다. 주로 이러한 빛(L2)이 상술한 발광영역(310)의 제2 영역(312)을 구성할 수 있다.

W1, H1 및 a를 상술한 범위 내로 조절할 경우, 절연막(440)이 제1 오목부(443)를 포함하지 않을 경우 표시패널 외부로 추출되지 못할 빛(L2)이 표시패널 외부로 추출되어 제2 영역(312)을 구성할 수 있으므로, 표시패널의 휘도가 향상될 수 있다.

도 6은 도 3의 C-D를 따라 절단한 영역의 일부를 도시한 도면이다.

후술하는 설명에서는 앞서 설명한 실시예들과 중복되는 내용(구성, 효과 등)은 생략할 수 있다.

특히, 달리 설명하지 않는 한, 제2 서브픽셀(122), 제2 발광층, 제2 오목부 및 제2 뱅크에 대한 설명은 각각 제1 서브픽셀(121), 제1 발광층, 제1 오목부 및 제1 뱅크에 대해 앞서 설명한 것과 동일할 수 있다.

도 6을 참조하면, 복수의 서브픽셀은 제1 서브픽셀(121)과 인접한 제2 서브픽셀(122)을 포함할 수 있다.

절연막(440)은 제2 서브픽셀(122) 내에서 제2 오목부(543)를 포함하고, 제2 오목부(543) 주변에 위치하는 주변부(444)를 포함할 수 있다. 제2 오목부(543)는 제2 평탄부(541) 및 제2 평탄부(541)를 둘러싸는 제2 경사부(542)로 이루어질 수 있다.

제2 오목부(543)의 제2 평탄부(541)는 표면이 기판(410) 표면과 평행한 부분일 수 있고, 제2 경사부(542)는 제2 평탄부(541)를 둘러싸면서, 표면이 기판(410)의 표면으로부터 소정의 각도를 갖는 절연막의 일부분일 수 있다. 즉, 제2 경사부(542)의 표면은 기판(410)의 표면과 평행하지 않을 수 있다.

또한, 절연막(440)은 제2 오목부(543)와 이격하는 컨택홀을 구비할 수 있다. 상기 컨택홀을 통해 제2 서브픽셀(122)에 포함된 트랜지스터(TR)와 유기발광소자(OLED)의 제1 전극(210)이 전기적으로 연결될 수 있다.

제1 전극(210)은, 절연막(440)이 전술한 제2 오목부(543)를 포함하는 제2 서브픽셀(122) 내에서 절연막(440)의 주변부(444)와 제2 오목부(543) 상에 위치할 수 있다. 또한, 제1 전극(210)은 절연막(440)이 전술한 제1 오목부(443)를 포함하는 제1 서브픽셀(121) 내에서 절연막(440)의 주변부(444)와 제1 오목부(443) 상에 위치할 수 있다.

표시패널은, 전술한 제1 뱅크(450)를 포함할 수 있다. 또한, 표시패널은 제1 전극(210) 상부 및 전술한 절연막(440) 상부에 위치하고, 제2 평탄부(541)의 일부에 대응되는 개구영역을 가지며, 제2 색상을 띠는 제2 뱅크(550)를 포함할 수 있다.

표시패널은, 전술한 제1 발광층(420)을 포함할 수 있다. 또한, 표시패널은, 상기 제2 뱅크(550)의 개구영역에 위치하며, 상기 제1 전극(210) 상에 위치하고, 제2 색상의 광을 방출하는 제2 발광층(520)을 추가로 포함할 수 있다.

제2 뱅크(550)가 띠는 제2 색상과, 제2 발광층(520)이 방출하는 광의 색상인 제2 색상은 서로 실질적으로 동일한 색상일 수 있다. 이처럼 제2 색상이 서로 실질적으로 동일한 색상일 경우, 제2 서브픽셀(122)에서 방출되는 광의 색순도가 향상될 수 있다.

제1 색상과 제2 색상은 서로 동일하거나 실질적으로 동일한 색상일 수도 있으나, 서로 실질적으로 상이한 색상일 수 있다.

제2 뱅크(550)는, 제1 오목부(443)와 제2 오목부(543) 사이에서 제1 뱅크(450) 상에 위치할 수 있다. 다른 예시에서, 제1 뱅크(450)와 제2 뱅크(550)는 제1 오목부(443)와 제2 오목부(543) 사이의 일부 영역에서 서로 중첩되어 위치할 수 있다.

제1 뱅크(450)와 제2 뱅크(550)가 제1 오목부(443)와 제2 오목부(543) 사이에서 상술한 것과 같이 위치할 경우, 제1 서브픽셀(121) 및 제2 서브픽셀(122)에서 발광되는 빛의 색순도가 더욱 향상될 수 있다. 특히, 제1 색상과 제2 색상이 서로 실질적으로 상이한 색상일 경우에는 제1 서브픽셀(121)의 발광영역(310)의 제2 영역(312)의 색상과, 제2 서브픽셀(122)의 발광영역(310)의 제2 영역(312)의 색상이 서로 혼색되는 것을 예방할 수 있다.

제2 전극(230)은 제1 발광층(420), 제2 발광층(520), 제1 뱅크(450) 및 제2 뱅크(550) 상에 위치할 수 있다.

도 7은 도 6의 Y 영역을 확대한 도면이다.

도 7을 참조하면, 제1 뱅크(450)와 제2 뱅크(550)는 제1 오목부(443)와 제2 오목부(543) 사이의 일부 영역에서 서로 중첩되지 않을 수 있다.

제1 뱅크(450)와 제2 뱅크(550)가 제1 오목부(443)와 제2 오목부(543) 사이의 일부 영역에서 서로 중첩되지 않을 경우, 제1 발광층(220)에서 방출된 빛 중 일부(L3)가 제1 전극(210)의 제2 부분(212)에서 반사되되, 제1 발광층(220)에서 방출된 빛이 가지는 제1 색상과 실질적으로 동일한 제1 색상을 가지는 제1 뱅크(450)만을 통과하고, 제2 색상을 가지는 제2 뱅크(550)는 통과하지 않으므로, 제1 서브픽셀(121)의 발광영역에서 방출되는 빛의 색순도가 더욱 향상될 수 있다.

상기 제1 서브픽셀(121)의 색순도를 향상시키기 위한 제1 뱅크(450)와 제2 뱅크(550)의 배치는, 제2 서브픽셀(122)에 대해서도 동일하게 적용될 수 있다.

도 7은 도 6의 Y 영역을 확대한 도면이다.

도 7을 참조하면, 본 발명의 실시예들에 따른 표시패널은 하기 일반식 1을 만족할 수 있다.

[일반식 1]

W3 - (H1 × Tan(90 - a) + W1) ≤ W2 ＜ W3

W1은 제1 평탄부(441)에서 기판(410)과 평행한 방향으로 측정된 제1 뱅크(450)의 두께이다. W1은, 상술한 방법으로 절연막(440) 상에서 측정된 제1 뱅크(450)의 두께일 수 있다.

W2는 제2 뱅크(550)의 개구영역으로부터 제2 뱅크(550)가 제1 뱅크(450)와 중첩되지 않는 부분까지의 거리이다. W2는, 상술한 방법으로 제2 뱅크(550)의 개구영역의 가장자리 끝부분에서 측정된 거리일 수 있다.

W3는 제1 뱅크(450)의 개구영역과 제2 뱅크(550)의 개구영역 사이의 거리이다. 상기 W3는, 제1 뱅크(450)의 개구영역과 제2 뱅크(550)의 개구영역 사이는 제1 뱅크(450)와 제2 뱅크(550)가 중첩되는 부분이 위치한다. 또한, 상기 W3는, 제1 뱅크(450)의 개구영역의 가장자리 부분과 제2 뱅크(550)의 개구영역의 가장자리 부분 사이의 거리일 수 있다.

H1은 제1 경사부(442)의 높이이다. 제1 경사부(442)의 높이(H1)는, 제2 경사부(542)의 높이와 동일할 수 있다.

a는 제1 경사부가 기판과 평행한 일면과 이루는 각도이다.

상기 일반식 1을 만족할 경우, 제1 발광층(420)에서 방출된 빛 중 일부(L3)가 제1 전극(210)의 제2 부분(212)에서 반사되되, 제1 발광층(420)에서 방출된 빛이 가지는 제1 색상과 실질적으로 동일한 제1 뱅크(450)만을 통과하고, 제2 색상을 가지는 제2 뱅크(550)는 통과하지 않으므로, 제1 서브픽셀(121)의 발광영역에서 방출되는 빛의 색순도가 더욱 향상될 수 있다.

도 8은 본 발명의 다른 실시예의 일부 영역을 확대한 도면이다.

도 8에 도시한 실시예는, 제1 오목부(443)와 제2 오목부(543) 사이의 실질적으로 전체 영역에 걸쳐 제1 뱅크(450)와 제2 뱅크(550)가 중첩된다는 점을 제외하고 상기 도 6을 참조하여 설명한 본 발명의 실시예들과 동일하다.

도 8을 참조하면, 제1 발광층(220)에서 방출된 제1 색상을 가지는 빛 중 일부(L4)가 제1 전극(210)의 제2 부분(212)에서 반사되되, 제2 색상을 가지는 제2 뱅크(550)를 통과할 수 있다. 제2 색상은, 제1 색상과 실질적으로 상이한 색상일 수 있으므로, 제2 뱅크(550)를 제1 색상을 가지는 빛(L4)이 통과하면서 색좌표가 변화할 수 있다. 이러한 경우에는 제1 서브픽셀(121)의 발광영역의 색순도가 도 7에서 설명한 본 발명의 다른 실시예보다 떨어질 수 있다.

도 9는 도 3의 E-F를 따라 절단한 영역의 일부를 도시한 도면이다.

후술하는 설명에서는 앞서 설명한 실시예들과 중복되는 내용(구성, 효과 등)은 생략할 수 있다.

특히, 달리 설명하지 않는 한, 제3 서브픽셀(123), 제3 발광층, 제3 오목부 및 제3 뱅크에 대한 설명은 각각 제1 서브픽셀(121), 제1 발광층, 제1 오목부 및 제1 뱅크에 대해 앞서 설명한 것과 동일할 수 있다.

도 9를 참조하면, 복수의 서브픽셀은 제2 서브픽셀(122)과 인접한 제3 서브픽셀(123)을 포함할 수 있다.

절연막(440)은 제3 서브픽셀(123) 내에서 제3 오목부(943)를 포함하고, 제3 오목부(943) 주변에 위치하는 주변부(444)를 포함할 수 있다. 제3 오목부(943)는 제3 평탄부(941) 및 제3 평탄부(941)를 둘러싸는 제3 경사부(942)로 이루어질 수 있다.

제3 오목부(943)의 제3 평탄부(941)는 표면이 기판(410) 표면과 평행한 부분일 수 있고, 제3 경사부(942)는 제3 평탄부(941)를 둘러싸면서, 표면이 기판(410)의 표면으로부터 소정의 각도를 갖는 절연막의 일부분일 수 있다. 즉, 제3 경사부(942)의 표면은 기판(410)의 표면과 평행하지 않을 수 있다.

또한, 절연막(440)은 제3 오목부(943)와 이격하는 컨택홀을 구비할 수 있다. 상기 컨택홀을 통해 제3 서브픽셀(123)에 포함된 트랜지스터(TR)와 유기발광소자(OLED)의 제1 전극(210)이 전기적으로 연결될 수 있다.

제1 전극(210)은, 절연막(440)이 전술한 제3 오목부(943)를 포함하는 제3 서브픽셀(123) 내에서 절연막(440)의 주변부(444)와 제3 오목부(943) 상에 위치할 수 있다. 또한, 제1 전극(210)은, 절연막(440)이 전술한 제2 오목부(543)를 포함하는 제2 서브픽셀(122) 내에서 절연막(440)의 주변부(444)와 제2 오목부(543) 상에 위치할 수 있다. 또한, 제1 전극(210)은 절연막(440)이 전술한 제1 오목부(443)를 포함하는 제1 서브픽셀(121) 내에서 절연막(440)의 주변부(444)와 제1 오목부(443) 상에 위치할 수 있다.

표시패널은, 전술한 제1 뱅크(450)와 전술한 제2 뱅크(550)를 포함할 수 있다. 또한, 표시패널은 제1 전극(210) 상부 및 전술한 절연막(440) 상부에 위치하고, 제3 평탄부(941)의 일부에 대응되는 개구영역을 가지며, 제3 색상을 띠는 제3 뱅크(950)를 포함할 수 있다.

표시패널은, 전술한 제1 발광층(420) 및 제2 발광층(520)을 포함할 수 있다. 또한, 표시패널은, 상기 제3 뱅크(950)의 개구영역에 위치하며, 상기 제1 전극(210) 상에 위치하고, 제3 색상의 광을 방출하는 제3 발광층(920)을 추가로 포함할 수 있다.

제3 뱅크(950)가 띠는 제3 색상과, 제3 발광층(920)이 방출하는 광의 색상인 제3 색상은 서로 실질적으로 동일한 색상일 수 있다. 이처럼 제3 색상이 서로 실질적으로 동일한 색상일 경우, 제3 서브픽셀(123)에서 방출되는 광의 색순도가 향상될 수 있다.

제1 색상, 제2 색상 및 제3 색상은 서로 동일하거나 실질적으로 동일한 색상일 수도 있으나, 서로 실질적으로 상이한 색상일 수 있다.

제3 뱅크(950)는, 제2 오목부(543)와 제3 오목부(943) 사이에서 제2 뱅크(550) 상에 위치할 수 있다. 다른 예시에서, 제2 뱅크(550)와 제3 뱅크(950)는 제2 오목부(543)와 제3 오목부(943) 사이의 일부 영역에서 서로 중첩되어 위치할 수 있다.

제2 뱅크(550)와 제3 뱅크(950)가 제2 오목부(543)와 제3 오목부(943) 사이에서 상술한 것과 같이 위치할 경우, 제2 서브픽셀(122) 및 제3 서브픽셀(123)에서 방출되는 빛의 색순도가 더욱 향상될 수 있다. 특히, 제1 색상과 제2 색상이 서로 실질적으로 상이한 색상일 경우에는 제2 서브픽셀(122)의 발광영역(310)의 제2 영역(312)의 색상과, 제3 서브픽셀(123)의 발광영역(310)의 제2 영역(312)의 색상이 서로 혼색되는 것을 예방할 수 있다.

제2 전극(230)은 제1 발광층(420), 제2 발광층(520), 제3 발광층(920), 제1 뱅크(450), 제2 뱅크(550) 및 제3 뱅크(950) 상에 위치할 수 있다.

제1 뱅크(450)는 제1 오목부(443)와 제3 오목부(943) 사이에서 제3 오목부(943)의 주변부 상에 위치할 수 있다. 예를 들어, 표시패널(110)은 액티브영역에서 서로 다른 제1 색상, 제2 색상 및 제3 색상의 광이 방출되는 3종의 서브픽셀 영역을 포함할 수 있다. 3종의 서브픽셀은, 제1 서브픽셀(121), 제2 서브픽셀(122) 및 제3 서브픽셀(123)로 구성될 수 있다.

제2 서브픽셀(122)에 인접한 제3 서브픽셀(123)에는 제1 서브픽셀(121)이 인접하여 위치할 수 있으며, 이러한 구조에서 제1 오목부(443)와 제3 오목부(943) 사이에서 제1 뱅크(450)가 제3 오목부(943)의 주변부 상에 위치할 수 있다. 표시패널(110)의 제조 방법은 제1 전극(210)을 형성한 후 제1 뱅크(450)를 형성하고, 이후에 제3 뱅크(950)를 형성하는 단계를 포함할 수 있다.

표시패널의 일부 영역에서 제1 뱅크(450) 이후에 형성되는 제3 뱅크(950)가 제1 뱅크(450)상에 위치할 수 있으며, 특히 제1 서브픽셀(121)과 제3 서브픽셀(123)의 사이 영역에서 제3 뱅크(950)가 제1 뱅크(450) 상에 위치할 수 있다. 예를 들어, 제3 뱅크(950)는 제1 오목부(443)와 제3 오목부(943) 사이에서 제1 뱅크(450) 상에 위치할 수 있다. 이러한 예시에서 제1 뱅크(450)와 제3 뱅크(950)는 제1 오목부(443)와 제3 오목부(943) 사이에서 서로 중첩되어 위치할 수 있다.본 명세서의 실시예들에서, 제1 색상은 적색이고, 제2 색상은 녹색이고, 제3 색상은 청색일 수 있다. 이러한 실시예들에서, 제1 뱅크, 제2 뱅크 및 제3 뱅크는 각각 특정한 범위의 굴절률을 가질 수 있다. 도 10은 본 발명의 실시예들에 따른 제1 뱅크, 제2 뱅크 및 제3 뱅크의 굴절률을 측정한 자료이다.

도 10을 참조하면, 적색인 제1 색상을 띠는 제1 뱅크는, 파장이 380nm 내지 780nm인 광에 대한 굴절률의 평균이 1.6 내지 1.8 일 수 있다. 또한, 제2 색상을 띠는 제2 뱅크는, 파장이 380nm 내지 780nm인 광에 대한 굴절률의 평균이 1.6 내지 1.8 일 수 있다. 또한, 제3 색상을 띠는 제3 뱅크는, 파장이 380nm 내지 780nm인 광에 대한 굴절률의 평균이 1.6 내지 1.8 일 수 있다.

또한, 제1 뱅크 내지 제3 뱅크는 전술한 굴절률 범위를 만족하면서, 제1 뱅크의 파장이 380nm 내지 780nm인 광에 대한 굴절률의 평균이 제2 뱅크의 파장이 380nm 내지 780nm인 광에 대한 굴절률의 평균보다 크고, 제2 뱅크의 파장이 380nm 내지 780nm인 광에 대한 굴절률의 평균이 제3 뱅크의 파장이 380nm 내지 780nm인 광에 대한 굴절률의 평균보다 클 수 있다.

제1 뱅크, 제2 뱅크 및 제3 뱅크의 굴절률이 전술한 것과 같을 경우, 표시패널이 우수한 휘도를 가지면서 서브픽셀에서 발광되는 광의 색순도가 향상될 수 있다.

본 명세서의 다른 실시예들은, 표시장치를 제공할 수 있다.

표시장치(100)는, 표시패널(110) 및 표시패널을 구동하는 구동회로를 포함할 수 있다.

본 실시예들에 따른 표시장치에 있어서, 표시패널은 전술한 본 명세서의 실시예들에 따른 표시패널(110)과 동일하므로, 표시패널(110)에 대한 설명은 생략하기로 한다.

또한, 본 명세서의 실시예들에 따른 표시장치에 포함되는 구동회로에 대한 설명은 전술하였으므로, 생략하기로 한다.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

100: 표시장치
110: 표시패널
120: 서브픽셀
210: 제1 전극
220: 발광층
230: 제2 전극
310: 발광영역
320: 비발광영역
410: 기판
420: 제1 발광층
440: 절연막
450: 제1 뱅크

Claims (29)

1. 복수의 서브픽셀을 포함하는 표시패널에 있어서,
   기판;
   상기 기판 상에 위치하고, 상기 복수의 서브픽셀 중 하나인 제1 서브픽셀 내에서 제1 평탄부 및 상기 제1 평탄부를 둘러싸는 제1 경사부로 이루어진 제1 오목부를 포함하는 절연막;
   상기 제1 서브픽셀 내에서, 상기 제1 오목부 상부 및 상기 제1 오목부의 주변부 상에 위치하는 제1 전극;
   제1 전극 상부 및 상기 절연막 상부에 위치하고, 제1 평탄부의 일부에 대응되는 개구영역을 가지며, 제1 색상을 띠는 제1 뱅크;
   상기 뱅크의 개구영역에 위치하며, 제1 전극 상에 위치하고, 제1 색상의 광을 방출하는 제1 발광층; 및
   제1 발광층 및 상기 제1 뱅크 상에 위치하는 제2 전극을 포함하는 표시패널.
   
2. 제 1항에 있어서,
   상기 제1 전극은 반사성 금속을 포함하는 표시패널.
   
3. 제 1항에 있어서,
   상기 제1 서브픽셀은 발광영역을 포함하고,
   상기 발광영역은, 상기 제1 평탄부 상에 위치하는 제2 전극을 통해 빛이 방출되는 제1 영역 및 상기 제1 경사부 상에 위치하는 제1 전극에 반사된 빛이 방출되는 제2 영역을 포함하는 표시패널.
   
4. 제 3항에 있어서,
   상기 제1 영역은 표시패널의 시청면에서 상기 제1 오목부의 제1 평탄부에 대응되도록 위치하는 표시패널.
   
5. 제 3항에 있어서,
   상기 제2 영역은 표시패널의 시청면에서 상기 제1 오목부의 제1 경사부에 대응되도록 위치하는 표시패널.
   
6. 제 3항에 있어서,
   상기 제2 영역은 시청면에서 상기 제1 영역을 둘러싸는 표시패널.
   
7. 제 3항에 있어서,
   상기 제1 영역에서 방출되는 광과 상기 제2 영역에서 방출되는 광은 색좌표 및 휘도 중 하나 이상이 서로 상이한 표시패널.
   
8. 제 3항에 있어서,
   상기 제2 영역은, 상기 하나 이상의 서브픽셀 내에서 서로 이격된 복수개의 섬 형상을 가지는 표시패널.
   
9. 제 1항에 있어서,
   상기 복수의 서브픽셀은 상기 제1 서브픽셀과 인접한 제2 서브픽셀을 포함하고,
   상기 절연막은 상기 제2 서브픽셀 내에서 제2 평탄부 및 상기 제2 평탄부를 둘러싸는 제2 경사부로 이루어진 제2 오목부를 포함하며,
   상기 제1 전극은 상기 제1 오목부 상부 및 상기 제1 오목부의 주변부 상에 위치하고, 상기 제2 오목부 상부 및 상기 제2 오목부의 주변부 상에 위치하며,
   상기 제1 전극 상부 및 상기 절연막 상부에 위치하고, 제2 평탄부의 일부에 대응되는 개구영역을 가지며, 제2 색상을 띠는 제2 뱅크를 추가로 포함하고,
   상기 제2 뱅크의 개구영역에 위치하며, 상기 제1 전극 상에 위치하고, 제2 색상의 광을 방출하는 제2 발광층을 추가로 포함하며,
   상기 제2 전극은 상기 제1 발광층, 상기 제2 발광층, 상기 제1 뱅크 및 상기 제2 뱅크 상에 위치하는 표시패널.
   
10. 제 9항에 있어서,
    상기 제1 색상과 상기 제2 색상은 서로 상이한 색상인 표시패널.
    
11. 제 9항에 있어서,
    상기 제2 뱅크는 상기 제1 오목부와 상기 제2 오목부 사이에서 상기 제1 뱅크 상에 위치하는 위치하는 표시패널.
    
12. 제 11항에 있어서,
    상기 제1 뱅크와 상기 제2 뱅크는 상기 제1 오목부와 상기 제2 오목부 사이의 일부 영역에서 서로 중첩되지 않는 표시패널.
    
13. 제 12항에 있어서,
    하기 일반식 1을 만족하는 표시패널:
    [일반식 1]
    W3 - (H1 × Tan(90 - a) + W1) ≤ W2 ＜ W3
    상기 일반식 1에서,
    W1은 제1 평탄부에서 기판과 평행한 방향으로 측정된 제1 뱅크의 두께이고,
    W2는 제2 뱅크의 개구영역으로부터 제2 뱅크가 제1 뱅크와 중첩되지 않는 부분까지의 거리이며,
    W3는 제1 뱅크의 개구영역과 제2 뱅크의 개구영역 사이의 거리이고,
    H1은 제1 경사부의 높이이며,
    a는 제1 경사부가 기판과 평행한 일면과 이루는 각도이다.
    
14. 제 9항에 있어서,
    상기 제2 서브픽셀은 발광영역을 포함하고,
    상기 발광영역은, 상기 제2 평탄부 상에 위치하는 제2 전극을 통해 빛이 방출되는 제1 영역 및 상기 제2 경사부 상에 위치하는 제1 전극에 반사된 빛이 방출되는 제2 영역을 포함하는 표시패널.
    
15. 제 14항에 있어서,
    상기 제1 영역은 표시패널의 시청면에서 상기 제2 오목부의 제2 평탄부에 대응되도록 위치하는 표시패널.
    
16. 제 14항에 있어서,
    상기 제2 영역은 표시패널의 시청면에서 상기 제2 오목부의 제2 경사부에 대응되도록 위치하는 표시패널.
    
17. 제 14항에 있어서,
    상기 제2 영역은 시청면에서 상기 제1 영역을 둘러싸는 표시패널.
    
18. 제 14항에 있어서,
    상기 제1 영역에서 방출되는 광과 상기 제2 영역에서 방출되는 광은 색좌표 및 휘도 중 하나 이상이 서로 상이한 표시패널.
    
19. 제 14항에 있어서,
    상기 제2 영역은, 상기 하나 이상의 서브픽셀 내에서 서로 이격된 복수개의 섬 형상을 가지는 표시패널.
    
20. 제 9항에 있어서,
    상기 복수의 서브픽셀은 상기 제2 서브픽셀과 인접한 제3 서브픽셀을 포함하고,
    상기 절연막은 상기 제3 서브픽셀 내에서 제3 평탄부 및 상기 제3 평탄부를 둘러싸는 제3 경사부로 이루어진 제3 오목부를 포함하며,
    상기 제1 전극은 상기 제1 오목부 상부 및 상기 제1 오목부의 주변부 상에 위치하고, 상기 제2 오목부 상부 및 상기 제2 오목부의 주변부 상에 위치하며, 상기 제3 오목부 상부 및 상기 제3 오목부의 주변부 상에 위치하고,
    상기 제1 전극 상부 및 상기 절연막 상부에 위치하고, 제3 평탄부의 일부에 대응되는 개구영역을 가지며, 제3 색상을 띠는 제3 뱅크를 추가로 포함하고,
    상기 제3 뱅크의 개구영역에 위치하며, 상기 제1 전극 상에 위치하고, 제3 색상의 광을 방출하는 제3 발광층을 추가로 포함하며,
    상기 제2 전극은 상기 제1 발광층, 상기 제2 발광층, 상기 제3 발광층, 상기 제1 뱅크, 상기 제2 뱅크 및 상기 제3 뱅크 상에 위치하는 표시패널.
    
21. 제 20항에 있어서,
    상기 제3 서브픽셀은 발광영역을 포함하고,
    상기 발광영역은, 상기 제3 평탄부 상에 위치하는 제2 전극을 통해 빛이 방출되는 제1 영역 및 상기 제3 경사부 상에 위치하는 제1 전극에 반사된 빛이 방출되는 제2 영역을 포함하는 표시패널.
    
22. 제 21항에 있어서,
    상기 제1 영역은 표시패널의 시청면에서 상기 제3 오목부의 제3 평면부에 대응되도록 위치하는 표시패널.
    
23. 제 21항에 있어서,
    상기 제2 영역은 표시패널의 시청면에서 상기 제3 오목부의 제3 경사부에 대응되도록 위치하는 표시패널.
    
24. 제 21항에 있어서,
    상기 제2 영역은 시청면에서 상기 제1 영역을 둘러싸는 표시패널.
    
25. 제 21항에 있어서,
    상기 제1 영역에서 방출되는 광과 상기 제2 영역에서 방출되는 광은 색좌표 및 휘도 중 하나 이상이 서로 상이한 표시패널.
    
26. 제 21항에 있어서,
    상기 제2 영역은, 상기 하나 이상의 서브픽셀 내에서 서로 이격된 복수개의 섬 형상을 가지는 표시패널.
    
27. 제 20항에 있어서,
    상기 제1 뱅크는 상기 제1 오목부와 상기 제3 오목부 사이에서 상기 제3 오목부의 주변부 상에 위치하는 표시패널.
    
28. 제 27항에 있어서,
    상기 제3 뱅크는 상기 제1 오목부와 상기 제3 오목부 사이에서 상기 제1 뱅크 상에 위치하는 표시패널.
    
29. 복수의 서브픽셀을 포함하는 표시장치에 있어서,
    기판; 상기 기판 상에 위치하고, 상기 서브픽셀들 중 하나인 제1 서브픽셀 내에서 제1 평탄부 및 상기 제1 평탄부를 둘러싸는 제1 경사부로 이루어진 제1 오목부를 포함하는 절연막; 상기 제1 서브픽셀 내에서, 상기 제1 오목부 상부 및 상기 제1 오목부의 주변부 상에 위치하는 제1 전극; 제1 전극 상부 및 상기 절연막 상부에 위치하고, 제1 평탄부의 일부에 대응되는 개구영역을 가지며, 제1 색상을 띠는 제1 뱅크; 상기 뱅크의 개구영역에 위치하며, 제1 전극 상에 위치하고, 제1 색상의 광을 방출하는 제1 발광층; 및 제1 발광층 및 상기 뱅크 상에 위치하는 제2 전극을 포함하는 표시패널 및
    상기 표시패널을 구동하는 구동회로를 포함하는 표시장치.

Images