KR20230093179A - 성막 방법 및 플라스마 처리 방법 - Google Patents

성막 방법 및 플라스마 처리 방법 Download PDF

Info

Publication number
KR20230093179A
KR20230093179A KR1020227023358A KR20227023358A KR20230093179A KR 20230093179 A KR20230093179 A KR 20230093179A KR 1020227023358 A KR1020227023358 A KR 1020227023358A KR 20227023358 A KR20227023358 A KR 20227023358A KR 20230093179 A KR20230093179 A KR 20230093179A
Authority
KR
South Korea
Prior art keywords
plasma
film
gas
pattern
time
Prior art date
Application number
KR1020227023358A
Other languages
English (en)
Inventor
기요히코 사토
Original Assignee
주식회사 히타치하이테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 히타치하이테크 filed Critical 주식회사 히타치하이테크
Publication of KR20230093179A publication Critical patent/KR20230093179A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

패턴의 측벽 보호용으로, 막질이 좋으며 에칭 레이트가 낮고, 측벽의 커버리지가 양호한 막을 형성하는 것을 가능하게 하기 위해서, 가스를 진공 처리실에 공급함과 함께 플라스마를 생성하고, 이 생성된 플라스마에 의해 피처리 기판의 표면에 막을 형성하는 제1 공정과, 이 제1 공정 후, 플라스마에 의해 할로겐 원소를 제거하는 제2 공정과, 이 제2 공정 후, 플라스마에 의해 막을 산화 또는 질화시키는 제3 공정을 갖는 성막 방법으로 했다.

Description

성막 방법 및 플라스마 처리 방법
본 발명은 반도체 기판 상의 성막 방법 및 플라스마 처리 방법에 관한 것이다.
반도체 프로세스에서는, 최근, 10㎚ 미만의 미세한 피치로 패턴을 형성하기 위해서, 패턴의 측벽 보호 기술이 필요해지고 있다.
기존의 성막 기술에 있어서는, 1) 플라스마 등을 이용함에 의해서, 성막종과 반응종과 같은 2종 이상의 분자를 동시에 챔버 내에 공급하여, 성막을 행하는 플라스마 CVD법이나, 2) 성막종(흡착종)과 반응종을 번갈아 공급해서, 반응종만을 플라스마에 의해 이온 또는 중성 라디칼화해서 성막을 행하는 플라스마 원자층 퇴적법(플라스마 ALD법)이 알려져 있다.
특허문헌 1에서는, 중성 라디칼 산소를 상시 흘려보내면서, 프리커서(실리콘 함유 가스)를 흘려보내서, 퍼지 후에 플라스마 활성을 행한다는 기술이 개시되어 있다.
특허문헌 2에서는, 일반적으로 알려져 있는 플라스마 ALD의 시퀀스가 개시되어 있다.
비특허문헌 1에서는, 산소(O2)를 상시 공급하면서, 테트라클로로실란(SiCl4)을 먼저 도입하고, 플라스마를 지연시켜서 발생시키는, 플라스마 오버랩의 펄스 CVD의 시퀀스가 개시되어 있다. 이 시퀀스에서는, 성막 속도의 온도 의존성이 없지만, HF wet의 에칭 레이트가 100℃ 이하의 저온에서는 증대(막질이 악화)하고 있다.
비특허문헌 2에서는, 일반적으로 알려져 있는, ALD 및 플라스마 ALD의 시퀀스가 도 2에 나타나 있다.
미국특허공개 US 2015/0110968 A1 미국특허공개 US 2013/0084714 A1
Pieter C. Rowlette, et al., "Digital Control of SiO2 Film Deposition at Room Temperature", THE JOURNAL OF PHYSICAL CHEMISTRY LETTERS, 2009, 113, 6906-6909 Seung-Woo Choi, et al., "Plasma Enhanced Atomic Layer Deposition of Al2O3 and TiN", Journal of Korean Physical Society, Vol.42, February 2003, pp.S975∼S979
특허문헌 1에 개시되어 있는 기술은, 상시 프리커서가 산화되어 있고, CVD와 ALD의 중간적인 성막 방법이기 때문에, 산소에 의해서 휘발하기 쉬운 탄소 가스를 포함하는 프리커서에는 유효하지만, 그 이외의 가스종에는 효과가 약하여, 막질이 악화되는 것으로 추측된다.
특허문헌 2에 개시되어 있는 방법에서는, 프리커서를 선택하면, 매우 양호한 커버리지가 얻어진다는 이점이 있는 한편, 성막 속도가 느리다는 문제가 있다.
비특허문헌 1에 개시되어 있는 방법에서는, 성막 속도를 느리게 함으로써, 에칭 레이트는 개선(저하)시키는 것이 가능하지만, 성막 속도와 에칭 레이트가 트레이드 오프로 되어 있다.
비특허문헌 2에 개시되어 있는 일반적인 플라스마 ALD의 시퀀스에서는, 플라스마의 발생은 1회/사이클이다.
측벽을 보호하면서 미세한 피치의 패턴을 형성하는 수단으로서, 기존의 성막 기술인 플라스마 CVD를 이용한 경우, 성막 속도는 빠르지만 10㎚ 미만의 미세한 피치의 패턴에 성막하는 경우에 오버행이 형성되어 버린다는 문제가 발생한다. 또한, 종래의 플라스마 ALD에서는 커버리지는 좋지만 성막 속도가 느리다는 문제가 있다(성막 속도와 커버리지가 트레이드 오프).
또한, ALD에서 통상 사용하는 아미노실란계의 가스종은 상온에서도 반응성이 높아, 이물로 되기 쉽다는 문제가 있다.
10㎚ 미만의 미세한 피치의 패턴을 형성하기 위해서는, 기존 기술에서의 성막 속도와 커버리지의 트레이드 오프, 내(耐)에칭 성능, 이물의 문제를 해결해서, 막질이 좋으며 에칭 레이트가 낮고, 측벽의 커버리지가 양호한 막을 형성한다는 니즈를 만족시켜야만 하지만, 상기한 종래 기술에서는, 어느 것도 그것을 만족할 수 없다.
본 발명은, 상기한 종래 기술의 과제를 해결해서, 패턴의 측벽 보호용으로, 막질이 좋으며 에칭 레이트가 낮고, 측벽의 커버리지가 양호한 막을 형성하는 것을 가능하게 하는 성막 방법 및 플라스마 처리 방법을 제공하는 것이다.
상기한 종래 기술의 과제를 해결하기 위해서, 본 발명에서는, 가스를 진공 처리실에 공급함과 함께 플라스마를 생성하고, 이 생성된 플라스마에 의해 피처리 기판의 표면에 막을 형성하는 제1 공정과, 이 제1 공정 후, 플라스마에 의해 할로겐 원소를 제거하는 제2 공정과, 이 제2 공정 후, 플라스마에 의해 막을 산화 또는 질화시키는 제3 공정을 갖는 성막 방법으로 했다.
또한, 상기한 종래 기술의 과제를 해결하기 위해서, 본 발명에서는, 가스를 진공 처리실에 소정 시간, 공급한 후, 플라스마를 생성하고, 이 생성된 플라스마에 의해 피처리 기판의 표면에 막을 형성하는 제1 공정과, 이 제1 공정 후, 플라스마에 의해 할로겐 원소를 제거하는 제2 공정과, 이 제2 공정 후, 플라스마에 의해 막을 산화 또는 질화시키는 제3 공정을 갖는 성막 방법으로 했다.
또한, 상기한 종래 기술의 과제를 해결하기 위해서, 본 발명에서는, 가스를 진공 처리실에 공급함과 함께 플라스마를 생성하고, 이 생성된 플라스마에 의해 피처리 기판의 표면에 막을 형성하는 제1 공정과, 이 제1 공정 후, 플라스마에 의해 할로겐 원소를 제거하는 제2 공정과, 이 제2 공정 후, 플라스마에 의해 상기 막을 산화 또는 질화시키는 제3 공정과, 이 제3 공정 후, 피처리막을 플라스마 에칭하는 제4 공정을 갖는 플라스마 처리 방법으로 했다.
추가로 또한, 상기한 종래 기술의 과제를 해결하기 위해서, 본 발명에서는, 가스를 진공 처리실에 소정 시간, 공급한 후, 플라스마를 생성하고, 이 생성된 플라스마에 의해 피처리 기판의 표면에 막을 형성하는 제1 공정과, 이 제1 공정 후, 플라스마에 의해 할로겐 원소를 제거하는 제2 공정과, 이 제2 공정 후, 플라스마에 의해 상기 막을 산화 또는 질화시키는 제3 공정과, 이 제3 공정 후, 피처리막을 플라스마 에칭하는 제4 공정을 갖는 플라스마 처리 방법으로 했다.
본 발명에 따르면, 피처리 기판에 형성한 마스크용의 패턴의 측벽 보호용으로, 막질이 좋으며 에칭 레이트가 낮고, 측벽의 커버리지가 양호한 막을 형성할 수 있게 되었다.
또한 본 발명에 따르면, 피처리 기판에 형성한 마스크용의 패턴의 측벽 보호용의 막을, 상기 피처리 기판을 플라스마 에칭 처리하는 에칭 처리 장치의 내부에서 형성할 수 있게 되었다.
도 1은 본 발명의 실시예에 따른 플라스마 처리 장치의 개략의 구성을 나타내는 블록도.
도 2는 본 발명의 실시예에 따른 보호막 형성 공정의 개략을 나타내는 플로도.
도 3은 본 발명의 실시예에 따른 보호막 형성의 각 공정에 대응하는 피처리 기판의 단면도.
도 4는 본 발명의 실시예에 따른 보호막 형성의 상세한 공정을 나타내는 플로도.
도 5는 본 발명의 실시예에 따른 보호막 형성의 상세한 공정에 대응하는 타임차트.
도 6은 본 발명의 실시예에 따른 플라스마 A의 시간과 규격화 성막 속도(Normalized GPC, Growth per cycle) 및 규격화 에칭 레이트(Normalized ER, Etching rate)의 상관을 나타내는 그래프.
도 7은 본 발명의 실시예에 따른 플라스마 B의 시간과 규격화 성막 속도(Normalized GPC) 및 규격화 에칭 레이트(Normalized ER)의 상관을 나타내는 도면.
도 8은 본 발명의 실시예에 따른 플라스마 C의 시간과 규격화 성막 속도(Normalized GPC) 및 규격화 에칭 레이트(Normalized ER)의 상관을 나타내는 도면.
도 9는 본 발명의 실시예에 따른 보호막을 이용한 에칭 가공의 플로를 나타낸 도면.
도 10은 본 발명의 실시예에 따른 보호막을 형성한 패턴을 에칭 처리했을 때의 플라스마 C의 시간 및 압력과 그 후의 에칭 가공 시의 언더컷의 상관을 나타내는 도면.
본 발명은, 10㎚ 이하의 피치를 갖는 패턴을 마스크로 해서 에칭 가공하는 경우에 있어서, 마스크 패턴의 측벽 보호용으로, 막질이 좋으며 에칭 레이트가 낮고, 측벽의 커버리지가 양호한 막을 에칭 장치의 내부에서 형성하는 것을 가능하게 하는 반도체 기판 상의 성막 방법을 제공하는 것이다.
즉, 본 발명에서는, 1사이클 중에 3스텝에 의해 플라스마(Plasma A, B, C)를 발생시키고, Plasma A, B, C 사이는, 불활성 가스에 의한 퍼지를 행하고, Plasma A에 의해, 성막 가스(실리콘 및 할로겐을 함유)를 이용해서 패턴의 표면에 1원자층 내지 수 원자층의 얇은 층의 막을 형성하고, Plasma B에 의해, 패턴의 표면에 형성된 1원자층 내지 수 원자층의 얇은 막 중 및 막의 표면에 도입된 할로겐을 제거하기 위한 가스(수소를 함유)를 이용하고, Plasma C에 의해, 산화 또는 질화 가스(산소 또는 질소를 함유)를 이용해서 패턴의 표면에 형성된 1원자층 내지 수 원자층의 얇은 막을 산화 또는 질화시키는 것을 1사이클로 하고, 이것을 복수회 반복해서 행함에 의해, 패턴의 표면에 막질이 좋고, 커버리지가 양호한 보호막을 형성하도록 한 것이다.
이것에 의해 본 발명에서는, 원하는 성막 속도 및 에칭 레이트(내에칭 성능), 커버리지를 달성할 수 있게 되었다.
또한, 성막 가스로서 실온에서의 반응성이 낮은 할로겐실란을 이용하도록 함으로써, 예를 들면 가스 배관 내에 잔류한 흡착 가스가 대기 중의 산소와 반응함에 의해 발생하는 이물의 발생량을 저감할 수 있는 개선을 기대할 수 있게 되었다.
또한, 플라스마를 3단계로 발생시켜서 처리를 행함에 의해, 제1 단계의 Plasma A에서는, 성막 속도를 50∼100배 이상으로 증가시키는 것, 제2 단계의 Plasma B에서는, 내에칭 성능을 개선시키는 것, 제3 단계의 Plasma C에서는, 내에칭 성능의 개선 및 실제 패턴 형상의 개선(언더컷 저감) 등의 효과를 얻을 수 있다.
이하에, 본 발명의 실시형태를 도면에 의거해서 상세히 설명한다. 본 실시형태를 설명하기 위한 전체 도면에 있어서 동일 기능을 갖는 것은 동일한 부호를 부여하도록 하고, 그 반복된 설명은 원칙적으로 생략한다.
단, 본 발명은 이하에 나타내는 실시형태의 기재 내용으로 한정해서 해석되는 것은 아니다. 본 발명의 사상 내지 취지로부터 일탈하지 않는 범위에서, 그 구체적 구성을 변경할 수 있는 것은 당업자이면 용이하게 이해할 수 있다.
(실시예)
먼저, 도 1에 본 발명 실시형태의 일례를 나타낸다. 여기에서는, ECR(전자 사이클로트론 공명, Electron Cyclotron Resonance)의 플라스마 처리 장치(1)의 구성을 예로서 나타낸다.
본 실시예에 따른 플라스마 처리 장치(1)는, 진공 용기(100), 진공 용기(100)의 내부에 가스를 공급하기 위한 구멍(112)이 다수 형성된 샤워 플레이트(102), 내부에 히터(111)를 구비하며 피처리 기판(101)을 재치(載置)하는 시료 재치대(103), 플라스마 발생용 전원(마이크로파 전원)(104), 플라스마 발생용 전원(104)으로부터의 전력을 받아서 마이크로파를 발생시키는 마이크로파 발생원(1141), 마이크로파 발생원(1141)에서 발생한 마이크로파 전력을 전파하는 직사각형 도파관(1142), 직사각형 도파관(1142)의 내부에서 전파되는 마이크로파 전력을 조정하는 마이크로파 정합기(1143), 직사각형 도파관(1142)의 내부에서 전파되는 마이크로파 전력을 원형 도파관(1145)에 전파하기 위한 변환기(1144), 원형 도파관(1145)으로부터 전파된 마이크로파 전력을 공진시키는 공동실(1146), 공동실(1146)과 진공 용기(100)의 내부에 자장을 형성하는 전자석(1147), 공동실(1146)과 진공 용기(100) 사이에 있으며 마이크로파 전력을 투과함과 함께 진공 용기(100) 내부의 진공을 유지하는 유전체에 의해 형성된 구획판(1148), 진공 용기(100)의 내부에 공급하는 가스의 유량을 조정하는 매스 플로 컨트롤러(105), 매스 플로 컨트롤러(105)에서 유량이 조정된 가스를 샤워 플레이트(102)와 구획판(1148) 사이에 공급하는 가스 라인(106), 진공 용기(100)와 접속하는 배기관(107), 진공 용기(100)의 내부의 압력을 조정하는 압력 제어 밸브(108), 배기관(107)과 압력 제어 밸브(108)를 통해서 진공 용기(100)의 내부를 진공으로 배기하는 펌프(109), 히터(111)와 플라스마 발생용 전원(104), 전자석(1147), 매스 플로 컨트롤러(105), 압력 제어 밸브(108), 펌프(109)를 제어하는 제어부(110)를 구비하고 있다.
이와 같은 구성을 갖는 플라스마 처리 장치(1)에 있어서, 시료 재치대(103)에 피처리 기판(101)을 재치한 상태에서, 진공 용기(100)의 내부를 펌프(109)에 의해 진공으로 배기한다. 진공 용기(100)의 내부가 소정의 진공도에 달한 상태에서, 시료 재치대(103)의 내부의 히터(111)에 의해 피처리 기판(101)을 소정의 온도로 가열한다.
피처리 기판(101)이 소정의 온도로 가열된 상태에서, 가스 A, B, C, D로 이루어지는 최저 4종류의 가스 중 어느 1종류 또는 복수 종류의 가스를, 제어부(110)에서 제어된 매스 플로 컨트롤러(105)에 의해 유량을 조정해서, 가스 라인(106)을 통해 샤워 플레이트(102)와 구획판(1148) 사이에 공급하고, 샤워 플레이트(102)의 구멍(112)으로부터 진공 용기(100)의 내부에 공급한다.
이 상태에서 전자석(1147)에 도시하고 있지 않은 전원으로부터 전력을 인가해서 진공 용기(100)의 내부에 자장을 형성하고, 샤워 플레이트(102)와 시료 재치대(103) 사이의 영역(1100)에, 플라스마 발생용 전원(104)을 이용해서 플라스마를 발생시켜서, 피처리 기판(101) 상에 막을 생성한다.
본 실시예에 있어서는, 도 1과 같은 구성의 플라스마 처리 장치(1)를 이용해서 미세한 패턴의 측벽 보호용으로, 막질이 좋으며 에칭 레이트가 낮고, 측벽의 커버리지가 양호한 막을 에칭 장치의 내부에서 형성하는 것을 가능하게 하는 반도체 기판 상의 성막 방법을 제공하는 것이다.
도 2에 본 실시예에 있어서의 측벽 보호용의 막을 형성하는 처리의 기본 플로를 나타낸다. 또한, 도 3에는, 피처리 기판(101)의 표면의 실리콘(Si)층(300)과, 그 위에 형성된 에칭 처리용의 마스크로 되는 패턴(301)의 단면 형상을, 도 2의 기본 플로에 대응시켜서 나타낸다.
도 2에 나타낸 처리 플로에 있어서, 대상으로 되는 피처리 기판(101)의 표면에 형성된 패턴(301)은, 도 3의 (a)에 나타내는 바와 같은 단면 형상, 즉, 실리콘(Si)층(300)의 위에 산화실리콘막에 의한 패턴(산화실리콘막 패턴)(301)이 형성된 구성을 갖고 있다.
이와 같은 피처리 기판(101)을 대상으로 하여, 우선, 진공 용기(100)의 내부에 가스를 흘려보내서 산화실리콘막 패턴(301)의 표면에 흡착시킴에 의해, 산화실리콘막 패턴(301)의 표면에 도 3의 (b)에 나타내는 바와 같은 프리커서(302)를 흡착한다(S201). 다음으로, 진공 용기(100)의 내부에 Plasma A를 발생시켜서 이 프리커서(302)가 형성된 피처리 기판(101)을 제1 플라스마 처리를 실시해서, 산화실리콘막 패턴(301)의 표면에 1 내지 수 원자층의 막(303)(도 3의 (c))을 형성한다(S202).
다음으로 진공 용기(100)의 내부에 Plasma B를 발생시켜서 이 형성한 막(303) 중에 포함되는 할로겐 원소(염소 등)를 제2 플라스마 처리에 의해 제거한다(S203).
추가로 진공 용기(100)의 내부에 Plasma C를 발생시켜서, 할로겐 원소가 제거된 막(304)(도 3의 (d))에 제3 플라스마 처리를 실시함에 의해 산화 또는 질화한 막(305)(도 3의 (e))을 형성한다(S204).
이 S201로부터 S204까지의 공정을 소정의 횟수 반복하여 실행함에 의해(S205), 산화실리콘막 패턴(301)의 표면에 목표의 층수의 보호막(306)(도 3의 (f))이 형성된다.
도 4의 플로도 및 도 5의 타이밍 차트를 이용해서, 도 2 및 도 3에서 설명한 본 실시예에 따른 성막 방법을 상세히 설명한다. 본 실시예에 있어서, 가스로서는, A, B, C, D의 최저 4종류, 3스텝의 플라스마 처리를 행한다.
우선, 도 5의 시각 t1에, 가스 라인(106)으로부터 구획판(1148)과 샤워 플레이트(102) 사이에 매스 플로 컨트롤러(105)에 의해 각각의 유량을 조정한 상태에서 성막 가스 A(251)와 퍼지 가스 D(254)를 공급하고, 샤워 플레이트(102)의 구멍(112)을 통해 진공 용기(100)의 내부에 성막 가스 A(251)와 퍼지 가스D(254)를 공급하고(S401), 이 상태를 소정 시간(S402에서 Yes로 될 때까지) 계속한다.
이 공정이, 도 2의 플로도에 있어서의 S201의 프리커서 형성 공정에 상당하며, 피처리 기판(101)의 단면 형상이 도 3의 (b)에 나타낸 바와 같은 상태로 된다.
다음으로, 소정 시간 경과 후(S402에서 Yes), 시각 t2에 있어서 플라스마 파워(256)를 온으로 해서 Plasma A(2561)를 발생시키고(S403), 소정 시간 경과 후(S404에서 Yes), 시각 t3에 있어서 플라스마 파워(256)를 오프로 해서 Plasma A(2561)를 소멸시킴과 함께, 성막 가스 A(251)의 공급을 정지한다(S405).
다음으로, 성막 가스 A(251)의 공급을 정지한 상태에서 퍼지 가스 D(254)가 진공 용기(100)의 내부에 계속 공급되어, 퍼지 가스 D(254)에 의해서 진공 용기(100)의 내부의 분위기가 치환된다. 소정의 시간 경과한 후(S406에서 Yes), 시각 t4에서 퍼지 가스 D(254)의 공급을 정지한다(S407). 이 상태에서는 펌프(109)에 의해 진공 용기(100)의 내부가 배기되어서 고진공 상태로 되어, 진공 용기(100)의 내부에 잔류하고 있는 가스가 진공 용기(100)로부터 제거된다.
이 S403으로부터 S407까지의 공정이, 도 2의 플로도에 있어서의 S202의 Plasma A에 의한 막 형성의 공정에 대응하며, 피처리 기판(101)의 단면 형상이 도 3의 (c)에 나타낸 바와 같은 상태로 된다.
다음으로, 소정 시간 경과 후(S408에서 Yes), 시각 t5에 있어서 반응 가스 B(252)와 퍼지 가스 D(254)를 진공 용기(100)의 내부에 공급함과 함께, 플라스마 파워(256)를 온으로 해서 진공 용기(100)의 내부에 Plasma B(2562)를 발생시킨다(S409).
이 상태를 소정 시간 계속시킨 후(S410에서 Yes), 시각 t6에 있어서 플라스마 파워(256)를 오프로 해서 Plasma B(2562)를 소멸시킴과 함께, 반응 가스 B(252)의 공급을 정지한다(S411).
다음으로, 성막 가스 B(252)의 공급을 정지한 상태에서 퍼지 가스 D(254)가 진공 용기(100)의 내부에 계속 공급되어, 퍼지 가스 D(254)에 의해서 진공 용기(100)의 내부의 분위기가 치환된다. 소정의 시간 경과한 후(S412에서 Yes), 시각 t7에서 퍼지 가스 D(254)의 공급을 정지한다(S413). 이 상태에서는 펌프(109)에 의해 진공 용기(100)의 내부가 배기되어서 고진공 상태로 되어, 진공 용기(100)의 내부에 잔류하고 있는 가스가 진공 용기(100)로부터 제거된다.
이 S409로부터 S413까지의 공정이, 도 2의 플로도에 있어서의 S203의 Plasma B에 의한 막 중의 Cl 제거 공정에 대응하며, 피처리 기판(101)의 단면 형상이 도 3의 (d)에 나타낸 바와 같은 상태로 된다.
다음으로, 소정 시간 경과 후(S414에서 Yes), 시각 t8에 있어서 반응 가스 C(253)와 퍼지 가스 D(254)를 진공 용기(100)의 내부에 공급함과 함께, 플라스마 파워(256)를 온으로 해서 진공 용기(100)의 내부에 Plasma C(2563)를 발생시킨다(S415).
이 상태를 소정 시간 계속시킨 후(S416에서 Yes), 시각 t9에 있어서 플라스마 파워(256)를 오프로 해서 Plasma C(2563)를 소멸시킴과 함께, 반응 가스 C(253)의 공급을 정지한다(S417).
이 성막 가스 B(252)의 공급을 정지한 상태에서 퍼지 가스 D(254)가 진공 용기(100)의 내부에 계속 공급되어, 퍼지 가스 D(254)에 의해서 진공 용기(100)의 내부의 분위기가 치환된다. 소정의 시간 경과한 후(S418에서 Yes), 시각 t10에서 퍼지 가스 D(254)의 공급을 정지한다(S419). 이 상태에서는 펌프(109)에 의해 진공 용기(100)의 내부가 배기되어서 고진공 상태로 되어, 진공 용기(100)의 내부에 잔류하고 있는 가스가 진공 용기(100)로부터 제거된다.
이 S415로부터 S419까지의 공정이, 도 2의 플로도에 있어서의 S204의 Plasma C에 의해 막을 산화 또는 질화하는 공정에 대응하며, 피처리 기판(101)의 단면 형상이 도 3의 (e)에 나타낸 바와 같은 상태로 된다.
다음으로, 소정 시간 경과 후(S420에서 Yes), S401∼S420까지의 공정을 소정의 횟수 반복해서 실행했는지를 체크하고(S421), 소정의 횟수를 만족하지 않는 경우(S421에서 No)는, S401로 되돌아가서 일련의 처리를 실행한다. 한편, 소정의 횟수 반복해서 실행한 경우(S421에서 Yes)에는, 보호막 형성 공정을 종료한다.
이 S401로부터 S420까지의 공정이, 도 2의 플로도에 있어서의 S201로부터 S204까지의 공정에 대응하며, S421에서 Yes로 된 상태에서, 피처리 기판(101)의 단면 형상이 도 3의 (f)에 나타낸 바와 같은 상태로 된다.
여기에서, 성막 가스 A(251)(도 1의 Gas·A)는, 실리콘 및 할로겐을 함유하는 가스로 하며, 일례로서, 테트라클로로실란을 이용하고, 반응 가스 B(252)(도 1의 Gas·B)는, 할로겐을 제거하기 위한 가스이며, 일례로서 수소를 이용하고, 반응 가스 C(253)(도 1의 Gas·C)는, 산화 혹은 질화, 탄질화를 일으키는 가스로 하며, 일례로서는, 산소를 이용하는 것으로 한다. 또한, 퍼지 가스 D(254)(도 1의 Gas·D)는, 불활성 가스, 일례로서 아르곤을 이용한다.
본 실시예에서는 후술하는 원하는 막의 막질을 얻기 위하여, 도 1에 나타내는 바와 같이, 매스 플로 컨트롤러(105)를 각 가스 계통마다 탑재했다.
또한, 성막 가스 A(251)로서, 테트라클로로실란, 반응 가스 B(252)로서, 수소, 반응 가스 C(253)로서 산소, 퍼지 가스 D(254)로서 아르곤과 같은 가스종은 예시이며, 예를 들면, 성막 가스 A(251)로서, 디클로로실란, 트리클로로실란, 디메틸디클로로실란, 트리메틸클로로실란, 메틸트리클로로실란과 같은 가스종도 사용 가능하다. 마찬가지로 반응 가스 B(252)로서는, 암모니아와 같은 수소 함유 가스를 이용해서 할로겐을 제거할 수도 있다. 또한, 반응 가스 C(253)로서는, 산화막을 성막하고 싶은 경우는, 일산화탄소, 이산화탄소, 질화산소(NO2)와 같은 산소를 포함하는 가스를 이용하고, 질화막을 성막하고 싶은 경우는, 질소, 암모니아 등 질소 함유 가스를 이용하고, 탄질화막을 성막하고 싶은 경우는, 메탄과 질소와 같은 혼합 가스를 이용한다. 또한, 퍼지 가스 D(254)로서는, 헬륨 등을 이용할 수 있다.
또한, 성막 가스 A(251)를 진공 용기(100)에 공급을 개시하는 시각 t1과 Plasma A(2561)를 발생시키는 시각 t2를 어긋나게 함에 의해서, 진공 용기(100)의 내부의 표면에 충분히 가스가 흡착한 후에, 성막을 행하는 것이 바람직하지만, 성막 가스 A(251)를 진공 용기(100)에 공급을 개시하는 시각 t1과 Plasma A(2561)를 발생시키는 시각 t2는 같아도 상관없다.
도 1에 나타낸 플라스마 처리 장치(1)의 구성에서는, 전자 사이클로트론 공명(ECR, Electron Cycrotron Resonance)의 예를 나타냈지만, 플라스마원은, 용량 결합형 플라스마(CCP, Capacitively Coupled Plasma)나 유도 결합형 플라스마(ICP, Inductively Coupled Plasma)여도 이용할 수 있다.
도 6의 그래프(600)는, 도 1에 나타낸 플라스마 처리 장치(1)를 이용해서, 도 2 내지 도 5에 나타낸 본 실시예에 따른 처리 플로 및 타임차트에 의거해서 형성한 막의 성막 속도를 기준으로 하는 원하는 성막 속도로 나누어서 규격화한 규격화 성막 속도(Normalized GPC, Growth Per Cycle)(610) 및, 형성한 막의 드라이 에칭 레이트를 기준으로 하는 원하는 드라이 에칭 레이트로 나누어서 규격화한 규격화 드라이 에칭 레이트(Normalized ER)(620)의 Plasma A(2561)의 시간 의존성을 나타낸 것이다.
여기에서, 드라이 에칭 레이트 측정 시의 에칭 조건은, CF4/CHF3의 가스를 이용하고, 기판 바이어스를 사용해서 이방성 에칭을 행하는 조건을 사용하고, Plasma B(2562)의 지속 시간(도 5에 있어서의 t5로부터 t6까지의 시간)은, 3초, Plasma C(2563)의 지속 시간(도 5에 있어서의 t8로부터 t9까지의 시간)은 10sec로 했다. 종축의 Normalized GPC 및 Normalized ER이 1인 규격값은, 목표값이고, 규격화 성막 속도(610)는, 1.0 이상(목표값 이상), 규격화 드라이 에칭 레이트(420)는, 1.0 이하(목표값 이하)가 바람직하다.
이 도면으로부터, 규격화 성막 속도(610)는, Plasma A(2561)를 이용함으로써(도 6에 있어서, 횡축의 Plasma A 시간이 1ec 이상인 데이터), Plasma A(2561)를 사용하지 않는 경우 : 611(도 6에 있어서, 횡축의 Plasma A 시간이 0sec인 데이터)의 50배 이상으로 되어 있는 것을 알 수 있으며, 또한, Plasma A(2561)를 발생시키는 시간을 4초 이상으로 하면, 규격화 성막 속도(610)는 증대하지만, 규격화 드라이 에칭 레이트(620)가 급격히 증대하는 것을 알 수 있다.
측벽 보호와 같은 막으로서는, 규격화 드라이 에칭 레이트(620)는 낮은 편이 좋으므로, Plasma A(2561)를 지속시키는 시간(도 5에 있어서의 t2로부터 t3까지의 시간)은, 1∼3sec 사이에, 성막 속도와 에칭 레이트를 양립할 수 있는 윈도우가 있는 것을 알 수 있다.
도 7의 그래프(700)는, 도 1에 나타낸 플라스마 처리 장치(1)를 이용해서, 도 2 내지 도 5에 나타낸 본 실시예에 따른 처리 플로 및 타임차트에 의거해서 형성한 막의 규격화 성막 속도(Normalized GPC, Growth Per Cycle)(710) 및, 규격화 드라이 에칭 레이트(Normalized ER)(720)의 Plasma B(2562)의 시간 의존성을 나타낸 것이다. 여기에서, 드라이 에칭 레이트 측정 시의 에칭 조건은, CF4/CHF3의 가스를 이용하고, 기판 바이어스를 사용해서 이방성 에칭을 행하는 조건을 사용하고, Plasma A(2561)의 지속 시간은 1초, Plasma C(2563)의 지속 시간은 10초로 했다.
이 그래프(700)로부터, 규격화 성막 속도(710)에 대한 Plasma B(2562)의 지속 시간의 영향은 적어, 규격화 성막 속도(710)는 거의 변화하지 않지만, 규격화 드라이 에칭 레이트(720)는, Plasma B(2562)의 지속 시간이 3초 이상으로 되면 규격값 이하(규격화 드라이 에칭 레이트(720)가 1 이하)까지 저하되어 있는 것을 알 수 있다.
도 8의 그래프(800)는, 도 1에 나타낸 플라스마 처리 장치(1)를 이용해서, 도 2 내지 도 5에 나타낸 본 실시예에 따른 처리 플로 및 타임차트에 의거해서 형성한 막의 규격화 성막 속도(Normalized GPC, Growth Per Cycle)(810) 및, 규격화 드라이 에칭 레이트(Normalized ER)(820)의 Plasma C(2563)의 시간 의존성을 나타낸 것이다. 여기에서, 드라이 에칭 레이트 측정 시의 에칭 조건은, CF4/CHF3의 가스를 이용하고, 기판 바이어스를 사용해서 이방성 에칭을 행하는 조건을 사용하고, Plasma A(2561)의 지속 시간은 1초, Plasma B(2562)의 지속 시간은 3초로 했다.
이 그래프(800)로부터, 규격화 성막 속도(810)에 대한 Plasma C(2563)의 지속 시간의 영향은 적어, 규격화 성막 속도(810)는 거의 변화하지 않지만, 규격화 드라이 에칭 레이트(820)는, Plasma C(2563)의 지속 시간이 10초 이상으로 되면 규격값(종축의 규격화 드라이 에칭 레이트(820)가 1)을 하회하고 있는 것을 알 수 있다.
이상의 결과로부터, Plasma A(2561)의 지속 시간을 tA로 하고, Plasma B(2562)의 지속 시간을 tB, Plasma C(2563)의 지속 시간을 tC로 할 때, tA, tB, tC 사이에는, 이하와 같은 관계가 성립하도록 하는 것이 필요한 것을 알 수 있다.
tA=1∼3sec 또한 tA≤tB≤tC
도 9는, 도 1에 나타낸 플라스마 처리 장치(1)를 이용해서, 도 2 내지 도 5에 나타낸 본 실시예에 따른 처리 플로 및 타임차트에 의거해서 형성한 막이 표면에 형성된 패턴을 에칭 처리한 경우의 각 공정에 있어서의 패턴의 단면 형상을 나타낸다.
도 9의 (a)는, 본 실시예에 따른 다층막 형성 전의 패턴의 단면을 나타내고 있고, 도 3에서 설명한 패턴 단면 형상의 (a)에 상당하며, 실리콘(Si)층(901)(도 3의 실리콘(Si)층(300)에 상당)의 위에 산화실리콘막 패턴(902)(도 3의 산화실리콘막 패턴(301)에 상당)이 형성된 구성을 갖고 있다.
도 9의 (b)는, 도 2 내지 도 5를 이용해서 설명한 본 실시예에 따른 다층막을 형성한 후의 패턴의 단면, 즉 도 3에서 설명한 패턴 단면 형상의 (f)에 상당하며, 산화실리콘막 패턴(902)의 표면에 다층의 보호막(903)(도 3의 (f)에 있어서의 보호막(306)에 상당)이 형성된 상태를 나타내고 있다.
도 9의 (c)는, 도 2 내지 도 5를 이용해서 설명한 본 실시예에 따른 다층막을 형성한 후의 패턴에 대해서 에칭 처리를 행해서, 실리콘(Si)층(901)에 달하는 홈 패턴(또는 구멍 패턴)(910)이 형성된 상태를 나타내고 있다. 여기에서, 산화실리콘막 패턴(902)의 에칭 조건은, 전술한, CF4/CHF3 혼합 가스를 이용하고, 실리콘(Si)층(901)의 에칭 조건은, 염소 가스를 이용했다. 화살표(904)는, 기판 바이어스를 사용해서 이방성 에칭을 행했을 때에, 에칭 처리에 의해 산화실리콘막 패턴(902)과 실리콘(Si)층(901)이 가공될 때에, 가공이 빠르게 진행하는 방향을 나타내고 있다.
도 9의 (b)의 다층막의 형성과 도 9의 (c)의 에칭 처리는, 동일한 플라스마 처리 장치를 이용해서 행할 수 있다.
도 10은, 도 9의 (c)의 공정에 있어서, Plasma C의 시간 및 압력을 바꿔서, 실제의 에칭 처리를 행한 경우의, 각 에칭 조건과 형성된 패턴의 단면 형상(1001)의 관계, 및 언더컷(1002)의 유무를 평가한 결과의 관계를 나타낸다.
1010은 As etch의 상태, 즉 본 실시예에서 설명한 보호막(도 3의 (f)의 보호막(306) 또는 도 9의 보호막(903))이 형성되어 있지 않은 상태의 패턴을 에칭해서 홈 패턴(1014)을 형성한 경우의 실리콘(Si)층(1011)과 산화실리콘막 패턴(1012)의 단면 형상을 나타내고 있다. 이 도면으로부터, 본 실시예에서 설명한 보호막을 형성하지 않는 경우, 홈 패턴(1014)을 형성한 부분에 있어서의 실리콘(Si)층(1011)과 산화실리콘막 패턴(1012)(스페이서)의 계면 부근에 오목부(1013)가 형성되어 있어, 언더컷(1002)이 있는 상태로 되어 있다.
또한, 1020은, Plasma C(2563)의 지속 시간 tC를 10sec, 진공 용기(100)의 내부의 압력을 1Pa로 해서 에칭 처리를 행하여 홈 패턴(1024)을 형성한 경우를 나타내고 있다. 이 경우도, 1010의 경우와 마찬가지로, 홈 패턴(1024)을 형성한 부분에 있어서의 실리콘(Si)층(1021)과 산화실리콘막 패턴(1022)(스페이서)의 계면 부근에, 1010의 경우와 마찬가지의 오목부(1023)가 형성되어 있어, 언더컷(1002)이 있는 상태로 되어 있다.
이것에 대해서, 1030에 나타내는 바와 같이 Plasma C(2563)의 지속 시간 tC를 60sec, 진공 용기(100)의 내부의 압력을 1Pa로 해서 에칭 처리를 행하여 홈 패턴(1034)을 형성한 경우, 홈 패턴(1034)을 형성한 부분에 있어서의 실리콘(Si)층(1031)과 산화실리콘막 패턴(1032)(스페이서)의 계면 부근(1033)에 오목부가 형성되어 있지 않아, 언더컷(1002)이 없는 상태로 되어 있다.
또한, 1040에 나타내는 바와 같이 Plasma C(2563)의 지속 시간 tC를 10sec, 진공 용기(100)의 내부의 압력을 6Pa로 해서 에칭 처리를 행하여 홈 패턴(1044)을 형성한 경우도, 1030의 경우와 마찬가지로, 홈 패턴(1044)을 형성한 부분에 있어서의 실리콘(Si)층(1041)과 산화실리콘막 패턴(1042)(스페이서)의 계면 부근(1043)에 오목부가 형성되어 있지 않아, 언더컷(1002)이 없는 상태로 되어 있다.
이와 같이, 1030과 1040의 결과로부터, Plasma C(2563)의 지속 시간 tC와 진공 용기(100)의 내부의 압력(pC) 사이에서, tC*pC≥60(sec·Pa)의 관계가 성립하는 조건에서 에칭 처리를 행함에 의해, 언더컷(1002)이 없는 상태에서 에칭 처리를 행할 수 있다.
이 결과로부터, 도 2 내지 도 5를 이용해서 설명한 본 실시예에 의해 형성한 다층막을 이용함으로써, 산화실리콘막 패턴을 마스크로 해서 실리콘(Si)층에 언더컷을 발생시키지 않고 홈 또는 구멍 패턴을 에칭 가공할 수 있는 것을 알 수 있다.
또한 본 실시예에 따르면, 피처리 기판에 형성한 마스크용의 패턴의 측벽 보호용의 막을, 이 피처리 기판을 플라스마 에칭 처리하는 에칭 처리 장치의 내부에서 형성함에 의해, 측벽 보호용의 막의 형성 프로세스와 에칭 처리 프로세스를 동일한 장치에서 연속해서 실시할 수 있게 되었다.
또, 선행 특허문헌인, 일본국 특개2019-176184호 공보에 개시되어 있는 구조의 플라스마 처리 장치를 이용하여, 동일 진공 용기 내에서 ECR 플라스마면을 바꾸면서, Plasma A, B, C의 이온양과 라디칼양을 제어하여, 예를 들면, Plasma A에 있어서는 이온양>라디칼양으로 되도록 하고, Plasma B 및 C에 있어서는 이온양<라디칼양으로 되도록 하거나, 반대로 Plasma A에 있어서는 이온양<라디칼양으로 하고, Plasma B 및 C에 있어서는 이온양>라디칼양으로 되도록 함에 의해서, 하지(下地) 데미지의 개선이나 커버리지 개선을 행하는 것도 가능하다.
본 실시예에 따르면, 원하는 성막 속도 및 에칭 레이트(내에칭 성능)로, 커버리지가 좋은 패턴을 형성할 수 있다.
또한, 본 실시예에 따르면, 성막 가스로서 실온에서의 반응성이 낮은 할로겐실란을 이용하도록 함으로써, 예를 들면 가스 배관 내에 잔류한 흡착 가스가 대기 중의 산소와 반응함에 의해 발생하는 이물의 발생량을 저감할 수 있는 개선을 기대할 수 있게 되었다.
또한, 본 실시예에 따르면, 플라스마를 3단계로 발생시켜서 처리를 행함에 의해, 제1 단계의 Plasma A에서는, 성막 속도가 50∼100배 이상으로 증가시키는 것, 제2 단계의 Plasma B에서는, 내에칭 성능을 개선시키는 것, 제3 단계 Plasma C에서는, 내에칭 성능의 개선 및 실제 패턴 형상의 개선(언더컷 저감) 등의 효과를 얻을 수 있게 되었다.
이상, 본 발명자에 의해서 이루어진 발명을 실시예에 의거해서 구체적으로 설명했지만, 본 발명은 상기 실시예로 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 각종 변경 가능한 것은 물론이다. 예를 들면, 상기한 실시예는 본 발명을 알기 쉽게 설명하기 위하여 상세히 설명한 것이며, 반드시 설명한 모든 구성을 구비하는 것으로 한정되는 것은 아니다. 또한, 각 실시예의 구성의 일부에 대하여, 다른 구성의 추가·삭제·치환을 하는 것이 가능하다.
1 : 플라스마 처리 장치 100 : 진공 용기
101 : 피처리 기판 102 : 샤워 플레이트
103 : 시료 재치대 104 : 플라스마 발생용 전원
105 : 매스 플로 컨트롤러 106 : 가스 라인
107 : 배기관 108 : 압력 제어 밸브
109 : 펌프 111 : 히터

Claims (11)

  1. 가스를 진공 처리실에 공급함과 함께 플라스마를 생성하고, 상기 생성된 플라스마에 의해 피처리 기판의 표면에 막을 형성하는 제1 공정과,
    상기 제1 공정 후, 플라스마에 의해 할로겐 원소를 제거하는 제2 공정과,
    상기 제2 공정 후, 플라스마에 의해 상기 막을 산화 또는 질화시키는 제3 공정을 갖는 것을 특징으로 하는 성막 방법.
  2. 가스를 진공 처리실에 소정 시간, 공급한 후, 플라스마를 생성하고, 상기 생성된 플라스마에 의해 피처리 기판의 표면에 막을 형성하는 제1 공정과,
    상기 제1 공정 후, 플라스마에 의해 할로겐 원소를 제거하는 제2 공정과,
    상기 제2 공정 후, 플라스마에 의해 상기 막을 산화 또는 질화시키는 제3 공정을 갖는 것을 특징으로 하는 성막 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 가스는, 실리콘 원소 및 할로겐 원소를 함유하는 가스인 것을 특징으로 하는 성막 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 제1 공정으로부터 상기 제3 공정까지를 복수회 반복하는 것을 특징으로 하는 성막 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 제1 공정의 플라스마 처리에 있어서의 시간은, 상기 제2 공정의 플라스마 처리에 있어서의 시간 이하의 시간이고,
    상기 제2 공정의 플라스마 처리에 있어서의 시간은, 상기 제3 공정의 플라스마 처리에 있어서의 시간 이하의 시간인 것을 특징으로 하는 성막 방법.
  6. 제5항에 있어서,
    상기 제1 공정의 플라스마 처리 시간은, 1∼3초의 범위 내의 시간인 것을 특징으로 하는 성막 방법.
  7. 제1항 또는 제2항에 있어서,
    상기 제1 공정의 플라스마 처리에 있어서의 압력 및 상기 제2 공정의 플라스마 처리에 있어서의 압력은, 상기 제3 공정의 플라스마 처리에 있어서의 압력 이하의 압력인 것을 특징으로 하는 성막 방법.
  8. 제1항 또는 제2항에 있어서,
    상기 가스는, 테트라클로로실란 가스인 것을 특징으로 하는 성막 방법.
  9. 제8항에 있어서,
    상기 제2 공정에 이용되는 플라스마는, 수소 원소를 함유하는 가스를 이용해서 생성되는 것을 특징으로 하는 성막 방법.
  10. 가스를 진공 처리실에 공급함과 함께 플라스마를 생성하고, 상기 생성된 플라스마에 의해 피처리 기판의 표면에 막을 형성하는 제1 공정과,
    상기 제1 공정 후, 플라스마에 의해 할로겐 원소를 제거하는 제2 공정과,
    상기 제2 공정 후, 플라스마에 의해 상기 막을 산화 또는 질화시키는 제3 공정과,
    상기 제3 공정 후, 피처리막을 플라스마 에칭하는 제4 공정을 갖는 것을 특징으로 하는 플라스마 처리 방법.
  11. 가스를 진공 처리실에 소정 시간, 공급한 후, 플라스마를 생성하고, 상기 생성된 플라스마에 의해 피처리 기판의 표면에 막을 형성하는 제1 공정과,
    상기 제1 공정 후, 플라스마에 의해 할로겐 원소를 제거하는 제2 공정과,
    상기 제2 공정 후, 플라스마에 의해 상기 막을 산화 또는 질화시키는 제3 공정과,
    상기 제3 공정 후, 피처리막을 플라스마 에칭하는 제4 공정을 갖는 것을 특징으로 하는 플라스마 처리 방법.
KR1020227023358A 2021-12-17 2021-12-17 성막 방법 및 플라스마 처리 방법 KR20230093179A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/046802 WO2023112320A1 (ja) 2021-12-17 2021-12-17 成膜方法およびプラズマ処理方法

Publications (1)

Publication Number Publication Date
KR20230093179A true KR20230093179A (ko) 2023-06-27

Family

ID=86773980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227023358A KR20230093179A (ko) 2021-12-17 2021-12-17 성막 방법 및 플라스마 처리 방법

Country Status (5)

Country Link
JP (1) JPWO2023112320A1 (ko)
KR (1) KR20230093179A (ko)
CN (1) CN116615796A (ko)
TW (1) TW202326861A (ko)
WO (1) WO2023112320A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130084714A1 (en) 2011-09-30 2013-04-04 Asm Japan K.K. Method for Forming Single-Phase Multi-Element Film by PEALD
US20150110968A1 (en) 2013-10-22 2015-04-23 Lam Research Corporation Tandem source activation for cyclical deposition of films

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI445083B (zh) * 2008-02-08 2014-07-11 Tokyo Electron Ltd Insulation film formation method, the computer can read the memory media and processing system
JP6559430B2 (ja) * 2015-01-30 2019-08-14 東京エレクトロン株式会社 被処理体を処理する方法
JP7178918B2 (ja) * 2019-01-30 2022-11-28 東京エレクトロン株式会社 エッチング方法、プラズマ処理装置、及び処理システム
JP2021080536A (ja) * 2019-11-21 2021-05-27 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130084714A1 (en) 2011-09-30 2013-04-04 Asm Japan K.K. Method for Forming Single-Phase Multi-Element Film by PEALD
US20150110968A1 (en) 2013-10-22 2015-04-23 Lam Research Corporation Tandem source activation for cyclical deposition of films

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Pieter C. Rowlette, et al., "Digital Control of SiO2 Film Deposition at Room Temperature", THE JOURNAL OF PHYSICAL CHEMISTRY LETTERS, 2009, 113, 6906-6909
Seung-Woo Choi, et al., "Plasma Enhanced Atomic Layer Deposition of Al2O3 and TiN", Journal of Korean Physical Society, Vol.42, February 2003, pp.S975∼S979

Also Published As

Publication number Publication date
WO2023112320A1 (ja) 2023-06-22
JPWO2023112320A1 (ko) 2023-06-22
TW202326861A (zh) 2023-07-01
CN116615796A (zh) 2023-08-18

Similar Documents

Publication Publication Date Title
JP2021064788A (ja) 酸化シリコンの形態選択的な膜形成方法
KR20210095050A (ko) 박막 형성 방법 및 박막 표면 개질 방법
JP5661523B2 (ja) 成膜方法及び成膜装置
TWI721271B (zh) 矽氮化膜之成膜方法及成膜裝置
US8753984B2 (en) Method and apparatus for forming silicon nitride film
KR101853802B1 (ko) 라디칼­성분 ｃｖｄ에 의한 컨포멀 층들
KR100660890B1 (ko) Ａｌｄ를 이용한 이산화실리콘막 형성 방법
JP5190307B2 (ja) 成膜方法、成膜装置及び記憶媒体
KR101247828B1 (ko) 반도체 처리용 성막 방법 및 성막 장치와, 컴퓨터로 판독 가능한 매체
JP2021511672A (ja) 窒化ケイ素の薄膜のための処理方法
KR20170044602A (ko) Peald에 의하여 트렌치들 내에 유전체 막을 퇴적하는 방법
KR101576637B1 (ko) 고종횡비를 가지는 오목부 상에 절연막을 증착하는 방법
KR101930577B1 (ko) 퇴적물 제거 방법
TW201829829A (zh) 成膜處理方法及成膜處理裝置
CN110265298B (zh) 半导体器件的制造方法、衬底处理装置
KR20150077560A (ko) 사이클릭 박막 증착 방법 및 반도체 제조 방법, 그리고 반도체 소자
WO2010038885A1 (ja) 窒化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
KR20230093179A (ko) 성막 방법 및 플라스마 처리 방법
EP2819150B1 (en) Deposit removing method
KR20200105797A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
CN112391607A (zh) 成膜方法和成膜装置
KR101576639B1 (ko) 절연막 증착 방법
EP4117023A1 (en) Method of processing substrate, substrate processing apparatus, and recording medium
WO2022158331A1 (ja) シリコン含有膜の形成方法及び処理装置
KR20220040391A (ko) 기판 처리 장치, 반도체 장치의 제조 방법, 기판 처리 방법 및 프로그램