KR20230082578A - 충전 유전체 재료를 갖는 게이트-올-어라운드 트랜지스터 아키텍처 - Google Patents

충전 유전체 재료를 갖는 게이트-올-어라운드 트랜지스터 아키텍처 Download PDF

Info

Publication number
KR20230082578A
KR20230082578A KR1020220161697A KR20220161697A KR20230082578A KR 20230082578 A KR20230082578 A KR 20230082578A KR 1020220161697 A KR1020220161697 A KR 1020220161697A KR 20220161697 A KR20220161697 A KR 20220161697A KR 20230082578 A KR20230082578 A KR 20230082578A
Authority
KR
South Korea
Prior art keywords
forming
source
drain
sacrificial layer
semiconductor device
Prior art date
Application number
KR1020220161697A
Other languages
English (en)
Inventor
아시쉬 팔
벤자민 콜롬보
엘 메흐디 바지지
발라수브라마니안 프라나타르티하란
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20230082578A publication Critical patent/KR20230082578A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

반도체 디바이스(device)들 및 이를 제조하는 방법들이 설명된다. 이 방법은 소스(source)/드레인(drain) 캐비티(cavity)를 형성하기 위해 전면 프로세싱(processing)하는 단계 및 희생 층으로 캐비티를 충진하는 단계를 포함한다. 그 다음, 희생 층은 후면을 프로세싱하는 동안 제거되어, 금속 충진물로 충진되는 후면 파워 레일 비아(power rail via)를 형성한다.

Description

충전 유전체 재료를 갖는 게이트-올-어라운드 트랜지스터 아키텍처{GATE ALL AROUND TRANSISTOR ARCHITECTURE WITH FILL-IN DIELECTRIC MATERIAL}
[0001] 본 개시내용의 실시예들은 일반적으로 반도체 디바이스(device)들에 관한 것이다. 보다 구체적으로, 본 개시내용의 실시예들은 충전 유전체 재료를 포함하는 게이트-올-어라운드(gate-all-around)(GAA) 디바이스들 및 제조 방법들에 관한 것이다.
[0002] 트랜지스터(transistor)는 대부분의 집적 회로들의 핵심 컴포넌트(component)이다. 트랜지스터의 구동 전류 및 그에 따른 속도는 트랜지스터의 게이트(gate) 폭에 비례하기 때문에, 더 빠른 트랜지스터들은 일반적으로 더 큰 게이트 폭을 필요로 한다. 따라서, 트랜지스터 크기와 속도 사이에는 트레이드-오프(trade-off)가 있으며, 최대 구동 전류 및 최소 크기를 갖는 트랜지스터의 상충하는 목표들을 해결하기 위해 "핀(fin)" 전계 효과 트랜지스터들(finFETs)이 개발되었다. FinFETs는 트랜지스터의 풋프린트(footprint)를 크게 증가시키지 않으면서 트랜지스터의 크기를 크게 증가시키는 핀 형상의 채널(channel) 영역을 특징으로 하며, 현재 많은 집적 회로들에 적용되고 있다. 그러나, finFETs는 그들의 고유한 단점들을 갖는다.
[0003] 트랜지스터 디바이스들의 피처(feature) 크기들이 더 큰 회로 밀도 및 더 높은 성능을 달성하기 위해 계속 축소됨에 따라, 정전기 결합을 개선하고 기생 커패시턴스(capacitance) 및 오프 상태(off-state) 누설과 같은 부정적인 영향들을 감소시키기 위해 트랜지스터 디바이스 구조를 개선할 필요성이 존재한다. 트랜지스터 디바이스 구조들의 예들은 평면 구조, 핀 전계 효과 트랜지스터(FinFET) 구조, 게이트-올-어라운드(GAA) 구조를 포함한다. GAA 디바이스 구조는, 스택(stack)된 구성으로 현수되고 소스/드레인(source/drain) 영역들에 의해 연결된 여러 개의 격자 정합 채널들을 포함한다. GAA 구조는 우수한 정전기 제어를 제공하며, CMOS(complementary metal oxide semiconductor) 웨이퍼 제조에서 광범위하게 채택될 수 있다.
[0004] 반도체들을 파워 레일(power rail)에 연결하는 것은 일반적으로 셀(cell)의 전면에서 수행되며, 이는 상당한 셀 면적을 필요로 한다. 후면 파워 레일 형성을 위해서는, 에칭 정지 층이 없는 CMP(chemical mechanical planarization) 프로세스를 사용하여 전면 프로세싱 후에 웨이퍼 두께가 감소된다. 이는 CMP 동안 과잉 연마 및 여러 웨이퍼 두께 특성화들의 문제들로 이어진다. 후면 파워 레일 형성을 위해, 소스 에피(source-epi)에 액세스하기 위해 웨이퍼의 후면으로부터 실리콘을 통해 비아 에칭(via-etch)이 수행된다. 이 프로세스는 에칭 정지 층을 갖지 않으므로 오버 에칭(over-etching)으로 이어져 단락이 발생하거나, 또는 언더 에칭(under-etching)으로 이어져 개구가 발생한다. 따라서, 개선된 반도체 디바이스들 및 제조 방법들에 대한 필요성이 존재한다.
[0005] 본 개시내용의 하나 이상의 실시예들은 반도체 디바이스를 형성하는 방법에 관한 것이다. 하나 이상의 실시예들에서, 반도체 디바이스를 형성하는 방법은, 기판 상의 얕은 트렌치 소자격리부(shallow trench isolation)의 최상부 표면 상에 초격자 구조를 형성하는 단계 ― 초격자 구조는 복수의 스택된 쌍들로 교번으로 배열된 복수의 수평 채널 층들 및 대응하는 복수의 반도체 재료 층들을 포함함 ― ; 기판 상의 초격자 구조에 인접한 복수의 소스 트렌치들 및 복수의 드레인 트렌치들을 형성하는 단계; 소스 캐비티(cavity) 및 드레인 캐비티를 형성하기 위해 복수의 소스 트렌치들 중 적어도 하나 및 복수의 드레인 트렌치들 중 적어도 하나를 확장하는 단계; 소스 캐비티 및 드레인 캐비티에 희생 층을 증착하는 단계; 희생 층 상에 소스 영역 및 드레인 영역을 형성하는 단계; 초격자 구조의 최상부 표면 상에 게이트 구조를 형성하는 단계; 희생 층과 정렬된 복수의 비아 개구들을 형성하기 위해 에칭하는 단계; 희생 층을 제거하여, 복수의 비아들로부터 소스 영역 및 드레인 영역으로 연장되는 적어도 하나의 개구를 형성하는 단계; 및 복수의 비아들을 형성하기 위해 복수의 비아 개구들에 그리고 개구에 금속을 증착하는 단계를 포함한다.
[0006] 본 개시내용의 추가 실시예들은 반도체 디바이스를 형성하는 방법에 관한 것이다. 하나 이상의 실시예들에서, 반도체 디바이스를 형성하는 방법은, 기판 상의 얕은 트렌치 소자격리부의 최상부 표면 상에 초격자 구조를 형성하는 단계 ― 초격자 구조는 복수의 스택된 쌍들로 교번으로 배열된 복수의 수평 채널 층들 및 대응하는 복수의 반도체 재료 층들을 포함함 ― ; 초격자 구조의 최상부 표면 상에 게이트 구조를 형성하는 단계; 기판 상의 초격자 구조에 인접한 복수의 소스 트렌치들 및 복수의 드레인 트렌치들을 형성하는 단계; 소스 캐비티 및 드레인 캐비티를 형성하기 위해 복수의 소스 트렌치들 중 적어도 하나 및 복수의 드레인 트렌치들 중 적어도 하나를 확장하는 단계; 소스 캐비티 및 드레인 캐비티에 희생 층을 증착하는 단계; 복수의 수평 채널 층들 각각 상에 내부 스페이서(spacer) 층을 형성하는 단계; 희생 층 상에 소스 영역 및 드레인 영역을 형성하는 단계; 초격자 구조에 인접한 대체 금속 게이트를 형성하는 단계; 소스 영역 및 드레인 영역과 전기적으로 접촉하는 CT 및 CG를 형성하는 단계; 제1 금속 라인(line)을 형성하는 단계; 반도체 디바이스를 180 도 회전시키는 단계; 기판을 평탄화하는 단계; 기판 상에 층간 유전체 재료를 증착하는 단계; 기판에 희생 층에 대한 후면 파워 레일 비아를 형성하는 단계; 희생 층을 제거하여, 후면 파워 레일 비아로부터 소스 영역 및 드레인 영역으로 연장되는 적어도 하나의 개구를 형성하는 단계; 및 후면 파워 레일 비아에 그리고 개구에 금속을 증착하는 단계를 포함한다.
[0007] 추가 실시예들은 비-일시적 컴퓨터 판독 가능 매체에 관한 것이며, 이 비-일시적 컴퓨터 판독 가능 매체는, 프로세싱 챔버의 제어기에 의해 실행될 때, 프로세싱 챔버가 동작들을 수행하게 하는 명령어들을 포함하며, 이 동작들은, 기판 상의 얕은 트렌치 소자격리부의 최상부 표면 상에 초격자 구조를 형성하는 동작 ― 초격자 구조는 복수의 스택된 쌍들로 교번으로 배열된 복수의 수평 채널 층들 및 대응하는 복수의 반도체 재료 층들을 포함함 ― ; 기판 상의 초격자 구조에 인접한 복수의 소스 트렌치들 및 복수의 드레인 트렌치들을 형성하는 동작; 소스 캐비티 및 드레인 캐비티를 형성하기 위해 복수의 소스 트렌치들 중 적어도 하나 및 복수의 드레인 트렌치들 중 적어도 하나를 확장하는 동작; 소스 캐비티 및 드레인 캐비티에 희생 층을 증착하는 동작; 희생 층 상에 소스 영역 및 드레인 영역을 형성하는 동작; 초격자 구조의 최상부 표면 상에 게이트 구조를 형성하는 동작; 희생 층과 정렬된 복수의 비아 개구들을 형성하기 위해 에칭하는 동작; 희생 층을 제거하여, 복수의 비아들로부터 소스 영역 및 드레인 영역으로 연장되는 적어도 하나의 개구를 형성하는 동작; 및 복수의 비아들을 형성하기 위해 복수의 비아 개구들에 그리고 개구에 금속을 증착하는 동작을 포함한다.
[0008] 본 개시내용의 위에 인용된 특징들이 상세히 이해될 수 있도록, 위에서 간략하게 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조하여 이루어질 수 있으며, 이 실시예들 중 일부가 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 개시내용의 단지 전형적인 실시예들을 예시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0009] 도 1은 하나 이상의 실시예들에 따른 방법의 프로세스 흐름도이다.
[0010] 도 2a는 하나 이상의 실시예들에 따른 디바이스의 단면도를 예시한다.
[0011] 도 2b는 하나 이상의 실시예들에 따른 디바이스의 단면도를 예시한다.
[0012] 도 2c는 하나 이상의 실시예들에 따른 디바이스의 단면도를 예시한다.
[0013] 도 2d는 하나 이상의 실시예들에 따른 디바이스의 단면도를 예시한다.
[0014] 도 2e는 하나 이상의 실시예들에 따른 디바이스의 단면도를 예시한다.
[0015] 도 2f는 하나 이상의 실시예들에 따른 디바이스의 단면도를 예시한다.
[0016] 도 2g는 하나 이상의 실시예들에 따른 디바이스의 단면도를 예시한다.
[0017] 도 2h는 하나 이상의 실시예들에 따른 디바이스의 단면도를 예시한다.
[0018] 도 2i는 하나 이상의 실시예들에 따른 디바이스의 단면도를 예시한다.
[0019] 도 2j는 하나 이상의 실시예들에 따른 디바이스의 단면도를 예시한다.
[0020] 도 2k는 하나 이상의 실시예들에 따른 디바이스의 단면도를 예시한다.
[0021] 도 2l은 하나 이상의 실시예들에 따른 디바이스의 단면도를 예시한다.
[0022] 도 2m은 하나 이상의 실시예들에 따른 디바이스의 단면도를 예시한다.
[0023] 도 2n은 하나 이상의 실시예들에 따른 디바이스의 단면도를 예시한다.
[0024] 도 2o는 하나 이상의 실시예들에 따른 디바이스의 단면도를 예시한다.
[0025] 도 2p는 하나 이상의 실시예들에 따른 디바이스의 단면도를 예시한다.
[0026] 도 2q는 하나 이상의 실시예들에 따른 디바이스의 단면도를 예시한다.
[0027] 도 2r은 하나 이상의 실시예들에 따른 디바이스의 단면도를 예시한다.
[0028] 도 2s는 하나 이상의 실시예들에 따른 디바이스의 단면도를 예시한다.
[0029] 도 2t는 하나 이상의 실시예들에 따른 디바이스의 단면도를 예시한다.
[0030] 도 2u는 하나 이상의 실시예들에 따른 디바이스의 단면도를 예시한다.
[0031] 도 2v는 하나 이상의 실시예들에 따른 디바이스의 단면도를 예시한다.
[0032] 도 2w는 하나 이상의 실시예들에 따른 디바이스의 단면도를 예시한다.
[0033] 도 3은 하나 이상의 실시예들에 따른 클러스터(cluster) 도구를 예시한다.
[0034] 이해를 용이하게 하기 위해, 도면들에 대해 공통인 동일한 엘리먼트들을 지정하기 위해 가능한 경우 동일한 참조 번호들이 사용되었다. 도면들은 실척대로 그려지지 않으며, 명확성을 위해 단순화될 수 있다. 일 실시예의 엘리먼트들 및 특징들은 추가의 언급없이 다른 실시예들에 유익하게 통합될 수 있다.
[0035] 본 개시내용의 여러 예시적인 실시예들을 설명하기 전에, 본 개시내용은 다음 설명에서 제시되는 구성 또는 프로세스 단계들의 세부사항들에 제한되지 않는다고 이해되어야 한다. 본 개시내용은 다른 실시예들이 가능하고 다양한 방식들로 실시 또는 실행될 수 있다.
[0036] 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "기판"이라는 용어는 프로세스가 작용하는 표면 또는 표면의 일부를 의미한다. 또한, 기판에 대한 언급은 맥락이 명백하게 달리 지시하지 않는 한, 기판의 일부만을 또한 의미할 수 있다고 당업자들에 의해 이해될 것이다. 추가로, 기판 상의 증착에 대한 언급은 베어(bare) 기판, 및 하나 이상의 막들 또는 피처들이 상부에 증착 또는 형성된 기판 모두를 의미할 수 있다.
[0037] 본 명세서에서 사용되는 "기판"은, 제작 프로세스 중에 막 프로세싱이 수행되는, 임의의 기판, 또는 기판 상에 형성된 재료 표면을 의미한다. 예를 들어, 프로세싱이 수행될 수 있는 기판 표면은 애플리케이션에 따라, 실리콘, 실리콘 산화물, 변형된 실리콘, SOI(silicon on insulator), 탄소 도핑된 실리콘 산화물들, 실리콘 질화물, 도핑된 실리콘, 게르마늄, 갈륨 비소, 유리, 사파이어와 같은 재료들, 및 금속들, 금속 질화물들, 금속 합금들 및 다른 전도성 재료들과 같은 임의의 다른 재료들을 포함한다. 기판들은 제한 없이, 반도체 웨이퍼들을 포함한다. 기판들은 기판 표면을 연마, 에칭, 환원, 산화, 수산화(또는 그렇지 않으면 화학적 기능성을 부여하기 위해 타겟 화학적 모이어티(moiety)들을 생성하거나 또는 그래프트(graft)), 어닐링(anneal) 및/또는 베이크(bake)하기 위한 전처리 프로세스에 노출될 수 있다. 본 개시내용에서는, 기판의 표면 자체에 대한 직접적인 막 프로세싱 외에도, 아래에서 보다 상세히 개시되는 바와 같이 기판 상에 형성된 하층에 대해서도, 개시된 막 프로세싱 단계들 중 임의의 단계가 또한 수행될 수 있으며, "기판 표면"이라는 용어는 맥락이 나타내는 것과 같은 그러한 하층을 포함하는 것으로 의도된다. 따라서 예를 들어, 막/층 또는 부분 막/층이 기판 표면 상에 증착된 경우, 새로 증착된 막/층의 노출된 표면이 기판 표면이 된다. 주어진 기판 표면이 포함하는 것은 어떤 막들이 증착될 것인지뿐만 아니라, 사용되는 특정 케미스트리(chemistry)에 따라서도 달라질 것이다.
[0038] 본 명세서 및 첨부된 청구항들에 사용되는 바와 같이, 용어들 "전구체", "반응물", "반응 가스" 등은 기판 표면과 반응할 수 있는 임의의 가스 종을 지칭하기 위해 상호 교환 가능하게 사용된다.
[0039] 트랜지스터들은 반도체 디바이스들 상에 흔히 형성되는 회로 컴포넌트들 또는 요소들이다. 회로 설계에 따라, 커패시터(capacitor)들, 인덕터(inductor)들, 저항기들, 다이오드(diode)들, 전도성 라인들 또는 다른 요소들 외에도, 트랜지스터들이 반도체 디바이스 상에 형성된다. 일반적으로, 트랜지스터는 소스 영역과 드레인 영역 사이에 형성된 게이트를 포함한다. 하나 이상의 실시예들에서, 소스 및 드레인 영역들은 기판의 도핑된 영역을 포함하고, 특정 애플리케이션에 적합한 도핑 프로파일(profile)을 나타낸다. 게이트는 채널 영역 위에 포지셔닝(position)되며, 기판의 게이트 전극과 채널 영역 사이에 개재된 게이트 유전체를 포함한다.
[0040] 본 명세서에 사용되는 바와 같이, "전계 효과 트랜지스터" 또는 "FET"라는 용어는 디바이스의 전기적 거동을 제어하기 위해 전기장을 사용하는 트랜지스터를 지칭한다. 인핸스먼트 모드(enhancement mode) 전계 효과 트랜지스터들은 일반적으로 낮은 온도들에서 매우 높은 입력 임피던스(impedance)를 나타낸다. 드레인 단자와 소스 단자 사이의 전도도는 디바이스의 본체와 게이트 사이의 전압 차이에 의해 생성되는 디바이스의 전기장에 의해 제어된다. FET의 3 개의 단자들은, 캐리어(carrier)들이 채널에 들어갈 때 통과하는 소스(S); 캐리어들이 채널을 떠날 때 통과하는 드레인(D); 및 채널 전도도를 조절하는 단자인 게이트(G)를 포함한다. 일반적으로, 소스(S)에서 채널에 들어가는 전류는 IS로 지정되고, 드레인(D)에서 채널에 들어가는 전류는 ID로 지정된다. 드레인-소스 전압은 VDS로 지정된다. 게이트(G)에 전압을 인가함으로써, 드레인에서 채널로 들어가는 전류(즉, ID)는 제어될 수 있다.
[0041] 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET)는 일종의 전계 효과 트랜지스터(FET)이다. 이것은 절연 게이트를 가지고 있으며, 그 전압이 디바이스의 전도도를 결정한다. 인가된 전압의 양에 따라 전도도를 변경할 수 있는 이 능력은 전자 신호들을 증폭하거나 또는 스위칭(switching)하기 위해 사용된다. MOSFET은 본체 위에 로케이팅(locate)되고 게이트 유전체 층에 의해 다른 모든 디바이스 영역들과 절연된 게이트 전극과 본체 전극 사이의 MOS(metal-oxide-semiconductor) 커패시턴스에 의한 전하 농도의 조절을 기초로 한다. MOS 커패시터와 비교하여, MOSFET은 2 개의 추가 단자들(소스 및 드레인)을 포함하고, 이들은 각각 본체 영역에 의해 분리된 개별 고도로 도핑된 영역들에 연결되어 있다. 이들 영역들은 p 또는 n 형일 수 있지만, 그러나 이들은 둘 모두 동일한 유형이고, 본체 영역과 반대 유형이다. 소스 및 드레인은 (본체와 달리) 도핑의 유형 뒤에 "+" 기호로 표시되는 것과 같이 고도로 도핑된다.
[0042] MOSFET이 n-채널 또는 nMOS FET 이면, 소스 및 드레인은 n+ 영역들이고, 본체는 p 영역이다. MOSFET이 p-채널 또는 pMOS FET 이면, 소스 및 드레인은 p+ 영역들이고, 본체는 n 영역이다. 소스는 채널을 통해 흐르는 전하 캐리어들(n-채널의 경우 전자들, p-채널의 경우 정공들)의 소스이기 때문에 그렇게 명명되었다; 마찬가지로, 드레인은 전하 캐리어들이 채널을 떠나는 곳이다.
[0043] 본 명세서에 사용되는 바와 같이, "핀 전계 효과 트랜지스터(FinFET)"라는 용어는 게이트가 채널의 2 개 또는 3 개의 측면들 상에 배치되어 이중 또는 삼중 게이트 구조를 형성하는 경우 기판 상에 구축된 MOSFET 트랜지스터를 나타낸다. 채널 영역이 기판 상에서 "핀"을 형성하기 때문에, FinFET 디바이스들에 일반 명칭 FinFETs가 주어졌다. FinFET 디바이스들은 빠른 스위칭 시간들 및 높은 전류 밀도를 갖는다.
[0044] 본 명세서에 사용되는 바와 같이, "게이트-올-어라운드(GAA)"라는 용어는 게이트 재료가 모든 측면들 상에서 채널 영역을 둘러싸는 전자 디바이스, 예를 들어 트랜지스터를 나타내기 위해 사용된다. GAA 트랜지스터의 채널 영역은 나노와이어(nanowire)들 또는 나노-슬래브(nano-slab)들 또는 나노-시트(nano-sheet)들, 바-형상의(bar-shaped) 채널들, 또는 당업자에게 공지된 다른 적절한 채널 구성들을 포함할 수 있다. 하나 이상의 실시예들에서, GAA 디바이스의 채널 영역은 수직으로 이격된 다중 수평 나노와이어들 또는 수평 바들을 가지며, 이는 GAA 트랜지스터를 스택된 수평 게이트-올-어라운드(hGAA) 트랜지스터로 만든다.
[0045] 본 명세서에 사용되는 바와 같이, 용어 "나노와이어"는 나노미터(10-9 미터) 정도의 직경을 갖는 나노구조체를 의미한다. 나노와이어들은 또한 길이 대 폭의 비가 1000보다 큰 것으로 정의될 수도 있다. 대안적으로, 나노와이어들은 수십 나노미터들 이하로 제한되는 두께 또는 직경 및 제한되지 않은 길이를 갖는 구조들로 정의될 수 있다. 나노와이어들은 트랜지스터들 및 일부 레이저 애플리케이션들에 사용되며, 하나 이상의 실시예들에서, 반도체 재료들, 금속 재료들, 절연 재료들, 초전도 재료들, 또는 분자 재료들로 제조된다. 하나 이상의 실시예들에서, 나노와이어들은 로직 CPU, GPU, MPU, 및 휘발성(예를 들어, DRAM) 및 비휘발성(예를 들어, NAND) 디바이스들을 위한 트랜지스터들에 사용된다. 본 명세서에 사용되는 바와 같이, 용어 "나노시트"는 약 0.1 nm 내지 약 1000 nm 범위의 스케일(scale)의 두께를 갖는 2 차원 나노구조체를 지칭한다.
[0046] 본 개시내용의 실시예들은 본 개시내용의 하나 이상의 실시예들에 따른 디바이스들(예를 들어, 트랜지스터들) 및 트랜지스터들을 형성하기 위한 프로세스들을 예시하는 도면들을 통해 설명된다. 도시된 프로세스들은 단지 개시된 프로세스들에 대한 예시적인 가능한 용도들이고, 당업자는 개시된 프로세스들이 예시된 애플리케이션들에 제한되지 않는다는 것을 인식할 것이다.
[0047] 본 개시내용의 하나 이상의 실시예들이 도면들을 참조하여 설명된다. 하나 이상의 실시예들의 방법에서, 트랜지스터들, 예를 들어, 게이트-올-어라운드 트랜지스터들은 표준 프로세스 흐름을 사용하여 제조된다. 일부 실시예들에서, 후면 파워 레일을 구현하기 위해 후면 웨이퍼 연마를 위한 에칭 정지 층으로 STI(shallow Trench Isolate)를 사용하는 고급 CMP(chemical mechanical planarization) 프로세스가 제공된다. 충전 유전체 재료 및 후면 파워 레일은 GAA 트랜지스터 애플리케이션들을 위해 함께 통합되어 있다. 하나 이상의 실시예들에서, 충전 유전체 재료는 후면 파워 레일 비아 에칭 프로세스를 위한 효과적인 에칭 정지 층으로서 작용하여, NMOS 및 PMOS 소스 에피의 최하부를 연결한다.
[0048] 하나 이상의 실시예들의 방법에서, 트랜지스터들, 예를 들어, 게이트-올-어라운드 트랜지스터들은 표준 프로세스 흐름을 사용하여 제작된다. 소스/드레인 캐비티가 리세스(recess)된 후, 소스/드레인 캐비티의 치수가 확장되고, 희생 충진 재료가 증착된다. 제작은 내부 스페이서의 형성, 소스/드레인 에피택시, 층간 유전체의 형성, 대체 게이트 형성, CT 및 CG 형성, 및 전면 금속 라인 형성으로 진행된다. 그 다음 기판은 플립(flip)되고 평탄화된다. 층간 유전체가 후면 상에 증착되고, 후면 파워 레일 비아들이 패터닝되고 층간 유전체가 에칭된다. 다마신(damascene) 트렌치가 형성되고, 희생 충진부가 제거되어 개구를 형성한다. 개구에 금속이 증착되고, 그 다음 후면 금속 라인들이 형성된다. 하나 이상의 실시예들에서, 희생 충진 재료는 유리하게는, 에칭 시에, 자가 정렬된 트렌치들 및/또는 비아들이 형성되도록 선택적이어서, 오정렬을 방지한다.
[0049] 도 1은 본 개시내용의 일부 실시예들에 따른 반도체 디바이스를 형성하기 위한 방법(6)에 대한 프로세스 흐름도를 예시한다. 도 2a 내지 도 2w는 본 개시내용의 일부 실시예들에 따른 반도체 구조들의 제작 스테이지들을 묘사한다. 방법(6)은 도 2a 내지 도 2w와 관련하여 아래에서 설명된다. 도 2a 내지 도 2w는 하나 이상의 실시예들에 따른 전자 디바이스(예를 들어, GAA)의 단면도들이다. 방법(6)은 반도체 디바이스의 다단계 제조 프로세스의 일부일 수 있다. 따라서, 방법(6)은 클러스터 도구에 결합된 임의의 적절한 프로세스 챔버에서 수행될 수 있다. 클러스터 도구는 에칭, 증착, 물리 기상 증착(PVD), 화학적 기상 증착(CVD), 산화를 위해 구성된 챔버들, 또는 반도체 디바이스의 제작을 위해 사용되는 임의의 다른 적절한 챔버와 같은 반도체 디바이스를 제작하기 위한 프로세스 챔버들을 포함할 수 있다.
[0050] 도 2a 내지 도 2w는 도 1의 동작들(8 내지 44)의 제작 단계들이다. 도 1을 참조하면, 디바이스(100)를 형성하는 방법(6)은 기판(102)을 제공함으로써 동작(8)에서 시작된다. 일부 실시예들에서, 기판(102)은 벌크(bulk) 반도체 기판일 수 있다. 본 명세서에서 사용되는 바와 같이, 용어 "벌크 반도체 기판"은 기판 전체가 반도체 재료로 구성된 기판을 의미한다. 벌크 반도체 기판은 반도체 구조를 형성하기 위한 임의의 적합한 반도체 재료 및/또는 반도체 재료들의 조합들을 포함할 수 있다. 예를 들어, 반도체 층은 결정질 실리콘(예를 들어, Si<100> 또는 Si<111>), 실리콘 산화물, 변형 실리콘, 실리콘 게르마늄, 도핑되거나 또는 도핑되지 않은 폴리실리콘, 도핑되거나 또는 도핑되지 않은 실리콘 웨이퍼들, 패터닝되거나 또는 패터닝되지 않은 웨이퍼들, 도핑된 실리콘, 게르마늄, 갈륨 비소, 또는 다른 적절한 반도체 재료들을 포함할 수 있다. 일부 실시예들에서, 반도체 재료는 실리콘(Si)이다. 하나 이상의 실시예들에서, 반도체 기판(102)은 반도체 재료, 예를 들어, 실리콘(Si), 탄소(C), 게르마늄(Ge), 실리콘 게르마늄(SiGe), 게르마늄 주석(GeSn), 다른 반도체 재료들, 또는 이들의 임의의 조합을 포함한다. 하나 이상의 실시예들에서, 기판(102)은 실리콘(Si), 게르마늄(Ge), 갈륨(Ga), 비소(As), 또는 인(P) 중 하나 이상을 포함한다. 기판을 형성할 수 있는 재료들의 몇 가지 예들이 여기에 설명되어 있지만, 수동 및 능동 전자 디바이스들(예를 들어, 트랜지스터들, 메모리들, 커패시터들, 인덕터들, 저항기들, 스위치들, 집적 회로들, 증폭기들, 광전자 디바이스들, 또는 임의의 다른 전자 디바이스들)을 구축할 수 있는 기초로서 역할을 할 수 있는 임의의 재료가 본 개시내용의 사상 및 범위 내에 속한다.
[0051] 일부 실시예들에서, 반도체 재료는 n-도핑된 실리콘(n-Si), 또는 p-도핑된 실리콘(p-Si)과 같은 도핑된 재료일 수 있다. 일부 실시예들에서, 기판은 이온 주입 프로세스와 같은 임의의 적절한 프로세스를 사용하여 도핑될 수 있다. 본 명세서에 사용되는 바와 같이, "n 형"이라는 용어는 제조 중에 진성 반도체에 전자 도너(donor) 요소를 도핑함으로써 생성된 반도체들을 지칭한다. n 형이라는 용어는 전자의 음전하에서 유래한다. n 형 반도체들에서, 전자들은 다수 캐리어들이고, 정공들은 소수 캐리어들이다. 본 명세서에 사용되는 바와 같이, 용어 "p 형"은 웰(well)(또는 정공)의 양전하를 지칭한다. n 형 반도체들과 달리, p 형 반도체들은 전자 농도보다 더 큰 정공 농도를 갖는다. p 형 반도체들에서, 정공들은 다수 캐리어들이고, 전자들은 소수 캐리어들이다. 하나 이상의 실시예들에서, 도펀트는 붕소(B), 갈륨(Ga), 인(P), 비소(As), 다른 반도체 도펀트들, 또는 이들의 조합들 중 하나 이상으로부터 선택된다.
[0052] 도 1 및 도 2a를 참조하면, 일부 실시예들에서, 동작(10)에서, 에칭 정지 층(103)이 기판의 최상부 표면 상에 형성될 수 있다. 에칭 정지 층(103)은 당업자에게 공지된 임의의 적합한 재료를 포함할 수 있다. 하나 이상의 실시예들에서, 에칭 정지 층(103)은 실리콘 게르마늄(SiGe)을 포함한다. 하나 이상의 실시예들에서, 에칭 정지 층(103)은 높은 게르마늄(Ge) 함량을 갖는다. 하나 이상의 실시예들에서, 게르마늄의 양은 35 % 내지 45 %의 범위를 포함하여, 30 % 내지 50 %의 범위이다. 이론에 구속되도록 의도되지 않고, 게르마늄 함량이 30 % 내지 50 % 범위이면 에칭 정지 층의 선택비가 증가하고 스트레스(stress) 결함들이 최소화되는 것으로 생각된다. 하나 이상의 실시예들에서, 에칭 정지 층은 5 nm 내지 30 nm 범위의 두께를 갖는다. 에칭 정지 층(103)은 후면 프로세싱 동안 평탄화(예를 들어, CMP), 건식 또는 습식 에칭을 위한 에칭 정지부로서 기능할 수 있다.
[0053] 하나 이상의 예시되지 않은 실시예들에서, 동작(12)에서, 에피택셜 층, 예를 들어, 에피택셜 실리콘이 에칭 정지 층(103) 상에 증착될 수 있다. 에피택셜 층의 두께는 20 nm 내지 100 nm 범위일 수 있다.
[0054] 도 1 및 도 2a를 참조하면, 하나 이상의 실시예들에서, 동작(14)에서, 적어도 하나의 초격자 구조(101)가 기판(102)의 최상부 표면 위에 또는 에칭 정지 층(103) 및 에피택셜 층의 최상부 표면 상에 형성된다. 초격자 구조(101)는 복수의 스택된 쌍들로 교번으로 배열된 복수의 반도체 재료 층들(104) 및 대응하는 복수의 수평 채널 층들(106)을 포함한다. 일부 실시예들에서, 복수의 적층된 층들의 그룹들은 실리콘(Si) 및 실리콘 게르마늄(SiGe) 그룹을 포함한다. 일부 실시예들에서, 복수의 반도체 재료 층들(104)은 실리콘 게르마늄(SiGe)을 포함하고, 복수의 수평 채널 층들(106)은 실리콘(Si)을 포함한다. 다른 실시예들에서, 복수의 수평 채널 층들(106)은 실리콘 게르마늄(SiGe)을 포함하고, 복수의 반도체 재료들 층들(106)은 실리콘(Si)을 포함한다.
[0055] 일부 실시예들에서, 복수의 반도체 재료 층들(104) 및 대응하는 복수의 수평 채널 층들(106)은 초격자 구조(204)를 형성하기에 적합한 임의의 수의 격자 정합 재료 쌍들을 포함할 수 있다. 일부 실시예들에서, 복수의 반도체 재료 층들(104) 및 대응하는 복수의 수평 채널 층들(106)은 약 2 내지 약 50 쌍들의 격자 정합 재료들을 포함한다.
[0056] 하나 이상의 실시예들에서, 복수의 반도체 재료 층들(104) 및 복수의 수평 채널 층들(106)의 두께는 약 2 nm 내지 약 50 nm 범위이고, 약 3 nm 내지 약 20 nm 범위, 또는 약 2 nm 내지 약 15 nm 범위이다.
[0001] 도 1 및 도 2b를 참조하면, 하나 이상의 실시예들에서, 동작(16)에서, 초격자 구조(101)는 인접한 스택들(105) 사이에 개구(108)를 형성하도록 패터닝된다. 패터닝은 당업자에게 공지된 임의의 적절한 수단에 의해 수행될 수 있다. 이와 관련하여 사용되는 바와 같이, 용어 "개구"는 임의의 의도적인 표면 불규칙성을 의미한다. 개구들의 적절한 예들은 최상부, 2 개의 측벽들 및 최하부를 갖는 트렌치들을 포함한다(그러나 이에 제한되지 않음). 개구들은 임의의 적절한 종횡비(피처의 폭에 대한 피처의 깊이의 비)를 가질 수 있다. 일부 실시예들에서, 종횡비는 약 5:1, 약 10:1, 약 15:1, 약 20:1, 약 25:1, 약 30:1, 약 35:1 또는 약 40:1보다 크거나 같다.
[0057] 도 1 및 도 2c를 참조하면, 동작(18)에서, 얕은 트렌치 소자격리부(STI)(110)가 형성된다. 본 명세서에서 사용되는 바와 같이, "얕은 트렌치 소자격리부(STI)"라는 용어는 전류 누설을 방지하는 집적 회로 피처를 지칭한다. 하나 이상의 실시예들에서, STI는 트렌치 또는 개구(108)를 충진하기 위해 하나 이상의 유전체 재료들(예를 들어 실리콘 이산화물)을 증착하고 화학적 기계적 평탄화와 같은 기술을 사용하여 과잉 유전체를 제거함으로써 생성된다.
[0058] 도 1 및 도 2d를 참조하면, 일부 실시예들에서, 대체 게이트 구조(113)(예를 들어, 더미(dummy) 게이트 구조)가 초격자 구조(101) 위에 그리고 이에 인접하여 형성된다. 더미 게이트 구조(113)는 트랜지스터 디바이스의 채널 영역을 정의한다. 더미 게이트 구조(113)는 당업계에 공지된 임의의 적절한 통상적인 증착 및 패터닝 프로세스를 사용하여 형성될 수 있다.
[0059] 하나 이상의 실시예들에서, 더미 게이트 구조(113)는 게이트(114) 및 폴리-실리콘 층(112) 중 하나 이상을 포함한다. 하나 이상의 실시예들에서, 더미 게이트 구조(113)는 텅스텐(W), 코발트(Co), 몰리브덴(Mo), 루테늄(Ru), 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 티타늄 알루미늄(TiAl), 및 N 도핑된 폴리실리콘 중 하나 이상을 포함한다.
[0060] 도 1 및 도 2e를 참조하면, 일부 실시예들에서, 동작(22)에서, 측벽 스페이서들(116)이 초격자(101) 상의 더미 게이트 구조(113a)의 외부 측벽들을 따라 형성된다. 측벽 스페이서들(116)은 예를 들어, 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물, 실리콘 탄화물 등 당업계에 공지된 임의의 적절한 절연 재료들을 포함할 수 있다. 일부 실시예들에서, 측벽 스페이서들은 원자층 증착, 플라즈마 강화 원자층 증착, 플라즈마 강화 화학적 기상 증착, 저압 화학적 기상 증착, 또는 등방성 증착과 같은 당업계에 공지된 임의의 적합한 통상적인 증착 및 패터닝 프로세스를 사용하여 형성된다.
[0061] 도 1 및 도 2f를 참조하면, 동작(24)에서, 하나 이상의 실시예들에서, 소스/드레인 트렌치들(118)이 초격자 구조(101)에 인접하여 (즉, 양 측면 상에) 형성된다.
[0062] 도 1 및 도 2g를 참조하면, 동작(26)에서, 하나 이상의 실시예들에서, 소스/드레인 트렌치들(118)은 초격자 구조(101) 아래에 캐비티들(119)을 형성하기 위해 측면 에칭에 의해 깊어지고 확장된다. 캐비티들(119)은 임의의 적절한 깊이 및 폭을 가질 수 있다. 하나 이상의 실시예들에서, 캐비티(119)는 얕은 트렌치 소자격리부(110)를 통해 기판(102) 내로 연장된다. 하나 이상의 실시예들에서, 에칭 정지 층(103)은 캐비티(119)가 기판(102)으로 연장되도록 캐비티(119) 에칭의 형성 동안 제거된다.
[0063] 캐비티(119)는 당업자에게 공지된 임의의 적절한 수단에 의해 형성될 수 있다. 동작(26)의 에칭 프로세스는 소스 드레인 트렌치들(118)에 선택적인 임의의 적절한 에칭 프로세스를 포함할 수 있다. 일부 실시예들에서, 동작(26)의 에칭 프로세스는 습식 에칭 프로세스 또는 건식 에칭 프로세스 중 하나 이상을 포함한다. 에칭 프로세스는 방향성 에칭일 수 있다.
[0064] 일부 실시예들에서, 건식 에칭 프로세스는 캘리포니아, 산타클라라에 로케이팅된 Applied Materials, Inc.로부터 입수가능한 SiCoNiTM 에칭 프로세스와 같은 종래의 플라즈마 에칭, 또는 원격 플라즈마 보조 건식 에칭 프로세스를 포함할 수 있다. SiCoNiTM 에칭 프로세스에서, 디바이스는 H2, NF3 및/또는 NH3 플라즈마 종, 예를 들어 플라즈마 여기 수소 및 불소 종에 노출된다. 예를 들어, 일부 실시예들에서, 디바이스는 H2, NF3, 및 NH3 플라즈마에의 동시 노출을 겪을 수 있다. SiCoNiTM 에칭 프로세스는 Applied Materials®로부터 입수가능한 Centura®, Dual ACP, Producer® GT, 및 Endura® 플랫폼(platform)을 포함하는, 다양한 다중 프로세싱 플랫폼들 중 하나에 통합될 수 있는 SiCoNiTM Preclean 챔버에서 수행될 수 있다. 습식 에칭 프로세스는 불화수소(HF) 산 라스트(last) 프로세스, 즉, 표면의 HF 에칭이 수행되어 표면이 수소-종결되도록 하는 소위 "HF 라스트" 프로세스를 포함할 수 있다. 대안적으로, 임의의 다른 액체 기반 사전-에피택셜 사전-세정 프로세스가 사용될 수 있다. 일부 실시예들에서, 프로세스는 천연 산화물 제거를 위한 승화 에칭을 포함한다. 에칭 프로세스는 플라즈마 또는 열 기반일 수 있다. 플라즈마 프로세스들은 임의의 적절한 플라즈마(예를 들어, 전도성 결합 플라즈마, 유도 결합 플라즈마, 마이크로파 플라즈마)일 수 있다.
[0065] 도 1 및 도 2h를 참조하면, 동작(28)에서, 희생 층(120)이 캐비티(119)에 증착된다. 희생 층(120)은 당업자에게 공지된 임의의 적합한 재료를 포함할 수 있다. 하나 이상의 실시예들에서, 희생 층(120)은 얕은 트렌치 소자격리부(110)와 상이한 에칭율을 갖는 임의의 적절한 재료, 및 결정질 실리콘 및 결정질 실리콘 게르마늄(SiGe)을 포함할 수 있다. 하나 이상의 실시예들에서, 희생 층(120)은 유전체 재료를 포함한다. 본 명세서에 사용되는 바와 같이, 용어 "유전체 재료"는 전기장에서 분극될 수 있는 전기 절연체를 지칭한다. 일부 실시예들에서, 유전체 재료는 산화물들, 탄소 도핑된 산화물들, 실리콘 이산화물(SiO), 다공성 실리콘 이산화물(SiO2), 실리콘 질화물(SiN), 실리콘 이산화물/실리콘 질화물, 탄화물들, 산탄화물들, 질화물들, 산질화물들, 산탄질화물들, 중합체들, 포스포실리케이트 유리, 플루오로실리케이트(SiOF) 유리, 또는 유기실리케이트 유리(SiOCH) 중 하나 이상을 포함한다. 하나 이상의 실시예들에서, 희생 층(120)은 실리콘 산화물(SiOx), 실리콘 질화물(SiN), 실리콘 탄화물(SiC), 붕소 도핑된 실리콘, 실리콘 도핑된 붕소, 금속, 금속 산화물, 금속 규화물, 금속 탄화물, 및 하이-k 재료 중 하나 이상을 포함한다. 일부 실시예들에서, 하이-k 재료는 알루미늄 산화물(Al2O3), 하프늄 산화물(HfO2) 등 중 하나 이상으로부터 선택된다. 하나 이상의 특정 실시예들에서, 희생 층(120)은 실리콘 산화물(SiOx)을 포함한다.
[0066] 일부 실시예들에서, 희생 층(120)은 종래의 화학적 기상 증착 방법들을 사용하여 기판(102) 상에 증착된다. 일부 실시예들에서, 희생 층(120)은 초격자 구조(101)의 최하부 부분이 기판(102)으로부터 형성되도록 기판(102)의 최상부 표면 아래에 리세스된다.
[0067] 도 1 및 도 2i를 참조하면, 동작(30)에서, 수평 채널 층들(106) 각각 상에 내부 스페이서 층(121)이 형성된다. 내부 스페이서 층(121)은 당업자에게 공지된 임의의 적합한 재료를 포함할 수 있다. 하나 이상의 실시예들에서, 내부 스페이서 층(121)은 질화물 재료를 포함한다. 특정 실시예들에서, 내부 스페이서 층(121)은 실리콘 질화물을 포함한다.
[0068] 도 2j 및 도 1을 참조하면, 동작(32)에서, 일부 실시예들에서, 임베디드(embedded) PMOS 소스(122) 및 NMOS 소스(123) 영역들이 소스/드레인 트렌치(118)에 형성된다. 일부 실시예들에서, 임베디드 PMOS 소스(122)는 초격자 구조(101)의 제1 단부에 인접하게 형성되고, NMOS 소스(123)는 초격자 구조(101)의 대향하는 제2 단부에 인접하여 형성된다. 일부 실시예들에서, 임베디드 PMOS 소스(122) 및 NMOS 소스(123) 영역들은 실리콘(Si), 게르마늄(Ge), 실리콘 게르마늄(SiGe), 실리콘 인(SiP), 실리콘 비소(SiAs) 등과 같은(그러나 이에 제한되지 않음) 임의의 적절한 반도체 재료로 형성된다. 일부 실시예들에서, 임베디드 PMOS 소스(122) 및 NMOS 소스(123) 영역들은 에피택셜 증착 프로세스와 같은 임의의 적절한 증착 프로세스를 사용하여 형성될 수 있다. 일부 실시예들에서, 임베디드 PMOS 소스(122) 및 NMOS 소스(123) 영역들은 인(P), 비소(As), 붕소(B), 및 갈륨(Ga) 중 하나 이상으로 독립적으로 도핑된다.
[0069] 일부 실시예들에서, 도 1 및 도 2k를 참조하면, 동작(34)에서, PMOS 소스(122) 및 NMOS 소스(123) 영역들, 더미 게이트 구조(113), 및 측벽 스페이서들(116)을 포함하여, 기판(102) 위에 층간 유전체(ILD) 층(124)이 블랭킷(blanket) 증착된다. ILD 층(124)은 통상적인 화학적 기상 증착 방법(예를 들어, 플라즈마 강화 화학적 기상 증착 및 저압 화학적 기상 증착)을 사용하여 증착될 수 있다. 하나 이상의 실시예들에서, ILD 층(124)은 도핑되지 않은 실리콘 산화물, 도핑된 실리콘 산화물(예를 들어, BPSG, PSG), 실리콘 질화물, 및 실리콘 산질화물과 같은(그러나 이에 제한되지 않음) 임의의 적절한 유전체 재료로 형성된다. 하나 이상의 실시예들에서, ILD 층(124)은 그 다음 더미 게이트 구조(113)의 최상부를 노출시키기 위해 종래의 화학적 기계적 평탄화 방법을 사용하여 다시 연마된다. 일부 실시예들에서, ILD 층(124)은 더미 게이트 구조(113)의 최상부 및 측벽 스페이서들(116)의 최상부를 노출시키도록 연마된다.
[0070] 더미 게이트 구조(101)는 초격자 구조(101)의 채널 영역(108)을 노출시키기 위해 제거될 수 있다. ILD 층(124)은 더미 게이트 구조(113)의 제거 동안 PMOS 소스(122) 및 NMOS 소스(123) 영역들을 보호한다. 더미 게이트 구조(113)는 플라즈마 건식 에칭 또는 습식 에칭과 같은 임의의 통상적인 에칭 방법을 사용하여 제거될 수 있다. 일부 실시예들에서, 더미 게이트 구조(113)는 폴리-실리콘을 포함하고, 더미 게이트 구조(113)는 선택적 에칭 프로세스에 의해 제거된다. 일부 실시예들에서, 더미 게이트 구조(113)는 폴리-실리콘을 포함하고, 초격자 구조(101)는 실리콘(Si) 및 실리콘 게르마늄(SiGe)의 교번하는 층들을 포함한다.
[0071] 도 1 및 도 2l을 참조하면, 동작(38)에서, 반도체 디바이스, 예를 들어, GAA의 형성은 나노시트 릴리스(release) 및 대체 금속 게이트(126) 형성과 함께 전통적인 절차들에 따라 계속된다. 구체적으로, 하나 이상의 예시되지 않은 실시예들에서, 복수의 반도체 재료 층들(104)은 초격자 구조(101)에서 복수의 수평 채널 층들(106) 사이에서 선택적으로 에칭된다. 예를 들어, 초격자 구조(101)가 실리콘(Si) 층들 및 실리콘 게르마늄(SiGe) 층들로 구성된 경우, 실리콘 게르마늄(SiGe)을 선택적으로 에칭하여 채널 나노와이어들을 형성한다. 복수의 반도체 재료 층들(104), 예를 들어 실리콘 게르마늄(SiGe)은 복수의 수평 채널 층들(106)에 선택적인 임의의 잘 알려진 에천트(etchant)를 사용하여 제거될 수 있으며, 여기서 에천트는 복수의 수평 채널 층들(106)보다 상당히 더 높은 속도로 복수의 반도체 재료 층들(104)을 에칭한다. 일부 실시예들에서, 선택적 건식 에칭 또는 습식 에칭 프로세스가 사용될 수 있다. 일부 실시예들에서, 복수의 수평 채널 층들(106)이 실리콘(Si)이고 복수의 반도체 재료 층들(104)이 실리콘 게르마늄(SiGe)인 경우, 실리콘 게르마늄의 층들은 카르복실산/질산/HF 수용액 및 구연산/질산/HF 수용액과 같은(그러나 이에 제한되지 않음) 습식 에천트를 사용하여 선택적으로 제거될 수 있다. 복수의 반도체 재료 층들(104)의 제거는 복수의 수평 채널 층들(106) 사이에 보이드(void)들을 남긴다. 복수의 수평 채널 층들(106) 사이의 보이드들은 약 3nm 내지 약 20nm의 두께를 갖는다. 나머지 수평 채널 층들(106)은 PMOS 소스(122) 및 NMOS 소스(123) 영역들에 결합되는 채널 나노와이어들의 수직 어레이(array)를 형성한다. 채널 나노와이어들은 기판(102)의 최상부 표면에 평행하게 진행하고, 채널 나노와이어들의 단일 열을 형성하도록 서로 정렬된다.
[0072] 하나 이상의 실시예들에서, 하이-k 유전체가 형성된다. 하이-k 유전체는 당업자에게 공지된 임의의 적절한 증착 기술에 의해 증착된 임의의 적절한 하이-k 유전체 재료일 수 있다. 일부 실시예들의 하이-k 유전체는 하프늄 산화물을 포함한다. 일부 실시예들에서, 티타늄 질화물(TiN), 텅스텐(W), 코발트(Co), 알루미늄(Al) 등과 같은 전도성 재료가 하이-k 유전체 상에 증착되어 대체 금속 게이트(128)를 형성한다. 전도성 재료는 복수의 채널 층들 각각 주위에 균일한 두께를 갖는 층의 형성을 보장하기 위해 원자층 증착(ALD)과 같은(그러나 이에 제한되지 않음) 임의의 적합한 증착 프로세스를 사용하여 형성될 수 있다.
[0073] 도 1 및 도 2m 및 도 2n을 참조하면, 동작(38)에서, 트랜지스터에 대한 드레인 콘택(contact)(CT)(132) 및 게이트에 대한 콘택(CG)(134)이 형성된다.
[0074] 도 1 및 도 2o 및 도 2p를 참조하면, 동작(40)에서, 금속(M0) 라인(142) 및 금속(M1) 라인(146)이 형성되고, 비아(V1)(144)에 전기적으로 연결된다.
[0075] 도 2q를 참조하면, 동작(42)에서, 디바이스(100)는 기판(102)이 이제 예시의 최상부에 있도록 180 도 회전되거나 또는 플립된다. 도 2r을 참조하면, 하나 이상의 실시예들에서, 기판(102)은 평탄화되어, STI 산화물(110)에서 정지된다. 평탄화는 화학적 기계적 평탄화(CMP)를 포함하는(그러나 이에 제한되지 않음) 당업자에게 공지된 임의의 적합한 평탄화 프로세스일 수 있다. 일부 실시예들에서, 후면 파워 레일을 구현하기 위한 후면 웨이퍼 연마를 위한 에칭 정지 층으로서 얕은 트렌치 소자격리부(STI)(110)를 사용하는 고급 화학적 기계적 평탄화(CMP) 프로세스가 제공된다. 고급 CMP는 종말점 검출(EDP)을 사용한다. 구조의 디싱(dishing) 및 침식을 최소화하기 위해 정밀 프로세스 제어 및 EPD가 필요하다. 전통적인 CMP는 EDP(종말점 검출)를 사용하지 않는다. 하나 이상의 실시예들에서, 회전하기 전에, 전면은 하이브리드 본딩(bonding)(산화물 대 산화물 및 Cu 대 Cu) 또는 정전 더미 웨이퍼 본딩으로 마지막 층에서 구리(Cu) 금속화에 본딩된다.
[0076] 도 1 및 도 2s를 참조하면, 동작(44)에서, 층간 유전체 재료(148)가 후면 상에 증착된다. 층간 유전체 재료(148)는 당업자에게 공지된 임의의 적절한 수단에 의해 증착될 수 있다. 층간 유전체 재료(148)는 당업자에게 공지된 임의의 적절한 재료를 포함할 수 있다. 하나 이상의 실시예들에서, 층간 유전체 재료(148)는 높은 종횡비의 에칭 및 금속화를 허용하기 위해 실리콘 질화물(SiN), 탄화물, 또는 붕소 탄화물 중 하나 이상을 포함한다.
[0077] 도 2s에 예시된 바와 같이, 동작(46)에서, 하나 이상의 실시예들에서, 후면 비아(152)가 패터닝된다. 비아(152)는 당업자에게 공지된 임의의 적절한 수단에 의해 형성될 수 있다. 하나 이상의 실시예들에서, 비아(152)는 층간 유전체 재료(148)를 패터닝 및 에칭하고 기판(102)을 제거하여 비아(152)를 형성함으로써 형성될 수 있다. 비아(152)가 패터닝될 때, 이것은 층간 유전체 재료(148)의 최상부 표면으로부터 희생 층(120)까지 연장된다. 하나 이상의 실시예들에서, 희생 층(120)은 따라서 에칭 정지 층으로서 기능한다. 일부 실시예들에서, 비아(152)의 종횡비는 약 5:1, 약 10:1, 약 15:1, 약 20:1, 약 25:1, 약 30:1, 약 35:1 또는 약 40:1보다 크거나 같다.
[0078] 동작(48)에서, 도 2t에 예시된 바와 같이, 희생 층(120)이 선택적으로 제거되어 소스/드레인(PMOS 소스(122) 및 NMOS 소스(123) 영역들) 위에 개구(156)를 형성한다.
[0079] 동작(50)에서, 도 2u에 예시된 바와 같이, 디바이스(100)는 실리사이드화되고(silicidated), 배리어(barrier) 층(158)은 비아(152)에 증착된다. 배리어 층(158)은 당업자에게 공지된 임의의 적합한 재료를 포함할 수 있다. 일부 실시예들에서, 배리어 층(158)은 티타늄 질화물(TiN) 또는 탄탈륨 질화물(TaN)을 포함한다.
[0080] 도 2v를 참조하면, 동작(52)에서, 금속(160)이 배리어 층(158) 상의 비아(152)에 증착된다. 금속(160)은 당업자에게 공지된 임의의 적합한 금속을 포함할 수 있다. 하나 이상의 실시예들에서, 금속(160)은 텅스텐(W), 몰리브덴(Mo), 코발트(Co), 구리(Cu), 루테늄(Ru) 등 중 하나 이상으로부터 선택된다.
[0081] 도 1 및 도 2w를 참조하면, 동작(54)에서, 후면 금속 라인(M0)(162)이 형성된다. 이론에 구속되도록 의도되지 않고, 후면 상에 파워 레일을 로케이팅하는 것은 20 % 내지 30 % 범위의 셀의 면적에서의 이득을 허용하는 것으로 생각된다.
[0082] 본 개시내용의 추가 실시예들은, 도 3에 도시된 바와 같이, 설명된 GAA 디바이스들 및 방법들의 형성을 위한 프로세싱 도구들(300)에 관한 것이다. Applied Materials®로부터 입수가능한 Reflexion® CMP, Selectra® Etch, Centura®, Dual ACP, Producer® GT, 및 Endura® 플랫폼을 포함하는 다양한 다중 프로세싱 플랫폼들 그리고 다른 프로세싱 시스템들도 사용될 수 있다. 클러스터 도구(300)는 복수의 측면들을 갖는 적어도 하나의 중앙 이송 스테이션(station)(314)을 포함한다. 로봇(316)이 중앙 이송 스테이션(314) 내에 포지셔닝되며, 로봇 블레이드(blade) 및 웨이퍼를 복수의 측면들 각각으로 이동시키도록 구성된다.
[0083] 클러스터 도구(300)는 중앙 이송 스테이션에 연결된, 프로세스 스테이션들이라고도 또한 지칭되는 복수의 프로세싱 챔버들(308, 310, 312)을 포함한다. 다양한 프로세싱 챔버들은 인접한 프로세스 스테이션들과 격리된 별도의 프로세싱 영역들을 제공한다. 프로세싱 챔버는 사전 세정 챔버, 증착 챔버, 어닐링 챔버, 에칭 챔버 등을 포함하는(그러나 이에 제한되지 않음) 임의의 적절한 챔버일 수 있다. 프로세스 챔버들 및 컴포넌트들의 특정 배열은 클러스터 도구에 따라 달라질 수 있으며, 본 개시내용의 범위를 제한하는 것으로 간주되어서는 안 된다.
[0084] 도 3에 도시된 실시예에서, 클러스터 도구(300)의 전면에는 팩토리 인터페이스(factory interface)(318)가 연결되어 있다. 팩토리 인터페이스(318)는 팩토리 인터페이스(318)의 전면(319)에 로딩(loading) 및 언로딩(unloading)을 위한 챔버들(302)을 포함한다.
[0085] 로딩 챔버 및 언로딩 챔버(302)의 크기 및 형상은 예를 들어 클러스터 도구(300)에서 프로세싱되는 기판들에 따라 변할 수 있다. 도시된 실시예에서, 로딩 챔버 및 언로딩 챔버(302)는 복수의 웨이퍼들이 카세트(cassette) 내에 포지셔닝된 상태로 웨이퍼 카세트를 유지하도록 크기가 지정된다.
[0086] 로봇들(304)은 팩토리 인터페이스(318) 내에 있고, 로딩 및 언로딩 챔버들(302) 사이에서 이동할 수 있다. 로봇들(304)은 로딩 챔버(302)의 카세트로부터 팩토리 인터페이스(318)를 통해 로드록(load lock) 챔버(320)로 웨이퍼를 이송할 수 있다. 로봇들(304)은 또한 웨이퍼를 로드록 챔버(320)로부터 팩토리 인터페이스(318)를 통해 언로딩 챔버(302)의 카세트로 이송할 수 있다.
[0087] 일부 실시예들의 로봇(316)은 한 번에 하나 초과의 웨이퍼를 독립적으로 이동할 수 있는 다중 암(multi-arm) 로봇이다. 로봇(316)은 이송 챔버(314) 주위의 챔버들 사이에서 웨이퍼들을 이동시키도록 구성된다. 개별 웨이퍼들은 제1 로봇 기구의 원위 단부에 로케이팅된 웨이퍼 수송 블레이드 상에서 운반된다.
[0088] 시스템 제어기(357)가 로봇(316) 및 복수의 프로세싱 챔버들(308, 310, 312)과 통신한다. 시스템 제어기(357)는 프로세싱 챔버들 및 로봇들을 제어할 수 있는 임의의 적절한 컴포넌트일 수 있다. 예를 들어, 시스템 제어기(357)는 중앙 프로세싱 유닛(CPU)(392), 메모리(394), 입력들/출력들(396), 적절한 회로들(398), 및 스토리지(storage)를 포함하는 컴퓨터일 수 있다.
[0089] 프로세스들은 일반적으로, 프로세서에 의해 실행될 때, 프로세스 챔버로 하여금, 본 개시내용의 프로세스들을 수행하게 하는 소프트웨어 루틴으로서 시스템 제어기(357)의 메모리에 저장될 수 있다. 소프트웨어 루틴은 또한, 프로세서에 의해 제어되는 하드웨어로부터 원격으로 로케이팅된 제2 프로세서(도시되지 않음)에 의해 저장 및/또는 실행될 수 있다. 본 개시내용의 방법의 일부 또는 전부는 또한 하드웨어로 수행될 수 있다. 이에 따라, 프로세스는 소프트웨어로 구현되어 컴퓨터 시스템을 사용하여 실행될 수 있거나, 또는 예컨대 주문형 집적 회로로서 또는 다른 유형의 하드웨어 구현으로서 하드웨어로 구현될 수 있거나, 또는 소프트웨어와 하드웨어의 조합으로서 구현될 수 있다. 소프트웨어 루틴은, 프로세서에 의해 실행될 때, 프로세스들이 수행되도록 챔버 동작을 제어하는 특정 목적 컴퓨터(제어기)로 범용 컴퓨터를 변환시킨다.
[0090] 일부 실시예들에서, 시스템 제어기(357)는 템플릿(template) 재료를 결정화하기 위해 급속 열 프로세싱 챔버를 제어하는 구성을 갖는다.
[0091] 하나 이상의 실시예들에서, 프로세싱 도구는: 웨이퍼를 이동시키도록 구성된 로봇을 포함하는 중앙 이송 스테이션; 복수의 프로세스 스테이션들 ― 각각의 프로세스 스테이션은 중앙 이송 스테이션에 연결되고, 인접한 프로세스 스테이션들의 프로세싱 영역들로부터 분리된 프로세싱 영역을 제공하며, 복수의 프로세스 스테이션들은 템플릿 증착 챔버 및 템플릿 결정화 챔버를 포함함 ― ; 및 중앙 이송 스테이션 및 복수의 프로세스 스테이션들에 연결된 제어기 ― 제어기는 로봇을 활성화하여 프로세스 스테이션들 사이에서 웨이퍼를 이동시키고, 프로세스 스테이션들 각각에서 발생하는 프로세스를 제어하도록 구성됨 ― 를 포함한다.
[0092] 본원에서 논의된 재료들 및 방법들을 설명하는 맥락에서(특히 다음 청구항들의 맥락에서) 단수 표현들 및 유사한 지시대상들의 사용은, 본원에서 달리 표시되지 않거나 문맥상 명백하게 부정되지 않는 한, 단수형 및 복수형 둘 모두를 커버하는 것으로 해석되어야 한다. 본원에서 값들의 범위들의 인용은, 본원에서 달리 표시되지 않는 한, 범위 내에 속하는 각각의 개별 값을 개별적으로 참조하는 약칭 방법(shorthand method)으로서의 역할을 하도록 의도될 뿐이며, 각각의 개별 값은 이것이 마치 본원에서 개별적으로 언급된 것처럼 본 명세서에 포함된다. 본원에서 설명된 모든 방법들은 본원에서 달리 표시되지 않거나 문맥상 달리 명백히 부정되지 않는 한 임의의 적합한 순서로 수행될 수 있다. 본원에서 제공된 임의의 및 모든 예들, 또는 예시적인 표현(예를 들어, "와 같은")의 사용은, 단지 재료들 및 방법들을 더욱 명확하게 하기 위한 것일 뿐이며, 달리 청구되지 않는 한 범위에 대한 제한을 취하지 않는다. 본 명세서의 어떤 표현도 임의의 청구되지 않은 요소를 개시된 재료들 및 방법들의 실시에 필수적인 것으로 표시하는 것으로서 해석되어서는 안 된다.
[0093] 본 명세서 전반에 걸쳐 "일 실시예", "특정 실시예들", "하나 이상의 실시예들" 또는 "실시예"에 대한 언급은, 실시예와 관련하여 설명된 특정 특징, 구조, 재료 또는 특성이 본 개시내용의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 따라서, 본 명세서 전반에 걸쳐 다양한 위치들에서 "하나 이상의 실시예들에서", "특정 실시예들에서", "일 실시예에서" 또는 "실시예에서"와 같은 문구들의 출현들이 반드시 본 개시내용의 동일한 실시예를 지칭하는 것은 아니다. 더욱이, 특정 특징들, 구조들, 재료들 또는 특성들은 하나 이상의 실시예들에서 임의의 적절한 방식으로 조합될 수 있다.
[0094] 본원의 개시내용이 특정 실시예들을 참조하여 설명되었지만, 당업자들은 설명된 실시예들이 단지 본 개시내용의 원리들 및 애플리케이션들을 예시한다는 것을 이해할 것이다. 본 개시내용의 사상 및 범위를 벗어나지 않으면서 본 개시내용의 방법 및 장치에 대해 다양한 수정들 및 변형들이 행해질 수 있다는 것이 당업자들에게 자명할 것이다. 따라서, 본 개시내용은 첨부된 청구항들 및 이들의 등가물들의 범위 내에 있는 수정들 및 변형들을 포함할 수 있다.

Claims (20)

  1. 반도체 디바이스(device)를 형성하는 방법으로서,
    기판 상의 얕은 트렌치 소자격리부(shallow trench isolation)의 최상부 표면 상에 초격자 구조를 형성하는 단계 ― 상기 초격자 구조는 복수의 스택(stack)된 쌍들로 교번으로 배열된 복수의 수평 채널(channel) 층들 및 대응하는 복수의 반도체 재료 층들을 포함함 ― ;
    상기 기판 상의 상기 초격자 구조에 인접한 복수의 소스(source) 트렌치들 및 복수의 드레인(drain) 트렌치들을 형성하는 단계;
    소스 캐비티(cavity) 및 드레인 캐비티를 형성하기 위해 상기 복수의 소스 트렌치들 중 적어도 하나 및 상기 복수의 드레인 트렌치들 중 적어도 하나를 확장하는 단계;
    상기 소스 캐비티 및 상기 드레인 캐비티에 희생 층을 증착하는 단계;
    상기 희생 층 상에 소스 영역 및 드레인 영역을 형성하는 단계;
    상기 초격자 구조의 최상부 표면 상에 게이트(gate) 구조를 형성하는 단계;
    상기 희생 층과 정렬된 복수의 비아(via) 개구들을 형성하기 위해 에칭하는 단계;
    상기 희생 층을 제거하여, 복수의 비아들로부터 상기 소스 영역 및 상기 드레인 영역으로 연장되는 적어도 하나의 개구를 형성하는 단계; 및
    복수의 비아들을 형성하기 위해 상기 복수의 비아 개구들에 그리고 상기 개구에 금속을 증착하는 단계를 포함하는,
    반도체 디바이스를 형성하는 방법.
  2. 제1 항에 있어서,
    상기 희생 층은 상기 얕은 트렌치 소자격리부 및 상기 기판과 상이한 에칭 선택비를 갖는,
    반도체 디바이스를 형성하는 방법.
  3. 제1 항에 있어서,
    상기 희생 층은 실리콘 산화물(SiOx), 실리콘 질화물(SiN), 실리콘 탄화물(SiC), 붕소 도핑된 실리콘, 실리콘 도핑된 붕소, 금속, 금속 산화물, 금속 규화물, 금속 탄화물, 및 하이-k(high-k) 재료 중 하나 이상을 포함하는,
    반도체 디바이스를 형성하는 방법.
  4. 제1 항에 있어서,
    상기 희생 층은 2 nm 내지 50 nm 범위의 두께를 갖는,
    반도체 디바이스를 형성하는 방법.
  5. 제1 항에 있어서,
    상기 복수의 소스 트렌치들 중 적어도 하나 및 상기 복수의 드레인 트렌치들 중 적어도 하나를 확장하는 단계는 소스 캐비티 및 드레인 캐비티를 형성하기 위해 에칭하는 단계를 포함하는,
    반도체 디바이스를 형성하는 방법.
  6. 제5 항에 있어서,
    에칭은 측면 에칭을 포함하는,
    반도체 디바이스를 형성하는 방법.
  7. 제1 항에 있어서,
    상기 복수의 반도체 재료 층들은 실리콘 게르마늄(SiGe)을 포함하고, 상기 복수의 수평 채널 층들은 실리콘(Si)을 포함하는,
    반도체 디바이스를 형성하는 방법.
  8. 제1 항에 있어서,
    상기 복수의 반도체 재료 층들은 실리콘(Si)을 포함하고, 상기 복수의 수평 채널 층들은 실리콘 게르마늄(SiGe)을 포함하는,
    반도체 디바이스를 형성하는 방법.
  9. 제1 항에 있어서,
    상기 소스 영역 및 상기 드레인 영역을 형성하는 단계는 그 위에 에피택셜(epitaxial) 층을 성장시키는 단계를 포함하는,
    반도체 디바이스를 형성하는 방법.
  10. 제1 항에 있어서,
    상기 소스 영역 및 상기 드레인 영역은 인(P), 비소(As), 붕소(B), 및 갈륨(Ga) 중 하나 이상으로 독립적으로 도핑되는,
    반도체 디바이스를 형성하는 방법.
  11. 제1 항에 있어서,
    상기 게이트 구조는 텅스텐(W), 코발트(Co), 몰리브덴(Mo), 루테늄(Ru), 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 티타늄 알루미늄(TiAl), 및 N 도핑된 폴리실리콘 중 하나 이상을 포함하는,
    반도체 디바이스를 형성하는 방법.
  12. 제1 항에 있어서,
    상기 방법은 진공을 깨뜨리지 않고 프로세싱 챔버(processing chamber)에서 수행되는,
    반도체 디바이스를 형성하는 방법.
  13. 반도체 디바이스를 형성하는 방법으로서,
    기판 상의 얕은 트렌치 소자격리부의 최상부 표면 상에 초격자 구조를 형성하는 단계 ― 상기 초격자 구조는 복수의 스택된 쌍들로 교번으로 배열된 복수의 수평 채널 층들 및 대응하는 복수의 반도체 재료 층들을 포함함 ― ;
    상기 초격자 구조의 최상부 표면 상에 게이트 구조를 형성하는 단계;
    상기 기판 상의 상기 초격자 구조에 인접한 복수의 소스 트렌치들 및 복수의 드레인 트렌치들을 형성하는 단계;
    소스 캐비티 및 드레인 캐비티를 형성하기 위해 상기 복수의 소스 트렌치들 중 적어도 하나 및 상기 복수의 드레인 트렌치들 중 적어도 하나를 확장하는 단계;
    상기 소스 캐비티 및 상기 드레인 캐비티에 희생 층을 증착하는 단계;
    상기 복수의 수평 채널 층들 각각 상에 내부 스페이서(spacer) 층을 형성하는 단계;
    상기 희생 층 상에 소스 영역 및 드레인 영역을 형성하는 단계;
    상기 초격자 구조에 인접한 대체 금속 게이트를 형성하는 단계;
    상기 소스 영역 및 상기 드레인 영역과 전기적으로 접촉하는 CT 및 CG를 형성하는 단계;
    제1 금속 라인(line)을 형성하는 단계;
    상기 반도체 디바이스를 180 도 회전시키는 단계;
    상기 기판을 평탄화하는 단계;
    상기 기판 상에 층간 유전체 재료를 증착하는 단계;
    상기 기판에 상기 희생 층에 대한 후면 파워 레일(power rail) 비아를 형성하는 단계;
    상기 희생 층을 제거하여, 상기 후면 파워 레일 비아로부터 상기 소스 영역 및 상기 드레인 영역으로 연장되는 적어도 하나의 개구를 형성하는 단계; 및
    상기 후면 파워 레일 비아에 그리고 상기 개구에 금속을 증착하는 단계를 포함하는,
    반도체 디바이스를 형성하는 방법.
  14. 제13 항에 있어서,
    상기 희생 층은 상기 얕은 트렌치 소자격리부 및 상기 기판과 상이한 에칭 선택비를 갖는,
    반도체 디바이스를 형성하는 방법.
  15. 제13 항에 있어서,
    상기 희생 층은 실리콘 산화물(SiOx), 실리콘 질화물(SiN), 실리콘 탄화물(SiC), 붕소 도핑된 실리콘, 실리콘 도핑된 붕소, 금속, 금속 산화물, 금속 규화물, 금속 탄화물, 및 하이-k 재료 중 하나 이상을 포함하는,
    반도체 디바이스를 형성하는 방법.
  16. 제13 항에 있어서,
    상기 희생 층은 2 nm 내지 50 nm 범위의 두께를 갖는,
    반도체 디바이스를 형성하는 방법.
  17. 제13 항에 있어서,
    상기 복수의 소스 트렌치들 중 적어도 하나 및 상기 복수의 드레인 트렌치들 중 적어도 하나를 확장하는 단계는 소스 캐비티 및 드레인 캐비티를 형성하기 위해 에칭하는 단계를 포함하는,
    반도체 디바이스를 형성하는 방법.
  18. 비-일시적 컴퓨터 판독 가능 매체로서,
    프로세싱 챔버의 제어기에 의해 실행될 때, 상기 프로세싱 챔버가 동작들을 수행하게 하는 명령어들을 포함하며,
    상기 동작들은,
    기판 상의 얕은 트렌치 소자격리부의 최상부 표면 상에 초격자 구조를 형성하는 동작 ― 상기 초격자 구조는 복수의 스택된 쌍들로 교번으로 배열된 복수의 수평 채널 층들 및 대응하는 복수의 반도체 재료 층들을 포함함 ― ;
    상기 기판 상의 상기 초격자 구조에 인접한 복수의 소스 트렌치들 및 복수의 드레인 트렌치들을 형성하는 동작;
    소스 캐비티 및 드레인 캐비티를 형성하기 위해 상기 복수의 소스 트렌치들 중 적어도 하나 및 상기 복수의 드레인 트렌치들 중 적어도 하나를 확장하는 동작;
    상기 소스 캐비티 및 상기 드레인 캐비티에 희생 층을 증착하는 동작;
    상기 희생 층 상에 소스 영역 및 드레인 영역을 형성하는 동작;
    상기 초격자 구조의 최상부 표면 상에 게이트 구조를 형성하는 동작;
    상기 희생 층과 정렬된 복수의 비아 개구들을 형성하기 위해 에칭하는 동작;
    상기 희생 층을 제거하여, 복수의 비아들로부터 상기 소스 영역 및 상기 드레인 영역으로 연장되는 적어도 하나의 개구를 형성하는 동작; 및
    복수의 비아들을 형성하기 위해 상기 복수의 비아 개구들에 그리고 상기 개구에 금속을 증착하는 동작을 포함하는,
    비-일시적 컴퓨터 판독 가능 매체.
  19. 제18 항에 있어서,
    상기 희생 층은 상기 초격자 구조 및 상기 기판과 상이한 에칭 선택비를 갖는,
    비-일시적 컴퓨터 판독 가능 매체.
  20. 제18 항에 있어서,
    상기 희생 층은 실리콘 산화물(SiOx), 실리콘 질화물(SiN), 실리콘 탄화물(SiC), 붕소 도핑된 실리콘, 실리콘 도핑된 붕소, 금속, 금속 산화물, 금속 규화물, 금속 탄화물, 및 하이-k 재료 중 하나 이상을 포함하는,
    비-일시적 컴퓨터 판독 가능 매체.
KR1020220161697A 2021-12-01 2022-11-28 충전 유전체 재료를 갖는 게이트-올-어라운드 트랜지스터 아키텍처 KR20230082578A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163284709P 2021-12-01 2021-12-01
US63/284,709 2021-12-01

Publications (1)

Publication Number Publication Date
KR20230082578A true KR20230082578A (ko) 2023-06-08

Family

ID=86499391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220161697A KR20230082578A (ko) 2021-12-01 2022-11-28 충전 유전체 재료를 갖는 게이트-올-어라운드 트랜지스터 아키텍처

Country Status (4)

Country Link
US (1) US20230170400A1 (ko)
KR (1) KR20230082578A (ko)
TW (1) TW202339105A (ko)
WO (1) WO2023102369A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130049215A1 (en) * 2011-08-30 2013-02-28 Honeywell International Inc. Integrated circuit including front side and back side electrical interconnects
KR102603279B1 (ko) * 2016-07-01 2023-11-17 인텔 코포레이션 양쪽 사이드들 상의 금속화가 있는 반도체 디바이스들에 대한 후면 콘택트 저항 감소
US10937789B2 (en) * 2018-06-07 2021-03-02 International Business Machines Corporation Nanosheet eDRAM
KR20200136133A (ko) * 2019-05-27 2020-12-07 삼성전자주식회사 반도체 소자 및 그 제조 방법
TWI762196B (zh) * 2020-05-26 2022-04-21 台灣積體電路製造股份有限公司 半導體裝置與其製造方法

Also Published As

Publication number Publication date
TW202339105A (zh) 2023-10-01
WO2023102369A1 (en) 2023-06-08
US20230170400A1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
TWI819327B (zh) 用於環繞式閘極電晶體的選擇性矽蝕刻
US20220037529A1 (en) Conformal oxidation for gate all around nanosheet i/o device
US20230170400A1 (en) Gate all around transistor architecture with fill-in dielectric material
US20230260908A1 (en) Gate all around backside power rail formation with multi-color backside dielectric isolation scheme
US20230260909A1 (en) Gate all around backside power rail with diffusion break
US20230064183A1 (en) Self-aligned wide backside power rail contacts to multiple transistor sources
KR20230034171A (ko) 웨이퍼의 초박화 방법
KR20230034172A (ko) 다수의 트랜지스터 소스들에 대한 자가 정렬된 넓은 후면 파워 레일 접촉부들
KR20230034902A (ko) 깊은 비아들에 대한 후면 파워 레일
US20240194757A1 (en) Multilayer inner spacer for gate-all-around device
US20220246742A1 (en) Gate all around device with fully-depleted silicon-on-insulator
US20230067331A1 (en) Source drain formation in gate all around transistor
US20220336448A1 (en) Semiconductor structure and methods of forming the same
WO2024123430A1 (en) Multilayer inner spacer for gate-all-around device
KR20230020364A (ko) 최하부 유전체를 이용한 나노시트 소스 드레인 형성을 위한 템플레이트