KR20230078473A - 이차원 수평 초격자 구조 템플릿 및 이를 이용한 증착방법 - Google Patents

이차원 수평 초격자 구조 템플릿 및 이를 이용한 증착방법 Download PDF

Info

Publication number
KR20230078473A
KR20230078473A KR1020220053562A KR20220053562A KR20230078473A KR 20230078473 A KR20230078473 A KR 20230078473A KR 1020220053562 A KR1020220053562 A KR 1020220053562A KR 20220053562 A KR20220053562 A KR 20220053562A KR 20230078473 A KR20230078473 A KR 20230078473A
Authority
KR
South Korea
Prior art keywords
dimensional
template
superlattice
deposition
superlattice structure
Prior art date
Application number
KR1020220053562A
Other languages
English (en)
Inventor
강기범
박정원
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Publication of KR20230078473A publication Critical patent/KR20230078473A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

증착공정을 위한 템플릿으로, 두 종류 이상의 이차원물질이 초격자를 이루며, 상기 두 종류 이상의 이차원 물질의 변형률은 상이한 것을 특징으로 하는 이차원 수평 초격자 구조 템플릿이 제공된다.

Description

이차원 수평 초격자 구조 템플릿 및 이를 이용한 증착방법{2D Lateral Superlattice Template and Method for Deposition using the same}
본 발명은 이차원 수평 초격자 구조 템플릿 및 이를 이용한 증착방법에 관한 것으로, 보다 상세하게는 좁은 피치 사이즈에서도 증착이 가능한 이차원 수평 초격자 구조 템플릿 및 이를 이용한 증착방법에 관한 것이다.
지난 40년간 리소그래피 패터닝의 Scaling-down은 지속적으로 발전해왔다. 최근에는 더 좁은 피치 사이즈를 실현하기 위해 극자외선 파장을 이용한 EUV 기술이 중요해지고 있으며, 이는 반도체 산업에서 가장 중요한 핵심 기술로 평가되고 있다.
하지만 단일 Top-down 방식의 리소그래피 패터닝 기술은 광원의 파장을 계속 줄임으로서 실제 포토 레지스트에 도달하는 에너지가 급격하게 약해질 수 밖에 없으며, 이는 현 EUV 패터닝 기술에서 수많은 문제들을 야기한다. 뿐만 아니라, 패턴 사이즈가 감소하면서 포토 레지스트가 붕괴하거나, 패턴이 이동하는 등 다양한 문제점들이 점점 심화되고 있다.
상기의 문제를 부분적으로 해결하는 발명 기술을 한국등록특허 10-2019-7025417호(이하 선행기술1) 및 한국등록특허 10-2000-0020351호(이하 선행기술2)가 개시하고 있다.
상기 선행기술1은 SAM(Self-Assembled-Monolayer) 분자층을 이용하여 미리 패터닝 된 금속 영역에만 해당 분자층을 증착함으로써 다른 물질의 증착을 막는 방법에 관한 것이다.
상기 선행기술2는 소수성 및 친수성 처리를 통해 특정 영역 위에서 효과적으로 다른 물질의 증착을 막는 방법에 관한 것이다
상기 선행기술1 내지 선행기술2는 패터닝된 특정 영역에서 다른 물질의 증착을 막음으로써 패턴이 이동하는 문제를 효과적으로 해결할 수 있다. 또한 추가 식각 공정이 필요하지 않기에 전체 공정의 단순화 및 공정 비용 문제에서 단일 Top-down 방식 패터닝 기술보다 이점을 가져간다.
하지만 해당 선행기술들이 선택적 증착을 이루기 위해서는 초기 영역 설정을 리소그래피로 부여해야 하기에 최종 선폭 resolution은 Top-down 방식을 뛰어넘을 수 없다. 뿐만 아니라 선택성 부여의 측면에서 Generality가 떨어지는 문제가 있기에 다양한 물질을 패터닝하기 어려운 상황이다. 따라서 더 좁은 피치 사이즈를 실현하며, 다양한 물질에서 선택적 증착이 가능한 새로운 패터닝 기술이 필요하다.
본 개시에 따른 발명의 과제는 Top-down 방식으로 형성하기 어려운 좁은 피치 사이즈에서도 증착이 가능한 새로운 기술을 제공하는 것이다.
본 개시에 따른 발명의 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위하여, 본 발명은 증착공정을 위한 템플릿으로, 두 종류 이상의 이차원물질이 초격자를 이루며, 상기 두 종류 이상의 이차원 물질의 변형률은 상이한 것을 특징으로 하는 이차원 수평 초격자 구조 템플릿을 제공한다.
본 발명의 일 실시예에서, 상기 증착공정 중 증착되는 물질은 상기 변형률이 상이한 이차원 물질 중 어느 하나에만 선택적으로 증착되며, 상기 증착공정은 CVD 또는 ALD 공정이다.
본 발명의 일 실시예에서, 상기 두 종류 이상의 이차원 물질 중 변형률이 큰 이차원 물질 상에 상기 증착되는 물질이 선택적으로 증착된다.
본 발명은 또한 상술한 이차원 수평 초격자 구조 템플릿을 이용한 증착공정을 제공하며, 상기 증착공정은, 상술한 이차원 수평 초격자 구조 템플릿을 기판 상에 성장하는 단계; 및 상기 이차원 수평 초격자 구조 템플릿 상에 증착되는 물질을 포함하는 증착가스를 접촉시키는 단계를 포함하며, 상기 증착되는 물질은 이차원 수평 초격자 구조 템플릿. 변형률이 상이한 이차원 물질 중 어느 하나에만 선택적으로 증착된다.
본 발명의 일 실시예에서, 상기 이차원 수평 초격자 구조 템플릿의 이차원물질은 전이금속디칼코게나이드, 그래핀 중 선택된 어느 하나 이상을 포함하며, 상기 증착되는 물질은 Al2O3, HfO2, Ru, Sb2Te3, Sb2Se3, 및 Te로 이루어진 군으로부터 선택된 어느 하나 이상이다.
본 발명은 또한 상술한 증착공정을 진행하는 단계; 및 상기 기판의 후면을 식각하는 단계를 포함하는 하드마스크 제조방법을 제공하며, 상기 기판의 후면을 식각하는 공정은 RIE 공정이다.
본 발명에 따르면, 이차원 초격자 템플릿과 이에 대한 물질의 선택적 증착을 이용하여 수 nm 수준에 해당하는 매우 좁은 패턴 사이즈로 다양한 물질을 증착이 가능하다. 따라서, 정밀한 하드마스크 실현, 금속 및 채널층 선택적 증착 등에 본 발명에 따른 템플릿과 이를 이용한 증착공정이 효과적으로 사용될 수 있다.
도 1은 본 발명의 일 실시예에 따라 CVD를 통해 이차원 수평 초격자 템플릿을 제조하는 공정을 설명하는 도면이다.
도 2 및 3은 각각 본 발명의 일 실시예에 따라 제조된 이차원 수평 초격자 템플릿을 이용한 선택적 증착방법을 설명하는 모식도 및 단면도이다.
도 4 및 5는 각각 산화물을 선택적으로 수평 초격자 위에 증착한 상황에서 RIE로 아래의 실리콘 및 실리콘 산화물를 요철구조로 식각하는 공정을 설명하는 단면도, 그 모식도이다.
도 6 및 7은 각각 수백 ~ 수십 nm 선폭의 2D lateral superlattice를 CVD로 성장한 SEM 이미지이고, 좁은 선폭과 피치를 가지는 템플릿 제조가 가능하다는 것을 나타내는 SEM 이미지이다.
도 8은 본 발명의 일 실시예에 따라 이차원 물질이 초격자를 이루는 템플릿을 통하여 Al2O3를 ALD로 증착한 후의 SEM과 AFM 이미지이다.
도 9는 선폭을 달리 구성한 후 Al2O3를 증착한 후의 SEM 이미지이다.
도 10은 증착물질이 초격자 구조의 템플릿 한 영역(MoSe2) 위에서만 선택적으로 증착됨을 확인시켜주는 HAADF-STEM, EDS mapping 결과이다.
도 11은 본 발명의 일 실시예에 따라 이차원 물질이 초격자를 이루는 템플릿을 이용하여 다양한 물질의 증착이 가능함을 보여주는 실험결과이다.
도 12는 각각 본 발명에 따른 템플릿을 통하여 실리콘 트렌치 구조 형성하다는 것을 증명하는 Tilted SEM, Cross-section SEM, BF-TEM, HAADF-STEM, EDS mapping 결과이다.
도 13은 변형률이 큰 MoSe2에 Al2O3 ALD 증착에 필요한 Al 전구체 분자인 TMA 분자가 선택적으로 흡착되는 것을 나타내는 그래프이다.
도 14는 Al2O3 이외에도 4 종류의 상이한 물질의 선택적 증착이 가능하다는 것을 나타내는 결과이고, 도 15는 실제로 변형률이 걸리는 영역에서 흡착에너지(도 13 참조)가 낮아지며, 이로써 선택적인 증착이 가능하다는 것을 나타내는 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 바람직한 실시예에 대하여 상세히 설명하면 다음과 같다.
본 발명을 상세하게 설명하기 전에, 본 명세서에서 사용된 용어나 단어는 통상적이거나 사전적인 의미로 무조건 한정하여 해석되어서는 아니 되며, 본 발명의 발명자가 자신의 발명을 가장 최선의 방법으로 설명하기 위해서 각종 용어의 개념을 적절하게 정의하여 사용할 수 있다.
더 나아가 이들 용어나 단어는 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 함을 알아야 한다.
즉, 본 명세서에서 사용된 용어는 본 발명의 바람직한 실시예를 설명하기 위해서 사용되는 것일 뿐이고, 본 발명의 내용을 구체적으로 한정하려는 의도로 사용된 것이 아니다.
이들 용어는 본 발명의 여러 가지 가능성을 고려하여 정의된 용어임을 알아야 한다.
또한, 본 명세서에 있어서, 단수의 표현은 문맥상 명확하게 다른 의미로 지시하지 않는 이상, 복수의 표현을 포함할 수 있다.
또한, 유사하게 복수로 표현되어 있다고 하더라도 단수의 의미를 포함할 수 있음을 알아야 한다.
본 명세서의 전체에 걸쳐서 어떤 구성 요소가 다른 구성 요소를 "포함"한다고 기재하는 경우에는, 특별히 반대되는 의미의 기재가 없는 한 임의의 다른 구성 요소를 제외하는 것이 아니라 임의의 다른 구성 요소를 더 포함할 수도 있다는 것을 의미할 수 있다.
더 나아가서, 어떤 구성 요소가 다른 구성 요소의 "내부에 존재하거나, 연결되어 설치된다"고 기재한 경우에는, 이 구성 요소가 다른 구성 요소와 직접적으로 연결되어 있거나 접촉하여 설치되어 있을 수 있다.
또한, 일정한 거리를 두고 이격되어 설치되어 있을 수도 있으며, 일정한 거리를 두고 이격되어 설치되어 있는 경우에 대해서는 해당 구성 요소를 다른 구성 요소에 고정 내지 연결시키기 위한 제 3의 구성 요소 또는 수단이 존재할 수 있다.
한편, 상기 제 3의 구성 요소 또는 수단에 대한 설명은 생략될 수도 있음을 알아야 한다.
반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결"되어 있다거나, 또는 "직접 접속"되어 있다고 기재되는 경우에는, 제 3의 구성 요소 또는 수단이 존재하지 않는 것으로 이해하여야 한다.
마찬가지로, 각 구성 요소 간의 관계를 설명하는 다른 표현들, 즉 " ~ 사이에"와 "바로 ~ 사이에", 또는 " ~ 에 이웃하는"과 " ~ 에 직접 이웃하는" 등도 마찬가지의 취지를 가지고 있는 것으로 해석되어야 한다.
또한, 본 명세서에 있어서 "일면", "타면", "일측", "타측", "제 1", "제 2" 등의 용어는, 하나의 구성 요소에 대해서 이 하나의 구성 요소가 다른 구성 요소로부터 명확하게 구별될 수 있도록 하기 위해서 사용된다.
하지만, 이와 같은 용어에 의해서 해당 구성 요소의 의미가 제한적으로 사용되는 것은 아님을 알아야 한다.
또한, 본 명세서에서 "상", "하", "좌", "우" 등의 위치와 관련된 용어는, 사용된다면, 해당 구성 요소에 대해서 해당 도면에서의 상대적인 위치를 나타내고 있는 것으로 이해하여야 한다.
또한, 이들의 위치에 대해서 절대적인 위치를 특정하지 않는 이상은, 이들 위치 관련 용어가 절대적인 위치를 언급하고 있는 것으로 이해하여서는 아니 된다.
더욱이, 본 발명의 명세서에서는, "…부", "…기", "모듈", "장치" 등의 용어는, 사용된다면, 하나 이상의 기능이나 동작을 처리할 수 있는 단위를 의미한다.
본 명세서에 첨부된 도면에서 본 발명을 구성하는 각 구성 요소의 크기, 위치, 결합 관계 등은 본 발명의 사상을 충분히 명확하게 전달할 수 있도록 하기 위해서 또는 설명의 편의를 위해서 일부 과장 또는 축소되거나 생략되어 기술되어 있을 수 있고, 따라서 그 비례나 축척은 엄밀하지 않을 수 있다.
또한, 이하에서, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 구성, 예를 들어, 종래 기술을 포함하는 공지 기술에 대한 상세한 설명은 생략될 수도 있다.
본 발명은 상술한 과제를 해결하기 위하여, 이차원 수평 초격자를 템플릿으로 활용한다. 이로써 이차원 수평 초격자 템플릿을 통한 선택적 증착으로, Top-down 방식으로 형성하기 어려운 좁은 피치 사이즈에서도 CVD(Chemical Vapor Deposition)나 ALD(Atomic Layer Deposition) 공정으로 증착이 가능하다.
이하, 첨부된 도면을 참고로 하여 본 개시에 따른 실시예들의 수평 초격자 기반 선택적 증착 기술을 설명하면 다음과 같다.
본 발명은 이차원 수평 초격자 구조에서 선택적으로 다양한 물질을 증착할 수 있다는 현상 및 그 구조에 관한 것이며, 하기에서 설명되는 실시의 구체적 내용은 가장 적절하다고 판단되는 MoS2와 MoSe2 단일층 수평 초격자 템플릿에 Al2O3를 선택적으로 증착시켜 하드마스크로 활용하는 한가지 예시일 뿐이며, 본 발명의 범위는 이에 제한되지 않는다.
도 1은 본 발명의 일 실시예에 따라 CVD를 통해 이차원 수평 초격자 템플릿을 제조하는 공정을 설명하는 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에서 수평 초격자는 서로 다른 2가지 이차원 물질(102, 104)로 구성되어 있으며, 성장온도는 섭씨 500도~900도의 고온에서 진행된다. 대표적인 이차원 물질인 MoS2(102)와 MoSe2(104)의 수평 초격자를 성장하기 위해 Molybdenum 전구체는 일정하게 흘려주고, DES(Diethyl Sulfide)와 DMSe(Dimethyl Selenide)와 같은 기상 chalcogen 전구체를 MFC(Mass Flow Controller)를 이용하여 정밀하게 번갈아 흘려준다. 기상 chalcogen 전구체는 상기에서 언급한 물질 이외의 것들 또한 가능하며, 금속 물질이 다른 수평 초격자의 형성의 경우 유기 금속 전구체를 활용하여 형성 가능하다. 기판은 이차원 물질이 성장 가능한 대부분의 물질에서 가능하며, 일반적으로 잘 알려진 실리콘 및 실리콘 산화물 기판(100)이 바람직한 실시예로 활용된다. 형성되는 수평 초격자는 선폭 수 nm ~ 수 um 수준까지 조절 가능하다.
도 2 및 3은 각각 본 발명의 일 실시예에 따라 제조된 이차원 수평 초격자 템플릿을 이용한 선택적 증착방법을 설명하는 모식도 및 단면도이다.
도 2 및 3을 참조하면, 이차원 수평 초격자를 이루는 템플릿(MoS2, MoSe2) 중 strain이 발생하는 MoSe2(104) 영역에 선택적으로 물질(106)의 물리적 흡착(physisorption)이 발생하며, 이로써 Top-down 방식으로 형성하기 어려운 좁은 피치 사이즈에서도 선택적 증착이 가능하다.
즉, ALD를 통해 MoSe2(104) 영역 위에 Al-2O3(106)가 증착되는데(도 3 참조), 이차원 물질은 표면에 dangling bond가 없기 때문에 다른 물질들이 물리흡착으로 증착되는 것으로 알려져있다.
하지만 본 발명에 따른 이차원 수평 초격자의 경우 MoS2보다 MoSe2의 격자 상수가 크며, Young's Modulus가 작기에 변형률이 MoSe2에 지배적으로 발생하게 된다. 본 발명에서 변형률이 큰 이차원 물질 위에서 물리 흡착 확률이 높아짐을 최초로 확인하였으며, 이 원리를 이용하여 다양한 물질을 물리적 변형도가 큰 이차원 물질에만 선택적으로 증착시킨다. 수평 초격자의 형성은 상기에서 언급한 조합에 국한되지 않으며, ALD로 증착되는 물질 또한 상기에서 언급한 6가지의 물질에 국한되지 않는다. ALD 공정은 통상적으로 알려진 증착 공정을 따른다.
도 4 및 5는 각각 산화물을 선택적으로 수평 초격자 위에 증착한 상황에서 RIE로 아래의 실리콘 및 실리콘 산화물를 요철구조로 식각하는 공정을 설명하는 단면도, 그 모식도이다.
도 4 및 5를 참조하면, 본 발명의 일 실시예로 증착되는 산화물로 Al2O3가 있으며, 이 경우 Al2O3와 실리콘 산화물의 식각 속도 차이가 큰 CF4, Ar, O2 혼합 가스를 사용하여 RIE 공정으로 기판 식각을 진행하였으나, 본 발명의 범위는 이에 제한되지 않으며 Ru 등의 금속, Sb2Te3, Sb2Se3 등의 상변화 물질, Te 등의 칼코겐 물질 등 다양한 물질을 증착하여 각각의 응용 소자를 형성할 수 있다(도 5 참조).
도 6 및 7은 각각 수백 ~ 수십 nm 선폭의 2D lateral superlattice를 CVD로 성장한 SEM 이미지이고, 좁은 선폭과 피치를 가지는 템플릿 제조가 가능하다는 것을 나타내는 SEM 이미지이다.
도 6을 참조하면, 변형률 차이가 있는 2가지의 이차원 물질이 초격자를 이루는 템플릿이 정밀한 치수로 제조될 수 있음을 확인할 수 있으며, 도 7은 좁은 선폭과 피치를 가지는 템플릿이 제어된 방식으로 제조가능하다는 것을 나타낸다.
도 8은 본 발명의 일 실시예에 따라 이차원 물질이 초격자를 이루는 템플릿을 통하여 Al2O3를 ALD로 증착한 후의 SEM과 AFM 이미지이다.
도8을 참조하면, 이차원 초격자 템플릿를 통하여 Al2O3가 높은 해상도로 증착됨을 확인할 수 있다.
도 9는 선폭을 달리 구성한 후 Al2O3를 증착한 후의 SEM 이미지이다.
도 9를 참조하면, 다양한 선폭에서도 선택적 증착이 가능하다는 것을 알 수 있다. 이것은 기존의 Top-down 방식에서는 복잡한 리쏘그래피 공정 등이 필요했다는 점에서 본 발명이 가지는 효과를 명확히 설명해주는 결과이다.
도 10은 증착물질이 초격자 구조의 템플릿 한 영역(MoSe2) 위에서만 선택적으로 증착됨을 확인시켜주는 HAADF-STEM, EDS mapping 결과이다.
도 11은 본 발명의 일 실시예에 따라 이차원 물질이 초격자를 이루는 템플릿을 이용하여 다양한 물질의 증착이 가능함을 보여주는 실험결과이다.
도 11을 참조하면, Al2O3, HfO2, Ru (metal), Te, Sb2Te3, Sb2Se3 총 6개의 물질에서 선택적 증착이 가능함을 확인할 수 있다.
도 12는 각각 본 발명에 따른 템플릿을 통하여 실리콘 트렌치 구조 형성하다는 것을 증명하는 Tilted SEM, Cross-section SEM, BF-TEM, HAADF-STEM, EDS mapping 결과이다.
도 13은 변형률이 큰 MoSe2에 Al2O3 ALD 증착에 필요한 Al 전구체 분자인 TMA 분자가 선택적으로 흡착되는 것을 나타내는 그래프이다.
도 13을 참조하면, 변형률의 차이가 발생한 상황에서 MoSe2에서의 흡착에너지가 감소한 것을 알 수 있다. 이것은 낮아지는 흡착 에너지로 인하여 물리적 흡착이 MoSe2에 선택적으로 가능하다는 것을 시사한다.
도 14는 Al2O3 이외에도 4 종류의 상이한 물질의 선택적 증착이 가능하다는 것을 나타내는 결과이고, 도 15는 실제로 변형률이 걸리는 영역에서 흡착에너지(도 13 참조)가 낮아지며, 이로써 선택적인 증착이 가능하다는 것을 나타내는 도면이다.
100 : 기판
102 : CVD로 형성된 변형도가 적은 이차원 단일층 물질 A (MoS2, etc)
104 : CVD로 형성된 변형도가 큰 이차원 단일층 물질 B (MoSe2, etc)
106 : ALD로 증착되는 물질 - Al2O3, HfO2, Ru, Sb2Te3, Sb2Se3, Te, etc

Claims (10)

  1. 증착공정을 위한 템플릿으로, 두 종류 이상의 이차원물질이 초격자를 이루며, 상기 두 종류 이상의 이차원 물질의 변형률은 상이한 것을 특징으로 하는 이차원 수평 초격자 구조 템플릿.
  2. 제 1항에 있어서,
    상기 증착공정 중 증착되는 물질은 상기 변형률이 상이한 이차원 물질 중 어느 하나에만 선택적으로 증착되는 것을 특징으로 하는 이차원 수평 초격자 구조 템플릿.
  3. 제 1항에 있어서,
    상기 증착공정은 CVD 또는 ALD 공정인 것을 특징으로 하는 이차원 수평 초격자 구조 템플릿.
  4. 제 2항에 있어서,
    상기 두 종류 이상의 이차원 물질 중 변형률이 큰 이차원 물질 상에 상기 증착되는 물질이 선택적으로 증착되는 것을 특징으로 하는 이차원 수평 초격자 구조 템플릿.
  5. 제 1항 내지 제 4항 중 어느 한 항에 따른 이차원 수평 초격자 구조 템플릿을 이용한 증착공정.
  6. 제 5항에 있어서, 상기 증착공정은,
    제 1항 내지 제 4항 중 어느 한 항에 따른 이차원 수평 초격자 구조 템플릿을 기판 상에 성장하는 단계; 및
    상기 이차원 수평 초격자 구조 템플릿 상에 증착되는 물질을 포함하는 증착가스를 접촉시키는 단계를 포함하며,
    상기 증착되는 물질은
    이차원 수평 초격자 구조 템플릿. 변형률이 상이한 이차원 물질 중 어느 하나에만 선택적으로 증착되는 것을 특징으로 하는 이차원 수평 초격자 구조 템플릿을 이용한 증착공정.
  7. 제 6항에 있어서,
    상기 이차원 수평 초격자 구조 템플릿의 이차원물질은 전이금속디칼코게나이드, 그래핀 중 선택된 어느 하나 이상을 포함하는 것을 특징으로 하는 이차원 수평 초격자 구조 템플릿을 이용한 증착공정.
  8. 제 6항에 있어서,
    상기 증착되는 물질은 Al2O3, HfO2, Ru, Sb2Te3, Sb2Se3, 및 Te로 이루어진 군으로부터 선택된 어느 하나 이상인 것을 특징으로 하는 증착공정.
  9. 제 6항에 따른 증착공정을 진행하는 단계; 및
    상기 기판의 후면을 식각하는 단계를 포함하는 하드마스크 제조방법.
  10. 제 9항에 있어서,
    상기 기판의 후면을 식각하는 공정은 RIE 공정인 것을 특징으로 하는 하드마스크 제조방법.


KR1020220053562A 2021-11-26 2022-04-29 이차원 수평 초격자 구조 템플릿 및 이를 이용한 증착방법 KR20230078473A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210165231 2021-11-26
KR1020210165231 2021-11-26

Publications (1)

Publication Number Publication Date
KR20230078473A true KR20230078473A (ko) 2023-06-02

Family

ID=86755915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220053562A KR20230078473A (ko) 2021-11-26 2022-04-29 이차원 수평 초격자 구조 템플릿 및 이를 이용한 증착방법

Country Status (1)

Country Link
KR (1) KR20230078473A (ko)

Similar Documents

Publication Publication Date Title
US8138088B2 (en) Manufacturing method of structure by imprint
JP6028384B2 (ja) ナノインプリントリソグラフィ用テンプレートの製造方法
Haas et al. Nanoimprint and selective-area MOVPE for growth of GaAs/InAs core/shell nanowires
JP6167609B2 (ja) ナノインプリント用テンプレート、ナノインプリント用テンプレートを用いたパターン形成方法、およびナノインプリント用テンプレートの製造方法
CN106030406B (zh) 用于亚20nm特征的均匀压印图案转移的方法
CN103597619A (zh) 制造装置的方法
JP5742517B2 (ja) サンプルドグレーティングの形成方法及び半導体レーザの製造方法
US20120156882A1 (en) Method for fabricating large-area nanoscale pattern
TW201344749A (zh) 以塡膠燒結方式製造選擇性成長遮罩之方法
Yasmeen et al. Atomic layer deposition beyond thin film deposition technology
TWI538011B (zh) 經由多階壓印處理之高對比對準標記
KR20230078473A (ko) 이차원 수평 초격자 구조 템플릿 및 이를 이용한 증착방법
JP5499920B2 (ja) 半導体光デバイスの製造方法
JP4997811B2 (ja) モールド及びモールドの作製方法
JP5267945B2 (ja) 三次元微細加工方法及び三次元微細構造
KR101036692B1 (ko) 다중 양자점 나노소자의 제작방법 및 그에 따른 다중 양자점 나노소자
JP2011159824A (ja) ナノインプリント法による樹脂パターン形成方法及び回折格子の形成方法
JP5494992B2 (ja) 三次元微細加工基板
JP6213610B2 (ja) ナノインプリントリソグラフィ用テンプレートの製造方法
JP4052430B2 (ja) 無機多層レジストのイオンビーム微細加工方法及びこの方法による半導体デバイス、量子デバイス、マイクロマシーンコンポーネント及び微細構造体
JP6512254B2 (ja) ナノインプリントリソグラフィ用テンプレートの製造方法
US20240012331A1 (en) Method of manufacturing patterned base member, processing method, and method of manufacturing laser element
JP2009076795A (ja) 三次元微細加工方法及び三次元微細構造
KR20240070020A (ko) 선택적으로 패터닝된 나노 구조물 및 나노 구조물의 선택적 패터닝 방법
KR101026507B1 (ko) 삼차원 미세 가공 방법 및 고밀도 삼차원 미세 구조

Legal Events

Date Code Title Description
E902 Notification of reason for refusal