KR20230076680A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR20230076680A
KR20230076680A KR1020210163829A KR20210163829A KR20230076680A KR 20230076680 A KR20230076680 A KR 20230076680A KR 1020210163829 A KR1020210163829 A KR 1020210163829A KR 20210163829 A KR20210163829 A KR 20210163829A KR 20230076680 A KR20230076680 A KR 20230076680A
Authority
KR
South Korea
Prior art keywords
level
signal
self
internal
refresh
Prior art date
Application number
KR1020210163829A
Other languages
English (en)
Inventor
김창현
심석보
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210163829A priority Critical patent/KR20230076680A/ko
Priority to US17/695,263 priority patent/US11900982B2/en
Priority to CN202210429214.5A priority patent/CN116168741A/zh
Publication of KR20230076680A publication Critical patent/KR20230076680A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

반도체장치는 터미네이션저항이 연결된 수신노드로부터 칩선택신호를 수신하여 제1 내부칩선택신호를 생성하는 제1 리시버를 포함한다. 또한, 반도체장치는 상기 제1 내부칩선택신호를 토대로 내부커맨드어드레스로부터 셀프리프레쉬동작에 진입하기 위한 커맨드펄스를 생성하는 커맨드펄스생성회로를 포함한다. 추가로, 반도체장치는 상기 커맨드펄스를 토대로 상기 셀프리프레쉬동작에 진입할 때, 상기 터미네이션저항의 값을 조절하기 위한 저항값변경신호를 생성하는 동작제어회로를 포함하는 반도체장치.

Description

반도체장치{SEMICONDUCTOR}
본 개시는 셀프리프레쉬동작에서 터미네이션저항의 값을 조절하는 반도체장치에 관한 것이다.
반도체장치 중 디램(DRAM)은 일정 시간이 지난 후 메모리 셀에 저장된 데이터가 소실되는 휘발성메모리로서 데이터를 다시 저장하는 리프레쉬동작을 수행하여야 한다. 디램(DRAM)은 내부에서 리프레쉬동작을 위한 커맨드를 자동적으로 생성함으로써 주기적으로 리프레쉬동작을 수행하는 셀프리프레쉬동작을 수행할 수 있다.
반도체장치는 외부 임피던스와 내부 임피던스를 매칭하기 위한 온-다이 터미네이션회로(On-Die Termination Circuit)를 구비함으로써, 신호 무결성(Signal Integrity)을 개선시킬 수 있다.
본 개시는 셀프리프레쉬동작에서 터미네이션저항의 값을 조절하는 반도체장치를 제공한다.
이를 위해 본 개시는 터미네이션저항이 연결된 수신노드로부터 칩선택신호를 수신하여 제1 내부칩선택신호를 생성하는 제1 리시버; 상기 제1 내부칩선택신호를 토대로 내부커맨드어드레스로부터 셀프리프레쉬동작에 진입하기 위한 커맨드펄스를 생성하는 커맨드펄스생성회로; 및 상기 커맨드펄스를 토대로 상기 셀프리프레쉬동작에 진입할 때, 상기 터미네이션저항의 값을 조절하기 위한 저항값변경신호를 생성하는 동작제어회로를 포함하는 반도체장치를 제공한다.
또한, 본 개시는 셀프리프레쉬동작에 진입하기 위해 칩선택신호의 레벨이 천이될 때 저항값변경신호를 생성하는 동작제어회로; 및 상기 칩선택신호를 수신하는 수신노드에 연결된 터미네이션저항을 포함하되, 상기 저항값변경신호를 토대로 상기 터미네이션저항의 값을 조절하는 온-다이터미네이션회로를 포함하는 반도체장치를 제공한다.
본 개시에 의하면 셀프리프레쉬동작에 진입한 후 칩선택신호의 레벨 변동을 안정적으로 제어하기 위해 셀프리프레쉬동작에 진입할 때 칩선택신호를 수신하는 리시버에 연결된 터미네이션저항의 값을 조절함으로써, 셀프리프레쉬동작에서 칩선택신호의 레벨 변동에 따른 오동작을 방지할 수 있다.
또한, 본 개시에 의하면 셀프리프레쉬동작에 진입한 후 지연시간이 경과될 때, 칩선택신호를 수신하는 리시버를 전환하고, 칩선택신호를 수신하는 리시버에 연결된 터미네이션저항을 디스에이블시킴으로써, 셀프리프레쉬동작을 수행하는 구간 동안 소모되는 전력을 줄일 수 있다.
도 1은 본 개시의 일 예에 따른 전자시스템의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체장치의 구성의 일 예를 도시한 블럭도이다.
도 3은 도 2에 도시된 온-다이터미네이션회로의 일 예를 도시한 도면이다.
도 4는 도 3에 도시된 내부설정코드생성회로의 일 예를 도시한 회로도이다.
도 5는 도 3에 도시된 내부설정코드생성회로의 다른 예를 도시한 회로도이다.
도 6은 도 2에 도시된 제1 리시버의 일 예를 도시한 회로도이다.
도 7은 도 2에 도시된 제2 리시버의 일 예를 도시한 회로도이다.
도 8은 도 2에 도시된 커맨드펄스생성회로의 일 예를 도시한 도면이다.
도 9는 도 2에 도시된 동작제어회로의 일 예를 도시한 블럭도이다.
도 10은 도 9에 도시된 셀프리프레쉬신호생성회로의 일 예를 도시한 회로도이다.
도 11은 도 9에 도시된 내부셀프리프레쉬신호생성회로의 일 예를 도시한 회로도이다.
도 12는 도 9에 도시된 인에이블신호생성회로의 일 예를 도시한 회로도이다.
도 13은 도 9에 도시된 플래그생성회로의 일 예를 도시한 회로도이다.
도 14는 도 9에 도시된 저항값변경신호생성회로의 일 예를 도시한 회로도이다.
도 15, 도 16, 도 17 및 도 18은 도 2에 도시된 반도체장치에서 수행되는 동작을 설명하기 위한 타이밍도들이다.
다음의 실시예들의 기재에 있어서, "기 설정된"이라는 용어는 프로세스나 알고리즘에서 매개변수를 사용할 때 매개변수의 수치가 미리 결정되어 있음을 의미한다. 매개변수의 수치는 실시예에 따라서 프로세스나 알고리즘이 시작할 때 설정되거나 프로세스나 알고리즘이 수행되는 구간 동안 설정될 수 있다.
다양한 구성요소들을 구별하는데 사용되는 "제1" 및 "제2" 등의 용어는 구성요소들에 의해 한정되지 않는다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 반대로 제2 구성요소는 제1 구성요소로 명명될 수 있다.
하나의 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 할 때 직접적으로 연결되거나 중간에 다른 구성요소를 매개로 연결될 수도 있다고 이해되어야 한다. 반면 "직접 연결되어" 및 "직접 접속되어"라는 기재는 하나의 구성요소가 다른 구성요소에 또 다른 구성요소를 사이에 두지 않고 직접 연결된다고 이해되어야 한다.
"로직하이레벨" 및 "로직로우레벨"은 신호들의 로직레벨들을 설명하기 위해 사용된다. "로직하이레벨"을 갖는 신호는 "로직로우레벨"을 갖는 신호와 구별된다. 예를 들어, 제1 전압을 갖는 신호가 "로직하이레벨"을 갖는 신호에 대응할 때 제2 전압을 갖는 신호는 "로직로우레벨"을 갖는 신호에 대응할 수 있다. 일 실시예에 따라 "로직하이레벨"은 "로직로우레벨"보다 큰 전압으로 설정될 수 있다. 한편, 신호들의 로직레벨들은 실시예에 따라서 다른 로직레벨 또는 반대의 로직레벨로 설정될 수 있다. 예를 들어, 로직하이레벨을 갖는 신호는 실시예에 따라서 로직로우레벨을 갖도록 설정될 수 있고, 로직로우레벨을 갖는 신호는 실시예에 따라서 로직하이레벨을 갖도록 설정될 수 있다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 개시의 일 예에 따른 전자시스템(100)의 구성을 도시한 블럭도이다. 도 1에 도시된 바와 같이, 전자시스템(100)은 컨트롤러(110) 및 반도체장치(120)를 포함할 수 있다. 컨트롤러(110)는 칩선택신호(CS_n)를 제1 전송라인(130_1)을 통해 반도체장치(120)로 전송할 수 있다. 컨트롤러(110)는 제2 전송라인(130_2)을 통해 커맨드어드레스(CA)를 반도체장치(120)로 전송할 수 있다. 컨트롤러(110)는 제3 전송라인(130_3)을 통해 클럭(CK)을 반도체장치(120)로 전송할 수 있다. 반도체장치(120)는 메모리장치로 구현될 수 있다. 반도체장치(120)는 컨트롤러(110)로부터 칩선택신호(CS_n), 커맨드어드레스(CA) 및 클럭(CK)을 수신하여 셀프리프레쉬동작 또는 노멀동작을 수행할 수 있다. 노멀동작은 라이트동작, 리드동작, 액티브동작 및 프리차지동작 등 다양한 내부동작들을 포함할 수 있다.
컨트롤러(110)는 칩선택신호(CS_n)를 구동하여 출력하는 칩선택신호트랜스미터(CS_n TX)(111)를 포함할 수 있다. 컨트롤러(110)는 칩선택신호트랜스미터(111)를 통해 칩선택신호(CS_n)의 레벨을 설정할 수 있다. 컨트롤러(110)는 반도체장치(120)가 셀프리프레쉬동작에 진입하도록 칩선택신호(CS_n)의 레벨을 설정레벨에서 제1 타겟레벨로 천이시켰다가 설정구간 이후 다시 설정레벨로 천이시킬 수 있다. 본 실시예에서 설정구간은 클럭(CK)의 한 주기로 설정되나, 실시예에 따라 다양하게 설정될 수 있다. 컨트롤러(110)는 반도체장치(120)가 셀프리프레쉬동작에 진입한 후 지연시간이 경과될 때, 반도체장치(120)에서 소모되는 전력을 제어하기 위해 칩선택신호(CS_n)의 레벨을 설정레벨에서 제2 타겟레벨로 천이시킬 수 있다. 지연시간은 반도체장치(120)가 셀프리프레쉬동작에 진입할 때 커맨드어드레스(CA)의 입력을 차단하는데 걸리는 시간을 의미한다. 설정레벨과 제2 타겟레벨 간의 차는 설정레벨과 제1 타겟레벨 간의 차보다 크게 설정될 수 있다.
컨트롤러(110)는 반도체장치(120)가 셀프리프레쉬동작을 종료하도록 칩선택신호(CS_n)의 레벨을 제2 타겟레벨에서 설정레벨로 천이시킬 수 있다.
컨트롤러(110)는 반도체장치(120)가 셀프리프레쉬동작을 종료한 후 종료지연시간이 경과될 때, 반도체장치(120)가 셀프리프레쉬동작이 종료되었음을 인식하도록 칩선택신호(CS_n)의 레벨을 설정레벨에서 제1 타겟레벨로 천이시켰다가 설정구간 이후 다시 설정레벨로 천이시킬 수 있다. 종료지연시간은 반도체장치(120)가 셀프리프레쉬동작이 종료되었음을 안정적으로 인식하기 위해 요구되는 시간이다.
반도체장치(120)는 온-다이터미네이션회로(ODT CIRCUIT)(203), 칩선택신호리시버(CS_n RX)(205) 및 동작제어회로(OPERATION CONTROL CIRCUIT)(217)를 포함할 수 있다. 온-다이터미네이션회로(203)는 터미네이션저항(미도시) 및 터미네이션저항의 값을 조절하는 터미네이션드라이버(미도시)를 포함할 수 있다. 칩선택신호리시버(205)는 온-다이터미네이션회로(203)에 포함된 터미네이션저항이 연결된 노드로부터 칩선택신호(CS_n)를 수신할 수 있다.
동작제어회로(217)는 셀프리프레쉬동작에 진입하기 위해 칩선택신호(CS_n)의 레벨이 설정레벨에서 제1 타겟레벨로 천이될 때, 온-다이터미네이션회로(203)에 포함된 터미네이션저항의 값을 조절하기 위한 저항값변경신호(도 2의 RTT_C)를 생성할 수 있다. 온-다이터미네이션회로(203)는 저항값변경신호(RTT_C)를 토대로 터미네이션드라이버의 구동력을 제어함으로써, 터미네이션저항의 값을 조절할 수 있다. 이에 따라, 반도체장치(120)는 셀프리프레쉬동작에 진입한 후 지연시간이 경과됨에 따라 설정레벨에서 제2 타겟레벨로 천이되는 칩선택신호(CS_n)의 레벨을 안정적으로 제어함으로써, 셀프리프레쉬동작에서 칩선택신호(CS_n)의 레벨 변동에 따른 오동작을 방지할 수 있다.
동작제어회로(217)는 셀프리프레쉬동작에 진입한 후 지연시간이 경과됨에 따라 칩선택신호(CS_n)의 레벨이 설정레벨에서 제2 타겟레벨로 천이될 때, 칩선택신호리시버(205)의 제1 리시버(도 2의 205)를 칩선택신호리시버(205)의 제2 리시버(도 2의 207)로 전환시키고, 온-다이터미네이션회로(203)에 포함된 터미네이션저항을 디스에이블시킬 수 있다. 이에 따라, 반도체장치(120)는 셀프리프레쉬동작을 수행하는 구간 동안 소모되는 전력을 줄일 수 있다.
동작제어회로(217)는 셀프리프레쉬동작이 종료됨에 따라 칩선택신호(CS_n)의 레벨이 제2 타겟레벨에서 설정레벨로 천이될 때, 칩선택신호리시버(205)의 제2 리시버(도 2의 207)를 칩선택신호리시버(205)의 제1 리시버(도 2의 205)로 전환시키고, 온-다이터미네이션회로(203)에 포함된 터미네이션저항을 인에이블시킬 수 있다.
도 2는 도 1에 도시된 반도체장치(120)의 구성의 일 예를 도시한 블럭도이다. 도 2에 도시된 바와 같이, 반도체장치(120)는 모드레지스터(MODE REGISTER)(201), 온-다이터미네이션회로(ODT CIRCUIT)(203), 칩선택신호리시버(205), 커맨드어드레스리시버(CA RX)(211), 클럭리시버(CK RX)(213), 커맨드펄스생성회로(COMMAND PULSE GEN)(215), 동작제어회로(OPERATION CONTROL CIRCUIT)(217) 및 내부회로(INTERNAL CIRCUIT)(219)를 포함할 수 있다.
모드레지스터(201)는 설정코드(OP)를 저장 및 출력할 수 있다. 설정코드(OP)는 온-다이터미네이션회로(203)에 포함된 터미네이션저항(도 3의 RTT)의 값을 설정하기 위한 로직레벨조합을 가질 수 있다.
온-다이터미네이션회로(203)는 칩선택신호(CS_n)가 수신되는 수신노드(nd_RX)와 연결된 터미네이션저항(도 3의 RTT)을 포함할 수 있다. 온-다이터미네이션회로(203)는 인에이블신호(EN)가 활성화되는 구간 동안 터미네이션저항(RTT)을 인에이블시킬 수 있다. 온-다이터미네이션회로(203)는 터미네이션저항(도 3의 RTT)의 값을 조절하는 터미네이션드라이버(도 3의 223)를 포함할 수 있다. 온-다이터미네이션회로(203)는 설정코드(OP) 및 저항값변경신호(RTT_C)를 토대로 터미네이션드라이버(223)의 구동력을 제어함으로써, 터미네이션저항(RTT)의 값을 조절할 수 있다. 온-다이터미네이션회로(203)는 저항값변경신호(RTT_C)가 비활성화될 때, 설정코드(OP)의 로직레벨조합에 따라 터미네이션저항(RTT)의 값을 설정할 수 있다. 온-다이터미네이션회로(203)는 저항값변경신호(RTT_C)가 활성화될 때, 터미네이션저항(RTT)의 값을 기 설정된 값으로 설정할 수 있다. 기 설정된 값은 실시예에 따라 다양하게 설정될 수 있다. 일 예로, 온-다이터미네이션회로(203)는 저항값변경신호(RTT_C)가 활성화될 때, 저항값변경신호(RTT_C)가 비활성화될 때에 비해 터미네이션드라이버(223)의 구동력을 낮춤으로써, 터미네이션저항(RTT)의 값을 높게 설정할 수 있다. 즉, 저항값변경신호(RTT_C)는 칩선택신호(CS_n)의 레벨 변동을 안정적으로 제어하도록 터미네이션드라이버(223)의 구동력을 조절하기 위해 활성화될 수 있다. 온-다이터미네이션회로(203)의 구성 및 동작 방법은 도 3에서 구체적으로 후술한다.
칩선택신호리시버(205)는 온-다이터미네이션회로(203)에 포함된 터미네이션저항(도 3의 RTT)이 연결된 수신노드(nd_RX)로부터 칩선택신호(CS_n)를 수신하는 제1 리시버(FIRST RX)(207) 및 제2 리시버(SECOND RX)(209)를 포함할 수 있다. 칩선택신호(CS_n)의 레벨은 전원전압(VDD)의 레벨 및 접지전압(VSS)의 레벨 사이로 설정될 수 있다. 전원전압(VDD) 및 접지전압(VSS)는 전원패드(미도시)로부터 인가될 수 있다. 본 실시예에서, 칩선택신호(CS_n)의 설정레벨은 전원전압(VDD)의 레벨로 설정되고, 칩선택신호(CS_n)의 제1 타겟레벨은 전원전압(VDD)의 레벨 및 전원전압(VDD)의 절반 레벨 사이로 설정되며, 칩선택신호(CS_n)의 제2 타겟레벨은 접지전압(VSS)의 레벨로 설정될 수 있다. 이는 하나의 실시예일 뿐, 칩선택신호(CS_n)의 설정레벨, 제1 타겟레벨 및 제2 타겟레벨은 실시예에 따라 다양하게 설정될 수 있다.
제1 리시버(207)는 인에이블신호(EN) 및 기준전압(VREF_CS)을 토대로 수신노드(nd_RX)로부터 칩선택신호(CS_n)를 수신하여 제1 내부칩선택신호(ICS1)를 생성할 수 있다. 제1 리시버(207)는 인에이블신호(EN)가 활성화되는 구간 동안 인에이블될 수 있다. 제1 리시버(207)는 인에이블신호(EN)가 활성화되는 구간 동안 칩선택신호(CS_n)의 레벨을 기준전압(VREF_CS)의 레벨과 비교하여 제1 내부칩선택신호(ICS1)의 로직레벨을 설정할 수 있다. 기준전압(VREF_CS)의 레벨은 설정레벨 및 제1 타겟레벨 사이로 설정될 수 있다. 일 예로, 제1 리시버(207)는 셀프리프레쉬동작에 진입하기 위해 칩선택신호(CS_n)의 레벨이 설정레벨에서 제1 타겟레벨로 천이될 때, 제1 내부칩선택신호(ICS1)의 로직레벨을 기 설정된 로직레벨로 설정할 수 있다. 다른 예로, 제1 리시버(207)는 셀프리프레쉬동작에 진입한 후 지연시간이 경과됨에 따라 칩선택신호(CS_n)의 레벨이 설정레벨에서 제2 타겟레벨로 천이될 때, 제1 내부칩선택신호(ICS1)의 로직레벨을 기 설정된 로직레벨로 설정할 수 있다. 또 다른 예로, 제1 리시버(207)는 셀프리프레쉬동작이 종료된 후 종료지연시간이 경과됨에 따라 칩선택신호(CS_n)의 레벨이 설정레벨에서 제1 타겟레벨로 천이될 때, 제1 내부칩선택신호(ICS1)의 로직레벨을 기 설정된 로직레벨로 설정할 수 있다. 기 설정된 로직레벨은 본 실시예에서 로직로우레벨로 설정되나, 실시예에 따라 로직하이레벨로도 설정될 수 있다. 제1 리시버(207)는 칩선택신호(CS_n)의 레벨과 기준전압(VREF_CS)의 레벨의 차이를 증폭하여 제1 내부칩선택신호(ICS1)가 출력되는 출력노드를 구동하는 차동증폭기(Differential Amplifier)로 구현될 수 있다. 제1 리시버(207)의 구성 및 동작 방법은 도 6에서 구체적으로 후술한다.
제2 리시버(209)는 셀프리프레쉬신호(SREF)를 토대로 수신노드(nd_RX)로부터 칩선택신호(CS_n)를 수신하여 제2 내부칩선택신호(ICS2)를 생성할 수 있다. 제2 리시버(209)는 셀프리프레쉬신호(SREF)가 활성화되는 구간 동안 인에이블될 수 있다. 제2 리시버(209)는 셀프리프레쉬신호(SREF)가 활성화되는 구간 동안 칩선택신호(CS_n)의 레벨에 따라 제2 내부칩선택신호(ICS2)의 로직레벨을 설정할 수 있다. 일 예로, 제2 리시버(209)는 셀프리프레쉬동작에 진입한 후 지연시간이 경과됨에 따라 칩선택신호(CS_n)의 레벨이 설정레벨에서 제2 타겟레벨로 천이될 때, 제2 내부칩선택신호(ICS2)의 로직레벨을 제1 로직레벨에서 제2 로직레벨로 천이시킬 수 있다. 다른 예로, 제2 리시버(209)는 셀프리프레쉬동작을 종료하기 위해 칩선택신호(CS_n)의 레벨이 제2 타겟레벨에서 설정레벨로 천이될 때, 제2 내부칩선택신호(ICS2)의 로직레벨을 제2 로직레벨에서 제1 로직레벨로 천이시킬 수 있다. 제1 로직레벨 및 제2 로직레벨 각각은 본 실시예에서 로직하이레벨 및 로직로우레벨로 설정되나, 실시예에 따라 로직로우레벨 및 로직하이레벨로도 설정될 수 있다. 제2 리시버(209)는 칩선택신호(CS_n)의 레벨에 따라 제2 내부칩선택신호(ICS2)가 출력되는 출력노드를 구동하는 CMOS(Complementary Metal-Oxide Semiconductor) 버퍼로 구현될 수 있다. CMOS(Complementary Metal-Oxide Semiconductor) 버퍼로 구현된 제2 리시버(209)는 차동증폭기(Differential Amplifier)로 구현된 제1 리시버(207)에 비해 전력소모량이 적을 수 있다. 제2 리시버(209)의 구성 및 동작 방법은 도 7에서 구체적으로 후술한다.
커맨드어드레스리시버(211)는 커맨드어드레스(CA)를 수신하여 내부커맨드어드레스(ICA)를 생성할 수 있다. 커맨드어드레스리시버(211)는 커맨드어드레스(CA)를 버퍼링하여 내부커맨드어드레스(ICA)로 출력할 수 있다.
클럭리시버(213)는 클럭(CK)를 수신하여 내부클럭(ICK)를 생성할 수 있다. 클럭리시버(213)는 클럭(CK)을 버퍼링하여 내부클럭(ICK)으로 출력할 수 있다.
커맨드펄스생성회로(215)는 내부클럭(ICK)에 동기하여 제1 내부칩선택신호(ICS1)를 토대로 내부커맨드어드레스(ICA)로부터 커맨드펄스(SREP)를 생성할 수 있다. 커맨드펄스생성회로(215)는 제1 내부칩선택신호(ICS1)가 기 설정된 로직레벨을 가질 때, 셀프리프레쉬동작에 진입하기 위한 로직레벨조합을 가지는 내부커맨드어드레스(ICA)를 디코딩하여 셀프리프레쉬동작에 진입하기 위한 커맨드펄스(SREP)를 생성할 수 있다. 커맨드펄스생성회로(215)의 구성 및 동작 방법은 도 8에서 구체적으로 후술한다.
동작제어회로(217)는 커맨드펄스(SREP), 제1 내부칩선택신호(ICS1) 및 제2 내부칩선택신호(ICS2)를 토대로 셀프리프레쉬신호(SREF), 내부셀프리프레쉬신호(ISREF), 저항값변경신호(RTT_C) 및 인에이블신호(EN)를 생성할 수 있다. 셀프리프레쉬신호(SREF)는 셀프리프레쉬동작에 진입한 후부터 셀프리프레쉬동작을 종료할 때까지 활성화될 수 있다. 내부셀프리프레쉬신호(ISREF)는 셀프리프레쉬동작에 진입한 후부터 셀프리프레쉬동작이 종료된 후 종료지연시간이 경과될 때까지 활성화될 수 있다. 저항값변경신호(RTT_C)는 온-다이터미네이션회로(203)에 포함된 터미네이션저항(도 3의 RTT)의 값을 기 설정된 값으로 조절하기 위해 활성화될 수 있다. 인에이블신호(EN)는 온-다이터미네이션회로(203)에 포함된 터미네이션저항(RTT) 및 제1 리시버(205)를 인에이블시키기 위해 활성화될 수 있다.
동작제어회로(217)는 커맨드펄스(SREP), 제1 내부칩선택신호(ICS1) 및 제2 내부칩선택신호(ICS2)를 토대로 셀프리프레쉬신호(SREF) 및 내부셀프리프레쉬신호(ISREF) 각각의 활성화상태를 제어할 수 있다. 동작제어회로(217)는 커맨드펄스(SREP)를 토대로 셀프리프레쉬동작에 진입할 때, 셀프리프레쉬신호(SREF) 및 내부셀프리프레쉬신호(ISREF)를 활성화시킬 수 있다. 동작제어회로(217)는 활성화된 셀프리프레쉬신호(SREF)를 토대로 제2 리시버(209)를 인에이블시킬 수 있다. 동작제어회로(217)는 셀프리프레쉬동작이 종료됨에 따라 제2 내부칩선택신호(ICS2)의 로직레벨이 제2 로직레벨에서 제1 로직레벨로 천이될 때, 셀프리프레쉬신호(SREF)를 비활성화시킬 수 있다. 동작제어회로(217)는 비활성화된 셀프리프레쉬신호(SREF)를 토대로 제2 리시버(209)를 디스에이블시킬 수 있다. 동작제어회로(217)는 셀프리프레쉬동작이 종료됨에 따라 셀프리프레쉬신호(SREF)가 비활성화되는 구간에서 제1 내부칩선택신호(ICS1)가 기 설정된 로직레벨을 가질 때, 내부셀프리프레쉬신호(ISREF)를 비활성화시킬 수 있다. 즉, 동작제어회로(217)는 셀프리프레쉬동작이 종료된 후 종료지연시간이 경과됨에 따라 제1 내부칩선택신호(ICS1)가 기 설정된 로직레벨을 가질 때, 내부셀프리프레쉬신호(ISREF)를 비활성화시킬 수 있다.
동작제어회로(217)는 커맨드펄스(SREP) 및 제2 내부칩선택신호(ICS2)를 토대로 저항값변경신호(RTT_C)의 활성화상태를 제어할 수 있다. 동작제어회로(217)는 커맨드펄스(SREP)를 토대로 셀프리프레쉬동작에 진입할 때, 저항값변경신호(RTT_C)를 활성화시킬 수 있다. 즉, 동작제어회로(217)는 셀프리프레쉬동작에 진입할 때, 활성화된 저항값변경신호(RTT_C)를 토대로 온-다이터미네이션회로(203)에 포함된 터미네이션저항(도 3의 RTT)의 값을 기 설정된 값으로 조절할 수 있다. 동작제어회로(217)는 제2 내부칩선택신호(ICS2)가 제1 로직레벨에서 제2 로직레벨로 천이될 때, 저항값변경신호(RTT_C)를 비활성화시킬 수 있다. 즉, 동작제어회로(217)는 셀프리프레쉬동작에 진입한 후 지연시간이 경과될 때, 비활성화된 저항값변경신호(RTT_C)를 토대로 설정코드(OP)의 로직레벨조합에 따라 터미네이션저항(RTT)의 값을 설정할 수 있다. 이에 따라, 동작제어회로(217)는 셀프리프레쉬동작에 진입한 후 칩선택신호(CS_n)의 레벨 변동을 안정적으로 제어하기 위해 셀프리프레쉬동작에 진입할 때 칩선택신호(CS_n)를 수신하는 칩선택신호리시버(205)에 연결된 터미네이션저항(RTT)의 값을 조절함으로써, 셀프리프레쉬동작에서 칩선택신호(CS_n)의 레벨 변동에 따른 오동작을 방지할 수 있다.
동작제어회로(217)는 커맨드펄스(SREP), 제1 내부칩선택신호(ICS1) 및 제2 내부칩선택신호(ICS2)를 토대로 인에이블신호(EN)의 활성화상태를 제어할 수 있다. 동작제어회로(217)는 셀프리프레쉬신호(SREF)가 활성화되는 구간에서 제1 내부칩선택신호(ICS1)가 기 설정된 로직레벨을 가질 때, 인에이블신호(EN)를 비활성화시킬 수 있다. 즉, 동작제어회로(217)는 셀프리프레쉬동작에 진입한 후 지연시간이 경과될 때, 비활성화된 인에이블신호(EN)를 토대로 온-다이터미네이션회로(203)에 포함된 터미네이션저항(도 3의 RTT) 및 제1 리시버(205)를 디스에이블시킬 수 있다. 이에 따라, 동작제어회로(217)는 셀프리프레쉬동작에 진입한 후 지연시간이 경과될 때, 칩선택신호리시버(205)의 제1 리시버(207)를 칩선택신호리시버(205)의 제2 리시버(209)로 전환시키고, 칩선택신호리시버(205)에 연결된 터미네이션저항(RTT)을 디스에이블시킴으로써, 셀프리프레쉬동작을 수행하는 구간 동안 소모되는 전력을 줄일 수 있다. 동작제어회로(217)는 셀프리프레쉬동작이 종료됨에 따라 제2 내부칩선택신호(ICS2)의 로직레벨이 제2 로직레벨에서 제1 로직레벨로 천이될 때, 인에이블신호(EN)를 활성화시킬 수 있다. 즉, 동작제어회로(217)는 셀프리프레쉬동작이 종료될 때, 활성화된 인에이블신호(EN)를 토대로 터미네이션저항(RTT) 및 제1 리시버(205)를 인에이블시킬 수 있다.
내부회로(219)는 다수의 메모리셀(미도시)를 포함할 수 있다. 내부회로(219)는 내부셀프리프레쉬신호(ISREF)가 활성화되는 구간 동안 다수의 메모리셀에 대해 리프레쉬동작을 수행할 수 있다.
도 3은 도 2에 도시된 온-다이터미네이션회로(203)의 일 예를 도시한 도면이다. 도 3에 도시된 바와 같이, 온-다이터미네이션회로(203)는 내부설정코드생성회로(IOP GEN)(221), 터미네이션드라이버(223) 및 터미네이션저항(RTT)를 포함할 수 있다.
내부설정코드생성회로(221)는 설정코드(OP) 및 저항값변경신호(RTT_C)를 토대로 내부설정코드(IOP)를 생성할 수 있다. 내부설정코드생성회로(221)는 저항값변경신호(RTT_C)가 비활성화될 때, 설정코드(OP)를 내부설정코드(IOP)로 출력할 수 있다. 즉, 내부설정코드생성회로(221)는 저항값변경신호(RTT_C)가 비활성화될 때, 설정코드(OP)의 로직레벨조합과 동일한 로직레벨조합을 가지는 내부설정코드(IOP)를 생성할 수 있다. 일 예로, 내부설정코드생성회로(221)는 저항값변경신호(RTT_C)가 비활성화될 때, 설정코드(OP)의 로직레벨조합과 동일하게 내부설정코드(IOP)의 로직레벨조합을 'H, H, H'로 설정할 수 있다. 내부설정코드생성회로(221)는 저항값변경신호(RTT_C)가 활성화될 때, 내부설정코드(IOP)의 조합을 기 설정된 조합으로 설정할 수 있다. 기 설정된 로직레벨조합은 실시예에 따라 다양하게 설정될 수 있다. 일 예로, 내부설정코드생성회로(221)는 저항값변경신호(RTT_C)가 활성화될 때, 설정코드(OP)의 로직레벨조합에 관계없이 내부설정코드(IOP)의 로직레벨조합을 'H, L, L'로 설정할 수 있다. 내부설정코드생성회로(221)의 구성 및 동작 방법은 도 4 및 도 5를 참고하여 구체적으로 후술한다.
터미네이션드라이버(223)는 스위칭소자(223_1, 223_2, 223_3)를 포함할 수 있다. 스위칭소자의 수는 실시예에 따라 다양하게 설정될 수 있다. 스위칭소자(223_1)는 전원전압(VDD)의 단자와 내부노드(nd11) 사이에 연결될 수 있다. 스위칭소자(223_2)는 전원전압(VDD)의 단자와 내부노드(nd12) 사이에 연결될 수 있다. 스위칭소자(223_3)는 전원전압(VDD)의 단자와 내부노드(nd13) 사이에 연결될 수 있다. 실시예에 따라, 스위칭소자의 일단은 접지전압(VSS)의 단자와 연결될 수 있다. 터미네이션드라이버(223)에 포함된 스위칭소자(223_1, 223_2, 223_3)들은 내부설정코드(IOP)의 로직레벨조합에 따라 턴온여부가 결정될 수 있다. 일 예로, 내부설정코드(IOP)의 로직레벨조합이 'H, H, H'일 때, 스위칭소자(223_1, 223_2, 223_3)는 모두 턴온될 수 있다. 다른 예로, 내부설정코드(IOP)의 로직레벨조합이 'H, L, L'일 때, 스위칭소자(223_1)는 턴온되고, 스위칭소자(223_2, 223_3)는 턴오프될 수 있다. 즉, 터미네이션드라이버(223)의 구동력은 내부설정코드(IOP)의 로직레벨조합에 따라 조절될 수 있다.
터미네이션저항(RTT)는 저항소자들(R1, R2, R3)을 포함할 수 있다. 저항소자의 수는 실시예에 따라 다양하게 설정될 수 있다. 저항소자들(R1, R2, R3) 각각의 저항 값은 실시예에 따라 다양하게 설정될 수 있다. 저항소자(R1)는 칩선택신호(CS_n)를 수신하는 수신노드(nd_RX)와 내부노드(nd11) 사이에 연결될 수 있다. 저항소자(R2)는 수신노드(nd_RX)와 내부노드(nd12) 사이에 연결될 수 있다. 저항소자(R3)는 수신노드(nd_RX)와 내부노드(nd13) 사이에 연결될 수 있다. 터미네이션저항(RTT)의 값은 스위칭소자(223_1, 223_2, 223_3)들의 턴온여부에 따라 조절될 수 있다. 터미네이션저항(RTT)은 인에이블신호(EN)가 활성화되는 구간 동안 인에이블될 수 있다. 좀 더 구체적으로, 저항소자들(R1, R2, R3)은 인에이블신호(EN)가 활성화될 때 인에이블되어 각각의 저항 값을 가질 수 있다. 저항소자들(R1, R2, R3)은 인에이블신호(EN)가 비활성화될 때 디스에이블되어 하이임피던스(High-Z) 상태에 있을 수 있다.
도 4는 도 3에 도시된 내부설정코드생성회로(221)의 일 예를 도시한 회로도이다. 도 4에 도시된 바와 같이, 내부설정코드생성회로(221A)는 노어게이트들(221A_1, 221A_2, 221A_3) 및 인버터들(221A_4, 221A_5. 221A_6)을 포함할 수 있다. 노어게이트(221A_1) 및 인버터(221A_4)는 저항값변경신호(RTT_C)가 로직로우레벨로 비활성화될 때, 설정코드의 제1 비트(OP<1>)를 버퍼링하여 내부설정코드의 제1 비트(IOP<1>)로 출력할 수 있다. 노어게이트(221A_1) 및 인버터(221A_4)는 저항값변경신호(RTT_C)가 로직하이레벨로 활성화될 때, 내부설정코드의 제1 비트(IOP<1>)를 로직하이레벨로 설정할 수 있다. 노어게이트(221A_2) 및 인버터(221A_5)의 동작과 노어게이트(221A_3) 및 인버터(221A_6)의 동작은 노어게이트(221A_1) 및 인버터(221A_4)의 동작과 동일하게 구현된다.
도 5는 도 3에 도시된 내부설정코드생성회로(221)의 다른 예를 도시한 회로도이다. 도 5에 도시된 바와 같이, 내부설정코드생성회로(221B)는 인버터들(221B_1, 221B_5, 221B_6, 221B_7) 및 낸드게이트들(221B_2, 221B_3, 221B_4)을 포함할 수 있다. 인버터(221B_1)는 저항값변경신호(RTT_C)를 반전버퍼링하여 반전저항값변경신호(RTT_CB)로 출력할 수 있다. 낸드게이트(221B_2) 및 인버터(221B_5)는 반전저항값변경신호(RTT_CB)가 로직하이레벨일 때, 설정코드의 제1 비트(OP<1>)를 버퍼링하여 내부설정코드의 제1 비트(IOP<1>)로 출력할 수 있다. 낸드게이트(221B_2) 및 인버터(221B_5)는 반전저항값변경신호(RTT_CB)가 로직로우레벨일 때, 내부설정코드의 제1 비트(IOP<1>)를 로직로우레벨로 설정할 수 있다. 낸드게이트(221B_3) 및 인버터(221B_6)의 동작과 낸드게이트(221B_4) 및 인버터(221B_7)의 동작은 낸드게이트(221B_2) 및 인버터(221B_5)의 동작과 동일하게 구현된다.
도 6은 도 2에 도시된 제1 리시버(207)의 일 예를 도시한 회로도이다. 도 6에 도시된 바와 같이, 제1 리시버(207)는 전하공급회로(231) 및 전하방출회로(233)를 포함할 수 있다.
전하공급회로(231)는 PMOS 트랜지스터들(231_1, 231_2)을 포함할 수 있다. PMOS 트랜지스터(231_1)는 전원전압(VDD)의 단자 및 내부노드(nd21) 사이에 연결될 수 있다. PMOS 트랜지스터(231_1)는 내부노드(nd21)의 레벨에 따라 내부노드(nd21)에 전하를 공급할 수 있다. PMOS 트랜지스터(231_2)는 전원전압(VDD)의 단자 및 출력노드(nd22) 사이에 연결될 수 있다. PMOS 트랜지스터(231_2)는 내부노드(nd21)의 레벨에 따라 제1 내부칩선택신호(ICS1)가 출력되는 출력노드(nd22)에 전하를 공급할 수 있다.
전하방출회로(233)는 NMOS 트랜지스터들(233_1, 233_2, 233_3)을 포함할 수 있다. NMOS 트랜지스터(233_1)는 내부노드(nd21) 및 내부노드(nd23) 사이에 연결되고, 칩선택신호(CS_n)를 토대로 턴온될 수 있다. NMOS 트랜지스터(233_2)는 출력노드(nd22) 및 내부노드(nd23) 사이에 연결되고, 기준전압(VREF_CS)을 토대로 턴온될 수 있다. NMOS 트랜지스터(233_3)는 접지전압(VSS)의 단자 및 내부노드(nd23) 사이에 연결될 수 있다. NMOS 트랜지스터(233_3)는 인에이블신호(EN)가 로직하이레벨로 활성화될 때, 내부노드(nd23)의 전하를 방출할 수 있다. 전하방출회로(233)는 인에이블신호(EN)가 로직하이레벨이고, 칩선택신호(CS_n)의 레벨이 기준전압(VREF_CS)의 레벨보다 높을 때, 출력노드(nd22)에 비해 내부노드(nd21)에서 방출되는 전하량을 증가시킬 수 있다. 이에 따라, 제1 내부칩선택신호(ICS1)가 출력되는 출력노드(nd22)는 로직하이레벨로 구동될 수 있다. 전하방출회로(233)는 인에이블신호(EN)가 로직하이레벨이고, 칩선택신호(CS_n)의 레벨이 기준전압(VREF_CS)의 레벨보다 낮을 때, 내부노드(nd21)에 비해 출력노드(nd22)에서 방출되는 전하량을 증가시킬 수 있다. 이에 따라, 제1 내부칩선택신호(ICS1)가 출력되는 출력노드(nd22)는 로직로우레벨로 구동될 수 있다.
도 7은 도 2에 도시된 제2 리시버(209)의 일 예를 도시한 회로도이다. 도 7에 도시된 바와 같이, 제2 리시버(209)는 제1 구동회로(241) 및 제2 구동회로(243)를 포함할 수 있다.
제1 구동회로(241)는 PMOS 트랜지스터들(241_1, 241_2) 및 NMOS 트랜지스터들(241_3, 241_4)을 포함할 수 있다. PMOS 트랜지스터(241_1)는 전원전압(VDD)의 단자 및 PMOS 트랜지스터(241_2) 사이에 연결되고, 반전셀프리프레쉬신호(SREFB)의 로직레벨에 따라 턴온될 수 있다. 반전셀프리프레쉬신호(SREFB)는 셀프리프레쉬신호(SREF)를 반전버퍼링하여 생성될 수 있다. PMOS 트랜지스터(241_2)는 PMOS 트랜지스터(241_1) 및 내부노드(nd31) 사이에 연결되고, 칩선택신호(CS_n)의 레벨에 따라 턴온될 수 있다. PMOS 트랜지스터(241_1) 및 PMOS 트랜지스터(241_2)는 반전셀프리프레쉬신호(SREFB) 및 칩선택신호(CS_n)를 토대로 모두 턴온될 때, 내부노드(nd31)를 로직하이레벨로 구동시킬 수 있다. NMOS 트랜지스터(241_3)는 접지전압(VSS)의 단자 및 NMOS 트랜지스터(241_4) 사이에 연결되고, 셀프리프레쉬신호(SREF)의 로직레벨에 따라 턴온될 수 있다. NMOS 트랜지스터(241_4)는 내부노드(nd31) 및 NMOS 트랜지스터(241_3) 사이에 연결되고, 칩선택신호(CS_n)의 레벨에 따라 턴온될 수 있다. NMOS 트랜지스터(241_3) 및 NMOS 트랜지스터(241_4)는 셀프리프레쉬신호(SREF) 및 칩선택신호(CS_n)를 토대로 모두 턴온될 때, 내부노드(nd31)를 로직로우레벨로 구동시킬 수 있다.
제2 구동회로(243)는 PMOS 트랜지스터(243_1) 및 NMOS 트랜지스터(243_2)를 포함할 수 있다. PMOS 트랜지스터(243_1)는 전원전압(VDD)의 단자 및 제2 내부칩선택신호(ICS2)가 출력되는 출력노드(nd32) 사이에 연결될 수 있다. PMOS 트랜지스터(243_1)는 내부노드(nd31)가 로직로우레벨로 구동될 때, 출력노드(nd32)를 로직하이레벨로 구동시킬 수 있다. NMOS 트랜지스터(243_2)는 접지전압(VSS)의 단자 및 출력노드(nd32) 사이에 연결될 수 있다. NMOS 트랜지스터(243_2)는 내부노드(nd31)가 로직하이레벨로 구동될 때, 출력노드(nd32)를 로직로우레벨로 구동시킬 수 있다.
도 8은 도 2에 도시된 커맨드펄스생성회로(215)의 일 예를 도시한 도면이다. 도 8에 도시된 바와 같이, 커맨드펄스생성회로(215)는 제1 래치회로(LAT)(251), 제2 래치회로(LAT)(253) 및 커맨드디코더(COMMAND DECODER)(255)를 포함할 수 있다.
제1 래치회로(251)는 내부클럭(ICK)에 동기하여 내부커맨드어드레스(ICA)를 래치하고, 래치된 내부커맨드어드레스(ICA)를 래치커맨드어드레스(ICA_LAT)로 출력할 수 있다.
제2 래치회로(253)는 내부클럭(ICK)에 동기하여 제1 내부칩선택신호(ICS1)를 래치하고, 래치된 제1 내부칩선택신호(ICS1)를 래치칩선택신호(ICS_LAT)로 출력할 수 있다.
커맨드디코더(255)는 래치칩선택신호(ICS_LAT)를 토대로 래치커맨드어드레스(ICA_LAT)를 디코딩하여 커맨드펄스(SREP)를 생성할 수 있다. 좀 더 구체적으로, 커맨드디코더(255)는 래치칩선택신호(ICS_LAT)가 기 설정된 로직레벨을 가질 때, 셀프리프레쉬동작에 진입하기 위한 로직레벨조합을 가지는 래치커맨드어드레스(ICA_LAT)를 디코딩하여 커맨드펄스(SREP)를 생성할 수 있다.
도 9는 도 2에 도시된 동작제어회로(217)의 일 예를 도시한 블럭도이다. 도 9에 도시된 바와 같이, 동작제어회로(217)는 셀프리프레쉬제어회로(260) 및 내부동작제어회로(270)를 포함할 수 있다.
셀프리프레쉬제어회로(260)는 셀프리프레쉬신호생성회로(SREF GEN)(261) 및 내부셀프리프레쉬신호생성회로(ISREF GEN)(263)를 포함할 수 있다. 셀프리프레쉬제어회로(260)는 커맨드펄스(SREP), 제1 내부칩선택신호(ICS1) 및 제2 내부칩선택신호(ICS2)를 토대로 셀프리프레쉬신호(SREF) 및 내부셀프리프레쉬신호(ISREF)를 생성할 수 있다.
셀프리프레쉬신호생성회로(261)는 커맨드펄스(SREP) 및 제2 내부칩선택신호(ICS2)를 토대로 셀프리프레쉬신호(SREF)를 생성할 수 있다. 셀프리프레쉬신호생성회로(261)는 셀프리프레쉬동작에 진입하기 위해 활성화된 커맨드펄스(SREP)가 비활성화되는 시점에 동기하여 셀프리프레쉬신호(SREF)를 활성화시킬 수 있다. 셀프리프레쉬신호생성회로(261)는 셀프리프레쉬동작이 종료됨에 따라 제2 내부칩선택신호(ICS2)가 제2 로직레벨에서 제1 로직레벨로 천이될 때, 셀프리프레쉬신호(SREF)를 비활성화시킬 수 있다. 셀프리프레쉬신호생성회로(261)의 구성 및 동작 방법은 도 10에서 구체적으로 후술한다.
내부셀프리프레쉬신호생성회로(263)는 커맨드펄스(SREP), 셀프리프레쉬신호(SREF) 및 제1 내부칩선택신호(ICS1)를 토대로 내부셀프리프레쉬신호(ISREF)를 생성할 수 있다. 내부셀프리프레쉬신호생성회로(263)는 셀프리프레쉬동작에 진입하기 위해 활성화된 커맨드펄스(SREP)가 비활성화되는 시점에 동기하여 내부셀프리프레쉬신호(ISREF)를 활성화시킬 수 있다. 내부셀프리프레쉬신호생성회로(263)는 셀프리프레쉬신호(SREF)가 비활성화되는 구간에서 제1 내부칩선택신호(ICS1)가 기 설정된 로직레벨을 가질 때, 내부셀프리프레쉬신호(ISREF)를 비활성화시킬 수 있다. 즉, 내부셀프리프레쉬신호생성회로(263)는 셀프리프레쉬동작이 종료된 후 종료지연시간이 경과됨에 따라 제1 내부칩선택신호(ICS1)가 기 설정된 로직레벨을 가질 때, 내부셀프리프레쉬신호(ISREF)를 비활성화시킬 수 있다. 내부셀프리프레쉬신호생성회로(263)의 구성 및 동작 방법은 도 11에서 구체적으로 후술한다.
내부동작제어회로(270)는 인에이블신호생성회로(EN GEN)(271), 플래그생성회로(FLAG GEN)(273) 및 저항값변경신호생성회로(RTT_C GEN)(275)를 포함할 수 있다. 내부동작제어회로(270)는 셀프리프레쉬신호(SREF), 제1 내부칩선택신호(ICS1) 및 제2 내부칩선택신호(ICS2)를 토대로 인에이블신호(EN) 및 저항값변경신호(RTT_C)를 생성할 수 있다.
인에이블신호생성회로(271)는 셀프리프레쉬신호(SREF), 플래그(FLAG), 제1 내부칩선택신호(ICS1) 및 제2 내부칩선택신호(ICS2)를 토대로 인에이블신호(EN)를 생성할 수 있다. 플래그(FLAG)는 인에이블신호(EN)가 비활성화상태임을 나타내기 위해 활성화되고, 인에이블신호(EN)가 활성화상태임을 나타내기 위해 비활성화될 수 있다. 인에이블신호생성회로(271)는 셀프리프레쉬신호(SREF)가 비활성화될 때 인에이블신호(EN)를 활성화시킬 수 있다. 인에이블신호생성회로(271)는 셀프리프레쉬신호(SREF)가 활성화되는 구간에서 제1 내부칩선택신호(ICS1)가 기 설정된 로직레벨을 가질 때, 인에이블신호(EN)를 비활성화시킬 수 있다. 즉, 인에이블신호생성회로(271)는 셀프리프레쉬동작에 진입한 후 지연시간이 경과됨에 따라 제1 내부칩선택신호(ICS1)가 기 설정된 로직레벨을 가질 때, 인에이블신호(EN)를 비활성화시킬 수 있다. 인에이블신호생성회로(271)는 플래그(FLAG)가 활성화된 상태에서 제2 내부칩선택신호(ICS2)의 로직레벨이 제2 로직레벨에서 제1 로직레벨로 천이될 때, 인에이블신호(EN)를 활성화시킬 수 있다. 즉, 인에이블신호생성회로(271)는 인에이블신호(EN)가 비활성화상태임을 나태내는 플래그(FLAG)를 토대로 셀프리프레쉬동작이 종료됨에 따라 제2 내부칩선택신호(ICS2)의 로직레벨이 제2 로직레벨에서 제1 로직레벨로 천이될 때, 인에이블신호(EN)를 활성화시킬 수 있다. 인에이블신호생성회로(271)의 구성 및 동작 방법은 도 12에서 구체적으로 후술한다.
플래그생성회로(273)는 인에이블신호(EN) 및 제2 내부칩선택신호(ICS2)를 토대로 플래그(FLAG)를 생성할 수 있다. 플래그생성회로(273)는 인에이블신호(EN)가 비활성화된 상태에서 제2 내부칩선택신호(ICS2)의 로직레벨이 제2 로직레벨을 가질 때, 인에이블신호(EN)가 비활성화상태임을 나타내기 위해 플래그(FLAG)를 활성화시킬 수 있다. 플래그생성회로(273)는 인에이블신호(EN)가 활성화될 때, 인에이블신호(EN)가 활성화상태임을 나타내기 위해 플래그(FLAG)를 비활성화시킬 수 있다. 플래그생성회로(273)의 구성 및 동작 방법은 도 13에서 구체적으로 후술한다.
저항값변경신호생성회로(275)는 셀프리프레쉬신호(SREF) 및 플래그(FLAG)를 토대로 저항값변경신호(RTT_C)를 생성할 수 있다. 저항값변경신호생성회로(275)는 플래그(FLAG)가 비활성화된 상태에서 셀프리프레쉬신호(SREF)가 활성화될 때, 저항값변경신호(RTT_C)를 활성화시킬 수 있다. 즉, 저항값변경신호생성회로(275)는 인에이블신호(EN)가 활성화상태임을 나태내는 플래그(FLAG)를 토대로 셀프리프레쉬신호(SREF)가 활성화될 때, 저항값변경신호(RTT_C)를 활성화시킬 수 있다. 저항값변경신호생성회로(275)는 플래그(FLAG)가 활성화된 상태일 때, 저항값변경신호(RTT_C)를 비활성화시킬 수 있다. 즉, 저항값변경신호생성회로(275)는 인에이블신호(EN)가 비활성화상태임을 나태내는 플래그(FLAG)를 토대로 저항값변경신호(RTT_C)를 비활성화시킬 수 있다. 저항값변경신호생성회로(275)의 구성 및 동작 방법은 도 14에서 구체적으로 후술한다.
도 10은 도 9에 도시된 셀프리프레쉬신호생성회로(261)의 일 예를 도시한 회로도이다. 도 10에 도시된 바와 같이, 셀프리프레쉬신호생성회로(261)는 제1 펄스생성회로(281) 및 제1 활성화제어회로(283)를 포함할 수 있다.
제1 펄스생성회로(281)는 셀프리프레쉬동작이 종료됨에 따라 제2 내부칩선택신호(ICS2)가 로직로우레벨에서 로직하이레벨로 천이할 때, 로직로우레벨을 가지는 제1 셀프리프레쉬종료펄스(SRXP1)를 생성할 수 있다. 제1 펄스생성회로(281)는 인버터들(281_1, 281_2, 281_3) 및 낸드게이트(281_4)로 구현될 수 있다.
제1 활성화제어회로(283)는 셀프리프레쉬동작에 진입하기 위한 커맨드펄스(SREP) 및 제1 셀프리프레쉬종료펄스(SRXP1)를 토대로 셀프리프레쉬신호(SREF)의 활성화상태를 제어할 수 있다. 제1 활성화제어회로(283)는 로직하이레벨로 활성화된 커맨드펄스(SREP)가 로직로우레벨로 비활성화된 시점에 동기하여 셀프리프레쉬신호(SREF)를 로직하이레벨로 활성화시킬 수 있다. 제1 활성화제어회로(283)는 제1 셀프리프레쉬종료펄스(SRXP1)가 로직로우레벨을 가질 때, 셀프리프레쉬신호(SREF)를 로직로우레벨로 비활성화시킬 수 있다. 제1 활성화제어회로(283)는 인버터들(283_1, 283_5) 및 낸드게이트들(283_2, 283_3, 283_4)을 포함할 수 있다. 인버터(283_1)는 커맨드펄스(SREP)를 반전버퍼링하여 내부노드(nd41)로 출력할 수 있다. 낸드게이트들(283_2, 283_3)은 내부노드(nd41)가 로직로우레벨로 구동될 때, 내부노드(nd42)를 로직하이레벨로 구동시킬 수 있다. 낸드게이트들(283_2, 283_3)은 제1 셀프리프레쉬종료펄스(SRXP1)가 로직로우레벨을 가질 때, 내부노드(nd42)를 로직로우레벨로 구동시킬 수 있다. 낸드게이트들(283_2, 283_3)은 초기화동작 시 로직로우레벨을 가지는 리셋신호(RSTB)를 토대로 내부노드(nd42)를 로직로우레벨로 초기화시킬 수 있다. 낸드게이트(283_4) 및 인버터(283_5)는 내부노드(nd41)가 로직로우레벨로 구동될 때, 셀프리프레쉬신호(SREF)를 로직로우레벨로 설정할 수 있다. 낸드게이트(283_4) 및 인버터(283_5)는 내부노드(nd41)가 로직하이레벨로 구동될 때, 내부노드(nd42)의 신호를 버퍼링하여 셀프리프레쉬신호(SREF)로 출력할 수 있다.
도 11은 도 9에 도시된 내부셀프리프레쉬신호생성회로(263)의 일 예를 도시한 회로도이다. 도 11에 도시된 바와 같이, 내부셀프리프레쉬신호생성회로(263)는 제2 펄스생성회로(291) 및 제2 활성화제어회로(293)를 포함할 수 있다.
제2 펄스생성회로(291)는 셀프리프레쉬신호(SREF)가 로직로우레벨로 비활성화되는 구간에서 제1 내부칩선택신호(ICS1)가 로직로우레벨을 가질 때, 로직로우레벨을 가지는 제2 셀프리프레쉬종료펄스(SRXP2)를 생성할 수 있다. 제2 펄스생성회로(291)는 인버터들(291_1, 291_2) 및 낸드게이트(291_3)로 구현될 수 있다.
제2 활성화제어회로(293)는 셀프리프레쉬동작에 진입하기 위한 커맨드펄스(SREP) 및 제2 셀프리프레쉬종료펄스(SRXP2)를 토대로 내부셀프리프레쉬신호(ISREF)의 활성화상태를 제어할 수 있다. 제2 활성화제어회로(293)는 로직하이레벨로 활성화된 커맨드펄스(SREP)가 로직로우레벨로 비활성화된 시점에 동기하여 내부셀프리프레쉬신호(ISREF)를 로직하이레벨로 활성화시킬 수 있다. 제2 활성화제어회로(293)는 제2 셀프리프레쉬종료펄스(SRXP2)가 로직로우레벨을 가질 때, 내부셀프리프레쉬신호(ISREF)를 로직로우레벨로 비활성화시킬 수 있다. 제2 활성화제어회로(293)는 인버터들(293_1, 293_5) 및 낸드게이트들(293_2, 293_3, 293_4)을 포함할 수 있다. 제2 활성화제어회로(293)는 도 10에 도시된 제1 활성화제어회로(283)의 동작 방법과 동일하게 구현될 수 있다.
도 12는 도 9에 도시된 인에이블신호생성회로(271)의 일 예를 도시한 회로도이다. 도 12에 도시된 바와 같이, 인에이블신호생성회로(271)는 제3 펄스생성회로(301) 및 제3 활성화제어회로(303)를 포함할 수 있다.
제3 펄스생성회로(301)는 인에이블신호(EN)가 비활성화상태임을 나타내기 위해 로직하이레벨을 가지는 플래그(FLAG)를 토대로 셀프리프레쉬동작이 종료됨에 따라 제2 내부칩선택신호(ICS2)가 로직로우레벨에서 로직하이레벨로 천이할 때, 로직로우레벨을 가지는 제3 셀프리프레쉬종료펄스(SRXP3)를 생성할 수 있다. 제3 펄스생성회로(301)는 인버터들(301_1, 301_2, 301_3, 301_5) 및 낸드게이트들(301_4, 301_6)로 구현될 수 있다.
제3 활성화제어회로(303)는 셀프리프레쉬신호(SREF), 제1 내부칩선택신호(ICS1) 및 제3 셀프리프레쉬종료펄스(SRXP3)를 토대로 인에이블신호(EN)의 활성화상태를 제어할 수 있다. 제3 활성화제어회로(303)는 셀프리프레쉬신호(SREF)가 로직로우레벨로 비활성화되는 구간 동안 인에이블신호(EN)를 로직하이레벨로 활성화시킬 수 있다. 제3 활성화제어회로(303)는 셀프리프레쉬신호(SREF)가 로직하이레벨로 활성화되는 구간에서 제1 내부칩선택신호(ICS1)가 로직로우레벨을 가질 때, 인에이블신호(EN)를 로직로우레벨로 비활성화시킬 수 있다. 제3 활성화제어회로(303)는 제3 셀프리프레쉬종료펄스(SRXP3)가 로직로우레벨을 가질 때, 인에이블신호(EN)를 로직하이레벨로 활성화시킬 수 있다. 제3 활성화제어회로(303)는 낸드게이트들(303_1, 303_3, 303_4) 및 인버터들(303_2, 303_5, 303_6)을 포함할 수 있다. 낸드게이트(303_1) 및 인버터(303_2)는 셀프리프레쉬신호(SREF) 또는 제3 셀프리프레쉬종료펄스(SRXP3)가 로직로우레벨을 가질 때, 내부노드(nd61)를 로직로우레벨로 구동할 수 있다. 낸드게이트들(303_3, 303_4)은 내부노드(nd61)가 로직로우레벨로 구동될 때, 내부노드(nd62)를 로직하이레벨로 구동시킬 수 있다. 낸드게이트(303_1) 및 인버터(303_2)는 셀프리프레쉬신호(SREF) 및 제3 셀프리프레쉬종료펄스(SRXP3)가 모두 로직하이레벨을 가질 때, 내부노드(nd61)를 로직하이레벨로 구동할 수 있다. 낸드게이트들(303_3, 303_4)은 내부노드(nd61)가 로직하이레벨로 구동되고, 제1 내부칩선택신호(ICS1)가 로직로우레벨을 가질 때, 내부노드(nd62)를 로직로우레벨로 구동시킬 수 있다. 낸드게이트들(303_3, 303_4)은 초기화동작 시 로직로우레벨을 가지는 리셋신호(RSTB)를 토대로 내부노드(nd62)를 로직하이레벨로 초기화시킬 수 있다. 인버터들(303_5, 303_6)은 내부노드(nd62)의 신호를 버퍼링하여 인에이블신호(EN)로 출력할 수 있다.
도 13은 도 9에 도시된 플래그생성회로(273)의 일 예를 도시한 회로도이다. 도 13에 도시된 바와 같이, 플래그생성회로(273)는 제4 펄스생성회로(311) 및 제4 활성화제어회로(313)를 포함할 수 있다.
제4 펄스생성회로(311)는 인에이블신호(EN) 및 제2 내부칩선택신호(ICS2)를 토대로 내부펄스(IPUL)를 생성할 수 있다. 제4 펄스생성회로(311)는 인에이블신호(EN)가 로직하이레벨로 활성화될 때 내부펄스(IPUL)를 로직로우레벨로 구동할 수 있다. 제4 펄스생성회로(311)는 인에이블신호(EN)가 로직로우레벨로 비활성화되고, 제2 내부칩선택신호(ICS2)가 로직로우레벨일 때, 내부펄스(IPUL)를 로직하이레벨로 구동할 수 있다. 제4 펄스생성회로(311)는 노어게이트(311_1)로 구현될 수 있다.
제4 활성화제어회로(313)는 인에이블신호(EN) 및 내부펄스(IPUL)를 토대로 플래그(FLAG)의 활성화상태를 제어할 수 있다. 제4 활성화제어회로(313)는 인에이블신호(EN)가 로직하이레벨로 활성화될 때 플래그(FLAG)를 로직로우레벨로 비활성화시킬 수 있다. 제4 활성화제어회로(313)는 내부펄스(IPUL)가 로직하이레벨일 때 플래그(FLAG)를 로직하이레벨로 활성화시킬 수 있다. 제4 활성화제어회로(313)는 인버터들(313_1, 313_4, 313_5) 및 낸드게이트들(313_2, 313_3)을 포함할 수 있다. 인버터(313_1)는 인에이블신호(EN)가 로직하이레벨을 가질 때, 내부노드(nd71)를 로직로우레벨로 구동할 수 있다. 낸드게이트들(313_2, 313_3)은 내부노드(nd71)가 로직로우레벨로 구동될 때, 내부노드(nd72)를 로직하이레벨로 구동시킬 수 있다. 인버터(313_4)는 내부펄스(IPUL)가 로직하이레벨을 가질 때, 내부노드(nd73)를 로직로우레벨로 구동할 수 있다. 낸드게이트들(313_2, 313_3)은 내부노드(nd73)가 로직로우레벨로 구동될 때, 내부노드(nd72)를 로직로우레벨로 구동시킬 수 있다. 인버터(313_5)는 내부노드(nd72)의 신호를 반전버퍼링하여 플래그(FLAG)로 출력할 수 있다.
도 14는 도 9에 도시된 저항값변경신호생성회로(275)의 일 예를 도시한 회로도이다. 도 14에 도시된 바와 같이, 저항값변경신호생성회로(275)는 인버터들(275_1, 275_3) 및 낸드게이트(275_2)를 포함할 수 있다. 인버터(275_1)는 플래그(FLAG)를 반전버퍼링하여 반전플래그(FLAGB)를 생성할 수 있다. 반전플래그(FLAGB)는 인에이블신호(도 9의 EN)가 활성화상태임을 나타내기 위해 로직하이레벨을 가질 수 있다. 반전플래그(FLAGB)는 인에이블신호(EN)가 비활성화상태임을 나타내기 위해 로직로우레벨을 가질 수 있다. 낸드게이트(275_2) 및 인버터(275_3)는 셀프리프레쉬신호(SREF)가 로직하이레벨로 활성화되고, 반전플래그(FLAGB)가 인에이블신호(도 9의 EN)가 활성화상태임을 나타내기 위해 로직하이레벨을 가질 때, 저항값변경신호(RTT_C)를 로직하이레벨로 활성화시킬 수 있다. 낸드게이트(275_2) 및 인버터(275_3)는 반전플래그(FLAGB)가 인에이블신호(EN)가 비활성화상태임을 나타내기 위해 로직로우레벨을 가질 때, 저항값변경신호(RTT_C)를 로직로우레벨로 비활성화시킬 수 있다.
도 15는 도 2에 도시된 반도체장치(120)가 셀프리프레쉬동작에 진입할 때 수행되는 동작을 설명하기 위한 타이밍도이다. 도 15에 도시된 바와 같이, 반도체장치(120)는 컨트롤러(도 1의 110)로부터 클럭(CK), 칩선택신호(CS_n) 및 커맨드어드레스(CA)를 수신할 수 있다. 칩선택신호(CS_n)의 설정레벨은 전원전압(VDD)의 레벨로 설정되고, 칩선택신호(CS_n)의 제1 타겟레벨은 전원전압(VDD)의 레벨 및 전원전압의 절반 레벨(VDD/2) 사이로 설정되며, 칩선택신호(CS_n)의 제2 타겟레벨은 접지전압(VSS)의 레벨로 설정될 수 있다.
제1 리시버(207)는 셀프리프레쉬동작에 진입하기 위해 칩선택신호(CS_n)의 레벨이 설정레벨에서 제1 타겟레벨로 천이될 때, 칩선택신호(CS_n)의 레벨을 기준전압(VREF_CS)의 레벨과 비교하여 제1 내부칩선택신호(ICS1)를 기 설정된 로직레벨로 설정할 수 있다.(S11)
커맨드펄스생성회로(215)는 제1 내부칩선택신호(ICS1)가 기 설정된 로직레벨을 가질 때, 셀프리프레쉬동작에 진입하기 위한 로직레벨조합을 가지는 커맨드어드레스(CA)로부터 커맨드펄스(SREP)를 생성할 수 있다.(S13)
동작제어회로(217)는 커맨드펄스(SREP)를 토대로 셀프리프레쉬신호(SREF) 및 내부셀프리프레쉬신호(ISREF)를 활성화시킬 수 있다.(S15) 동작제어회로(217)는 활성화된 셀프리프레쉬신호(SREF)를 토대로 제2 리시버(209)를 인에이블시킬 수 있다. 동작제어회로(217)는 활성화된 셀프리프레쉬신호(SREF)를 토대로 터미네이션저항(도 3의 RTT)의 값을 기 설정된 값으로 조절하기 위한 저항값변경신호(RTT_C)를 활성화시킬 수 있다.(S17)
도 16은 도 2에 도시된 반도체장치(120)가 셀프리프레쉬동작에 진입한 후 지연시간(td1)이 경과될 때 수행되는 동작을 설명하기 위한 타이밍도이다.
제1 리시버(207)는 셀프리프레쉬동작에 진입한 후 지연시간(td1)이 경과됨에 따라 칩선택신호(CS_n)의 레벨이 설정레벨에서 제2 타겟레벨로 천이될 때, 칩선택신호(CS_n)의 레벨을 기준전압(VREF_CS)의 레벨과 비교하여 제1 내부칩선택신호(ICS1)를 기 설정된 로직레벨로 설정할 수 있다.(S21)
동작제어회로(217)는 셀프리프레쉬신호(SREF)가 활성화되는 구간에서 제1 내부칩선택신호(ICS1)가 기 설정된 로직레벨을 가질 때, 제1 리시버(207) 및 터미네이션저항(도 3의 RTT)를 디스에이블시키기 위해 인에이블신호(EN)를 비활성화시킬 수 있다.(S23) 이로써, 동작제어회로(217)는 셀프리프레쉬동작에 진입한 후 지연시간(td1)이 경과될 때 칩선택신호리시버(205)의 제1 리시버(207)를 칩선택신호리시버(205)의 제2 리시버(209)로 전환시킬 수 있다.
제2 리시버(209)는 셀프리프레쉬동작에 진입한 후 지연시간(td1)이 경과됨에 따라 칩선택신호(CS_n)의 레벨이 설정레벨에서 제2 타겟레벨로 천이될 때, 제2 내부칩선택신호(ICS2)를 제1 로직레벨에서 제2 로직레벨로 천이시킬 수 있다.(S25)
동작제어회로(217)는 인에이블신호(EN)가 비활성화되는 구간에서 제2 내부칩선택신호(ICS2)의 로직레벨이 제1 로직레벨에서 제2 로직레벨로 천이될 때, 플래그(도 9의 FLAG)를 활성화시킬 수 있다.(S27) 동작제어회로(217)는 플래그(FLAG)가 활성화될 때, 터미네이션저항(도 3의 RTT)의 값을 모드레지스터(201)에 의해 설정된 값으로 설정하기 위해 저항값변경신호(RTT_C)를 비활성화시킬 수 있다.(S29)
도 17은 도 2에 도시된 반도체장치(120)가 셀프리프레쉬동작을 종료할 때 수행되는 동작을 설명하기 위한 타이밍도이다.
제2 리시버(209)는 셀프리프레쉬동작을 종료하기 위해 칩선택신호(CS_n)의 레벨이 제2 타겟레벨에서 설정레벨로 천이될 때, 제2 내부칩선택신호(ICS2)를 제2 로직레벨에서 제1 로직레벨로 천이시킬 수 있다.(S31)
동작제어회로(217)는 제2 내부칩선택신호(ICS2)가 제2 로직레벨에서 제1 로직레벨로 천이될 때, 셀프리프레쉬신호(SREF)를 비활성화시킬 수 있다. 동작제어회로(217)는 비활성화된 셀프리프레쉬신호(SREF)를 토대로 제2 리시버(209)를 디스에이블시킬 수 있다. 또한, 동작제어회로(217)는 제2 내부칩선택신호(ICS2)의 로직레벨이 제2 로직레벨에서 제1 로직레벨로 천이될 때, 활성화된 플래그(도 9의 FLAG)를 토대로 터미네이션저항(도 3의 RTT) 및 제1 리시버(207)를 인에이블시키기 위해 인에이블신호(EN)를 활성화시킬 수 있다.(S33) 이로써, 동작제어회로(217)는 셀프리프레쉬동작을 종료할 때 칩선택신호리시버(205)의 제2 리시버(209)를 칩선택신호리시버(205)의 제1 리시버(207)로 전환시킬 수 있다.
동작제어회로(217)는 인에이블신호(EN)가 활성화될 때 활성화된(도 9의 FLAG)를 비활성화시킬 수 있다.(S35)
도 18은 도 2에 도시된 반도체장치(120)가 셀프리프레쉬동작을 종료한 후 종료지연시간(td2)이 경과될 때 수행되는 동작을 설명하기 위한 타이밍도이다.
제1 리시버(207)는 셀프리프레쉬동작을 종료한 후 종료지연시간(td2)이 경과됨에 따라 칩선택신호(CS_n)의 레벨이 설정레벨에서 제1 타겟레벨로 천이될 때, 칩선택신호(CS_n)의 레벨을 기준전압(VREF_CS)의 레벨과 비교하여 제1 내부칩선택신호(ICS1)를 기 설정된 로직레벨로 설정할 수 있다.(S41)
동작제어회로(217)는 셀프리프레쉬신호(SREF)가 비활성화되는 구간에서 제1 내부칩선택신호(ICS1)가 기 설정된 로직레벨을 가질 때, 내부셀프리프레쉬신호(ISREF)를 비활성화시킬 수 있다.(S43)
이상 살펴본 바와 같이, 본 개시는 셀프리프레쉬동작에 진입한 후 칩선택신호의 레벨 변동을 안정적으로 제어하기 위해 셀프리프레쉬동작에 진입할 때 칩선택신호를 수신하는 리시버에 연결된 터미네이션저항의 값을 조절함으로써, 셀프리프레쉬동작에서 칩선택신호의 레벨 변동에 따른 오동작을 방지할 수 있다. 또한, 본 개시는 셀프리프레쉬동작에 진입한 후 지연시간이 경과될 때, 칩선택신호를 수신하는 리시버를 전환하고, 칩선택신호를 수신하는 리시버에 연결된 터미네이션저항을 디스에이블시킴으로써, 셀프리프레쉬동작을 수행하는 구간 동안 소모되는 전력을 줄일 수 있다.
100: 전자시스템 110: 컨트롤러
111: 칩선택신호트랜스미터 120: 반도체장치
201: 모드레지스터 203: 온-다이터미네이션회로
205: 칩선택신호리시버 207: 제1 리시버
209: 제2 리시버 211: 커맨드어드레스리시버
213: 클럭리시버 215: 커맨드펄스생성회로
217: 동작제어회로 219: 내부회로

Claims (20)

  1. 터미네이션저항이 연결된 수신노드로부터 칩선택신호를 수신하여 제1 내부칩선택신호를 생성하는 제1 리시버;
    상기 제1 내부칩선택신호를 토대로 내부커맨드어드레스로부터 셀프리프레쉬동작에 진입하기 위한 커맨드펄스를 생성하는 커맨드펄스생성회로; 및
    상기 커맨드펄스를 토대로 상기 셀프리프레쉬동작에 진입할 때, 상기 터미네이션저항의 값을 조절하기 위한 저항값변경신호를 생성하는 동작제어회로를 포함하는 반도체장치.
  2. 제 1 항에 있어서,
    상기 터미네이션저항을 포함하는 온-다이터미네이션회로를 더 포함하되, 상기 온-다이터미네이션회로는 상기 저항값변경신호가 활성화될 때 상기 터미네이션저항의 값을 기 설정된 값으로 설정하고, 상기 저항값변경신호가 비활성화될 때 상기 터미네이션저항의 값을 모드레지스터에 의해 설정된 값으로 설정하는 반도체장치.
  3. 제 1 항에 있어서, 상기 제1 리시버는
    상기 셀프리프레쉬동작에 진입하기 위해 상기 칩선택신호의 레벨이 설정레벨에서 제1 타겟레벨로 천이될 때, 상기 제1 내부칩선택신호의 로직레벨을 기 설정된 로직레벨로 설정하는 반도체장치.
  4. 제 3 항에 있어서, 상기 제1 리시버는
    상기 칩선택신호의 레벨과 기준전압의 레벨의 차이를 증폭하여 상기 제1 내부칩선택신호가 출력되는 출력노드를 구동하는 차동증폭기(Differential Amplifier)로 구현되되, 상기 기준전압의 레벨은 상기 설정레벨 및 상기 제1 타겟레벨 사이로 설정되는 반도체장치.
  5. 제 3 항에 있어서, 상기 커맨드펄스생성회로는
    상기 제1 내부칩선택신호가 상기 기 설정된 로직레벨을 가질 때, 상기 셀프리프레쉬동작에 진입하기 위한 로직레벨조합을 가지는 상기 내부커맨드어드레스를 디코딩하여 상기 커맨드펄스를 생성하는 반도체장치.
  6. 제 3 항에 있어서, 상기 제1 리시버는
    상기 셀프리프레쉬동작에 진입한 후 지연시간이 경과됨에 따라 상기 칩선택신호의 레벨이 상기 설정레벨에서 제2 타겟레벨로 천이될 때, 상기 제1 내부칩선택신호의 로직레벨을 상기 기 설정된 로직레벨로 설정하되, 상기 설정레벨과 상기 제2 타겟레벨 간의 차는 상기 설정레벨과 상기 제1 타겟레벨 간의 차보다 크게 설정되는 반도체장치.
  7. 제 6 항에 있어서, 상기 동작제어회로는
    상기 커맨드펄스를 토대로 상기 셀프리프레쉬동작에 진입할 때 셀프리프레쉬신호를 활성화시키고, 상기 셀프리프레쉬신호가 활성화되는 구간에서 상기 제1 내부칩선택신호가 상기 기 설정된 로직레벨을 가질 때 상기 터미네이션저항 및 상기 제1 리시버를 디스에이블시키는 반도체장치.
  8. 제 1 항에 있어서,
    상기 수신노드로부터 상기 칩선택신호를 수신하여 제2 내부칩선택신호를 생성하는 제 2 리시버를 더 포함하는 반도체장치.
  9. 제 8 항에 있어서, 상기 제2 리시버는
    상기 칩선택신호의 레벨에 따라 상기 제2 내부칩선택신호가 출력되는 출력노드를 구동하는 CMOS(Complementary Metal-Oxide Semiconductor) 버퍼로 구현되는 반도체장치.
  10. 제 8 항에 있어서, 상기 동작제어회로는
    상기 커맨드펄스를 토대로 셀프리프레쉬동작에 진입할 때, 상기 제2 리시버를 인에이블시키는 반도체장치.
  11. 제 8 항에 있어서, 상기 제2 리시버는
    상기 셀프리프레쉬동작에 진입한 후 지연시간이 경과됨에 따라 상기 칩선택신호의 레벨이 설정레벨에서 제2 타겟레벨로 천이될 때, 상기 제2 내부칩선택신호의 로직레벨을 제1 로직레벨에서 제2 로직레벨로 천이시키는 반도체장치.
  12. 제 11 항에 있어서, 상기 동작제어회로는
    상기 제2 내부칩선택신호의 로직레벨이 상기 제1 로직레벨에서 상기 제2 로직레벨로 천이될 때, 상기 저항값변경신호를 비활성화시키는 반도체장치.
  13. 제 11 항에 있어서, 상기 제2 리시버는
    상기 셀프리프레쉬동작을 종료하기 위해 상기 칩선택신호의 레벨이 상기 제2 타겟레벨에서 상기 설정레벨로 천이될 때, 상기 제2 내부칩선택신호의 로직레벨을 상기 제2 로직레벨에서 상기 제1 로직레벨로 천이시키는 반도체장치.
  14. 제 13 항에 있어서, 상기 동작제어회로는
    상기 제2 내부칩선택신호의 로직레벨이 상기 제2 로직레벨에서 상기 제1 로직레벨로 천이될 때, 상기 터미네이션저항 및 상기 제1 리시버를 인에이블시키는 반도체장치.
  15. 제 13 항에 있어서, 상기 동작제어회로는
    상기 제2 내부칩선택신호의 로직레벨이 상기 제2 로직레벨에서 상기 제1 로직레벨로 천이될 때, 상기 제2 리시버를 디스에이블시키는 반도체장치.
  16. 셀프리프레쉬동작에 진입하기 위해 칩선택신호의 레벨이 천이될 때 저항값변경신호를 생성하는 동작제어회로; 및
    상기 칩선택신호를 수신하는 수신노드에 연결된 터미네이션저항을 포함하되, 상기 저항값변경신호를 토대로 상기 터미네이션저항의 값을 조절하는 온-다이터미네이션회로를 포함하는 반도체장치.
  17. 제 16 항에 있어서, 상기 동작제어회로는
    상기 셀프리프레쉬동작에 진입하기 위해 상기 칩선택신호의 레벨이 설정레벨에서 제1 타겟레벨로 천이될 때, 상기 저항값변경신호를 활성화시키는 반도체장치.
  18. 제 17 항에 있어서, 상기 온-다이터미네이션회로는
    상기 저항값변경신호가 활성화될 때, 상기 터미네이션저항의 값을 모드레지스터에 의해 설정된 값에서 기 설정된 값으로 조절하는 반도체장치.
  19. 제 17 항에 있어서, 상기 동작제어회로는
    상기 셀프리프레쉬동작에 진입하기 위해 상기 칩선택신호의 레벨이 상기 설정레벨에서 제2 타겟레벨로 천이될 때, 상기 저항값변경신호를 비활성화시키되, 상기 설정레벨과 상기 제2 타겟레벨 간의 차는 상기 설정레벨과 상기 제1 타겟레벨 간의 차보다 크게 설정되는 반도체장치.
  20. 제 19 항에 있어서, 상기 온-다이터미네이션회로는
    상기 저항값변경신호가 비활성화될 때, 상기 터미네이션저항의 값을 모드레지스터에 의해 설정된 값으로 설정하는 반도체장치.
KR1020210163829A 2021-11-24 2021-11-24 반도체장치 KR20230076680A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210163829A KR20230076680A (ko) 2021-11-24 2021-11-24 반도체장치
US17/695,263 US11900982B2 (en) 2021-11-24 2022-03-15 Semiconductor device
CN202210429214.5A CN116168741A (zh) 2021-11-24 2022-04-22 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210163829A KR20230076680A (ko) 2021-11-24 2021-11-24 반도체장치

Publications (1)

Publication Number Publication Date
KR20230076680A true KR20230076680A (ko) 2023-05-31

Family

ID=86384138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210163829A KR20230076680A (ko) 2021-11-24 2021-11-24 반도체장치

Country Status (3)

Country Link
US (1) US11900982B2 (ko)
KR (1) KR20230076680A (ko)
CN (1) CN116168741A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013030001A (ja) 2011-07-28 2013-02-07 Elpida Memory Inc 情報処理システム
US9196321B2 (en) * 2013-10-03 2015-11-24 Micron Technology, Inc. On-die termination apparatuses and methods
KR20180109215A (ko) 2017-03-27 2018-10-08 에스케이하이닉스 주식회사 반도체장치
KR20210143078A (ko) 2020-05-19 2021-11-26 에스케이하이닉스 주식회사 커맨드 입력을 제어하기 위한 전자장치

Also Published As

Publication number Publication date
US11900982B2 (en) 2024-02-13
CN116168741A (zh) 2023-05-26
US20230162775A1 (en) 2023-05-25

Similar Documents

Publication Publication Date Title
US10566968B1 (en) Output driver, and semiconductor memory device and memory system having the same
US7352644B2 (en) Semiconductor memory with reset function
US9330750B2 (en) Integrated circuit using method for setting level of reference voltage
US10102890B2 (en) Semiconductor device and semiconductor system
KR101894469B1 (ko) 제어신호생성회로 및 이를 이용한 반도체모듈 및 반도체시스템
WO2018089064A1 (en) Apparatuses and methods for power efficient driver circuits
US9735780B2 (en) Tri-state driver circuits having automatic high-impedance enabling
JP2008171546A (ja) 半導体メモリ素子及びその駆動方法
US6154415A (en) Internal clock generation circuit of semiconductor device and method for generating internal clock
US10762935B2 (en) Semiconductor devices
KR20120087570A (ko) 오토 프리차지 제어회로
US9030888B2 (en) Semiconductor device having output buffer circuit in which impedance thereof can be controlled
KR100431289B1 (ko) 반도체 메모리 장치의 비트라인 센스앰프 제어회로
KR20230076680A (ko) 반도체장치
US6104656A (en) Sense amplifier control circuit in semiconductor memory
US7636266B2 (en) Semiconductor memory apparatus capable of writing data at high speed
US11270743B1 (en) Electronic devices controlling a power supply
JP2002246891A (ja) 入力バッファ回路および半導体装置
US7120083B2 (en) Structure and method for transferring column address
KR100906647B1 (ko) 전력 소비를 줄일 수 있는 반도체 메모리 장치
US11169562B1 (en) Electronic devices for controlling clock generation
US20230170003A1 (en) Semiconductor device
US8169840B2 (en) Address latch circuit and semiconductor memory apparatus using the same
KR20210050193A (ko) 출력 드라이버 및 이를 구비하는 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination