KR20230074735A - 배선 기판의 제조 방법, 반도체 장치의 제조 방법, 및 수지 시트 - Google Patents

배선 기판의 제조 방법, 반도체 장치의 제조 방법, 및 수지 시트 Download PDF

Info

Publication number
KR20230074735A
KR20230074735A KR1020237010627A KR20237010627A KR20230074735A KR 20230074735 A KR20230074735 A KR 20230074735A KR 1020237010627 A KR1020237010627 A KR 1020237010627A KR 20237010627 A KR20237010627 A KR 20237010627A KR 20230074735 A KR20230074735 A KR 20230074735A
Authority
KR
South Korea
Prior art keywords
layer
resin
forming
resin sheet
wiring
Prior art date
Application number
KR1020237010627A
Other languages
English (en)
Inventor
마사야 도바
가즈유키 미츠쿠라
마사키 야마구치
Original Assignee
가부시끼가이샤 레조낙
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 레조낙 filed Critical 가부시끼가이샤 레조낙
Publication of KR20230074735A publication Critical patent/KR20230074735A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Laser Beam Processing (AREA)

Abstract

배선 기판(20)의 제조 방법은, 표면에 구리층(2)을 마련한 지지체(1) 상에 유기 수지 중에 글라스 클로스를 배치한 수지 시트(3)가 장착된 구조체(1a)를 준비하는 공정과, 수지 시트(3)의 표면 측이며 글라스 클로스가 존재하지 않는 제1 수지층 영역(4)에 대하여 엑시머 레이저에 의하여 오목부(7)를 형성하는 공정과, 수지 시트(3)의 표면으로부터 지지체(1) 상의 구리층(2)에 이르는 개구부(8)를 형성하는 공정과, 오목부(7) 및 개구부(8)에 구리층(10~12)을 형성하여 배선층(13)을 형성하는 공정을 구비한다.

Description

배선 기판의 제조 방법, 반도체 장치의 제조 방법, 및 수지 시트
본 발명은, 배선 기판의 제조 방법, 반도체 장치의 제조 방법, 및 수지 시트에 관한 것이다. 보다 자세하게는, 미세화 또는 고밀도화의 요구가 높은 배선 기판 및 반도체 장치를 효율적으로 또한 저비용으로 제조하기 위한 제조 방법에 관한 것이다.
반도체 패키지의 고밀도화 및 고성능화를 목적으로, 상이한 성능의 칩을 하나의 패키지에 혼재시키는 실장 형태가 제안되고 있으며, 비용면에서 우수한 칩 간의 고밀도 인터커넥트 기술이 중요해지고 있다(예를 들면 특허문헌 1 참조).
패키지 상에 상이한 패키지를 플립 칩 실장에 의하여 적층함으로써 접속하는 패키지·온·패키지가 스마트폰 및 태블릿 단말에 널리 채용되고 있다(예를 들면 비특허문헌 1 및 비특허문헌 2 참조). 또한 고밀도로 실장하기 위한 형태로서, 고밀도 배선을 갖는 유기 기판을 이용한 패키지 기술(유기 인터포저), 스루 몰드 비어(TMV)를 갖는 팬 아웃형의 패키지 기술(FO-WLP), 실리콘 또는 유리 인터포저를 이용한 패키지 기술, 실리콘 관통 전극(TSV)을 이용한 패키지 기술, 기판에 매립된 칩을 칩 간 전송에 이용하는 패키지 기술 등이 제안되고 있다.
특히 유기 인터포저 또는 FO-WLP에서는, 반도체 칩끼리를 병렬하여 탑재하는 경우에는, 고밀도로 도통(導通)시키기 위하여 미세 배선층이 필요하게 된다(예를 들면 특허문헌 2 참조).
특허문헌 1: 일본 공표특허공보 2012-529770호 특허문헌 2: 미국 특허출원 공개공보 제2001/0221071호
비특허문헌 1: Application of Through Mold Via (TMV) as PoP Base Package, Electronic Components and Technology Conference (ECTC), 2008 비특허문헌 2: Advanced Low Profile PoP Solution with Embedded Wafer Level PoP (eWLB-PoP) Technology, ECTC, 2012
상기의 미세 배선층의 형성에는, 스퍼터에 의한 시드층 형성, 레지스트 형성, 전기 도금, 레지스트 제거, 및, 시드층 제거의 공정이 필요해져, 제조 프로세스가 번잡화되고 있다. 그래서, 보다 간소화된 미세 배선층의 형성 방법이 요망되고 있다.
그래서, 본 발명은, 간소화된 미세 배선층의 형성 방법을 제공하는 것을 목적으로 한다.
본 발명은, 일 측면으로서, 배선 기판의 제조 방법에 관한 것이다. 이 배선 기판의 제조 방법은, 표면에 금속층을 마련한 지지체 상에 또는 지지체에 마련한 내장 배선층 상에 유기 수지 중에 글라스 클로스를 배치한 수지 시트가 장착된 구조체를 준비하는 공정과, 수지 시트의 표면 측이며 글라스 클로스가 존재하지 않는 제1 수지층 영역에 대하여 엑시머 레이저에 의하여 오목부를 형성하는 공정과, 수지 시트의 표면으로부터 지지체 상의 금속층에 이르는 개구부를 형성하는 공정과, 오목부 및 개구부에 배선층을 형성하는 공정을 구비한다.
이 배선 기판의 제조 방법에서는, 유기 수지 중에 글라스 클로스를 배치한 수지 시트를 이용하여, 그 수지 시트에 있어서 글라스 클로스가 존재하지 않는 제1 수지층 영역에 엑시머 레이저로 오목부를 형성하고, 그 오목부 등에 배선층을 형성하고 있다. 이 경우, 엑시머 레이저에 의한 오목부의 미세 가공이 가능해져, 미세 배선층을 용이하게 형성할 수 있다. 이 제조 방법에 있어서, 오목부를 형성하는 공정과 개구부를 형성하는 공정은, 어느 공정을 먼저 행해도 되고, 또 동시에 행해도 된다. 또, 이 제조 방법에 있어서, 오목부 및 개구부에 배선층을 형성하기 위해서는, 도금 처리를 이용해도 되고, 다른 방법을 이용해도 된다.
본 발명은, 다른 측면으로서, 또 하나의 배선 기판의 제조 방법에 관한 것이다. 이 배선 기판의 제조 방법은, 표면에 금속층을 마련한 지지체 상에 또는 지지체에 마련한 내장 배선층 상에 외측에 위치하는 제1 수지층 영역과 제1 수지층 영역보다 탄성률이 높고 내측에 위치하는 고탄성층 영역이 순서대로 형성된 수지 시트가 장착된 구조체를 준비하는 공정과, 수지 시트의 표면 측이며 제1 수지층 영역에 레이저 또는 임프린트에 의하여 오목부를 형성하는 공정과, 수지 시트의 표면으로부터 지지체 상의 금속층에 이르는 개구부를 형성하는 공정과, 오목부 및 개구부에 배선층을 형성하는 공정을 구비한다.
이 배선 기판의 제조 방법에서는, 외측에 위치하는 제1 수지층 영역과 고탄성층 영역이 마련된 수지 시트를 이용하여, 그 수지 시트에 있어서 제1 수지층 영역에 레이저 또는 임프린트로 오목부를 형성하고, 그 오목부 등에 배선층을 형성하고 있다. 이 경우, 레이저 또는 임프린트에 의한 오목부의 미세 가공이 가능해져, 미세 배선층을 용이하게 형성할 수 있다. 이 제조 방법에 있어서, 오목부를 형성하는 공정과 개구부를 형성하는 공정은, 어느 공정을 먼저 행해도 되고, 또 동시에 행해도 된다. 또, 이 제조 방법에 있어서, 오목부 및 개구부에 배선층을 형성하기 위해서는, 도금 처리를 이용해도 되고, 다른 방법을 이용해도 된다. 또, 이 제조 방법에 있어서, 고탄성층 영역은, 무기 섬유 및 유기 섬유 중 적어도 일방이 유기 수지 재료 중에 배치됨으로써 형성되어 있어도 된다. 무기 섬유는, 유리 섬유, 세라믹 섬유, 및 탄소 섬유 중 적어도 하나여도 되고, 유기 섬유는, 아라미드 섬유, 및 폴리에틸렌 섬유 중 적어도 하나여도 된다.
상기 어느 하나의 배선 기판의 제조 방법에 있어서, 수지 시트의 표면 측에 있어서의 제1 수지층 영역의 두께는 20μm 이하여도 된다. 이 경우, 미세한 배선층을 형성하는 층 영역을 얇게 하여, 제조되는 배선 기판의 저배화(低背化)를 도모할 수 있다. 이 경우에 있어서, 제1 수지층 영역의 두께는 5μm 이상이어도 된다. 이로써, 적절한 깊이의 오목부를 형성하고, 도통성이 우수한 미세한 배선층을 형성할 수 있다.
상기 어느 하나의 배선 기판의 제조 방법에 있어서, 제1 수지층 영역에 형성되는 오목부의 라인폭은 0.5μm 이상 5μm 이하여도 된다. 이 경우, 도통성이 우수한 미세한 배선층을 형성할 수 있다.
상기 어느 하나의 배선 기판의 제조 방법에 있어서, 수지 시트는, 제1 수지층 영역과는 반대 측에 제2 수지층 영역을 갖고 있으며, 구조체를 준비하는 공정에서는, 지지체 상 또는 내장 배선층 상에 수지 시트를 제2 수지층 영역에 의하여 첩부하여, 구조체를 준비해도 된다. 이 경우, 구조체의 준비를 래미네이트 등의 간이한 수법에 의하여 행할 수 있고, 제조 방법을 간소화할 수 있다. 또한, 구조체를 준비하는 공정에서는, 지지체 상 또는 내장 배선층 상에 수지 시트가 미리 장착된 구조체를 준비하여, 그 후의 공정에 이용해도 된다.
상기 어느 하나의 배선 기판의 제조 방법에 있어서, 제1 수지층 영역에 엑시머 레이저에 의하여 오목부를 형성하는 경우, 엑시머 레이저의 펄스폭이 10나노초 이상 50나노초 이하여도 되고, 엑시머 레이저의 출력이 10mJ/펄스 이상 1000mJ/펄스 이하여도 된다. 이 경우, 보다 미세한 오목부를 용이하게 형성할 수 있다.
상기 어느 하나의 배선 기판의 제조 방법에 있어서, 배선층을 형성하는 공정에서는, 오목부 및 개구부에 도금 금속층을 형성하여 배선층을 형성하고, 수지 시트는, 도금 금속층을 형성하기 위한 시드층을 구성하는 금속 재료와 배위 결합이 가능한 복소 방향족환으로 이루어지는 성분을 포함해도 된다. 이 경우, 보다 미세한 배선층을 형성하기 쉬워진다. 또한, 시드층을 구성하는 금속 재료와 배위 결합이 가능한 복소 방향족환으로 이루어지는 성분은, 예를 들면, 말레이미드 화합물, 비스말레이미드 화합물, 트라이아졸 화합물, 벤조트라이아졸 화합물, 및, 벤즈옥사졸 화합물로 이루어지는 군으로부터 선택되는 적어도 하나의 화합물이어도 된다.
상기 어느 하나의 배선 기판의 제조 방법에 있어서, 수지 시트 또는 수지 시트를 덮는 피복층은, 무기 염료, 무기 안료, 유기 염료, 및 유기 안료 중 적어도 하나로 이루어지는 레이저광 흡수성 착색 성분을 포함해도 된다. 이 경우, 레이저에 의한 오목부의 가공을 보다 확실히 행할 수 있다. 또한, 레이저광 흡수성 착색 성분은, 예를 들면, 흑연, 그래핀, 카본 나노 튜브, 카본 파이버, 카본 블랙, 프탈로사이아닌, 사이아닌, 알칼리 토류 금속, 및, 금속 착체 중 적어도 하나여도 된다.
상기 어느 하나의 배선 기판의 제조 방법에 있어서, 배선층을 형성하는 공정에서는, 오목부 및 개구부에 무전해 도금에 의한 시드층을 마련하고 도금 금속층을 형성하여 배선층을 형성하고, 수지 시트는, 무전해 도금을 형성하기 위한 촉매를 포함해도 된다. 이 경우, 보다 미세한 배선층을 형성하기 쉬워진다. 또한, 무전해 도금을 형성하기 위한 촉매는, 팔라듐 입자, 팔라듐 착체, 구리 입자, 및, 구리 착체 중 적어도 하나여도 된다.
상기 어느 하나의 배선 기판의 제조 방법에 있어서, 배선층을 형성하는 공정은, 오목부 및 개구부에 도전성 재료를 충전함과 함께 오목부 및 개구부를 제외한 제1 수지층 영역의 표면 상에 도전성 재료를 마련하여, 도전층을 형성하는 공정과, 도전성을 평탄화하는 공정을 가져도 된다. 평탄화하는 공정에서는, 제1 수지층 영역의 표면 상에 마련된 도전층의 제1 부분을 적어도 연마하고, 오목부 및 개구부에 충전된 도전성 재료로 형성되는 도전층의 제2 부분으로 배선층을 형성해도 된다. 이 경우, 미세한 배선층을 보다 효율적으로 형성할 수 있다.
상기 어느 하나의 배선 기판의 제조 방법은, 지지체 상에, 내장 배선층을 적어도 한층 갖는 내장 배선부를 형성하는 공정을 더 구비해도 되고, 구조체를 준비하는 공정은, 당해 내장 배선부 상에 수지 시트를 첩부함으로써 장착을 행하여, 구조체를 준비해도 된다. 이 경우, 예를 들면, 내장 배선층을 빌드업재로 구성하고, 표면의 미세한 배선층을 프리프레그 등의 유기 수지 재료로 구성함과 같이 상이한 재료를 이용하여 최적의 층 구성의 배선 기판을 제작할 수 있다. 또, 배선 기판의 설계 자유도를 높일 수도 있다.
상기 어느 하나의 배선 기판의 제조 방법은, 배선층이 형성된 수지 시트 상에 다른 수지 시트를 장착하는 공정과, 다른 수지 시트의 제1 수지층 영역에 대하여 레이저에 의하여 다른 오목부를 형성하는 공정과, 다른 수지 시트의 표면으로부터 개구부의 도금 금속층 또는 배선층에 이르는 다른 개구부를 형성하는 공정과, 다른 오목부 및 다른 개구부에 다른 도금 금속층을 형성하여 다른 배선층을 형성하는 공정을 더 구비하고, 다른 수지 시트를 장착하는 공정, 다른 오목부를 형성하는 공정, 다른 개구부를 형성하는 공정, 및, 다른 배선층을 형성하는 공정을 적어도 1회 이상 반복해도 된다. 이 경우, 미세한 배선층을 2층 이상 구비한 배선 기판의 제조 방법을 간소화할 수 있다.
상기 어느 하나의 배선 기판의 제조 방법에 있어서, 배선층을 형성하는 공정은, 적어도 개구부 및 오목부에 대하여 디스미어 처리를 행하는 공정과, 적어도 개구부 및 오목부에 대하여 무전해 도금에 의하여 시드층을 형성하는 공정과, 시드층 상에 전해 도금을 실시하여 도금 금속층을 형성하는 공정과, 제1 수지층 영역의 표면과 시드층과 도금 금속층이 평탄화하도록 제1 수지층 영역의 표면 상의 시드층 및 도금 금속층을 제거하는 공정을 가져도 된다. 이 경우, 미세한 배선층의 도통 부분을 보다 확실히 형성할 수 있다.
본 발명은, 또 다른 측면으로서, 반도체 장치의 제조 방법에 관한 것이다. 이 반도체 장치의 제조 방법은, 상기 어느 하나의 배선 기판의 제조 방법에 의하여 제조되는 배선 기판을 준비하는 공정과, 배선층 또는 다른 배선층 상에 반도체 소자를 실장하고, 반도체 소자를 배선층 또는 다른 배선층에 전기적으로 접속하는 공정을 구비한다. 이 경우, 미세한 배선층을 구비한 배선 기판을 갖는 반도체 장치를 간소화된 방법으로 제작할 수 있다. 또, 간소화된 방법으로 제작하기 때문에, 제조 수율의 향상 또는 제조품의 비용 저감 등을 도모하는 것도 가능해진다. 또한, 이에 한정되지 않지만, 복수의 반도체 소자(칩)를 실장하는 경우(특히 고밀도로 실장하는 경우), 반도체 소자끼리의 사이를 전송성이 우수한 미세한 배선층으로 접속할 수 있어, 보다 성능이 우수한 소형의 반도체 장치를 제공하는 것이 가능해진다.
본 발명은, 또 다른 측면으로서, 수지 시트에 관한 것이다. 이 수지 시트는, 상기의 어느 하나의 배선 기판의 제조 방법에 사용되는 수지 시트로서, 외측에 위치하는 제1 수지층 영역과, 제1 수지층 영역보다 탄성률이 높고 내측에 위치하는 고탄성층 영역 또는 글라스 클로스를 가지며 내측에 위치하는 고탄성층 영역을 구비한다. 이와 같은 수지 시트를 미리 마련해 둠으로써, 상술한 배선 기판의 제조 방법 및 반도체 장치의 제조 방법을 보다 간소화하여, 제조되는 배선 기판 및 반도체 장치의 수율 향상 또는 제조품의 비용 저감 등을 도모하는 것이 가능해진다.
상기의 수지 시트는, 제1 수지층 영역과는 고탄성층 영역을 개재하여 반대 측에 위치하는 제2 수지층 영역을 더 구비해도 되고, 제2 수지층 영역이 점착성을 갖고 있어도 된다. 이 경우, 수지 시트를 포함하는 구조체를 보다 용이하게 형성하는 것이 가능해져, 상술한 배선 기판의 제조 방법 및 반도체 장치의 제조 방법을 보다 간소화할 수 있다.
[0027]본 발명에 의하면, 미세한 배선층을 구비한 배선 기판 및 반도체 장치의 간소화된 제조 방법을 제공할 수 있다.
도 1의 (a)~(d)는, 본 발명의 일 실시형태에 관한 배선 기판의 제조 방법의 일부를 나타내는 도이다.
도 2의 (a)~(c)는, 본 발명의 일 실시형태에 관한 배선 기판의 제조 방법의 일부를 나타내는 도이며, 도 1의 공정 후에 이어서 행해지는 공정을 나타내는 도이다.
도 3은, 도 1 및 도 2에 나타내는 제조 방법에 의하여 제조되는 배선 기판에 반도체 소자를 실장한 반도체 장치의 일례를 나타내는 도이다.
도 4의 (a)는, 변형예에 관한 배선 기판을 나타내는 도이며, 도 4의 (b)는, 변형예에 관한 반도체 장치를 나타내는 도이다.
이하, 도면을 참조하면서 본 발명에 관한 실시형태에 대하여 상세하게 설명한다. 이하의 설명에서는, 동일 또는 상당 부분에는 동일한 부호를 붙이고, 중복되는 설명은 생략한다. 또, 상하좌우 등의 위치 관계는, 특별히 설명하지 않는 한, 도면에 나타내는 위치 관계에 근거하는 것으로 한다. 또한, 도면의 치수 비율은 도시하는 비율에 한정되는 것은 아니다.
본 명세서의 기재 및 청구항에 있어서 "좌", "우", "정면", "이면(裏面)", "상", "하", "상방", "하방" 등의 용어가 이용되고 있는 경우, 이들은, 설명을 의도한 것이며, 반드시 영구히 이 상대 위치이다라는 의미는 아니다. 또, "층"이라는 용어는, 평면도로서 관찰했을 때에, 전체면에 형성되어 있는 형상의 구조에 더하여, 일부에 형성되어 있는 형상의 구조도 포함된다. 또, 본 명세서에 있어서 "공정"이라는 용어는, 독립적인 공정뿐만 아니라, 다른 공정과 명확하게 구별할 수 없는 경우이더라도 그 공정의 소기의 작용이 달성되면, 본 용어에 포함된다. 또, "~"를 이용하여 나타난 수치 범위는, "~"의 전후에 기재되는 수치를 각각 최솟값 및 최댓값으로서 포함하는 범위를 나타낸다.
본 발명의 일 실시형태에 관한 배선 기판의 제조 방법 및 반도체 장치의 제조 방법에 대하여 설명한다. 본 실시형태에 관한 배선 기판의 제조 방법 및 반도체 장치의 제조 방법은, 미세화 및 다(多)핀화가 필요한 형태에 적용되는 것이 바람직하지만, 이에 한정되지 않는다. 또, 본 실시형태에 관한 제조 방법은, 이종(異種) 칩을 혼재시키기 위한 인터포저가 필요한 패키지 형태에 적용하는 것이 바람직하지만, 이에 한정되지 않는다. 또한, 이하에서는 설명을 용이하게 하기 위하여, 실장되는 반도체 소자가 1개인 경우로 설명하고 있지만, 2개 이상(또는 2종 이상)의 반도체 소자가 실장되는 형태에서도 동일하다.
<구조체의 준비 공정>
도 1 및 도 2는, 본 실시형태에 관한 배선 기판의 제조 방법을 나타내는 도이다. 도 1의 (a)에 나타내는 바와 같이, 먼저, 표면에 구리층(2)(금속층)을 마련한 지지체(1) 상에 수지 시트(3)가 장착된 구조체(1a)를 준비한다. 수지 시트(3)는, 예를 들면, 글라스 클로스에 유기 수지를 함침시킨 시트이고, 표면 측이며 유리 시트가 존재하지 않는 제1 수지층 영역(4)과, 제1 수지층 영역(4)의 내측에 위치하는 고탄성층 영역(5)과, 제1 수지층 영역(4)은 고탄성층 영역(5)(글라스 클로스)을 개재하여 반대 측에 위치하는 제2 수지층 영역(6)을, 갖고 있다. 수지 시트(3)는, 예를 들면 유기 수지 중에 글라스 클로스 등의 고탄성체가 배치되어 있는 구성이면 되고, 글라스 클로스의 양면을 수지 시트로 래미네이팅한 구성의 것이어도 된다. 제2 수지층 영역(6)은, 예를 들면 점착성을 갖고 있으며, 제2 수지층 영역(6)을 개재하여 지지체(1)의 구리층(2)에 수지 시트(3)가 첩부됨으로써 장착된다. 구조체(1a)의 준비 공정에서는, 지지체(1) 상의 구리층(2)에 수지 시트(3)를 첩부해도 되며, 수지 시트(3)가 구리층(2)을 개재하여 지지체(1) 상에 미리 장착된 구조체(1a)를 준비해 두고, 그것을 이용해도 된다.
지지체(1)는, 특별히 한정되지 않지만, 예를 들면, 실리콘판, 유리판, SUS판, 글라스 클로스 포함 기판, 또는, 반도체 소자 포함 밀봉 수지 기판 등이며, 고강성으로 이루어지는 기판이다. 지지체(1)의 두께는 0.2mm 이상 2.0mm 이하여도 된다. 지지체(1)가 0.2mm 이상임으로써 핸들링성을 양호하게 할 수 있으며, 지지체(1)가 2.0mm 이하임으로써, 배선 기판을 저배화하기 쉬워지고, 또 재료비를 저감시켜 비용 저감을 행하는 것이 가능해진다. 또, 지지체(1)는 웨이퍼상 또는 패널상 중 어느 하나의 형태를 가져도 되며, 지지체(1)의 사이즈는 특별히 한정되지 않는다. 지지체(1)는, 직경 200mm, 직경 300mm 혹은 직경 450mm의 웨이퍼, 또는, 한 변이 300mm 이상 700mm 이하의 직사각형 패널이어도 된다.
수지 시트(3)는, 예를 들면 프리프레그 등의 반경화된 필름상 부재이다. 수지 시트(3)에 포함되는 유기 수지 재료는, 전기 절연성을 확보하기 위하여, 열경화성 재료 및 열가소성 재료 중 적어도 일방을 포함해도 된다. 여기에서 이용하는 열경화성 재료는, 예를 들면 에폭시 수지이며, 열가소성 수지는, 예를 들면, 아크릴 수지이지만, 이들에 한정되지 않는다. 수지 시트(3)에 포함되는 유기 수지 재료는, 막두께 평탄성과 비용의 관점에서, 필름상의 복합체여도 된다. 또, 유기 수지 재료는, 미세한 오목부를 형성할 수 있는 점에서, 열경화성 재료를 포함하고 있어도 된다. 열경화성 재료에 함유되는 필러(충전재)의 사이즈는, 평균 입경 500nm 이하여도 된다. 열경화성 재료는 필러를 함유하지 않아도 된다. 수지 시트(3)의 제1 수지층 영역(4) 및 제2 수지층 영역(6)은, 이와 같은 유기 수지 재료로 형성되어, 글라스 클로스가 존재하지 않는 영역으로 되어 있다. 제1 수지층 영역(4)은, 후술하는 오목부의 형성 공정에 있어서, 미세한 트렌치 구조를 형성하기 위하여, 그 막두께가 20μm 이하여도 되고, 10μm 이하여도 된다. 제1 수지층 영역(4)의 막두께는, 미세 배선 구조에 있어서의 도통성을 확보하기 위하여, 5μm 이상이어도 된다.
수지 시트(3)에 포함되는 글라스 클로스는, 글라스 클로스를 포함하는 직포 또는 부직포로 구성된다. 유리 섬유는, 예를 들면 E 유리, S 유리, 또는 석영 유리여도 된다. 글라스 클로스의 두께는, 예를 들면 0.01μm 이상 0.2μm 이하여도 된다. 이와 같은 글라스 클로스가 상술한 유기 수지 재료에 함침되어, 고탄성층 영역(5)을 구성한다. 즉, 고탄성층 영역(5)은, 글라스 클로스와, 글라스 클로스에 함침 또는 들어가 있는 유기 수지 재료로 구성된다. 고탄성층 영역(5)은, 유리 등의 강성 재료를 포함하기 위하여, 제1 수지층 영역(4) 및 제2 수지층 영역(6)보다 탄성률, 구체적으로는 영률이 높아지도록 구성되어 있다. 또한, 유리 섬유 대신에, 다른 무기 섬유 및 유기 섬유 중 적어도 일방을 유기 수지 재료에 함침시켜 고탄성층 영역(5)을 형성해도 된다. 무기 섬유는, 예를 들면, 세라믹 섬유 또는 탄소 섬유 등이며, 유기 섬유는, 예를 들면, 아라미드 섬유 또는 폴리에틸렌 섬유이다.
수지 시트(3)에 포함되는 유기 수지 재료는, 후속 공정에서 형성되는 시드층의 밀착성을 높이기 위하여, 예를 들면 말레이미드 화합물, 비스말레이미드 화합물, 트라이아졸 화합물, 벤조트라이아졸 화합물, 벤즈옥사졸 화합물 등의 금속과 배위 결합을 할 수 있는 복소 방향족환으로 이루어지는 성분을 포함하고 있어도 된다. 여기에서 말하는 금속은, 시드층을 구성하는 금속 재료이다. 본 성분은, 필러 표면 처리제에 포함해도 된다. 또한, 후술하는 시드층을 무전해 도금으로 형성하는 경우, 수지 시트(3)에, 무전해 도금으로 촉매가 되는 팔라듐 입자, 팔라듐 착체, 구리 입자, 구리 착체를 포함시켜도 된다.
수지 시트(3)는, 레이저광과의 흡수성을 높이기 위하여, 예를 들면 흑연, 그래핀, 카본 나노 튜브, 카본 파이버, 카본 블랙 등의 무기 염료 혹은 무기 안료, 또는, 프탈로사이아닌계, 사이아닌계, 알칼리 토류 금속염, 금속 착체 등의 유기 염료 혹은 유기 안료로 이루어지는 레이저광 흡수성 착색 성분을 포함하고 있어도 된다. 본 성분은 필러 표면 처리제에 포함해도 된다.
수지 시트(3)는, 상술한 구성을 구비하고 있고, 예를 들면 그 두께가 10μm 이상 100μm 이하여도 된다. 수지 시트(3)의 두께가 10μm 이상임으로써, 핸들링성을 높일 수 있다. 또, 수지 시트(3)의 두께가 100μm 이하임으로써, 제조되는 배선 기판 또는 반도체 장치를 박형 패키지로 할 수 있다.
수지 시트(3)는, 예를 들면, 글라스 클로스를 유기 수지(바니시) 중에 함침시켜 제1 수지층 영역(4), 고탄성층 영역(5), 및 제2 수지층 영역(6)을 갖는 구조에 형성해도 되고, 제1 수지층 영역(4)에 대응하는 수지층과, 제2 수지층 영역(6)에 대응하는 수지층의 사이에 글라스 클로스를 배치하여 래미네이팅 또는 프레스함으로써 형성해도 된다. 수지 시트(3)의 래미네이트 등의 형성 방법으로서는, 진공 래미네이트, 롤 래미네이트, 진공 롤 래미네이트, 대기압 프레스, 또는 진공 프레스 등을 이용할 수 있다. 또한, 진공 프레스를 이용한 경우, 수지 시트(3)에 포함되는 열경화성 재료의 산화를 용이하게 억제할 수 있고, 막두께 평탄성을 보다 향상시키는 것이 가능하다. 또, 수지 시트(3)의 형성 시의 온도는, 수지 시트(3)에 포함되는 열경화성 재료가 열경화되는 온도여도 되고, 예를 들면 100℃ 이상 250℃ 이하여도 된다. 형성 온도를 100℃ 이상으로 함으로써, 수지 시트(3)의 유기 수지 재료의 점착성을 약하게 하여 취급성을 향상시킬 수 있다. 형성 온도를 250℃ 이하로 함으로써, 수지 시트(3)의 휨을 억제할 수 있다.
이와 같은 수지 시트(3)로서는, 예를 들면, "MCL-E-705G, 두께 0.4mm 또는 0.6mm, 한 변이 255mm인 정사각형(히타치 가세이 주식회사제)", 또는 "R-1766 두께 0.4mm 또는 0.6mm, 한 변이 255mm인 정사각형", "R-5715ES 두께 0.4mm 또는 0.6mm, 한 변이 255mm인 정사각형", "R-5670Kj 두께 0.4mm 또는 0.6mm, 한 변이 255mm인 정사각형(이상, 파나소닉 주식회사제)", 또는, "GHPL830NS 두께 0.4mm 또는 0.6mm 한 변이 255mm인 정사각형", "830NS 두께 0.4mm 또는 0.6mm, 한 변이 255mm인 정사각형", "830NSF 두께 0.4mm 또는 0.6mm, 한 변이 255mm인 정사각형(이상, 미쓰비시 가스 가가쿠 주식회사제)"을 이용하는 것이 가능하다.
수지 시트(3)의 표면(오목부를 형성하는 측)에 피복층을 마련할 수도 있다. 피복층은, 예를 들면, 폴리에틸렌테레프탈레이트(PET) 수지, 폴리에틸렌나프탈레이트(PEN) 수지, 폴리에터에터케톤(PEEK) 수지, 폴리이미드(PI) 수지 등을 포함하는 유기 수지 필름, 또는, Cu박, Ni박, SUS박 등의 금속박이어도 된다. 레이저광의 흡수를 높이기 위하여, 피복층을 구성하는 유기 수지 필름은, 흑연, 그래핀, 카본 나노 튜브, 카본 파이버, 카본 블랙 등의 무기 염료 혹은 무기 안료, 또는, 프탈로사이아닌계, 사이아닌계, 알칼리 토류 금속염, 금속 착체 등의 유기 염료 혹은 유기 안료로 이루어지는 레이저광 흡수성 착색 성분을 포함하고 있어도 된다. 또, 상기 금속박의 표면은, 흑화 처리되어 있어도 된다.
<오목부의 형성 공정>
다음으로, 구조체(1a)의 준비 공정이 종료되면, 도 1의 (b)에 나타내는 바와 같이, 수지 시트(3)의 표면 측이며 글라스 클로스가 존재하지 않는 제1 수지층 영역(4)에 대하여 엑시머 레이저에 의하여 복수의 오목부(7)를 형성한다. 오목부(7)는, 제1 수지층 영역(4)의 표면에 대하여, 제1 수지층 영역(4)의 두께 방향으로 오목하게 패인 부위를 말하고, 이 오목하게 패인 부위의 내벽(측벽 및 저벽(底壁) 등)을 포함하고 있다. 오목부(7)는, 도시하는 좌우 방향을 따른 폭으로, 도시하는 수직 방향 등으로 뻗는 홈과 같이 형성되어 있고, 평면 방향에 있어서 미세 배선에 대응하는 형상을 갖고 있다. 열경화성 재료 또는 열가소성 재료로 형성되는 제1 수지층 영역(4)에 오목부를 형성하기 위해서는, 미세화의 관점에서는 엑시머 레이저를 이용하여 가공해도 되지만, 탄산 가스 레이저 혹은 UV-YAG 레이저를 이용한 가공, 또는, 임프린트를 이용해도 된다.
오목부의 형성 공정에서는, 개구폭이 0.5μm 이상 20μm 이하가 되도록 오목부(7)를 형성해도 되고, 미세화의 관점에서는, 개구폭이 0.5μm 이상 5μm 이하가 되도록 오목부(7)를 형성해도 된다. 이로써, 미세한 배선층을 형성하여 고밀도화한 반도체 장치를 제공할 수 있다. 이와 같은 미세한 개구폭의 오목부를 형성하기 위해서는, 상술한 바와 같이 엑시머 레이저를 이용해도 된다. 사용되는 엑시머 레이저의 매질은, 아르곤·불소(ArF) 또는 크립톤·불소(KrF)이며, 범용성의 관점에서는, KrF을 매질로 한 엑시머 레이저를 이용해도 된다. 또, 엑시머 레이저에 의한 가공 조건으로서, 펄스 에너지는 20mJ 이상 100mJ 이하여도 된다. 펄스 반복 주파수는, 1Hz 이상 4000Hz 이하여도 된다. 펄스폭은, 10나노초 이상 50나노초 이하여도 된다. 레이저 조사량은, 0보다 크고 1000mJ/cm2 이하여도 된다. 엑시머 레이저의 출력은, 10mJ/펄스 이상 1000mJ/펄스 이하여도 된다.
오목부의 형성 공정에서는, 오목부(7)를 형성한 후, 제1 수지층 영역(4)을 포함하는 수지 시트(3)를 더 가열 경화시켜도 된다. 이때의 가열 온도는 100℃ 이상 250℃ 이하여도 되고, 가열 시간은 30분 이상 3시간 이하여도 된다. 또한, 오목부(7)는, 고탄성층 영역(5)에는 도달하지 않도록 구성되어 있다.
<개구부의 형성 공정>
다음으로, 오목부(7)의 형성이 종료되면, 도 1의 (c)에 나타내는 바와 같이, 수지 시트(3)의 표면으로부터 지지체(1)의 구리층(2)에 이르는 개구부(8)를 형성한다. 개구부의 형성 공정에서는, 수지 시트(3)에 있어서 글라스 클로스를 포함하여 구성되는 고탄성층 영역(5)과, 유기 수지 재료로 구성되는 제1 수지층 영역(4) 및 제2 수지층 영역(6)을 통틀어 관통하여 개구부(8)가 형성된다. 개구부(8)를 형성하는 방법으로서는, 예를 들면, 탄산 가스 레이저 가공 또는 드릴 가공을 이용할 수 있지만, 미세화의 관점에서는, 탄산 가스 레이저를 이용해도 된다.
개구부의 형성 공정에서는, 예를 들면, 직경이 30μm 이상 200μm 이하의 개구 직경을 갖는 개구부(8)를 형성한다. 이와 같은 크기의 개구부(8)에 의하여, 고밀도화를 실현하는 반도체 장치를 제공할 수 있고, 또, 미세 배선층을 갖는 반도체 장치를 양호한 수율, 또한 저비용으로 제조할 수 있다. 개구부의 형성 공정은, 상술한 오목부의 형성 공정보다 먼저 행해도 되고, 후에 행해도 되며, 또는, 동시에 행해도 되고, 그 순번은 특별히 한정되지 않는다.
<디스미어하는 공정>
다음으로, 오목부(7) 및 개구부(8)의 형성이 종료되면, 레이저 개구에서 형성된 스미어를 제거할 목적으로, 디스미어하는 공정을 행한다. 디스미어액은, 시판 중인 전처리액 및 디스미어액을 이용해도 된다. 전처리액으로서는, 예를 들면 팽윤액(주식회사 아토텍 재팬제, 상품명: 스웨링 딥 시큐리갠트)을 이용할 수 있다. 디스미어액으로서, 예를 들면 조화(粗化)액(주식회사 아토텍 재팬제, 상품명: 콘센트레이트 컴팩트 CP)을 이용할 수 있다. 디스미어 후의 중화에 사용하는 약액으로서, 예를 들면 중화액(주식회사 아토텍 재팬제, 상품명: 리덕션 시큐리갠트)을 이용할 수 있다.
디스미어 처리에 있어서의 팽윤 조건으로서, 팽윤액의 온도는 50℃ 이상 80℃ 이하이며, 침지 시간 1분 이상 30분 이하여도 된다. 팽윤 처리 후에, 오목부(7) 및 개구부(8) 등을 순수 또는 수돗물에 의하여 세정해도 된다. 또, 팽윤 처리 후, 디스미어액으로 조화 처리하는 공정을 실시한다. 디스미어 조건으로서, 디스미어액의 온도는 30℃ 이상 80℃ 이하이며, 침지 시간 1분 이상 30분 이하로 실시되어도 된다. 디스미어 처리 후, 순수 또는 수돗물에 의하여 세정해도 된다. 디스미어액에 의하여 조화 후, 순수 또는 수돗물에 의하여 드래그 아웃 공정을 실시한다. 드래그 아웃 온도는 25℃ 이상 50℃ 이하이며, 침지 시간은 1분 이상 5분 이하여도 된다. 그리고, 드래그 아웃 후, 중화 공정을 실시한다. 중화 온도는 25℃ 이상 50℃ 이하이며, 침지 시간은 1분 이상 10분 이하여도 된다. 중화 처리 후, 순수 또는 수돗물에 의하여 세정해도 된다. 이상으로써, 디스미어 처리가 종료된다.
<시드층의 형성 공정>
디스미어 처리가 종료되면, 도 1의 (d)에 나타내는 바와 같이, 제1 수지층 영역(4)의 표면과, 오목부(7)의 측벽 및 저벽과, 개구부(8)의 측벽과, 개구부(8)에 노출되는 구리층(2)의 표면에 시드층(9)을 형성하는 공정을 행한다. 시드층의 형성 공정에서는, 구리 페이스트를 이용한 방법, 스퍼터링 방법, 또는 무전해 도금법을 이용하여, 시드층(9)을 형성할 수 있다. 패널화에 적절한 방법으로서는, 무전해 도금법을 이용할 수 있다.
시드층(9)을 형성하기 위해서는, 먼저, 무전해 구리 도금의 촉매가 되는 팔라듐을, 제1 수지층 영역(4)의 표면과, 오목부(7)의 측벽 및 저벽과, 개구부(8)의 측벽과, 개구부(8)에 노출되는 구리층(2)의 표면(이하 "제1 수지층 영역(4)의 표면 등"이라고도 기재한다)에 흡착시키기 위하여, 제1 수지층 영역(4)의 표면 등을 전처리액으로 세정한다. 전처리액은, 예를 들면 수산화 나트륨 또는 수산화 칼륨을 포함하는 시판 중인 알칼리성 전처리액이다. 전처리는, 수산화 나트륨 또는 수산화 칼륨의 농도가 1% 이상 30% 이하의 사이에서 실시되어도 되고, 전처리액으로의 침지 시간이 1분 이상 60분 이하의 사이에서 실시되어도 되며, 전처리액으로의 침지 온도가 25℃ 이상 80℃ 이하의 사이에서 실시되어도 된다. 전처리한 후, 여분의 전처리액을 제거하기 위하여, 수돗물, 순수, 초순수 또는 유기 용제로 세정해도 된다.
전처리액을 제거한 후, 제1 수지층 영역(4)의 표면 등으로부터 알칼리 이온을 제거하기 위하여, 산성 수용액으로 침지 세정한다. 침지 세정은, 산성 수용액으로서 황산 수용액을 이용하여 실시되어도 되고, 농도가 1% 이상 20% 이하의 사이, 침지 시간이 1분 이상 60분 이하의 사이에서 실시되어도 된다. 산성 수용액을 제거하기 위하여, 수돗물, 순수, 초순수 또는 유기 용제로 세정해도 된다. 그 후, 산성 수용액으로 침지 세정이 이루어진 후의 제1 수지층 영역(4) 등에 팔라듐을 부착시킨다. 팔라듐의 부착에는, 시판 중인 팔라듐-주석 콜로이드 용액, 팔라듐 이온을 포함하는 수용액, 또는 팔라듐 이온 현탁액 등을 이용해도 되지만, 개질층에 효과적으로 흡착하는 팔라듐 이온을 포함하는 수용액을 이용해도 된다. 팔라듐 이온을 포함하는 수용액에 침지할 때, 팔라듐 이온을 포함하는 수용액의 온도가 25℃ 이상 80℃ 이하의 사이에서, 흡착시키기 위한 침지 시간이 1분 이상 60분 이하의 사이에서 실시되어도 된다. 팔라듐 이온을 흡착시킨 후, 여분의 팔라듐 이온을 제거하기 위하여, 수돗물, 순수, 초순수 또는 유기 용제로 세정해도 된다.
계속해서, 팔라듐 이온을 흡착한 후, 팔라듐 이온을 촉매로서 작용시키기 위한 활성화를 행한다. 팔라듐 이온을 활성화시키는 시약은, 시판 중인 활성화제(활성화 처리액)를 이용해도 된다. 팔라듐 이온을 활성화시키기 위하여 침지하는 활성화제의 온도는, 25℃ 이상 80℃ 이하의 사이이며, 활성화시키기 위하여 침지하는 시간은, 1분 이상 60분 이하의 사이여도 된다. 팔라듐 이온을 활성화한 후, 여분의 활성화제를 제거하기 위하여, 수돗물, 순수, 초순수 또는 유기 용제로 세정해도 된다. 그 후, 팔라듐을 촉매로서, 무전해 도금에 의하여 시드층(9)을 형성한다. 시드층(9)은, 예를 들면, 구리층, 니켈층, 구리 니켈 합금층, 니켈 인 합금층, 및 구리 니켈 인 합금층으로 이루어지는 군으로부터 선택되는 무전해 도금층이다. 비용의 관점에서, 시드층(9)의 재질은, 구리층이어도 된다.
시드층(9)으로서 구리층을 형성하는 경우, 무전해 도금액으로서 시판 중인 도금액을 사용하면 되고, 예를 들면, 무전해 구리 도금액(주식회사 아토텍 재팬제, 상품명: 코퍼 솔루션 프린트갠트 MSK)을 이용할 수 있다. 무전해 구리 도금의 형성은, 20℃ 이상 40℃ 이하의 사이에서 무전해 구리 도금액 중에서 실시된다. 시드층(9)의 두께는, 0.1nm 이상 500nm 이하여도 되고, 0.1nm 이상 400nm 이하여도 되며, 0.1nm 이상 300nm 이하여도 된다. 시드층(9)의 두께를 0.1nm 이상으로 함으로써, 그 후의 전해 도금에 있어서 균일한 두께로 배선을 형성하기 쉬워진다. 한편, 시드층(9)의 두께를 500nm 이하로 함으로써, 시드층(9)의 에칭 공정에 있어서 배선에 대한 과잉된 에칭을 방지할 수 있고, 미세한 배선을 양호한 수율로 형성할 수 있다.
무전해 도금을 행한 후, 여분의 도금액을 제거하기 위하여, 물 또는 유기 용제로 세정해도 된다. 무전해 도금 후, 시드층(9)과 제1 수지층 영역(4)의 표면의 밀착력을 높이기 위하여, 열경화(어닐링: 가열에 의한 시효 경화 처리)를 행해도 된다. 열경화 온도가 80℃ 이상 200℃ 이하가 되도록 가열해도 된다. 보다 반응성을 앞당기기 위하여, 열경화 온도가 120℃ 이상 200℃ 이하가 되도록 가열해도 되고, 열경화 온도가 120℃ 이상 180℃ 이하가 되도록 가열해도 된다. 열경화 시간은, 5분 이상 60분 이하여도 되고, 10분 이상 60분 이하여도 되며, 20분 이상 60분 이하여도 된다.
<구리층의 형성 공정>
시드층의 형성 공정이 종료되면, 도 2의 (a)에 나타내는 바와 같이, 시드층(9) 상에 전해 구리 도금(도전성 재료)에 의하여 구리층(10, 11, 12)(도금 금속층, 도전층)을 형성하는 공정을 행한다. 보다 구체적으로는, 무전해 구리 도금으로 형성한 구리층을 시드층(9)으로 하여, 그 위에 전해 구리 도금에 의하여, 구리층(10~12)을 형성한다. 또한, 본 실시형태에서는, 구리층(10~12)을 형성하는 방법으로서, 전해 구리 도금을 이용하지만, 이것 이외에, 예를 들면, 무전해 도금을 이용해도 된다.
구리층의 형성 공정에서는, 구리층(10)(제2 부분)이 제1 수지층 영역(4)의 표면에 마련된 오목부(7) 내에 충전되고, 구리층(11)(제2 부분)이 제1 수지층 영역(4)의 표면으로부터 구리층(2)에 이르도록 마련된 개구부(8) 내에 충전되어, 구리층(12)(제1 부분)이 오목부(7) 및 개구부(8)를 제외한 제1 수지층 영역(4)의 표면에 형성된다. 구리층(10)이 오목부(7) 내에 충전되고, 또 구리층(11)이 개구부(8) 내에 충전됨으로써, 이 후의 공정에서 제1 수지층 영역(4)의 오목부(7) 및 개구부(8)를 제외한 표면으로부터, 구리층(12), 시드층, 팔라듐 흡착층을 제거하는 것만으로, 제1 수지층 영역(4)의 표면을 깎지 않고, 제1 수지층 영역(4)의 표면과 오목부(7) 및 개구부(8)에 각각 형성된 구리층(10~12)을 평탄화하는 것이 가능해진다. 구리층, 시드층, 팔라듐 흡착층을 제거한 후, 제1 수지층 영역(4)의 표면을 더 깎아내어, 제1 수지층 영역(4)의 표면과, 오목부(7) 및 개구부(8) 각각에 형성된 구리층(10, 11)을 평탄화해도 된다.
전해 구리 도금에 의하여, 구리층(10)을 오목부(7) 내에 충전하거나 또는 구리층(11)을 개구부(8)에 충전하거나 하기 위해서는, 제1 수지층 영역(4)의 표면에 비하여 오목부(7) 내 및 개구부(8)에 대한 전해 구리 도금의 석출량(도금 두께)이 큰, 이른바 필드 도금을 이용해도 된다. 구리층(10, 11)은, 오목부(7) 내 또는 개구부(8) 내에 충전되지 않아도 되고, 오목부(7) 또는 개구부(8)의 내벽(저벽 및 측벽)을 따라 형성되어도 된다. 이 경우는, 제1 수지층 영역(4)의 오목부(7) 및 개구부(8)를 제외한 표면으로부터, 구리층(12), 시드층, 팔라듐 흡착층을 제거할 뿐만 아니라, 제1 수지층 영역(4)의 표면을 더 깎음으로써, 오목부(7) 내(오목부(7)의 저벽)의 구리층(10) 및 개구부(8) 내의 구리층(11)을 노출시켜, 제1 수지층 영역(4)의 표면과 오목부(7) 및 개구부(8)에 형성된 구리층(10~12)을 평탄화하는 것이 가능해진다.
<배선층의 형성 공정>
다음으로, 구리층의 형성이 종료되면, 도 2의 (b)에 나타내는 바와 같이, 제1 수지층 영역(4)의 오목부(7) 및 개구부(8)를 제외한 표면으로부터, 구리층(12), 시드층 및 팔라듐 촉매를 제거함으로써, 오목부(7)에 형성된 구리층(10) 및 개구부(8)에 형성된 구리층(11)으로 이루어지는 배선층(13)을 형성하는 공정을 행한다. 즉, 제1 수지층 영역(4)의 표면의 구리층(12), 시드층, 팔라듐 흡착층을 제거함으로써, 제1 수지층 영역(4)의 오목부(7) 등을 포함하는 표면에 있어서는, 오목부(7) 및 개구부(8)에만 구리층(10, 11)(상세하게는, 구리층(10, 11)에 대응하는 시드층, 팔라듐 흡착층을 포함한다)이 남겨지고, 오목부(7) 및 개구부(8)의 구리층(10, 11) 등이 배선층(13)을 형성한다. 배선층(13)의 주요부는, 복수의 오목부(7)에 형성된 구리층(10)으로 형성된다. 배선층(13)은, 후술하는 반도체 소자(22)의 접속 단자에 접속된다.
제1 수지층 영역(4)의 오목부(7)를 제외한 표면으로부터, 구리층(12), 시드층 및 팔라듐 흡착층을 제거할 때에, 제1 수지층 영역(4)의 표면과 오목부(7)에 형성된 구리층(10)을 평탄화해도 된다. 또, 이들 제1 수지층 영역(4)의 상부의 구리층(12), 시드층, 팔라듐 흡착층을 제거할 때에, 제1 수지층 영역(4)의 상부(표면) 측으로부터 두께 방향의 일부를 제거해도 된다. 제1 수지층 영역(4)의 상부의 구리층(12), 시드층, 팔라듐 흡착층 및 제1 수지층 영역(4)의 제거 방법으로서는, 백 그라인드법, 플라이 컷법, 또는 화학적 기계 연마(CMP)를 이용할 수 있다. 또, 복수의 제거 방법을 병용해도 된다. 플라이 컷법에서는, 예를 들면, 다이아몬드 바이트에 의한 연삭 장치를 사용한다. 구체예로서는, 300mm 웨이퍼 대응의 오토매틱 서피스 플레이너(주식회사 디스코제, 상품명 "DAS8930")를 이용할 수 있다. 플라이 컷법에 의한 금속층, 팔라듐 흡착층의 제거는, 제1 수지층 영역(4)의 상부 측(표면 측)으로부터 면 전체를 균일하게 연마하므로, 연마면이 평탄해지기 때문에, 평탄화 처리라고도 할 수 있다.
화학적 기계 연마(CMP)로 연마하는 경우, 구체예로서, 300mm 웨이퍼 대응의 CMP 연마 장치(Applied Materials사제, 상품명 "F-REX300X")를 이용할 수 있다. CMP 연마 시, 실리카, 알루미나, 세리아 등의 지립 성분을 포함하는 연마액을 이용하여 연마할 수 있다. 또, 복수의 연마액을 병용해도 되고, 순차 행해도 된다. 연마 후, 순수, 용제 등의 세정액으로 연마 부스러기, 여분의 지립을 제거해도 된다.
다음 공정인 무전해 도금을 행할 때에, 시드층과 구리층(10) 상에 팔라듐을 흡착시키기 쉽게 하기 위하여, 제1 수지층 영역(4)의 상부의 구리층(12), 시드층, 팔라듐 흡착층 및 제1 수지층 영역(4)을 제거한 후, 노출한 시드층과 구리층(10, 11)의 표면을 화학적 또는 물리적으로 조화시켜도 된다.
<캡 도금하는 공정>
다음으로, 배선층의 형성 공정이 종료되면, 도 2 (c)에 나타내는 바와 같이, 노출한 시드층, 구리층(10, 11)(배선층(13)), 팔라듐 흡착층 상에, 무전해 도금에 의하여 캡 도금(14, 15)을 형성해도 된다. 캡 도금(14, 15)의 금속 종으로서는, Cu, Ni, Cr, W 중 어느 한 종류를 포함하는 금속을 이용해도 된다. 이상으로써, 미세한 배선층(13)을 갖는 배선 기판(20)이 제작된다.
<반도체 장치의 제조 방법>
다음으로, 도 3에 나타내는 바와 같이, 배선 기판(20) 상의 배선층(13) 상에 반도체 소자(22)를 실장하고, 반도체 소자(22)의 접속 단자를 배선층(13)에 전기적으로 접속한다. 이로써, 미세한 배선층(13)에 의하여 접속된 반도체 장치(25)가 제작된다.
이상, 본 실시형태에 관한 배선 기판 및 반도체 장치의 제조 방법에서는, 유기 수지 중에 글라스 클로스를 배치한 수지 시트(3)를 이용하여, 수지 시트(3)에 있어서 글라스 클로스가 존재하지 않는 제1 수지층 영역(4)에 엑시머 레이저로 오목부(7)를 형성하고, 오목부(7) 등에 배선층(13)을 형성하고 있다. 이 경우, 레이저에 의한 오목부(7)의 미세 가공이 가능해져, 미세 배선층을 용이하게 형성할 수 있다.
본 실시형태에 관한 배선 기판 및 반도체 장치의 제조 방법에서는, 수지 시트(3)의 표면 측에 있어서의 제1 수지층 영역(4)의 두께가 20μm 이하여도 된다. 이 경우, 미세한 배선층(13)을 형성하는 층 영역을 얇게 하여, 제조되는 배선 기판(20)의 저배화를 도모할 수 있다. 또, 이 제조 방법에서는, 제1 수지층 영역(4)의 두께가 5μm 이상이어도 된다. 이로써, 적절한 깊이의 오목부(7)를 형성하여, 도통성이 우수한 미세한 배선층(13)을 형성할 수 있다.
본 실시형태에 관한 배선 기판 및 반도체 장치의 제조 방법에서는, 제1 수지층 영역(4)에 형성되는 오목부(7)의 라인폭이 0.5μm 이상 5μm 이하여도 된다. 이 경우, 도통성이 우수한 미세한 배선층(13)을 형성할 수 있다.
본 실시형태에 관한 배선 기판 및 반도체 장치의 제조 방법에서는, 수지 시트(3)는, 제1 수지층 영역(4)과는 반대 측에 제2 수지층 영역(6)을 갖고 있으며, 구조체를 준비하는 공정에서는, 지지체(1) 상에 수지 시트(3)를 제2 수지층 영역(6)에 의하여 첩부함으로써 구조체(1a)를 준비하고 있다. 이 경우, 구조체(1a)의 준비를 래미네이트 등의 간이한 수법에 의하여 행할 수 있어, 제조 방법을 간소화할 수 있다.
본 실시형태에 관한 배선 기판 및 반도체 장치의 제조 방법에서는, 도금층을 형성하는 공정은, 오목부(7) 및 개구부(8)와 제1 수지층 영역의 표면에 대하여 디스미어 처리를 행하는 공정과, 오목부(7) 및 개구부(8)와 제1 수지층 영역의 표면에 대하여 무전해 도금에 의하여 시드층(9)을 형성하는 공정과, 시드층(9) 상에 전해 도금을 실시하여 구리층(10~12)을 형성하는 공정과, 제1 수지층 영역(4)의 표면과 시드층(9)과 구리층(10~12)이 평탄화되도록 제1 수지층 영역(4)의 표면 상의 시드층(9) 및 구리층(10~12)을 제거하는 공정을 갖고 있다. 이로써, 미세한 배선층(13)의 도통 부분을 보다 확실히 형성할 수 있다.
또한, 본 실시형태에 관한 반도체 장치의 제조 방법에서는, 상술한 각종의 방법에 의하여, 미세한 배선층(13)을 구비한 배선 기판(20)을 갖는 반도체 장치(25)가 간소화된 방법으로 제작할 수 있다. 또, 간소화된 방법으로 제작하기 때문에, 제조 수율의 향상 또는 제조품의 비용 저감 등을 도모하는 것도 가능해진다. 또한, 이에 한정되지 않지만, 복수의 반도체 소자(칩)를 실장하는 경우(특히 고밀도로 실장하는 경우), 반도체 소자끼리의 사이를 전송성이 우수한 미세한 배선층으로 접속할 수 있어, 보다 성능이 우수한 소형의 반도체 장치를 제공하는 것이 가능해진다.
본 실시형태에 관한 수지 시트(3)는, 외측에 위치하는 제1 수지층 영역(4)과, 제1 수지층 영역(4)보다 탄성률이 높고 내측에 위치하는 고탄성층 영역(5)을 구비한다. 이와 같은 수지 시트(3)를 미리 제작해 둠으로써, 상술한 배선 기판의 제조 방법 및 반도체 장치의 제조 방법을 보다 간소화하여, 제조되는 배선 기판(20) 및 반도체 장치(25)의 수율 향상 또는 제조품의 비용 저감 등을 도모하는 것이 가능해진다.
본 실시형태에 관한 수지 시트(3)는, 제1 수지층 영역(4)과는 고탄성층 영역(5)을 개재하여 반대 측에 위치하는 제2 수지층 영역(6)을 더 구비하고 있고, 제2 수지층 영역(6)이 점착성을 갖고 있다. 이 때문에, 수지 시트(3)를 포함하는 구조체(1a)를 보다 용이하게 형성하는 것이 가능해져, 상술한 배선 기판(20)의 제조 방법 및 반도체 장치(25)의 제조 방법을 보다 간소화할 수 있다.
이상, 본 발명의 실시형태에 대하여 상세하게 설명해 왔지만, 본 발명은, 상기 실시형태에 한정되는 것은 아니고, 다양한 실시형태에 적용할 수 있다. 예를 들면, 상기 실시형태에서는, 도 1~도 3에 나타내는 바와 같이, 배선층(13)을 1층 마련하고, 그 위에 반도체 소자(22)를 배치하여 반도체 장치(25)를 제작했지만, 배선층(13)은 2층 이상이어도 된다. 이 경우, 도 2의 (b)에 나타내는 배선층(13)의 형성 공정을 행한 후, 다른 수지 시트(3)를 배선층(13)이 형성된 제1 수지층 영역(4) 상에 첩부하는 등에 의하여 더 장착하는 공정과, 다른 오목부(7)를 다른 수지 시트(3)의 제1 수지층 영역(4)에 형성하는 공정과, 다른 개구부(8)를 다른 수지 시트(3)에 형성하는 공정과, 다른 배선층(13)을 다른 오목부(7) 및 다른 개구부(8)에 형성하는 공정을 1회 이상 반복하여, 배선층(13)을 다층화해도 된다. 다층화할 때, 다른 개구부(8)는, 다른 수지 시트(3)의 표면 측으로부터 내측의 개구부(8)의 구리층(11) 또는 배선층(13)에 이르도록 형성된다. 이로써, 미세한 배선층(13)이 다층화된 배선 기판 및 반도체 장치를 얻을 수 있다.
또, 도 4의 (a)에 나타내는 바와 같이, 지지체(1) 상에 내장 배선층(31)을 1층 이상 마련하여 내장 배선부를 형성하고, 그 위에 수지 시트(3)를 첩부하는 등에 의하여 장착하여, 오목부(7)를 형성하는 공정과, 개구부(8)를 형성하는 공정과, 배선층(13)을 형성하는 공정을 행하여, 다층의 배선 기판(30)을 형성해도 된다. 그리고, 도 4의 (b)에 나타내는 바와 같이, 다층의 배선 기판(30)에 반도체 소자(32)를 실장하여 반도체 장치(35)로 해도 된다. 이 경우, 빌드업 공법을 이용하여, 내장 배선층(31)을 형성할 수 있다. 이로써, 내장 배선층(31)에 종래의 공법을 이용하여 다층화하고, 표층(즉 반도체 소자의 접속 부분)의 배선층(13)만, 보다 미세화한 배선층으로 하는 것도 가능하다. 이 경우, 예를 들면, 내장 배선층(31)을 빌드업재로 구성하고, 표면의 미세한 배선층(13)을 프리프레그 등의 유기 수지 재료를 레이저 가공하여 오목부를 형성함과 같이 상이한 재료를 이용하여 최적의 구성의 배선 기판을 제작할 수 있다. 또, 이와 같은 변형예에 관한 제조 방법에 의하면, 배선 기판의 설계 자유도를 높일 수도 있다.
1…지지체
1a…구조체
2…구리층(금속층)
3…수지 시트
4…제1 수지층 영역
5…고탄성층 영역
6…제2 수지층 영역
7…오목부
8…개구부
9…시드층
10, 11…구리층(도금 금속층, 제2 부분)
12…구리층(제1 부분)
13…배선층
14, 15…캡 도금
20…배선 기판
22…반도체 소자
25…반도체 장치
30…배선 기판
31…내장 배선층
32…반도체 소자
35…반도체 장치

Claims (22)

  1. 표면에 금속층을 마련한 지지체 상에 또는 상기 지지체에 마련한 내장 배선층 상에 유기 수지 중에 글라스 클로스를 배치한 수지 시트가 장착된 구조체를 준비하는 공정과,
    상기 수지 시트의 표면 측이며 상기 글라스 클로스가 존재하지 않는 제1 수지층 영역에 대하여 엑시머 레이저에 의하여 오목부를 형성하는 공정과,
    상기 수지 시트의 표면으로부터 상기 지지체 상의 상기 금속층에 이르는 개구부를 형성하는 공정과,
    상기 오목부 및 상기 개구부에 배선층을 형성하는 공정을 구비하는, 배선 기판의 제조 방법.
  2. 표면에 금속층을 마련한 지지체 상에 또는 상기 지지체에 마련한 내장 배선층 상에 외측에 위치하는 제1 수지층 영역과 상기 제1 수지층 영역보다 탄성률이 높고 내측에 위치하는 고탄성층 영역이 순서대로 형성된 수지 시트가 장착된 구조체를 준비하는 공정과,
    상기 수지 시트의 표면 측이며 상기 제1 수지층 영역에 레이저 또는 임프린트에 의하여 오목부를 형성하는 공정과,
    상기 수지 시트의 표면으로부터 상기 지지체 상의 상기 금속층에 이르는 개구부를 형성하는 공정과,
    상기 오목부 및 상기 개구부에 배선층을 형성하는 공정을 구비하는, 배선 기판의 제조 방법.
  3. 청구항 2에 있어서,
    상기 고탄성층 영역은, 무기 섬유 및 유기 섬유 중 적어도 일방이 유기 수지 재료 중에 배치됨으로써 형성되어 있는, 배선 기판의 제조 방법.
  4. 청구항 3에 있어서,
    상기 무기 섬유는, 유리 섬유, 세라믹 섬유, 및 탄소 섬유 중 적어도 하나이며, 상기 유기 섬유는, 아라미드 섬유, 및 폴리에틸렌 섬유 중 적어도 하나인, 배선 기판의 제조 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 수지 시트의 표면 측에 있어서의 상기 제1 수지층 영역의 두께가 5μm 이상 20μm 이하인, 배선 기판의 제조 방법.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 제1 수지층 영역에 형성되는 상기 오목부의 라인폭이 0.5μm 이상 5μm 이하인, 배선 기판의 제조 방법.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 수지 시트는, 상기 제1 수지층 영역과는 반대 측에 제2 수지층 영역을 갖고 있으며,
    상기 구조체를 준비하는 공정에서는, 상기 지지체 상 또는 상기 내장 배선층 상에 상기 수지 시트를 상기 제2 수지층 영역에 의하여 첩부하여, 상기 구조체를 준비하는, 배선 기판의 제조 방법.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    상기 제1 수지층 영역에 엑시머 레이저에 의하여 상기 오목부를 형성하는 경우에 있어서, 상기 엑시머 레이저의 펄스폭이 10나노초 이상 50나노초 이하이며, 상기 엑시머 레이저의 출력이 10mJ/펄스 이상 1000mJ/펄스 이하인, 배선 기판의 제조 방법.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    상기 배선층을 형성하는 공정에서는, 상기 오목부 및 상기 개구부에 도금 금속층을 형성하여 상기 배선층을 형성하고,
    상기 수지 시트는, 상기 도금 금속층을 형성하기 위한 시드층을 구성하는 금속 재료와 배위 결합이 가능한 복소 방향족환으로 이루어지는 성분을 포함하는, 배선 기판의 제조 방법.
  10. 청구항 1 내지 청구항 9 중 어느 한 항에 있어서,
    상기 수지 시트 또는 상기 수지 시트를 덮는 피복층은, 무기 염료, 무기 안료, 유기 염료, 및 유기 안료 중 적어도 하나로 이루어지는 레이저광 흡수성 착색 성분을 포함하는, 배선 기판의 제조 방법.
  11. 청구항 1 내지 청구항 10 중 어느 한 항에 있어서,
    상기 배선층을 형성하는 공정에서는, 상기 오목부 및 상기 개구부에 무전해 도금에 의한 시드층을 마련하고 도금 금속층을 형성하여 상기 배선층을 형성하고,
    상기 수지 시트는, 상기 무전해 도금을 형성하기 위한 촉매를 포함하는, 배선 기판의 제조 방법.
  12. 청구항 1 내지 청구항 11 중 어느 한 항에 있어서,
    상기 배선층을 형성하는 공정은,
    상기 오목부 및 상기 개구부에 도전성 재료를 충전함과 함께 상기 오목부 및 상기 개구부를 제외한 상기 제1 수지층 영역의 표면 상에 도전성 재료를 마련하여, 도전층을 형성하는 공정과,
    상기 도전성을 평탄화하는 공정을 갖고,
    상기 평탄화하는 공정에서는, 상기 제1 수지층 영역의 표면 상에 마련된 상기 도전층의 제1 부분을 적어도 연마하여, 상기 오목부 및 상기 개구부에 충전된 상기 도전성 재료로 형성되는 상기 도전층의 제2 부분으로 상기 배선층을 형성하는, 배선 기판의 제조 방법.
  13. 청구항 1 내지 청구항 12 중 어느 한 항에 있어서,
    상기 지지체 상에, 상기 내장 배선층을 적어도 1층 갖는 내장 배선부를 형성하는 공정을 더 구비하고,
    상기 구조체를 준비하는 공정은, 당해 내장 배선부 상에 상기 수지 시트를 첩부함으로써 장착을 행하여, 상기 구조체를 준비하는, 배선 기판의 제조 방법.
  14. 청구항 1 내지 청구항 13 중 어느 한 항에 있어서,
    상기 배선층이 형성된 상기 수지 시트 상에 다른 수지 시트를 장착하는 공정과,
    상기 다른 수지 시트의 제1 수지층 영역에 대하여 레이저에 의하여 다른 오목부를 형성하는 공정과,
    상기 다른 수지 시트의 표면으로부터 상기 개구부의 상기 도금 금속층 또는 상기 배선층에 이르는 다른 개구부를 형성하는 공정과,
    상기 다른 오목부 및 상기 다른 개구부에 다른 도금 금속층을 형성하여 다른 배선층을 형성하는 공정을 더 구비하고,
    상기 다른 수지 시트를 장착하는 공정, 상기 다른 오목부를 형성하는 공정, 상기 다른 개구부를 형성하는 공정, 및, 상기 다른 배선층을 형성하는 공정을 적어도 1회 이상 반복하는, 배선 기판의 제조 방법.
  15. 청구항 1 내지 청구항 14 중 어느 한 항에 있어서,
    상기 배선층을 형성하는 공정은,
    적어도 상기 개구부 및 상기 오목부에 대하여 디스미어 처리를 행하는 공정과,
    적어도 상기 개구부 및 상기 오목부에 대하여 무전해 도금에 의하여 시드층을 형성하는 공정과,
    상기 시드층 상에 전해 도금을 실시하여 도금 금속층을 형성하는 공정과,
    상기 제1 수지층 영역의 표면과 상기 시드층과 상기 도금 금속층이 평탄화되도록 상기 제1 수지층 영역의 표면 상의 상기 시드층 및 상기 도금 금속층을 제거하는 공정을 갖는, 배선 기판의 제조 방법.
  16. 청구항 1 내지 청구항 15 중 어느 한 항에 기재된 배선 기판의 제조 방법에 의하여 제조되는 배선 기판을 준비하는 공정과,
    상기 배선층 또는 상기 다른 배선층 상에 반도체 소자를 실장하고, 상기 반도체 소자를 상기 배선층 또는 상기 다른 배선층에 전기적으로 접속하는 공정을 구비하는, 반도체 장치의 제조 방법.
  17. 청구항 16에 기재된 제조 방법을 이용하여 제조되는 구조를 갖는, 반도체 장치.
  18. 청구항 1 내지 청구항 15 중 어느 한 항에 기재된 배선 기판의 제조 방법에 사용되는 수지 시트로서, 외측에 위치하는 제1 수지층 영역과, 상기 제1 수지층 영역보다 탄성률이 높고 내측에 위치하는 고탄성층 영역 또는 글라스 클로스를 가지며 내측에 위치하는 고탄성층 영역을 구비하는 수지 시트.
  19. 청구항 15에 있어서,
    상기 제1 수지층 영역과는 상기 고탄성층 영역을 개재하여 반대 측에 위치하는 제2 수지층 영역을 더 구비하고, 상기 제2 수지층 영역이 점착성을 갖고 있는, 수지 시트.
  20. 청구항 18 또는 청구항 19에 있어서,
    상기 제1 수지층 영역은, 말레이미드 화합물, 비스말레이미드 화합물, 트라이아졸 화합물, 벤조트라이아졸 화합물, 및, 벤즈옥사졸 화합물로 이루어지는 군으로부터 선택되는 적어도 하나의 화합물을 포함하는, 수지 시트.
  21. 청구항 18 내지 청구항 20 중 어느 한 항에 있어서,
    상기 제1 수지층 영역은, 흑연, 그래핀, 카본 나노 튜브, 카본 파이버, 카본 블랙, 프탈로사이아닌, 사이아닌, 알칼리 토류 금속, 및, 금속 착체 중 적어도 하나를 포함하는, 수지 시트.
  22. 청구항 18 내지 청구항 21 중 어느 한 항에 있어서,
    상기 제1 수지층 영역은, 팔라듐 입자, 팔라듐 착체, 구리 입자, 및, 구리 착체 중 적어도 하나를 포함하는, 수지 시트.
KR1020237010627A 2020-10-01 2021-09-29 배선 기판의 제조 방법, 반도체 장치의 제조 방법, 및 수지 시트 KR20230074735A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/JP2020/037450 WO2022070389A1 (ja) 2020-10-01 2020-10-01 配線基板の製造方法、半導体装置の製造方法、及び樹脂シート
JPPCT/JP2020/037450 2020-10-01
PCT/JP2021/035957 WO2022071430A1 (ja) 2020-10-01 2021-09-29 配線基板の製造方法、半導体装置の製造方法、及び樹脂シート

Publications (1)

Publication Number Publication Date
KR20230074735A true KR20230074735A (ko) 2023-05-31

Family

ID=80950098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237010627A KR20230074735A (ko) 2020-10-01 2021-09-29 배선 기판의 제조 방법, 반도체 장치의 제조 방법, 및 수지 시트

Country Status (6)

Country Link
US (1) US20240030044A1 (ko)
JP (1) JPWO2022071430A1 (ko)
KR (1) KR20230074735A (ko)
CN (1) CN116325127A (ko)
TW (1) TW202232675A (ko)
WO (2) WO2022070389A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001221071A (ja) 2000-02-07 2001-08-17 Nissan Motor Co Ltd 可変動弁エンジンの制御装置
JP2012529770A (ja) 2009-06-24 2012-11-22 インテル・コーポレーション マルチチップパッケージおよび、マルチチップパッケージのダイからダイへのインターコネクトを提供する方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936522A (ja) * 1995-07-14 1997-02-07 Fuji Kiko Denshi Kk プリント配線板における回路形成方法
JP5094323B2 (ja) * 2007-10-15 2012-12-12 新光電気工業株式会社 配線基板の製造方法
JP2011100796A (ja) * 2009-11-04 2011-05-19 Panasonic Electric Works Co Ltd 回路基板
JP2012028511A (ja) * 2010-07-22 2012-02-09 On Semiconductor Trading Ltd 回路基板およびその製造方法、回路装置およびその製造方法、絶縁層付き導電箔

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001221071A (ja) 2000-02-07 2001-08-17 Nissan Motor Co Ltd 可変動弁エンジンの制御装置
JP2012529770A (ja) 2009-06-24 2012-11-22 インテル・コーポレーション マルチチップパッケージおよび、マルチチップパッケージのダイからダイへのインターコネクトを提供する方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
비특허문헌 1: Application of Through Mold Via (TMV) as PoP Base Package, Electronic Components and Technology Conference (ECTC), 2008
비특허문헌 2: Advanced Low Profile PoP Solution with Embedded Wafer Level PoP (eWLB-PoP) Technology, ECTC, 2012

Also Published As

Publication number Publication date
TW202232675A (zh) 2022-08-16
CN116325127A (zh) 2023-06-23
US20240030044A1 (en) 2024-01-25
JPWO2022071430A1 (ko) 2022-04-07
WO2022070389A1 (ja) 2022-04-07
WO2022071430A1 (ja) 2022-04-07

Similar Documents

Publication Publication Date Title
US8865525B2 (en) Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby
CN103491732B (zh) 一种电路板增层结构的制造方法
TWI258175B (en) Wiring board, method of manufacturing the same, and semiconductor device
JP4020874B2 (ja) 半導体装置およびその製造方法
US20090314525A1 (en) Mold for Wiring Substrate Formation and Process for Producing the Same, Wiring Substrate and Process for Producing the Same, Process for Producing Multilayered Laminated Wiring Substrate and Method for Viahole Formation
JP2010171413A (ja) 部品内蔵配線基板の製造方法
KR101143042B1 (ko) 반도체소자 탑재용 패키지 기판과 그 제조방법
US8895380B2 (en) Method of making semiconductor assembly with built-in stiffener and semiconductor assembly manufactured thereby
WO2004103039A1 (ja) 両面配線基板および両面配線基板の製造方法並びに多層配線基板
TW200423373A (en) Electronic parts packaging structure and method of manufacturing the same
TW200908827A (en) Wiring board with built-in component and method for manufacturing the same
JP2006210866A (ja) プリント基板の製造方法
TW201018344A (en) Method for manufacturing printed wiring board and printed wiring board
TW200807650A (en) Package structure having a chip embedded therein and method fabricating the same
TWI294760B (ko)
JP2007258541A (ja) 配線基板の製造方法
JP2021177546A (ja) 半導体装置の製造方法
KR20230074735A (ko) 배선 기판의 제조 방법, 반도체 장치의 제조 방법, 및 수지 시트
CN103400775B (zh) 先封后蚀三维系统级芯片倒装凸点封装结构及工艺方法
JP2001068856A (ja) 絶縁樹脂シート及びその製造方法
WO2010035864A1 (ja) 半導体素子搭載用パッケージ基板とその製法及び半導体パッケージ
TW201025535A (en) Semiconductor element-mounting package substrate, and method for manufacturing package substrate
JP5306797B2 (ja) 部品内蔵配線基板の製造方法
US20130277832A1 (en) Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby
KR100771319B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법