KR20230072721A

KR20230072721A - 전계 발광 표시장치

Info

Publication number: KR20230072721A
Application number: KR1020210159248A
Authority: KR
Inventors: 양정열; 정지환; 장윤경; 신성수
Original assignee: 엘지디스플레이 주식회사
Priority date: 2021-11-18
Filing date: 2021-11-18
Publication date: 2023-05-25
Also published as: CN116137138A; US20230154404A1

Abstract

본 명세서의 전계발광 표시장치는 복수의 픽셀들이 구비된 표시패널과, 상기 픽셀들에 연결된 스캔라인들과 에미션라인들을 구동하는 게이트 구동회로와, 상기 픽셀들에 연결된 데이터라인들을 구동하는 데이터 구동회로를 구비한다. 본 명세서의 전계발광 표시장치의 표시패널에 구비된 픽셀들 중에서 n(n은 자연수)번째 픽셀행에 배치된 제1 픽셀은, 발광 소자와 구동 소자와 복수의 스위치 소자들과 스토리지 커패시터를 포함한다.

Description

전계 발광 표시장치{ELECTROLUMINESCENT DISPLAY DEVICE}

본 명세서는 전계 발광 표시장치에 관한 것이다.

전계 발광 표시장치는 매트릭스 형태로 배열된 픽셀들을 포함하고 영상 데이터를 스캔 신호에 동기시켜 픽셀들로 공급함으로써, 상기 픽셀들에서 상기 영상 데이터에 대응되는 휘도를 구현한다. 픽셀들 각각은 영상 데이터에 대응되는 구동 전류를 생성하는 구동 소자와, 구동 전류의 크기에 비례하는 밝기로 발광하는 발광 소자를 포함한다.

구동 전류의 크기는 구동 소자의 게이트-소스 간 전압과 구동 소자의 문턱전압에 의해 결정된다. 그런데, 구동 소자의 문턱전압은 픽셀 공정 편차, 사용시간 경과에 따른 구동 소자의 열화 편차 등에 의해 픽셀들에서 서로 달라질 수 있다.

픽셀에서 구현되는 휘도는 구동 전류의 크기에 비례한다. 따라서, 구동 소자의 문턱전압이 픽셀들 간에 달라지면, 동일한 영상 데이터에 대응되는 구동 전류의 크기도 픽셀들에서 달라지고, 그에 따라 픽셀들 간 휘도 편차가 야기될 수 있다. 이러한 휘도 편차는 표시 품위를 떨어뜨린다.

따라서, 본 명세서는 픽셀들 간의 문턱전압 편차를 보상하여 표시 품위를 높일 수 있도록 한 전계발광 표시장치를 제공한다.

본 명세서의 전계발광 표시장치는 복수의 픽셀들이 구비된 표시패널과, 상기 픽셀들에 연결된 스캔라인들과 에미션라인들을 구동하는 게이트 구동회로와, 상기 픽셀들에 연결된 데이터라인들을 구동하는 데이터 구동회로를 구비한다.

본 명세서의 전계발광 표시장치의 표시패널에 구비된 픽셀들 중에서 n(n은 자연수)번째 픽셀행에 배치된 제1 픽셀은, 발광 소자와 구동 소자와 복수의 스위치 소자들과 스토리지 커패시터를 포함한다.

제1 픽셀의 발광 소자는 노드 C와 저전위 구동전압의 입력단에 연결된다. 제1 픽셀의 구동 소자는 노드 A에 접속된 게이트전극과, 노드 B에 접속된 드레인전극과, 노드 D에 접속된 소스전극을 가지며, 상기 발광 소자에 공급될 구동전류를 생성한다. 제1 픽셀의 스위치 소자들은 상기 노드 A와 상기 노드 B 사이에 연결된 제1 스위치 소자와, 초기화전압의 입력단과 상기 노드 C 사이에 연결된 제2 스위치 소자와, 상기 데이터라인들 중 제1 데이터라인과 상기 노드 D 사이에 연결된 제3 스위치 소자와, 고전위 구동전압의 입력단과 상기 노드 B 사이에 연결된 제4 스위치 소자와, 상기 노드 D와 상기 노드 C 사이에 연결된 제5 스위치 소자를 포함한다. 그리고, 제1 픽셀의 스토리지 커패시터는 상기 노드 A와 상기 노드 C에 연결된다.

본 명세서의 전계 발광 표시장치는 구동 소자의 문턱전압 보상이 가능한 픽셀을 대상으로 하여, 매 프레임마다 발광 동작에 앞서 구동 전류를 셋팅하기 위한 프로그래밍 동작을 수행한다.

본 명세서의 전계 발광 표시장치는 프로그래밍 동작 중에 구동 소자의 문턱전압 편차를 보상하기 위한 제1 샘플링 구간 이외에, 구동 소자의 서브쓰레스홀드 기울기 편차를 보상하기 위한 제2 샘플링 구간이 더 포함하도록 게이트신호의 구동 파형을 변경함으로써, 구동 소자의 전자 이동도가 낮을 때 생기는 불량 이슈 즉, 샘플링 시간 부족으로 인한 블랙 계조 들뜸과 얼룩 현상을 방지할 수 있다.

나아가, 본 명세서의 전계 발광 표시장치는 제1 샘플링 구간에 앞서 프리 바이어스 구간을 더 포함되도록 게이트신호의 구동 파형을 변경함으로써, 구동 소자의 히스테리시스 편차를 미리 완화하고 구동 소자의 문턱전압 편차와 서브쓰레스홀드 기울기 편차를 보다 정확히 보상하여 구동 소자의 전자 이동도가 낮을 때 생기는 불량 이슈를 효과적으로 해결할 수 있다.

더 나아가, 본 명세서의 전계 발광 표시장치는 구동 소자의 문턱전압 보상이 가능한 픽셀에 제1 커패시터를 추가하고, 편차 보상을 위한 샘플링 동작 이후에 제1 커패시터에 의한 커플링 전압(킥백 전압)으로 구동 소자의 게이트-소스 간 전압을 더 낮춤으로써, 샘플링 시간 부족으로 인한 블랙 계조 들뜸과 얼룩 현상 등을 더욱 효과적으로 개선할 수 있다.

더 나아가, 본 명세서의 전계 발광 표시장치는 구동 소자의 문턱전압 보상이 가능한 픽셀에 제2 커패시터를 추가하고, 편차 보상을 위한 샘플링 동작 중에 제2 커패시터에 의한 커플링 전압으로 구동 소자의 게이트-소스 간 전압을 더 높여 샘플링 전류를 증가시킴으로써, 한정된 샘플링 시간 내에서 블랙 계조 들뜸과 얼룩 현상 등을 미연에 방지할 수 있다.

본 명세서에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도 1은 본 명세서의 실시예에 따른 전계 발광 표시장치를 보여주는 도면이다.
도 2는 도 1의 표시패널과 게이트 드라이버 간의 일 연결 구성을 보여주는 도면이다.
도 3은 도 1의 표시패널과 게이트 드라이버 간의 다른 연결 구성을 보여주는도면이다.
도 4a는 도 1의 표시패널에 형성된 일 픽셀의 회로 구성을 보여주는 도면이다.
도 4b는 도 4a의 일 픽셀에 포함된 구동 소자의 특성 커브를 보여주는 도면이다.
도 5는 도 4a의 일 픽셀을 구동하기 위한 제1 구동 파형도이다.
도 6은 도 5의 X1,X2,X3,X4 에서 도 4a의 픽셀 노드들의 전압들을 보여주는 도면이다.
도 7a는 도 5의 초기화 구간에서 상기 일 픽셀의 동작을 보여주는 도면이다.
도 7b는 도 5의 제1 샘플링 구간에서 상기 일 픽셀의 동작을 보여주는 도면이다.
도 7c는 도 5의 제2 샘플링 구간에서 상기 일 픽셀의 동작을 보여주는 도면이다.
도 7d는 도 5의 발광 구간에서 상기 일 픽셀의 동작을 보여주는 도면이다.
도 8은 도 4a의 일 픽셀을 구동하기 위한 제2 구동 파형도이다.
도 9는 도 8의 X1,X0,X2,X3,X4 에서 도 4a의 픽셀 노드들의 전압들을 보여주는 도면이다.
도 10a는 도 8의 초기화 구간에서 상기 일 픽셀의 동작을 보여주는 도면이다.
도 10b는 도 8의 프리 바이어스 구간에서 상기 일 픽셀의 동작을 보여주는 도면이다.
도 10c는 도 8의 제1 샘플링 구간에서 상기 일 픽셀의 동작을 보여주는 도면이다.
도 10d는 도 8의 제2 샘플링 구간에서 상기 일 픽셀의 동작을 보여주는 도면이다.
도 10e는 도 8의 발광 구간에서 상기 일 픽셀의 동작을 보여주는 도면이다.
도 11은 도 4a의 일 픽셀에 대한 제1 변형 예를 보여주는 도면이다.
도 12는 도 11의 제1 변형 픽셀이 도 5의 제1 구동 파형도에 따라 구동될 때, 도 5의 X1,X2,X3,X4 에서 도 11의 픽셀 노드들의 전압들을 보여주는 도면이다.
도 13a는 도 5의 초기화 구간에서 상기 제1 변형 픽셀의 동작을 보여주는 도면이다.
도 13b는 도 5의 제1 샘플링 구간에서 상기 제1 변형 픽셀의 동작을 보여주는 도면이다.
도 13c는 도 5의 제2 샘플링 구간에서 상기 제1 변형 픽셀의 동작을 보여주는 도면이다.
도 13d는 도 5의 발광 구간에서 상기 제1 변형 픽셀의 동작을 보여주는 도면이다.
도 14는 도 4a의 일 픽셀에 대한 제2 변형 예를 보여주는 도면이다.
도 15는 도 14의 제2 변형 픽셀이 도 8의 제2 구동 파형도에 따라 구동될 때, 도 8의 X1,X0,X2,X3,X4 에서 도 14의 픽셀 노드들의 전압들을 보여주는 도면이다.
도 16a는 도 8의 초기화 구간에서 상기 제2 변형 픽셀의 동작을 보여주는 도면이다.
도 16b는 도 8의 프리 바이어스 구간에서 상기 제2 변형 픽셀의 동작을 보여주는 도면이다.
도 16c는 도 8의 제1 샘플링 구간에서 상기 제2 변형 픽셀의 동작을 보여주는 도면이다.
도 16d는 도 8의 제2 샘플링 구간에서 상기 제2 변형 픽셀의 동작을 보여주는 도면이다.
도 16e는 도 8의 발광 구간에서 상기 제2 변형 픽셀의 동작을 보여주는 도면이다.

본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서의 기술적 사상은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 본 명세서의 기술적 사상은 청구항의 범주에 의해 정의될 뿐이다.

본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용될 수 있으나, 이 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

본 발명에서 표시패널의 기판 상에 형성되는 픽셀 회로와 게이트 드라이버는 N MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 타입의 트랜지스터로 구현될 수 있으나 이에 한정되지 않는다. 트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스로부터 드레인으로 흐른다. N MOS의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 드레인 전압이 소스 전압보다 높다. N MOS에서 정공이 드레인으로부터 소스 쪽으로 흐르기 때문에 전류가 드레인으로부터 소스 쪽으로 흐른다. MOSFET의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, MOSFET의 소스와 드레인은 인가 전압에 따라 변경될 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 이하의 실시예에서, 전계 발광 표시장치는 유기발광 물질을 포함한 유기발광 표시장치를 중심으로 설명한다. 하지만, 본 발명의 기술적 사상은 유기발광 표시장치에 국한되지 않고, 무기발광 물질을 포함한 무기발광 표시장치에 적용될 수 있음에 주의하여야 한다.

도 1은 본 명세서의 실시예에 따른 전계 발광 표시장치를 보여주는 도면이다.

도 1을 참조하면, 전계 발광 표시장치는 표시패널(10), 타이밍 콘트롤러(11), 데이터 드라이버(12), 게이트 드라이버(13), 전원 회로 등을 구비할 수 있다.

표시패널(10)에 포함된 복수의 픽셀들(PXL)은 매트릭스 형태로 배치되어 픽셀 어레이(Pixel array)를 구성할 수 있다. 픽셀 어레이에서, 각 픽셀(PXL)은 데이터라인(14), 게이트라인(15), 초기화 전원라인, 고전위 전원라인, 저저위 전원라인 등에 연결될 수 있다. 여기서, 각 픽셀(PXL)에 연결된 게이트라인(15)은 2개의 스캔 라인들과 2개의 에미션 라인들을 포함할 수 있다. 각 픽셀(PXL)은, 데이터라인(14)을 통해 데이터전압을, 2개의 스캔 라인들을 통해 스캔 신호들을, 2개의 에미션 라인들을 통해 에미션 신호들을, 초기화 전원라인을 통해 초기화전압(Vinit)을, 고전위 전원라인을 통해 고전위 구동전압(VDDEL)을, 그리고 저전위 전원라인을 통해 저전위 구동전압(VSSEL)을 각각 공급 받을 수 있다.

각 픽셀(PXL)은 스캔 신호들과 에미션 신호들에 따른 구동 파형도에 따라 프로그래밍 동작과 발광 동작을 수행하여 영상 데이터(DATA)에 대응되는 휘도를 구현한다. 이를 위해, 각 픽셀(PXL)은 영상 데이터(DATA)에 대응되는 구동 전류를 생성하는 구동 소자와, 구동 전류의 크기에 비례하는 밝기로 발광하는 발광 소자를 포함한다. 각 픽셀(PXL)에 포함된 구동 소자는 누설 전류 특성이 우수한 산화물 트랜지스터로 구현될 수 있으나, 이에 한정되지 않는다.

각 픽셀(PXL)은 매 프레임마다 발광 동작에 앞서 구동 전류를 셋팅하기 위한 프로그래밍 동작을 수행한다. 본 실시예의 프로그래밍 동작은 구동 소자의 문턱전압 편차를 보상하기 위한 제1 샘플링 구간 이외에, 구동 소자의 서브쓰레스홀드 기울기 편차를 보상하기 위한 제2 샘플링 구간을 더 포함하기 때문에, 구동 소자의 전자 이동도가 낮을 때 생기는 불량 이슈 즉, 샘플링 시간 부족으로 인한 블랙 계조 들뜸과 얼룩 현상이 방지될 수 있다. 또한, 본 실시예의 프로그래밍 동작은 제1 샘플링 구간에 앞서 프리 바이어스 구간을 더 포함할 수 있는데, 이 경우 구동 소자의 히스테리시스 편차가 완화되고, 구동 소자의 문턱전압 편차와 서브쓰레스홀드 기울기 편차가 보다 정확히 보상될 수 있다.

초기화전압(Vinit)은 프로그래밍 동작시에 발광 소자의 불필요한 발광을 방지하기 위한 것으로서, 발광 소자의 동작점 전압보다 충분히 낮은 전압 범위 내에서 선택될 수 있으며, 예컨대 저전위 구동전압(VSSEL) 근처의 전압으로 선택될 수 있다.

타이밍 콘트롤러(11)는 외부로부터 입력되는 디지털 영상 데이터(DATA)를 표시패널(10)의 해상도에 맞게 정렬하여 데이터 드라이버(12)에 공급한다. 또한, 타이밍 콘트롤러(11)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등의 타이밍 신호들에 기초하여 데이터 드라이버(12)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DDC)와, 게이트 드라이버(13)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)를 생성한다.

데이터 드라이버(12)는 데이터 제어신호(DDC)를 기반으로 타이밍 콘트롤러(11)로부터 입력되는 디지털 영상 데이터(DATA)를 아날로그 데이터전압으로 변환한다. 데이터 드라이버(12)는 데이터전압을 표시패널(10)의 데이터라인들(14)로 출력한다.

게이트 드라이버(13)는 게이트 제어신호(GDC)를 기반으로 게이트 신호들을 생성한다. 게이트 신호들은 스캔 신호들과 에미션 신호들을 포함한다. 게이트 드라이버(13)는 게이트 신호들을 표시패널(10)의 게이트라인들(15)로 출력한다. 게이트 드라이버(13)는 GIP(Gate-driver In Panel) 방식에 따라 표시패널(10)의 베젤 영역에 직접 형성될 수 있다. 여기서, 베젤 영역은 픽셀 어레이로 구성된 화면 영역 바깥의 비 표시영역에 해당된다. 베젤 영역에서는 화상이 표시되지 않는다.

도 2는 도 1의 표시패널과 게이트 드라이버 간의 일 연결 구성을 보여주는 도면이다.

도 2를 참조하면, 게이트 드라이버(13)는 위상이 순차 지연되는 제1 스캔신호들을 생성하는 제1 스캔 스테이지들(SC1(1)~SC1(4))과, 위상이 순차 지연되는 제2 스캔신호들을 생성하는 제2 스캔 스테이지들(SC2(1)~SC2(4))과, 위상이 순차 지연되는 제1 에미션신호들을 생성하는 제1 에미션 스테이지들(EM1(1,2),EM1(3,4))과, 위상이 순차 지연되는 제2 에미션신호들을 생성하는 제2 에미션 스테이지들(EM2(1,2),EM2(3,4))을 포함한다.

게이트 드라이버(13)는 4개의 게이트라인들(15)을 통해 표시패널(10)의 각 픽셀 행(L1~L4)에 연결된다. 4개의 게이트라인들(15)은 제1 스캔신호가 공급되는 제1 스캔라인, 제2 스캔신호가 공급되는 제2 스캔라인, 제1 에미션신호가 공급되는 제1 에미션라인, 및 제2 에미션신호가 공급되는 제2 에미션라인을 포함할 수 있다.

게이트 드라이버(13)가 형성되는 베젤 영역의 크기가 줄어들도록, 1개의 제1 에미션 스테이지가 2개의 픽셀 행들을 구동할 수 있고, 1개의 제2 에미션 스테이지가 2개의 픽셀 행들을 구동할 수 있다. 이를 위해, 에미션 스테이지(EM1(1,2))는 제1 및 제2 픽셀 행들(L1,L2)에 공통으로 연결될 수 있고, 에미션 스테이지(EM1(3,4))는 제3 및 제4 픽셀 행들(L3,L4)에 공통으로 연결될 수 있으므로, 서로 이웃한 2개의 픽셀 행들 단위로 서로 동일한 위상의 제1 에미션신호가 공급될 수 있다. 또한, 에미션 스테이지(EM2(1,2))는 제1 및 제2 픽셀 행들(L1,L2)에 공통으로 연결될 수 있고, 에미션 스테이지(EM2(3,4))는 제3 및 제4 픽셀 행들(L3,L4)에 공통으로 연결될 수 있으므로, 서로 이웃한 2개의 픽셀 행들 단위로 서로 동일한 위상의 제2 에미션신호가 공급될 수 있다.

한편, 제1 스캔 스테이지(SC1(1)~SC1(4))는 픽셀 행을 1개씩 개별 구동하고, 또한 제2 스캔 스테이지(SC2(1)~SC2(4))도 픽셀 행을 1개씩 개별 구동하므로, 제1 스캔신호는 서로 이웃한 2개의 픽셀행들에 서로 다른 위상으로 공급되고, 제2 스캔신호는 서로 이웃한 2개의 픽셀행들에 서로 다른 위상으로 공급될 수 있다.

도 2의 일 연결 구성에 따르면, 제1 에미션 스테이지의 개수가 픽셀 행의 개수의 절반이 되고, 제2 에미션 스테이지의 개수가 픽셀 행의 개수의 절반이 되므로, 협 베젤이 용이하게 구현될 수 있다.

도 3은 도 1의 표시패널과 게이트 드라이버 간의 다른 연결 구성을 보여주는 도면이다.

도 3을 참조하면, 게이트 드라이버(13)는 위상이 순차 지연되는 제1 스캔신호들을 생성하는 제1 스캔 스테이지들(SC1(1,2), SC1(3,4))과, 위상이 순차 지연되는 제2 스캔신호들을 생성하는 제2 스캔 스테이지들(SC2(1)~SC2(4))과, 위상이 순차 지연되는 제1 에미션신호들을 생성하는 제1 에미션 스테이지들(EM1(1,2),EM1(3,4))과, 위상이 순차 지연되는 제2 에미션신호들을 생성하는 제2 에미션 스테이지들(EM2(1,2),EM2(3,4))을 포함한다.

게이트 드라이버(13)가 형성되는 베젤 영역의 크기가 더욱 줄어들도록, 1개의 제1 스캔 스테이지가 2개의 픽셀 행들을 구동할 수 있고, 1개의 제1 에미션 스테이지가 2개의 픽셀 행들을 구동할 수 있고, 1개의 제2 에미션 스테이지가 2개의 픽셀 행들을 구동할 수 있다.

이를 위해, 제1 스캔 스테이지(SC1(1,2))는 제1 및 제2 픽셀 행들(L1,L2)에 공통으로 연결될 수 있고, 제2 스캔 스테이지(SC1(3,4))는 제3 및 제4 픽셀 행들(L3,L4)에 공통으로 연결될 수 있으므로, 서로 이웃한 2개의 픽셀 행들 단위로 서로 동일한 위상의 제1 스캔신호가 공급될 수 있다.

또한, 에미션 스테이지(EM1(1,2))는 제1 및 제2 픽셀 행들(L1,L2)에 공통으로 연결될 수 있고, 에미션 스테이지(EM1(3,4))는 제3 및 제4 픽셀 행들(L3,L4)에 공통으로 연결될 수 있으므로, 서로 이웃한 2개의 픽셀 행들 단위로 서로 동일한 위상의 제1 에미션신호가 공급될 수 있다. 또한, 에미션 스테이지(EM2(1,2))는 제1 및 제2 픽셀 행들(L1,L2)에 공통으로 연결될 수 있고, 에미션 스테이지(EM2(3,4))는 제3 및 제4 픽셀 행들(L3,L4)에 공통으로 연결될 수 있으므로, 서로 이웃한 2개의 픽셀 행들 단위로 서로 동일한 위상의 제2 에미션신호가 공급될 수 있다.

한편, 제2 스캔 스테이지(SC2(1)~SC2(4))는 픽셀 행을 1개씩 개별 구동하므로, 제2 스캔신호는 서로 이웃한 2개의 픽셀행들에 서로 다른 위상으로 공급될 수 있다.

도 3의 일 연결 구성에 따르면, 제1 스캔 스테이지의 개수가 픽셀 행의 개수의 절반이 되고, 제1 에미션 스테이지의 개수가 픽셀 행의 개수의 절반이 되고, 제2 에미션 스테이지의 개수가 픽셀 행의 개수의 절반이 되므로, 협 베젤이 더욱 용이하게 구현될 수 있다.

도 4a는 도 1의 표시패널에 형성된 일 픽셀의 회로 구성을 보여주는 도면이다. 도 4b는 도 4a의 일 픽셀에 포함된 구동 소자의 특성 커브를 보여주는 도면이다.

도 4a를 참조하면, n(n은 자연수)번째 픽셀행에 배치된 복수의 픽셀들 중에서 제1 픽셀(PXL)이 도시된다.

제1 픽셀(PXL)은 발광 소자(EL), 구동 소자(DT), 제1 내지 제5 스위치 소자들(T1~T5), 및 스토리지 커패시터(Cst)를 포함한다.

발광 소자(EL)는 구동 소자(DT)로부터 공급되는 구동 전류에 의해 발광하는 OLED(Organic Light Emitting Diode)로 구현될 수 있다. 발광 소자(EL)의 애노드전극과 캐소드전극 사이에는 다층의 유기 화합물층이 위치할 수 있다. 유기 화합물층은 정공주입층(Hole InjecPion layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron InjecPion layer, EIL)을 포함할 수 있다. 발광 소자(EL)의 애노드전극은 노드 C에 연결되고, 발광 소자(EL)의 캐소드전극은 저전위 구동전압(VSSEL)의 입력단에 연결된다.

구동 소자(DT)는 자신의 게이트-소스 간 전압에 따라 발광 소자(EL)에 인가되는 구동 전류를 생성한다. 구동 소자(DT)의 게이트전극은 노드 A에 접속되고, 드레인전극은 노드 B에 접속되며, 소스전극은 노드 D에 접속된다. 구동 소자(DT)는 산화물 반도체층을 포함한 MOSFET으로 구현될 수 있으나, 이에 한정되지 않는다.

제1 스위치 소자(T1)는 노드 A와 노드 B 사이에 연결되며, 제1 스캔라인(151)으로부터의 제1 스캔신호(Scan1)에 따라 온/오프 된다. 제1 스위치 소자(T1)의 게이트전극은 제1 스캔라인(151)에 연결된다.

제2 스위치 소자(T2)는 초기화전압(Vinit)의 입력단과 노드 C 사이에 연결되며, 제1 스캔라인(151)으로부터의 제1 스캔신호(Scan1)에 따라 온/오프 된다. 제2 스위치 소자(T2)의 게이트전극은 제1 스캔라인(151)에 연결된다.

제3 스위치 소자(T3)는 제1 데이터라인(14)과 노드 D 사이에 연결되며, 제2 스캔라인(152)으로부터의 제2 스캔신호(Scan2)에 따라 온/오프 된다. 제3 스위치 소자(T3)의 게이트전극은 제2 스캔라인(152)에 연결된다.

제4 스위치 소자(T4)는 고전위 구동전압(VDDEL)의 입력단과 노드 B 사이에 연결되며, 제2 에미션라인(154)으로부터의 제2 에미션신호(EM2)에 따라 온/오프 된다. 제4 스위치 소자(T4)의 게이트전극은 제2 에미션라인(154)에 연결된다.

제5 스위치 소자(T5)는 노드 D와 노드 C 사이에 연결되며, 제1 에미션라인(153)으로부터의 제1 에미션신호(EM1)에 따라 온/오프 된다. 제5 스위치 소자(T5)의 게이트전극은 제1 에미션라인(153)에 연결된다.

스토리지 커패시터(Cst)는 노드 A와 노드 C에 연결된다.

이러한 제1 픽셀(PXL)은 상기와 같은 접속 구성을 통해 구동 소자(DT)의 문턱전압 편차를 픽셀 동작을 통해 자동으로 보상(이하, 내부 보상이라 함)할 수 있다. 내부 보상 동작은 픽셀 프로그래밍 동작 중에 구동 소자(DT)의 게이트-소스 간 전압에 구동 소자(DT)의 문턱 전압이 반영되도록 함으로써, 구동 소자(DT)에서 생성되는 구동 전류가 구동 소자(DT)의 문턱 전압 변화에 의해 영향받지 않도록 보상하는 것을 의미한다.

구동 소자(DT)의 특성 커브를 나타내는 도 4b에서, 구동 소자(DT)의 문턱 전압은 'Vth'로 표기되어 있다. 구동 소자(DT)의 문턱 전압(Vth)은 구동 소자(DT)에서 드리프트 전류가 흐르게 하는 게이트 임계 전압이다. 구동 소자(DT)의 특성 커브는 구동 소자(DT)의 문턱 전압(Vth)을 기준으로 좌측의 서브쓰레스홀드 (Subthreshold)　 영역과 우측의 드리프트(Drift) 영역으로 나눠질 수 있다.

드리프트 영역은 구동 소자(DT)의 게이트전압이 구동 소자(DT)의 문턱 전압(Vth)보다 큰 영역이다. 드리프트 영역에서, 구동 소자(DT)의 게이트전압이 증가함에 따라 드리프트 전류가 온 전류까지 증가한다. 이러한 온 전류는 발광 소자(EL)에 공급될 구동 전류이다.

서브쓰레스홀드 영역은 구동 소자(DT)의 게이트전압이 구동 소자(DT)의 문턱 전압(Vth)보다 작은 영역이다. 그런데, 서브쓰레스홀드 영역에서도 오프 전류보다 큰 누설 전류(즉, 서브쓰레스홀드 전류)가 흐르며, 이는 MOSFET 고유 특성이다. 서브쓰레스홀드 전류는 서브쓰레스홀드 기울기(slope=current/volgate)를 갖는다. 서브쓰레스홀드 기울기의 역수(1/slope)를 서브쓰레스홀드 스윙(Subthreshold Swing, SS)이라고도 한다.

서브쓰레스홀드 특성은 구동 소자(DT)의 고유 특성이며, 픽셀들마다 달라질 수 있다. 픽셀들간에 서브쓰레스홀드 기울기 편차가 생기면 전술한 내부 보상 동작의 신뢰성 및 정확성이 저하되므로, 이하의 본 실시예는 이하의 도 5 또는 도 8의 구동 파형도를 이용하여 픽셀 프로그래밍 동작 중에 문턱전압 편차 보상과 함께 서브쓰레스홀드 기울기 편차 보상을 더 수행한다.

도 5는 도 4a의 제1 픽셀을 구동하기 위한 제1 구동 파형도이다. 도 5에서, X1,X2,X3와 Y1,Y2는 전술한 픽셀 프로그래밍 동작과 관련된다.

도 5를 참조하면, 도 4a의 제1 픽셀(PXL)을 구동하기 위한 1 프레임 기간은 초기화 구간(X1), 제1 샘플링 구간(X2), 제2 샘플링 구간(X3), 발광 구간(X4)을 포함한다. 상기 1 프레임 기간은 초기화 구간(X1)과 제1 샘플링 구간(X2) 사이에 배치된 제1 과도 구간(Y1)과, 제2 샘플링 구간(X3)과 발광 구간(X4) 사이에 배치된 제2 과도 구간(Y2)을 더 포함할 수 있다.

초기화 구간(X1)에서 제1 픽셀(PXL)의 노드 A와 노드 C가 초기화된다. 제1 샘플링 구간(X2)은 초기화 구간(X1)의 뒤에 위치한다. 제1 샘플링 구간(X2)에서 제1 픽셀(PXL)의 구동 소자(DT)의 문턱전압이 샘플링되어 상기 노드 A에 저장된다.

제2 샘플링 구간(X3)은 제1 샘플링 구간(X2)의 뒤에 위치한다. 제2 샘플링 구간(X3)에서 제1 픽셀(PXL)의 구동 소자(DT)의 서브쓰레스홀드 기울기 편차 보상전압이 샘플링되어 상기 노드 A에 저장된다.

발광 구간(X4)은 제2 샘플링 구간(X3)의 뒤에 위치한다. 발광 구간(X4)에서 제1 픽셀(PXL)의 구동 소자(DT)의 게이트-소스 간 전압에 따른 구동전류가 제1 픽셀(PXL)의 발광 소자(EL)에 공급되고 그에 따라 상기 발광 소자(EL)가 구동된다.

여기서, 제1 픽셀(PXL)의 구동 소자(DT)의 게이트-소스 간 전압은 발광 구간(X4)에서 상기 노드 A의 전압과 상기 노드 D의 전압 간의 차전압이다. 이러한 구동 소자(DT)의 게이트-소스 간 전압에는, 상기 구동 소자(DT)의 샘플링된 문턱전압과, 상기 구동 소자(DT)의 샘플링된 서브쓰레스홀드 기울기 편차 보상전압과, 상기 제1 데이터라인로부터 공급된 데이터전압(Vdata)과, 상기 초기화전압(Vinit)이 포함된다.

이와 같이, 도 5의 제1 구동 파형도에 의해, 픽셀 프로그래밍 동작 중에 구동 소자(DT)의 문턱전압 편차 보상과 함께 서브쓰레스홀드 기울기 편차 보상이 가능해진다. 이러한 제1 구동 파형도는, 펄스 형태 및 위상이 서로 다른 제1 스캔신호(Scan1) 및 제2 스캔신호(Scan2)와, 펄스 형태는 동일하고 위상이 서로 다른 제1 에미션신호(EM1) 및 제2 에미션신호(EM2)에 의해 정의될 수 있다.

구체적으로, 제1 스캔신호(Scan1)는, 초기화 구간(X1)부터 제2 샘플링 구간 (X3)까지 온 레벨을 가지며, 이어서 제2 과도 구간(Y2)부터 발광 구간(X4)까지 오프 레벨을 가진다. 제2 스캔신호(Scan2)는, 초기화 구간(X1)부터 제1 과도 구간(Y1)까지 오프 레벨을 가지며, 이어서 제1 샘플링 구간(X2)에서 온 레벨을 가지며, 이어서 제2 샘플링 구간(X3)부터 발광 구간(X4)까지 오프 레벨을 가진다.

제1 에미션신호(EM1)는, 초기화 구간(X1)부터 제2 과도 구간(Y2) 내의 특정 타이밍까지 오프 레벨을 가지며, 이어서 제2 과도 구간(Y2) 내의 특정 타이밍이후부터 발광 구간(X4)까지 온 레벨을 가진다. 그리고, 제2 에미션신호(EM1)는, 초기화 구간(X1)에서 온 레벨을 가지며, 이어서 제1 과도 구간(Y1)부터 제2 과도 구간(Y2)까지 오프 레벨을 가지며, 이어서 발광 구간(X4)에서 온 레벨을 가진다.

도 6은 도 5의 X1,X2,X3,X4 에서 도 4a의 픽셀 노드들의 전압들을 보여주는 도면이다. 도 7a는 도 5의 초기화 구간에서 상기 일 픽셀의 동작을 보여주는 도면이다. 도 7b는 도 5의 제1 샘플링 구간에서 상기 일 픽셀의 동작을 보여주는 도면이다. 도 7c는 도 5의 제2 샘플링 구간에서 상기 일 픽셀의 동작을 보여주는 도면이다. 그리고, 도 7d는 도 5의 발광 구간에서 상기 일 픽셀의 동작을 보여주는 도면이다.

도 6 및 도 7a를 참조하면, 초기화 구간(X1)에서, 제1, 제2, 및 제4 스위치 소자들(T1,T2,T4)이 온 되고, 제3 및 제5 스위치 소자들(T3,T5)이 오프 된다. 초기화 구간(X1)에서, 노드 A는 고전위 구동전압(VDDEL)으로 초기화 되고, 노드 C는 초기화 전압(Vinit)으로 초기화 된다. 이때, 노드 D는 이전 프레임에서 저장된 발광 소자(EL)의 동작점 전압(Voled(F))을 유지한다.

도 6 및 도 7b를 참조하면, 제1 샘플링 구간(X2)에서, 제1, 제2, 및 제3 스위치 소자들(T1,T2,T3)이 온 되고, 제4 및 제5 스위치 소자들(T4,T5)이 오프 된다. 제1 샘플링 구간(X2)에서, 노드 D의 전압은 데이터전압(Vdata)으로 변하고, 노드 A의 전압은 다이오드로 동작하는 구동 소자(DT)에 의해"Vdata+Vth"으로 변한다. 여기서, "Vth"는 발광 소자(DT)의 문턱전압이다. 그리고, 노드 C의 전압은 초기화 전압(Vinit)을 유지한다.

도 6 및 도 7c를 참조하면, 제2 샘플링 구간(X3)에서, 제1, 및 제2 스위치 소자들(T1,T2)이 온 되고, 제3, 제4 및 제5 스위치 소자들(T3,T4,T5)이 오프 된다. 제2 샘플링 구간(X3)에서, 노드 D의 전압은 데이터전압(Vdata)을 유지하고, 노드 A의 전압은 다이오드로 동작하는 구동 소자(DT)에 의해"Vdata+Vth-△Vss"으로 변한다. 여기서, "△Vss"는 구동 소자(DT)의 서브쓰레스홀드 기울기 편차 보상전압이다. 그리고, 노드 C의 전압은 초기화 전압(Vinit)을 유지한다.

도 6 및 도 7d를 참조하면, 발광 구간(X4)에서, 제1, 제2 및 제3 스위치 소자들(T1,T2,T3)이 오프 되고, 제4 및 제5 스위치 소자들(T4,T5)이 온 된다. 발광 구간(X4)에서, 노드 C의 전압과 노드 D의 전압은 발광 소자(EL)의 동작점 전압(Voled)으로 변하고, 노드 A의 전압은 스토리지 커패시터(Cst)의 커플링 동작으로 인해"Vdata+Vth-△Vss+Voled-Vinit"으로 변한다.

발광 구간(X4)에서, 발광 소자(EL)에 공급되는 구동 전류(Iel)의 수식은 K(Vgs-Vth)²가 된다. 여기서, K는 구동 소자(DT)의 전자 이동도, 기생 커패시턴스 및 채널 용량 등에 의해 결정되는 비례 상수이고, Vgs는 발광 구간(X4)에서 구동 소자(DT)의 게이트-소스 간 전압 즉, 노드 A의 전압과 노드 D의 전압 간의 차전압이다.

따라서, 발광 구간(X4)에서 발광 소자(EL)에 공급되는 구동 전류(Iel)는 K(Vdata-△Vss-Vinit)²이 된다. 이 수식에서 알 수 있듯이, 구동 전류(Iel)는 구동 소자(DT)의 문턱전압(Vth) 변화에 영향을 받지 않으며, 구동 소자(DT)의 서브쓰레스홀드 기울기 편차 보상전압(△Vss)만큼 더 낮게 구동 전류(Iel)가 보상될 수 있기 때문에, 구동 소자의 전자 이동도가 낮을 때 생기는 불량 이슈 즉, 샘플링 시간 부족으로 인한 블랙 계조 들뜸과 얼룩 현상 등이 효과적으로 개선될 수 있다.

도 8은 도 4a의 제1 픽셀을 구동하기 위한 제2 구동 파형도이다. 도 8에서, X1,X0,X2,X3와 Y1,Y2는 전술한 픽셀 프로그래밍 동작과 관련된다.

도 8을 참조하면, 도 4a의 제1 픽셀(PXL)을 구동하기 위한 1 프레임 기간은 초기화 구간(X1), 프리 바이어스 구간(X0), 제1 샘플링 구간(X2), 제2 샘플링 구간(X3), 발광 구간(X4)을 포함한다. 상기 1 프레임 기간은 초기화 구간(X1)과 제1 샘플링 구간(X2) 사이에 배치된 제1 과도 구간(Y1)과, 제2 샘플링 구간(X3)과 발광 구간(X4) 사이에 배치된 제2 과도 구간(Y2)을 더 포함할 수 있다.

프리 바이어스 구간(X0)은 초기화 구간(X1)과 제1 샘플링 구간(X2) 사이에 위치한다. 프리 바이어스 구간(X0)에서, 프리 데이터전압이 상기 노드 D에 먼저 공급되어 제1 픽셀(PXL)의 구동 소자(DT)의 히스테리시스 편차가 줄어든다. 프리 데이터전압은 n-1번째 픽셀행에 배치된 픽셀들 중에서 상기 제1 데이터라인에 연결된 제2 픽셀에 인가되는 데이터전압이다. 제1 픽셀(PXL)과 제2 픽셀은 제1 데이터라인을 공유하는 이웃 픽셀들이다.

제1 샘플링 구간(X2)에서 제1 픽셀(PXL)에 인가되는 데이터전압은 이웃한 제2 픽셀에 먼저 인가되는 프리 데이터전압과 그 크기가 유사하기 때문에, 제1 샘플링 구간(X2)에 앞선 프리 바이어스 구간(X0)에서 상기 노드 D를 상기 프리 데이터전압으로 프리 차지시키면 제1 픽셀(PXL)의 구동 소자(DT)의 히스테리시스 편차가 효과적으로 줄어들 수 있다.

발광 구간(X4)은 제2 샘플링 구간(X3)의 뒤에 위치한다. 발광 구간(X4)에서 제1 픽셀(PXL)의 구동 소자(DT)의 게이트-소스 간 전압에 따른 구동전류가 제1 픽셀(PXL)의 발광 소자(EL)에 공급되고 그에 따라 상기 발광 소자(EL)가 구동된다. 여기서, 제1 픽셀(PXL)의 구동 소자(DT)의 게이트-소스 간 전압은 발광 구간(X4)에서 상기 노드 A의 전압과 상기 노드 D의 전압 간의 차전압이다. 이러한 구동 소자(DT)의 게이트-소스 간 전압에는, 상기 구동 소자(DT)의 샘플링된 문턱전압과, 상기 구동 소자(DT)의 샘플링된 서브쓰레스홀드 기울기 편차 보상전압과, 상기 제1 데이터라인로부터 공급된 데이터전압(Vdata)과, 상기 초기화전압(Vinit)이 포함된다.

이와 같이, 도 8의 제2 구동 파형도에 의해, 픽셀 프로그래밍 동작 중에 구동 소자(DT)의 문턱전압 편차 보상과 함께 서브쓰레스홀드 기울기 편차 보상이 가능해지며, 나아가 구동 소자(DT)의 히스테리시스 편차도 경감될 수 있다. 이러한 제2 구동 파형도는, 펄스 형태 및 위상이 서로 다른 제1 스캔신호(Scan1) 및 제2 스캔신호(Scan2)와, 펄스 형태는 동일하고 위상이 서로 다른 제1 에미션신호(EM1) 및 제2 에미션신호(EM2)에 의해 정의될 수 있다.

구체적으로, 제1 스캔신호(Scan1)는, 초기화 구간(X1)에서 온 레벨을 가지며, 이어서 제1 과도 구간(Y1)과 프리 바이어스 구간(X0)에서 오프 레벨을 가지며, 이어서 제1 샘플링 구간(X2)과 제2 샘플링 구간(X3)에서 온 레벨을 가지며, 이어서 제2 과도 구간(Y2)과 발광 구간(X4)에서 오프 레벨을 가진다. 제2 스캔신호(Scan2)는, 초기화 구간(X1)과 제1 과도 구간(Y1)에서 오프 레벨을 가지며, 이어서 프리 바이어스 구간(X0)과 제1 샘플링 구간(X2)에서 온 레벨을 가지며, 이어서 제2 샘플링 구간(X3)부터 발광 구간(X4)까지 오프 레벨을 가진다.

제1 에미션신호(EM1)는, 초기화 구간(X1)부터 제2 과도 구간(Y2) 내의 특정 타이밍까지 오프 레벨을 가지며, 이어서 제2 과도 구간(Y2) 내의 특정 타이밍이후부터 발광 구간(X4)까지 온 레벨을 가진다. 그리고, 제2 에미션신호(EM1)는, 초기화 구간(X1)과 제1 과도 구간(Y1)에서 온 레벨을 가지며, 이어서 프리 바이어스 구간(X0)부터 제2 과도 구간(Y2)까지 오프 레벨을 가지며, 이어서 발광 구간(X4)에서 온 레벨을 가진다.

도 9는 도 8의 X1,X0,X2,X3,X4 에서 도 4a의 픽셀 노드들의 전압들을 보여주는 도면이다. 도 10a는 도 8의 초기화 구간에서 상기 일 픽셀의 동작을 보여주는 도면이다. 도 10b는 도 8의 프리 바이어스 구간에서 상기 일 픽셀의 동작을 보여주는 도면이다. 도 10c는 도 8의 제1 샘플링 구간에서 상기 일 픽셀의 동작을 보여주는 도면이다. 도 10d는 도 8의 제2 샘플링 구간에서 상기 일 픽셀의 동작을 보여주는 도면이다. 그리고, 도 10e는 도 8의 발광 구간에서 상기 일 픽셀의 동작을 보여주는 도면이다.

도 9 및 도 10a를 참조하면, 초기화 구간(X1)에서, 제1, 제2, 및 제4 스위치 소자들(T1,T2,T4)이 온 되고, 제3 및 제5 스위치 소자들(T3,T5)이 오프 된다. 초기화 구간(X1)에서, 노드 A는 고전위 구동전압(VDDEL)으로 초기화 되고, 노드 C는 초기화 전압(Vinit)으로 초기화 된다. 이때, 노드 D는 이전 프레임에서 저장된 발광 소자(EL)의 동작점 전압(Voled(F))을 유지한다.

도 9 및 도 10b를 참조하면, 프리 바이어스 구간(X0)에서, 제3 스위치 소자(T3)가 온 되고, 제1,제2,제4, 및 제5 스위치 소자들(T1,T2,T4,T5)이 오프 된다. 프리 바이어스 구간(X0)에서, 노드 D의 전압은 프리 데이터전압(Vdata(P))으로 변하고, 노드 A는 고전위 구동전압(VDDEL)을 유지하고, 노드 C는 초기화 전압(Vinit)을 유지한다.

도 9 및 도 10c를 참조하면, 제1 샘플링 구간(X2)에서, 제1, 제2, 및 제3 스위치 소자들(T1,T2,T3)이 온 되고, 제4 및 제5 스위치 소자들(T4,T5)이 오프 된다. 제1 샘플링 구간(X2)에서, 노드 D의 전압은 데이터전압(Vdata)으로 변하고, 노드 A의 전압은 다이오드로 동작하는 구동 소자(DT)에 의해"Vdata+Vth"으로 변한다. 여기서, "Vth"는 발광 소자(DT)의 문턱전압이다. 그리고, 노드 C의 전압은 초기화 전압(Vinit)을 유지한다.

도 9 및 도 10d를 참조하면, 제2 샘플링 구간(X3)에서, 제1, 및 제2 스위치 소자들(T1,T2)이 온 되고, 제3, 제4 및 제5 스위치 소자들(T3,T4,T5)이 오프 된다. 제2 샘플링 구간(X3)에서, 노드 D의 전압은 데이터전압(Vdata)을 유지하고, 노드 A의 전압은 다이오드로 동작하는 구동 소자(DT)에 의해"Vdata+Vth-△Vss"으로 변한다. 여기서, "△Vss"는 구동 소자(DT)의 서브쓰레스홀드 기울기 편차 보상전압이다. 그리고, 노드 C의 전압은 초기화 전압(Vinit)을 유지한다.

도 9 및 도 10e를 참조하면, 발광 구간(X4)에서, 제1, 제2 및 제3 스위치 소자들(T1,T2,T3)이 오프 되고, 제4 및 제5 스위치 소자들(T4,T5)이 온 된다. 발광 구간(X4)에서, 노드 C의 전압과 노드 D의 전압은 발광 소자(EL)의 동작점 전압(Voled)으로 변하고, 노드 A의 전압은 스토리지 커패시터(Cst)의 커플링 동작으로 인해"Vdata+Vth-△Vss+Voled-Vinit"으로 변한다.

따라서, 발광 구간(X4)에서 발광 소자(EL)에 공급되는 구동 전류(Iel)는 K(Vdata-△Vss-Vinit)²이 된다. 이 수식에서 알 수 있듯이, 구동 전류(Iel)는 구동 소자(DT)의 문턱전압(Vth) 변화에 영향을 받지 않으며, 구동 소자(DT)의 서브쓰레스홀드 기울기 편차 보상전압(△Vss)만큼 더 낮게 구동 전류가 보상될 수 있기 때문에, 구동 소자의 전자 이동도가 낮을 때 생기는 불량 이슈 즉, 샘플링 시간 부족으로 인한 블랙 계조 들뜸과 얼룩 현상 등이 효과적으로 개선될 수 있다.

도 11은 도 4a의 일 픽셀에 대한 제1 변형 예를 보여주는 도면이다.

도 11의 제1 변형 픽셀(PXL)은 도 4a의 픽셀(PXL)과 비교할 때, 제1 스캔라인(151)과 노드 A에 연결된 제1 커패시터(C1)를 더 포함하는 점에서 차이가 있다. 도 11의 제1 변형 픽셀(PXL)에서, 제1 커패시터(C1)를 제외한 나머지 구성들은 도 4a와 실질적으로 동일하다.

도 11의 제1 변형 픽셀(PXL)은 도 5의 제1 구동 파형도에 따라 동작됨으로써, 픽셀 프로그래밍 동작 중에 구동 소자(DT)의 문턱전압 편차 보상과 함께 서브쓰레스홀드 기울기 편차 보상을 더 수행함과 아울러, 제1 커패시터(C1)를 통한 킥백 전압에 의해 구동 소자(DT)의 게이트-소스 간 전압을 더 낮출 수 있어, 샘플링 시간 부족으로 인한 블랙 계조 들뜸과 얼룩 현상 등이 더욱 효과적으로 개선될 수 있다. 제1 커패시터(C1)를 통한 킥백 전압은 도 5에서 제1 스캔신호(Scan1)가 온 레벨에서 오프 레벨로 변하는 시점에서 생긴다.

도 12는 도 11의 제1 변형 픽셀이 도 5의 제1 구동 파형도에 따라 구동될 때, 도 5의 X1,X2,X3,X4 에서 도 11의 픽셀 노드들의 전압들을 보여주는 도면이다. 도 13a는 도 5의 초기화 구간에서 상기 제1 변형 픽셀의 동작을 보여주는 도면이다. 도 13b는 도 5의 제1 샘플링 구간에서 상기 제1 변형 픽셀의 동작을 보여주는 도면이다. 도 13c는 도 5의 제2 샘플링 구간에서 상기 제1 변형 픽셀의 동작을 보여주는 도면이다. 그리고, 도 13d는 도 5의 발광 구간에서 상기 제1 변형 픽셀의 동작을 보여주는 도면이다.

도 12 및 도 13a를 참조하면, 초기화 구간(X1)에서, 제1, 제2, 및 제4 스위치 소자들(T1,T2,T4)이 온 되고, 제3 및 제5 스위치 소자들(T3,T5)이 오프 된다. 초기화 구간(X1)에서, 노드 A는 고전위 구동전압(VDDEL)으로 초기화 되고, 노드 C는 초기화 전압(Vinit)으로 초기화 된다. 이때, 노드 D는 이전 프레임에서 저장된 발광 소자(EL)의 동작점 전압(Voled(F))을 유지한다.

도 12 및 도 13b를 참조하면, 제1 샘플링 구간(X2)에서, 제1, 제2, 및 제3 스위치 소자들(T1,T2,T3)이 온 되고, 제4 및 제5 스위치 소자들(T4,T5)이 오프 된다. 제1 샘플링 구간(X2)에서, 노드 D의 전압은 데이터전압(Vdata)으로 변하고, 노드 A의 전압은 다이오드로 동작하는 구동 소자(DT)에 의해"Vdata'+Vth"으로 변한다. 여기서, "Vth"는 발광 소자(DT)의 문턱전압이고, "Vdata'"는 구동 소자(DT)의 전자 이동도가 낮을 때 샘플링 부족으로 인해 생성된 미흡 샘플링 전압으로서, 데이터전압(Vdata) 대비 높다. 그리고, 노드 C의 전압은 초기화 전압(Vinit)을 유지한다.

도 12 및 도 13c를 참조하면, 제2 샘플링 구간(X3)에서, 제1, 및 제2 스위치 소자들(T1,T2)이 온 되고, 제3, 제4 및 제5 스위치 소자들(T3,T4,T5)이 오프 된다. 제2 샘플링 구간(X3)에서, 노드 D의 전압은 미흡 샘플링 전압(Vdata')으로 변하고, 노드 A의 전압은 다이오드로 동작하는 구동 소자(DT)에 의해"Vdata'+Vth-△Vss"으로 변한다. 여기서, "△Vss"는 구동 소자(DT)의 서브쓰레스홀드 기울기 편차 보상전압이다. 그리고, 노드 C의 전압은 초기화 전압(Vinit)을 유지한다.

도 12 및 도 13d를 참조하면, 발광 구간(X4)에서, 제1, 제2 및 제3 스위치 소자들(T1,T2,T3)이 오프 되고, 제4 및 제5 스위치 소자들(T4,T5)이 온 된다. 발광 구간(X4)에서, 노드 C의 전압과 노드 D의 전압은 발광 소자(EL)의 동작점 전압(Voled)으로 변하고, 노드 A의 전압은 스토리지 커패시터(Cst)의 커플링 동작과 제1 커패시터(C1)의 커플링 동작으로 인해"Vdata'+Vth-△Vss+Voled-Vinit-Vc1"으로 변한다. 여기서, "Vc1"은 발광 구간(X4)에서 제1 스캔신호(Scan1)가 오프 레벨로 변할 때 생기는 킥백 전압이다.

발광 구간(X4)에서 발광 소자(EL)에 공급되는 구동 전류(Iel)는 K(Vdata'-△Vss-Vinit-Vc1)²이 된다. 이 수식에서 알 수 있듯이, 구동 전류(Iel)는 구동 소자(DT)의 문턱전압(Vth) 변화에 영향을 받지 않으며, 구동 소자(DT)의 서브쓰레스홀드 기울기 편차 보상전압(△Vss)만큼 더 낮게 구동 전류(Iel)가 보상될 수 있다. 더욱이, 구동 전류(Iel)는 제1 스캔신호(Scan1)가 오프 레벨로 변할 때 생기는 킥백 전압만큼 더 낮게 보상될 수 있다. 따라서, 구동 소자(DT)의 전자 이동도가 낮을 때 생기는 불량 이슈 즉, 샘플링 시간 부족으로 인한 블랙 계조 들뜸과 얼룩 현상 등이 더욱 효과적으로 개선될 수 있다.

도 14는 도 4a의 일 픽셀에 대한 제2 변형 예를 보여주는 도면이다.

도 14의 제2 변형 픽셀(PXL)은 도 4a의 픽셀(PXL)과 비교할 때, 제2 스캔라인(152)와 노드 A에 연결된 제2 커패시터(C2)을 더 포함하는 점에서 차이가 있다. 도 14의 제2 변형 픽셀(PXL)에서, 제2 커패시터(C2)를 제외한 나머지 구성들은 도 4a와 실질적으로 동일하다.

도 14의 제2 변형 픽셀(PXL)은 도 8의 제2 구동 파형도에 따라 동작됨으로써, 픽셀 프로그래밍 동작 중에 구동 소자(DT)의 문턱전압 편차 보상과 함께 서브쓰레스홀드 기울기 편차 보상을 더 수행함과 아울러, 구동 소자(DT)의 히스테리시스 편차도 경감할 수 있다.

나아가, 제2 변형 픽셀(PXL)은 제1 샘플링 구간에서 제2 커패시터(C2)를 통한 커플링 전압에 의해 구동 소자(DT)의 게이트-소스 간 전압을 더 높여 샘플링 전류를 증가시킴으로써, 샘플링 시간 부족으로 인한 블랙 계조 들뜸과 얼룩 현상 등이 더욱 효과적으로 개선될 수 있다. 제2 커패시터(C2)를 통한 커플링 전압은 도 8에서 제2 스캔신호(Scan2)가 온 레벨로 유지되는 구간 내에서 생길 수 있다.

도 15는 도 14의 제2 변형 픽셀이 도 8의 제2 구동 파형도에 따라 구동될 때, 도 8의 X1,X0,X2,X3,X4 에서 도 14의 픽셀 노드들의 전압들을 보여주는 도면이다. 도 16a는 도 8의 초기화 구간에서 상기 제2 변형 픽셀의 동작을 보여주는 도면이다. 도 16b는 도 8의 프리 바이어스 구간에서 상기 제2 변형 픽셀의 동작을 보여주는 도면이다. 도 16c는 도 8의 제1 샘플링 구간에서 상기 제2 변형 픽셀의 동작을 보여주는 도면이다. 도 16d는 도 8의 제2 샘플링 구간에서 상기 제2 변형 픽셀의 동작을 보여주는 도면이다. 그리고, 도 16e는 도 8의 발광 구간에서 상기 제2 변형 픽셀의 동작을 보여주는 도면이다.

도 15 및 도 16a를 참조하면, 초기화 구간(X1)에서, 제1, 제2, 및 제4 스위치 소자들(T1,T2,T4)이 온 되고, 제3 및 제5 스위치 소자들(T3,T5)이 오프 된다. 초기화 구간(X1)에서, 노드 A는 고전위 구동전압(VDDEL)으로 초기화 되고, 노드 C는 초기화 전압(Vinit)으로 초기화 된다. 이때, 노드 D는 이전 프레임에서 저장된 발광 소자(EL)의 동작점 전압(Voled(F))을 유지한다.

도 15 및 도 16b를 참조하면, 프리 바이어스 구간(X0)에서, 제3 스위치 소자(T3)가 온 되고, 제1,제2,제4, 및 제5 스위치 소자들(T1,T2,T4,T5)이 오프 된다. 프리 바이어스 구간(X0)에서, 노드 D의 전압은 프리 데이터전압(Vdata(P))으로 변하고, 노드 A는 고전위 구동전압(VDDEL)을 유지하고, 노드 C는 초기화 전압(Vinit)을 유지한다.

도 15 및 도 16c를 참조하면, 제1 샘플링 구간(X2)에서, 제1, 제2, 및 제3 스위치 소자들(T1,T2,T3)이 온 되고, 제4 및 제5 스위치 소자들(T4,T5)이 오프 된다. 제1 샘플링 구간(X2)에서, 노드 D의 전압은 데이터전압(Vdata)으로 변하고, 노드 A의 전압은 구동 소자(DT)의 다이오드 연결 동작과 제2 커패시터(C2)의 커플링 동작에 의해 "Vdata'+Vth+Vc2"으로 변한다. 여기서, "Vth"는 발광 소자(DT)의 문턱전압이고, "Vdata'"는 구동 소자(DT)의 전자 이동도가 낮을 때 샘플링 부족으로 인해 생성된 미흡 샘플링 전압으로서, 데이터전압(Vdata) 대비 높다. "Vc2"는 제1 샘플링 구간(X2)에서 제2 커패시터(C2)를 통한 커플링 전압이다. 커플링 전압(Vc2)이 적용되지 않을 때에 비해 구동 소자(DT)의 게이트-소스 간 전압이 더 높아지고 샘플링 전류가 증가될 수 있다. 한편, 노드 C의 전압은 초기화 전압(Vinit)을 유지한다.

도 15 및 도 16d를 참조하면, 제2 샘플링 구간(X3)에서, 제1, 및 제2 스위치 소자들(T1,T2)이 온 되고, 제3, 제4 및 제5 스위치 소자들(T3,T4,T5)이 오프 된다. 제2 샘플링 구간(X3)에서, 노드 D의 전압은 중간 샘플링 전압(Vdata")으로 변하고, 노드 A의 전압은 다이오드로 동작하는 구동 소자(DT)에 의해"Vdata"+Vth-△Vss"으로 변한다. 여기서, 중간 샘플링 전압(Vdata")은 상기 증가된 샘플링 전류에 따른 샘플링 결과로서, 미흡 샘플링 전압(Vdata')보다 높고 데이터전압(Vdata)보다 낮을 수 있다. "△Vss"는 구동 소자(DT)의 서브쓰레스홀드 기울기 편차 보상전압이다. 그리고, 노드 C의 전압은 초기화 전압(Vinit)을 유지한다.

도 15 및 도 16e를 참조하면, 발광 구간(X4)에서, 제1, 제2 및 제3 스위치 소자들(T1,T2,T3)이 오프 되고, 제4 및 제5 스위치 소자들(T4,T5)이 온 된다. 발광 구간(X4)에서, 노드 C의 전압과 노드 D의 전압은 발광 소자(EL)의 동작점 전압(Voled)으로 변하고, 노드 A의 전압은 스토리지 커패시터(Cst)의 커플링 동작과 제1 커패시터(C1)의 커플링 동작으로 인해 "Vdata"+Vth-△Vss+Voled-Vinit"으로 변한다.

발광 구간(X4)에서 발광 소자(EL)에 공급되는 구동 전류(Iel)는 K(Vdata"-△Vss-Vinit)²이 된다. 이 수식에서 알 수 있듯이, 구동 전류(Iel)는 구동 소자(DT)의 문턱전압(Vth) 변화에 영향을 받지 않으며, 구동 소자(DT)의 서브쓰레스홀드 기울기 편차 보상전압(△Vss)만큼 더 낮게 구동 전류(Iel)가 보상될 수 있다. 더욱이, 구동 전류(Iel)는 충분한 샘플링 전류에 따른 중간 샘플링 전압(Vdata")에 의존하기 때문에, 구동 소자(DT)의 전자 이동도가 낮을 때 생기는 불량 이슈 즉, 샘플링 시간 부족으로 인한 블랙 계조 들뜸과 얼룩 현상 등이 더욱 효과적으로 개선될 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10 : 표시패널 11 : 타이밍 콘트롤러
12 : 데이터 드라이버 13 : 게이트 드라이버
PXL : 픽셀

Claims

복수의 픽셀들이 구비된 표시패널;
상기 픽셀들에 연결된 스캔라인들과 에미션라인들을 구동하는 게이트 구동회로; 및
상기 픽셀들에 연결된 데이터라인들을 구동하는 데이터 구동회로를 구비하고;
상기 픽셀들 중에서 n(n은 자연수)번째 픽셀행에 배치된 제1 픽셀은,
노드 C와 저전위 구동전압의 입력단에 연결된 발광 소자와;
노드 A에 접속된 게이트전극, 노드 B에 접속된 드레인전극, 및 노드 D에 접속된 소스전극을 가지며, 상기 발광 소자에 공급될 구동전류를 생성하는 구동 소자와;
상기 노드 A와 상기 노드 B 사이에 연결된 제1 스위치 소자와;
초기화전압의 입력단과 상기 노드 C 사이에 연결된 제2 스위치 소자와;
상기 데이터라인들 중 제1 데이터라인과 상기 노드 D 사이에 연결된 제3 스위치 소자와;
고전위 구동전압의 입력단과 상기 노드 B 사이에 연결된 제4 스위치 소자와;
상기 노드 D와 상기 노드 C 사이에 연결된 제5 스위치 소자와;
상기 노드 A와 상기 노드 C에 연결된 스토리지 커패시터를 포함한 전계발광 표시장치.
제 1 항에 있어서,
상기 제1 스위치 소자의 게이트전극과 상기 제2 스위치 소자의 게이트전극은 상기 스캔라인들 중에서 제1 스캔신호를 공급하는 제1 스캔라인에 연결되고,
상기 제3 스위치 소자의 게이트전극은 상기 스캔라인들 중에서 제2 스캔신호를 공급하는 제2 스캔라인에 연결되고,
상기 제5 스위치 소자의 게이트전극은 상기 에미션라인들 중에서 제1 에미션신호를 공급하는 제1 에미션라인에 연결되고,
상기 제4 스위치 소자의 게이트전극은 상기 에미션라인들 중에서 제2 에미션신호를 공급하는 제2 에미션라인에 연결되며,
상기 제1 스캔신호와 상기 제2 스캔신호는 펄스 형태 및 위상이 서로 다르고,
상기 제1 에미션신호와 상기 제2 에미션신호는 펄스 형태는 동일하고 위상이 서로 다른 전계 발광 표시장치.
제 2 항에 있어서,
상기 제1 픽셀을 구동하기 위한 1 프레임 기간은,
상기 노드 A와 상기 노드 C를 초기화하는 초기화 구간과,
상기 초기화 구간에 이어 상기 구동 소자의 문턱전압을 샘플링하여 상기 노드 A에 저장하는 제1 샘플링 구간과,
상기 제1 샘플링 구간에 이어 상기 구동 소자의 서브쓰레스홀드 기울기 편차 보상전압을 샘플링하여 상기 노드 A에 저장하는 제2 샘플링 구간과,
상기 제2 샘플링 구간에 이어 상기 구동 소자의 게이트-소스 간 전압에 따른 구동전류를 상기 발광 소자에 공급하여 상기 발광 소자를 구동시키는 발광 구간을 포함하고,
상기 제1 샘플링 구간과 상기 제2 샘플링 구간에서, 상기 노드 A와 상기 노드 D는 쇼트되고,
상기 구동 소자의 게이트-소스 간 전압은 상기 발광 구간에서 상기 노드 A 전압과 상기 노드 D의 전압 간의 차전압이고,
상기 구동 소자의 게이트-소스 간 전압에는, 상기 구동 소자의 샘플링된 문턱전압과, 상기 구동 소자의 샘플링된 서브쓰레스홀드 기울기 편차 보상전압과, 상기 제1 데이터라인로부터 공급된 데이터전압과, 상기 초기화전압이 포함된 전계 발광 표시장치.
제 3 항에 있어서,
상기 제1 픽셀을 구동하기 위한 1 프레임 기간은,
상기 초기화 구간과 상기 제1 샘플링 구간 사이에 위치하고, 상기 구동 소자의 히스테리시스 편차를 줄이기 위해 상기 데이터전압에 앞서 상기 제1 데이터라인로부터 공급된 프리(pre) 데이터전압을 상기 노드 D에 공급하는 프리 바이어스 구간을 더 포함하고,
상기 프리 데이터전압은, n-1번째 픽셀행에 배치된 픽셀들 중에서 상기 제1 데이터라인에 연결된 제2 픽셀에 인가되는 데이터전압인 전계 발광 표시장치.
제 3 항에 있어서,
상기 제1 픽셀을 구동하기 위한 1 프레임 기간은,
상기 초기화 구간과 상기 제1 샘플링 구간 사이에 배치된 제1 과도 구간과, 상기 제2 샘플링 구간과 상기 발광 구간 사이에 배치된 제2 과도 구간을 더 포함한 전계 발광 표시장치.
제 5 항에 있어서,
상기 제1 스캔신호는, 상기 초기화 구간부터 상기 제2 샘플링 구간까지 온 레벨을 가지며, 이어서 상기 제2 과도 구간부터 상기 발광 구간까지 오프 레벨을 가지고,
상기 제2 스캔신호는, 상기 초기화 구간부터 상기 제2 과도 구간까지 오프 레벨을 가지며, 이어서 상기 제1 샘플링 구간에서 온 레벨을 가지며, 이어서 상기 제2 샘플링 구간부터 상기 발광 구간까지 오프 레벨을 가지고,
상기 제1 에미션신호는, 상기 초기화 구간부터 상기 제2 과도 구간 내의 특정 타이밍까지 오프 레벨을 가지며, 이어서 상기 제2 과도 구간 내의 특정 타이밍이후부터 상기 발광 구간까지 온 레벨을 가지고,
상기 제2 에미션신호는, 상기 초기화 구간에서 온 레벨을 가지며, 이어서 상기 제1 과도 구간부터 상기 제2 과도 구간까지 오프 레벨을 가지며, 이어서 상기 발광 구간에서 온 레벨을 갖는 전계 발광 표시장치.
제 4 항에 있어서,
상기 제1 픽셀을 구동하기 위한 1 프레임 기간은,
상기 초기화 구간과 상기 프리 바이어스 구간 사이에 배치된 제1 과도 구간과, 상기 제2 샘플링 구간과 상기 발광 구간 사이에 배치된 제2 과도 구간을 더 포함한 전계 발광 표시장치.
제 7 항에 있어서,
상기 제1 스캔신호는, 상기 초기화 구간에서 온 레벨을 가지며, 이어서 상기 제1 과도 구간과 상기 프리 바이어스 구간에서 오프 레벨을 가지며, 이어서 상기 제1 샘플링 구간과 상기 제2 샘플링 구간에서 온 레벨을 가지며, 이어서 상기 제2 과도 구간과 상기 발광 구간에서 오프 레벨을 가지고,
상기 제2 스캔신호는, 상기 초기화 구간과 상기 제1 과도 구간에서 오프 레벨을 가지며, 이어서 상기 프리 바이어스 구간과 상기 제1 샘플링 구간에서 온 레벨을 가지며, 이어서 상기 제2 샘플링 구간부터 상기 발광 구간까지 오프 레벨을 가지고,
상기 제1 에미션신호는, 상기 초기화 구간에서부터 상기 제2 과도 구간 내의 특정 타이밍까지 오프 레벨을 가지며, 이어서 상기 제2 과도 구간 내의 특정 타이밍이후부터 상기 발광 구간까지 온 레벨을 가지고,
상기 제2 에미션신호는, 상기 초기화 구간과 상기 제1 과도 구간에서 온 레벨을 가지며, 이어서 상기 프리 바이어스 구간부터 상기 제2 과도 구간까지 오프 레벨을 가지며, 이어서 상기 발광 구간에서 온 레벨을 갖는 전계 발광 표시장치.
제 1 항에 있어서,
상기 제1 스위치 소자의 게이트전극과 상기 제2 스위치 소자의 게이트전극은 상기 스캔라인들 중에서 제1 스캔신호를 공급하는 제1 스캔라인에 연결되고,
상기 제1 픽셀은, 상기 제1 스캔라인과 상기 노드 A에 연결된 제1 커패시터를 더 포함하는 전계 발광 표시장치.
제 9 항에 있어서,
상기 제3 스위치 소자의 게이트전극은 상기 스캔라인들 중에서 제2 스캔신호를 공급하는 제2 스캔라인에 연결되고,
상기 제5 스위치 소자의 게이트전극은 상기 에미션라인들 중에서 제1 에미션신호를 공급하는 제1 에미션라인에 연결되고,
상기 제4 스위치 소자의 게이트전극은 상기 에미션라인들 중에서 제2 에미션신호를 공급하는 제2 에미션라인에 연결되며,
상기 제1 스캔신호와 상기 제2 스캔신호는 펄스 형태 및 위상이 서로 다르고,
상기 제1 에미션신호와 상기 제2 에미션신호는 펄스 형태는 동일하고 위상이 서로 다른 전계 발광 표시장치.
제 10 항에 있어서,
상기 제1 픽셀을 구동하기 위한 1 프레임 기간은,
상기 노드 A와 상기 노드 C를 초기화하는 초기화 구간과,
상기 초기화 구간에 이어 상기 구동 소자의 문턱전압을 샘플링하여 상기 노드 A에 저장하는 제1 샘플링 구간과,
상기 제1 샘플링 구간에 이어 상기 구동 소자의 서브쓰레스홀드 기울기 편차 보상전압을 샘플링하여 상기 노드 A에 저장하는 제2 샘플링 구간과,
상기 제2 샘플링 구간에 이어 상기 구동 소자의 게이트-소스 간 전압에 따른 구동전류를 상기 발광 소자에 공급하여 상기 발광 소자를 구동시키는 발광 구간을 포함하고,
상기 제1 샘플링 구간과 상기 제2 샘플링 구간에서, 상기 노드 A와 상기 노드 D는 쇼트되고,
상기 구동 소자의 게이트-소스 간 전압은 상기 발광 구간에서 상기 노드 A 전압과 상기 노드 D의 전압 간의 차전압이고,
상기 구동 소자의 게이트-소스 간 전압에는, 상기 구동 소자의 샘플링된 문턱전압과, 상기 구동 소자의 샘플링된 서브쓰레스홀드 기울기 편차 보상전압과, 상기 제1 데이터라인로부터 공급된 데이터전압과, 상기 초기화전압이 포함된 전계 발광 표시장치.
제 11 항에 있어서,
상기 제1 픽셀을 구동하기 위한 1 프레임 기간은,
상기 초기화 구간과 상기 제1 샘플링 구간 사이에 배치된 제1 과도 구간과, 상기 제2 샘플링 구간과 상기 발광 구간 사이에 배치된 제2 과도 구간을 더 포함하고,
상기 제1 스캔신호는, 상기 초기화 구간부터 상기 제2 샘플링 구간까지 온 레벨을 가지며, 이어서 상기 제2 과도 구간부터 상기 발광 구간까지 오프 레벨을 가지고,
상기 제2 스캔신호는, 상기 초기화 구간부터 상기 제2 과도 구간까지 오프 레벨을 가지며, 이어서 상기 제1 샘플링 구간에서 온 레벨을 가지며, 이어서 상기 제2 샘플링 구간부터 상기 발광 구간까지 오프 레벨을 가지고,
상기 제1 에미션신호는, 상기 초기화 구간부터 상기 제2 과도 구간 내의 특정 타이밍까지 오프 레벨을 가지며, 이어서 상기 제2 과도 구간 내의 특정 타이밍이후부터 상기 발광 구간까지 온 레벨을 가지고,
상기 제2 에미션신호는, 상기 초기화 구간에서 온 레벨을 가지며, 이어서 상기 제1 과도 구간부터 상기 제2 과도 구간까지 오프 레벨을 가지며, 이어서 상기 발광 구간에서 온 레벨을 갖는 전계 발광 표시장치.
제 12 항에 있어서,
상기 제2 샘플링 구간과 상기 제2 과도 구간 사이의 경계 타이밍에서 온 레벨에서 오프 레벨로 변하는 상기 제1 스캔신호의 전압 변화에 의해, 상기 노드 A의 전압이 상기 노드 D의 전압보다 더 많이 낮아지는 전계 발광 표시장치.
제 1 항에 있어서,
상기 제3 스위치 소자의 게이트전극은 상기 스캔라인들 중에서 제2 스캔신호를 공급하는 제2 스캔라인에 연결되고,
상기 제1 픽셀은, 상기 제2 스캔라인과 상기 노드 A에 연결된 제2 커패시터를 더 포함하는 전계 발광 표시장치.
제 14 항에 있어서,
상기 제1 스위치 소자의 게이트전극과 상기 제2 스위치 소자의 게이트전극은 상기 스캔라인들 중에서 제1 스캔신호를 공급하는 제1 스캔라인에 연결되고,
상기 제5 스위치 소자의 게이트전극은 상기 에미션라인들 중에서 제1 에미션신호를 공급하는 제1 에미션라인에 연결되고,
상기 제4 스위치 소자의 게이트전극은 상기 에미션라인들 중에서 제2 에미션신호를 공급하는 제2 에미션라인에 연결되며,
상기 제1 스캔신호와 상기 제2 스캔신호는 펄스 형태 및 위상이 서로 다르고,
상기 제1 에미션신호와 상기 제2 에미션신호는 펄스 형태는 동일하고 위상이 서로 다른 전계 발광 표시장치.
제 15 항에 있어서,
상기 제1 픽셀을 구동하기 위한 1 프레임 기간은,
상기 노드 A와 상기 노드 C를 초기화하는 초기화 구간과,
상기 초기화 구간에 이어 상기 구동 소자의 문턱전압을 샘플링하여 상기 노드 A에 저장하는 제1 샘플링 구간과,
상기 제1 샘플링 구간에 이어 상기 구동 소자의 서브쓰레스홀드 기울기 편차 보상전압을 샘플링하여 상기 노드 A에 저장하는 제2 샘플링 구간과,
상기 제2 샘플링 구간에 이어 상기 구동 소자의 게이트-소스 간 전압에 따른 구동전류를 상기 발광 소자에 공급하여 상기 발광 소자를 구동시키는 발광 구간을 포함하고,
상기 제1 샘플링 구간과 상기 제2 샘플링 구간에서, 상기 노드 A와 상기 노드 D는 쇼트되고,
상기 구동 소자의 게이트-소스 간 전압은 상기 발광 구간에서 상기 노드 A 전압과 상기 노드 D의 전압 간의 차전압이고,
상기 구동 소자의 게이트-소스 간 전압에는, 상기 구동 소자의 샘플링된 문턱전압과, 상기 구동 소자의 샘플링된 서브쓰레스홀드 기울기 편차 보상전압과, 상기 제1 데이터라인로부터 공급된 데이터전압과, 상기 초기화전압이 포함된 전계 발광 표시장치.
제 16 항에 있어서,
상기 제1 픽셀을 구동하기 위한 1 프레임 기간은,
상기 초기화 구간과 상기 제1 샘플링 구간 사이에 위치하고, 상기 구동 소자의 히스테리시스 편차를 줄이기 위해 상기 데이터전압에 앞서 상기 제1 데이터라인로부터 공급된 프리(pre) 데이터전압을 상기 노드 D에 공급하는 프리 바이어스 구간;
상기 초기화 구간과 상기 프리 바이어스 구간 사이에 배치된 제1 과도 구간; 및
상기 제2 샘플링 구간과 상기 발광 구간 사이에 배치된 제2 과도 구간을 더 포함하고,
상기 프리 데이터전압은, n-1번째 픽셀행에 배치된 픽셀들 중에서 상기 제1 데이터라인에 연결된 제2 픽셀에 인가되는 데이터전압인 전계 발광 표시장치.
제 17 항에 있어서,
상기 제1 스캔신호는, 상기 초기화 구간에서 온 레벨을 가지며, 이어서 상기 제1 과도 구간과 상기 프리 바이어스 구간에서 오프 레벨을 가지며, 이어서 상기 제1 샘플링 구간과 상기 제2 샘플링 구간에서 온 레벨을 가지며, 이어서 상기 제2 과도 구간과 상기 발광 구간에서 오프 레벨을 가지고,
상기 제2 스캔신호는, 상기 초기화 구간과 상기 제1 과도 구간에서 오프 레벨을 가지며, 이어서 상기 프리 바이어스 구간과 상기 제1 샘플링 구간에서 온 레벨을 가지며, 이어서 상기 제2 샘플링 구간부터 상기 발광 구간까지 오프 레벨을 가지고,
상기 제1 에미션신호는, 상기 초기화 구간에서부터 상기 제2 과도 구간 내의 특정 타이밍까지 오프 레벨을 가지며, 이어서 상기 제2 과도 구간 내의 특정 타이밍이후부터 상기 발광 구간까지 온 레벨을 가지고,
상기 제2 에미션신호는, 상기 초기화 구간과 상기 제1 과도 구간에서 온 레벨을 가지며, 이어서 상기 프리 바이어스 구간부터 상기 제2 과도 구간까지 오프 레벨을 가지며, 이어서 상기 발광 구간에서 온 레벨을 갖는 전계 발광 표시장치.
제 18 항에 있어서,
상기 제1 과도 구간과 상기 프리 바이어스 구간 사이의 경계 타이밍에서 오프 레벨에서 온 레벨로 변하는 상기 제2 스캔신호의 전압 변화에 의해, 상기 노드 A의 전압이 상기 제1 과도 구간보다 상기 프리 바이어스 구간에서 더 높아지는 전계 발광 표시장치.
제 2 항에 있어서,
상기 제1 스캔신호는 서로 이웃한 2개의 픽셀행들에 서로 다른 위상으로 공급되고,
상기 제2 스캔신호는 상기 2개의 픽셀행들에 서로 다른 위상으로 공급되고,
상기 제1 에미션신호는 상기 2개의 픽셀행들에 서로 동일한 위상으로 공급되고,
상기 제2 에미션신호는 상기 2개의 픽셀행들에 서로 동일한 위상으로 공급되는 전계 발광 표시장치.
제 2 항에 있어서,
상기 제1 스캔신호는 서로 이웃한 2개의 픽셀행들에 서로 동일한 위상으로 공급되고,
상기 제2 스캔신호는 상기 2개의 픽셀행들에 서로 다른 위상으로 공급되고,
상기 제1 에미션신호는 상기 2개의 픽셀행들에 서로 동일한 위상으로 공급되고,
상기 제2 에미션신호는 상기 2개의 픽셀행들에 서로 동일한 위상으로 공급되는 전계 발광 표시장치.