KR20230068500A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230068500A
KR20230068500A KR1020210154328A KR20210154328A KR20230068500A KR 20230068500 A KR20230068500 A KR 20230068500A KR 1020210154328 A KR1020210154328 A KR 1020210154328A KR 20210154328 A KR20210154328 A KR 20210154328A KR 20230068500 A KR20230068500 A KR 20230068500A
Authority
KR
South Korea
Prior art keywords
alignment mark
transparent
display device
transparent area
circuit board
Prior art date
Application number
KR1020210154328A
Other languages
English (en)
Inventor
송현섭
김주영
남영주
신병철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210154328A priority Critical patent/KR20230068500A/ko
Priority to US17/885,640 priority patent/US20230143214A1/en
Priority to CN202211328372.8A priority patent/CN116107109A/zh
Priority to CN202222833772.6U priority patent/CN218649159U/zh
Publication of KR20230068500A publication Critical patent/KR20230068500A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133354—Arrangements for aligning or assembling substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
    • G02F1/133314—Back frames
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations

Abstract

표시 장치는 영상을 표시하는 표시 패널, 상기 표시 패널의 저면 상에 배치되며, 상기 표시 패널의 상기 저면과 마주보는 제1 면 및 상기 제1 면에 반대되는 제2 면을 갖는 회로 기판 및 상기 회로 기판의 상기 제2 면을 커버하도록 상기 표시 패널의 상기 저면 상에 부착되는 커버 부재를 포함할 수 있다. 상기 회로 기판의 상기 제2 면 상에는 제1 얼라인 마크가 형성될 수 있다. 상기 커버 부재는 상기 제1 얼라인 마크와 중첩하는 투명 영역을 포함할 수 있다. 상기 커버 부재의 상기 투명 영역에는 상기 제1 얼라인 마크에 대응되는 제2 얼라인 마크가 형성될 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
평판 표시 장치는 경량 및 박형 등의 특성으로 인하여, 음극선관 표시 장치를 대체하는 표시 장치로서 사용되고 있다. 이러한 평판 표시 장치의 대표적인 예로서 액정 표시 장치와 유기 발광 표시 장치가 있다.
상기 표시 장치는 영상을 표시하는 표시 패널 및 상기 표시 패널과 전기적으로 연결되는 회로 기판을 포함할 수 있다. 상기 표시 장치의 베젤을 줄이기 위해, 상기 회로 기판은 상기 표시 패널의 하부에 배치될 수 있다. 또한, 상기 회로 기판을 보호하기 위해, 상기 회로 기판을 커버하도록 상기 표시 패널의 저면 상에 커버 부재가 부착될 수 있다.
본 발명의 목적은 신뢰성이 향상된 표시 장치를 제공하는 것이다.
그러나, 본 발명이 상술한 목적들에 의해 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상술한 본 발명의 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 표시 장치는 영상을 표시하는 표시 패널, 상기 표시 패널의 저면 상에 배치되며, 상기 표시 패널의 상기 저면과 마주보는 제1 면 및 상기 제1 면에 반대되는 제2 면을 갖는 회로 기판 및 상기 회로 기판의 상기 제2 면을 커버하도록 상기 표시 패널의 상기 저면 상에 부착되는 커버 부재를 포함할 수 있다. 상기 회로 기판의 상기 제2 면 상에는 제1 얼라인 마크가 형성될 수 있다. 상기 커버 부재는 상기 제1 얼라인 마크와 중첩하는 투명 영역을 포함할 수 있다. 상기 커버 부재의 상기 투명 영역에는 상기 제1 얼라인 마크에 대응되는 제2 얼라인 마크가 형성될 수 있다.
일 실시예에 있어서, 상기 제2 얼라인 마크는 상기 제1 얼라인 마크가 연장되는 형상을 가질 수 있다.
일 실시예에 있어서, 상기 제1 얼라인 마크는 스트라이프 패턴들을 포함할 수 있다.
일 실시예에 있어서, 상기 스트라이프 패턴들은 각각 제1 방향으로 연장되며, 상기 제1 방향에 수직한 제2 방향으로 배열될 수 있다.
일 실시예에 있어서, 상기 스트라이프 패턴들 중 적어도 하나는 제1 방향으로 연장되고, 적어도 다른 하나는 상기 제1 방향에 수직한 제2 방향으로 연장될 수 있다.
일 실시예에 있어서, 상기 제1 얼라인 마크 및 상기 제2 얼라인 마크 각각은 유색 잉크 또는 유색 테이프를 이용하여 형성될 수 있다.
일 실시예에 있어서, 상기 제1 얼라인 마크와 상기 제2 얼라인 마크는 다른 색을 가질 수 있다.
일 실시예에 있어서, 상기 제1 얼라인 마크는 서로 이격되는 제1-1 얼라인 마크 및 제1-2 얼라인 마크를 포함할 수 있다.
일 실시예에 있어서, 상기 제1-1 얼라인 마크와 상기 제1-2 얼라인 마크는 다른 형상을 가질 수 있다.
일 실시예에 있어서, 상기 제1-1 얼라인 마크 및 상기 제1-2 얼라인 마크는 상기 회로 기판의 양단부에 각각 형성될 수 있다.
일 실시예에 있어서, 상기 커버 부재는 상기 제1-1 얼라인 마크와 중첩하는 제1 투명 영역 및 상기 제1-2 얼라인 마크와 중첩하며 상기 제1 투명 영역으로부터 이격되는 제2 투명 영역을 포함할 수 있다.
일 실시예에 있어서, 상기 제2 얼라인 마크는 상기 제1-1 얼라인 마크에 대응되고 상기 제1 투명 영역에 형성된 제2-1 얼라인 마크 및 상기 제1-2 얼라인 마크에 대응되고 상기 제2 투명 영역에 형성된 제2-2 얼라인 마크를 포함할 수 있다.
일 실시예에 있어서, 상기 제2-1 얼라인 마크는 상기 제1-1 얼라인 마크가 연장되는 형상을 가지고, 상기 제2-2 얼라인 마크는 상기 제1-2 얼라인 마크가 연장되는 형상을 가질 수 있다.
일 실시예에 있어서, 상기 제1-1 얼라인 마크는 제1 스트라이프 패턴들을 포함하고, 상기 제1-2 얼라인 마크는 제2 스트라이프 패턴들을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 스트라이프 패턴들은 각각 제1 방향으로 연장되며, 상기 제1 방향에 수직한 제2 방향으로 배열될 수 있다. 상기 제2 스트라이프 패턴들은 각각 상기 제1 방향으로 연장되며, 상기 제2 방향으로 배열될 수 있다.
일 실시예에 있어서, 상기 제1 스트라이프 패턴들은 각각 제1 방향으로 연장되며, 상기 제1 방향에 수직한 제2 방향으로 배열될 수 있다. 상기 제2 스트라이프 패턴들은 각각 상기 제2 방향으로 연장되며, 상기 제1 방향으로 배열될 수 있다.
일 실시예에 있어서, 상기 제1 스트라이프 패턴들 중 적어도 하나는 제1 방향으로 연장되고, 적어도 다른 하나는 상기 제1 방향에 수직한 제2 방향으로 연장될 수 있다. 상기 제2 스트라이프 패턴들 중 적어도 하나는 상기 제1 방향으로 연장되고, 적어도 다른 하나는 상기 제2 방향으로 연장될 수 있다.
일 실시예에 있어서, 상기 커버 부재는 투명 접착층. 상기 투명 접착층 하부에 배치되고, 상기 투명 영역과 중첩하는 개구부를 갖는 도전층, 상기 도전층 하부에 배치되고, 상기 투명 영역과 중첩하는 개구부를 갖는 제1 투명 필름 및 상기 제1 투명 필름 하부에 배치되며 상기 투명 영역과 중첩하고, 저면 상의 상기 투명 영역에 상기 제2 얼라인 마크가 형성되는 제2 투명 필름을 포함할 수 있다.
상술한 본 발명의 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 표시 장치는 영상을 표시하는 표시 패널, 상기 표시 패널의 저면 상에 배치되며, 상기 표시 패널의 상기 저면과 마주보는 제1 면 및 상기 제1 면에 반대되는 제2 면을 갖는 회로 기판 및 상기 회로 기판의 상기 제2 면을 커버하도록 상기 표시 패널의 상기 저면 상에 부착되는 커버 부재를 포함할 수 있다. 상기 회로 기판의 상기 제2 면 상의 양단부에는 제1-1 얼라인 마크 및 제1-2 얼라인 마크가 각각 형성될 수 있다. 상기 커버 부재는 상기 제1-1 얼라인 마크와 중첩하는 제1 투명 영역 및 상기 제1-2 얼라인 마크와 중첩하는 제2 투명 영역을 포함할 수 있다. 상기 커버 부재의 상기 제1 투명 영역에는 상기 제1-1 얼라인 마크에 대응되는 제2-1 얼라인 마크가 형성되고, 상기 제2 투명 영역에는 상기 제1-2 얼라인 마크에 대응되는 제2-2 얼라인 마크가 형성될 수 있다.
일 실시예에 있어서, 상기 제2-1 얼라인 마크는 상기 제1-1 얼라인 마크가 연장되는 형상을 가지고, 상기 제2-2 얼라인 마크는 상기 제1-2 얼라인 마크가 연장되는 형상을 가질 수 있다.
본 발명의 실시예들에 따른 표시 장치는 표시 패널, 상기 표시 패널의 하부에 배치되는 회로 기판 및 상기 회로 기판을 커버하도록 상기 표시 패널의 저면 상에 부착되는 커버 부재를 포함할 수 있다. 상기 회로 기판의 저면 상에는 제1 얼라인 마크가 형성될 수 있다. 상기 커버 부재는 상기 제1 얼라인 마크와 중첩하는 투명 영역을 포함하고, 상기 커버 부재의 상기 투명 영역에는 상기 제1 얼라인 마크에 대응되는 제2 얼라인 마크가 형성될 수 있다. 따라서, 상기 제1 및 제2 얼라인 마크들을 이용해 상기 커버 부재를 정확히 얼라인하여 상기 표시 패널의 상기 저면 상에 부착할 수 있다. 따라서, 상기 커버 부재의 얼라인 미스로 인해 상기 회로 기판 내의 회로 구조물(예컨대, 구동 집적 회로, 배선 등)과 상기 커버 부재 사이에 간섭이 발생하는 것을 방지하거나 줄일 수 있다. 따라서, 상기 표시 장치의 신뢰성이 향상될 수 있다.
다만, 본 발명의 효과가 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 표시 장치의 저면도이다.
도 3은 도 1의 표시 장치에 포함된 표시 패널의 단면도이다.
도 4는 도 2의 표시 장치에 포함된 회로 기판의 저면도이다.
도 5는 도 2의 표시 장치에 포함된 커버 부재의 저면도이다.
도 6 내지 도 12는 도 2의 'A' 영역 및 'B' 영역을 확대 도시한 저면도들이다.
도 13은 도 5의 커버 부재의 단면도이다.
도 14는 본 발명의 다른 실시예에 따른 커버 부재의 단면도이다.
도 15는 본 발명의 일 실시예에 따른 전자 기기를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 첨부된 도면들 상의 동일한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 2는 도 1의 표시 장치의 저면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(DD)는 표시 패널(DP), 연성 필름들(FM), 회로 기판(CB) 및 커버 부재(CM)를 포함할 수 있다.
표시 패널(DP)은 영상이 표시되는 표시 영역(DA) 및 표시 영역(DA)의 주변에 위치하는 주변 영역(PA)을 포함할 수 있다. 주변 영역(PA)은 표시 영역(DA)의 외측에 위치할 수 있다. 예를 들면, 주변 영역(PA)은 평면 상에서 표시 영역(DA)을 둘러쌀 수 있다.
표시 패널(DP)은 복수의 화소들을 포함할 수 있다. 예를 들면, 상기 화소들은 표시 영역(DA) 내에서 제1 방향(D1) 및 제1 방향(D1)과 교차하는 제2 방향(D1)을 따라 매트릭스 형태로 배열될 수 있으나, 본 발명은 이에 한정되지 않는다.
상기 화소들 각각은 구동 소자 및 발광 소자를 포함할 수 있다. 상기 구동 소자는 적어도 하나의 박막 트랜지스터를 포함할 수 있다. 상기 발광 소자는 구동 신호에 따라 광을 생성할 수 있다. 예를 들면, 상기 발광 소자는 무기 발광 다이오드 또는 유기 발광 다이오드일 수 있다. 상기 화소들 각각에서 방출되는 광들이 조합되어 상기 영상이 생성될 수 있다.
도 3은 도 1의 표시 장치에 포함된 표시 패널의 단면도이다. 예를 들면, 도 3은 표시 패널(DP)의 표시 영역(DA)의 일부의 단면도일 수 있다.
도 3을 참조하면, 일 실시예에 있어서, 표시 패널(DP)은 기판(SUB), 박막 트랜지스터(TR), 발광 소자(LED) 및 봉지층(EC)을 포함할 수 있다.
기판(SUB)은 투명 또는 불투명한 재료로 형성되는 절연성 기판일 수 있다. 일 실시예에 있어서, 기판(SUB)은 유리를 포함할 수 있다. 이 경우, 표시 패널(DP)은 리지드(rigid) 표시 패널일 수 있다. 다른 실시예에 있어서, 기판(SUB)은 플라스틱을 포함할 수 있다. 이 경우, 표시 패널(DP)은 플렉서블(flexible) 표시 패널일 수 있다.
기판(SUB) 상에는 액티브층(AL)이 배치될 수 있다. 액티브층(AL)은 산화물 반도체, 실리콘 반도체, 유기물 반도체 등을 포함할 수 있다. 예를 들면, 상기 산화물 반도체는 인듐(In), 갈륨(Ga), 주석(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 저마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn) 중에서 적어도 하나의 산화물을 포함할 수 있으나, 본 발명은 이에 한정되지 않는다. 상기 실리콘 반도체는 비정질 실리콘, 다결정 실리콘 등을 포함할 수 있다. 액티브층(AL)은 소스 영역, 드레인 영역 및 상기 소스 영역과 상기 드레인 영역 사이에 위치하는 채널 영역을 포함할 수 있다.
일 실시예에 있어서, 도면에 도시되지는 않았으나, 기판(SUB)과 액티브층(AL) 사이에는 버퍼층이 배치될 수 있다. 상기 버퍼층은 기판(SUB)으로부터 불순물이 액티브층(AL)으로 확산되는 것을 방지할 수 있다. 상기 버퍼층은 실리콘 화합물, 금속 산화물 등의 무기 절연 물질을 포함할 수 있다. 상기 무기 절연 물질의 예시로는, 실리콘 산화물(SiO), 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 산탄화물(SiOC), 실리콘 탄질화물(SiCN), 알루미늄 산화물(AlO), 알루미늄 질화물(AlN), 탄탈륨 산화물(TaO), 하프늄 산화물(HfO), 지르코늄 산화물(ZrO), 티타늄 산화물(TiO) 등이 있으나, 본 발명은 이에 한정되지 않는다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 상기 버퍼층은 단층 구조를 가지거나, 복수의 절연층들을 포함하는 다층 구조를 가질 수 있다.
액티브층(AL) 상에는 제1 절연층(IL1)이 배치될 수 있다. 제1 절연층(IL1)은 기판(SUB) 상에서 액티브층(AL)을 덮을 수 있다. 제1 절연층(IL1)은 무기 절연 물질을 포함할 수 있다.
제1 절연층(IL1) 상에는 게이트 전극(GE)이 배치될 수 있다. 게이트 전극(GE)은 액티브층(AL)의 상기 채널 영역과 중첩할 수 있다. 게이트 전극(GE)은 금속, 합금, 도전성 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등의 도전성 물질을 포함할 수 있다. 상기 도전성 물질의 예시로는, 금(Au), 은(Ag), 알루미늄(Al), 백금(Pt), 니켈(Ni), 티타늄(Ti), 팔라듐(Pd), 마그네슘(Mg), 칼슘(Ca), 리튬(Li), 크롬(Cr), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 몰리브데늄(Mo), 스칸듐(Sc), 네오디뮴(Nd), 이리듐(Ir), 알루미늄을 함유하는 합금, 은을 함유하는 합금, 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐 질화물(WN), 티타늄 질화물(TiN), 크롬 질화물(CrN), 탄탈륨 질화물(TaN), 스트론튬 루테늄 산화물(SrRuO), 아연 산화물(ZnO), 인듐 주석 산화물(ITO), 주석 산화물(SnO), 인듐 산화물(InO), 갈륨 산화물(GaO), 인듐 아연 산화물(IZO) 등이 있으나, 본 발명은 이에 한정되지 않는다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 게이트 전극(GE)은 단층 구조를 가지거나, 복수의 도전층들을 포함하는 다층 구조를 가질 수 있다.
게이트 전극(GE) 상에는 제2 절연층(IL2)이 배치될 수 있다. 제2 절연층(IL2)은 제1 절연층(IL1) 상에서 게이트 전극(GE)을 덮을 수 있다. 제2 절연층(IL2)은 무기 절연 물질을 포함할 수 있다.
제2 절연층(IL2) 상에는 소스 전극(SE) 및 드레인 전극(DE)이 배치될 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은 액티브층(AL)의 상기 소스 영역 및 상기 드레인 영역에 각각 연결될 수 있다. 소스 전극(SE) 및 드레인 전극(DE) 각각은 도전성 물질을 포함할 수 있다. 액티브층(AL), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)은 박막 트랜지스터(TR)를 형성할 수 있다.
소스 전극(SE) 및 드레인 전극(DE) 상에는 제3 절연층(IL3)이 배치될 수 있다. 제3 절연층(IL3)은 유기 절연 물질을 포함할 수 있다. 상기 유기 절연 물질의 예시로는, 포토레지스트(photoresist), 폴리아크릴계 수지(polyacryl-based resin), 폴리이미드계 수지(polyimide-based resin), 폴리아미드계 수지(polyamide-based resin), 실록산계 수지(siloxane-based resin), 아크릴계 수지(acryl-based resin), 에폭시계 수지(epoxy-based resin) 등이 있으나, 본 발명은 이에 한정되지 않는다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 일 실시예에 있어서, 제3 절연층(IL3)은 하나 이상의 유기 절연층 및 하나 이상의 무기 절연층을 포함하는 다층 구조를 가질 수도 있다.
제3 절연층(IL3) 상에는 애노드 전극(AE)이 배치될 수 있다. 애노드 전극(AE)은 도전성 물질을 포함할 수 있다. 애노드 전극(AE)은 제3 절연층(IL3)에 형성된 콘택홀을 통해 소스 전극(SE) 또는 드레인 전극(DE)에 연결될 수 있다. 이에 따라, 애노드 전극(AE)은 박막 트랜지스터(TR)와 전기적으로 연결될 수 있다.
애노드 전극(AE) 상에는 제4 절연층(IL4)이 배치될 수 있다. 제4 절연층(IL4)은 애노드 전극(AE)의 주변부를 덮고, 애노드 전극(AE)의 중심부를 노출하는 화소 개구를 정의할 수 있다. 제4 절연층(IL4)은 유기 절연 물질을 포함할 수 있다.
애노드 전극(AE) 상에는 발광층(EL)이 배치될 수 있다. 발광층(EL)은 제4 절연층(IL4)의 상기 화소 개구 내에 배치될 수 있다. 발광층(EL)은 유기 발광 물질 및 양자점 중에서 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 유기 발광 물질은 저분자 유기 화합물 또는 고분자 유기 화합물을 포함할 수 있다. 상기 저분자 유기 화합물의 예시로는, 구리 프탈로사이아닌(copper phthalocyanine), 다이페닐벤지딘(N,N'-diphenylbenzidine), 트리 하이드록시퀴놀린 알루미늄(tris-(8-hydroxyquinoline)aluminum) 등이 있을 수 있다. 상기 고분자 유기 화합물의 예시로는, 폴리에틸렌다이옥시티오펜(poly(3,4-ethylenedioxythiophene), 폴리아닐린(polyaniline), 폴리페닐렌비닐렌(poly-phenylenevinylene), 폴리플루오렌(polyfluorene) 등이 있으나, 본 발명은 이에 한정되지 않는다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
일 실시예에 있어서, 상기 양자점은 II-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합을 포함하는 코어를 포함할 수 있다. 일 실시예에 있어서, 상기 양자점은 상기 코어 및 상기 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 상기 쉘은 상기 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층의 역할 및 상기 양자점에 전기 영동 특성을 부여하기 위한 충전층(charging layer)의 역할을 수행할 수 있다.
발광층(EL) 상에는 캐소드 전극(CE)이 배치될 수 있다. 캐소드 전극(CE)은 제4 절연층(IL4) 상에도 배치될 수 있다. 캐소드 전극(CE)은 도전성 물질을 포함할 수 있다. 애노드 전극(AE), 발광층(EL) 및 캐소드 전극(CE)은 발광 소자(LED)를 형성할 수 있다.
봉지층(EC)은 캐소드 전극(CE) 상에 배치될 수 있다. 봉지층(EC)은 적어도 하나의 무기 봉지층 및 적어도 하나의 유기 봉지층을 포함할 수 있다. 일 실시예에 있어서, 봉지층(EC)은 캐소드 전극(CE) 상에 배치되는 제1 무기 봉지층(EC1), 제1 무기 봉지층(EC1) 상에 배치되는 유기 봉지층(EC2) 및 유기 봉지층(EC2) 상에 배치되는 제2 무기 봉지층(EC3)을 포함할 수 있다.
일 실시예에 있어서, 봉지층(EC) 상에는 색 변환층, 컬러 필터층, 터치 감지층, 편광층, 보호층, 윈도우 등 다양한 층들이 배치될 수 있다.
다시 도 1 및 도 2를 참조하면, 연성 필름들(FM) 각각은 제1 단부 및 상기 제1 단부에 반대되는 제2 단부를 포함할 수 있다. 연성 필름들(FM) 각각의 상기 제1 단부는 표시 패널(DP)의 주변 영역(PA)에 연결될 수 있다. 예를 들면, 연성 필름들(FM) 각각의 상기 제1 단부는 표시 패널(DP)의 상면 상에 부착될 수 있다. 연성 필름들(FM) 각각의 상기 제2 단부는 회로 기판(CB)에 연결될 수 있다.
일 실시예에 있어서, 연성 필름들(FM) 각각은 가요성 인쇄회로기판(flexible printed circuit board, FPCB)일 수 있다. 연성 필름들(FM) 각각의 일면 상에는 데이터 구동부 및/또는 게이트 구동부가 배치될 수 있다. 상기 데이터 구동부 및/또는 게이트 구동부는 집적 회로(integrated circuit, IC)로 형성될 수 있다. 예를 들면, 상기 데이터 구동부 및/또는 게이트 구동부는 COF(chip on film) 방식으로 연성 필름들(FM) 각각의 일면 상에 직접 실장될 수 있다.
도 1 및 도 2에 도시된 바와 같이, 연성 필름들(FM) 각각은 상기 제2 단부가 표시 패널(DP)의 하부에 위치하도록 벤딩될 수 있다. 이에 따라, 회로 기판(CB)은 표시 패널(DP)의 저면 상에 배치될 수 있다.
회로 기판(CB)은 표시 패널(DP)의 상기 저면과 마주보는 제1 면(예컨대, 상면) 및 상기 제1 면에 반대되는 제2 면(예컨대, 저면)을 포함할 수 있다. 예를 들면, 연성 필름들(FM) 각각의 상기 제2 단부는 회로 기판(CB)의 상기 제2 면 상에 부착될 수 있다.
회로 기판(CB)은 인쇄회로기판(printed circuit board, PCB)일 수 있다. 회로 기판(CB)은 연성 필름들(FM)을 통해 표시 패널(DP)과 전기적으로 연결될 수 있다. 예를 들면, 회로 기판(CB)의 상기 제2 면 상에는 구동 제어부가 배치될 수 있다. 상기 구동 제어부는 집적 회로(integrated circuit, IC)로 형성될 수 있다.
일 실시예에 있어서, 회로 기판(CB)의 상기 제2 면 상에는 커넥터와 연결되는 적어도 하나의 단자(TN)가 형성될 수 있다. 회로 기판(CB)은 상기 커넥터를 통해 외부 장치와 연결될 수 있다.
회로 기판(CB)의 상기 제2 면 상에는 커버 부재(CM)의 얼라인을 위한 제1 얼라인 마크(AM1)가 형성될 수 있다.
커버 부재(CM)는 표시 패널(DP)의 상기 저면 상에 부착될 수 있다. 커버 부재(CM)는 표시 패널(DP)의 상기 저면에(예컨대, 표시 패널(DP)에 포함된 기판(SUB)의 저면에) 직접 부착되거나, 표시 패널(DP) 하부에 배치되는 하부층(예컨대, 보호 필름, 방열 시트 등)의 저면에 부착될 수 있다. 커버 부재(CM)는 회로 기판(CB)의 상기 제2 면을 커버하여, 표시 장치(DD)의 제조 과정이나 사용 과정에서 회로 기판(CB)을 보호할 수 있다.
커버 부재(CM)는 회로 기판(CB)의 상기 제2 면과(또는, 표시 패널(DP)의 상기 저면과) 마주보는 제1 면(예컨대, 상면) 및 상기 제1 면에 반대되는 제2 면(예컨대, 저면)을 포함할 수 있다.
커버 부재(CM)는 불투명 영역(NTA) 및 투명 영역(TA)을 포함할 수 있다. 예를 들면, 불투명 영역(NTA)은 평면 상에서 투명 영역(TA)을 둘러쌀 수 있다.
투명 영역(TA)은 제1 얼라인 마크(AM1)와 중첩할 수 있다. 이에 따라, 제1 얼라인 마크(AM1)는 커버 부재(CM)의 투명 영역(TA)을 통해 외부에서 시인될 수 있다. 커버 부재(CM)의 투명 영역(TA)에는 제1 얼라인 마크(AM1)에 대응되는 제2 얼라인 마크(AM2)가 형성될 수 있다. 제2 얼라인 마크(AM2)는 커버 부재(CM)의 상기 제2 면 상에 형성될 수 있다. 제1 얼라인 마크(AM1) 및 제2 얼라인 마크(AM2)에 대하여는 상세히 후술한다.
일 실시예에 있어서, 커버 부재(CM)에는 회로 기판(CB)의 단자(TN)를 노출시키는 리세스(RC)가 형성될 수 있다. 이에 따라, 커버 부재(CM)의 리세스(RC)에 의해 노출된 회로 기판(CB)의 단자(TN)에 상기 커넥터가 연결될 수 있다. 예를 들면, 단자(TN)가 복수로 구비되는 경우, 리세스(RC)도 복수로 구비될 수 있다. 다른 실시예에 있어서, 커버 부재(CM)는 회로 기판(CB)의 상기 제2 면의 전체를 커버할 수도 있다.
도 4는 도 2의 표시 장치에 포함된 회로 기판의 저면도이다.
도 2 및 도 4를 참조하면, 회로 기판(CB)의 상기 제2 면 상에는 커버 부재(CM)의 얼라인을 위한 제1 얼라인 마크(AM1)가 형성될 수 있다.
일 실시예에 있어서, 제1 얼라인 마크(AM1)는 유색 잉크 또는 유색 테이프를 이용하여 형성될 수 있다. 예를 들면, 제1 얼라인 마크(AM1)는 회로 기판(CB)의 상기 제2 면 상에 실크 스크린 프린팅 방법 등을 이용하여 유색 잉크를 인쇄하거나 유색 테이프를 부착하는 방법 등에 의해 형성될 수 있다. 그러나, 이는 예시적인 것으로 본 발명은 이에 한정되지 않는다.
일 실시예에 있어서, 제1 얼라인 마크(AM1)는 스트라이프 패턴들을 포함할 수 있다. 예를 들면, 상기 스트라이프 패턴들은 각각 일 방향(예컨대, 제1 방향(D1) 또는 제2 방향(D2))으로 연장되며, 서로 나란하게 배열될 수 있다. 다른 예를 들면, 상기 스트라이프 패턴들 중 적어도 하나는 제1 방향(D1)으로 연장되고, 적어도 다른 하나는 제2 방향(D2)으로 연장될 수 있다. 또 다른 예를 들면, 상기 스트라이프 패턴들은 각각 제1 방향(D1)과 제2 방향(D2) 사이의 대각 방향으로 연장될 수 있다.
일 실시예에 있어서, 제1 얼라인 마크(AM1)는 복수로 구비될 수 있다. 예를 들면, 도 4에 도시된 바와 같이, 제1 얼라인 마크(AM1)는 서로 이격되는 제1-1 얼라인 마크(AM1a) 및 제1-2 얼라인 마크(AM1b)를 포함할 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 예를 들면, 회로 기판(CB)에는 1개의 제1 얼라인 마크(AM1)가 형성되거나, 서로 이격되는 3개 이상의 제1 얼라인 마크들(AM1)이 형성될 수도 있다. 이하에서는, 도 4에 도시된 바와 같이 2개의 제1 얼라인 마크들(AM1)이 형성된 실시예를 중심으로 설명한다.
일 실시예에 있어서, 제1-1 얼라인 마크(AM1a) 및 제1-2 얼라인 마크(AM1b)는 회로 기판(CB)의 양단부에 각각 형성될 수 있다. 제1-1 얼라인 마크(AM1a)는 회로 기판(CB)의 제1 단부(예컨대, 도 4에서 좌측 단부)에 형성될 수 있다. 예를 들면, 제1-1 얼라인 마크(AM1a)는 회로 기판(CB)의 좌측 상단 모서리에 형성될 수 있다. 제1-2 얼라인 마크(AM1b)는 회로 기판(CB)의 상기 제1 단부에 반대되는 제2 단부(예컨대, 도 4에서 우측 단부)에 형성될 수 있다. 예를 들면, 제1-2 얼라인 마크(AM1b)는 회로 기판(CB)의 우측 상단 모서리에 형성될 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 예를 들면, 제1-1 얼라인 마크(AM1a) 및 제1-2 얼라인 마크(AM1b) 각각은 회로 기판(CB)의 중앙부, 상측부, 또는 하측부 등에 형성될 수도 있다.
일 실시예에 있어서, 제1-1 얼라인 마크(AM1a)와 제1-2 얼라인 마크(AM1b)는 다른 형상을 가질 수 있다. 다른 실시예에 있어서, 제1-1 얼라인 마크(AM1a)와 제1-2 얼라인 마크(AM1b)는 같거나 대칭되는 형상을 가질 수도 있다.
일 실시예에 있어서, 제1-1 얼라인 마크(AM1a) 및 제1-2 얼라인 마크(AM1b) 각각은 스트라이프 패턴들을 포함할 수 있다. 이에 대하여는 도 6을 참조하여 상세히 후술한다.
도 5는 도 2의 표시 장치에 포함된 커버 부재의 저면도이다.
도 2 및 도 5를 참조하면, 커버 부재(CM)의 투명 영역(TA)에는 커버 부재(CM)의 얼라인을 위한 제2 얼라인 마크(AM2)가 형성될 수 있다. 제2 얼라인 마크(AM2)는 회로 기판(CB)의 제1 얼라인 마크(AM1)에 대응될 수 있다.
일 실시예에 있어서, 제2 얼라인 마크(AM2)는 유색 잉크 또는 유색 테이프를 이용하여 형성될 수 있다. 예를 들면, 제2 얼라인 마크(AM2)는 커버 부재(CM)의 상기 제2 면 상에 실크 스크린 프린팅 방법 등을 이용하여 유색 잉크를 인쇄하거나 유색 테이프를 부착하는 방법 등에 의해 형성될 수 있다.
일 실시예에 있어서, 제1 얼라인 마크(AM1)와 제2 얼라인 마크(AM2)는 다른 색을 가질 수 있다. 즉, 제2 얼라인 마크(AM2)는 제1 얼라인 마크(AM1)와 다른 색을 갖는 잉크 또는 테이프를 이용하여 형성될 수 있다. 이 경우, 중첩하는 제1 얼라인 마크(AM1) 및 제2 얼라인 마크(AM2)가 쉽게 구분될 수 있다. 다른 실시예에 있어서, 제1 얼라인 마크(AM1)와 제2 얼라인 마크(AM2)는 같은 색을 가질 수도 있다.
일 실시예에 있어서, 제2 얼라인 마크(AM2)는 제1 얼라인 마크(AM1)가 연장되는 형상을 가질 수 있다.
일 실시예에 있어서, 제1 얼라인 마크(AM1)가 복수로 구비되는 경우, 투명 영역(TA) 및 제2 얼라인 마크(AM2)도 각각 복수로 구비될 수 있다.
예를 들면, 도 2 및 도 5에 도시된 바와 같이, 투명 영역(TA)은 서로 이격되는 제1 투명 영역(TA1) 및 제2 투명 영역(TA2)을 포함할 수 있다. 제1 투명 영역(TA1)은 제1-1 얼라인 마크(AM1a)와 중첩하고, 제2 투명 영역(TA2)은 제1-2 얼라인 마크(AM1b)와 중첩할 수 있다. 즉, 제1-1 얼라인 마크(AM1a)는 커버 부재(CM)의 제1 투명 영역(TA1)을 통해 외부에서 시인되고, 제1-2 얼라인 마크(AM1b)는 커버 부재(CM)의 제2 투명 영역(TA2)을 통해 외부에서 시인될 수 있다.
제2 얼라인 마크(AM2)는 제1 투명 영역(TA1) 및 제2 투명 영역(TA2)에 각각 형성되는 제2-1 얼라인 마크(AM2a) 및 제2-2 얼라인 마크(AM2b)를 포함할 수 있다. 제2-1 얼라인 마크(AM2a)는 제1-1 얼라인 마크(AM1a)에 대응되고, 제2-2 얼라인 마크(AM2b)는 제1-2 얼라인 마크(AM1b)에 대응될 수 있다. 일 실시예에 있어서, 제2-1 얼라인 마크(AM2a)는 제1-1 얼라인 마크(AM1a)가 연장되는 형상을 가지고, 제2-2 얼라인 마크(AM2b)는 제1-2 얼라인 마크(AM1b)가 연장되는 형상을 가질 수 있다. 제2-1 얼라인 마크(AM2a) 및 제2-2 얼라인 마크(AM2b)는 서로 이격될 수 있다.
일 실시예에 있어서, 제1-1 얼라인 마크(AM1a)와 제2-1 얼라인 마크(AM2a)는 다른 색을 가질 수 있다. 제1-2 얼라인 마크(AM1b)와 제2-2 얼라인 마크(AM2b)는 다른 색을 가질 수 있다. 제1-1 얼라인 마크(AM1a)와 제1-2 얼라인 마크(AM1b)는 같은 색을 가질 수 있다. 제2-1 얼라인 마크(AM2a)와 제2-2 얼라인 마크(AM2b)는 같은 색을 가질 수 있다.
도 6 내지 도 12는 도 2의 'A' 영역 및 'B' 영역을 확대 도시한 저면도들이다.
이하에서는, 도 6 내지 도 12를 참조하여, 제1 얼라인 마크(AM1) 및 제2 얼라인 마크(AM2)의 평면 형상의 다양한 실시예들에 대해 상세히 설명한다.
도 6을 참조하면, 일 실시예에 있어서, 제1 투명 영역(TA1) 및 제2 투명 영역(TA2)은 각각 평면 상에서 사각형 형상을 가질 수 있다.
제1-1 얼라인 마크(AM1a)는 제1 스트라이프 패턴들(10a)을 포함하고, 제1-2 얼라인 마크(AM1b)는 제2 스트라이프 패턴들(10b)을 포함할 수 있다. 도 6에는 제1-1 얼라인 마크(AM1a)가 3개의 제1 스트라이프 패턴들(10a)을 포함하고, 제1-2 얼라인 마크(AM1b)가 3개의 제2 스트라이프 패턴들(10b)을 포함하는 실시예를 도시하나, 이는 예시적인 것으로 본 발명은 이에 한정되지 않는다. 예를 들면, 제1-1 얼라인 마크(AM1a)는 1개, 2개 또는 4개 이상의 제1 스트라이프 패턴들(10a)을 포함하고, 제1-2 얼라인 마크(AM1b)는 1개, 2개 또는 4개 이상의 제2 스트라이프 패턴들(10b)을 포함할 수도 있다.
일 실시예에 있어서, 제1 스트라이프 패턴들(10a)은 각각 제1 방향(D1)으로 연장되며, 제1 방향(D1)과 교차하는 제2 방향(D2)으로 나란히 배열될 수 있다. 예를 들면, 제2 방향(D2)은 제1 방향(D1)에 수직할 수 있다.
제2 스트라이프 패턴들(10b)은 각각 제1 방향(D1)으로 연장되며, 제2 방향(D2)으로 나란히 배열될 수 있다.
일 실시예에 있어서, 도 6에 도시된 바와 같이, 제1-1 얼라인 마크(AM1a)와 제1-2 얼라인 마크(AM1b)는 다른 형상을 가질 수 있다. 예를 들면, 제1 스트라이프 패턴들(10a)은 서로 불규칙한 간격으로 배열되고, 제2 스트라이프 패턴들(10b)은 서로 불규칙한 간격으로 배열될 수 있다.
제2-1 얼라인 마크(AM2a)는 제1-1 얼라인 마크(AM1a)의 제1 스트라이프 패턴들(10a) 각각이 연장된 형상을 가질 수 있다. 즉, 제1-1 얼라인 마크(AM1a)와 제2-1 얼라인 마크(AM2a)의 조합은 평면 상에서 제2 방향(D2)으로 나란히 배열된 스트라이프 패턴 형상을 가질 수 있다.
제2-2 얼라인 마크(AM2b)는 제1-2 얼라인 마크(AM1b)의 제2 스트라이프 패턴들(10b) 각각이 연장된 형상을 가질 수 있다. 즉, 제1-2 얼라인 마크(AM1b)와 제2-2 얼라인 마크(AM2b)의 조합은 평면 상에서 제2 방향(D2)으로 나란히 배열된 스트라이프 패턴 형상을 가질 수 있다.
도 7을 참조하면, 일 실시예에 있어서, 제1 투명 영역(TA1) 및 제2 투명 영역(TA2)은 각각 평면 상에서 사각형 형상을 가질 수 있다.
제1-1 얼라인 마크(AM1a)는 제1 스트라이프 패턴들(20a)을 포함할 수 있다. 제1 스트라이프 패턴들(20a)은 각각 제1 방향(D1)으로 연장되며, 제2 방향(D2)으로 나란히 배열될 수 있다.
제1-2 얼라인 마크(AM1b)는 제2 스트라이프 패턴들(20b)을 포함할 수 있다. 제2 스트라이프 패턴들(20b)은 각각 제2 방향(D2)으로 연장되며, 제1 방향(D1)으로 나란히 배열될 수 있다. 즉, 제1-1 얼라인 마크(AM1a)와 제1-2 얼라인 마크(AM1b)는 다른 형상을 가질 수 있다.
제2-1 얼라인 마크(AM2a)는 제1-1 얼라인 마크(AM1a)의 제1 스트라이프 패턴들(20a) 각각이 연장된 형상을 가질 수 있다. 즉, 제1-1 얼라인 마크(AM1a)와 제2-1 얼라인 마크(AM2a)의 조합은 평면 상에서 제2 방향(D2)으로 나란히 배열된 스트라이프 패턴 형상을 가질 수 있다.
제2-2 얼라인 마크(AM2b)는 제1-2 얼라인 마크(AM1b)의 제2 스트라이프 패턴들(20b) 각각이 연장된 형상을 가질 수 있다. 즉, 제1-2 얼라인 마크(AM1b)와 제2-2 얼라인 마크(AM2b)의 조합은 평면 상에서 제1 방향(D1)으로 나란히 배열된 스트라이프 패턴 형상을 가질 수 있다.
도 8을 참조하면, 일 실시예에 있어서, 제1 투명 영역(TA1) 및 제2 투명 영역(TA2)은 각각 평면 상에서 사각형 형상을 가질 수 있다.
제1-1 얼라인 마크(AM1a)는 제1 스트라이프 패턴들(30a)을 포함할 수 있다. 제1 스트라이프 패턴들(30a) 중 적어도 하나는 제1 방향(D1)으로 연장되고, 적어도 다른 하나는 제2 방향(D2)으로 연장될 수 있다.
예를 들면, 제1 스트라이프 패턴들(31a)은 각각 제1 방향(D1)으로 연장되며, 제2 방향(D2)으로 나란히 배열될 수 있다. 제1 스트라이프 패턴(32a)은 제2 방향(D2)으로 연장될 수 있다. 즉, 제1 스트라이프 패턴(32a)은 제1 스트라이프 패턴들(31a)과 교차할 수 있다.
제1-2 얼라인 마크(AM1b)는 제2 스트라이프 패턴들(30b)을 포함할 수 있다. 제2 스트라이프 패턴들(30b) 중 적어도 하나는 제1 방향(D1)으로 연장되고, 적어도 다른 하나는 제2 방향(D2)으로 연장될 수 있다.
예를 들면, 제2 스트라이프 패턴(31b)은 제1 방향(D1)으로 연장될 수 있다. 제2 스트라이프 패턴들(32b)은 각각 제2 방향(D2)으로 연장되며, 제1 방향(D1)으로 나란히 배열될 수 있다. 즉, 제2 스트라이프 패턴(31b)은 제2 스트라이프 패턴들(32b)과 교차할 수 있다. 제1-1 얼라인 마크(AM1a)와 제1-2 얼라인 마크(AM1b)는 다른 형상을 가질 수 있다.
제2-1 얼라인 마크(AM2a)는 제1-1 얼라인 마크(AM1a)의 제1 스트라이프 패턴들(30a) 각각이 연장된 형상을 가질 수 있다. 즉, 제1-1 얼라인 마크(AM1a)와 제2-1 얼라인 마크(AM2a)의 조합은 평면 상에서 서로 교차하는 스트라이프 패턴 형상을 가질 수 있다.
제2-2 얼라인 마크(AM2b)는 제1-2 얼라인 마크(AM1b)의 제2 스트라이프 패턴들(30b) 각각이 연장된 형상을 가질 수 있다. 즉, 제1-2 얼라인 마크(AM1b)와 제2-2 얼라인 마크(AM2b)의 조합은 평면 상에서 서로 교차하는 스트라이프 패턴 형상을 가질 수 있다.
도 9 및 도 10을 참조하면, 일 실시예에 있어서, 제1 투명 영역(TA1) 및 제2 투명 영역(TA2)은 각각 평면 상에서 사각형 형상을 가질 수 있다.
제1-1 얼라인 마크(AM1a)는 회로 기판(CB)의 일 모서리에 위치하며, 서로 인접한 두 가장자리들을 향해 꺾인 직선 형상의 패턴(40a)을 포함할 수 있다. 예를 들면, 패턴(40a)은 회로 기판(CB)의 좌상측 모서리에 위치하며, 회로 기판(CB)의 좌측 및 상측 가장자리들을 향해 꺾인 ┘ 형상을 가질 수 있다.
제1-2 얼라인 마크(AM1b)는 회로 기판(CB)의 다른 모서리에 위치하며, 서로 인접한 두 가장자리들을 향해 꺾인 직선 형상의 패턴(40b)을 포함할 수 있다. 예를 들면, 패턴(40b)은 회로 기판(CB)의 우상측 모서리에 위치하며, 회로 기판(CB)의 우측 및 상측 가장자리들을 향해 꺾인 └ 형상을 가질 수 있다.
제2-1 얼라인 마크(AM2a)는 제1-1 얼라인 마크(AM1a)의 패턴(40a)이 연장된 형상을 가질 수 있다. 예를 들면, 도 9에 도시된 바와 같이, 제1-1 얼라인 마크(AM1a)와 제2-1 얼라인 마크(AM2a)의 조합은 전체적으로 ┘ 형상을 가질 수 있다. 다른 예를 들면, 도 10에 도시된 바와 같이, 제1-1 얼라인 마크(AM1a)와 제2-1 얼라인 마크(AM2a)의 조합은 전체적으로 □ 형상을 가질 수 있다.
제2-2 얼라인 마크(AM2b)는 제1-2 얼라인 마크(AM1b)의 패턴(40b)이 연장된 형상을 가질 수 있다. 예를 들면, 도 9에 도시된 바와 같이, 제1-2 얼라인 마크(AM1b)와 제2-2 얼라인 마크(AM2b)의 조합은 전체적으로 └ 형상을 가질 수 있다. 다른 예를 들면, 도 10에 도시된 바와 같이, 제1-2 얼라인 마크(AM1b)와 제2-2 얼라인 마크(AM2b)의 조합은 전체적으로 □ 형상을 가질 수 있다.
도 11 및 도 12를 참조하면, 일 실시예에 있어서, 제1 투명 영역(TA1) 및 제2 투명 영역(TA2)은 각각 평면 상에서 원형 형상을 가질 수 있다.
제1-1 얼라인 마크(AM1a)는 회로 기판(CB)의 일 모서리에 위치하며, 서로 인접한 두 가장자리들을 향해 구부러진 호 형상의 패턴(50a)을 포함할 수 있다. 예를 들면, 패턴(50a)은 회로 기판(CB)의 좌상측 모서리에 위치하며, 회로 기판(CB)의 좌측 및 상측 가장자리들을 향해 구부러진 호 형상을 가질 수 있다.
제1-2 얼라인 마크(AM1b)는 회로 기판(CB)의 서로 인접한 두 가장자리들을 향해 구부러진 호 형상의 패턴(50b)을 포함할 수 있다. 예를 들면, 패턴(50b)은 회로 기판(CB)의 우상측 모서리에 위치하며, 회로 기판(CB)의 우측 및 상측 가장자리들을 향해 구부러진 호 형상을 가질 수 있다.
제2-1 얼라인 마크(AM2a)는 제1-1 얼라인 마크(AM1a)의 패턴(50a)이 연장된 형상을 가질 수 있다. 예를 들면, 도 11에 도시된 바와 같이, 제1-1 얼라인 마크(AM1a)와 제2-1 얼라인 마크(AM2a)의 조합은 전체적으로 원형 형상을 가질 수 있다. 다른 예를 들면, 도 12에 도시된 바와 같이, 제1-1 얼라인 마크(AM1a)와 제2-1 얼라인 마크(AM2a)의 조합은 전체적으로 호 형상을 가질 수 있다.
제2-2 얼라인 마크(AM2b)는 제1-2 얼라인 마크(AM1b)의 패턴(50b)이 연장된 형상을 가질 수 있다. 예를 들면, 도 11에 도시된 바와 같이, 제1-2 얼라인 마크(AM1b)와 제2-2 얼라인 마크(AM2b)의 조합은 전체적으로 원형 형상을 가질 수 있다. 다른 예를 들면, 도 12에 도시된 바와 같이, 제1-2 얼라인 마크(AM1b)와 제2-2 얼라인 마크(AM2b)의 조합은 전체적으로 호 형상을 가질 수 있다.
이상으로, 도 6 내지 도 12를 참조하여 본 발명의 다양한 실시예들에 따른 제1 얼라인 마크(AM1) 및 제2 얼라인 마크(AM2)의 평면 형상을 설명하였으나, 이는 예시적인 것으로 본 발명은 이에 한정되지 않는다.
도 13은 도 5의 커버 부재의 단면도이다. 예를 들면, 도 13은 도 5의 커버 부재(CM)의 좌측부의 단면도일 수 있다.
도 5 및 도 13을 참조하면, 일 실시예에 있어서, 커버 부재(CM)는 제1 투명 접착층(AD1), 도전층(CL), 제1 투명 필름(TF1), 제2 투명 접착층(AD2) 및 제2 투명 필름(TF2)을 포함할 수 있다.
일 실시예에 있어서, 제1 투명 접착층(AD1)은 불투명 영역(NTA)과 중첩하고, 투명 영역(TA)과 중첩하지 않을 수 있다. 즉, 제1 투명 접착층(AD1)은 투명 영역(TA)과 중첩하는 개구부를 가질 수 있다. 투명 영역(TA)이 제1 투명 영역(TA1) 및 제2 투명 영역(TA2)을 포함하는 경우, 제1 투명 접착층(AD1)은 제1 투명 영역(TA1)과 중첩하는 제1 개구부 및 제2 투명 영역(TA2)과 중첩하는 제2 개구부를 가질 수 있다. 일 실시예에 있어서, 제1 투명 접착층(AD1)에는 리세스(RC)가 형성될 수 있다.
예를 들면, 제1 투명 접착층(AD1)은 감압 접착제(pressure sensitive adhesive, PSA), 광학용 투명 접착제(optical clear adhesive, OCA), 광학용 투면 레진(optical clear resin, OCR) 등을 포함할 수 있다. 제1 투명 접착층(AD1)은 절연성을 가질 수 있다.
도전층(CL)은 제1 투명 접착층(AD1)의 하부에 배치될 수 있다. 도전층(CL)은 제1 투명 접착층(AD1)과 제1 투명 필름(TF1) 사이에 배치될 수 있다. 도전층(CL)은 불투명한 도전성 물질을 포함할 수 있다. 이에 따라, 도전층(CL)은 외부로부터 유입되는 전자기파 등을 차폐할 수 있다.
일 실시예에 있어서, 도전층(CL)은 제1 투명 접착층(AD1)과 실질적으로 동일한 평면 형상을 가질 수 있다. 즉, 도전층(CL)은 불투명 영역(NTA)과 중첩하고, 투명 영역(TA)과 중첩하지 않을 수 있다. 도전층(CL)은 투명 영역(TA)과 중첩하는 개구부를 가질 수 있다. 도전층(CL)에는 리세스(RC)가 형성될 수 있다.
제1 투명 필름(TF1)은 도전층(CL)의 하부에 배치될 수 있다. 제1 투명 필름(TF1)은 투명한 절연성 물질을 포함할 수 있다. 예를 들면, 제1 투명 필름(TF1)은 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 폴리이미드(polyimide, PI), 폴리아크릴레이트(polyacrylate) 등을 포함할 수 있으나, 본 발명은 이에 한정되지 않는다.
일 실시예에 있어서, 제1 투명 필름(TF1)은 제1 투명 접착층(AD1) 및 도전층(CL)과 실질적으로 동일한 평면 형상을 가질 수 있다. 즉, 제1 투명 필름(TF1)은 불투명 영역(NTA)과 중첩하고, 투명 영역(TA)과 중첩하지 않을 수 있다. 제1 투명 필름(TF1)은 투명 영역(TA)과 중첩하는 개구부를 가질 수 있다. 제1 투명 필름(TF1)에는 리세스(RC)가 형성될 수 있다.
제2 투명 접착층(AD2)은 제1 투명 필름(TF1)의 하부에 배치될 수 있다. 제2 투명 접착층(AD2)은 투명 영역(TA)과 중첩할 수 있다. 제2 투명 접착층(AD2)은 투명 영역(TA)에 인접한 불투명 영역(NTA)의 일부와도 중첩할 수 있다. 일 실시예에 있어서, 제2 투명 접착층(AD2)은 제1 투명 접착층(AD1), 도전층(CL) 및 제1 투명 필름(TF1)의 내측면들을 커버할 수 있다.
제2 투명 필름(TF2)은 제2 투명 접착층(AD2)의 하부에 배치될 수 있다. 일 실시예에 있어서, 제2 투명 필름(TF2)은 제2 투명 접착층(AD2)과 실질적으로 동일한 평면 형상을 가질 수 있다. 즉, 제2 투명 필름(TF2)은 투명 영역(TA)과 중첩할 수 있다. 제2 투명 필름(TF2)은 투명 영역(TA)에 인접한 불투명 영역(NTA)의 일부와도 중첩할 수 있다.
제1 투명 접착층(AD1)의 상면은 표시 패널(DP)의 상기 저면(또는, 상기 하부층의 상기 저면) 및 회로 기판(CB)의 상기 제2 면에 접촉할 수 있다. 예를 들면, 제2 투명 접착층(AD2)의 상면의 일부도 회로 기판(CB)의 상기 제2 면에 접촉할 수 있다. 이에 따라, 커버 부재(CM)가 회로 기판(CB)의 상기 제2 면에 부착될 수 있다. 일 실시예에 있어서, 제2 얼라인 마크(AM2)는 제2 투명 필름(TF2)의 저면 상의 투명 영역(TA)에 형성될 수 있다.
일 실시예에 있어서, 커버 부재(CM)를 제조하기 위하여, 제1 투명 접착층(AD1), 도전층(CL) 및 제1 투명 필름(TF1)을 포함하는 불투명 테이프를 준비할 수 있다. 상기 불투명 테이프 중 투명 영역(TA)과 중첩하는 일부를 제거할 수 있다. 상기 불투명 테이프 상에 투명 영역(TA)을 커버하도록 제2 투명 접착층(AD2) 및 제2 투명 필름(TF2)을 포함하는 투명 테이프를 부착할 수 있다. 제2 투명 필름(TF2) 상에 실크 스크린 프린팅 방법 등을 이용하여 유색 잉크를 인쇄하거나 유색 테이프를 부착하는 방법 등으로 제2 얼라인 마크(AM2)를 형성할 수 있다.
도 14는 본 발명의 다른 실시예에 따른 커버 부재의 단면도이다. 예를 들면, 도 14의 커버 부재(CM')는 제1 투명 접착층(AD1')의 구성을 제외하면 도 13을 참조하여 설명한 커버 부재(CM)와 실질적으로 동일하거나 유사할 수 있다. 따라서, 중복되는 설명은 생략하거나 간략화하기로 한다.
일 실시예에 있어서, 커버 부재(CM')는 제1 투명 접착층(AD1'), 도전층(CL), 제1 투명 필름(TF1), 제2 투명 접착층(AD2) 및 제2 투명 필름(TF2)을 포함할 수 있다.
제1 투명 접착층(AD1')은 불투명 영역(NTA) 및 투명 영역(TA)과 전체적으로 중첩할 수 있다. 즉, 제1 투명 접착층(AD1')은 내측에 개구부를 갖지 않고 연속적으로 연장될 수 있다.
도전층(CL)은 제1 투명 접착층(AD1')의 하부에 배치될 수 있다. 도전층(CL)은 불투명한 도전성 물질을 포함할 수 있다. 도전층(CL)은 불투명 영역(NTA)과 중첩하고, 투명 영역(TA)과 중첩하지 않을 수 있다. 즉, 도전층(CL)은 투명 영역(TA)과 중첩하는 개구부를 가질 수 있다.
제1 투명 필름(TF1)은 도전층(CL)의 하부에 배치될 수 있다. 일 실시예에 있어서, 제1 투명 필름(TF1)은 도전층(CL)과 실질적으로 동일한 평면 형상을 가질 수 있다.
제2 투명 접착층(AD2)은 제1 투명 필름(TF1)의 하부에 배치될 수 있다. 제2 투명 접착층(AD2)은 투명 영역(TA)과 중첩할 수 있다. 제2 투명 접착층(AD2)은 투명 영역(TA)에 인접한 불투명 영역(NTA)의 일부와도 중첩할 수 있다. 제2 투명 접착층(AD2)의 상면은 제1 투명 접착층(AD1)의 저면과 접촉할 수 있다. 일 실시예에 있어서, 제2 투명 접착층(AD2)은 도전층(CL) 및 제1 투명 필름(TF1)의 내측면들을 커버할 수 있다.
제2 투명 필름(TF2)은 제2 투명 접착층(AD2)의 하부에 배치될 수 있다. 일 실시예에 있어서, 제2 투명 필름(TF2)은 제2 투명 접착층(AD2)과 실질적으로 동일한 평면 형상을 가질 수 있다.
제1 투명 접착층(AD1')의 상면은 표시 패널(DP)의 상기 저면(또는, 상기 하부층의 상기 저면) 및 회로 기판(CB)의 상기 제2 면에 접촉할 수 있다. 이에 따라, 커버 부재(CM')가 회로 기판(CB)의 상기 제2 면에 부착될 수 있다. 일 실시예에 있어서, 제2 얼라인 마크(AM2)는 제2 투명 필름(TF2)의 저면 상의 투명 영역(TA)에 형성될 수 있다.
일 실시예에 있어서, 커버 부재(CM')를 제조하기 위하여, 제1 투명 접착층(AD1'), 도전층(CL) 및 제1 투명 필름(TF1)을 포함하는 불투명 테이프를 준비할 수 있다. 상기 불투명 테이프 중 투명 영역(TA)과 중첩하는 도전층(CL)의 일부 및 제1 투명 필름(TF1)의 일부를 제거할 수 있다. 이때, 제1 투명 접착층(AD1')의 일부는 제거되지 않을 수 있다. 상기 불투명 테이프 상에 투명 영역(TA)을 커버하도록 제2 투명 접착층(AD2) 및 제2 투명 필름(TF2)을 포함하는 투명 테이프를 부착할 수 있다. 제2 투명 필름(TF2) 상에 실크 스크린 프린팅 방법 등을 이용하여 유색 잉크를 인쇄하거나 유색 테이프를 부착하는 방법 등으로 제2 얼라인 마크(AM2)를 형성할 수 있다.
본 발명의 실시예들에 의하면, 표시 패널(DP)의 하부에 배치되는 회로 기판(CB)의 저면 상에는 제1 얼라인 마크(AM1)가 형성될 수 있다. 회로 기판(CB)을 커버하도록 표시 패널(DP)의 상기 저면 상에 부착되는 커버 부재(CM)는 제1 얼라인 마크(AM1)와 중첩하는 투명 영역(TA)을 포함할 수 있다. 이에 따라, 제1 얼라인 마크(AM1)는 커버 부재(CM)의 투명 영역(TA)을 통해 외부에서 시인될 수 있다. 또한, 커버 부재(CM)의 투명 영역(TA)에는 제1 얼라인 마크(AM1)에 대응되는 제2 얼라인 마크(AM2)가 형성될 수 있다. 따라서, 제1 얼라인 마크(AM1) 및 제2 얼라인 마크(AM2)를 이용해 커버 부재(CM)를 정확히 얼라인하여 표시 패널(DP)의 상기 저면 상에 부착할 수 있다. 따라서, 커버 부재(CM)의 얼라인 미스로 인해 회로 기판(CB) 내의 회로 구조물(예컨대, 구동 집적 회로, 배선 등)과 커버 부재(CM) 사이에 간섭이 발생하는 것을 방지하거나 줄일 수 있다. 따라서, 표시 장치(DD)의 신뢰성이 향상될 수 있다.
도 15는 본 발명의 일 실시예에 따른 전자 기기를 나타내는 블록도이다.
도 15를 참조하면, 일 실시예에 있어서, 전자 기기(900)는 프로세서(910), 메모리 장치(920), 스토리지 장치(930), 입출력 장치(940), 파워 서플라이(950), 및 표시 장치(960)를 포함할 수 있다. 이 경우, 표시 장치(960)는 도 1 및 도 2의 표시 장치(DD)에 상응할 수 있다. 전자 기기(900)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신할 수 있는 여러 포트들을 더 포함할 수 있다. 일 실시예에 있어서, 전자 기기(900)는 텔레비전으로 구현될 수 있다. 다른 실시예에 있어서, 전자 기기(900)는 스마트폰으로 구현될 수 있다. 그러나 전자 기기(900)는 이에 한정되지 아니하고, 예를 들면, 전자 기기(900)는 휴대폰, 비디오폰, 스마트패드(smart pad), 스마트 워치(smart watch), 태블릿(tablet) PC, 차량용 내비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이(head mounted display; HMD) 등으로 구현될 수도 있다.
프로세서(910)는 특정 계산들 또는 태스크들(tasks)을 수행할 수 있다. 일 실시예에 있어서, 프로세서(910)는 마이크로프로세서(microprocessor), 중앙 처리 유닛(central processing unit; CPU), 어플리케이션 프로세서(application processor; AP) 등일 수 있다. 프로세서(910)는 어드레스 버스(address bus), 제어 버스(control bus), 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 일 실시예에 있어서, 프로세서(910)는 주변 구성 요소 상호 연결(peripheral component interconnect; PCI) 버스 등과 같은 확장 버스에도 연결될 수 있다.
메모리 장치(920)는 전자 기기(900)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들면, 메모리 장치(920)는 이피롬(erasable programmable read-only memory; EPROM) 장치, 이이피롬(electrically erasable programmable read-only memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(phase change random access memory; PRAM) 장치, 알램(resistance random access memory; RRAM) 장치, 엔에프지엠(nano floating gate memory; NFGM) 장치, 폴리머램(polymer random access memory; PoRAM) 장치, 엠램(magnetic random access memory; MRAM), 에프램(ferroelectric random access memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(dynamic random access memory; DRAM) 장치, 에스램(static random access memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
스토리지 장치(930)는 솔리드 스테이트 드라이브(solid state drive; SSD), 하드 디스크 드라이브(hard disk drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(940)는 키보드, 키패드, 터치 패드, 터치 스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다.
파워 서플라이(950)는 전자 기기(900)의 동작에 필요한 전원을 공급할 수 있다. 표시 장치(960)는 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 일 실시예에 있어서, 표시 장치(960)는 입출력 장치(940)에 포함될 수도 있다.
본 발명은 다양한 표시 장치들에 적용될 수 있다. 예를 들면, 본 발명은 차량용, 선박용 및 항공기용 디스플레이 장치들, 휴대용 통신 장치들, 전시용 또는 정보 전달용 디스플레이 장치들, 의료용 디스플레이 장치들 등과 같은 다양한 디스플레이 기기들에 적용 가능하다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
DD: 표시 장치 DP: 표시 패널
DA: 표시 영역 PA: 주변 영역
FM: 연성 필름 CB: 회로 기판
CM: 커버 부재 TA: 투명 영역
AM1: 제1 얼라인 마크 AM2: 제2 얼라인 마크
AD1: 제1 투명 접착층 CL: 도전층
TF1: 제1 투명 필름 AD2: 제2 투명 접착층
TF2: 제2 투명 필름

Claims (20)

  1. 영상을 표시하는 표시 패널;
    상기 표시 패널의 저면 상에 배치되며, 상기 표시 패널의 상기 저면과 마주보는 제1 면 및 상기 제1 면에 반대되는 제2 면을 가지고, 상기 제2 면 상에 제1 얼라인 마크가 형성되는 회로 기판; 및
    상기 회로 기판의 상기 제2 면을 커버하도록 상기 표시 패널의 상기 저면 상에 부착되고, 상기 제1 얼라인 마크와 중첩하는 투명 영역을 포함하며, 상기 투명 영역에 상기 제1 얼라인 마크에 대응되는 제2 얼라인 마크가 형성되는 커버 부재를 포함하는 표시 장치.
  2. 제1 항에 있어서, 상기 제2 얼라인 마크는 상기 제1 얼라인 마크가 연장되는 형상을 갖는 것을 특징으로 하는 표시 장치.
  3. 제2 항에 있어서, 상기 제1 얼라인 마크는 스트라이프 패턴들을 포함하는 것을 특징으로 하는 표시 장치.
  4. 제3 항에 있어서, 상기 스트라이프 패턴들은 각각 제1 방향으로 연장되며, 상기 제1 방향에 수직한 제2 방향으로 배열되는 것을 특징으로 하는 표시 장치.
  5. 제3 항에 있어서, 상기 스트라이프 패턴들 중 적어도 하나는 제1 방향으로 연장되고, 적어도 다른 하나는 상기 제1 방향에 수직한 제2 방향으로 연장되는 것을 특징으로 하는 표시 장치.
  6. 제1 항에 있어서, 상기 제1 얼라인 마크 및 상기 제2 얼라인 마크 각각은 유색 잉크 또는 유색 테이프를 이용하여 형성되는 것을 특징으로 하는 표시 장치.
  7. 제1 항에 있어서, 상기 제1 얼라인 마크와 상기 제2 얼라인 마크는 다른 색을 갖는 것을 특징으로 하는 표시 장치.
  8. 제1 항에 있어서, 상기 제1 얼라인 마크는 서로 이격되는 제1-1 얼라인 마크 및 제1-2 얼라인 마크를 포함하는 것을 특징으로 하는 표시 장치.
  9. 제8 항에 있어서, 상기 제1-1 얼라인 마크와 상기 제1-2 얼라인 마크는 다른 형상을 갖는 것을 특징으로 하는 표시 장치.
  10. 제8 항에 있어서, 상기 제1-1 얼라인 마크 및 상기 제1-2 얼라인 마크는 상기 회로 기판의 양단부에 각각 형성되는 것을 특징으로 하는 표시 장치.
  11. 제8 항에 있어서, 상기 커버 부재는 상기 제1-1 얼라인 마크와 중첩하는 제1 투명 영역 및 상기 제1-2 얼라인 마크와 중첩하며 상기 제1 투명 영역으로부터 이격되는 제2 투명 영역을 포함하는 것을 특징으로 하는 표시 장치.
  12. 제11 항에 있어서, 상기 제2 얼라인 마크는 상기 제1-1 얼라인 마크에 대응되고 상기 제1 투명 영역에 형성된 제2-1 얼라인 마크 및 상기 제1-2 얼라인 마크에 대응되고 상기 제2 투명 영역에 형성된 제2-2 얼라인 마크를 포함하는 것을 특징으로 하는 표시 장치.
  13. 제12 항에 있어서, 상기 제2-1 얼라인 마크는 상기 제1-1 얼라인 마크가 연장되는 형상을 가지고, 상기 제2-2 얼라인 마크는 상기 제1-2 얼라인 마크가 연장되는 형상을 갖는 것을 특징으로 하는 표시 장치.
  14. 제13 항에 있어서, 상기 제1-1 얼라인 마크는 제1 스트라이프 패턴들을 포함하고, 상기 제1-2 얼라인 마크는 제2 스트라이프 패턴들을 포함하는 것을 특징으로 하는 표시 장치.
  15. 제14 항에 있어서, 상기 제1 스트라이프 패턴들은 각각 제1 방향으로 연장되며, 상기 제1 방향에 수직한 제2 방향으로 배열되고,
    상기 제2 스트라이프 패턴들은 각각 상기 제1 방향으로 연장되며, 상기 제2 방향으로 배열되는 것을 특징으로 하는 표시 장치.
  16. 제14 항에 있어서, 상기 제1 스트라이프 패턴들은 각각 제1 방향으로 연장되며, 상기 제1 방향에 수직한 제2 방향으로 배열되고,
    상기 제2 스트라이프 패턴들은 각각 상기 제2 방향으로 연장되며, 상기 제1 방향으로 배열되는 것을 특징으로 하는 표시 장치.
  17. 제14 항에 있어서, 상기 제1 스트라이프 패턴들 중 적어도 하나는 제1 방향으로 연장되고, 적어도 다른 하나는 상기 제1 방향에 수직한 제2 방향으로 연장되고,
    상기 제2 스트라이프 패턴들 중 적어도 하나는 상기 제1 방향으로 연장되고, 적어도 다른 하나는 상기 제2 방향으로 연장되는 것을 특징으로 하는 표시 장치.
  18. 제1 항에 있어서, 상기 커버 부재는
    투명 접착층;
    상기 투명 접착층 하부에 배치되고, 상기 투명 영역과 중첩하는 개구부를 갖는 도전층;
    상기 도전층 하부에 배치되고, 상기 투명 영역과 중첩하는 개구부를 갖는 제1 투명 필름; 및
    상기 제1 투명 필름 하부에 배치되며 상기 투명 영역과 중첩하고, 저면 상의 상기 투명 영역에 상기 제2 얼라인 마크가 형성되는 제2 투명 필름을 포함하는 것을 특징으로 하는 표시 장치.
  19. 영상을 표시하는 표시 패널;
    상기 표시 패널의 저면 상에 배치되며, 상기 표시 패널의 상기 저면과 마주보는 제1 면 및 상기 제1 면에 반대되는 제2 면을 가지고, 상기 제2 면 상의 양단부에 제1-1 얼라인 마크 및 제1-2 얼라인 마크가 각각 형성되는 회로 기판; 및
    상기 회로 기판의 상기 제2 면을 커버하도록 상기 표시 패널의 상기 저면 상에 부착되고, 상기 제1-1 얼라인 마크와 중첩하는 제1 투명 영역 및 상기 제1-2 얼라인 마크와 중첩하는 제2 투명 영역을 포함하며, 상기 제1 투명 영역에 상기 제1-1 얼라인 마크에 대응되는 제2-1 얼라인 마크가 형성되고, 상기 제2 투명 영역에 상기 제1-2 얼라인 마크에 대응되는 제2-2 얼라인 마크가 형성되는 커버 부재를 포함하는 표시 장치.
  20. 제19 항에 있어서, 상기 제2-1 얼라인 마크는 상기 제1-1 얼라인 마크가 연장되는 형상을 가지고, 상기 제2-2 얼라인 마크는 상기 제1-2 얼라인 마크가 연장되는 형상을 갖는 것을 특징으로 하는 표시 장치.
KR1020210154328A 2021-11-10 2021-11-10 표시 장치 KR20230068500A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210154328A KR20230068500A (ko) 2021-11-10 2021-11-10 표시 장치
US17/885,640 US20230143214A1 (en) 2021-11-10 2022-08-11 Display device
CN202211328372.8A CN116107109A (zh) 2021-11-10 2022-10-26 显示设备
CN202222833772.6U CN218649159U (zh) 2021-11-10 2022-10-26 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210154328A KR20230068500A (ko) 2021-11-10 2021-11-10 표시 장치

Publications (1)

Publication Number Publication Date
KR20230068500A true KR20230068500A (ko) 2023-05-18

Family

ID=85494175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210154328A KR20230068500A (ko) 2021-11-10 2021-11-10 표시 장치

Country Status (3)

Country Link
US (1) US20230143214A1 (ko)
KR (1) KR20230068500A (ko)
CN (2) CN116107109A (ko)

Also Published As

Publication number Publication date
US20230143214A1 (en) 2023-05-11
CN218649159U (zh) 2023-03-17
CN116107109A (zh) 2023-05-12

Similar Documents

Publication Publication Date Title
US10802626B2 (en) Display device including a touch member
EP3343336B1 (en) Display device
US11687199B2 (en) Touch sensing unit and display device including the same
US11385749B2 (en) Touch display device
US11460948B2 (en) Touch panel and preparation method thereof, and display apparatus
US10725353B2 (en) Display device
US11237683B2 (en) Display device
US11552132B2 (en) Display device and method of manufacturing the same
CN114203769A (zh) 显示设备及制造该显示设备的方法
KR20230068500A (ko) 표시 장치
EP4325575A1 (en) Display device
KR20200104475A (ko) 표시 장치
US11917875B2 (en) Display device
US11803264B2 (en) Display device including a touch member and antistatic line
US20220352485A1 (en) Display device
US20220271112A1 (en) Display device
US20230282794A1 (en) Display device
US20220335883A1 (en) Display device and manufacturing method of the same
KR20230064075A (ko) 표시 장치
KR20230064677A (ko) 박막트랜지스터, 박막트랜지스터의 제조방법, 박막트랜지스터 어레이 기판 및 박막트랜지스터 어레이 기판의 제조방법
KR20230016765A (ko) 표시 장치 및 표시 장치의 제조방법
KR20230078904A (ko) 표시 장치 및 표시 장치의 제조방법
KR20220155512A (ko) 표시 장치
KR20230028623A (ko) 표시 장치
KR20230025547A (ko) 표시 장치 및 그 제조 방법