KR20230062399A - Pvd 방법 및 장치 - Google Patents

Pvd 방법 및 장치 Download PDF

Info

Publication number
KR20230062399A
KR20230062399A KR1020220138267A KR20220138267A KR20230062399A KR 20230062399 A KR20230062399 A KR 20230062399A KR 1020220138267 A KR1020220138267 A KR 1020220138267A KR 20220138267 A KR20220138267 A KR 20220138267A KR 20230062399 A KR20230062399 A KR 20230062399A
Authority
KR
South Korea
Prior art keywords
substrate
permanent magnets
pvd
depositing
deposition material
Prior art date
Application number
KR1020220138267A
Other languages
English (en)
Inventor
스콧 헤이모어
아드리안 토마스
토니 윌비
스티븐 버제스
Original Assignee
에스피티에스 테크놀러지스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스피티에스 테크놀러지스 리미티드 filed Critical 에스피티에스 테크놀러지스 리미티드
Publication of KR20230062399A publication Critical patent/KR20230062399A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/351—Sputtering by application of a magnetic field, e.g. magnetron sputtering using a magnetic field in close vicinity to the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/345—Magnet arrangements in particular for cathodic sputtering apparatus
    • H01J37/3455—Movable magnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명에 따르면, 물리적 기상 성막(PVD)에 의해 기판 내에 형성된 복수의 리세스들 내로 성막 물질을 성막하는 방법이 제공되며, 본 방법은,
기판 지지대의 기판 지지 윗면 상에 기판을 위치시키는 단계 - 영구 자석들이 기판 아래에 배치되도록 영구 자석들의 배열이 기판 지지 윗면 아래에 위치됨 -; 및
마그네트론 디바이스의 타겟으로부터 스퍼터링 물질을 스퍼터링함으로써 기판 내에 형성된 리세스들 내로 성막 물질을 성막하는 단계를 포함하고,
여기서, 성막 물질을 성막하는 단계 동안, 영구 자석들의 배열은 기판의 주변부를 넘는 영역 내로 연장되는 실질적으로 균일한 횡 자기장을 기판의 표면에 걸쳐 제공하여, 리세스들 내로 성막된 성막 물질의 리스퍼터링을 강화시킨다.

Description

PVD 방법 및 장치{PVD METHOD AND APPARATUS}
본 발명은 물리적 기상 성막(Physical Vapour Deposition; PVD)에 의해 기판에 형성된 복수의 리세스들 내로 성막 물질을 성막하는 방법과 특히 관련하여 PVD에 의해 기판 상에 성막 물질을 성막하는 방법에 관한 것이다. 본 발명은 또한 연관된 PVD 장치에 관한 것이다.
PVD에 의해 성막된 얇은 금속 또는 금속 질화물층들은 반도체 소자들에서 BEOL(back end of line) 상호연결층들을 제조하기 위한 제조 공정에서 통상적으로 사용된다. 이러한 공정들에서 성막되는 물질들의 예시들은 Ti, TiN, Ta, TaN, W, WN, Co, Ru, 및 Cu를 포함한다. 구리 다마신 금속화를 사용할 때에는, 구리 시드층의 PVD 성막 및 후속적인 전기화학적 구리 성막(electrochemical copper deposition; ECD) 전에, 예를 들어, Ti의 얇은 접착 및/또는 배리어층을 성막하는 것이 필요하다. 단일 접착/배리어층 대신에 두 개의 층들이 성막될 수 있다. 예를 들어, Ti와 TiN의 층들이 성막될 수 있다. 고 종횡비 실리콘 관통 비아(through silicon via; TSV)와 같은 응용들에서는, 비아 내로의 벌크 구리의 성공적인 ECD를 가능하게 하기 위해 연속적인 금속 배리어 및 시드층들의 형성이 필요하다. 5:1 이상의 종횡비와 ~0.5 내지 10㎛ 직경의 개구부 직경을 갖는 비아는 고 종횡비 비아인 것으로 간주될 수 있으나, 이것은 완전한 정의는 아니다.
도 1(a)는 비아에 대한 개구부에 제약이 없는 이상적인 PVD 성막 공정 이후의 TSV의 반개략적 표현을 도시한다. 반면에, 도 1(b)는 성공적인 웨이퍼 처리를 위해 피해야 할 몇가지 문제들을 보여준다. 도 1(a)에서, TSV(100)가 실리콘 웨이퍼(102) 내로 에칭된다. 그 후, SiO2와 같은 적절한 물질의 유전체 라이너(104)가 일반적으로 CVD 또는 ALD 공정에 의해 개구부 내에 성막된다. 그 후, 예를 들어, 이온화 PVD(ionized PVD)에 의한 Ti의 배리어층(106)의 성막이 뒤따르고, 이어서 이온화 PVD에 의한 구리층(108)의 성막이 뒤따른다. 모든 층들은 연속적일 필요가 있다. 이는 PVD 공정들, 특히 더 높은 종횡비 피처들의 경우에 특히 어려운데, 그 이유는 비교적 수직인 입사로 타겟으로부터 비아에 진입하는 물질로는 비아의 측벽들을 코팅하기가 어렵기 때문이다. 도 1(b)에서는 피해야 할 두 가지 문제들이 관찰될 수 있다. 일반적인 PVD 성막 조건 하에서의 개구부 최상부에서는, 필드(웨이퍼 표면)에서의 성막률이 비아 내부보다 훨씬 더 클 것으로 예상될 것이다. 이것은 비아의 최상부에서 오버행(overhang)(110)을 초래시키고, 이는 결국 피처에 진입할 수 있는 성막 물질의 양을 감소시킬 것이다. 비아의 하부 영역(112) 상으로의 물질의 성막이 특히 감소된다. 궁극적으로 이것은 피처의 폐쇄를 초래시킬 수 있으며, 이는 허용불가능한 것이다. 그러나, 개구부의 약간의 좁아짐조차도, 후속적인 ECD 구리 성막 공정은 보다 까다로워질 것이며, 한편 비아 내의 보이드(void)는 결함이 있는 소자를 초래시킬 것이다.
연속적인 배리어 및 시드층 막들을 달성하는 통상적인 수단들은 리스퍼터링(resputtering) 능력을 갖춘 이온화 PVD(i-PVD) 시스템을 사용한다. 이온화 PVD 시스템은 침지형 ICP 코일, 자기적 감금, 또는 타겟에 대한 매우 높은 전력 펄스들의 사용 또는 이러한 기술들의 조합을 통해 타겟 근처에 있는 고밀도 플라즈마 소스를 사용한다. 이것은 웨이퍼 지지대쪽으로 지향될 수 있는 금속 이온들의 소스를 제공한다. 금속의 높은 부분적 이온화(fractional ionization)가 필요하며, 일반적으로 적어도 30%의 부분적 이온화가 달성된다. 금속 이온들과 전자들이 웨이퍼 지지대쪽으로 이동할 때 손실을 최소화하기 위해 자기적 감금이 자주 사용된다. 피처들의 기저부 커버리지(base coverage)를 최대화하기 위해, 이러한 종래 기술 시스템들은 10㎝를 초과하는, 타겟과 웨이퍼간의 비교적 커다란 분리로 동작하려는 경향이 있다. 이는 웨이퍼 표면에 비수직적인(non-normal) 입사로 도달하는 물질의 양을 최소화하기 위한 것이다. 비수직적인 스퍼터링된 물질의 플럭스는 도 1(b)에서 도시된 바와 같이 비아 개구부를 폐쇄시킬 가능성이 있다. 이러한 유형들의 이온화 PVD 시스템들의 예시들은 US2012/0228125 A1, US7504006 B2, US2018/0327893 A1, US8435389 B2, 및 US7378001 B2에서 설명되어 있다.
스캐터링을 최소화하기 위해 수 mTorr의 낮은 압력에서 동작시키고 웨이퍼 표면에 도달하는 물질의 플럭스를 시준(collimate)하기 위한 타겟과 웨이퍼간 커다란 분리에 의해, 이온화된 소스는 웨이퍼로 지향되는 높은 금속 이온 플럭스를 제공할 수 있다. 이 플럭스가 웨이퍼 지지대 상에서 네거티브 DC 바이어스와 결합되어, 양이온을 웨이퍼로 끌어들이면, 우수한 기저부 커버리지를 달성하는 것이 가능하다. 네거티브 DC 바이어스는 지지대에 RF 바이어스 전력을 인가함으로써 달성된다. 그러나, 양호한 스텝 커버리지를 달성하기 위해 이온화된 물질을 피처의 측벽들 상으로 지향시키는 것은 불가능하다. 적당한 측벽 커버리지는 피처 내 물질을 리스퍼터링함으로써 달성된다. 웨이퍼 부근의 침지형 ICP 코일과 웨이퍼 근처의 전자석이 리스퍼터링 공정을 돕기 위해 웨이퍼 가까이에서 고밀도 플라즈마를 유지하는 데 사용되었다.
이러한 종래 기술의 i-PVD 시스템들 모두에는 단점이 있다. 이들은 매우 복잡하고 고가이며, 타겟에 고 DC 전력을 공급해야 하는 요건을 갖는다. 일반적으로 10kW를 초과하는 DC 전력이 필요하며, 이로 인해 충분히 고밀도인 플라즈마를 달성하기 위해 300㎜ 직경 웨이퍼 시스템의 경우 20W/㎠를 초과하는 타겟 전력 밀도를 초래시킨다. 잠재적으로, 침지형 ICP 코일 시스템이 사용되는 경우 하나보다 많은 RF 공급이 필요할 수 있다. 전자석은 플라즈마를 감금시키고 지향시키기 위해 자주 필요하다. 추가적인 문제는 타겟과 웨이퍼 사이의 커다란 분리로 인한 상대적으로 낮은 타겟 활용도이다.
따라서 보다 효율적인 타겟 활용도를 갖는 동등하거나 이상적으로 개선된 공정 성능을 달성할 수 있는 보다 간단하고, 보다 비용 효율적인 PVD 시스템이 필요하다. 또한 비아와 같은 리세스 피처들 내로의 PVD에 대한 개선된 공정 성능에 대한 일반적인 요망이 있다. 특히, 우수한 측벽 커버리지로 리세스 피처 내에서 고품질의 연속적인 막을 전달할 수 있는 PVD 공정 및 장치에 대한 요망이 있다. 관련된 요망은 개선된 스텝 커버리지를 달성하는 것이다. 또한 도 1(b)에서 도시된 오버행과 연관된 문제를 회피하고자 하는 요망이 있다.
본 발명은, 그 실시예들의 적어도 일부에서, 상술한 문제들, 요구들, 및 요망들을 다룬다.
본 발명의 제1 양태에 따르면, 물리적 기상 성막(PVD)에 의해 기판 내에 형성된 복수의 리세스들 내로 성막 물질을 성막하는 방법이 제공되며, 본 방법은,
기판 지지대의 기판 지지 윗면 상에 기판을 위치시키는 단계 - 영구 자석들이 기판 아래에 배치되도록 영구 자석들의 배열이 기판 지지 윗면 아래에 위치됨 -; 및
마그네트론 디바이스의 타겟으로부터 스퍼터링 물질을 스퍼터링함으로써 기판 내에 형성된 리세스들 내로 성막 물질을 성막하는 단계를 포함하고,
여기서, 성막 물질을 성막하는 단계 동안, 영구 자석들의 배열은 기판의 주변부를 넘는 영역 내로 연장되는 실질적으로 균일한 횡 자기장을 기판의 표면에 걸쳐 제공하여, 리세스들 내로 성막된 성막 물질의 리스퍼터링을 강화시킨다.
영구 자석들의 배열은, 영구 자석들이 기판의 주변부를 넘어 추가로 배치되도록 기판 지지 윗면 아래에 위치될 수 있다. 이러한 배열들은 기판의 주변부를 넘는 영역 내로 연장되는 실질적으로 균일한 횡 자기장을 기판의 표면에 걸쳐 생성하는 데 도움이 되기 때문에 유리하다. 그러나, 이러한 유형의 실질적으로 균일한 횡 자기장은 기판 아래에 있지만 기판의 주변부를 넘어서까지는 연장되지 않는 영구 자석들의 배열을 사용하여 생성될 수 있다. 전형적으로, 영구 자석들의 배열은 이러한 경우들에서 기판의 주변부에 가깝게, 예를 들어, 기판의 주변부의 1~2cm까지 연장된다.
타겟과 기판은 2.5 내지 7.5cm의 간격만큼 분리될 수 있다. 타겟과 기판은 2.5 내지 4cm의 간격만큼 분리될 수 있다. 상술된 이유들로 인해 비교적 짧은 타겟과 기판간 간격이 달성될 수 있다는 것이 유리하다.
물질을 스퍼터링하기 위해 타겟에 DC 전력이 인가될 수 있다. 이 DC 전력은 0.1 내지 5Wcm-2의 인가 전력 밀도로 물질을 스퍼터링하기 위해 타겟에 인가될 수 있다. 인가 전력 밀도는 0.25 내지 1Wcm-2일 수 있다. 높은 분율 이온화를 달성하기 위해 높은 타겟 전력과 같은, i-PVD 방법론의 사용을 요구하지 않고서 효율적인 방식으로 본 발명을 구현하는 것이 가능하다는 것은 상당한 이점이다. 또한, 본 발명을 구현하기 위해, 전자석들을 사용하여 기판 위에 침지형 ICP 코일 및 자기 감금과 같은, i-PVD와 연관된 피처들을 사용할 필요가 없다.
영구 자석들의 배열은 이동가능할 수 있다. 성막 물질을 성막하는 단계 동안, 영구 자석들의 배열은 실질적으로 균일한 횡 자기장이 제공되는 것을 허용하는 운동을 하게 될 수 있다. 영구 자석들의 이동가능 배열이 하게 되는 운동은 회전일 수 있다. 영구 자석들의 이동가능 배열은 2.5 내지 15rpm으로 회전될 수 있다. 영구 자석들의 이동가능 배열은 5 내지 10rpm으로 회전될 수 있다.
대안적으로, 영구 자석들의 이동가능 배열이 하게 되는 운동은 왕복 운동일 수 있다. 허용가능한 균일한 횡 자기장을 달성하는 다른 운동들이 구상가능할 수 있다. 그러나, 회전 및 왕복 운동이 특히 유리한데, 그 이유는 이 운동들은 효율적이고 경제적인 방식으로 구현될 수 있기 때문이다. 원칙적으로, 영구 자석들의 배열 내 자석들은 정적일 수 있으며 여전히 충분히 균일한 횡 자기장을 생성할 수 있다.
기판의 표면에 걸쳐 제공되고 기판의 주변부를 넘는 영역 내로 연장되는 실질적으로 균일한 횡 자기장은 100~500가우스(0.01~0.05테슬라) 범위의 자기장 세기를 가질 수 있다.
성막 물질을 성막하는 단계 동안 Ar 또는 He가 공정 가스로 사용될 수 있다. Ar과 He는 특히 유리한 결과를 낳는 것으로 밝혀졌다. Ar은 리세스들로부터의 우수한 리스퍼터링과 함께, 우수한 바닥, 바닥 모서리 및 측벽 커버리지를 제공할 수 있다. He는 우수한 하부 측벽 커버리지를 제공할 수 있다. 다른 희가스, 예컨대, Ne, Kr, 또는 Xe와 같은 다른 적절한 공정 가스들이 사용될 수 있다. He 및 Ar과 같은 공정 가스들의 조합들이 사용될 수 있다.
성막 물질을 성막하는 단계 동안 DC 바이어스를 생성하기 위해 기판에 RF 전력이 인가될 수 있다. 100 내지 500V의 DC 바이어스를 생성하도록 기판에 RF 전력이 인가될 수 있다.
성막 물질을 성막하는 단계는 2 내지 150mTorr 범위의 챔버 압력에서 수행될 수 있다. 성막 물질을 성막하는 단계는 30 내지 100mTorr 범위의 챔버 압력에서 수행될 수 있다.
성막 물질은 Ti, TiN, Ta, TaN, W, WN, Co, Ru 또는 Cu일 수 있다. 그러나, 성막 물질은 이들 예시들로 한정되지 않는다.
성막 물질은 타겟으로부터 직접 성막될 수 있다. 이러한 예시들에서, 성막 물질은 타겟이 제조되는 물질에 대응한다. 대안적으로, 성막 물질은 반응성 가스를 사용하는 반응성 스퍼터링에 의해 성막될 수 있다. 반응성 가스는 수소, 질소 또는 산소일 수 있다. 성막된 물질은 수소화물, 질화물 또는 산화물 물질일 수 있다.
리세스는 비아일 수 있다. 리세스는 트렌치와 같은 다른 리세스 피처일 수 있다. 본 발명의 방법은 콘택트 금속부 응용들에 포함될 수 있다.
실질적으로 균일한 횡 자기장은 기판의 표면에 걸쳐 성막의 지속기간 동안 +/- 25%의 평균 방사상 변동을 갖고 또한 기판의 주변부를 넘는 영역 내로 연장되는 자기장일 수 있다. 선택적으로, 성막의 지속기간 동안의 이러한 평균 방사상 변동은 +/-10%이다.
본 발명의 제2 양태에 따르면, 기판 내에 형성된 복수의 리세스들 내로 성막 물질을 성막하기 위한 물리적 기상 성막(PVD) 장치가 제공되며, 본 장치는,
챔버;
스퍼터링 물질이 스퍼터링될 수 있는, 챔버 내에 배치된 타겟을 포함하는 마그네트론 디바이스; 및
챔버 내에 배치된 기판 지지대를 포함하는 미리 정의된 치수의 기판을 홀딩하도록 구성된 기판 홀더를 포함하고,
여기서,
기판 지지대는, 기판 지지 윗면, 및 사용시, 영구 자석들이 기판 아래에 배치되도록 기판 지지 윗면 아래에 위치된 영구 자석들의 배열을 포함하고; 영구 자석들의 배열은 리세스들 내로 성막된 성막 물질의 리스퍼터링을 강화시키기 위해, 사용시, 기판의 주변부를 넘는 영역 내로 연장되는 실질적으로 균일한 횡 자기장을 기판의 표면에 걸쳐 제공하도록 구성된다.
영구 자석들의 배열은, 영구 자석들이 기판의 주변부를 넘어 추가로 배치되도록 기판 지지 윗면 아래에 위치될 수 있다.
사용시, 타겟과 기판 지지대는 2.5 내지 7.5cm의 간격만큼 분리될 수 있다.
영구 자석들의 배열은 이동가능할 수 있다. 장치는 사용시 실질적으로 균일한 횡 자기장이 제공되는 것을 허용하는 운동을 영구 자석들의 배열이 하게 되도록 구성된 메커니즘을 더 포함할 수 있다. 메커니즘은 영구 자석들의 이동가능 배열을 회전시키기 위한 회전 메커니즘일 수 있다. 메커니즘은 영구 자석들의 이동가능 배열을 왕복시키기 위한 왕복 메커니즘일 수 있다.
영구 자석들의 배열 내 자석들은 적절한 2차원(2D) 구성으로 구성될 수 있다. 사용시, 이 배열은 i) 기판 아래로, 그리고 선택적으로 ii) 기판의 주변부를 넘어 연장된다. 영구 자석들의 배열은 원형으로 배치된 영구 자석들의 어레이 또는 직선으로 배치된 영구 자석들의 어레이와 같은, 적절한 패턴으로 구성된 어레이일 수 있다.
기판 홀더는 특정 크기 및 형상의 기판을 처리하도록 구성되고 크기가 정해진다는 것이 이해된다. 기판 홀더는 특정 유형의 기판에 특유적인 차폐 및 유사 설비를 더 포함할 수 있다. 기판 지지대는 플래튼(platen) 또는 척(chuck)을 포함할 수 있다. 기판 지지대는 금속성 물질로 형성될 수 있다. 금속성 물질은 알루미늄 또는 알루미늄 합금과 같은 금속 또는 금속 합금일 수 있다.
전형적으로, 장치는 본 발명의 제1 양태에 따른 방법을 수행하도록 장치를 제어하도록 구성된 제어기를 포함한다.
장치는 기판 지지대에 연결된 RF 전원을 포함할 수 있다. RF 전원은 RF 전력이 기판에 인가되어 DC 바이어스를 생성하도록 한다.
장치는 기판 지지대의 기판 지지 윗면 상에 위치된 기판과 조합하여 제공될 수 있다. 기판은 반도체 기판일 수 있다. 기판은 실리콘 웨이퍼와 같은 실리콘 기판일 수 있다.
본 발명이 위에서 설명되었지만, 이는 위에서 또는 아래의 상세한 설명, 도면들, 또는 청구항들에서 제시되는 특징들의 임의의 독창적인 조합으로 연장된다. 예를 들어, 본 발명의 제1 양태와 관련하여 개시된 임의의 특징들은 본 발명의 제2 양태와 관련하여 개시된 임의의 특징들과 결합될 수 있으며 그 반대도 가능하다.
이제부터 첨부된 도면들을 참조하면서 본 발명의 실시예들을 단지 예시로서 설명할 것이다.
도 1은 (a) 비아의 개구부에서 협착부가 없는 경우, 그리고 (b) 비아의 개구부에 협착부가 있는 경우의 비아의 반개략적 단면도이다.
도 2는 본 발명의 장치의 반개략도이다.
도 3은 영구 자석들의 배열을 포함하는 도 2의 기판 홀더의 반개략도이다.
도 4는 종래 기술의 이온화 PVD 장치를 사용하여 성막된 티타늄층을 갖는 비아의 주사 전자 현미경(scanning electron microscope; SEM) 이미지이다.
도 5는 RF 바이어스 전력과 타겟 전력의 함수로서의 전개되는 DC 바이어스를 도시한다.
도 6은 Ar 공정 가스와 함께 본 발명의 장치를 사용하여 성막된 티타늄층을 갖는 비아의 SEM 이미지이다.
도 7은 He 공정 가스와 함께 본 발명의 장치를 사용하여 성막된 티타늄층을 갖는 비아의 (a) 최상부 및 (b) 기저부의 SEM 이미지를 도시한다.
도 8은 (a) 15개의 측정 지점들을 보여주는 PVD 성막된 티타늄층을 갖는 비아의 개략도와, (b) 본 발명의 장치와 종래 기술의 이온화 PVD 장치를 사용하여 수행되고 투과 전자 현미경(transmission electron microscope; TEM)을 사용하여 측정된 PVD에 대한 15개 측정 지점들에서의, % 커버리지 값들로서 제시된, 티타늄층의 두께를 도시한다.
도 2에서는 본 발명의 PVD 장치(200)를 도시한다. 웨이퍼(240)는 진공 챔버(204) 내의 척(202) 또는 플래튼의 기판 지지 표면 상에 위치된다. 척(202)은 기판 지지대(206)의 일부이다. 척(202) 내부와 웨이퍼 및 기판 지지 표면 아래는 일반적으로 208로 도시된 영구 자석들의 배열이다. 이 배열은 도 3과 관련하여 아래에서 더 자세히 설명된다. 장치는 웨이퍼(240) 상에 RF 바이어스를 제공하기 위해 기판 지지대(206)에 연결된 RF 전원(210)을 더 포함한다. RF 전원(210)은 일반적으로 2~20MHz(보통 규약상 13.56MHz)에서 동작하지만, 380~400kHz와 같은 임의의 적절한 주파수의 RF 전기 신호가 사용될 수 있다. 당업자에게는 잘 알려진 방식으로 저항성 가열을 통해 온도 제어가 달성되고 냉각 유체가 척(202) 안팎으로 흐르게 하도록 하는 연결부(212)를 통해 유체 기반 냉각이 달성된다. 하나 이상의 공정 가스가 라인 격리 밸브(214) 및 가스 라인(216)을 통해 챔버에 진입한다. 공정 가스 또는 가스들은 Ar, He, Ne, Kr, Xe와 같은 하나 이상의 희가스를 포함할 수 있다. He 및/또는 Ar은 나중에 설명하는 것과 같이 양호한 결과들을 갖고 사용될 수 있다. 질소, 산소 또는 수소와 같은 반응성 가스가 반응성 스퍼터링 공정의 일부로서 사용될 수 있다. 라인 격리 밸브(214)와 라인(216)은 원하는 공정 가스 또는 가스들을 전달할 수 있는 적절한 가스 매니폴드(manifold)(미도시됨)에 연결된다. 장치는 적절한 진공 펌핑 시스템(미도시됨)을 사용하는 장치와 동일한 번호의 개구부(218)를 통해 배기된다. 웨이퍼 로딩/언로딩은 슬롯 밸브(220)를 통해 발생한다. 타겟(222)은 챔버(204)의 최상부에서 웨이퍼(240) 반대편에 위치된다. 타겟(222)은 네거티브 DC 전원(224)에 의해 구동되고 유전체 격리부(226)의 사용을 통해 접지된 금속 챔버로부터 격리된다. 일반적으로, 타겟은 원형이다. 회전 자석 어셈블리(228)가 타겟(222) 뒤에 위치된다. 회전 자석 어셈블리(228)는 타겟(222) 부근에서 전자를 포획하는 것을 돕고 타겟(222)의 전면 침식을 제공하는 영구 자석(230)을 포함한다. 타겟(222), 회전 자석 어셈블리(228), 및 전원(224)은 스퍼터링이 일어나도록 해주는 마그네트론 디바이스를 구성한다. 아래에서 더 상세히 설명되는 바와 같이, 기판 지지대(206)는 RF의 용량성 결합 및 또한 리스퍼터링 공정의 자기 강화를 제공한다.
도 3은 웨이퍼(240)가 제위치에 있는 도 2의 척(202)의 단면도이다. 도 3은 강화된 성막 및 리스퍼터링을 제공하기 위해 사용될 수 있는 영구 자석들(300, 302)의 배열을 도시한다. 처리될 웨이퍼(240)는 척(202)의 기판 지지 표면(304) 상에 위치된다. 척(202)은 하부(306) 및 상부(308)를 포함한다. 상부(308)는 기판 지지 표면(304)을 소지하는 환형 링이다. 상부(308)는 하부(306)에 부착되고, 하부(306), 상부(308) 및 기판 지지 표면(304)은 함께 척(202) 내에 공동을 형성한다. 공동 내에서, 영구 자석들(300, 302)의 어레이는 샤프트(312)에 부착된 회전판(310) 상에 위치된다. 회전판(310)은 하부(306) 위에서 회전하는 한편 샤프트(312)가 적절한 구동 메커니즘(미도시됨)에 의해 회전되도록 샤프트(312)는 하부(306)의 구멍을 통과한다. 도 3에서 도시된 바와 같이, 어레이 내 자석들(300, 302)은 북(North)(300) 극성과 남(South)(302) 극성이 교대로 있는 선형 단면 축을 따라 배열된다. 교대 극성들의 인접한 자석들은 간격(314)만큼 분리된다. 도 3은 단일 단면 축을 따른 배열을 도시하는 단면도라는 것이 이해될 것이다. 실제로, 영구 자석들의 배열은 웨이퍼 기판(240)의 전체 아랫면 아래에서 연장되고 또한 기판의 주변부를 넘어 연장될 수 있는 적절한 구성의 2차원(2D) 어레이이다. 영구 자석들의 배열은 강력한 국부적 자기장을 제공한다. 자기장의 전형적인 값들은 웨이퍼의 가장자리를 넘어 연장되는 웨이퍼(240)의 표면에서 100~500가우스(0.01~0.05테슬라)이다.
척(202)의 하부(306) 및 상부(308) 그리고 기판 지지 표면(304)의 메인 판형 본체는 일반적으로 알루미늄과 같은 금속 또는 알루미늄 합금과 같은 합금을 사용하여 제조된다. 웨이퍼(240)와 접촉하는 기판 지지 표면(304)의 최외측 부분은 개선된 열 성능을 제공하기 위해 CrO2 코팅으로 코팅될 수 있다. 표면들은 당업자에게 알려진 바와 같이 스퍼터링된 물질을 유지하기 위해 다른 수단들에 의해 프레임 스프레이되거나 거칠어질 수 있다. 영구 자석들의 어레이의 회전은 웨이퍼 표면에서 균일한 횡 자기장이 생성되도록 하여 결국 웨이퍼에 걸쳐 성막의 우수한 중심과 가장자리간 균일성을 불러일으키게 할 수 있다.
4cm의 타겟과 웨이퍼간 분리를 갖는 도 2와 도 3에서 도시된 장치를 사용하여 실험들이 수행되었다. 고 종횡비 비아들의 우수한 기저부 및 측벽 커버리지가 달성되었다. 비아는 24:1 초과의 종횡비(피처의 깊이/피처의 직경) 및 0.5미크론의 직경을 가졌다. 332mm 직경 Ti 타겟을 사용하여 타겟으로부터 스퍼터링된 물질의 어떠한 추가적인 플라즈마 강화 없이 낮은 타겟 전력(< 5W/cm2)에서 동작하는 200mm 직경 실리콘 웨이퍼 상에 얇은 Ti 배리어층을 성막하였다. 이러한 조건들 하에서, 시스템은 타겟으로부터 방출되는 고밀도의 이온화된 Ti 없이(달리 말하면, 플라즈마에서의 높은 이온 분율 없이) 동작한다. 이는 종래 기술의 이온화 PVD 시스템과는 대조적이다. 4cm의 작은 타겟과 웨이퍼간 분리는 상당한 양의 스퍼터링된 물질이 비수직적인 입사로 웨이퍼에 도달하는 것을 초래할 것으로 예상될 것이다. 2.5~7.5cm의 타겟과 웨이퍼간 분리가 유사한 방식으로 동작할 것으로 예상된다. 이 범위의 타겟과 웨이퍼간 분리를 넘어서면 이온화 PVD 기술들이 활용되지 않는 한 균일성과 성막률이 문제가 될 가능성이 있다.
놀랍게도, 강화된 에칭 성능으로 인해, 성막 동안 비아 개구부들의 폐쇄를 회피하고 이러한 매우 높은 종횡비 피처들의 우수한 기저부 및 측벽 커버리지를 달성하는 것이 가능하였다는 것이 발견되었다. 아래의 동작 조건들로 한 세트의 실험들이 수행되었다: 82mTorr Ar 압력; 0.4kW 타겟 전력(0.46W/cm2); 120V DC 바이어스; 약 5~10rpm의 영구 자석의 어레이의 회전. 결과적인 스텝 커버리지 결과들이 표 1에서 도시되어 있으며, 이는 고 종횡비 피처들에서 우수한 중심과 가장자리간 균일성이 달성되었음을 나타낸다. 웨이퍼의 가장자리에서도, (비아 프로파일로 인해 야기되는) 최소한의 섀도잉이 관찰되었다는 것은 주목할 만하다. 웨이퍼 표면 상에서 그리고 딥 피처들 내에서 물질의 강화된 리스퍼터링은 비아들의 폐쇄를 회피시켰고, 우수한 기저부 커버리지와 우수한 측벽 커버리지를 가능하게 했다는 것으로 여겨진다.
Figure pat00001
표 1 웨이퍼 중심과 가장자리에서 SEM에 의해 측정된 스텝 커버리지의 비교.
도 2와 도 3에서 도시된 본 발명의 장치와, 출원인에 의해 제조된 종래 기술의 i-PVD 모듈(영국 사우스 웨일즈 뉴포트에 위치한 SPTS 테크놀로지스 리미티드로부터 상업적으로 입수가능한, Sigma fxP TM PVD 장치 상의 고급형 HiFillTM PVD 모듈) 사이의 성능 비교가 이루어졌다.
종래 기술의 고급형 HiFillTM PVD 챔버에서는, 챔버를 둘러싸는 솔레노이드 코일 및 높은 플래튼 DC 바이어스가 스텝 커버리지를 개선하기 위해 롱 스로우(long throw) 설계와 함께 사용된다. 고 종횡비 비아(25:1) 내로의 Ti 성막은 40kW 타겟 전력(46W/cm2)에서, 약 350mm의 타겟과 기판간 거리와 결합된 450W RF 바이어스(110V DC 바이어스를 초래시킴)로, 1mT Ar 공정 가스를 사용하여 수행되었다. 도 4에서 도시된 바와 같이, 필드(232nm)의 최대 19%의 우수한 기저부 커버리지([피처의 기저부에서의 커버리지의 두께/필드 내 두께]%)가 달성되었다. 그러나, 이 물질의 매우 작은 양만이 비아의 바닥부에서의 측벽들 상으로 리스퍼터링되어, 2% 커버리지만을 가져다준다.
본 발명의 장치를 사용하여, 훨씬 더 높은 정도의 리스퍼터링을 달성하는 것이 가능하다. 0.25kW(약 0.29W/cm2)의 타겟 전력, 100W의 RF 전력, 및 3.5mTorr의 챔버 압력으로, 110V의 바이어스가 달성된다. 그러나, 이러한 조건들은 비아의 바닥부에서 무시가능한 리스퍼터링을 초래시켰다. 베이스 커버리지는 약 5%이였는데, 이는 훨씬 더 높은 타겟 전력에도 불구하고, 유사한 압력이 사용되었고 유사한 DC 바이어스가 전개되었을 때의 종래 기술 시스템보다 더 나쁘다. 이는 불충분한 성막이 웨이퍼에 도달하고 있음을 시사한다.
베이스 커버리지를 증가시킬 수 있는 경우에만 더 큰 정도의 리스퍼터링이 유용하다는 점에 유의해야 한다. 이는 물질이 측벽들 상으로 리스퍼터링되기 위해 먼저 비아의 기저부 상에 성막되어야 하기 때문이다. 보다 컨포멀한(conformal) 베이스 커버리지를 달성하기 위해서는 바이어스와 타겟 전력의 미세 조정이 필요했다. 도 5는 본 발명의 장치를 사용하는 RF 바이어스 전력 및 타겟 전력의 함수로서의 DC 바이어스를 도시한다. 전개되는 DC 바이어스(V)는 0.25kW(500), 0.5kW(502), 및 2kW(504)의 타겟 전력들에 대한 RF 전력(W)의 함수로서 도시된다. RF 전력이 증가함에 따라, 매우 높은 DC 바이어스 값들이 달성된다. 그러나, 주어진 RF 전력 값에 대해 타겟 전력을 증가시킴에 따라 DC 바이어스가 증가하지 않음을 살펴볼 수 있다. 이러한 결과들을 고려하여, 우리는 척에 대한 주어진 RF 전력에 대해, 리스퍼터링률이 비교적 일정하다고 가정한다. 이는 타겟 전력과 RF 전력의 값들이 주어진 타겟 막 두께에 대해 충분한 리스퍼터링을 달성하는 데 중요함을 시사한다.
도 6에서 살펴볼 수 있는 것처럼 타겟 전력 밀도를 0.4W/cm2로 그리고 기판 DC 바이어스를 123V로 증가시키면서, 산란(scattering)을 증가시키기 위해 Ar 압력을 100mTorr로 상당히 증가시킴으로써 기저부 커버리지를 상당히 개선했다. 이것은 17%의 바닥부 커버리지 및 또한 12%의 바닥부 모서리 커버리지를 제공하였는데, 이는 종래 기술 시스템보다 훨씬 우수한 것이다.
사용되는 공정 가스의 유형은 리스퍼터링을 제어하는 데 사용될 수 있는 다른 공정 파라미터이다. 앞서 언급한 바와 같이, Ar이 공정 가스로서 사용될 때, 더 높은 RF 전력은 웨이퍼 상에서의 DC 바이어스로 인해 강화된 리스퍼터링을 초래시킨다. RF 전력은 이온화된 물질을 비아의 바닥부로 지향하게 하는 것으로 보인다. 그러나, 많은 양의 Ti와 같은 성막 물질을 많은 정도의 리스퍼터링 없이 비아의 바닥부로 선택적으로 지향시키는 것이 유리할 수 있다. 이것은 비아 바닥부의 커버리지가 상당히 증가될 수 있는 방식이다. Ti를 비아로 지향시키기 위해 매우 높은 RF 전력을 사용하여 He 가스의 사용을 조사했다. 작은 질량의 He 이온으로 인해, 리스퍼터링의 양은 비교적 작을 것이다. 따라서, 리스퍼터링으로 인해 비아 개구부가 폐쇄되지 않고서 Ti를 비아로 지향시키기 위해 높은 RF 전력이 사용될 수 있다. 우리는 이 방식이 200V보다 큰 고 DC 바이어스 값들에 대해 작동한다는 것을 발견했고, 여기서 필드의 약 50%의 바닥부 측벽 커버리지가 관찰되었다. 도 7은 227V의 DC 바이어스를 생성하는 0.25kW 타겟 전력 및 400W RF 바이어스로 He의 20mTorr에서 동작하여 달성한 우수한 결과를 도시한다. 이 DC 바이어스는 비아(도 7(a))의 폐쇄를 회피하면서 비아(도 7(b))의 바닥부로부터의 물질을 스퍼터링할 만큼 충분히 높았다. 공정 가스로서 Ar을 사용한 등가적 테스트들은 비아의 폐쇄를 초래시켰다. 이는 물질이 비아 개구부 내로 리스퍼터링되어, 비아의 바닥부 상으로 상당한 양의 물질이 성막되기 전에, 비아의 폐쇄를 초래시켰기 때문에 발생했다. 이러한 결과는, 더 가벼운 공정 가스의 사용은 더 적은 양의 리스퍼터링이되 더 높은 정도의 방향성을 초래시킨다는 표시로서 간주되었다.
도 8(a)는 하드 마스크(800)를 사용하여 고 종횡비 피처(804)(25:1 종횡비, 0.5 미크론 직경 개구부) 내에 성막된 Ti 층(802)의 스케치이다. 도 8(a)는 또한 Ti 층의 두께를 측정하기 위한 15개의 TEM 측정 지점들 1~15을 도시한다. 도 8(b)는 피처에 대해 최적화되었던 조건들 하에서 본 발명(808)과 종래 기술의 i-PVD 시스템(806) 둘 다를 사용하여 Ti를 성막한 후 도 8(a)에서 도시된 15개 지점들에서 취한 Ti 두께의 일련의 고해상도 TEM 측정들의 플롯을 도시한다. 모든 지점들에서, 본 발명은 종래 기술 시스템과 비교할 때 비아 내에서 개선된 커버리지를 제공한다는 것을 살펴볼 수 있다.
특정 이론이나 추측에 얽매이기를 바라지 않고서, 우리는 웨이퍼 표면과 실질적으로 평행한 비교적 강한(100~500가우스) 균일 자기장이 RF 구동 플래튼 어셈블리로부터의 전자 손실을 감소시킨다는 것을 제안한다. 결국, 이것은 고정 RF 전력에 대한 이온화를 증가시킨다. 이것은 웨이퍼 표면 상과 비아 내에 존재하는 물질을 보다 효율적으로 리스퍼터링할 수 있는 보다 밀집된 플라즈마를 생성한다. 리스퍼터링에서 이러한 강화를 제공하는 자기장은 비아 내에서 감쇠되지 않는다. 이것은 웨이퍼 위에 놓여 있고 플라즈마가 웨이퍼 위에 있는 한 웨이퍼 부근에서 플라즈마의 강화를 제공하는 US2018/0327893 A1에서 기술된 것과 같은 종래 기술 시스템의 침지형 코일과는 대조적이다. 그러나, 플라즈마는 비아 내에 도달함에 따라 약해질 것이다.
비교적 작은 타겟과 웨이퍼간 분리는 비교적 낮은 타겟 전력 밀도(<5W/cm2)에서도 높은 스퍼터링된 물질의 플럭스가 웨이퍼에 도달하는 것을 제공한다. 압력, 타겟 전력, DC 바이어스, 및 공정 가스와 같은 공정 파라미터들의 신중한 선택을 통해, 우수한 결과들이 달성될 수 있다. 원하는 공정 성능을 제공하기 위해 Ar과 He의 혼합물(또는 다른 공정 가스 혼합물들)이 사용될 수 있다. 여기에 제공된 방법론 및 정보는 광범위한 구현 및 응용에 걸쳐 PVD에 의해 리세싱된 피처들 내로 물질들을 성막할 때 우수한 결과들을 제공하기 위해 일상적인 실험을 통해 당업자에 의해 직접적으로 또는 손쉽게 적응될 수 있다. 예를 들어, N2 또는 O2와 같은 반응성 가스를 도입함으로써, 질화물 또는 산화물 성막이 본 발명을 사용하여 달성될 수 있다.

Claims (25)

  1. 물리적 기상 성막(Physical Vapour Deposition; PVD)에 의해 기판 내에 형성된 복수의 리세스들 내로 성막 물질을 성막하는 방법에 있어서,
    기판 지지대의 기판 지지 윗면 상에 상기 기판을 위치시키는 단계 - 영구 자석들이 상기 기판 아래에 배치되도록 상기 영구 자석들의 배열이 상기 기판 지지 윗면 아래에 위치됨 -; 및
    마그네트론 디바이스의 타겟으로부터 스퍼터링 물질을 스퍼터링함으로써 기판 내에 형성된 리세스들 내로 성막 물질을 성막하는 단계
    를 포함하고,
    상기 성막 물질을 성막하는 단계 동안, 상기 영구 자석들의 배열은 상기 기판의 주변부를 넘는 영역 내로 연장되는 실질적으로 균일한 횡 자기장을 상기 기판의 표면에 걸쳐 제공하여, 상기 리세스들 내로 성막된 성막 물질의 리스퍼터링(resputtering)을 강화시키는 것인, 물리적 기상 성막(PVD)에 의해 기판 내에 형성된 복수의 리세스들 내로 성막 물질을 성막하는 방법.
  2. 제1항에 있어서,
    상기 영구 자석들의 배열은, 영구 자석들이 상기 기판의 주변부를 넘어 추가로 배치되도록 상기 기판 지지 윗면 아래에 위치된 것인, 물리적 기상 성막(PVD)에 의해 기판 내에 형성된 복수의 리세스들 내로 성막 물질을 성막하는 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 타겟과 상기 기판은 2.5 내지 7.5cm의 간격만큼 분리된 것인, 물리적 기상 성막(PVD)에 의해 기판 내에 형성된 복수의 리세스들 내로 성막 물질을 성막하는 방법.
  4. 제3항에 있어서,
    상기 타겟과 상기 기판은 2.5 내지 4cm의 간격만큼 분리된 것인, 물리적 기상 성막(PVD)에 의해 기판 내에 형성된 복수의 리세스들 내로 성막 물질을 성막하는 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    0.1 내지 5Wcm-2의 인가 전력 밀도로 상기 물질을 스퍼터링하기 위해 상기 타겟에 DC 전력이 인가되는 것인, 물리적 기상 성막(PVD)에 의해 기판 내에 형성된 복수의 리세스들 내로 성막 물질을 성막하는 방법.
  6. 제5항에 있어서,
    상기 인가 전력 밀도는 0.25 내지 1Wcm-2인 것인, 물리적 기상 성막(PVD)에 의해 기판 내에 형성된 복수의 리세스들 내로 성막 물질을 성막하는 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 영구 자석들의 배열은 이동가능하고, 상기 성막 물질을 성막하는 단계 동안, 상기 영구 자석들의 배열은 상기 실질적으로 균일한 횡 자기장이 제공되는 것을 허용하는 운동을 하게 되는 것인, 물리적 기상 성막(PVD)에 의해 기판 내에 형성된 복수의 리세스들 내로 성막 물질을 성막하는 방법.
  8. 제7항에 있어서,
    상기 영구 자석들의 이동가능 배열이 하게 되는 운동은 회전인 것인, 물리적 기상 성막(PVD)에 의해 기판 내에 형성된 복수의 리세스들 내로 성막 물질을 성막하는 방법.
  9. 제8항에 있어서,
    상기 영구 자석들의 이동가능 배열은 2.5 내지 15rpm으로 회전되는 것인, 물리적 기상 성막(PVD)에 의해 기판 내에 형성된 복수의 리세스들 내로 성막 물질을 성막하는 방법.
  10. 제9항에 있어서,
    상기 영구 자석들의 이동가능 배열은 5 내지 10rpm으로 회전되는 것인, 물리적 기상 성막(PVD)에 의해 기판 내에 형성된 복수의 리세스들 내로 성막 물질을 성막하는 방법.
  11. 제7항에 있어서,
    상기 영구 자석들의 이동가능 배열이 하게 되는 운동은 왕복 운동인 것인, 물리적 기상 성막(PVD)에 의해 기판 내에 형성된 복수의 리세스들 내로 성막 물질을 성막하는 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 기판의 표면에 걸쳐 제공되고 상기 기판의 주변부를 넘는 영역 내로 연장되는 상기 실질적으로 균일한 횡 자기장은 100~500가우스(0.01~0.05테슬라) 범위의 자기장 세기를 갖는 것인, 물리적 기상 성막(PVD)에 의해 기판 내에 형성된 복수의 리세스들 내로 성막 물질을 성막하는 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    Ar 및/또는 He가 상기 성막 물질을 성막하는 단계 동안 공정 가스로서 사용되는 것인, 물리적 기상 성막(PVD)에 의해 기판 내에 형성된 복수의 리세스들 내로 성막 물질을 성막하는 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 성막 물질을 성막하는 단계 동안 100 내지 500V의 DC 바이어스를 생성하기 위해 RF 전력이 상기 기판에 인가되는 것인, 물리적 기상 성막(PVD)에 의해 기판 내에 형성된 복수의 리세스들 내로 성막 물질을 성막하는 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 성막 물질을 성막하는 단계는 2 내지 150mTorr, 선택적으로 30 내지 100mTorr 범위의 챔버 압력에서 수행되는 것인, 물리적 기상 성막(PVD)에 의해 기판 내에 형성된 복수의 리세스들 내로 성막 물질을 성막하는 방법.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서,
    상기 성막 물질은 Ti, TiN, Ta, TaN, W, WN, Co, Ru 또는 Cu인 것인, 물리적 기상 성막(PVD)에 의해 기판 내에 형성된 복수의 리세스들 내로 성막 물질을 성막하는 방법.
  17. 제1항 내지 제16항 중 어느 한 항에 있어서,
    상기 성막 물질은 반응성 가스, 선택적으로 수소, 질소 또는 산소를 사용하는 반응성 스퍼터링에 의해 성막되는 것인, 물리적 기상 성막(PVD)에 의해 기판 내에 형성된 복수의 리세스들 내로 성막 물질을 성막하는 방법.
  18. 제1항 내지 제17항 중 어느 한 항에 있어서,
    상기 리세스들은 비아들인 것인, 물리적 기상 성막(PVD)에 의해 기판 내에 형성된 복수의 리세스들 내로 성막 물질을 성막하는 방법.
  19. 기판 내에 형성된 복수의 리세스들 내로 성막 물질을 성막하기 위한 물리적 기상 성막(PVD) 장치에 있어서,
    챔버;
    스퍼터링 물질이 스퍼터링될 수 있는, 상기 챔버 내에 배치된 타겟을 포함하는 마그네트론 디바이스; 및
    상기 챔버 내에 배치된 기판 지지대를 포함하는 미리 정의된 치수의 기판을 홀딩하도록 구성된 기판 홀더
    를 포함하고,
    상기 기판 지지대는, 기판 지지 윗면, 및 사용시, 영구 자석들이 상기 기판 아래에 배치되도록 상기 기판 지지 윗면 아래에 위치된 영구 자석들의 배열을 포함하고;
    상기 영구 자석들의 배열은 상기 리세스들 내로 성막된 성막 물질의 리스퍼터링을 강화시키기 위해, 사용시, 상기 기판의 주변부를 넘는 영역 내로 연장되는 실질적으로 균일한 횡 자기장을 상기 기판의 표면에 걸쳐 제공하도록 구성된 것인, 물리적 기상 성막(PVD) 장치.
  20. 제19항에 있어서,
    상기 영구 자석들의 배열은, 영구 자석들이 상기 기판의 주변부를 넘어 추가로 배치되도록 상기 기판 지지 윗면 아래에 위치된 것인, 물리적 기상 성막(PVD) 장치.
  21. 제19항 또는 제20항에 있어서,
    사용시, 상기 타겟과 상기 기판 지지대는 2.5 내지 7.5cm의 간격만큼 분리된 것인, 물리적 기상 성막(PVD) 장치.
  22. 제19항 내지 제21항 중 어느 한 항에 있어서,
    상기 영구 자석들의 배열은 이동가능하고,
    상기 장치는, 사용시 상기 실질적으로 균일한 횡 자기장이 제공되는 것을 허용하는 운동을 상기 영구 자석들의 배열이 하게 되도록 구성된 메커니즘을 더 포함한 것인, 물리적 기상 성막(PVD) 장치.
  23. 제22항에 있어서,
    상기 메커니즘은 영구 자석들의 이동가능 배열을 회전시키기 위한 회전 메커니즘인 것인, 물리적 기상 성막(PVD) 장치.
  24. 제19항 내지 제23항 중 어느 한 항에 있어서,
    제1항 내지 제17항 중 어느 한 항에 따른 방법을 수행하도록 상기 장치를 제어하도록 구성된 제어기를 포함하는, 물리적 기상 성막(PVD) 장치.
  25. 상기 기판 지지대의 상기 기판 지지 윗면 상에 위치된 상기 기판과 조합된 제19항 내지 제24항 중 어느 한 항에 따른 물리적 기상 성막(PVD) 장치.
KR1020220138267A 2021-10-29 2022-10-25 Pvd 방법 및 장치 KR20230062399A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB2115616.1A GB202115616D0 (en) 2021-10-29 2021-10-29 PVD method and apparatus
GB2115616.1 2021-10-29

Publications (1)

Publication Number Publication Date
KR20230062399A true KR20230062399A (ko) 2023-05-09

Family

ID=78828458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220138267A KR20230062399A (ko) 2021-10-29 2022-10-25 Pvd 방법 및 장치

Country Status (7)

Country Link
US (1) US20230136705A1 (ko)
EP (1) EP4174208A1 (ko)
JP (1) JP2023067782A (ko)
KR (1) KR20230062399A (ko)
CN (1) CN116065121A (ko)
GB (1) GB202115616D0 (ko)
TW (1) TW202332791A (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH111770A (ja) * 1997-06-06 1999-01-06 Anelva Corp スパッタリング装置及びスパッタリング方法
US6143140A (en) * 1999-08-16 2000-11-07 Applied Materials, Inc. Method and apparatus to improve the side wall and bottom coverage in IMP process by using magnetic field
US10047430B2 (en) 1999-10-08 2018-08-14 Applied Materials, Inc. Self-ionized and inductively-coupled plasma for sputtering and resputtering
US7378001B2 (en) 2000-07-27 2008-05-27 Aviza Europe Limited Magnetron sputtering
US7504006B2 (en) 2002-08-01 2009-03-17 Applied Materials, Inc. Self-ionized and capacitively-coupled plasma for sputtering and resputtering
US8435389B2 (en) 2006-12-12 2013-05-07 Oc Oerlikon Balzers Ag RF substrate bias with high power impulse magnetron sputtering (HIPIMS)
US20120228125A1 (en) 2010-09-21 2012-09-13 Liqi Wu Creation of magnetic field (vector potential) well for improved plasma deposition and resputtering uniformity
GB201706284D0 (en) * 2017-04-20 2017-06-07 Spts Technologies Ltd A method and apparatus for controlling stress variation in a material layer formed via pulsed DC physical vapour deposition
GB201815216D0 (en) * 2018-09-18 2018-10-31 Spts Technologies Ltd Apparatus and a method of controlling thickness variation in a material layer formed using physical vapour deposition

Also Published As

Publication number Publication date
JP2023067782A (ja) 2023-05-16
GB202115616D0 (en) 2021-12-15
US20230136705A1 (en) 2023-05-04
TW202332791A (zh) 2023-08-16
EP4174208A1 (en) 2023-05-03
CN116065121A (zh) 2023-05-05

Similar Documents

Publication Publication Date Title
US7504006B2 (en) Self-ionized and capacitively-coupled plasma for sputtering and resputtering
US6627050B2 (en) Method and apparatus for depositing a tantalum-containing layer on a substrate
KR101760846B1 (ko) 고 종횡비 피처들에서 금속을 증착하는 방법
US7618521B2 (en) Split magnet ring on a magnetron sputter chamber
JP3343620B2 (ja) マグネトロンスパッタリングによる薄膜形成方法および装置
US7378002B2 (en) Aluminum sputtering while biasing wafer
EP1146543A2 (en) High-density plasma source for ionized metal deposition
US20040035692A1 (en) Auxiliary magnet array in conjunction with magnetron sputtering
JP5249328B2 (ja) 薄膜の成膜方法
WO2011002058A1 (ja) 薄膜の成膜方法
US6200433B1 (en) IMP technology with heavy gas sputtering
WO2001068934A1 (en) Method and apparatus for performing high pressure physical vapor deposition
JP4762187B2 (ja) マグネトロンスパッタリング装置および半導体装置の製造方法
JP2005097672A (ja) マルチカソードイオン化物理的気相成膜装置
KR20230062399A (ko) Pvd 방법 및 장치
KR20070097298A (ko) 타깃에 인가되는 ｒｆ 소스 파워에 의한 물리 기상 증착플라즈마 반응기
JP2000129439A (ja) スパッタリング装置および方法
JP5069255B2 (ja) スパッタリング装置及びスパッタリング方法
JP4871339B2 (ja) スパッタリング方法
JPH05179438A (ja) スパッタ装置
JP2009030176A (ja) スパッタリング装置