KR20230059305A - 반도체 발광소자 - Google Patents

반도체 발광소자 Download PDF

Info

Publication number
KR20230059305A
KR20230059305A KR1020210143348A KR20210143348A KR20230059305A KR 20230059305 A KR20230059305 A KR 20230059305A KR 1020210143348 A KR1020210143348 A KR 1020210143348A KR 20210143348 A KR20210143348 A KR 20210143348A KR 20230059305 A KR20230059305 A KR 20230059305A
Authority
KR
South Korea
Prior art keywords
electrode
opening
connection electrode
insulating layer
layer
Prior art date
Application number
KR1020210143348A
Other languages
English (en)
Other versions
KR102557328B1 (ko
Inventor
박준천
김태현
이성규
Original Assignee
주식회사 에스엘에너지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에스엘에너지 filed Critical 주식회사 에스엘에너지
Priority to KR1020210143348A priority Critical patent/KR102557328B1/ko
Publication of KR20230059305A publication Critical patent/KR20230059305A/ko
Application granted granted Critical
Publication of KR102557328B1 publication Critical patent/KR102557328B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 반도체층, 반도체층을 덮는 오믹전극, 및 오믹전극을 덮는 연결전극을 포함하며, 오믹전극은 반도체층을 노출하는 제1 개구를 포함하며, 연결전극은 제1 개구를 통하여 반도체층과 전기적으로 연결되는 반도체 발광소자를 제공한다.

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 반도체 발광소자에 관한 것으로, 더욱 상세하게는 오믹적극이 반도체층을 노출하는 개구를 포함하는 반도체 발광소자에 관한 것이다.
여기서는, 본 발명에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다.
또한 본 명세서에서 상측/하측, 위/아래 등과 같은 방향 표시는 도면을 기준으로 한다.
도 1은 종래의 반도체 발광소자의 일 예를 보여주는 도면이다.
반도체 발광소자는 성장기판(10; 예: 사파이어 기판), 성장기판(10) 위에 복수의 반도체층으로 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: n형 GaN층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예; INGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: p형 GaN층)이 순차로 증착되어 있다. 버퍼층(20)은 생략될 수 있다. 그 위에 전류 확산을 위한 투광성 전도막(60)과, 본딩패드로 역할하는 전극(70)이 형성되어 있고, 식각되어 노출된 제1 반도체층(30) 위에 본딩패드로 역할하는 전극(80: 예: Cr/Ni/Au 적층 금속 패드)이 형성되어 있다. 도 1과 같은 형태의 반도체 발광소자를 특히 레터럴 칩(Lateral Chip)이라고 한다. 여기서, 성장기판(10) 측이 외부와 전기적으로 연결될 때 장착면이 된다.
도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자의 다른 예를 보여주는 도면이다. 설명의 편의를 위해 도면기호를 변경하였다.
반도체 발광소자는 성장기판(10), 성장기판(10) 위에 제1 도전성을 가지는 제1 반도체층(30), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50)이 순차로 증착되어 있으며, 그 위에 성장기판(10) 측으로 빛을 반사시키기 위한 3층으로 된 전극막(90, 91, 92)이 형성되어 있다. 제1 전극막(90)은 Ag 반사막, 제2 전극막(91)은 Ni 확산 방지막, 제3 전극막(92)은 Au 본딩층일 수 있다. 식각되어 노출된 제1 반도체층(30) 위에 본딩패드로 기능하는 전극(80)이 형성되어 있다. 여기서, 전극막(92) 측이 외부와 전기적으로 연결될 때 장착면이 된다. 도 2와 같은 형태의 반도체 발광소자 칩을 특히 플립칩(Flip Chip)이라고 한다. 도 2에 도시된 플립 칩의 경우 제1 반도체층(30) 위에 형성된 전극(80)이 제2 반도체층 위에 형성된 전극막(90, 91, 92)보다 낮은 높이에 있지만, 동일한 높이에 형성될 수 있도록 할 수도 있다. 여기서 높이의 기준은 성장기판(10)으로부터의 높이일 수 있다. 반도체 발광소자에는 래터럴 칩 또는 플립 칩 이외에 수직 칩 등이 있다.
도 3은 한국 공개특허공보 제2015-0055390호에 기재된 반도체 발광소자의 다른 일 예를 보여주는 도면이다. 설명의 편의를 위해 도면기호를 일부 변경하였다.
반도체 발광소자는 플립 칩으로, 성장기판(10; 예: 사파이어 기판), 성장기판(10) 위에 복수의 반도체층으로 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: n형 반도체층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예; INGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: p형 반도체층)이 순차로 증착되어 있다. 버퍼층(20)은 생략될 수 있다. 그 위에 전류 확산을 위한 투광성 전도막(60)과, 본딩패드로 역할하는 전극(70)이 형성되어 있고, 식각되어 노출된 제1 반도체층(30) 위에 본딩패드로 역할하는 전극(80: 예: Cr/Ni/Au 적층 금속 패드)이 형성되어 있다. 또한 반도체 발광소자의 동작 전압을 낮추기 위한 전극 구조로 제1 반도체층(n형 반도체층)에 형성되는 제1 오믹전극(51) 및 제2 반도체층(p형 반도체층)에 형성되는 제2 오믹전극(52)을 포함하고 있다.
최근에는 자외선을 발광하는 반도체 발광소자에 대한 개발이 활발히 이루어지고 있으며 여러가지 장점을 이유로 오믹전극으로 Ni 또는 Au 등의 재료가 사용되는데, 이러한 오믹전극과 반도체층 사이에 접합이 불안정하여 이로 인한 박리현상(delamination)을 초래하는 문제점이 있다.
또한 반도체층을 덮는 산화물 재질의 절연층은 외부 스트레스에 의해 크랙 발생에 취약하여 오믹전극 또는 반도체층의 메사 구조 등의 표면 거칠기에 의한 미세한 크랙이 발생하는 경우 이러한 크랙이 절연층을 통하여 반도체 발광소자 칩의 상단부로 진행하는 문제점이 있다.
한편 외부의 스트레스가 본딩패드를 통하여 절연층으로 전달되어 절연층에 크랙이 발생하는 문제점이 있다.
미국 등록특허공보 제7,262,436호(2007.08.28) 한국 공개특허공보 제2015-0055390호(2015.05.21)
본 발명은 하나의 양상에서 오믹전극과 반도체층 사이의 박리현상(delamination)을 방지하는 반도체 발광소자를 제공하는 것을 하나의 목적으로 한다.
본 발명은 또 다른 양상에서 절연층을 통하여 반도체 발광소자 칩의 상단부로 크랙이 진행하는 것을 방지하는 반도체 발광소자를 제공하는 것을 하나의 목적으로 한다.
본 발명은 또 다른 양상에서 본딩패드를 통하여 크랙이 절연층으로 전달되는 것을 방지하는 반도체 발광소자를 제공하는 것을 하나의 목적으로 한다.
여기서는, 본 발명의 전체적인 요약(Summary)이 제공되며, 이것이 본 발명의 외연을 제한하는 것으로 이해되어서는 아니된다.
본 발명의 하나의 양상에 따르면, 반도체 발광소자에 있어서, 반도체층; 반도체층을 덮는 오믹전극; 및 오믹전극을 덮는 연결전극;을 포함하며, 오믹전극은 반도체층을 노출하는 제1 개구를 포함하며, 연결전극은 제1 개구를 통하여 반도체층과 전기적으로 연결되는, 반도체 발광소자가 제공된다.
본 발명의 하나의 양상에 따르는 반도체 발광소자는 오믹전극과 반도체층 사이의 박리현상(delamination)이 방지될 수 있다.
본 발명의 또 다른 양상에 따르는 반도체 발광소자는 절연층을 통하여 반도체 발광소자 칩의 상단부로 크랙이 진행하는 것을 방지할 수 있다.
본 발명의 또 다른 양상에 따르는 반도체 발광소자는 본딩패드를 통하여 크랙이 절연층으로 전달되는 것을 방지할 수 있다.
도 1은 종래의 반도체 발광소자의 일 예를 보여주는 도면이다.
도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자의 다른 예를 보여주는 도면이다.
도 3은 한국 공개특허공보 제2015-0055390호에 기재된 반도체 발광소자의 다른 일 예를 보여주는 도면이다.
도 4는 본 발명의 하나의 양상에 따른 반도체 발광소자의 하나의 구체예를 개략적으로 나태는 도면이다.
도 5는 본 발명의 또 다른 양상에 따른 반도체 발광소자의 하나의 구체예를 개략적으로 나태는 도면이다.
도 6은 본 발명의 또 다른 양상에 따른 반도체 발광소자의 하나의 구체예를 개략적으로 나태는 도면이다.
이하, 본 발명을 첨부된 도면을 참고하여 자세하게 설명한다.
도 4는 본 발명의 하나의 양상에 따른 반도체 발광소자의 하나의 구체예를 개략적으로 나태는 도면이다.
도 4를 참조하면, 본 발명의 하나의 양상의 하나의 구체예에 따르는 반도체 발광소자(100)는 반도체층(130, 140, 150), 오믹전극(131, 151), 및 연결전극(132, 152)을 포함하며, 오믹전극(131, 151)은 반도체층(130, 150)을 노출하는 제1 개구(133, 153)를 포함하며, 연결전극(132, 152)은 제1 개구(133, 153)를 통하여 반도체층(130, 150)과 전기적으로 연결될 수 있다.
반도체층(130, 140, 150)은 성장기판(110) 위에 순차적으로 증착된다. 성장기판(110)은 주로 사파이어, SiC, Si, GaN 등이 이용되며, 성장기판(110)은 최종적으로 제거될 수 있다.
한편 성장기판(110) 위에 버퍼층(120)이 성장되고, 그 위에 반도체층(130, 140, 150)이 증착될 수 있으며, 버퍼층(120)은 생략될 수 있으며 도시하지는 않았지만 필요에 따라 추가의 층들이 형성될 수 있다.
반도체층(130, 140, 150)은 성장기판(110)에서 성장하는 제1 도전성을 가지는 제1 반도체층(130; 예 : n형 반도체층), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(150; 예 : p형 반도체층), 및 제1 반도체층(130)과 제2 반도체층(150) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(140; 예: INGaN/(In)GaN MQWs)을 포함한다. 반도체층(130, 140, 150)은 알루미늄갈륨 질화물(AlGaN) 물질을 기반으로 하여 반도체 발광소자(100)가 자외선을 방출할 수 있도록 구성될 수 있다. 특히 300nm 이하의 단파장을 갖는 자외선을 방출할 수 있다.
오믹전극(131, 151)은 제1 오믹전극(131) 및 제2 오믹전극(151)을 포함할 수 있다. 제1 오믹전극(131)은 제1 반도체층(130) 위에 형성되어 제1 반도체층(130)을 덮도록 구성될 수 있고, 제2 오믹전극(151)은 제2 반도체층(150) 위에 형성되어 제2 반도체층(150)을 덮도록 구성될 수 있다.
제1 오믹전극(131)은 Cr, Ti, Al, Ag, Ni, Pt, W, Au, Rh, Mo 등의 조합으로 이루어질 수 있다. 예를 들어, 제1 오믹전극(131)은 순차로 적층된 오믹 접촉층(예: Cr, Ti, Ni 등)/반사 금속층(예: Al, Ag, Rh 등)/제1 장벽층(예: Ni, Cr, Ti, W, Pt, TiW 등)/산화반지층(예: Au, Pt 등)/제2 장벽층(예: Cr, Ti, Ni, Pt, Al 등)을 포함할 수 있다. 오믹 접촉층은 일함수가 작은 금속으로 이루어져 제1 반도체층(130)과 오믹 접촉을 이룬다. 반사 금속층은 빛을 반사하여 흡수손실을 줄인다. 제1 장벽층은 반사 금속층과 산화 방지층 간에 확산을 방지한다. 산화 방지층은 제1 장벽층 등의 산화를 방지할 수 있다. 오믹 접촉층은 5Å ~ 500Å의 두께를 가질 수 있고, 반사 금속층은 500Å ~ 10000Å 정도의 두께를 가질 수 있고, 제1 장벽층은 100Å ~ 5000Å 정도의 두께를 가질 수 있고, 산화방지층은 100Å ~ 5000Å 정도의 두께를 가질 수 있고, 제2 장벽층은 10Å ~ 1000Å 정도의 두께를 가질 수 있다. 이와 같은 다층 구조의 제1 오믹전극(131)은 필요에 따라 일부의 층이 생략되거나 새로운 층이 추가될 수도 있다.
제2 오믹전극(151)은 Cr, Ti, Al, Ag, Ni, Pt, W, Au, Rh, Mo 등의 조합으로 다층으로 이루어질 수 있다. 제2 오믹전극(151)이 제1 오믹전극(131)과 동일한 구조를 가질 필요는 없지만 비슷한 다층 구조를 가질 수 있다. 예를 들어, 제2 오믹전극(151)은 순차로 적층된 접촉층/반사 금속층/제1 장벽층/산화반지층/제2 장벽층을 포함할 수 있다. 다만 반도체 발광소자가 플립 칩인 경우 광추출 효율 향상을 위해 제2 오믹전극(151)은 반사층을 포함하는 것이 바람직하다.
또한 도시하지는 않았지만 제2 오믹전극(151)과 제2 반도체층(150) 사이에는 투광성 도전막이 형성될 수 있다. 특히, 제2 반도체층(150)이 p형 알루미늄갈륨질화물(AlGaN)로 이루어지는 경우 전류 확산 능력이 떨어지므로, 투광성 도전막이 형성되는 것이 바람직하다. 투광성 도전막이 너무 얇게 형성되는 경우 전류 확산에 불리하여 구동 전압이 높아지고, 너무 두껍게 형성되는 경우 빛 흡수로 인해 광추출 효율이 감소될 수 있다. 예를 들어, 투광성 도전막은 ITO, ZnO 또는 Ni 및 Au를 사용하여 투광성 도전막으로 형성되거나, 이와 달리 Ag를 사용하여 반사형 도전막으로도 형성될 수 있다. 다만 파장대가 짧아지는 경우 투광성 도전막에 의한 자외선 흡수 문제가 커지기 때문에 투광성 도전막을 형성하는 것보다는 반사층을 포함한 제2 오믹전극(151)이 제2 반도체층(150)을 대부분 덮어 형성하는 것이 좋다. 바람직하게는 제2 오믹전극(151)이 제2 반도체층(150)의 상면을 90% 이상 덮고 있는 것이 좋다.
오믹전극(131, 151)은 반도체층(130, 150)을 노출하는 제1 개구(133, 153)를 포함할 수 있다. 구체적으로 제1 오믹전극(131)은 제1 반도체층(130)을 노출하는 제1-1 개구(133)를 포함할 수 있고, 제2 오믹전극(151)은 제2 반도체층(150)을 노출하는 제2-1 개구(153)를 포함할 수 있다. 즉 제1 개구(133, 153)는 제1 반도체층(130)을 노출하는 제1-1 개구(133), 및 제2 반도체층(150)을 노출하는 제2-1 개구(153)를 포함할 수 있다.
연결전극(132, 152)은 제1 연결전극(132) 및 제2 연결전극(152)를 포함할 수 있다. 제1 연결전극(132)은 제1 오믹전극(131) 위에 형성되어 제1 오믹전극(131)을 덮도록 구성될 수 있고, 제2 연결전극(152)은 제2 오믹전극(151) 위에 형성되어 제2 오믹전극(151)을 덮도록 구성될 수 있다.
연결전극(132, 152)은 안정적 전기적 접촉을 위해 Cr, Ti, Ni 또는 이들의 합금을 사용하여 형성될 수 있으며, Al 또는 Ag와 같은 반사 금속층을 포함할 수도 있다.
연결전극(132, 152)은 제1 개구(133, 153)를 통하여 반도체층(130, 150)과 전기적으로 연결될 수 있다. 구체적으로, 제1 연결전극(132)은 제1-1 개구(133)를 통하여 제1 반도체층(130)과 전기적으로 연결될 수 있으며, 제2 연결전극(152)은 제2-1 개구(153)를 통하여 제2 반도체층(150)과 전기적으로 연결될 수 있다.
전술한 바와 같이 오믹전극으로 Ni, Au, Rh 등의 물질이 사용될 수 있는데, 이들 물질과 예컨대 AlGaN의 반도체층 간에는 금속의 접합이 불안정하여 이로 인한 박리현상(delamination)이 발생할 수 있다. 이러한 오믹전극과 반도체층 간의 박리현상을 방지하기 위하여 본 발명에서는 오믹전극에 반도체층을 노출하는 개구를 형성하고, 오믹전극을 덮는 연결전극을 오믹전극에 형성된 개구를 통하여 반도체층에 연결함으로써, 반도체층 상에 오믹전극을 유지하면서 동시에 반도체층과 접합성이 우수한 연결전극을 반도체층과 연결시켜 오믹전극과 반도체층 간의 박리현상을 방지하여 전기적 특성과 신뢰성을 확복할 수 있다.
본 발명의 하나의 양상의 또 다른 구체예에 따르면, 연결전극(132, 152)은 연결전극(132, 152)의 상부표면에 형성된 제1 요철(凹凸)구조(134, 154)를 포함할 수 있다. 제1 요철(凹凸)구조(134, 154)는 제1 요부(凹部)(134a, 154a) 및 제1 철부(凸部)(134b, 154b)를 포함할 수 있다. 구체적으로 제1 요철구조(134, 154)는 제1 연결전극(132)의 상부표면에 형성된 제1-1 요철구조(134), 및 제2 연결전극(152)의 상부표면에 형성된 제2-1 요철구조(154)를 포함할 수 있다.
연결전극(132, 152)의 상부표면에 형성된 요철구조로 인하여 패드전극의 수직 하부로 가해지는 인장응력(Tensile Stress) 및/또는 압축응력(Compressive Stress)을 기존의 수평방향에서 수직방향 및 수평방향으로 분산시켜 층간 박리현상을 방지할 수 있다.
본 발명의 하나의 양상의 또 다른 구체예에 따르면, 제1 요철구조(134, 154)는 연결전극(132, 152)의 상부표면 중 제1 개구(133, 153)의 수직 상부에 대응하는 연결전극(132, 152)의 영역에 형성된 제1 요부(凹部)(134a, 154a)를 포함할 수 있다. 구체적으로 제1-1 요철구조(134)는 제1 연결전극(132)의 상부표면 중 제1-1 개구(133)의 수직 상부에 대응하는 제1 연결전극(132)의 영역에 형성된 제1-1 요부(凹部)(134a)를 포함하고, 제2-1 요철구조(154)는 제2 연결전극(152)의 상부표면 중 제2-1 개구(153)의 수직 상부에 대응하는 제2 연결전극(152)의 영역에 형성된 제2-1 요부(凹部)(154a)를 포함할 수 있다.
본 발명의 하나의 양상의 또 다른 구체예에 따르면, 반도체 발광소자(100)는 연결전극(132, 152)을 덮는 절연층(170) 및 절연층(170)을 덮는 패드전극(181, 182)을 더욱 포함하며, 절연층(170)은 연결전극(132, 152)을 노출하는 제2 개구(183, 193)를 포함하며, 패드전극(181, 182)은 제2 개구(183, 193)를 통하여 연결전극(132, 152)과 전기적으로 연결될 수 있다.
절연층(170)의 대표적인 물질은 SiO2이며, 이에 제한되지 않고 SiN, TiO2, Al2O3, Su-8 등이 사용될 수 있다. 절연층(170)은 연결전극(132, 152)을 덮으며, 이에 추가하여 제1 연결전극(132) 주변의 제1 반도체층(130) 및 제2 연결전극(152) 주변의 제2 반도체층(150)을 덮도록 형성될 수도 있으며, 식각에 의해 형성된 복수의 반도체층(130, 140, 150)의 메사 구조의 측벽을 덮도록 구성될 수도 있다.
절연층(170)은 연결전극(132, 152)의 상부표면의 제1 요부(凹部)(134a, 154a)를 덮도록 구성될 수 있다.
절연층(170)은 또한 연결전극(132, 152)을 노출하는 제2 개구(183, 193)를 포함할 수 있다. 구체적으로, 절연층(170)은 제1 연결전극(132)을 노출하는 제1-2 개구(183)를 포함하고, 제2 연결전극(152)을 노출하는 제2-2 개구(193)를 포함할 수 있다. 즉 제2 개구(183, 193)는 제1 연결전극(132)을 노출하는 제1-2 개구(183), 및 제2 연결전극(152)을 노출하는 제2-2 개구(193)를 포함할 수 있다.
본 발명의 하나의 양상의 또 다른 구체예에 따르면, 제2 개구(183, 193)는 제1 요철구조(134, 154)의 제1 철부(凸部)(134b, 154b)에 형성되도록 구성될 수 있다. 이와 같은 구성에 의해 전류 확산이 더욱 효율적으로 일어날 수 있다.
본 발명의 하나의 양상의 또 다른 구체예에 따르면, 절연층(170)은 제1 요부(凹部)(134a, 154a)를 덮도록 구성될 수 있다. 절연층(170)이 연결전극(132, 152)의 제1 요부(凹部)(134a, 154a)를 덮는 구성으로 인하여 패드전극의 수직 하부로 가해지는 인장응력(Tensile Stress) 및/또는 압축응력(Compressive Stress)을 기존의 수평방향에서 수직방향 및 수평방향으로 분산시켜 층간 박리현상을 방지할 수 있다.
한편 반도체 발광소자(100)는 절연층(170)을 덮는 패드전극(181, 182)을 포함할 수 있다. 패드전극(181, 182)은 제1 연결전극(132)과 전기적으로 연결되는 제1 패드전극(181), 및 제2 연결전극(152)과 전기적으로 연결되는 제2 패드전극(182)을 포함할 수 있다. 구체적으로 절연층(170) 위에 제1 패드전극(181) 및 제2 패드전극(182)이 증착될 수 있다.
패드전극(181, 182)은 제2 개구(183, 193)를 통하여 연결전극(132, 152)과 전기적으로 연결될 수 있다. 구체적으로 제1 패드전극(181)은 제1-2 개구(183)를 통하여 제1 연결전극(132)과 전기적으로 연결되며, 제2 패드전극(182)은 제2-2 개구(193)를 통하여 제2 연결전극(152)과 전기적으로 연결될 수 있다.
제1 패드전극(181) 및 제2 패드전극(182)은 스터드 범프, 도전성 페이스트, 유테틱 본딩 등의 방법으로 외부(패키지, COB, 서브마운트 등)에 마련된 전극과 전기적으로 연결될 수 있다. 유테틱 본딩의 경우에, 제1 패드전극(181) 및 제2 패드전극(182)의 높이 차가 크게 나지 않는 것이 중요하다. 본 발명에 따르는 반도체 발광소자에 의하면 제1 패드전극(181) 및 제2 패드전극(182)이 절연층(170) 위에 동일한 공정에 의해 형성될 수 있으므로 양 전극의 높이 차가 거의 없다. 따라서 유테틱 본딩의 경우에 이점을 가진다. 반도체 발광소자가 유테틱 본딩을 통해 외부와 전기적으로 연결되는 경우에, 제1 패드전극(181) 및 제2 패드전극(182)의 최상부는 Au/Sn 합금, Au/Sn/Cu 합금과 같은 유테틱 본딩 물질로 형성될 수 있다.
본 발명의 하나의 양상의 또 다른 구체예에 따르면, 패드전극(181, 182)은 패드전극(181, 182)의 상부표면에 형성된 제2 요철구조(184, 194)를 포함할 수 있다. 구체적으로, 제1 패드전극(181)은 제1 패드전극(181)의 상부표면에 형성된 제1-2 요철구조(184)를 포함할 수 있고, 제2 패드전극(182)은 제2 패드전극(182)의 상부표면에 형성된 제2-2 요철구조(194)를 포함할 수 있다. 즉 제2 요철구조(184, 194)는 제1 패드전극(181)의 상부표면에 형성된 제1-2 요철구조(184), 및 제2 패드전극(182)의 상부표면에 형성된 제2-2 요철구조(194)를 포함할 수 있다.
제2 요철(凹凸)구조(184, 194)는 제2 요부(凹部)(184a, 194a) 및 제2 철부(凸部)(184b, 194b)를 포함할 수 있다.
본 발명의 하나의 양상의 또 다른 구체예에 따르면, 제2 요철구조(184, 194)는 패드전극(181, 182)의 상부표면 중 제1 개구(133, 153)의 수직 상부에 대응하는 패드전극(181, 182)의 영역에 형성된 제2 요부(凹部)(184a, 194a)를 포함할 수 있다. 이러한 구성으로 인하여 패드전극(181, 182)의 수직 하부로 가해지는 인장응력(Tensile Stress) 및/또는 압축응력(Compressive Stress)을 기존의 수평방향에서 수직방향 및 수평방향으로 분산시켜 층간 박리현상을 방지할 수 있다.
도 5는 본 발명의 또 다른 양상에 따른 반도체 발광소자의 하나의 구체예를 개략적으로 나태는 도면이다.
도 5를 참조하면, 본 발명의 또 다른 양상의 하나의 구체예에 따르면, 반도체 발광소자(101)에서 절연층(170)은 절연층(170)의 내부에 수평으로 형성된 금속층(195)을 포함할 수 있다.
도 5를 참조하여 여기서 설명하는 구성을 제외하고는 도 4를 참조하여 앞서 설명한 구성과 동일하다.
금속층(195)은 제2 개구(183, 193)와 이격되고 절연층(170)의 가장자리부(171)와 이격되어 절연층(170)의 내부에서 수평면 전면에 형성될 수 있다.
금속층(195)의 두께는 1kÅ ~ 1.5㎛일 수 있다.
산화물로 형성되는 절연층은 금속층에 비해 스트레스에 의한 크랙 발생에 취약하다. 따라서 오믹전극, 메사구조 등의 표면 거칠기에 의해 미세 크랙이 발행하는 경우 크랙이 절연층을 통하여 상단부로 진행하게 된다. 그러므로 절연층(170)의 내부에서 수평면 전면에 금속층(195)을 형성함으로써 이러한 크랙의 진행을 방지할 수 있다.
도 6은 본 발명의 또 다른 양상에 따른 반도체 발광소자의 하나의 구체예를 개략적으로 나태는 도면이다.
도 6을 참조하면, 본 발명의 또 다른 양상의 하나의 구체예에 따르면, 반도체 발광소자(102)는 연결전극(132, 152)을 덮는 절연층(170), 및 연결전극(132, 152)의 상부에 형성되어 연결전극(132, 152)과 전기적으로 연결되는 패드전극(281, 282)을 포함할 수 있다.
도 6을 참조하여 여기서 설명하는 구성을 제외하고는 도 4를 참조하여 앞서 설명한 구성과 동일하다.
절연층(170)은 연결전극(132, 152)을 노출하는 제2 개구(183, 193)를 포함할 수 있다.
연결전극(132, 152)과 패드전극(281, 282)은 제2 개구(183, 193) 내에 형성된 수직연결부(196, 197)에 의하여 전기적으로 연결될 수 있다.
한편 패드전극(281, 282)의 상단높이는 절연층(170)의 상단 높이보다 높게 구성될 수 있다. 따라서 패드전극(281, 282)를 외부 기판에 솔더에 의해 접합하기에 적합할 수 있다. 여기서 패드전극(281, 282)은 절연층(170)과 이격되어 형성될 수 있다. 즉 패드전극(281, 282)은 절연층(170)의 상단을 덮지 않도록 구성되며 패드전극(281, 282)의 측변 또한 절연층(170)과 이격되어 구성된다.
한편 수직연결부(196, 197)의 측벽과 제2 개구(183, 193)를 형성하는 절연층(170)의 측벽이 이격되도록 형성될 수 있다.
이러한 구성으로 인하여 각각의 패드전극(281, 282)은 절연층(170)과 접촉하지 않으며, 패드전극(281, 282) 및 패드전극(281, 282)으로부터 하방으로 연장되는 수직연결부(196, 197는 제2 개구(183, 193)를 형성하기 위하여 식각된 절연층(170)의 홀(hole) 내부에만 형성된다.
따라서 패드전극(281, 282)은 전위차가 동일한 반도체층(130, 150)과 수직선상에 위치하게 된다. 이로 인해 패드전극(281, 282)과 절연층(170) 간의 스트레스가 감소하여 절연층(170)의 크랙을 개선할 수 있다.
또한 패드전극(281, 282)이 절연층(170)과 이격되어 형성되므로 패드전극(281, 282)의 외부에 노출되는 면적이 증가하여 열방출이 용이하므로 열적인 특성에 취약한 UVC 칩에 유리할 수 있다.
또한 수직으로 이루어진 금속접합이기 때문에, 제1 반도체층(130) 상부에 제1 패드전극(281)이 위치하고, 제2 반도체층(150) 상부에 제2 패드전극(282)이 위치하므로, 절연층(170)의 크랙에 의해 발생할 수 있는 누설전류를 방지할 수 있다.
도 6을 참조하면, 본 발명의 또 다른 양상의 하나의 구체예에 따르면, 절연층(170)은 절연층(170)의 내부에 수평으로 형성된 금속층(195)을 포함하며, 금속층(195)은 제2 개구(183, 193)와 이격되고 절연층(170)의 가장자리부(171)와 이격되어 절연층(170)의 내부에서 수평면 전면에 형성될 수 있다.
한편 본 발명에 따르는 반도체 발광소자에 있어서, 오믹전극(131, 151)은 Mo 또는 Rh로 구성될 수 있다.
종래의 Au로 구성된 오믹전극의 경우 오믹 형성을 위해 산화를 동반한 열처리가 반드시 필요했다. 이러한 경우 열처리 후 산화된 Au 오믹전극의 경우 외관이 거칠어지는 변형의 문제가 있다.
본 발명은 오믹전극을 Mo 또는 Rh로 구성하여 오믹 형성을 위한 열처리가 필요하지 않는 오믹전극을 형성할 수 있다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 반도체 발광소자에 있어서, 반도체층; 반도체층을 덮는 오믹전극; 및 오믹전극을 덮는 연결전극;을 포함하며, 오믹전극은 반도체층을 노출하는 제1 개구를 포함하며, 연결전극은 제1 개구를 통하여 반도체층과 전기적으로 연결되는, 반도체 발광소자.
(2) 연결전극은 연결전극의 상부표면에 형성된 제1 요철(凹凸)구조를 포함하는, 반도체발광소자.
(3) 제1 요철구조는 연결전극의 상부표면 중 제1 개구의 수직 상부에 대응하는 연결전극의 영역에 형성된 제1 요부(凹部)를 포함하는, 반도체 발광소자.
(4) 연결전극을 덮는 절연층; 및 절연층을 덮는 패드전극;을 더욱 포함하며, 절연층은 연결전극을 노출하는 제2 개구를 포함하며, 패드전극은 제2 개구를 통하여 연결전극과 전기적으로 연결되는, 반도체 발광소자.
(5) 제2 개구는 제1 요철구조의 제1 철부(凸部)에 형성되는, 반도체 발광소자.
(6) 절연층은 제1 요부(凹部)를 덮도록 구성되는, 반도체 발광소자.
(7) 패드전극은 패드전극의 상부표면에 형성된 제2 요철구조를 포함하는, 반도체 발광소자.
(8) 제2 요철구조는 패드전극의 상부표면 중 제1 개구의 수직 상부에 대응하는 패드전극의 영역에 형성된 제2 요부(凹部)를 포함하는, 반도체 발광소자.
(9) 반도체층은 제1 도전성을 갖는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 포함하는 복수의 반도체층으로 구성되며, 오믹전극은 제1 반도체층을 덮는 제1 오믹전극, 및 제2 반도체층을 덮는 제2 오믹전극을 포함하며, 연결전극은 제1 오믹전극을 덮는 제1 연결전극, 및 제2 오믹전극을 덮는 제2 연결전극을 포함하며,제1 개구는 제1 반도체층을 노출하는 제1-1 개구, 및 제2 반도체층을 노출하는 제2-1 개구를 포함하며, 제1 연결전극은 제1-1 개구를 통하여 제1 반도체층과 전기적으로 연결되고, 제2 연결전극은 제2-1 개구를 통하여 제2 반도체층과 전기적으로 연결되며, 패드전극은 제1 연결전극과 전기적으로 연결되는 제1 패드전극, 및 제2 연결전극과 전기적으로 연결되는 제2 패드전극을 포함하며, 제2 개구는 제1 연결전극을 노출하는 제1-2 개구, 및 제2 연결전극을 노출하는 제2-2 개구를 포함하며, 제1 요철구조는 제1 연결전극의 상부표면에 형성된 제1-1 요철구조, 및 제2 연결전극의 상부표면에 형성된 제2-1 요철구조를 포함하며, 제2 요철구조는 제1 패드전극의 상부표면에 형성된 제1-2 요철구조, 및 제2 패드전극의 상부표면에 형성된 제2-2 요철구조를 포함하며, 제1 패드전극은 제1-2 개구를 통하여 제1 연결전극과 전기적으로 연결되고, 제2 패드전극은 제2-2 개구를 통하여 제2 연결전극과 전기적으로 연결되는, 반도체 발광소자.
(10) 절연층은 절연층의 내부에 수평으로 형성된 금속층을 포함하며, 금속층은 제2 개구와 이격되고 절연층의 가장자리부와 이격되어 절연층의 수평면 전면에 형성되는, 반도체 발광소자.
(11) 연결전극을 덮는 절연층; 및 연결전극의 상부에 형성되어 연결전극과 전기적으로 연결되는 패드전극;을 더욱 포함하며, 절연층은 연결전극을 노출하는 제2 개구를 포함하며, 연결전극과 패드전극은 제2 개구 내에 형성된 수직연결부에 의하여 전기적으로 연결되며, 패드전극의 상단높이는 절연층의 상단 높이보다 높게 구성되며, 패드전극은 절연층과 이격되어 형성되며, 수직연결부의 측벽과 제2 개구를 형성하는 절연층의 측벽이 이격되어 형성되는, 반도체 발광소자.
(12) 절연층은 절연층의 내부에 수평으로 형성된 금속층을 포함하며, 금속층은 제2 개구와 이격되고 절연층의 가장자리부와 이격되어 절연층의 수평면 전면에 형성되는, 반도체 발광소자.
(13) 오믹전극은 Mo 또는 Rh로 구성되는, 반도체 발광소자.
100, 101, 102 : 반도체 발광소자
130 : 제1 반도체층
140 : 제2 반도체층
150 : 제3 반도체층
131, 151: 오믹전극
132, 152: 연결전극
181, 182, 281, 282 : 패드전극

Claims (13)

  1. 반도체 발광소자에 있어서,
    반도체층;
    반도체층을 덮는 오믹전극; 및
    오믹전극을 덮는 연결전극;
    을 포함하며,
    오믹전극은 반도체층을 노출하는 제1 개구를 포함하며,
    연결전극은 제1 개구를 통하여 반도체층과 전기적으로 연결되는, 반도체 발광소자.
  2. 청구항 1에 있어서,
    연결전극은 연결전극의 상부표면에 형성된 제1 요철(凹凸)구조를 포함하는, 반도체발광소자.
  3. 청구항 2에 있어서,
    제1 요철구조는 연결전극의 상부표면 중 제1 개구의 수직 상부에 대응하는 연결전극의 영역에 형성된 제1 요부(凹部)를 포함하는, 반도체 발광소자.
  4. 청구항 3에 있어서,
    연결전극을 덮는 절연층; 및
    절연층을 덮는 패드전극;
    을 더욱 포함하며,
    절연층은 연결전극을 노출하는 제2 개구를 포함하며,
    패드전극은 제2 개구를 통하여 연결전극과 전기적으로 연결되는, 반도체 발광소자.
  5. 청구항 4에 있어서,
    제2 개구는 제1 요철구조의 제1 철부(凸部)에 형성되는, 반도체 발광소자.
  6. 청구항 4에 있어서,
    절연층은 제1 요부(凹部)를 덮도록 구성되는, 반도체 발광소자.
  7. 청구항 4에 있어서,
    패드전극은 패드전극의 상부표면에 형성된 제2 요철구조를 포함하는, 반도체 발광소자.
  8. 청구항 7에 있어서,
    제2 요철구조는 패드전극의 상부표면 중 제1 개구의 수직 상부에 대응하는 패드전극의 영역에 형성된 제2 요부(凹部)를 포함하는, 반도체 발광소자.
  9. 청구항 4부터 청구항 8 중 어느 하나의 청구항에 있어서,
    반도체층은 제1 도전성을 갖는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 포함하는 복수의 반도체층으로 구성되며,
    오믹전극은 제1 반도체층을 덮는 제1 오믹전극, 및 제2 반도체층을 덮는 제2 오믹전극을 포함하며,
    연결전극은 제1 오믹전극을 덮는 제1 연결전극, 및 제2 오믹전극을 덮는 제2 연결전극을 포함하며,
    제1 개구는 제1 반도체층을 노출하는 제1-1 개구, 및 제2 반도체층을 노출하는 제2-1 개구를 포함하며,
    제1 연결전극은 제1-1 개구를 통하여 제1 반도체층과 전기적으로 연결되고, 제2 연결전극은 제2-1 개구를 통하여 제2 반도체층과 전기적으로 연결되며,
    패드전극은 제1 연결전극과 전기적으로 연결되는 제1 패드전극, 및 제2 연결전극과 전기적으로 연결되는 제2 패드전극을 포함하며,
    제2 개구는 제1 연결전극을 노출하는 제1-2 개구, 및 제2 연결전극을 노출하는 제2-2 개구를 포함하며,
    제1 요철구조는 제1 연결전극의 상부표면에 형성된 제1-1 요철구조, 및 제2 연결전극의 상부표면에 형성된 제2-1 요철구조를 포함하며,
    제2 요철구조는 제1 패드전극의 상부표면에 형성된 제1-2 요철구조, 및 제2 패드전극의 상부표면에 형성된 제2-2 요철구조를 포함하며,
    제1 패드전극은 제1-2 개구를 통하여 제1 연결전극과 전기적으로 연결되고, 제2 패드전극은 제2-2 개구를 통하여 제2 연결전극과 전기적으로 연결되는, 반도체 발광소자.
  10. 청구항 4에 있어서,
    절연층은 절연층의 내부에 수평으로 형성된 금속층을 포함하며,
    금속층은 제2 개구와 이격되고 절연층의 가장자리부와 이격되어 절연층의 수평면 전면에 형성되는, 반도체 발광소자.
  11. 청구항 3에 있어서,
    연결전극을 덮는 절연층; 및
    연결전극의 상부에 형성되어 연결전극과 전기적으로 연결되는 패드전극;
    을 더욱 포함하며,
    절연층은 연결전극을 노출하는 제2 개구를 포함하며,
    연결전극과 패드전극은 제2 개구 내에 형성된 수직연결부에 의하여 전기적으로 연결되며,
    패드전극의 상단높이는 절연층의 상단 높이보다 높게 구성되며,
    패드전극은 절연층과 이격되어 형성되며,
    수직연결부의 측벽과 제2 개구를 형성하는 절연층의 측벽이 이격되어 형성되는, 반도체 발광소자.
  12. 청구항 11에 있어서,
    절연층은 절연층의 내부에 수평으로 형성된 금속층을 포함하며,
    금속층은 제2 개구와 이격되고 절연층의 가장자리부와 이격되어 절연층의 수평면 전면에 형성되는, 반도체 발광소자.
  13. 청구항 1, 청구항 4, 청구항 10, 또는 청구항 11에 있어서,
    오믹전극은 Mo 또는 Rh로 구성되는, 반도체 발광소자.
KR1020210143348A 2021-10-26 2021-10-26 반도체 발광소자 KR102557328B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210143348A KR102557328B1 (ko) 2021-10-26 2021-10-26 반도체 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210143348A KR102557328B1 (ko) 2021-10-26 2021-10-26 반도체 발광소자

Publications (2)

Publication Number Publication Date
KR20230059305A true KR20230059305A (ko) 2023-05-03
KR102557328B1 KR102557328B1 (ko) 2023-07-19

Family

ID=86380926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210143348A KR102557328B1 (ko) 2021-10-26 2021-10-26 반도체 발광소자

Country Status (1)

Country Link
KR (1) KR102557328B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080054290A1 (en) * 2006-09-05 2008-03-06 Epistar Corporation Light emitting device and the manufacture method thereof
KR20150055390A (ko) 2013-11-13 2015-05-21 주식회사 세미콘라이트 반도체 발광소자
KR20150114110A (ko) * 2014-03-31 2015-10-12 주식회사 세미콘라이트 반도체 발광소자
KR20150114112A (ko) * 2014-03-31 2015-10-12 주식회사 세미콘라이트 반도체 발광소자
KR20170124048A (ko) * 2016-04-29 2017-11-09 엘지이노텍 주식회사 발광소자 및 이를 포함하는 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080054290A1 (en) * 2006-09-05 2008-03-06 Epistar Corporation Light emitting device and the manufacture method thereof
KR20150055390A (ko) 2013-11-13 2015-05-21 주식회사 세미콘라이트 반도체 발광소자
KR20150114110A (ko) * 2014-03-31 2015-10-12 주식회사 세미콘라이트 반도체 발광소자
KR20150114112A (ko) * 2014-03-31 2015-10-12 주식회사 세미콘라이트 반도체 발광소자
KR20170124048A (ko) * 2016-04-29 2017-11-09 엘지이노텍 주식회사 발광소자 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
KR102557328B1 (ko) 2023-07-19

Similar Documents

Publication Publication Date Title
JP4804485B2 (ja) 窒化物半導体発光素子及び製造方法
TWI538265B (zh) 發光元件及其製造方法
TWI422077B (zh) 發光二極體結構及其製作方法
JP2018121059A (ja) 発光素子
KR102588170B1 (ko) 다층 구조의 반사막을 구비한 반도체 발광 소자
CN103855149A (zh) 倒装高压发光二极管及其制作方法
JP2007103689A (ja) 半導体発光装置
JP2012138479A (ja) 発光素子およびその製造方法
TW201419584A (zh) 發光元件
WO2009097786A1 (zh) 垂直结构的半导体芯片
TW201637240A (zh) 半導體發光元件及其製造方法
JP2015177087A (ja) 半導体発光装置とその製造方法
WO2002071450A2 (en) Led lead for improved light extraction
JP2005302803A (ja) 窒化物半導体発光素子およびその製造方法
KR102557328B1 (ko) 반도체 발광소자
KR101534846B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
JP4622426B2 (ja) 半導体発光素子
KR20220086167A (ko) 반도체 발광소자
KR102557323B1 (ko) 반도체 발광소자
JP2009238931A (ja) 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
KR102664236B1 (ko) 반도체 발광소자
TWI728270B (zh) 半導體元件以及其相關之製造方法
TWI672826B (zh) 發光元件
KR101154666B1 (ko) 수직형 발광소자 및 그 제조방법
KR102111643B1 (ko) 반도체 발광소자 및 이의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right