KR20230045802A - 전력 반도체 패키지용 칩 본딩 조성물 - Google Patents

전력 반도체 패키지용 칩 본딩 조성물 Download PDF

Info

Publication number
KR20230045802A
KR20230045802A KR1020210128530A KR20210128530A KR20230045802A KR 20230045802 A KR20230045802 A KR 20230045802A KR 1020210128530 A KR1020210128530 A KR 1020210128530A KR 20210128530 A KR20210128530 A KR 20210128530A KR 20230045802 A KR20230045802 A KR 20230045802A
Authority
KR
South Korea
Prior art keywords
chip bonding
bonding composition
epoxy resin
glycidyl ether
weight
Prior art date
Application number
KR1020210128530A
Other languages
English (en)
Other versions
KR102636434B1 (ko
Inventor
김윤진
김현준
김영훈
김태희
Original Assignee
주식회사 테라온
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 테라온 filed Critical 주식회사 테라온
Priority to KR1020210128530A priority Critical patent/KR102636434B1/ko
Priority to PCT/KR2022/013823 priority patent/WO2023054945A1/ko
Publication of KR20230045802A publication Critical patent/KR20230045802A/ko
Application granted granted Critical
Publication of KR102636434B1 publication Critical patent/KR102636434B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

글리시딜 아민계 에폭시 수지와 비스페놀 A형 에폭시 수지를 포함하는 에폭시 수지, 글리시딜 에테르계 희석제 및 폴리실세스퀴옥산(PSQ) 수지를 포함함으로써, 높은 열전도도와 접착력, 고방열 특성, 낮은 모듈러스 특성을 갖는 전력 반도체 패키지용 칩 본딩 조성물에 대하여 개시한다.
본 발명에 따른 본 발명에 따른 칩 본딩 조성물은 은 분말; 에폭시 수지; 경화제; 촉매; 글리시딜 에테르계 희석제; 및 폴리실세스퀴옥산(PSQ) 수지;를 포함한다.

Description

전력 반도체 패키지용 칩 본딩 조성물{CHIP BONDING COMPOSITION FOR POWER SEMICONDUCTOR PACKAGE}
본 발명은 높은 열전도도와 접착력, 고방열 특성, 낮은 모듈러스 특성을 갖는 전력 반도체 패키지용 칩 본딩 조성물에 관한 것이다.
최근 친환경 자동차 및 신재생 에너지 시장이 증대되면서 고출력 및 고효율 전력 반도체(power semiconductor)의 수요가 증가하고 있다.
이에 따라 탄화규소(SiC), 질화갈륨(GaN) 등을 기반으로 한 WBG(wide band gap) 화합물 반도체의 필요성이 강화되는 추세이다.
전력 반도체는 전력의 전달 및 제어 과정에서 에너지 효율을 향상시키고 전압의 변화를 안정적으로 제어하여 시스템의 안정성과 신뢰성을 제공한다.
WBG(wide band gap) 화합물 중 SiC는 절연 파괴 전계 강도가 Si의 약 10배, 밴드갭이 Si의 약 3배로 매우 우수하다.
SiC는 디바이스 제작에 필요한 P형, N형의 제어가 넓은 범위에서 가능하며, 열전도도가 4.9 W/mK로 Si의 열전도도인 1.5 W/mK 대비, 약 3배 이상 우수한 장점을 지닌다.
또한, SiC는 300℃ 이상의 녹는점을 가지고 있기 때문에, 높은 작동 온도에서도 안정적으로 작동한다.
종래의 Si IGBT(Insulated Gate Bipolar Transistor) 전력 반도체를 SiC 전력 반도체로 변경했을 때, 부피는 약 50% 이하로 감소하면서 에너지 효율은 약 85% 이상 증가하는 효과가 있는 것으로 알려져 있다.
이에 따라, 고전압, 고전류의 대전력 응용 분야에는 종래의 Si IGBT 전력 반도체 대신 SiC 전력 반도체가 필수적으로 사용될 전망이다.
전력 반도체는 통상적으로 전력 반도체를 포함한 모듈의 형태로 제품에 적용된다. 전력 반도체 패키지 또는 모듈은 세라믹 재질의 기판의 상부 및 하부에 구리가 직접 본딩된 DBC(Direct Bonding Copper) 상에 솔더(solder)에 의해 본딩된 전력 반도체 칩이 위치한다. 상기 DBC 하부에는 메탈 베이스 플레이트가 솔더를 통해 본딩된다.
전력 반도체 칩에 SiC를 적용한 전력 반도체 패키지는 기존 Si를 적용한 전력 반도체 패키지 보다 작동 온도가 현저히 높다. 이러한 이유 때문에, 패키지 내의 열전도율을 높이고, 열적 스트레스에 대한 저항성을 향상시키며, SiC의 우수한 물성을 최대한 발휘할 수 있는 기술이 필요하다.
이와 관련하여, 전력 반도체 칩의 본딩 소재는 기본적으로 높은 접착력, 높은 방열성, 반복적인 열 충격에 대한 내구성, 높은 작동 온도에서도 재용융되지 않아야 하며, 상업적으로 공정성 및 가격 경쟁력을 가져야 한다.
전력 반도체 칩의 본딩 소재로는 Ag-Pb, Sn-Ag-Cu (SAC) 등의 조성물이 주로 사용되고 있으나, 상기 본딩 소재들은 SiC를 적용한 전력 반도체 패키지에 적용하기에는 여러 문제점을 지닌다.
왜냐하면, Ag-Pb, Sn-Ag-Cu (SAC) 등의 조성물은 약 180℃ 내외에서 재용융되어 크랙, 피로파괴 등의 결함이 발생하기 때문에, 고압, 고전류, 고온 전력반도체에 사용하기에 적절하지 않다.
또한 납연 솔더 소재나 SAC 소재는 파워 on/off를 반복함에 따라 박막층에서 열-피로 현상으로 인한 계면 박리, 응력 집중, 및 영구 크리이프(creep) 변형 등이 발생한다. 또한 Cu/Sn/Cu 전이액상본딩(TLP, transient liquid phase bonding)은 다층 계면이므로, 크랙이 빈번하게 발생하여 신뢰성 문제를 야기한다.
칩 본딩 조성물의 공정 기술로는 솔더링, 유테틱(eutectic) 본딩, 가압 소결, 무가압 소결 등이 있다.
솔더링과 같은 금속 소결은 본딩 소재가 고체 상태의 필름을 제공하고, 높은 접착강도와 150 ~ 300W/mK 정도의 높은 열전도도 및 높은 융점을 나타내어 가장 좋은 대안으로 알려져 있다.
가압 소결은 30MPa 내외의 압력과 200 ~ 250℃에서 5분 내외로 소결 접합이 가능하다. 하지만 가압 소결은 가압에 의한 칩손상이 많아 양산에 적용하기에는 현실적으로 어렵고, 금속 분말의 접촉 면적을 확대해 매우 고가의 파워 모듈에만 제한적으로 사용되고 있는 수준이다.
무가압(pressure free) 소결은 가장 이상적인 방식이나, 소결 시 약 200분 이상이 소요되고 높은 공정 온도로 인해 양산성이 부족하다는 한계가 있다.
구리를 이용한 무가압 소결은 불활성 기체 분위기를 접합 공정에 적용해야 하는 어려움과 사용 중 산화 문제로 대안이 어려운 단점이 있다.
종래 소결이 가능한 칩 본딩 조성물은 높은 방열성을 확보하는데 유리하다. 하지만 상기 조성물은 높은 모듈러스로 인해 온도 사이클링 테스트 이후에 칩과 본딩 소재, 또는 리드 프레임 및 기판과의 박리가 빈번하게 발생하는 문제가 있다.
일반적으로 칩 본딩 소재 내부의 은 분말이 녹아 소결이 이루어지면, 칩 본딩 소재는 수축이 발생하고 모듈러스는 상승하게 된다. -40℃ 이하의 저온에서 125℃ 이상의 고온으로 반복적으로 냉각과 히팅이 반복되는 경우, 칩 본딩 소재의 상하로 벤딩이 생겨서 크랙, 박리 등이 발생하는 문제점이 있다. 이에 따라 종래 본딩 소재를 4ⅹ4mm2 이상의 중대형 칩에 적용하기에 한계가 있다.
따라서, 종래 사용 중인 칩 본딩 소재를 대체할 수 있는 높은 열전도도와 내열성을 가짐과 동시에, 고방열 특성 및 낮은 모듈러스 특성을 가지며, 중대형 칩에 적용 가능한 칩 본딩 조성물의 기술이 요구되고 있다.
본 발명의 목적은 열전도도와 접착력이 우수한 전력 반도체 패키지용 칩 본딩 조성물을 제공하는 것이다.
또한 본 발명의 목적은 방열 특성이 우수하며 낮은 모듈러스 특성을 갖는 전력 반도체 패키지용 칩 본딩 조성물을 제공하는 것이다.
또한 본 발명의 목적은 고출력의 중대형 SiC 및 GaN 칩에 적용할 수 있는 전력 반도체 패키지용 칩 본딩 조성물을 제공하는 것이다.
또한 본 발명의 목적은 공정 시간과 온도를 획기적으로 단축시킬 수 있는 무가압 소결형 전력 반도체 패키지용 칩 본딩 조성물을 제공하는 것이다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
본 발명에 따른 칩 본딩 조성물은 은 분말; 에폭시 수지; 경화제; 촉매; 글리시딜 에테르계 희석제; 및 폴리실세스퀴옥산(PSQ) 수지;를 포함할 수 있다.
상기 은 분말은 높은 열전도도를 부여할 수 있다.
상기 에폭시 수지는 글리시딜 아민계 에폭시 수지 및 비스페놀 A형 에폭시 수지를 혼합한 수지를 포함하여 저모듈러스 특성을 부여할 수 있다.
상기 은 분말 100중량부에 대하여, 에폭시 수지 1 ~ 7중량부, 촉매 0.01 ~ 5중량부, 글리시딜 에테르계 희석제 0.2 ~ 3중량부, 폴리실세스퀴옥산(PSQ) 수지 1 ~ 6중량부를 포함하고, 상기 에폭시 수지 : 경화제의 혼합비는 1 : 1 ~ 1 : 2의 중량비일 수 있다.
본 발명에 따른 전력 반도체 패키지용 칩 본딩 조성물은 열전도도와 접착력이 우수하고, 방열 특성이 우수하며 낮은 모듈러스 특성을 갖는다.
또한 본 발명의 전력 반도체 패키지용 칩 본딩 조성물은 열 충격에 의해 전력 반도체 패키지에 가해지는 기계적 응력을 완화시킴으로써, 전력 반도체 칩의 높은 작동 온도에서도 우수한 내구성과 신뢰성을 나타낼 수 있다.
또한 본 발명의 전력 반도체 패키지용 칩 본딩 조성물은 낮은 가공 온도에도 불구하고 열처리(reflow) 완료 후에는 300℃ 이상의 고온에서도 재용융되지 않기 때문에, SiC, GaN 반도체 패키지의 작동 온도를 높일 수 있는 이점이 있다.
또한 본 발명의 전력 반도체 패키지용 칩 본딩 조성물은 전력 반도체 칩과 리드 프레임, 전력 반도체 칩과 DBC(direct bonding copper) 등의 기판 사이의 계면에 존재하는 금속의 종류와 무관하게 높은 접착강도를 나타낼 수 있다.
또한 본 발명의 전력 반도체 패키지용 칩 본딩 조성물은 고출력의 중대형 칩에 적용될 수 있는 이점이 있다.
또한 본 발명의 전력 반도체 패키지용 칩 본딩 조성물은 공정 시간과 온도를 획기적으로 단축시킬 수 있는 무가압 소결형에 적용될 수 있다.
상술한 효과와 더불어 본 발명의 구체적인 효과는 이하 발명을 실시하기 위한 구체적인 사항을 설명하면서 함께 기술한다.
도 1은 디스펜서 장비를 이용하여 본 발명의 실시예 1의 칩 본딩 조성물을 DBC 기판 상에 패터닝하는 모습이다.
도 2는 본 발명의 실시예 1의 칩 본딩 조성물에 대한 시간에 따른 작업성 평가 결과이다.
도 3은 기판과 SiC 칩 사이에 본 발명의 실시예 1의 칩 본딩 조성물을 도포 및 소결한 후 단면 이미지이다.
도 4는 DBC 기판 상에 도금 금속의 종류에 따른 접착강도 시험 후 표면 이미지(DST), 소결된 조성물의 SEM 이미지 및 기공률을 보여준다.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.
이하에서 구성요소의 "상부 (또는 하부)" 또는 구성요소의 "상 (또는 하)"에 임의의 구성이 배치된다는 것은, 임의의 구성이 상기 구성요소의 상면 (또는 하면)에 접하여 배치되는 것뿐만 아니라, 상기 구성요소와 상기 구성요소 상에 (또는 하에) 배치된 임의의 구성 사이에 다른 구성이 개재될 수 있음을 의미할 수 있다.
또한 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 상기 구성요소들은 서로 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있는 것으로 이해되어야 할 것이다.
이하에서는, 본 발명의 몇몇 실시예에 따른 전력 반도체 패키지용 칩 본딩 조성물을 설명하도록 한다.
본 발명의 전력 반도체 패키지용 칩 본딩 조성물은 종래 Sn-Ag-Cu(SAC) 등의 솔더용 페이스트를 대체할 수 있는 소재로서, 높은 열전도도와 접착력을 가지면서도 고방열 특성과 낮은 모듈러스 특성을 갖는다.
이러한 칩 본딩 조성물은 SiC, GaN 기반의 전력 반도체 패키지 및 모듈, 통신모듈, CPU, GPU 등의 반도체 패키지, 고출력 LED 패키지 등에 적용될 수 있으며, 중대형 크기의 칩에 적합한 이점이 있다.
본 발명의 전력 반도체 패키지용 칩 본딩 조성물은 은 분말을 주성분으로 포함하며, 은 분말, 에폭시 수지, 경화제, 촉매, 글리시딜 에테르계 희석제 및 폴리실세스퀴옥산(PSQ) 수지를 포함할 수 있다.
본 발명의 전력 반도체 패키지용 칩 본딩 조성물을 구성하는 은 분말은 높은 열전도도를 부여하는 역할을 하며, 칩 본딩 조성물은 은 분말을 다량으로 포함하는 것이 바람직하다.
은 분말은 구형이 아니라 플레이크 또는 판상의 형태를 가진다.
플레이크 또는 판상 형태를 갖는 은 분말의 두께는 0.1 ~ 200nm일 수 있고, 구체적으로 1 ~ 150nm, 1 ~ 100nm, 10 ~ 100nm 일 수 있다.
나노 두께를 갖는 은 분말은 후술할 유기물과의 조합에 의해 저온에서 소결이 가능한 이점이 있다.
칩 본딩 조성물은 은 분말을 다량으로 포함하면서도 충분한 유동성을 확보하기 위해, 글리시딜 아민계 에폭시 수지 및 비스페놀 A형 에폭시 수지를 혼합한 에폭시 수지를 포함하는 것이 바람직하다.
종래 반도체 패키지 분야에서는 칩 본딩 조성물로서, 주로 에폭시 수지들이 이용되었다. 특히 비스페놀 A형 에폭시 수지는 자유 체적(free volume)이 커서 55 내지 75 ppm/℃의 높은 열팽창계수를 가지며, 열전도성 분말을 고함침하더라도 비스페놀 A형 에폭시 수지의 열팽창 계수를 낮추는 데는 한계가 있다. 또한, 비스페놀 A형 에폭시 수지는 점도가 높아 많은 중량의 열전도성 분말을 첨가하는데 한계가 있다.
열팽창 계수는 전력 반도체 패키지의 신뢰성에 있어서 매우 중요한 요건들 중 하나이다. 만일 전력 반도체 패키지 부품들 가운데 어느 부품의 열팽창 계수가 다른 부품의 열팽창 계수와 차이가 크거나, 또는 어느 부품의 열팽창 계수가 매우 크게 되면, 열팽창 계수가 큰 부품 또는 열팽창 계수의 차이가 큰 부품은 상기 열 사이클에 의해 크랙을 발생시키게 되는 치명적인 문제를 일으킬 수 있다.
또한 본딩 소재 내부의 은 분말이 녹아 네킹(necking) 또는 소결이 이루어지면 모듈러스가 상승하기 때문에, 상하로 벤딩이 생기면서 크랙과 박리 등이 발생하는 문제점이 있다. 이에 따라 중대형 크기의 칩에 본딩 소재를 적용하기 어려운 문제점이 있다.
이러한 문제점을 해결하기 위해 본 발명에서는 글리시딜 아민계 에폭시 수지 및 비스페놀 A형 에폭시 수지를 포함하는 혼합형 에폭시 수지를 사용하였다.
칩 본딩 조성물은 글리시딜 아민계 에폭시 수지와 비스페놀 A형 에폭시 수지를 함께 포함함으로써 점도가 낮은 액상을 나타내기 때문에, 많은 양의 은 분말을 포함함에도 불구하여 충분한 유동성을 나타낼 수 있다.
특히, 글리시딜 아민계 에폭시 수지와 비스페놀 A형 에폭시 수지를 혼합한 에폭시 수지는 저모듈러스 특성을 가능하게 하여 열 충격에 의해 전력 반도체 패키지에 가해지는 기계적 응력을 완화시킨다. 이에 따라 에폭시 수지를 포함하는 칩 본딩 조성물은 전력 반도체 칩의 높은 작동 온도에서도 충분한 내구성과 신뢰성을 나타낼 수 있다.
글리시딜 아민계 에폭시 수지는 하나 이상의 질소 원자를 포함하고, 비공유 전자쌍을 포함한다. 글리시딜 아민계 에폭시 수지는 질소 이외에 산소 등에도 비공유 전자쌍을 가진다.
글리시딜 아민계 에폭시 수지는 Triglycidyl p-aminophenol(TGPAP), Tetraglycidyl diaminodiphenylmethane (TGDDM), Triglycidyl m-aminophenol(TGMAP), Tetraglycidyl diaminodiphenylsulfone (TGDDS), Diglycidyl Aniline 및 Diglycidyl-o-Toluidine 중 1종 이상을 포함할 수 있다.
칩 본딩 조성물은 은 분말 100중량부에 대하여, 혼합형 에폭시 수지 1 ~ 7 중량부를 포함하는 것이 바람직하다.
각각의 수지에 대하여, 글리시딜 아민계 에폭시 수지 0.1 ~ 6중량부 및 비스페놀 A형 에폭시 수지 0.1 ~ 6중량부를 포함할 수 있다.
칩 본딩 조성물은 혼합형 에폭시 수지 1 ~ 7중량부를 포함함으로써, 높은 열전도도를 나타내고 은 분말이 원활하게 소결될 수 있다.
혼합형 에폭시 수지의 함량이 1 중량부 미만이면, 전력 반도체 패키지에 가해지는 기계적 응력을 완화시키기에 불충분할 수 있으며, 전력 반도체 패키지의 내구성과 신뢰성을 확보하기에 불충분할 수 있다.
반면 혼합형 에폭시 수지의 함량이 7중량부를 초과하면, 수지의 함량이 많아지면서, 수지가 은 분말의 소결을 방해하는 방해물로 작용해 방열 특성이 저하되는 문제점이 있다.
칩 본딩 조성물은 2가지 종류의 혼합형 에폭시 수지와 함께 경화제를 포함한다.
경화제는 경화속도를 늦추고 작업 안정성을 높이는 효과가 있으며, 높은 경화 밀도와 은 분말의 연속적인 웰딩 상(welding phase)을 형성하도록 한다.
구체적으로, 경화반응에 의한 발열 반응열과 외부에서 가해지는 열에 의해 250℃ 이하의 낮은 온도에서 경화가 진행될 수 있다. 이와 동시에 은 분말 간의 웰딩이 조화롭게 진행될 수 있다. 이에 따라 높은 경화밀도와 은 분말의 연속적인 웰딩 상을 형성할 수 있어 열전도도를 높이는 효과가 있다. 또한 공정 시간과 온도를 획기적으로 단축시킬 수 있어 무가압 소결형에 적합한 이점이 있다.
경화제는 산무수물계 경화제를 포함할 수 있다.
산무수물계 경화제는 나딕말레익언하이드라이드, 도데실숙신언하이드라이드, 말레익언하이드라이드, 숙신언하이드라이드, 메틸테트라하이드로프탈릭언하이드라이드, 헥사하이드로프탈릭언하이드라이드(HHPA), 테트라하이드로프탈릭언하이드라이드, 피로멜리틱디언하이드라이드, 시클로헥산디카르보닐언하이드라이드, 메틸테트라하이드로프탈릭언하이드라이드(MeTHPA), 메틸헥사하이드리프탈릭언하이드라이드(MeHHPA), 나딕메틸언하이드라이드(NMA), 하이드롤리제드메틸나딕언하이드라이드, 프탈릭언하이드라이드, 나딕언하이드라이드 중 1종 이상을 포함할 수 있다.
혼합형 에폭시 수지 : 경화제의 혼합비는 1 : 1 ~ 1 : 2의 중량비인 것이 바람직하다.
혼합형 에폭시 수지와 경화제의 혼합비가 1 : 1 ~ 1 : 2의 중량비의 범위를 벗어나는 경우, 경화 반응에 의한 발열 반응이 제대로 이루어지지 않아, 저온에서의 경화가 불충분하고, 은 분말 간의 웰딩이 불충분할 수 있다.
칩 본딩 조성물은 질소 원자와 비공유 전자쌍을 포함하는 에폭시 수지와 산무수물계 경화제의 경화 반응을 촉진하기 위해, 촉매를 포함한다.
촉매는 이미다졸계 촉매를 포함할 수 있다.
이미다졸계 촉매는 2-메틸이미다졸(2-methylimidazole, 2MZ), 2-운데실이미다졸(2-undecylimidazole, C11-Z), 2-헵타데실이미다졸(2-heptadecylimidazole, C17Z), 1,2-다이메틸이미다졸(1,2-dimethylimidazole, 1.2DMZ), 2-에틸-4-메틸이미다졸(2-ethyl-4-methylimidazole, 2E4MZ), 2-페닐이미다졸(2-phenylimidazole, 2PZ), 2-페닐-4-메틸이미다졸(2-phenyl-4-methylimidazole, 2P4MZ), 1-벤질-2-메틸이미다졸(1-benzyl-2-methylimidazole, 1B2MZ), 1-벤질-2-페닐이미다졸(1-benzyl-2-phenylimidazole, 1B2PZ), 1-사이아노에틸-2-메틸이미다졸(1-cyanoethyl-2-methylimidazole, 2MZ-CN), 1-사이아노에틸-2-에틸-4-메틸이미다졸(1-cyanoethyl-2-ethyl-4-methylimidazole, 2E4MZ-CN), 1-사이아노에틸-2-운데실이미다졸(1-cyanoethyl-2-undecylimidazole, C11Z-CN), 1-사이아노에틸-2-페닐이미다졸륨 트라이멜리테이트(1-cyanoethyl-2-phenylimidazolium trimellitate, 2PZCNS-PW), 2,4-다이아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트라이아진(2,4-diamino-6-[2'-methylimidazolyl-(1')]-ethyl-s-triazine, 2MZ-A), 2,4-다이아미노-6-[2'-운데실이미다졸릴-(1')]-에틸-s-트라이아진(2,4-diamino-6-[2'-undecylimidazolyl-(1')]-ethyl-s-triazine, C11Z-A), 2,4-다이아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트라이아진 (2,4-diamino-6-[2'-ethyl-4'-methylimidazolyl-(1')]-ethyl-s-triazine, 2E4MZ-A), 2,4-다이아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s트라이아진 아이소사이아누르산 부가물(2,4-diamino-6-[2'-metthylimidazolyl-(1')]-ethyl-s-triazine isocyanuric acid adduct, 2MA-OK), 2-페닐-4,5-다이하이드록시메틸이미다졸(2-phenyl-4,5-dihydroxymethylimidazole, 2PHZ-PW), 2-페닐-4-메틸-5-하이드록시메틸이미다졸 (2-phenyl-4-methyl-5-hydroxymethylimidazole, 2P4MHZ-PW) 중 1종 이상을 포함할 수 있다.
칩 본딩 조성물은 은 분말 100중량부에 대하여, 촉매 0.01 ~ 5중량부를 포함하는 것이 바람직하고, 0.01 ~ 2중량부를 포함하는 것이 보다 바람직하다.
촉매의 함량이 0.01 ~ 5중량부를 만족함으로써, 경화 반응 시간이 지연되지 않고 나아가 경화제의 활성화를 유도할 수 있다.
칩 본딩 조성물에 이미다졸 촉매를 첨가하면 산무수물 경화제의 활성화를 통해 에폭시 수지와 경화제의 에스터화(esterification) 반응을 1차적으로 유도한다.
그리고 에폭시 수지의 하이드록시기 그룹에 의한 에스터화 반응 및 에테르화(etherification, ROR') 반응과 잔여 에폭시의 단일중합(homopolymerization)에 의한 반응을 통해 경쟁적으로 경화가 일어난다.
이미다졸 촉매의 함량이 증가함에 따라 에스터화 피크는 점진적으로 낮은 온도에서 발생하며, 에테르화 피크는 함량에 관계없이 거의 일정한 온도에서 발생하였다.
또한, 경화 반응 중에 발생하는 반응열(total heat)은 촉매의 함량이 증가함에 따라 낮아지는 경향이 있었다. 이것은 촉매 함량이 증가함에 따라 전환율이 낮아지는 것을 의미한다.
본 발명에서의 칩 본딩 조성물은 에폭시 수지와 경화제의 반응열과 외부열을 이용하기 때문에, 반응열이 클수록 좋은 점을 감안할 때 촉매 함량은 5중량부 이하가 바람직하고, 2중량부 이하가 보다 바람직하다.
칩 본딩 조성물은 경화 후의 유연성을 높이기 위해 글리시딜 에테르계 희석제를 포함한다.
글리시딜 에테르계 희석제는 에폭시 경화물의 주쇄 사슬의 사이에 화학적 반응에 의해 삽입됨으로써, 조성물 전체적으로 3차원 망상 구조를 느슨하게 하는 효과를 부여한다. 즉, 글리시딜 에테르계 희석제는 에폭시 주쇄와의 반응을 통해 3차원 망상 구조 사이에 분포함으로써, 칩 본딩 조성물의 유연성을 높여주고, 경화 후의 모듈러스를 낮추는 역할을 한다.
또한 글리시딜 에테르계 희석제는 단관능기 또는 이관능기를 가지며, 칩 본딩 조성물의 점도를 낮춰 은 분말이 고함량으로 첨가될 수 있게 도와준다.
글리시딜 에테르계 희석제는 라우릴알코올 글리시딜 에테르(LaurylAlcohol Glycidyl Ether, LGE), 부틸 글리시딜 에테르(Butyl Glycidyl Ether, BGE), 2-에틸헥실 글리시딜 에테르, 알릴 글리시딜 에테르(AGE), 폴리프로필렌 글리콜 디글리시딜 에테르, 1,4-부탄디올 글리시딜 에테르(1,4-Butanediol diglycidylether), 네오펜틸 글리콜 디글리시딜 에테르(Neopentyl Glycol Diglycidyl Ethers) 및 1,6-헥산디올 디글리시딜에테르(1.6-Hexanediol Diglycidyl Ether) 중 1종 이상을 포함할 수 있다.
칩 본딩 조성물은 은 분말 100중량부에 대하여, 글리시딜 에테르계 희석제 0.2 ~ 3중량부를 포함하는 것이 바람직하다.
글리시딜 에테르계 희석제의 함량이 0.2 ~ 3중량부를 만족함으로써, 칩 본딩 조성물의 우수한 유연성을 확보할 수 있다.
반대로, 글리시딜 에테르계 희석제의 함량이 0.2 ~ 3중량부를 벗어나는 경우, 경화반응 속도를 지연시키고, 유리전이온도를 낮추며, 과량 첨가시에는 기포 발생을 유발할 수 있다. 이에 따라 칩 본딩 조성물의 접착 강도를 저하시키는 문제점이 발생할 수 있다.
칩 본딩 조성물은 250℃ 이하의 저온에서도 은 분말의 소결을 유도하기 위해 폴리실세스퀴옥산(PSQ) 수지를 포함한다.
폴리실세스퀴옥산 수지는 칩 본딩 조성물의 매트릭스 내에 균일하게 분포하여 모듈러스를 저감하는 효과를 부여한다.
또한 폴리실세스퀴옥산 수지는 첨가된 중량에 비해서 많은 부피 분율을 차지하기 때문에 은 분말 간의 거리를 줄여주는 효과가 있다. 도 3의 (b)를 참조하면, 검정색 구형의 폴리실세스퀴옥산 수지는 은 분말을 제외한 매트릭스의 부피를 줄이는 효과가 있음을 보여준다. 폴리실세스퀴옥산 수지는 경화 반응 및 소결 반응에 화학적, 물리적으로 반응하지 않기 때문에 경화, 소결 후에도 원래의 형태를 유지한다.
이에 따라 금속 착화합물 등과 같은 저온 소결을 유도하는 물질을 첨가하지 않고도 250℃ 이하의 저온에서도 은 분말의 소결을 유도하는 효과가 있다.
폴리실세스퀴옥산 수지는 폴리프로필렌실세스퀴옥산, 폴리페닐실세스퀴옥산 및 폴리메틸렌실세스퀴옥산 중 1종 이상을 포함할 수 있다.
칩 본딩 조성물은 은 분말 100중량부에 대하여, 폴리실세스퀴옥산(PSQ) 수지 1 ~ 6중량부를 포함하는 것이 바람직하다.
폴리실세스퀴옥산 수지의 함량이 1 중량부 미만이면, 폴리실세스퀴옥산 수지에 의한 모듈러스 저감 효과 및 소결 특성의 개선이 거의 없을 수 있다.
반대로, 폴리실세스퀴옥산 수지의 함량이 6 중량부를 초과하면, 조성물의 분산성이 저하되고 점도가 상승함으로써, 칩 본딩 조성물의 물성이 저하되고 디스펜싱 또는 스크린 프린팅을 하기에 부적합할 수 있다.
이처럼 본 발명의 칩 본딩 조성물은 글리시딜 에테르계 희석제와 폴리실세스퀴옥산(PSQ) 수지를 포함함으로써, 낮은 모듈러스 특성을 가진다.
이에 따라 칩 본딩 조성물은 중대형 크기의 전력 반도체 패키지에 따른 저온 및 고온 사이클 시험에서 안정적인 부착력을 확보할 수 있다.
칩 본딩 조성물은 공정 조건에 따라, 부타디엔계 분산제, 인산계 분산제 및 에스테르계 분산제 중 1종 이상을 더 포함할 수 있다.
분산제는 칩 본딩 조성물의 분산성을 유지 내지는 향상시키는 역할을 한다.
칩 본딩 조성물은 은 분말 100중량부에 대하여, 분산제 0.1 ~ 3중량부를 더 포함할 수 있다.
또한 칩 본딩 조성물은 공정 조건에 따라 유기용매를 더 포함할 수 있다.
유기 용매는 디에틸렌 글리콜 모노부틸 에테르(Diethylene glycol monobutyl ether(BC)), 디에틸렌 글리콜 모노에틸 에테르 아세테이트(Diethylene Glycol Monoethyl Ether Acetate(CA)), 디프로필렌 글리콜 메틸 에테르(Dipropylene Glycol Methyl Ether(DPM)) 및 디프로필렌 글리콜 n-부틸 에테르(Dipropylene glycol n-butyl ether(DPNB)) 중 1종 이상을 포함할 수 있다.
칩 본딩 조성물은 은 분말 100중량부에 대하여, 0.01 ~ 100중량부를 더 포함할 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 전력 반도체 패키지용 칩 본딩 조성물의 제조 방법은 다음과 같다.
먼저 글리시딜 아민계 에폭시 수지 및 비스페놀 A형 에폭시 수지를 포함하는 에폭시 수지와 경화제, 분산제, 희석제, PSQ 수지를 계량한 후 플레네터리 믹서(Planetary mixer) 또는 공자전 믹서를 이용하여 균질한 혼합물을 제조한다.
이후 은 분말을 계량하여 첨가하고 플레네터리 믹서를 이용하여 약 30분 ~ 3시간 동안 교반한다.
마지막으로 촉매를 첨가하고 칠러(chiller)가 연결된 3-롤밀(3-roll mill)을 이용하여 완전히 분산될 때까지 교반함으로써, 칩 본딩 조성물을 제조할 수 있다.
전술한 바와 같이, 본 발명의 전력 반도체 패키지용 칩 본딩 조성물은 높은 열전도도와 높은 접착력, 높은 방열성, 낮은 모듈러스와 함께 반복적인 열충격에 대한 우수한 내구성을 나타내며, 300℃ 이상의 고온의 작동 온도에서도 재용융되지 않아 전력 반도체 패키지의 작동 온도를 높일 수 있어 상업적으로 활용되기에 유리한 효과가 있다.
또한 칩 본딩 조성물은 전력 반도체 칩과 리드 프레임, 전력 반도체 칩과 DBC 등의 기판 사이의 계면에 존재하는 금속의 종류와 무관하게 높은 접착강도를 나타낼 수 있다.
이러한 효과에 의해, 칩 본딩 조성물은 고출력의 중대형 전력 반도체 패키지에도 적용될 수 있고, 무가압 소결형 방식에도 활용될 수 있다.
본 발명의 칩 본딩 조성물을 이용하여 경화 전 FT-IR 스펙트럼을 분석하면, 1856.34cm-1와 1777.82cm-1에서 -C=O 산무수물 경화제의 특성 피크가 관찰되었다.
983.74cm-1, 912.55cm-1, 897.87cm-1에서 -C-O oxirane 피크가, 808.07cm-1에서 -C-O-C oxirane 특성 피크가 관찰되었다.
1721.02cm-1에서는 분산제와 관련된 -C=O ester 피크가 관찰되었다.
1634.48cm-1에서는 촉매와 관련된 -C=NH 아민 피크가 관찰되었다.
그리고 1513,77cm-1, 1464.76cm-1, 1406cm-1에서 아로마틱 링이 관찰되었다.
이와 같이 전력 반도체 패키지용 칩 본딩 조성물에 대하여 그 구체적인 실시예를 살펴보면 다음과 같다.
1. 전력 반도체 패키지용 칩 본딩 조성물의 제조
먼저 은 분말 100중량부에 대하여, 글리시딜 아민계 에폭시 수지 및 비스페놀 A형 에폭시 수지를 포함하는 에폭시 수지와 경화제, 분산제, 희석제, PSQ 수지를 표 1, 표 3, 5에 기재된 중량부 값으로 계량한 후 플레네터리 믹서(Planetary mixer) 또는 공자전 믹서를 이용하여 균질한 혼합물을 제조하였다.
이후 은 분말 100중량부를 계량하여 첨가하고 플레네터리 믹서를 이용하여 약 1시간 동안 교반하였다.
마지막으로 촉매를 첨가하고 칠러(chiller)가 연결된 3-롤밀(3-roll mill)을 이용하여 완전히 분산될 때까지 교반함으로써, 칩 본딩 조성물을 제조하였다.
2. 물성 평가 방법 및 그 결과
1) 비저항 : 제조된 칩 본딩 조성물을 스크린프린터 장비를 이용하여 3cm x 3cm 사이즈로 인쇄하고 170℃에서 30분, 220℃에서 60분 동안 경화한 후 Loresta-GX를 이용하여 4단자 프로브로 면저항을 측정하고 시료의 두께를 측정하여 계산하였다.
2) 열전도도 : 제조된 칩 본딩 조성물을 직경 12.5mm, 두께 2mm로 캐스팅 성형하여 제조하고, 그라파이트를 코팅하여 열전도도 측정용 시료를 완성하였다.
LFA(laser flash analysis) 장비를 이용하여 열확산율을 측정하고, λ(열전도도) = a (열확산율) ⅹ Cp (비열) ⅹ ρ (밀도)의 식에 의해서 계산하였다.
3) 칩 접착강도 : 은이 도금된 구리 기판에 제조된 칩 본딩 조성물을 디스펜싱하고 5mm x 5mm SiC 칩을 그 상부에 배치하고 240℃에서 열처리함으로써 측정용 시료를 준비하였다.
Die shear tester 장비를 사용하여 상온에서 전단 강도(shear strength)을 측정하였다.
4) 저장 모듈러스(Storage modulus) : 제조된 칩 본딩 조성물을 이용하여 캐스팅 성형함으로써 DMA 측정용 시료를 준비하였다. DMA(Dynamic Mechanical Analyzer) 장비를 사용하여 상온 및 200℃에서 DAP 접합소재의 탄성계수를 측정하였으며, 5 ℃/min의 승온 속도로 110 mN의 정적 하중(static force), 100 mN의 동적 하중(dynamic force)을 1 Hz의 주기로 시료에 가하여 측정하였다.
5) 열 사이클(Thermal cycle) 시험 : 4.5mm x 4mm SiC 칩을 부착한 패키지 시료를 이용하여, JEDEC에 의거, Test condition G 조건으로 시료를 측정하였다.
1000cycle 이후의 시료를 수거하여 X-ray CT, 패키지 저항 변화율, 접착강도 등을 평가하여 합격 여부를 평가하였다.
Figure pat00001
[표 1]
Figure pat00002
[표 2]
Figure pat00003
실시예 1 내지 실시예 7의 결과를 분석한 결과, 실시예 1 내지 7의 모든 칩 본딩 조성물은 10x10-6Ωcm 이하의 비저항, 100 ~ 200 W/mK 의 열전도도, 4.0 ~ 10.0 kgf/mm2 의 칩 접착강도, 상온에서 1 ~ 20 GPa 의 저장 모듈러스, 200℃에서 1 ~ 10 GPa 의 저장 모듈러스를 보였다.
특히, 실시예 1 내지 7의 모든 칩 본딩 조성물은 상온에서 12 ~ 19 GPa 의 저장 모듈러스를 보였고, 200℃에서 3 ~ 7 GPa 의 저장 모듈러스를 보였다.
그리고 반응성 글리시딜 에테르 희석제와 PSQ 수지의 함량이 증가할 때 상온과 200℃의 저장 모듈러스가 저감되는 것을 확인할 수 있다.
실시예 6은 PSQ 수지와 반응성 글리시딜 에테르 희석제의 함량이 높았으며, 저장 모듈러스 값이 가장 낮은 값을 보였다.
도 1과 같이, 디스펜서 장비를 이용하여 실시예 1의 칩 본딩 조성물을 DBC 기판 상에 디스펜싱 하였다.
시간에 따른 경시변화를 관찰한 결과, 도 2와 같이 16시간까지 테일링(tailing)이나 클로깅(clogging) 발생 없이 안정적인 패터닝이 되는 것을 확인하였다.
여기서 테일링은 칩 본딩 조성물을 디스펜서를 이용하여 패터닝했을 때 레올로지 및 표면장력의 문제로 액적 표면에 꼬리 모양의 불량한 패턴이 형성되는 것을 의미한다. 클로깅은 디스펜서 노즐에 위치한 칩 본딩 조성물의 표면경화 등의 이유로 노즐이 막히는 현상을 의미한다.
도 3은 기판과 SiC 칩 사이에 본 발명의 실시예 1의 칩 본딩 조성물을 도포 및 소결한 후 단면 이미지이다.
도 3을 참조하면, 실시예 1의 칩 본딩 조성물은 220℃ 열처리 조건에서 소결이 이뤄진 것을 확인할 수 있다. 이는 저온 소결을 위한 은 착화합물의 도입 없이도 소결이 가능함을 보여준다.
실시예 1에서 사용한 은 분말은 구형이 아닌 플레이크 또는 판상의 형태이며, 상기 은 분말은 플레이크 또는 판상의 형상에 의해 직경과 두께를 가진다.
실시예 1에서 사용한 은 분말의 직경(D50)은 4㎛ 이하로 크고, 두께는 100nm 이하로 작은 것이 특징이다.
은 분말의 직경이 크면 통상적으로 낮은 온도에서 소결이 일어나지 않으므로, 250℃에서 소결이 되지 않는다.
실시예 1에서 사용한 은 분말의 두께는 100nm 이하이기 때문에 상대적으로 낮은 온도에서 용융이 일어나지만, 유기물과의 조합이 없다면 220℃에서 용융되지 않는다. 즉, 은 분말의 두께가 100nm 이하로 작더라도 유기물과의 적절한 조합을 통한 내부 반응열을 통해서 저온 소결이 가능하다.
실시예 1의 결과와 함께 실시예 2 내지 7의 경우에도 에폭시 수지, 반응성 글리시딜 에테르의 경화 반응열과 실세스퀴옥산 폴리머 수지로 인한 은 분말 간 거리의 축소로, 낮은 온도에서 소결이 일어나는 것으로 추정된다.
도 4는 DBC 기판 상에 도금 금속의 종류에 따른 접착강도 시험 후 표면 이미지(DST), 소결된 조성물의 SEM 이미지 및 기공률을 보여준다.
도 4를 참조하면, 칩 본딩 조성물에 따른 접착층의 SEM 이미지를 통해서 충분히 소결이 이뤄졌음을 확인할 수 있다.
또한, Chip shear strength 측정 시 접착력이 강해 칩의 파손되는 값을 접착강도로 표기할 정도로 강력한 접착력을 보여주었다.
칩의 사이즈 5mm x 5mm 이상일 경우, 상온에서 15GPa 이하이고, 200℃에서 7GPa 이하일 때 열사이클(TC) 시험 후에도 크랙이나 박리없이 원래의 접착력을 유지할 수 있음을 확인할 수 있었다.
[표 3]
Figure pat00004
[표 4]
Figure pat00005
표 4의 비교예 1은 실시예 1과 거의 동일한 조성이나 BGE 희석제의 첨가 없이 PMSQ의 함량을 증량한 것이다. 표 4에서 알 수 있듯이 비교예 1의 저장 모듈러스가 실시예 1의 저장 모듈러스에 비해서 현저히 높고 열전도도가 낮음을 알 수 있다. 이러한 결과는 은 분말의 소결이 충분히 이뤄지지 않았음을 알 수 있다.
표에 기재하진 못했지만 비교예 1의 패터닝 등의 작업성도 좋지 않았다.
비교예 2는 PSQ 수지가 없는 샘플이고, 비교예 3은 PSQ 수지와 희석제가 없는 샘플이다. 비교예 4는 PSQ 수지의 함량을 벗어난 샘플, 비교예 5 및 7은 단일 에폭시 수지를 사용한 샘플, 비교예 6은 희석제의 함량을 벗어난 샘플이다.
단일 에폭시 수지를 사용하거나, PMSQ 수지 또는 반응성 글리시딜 에테르 희석제를 단독 사용하는 경우 충분한 소결이 이뤄지지 않아 열전도도가 낮고, 접착력도 상대적으로 낮음을 확인할 수 있다.
[표 5]
Figure pat00006
[표 6]
Figure pat00007
표 5를 참조하면, 비교예 8은 에폭시 수지의 총 함량을 벗어난 샘플이고, 비교예 9는 PSQ 수지의 함량을 벗어난 샘플, 비교예 10은 희석제의 함량을 벗어난 샘플이다.
비교예 8은 은 분말 대비 바인더 함량이 많아서 과도한 경화 매트릭스를 형성함에 따라, 은 분말의 네킹을 방해해 소결 특성을 저하하는 역할로 작용하여 낮은 열전도도와 접착강도 값을 갖게 하였다.
비교예 9는 낮은 모듈러스 값을 가지나, 분산성 저하와, 높은 점도로 인해 칩 본딩 작업성을 불리하게 만들며 칩과 조성물, 기판과 조성물 계면 사이의 젖음성을 불량하게 만들어 접착강도 저하 및 신뢰성 저하(fail)의 원인을 제공함을 알 수 있다.
비교예 10은 상대적으로 낮은 모듈러스 값을 가지나 경화속도 지연 및 경화반응의 발열량 감소로 인해 높은 온도에서 열처리 조건이 필요하였다. 이는 낮은 온도 조건에서는 접착력이 부족하고 낮은 열전도도를 나타내었음을 확인할 수 있다.
이처럼, 비교예 1 내지 비교에 10의 모든 칩 본딩 조성물은 높은 모듈러스 또는 현저히 낮은 열전도도와 접착력을 나타낸다. 이는 전력 반도체 패키지의 열사이클(TC) 시험 시 크랙 및 박리가 발생하는 현상을 야기하여 신뢰성 불량의 원인을 제공한다.
이상과 같이 본 발명에 대해서 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상의 범위 내에서 통상의 기술자에 의해 다양한 변형이 이루어질 수 있음은 자명하다. 아울러 앞서 본 발명의 실시 예를 설명하면서 본 발명의 구성에 따른 작용 효과를 명시적으로 기재하여 설명하지 않았을 지라도, 해당 구성에 의해 예측 가능한 효과 또한 인정되어야 함은 당연하다.

Claims (10)

  1. 은 분말;
    에폭시 수지;
    경화제;
    촉매;
    글리시딜 에테르계 희석제; 및
    폴리실세스퀴옥산(PSQ) 수지;를 포함하는 칩 본딩 조성물.
  2. 제1항에 있어서,
    상기 에폭시 수지는 글리시딜 아민계 에폭시 수지 및 비스페놀 A형 에폭시 수지를 포함하는 칩 본딩 조성물.
  3. 제1항에 있어서,
    상기 은 분말 100중량부에 대하여,
    에폭시 수지 1 ~ 7중량부,
    촉매 0.01 ~ 5중량부,
    글리시딜 에테르계 희석제 0.2 ~ 3중량부,
    폴리실세스퀴옥산(PSQ) 수지 1 ~ 6중량부를 포함하고,
    상기 에폭시 수지 : 경화제의 혼합비는 1 : 1 ~ 1 : 2의 중량비인 칩 본딩 조성물.
  4. 제1항에 있어서,
    상기 경화제는 산무수물계 경화제를 포함하는 칩 본딩 조성물.
  5. 제1항에 있어서,
    상기 촉매는 이미다졸계 촉매를 포함하는 칩 본딩 조성물.
  6. 제1항에 있어서,
    상기 글리시딜 에테르계 희석제는 라우릴알코올 글리시딜 에테르(LaurylAlcohol Glycidyl Ether), 부틸 글리시딜 에테르(Butyl Glycidyl Ether, BGE), 2-에틸헥실 글리시딜 에테르, 알릴 글리시딜 에테르(AGE), 폴리프로필렌 글리콜 디글리시딜 에테르, 1,4-부탄디올 글리시딜 에테르(1,4-Butanediol diglycidylether), 네오펜틸 글리콜 디글리시딜 에테르(Neopentyl Glycol Diglycidyl Ethers) 및 1,6-헥산디올 디글리시딜 에테르(1.6-Hexanediol Diglycidyl Ether) 중 포함하는 칩 본딩 조성물.
  7. 제1항에 있어서,
    상기 폴리실세스퀴옥산(PSQ) 수지는 폴리프로필렌실세스퀴옥산, 폴리페닐실세스퀴옥산 및 폴리메틸렌실세스퀴옥산 중 1종 이상을 포함하는 칩 본딩 조성물.
  8. 제1항에 있어서,
    상기 칩 본딩 조성물은 부타디엔계 분산제, 인산계 분산제 및 에스테르계 분산제 중 1종 이상을 더 포함하는 칩 본딩 조성물.
  9. 제1항에 있어서,
    상기 칩 본딩 조성물의 칩 접착강도는
    기판 상에 칩 본딩 조성물을 디스펜싱하고 그 위에 5mm x 5mm 칩을 배치하고 240℃에서 열처리한 후, Die shear tester 장비를 사용하여 상온에서 측정했을 때 4.0 ~ 10.0 kgf/mm2 인 칩 본딩 조성물.
  10. 제1항에 있어서,
    상기 칩 본딩 조성물의 저장 모듈러스는 DMA(Dynamic Mechanical Analyzer) 장비로 200℃에서 1Hz의 주기로 측정했을 때 3 ~ 7 GPa 인 칩 본딩 조성물.
KR1020210128530A 2021-09-29 2021-09-29 전력 반도체 패키지용 칩 본딩 조성물 KR102636434B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210128530A KR102636434B1 (ko) 2021-09-29 2021-09-29 전력 반도체 패키지용 칩 본딩 조성물
PCT/KR2022/013823 WO2023054945A1 (ko) 2021-09-29 2022-09-15 전력 반도체 패키지용 칩 본딩 조성물

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210128530A KR102636434B1 (ko) 2021-09-29 2021-09-29 전력 반도체 패키지용 칩 본딩 조성물

Publications (2)

Publication Number Publication Date
KR20230045802A true KR20230045802A (ko) 2023-04-05
KR102636434B1 KR102636434B1 (ko) 2024-02-14

Family

ID=85783103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210128530A KR102636434B1 (ko) 2021-09-29 2021-09-29 전력 반도체 패키지용 칩 본딩 조성물

Country Status (2)

Country Link
KR (1) KR102636434B1 (ko)
WO (1) WO2023054945A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100009541A (ko) * 2007-10-29 2010-01-27 스미토모 베이클리트 컴퍼니 리미티드 반도체용 접착제 조성물 및 그것을 이용하여 제조한 반도체 장치
KR20210094094A (ko) * 2018-12-18 2021-07-28 토요잉크Sc홀딩스주식회사 전자 부품 탑재 기판 및 전자 기기

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773640B1 (ko) * 2005-12-08 2007-11-05 엘에스전선 주식회사 다이 접착용 페이스트 조성물
JP6153631B2 (ja) * 2013-02-25 2017-06-28 コリア インスティチュート オブ インダストリアル テクノロジー アルコキシシリル基を有するエポキシ化合物、その製造方法、それを含む組成物と硬化物及びその用途
KR102487472B1 (ko) * 2015-08-03 2023-01-12 나믹스 가부시끼가이샤 고성능, 열 전도성 표면 실장 (다이 부착) 접착제
EP3275913B1 (en) * 2016-07-28 2021-11-10 3M Innovative Properties Company High performance epoxy adhesive compositions

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100009541A (ko) * 2007-10-29 2010-01-27 스미토모 베이클리트 컴퍼니 리미티드 반도체용 접착제 조성물 및 그것을 이용하여 제조한 반도체 장치
KR20210094094A (ko) * 2018-12-18 2021-07-28 토요잉크Sc홀딩스주식회사 전자 부품 탑재 기판 및 전자 기기

Also Published As

Publication number Publication date
WO2023054945A1 (ko) 2023-04-06
KR102636434B1 (ko) 2024-02-14

Similar Documents

Publication Publication Date Title
Suganuma et al. Low-temperature low-pressure die attach with hybrid silver particle paste
US7172711B2 (en) Interface materials and methods of production and use thereof
KR102387641B1 (ko) 열전도성 도전성 접착제 조성물
EP1887033A1 (en) Thermally conductive material
EP3331952B1 (en) High performance, thermally conductive surface mount (die attach) adhesives
CN105462530B (zh) 导电银胶及其制备方法和微电子功率器件
TWI480326B (zh) 用於含低ｋ介電質之半導體裝置中作為底填密封劑之可固化樹脂組合物
EP3638439B1 (en) Metallic adhesive compositions having good work lives and thermal conductivity, methods of making same and uses thereof
JPH1166953A (ja) 導電性接着剤およびその使用方法
US8648460B2 (en) Thermal interface material with epoxidized nutshell oil
Chen et al. Development of micron-sized Cu–Ag composite paste for oxidation-free bare Cu bonding in air condition and its deterioration mechanism during aging and power cycling tests
JP5863323B2 (ja) 半導体装置、及び半導体装置の製造方法
KR102636434B1 (ko) 전력 반도체 패키지용 칩 본딩 조성물
KR20240052208A (ko) 전력 반도체 패키지용 칩 본딩 조성물
CN108456501A (zh) 导电性粘接剂组合物
JPS6135542A (ja) 樹脂封止型半導体装置
JPH0931161A (ja) 液状エポキシ樹脂組成物
KR20220073969A (ko) 전력 반도체 패키지의 솔더용 페이스트 조성물
CN112912192A (zh) 含金属粒子的组合物和导电性粘合膜
JP2000256642A (ja) 導電性接着剤およびそれを用いてなる半導体装置
JP2944363B2 (ja) 低応力接着剤樹脂組成物を用いてなる半導体装置
DE112022004719T5 (de) Chip-bondingzusammensetzung für leistungshalbleiter-package
Sweatman et al. A Nano Silver Replacement for High Lead Solders in Semiconductor Junctions
EP3093852B1 (en) Use of an electrically conductive composition
KR101240731B1 (ko) 겔화 성능을 부여한 열 전달 페이스트, 그 사용방법 및 그 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant