KR20230044074A - 데이터 구동부 및 이를 포함하는 표시 장치 - Google Patents

데이터 구동부 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20230044074A
KR20230044074A KR1020210126554A KR20210126554A KR20230044074A KR 20230044074 A KR20230044074 A KR 20230044074A KR 1020210126554 A KR1020210126554 A KR 1020210126554A KR 20210126554 A KR20210126554 A KR 20210126554A KR 20230044074 A KR20230044074 A KR 20230044074A
Authority
KR
South Korea
Prior art keywords
data
channel
output order
channel group
channels
Prior art date
Application number
KR1020210126554A
Other languages
English (en)
Inventor
박세혁
이승재
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210126554A priority Critical patent/KR20230044074A/ko
Priority to US17/738,303 priority patent/US11594188B1/en
Priority to CN202210814632.6A priority patent/CN115862507A/zh
Priority to US18/114,383 priority patent/US11922891B2/en
Publication of KR20230044074A publication Critical patent/KR20230044074A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/342—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines
    • G09G3/3426—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines the different display panel areas being distributed in two dimensions, e.g. matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는 표시 패널을 포함한다. 표시 패널은 제1 표시 영역 및 제2 표시 영역을 포함하고, 제1 및 제2 표시 영역들에 배치되는 화소들을 포함한다. 데이터 구동부는 제1 방향을 따라서 배열된 복수의 채널들을 통해 화소들에 데이터 신호들을 출력하되, 채널들은 제1 표시 영역에 대응하는 제1 채널 그룹과, 제2 표시 영역에 대응하는 제2 채널 그룹을 포함한다. 화소들 중 적어도 일부는 상호 다른 색상들로 발광하며, 제1 방향을 따라서 제1 화소 배열로 배열된다. 데이터 구동부는, 제2 채널 그룹 또는 제1 채널 그룹에 대한 채널 선택 정보에 기초하여, 제1 화소 배열에 대응하여 제1 방향을 따라서 제1 출력 순서로 배열된 제1 데이터 신호들을 제1 채널 그룹을 통해 출력하고, 제1 방향을 따라서 제1 출력 순서와 다른 제2 출력 순서로 배열된 제2 데이터 신호들을 제2 채널 그룹을 통해 출력한다.

Description

데이터 구동부 및 이를 포함하는 표시 장치{DATA DRIVER AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 데이터 구동부 및 이를 포함하는 표시 장치에 관한 것이다.
표시 장치는 화소들을 포함하는 표시 패널 및 표시 패널을 구동하는 구동부를 포함한다. 화소들 각각은 주사선을 통해 제공되는 주사 신호에 응답하여 해당 데이터선을 통해 제공되는 데이터 신호에 대응하는 휘도로 발광한다.
표시 패널은 화소들이 구비되는 표시 영역과, 구동부가 실장되거나 구동부와 연결되는 비표시 영역을 포함한다. 베젤리스(bezelless) 디스플레이, 슬라이더블(slidable) 디스플레이 등과 같이 비표시 영역을 축소시킨 표시 장치가 개발되고 있다.
상호 다른 색상으로 발광하는 화소들은 RGB, RGBG 등과 같은 다양한 화소 배열들 중 특정 화소 배열에 따라 표시 패널에 배열된다. 비표시 영역이 축소되면서, 화소들과 구동부를 연결하는 배선들이 배치되는 배선 영역도 축소될 수 있다. 이 경우, 표시 패널의 일부 영역에 배치된 화소들은 구동부의 출력 채널들과 제1 출력 순서(예를 들어, RGB 순서)로 연결되나, 표시 패널의 다른 영역에 배치된(특히, 배선 영역 감소로, 표시 영역 내 팬아웃 배선들을 통해 연결된) 화소들은 구동부의 출력 채널들과 제2 출력 순서(예를 들어, BGR 순서)로 연결될 수 있다.
본 발명의 일 목적은 출력 채널들 중 일부 채널들을 통해 나머지 채널들과는 다른 출력 순서로 데이터 신호들을 출력할 수 있는 데이터 구동부 및 이를 포함하는 표시 장치를 제공하는 것이다.
본 발명의 일 목적은 프레임 별로 또는 프레임 내 라인 별로 출력 채널들의 출력 순서를 변경할 수 있는 데이터 구동부 및 이를 포함하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는, 제1 표시 영역 및 제2 표시 영역을 포함하고, 상기 제1 및 제2 표시 영역들에 배치되는 화소들을 포함하는 표시 패널; 및 제1 방향을 따라서 배열된 복수의 채널들을 통해 상기 화소들에 데이터 신호들을 출력하되, 상기 채널들은 제1 표시 영역에 대응하는 제1 채널 그룹과, 상기 제2 표시 영역에 대응하는 제2 채널 그룹을 포함하는, 데이터 구동부를 포함한다. 상기 화소들 중 적어도 일부는 상호 다른 색상들로 발광하며, 상기 제1 방향을 따라서 제1 화소 배열로 배열된다. 상기 데이터 구동부는, 상기 제2 채널 그룹 또는 상기 제1 채널 그룹에 대한 채널 선택 정보에 기초하여, 상기 제1 화소 배열에 대응하여 상기 제1 방향을 따라서 제1 출력 순서로 배열된 제1 데이터 신호들을 상기 제1 채널 그룹을 통해 출력하고, 상기 제1 방향을 따라서 상기 제1 출력 순서와 다른 제2 출력 순서로 배열된 제2 데이터 신호들을 상기 제2 채널 그룹을 통해 출력한다.
일 실시예에 의하면, 데이터 구동부는 하나의 집적회로로 구현될 수 있다.
일 실시예에 의하면, 상기 제2 출력 순서는 상기 제1 출력 순서의 역순일 수 있다.
일 실시예에 의하면, 상기 제1 화소 배열은 상기 제1 방향을 따라서 순차적으로 배열된 제1 색 화소, 제2 색 화소, 및 제3 색 화소를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 화소 배열은 상기 제1 방향을 따라서 순차적으로 배열된 제1 색 화소, 제2 색 화소, 제3 색 화소, 및 상기 제2 색 화소를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 채널 그룹은 상기 제1 방향으로 연속적으로 배열된 제1 채널, 제2 채널, 및 제3 채널을 포함하고, 상기 데이터 구동부는 상기 제1 출력 순서에 따라 상기 제1 채널에 제1 데이터 신호를, 상기 제2 채널에 제2 데이터 신호를, 상기 제3 채널에 제3 데이터 신호를 출력하며, 상기 제2 채널 그룹은 상기 제1 방향으로 연속적으로 배열된 제4 채널, 제5 채널, 및 제6 채널을 포함하고, 상기 데이터 구동부는 상기 제2 출력 순서에 따라 상기 제4 채널에 상기 제3 데이터 신호를, 상기 제5 채널에 상기 제2 데이터 신호를, 상기 제6 채널에 상기 제1 데이터 신호를 출력하며, 상기 제1, 제2, 및 제3 데이터 신호들의 전압 범위들은 상호 다를 수 있다.
일 실시예에 의하면, 상기 데이터 구동부는, 제1 전압 범위의 제1 감마 전압들을 이용하여 데이터 신호를 생성하는 제1 디지털 아날로그 컨버터, 제2 전압 범위의 제2 감마 전압들을 이용하여 데이터 신호를 생성하는 제2 디지털 아날로그 컨버터, 및 제3 전압 범위의 제3 감마 전압들을 이용하여 데이터 신호를 생성하는 제3 디지털 아날로그 컨버터를 포함하고, 상기 채널들 각각은 상기 제1 내지 제3 디지털 아날로그 컨버터들 중 하나에 연결되며, 상기 채널 선택 정보에 기초하여 상기 제1 내지 제3 디지털 아날로그 컨버터들 및 상기 제2 채널 그룹 내 채널들 간의 연결 순서가 변경될 수 있다.
일 실시예에 의하면, 상기 채널 선택 정보는 상기 제2 채널 그룹 내 첫번째 채널을 지시하는 제1 값과 상기 제2 채널 그룹 내 마지막 채널을 지시하는 제2 값을 포함할 수 있다.
일 실시예에 의하면, 상기 데이터 구동부는, 데이터 출력 순서 정보에 기초하여 상기 제1 채널 그룹을 통해 출력되는 상기 제1 데이터 신호들의 출력 순서를 변경할 수 있다.
일 실시예에 의하면, 상기 데이터 구동부는 상기 데이터 출력 순서 정보에 따라, 상기 제1 채널 그룹 내 채널들을 통해 상기 제1 데이터 신호들을 상기 제1 출력 순서 또는 상기 제2 출력 순서로 출력하며, 상기 제2 채널 그룹 내 채널들을 통해 상기 제2 데이터 신호들을 상기 제2 출력 순서 또는 상기 제1 출력 순서로 출력할 수 있다.
일 실시예에 의하면, 상기 표시 장치는, 상기 제1 화소 배열에 적합한 영상 데이터, 상기 채널 선택 정보, 및 상기 데이터 출력 순서 정보를 상기 데이터 구동부에 제공하는 타이밍 제어부를 더 포함하고, 상기 데이터 구동부는 상기 영상 데이터에 기초하여 제1 및 제2 데이터 신호들을 생성할 수 있다.
일 실시예에 의하면, 상기 타이밍 제어부는 상기 채널 선택 정보 및 상기 데이터 출력 순서 정보 중 적어도 하나를 프레임 주기로 상기 데이터 구동부에 제공할 수 있다.
일 실시예에 의하면, 상기 영상 데이터는 프레임 데이터들을 포함하고, 상기 타이밍 제어부는 상기 프레임 데이터들에 대한 프레임 프로토콜 데이터에 상기 채널 선택 정보 및 상기 데이터 출력 순서 정보 중 상기 적어도 하나를 포함시켜 전송할 수 있다.
일 실시예에 의하면, 상기 데이터 구동부는 상기 프레임 데이터들이 전송되는 프레임 구간들 사이의 수직 블랭크 구간에서 상기 제1 채널 그룹의 출력 순서 및 상기 제2 채널 그룹의 출력 순서를 변경할 수 있다.
일 실시예에 의하면, 상기 타이밍 제어부는 상기 채널 선택 정보 및 상기 데이터 출력 순서 정보 중 적어도 하나를 화소행 주기로 상기 데이터 구동부에 제공할 수 있다.
일 실시예에 의하면, 상기 영상 데이터는 상기 화소행에 대응하는 라인 데이터들을 포함하고, 상기 타이밍 제어부는 상기 라인 데이터들에 대한 라인 프로토콜 데이터에 상기 채널 선택 정보 및 상기 데이터 출력 순서 정보 중 상기 적어도 하나를 포함시켜 전송할 수 있다.
일 실시예에 의하면, 상기 데이터 구동부는 상기 라인 데이터들이 전송되는 수평 구간들 사이의 수평 블랭크 구간에서 상기 제1 채널 그룹의 출력 순서 및 상기 제2 채널 그룹의 출력 순서를 변경할 수 있다.
일 실시예에 의하면, 상기 표시 패널은 상기 제1 표시 영역에 인접한 비표시 영역으로부터 상기 제1 표시 영역을 경유하여 연장하며 상기 제2 표시 영역 내 상기 화소들에 연결되는 제1 팬아웃 배선들을 더 포함하고, 상기 제2 채널 그룹은 상기 제1 팬아웃 배선들을 통해 상기 제2 표시 영역 내 상기 화소들에 연결될 수 있다.
일 실시예에 의하면, 상기 표시 패널은 상기 제1 표시 영역을 사이에 두고 상기 제1 표시 영역으로부터 이격된 제3 표시 영역을 더 포함하고, 상기 채널들은 상기 제3 표시 영역에 대응하는 제3 채널 그룹을 더 포함하며, 상기 데이터 구동부는, 상기 채널 선택 정보에 기초하여, 상기 제1 방향을 따라서 상기 제2 출력 순서로 배열된 제3 데이터 신호들을 상기 제3 채널 그룹을 통해 출력할 수 있다.
일 실시예에 의하면, 상기 표시 패널은 상기 제1 표시 영역에 인접한 비표시 영역으로부터 상기 제1 표시 영역을 경유하여 연장하며 상기 제3 표시 영역 내 상기 화소들에 연결되는 제2 팬아웃 배선들을 더 포함하고, 상기 제3 채널 그룹은 상기 제2 팬아웃 배선들을 통해 상기 제3 표시 영역 내 상기 화소들에 연결될 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 데이터 구동부는, 제1 방향을 따라서 배열된 복수의 채널들을 포함하고, 입력 데이터에 대응하는 데이터 신호들을 상기 복수의 채널들을 통해 출력한다. 상기 채널들은 제1 채널 그룹 및 제2 채널 그룹을 포함하고, 상기 입력 데이터는 상기 제1 방향을 따라서 제1 출력 순서로 배열된 데이터 값들을 포함한다. 상기 데이터 구동부는, 상기 제2 채널 그룹 또는 상기 제1 채널 그룹에 대한 채널 선택 정보에 기초하여, 상기 제1 방향을 따라서 상기 제1 출력 순서로 배열된 제1 데이터 신호들을 상기 제1 채널 그룹을 통해 출력하고, 상기 제1 방향을 따라서 상기 제1 출력 순서와 다른 제2 출력 순서로 배열된 제2 데이터 신호들을 상기 제2 채널 그룹을 통해 출력한다.
일 실시예에 의하면, 상기 제2 출력 순서는 상기 제1 출력 순서의 역순일 수 있다.
일 실시예에 의하면, 상기 제1 채널 그룹은 상기 제1 방향을 따라서 연속적으로 배열된 제1 채널, 제2 채널, 및 제3 채널을 포함하고, 상기 데이터 구동부는 상기 제1 출력 순서에 따라서 상기 제1 채널에 제1 데이터 신호를, 상기 제2 채널에 제2 데이터 신호를, 상기 제3 채널에 제3 데이터 신호를 출력하며, 상기 제2 채널 그룹은 상기 제1 방향을 따라서 연속적으로 배열된 제4 채널, 제5 채널, 및 제6 채널을 포함하고, 상기 데이터 구동부는 상기 제2 출력 순서에 따라 상기 제4 채널에 상기 제3 데이터 신호를, 상기 제5 채널에 상기 제2 데이터 신호를, 상기 제6 채널에 상기 제1 데이터 신호를 출력하며, 상기 제1, 제2, 및 제3 데이터 신호들의 전압 범위들은 상호 다를 수 있다.
일 실시예에 의하면, 상기 채널 선택 정보는 상기 제2 채널 그룹 내 첫번째 채널을 지시하는 제1 값과 상기 제2 채널 그룹 내 마지막 채널을 지시하는 제2 값을 포함할 수 있다.
일 실시예에 의하면, 상기 데이터 구동부는, 데이터 출력 순서 정보에 기초하여 상기 제1 채널 그룹을 통해 출력되는 상기 제1 데이터 신호들의 출력 순서를 변경할 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 데이터 구동부는, 상호 다른 감마 전압들을 이용하여 데이터 신호를 생성하는 제1, 제2, 및 제3 디지털 아날로그 컨버터들; 각각이 상기 제1, 제2, 및 제3 디지털 아날로그 컨버터들 중 하나에 연결되며 대응되는 디지털 아날로그 컨버터로부터 제공되는 데이터 신호를 출력하는, 채널들; 및 상기 제1, 제2, 및 제3 디지털 아날로그 컨버터들 및 상기 채널들을 연결하는 스위칭부를 포함한다. 상기 채널들은 제1 채널 그룹 및 제2 채널 그룹을 포함한다. 상기 스위칭부는, 상기 제2 채널 그룹 또는 상기 제1 채널 그룹을 지시하는 채널 선택 정보에 기초하여, 상기 제1 채널 그룹 내 채널들을 상기 제1 내지 제3 디지털 아날로그 컨버터들에 제1 출력 순서로 연결하며, 상기 제2 채널 그룹 내 채널들을 상기 제1 내지 제3 디지털 아날로그 컨버터들에 상기 제1 출력 순서와 다른 제2 출력 순서로 연결한다.
일 실시예에 의하면, 상기 제2 출력 순서는 상기 제1 출력 순서의 역순일 수 있다.
일 실시예에 의하면, 상기 제1 채널 그룹은 제1 방향으로 연속적 배열된 제1 채널, 제2 채널, 및 제3 채널을 포함하고, 상기 스위칭부는, 상기 제1 출력 순서에 따라 상기 제1 채널을 상기 제1 디지털 아날로그 컨버터에, 상기 제2 채널을 상기 제2 디지털 아날로그 컨버터에, 상기 제3 채널을 상기 제3 디지털 아날로그 컨버터에 연결하며, 상기 제2 채널 그룹은 상기 제1 방향으로 연속적으로 배열된 제4 채널, 제5 채널, 및 제6 채널을 포함하고, 상기 스위칭부는, 상기 제2 출력 순서에 따라 상기 제4 채널을 상기 제3 디지털 아날로그 컨버터에, 상기 제5 채널을 상기 제2 디지털 아날로그 컨버터에, 상기 제6 채널을 상기 제1 디지털 아날로그 컨버터에 연결할 수 있다.
일 실시예에 의하면, 상기 스위칭부는, 데이터 출력 순서 정보에 기초하여, 상기 제1 채널 그룹 내 채널들 및 상기 제1 내지 제3 디지털 아날로그 컨버터들 간의 연결 순서를 상기 제2 출력 순서로 변경하고, 상기 제2 채널 그룹 내 채널들 및 상기 제1 내지 제3 디지털 아날로그 컨버터들 간의 연결 순서를 상기 제1 출력 순서로 변경할 수 있다.
본 발명의 실시예들에 따른 데이터 구동부 및 이를 포함하는 표시 장치는, 채널 선택 정보(또는, 채널 선택 레지스터)에 기초하여 데이터 구동부의 채널들(또는, 출력 채널들) 중 일부 채널들을 선택하고, 데이터 출력 순서 정보(또는, 데이터 출력 순서 레지스터)에 기초하여 상기 일부 채널들을 통해 출력되는 데이터 신호의 출력 순서를 변경할 수 있다. 따라서, 화소들은 대응되는 색상의 데이터 신호들을 정상적으로 수신하고 원하는 휘도로 발광할 수 있다. 즉, 표시 장치의 표시 품질의 저하가 방지될 수 있다.
또한, 데이터 구동부는 하나의 집적 회로로 구현되고 일부 채널들의 데이터 신호들의 출력 순서를 변경하는 기능을 가짐으로써, 데이터 구동부가 복수의 집적 회로들을 포함하는 경우에 비해, 표시 장치의 제조 비용 및 제조 시간이 절감될 수 있다.
나아가, 표시 장치는 프레임 프로토콜 데이터 또는 라인 프로토콜 데이터에 채널 선택 정보 및 데이터 출력 순서 정보를 포함시켜 데이터 구동부에 제공함으로써, 데이터 구동부는 프레임 단위로 또는 라인 단위로 데이터 신호들의 출력 순서를 변경시킬 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함된 감마 생성부에서 생성되는 감마 세트들을 설명하는 도면이다.
도 3a 및 도 3b는 도 1의 표시 장치에 포함되는 표시 패널의 실시예들을 나타내는 도면들이다.
도 4는 도 1의 표시 장치에 포함된 데이터 구동부의 일 실시예를 나타내는 도면이다.
도 5a 내지 도 5d는 도 4의 데이터 구동부에 포함된 스위치부의 동작을 설명하는 도면들이다.
도 6은 도 1의 표시 장치의 일 실시예를 나타내는 도면이다.
도 7은 도 6의 표시 장치에 포함된 데이터 구동부의 동작을 설명하는 도면이다.
도 8은 도 1의 표시 장치의 비교예를 나타내는 도면이다.
도 9는 도 8의 표시 장치에 포함된 데이터 구동부의 동작을 설명하는 도면이다.
도 10은 도 1의 표시 장치의 다른 실시예를 나타내는 도면이다.
도 11은 도 10의 표시 장치에 포함된 데이터 구동부의 동작을 설명하는 도면이다.
도 12는 도 1의 표시 장치에 포함된 데이터 구동부에 제공되는 데이터 출력 순서 변경 옵션에 대한 일 실시예를 나타내는 도면이다.
도 13 및 도 14는 도 1의 표시 장치에 포함된 제어부로부터 데이터 구동부에 제공되는 신호의 실시예를 나타내는 도면들이다.
도 15는 도 1의 표시 장치의 제1 모드에서의 동작을 설명하는 도면이다.
도 16은 도 1의 표시 장치의 제2 모드에서의 동작을 설명하는 도면이다.
도 17 및 도 18은 도 1의 표시 장치의 제3 모드에서의 동작을 설명하는 도면들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
일부 실시예가 기능 블록, 유닛 및/또는 모듈과 관련하여 첨부된 도면에서 설명된다. 당업자는 이러한 블록, 유닛 및/또는 모듈이 논리 회로, 개별 구성 요소, 마이크로 프로세서, 하드 와이어 회로, 메모리 소자, 배선 연결, 및 기타 전자 회로에 의해 물리적으로 구현된다는 것을 이해할 것이다. 이는 반도체 기반 제조 기술 또는 기타 제조 기술을 사용하여 형성 될 수 있다. 마이크로 프로세서 또는 다른 유사한 하드웨어에 의해 구현되는 블록, 유닛 및/또는 모듈의 경우, 소프트웨어를 사용하여 프로그래밍 및 제어되어 본 발명에서 논의되는 다양한 기능을 수행할 수 있으며, 선택적으로 펌웨어 및/또는 또는 소프트웨어에 의해 구동될 수 있다. 또한, 각각의 블록, 유닛 및/또는 모듈은 전용 하드웨어에 의해 구현 될 수 있거나, 일부 기능을 수행하는 전용 하드웨어와 다른 기능을 수행하는 프로세서(예를 들어, 하나 이상의 프로그래밍된 마이크로 프로세서 및 관련 회로)의 조합으로 구현 될 수 있다. 또한, 일부 실시예에서 블록, 유닛 및/또는 모듈은 본 발명의 개념의 범위를 벗어나지 않는 범주 내에서 상호 작용하는 둘 이상의 개별 블록, 유닛 및/또는 모듈로 물리적으로 분리될 수도 있다. 또한, 일부 실시예서 블록, 유닛 및/또는 모듈은 본 발명의 개념의 범위를 벗어나지 않는 범주 내에서 물리적으로 더 복잡한 블록, 유닛 및/또는 모듈로 결합될 수도 있다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다. 도 2는 도 1의 표시 장치에 포함된 감마 생성부에서 생성되는 감마 세트들을 설명하는 도면이다.
먼저 도 1을 참조하면, 표시 장치(1000)는 표시 패널(100), 제어부(200), 주사 구동부(300), 및 데이터 구동부(400)를 포함할 수 있다. 표시 장치(1000)는 감마 생성부(500)를 더 포함할 수 있다.
표시 장치(1000)는 복수의 자발광 소자들을 포함하는 자발광 표시 장치로 구현될 수 있다. 예를 들어, 표시 장치(1000)는 유기 발광 소자들을 포함하는 유기 발광 표시 장치, 무기 발광 소자들을 포함하는 표시 장치, 또는 무기 물질 및 유기 물질이 복합적으로 구성된 발광 소자들을 포함하는 표시 장치일 수 있다. 다만, 이는 예시적인 것으로서, 표시 장치(1000)는 액정 표시 장치, 플라즈마 표시 장치, 퀀텀닷 표시 장치 등으로 구현될 수도 있다.
표시 장치(1000)는 평면 표시 장치, 플렉서블(flexible) 표시 장치, 커브드(curved) 표시 장치, 폴더블(foldable) 표시 장치, 벤더블(bendable) 표시 장치, 슬라이더블(slidable) 표시 장치, 입체 표시 장치(예를 들어, 표시 장치의 전면뿐만 아니라 측면 및/또는 후면에도 영상이 표시되는 표시 장치)일 수 있다.
표시 패널(100)은 주사선들(S1 내지 Sn, 단, n은 양의 정수), 데이터선들(D1 내지 Dm, 단, m은 양의 정수), 및 화소(PX)들을 포함할 수 있다. 화소(PX)들은 데이터선들(D1 내지 Dm) 및 주사선들(S1 내지 Sn)에 전기적으로 연결될 수 있다. 하나의 주사선에 의해 동시에 제어되어 데이터 신호들을 실질적으로 동시에 공급받는 화소들(또는, 화소라인)은 하나의 화소행으로 이해될 수 있다. 예를 들어, 제1 주사선(S1)에 공급되는 주사 신호에 기초하여 데이터 신호를 수신하는 화소들은 제1 화소행으로 이해될 수 있다.
실시예에 따라, 화소(PX)들 각각에는 적어도 하나의 주사선이 접속될 수 있다. 도시되진 않았으나, 화소(PX)들은 추가적인 발광 제어선에도 접속될 수 있다.
화소(PX)들은 데이터선들(D1 내지 Dm)로부터 공급되는 데이터 신호에 대응하는 계조 및 휘도로 발광할 수 있다. 화소(PX)들 각각은 구동 트랜지스터와 적어도 하나의 스위칭 트랜지스터를 포함할 수 있다. 화소(PX)는 유기 발광 소자, 무기 발광 소자, 또는 유기 물질과 무기 물질이 복합적으로 구성된 발광 소자를 포함할 수 있다.
제어부(200)는 타이밍 제어부로서 기능할 수 있다. 일 실시예에서, 제어부(200)는 외부로부터 공급되는 클럭 신호들 및 제어 신호들에 기초하여 주사 제어 신호(SCS) 및 데이터 제어 신호(DCS)를 생성할 수 있다. 주사 제어 신호(SCS)는 주사 구동부(300)로 공급되고, 데이터 제어 신호(DCS)는 데이터 구동부(400)로 공급될 수 있다. 그리고, 제어부(200)는 외부로부터 공급되는 입력 영상 데이터(DATA0)를 재정렬하여 데이터 구동부(400)에 공급할 수 있다.
주사 제어 신호(SCS)에는 주사 스타트 펄스 및 주사 클럭 신호들이 포함될 수 있다. 주사 스타트 펄스는 주사 신호의 첫 번째 타이밍을 제어할 수 있다. 주사 클럭 신호들은 주사 스타트 펄스를 시프트시키기 위해 사용될 수 있다.
데이터 제어 신호(DCS)에는 소스 스타트 펄스 및 데이터 클럭 신호들(또는, 데이터 클럭 트레이닝 신호들)이 포함될 수 있다. 소스 스타트 펄스는 재정렬된 영상 데이터(DATA1)의 샘플링 시작 시점을 제어한다. 데이터 클럭 신호들은 샘플링 동작을 제어하기 위하여 사용된다.
제어부(200)는 표시 패널(100) 내 화소(PX)들의 배열에 대응하여 입력 영상 데이터(DATA0)를 재배열하여 영상 데이터를 생성할 수 있다. 예를 들어, 제어부(200)는 화소(PX)들의 제1 화소 배열(예를 들어, 도 3a의 화소 배열)에 대응하여 입력 영상 데이터(DATA0)를 제1 배열 타입으로 배열할 수 있다. 제1 배열 타입에서는 적색-녹색-청색이 반복될 수 있다. 다른 예로, 제어부(200)는 화소(PX)들의 제2 화소 배열(예를 들어, 도 3b의 화소 배열)에 대응하여 입력 영상 데이터(DATA0)를 제2 배열 타입으로 배열할 수 있다. 제2 배열 타입에서는 적색-녹색-청색-녹색이 반복될 수 있다.
실시예들에서, 제어부(200)는 제어 신호(CS)를 생성하고, 제어 신호(CS)를 데이터 구동부(400)에 제공할 수 있다. 예를 들어, 제어부(200)는 데이터 구동부(400)의 채널들(또는, 출력 채널)과 표시 패널(100) 내 화소(PX)들 간의 연결 관계(또는, 연결 구조)와 데이터 구동부(400)의 구동 방식에 기초하여 설정될 수 있다. 데이터 구동부(400)의 채널들(또는, 출력 채널)과 표시 패널(100) 내 화소(PX)들 간의 연결 관계에 대해서는 도 6 등을 참조하여 후술하며, 데이터 구동부(400)의 구동 방식에 대해서는 도 15 등을 참조하여 후술하기로 한다.
제어 신호(CS)는 데이터 구동부(400)의 채널들(또는, 출력 채널들) 중 일부 채널들(또는, 채널 그룹)을 선택하거나 지시하는 채널 선택 정보(SCFF)(또는, 채널 선택 레지스터)와 상기 일부 채널들(및/또는 나머지 채널들)에서 데이터 신호들이 출력되는 순서를 나타내는 데이터 출력 순서 정보(DCFF)(또는, 데이터 출력 순서 레지스터)를 포함할 수 있다. 예를 들어, 데이터 구동부(400)의 일부 채널들이 화소(PX)들과 연결되는 순서가 나머지 채널들이 화소(PX)들과 연결되는 순서와 다른 경우, 제어 신호(CS)는 데이터 구동부(400)의 일부 채널들을 지시하는 채널 선택 정보(SCFF)와, 상기 일부 채널들에서 데이터 신호들이 출력되는 순서(예를 들어, 나머지 채널들에서 데이터 신호들이 출력되는 순서와 다른 순서)를 나타내는 데이터 출력 순서 정보(DCFF)를 포함할 수 있다. 이 경우, 데이터 구동부(400)는 나머지 채널들을 통해 화소(PX)들의 화소 배열에 대응하는 제1 출력 순서로 데이터 신호들을 출력하고, 일부 채널들을 통해 제1 출력 순서와 다른 제2 출력 순서로 데이터 신호들을 출력할 수 있다. 데이터 신호들의 출력 순서를 변경하는 내용에 대해서는 도 4 등을 참조하여 후술하기로 한다.
주사 구동부(300)는 주사 제어 신호(SCS)에 기초하여 주사 신호를 화소행들에 대응하는 주사선들(S1 내지 Sn)로 공급할 수 있다. 예를 들어, 주사 구동부(300)는 주사선들(S1 내지 Sn)로 주사 신호를 순차적으로 공급할 수 있다. 주사 신호가 순차적으로 공급되면 화소(PX)들은 수평 라인 단위(또는 화소행 단위)로 선택될 수 있다.
데이터 구동부(400)는 데이터 제어 신호(DCS) 및 영상 데이터(DATA1)를 수신할 수 있다. 데이터 구동부(400)는 데이터 제어 신호(DCS)에 대응하여 데이터선들(D1 내지 Dm)로 영상 데이터(DATA1)가 변환된 아날로그 데이터 신호들을 공급할 수 있다. 데이터선들(D1 내지 Dm)로 공급된 데이터 신호들은 주사 신호에 의하여 선택된 화소(PX)들로 공급될 수 있다. 이를 위하여, 데이터 구동부(400)는 주사 신호와 동기되도록 데이터선들(D1 내지 Dm)로 데이터 신호를 공급할 수 있다.
감마 생성부(500)는 복수의 색상들에 각각 대응하는 감마 세트들(GM)(또는, 감마 전압 세트들)을 데이터 구동부(400)에 제공할 수 있다.
일 실시예에서, 감마 생성부(500)는 제1 색에 대응하는 제1 감마 세트(GM1), 제2 색에 대응하는 제2 감마 세트(GM2), 및 제3 색에 대응하는 제3 감마 세트(GM3)를 데이터 구동부(400)에 제공할 수 있다. 예를 들어, 제1 색은 적색이고, 제2 색은 녹색이며, 제3 색은 청색일 수 있다.
도 2를 참조하면, 영상 데이터(DATA1)에 포함되는 각각의 데이터의 계조 값들은 0~255계조로 표현될 수 있다. 제1 감마 세트(GM1)는 적색 데이터의 계조 값들에 대응하는 감마 전압들(또는, 계조 전압들)의 정보를 포함할 수 있다. 예를 들어, 제1 감마 세트(GM1)의 감마 전압들은 제1 감마 커브(CURVE1)에 위치할 수 있다. 제2 감마 세트(GM2)는 녹색 데이터의 계조 값들에 대응하는 감마 전압들(또는, 계조 전압들)의 정보를 포함할 수 있다. 예를 들어, 제2 감마 세트(GM2)의 감마 전압들은 제2 감마 커브(CURVE2)에 위치할 수 있다. 제3 감마 세트(GM3)는 청색 데이터의 계조 값들에 대응하는 감마 전압들(또는, 계조 전압들)의 정보를 포함할 수 있다. 예를 들어, 제3 감마 세트(GM3)의 감마 전압들은 제3 감마 커브(CURVE3)에 위치할 수 있다. 도 2에 도시된 바와 같이, 제1 감마 세트(GM1)의 전압 범위, 제2 감마 세트(GM2)의 전압 범위, 및 제3 감마 세트(GM3)의 전압 범위는 상호 다를 수 있다. 예를 들어, 255의 계조에 각각 대응하는, 제1 감마 세트(GM1)의 제1 최대 감마 전압(R_MAX), 제2 감마 세트(GM2)의 제2 최대 감마 전압(G_MAX), 및 제3 감마 세트(GM3)의 제3 최대 감마 전압(B_MAX)은 상호 다를 수 있다.
데이터 구동부(400)는 제1 내지 제3 감마 세트들(GM1, GM2, GM3)에 기초하여 영상 데이터(DATA1)에 포함되는 계조 값들을 아날로그 감마 전압들인 데이터 신호들로 변환할 수 있다.
적색, 녹색, 및 청색에 따라 제1 내지 제3 감마 커브들(CURVE1 내지 CURVE3)가 상이하므로, 계조가 동일하더라도 출력되는 데이터 신호들의 전압들은 다를 수 있다. 예를 들어, 적색 데이터, 녹색 데이터, 및 청색 데이터가 모두 255계조인 경우, 이에 대응하여 출력되는 데이터 신호들의 전압들은 서로 상이할 수 있다. 예를 들어, 적색 화소의 영상 데이터에 청색의 제3 감마 세트(GM3)가 적용된다면 영상 휘도가 의도치 않게 변하게 되고, 영상 품질이 저하될 수 있다.
따라서, 영상 데이터(DATA1)의 배열 타입에 따라 적용되는 감마 세트가 다르게 제어되어야 한다. 데이터 구동부(400)는 채널 선택 정보(SCFF)와 데이터 출력 순서 정보(DCFF)에 기초하여 감마 세트들(GM)의 적용을 제어하거나, 감마 세트들(GM)이 다르게 적용된 데이터 신호들의 출력 순서를 제어할 수 있다. 예를 들어, 데이터 구동부(400)는 적색 화소의 영상 데이터에 제1 감마 세트(GM1)를 적용할 수 있다. 예를 들어, 데이터 구동부(400)는 제1 감마 세트(GM1)가 적용된 데이터 신호가 적색 화소에 공급되도록, 즉, 적색 화소에 연결된 채널을 통해 상기 데이터 신호가 출력되도록, 데이터 신호들의 출력 순서를 제어할 수 있다.
일 실시예에서, 제어부(200), 데이터 구동부(400), 및 감마 생성부(500)의 적어도 일부의 기능은 하나의 구동 회로로 통합될 수 있다. 예를 들어, 구동 회로는 제어부(200), 데이터 구동부(400), 및 감마 생성부(500)의 기능을 수행하는 집적 회로 형태로 제공될 수 있다.
상술한 바와 같이, 데이터 구동부(400)는, 제어 신호(CS)(즉, 채널 선택 정보(SCFF)와 데이터 출력 순서 정보(DCFF))에 응답하여, 일부 채널들을 통해 제2 출력 순서로 데이터 신호들을 출력하고, 나머지 채널들을 통해 제1 출력 순서로 데이터 신호들을 출력할 수 있다. 따라서, 화소(PX)들은 대응되는 색상의(또는, 대응되는 감마 커브가 적용된) 데이터 신호들을 제공받을 수 있으며, 영상 품질의 저하가 방지될 수 있다.
도 3a 및 도 3b는 도 1의 표시 장치에 포함되는 표시 패널의 실시예들을 나타내는 도면들이다.
도 3a 및 도 3b를 참조하면, 표시 패널(100)은 복수의 화소들(PX1, PX2, PX3) 및 화소들(PX1, PX2, PX3)에 연결되는 주사선들(S1 내지 S4) 및 데이터선들(D1 내지 D4)을 포함할 수 있다.
도 3a 및 도 3b는 표시 패널(100)의 일부를 보여주는 것이며, S1 및 D1이 각각 전체 주사선들 및 데이터선들의 첫 번째 신호선으로 한정되는 것은 아니다. 예를 들어, 제1 내지 제4 주사선들(S1 내지 S4)은 연속하는 화소행들에 대응하는 주사선들인 것으로 이해될 수 있고, 제1 내지 제4 데이터선들(D1 내지 D4)은 연속하는 화소열들에 대응하는 데이터선들인 것으로 이해될 수 있다.
화소들(PX1 내지 PX3)은 제1 화소(PX1)(또는, 제1 색 화소), 제2 화소(PX2)(또는, 제2 색 화소), 및 제3 화소(PX3)(또는, 제3 색 화소)를 포함할 수 있다. 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3)는 각각 제1 색, 제2 색, 및 제3 색으로 발광할 수 있다. 일 실시예에서, 제1 색, 제2 색, 및 제3 색은 각각 서로 다른 색상이며, 적색, 녹색, 및 청색 중 하나일 수 있다.
예를 들어, 도 3a에 도시된 바와 같이, 제1 주사선(S1)에 의해 제어되는 제1 화소행에서는 적색 화소(PR), 녹색 화소(PG), 및 청색 화소(PB)의 순서로 제1 방향(DR1)으로 화소들(PX1, PX2, PX3)이 배열될 수 있다. 제1 화소행의 화소 배열이 제2 방향(DR2)에 대하여 반복될 수 있다(예를 들어, 스트라이프 화소 구조). 예를 들어, 제1 화소열(COL1)은 적색 화소(PR)를 포함하고, 제2 화소열(COL2)은 녹색 화소(PG)를 포함하며, 제3 화소열(COL3)은 청색 화소(PB)를 포함할 수 있다.
예를 들어, 도 3b에 도시된 바와 같이, 제1 주사선(S1)에 의해 제어되는 제1 화소행(및 홀수 번째 화소행들)에서는 적색 화소(PR), 녹색 화소(PG), 청색 화소(PB), 및 녹색 화소(PG)의 순서로 제1 방향(DR1)으로 화소들(PX1, PX2, PX3)이 배열될 수 있다. 제2 주사선(S2)에 의해 제어되는 제2 화소행(및 짝수 번째 화소행들)에서는 청색 화소(PB), 녹색 화소(PG), 적색 화소(PR), 및 녹색 화소(PG)의 순서로 제1 방향(DR1)으로 화소들(PX1, PX2, PX3)이 배열될 수 있다.
제1 화소행의 화소 배열과 제2 화소행의 화소 배열을 제2 방향(DR2)에 대하여 교번하여 반복될 수 있다(예를 들어, 펜타일(PENTILETM) 화소 구조). 예를 들어, 제1 화소열(COL2) 및 제3 화소열(COL3)(또는, 홀수 번째 화소열)은 적색 화소(PR) 및 청색 화소(PB)를 포함하고, 제2 화소열(COL2) 및 제4 화소열(COL4)(또는, 짝수 번째 화소열)은 녹색 화소(PG)를 포함할 수 있다. 다만, 이는 예시적인 것으로서, 화소들의 배열이 이에 한정되는 것은 아니다.
일 실시예에서, 화소들(PX1 내지 PX3)은 제4 화소(PX4)를 더 포함할 수 있다. 제4 화소(PX4)는 제4 색으로 발광할 수 있으며, 예를 들어, 제4 색은 백색 일 수 있다.
예를 들어, 도 3b에 도시된 바와 같이, 제1 주사선(S1)에 의해 제어되는 제1 화소행에서는 적색 화소(PR), 녹색 화소(PG), 및 백색 화소(PW)의 순서로 제1 방향(DR1)으로 제1 내지 제4 화소들(PX1, PX2, PX3, PX4)이 배열될 수도 있다. 제1 화소행의 화소 배열이 제2 방향(DR2)에 대하여 반복될 수도 있다(예를 들어, RGBW 스트라이프 화소 구조).
도 4는 도 1의 표시 장치에 포함된 데이터 구동부의 일 실시예를 나타내는 도면이다. 도 5a 내지 도 5d는 도 4의 데이터 구동부에 포함된 스위치부의 동작을 설명하는 도면들이다.
먼저 도 1 및 도 4를 참조하면, 데이터 구동부(400)는 쉬프트 레지스터부(401), 샘플링 래치부(402), 홀딩 래치부(403), 신호 생성부(404), 스위칭부(405) 및 출력 버퍼부(406)를 포함할 수 있다.
쉬프트 레지스터부(401)는 소스 스타트 펄스(SSP) 및 소스 쉬프트 클럭(SSC)을 수신한다. 여기서, 소스 쉬프트 클럭(SSC)은 도 1을 참조하여 설명한 데이터 클럭 신호들에 포함되거나, 데이터 클럭 트레이닝 신호들에 기초하여 데이터 구동부(400)(예를 들어, 클럭 데이터 복원 회로)에서 생성될 수 있다.
쉬프트 레지스터부(401)는 소스 쉬프트 클럭(SSC)의 1주기 마다 소스 스타트 펄스(SSP)를 쉬프트 시키면서 순차적으로 m개의 샘플링 신호들을 생성할 수 있다. 쉬프트 레지스터부(401)는 m개의 쉬프트 레지스터들(4011 내지 401m)을 포함할 수 있다.
샘플링 래치부(402)는 쉬프트 레지스터부(401)로부터 순차적으로 공급되는 샘플링 신호에 응답하여 영상 데이터(DATA1)를 순차적으로 저장할 수 있다. 샘플링 래치부(402)는 m개의 데이터들(또는, 계조 값들)을 저장하기 위한 m개의 샘플링 래치들(4021 내지 402m)을 포함할 수 있다.
홀딩 래치부(403)는 샘플링 래치부(402)로부터 데이터들을 수신하여 저장할 수 있다. 홀딩 래치부(403)는 기 저장된 데이터들을 신호 생성부(404)에 제공할 수 있다. 홀딩 래치부(403)는 m개의 홀딩 래치들(4031 내지 403m)을 포함할 수 있다.
신호 생성부(404)는 홀딩 래치부(403)로부터 데이터들을 수신하고, 데이터들에 대응하여 데이터 신호를 생성한다. 신호 생성부(404)는 m개의 디지털 아날로그 컨버터들(4041 내지 404m)을 포함할 수 있다. 디지털 아날로그 컨버터들(4041 내지 404m) 각각은 대응되는 데이터(또는, 계조 값)에 기초하여 감마 전압을 선택하고, 선택된 감마 전압을 데이터 신호로서 출력할 수 있다. 감마 전압은 감마 세트들(GM1, GM2, GM3) 중 대응되는 감마 세트에 포함될 수 있다.
도 5a를 참조하여 예를 들어, 제1 아날로그 디지털 컨버터(4041)(및 제k+1 아날로그 디지털 컨버터(404k+1), 단, k는 3보다 크고 m보다 작은 정수)는 제1 감마 세트(GM1)를 이용하며, 제1 색 아날로그 디지털 컨버터(RDAC)로 불릴 수 있다. 이 경우, 제1 색 아날로그 디지털 컨버터(RDAC)는 적색 데이터에 대응하는 적색 데이터 신호(또는, 제1 데이터 신호, 제1 데이터 전압)를 생성할 수 있다.
예를 들어, 제2 아날로그 디지털 컨버터(4042)(및 제k+2 아날로그 디지털 컨버터(404k+2))는 제2 감마 세트(GM2)를 이용하며, 제2 색 아날로그 디지털 컨버터(GDAC)로 불릴 수 있다. 이 경우, 제2 색 아날로그 디지털 컨버터(GDAC)는 녹색 데이터에 대응하는 녹색 데이터 신호(또는, 제2 데이터 신호, 제2 데이터 전압)를 생성할 수 있다.
예를 들어, 제3 아날로그 디지털 컨버터(4043)(및 제k+3 아날로그 디지털 컨버터(404k+3))는 제3 감마 세트(GM3)를 이용하며, 제3 색 아날로그 디지털 컨버터(BDAC)로 불릴 수 있다. 이 경우, 제3 색 아날로그 디지털 컨버터(BDAC)는 청색 데이터에 대응하는 청색 데이터 신호(또는, 제3 데이터 신호, 제3 데이터 전압)를 생성할 수 있다.
스위칭부(405)는 신호 생성부(404)로부터 공급된 데이터 신호들을 출력 버퍼부(406)로 전달할 수 있다. 또한, 스위칭부(405)는 제어 신호(CS)(또는, 제어 신호(CS)에 대응하는 스위칭 제어 신호)에 응답하여 신호 생성부(404) 및 출력 버퍼부(406)간의 연결 순서를 변경하거나, 신호 생성부(404)로부터 출력 버퍼부(406)로 제공되는 데이터 신호들의 전달 순서(또는, 출력 순서)를 변경할 수 있다.
스위칭부(405)는 제어 신호(CS)에 응답하여 신호 생성부(404) 및 출력 버퍼부(406)간의 연결 순서를 변경하는 구성에 대해서는 출력 버퍼부(406)를 설명한 이후에 도 5a 내지 도 5d를 참조하여 후술하기로 한다.
출력 버퍼부(406)는 스위칭부(405)로부터 제공된 데이터 신호들(또는, 데이터 전압들)을 데이터선들(D1 내지 Dm)에 전달할 수 있다. 출력 버퍼부(406)는 데이터선들(D1 내지 Dm)과 각각 연결되는 m개의 소스 버퍼들(4061 내지 406m)(또는, 소스 앰프들, 출력 버퍼들)을 포함할 수 있다. 소스 버퍼들(4061 내지 406m)은 m개의 채널들(CH1 내지 CHm)을 각각 구성하거나, 채널들(CH1 내지 CHm)로 불릴 수 있다.
도 5a를 참조하면, 제1 케이스(CASE1)에서, 데이터 출력 순서 정보(DCFF)는 적색-녹색-청색의 순서(또는, 제1 출력 순서)에 대응하는 값을 가지고, 채널 선택 정보(SCFF)는 특정 채널들을 선택하는 값을 포함하지 않을 수 있다. 이 경우, 스위칭부(405)는 모든 채널들에 대해 신호 생성부(404)로부터 제공되는 데이터 신호들을 출력 버퍼부(406)에 그대로(즉, 순서 변경 없이) 전달할 수 있다.
예를 들어, 스위칭부(405)는 제1 색 아날로그 디지털 컨버터(RDAC)인 제1 아날로그 디지털 컨버터(4041)를 제1 소스 버퍼(4061)에 연결시킬 수 있다. 이 경우, 제1 소스 버퍼(4061)(또는, 제1 채널)는 적색 데이터 신호를 출력할 수 있다. 또한, 스위칭부(405)는 제2 색 아날로그 디지털 컨버터(GDAC)인 제2 아날로그 디지털 컨버터(4042)를 제2 소스 버퍼(4062)에 연결시킬 수 있다. 이 경우, 제2 소스 버퍼(4062) (또는, 제2 채널)는 녹색 데이터 신호를 출력할 수 있다. 또한, 스위칭부(405)는 제3 색 아날로그 디지털 컨버터(BDAC)인 제3 아날로그 디지털 컨버터(4043)를 제3 소스 버퍼(4063)에 연결시킬 수 있다. 이 경우, 제3 소스 버퍼(4063)(또는, 제3 채널)는 청색 데이터 신호를 출력할 수 있다. 유사하게, 스위칭부(405)는 제k+1, 제k+2, 및 제k+3 아날로그 디지털 컨버터들(404k+1, 404k+2, 404k+3)을 제k+1, 제k+2, 및 제k+3 소스 버퍼들(406k+1, 406k+2, 406k+3)에 각각 연결시키고, 제k+1, 제k+2, 및 제k+3 소스 버퍼들(406k+1, 406k+2, 406k+3)(또는, 제k+1, 제k+2, 및 제k+3 채널들)은 적색, 녹색, 및 청색 데이터 신호들을 각각 출력할 수 있다. 즉, 전체 채널들을 통해 적색-녹색-청색의 순서로 데이터 신호들이 출력될 수 있다.
도 5b를 참조하면, 제2 케이스(CASE2)에서, 데이터 출력 순서 정보(DCFF)는 청색-녹색-적색의 순서(또는, 제2 출력 순서)에 대응하는 값을 가지고, 채널 선택 정보(SCFF)는 특정 채널들을 선택하는 값을 포함하지 않을 수 있다. 이 경우, 스위칭부(405)는 모든 채널들에 대해 신호 생성부(404)로부터 제공되는 데이터 신호들의 순서를 변경하여 출력 버퍼부(406)에 전달할 수 있다.
예를 들어, 스위칭부(405)는 제1 색 아날로그 디지털 컨버터(RDAC)인 제1 아날로그 디지털 컨버터(4041)를 제3 소스 버퍼(4063)에 연결시킬 수 있다. 이 경우, 제3 소스 버퍼(4063)(또는, 제3 채널)는 적색 데이터 신호를 출력할 수 있다. 또한, 스위칭부(405)는 제3 색 아날로그 디지털 컨버터(BDAC)인 제3 아날로그 디지털 컨버터(4043)를 제1 소스 버퍼(4061)에 연결시킬 수 있다. 이 경우, 제1 소스 버퍼(4061)(또는, 제1 채널)는 청색 데이터 신호를 출력할 수 있다. 유사하게, 스위칭부(405)는 제k+1 및 제k+3 아날로그 디지털 컨버터들(404k+1, 404k+3)을 제k+3 및 제k+1 소스 버퍼들(406k+3, 406k+1)에 각각 연결시키고, 제k+1, 제k+2, 및 제k+3 소스 버퍼들(406k+1, 406k+2, 406k+3)(또는, 제k+1, 제k+2, 및 제k+3 채널들)은 청색, 녹색, 및 적색 데이터 신호들을 각각 출력할 수 있다. 즉, 전체 채널들을 통해 청색-녹색-적색의 순서로 데이터 신호들이 출력될 수 있다.
도 5c를 참조하면, 제3 케이스(CASE3)에서, 데이터 출력 순서 정보(DCFF)는 적색-녹색-청색의 순서에 대응하는 값을 가지고, 채널 선택 정보(SCFF)는 제2 채널 그룹(CH_G2)을 선택하는 값을 포함할 수 있다. 이 경우, 스위칭부(405)는 제1 채널 그룹(CH_G1)에 대해 신호 생성부(404)로부터 제공되는 데이터 신호들을 출력 버퍼부(460)에 그대로 전달하고, 제2 채널 그룹(CH_G2)에 대해 신호 생성부(404)로부터 제공되는 데이터 신호들의 순서를 변경하여 출력 버퍼부(406)에 전달할 수 있다.
예를 들어, 스위칭부(405)는 제1 채널 그룹(CH_G1)에 대응하는 제1, 제2, 및 제 3 아날로그 디지털 컨버터들(4041, 4042, 4043)을 제1, 제2, 및 제3 소스 버퍼들(4061, 4062, 4063)에 각각 연결시키고, 제1, 제2, 및 제3 소스 버퍼들(4061, 4062, 4063)(또는, 제1, 제2, 및 제3 채널들)은 적색, 녹색, 및 청색 데이터 신호들을 각각 출력할 수 있다. 즉, 제1 채널 그룹(CH_G1)에 포함된 채널들을 통해 적색-녹색-청색의 순서로 데이터 신호들이 출력될 수 있다. 또한, 스위칭부(405)는 제k+1, 제k+2, 및 제k+3 아날로그 디지털 컨버터들(404k+1, 404k+2, 404k+3)을 제k+3, 제k+2, 및 제k+1 소스 버퍼들(406k+3, 406k+2, 406k+1)에 각각 연결시키고, 제k+1, 제k+2, 및 제k+3 소스 버퍼들(406k+1, 406k+2, 406k+3)(또는, 제k+1, 제k+2, 및 제k+3 채널들)은 청색, 녹색, 및 적색 데이터 신호들을 각각 출력할 수 있다. 즉, 제2 채널 그룹(CH_G2)에 포함된 채널들을 통해 청색-녹색-적색의 순서로 데이터 신호들이 출력될 수 있다.
도 5d를 참조하면, 제4 케이스(CASE4)에서, 데이터 출력 순서 정보(DCFF)는 청색-녹색-적색의 순서에 대응하는 값을 가지고, 채널 선택 정보(SCFF)는 제2 채널 그룹(CH_G2)을 선택하는 값을 포함할 수 있다. 이 경우, 스위칭부(405)는 청색-녹색-적색의 순서에 대응하여 제1 채널 그룹(CH_G1)에 대해 신호 생성부(404)로부터 제공되는 데이터 신호들의 순서를 변경하여 출력 버퍼부(406)에 전달할 수 있다. 또한, 스위칭부(405)는 제2 채널 그룹(CH_G2)에 대해서는 신호 생성부(404)로부터 제공되는 데이터 신호들을 출력 버퍼부(406)에 그대로 전달할 수 있다.
예를 들어, 스위칭부(405)는 제1 채널 그룹(CH_G1)에 대응하는 제1, 제2, 및 제 3 아날로그 디지털 컨버터들(4041, 4042, 4043)을 제3, 제2, 및 제1 소스 버퍼들(4063, 4062, 4061)에 각각 연결시키고, 제1, 제2, 및 제3 소스 버퍼들(4061, 4062, 4063)(또는, 제1, 제2, 및 제3 채널들)은 청색, 녹색, 및 적색 데이터 신호들을 각각 출력할 수 있다. 즉, 제1 채널 그룹(CH_G1)에 포함된 채널들을 통해 청색-녹색-적색의 순서로 데이터 신호들이 출력될 수 있다. 또한, 스위칭부(405)는 제k+1, 제k+2, 및 제k+3 아날로그 디지털 컨버터들(404k+1, 404k+2, 404k+3)을 제k+1, 제k+2, 및 제k+3 소스 버퍼들(406k+1, 406k+2, 406k+3)에 각각 연결시키고, 제k+1, 제k+2, 및 제k+3 소스 버퍼들(406k+1, 406k+2, 406k+3)(또는, 제k+1, 제k+2, 및 제k+3 채널들)은 적색, 녹색, 및 청색 데이터 신호들을 각각 출력할 수 있다. 즉, 제2 채널 그룹(CH_G2)에 포함된 채널들을 통해 적색-녹색-청색의 순서로 데이터 신호들이 출력될 수 있다.
제4 케이스(CASE4)에서, 데이터 출력 순서 정보(DCFF)는 청색-녹색-적색의 순서에 대응하는 값을 가지고, 채널 선택 정보(SCFF)는 제2 채널 그룹(CH_G2)을 선택하는 값을 가지는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 예를 들어, 데이터 출력 순서 정보(DCFF)는 적색-녹색-청색의 순서에 대응하는 값을 가지고, 채널 선택 정보(SCFF)는 제1 채널 그룹(CH_G2)을 선택하는 값을 가지는 경우에도, 스위칭부(405)는 도 5d에 도시된 바와 같이 동작할 수 있다.
상술한 바와 같이, 데이터 구동부(400)는 제어 신호(CS)(즉, 데이터 출력 순서 정보(DCFF) 및 채널 선택 정보(SCFF))에 기초하여 채널들 중 적어도 일부를 통해 출력되는 데이터 신호들의 출력 순서를 다양하게 변경할 수 있다.
도 6은 도 1의 표시 장치의 일 실시예를 나타내는 도면이다. 도 6에는 표시 패널(100)과 데이터 구동부(400)를 중심으로 표시 장치(1000)가 간략하게 도시되었다. 또한, 도 6에는 표시 패널(100)이 도 3a의 화소 배열(또는, 제1 화소 배열)로 배열된 화소들(PX1, PX2, PX3)을 포함하는 것으로 도시되었으나, 이는 예시적인 것으로, 표시 패널(100) 내 화소들(PX1, PX2, PX3)의 화소 배열이 이에 한정되는 것은 아니다. 예를 들어, 표시 패널(100)은 도 3b의 화소 배열(또는, 제2 화소 배열)로 배열된 화소들(PX1, PX2, PX3)을 포함할 수 있다. 도 7은 도 6의 표시 장치에 포함된 데이터 구동부의 동작을 설명하는 도면이다. 도 7에는 도 4를 참조하여 설명한 출력 버퍼부(406)를 중심으로 데이터 구동부(400)가 간략하게 도시되었다. 또한, 출력 버퍼부(406)를 통해 출력되는 데이터 신호들을 설명하기 위해, 도 7에는 도 4를 참조하여 설명한 신호 생성부(404)가 더 도시되었다.
먼저 도 1 및 도 6을 참조하면, 표시 패널(100)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)에는 화소들(PX1, PX2, PX3)이 배치될 수 있다. 비표시 영역(NDA)에는 데이터 구동부(400)가 실장되거나 연결될 수 있다. 비표시 영역(NDA)에는 데이터 구동부(400)와의 연결을 위한 패드들(PAD)이 배치될 수도 있다.
표시 영역(DA)은 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)을 포함할 수 있다. 예를 들어, 제2 표시 영역(DA2)은 제1 표시 영역(DA1)을 기준으로 제1 방향(DR1)에 위치할 수 있다. 비표시 영역(NDA)은 제1 표시 영역(DA1)을 기준으로 제2 방향(DR2)에 위치할 수 있다. 다만, 이는 예시적인 것으로, 제1 표시 영역(DA1), 제2 표시 영역(DA2), 및 비표시 영역(NDA)의 배치 관계가 이에 한정되는 것은 아니다. 예를 들어, 제2 표시 영역(DA2)은 제1 표시 영역(DA1)을 기준으로 제1 방향(DR1)의 반대 방향에 위치하거나, 비표시 영역(NDA)은 제1 표시 영역(DA1)을 기준으로 제2 방향(DR2)의 반대 방향에 위치할 수도 있다.
데이터 구동부(400)는 하나의 집적 회로(예를 들어, 하나의 구동 IC)로 구현될 수 있다.
데이터 구동부(400)의 제1 채널 그룹(CH_G1)에 포함된 제1 내지 제k 채널들(CH1 내지 CHk)은 제1 표시 영역(DA1) 내 화소들(PX1, PX2, PX3)에 연결될 수 있다. 데이터 구동부(400)의 제1 채널 그룹(CH_G1) 내 제1 내지 제k 채널들(CH1 내지 CHk)은 제1 표시 영역(DA1) 내 화소들(PX1, PX2, PX3)(또는, 화소열들)과 제1 방향(DR1)을 따라 순차적으로 연결될 수 있다. 예를 들어, 제1 채널(CH1)이 제1 표시 영역(DA1) 내 첫번째 화소(예를 들어, 제1 화소(PX1), 적색 화소, 또는, 첫번째 화소열))에 연결되고, 제k 채널(CHk)이 제1 표시 영역(DA1) 내 마지막 화소(예를 들어, 제3 화소(PX3), 청색 화소, 또는, 마지막 화소열))에 연결될 수 있다.
화소들(PX1, PX2, PX3)의 화소 배열(또는, 제1 화소 배열)에 대응하여, 데이터 구동부(400)의 제1 채널 그룹(CH_G1) 내 제1 내지 제k 채널들(CH1 내지 CHk)은 제1 출력 순서로 데이터 신호들을 출력할 수 있다.
예를 들어, 도 7에 도시된 바와 같이, 제1 채널(CH1)을 구성하는 제1 소스 버퍼(4061)는 제1 색 아날로그 디지털 컨버터(RDAC)에 연결되며, 제1 데이터 값(DATA_V1)에 대응하는 적색 데이터 신호를 출력할 수 있다. 제2 채널(CH2)을 구성하는 제2 소스 버퍼(4062)는 제2 색 아날로그 디지털 컨버터(GDAC)에 연결되며, 제2 데이터 값(DATA_V2)에 대응하는 녹색 데이터 신호를 출력할 수 있다. 제3 채널(CH3)을 구성하는 제3 소스 버퍼(4063)는 제3 색 아날로그 디지털 컨버터(BDAC)에 연결되며, 제3 데이터 값(DATA_V3)에 대응하는 청색 데이터 신호를 출력할 수 있다. 유사하게, 제k-2 채널(CHk-2)을 구성하는 제k-2 소스 버퍼(406k-2)는 제1 색 아날로그 디지털 컨버터(RDAC)에 연결되며, 제k-2 데이터 값(DATA_Vk-2)에 대응하는 적색 데이터 신호를 출력할 수 있다. 제k-1 채널(CHk-1)을 구성하는 제k-1 소스 버퍼(406k-1)는 제2 색 아날로그 디지털 컨버터(GDAC)에 연결되며, 제k-1 데이터 값(DATA_Vk-1)에 대응하는 녹색 데이터 신호를 출력할 수 있다. 제k 채널(CHk)을 구성하는 제k 소스 버퍼(406k)는 제3 색 아날로그 디지털 컨버터(BDAC)에 연결되며, 제k 데이터 값(DATA_Vk)에 대응하는 청색 데이터 신호를 출력할 수 있다.
즉, 데이터 구동부(400)의 제1 채널 그룹(CH_G1) 내 제1 내지 제k 채널들(CH1 내지 CHk)은 제1 방향(DR1)을 따라 적색-녹색-청색의 순서로 데이터 신호들을 출력할 수 있다.
일 실시예에서, 표시 패널(100)은 제1 팬아웃 배선들(L_FAN1)을 포함할 수 있다. 제1 팬아웃 배선들(L_FAN1)은 비표시 영역(NDA)으로부터 제1 표시 영역(DA1)을 경유하여 제2 표시 영역(DA2)까지 연장하며, 데이터 구동부(400)의 제2 채널 그룹(CH_G2)에 포함된 제k+1 내지 제m 채널들(CHk+1 내지 CHm)을 제2 표시 영역(DA2) 내 화소들(PX1, PX2, PX3)에 연결할 수 있다.
제1 팬아웃 배선들(L_FAN1)은 상호 중첩하지 않을 수 있다. 이 경우, 제2 채널 그룹(CH_G2) 내 제k+1 내지 제m 채널들(CHk+1 내지 CHm)은 표시 영역(DA2) 내 화소들(PX1, PX2, PX3)과 제1 방향(DR1)을 따라 역순차적으로 연결될 수 있다. 예를 들어, 제m 채널(CHm)이 제1 표시 영역(DA1)에 가장 인접한 첫번째 화소(예를 들어, 제1 화소(PX1), 적색 화소, 또는, 첫번째 화소열))에 연결되고, 제k+1 채널(CHk+1)이 제1 표시 영역(DA1)으로부터 가장 이격된 마지막 화소(예를 들어, 제3 화소(PX3), 청색 화소, 또는, 마지막 화소열))에 연결될 수 있다.
제2 표시 영역(DA2) 내 화소들(PX1, PX2, PX3)(또는, 화소열들)과의 연결 순서에 따라, 데이터 구동부(400)의 제2 채널 그룹(CH_G2) 내 제k+1 내지 제m 채널들(CHk+1 내지 CHm)은 제2 출력 순서로 데이터 신호들을 출력할 수 있다. 제2 출력 순서는 제1 출력 순서의 반대(또는, 역순)일 수 있다.
예를 들어, 도 7에 도시된 바와 같이, 제k+1 채널(CHk+1)을 구성하는 제k+1 소스 버퍼(406k+1)는 제3 색 아날로그 디지털 컨버터(BDAC)에 연결되며, 제k+1 데이터 값(DATA_Vk+1)에 대응하는 청색 데이터 신호를 출력할 수 있다. 제k+2 채널(CHk+2)을 구성하는 제k+2 소스 버퍼(406k+2)는 제2 색 아날로그 디지털 컨버터(GDAC)에 연결되며, 제k+2 데이터 값(DATA_Vk+2)에 대응하는 녹색 데이터 신호를 출력할 수 있다. 제k+3 채널(CHk+3)을 구성하는 제k+3 소스 버퍼(406k+3)는 제1 색 아날로그 디지털 컨버터(RDAC)에 연결되며, 제k+3 데이터 값(DATA_Vk+3)에 대응하는 적색 데이터 신호를 출력할 수 있다. 유사하게, 제m-2 채널(CHm-2)을 구성하는 제m-2 소스 버퍼(406m-2)는 제3 색 아날로그 디지털 컨버터(BDAC)에 연결되며, 제m-2 데이터 값(DATA_Vm-2)에 대응하는 청색 데이터 신호를 출력할 수 있다. 제m-1 채널(CHm-1)을 구성하는 제m-1 소스 버퍼(406m-1)는 제2 색 아날로그 디지털 컨버터(GDAC)에 연결되며, 제m-1 데이터 값(DATA_Vm-1)에 대응하는 녹색 데이터 신호를 출력할 수 있다. 제m 채널(CHm)을 구성하는 제m 소스 버퍼(406m)는 제1 색 아날로그 디지털 컨버터(RDAC)에 연결되며, 제m 데이터 값(DATA_Vm)에 대응하는 적색 데이터 신호를 출력할 수 있다.
즉, 데이터 구동부(400)의 제2 채널 그룹(CH_G2) 내 제k+1 내지 제m 채널들(CHk+1 내지 CHm)은 제1 방향(DR1)을 따라 청색-녹색-적색의 순서로 데이터 신호들을 출력할 수 있다. 따라서, 제2 표시 영역(DA2)에 배치되는 화소들(PX1, PX2, PX3) 각각은 대응되는 색상의 데이터 신호를 정상적으로 수신할 수 있다.
상술한 바와 같이, 데이터 구동부(400)의 일부 채널들(예를 들어, 제2 채널 그룹(CH_G2))은 다른 채널들(예를 들어, 제1 채널 그룹(CH_G1))과는 다른 순서로 표시 패널(100) 내 화소들(PX1, PX2, PX3)(또는, 화소열들)에 연결될 수 있다. 이 경우, 데이터 구동부(400)는 다른 채널들(예를 들어, 제1 채널 그룹(CH_G1))을 통해 제1 출력 순서로 데이터 신호들을 출력하고, 일부 채널들(예를 들어, 제2 채널 그룹(CH_G2))을 통해 제2 출력 순서로 데이터 신호들을 출력할 수 있다. 따라서, 표시 영역(DA) 내 화소들(PX1, PX2, PX3)(특히, 제2 표시 영역(DA2) 내 화소들(PX1, PX2, PX3)) 각각은 대응되는 색상의 데이터 신호를 수신하고, 원하는 휘도로 발광할 수 있다. 따라서, 표시 장치(1000)의 표시 품질의 저하가 방지될 수 있다.
도 8은 도 1의 표시 장치의 비교예를 나타내는 도면이다. 도 8에는 도 6에 대응되는 도면이 도시되었다. 도 9는 도 8의 표시 장치에 포함된 데이터 구동부의 동작을 설명하는 도면이다. 도 9에는 도 7에 대응되는 도면이 도시되었다.
도 6 내지 도 9를 참조하면, 데이터 구동부(400_C)가 2개의 구동 집적 회로들(D-IC1, D-IC2)을 포함한다는 점을 제외하고, 도 8의 표시 장치는 도 6의 표시 장치(1000)와 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
제1 구동 집적 회로(D-IC1)는 제1 채널 그룹(CH_G1)에 대응하고, 제2 구동 집적 회로(D-IC2)는 제2 채널 그룹(CH_G2)에 대응할 수 있다. 제1 구동 집적 회로(D-IC1)는 제1 출력 순서로 데이터 신호들을 출력하고, 제2 구동 집적 회로(D-IC2)는 제2 출력 순서로 데이터 신호들을 출력할 수 있다.
도 9에 도시된 바와 같이, 제1 구동 집적 회로(D-IC1)는 제1 채널(CH1), 제2 채널(CH2), 및 제3 채널(CH3)을 통해 적색, 녹색, 및 청색 데이터 신호들을 각각 출력하며, 제k-2 채널(CHk-2), 제k-1 채널(CHk-1), 및 제k 채널(CHk)을 통해 적색, 녹색, 및 청색 데이터 신호들을 각각 출력할 수 있다. 즉, 제1 구동 집적 회로(D-IC1)는 제1 내지 제k 채널들(CH1 내지 CHm)을 통해 제1 방향(DR1)을 따라 적색-녹색-청색의 순서로 데이터 신호들을 출력할 수 있다.
제2 구동 집적 회로(D-IC2)는 제1 채널(CH1), 제2 채널(CH2), 및 제3 채널(CH3)을 통해 청색, 녹색, 및 적색 데이터 신호들을 각각 출력하며, 제p-2 채널(CHp-2, 단, p=m-k), 제p-1 채널(CHp-1), 및 제p 채널(CHp)을 통해 청색, 녹색, 및 적색 데이터 신호들을 각각 출력할 수 있다. 즉, 제2 구동 집적 회로(D-IC2)는 제1 내지 제p 채널들(CH1 내지 CHp)을 통해 제1 방향(DR1)을 따라 청색-녹색-적색의 순서로 데이터 신호들을 출력할 수 있다.
다만, 제1 및 제2 표시 영역들(DA1, DA2)에 상호 다른 출력 순서들로 데이터 신호들을 공급하기 위한 2개의 집적 회로들, 즉, 제1 및 제2 구동 집적 회로들(D-IC1, D-IC2)에 의해, 표시 장치의 제조 비용이 증가할 수 있다. 또한, 2개의 집적 회로들을 표시 패널(100)에 실장하거나 연결하고 본딩 검사를 개별적으로 수행하면서 제조 시간도 증가할 수 있다. 또한, 구동 집적 회로가 제1 구동 집적 회로(D-IC1)와 같이 제1 출력 순서로 데이터 신호를 출력하거나 제2 구동 집적 회로(D-IC2)와 같이 제2 출력 순서로 데이터 신호를 출력하기 위해, 채널들 전체에 대해 데이터 신호의 출력 순서를 변경하는 기능도 요구된다(도 5a 및 도 5b 참고).
본 발명의 실시예들에 따른 데이터 구동부(400)는 하나의 집적 회로로 구현되고, 제어 신호(CS)(즉, 데이터 출력 순서 정보(DCFF) 및 채널 선택 정보(SCFF))에 응답하여 일부 채널들의 데이터 출력 순서를 변경하는 기능을 제공함으로써, 표시 장치의 제조 비용 및 제조 시간이 절감될 수 있다.
도 10은 도 1의 표시 장치의 다른 실시예를 나타내는 도면이다. 도 10에는 도 6에 대응하는 도면이 도시되었다. 도 11은 도 10의 표시 장치에 포함된 데이터 구동부의 동작을 설명하는 도면이다. 도 11에는 도 7에 대응되는 도면이 도시되었다.
도 6, 도 7, 도 10, 및 도 11을 참조하면, 표시 패널(100)(또는, 표시 영역(DA))이 제3 표시 영역(DA3)을 더 포함한다는 점과, 데이터 구동부(400)가 제3 채널 그룹(CH_G3)을 더 포함한다는 점을 제외하고, 도 10의 표시 장치(1000)는 도 6의 표시 장치(1000)와 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
제3 표시 영역(DA3)은 제1 표시 영역(DA1)을 기준으로 제1 방향(DR1)의 반대 방향에 위치할 수 있다. 달리 말해, 제3 표시 영역(DA3)은 제1 표시 영역(DA1)을 사이에 두고 제2 표시 영역(DA2)으로부터 이격될 수 있다.
데이터 구동부(400)의 제1 채널 그룹(CH_G1)에 포함된 제q+1 내지 제q+k 채널들(CHq+1 내지 CHq+k)은 제1 표시 영역(DA1) 내 화소들(PX1, PX2, PX3)에 연결될 수 있다. 화소들(PX1, PX2, PX3)의 화소 배열(또는, 제1 화소 배열)에 대응하여, 데이터 구동부(400)의 제1 채널 그룹(CH_G1) 내 제q+1 내지 제q+k 채널들(CHq+1 내지 CHq+k)은 제1 출력 순서로 데이터 신호들을 출력할 수 있다. 도 11에 도시된 바와 같이, 데이터 구동부(400)의 제1 채널 그룹(CH_G1) 내 제q+1 내지 제q+k 채널들(CHq+1 내지 CHq+k)은 제1 방향(DR1)을 따라 적색-녹색-청색의 순서로 데이터 신호들을 출력할 수 있다.
데이터 구동부(400)의 제2 채널 그룹(CH_G2)에 포함된 제q+k+1 내지 제m 채널들(CHq+k+1 내지 CHm)은 제1 팬아웃 배선들(L_FAN1)을 통해 제2 표시 영역(DA2) 내 화소들(PX1, PX2, PX3)에 연결될 수 있다. 데이터 구동부(400)의 제2 채널 그룹(CH_G2)에 포함된 제q+k+1 내지 제m 채널들(CHq+k+1 내지 CHm)은 제2 표시 영역(DA2) 내 화소들(PX1, PX2, PX3)에 역순차적으로 연결될 수 있다. 제2 표시 영역(DA2) 내 화소들(PX1, PX2, PX3)(또는, 화소열들)과의 연결 순서에 따라, 데이터 구동부(400)의 제2 채널 그룹(CH_G2)에 포함된 제q+k+1 내지 제m 채널들(CHq+k+1 내지 CHm)은 제2 출력 순서로 데이터 신호들을 출력할 수 있다. 도 11에 도시된 바와 같이, 데이터 구동부(400)의 제2 채널 그룹(CH_G2)에 포함된 제q+k+1 내지 제m 채널들(CHq+k+1 내지 CHm)은 제1 방향(DR1)을 따라 청색-녹색-적색의 순서로 데이터 신호들을 출력할 수 있다.
일 실시예에서, 표시 패널(100)은 제2 팬아웃 배선들(L_FAN2)을 더 포함할 수 있다. 제2 팬아웃 배선들(L_FAN2)은 비표시 영역(NDA)으로부터 제1 표시 영역(DA1)을 경유하여 제3 표시 영역(DA3)까지 연장하며, 데이터 구동부(400)의 제3 채널 그룹(CH_G3)에 포함된 제1 내지 제q 채널들(CH1 내지 CHq)을 제3 표시 영역(DA3) 내 화소들(PX1, PX2, PX3)에 연결할 수 있다.
제2 팬아웃 배선들(L_FAN2)은 상호 중첩하지 않을 수 있다. 이 경우, 제3 채널 그룹(CH_G3) 내 제1 내지 제k 채널들(CH1 내지 CHk)은 표시 영역(DA2) 내 화소들(PX1, PX2, PX3)과 제1 방향(DR1)을 따라 역순차적으로 연결될 수 있다. 예를 들어, 제1 채널(CH1)이 제1 표시 영역(DA1)에 가장 인접한 화소(예를 들어, 제3 화소(PX3), 청색 화소, 또는, 제3 표시 영역(DA3) 내 마지막 화소열))에 연결되고, 제q 채널(CHq)이 제1 표시 영역(DA1)으로부터 가장 이격된 화소(예를 들어, 제1 화소(PX1), 적색 화소, 또는, 제3 표시 영역(DA3) 내 첫번째 화소열))에 연결될 수 있다.
제3 표시 영역(DA3) 내 화소들(PX1, PX2, PX3)(또는, 화소열들)과의 연결 순서에 따라, 데이터 구동부(400)의 제3 채널 그룹(CH_G3) 내 제1 내지 제k 채널들(CH1 내지 CHk)은 제2 출력 순서로 데이터 신호들을 출력할 수 있다.
예를 들어, 도 11에 도시된 바와 같이, 제1 채널(CH1)을 구성하는 제1 소스 버퍼(4061)는 제3 색 아날로그 디지털 컨버터(BDAC)에 연결되며, 제1 데이터 값(DATA_V1)에 대응하는 청색 데이터 신호를 출력할 수 있다. 제2 채널(CH2)을 구성하는 제2 소스 버퍼(4062)는 제2 색 아날로그 디지털 컨버터(GDAC)에 연결되며, 제2 데이터 값(DATA_V2)에 대응하는 녹색 데이터 신호를 출력할 수 있다. 제3 채널(CH3)을 구성하는 제3 소스 버퍼(4063)는 제1 색 아날로그 디지털 컨버터(RDAC)에 연결되며, 제3 데이터 값(DATA_V3)에 대응하는 적색 데이터 신호를 출력할 수 있다. 유사하게, 제q-2 채널(CHq-2)을 구성하는 제q-2 소스 버퍼(406q-2)는 제3 색 아날로그 디지털 컨버터(BDAC)에 연결되며, 제q-2 데이터 값(DATA_Vq-2)에 대응하는 청색 데이터 신호를 출력할 수 있다. 제q-1 채널(CHq-1)을 구성하는 제q-1 소스 버퍼(406q-1)는 제2 색 아날로그 디지털 컨버터(GDAC)에 연결되며, 제q-1 데이터 값(DATA_Vq-1)에 대응하는 녹색 데이터 신호를 출력할 수 있다. 제q 채널(CHq)을 구성하는 제q 소스 버퍼(406q)는 제1 색 아날로그 디지털 컨버터(RDAC)에 연결되며, 제q 데이터 값(DATA_Vq)에 대응하는 적색 데이터 신호를 출력할 수 있다.
즉, 데이터 구동부(400)의 제3 채널 그룹(CH_G3) 내 제1 내지 제q 채널들(CH1 내지 CHq)은 제1 방향(DR1)을 따라 청색-녹색-적색의 순서로 데이터 신호들을 출력할 수 있다. 따라서, 제3 표시 영역(DA3)에 배치되는 화소들(PX1, PX2, PX3) 각각은 대응되는 색상의 데이터 신호를 정상적으로 수신할 수 있다.
상술한 바와 같이, 데이터 구동부(400)의 일부 채널들(예를 들어, 제1 및 제3 채널 그룹들(CH_G1, GH_G3))은 다른 채널들(예를 들어, 제1 채널 그룹(CH_G1))과는 다른 순서로 표시 패널(100) 내 화소들(PX1, PX2, PX3)(또는, 화소열들)에 연결될 수 있다. 이 경우, 데이터 구동부(400)는 다른 채널들(예를 들어, 제1 채널 그룹(CH_G1))을 통해 제1 출력 순서로 데이터 신호들을 출력하고, 일부 채널들(예를 들어, 제2 및 제3 채널 그룹들(CH_G2, GH_G3))을 통해 제2 출력 순서로 데이터 신호들을 출력할 수 있다. 따라서, 표시 영역(DA) 내 화소들(PX1, PX2, PX3)(특히, 제2 및 제3 표시 영역(DA2, DA3) 내 화소들(PX1, PX2, PX3)) 각각은 대응되는 색상의 데이터 신호를 수신하고, 원하는 휘도로 발광할 수 있다. 따라서, 표시 장치(1000)의 표시 품질의 저하가 방지될 수 있다.
또한, 도 8 및 도 9를 참조하여 설명한 바와 같이, 데이터 구동부(400)가 하나의 집적 회로로 구현되고, 제어 신호(CS)(즉, 데이터 출력 순서 정보(DCFF) 및 채널 선택 정보(SCFF))에 응답하여 일부 채널들의 데이터 출력 순서를 변경하는 기능을 제공함으로써, 표시 장치(1000)의 제조 비용 및 제조 시간이 절감될 수 있다.
도 12는 도 1의 표시 장치에 포함된 데이터 구동부에 제공되는 데이터 출력 순서 변경 옵션에 대한 일 실시예를 나타내는 도면이다. 도 12는 데이터 구동부(400)(또는, 도 7 및 도 11의 데이터 구동부(400))에 적용될 수 있는 옵션에 대한 실시예를 나타낸다.
도 1 및 도 12를 참조하면, 제어부(200)는 제어 신호(CS)를 데이터 구동부(400)에 제공할 수 있다. 제어 신호(CS)는 데이터 출력 순서 정보(DCFF)(또는, 데이터 출력 순서 레지스터) 및 채널 선택 정보(SCFF)(또는, 채널 선택 레지스터)를 포함할 수 있다.
데이터 출력 순서 정보(DCFF)는 기본적인 데이터 출력 순서와 선택된 채널에 대한 데이터 출력 순서에 대한 설정 값을 포함할 수 있다. 데이터 출력 순서 정보(DCFF)는 2비트로 표현될 수 있으나, 이에 한정되는 것은 아니다.
예를 들어, 데이터 출력 순서 정보(DCFF)의 설정 값이 "HH"인 경우, 모든 채널들이 제1 출력 순서로 데이터 신호들을 출력할 수 있다. 예를 들어, 제1 채널(CH1)은 적색 데이터 신호(R)를, 제2 채널(CH2)은 녹색 데이터 신호(G)를, 제3 채널(CH3)은 청색 데이터 신호(B)를 출력할 수 있다. 유사하게, 제2248 채널(CH2248)(즉, 제m-2 채널)은 적색 데이터 신호(R)를, 제2249 채널(CH2249)(즉, 제m-1 채널)은 녹색 데이터 신호(G)를, 제2250 채널(CH2250)(즉, 제m 채널)은 청색 데이터 신호(B)를 출력할 수 있다.
예를 들어, 데이터 출력 순서 정보(DCFF)의 설정 값이 "LL"인 경우, 모든 채널들이 제2 출력 순서로 데이터 신호들을 출력할 수 있다. 예를 들어, 제1 채널(CH1), 제2 채널(CH2), 제3 채널(CH3), 제2248 채널(CH2248), 제2249 채널(CH2249), 및 제2250 채널(CH2250)은 청색, 녹색, 적색, 청색, 녹색, 및 적색 데이터 신호들을 출력할 수 있다.
예를 들어, 데이터 출력 순서 정보(DCFF)의 설정 값이 "HL"인 경우, 채널들은 제1 출력 순서로 데이터 신호들을 출력하되, 선택된 채널들은 제2 출력 순서로 데이터 신호들을 출력할 수 있다. 예를 들어, 선택된 채널들보다 이전에 위치한 채널들은 적색-녹색-청색 순서(즉, RGB 순서)로 데이터 신호들을 출력하되, 선택된 채널들은 청색-녹색-적색 순서(즉, BGR 순서)로 데이터 신호들을 출력하며, 선택된 채널들보다 이후에 위치한 채널들은 다시 적색-녹색-청색 순서(즉, RGB 순서)로 데이터 신호들을 출력할 수 있다. 예를 들어, "HL"의 데이터 출력 순서 정보(DCFF)는, 도 6의 표시 장치(1000) 또는 도 7의 데이터 구동부(400)에 적용될 수 있다.
예를 들어, 데이터 출력 순서 정보(DCFF)의 설정 값이 "LH"인 경우, 채널들은 제2 출력 순서로 데이터 신호들을 출력하되, 선택된 채널들은 제1 출력 순서로 데이터 신호들을 출력할 수 있다. 예를 들어, 선택된 채널들보다 이전에 위치한 채널들은 청색-녹색-적색 순서(즉, BGR 순서)로 데이터 신호들을 출력하되, 선택된 채널들은 적색-녹색-청색 순서(즉, RGB 순서)로 데이터 신호들을 출력하며, 선택된 채널들보다 이후에 위치한 채널들은 다시 청색-녹색-적색 순서(즉, BGR 순서)로 데이터 신호들을 출력할 수 있다. 예를 들어, "LH"의 데이터 출력 순서 정보(DCFF)는, 도 10의 표시 장치(1000) 또는 도 11의 데이터 구동부(400)에 적용될 수 있다.
채널 선택 정보(SCFF)는 채널들 중 선택된 채널들에 대한 설정 값(또는, 선택 값)을 포함할 수 있다. 채널 선택 정보(SCFF)는 2비트로 표현될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 다양한 제품(즉, 표시 장치(1000)가 적용되는 제품)에 따라 선택된 채널들의 폭 또는 위치가 다양한 경우, 상기 선택된 채널들의 다양한 유형들을 각각을 정의하기 위해 보다 많은 비트가 할당될 수도 있다.
일 실시예에서, 채널 선택 정보(SCFF)의 첫번째 값(또는, 첫번째 비트)는 선택된 채널들 중 첫번째 채널을 지시하거나 나타내고, 채널 선택 정보(SCFF)의 두번째 값(또는, 두번째 비트)는 선택된 채널들 중 마지막 채널을 지시하거나 나타낼 수 있다.
예를 들어, 채널 선택 정보(SCFF)의 설정 값이 "HH"인 경우, 제1126 내지 제2250 채널들(CH1126 내지 CH2250)이 선택될 수 있다. 예를 들어, "HH"의 채널 선택 정보(SCFF)는, 도 6의 표시 장치(1000) 또는 도 7의 데이터 구동부(400)에 적용될 수 있다(즉, k는 1125임).
예를 들어, 채널 선택 정보(SCFF)의 설정 값이 "HL"인 경우, 제1126 내지 제1500 채널들(CH1126 내지 CH1500)이 선택될 수 있다. 예를 들어, "HL"의 채널 선택 정보(SCFF)는, 도 10의 표시 장치(1000) 또는 도 11의 데이터 구동부(400)에 적용될 수 있다(즉, q는 1125이고, k는 1500).
예를 들어, 채널 선택 정보(SCFF)의 설정 값이 "LH"인 경우, 제751 내지 제2250 채널들(CH751 내지 CH2250)이 선택될 수 있다. 예를 들어, "LH"의 채널 선택 정보(SCFF)는, 도 6의 표시 장치(1000) 또는 도 7의 데이터 구동부(400)에 적용될 수 있다(즉, k는 750임).
예를 들어, 채널 선택 정보(SCFF)의 설정 값이 "LL"인 경우, 제751 내지 제1500 채널들(CH1126 내지 CH1500)이 선택될 수 있다. 예를 들어, "HL"의 채널 선택 정보(SCFF)는, 도 10의 표시 장치(1000) 또는 도 11의 데이터 구동부(400)에 적용될 수 있다(즉, q는 750이고, k는 1500).
상술한 바와 같이, 채널들(또는, 선택된 채널 및/또는 선택되지 않은 채널들)을 통해 데이터 신호들을 출력되는 순서를 정의하는 데이터 출력 순서 정보(DCFF)(또는, 데이터 출력 순서 레지스터) 및 채널들 중 일부 채널들을 선택하는 채널 선택 정보(SCFF)(또는, 채널 선택 레지스터)를 제공함으로써, 데이터 구동부(400)(또는, 하나의 집적 회로로 구현된 데이터 구동부(400))는 데이터 출력 순서 변경이 필요한 다양한 표시 장치(1000)에 사용될 수 있다.
도 13 및 도 14는 도 1의 표시 장치에 포함된 제어부로부터 데이터 구동부에 제공되는 신호의 실시예를 나타내는 도면들이다.
먼저 도 1 및 도 13을 참조하면, 프레임(또는, 프레임 구간) 동안 제어부(200)로부터 데이터 구동부(400)에 제공되는 신호는 프레임 데이터로 불릴 수 있다. 또한, 프레임 내 라인마다(또는, 화소행에 대응하는 액티브 구간마다) 제어부(200)로부터 데이터 구동부(400)에 제공되는 신호는 라인 데이터로 불릴 수 있다.
라인 데이터는 데이터 인에이블(DE) 프로토콜, 라인 프로토콜 데이터(또는, horizontal 프로토콜; H 프로토콜), 액티브 디스플레이 데이터, 및 수평 블랭크 데이터를 포함할 수 있다. 프레임들(또는, 프레임 데이터들) 사이의 수직 블랭크(또는, 수직 블랭크 구간)에서, 라인 데이터(또는, 프레임 데이터)는 액티브 디스플레이 데이터 대신에 프레임 프로토콜 데이터를 포함할 수 있다.
데이터 인에이블 프로토콜은 화소행에 대응하는 데이터의 전송 시작을 알려주거나 상기 데이터가 인가되는 타이밍을 알려줄 수 있다. 예를 들어, 데이터 인에이블 프로토콜은, 제N 프레임(단, N은 양의 정수)의 n번째 화소행에 대응하는 데이터, 제N+1 프레임의 첫번째 화소행에 대응하는 데이터 등의 전송 시작을 알릴 수 있다.
라인 프로토콜 데이터는 액티브 디스플레이 데이터 또는 프레임 프로토콜 데이터가 전송됨을 알려주거나, 수직 블랭크 구간임을 알려줄 수 있다. 실시예에 따라, 라인 프로토콜 데이터는 라인 단위로 데이터 구동부(400)의 동작 옵션을 결정하는 설정 정보를 더 포함할 수 있다.
액티브 디스플레이 데이터는 하나의 화소행에 포함된 화소들에 대응하는 데이터 값들(예를 들어, 계조 값들)을 포함할 수 있다.
프레임 프로토콜 데이터는 프레임 단위로 데이터 구동부(400)의 동작 옵션을 결정하는 설정 정보(또는, 설정 데이터)를 포함할 수 있다.
도 14를 참조하면, 동기 신호(SYNC)가 논리 하이 레벨을 가지는 경우 액티브 구간이 설정되고, 동기 신호(SYNC)가 논리 로우 레벨을 가지는 경우 블랭크 구간이 설정될 수 있다. 액티브 구간에서 제어부(200)로부터 데이터 구동부(400)로 액티브 데이터(예를 들어, 액티브 디스플레이 데이터)가 전송되며, 블랭크 구간에서 제어부(200)로부터 데이터 구동부(400)로 프레임 프로토콜 및 블랭크 데이터가 전송될 수 있다.
첫번째 프레임이 시작하기 이전에, 제어부(200)로부터 데이터 구동부(400)로 클럭 트레이닝 패턴이 전송될 수 있다. 이 경우, 데이터 구동부(400)는 클럭 트레이닝 패턴으로부터 데이터 클럭 신호(즉, 데이터 샘플링 동작에 이용되는 데이터 클럭 신호)를 복원할 수 있다. 클럭 신호가 정상적으로 복원된 이후에 첫번째 프레임이 시작될 수 있다.
일 실시예에서, 데이터 출력 순서 정보(DCFF)(또는, 데이터 출력 순서 레지스터) 및 채널 선택 정보(SCFF)(또는, 채널 선택 레지스터) 중 적어도 하나는 프레임 프로토콜 데이터에 포함될 수 있다. 도 13에 도시된 바와 같이, 제어부(200)는 데이터 출력 순서 정보(DCFF) 및 채널 선택 정보(SCFF)가 포함된 프레임 프로토콜 데이터를 데이터 구동부(400)에 전송할 수 있다. 이 경우, 데이터 구동부(400)는 수직 블랭크 구간에서 다음 프레임에 채널들을 통해 출력될 데이터 신호들의 출력 순서를 변경할 수 있다. 즉, 데이터 구동부(400)는 프레임 단위로 채널들을 통해 출력되는 데이터 신호들의 출력 순서를 변경할 수 있다.
다른 실시예에서, 도 14에 도시된 바와 같이, 데이터 출력 순서 정보(DCFF) 및 채널 선택 정보(SCFF) 중 적어도 하나는 라인 프로토콜 데이터에 포함될 수 있다. 예를 들어, 제어부(200)는 데이터 출력 순서 정보(DCFF) 및 채널 선택 정보(SCFF)가 포함된 라인 프로토콜 데이터를 데이터 구동부(400)에 전송할 수 있다. 예를 들어, 하나의 화소행에 대응하는 액티브 구간마다, 라인 프로토콜이 제어부(200)로부터 데이터 구동부(400)에 전송될 수 있다. 이 경우, 데이터 구동부(400)는, 해당 액티브 구간의 수평 블랭크 구간(즉, 수평 블랭크 데이터가 전송되는 구간)에서, 채널들을 통해 출력되는 데이터 신호들의 출력 순서를 변경할 수 있다.
이하, 도 15 내지 도 18을 참조하여 프레임 단위로 또는 라인 단위로 데이터 구동부(400)의 채널들의 데이터 출력 순서가 변경되는 경우를 설명한다.
도 15는 도 1의 표시 장치의 제1 모드에서의 동작을 설명하는 도면이다. 도 16은 도 1의 표시 장치의 제2 모드에서의 동작을 설명하는 도면이다. 도 17 및 도 18은 도 1의 표시 장치의 제3 모드에서의 동작을 설명하는 도면들이다. 도 15, 도 16, 및 도 18에는 표시 패널(100)이 도 3b의 화소 배열(또는, 제2 화소 배열)로 배열된 화소들(PX1, PX2, PX3)을 포함하는 경우, 제1 내지 제4 데이터선들(D1 내지 D4)에 제공되는 데이터 신호들이 도시되었다. 도 15 내지 도 18의 실시예들에 도 6의 표시 패널(100) 또는 도 10의 표시 패널(100)이 적용될 수 있다.
먼저 도 1 및 도 15를 참조하면, 제1 모드(MODE1)에서 표시 장치(1000)는 일반적인 주사 및 기입 구동을 수행할 수 있다. 예를 들어, 제1 프레임(FRAME1) 및 제2 프레임(FRAME2) 각각에서, 데이터 구동부(400)는 전체 화소행들에 데이터 신호들이 제공될 수 있다. 예를 들어, 도 3b에 도시된 제1 화소행(및 홀수 번째 화소행)에 대응하여 제1 내지 제4 데이터선들(D1 내지 D4)에 적색-녹색-청색-녹색 순서(즉, 제1 출력 순서)의 데이터 신호들이 제공될 수 있다. 또한, 도 3b에 도시된 제2 화소행(및 짝수 번째 화소행)에 대응하여 제1 내지 제4 데이터선들(D1 내지 D4)에 청색-녹색-적색-녹색 순서(즉, 제2 출력 순서)의 데이터 신호들이 제공될 수 있다. 즉, 데이터 신호들의 출력 순서가 화소행마다 변경될 수 있다. 이를 위해, 데이터 출력 순서 정보(DCFF)는 라인 프로토콜 데이터에 포함되고, 화소행마다 제어부(200)로부터 데이터 구동부(400)에 전송될 수 있다. 도 12를 참조하여 예를 들어, 데이터 출력 순서 정보(DCFF)는 화소행 단위로 "HL" 및 "LH"의 설정 값을 교번하여 가질 수 있다.
선택된 채널들은 변경되지 않으므로(예를 들어, 도 6의 표시 패널(100) 또는 도 10의 표시 패널(100)의 구조가 변경되지는 않으므로), 채널 선택 정보(SCFF)는 라인 프로토콜 데이터에 포함되지 않을 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 채널 선택 정보(SCFF)도 라인 프로토콜 데이터 포함되고, 데이터 출력 순서 정보(DCFF)와 함께 화소행마다 제어부(200)로부터 데이터 구동부(400)에 전송될 수도 있다.
도 1 및 도 16을 참조하면, 제2 모드(MODE2)에서 표시 장치(1000)는 부분 주사 구동을 수행할 수 있다. 예를 들어, 표시 장치(1000)가 정지 영상을 표시하는 경우, 소비 전력 감소를 위해 표시 장치(1000)는 저주파수로 구동할 수 있다. 또한, 저주파수 구동시 영상 플리커를 방지하기 위해, 표시 장치(1000)는 주기적으로 상호 다른 일부 화소행들을 주사할 수 있다.
예를 들어, 제1 프레임(FRAME1)에서 홀수 번째 화소행들(L_ODD)에만 데이터 신호들이 제공될 수 있다. 제1 프레임(FRAME1) 동안 제1 내지 제4 데이터선들(D1 내지 D4)에 적색-녹색-청색-녹색 순서(즉, 제1 출력 순서)의 데이터 신호들만이 제공될 수 있다. 예를 들어, 제2 프레임(FRAME2)에서 짝수 번째 화소행들(L_EVEN)에만 데이터 신호들이 제공될 수 있다. 제2 프레임(FRAME2) 동안 제1 내지 제4 데이터선들(D1 내지 D4)에 청색-녹색-적색-녹색 순서(즉, 제2 출력 순서)의 데이터 신호들만이 제공될 수 있다. 즉, 데이터 신호들의 출력 순서가 프레임마다 변경될 수 있다. 이를 위해, 데이터 출력 순서 정보(DCFF)는 프레임 프로토콜 데이터에 포함되고, 프레임마다 제어부(200)로부터 데이터 구동부(400)에 전송될 수 있다. 도 12를 참조하여 예를 들어, 데이터 출력 순서 정보(DCFF)는 프레임 단위로 "HL" 및 "LH"의 설정 값을 교번하여 가질 수 있다.
선택된 채널들은 변경되지 않으므로, 채널 선택 정보(SCFF)는 프레임 프로토콜 데이터에 포함되지 않을 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 채널 선택 정보(SCFF)도 프레임 프로토콜 데이터 포함되고, 데이터 출력 순서 정보(DCFF)와 함께 프레임마다 제어부(200)로부터 데이터 구동부(400)에 전송될 수도 있다.
도 1, 도 17, 및 도 18을 참조하면, 제3 모드(MODE3)에서 표시 패널(100)의 제1 서브 영역(DA_S1)에는 동영상이 표시되고, 표시 패널(100)의 제2 서브 영역(DA_S2)에는 정지 영상이 표시될 수 있다. 제1 서브 영역(DA_S1) 및 제2 서브 영역(DA_S2)은 가상의 경계선(BL)에 의해 구분될 수 있다. 경계선(BL)은 소정의 화소행에 대응할 수 있다. 이 경우, 제1 서브 영역(DA_S1)은 제1 주파수(F1, 예를 들어, 60Hz)로 구동되고, 제2 서브 영역(DA_S2)은 제2 주파수(F2, 예를 들어, 30Hz)로 구동될 수 있다. 즉, 소비 전력 저감을 위해 제1 서브 영역(DA_S1)과 제2 서브 영역(DA_S2)은 서로 다른 구동 주파수로 구동(예를 들어, 멀티-주파수 구동(multi- frequency driving))될 수 있다.
제1 프레임(FRAME1) 및 제2 프레임(FRAME2)에서 제1 서브 영역(DA_S1)에 대하여 전체 주사 구동이 수행되고, 제2 서브 영역(DA_S2)에 대하여 부분 주사 구동이 수행될 수 있다.
예를 들어, 도 18에 도시된 바와 같이, 제1 프레임(FRAME1) 및 제2 프레임(FRAME2)에서, 제1 서브 영역(DA_S1)의 제1 화소행(및 홀수 번째 화소행)에 대응하여 제1 내지 제4 데이터선들(D1 내지 D4)에 적색-녹색-청색-녹색 순서(즉, 제1 출력 순서)의 데이터 신호들이 제공될 수 있다. 또한, 제1 서브 영역(DA_S1)의 제2 화소행(및 짝수 번째 화소행)에 대응하여 제1 내지 제4 데이터선들(D1 내지 D4)에 청색-녹색-적색-녹색 순서(즉, 제2 출력 순서)의 데이터 신호들이 제공될 수 있다. 즉, 제1 프레임(FRAME1) 및 제2 프레임(FRAME2)에서 제1 서브 영역(DA_S1)에 대한 데이터 신호들의 출력 순서가 화소행마다 변경될 수 있다. 이를 위해, 제1 서브 영역(DA_S1)에 대한 데이터 출력 순서 정보(DCFF)는 라인 프로토콜 데이터에 포함되고, 화소행마다 제어부(200)로부터 데이터 구동부(400)에 전송될 수 있다.
한편, 제1 프레임(FRAME1)에서 제2 서브 영역(DA_S2)의 홀수 번째 화소행들(L_ODD)에만 데이터 신호들이 제공될 수 있다. 제1 프레임(FRAME1) 동안 제2 서브 영역(DA_S2)에 대응하여 적색-녹색-청색-녹색 순서(즉, 제1 출력 순서)의 데이터 신호들이 제공될 수 있다. 또한, 제2 프레임(FRAME2)에서 제2 서브 영역(DA_S2)의 짝수 번째 화소행들(L_EVEN)에만 데이터 신호들이 제공될 수 있다. 제2 프레임(FRAME2) 동안 제2 서브 영역(DA_S2)에 대응하여 청색-녹색-적색-녹색 순서(즉, 제2 출력 순서)의 데이터 신호들이 제공될 수 있다. 즉, 제2 서브 영역(DA_S2)에 대한 데이터 신호들의 출력 순서는 프레임마다 변경될 수 있다. 따라서, 제2 서브 영역(DA_S2)의 첫번째 화소행에 대응하여 데이터 출력 순서 정보(DCFF)는 라인 프로토콜 데이터에 포함되고, 제어부(200)로부터 데이터 구동부(400)에 전송될 수 있다. 이후 다음 프레임이 시작되기 전까지 데이터 신호들의 출력 순서가 변경되지 않으므로, 제2 서브 영역(DA_S2)의 첫번째 화소행에 대응하여 제어부(200)로부터 데이터 구동부(400)에 데이터 출력 순서 정보(DCFF)가 별도로 제공되지 않을 수도 있다. 다만, 이에 한정되는 것은 아니다. 예를 들어, 동일한 설정 값을 가지는 데이터 출력 순서 정보(DCFF)가 제2 서브 영역(DA_S2)에 대응하는 라인 프로토콜 데이터들에 포함되며, 다음 프레임이 시작되기 전까지 화소행 단위로 제어부(200)로부터 데이터 구동부(400)에 전송될 수도 있다.
상술한 바와 같이, 데이터 출력 순서 정보(DCFF)(또는, 데이터 출력 순서 레지스터) 및 채널 선택 정보(SCFF)(또는, 채널 선택 레지스터)는 프레임 프로토콜 데이터 또는 라인 프로토콜 데이터에 포함되며, 제어부(200)로부터 데이터 구동부(400)에 제공될 수 있다. 데이터 출력 순서 정보(DCFF) 및/또는 채널 선택 정보(SCFF)가 포함된 프레임 프로토콜 데이터가 전송되는 경우, 데이터 구동부(400)는 해당 프레임과 다음 프레임 사이의 블랭크 구간에서 데이터 신호들의 출력 순서를 변경할 수 있다. 데이터 출력 순서 정보(DCFF) 및/또는 채널 선택 정보(SCFF)가 포함된 라인 프로토콜 데이터가 전송되는 경우, 데이터 구동부(400)는 해당 라인의 수평 블랭크 구간(즉, 수평 블랭크 데이터가 전송되는 구간)에 데이터 신호들의 출력 순서를 변경할 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 패널 200: 제어부
300: 주사 구동부 400: 데이터 구동부
401: 쉬프트 레지스터부 402: 샘플링 래치부
403: 홀딩 래치부 404: 신호 생성부
405: 스위칭부 406: 출력 버퍼부
500: 감마 생성부 1000: 표시 장치
COL: 화소열 CH: 채널
CH_G: 채널 그룹 DA: 표시 영역
DAC: 디지털 아날로그 컨버터 D1~Dm: 데이터선
L_FAN: 팬아웃 배선 NDA: 비표시 영역
PX: 화소 S1~Sn: 주사선

Claims (29)

  1. 제1 표시 영역 및 제2 표시 영역을 포함하고, 상기 제1 및 제2 표시 영역들에 배치되는 화소들을 포함하는 표시 패널; 및
    제1 방향을 따라서 배열된 복수의 채널들을 통해 상기 화소들에 데이터 신호들을 출력하되, 상기 채널들은 제1 표시 영역에 대응하는 제1 채널 그룹과, 상기 제2 표시 영역에 대응하는 제2 채널 그룹을 포함하는, 데이터 구동부를 포함하고,
    상기 화소들 중 적어도 일부는 상호 다른 색상들로 발광하며, 상기 제1 방향을 따라서 제1 화소 배열로 배열되며,
    상기 데이터 구동부는, 상기 제2 채널 그룹 또는 상기 제1 채널 그룹에 대한 채널 선택 정보에 기초하여, 상기 제1 화소 배열에 대응하여 상기 제1 방향을 따라서 제1 출력 순서로 배열된 제1 데이터 신호들을 상기 제1 채널 그룹을 통해 출력하고, 상기 제1 방향을 따라서 상기 제1 출력 순서와 다른 제2 출력 순서로 배열된 제2 데이터 신호들을 상기 제2 채널 그룹을 통해 출력하는, 표시 장치.
  2. 제1 항에 있어서, 데이터 구동부는 하나의 집적회로로 구현되는, 표시 장치.
  3. 제1 항에 있어서, 상기 제2 출력 순서는 상기 제1 출력 순서의 역순인, 표시 장치.
  4. 제3 항에 있어서, 상기 제1 화소 배열은 상기 제1 방향을 따라서 순차적으로 배열된 제1 색 화소, 제2 색 화소, 및 제3 색 화소를 포함하는, 표시 장치.
  5. 제3 항에 있어서, 상기 제1 화소 배열은 상기 제1 방향을 따라서 순차적으로 배열된 제1 색 화소, 제2 색 화소, 제3 색 화소, 및 상기 제2 색 화소를 포함하는, 표시 장치.
  6. 제3 항에 있어서, 상기 제1 채널 그룹은 상기 제1 방향으로 연속적으로 배열된 제1 채널, 제2 채널, 및 제3 채널을 포함하고,
    상기 데이터 구동부는 상기 제1 출력 순서에 따라 상기 제1 채널에 제1 데이터 신호를, 상기 제2 채널에 제2 데이터 신호를, 상기 제3 채널에 제3 데이터 신호를 출력하며,
    상기 제2 채널 그룹은 상기 제1 방향으로 연속적으로 배열된 제4 채널, 제5 채널, 및 제6 채널을 포함하고,
    상기 데이터 구동부는 상기 제2 출력 순서에 따라 상기 제4 채널에 상기 제3 데이터 신호를, 상기 제5 채널에 상기 제2 데이터 신호를, 상기 제6 채널에 상기 제1 데이터 신호를 출력하며,
    상기 제1, 제2, 및 제3 데이터 신호들의 전압 범위들은 상호 다른, 표시 장치.
  7. 제1 항에 있어서, 상기 데이터 구동부는,
    제1 전압 범위의 제1 감마 전압들을 이용하여 데이터 신호를 생성하는 제1 디지털 아날로그 컨버터,
    제2 전압 범위의 제2 감마 전압들을 이용하여 데이터 신호를 생성하는 제2 디지털 아날로그 컨버터, 및
    제3 전압 범위의 제3 감마 전압들을 이용하여 데이터 신호를 생성하는 제3 디지털 아날로그 컨버터를 포함하고,
    상기 채널들 각각은 상기 제1 내지 제3 디지털 아날로그 컨버터들 중 하나에 연결되며,
    상기 채널 선택 정보에 기초하여 상기 제1 내지 제3 디지털 아날로그 컨버터들 및 상기 제2 채널 그룹 내 채널들 간의 연결 순서가 변경되는, 표시 장치.
  8. 제1 항에 있어서, 상기 채널 선택 정보는 상기 제2 채널 그룹 내 첫번째 채널을 지시하는 제1 값과 상기 제2 채널 그룹 내 마지막 채널을 지시하는 제2 값을 포함하는, 표시 장치.
  9. 제1 항에 있어서, 상기 데이터 구동부는, 데이터 출력 순서 정보에 기초하여 상기 제1 채널 그룹을 통해 출력되는 상기 제1 데이터 신호들의 출력 순서를 변경하는, 표시 장치.
  10. 제9 항에 있어서, 상기 데이터 구동부는 상기 데이터 출력 순서 정보에 따라서, 상기 제1 채널 그룹 내 채널들을 통해 상기 제1 데이터 신호들을 상기 제1 출력 순서 또는 상기 제2 출력 순서로 출력하며, 상기 제2 채널 그룹 내 채널들을 통해 상기 제2 데이터 신호들을 상기 제2 출력 순서 또는 상기 제1 출력 순서로 출력하는, 표시 장치.
  11. 제9 항에 있어서, 상기 제1 화소 배열에 적합한 영상 데이터, 상기 채널 선택 정보, 및 상기 데이터 출력 순서 정보를 상기 데이터 구동부에 제공하는 타이밍 제어부를 더 포함하고,
    상기 데이터 구동부는 상기 영상 데이터에 기초하여 제1 및 제2 데이터 신호들을 생성하는, 표시 장치.
  12. 제11 항에 있어서, 상기 타이밍 제어부는 상기 채널 선택 정보 및 상기 데이터 출력 순서 정보 중 적어도 하나를 프레임 주기로 상기 데이터 구동부에 제공하는, 표시 장치.
  13. 제12 항에 있어서, 상기 영상 데이터는 프레임 데이터들을 포함하고,
    상기 타이밍 제어부는 상기 프레임 데이터들에 대한 프레임 프로토콜 데이터에 상기 채널 선택 정보 및 상기 데이터 출력 순서 정보 중 상기 적어도 하나를 포함시켜 전송하는, 표시 장치.
  14. 제13 항에 있어서, 상기 데이터 구동부는 상기 프레임 데이터들이 전송되는 프레임 구간들 사이의 수직 블랭크 구간에서 상기 제1 채널 그룹의 출력 순서 및 상기 제2 채널 그룹의 출력 순서를 변경하는, 표시 장치.
  15. 제11 항에 있어서, 상기 타이밍 제어부는 상기 채널 선택 정보 및 상기 데이터 출력 순서 정보 중 적어도 하나를 화소행 주기로 상기 데이터 구동부에 제공하는, 표시 장치.
  16. 제15 항에 있어서, 상기 영상 데이터는 상기 화소행에 대응하는 라인 데이터들을 포함하고,
    상기 타이밍 제어부는 상기 라인 데이터들에 대한 라인 프로토콜 데이터에 상기 채널 선택 정보 및 상기 데이터 출력 순서 정보 중 상기 적어도 하나를 포함시켜 전송하는, 표시 장치.
  17. 제16 항에 있어서, 상기 데이터 구동부는 상기 라인 데이터들이 전송되는 수평 구간들 사이의 수평 블랭크 구간에서 상기 제1 채널 그룹의 출력 순서 및 상기 제2 채널 그룹의 출력 순서를 변경하는, 표시 장치.
  18. 제1 항에 있어서, 상기 표시 패널은 상기 제1 표시 영역에 인접한 비표시 영역으로부터 상기 제1 표시 영역을 경유하여 연장하며 상기 제2 표시 영역 내 상기 화소들에 연결되는 제1 팬아웃 배선들을 더 포함하고,
    상기 제2 채널 그룹은 상기 제1 팬아웃 배선들을 통해 상기 제2 표시 영역 내 상기 화소들에 연결되는, 표시 장치.
  19. 제1 항에 있어서, 상기 표시 패널은 상기 제1 표시 영역을 사이에 두고 상기 제1 표시 영역으로부터 이격된 제3 표시 영역을 더 포함하고,
    상기 채널들은 상기 제3 표시 영역에 대응하는 제3 채널 그룹을 더 포함하며,
    상기 데이터 구동부는, 상기 채널 선택 정보에 기초하여, 상기 제1 방향을 따라서 상기 제2 출력 순서로 배열된 제3 데이터 신호들을 상기 제3 채널 그룹을 통해 출력하는, 표시 장치.
  20. 제19 항에 있어서, 상기 표시 패널은 상기 제1 표시 영역에 인접한 비표시 영역으로부터 상기 제1 표시 영역을 경유하여 연장하며 상기 제3 표시 영역 내 상기 화소들에 연결되는 제2 팬아웃 배선들을 더 포함하고,
    상기 제3 채널 그룹은 상기 제2 팬아웃 배선들을 통해 상기 제3 표시 영역 내 상기 화소들에 연결되는, 표시 장치.
  21. 제1 방향을 따라서 배열된 복수의 채널들을 포함하고, 입력 데이터에 대응하는 데이터 신호들을 상기 복수의 채널들을 통해 출력하는 데이터 구동부에서,
    상기 채널들은 제1 채널 그룹 및 제2 채널 그룹을 포함하며,
    상기 입력 데이터는 상기 제1 방향을 따라서 제1 출력 순서로 배열된 데이터 값들을 포함하고,
    상기 데이터 구동부는, 상기 제2 채널 그룹 또는 상기 제1 채널 그룹에 대한 채널 선택 정보에 기초하여, 상기 제1 방향을 따라서 상기 제1 출력 순서로 배열된 제1 데이터 신호들을 상기 제1 채널 그룹을 통해 출력하고, 상기 제1 방향을 따라서 상기 제1 출력 순서와 다른 제2 출력 순서로 배열된 제2 데이터 신호들을 상기 제2 채널 그룹을 통해 출력하는, 데이터 구동부.
  22. 제21 항에 있어서, 상기 제2 출력 순서는 상기 제1 출력 순서의 역순인, 데이터 구동부.
  23. 제22 항에 있어서, 상기 제1 채널 그룹은 상기 제1 방향을 따라서 연속적으로 배열된 제1 채널, 제2 채널, 및 제3 채널을 포함하고,
    상기 데이터 구동부는 상기 제1 출력 순서에 따라서 상기 제1 채널에 제1 데이터 신호를, 상기 제2 채널에 제2 데이터 신호를, 상기 제3 채널에 제3 데이터 신호를 출력하며,
    상기 제2 채널 그룹은 상기 제1 방향을 따라서 연속적으로 배열된 제4 채널, 제5 채널, 및 제6 채널을 포함하고,
    상기 데이터 구동부는 상기 제2 출력 순서에 따라 상기 제4 채널에 상기 제3 데이터 신호를, 상기 제5 채널에 상기 제2 데이터 신호를, 상기 제6 채널에 상기 제1 데이터 신호를 출력하며,
    상기 제1, 제2, 및 제3 데이터 신호들의 전압 범위들은 상호 다른, 데이터 구동부.
  24. 제21 항에 있어서, 상기 채널 선택 정보는 상기 제2 채널 그룹 내 첫번째 채널을 지시하는 제1 값과 상기 제2 채널 그룹 내 마지막 채널을 지시하는 제2 값을 포함하는, 데이터 구동부.
  25. 제21 항에 있어서, 상기 데이터 구동부는, 데이터 출력 순서 정보에 기초하여 상기 제1 채널 그룹을 통해 출력되는 상기 제1 데이터 신호들의 출력 순서를 변경하는, 데이터 구동부.
  26. 상호 다른 감마 전압들을 이용하여 데이터 신호를 생성하는 제1, 제2, 및 제3 디지털 아날로그 컨버터들;
    각각이 상기 제1, 제2, 및 제3 디지털 아날로그 컨버터들 중 하나에 연결되며 대응되는 디지털 아날로그 컨버터로부터 제공되는 데이터 신호를 출력하는, 채널들; 및
    상기 제1, 제2, 및 제3 디지털 아날로그 컨버터들 및 상기 채널들을 연결하는 스위칭부를 포함하고,
    상기 채널들은 제1 채널 그룹 및 제2 채널 그룹을 포함하며,
    상기 스위칭부는, 상기 제2 채널 그룹 또는 상기 제1 채널 그룹을 지시하는 채널 선택 정보에 기초하여, 상기 제1 채널 그룹 내 채널들을 상기 제1 내지 제3 디지털 아날로그 컨버터들에 제1 출력 순서로 연결하며, 상기 제2 채널 그룹 내 채널들을 상기 제1 내지 제3 디지털 아날로그 컨버터들에 상기 제1 출력 순서와 다른 제2 출력 순서로 연결하는, 데이터 구동부.
  27. 제26 항에 있어서, 상기 제2 출력 순서는 상기 제1 출력 순서의 역순인, 데이터 구동부.
  28. 제26 항에 있어서, 상기 제1 채널 그룹은 제1 방향으로 연속적 배열된 제1 채널, 제2 채널, 및 제3 채널을 포함하고,
    상기 스위칭부는, 상기 제1 출력 순서에 따라서 상기 제1 채널을 상기 제1 디지털 아날로그 컨버터에, 상기 제2 채널을 상기 제2 디지털 아날로그 컨버터에, 상기 제3 채널을 상기 제3 디지털 아날로그 컨버터에 연결하며,
    상기 제2 채널 그룹은 상기 제1 방향으로 연속적으로 배열된 제4 채널, 제5 채널, 및 제6 채널을 포함하고,
    상기 스위칭부는, 상기 제2 출력 순서에 따라서 상기 제4 채널을 상기 제3 디지털 아날로그 컨버터에, 상기 제5 채널을 상기 제2 디지털 아날로그 컨버터에, 상기 제6 채널을 상기 제1 디지털 아날로그 컨버터에 연결하는, 데이터 구동부.
  29. 제26 항에 있어서, 상기 스위칭부는, 데이터 출력 순서 정보에 기초하여, 상기 제1 채널 그룹 내 채널들 및 상기 제1 내지 제3 디지털 아날로그 컨버터들 간의 연결 순서를 상기 제2 출력 순서로 변경하고, 상기 제2 채널 그룹 내 채널들 및 상기 제1 내지 제3 디지털 아날로그 컨버터들 간의 연결 순서를 상기 제1 출력 순서로 변경하는, 데이터 구동부.
KR1020210126554A 2021-09-24 2021-09-24 데이터 구동부 및 이를 포함하는 표시 장치 KR20230044074A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210126554A KR20230044074A (ko) 2021-09-24 2021-09-24 데이터 구동부 및 이를 포함하는 표시 장치
US17/738,303 US11594188B1 (en) 2021-09-24 2022-05-06 Data driver and a display device including the same
CN202210814632.6A CN115862507A (zh) 2021-09-24 2022-07-12 数据驱动器和包括数据驱动器的显示装置
US18/114,383 US11922891B2 (en) 2021-09-24 2023-02-27 Data driver that sets data output orders of channels based on data output order information and a display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210126554A KR20230044074A (ko) 2021-09-24 2021-09-24 데이터 구동부 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20230044074A true KR20230044074A (ko) 2023-04-03

Family

ID=85289439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210126554A KR20230044074A (ko) 2021-09-24 2021-09-24 데이터 구동부 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (2) US11594188B1 (ko)
KR (1) KR20230044074A (ko)
CN (1) CN115862507A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100658934B1 (ko) 2006-01-16 2006-12-15 엘지전자 주식회사 폴더/슬라이드 겸용 모바일폰
KR102368079B1 (ko) 2015-09-25 2022-02-25 삼성디스플레이 주식회사 데이터 구동 장치 및 이를 이용한 표시 장치
KR20200143558A (ko) 2019-06-13 2020-12-24 삼성디스플레이 주식회사 표시 장치
KR20210073146A (ko) * 2019-12-10 2021-06-18 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
US11222568B2 (en) * 2020-04-30 2022-01-11 Tcl China Star Optoelectronics Technology Co., Ltd. Spliced display device

Also Published As

Publication number Publication date
CN115862507A (zh) 2023-03-28
US11594188B1 (en) 2023-02-28
US20230215391A1 (en) 2023-07-06
US11922891B2 (en) 2024-03-05

Similar Documents

Publication Publication Date Title
US10354582B2 (en) Display device with demultiplexer circuit
EP3438960B1 (en) Organic light emitting display device
EP2280391B1 (en) Organic light emitting display device
US7825921B2 (en) System and method for improving sub-pixel rendering of image data in non-striped display systems
EP3327715B1 (en) Display device
KR101155899B1 (ko) 주사 구동 장치 및 그 구동 방법
US8274470B2 (en) Backlight unit, display apparatus and control method thereof
US11501678B2 (en) Display device
KR100602358B1 (ko) 화상 신호 처리 방법 및 그것을 이용한 델타 구조의 표시장치
JP6102054B2 (ja) 表示装置、及び電子機器
US11922891B2 (en) Data driver that sets data output orders of channels based on data output order information and a display device including the same
CN116052598A (zh) 显示装置及其驱动方法
KR102600441B1 (ko) 유기발광 다이오드 표시장치 및 이의 구동방법
CN113129826A (zh) 有机发光二极管显示装置及其驱动方法
KR101996893B1 (ko) 게이트 드라이버 및 그 구동 방법
KR20220037043A (ko) 표시 장치
US20240038194A1 (en) Drive circuit and display device
US20180033390A1 (en) Electrooptical device, electronic apparatus, and method for driving electrooptical device
CN114333703B (zh) 显示装置和电子设备
CN115223475A (zh) 显示装置
KR20210083946A (ko) 발광표시장치 및 이의 구동방법
JP2021189265A (ja) 表示装置および電子機器