KR20230039889A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20230039889A
KR20230039889A KR1020210122692A KR20210122692A KR20230039889A KR 20230039889 A KR20230039889 A KR 20230039889A KR 1020210122692 A KR1020210122692 A KR 1020210122692A KR 20210122692 A KR20210122692 A KR 20210122692A KR 20230039889 A KR20230039889 A KR 20230039889A
Authority
KR
South Korea
Prior art keywords
disposed
folding area
digitizer
holes
conductive lines
Prior art date
Application number
KR1020210122692A
Other languages
English (en)
Inventor
구다솜
신재구
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210122692A priority Critical patent/KR20230039889A/ko
Priority to US17/890,687 priority patent/US20230084467A1/en
Priority to CN202222407882.6U priority patent/CN218525253U/zh
Priority to CN202211101713.8A priority patent/CN115810312A/zh
Publication of KR20230039889A publication Critical patent/KR20230039889A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1615—Constructional details or arrangements for portable computers with several enclosures having relative motions, each enclosure supporting at least one I/O or computing function
    • G06F1/1616—Constructional details or arrangements for portable computers with several enclosures having relative motions, each enclosure supporting at least one I/O or computing function with folding flat displays, e.g. laptop computers or notebooks having a clamshell configuration, with body parts pivoting to an open position around an axis parallel to the plane they define in closed position
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1643—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being associated to a digitizer, e.g. laptops that can be used as penpads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1656—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/046—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by electromagnetic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04107—Shielding in digitiser, i.e. guard or shielding arrangements, mostly for capacitive touchscreens, e.g. driven shields, driven grounds
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Electromagnetism (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 표시장치는 제1 비폴딩영역, 제2 비폴딩영역, 및 제1 비폴딩영역과 제2 비폴딩영역 사이에 배치된 폴딩영역을 포함하는 표시패널; 및 베이스층, 베이스층 상에 배치된 제1 도전성 라인들, 제1 도전성 라인들 상에 배치된 제1 커버층, 제1 커버층 상에 배치된 제2 도전성 라인들, 제2 도전성 라인들 상에 배치된 제2 커버층, 및 제1 커버층을 관통하는 비아홀들을 포함하는 디지타이저; 를 포함하고, 제2 도전상 라인들 중 일부는 비아홀들을 통해서 제1 도전상 라인들에 전기적으로 연결되고, 비아홀들은 폴딩영역에 중첩한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 좀 더 상세히 폴딩 가능한 표시장치에 관한 것이다.
표시장치는 전기적 신호에 따라 활성화되는 표시영역을 포함한다. 표시장치는 표시영역을 통해 외부에서 인가되는 입력을 감지하고, 이와 동시에 다양한 이미지를 표시하여 사용자에게 정보를 제공할 수 있다. 최근 다양한 형상의 표시장치들이 개발되면서, 다양한 형상을 가진 표시영역이 구현되고 있다.
본 발명은 신뢰성이 향상된 폴더블 표시장치를 제공하는 것을 목적으로 한다.
본 발명의 표시장치는 제1 비폴딩영역, 제2 비폴딩영역, 및 상기 제1 비폴딩영역과 상기 제2 비폴딩영역 사이에 배치된 폴딩영역을 포함하는 표시패널; 및 베이스층, 상기 베이스층 상에 배치된 제1 도전성 라인들, 상기 제1 도전성 라인들 상에 배치된 제1 커버층, 상기 제1 커버층 상에 배치된 제2 도전성 라인들, 상기 제2 도전성 라인들 상에 배치된 제2 커버층, 및 상기 제1 커버층을 관통하는 비아홀들을 포함하는 디지타이저; 를 포함하고, 상기 제2 도전상 라인들 중 일부는 상기 비아홀들을 통해서 상기 제1 도전상 라인들에 전기적으로 연결되고, 상기 비아홀들은 상기 폴딩영역에 중첩한다.
일 실시예에서, 상기 비아홀들로 연결된 상기 제1 도전성 라인들 중 일부 및 상기 제2 도전성 라인들 중 일부는 폐곡선을 구성할 수 있다.
일 실시예에서, 상기 비아홀들 중 이웃한 어느 2개 사이의 간격은 상기 비아홀들의 평균 크기 값 이상일 수 있다.
일 실시예에서, 상기 비아홀들 중 동일한 열에 배치된 상기 비아홀들의 개수는 2개 이하일 수 있다.
일 실시예에서, 상기 비아홀들 중 n개의 비아홀들이 동일한 행에 배치될 때, 상기 n개의 비아홀들 중 서로 이웃한 어느 2개 사이의 수평 거리는 상기 비아홀들의 평균 크기의 n배 이상이고, n은 2 이상의 정수일 수 있다.
일 실시예에서, 상기 비아홀들 중 2개가 동일한 열에 배치될 때, 상기 2개의 비아홀들 사이의 수직 거리는 상기 비아홀들의 평균 크기의 2배 이상일 수 있다.
일 실시예에서, 상기 비아홀들은 서로 상이한 열에 배치될 수 있다.
일 실시예에서, 상기 비아홀들은 서로 상이한 행에 배치될 수 있다.
일 실시예에서, 상기 비아홀들은 제1 비아홀, 제2 비아홀, 제3 비아홀, 제4 비아홀, 및 제5 비아홀을 포함하고, 상기 제1 비아홀, 상기 제3 비아홀, 및 상기 제5 비아홀은 제1 행에 배치되고, 상기 제2 비아홀 및 상기 제4 비아홀은 제2 행에 배치되고, 상기 제1 내지 제5 비아홀 각각은 제1 내지 제5 열에 각각 배치될 수 있다.
일 실시예에서, 상기 제1 비폴딩영역, 상기 폴딩영역, 및 상기 제2 비폴딩영역은 x축 방향 상에서 구분되고, 상기 제1 도전성 라인들 각각은 평면 상에서 상기 x축 방향으로 연장되고, 상기 제2 도전성 라인들 각각은 평면 상에서 상기 x축 방향과 교차하는 y축 방향으로 연장될 수 있다.
일 실시예에서, 상기 제1 비폴딩영역, 상기 폴딩영역, 및 상기 제2 비폴딩영역은 x축 방향 상에서 구분되고, 상기 제1 도전성 라인들 각각은 평면 상에서 상기 x축 방향과 교차하는 y축 방향으로 연장되고, 상기 제2 도전성 라인들 각각은 평면 상에서 상기 x축 방향으로 연장될 수 있다.
일 실시예에서, 상기 디지타이저는 상기 폴딩영역에 중첩하고 가상의 폴딩축을 중심으로 폴딩 가능한 제1 부분, 상기 제1 비폴딩영역에 중첩하는 제2 부분, 및 상기 제2 비폴딩영역에 중첩하는 제3 부분을 포함할 수 있다.
일 실시예에서, 상기 비아홀은 상기 제1 부분에 배치될 수 있다.
일 실시예에서, 상기 디지타이저는 서로 이격된 제1 디지타이저 및 제2 디지타이저를 포함하고, 상기 제1 디지타이저는 상기 폴딩영역의 적어도 일부 및 상기 제2 비폴딩영역에 중첩하고, 상기 제2 디지타이저는 상기 폴딩영역의 적어도 일부 및 상기 제1 비폴딩영역에 중첩하고, 상기 비아홀들은 상기 제1 디지타이저 및 상기 제2 디지타이저에 배치될 수 있다.
일 실시예에서, 상기 디지타이저 하부에 배치된 전자기 차폐층을 더 포함할 수 있다.
본 발명의 표시장치는 윈도우모듈; 및 x축 방향 상에서 순서대로 정의된 제1 비폴딩영역, 폴딩영역, 및 제2 비폴딩영역을 포함하고, 상기 윈도우모듈 아래에 배치된 표시모듈; 을 포함하고, 상기 표시모듈은, 표시패널; 및 상기 x축 방향과 교차하는 y축 방향으로 연장된 제1 도전성 라인들 및 상기 x축 방향으로 연장되고, 상기 제1 도전성 라인들과 다른 층에 배치된 제2 도전성 라인들을 포함하고, 상기 표시패널 아래에 배치된 디지타이저; 를 포함하고, 상기 디지타이저는 상기 폴딩영역에 중첩하는 복수의 비아홀들을 포함하고, 상기 제2 도전성 라인들의 일부는 상기 복수의 비아홀을 통해서 상기 제1 도전성 라인들의 일부에 전기적으로 연결된다.
일 실시예에서, 상기 비아홀들 중 동일한 열에 배치된 상기 비아홀들의 개수는 2개 이하일 수 있다.
일 실시예에서, 상기 복수의 행들 중 어느 하나에 배치되는 비아홀들의 개수가 n개일 때, n개의 비아홀들 중 이웃한 어느 2개 사이의 거리는 비아홀들의 평균 크기의 n배 이상이고, n은 2 이상의 정수일 수 있다.
일 실시예에서, 상기 표시모듈은 상기 디지타이저 아래에 배치된 하측 부재를 더 포함하고, 상기 하측 부재는 전자기 차폐층, 방열층, 쿠션층, 및 금속 플레이트 중 적어도 하나를 포함할 수 있다.
본 발명의 표시장치는 제1 비폴딩영역, 제2 비폴딩영역, 및 상기 제1 비폴딩영역과 상기 제2 비폴딩영역 사이에 배치된 폴딩영역을 포함하는 표시패널; 및 복수의 절연층들, 상기 복수의 절연층들 사이에 배치된 제1 도전성 라인들과 제2 도전성 라인들, 및 상기 복수의 절연층들 중 일부를 관통하는 비아홀들을 포함하고, 상기 표시패널에 중첩하게 배치된 디지타이저; 를 포함하고, 상기 디지타이저는 적어도 일부가 상기 폴딩영역에 중첩하고 가요성을 가지는 제1 부분, 상기 제1 비폴딩영역에 중첩하는 제2 부분, 및 제2 비폴딩영역에 중첩하는 제3 부분을 포함하고, 상기 비아홀들은 상기 제1 부분에 배치되고, 상기 제2 도전성 라인들의 일부는 상기 비아홀들을 통해서 상기 제1 도전성 라인들 중 일부와 연결되어 폐곡선을 구성하고, 상기 비아홀들 중 이웃한 어느 2개의 사이의 이격 간격은 상기 비아홀들의 평균 크기 값 이상이다.
본 발명에 따르면, 표시장치의 폴딩 시 디지타이저의 폴딩영역에서 발생하는 크랙을 최소화할 수 있다.
본 발명에 따르면, 신뢰성이 향상된 폴더블 표시장치를 제공할 수 있다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 전자장치의 사시도들이다.
도 2는 본 발명의 일 실시예에 따른 전자장치의 분해 사시도이다.
도 3은 본 발명의 일 실시예에 따른 전자장치의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시패널의 평면도이다.
도 5는 본 발명의 일 실시예에 따른 디지타이저의 평면도이다.
도 6은 본 발명의 일 실시예에 따른 디지타이저의 단면도이다.
도 7은 본 발명의 일 실시예에 따른 디지타이저의 단면도이다.
도 8a 내지 도 8e는 도 5에 도시된 TT영역을 확대한 일 실시예의 평면도들이다.
도 8f는 도 5에 도시된 TT영역을 확대한 비교예의 평면도이다.
도 9a는 본 발명의 일 실시예에 따른 디지타이저의 단면도이다.
도 9b는 본 발명의 일 실시예에 따른 디지타이저의 일부의 평면도이다.
도 10은 본 발명의 일 실시예에 따른 디지타이저의 평면도이다.
도 11은 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 12는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 전자장치(ED)의 사시도이다. 도 1a는 펼쳐진 상태를, 도 1b 및 도 1c는 폴딩 상태를 도시하였다.
도 1a 내지 도 1c를 참조하면, 본 발명의 실시예에 따른 전자장치(ED)는 제1 방향(DR1) 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)이 정의하는 표시면(DS)을 포함할 있다. 표시면(DS)은 전자장치(ED)의 전면(front surface)과 대응될 수 있다. 이미지(IM)는 동적인 영상은 물론 정지 영상을 포함할 수 있다. 전자장치(ED)는 표시면(DS)을 통해 사용자에게 이미지(IM)를 제공할 수 있다.
표시면(DS)은 표시영역(DA) 및 표시영역(DA) 주변의 비-표시영역(NDA)을 포함할 수 있다. 표시영역(DA)은 이미지(IM)를 표시하고, 비-표시영역(NDA)은 이미지(IM)를 표시하지 않을 수 있다. 비-표시영역(NDA)은 표시영역(DA)을 에워쌀 수 있다. 다만, 이에 제한되지 않고, 표시영역(DA)의 형상과 비-표시영역(NDA)의 형상은 변형될 수 있다. 또는 비-표시영역(NDA)은 생략될 수 있다.
표시영역(DA)은 투과영역(TA)과 비-투과영역(NTA)을 포함할 수 있다. 투과영역(TA)은 자연 광, 적외선 등이 통과하는 영역일 수 있다. 투과영역(TA)을 통해서 전자장치(ED)가 외부 피사체를 감지하거나, 음성 등의 소리 신호를 외부에 제공할 수 있다. 비-투과영역(NTA)은 제3 방향(DR3)으로 이미지(IM)를 표시할 수 있다.
이하, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면과 실질적으로 수직하게 교차하는 방향은 제3 방향(DR3)으로 정의된다. 또한, 본 명세서에서 "평면 상에서"는 제3 방향(DR3)에서 바라본 상태로 정의될 수 있다.
제3 방향(DR3)을 기준으로 각 구성들의 전면(또는 상면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다.
제3 방향(DR3)에서의 전면과 배면 사이의 이격 거리는, 전자장치(ED)의 제3 방향(D3)에서의 두께/높이와 대응될 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다.
전자장치(ED)는 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 전자장치(ED)의 외부에서 제공되는 다양한 형태의 입력들을 포함할 수 있다.
예를 들어, 외부 입력은 사용자의 입력일 수 있다. 사용자의 입력은 사용자 신체의 일부, 전자기 펜(SP), 광, 열, 또는 압력 등 다양한 형태의 입력들을 포함할 수 있다.
예를 들어, 외부 입력은 사용자의 손 등 신체의 일부에 의한 접촉은 물론 전자장치(ED)와 근접하거나, 소정의 거리로 인접하여 인가되는 외부 입력(예를 들어, 호버링)을 포함할 수 있다. 또한, 힘, 압력, 온도, 광 등 다양한 형태를 가질 수 있다. 또한, 본 발명에 따른 전자장치(ED)는 자계를 발생시키는 전자기 펜(SP)에 의한 외부 입력도 감지할 수 있다. 또한, 전자장치(ED)는 서로 다른 형태의 복수의 입력들을 감지할 수도 있다. 예를 들어, 전자장치(ED)는 전자기 펜(SP)을 통한 외부 입력과 사용자의 손을 통한 외부 입력을 감지할 수도 있다.
도 1a는 사용자의 전자기 펜(SP)을 통한 외부 입력을 예시적으로 도시하였다. 도시되지 않았으나, 전자기 펜(SP)은 전자장치(ED) 내부 또는 외부에 장착 및 탈착 될 수 있으며, 전자장치(ED)는 전자기 펜(SP)의 장착 및 탈착에 대응되는 신호를 제공하고 수신 받을 수 있다.
전자장치(ED)는 폴딩영역(FA) 및 복수 개의 비폴딩영역들(NFA1, NFA2)을 포함할 수 있다. 비폴딩영역들(NFA1, NFA2)은 제1 비폴딩영역(NFA1) 및 제2 비폴딩영역(NFA2)을 포함할 수 있다. 제2 방향(DR2) 내에서, 폴딩영역(FA)은 제1 비폴딩영역(NFA1) 및 제2 비폴딩영역(NFA2) 사이에 배치될 수 있다.
도 1b에 도시된 것과 같이, 폴딩영역(FA)은 제1 방향(DR1)에 평행한 폴딩축(FX)을 기준으로 폴딩될 수 있다. 폴딩영역(FA)은 소정의 곡률 및 곡률 직경(R1)을 갖는다. 제1 비폴딩영역(NFA1) 및 제2 비폴딩영역들(NFA2)은 서로 마주보고, 전자장치(ED)는 표시면(DS)이 외부에 노출되지 않도록 인-폴딩(inner-folding)될 수 있다.
본 발명의 일 실시예에서 전자장치(ED)는 표시면(DS)이 외부에 노출되도록 아웃-폴딩(outer-folding)될 수 있다. 본 발명의 일 실시예에서 전자장치(ED)는 펼침 동작으로부터 인-폴딩 또는 아웃-폴딩 동작이 상호 반복되도록 구성될 수 있으나 이에 제한되지 않는다. 본 발명의 일 실시예에서 전자장치(ED)는 펼침 동작, 인-폴딩 동작, 및 아웃-폴딩 동작 중 어느 하나를 선택할 수 있도록 구성될 수 있다.
도 1b에 도시된 것과 같이, 제1 비폴딩영역(NFA1)과 제2 비폴딩영역(NFA2) 사이의 거리는 곡률 직경(R1)과 실질적으로 동일할 수 있다. 다만 실시예가 이에 제한되는 것은 아니다. 도 1c에 도시된 것과 같이, 곡률 직경(R2)은 제1 비폴딩영역(NFA1)과 제2 비폴딩영역(NFA2) 사이의 거리보다 클 수 있다.
한편, 도 1b 및 도 1c는 표시면(DS)을 기준으로 도시된 것이고, 전자장치(ED)의 외관을 이루는 케이스(EDC, 도 2 참조)는 제1 비폴딩영역(NFA1)과 제2 비폴딩영역(NFA2)의 끝단영역에서 접촉할 수도 있다.
도 2는 본 발명의 일 실시예에 따른 전자장치(ED)의 분해 사시도이다.
도 2에 도시된 바와 같이, 전자장치(ED)는 표시장치(DD), 전자모듈(EM), 전원모듈(PSM) 및 케이스(EDC)를 포함할 수 있다. 별도로 도시하지 않았으나, 전원모듈(PSM)은 표시장치(DD)의 폴딩동작을 제어하기 위한 기구 구조물을 더 포함할 수 있다.
표시장치(DD)는 이미지를 생성하고 외부입력을 감지한다. 표시장치(DD)는 윈도우모듈(WM) 및 표시모듈(DM)을 포함한다. 윈도우모듈(WM)은 전자장치(ED)의 전면을 제공한다.
표시모듈(DM)은 적어도 표시패널(DP)을 포함할 수 있다. 도 2에서 표시모듈(DM)의 적층 구조물 중 표시패널(DP)만을 도시하였으나, 실질적으로 표시모듈(DM)은 표시패널(DP)의 상측과 하측에 배치된 복수 개의 구성들을 더 포함할 수 있다. 표시모듈(DM)의 적층 구조에 대한 상세한 설명은 후술한다.
표시패널(DP)은 전자장치(ED)의 표시영역(DA, 도 1a 참조) 및 비-표시영역(NDA, 도 1a 참조)에 대응하는 활성영역(DP-DA) 및 주변영역(DP-NDA)을 포함한다. 본 명세서에서 "영역/부분과 영역/부분이 대응한다"는 것은 중첩한다는 것을 의미하며 동일한 면적으로 제한되지 않는다. 표시모듈(DM)은 주변영역(DP-NDA) 상에 배치된 구동칩(DIC)을 포함할 수 있다. 표시모듈(DM)은 주변영역(DP-NDA)에 결합된 연성회로필름(FCB)을 더 포함할 수 있다. 미-도시되었으나, 연성회로필름(FCB)은 메인 회로기판에 연결될 수 있다.
구동칩(DIC)은 표시패널(DP)의 화소를 구동하기 위한 구동 소자들 예를 들어, 데이터 구동회로를 포함할 수 있다. 도 2에서는 구동칩(DIC)이 표시패널(DP) 상에 실장된 구조를 도시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 구동칩(DIC)은 연성회로필름(FCB) 상에 실장될 수도 있다.
전자모듈(EM)은 적어도 메인 컨트롤러를 포함한다. 전자모듈(EM)은 무선통신모듈, 카메라모듈, 근접센서모듈, 영상입력모듈, 음향입력모듈, 음향출력모듈, 메모리, 및 외부 인터페이스모듈 등을 포함할 수 있다. 상기 모듈들은 상기 회로기판에 실장되거나, 플렉서블 회로기판을 통해 전기적으로 연결될 수 있다. 전자모듈(EM)은 전원모듈(PSM)과 전기적으로 연결된다.
메인 컨트롤러는 전자장치(ED)의 전반적인 동작을 제어한다. 예를 들어 메인 컨트롤러는 사용자 입력에 부합하게 표시장치(DD)를 활성화시키거나, 비활성화 시킨다. 메인 컨트롤러는 표시장치(DD) 및 다른 모듈들의 동작을 제어할 수 있다. 메인 컨트롤러는 적어도 하나의 마이크로 프로세서를 포함할 수 있다.
케이스(EDC)는 표시모듈(DM), 전자모듈(EM), 및 전원모듈(PSM)을 수용한다. 케이스(EDC)는 서로 분리된 2개의 케이스들(EDC1, EDC2)을 포함하는 것으로 도시하였으나 이에 제한되지 않는다. 미-도시하였으나, 전자장치(ED)는 2개의 케이스(EDC1, EDC2)를 연결하기 위한 힌지 구조물을 더 포함할 수 있다. 케이스(EDC)는 윈도우모듈(WM)과 결합될 수 있다. 케이스(EDC)는 표시모듈(DM), 전자모듈(EM), 및 전원모듈(PSM) 등 케이스(EDC)에 수용된 구성들을 보호한다.
도 3은 본 발명의 일 실시예에 따른 전자장치(ED)의 단면도이다.
도 3은 도 2에 도시된 I-I' 절단선에 대응하는 일 실시예의 단면도이다.
도 3을 참조하면, 전자장치(ED)는 윈도우모듈(WM) 및 윈도우모듈(WM) 아래에 배치된 표시모듈(DM)을 포함할 수 있다.
윈도우모듈(WM)은 윈도우 베이스층 및 윈도우 보호층을 포함할 수 있다. 윈도우 베이스층은 박막 유리 기판이나 플라스틱 필름을 포함할 수 있다. 박막 유리 기판의 두께는 15㎛ 내지 45㎛ 일 수 있다. 박막 유리 기판은 화학 강화 유리일 수 있다. 박막 유리 기판은 폴딩과 펼침이 반복되더라도 주름의 발생을 최소화할 수 있다.
플라스틱 필름의 두께는 50㎛ 내지 80㎛ 일 수 있다. 플라스틱 필름은 폴리이미드(Polyimide), 폴리 카보네이트(Polycarbonate), 폴리아미드(Polyamide), 트리아세틸셀루로오스(Triacetylcellulose), 폴리 메틸메타크릴레이트(Polymethylmethacrylate), 또는 폴리에틸렌 테레프탈레이트(polyethylene terephthalate)를 포함할 수 있다.
윈도우 보호층은 윈도우모듈(WM)의 내충격성을 향상시키고 파손시 비산을 방지하기 위한 층일 수 있다. 윈도우 보호층은 우레탄계 수지, 에폭시계 수지, 폴리에스테르계 수지, 폴리에테르계 수지, 아크릴레이트계 수지, ABS 수지(acrylonitrile-butadiene-styrene resin) 및 고무로부터 선택되는 적어도 하나를 포함할 수 있다. 본 발명의 일 예로, 윈도우 보호층은 페닐렌(phenylene), 폴리에틸렌테레프탈레이트(polyethyleneterephthalate, PET), 폴리 이미드(polyimide, PI), 폴리 아마이드(polyamide, PAI), 폴리에틸렌나프탈레이트(polyethylene naphthalate, PEN) 및 폴리카보네이트(polycarbonate, PC) 중 적어도 하나를 포함할 수 있다. 윈도우 보호층의 상면 상에는 하드코팅층, 지문방지층, 및 반사방지층 중 적어도 하나가 배치될 수 있다.
윈도우 베이스층과 윈도우 보호층 사이에는 필요에 따라 접착층이 배치될 수 있다. 접착층은 감압접착필름(PSA, Pressure Sensitive Adhesive film) 또는 광학 투명 접착부재(OCA, Optically Clear Adhesive)일 수 있다. 이하 설명되는 접착층에도 동일한 설명이 적용될 수 있다.
표시모듈(DM)은 표시패널(DP), 표시패널(DP) 상에 배치된 입력센서(IS), 입력센서(IS) 상에 배치된 광학필름(LF), 표시패널(DP) 하측에 배치된 디지타이저(ZM), 표시패널(DP)과 디지타이저(ZM) 사이에 배치된 보호부재(PM), 디지타이저(ZM) 하측에 배치된 하측부재(LM)를 포함할 수 있다. 상기 부재들 사이에는 필요에 따라 접착층이 배치될 수 있다.
표시패널(DP)은 베이스층, 베이스층 상에 배치된 회로 소자층, 회로 소자층 상에 배치된 표시 소자층, 및 표시 소자층 상에 배치된 박막 봉지층을 포함할 수 있다. 베이스층은 플라스틱 필름을 포함할 수 있다. 예를 들어, 베이스층은 폴리 이미드를 포함할 수 있다. 실질적으로 베이스층의 평면상 형상은 후술하는 도 4에 도시된 표시패널(DP)의 평면상 형상과 동일하다.
회로 소자층은 유기층, 무기층, 반도체 패턴, 도전 패턴, 및 신호 라인 등을 포함할 수 있다. 코팅 및 증착 등의 방식으로 유기층, 무기층, 반도체층, 및 도전층이 베이스층상에 형성될 수 있다. 이후, 복수 회의 포토리소그래피 공정들을 통해 유기층, 무기층, 반도체층, 및 도전층이 선택적으로 패터닝되어 반도체 패턴, 도전 패턴, 및 신호 라인이 형성될 수 있다.
반도체 패턴, 도전 패턴, 및 신호 라인은 후술하는 도 4에 도시된 화소들(PX)의 화소 구동회로 및 신호라인들(SL1~SLm, DL1~DLn, EL1~ELm, CSL1, CSL2, PL)을 형성할 수 있다. 화소 구동회로는 적어도 하나의 트랜지스터를 포함할 수 있다.
표시 소자층은 후술하는 도 4에 도시된 화소들(PX)의 발광소자를 포함한다. 발광소자는 상기 적어도 하나의 트랜지스터에 전기적으로 연결된다. 박막 봉지층은 표시 소자층을 밀봉하도록 회로 소자층상에 배치될 수 있다. 박막 봉지층은 순차적으로 적층된 무기층, 유기층 및 무기층을 포함할 수 있다. 박막 봉지층의 적층 구조는 특별히 제한되지 않는다.
입력센서(IS)는 외부의 입력을 감지하기 위한 복수 개의 감지전극들(미 도시됨), 상기 복수 개의 감지전극들에 연결된 트레이스 라인들(미 도시됨), 및 복수 개의 감지전극들 또는 트레이스 라인들을 절연/보호하기 위한 무기층 및/또는 유기층을 포함할 수 있다. 입력센서(IS)는 정전용량식센서일 수 있으나, 특별히 제한되지 않는다.
입력센서(IS)는 표시패널(DP)의 제조 시, 연속 공정을 통해서 박막 봉지층 상에 직접 형성될 수 있다. 그러나, 이에 한정되지 않고, 입력센서(IS)는 표시패널(DP)과는 별도의 패널로 제조되어, 접착층에 의해 표시패널(DP)에 부착될 수도 있다.
복수 개의 감지전극들은 표시영역(DP-DA, 도 4 참조)에 중첩한다. 트레이스 라인들은 주변영역(DP-NDA)에 중첩하도록 배치된다. 트레이스 라인들은 도 4에 도시된 패드(PD)에 인접하도록 벤딩영역(BA, 도 4 참조)을 경유하여 제2 영역(AA2)의 하단을 향해 연장될 수 있다. 이때, 트레이스 라인들은 회로 소자층의 신호라인들(SL1~SLm, DL1~DLn, EL1~ELm, CSL1, CSL2, PL)과 다른 층 상에 배치된다.
트레이스 라인들은 도 4에 도시된 제1 영역(AA1)에서 표시패널(DP)의 입력센서(IS)를 위해 구비된 신호라인들(입력 신호라인들)에 연결될 수 있다. 입력 신호라인들은 도 4에 도시된 신호라인들(SL1~SLm, DL1~DLn, EL1~ELm, CSL1, CSL2, PL)과 다른 신호라인이지만, 이들 중 어느 하나와 동일한 층 상에 배치될 수 있다. 입력 신호라인들 각각은 대응하는 패드(PD)에 연결될 수 있다. 결과적으로 트레이스 라인들은 회로 소자층의 신호라인들과 동일한 연성회로필름(FCB)에 전기적으로 연결될 수 있다.
광학필름(LF)은 외부광 반사율을 낮출 수 있다. 광학필름(LF)은 위상 지연자(retarder) 및/또는 편광자(polarizer)를 포함할 수 있다. 광학필름(LF)은 적어도 편광필름을 포함할 수 있다. 광학필름(LF)은 생략될 수도 있고, 예를 들어 표시패널(DP) 내에 광학 구조물로 대체될 수 있다.
보호부재(PM)는 표시패널(DP) 아래에 배치되고 표시패널(DP)을 지지하거나 외부의 충격을 흡수하는 것일 수 있다. 보호부재(PM)의 적층 구조에 대한 상세한 설명은 후술한다.
디지타이저(digitizer, ZM)는 표시패널(DP)의 아래에 배치될 수 있다. 디지타이저(ZM)는 전자장치(ED)에 입력되는 전자기 펜(SP)의 위치나 세기를 감지할 수 있다. 디지타이저(ZM)는 전자기 공명(Electro Magnetic Resonance, EMR) 방식으로 구동될 수 있다. 전자기 공명(EMR) 방식은, 전자기 펜(SP) 내부의 공진회로에서 자계를 발생시키면, 상기 자계가 디지타이저(ZM)에 포함된 복수의 코일들에 자기장을 형성하고, 형성된 자기장이 다시 전자기 펜(SP) 내부의 공진 회로에 인가되어 전자기 펜(SP)에서 공진주파수의 자기장이 방출되는 방식이다. 디지타이저(ZM)는 공진주파수의 자기장을 통해서 전자기 펜(PN)의 위치를 검출할 수 있다.
다만, 이는 예시적으로 설명한 것이고, 디지타이저(ZM)는 전자기 펜(SP)의 입력을 감지할 수 있다면 다양한 구동 방식으로 설계될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
하측부재(LM)는 디지타이저(ZM)의 아래에 배치될 수 있다. 하측부재(LM)는 다양한 기능성 부재를 포함할 수 있다. 표시패널(DP)에 입사되는 광을 차단하는 차광층, 외부 충격을 흡수하는 충격흡수층, 표시패널(DP)을 지지하는 지지층, 표시패널(DP)에서 발생한 열을 방출하는 방열층, 디지타이저(ZM)에 영향을 미치는 전자기파를 차단하는 전자기 차폐층 등을 포함할 수 있다. 하측부재(LM)의 적층 구조에 대한 상세한 설명은 후술한다.
도 4는 본 발명의 일 실시예에 따른 표시패널(DP)의 평면도이다.
도 4를 참조하면, 표시패널(DP)은 활성영역(DP-DA) 및 활성영역(DP-DA)에 인접한 주변영역(DP-NDA)을 포함할 수 있다. 활성영역(DP-DA)과 주변영역(DP-NDA)은 화소(PX)의 배치 유무에 의해 구분된다. 활성영역(DP-DA)에 화소(PX)가 배치된다. 주변영역(DP-NDA)에 주사 구동부(SDV), 데이터 구동부, 및 발광 구동부(EDV)가 배치될 수 있다. 데이터 구동부는 도 4에 도시된 구동칩(DIC)에 구성된 일부 회로일 수 있다.
표시패널(DP)은 제2 방향(DR2) 상에서 구분되는 제1 영역(AA1), 제2 영역(AA2), 및 벤딩영역(BA)을 포함할 수 있다. 제2 영역(AA2) 및 벤딩영역(BA)은 주변영역(DP-NDA)의 일부 영역일 수 있다. 벤딩영역(BA)은 제1 영역(AA1)과 제2 영역(AA2) 사이에 배치될 수 있다.
도 4는 표시패널(DP)이 벤딩되기 이전 펼쳐진 상태를 도시하였다. 표시패널(DP)이 전자장치(ED)에 설치된 상태를 가정하면, 도 1a와 같이 전자장치(ED)가 펼쳐진 상태에서, 표시패널(DP)의 제1 영역(AA1)과 제2 영역(AA2)이 서로 마주보도록 벤딩영역(BA)이 벤딩된다.
다시 도 4를 참조하면, 제1 영역(AA1)은 도 1a의 표시면(DS)에 대응하는 영역이다. 제1 영역(AA1)은 제1 비폴딩영역(NFA10), 제2 비폴딩영역(NFA20), 및 폴딩영역(FA0)을 포함할 수 있다. 제1 비폴딩영역(NFA10), 제2 비폴딩영역(NFA20), 및 폴딩영역(FA0)은 도 1a 내지 도 1c의 제1 비폴딩영역(NFA1), 제2 비폴딩영역(NFA2), 및 폴딩영역(FA)에 각각 대응한다.
제1 방향(DR1) 내에서 벤딩영역(BA) 및 제2 영역(AA2)의 길이는 제1 영역(AA1)의 길이보다 작을 수 있다. 벤딩축 방향의 길이가 짧은 영역은 좀 더 쉽게 벤딩할 수 있다.
표시패널(DP)은 복수 개의 화소들(PX), 복수 개의 주사 라인들(SL1~SLm), 복수 개의 데이터 라인들(DL1~DLn), 복수 개의 발광 라인들(EL1~ELm), 제1 및 제2 제어 라인들(CSL1, CSL2), 전원 라인(PL), 및 복수 개의 패드들(PD)을 포함할 수 있다. 여기서, m 및 n은 자연수이다. 화소들(PX)은 주사 라인들(SL1~SLm), 데이터 라인들(DL1~DLn), 및 발광 라인들(EL1~ELm)에 연결될 수 있다.
주사 라인들(SL1~SLm)은 제2 방향(DR2)으로 연장되어 주사 구동부(SDV)에 연결될 수 있다. 데이터 라인들(DL1~DLn)은 제2 방향(DR2)으로 연장되고, 벤딩영역(BA)을 경유하여 구동칩(DIC)에 연결될 수 있다. 발광 라인들(EL1~ELm)은 제1 방향(DR1)으로 연장되어 발광 구동부(EDV)에 연결될 수 있다.
전원 라인(PL)은 제2 방향(DR2)으로 연장된 부분과 제1 방향(DR1)으로 연장된 부분을 포함할 수 있다. 제1 방향(DR1)으로 연장된 부분과 제2 방향(DR2)으로 연장된 부분은 서로 다른 층 상에 배치될 수 있다. 전원 라인(PL) 중 제2 방향(DR2)으로 연장된 부분은 벤딩영역(BA)을 경유하여 제2 영역(AA2)으로 연장될 수 있다. 전원 라인(PL)은 제1 전압을 화소들(PX)에 제공할 수 있다.
제1 제어 라인(CSL1)은 주사 구동부(SDV)에 연결되고, 벤딩영역(BA)을 경유하여 제2 영역(AA2)의 하단을 향해 연장될 수 있다. 제2 제어 라인(CSL2)은 발광 구동부(EDV)에 연결되고, 벤딩영역(BA)을 경유하여 제2 영역(AA2)의 하단을 향해 연장될 수 있다.
평면 상에서 봤을 때, 패드들(PD)은 제2 영역(AA2)의 하단에 인접하게 배치될 수 있다. 구동칩(DIC), 전원 라인(PL), 제1 제어 라인(CSL1), 및 제2 제어 라인(CSL2)은 패드들(PD)에 연결될 수 있다. 연성회로필름(FCB)은 이방성 도전 접착층을 통해 패드들(PD)에 전기적으로 연결될 수 있다.
도 5는 본 발명의 일 실시예에 따른 디지타이저(ZM)의 평면도이다.
도 5를 참조하면, 일 실시예의 디지타이저(ZM)는 복수의 폐곡선을 포함한다. 디지타이저(ZM)는 폐곡선을 포함하여 전자기 공명(EMR) 방식으로 전자기 펜(SP)의 입력을 인지하고, 전자기 펜(SP)의 위치를 검출할 수 있다.
구체적으로, 디지타이저(ZM)는 제1 도전성 라인들(CF) 및 제2 도전성 라인들(RF)을 포함한다. 제1 도전성 라인들(CF) 및 제2 도전성 라인들(RF)은 서로 다른 층에 배치되는 것일 수 있다. 디지타이저(ZM)가 동작하기 위해서, 제1 도전성 라인들(CF)의 일부 및 제2 도전성 라인들(RF)의 일부가 전기적으로 연결되어 복수의 폐곡선을 형성할 수 있다.
디지타이저(ZM)는 감지영역(SA) 및 비-감지영역(NSA)을 포함할 수 있다. 감지영역(SA)에는 제1 도전성 라인들(CF) 및 제2 도전성 라인들(RF)이 배치될 수 있다. 비-감지영역(NSA)은 감지영역(SA)에 인접하는 영역으로, 일 실시예에서, 비-감지영역(NSA)은 감지영역(SA)을 둘러쌀 수 있다. 비-감지영역(NSA)에는 연성회로필름(FCB-ZM)이 배치될 수 있다. 일 예로 비-감지영역(NSA)에 중첩하는 제2 부분(PT2)에 1개의 연성회로필름(FCB-ZM)이 배치된 것을 도시하였다. 다만, 실시예가 이에 제한되는 것은 아니며, 연성회로필름(FCB-ZM)은 2개 이상 배치될 수 있고, 비-감지영역(NSA)에 중첩하는 제3 부분(PT3)에 배치되는 것일 수 있다. 제1 도전성 라인들(CF) 및 제2 도전성 라인들(RF)은 신호라인들(미도시)을 통해서 연성회로필름(FCB-ZM)에 연결될 수 있다.
일 실시예의 감지영역(SA)에서, 제1 도전성 라인들(CF) 각각은 제2 방향(DR2)을 따라 연장되고, 제1 방향(DR1) 상에서 서로 이격되어 배치될 수 있다. 본 명세서에서, 제2 방향(DR2)은 x축 방향으로 이해될 수 있다.
제2 도전성 라인들(RF) 각각은 제1 방향(DR1)을 따라 연장되고, 제2 방향(DR2) 상에서 서로 이격되어 배치될 수 있다. 본 명세서에서, 제1 방향(DR1)은 y축 방향으로 이해될 수 있다. 일 실시예에서, 제2 도전성 라인들(RF)은 폴딩축(FX)과 소정의 거리로 이격되어 배치될 수 있다.
한편, 제1 도전성 라인들(CF) 및 제2 도전성 라인들(RF)이 중첩하는 지점에는 필요에 따라 비아홀들(VH)이 형성될 수 있다. 구체적으로, 제1 도전성 라인들(CF)의 일부 및 제2 도전성 라인들(RF)의 일부는 비아홀들(VH)을 통해서 전기적으로 연결되어 폐곡선을 구성할 수 있다. 비아홀들(VH)의 구조에 대한 상세한 설명은 후술한다.
일 실시예의 디지타이저(ZM)는 제2 방향(DR2) 상에서 서로 구분되는 제1 부분(PT1), 제2 부분(PT2), 및 제3 부분(PT3)을 포함할 수 있다. 제1 부분(PT1)은 전자장치(ED, 도 3 참조)의 폴딩영역(FA)에 대응되고, 제2 부분(PT2)은 전자장치(ED, 도 3 참조)의 제1 비폴딩영역(NFA1)에 대응되고, 제3 부분(PT3)은 전자장치(ED, 도 3 참조)의 제2 비폴딩영역(NFA2)에 대응된다. 즉, 전자장치(ED)가 폴딩 시 디지타이저(ZM)의 제1 부분(PT1)은 폴딩축(FX)을 따라서 폴딩되는 부분일 수 있다. 이하, 디지타이저(ZM)의 폴딩영역은 제1 부분(PT1)이고, 디지타이저(ZM)의 제1 비폴딩영역은 제2 부분(PT2)이고, 디지타이저(ZM)의 제2 비폴딩영역은 제3 부분(PT3)으로 이해될 수 있다. 한편, 폴딩축(FX)은 디지타이저(ZM)의 상면 또는 배면에 배치될 수 있다.
도 6은 본 발명의 일 실시예에 따른 디지타이저(ZM)의 단면도이다.
도 6은 도 5에 도시된 III-III' 절단선에 대응하는 일 실시예의 단면도이다.
도 6을 참조하면, 제3 방향(DR3)의 반대 방향을 기준으로, 일 실시예의 디지타이저(ZM)는 베이스층(BS), 베이스층(BS) 상에 배치된 제1 도전성 라인들(CF), 제1 도전성 라인들(CF) 상에 배치된 제1 커버층(CM1), 제1 커버층(CM1) 상에 배치된 제2 도전성 라인들(RF), 및 제2 도전성 라인들(RF) 상에 배치된 제2 커버층(CM2)을 포함할 수 있다. 이는 디지타이저(ZM)를 제조하는 과정에서 각 구성이 적층되는 순서와 동일할 수 있다.
베이스층(BS)은 유기물을 포함할 수 있다. 예를 들어, 베이스층(BS)은 폴리이미드, 폴리 카보네이트, 및 폴리아미드 중 적어도 하나를 포함할 수 있고, 구체적으로 폴리이미드를 포함할 수 있다.
제1 커버층(CM1) 및 제2 커버층(CM2)은 절연층일 수 있다.
제1 커버층(CM1)은 베이스층(BS) 상에 배치되어 제1 도전성 라인들(CF)을 커버할 수 있다. 본 발명에 따른 제1 커버층(CM1)은 베이스층(BS) 보다 상대적으로 유연한 물질을 포함할 수 있다. 예를 들어, 제1 커버층(CM1)은 합성 고무와 가교 성분을 포함하는 신축성 고무를 포함할 수 있고, 구체적으로 제1 커버층(CM1)은 합성 고무는 butadiene 고무, styrene-butadiene 고무, 및 butyl 고무 중 어느 하나를 포함할 수 있다.
제2 커버층(CM2)은 제1 커버층(CM1) 상에 배치되어 제2 도전성 라인들(RF)을 커버할 수 있다. 제2 커버층(CM2)은 제1 커버층(CM1)과 동일한 물질을 포함하거나, 제1 커버층(CM1)보다 낮은 모듈러스를 가진 물질을 포함할 수 있다.
다만, 디지타이저(ZM)의 적층 구조가 이에 제한되는 것은 아니다.
도 7은 본 발명의 일 실시예에 따른 디지타이저(ZM-a)의 단면도이다.
도 7은 도 5에 도시된 III-III' 절단선에 대응하는 일 실시예의 단면도이다.
도 7을 참조하면, 일 실시예의 디지타이저(ZM-a)는 베이스층(BS), 베이스층(BS) 상에 배치된 제2 도전성 라인들(RF), 제2 도전성 라인들(RF)을 커버하는 제1 커버층(CM1), 제1 커버층(CM1) 상에 배치된 제1 도전성 라인들(CF), 및 제1 도전성 라인들(CF)을 커버하는 제2 커버층(CM2)을 포함할 수 있다.
이하에서는 도 6에서 설명한 디지타이저(ZM)를 기준으로 설명한다.
도 8a 내지 도 8e는 도 5에 도시된 TT영역을 확대한 일 실시예의 평면도들이다. 즉, 도 8a 내지 도 8e는 디지타이저(ZM, 도 5 참조)의 제1 부분(PT1)의 일부를 확대한 것이다.
도 8a를 참조하면, 일 실시예의 디지타이저(ZM)에는 비아홀들(VH)이 정의될 수 있다. 일 실시예에서, 비아홀들(VH)은 폴딩영역(FA, 도 5 참조)에 중첩하고, 폴딩축(FX)에 인접하게 형성될 수 있다.
디지타이저(ZM)는 제2 방향(DR2)으로 연장된 제1 도전성 라인들(CF, 도 5 참조)의 일부 및 제1 방향(DR1)으로 연장된 제2 도전성 라인들(RF, 도 5 참조)의 일부를 연결하여 폐곡선을 구성할 수 있다. 서로 다른 층에 배치된 제1 도전성 라인들(CF, 도 5 참조) 및 제2 도전성 라인들(RF, 도 5 참조)은 필요에 따라 특정 지점에서 비아홀(VH)에 의해 서로 연결될 수 있다.
도 8a에서는 제1 도전성 라인들(CF, 도 5 참조)의 일 예로 제1 행라인(x1), 제2 행라인(x2), 제3 행라인(x3), 제4 행라인(x4), 및 제5 행라인(x5)을 도시하였다. 제1 내지 제5 행라인(x1, x2, x3, x4, x5)은 제1 방향(DR1) 상에서 서로 이격된다. 제1 내지 제5 행라인(x1, x2, x3, x4, x5) 각각은 제2 방향(DR2)으로 연장된다.
제2 도전성 라인들(RF, 도 5 참조)의 일 예로 제1 열라인(y1), 제2 열라인(y2), 제3 열라인(y3), 제4 열라인(y4), 및 제5 열라인(y5)을 도시하였다. 제1 내지 제5 열라인(y1, y2, y3, y4, y5)은 제2 방향(DR2) 상에서 서로 이격된다. 제1 내지 제5 열라인(y1, y2, y3, y4, y5) 각각은 제1 방향(DR1)으로 연장된다.
비아홀들(VH)은 제1 비아홀(VH1), 제2 비아홀(VH2), 제3 비아홀(VH3), 제4 비아홀(VH4), 및 제5 비아홀(VH5)을 포함할 수 있다. 도 8a 내지 도 8f에서는 일 예로 비아홀들(VH)이 원형인 것을 도시하였으나, 비아홀들(VH)의 형상이 이에 제한되는 것은 아니며 타원형 또는 다각형일 수 있으며 적어도 일부가 곡선을 포함하거나, 적어도 일부가 직선을 포함하는 형상을 가질 수 있다.
도 8a 내지 도 8f에서, 비아홀들(VH)의 평균 크기는 제1 내지 제5 비아홀(VH1, VH2, VH3, VH4, VH5)의 직경(DI, 이하 제1 직경)에 대응될 수 있다. 일 실시예에서, 제1 내지 제5 비아홀(VH1, VH2, VH3, VH4, VH5)의 직경은 서로 실질적으로 동일할 수 있다. 본 명세서에서 "실질적으로 동일" 등의 용어는 공정 상의 오차 등 일반적인 오차를 포함하여 동일하다는 뜻으로 이해되어야 한다.
이하, 비아홀들(VH)의 평균 크기 값을 제1 직경(DI)으로 설명한다. 다만 실시예가 이에 제한되는 것은 아니며, 다른 실시예에서 비아홀들(VH)의 형상이 변경될 경우, 제1 직경(DI)에 대한 설명은 변경된 비아홀들(VH)의 평균 크기 값에 대해 동일하게 적용될 수 있다.
제1 내지 제5 비아홀(VH1, VH2, VH3, VH4, VH5) 각각은 제1 내지 제5 행라인(x1, x2, x3, x4, x5) 중 대응하는 어느 1개와 제1 내지 제5 열라인(y1, y2, y3, y4, y5) 중 대응하는 어느 1개를 전기적으로 연결할 수 있다. 예를 들어, 제1 비아홀(VH1)은 제1 행라인(x1)과 제1 열라인(y1)을 전기적으로 연결할 수 있다.
제2 방향(DR2)으로 연장된 제1 도전성 라인들(CF)과 제1 방향(DR1)으로 연장된 제2 도전성 라인들(RF)이 비아홀(VH)에 의해 특정 지점에서 전기적으로 연결됨에 따라, 디지타이저(ZM, 도 5 참조)는 복수의 폐곡선을 포함할 수 있다.
본 발명의 일 실시예에서, 비아홀들(VH) 중 이웃한 어느 2개 사이의 간격은 비아홀들(VH)의 평균 크기 값 이상일 수 있고, 예를 들어 제1 직경(DI) 이상 수 있다.
구체적으로, 제2 비아홀(VH2) 및 제3 비아홀(VH3) 사이의 수평 거리인 제1 길이(LL1)는 제1 직경(DI)보다 클 수 있다. 다만, 이는 예시적인 것이며 제1 길이(LL1)는 제1 직경(DI)과 같을 수 있다.
본 발명의 일 실시예에서, 비아홀들(VH) 중 동일한 열에 배치되는 비아홀들(VH)의 개수는 2개 이하일 수 있다. 예를 들어, 도 8a에 도시된 바와 같이, 제1 내지 제5 비아홀(VH1, VH2, VH3, VH4, VH5) 각각은 서로 다른 열에 배열될 수 있다.
본 발명의 일 실시예에서, 동일한 행에 n개의 비아홀들(VH)이 배치될 경우, n개의 비아홀들(VH) 중 이웃한 어느 2개 사이의 수평 거리는 비아홀들(VH)의 평균 크기의 n배 이상이다. n은 2 이상의 정수이다. 예를 들어, 제1 비아홀(VH1), 제3 비아홀(VH3), 및 제5 비아홀(VH5)은 제1 행에 배치되고, 제2 비아홀(VH2) 및 제4 비아홀(VH4)은 제2 행에 배치될 수 있다. 제1 행은 제2 행라인(x2)과 평행한 행이고, 제2 행은 제5 행라인(x5)과 평행한 행일 수 있다.
일 예로 제1 행에 배치된 비아홀들(VH) 중 제3 비아홀(VH3)과 제5 비아홀(VH5) 사이의 수평 거리인 제2 길이(LL2)는 제1 직경(DI)의 3배 이상일 수 있다.
비아홀들(VH)에는 제1 도전성 라인(CF, 도 5 참조) 및 제2 도전성 라인(RF, 도 5 참조)을 연결하기 위한 도전성 물질이 더 배치될 수 있다. 도전성 물질은 제1 도전성 라인(CF, 도 5 참조) 또는 제2 도전성 라인(RF, 도 5 참조)과 동일한 물질이거나, 또는 공지의 도전성 물질일 수 있다. 비아홀들(VH)에는 절연 물질 대신 도전성 물질이 배치되어, 비아홀들(VH)이 배치되지 않은 부분에 비해 비아홀들(VH)에 중첩한 부분의 강성이 더 클 수 있다.
본 발명의 디지타이저(ZM, 도 5 참조)는 제1 부분(PT1)에 비아홀들(VH)을 포함하고, 비아홀들(VH) 사이의 간격이 제1 직경(DI) 이상이며, 하나의 열에는 2개 이하의 비아홀들(VH)을 포함하고, 하나의 행에 n개의 비아홀들(VH)이 배치될 경우 n개의 비아홀들(VH) 중 이웃한 어느 2개 사이의 거리는 제1 직경(DI)의 n배 이상으로 배치된다. 이에 따라 제1 부분(PT1)은 전체적으로 강성이 균일할 수 있다. 본 발명의 전자장치(ED)는 폴딩 동작 시에 디지타이저(ZM)의 제1 부분(PT1)에서 강성의 불균일로 인해 크랙 등의 손상이 발생하는 문제를 방지할 수 있다.
다만, 본 발명의 비아홀(VH)의 배치가 이에 제한되는 것은 아니다.
도 8b를 참조하면, 일 실시예의 비아홀들(VH)은 서로 다른 행에 배치되고, 서로 다른 열에 배치될 수 있다.
도 8b에서는 제1 도전성 라인들(CF, 도 5 참조)의 일 예로 제1 행라인(x1), 제2 행라인(x2), 제3 행라인(x3), 제4 행라인(x4), 제5 행라인(x5), 및 제6 행라인(x6)을 도시하였다. 제1 내지 제6 행라인(x1, x2, x3, x4, x5, x6)은 제1 방향(DR1) 상에서 서로 이격된다. 제1 내지 제6 행라인(x1, x2, x3, x4, x5, x6) 각각은 제2 방향(DR2)으로 연장된다.
제2 도전성 라인들(RF, 도 5 참조)의 일 예로 제1 열라인(y1), 제2 열라인(y2), 제3 열라인(y3), 제4 열라인(y4), 제5 열라인(y5), 및 제6 열라인(y6)을 도시하였다. 제1 내지 제6 열라인(y1, y2, y3, y4, y5, y6)은 제2 방향(DR2) 상에서 서로 이격된다. 제1 내지 제6 열라인(y1, y2, y3, y4, y5, y6) 각각은 제1 방향(DR1)으로 연장된다.
도 8b를 참조하면, 일 실시예의 비아홀들(VH) 각각은 제1 내지 제6 행라인(x1, x2, x3, x4, x5, x6) 중 대응하는 어느 1개와 제1 내지 제6 열라인(y1, y2, y3, y4, y5, y6) 중 대응하는 어느 1개를 전기적으로 연결할 수 있다. 구체적으로, 비아홀들(VH)이 배치된 행은 서로 상이할 수 있다. 예를 들어, 6개의 비아홀들(VH) 각각은 제1 내지 제6 행라인(x1, x2, x3, x4, x5, x6)에 각각 배치될 수 있다. 또한, 비아홀들(VH)이 배치된 열은 서로 상이할 수 있다. 예를 들어, 6개의 비아홀들(VH) 각각은 제1 내지 제6 열라인(y1, y2, y3, y4, y5, y6)에 각각 배치될 수 있다.
본 발명의 디지타이저(ZM, 도 5 참조)는 제1 부분(PT1)에 비아홀들(VH)을 포함하고, 비아홀들(VH)들이 서로 다른 행에 배치되면서, 동시에 서로 다른 열에 배치됨으로써, 제1 부분(PT1)의 강성을 균일하게 유지할 수 있다. 따라서, 전자장치(ED)를 폴딩 시, 디지타이저(ZM)의 제1 부분(PT1)에서 강성의 불균일로 인해 크랙 등의 손상이 발생하는 문제를 방지할 수 있다.
도 8c를 참조하면, 평면 상에서 일 실시예의 비아홀들(VH)은 지그재그 형상으로 배치될 수 있다. 또는, 도 8d를 참조하면, 평면 상에서 일 실시예의 비아홀들(VH)은 사선 형상으로 배치될 수 있다.
도 8c 및 도 8d에서는 제1 도전성 라인들(CF, 도 5 참조)의 일 예로 제1 행라인(x1), 제2 행라인(x2), 제3 행라인(x3), 제4 행라인(x4), 제5 행라인(x5), 제6 행라인(x6), 및 제7 행라인(x7)을 도시하였다. 제1 내지 제7 행라인(x1, x2, x3, x4, x5, x6, x7)은 제1 방향(DR1) 상에서 서로 이격된다. 제1 내지 제7 행라인(x1, x2, x3, x4, x5, x6, x7) 각각은 제2 방향(DR2)으로 연장된다.
도 8c 및 도 8d에서는 제2 도전성 라인들(RF, 도 5 참조)의 일 예로 제1 열라인(y1), 제2 열라인(y2), 제3 열라인(y3), 제4 열라인(y4), 제5 열라인(y5), 제6 열라인(y6), 및 제7 열라인(y7)을 도시하였다. 제1 내지 제7 열라인(y1, y2, y3, y4, y5, y6, y7)은 제2 방향(DR2) 상에서 서로 이격된다. 제1 내지 제7 열라인(y1, y2, y3, y4, y5, y6, y7) 각각은 제1 방향(DR1)으로 연장된다.
도 8c 및 도 8d 각각에서, 일 실시예의 비아홀들(VH) 각각은 제1 내지 제7 행라인(x1, x2, x3, x4, x5, x6, x7) 중 대응하는 어느 1개와 제1 내지 제7 열라인(y1, y2, y3, y4, y5, y6, y7) 중 대응하는 어느 1개를 전기적으로 연결할 수 있다.
한편, 도 8c 및 도 8d에 도시된 비아홀들(VH)의 이격 간격에 대해서는 도 8a 및 도 8b에서 전술한 설명이 동일하게 적용될 수 있다.
도 8e를 참조하면, 일 실시예에서 비아홀들(VH)은 제1 행에 3개가 배치되고, 제2 행에 3개가 배치될 수 있다. 제1 행은 제3 행라인(x3)과 평행한 행이고, 제2 행은 제4 행라인(x4)과 평행한 행으로 이해될 수 있다. 제3 행라인(x3)에서 비아홀들(VH) 중 이웃한 어느 2개의 수평 거리인 제3 길이(LL3)는 제1 직경(DI)의 2배 이상이다.
본 발명의 일 실시예에서, 동일한 열에는 최대 2개의 비아홀들(VH)이 배치될 수 있다.
구체적으로, 비아홀들(VH)은 제1 열에 2개, 제2 열에 2개, 및 제3 열에 2개가 배치될 수 있다. 제1 열은 제2 열라인(y2)과 평행한 열이고, 제2 열은 제4 열라인(y4)과 평행한 행이고, 제3 열은 제6 열라인(y6)과 평행한 열로 이해될 수 있다.
동일한 열에 배치된 2개의 비아홀들(VH) 사이의 수직 거리(VL)는 제1 직경(DI)의 2배 이상일 수 있다.
이에 따라 도 8e에 도시된 비아홀들(VH)을 포함한 디지타이저(ZM)는 제1 부분(PT1)에서 균일한 강성을 나타낼 수 있다.
도 8f는 도 5에 도시된 TT영역을 확대한 비교예의 평면도이다.
도 8f를 참조하면, 비아홀들(VH)은 제1 행에 3개, 제2 행에 3개, 및 제3 행에 3개가 배치될 수 있다. 제1 행은 제2 행라인(x2)과 평행한 행이고, 제2 행은 제5 행라인(x5)과 평행한 행이고, 제3 행은 제8 행라인(x8)으로 이해될 수 있다. 제5 행라인(x5)에서 비아홀들(VH) 중 이웃한 어느 2개의 수평 거리인 제4 길이(LL4)는 제1 직경(DI)의 3배 이상이다.
한편, 도 8e의 비아홀들(VH)은 제1 열에 3개, 제2 열에 3개, 및 제3 열에 3개가 배치되었다. 제1 열은 제2 열라인(y2)과 평행한 열이고, 제2 열은 제5 열라인(y5)과 평행한 행이고, 제3 열은 제8 열라인(y8)과 평행한 열로 이해될 수 있다.
도 8f에 도시된 비아홀들(VH)은 도 8a 내지 도 8e에 도시된 비아홀들(VH)과 달리, 하나의 열에 3개 이상 배치되어 디지타이저(ZM)의 제1 부분(PT1)에서 강성의 불균일이 나타날 수 있다.
이에 따라, 도 8f에 도시된 비아홀들(VH)을 포함하는 디지타이저의 경우, 전자장치의 폴딩 시 디지타이저의 제1 부분에서 크랙 등의 손상이 발생할 수 있다.
본 발명의 디지타이저(ZM, 도 5 참조)는 제1 부분(PT1, 도 5 참조)에 비아홀들(VH)을 포함하고, 비아홀들(VH)이 서로 다른 행 및 서로 다른 열에 배치될 수 있다. 또는 비아홀들(VH)이 동일한 행에 n개 배치될 경우, n개의 비아홀들(VH) 중 이웃한 어느 2개 사이의 간격이 비아홀들의 평균 크기의 n배 이상이다. 또는 비아홀들(VH)이 동일한 열에 배치될 경우, 동일한 열에 배치되는 비아홀들(VH)의 개수는 2개 이하일 수 있다.
이에 따라, 제1 부분(PT1, 도 5 참조)은 비아홀들(VH)을 포함하더라도, 제1 부분(PT1) 전체에서 균일한 강성을 나타낼 수 있고, 전자장치(ED)의 폴딩 시 제1 부분(PT1)에서 크랙 등의 손상이 발생하는 문제를 최소화할 수 있다. 특히, 전자장치(ED)의 폴딩 시 비아홀들(VH)의 주변부에서 크랙 등의 손상이 발생하는 문제를 방지할 수 있다.
비아홀들(VH)의 구조와 관련하여 도 9a를 참조하여 설명한다.
도 9a는 본 발명의 일 실시예에 따른 디지타이저(ZM)의 단면도이다.
도 9a는 도 8a에 도시된 IV-IV' 절단선에 대응하는 일 실시예의 단면도이다.
도 9a를 참조하면, 비아홀(VH)은 제1 도전성 라인(CF) 및 제2 도전성 라인(RF) 사이에 배치된 제1 커버층(CM1)을 관통하는 것일 수 있다. 제2 도전성 라인(RF)은 비아홀(VH)을 관통하여 제1 도전성 라인(CF)에 연결될 수 있다. 이에 따라, 제2 도전성 라인(RF)은 제1 도전성 라인(CF)에 전기적으로 연결될 수 있다. 일 예로 도 9a에서는 제2 도전성 라인(RF)이 비아홀(VH)을 채우는 것으로 도시하였으나, 실시예가 이에 제한되는 것은 아니며 비아홀(VH)에는 제1 도전성 라인(CF)이 배치되거나, 또는 공지의 도전성 물질이 배치되어, 제1 도전성 라인(CF) 및 제2 도전성 라인(RF)을 전기적으로 연결할 수 있다.
비아홀(VH)이 배치된 영역은 제1 커버층(CM1)이 제거되고 도전성 물질을 더 포함하기 때문에, 비아홀(VH)이 배치되지 않은 영역에 비해서 강성이 더 클 수 있다. 즉, 비아홀(VH)은 비아홀(VH)의 주변부이 비해서 강성이 더 클 수 있다.
본 발명의 디지타이저(ZM)는 제1 부분(PT1)에 비아홀들(VH)이 배치되고, 비아홀들(VH)을 도 8a 내지 도 8e에서 설명한 바와 같이 서로 이격 배치하여 제1 부분(PT1)의 강성을 균일하게 유지할 수 있다. 이에 따라 전자장치(ED, 도 1b, 1c 참조)가 폴딩되더라도 디지타이저(ZM)의 폴딩영역인 제1 부분(PT1)에서 크랙 등의 손상이 발생하는 것을 방지할 수 있다.
한편, 제1 비폴딩영역(NFA1)에 대응하는 제2 부분(PT2) 및 제2 비폴딩영역(NFA2)에 대응하는 제3 부분(PT3)도 비아홀을 포함할 수 있다. 다만, 전자장치(ED)가 폴딩 시 제2 부분(PT2) 및 제3 부분(PT3)에 가해지는 스트레스는 제1 부분(PT1)에 가해지는 스트레스보다 작기 때문에, 제2 부분(PT2) 및 제3 부분(PT3)은 강성에 의한 불균일로 비아홀 근처에서 크랙이 발생할 가능성이 낮다. 따라서 제2 부분(PT2) 및 제3 부분(PT3)에 배치된 비아홀은 도 9a와 같이 제1 도전성 라인들(CF) 및 제2 도전성 라인들(RF)의 일부를 연결하는 것으로 충분하며, 배치 구조가 특별히 제한되지 않는다.
도 9b는 본 발명의 일 실시예에 따른 디지타이저(ZM)의 일부의 평면도이다.
도 9b는 일 예로 디지타이저(ZM)의 폴딩영역(FA)에 배치된 폐곡선들(LP1, LP2) 중 일부를 도시한 것이다.
도 9b를 참조하면, 복수의 제1 도전성 라인들(CF)의 일부 및 제2 도전성 라인들(RF)의 일부는 서로 연결?? 복수의 폐곡선들(LP1, LP2)을 구성할 수 있다. 구체적으로, 서로 다른 층에 배치된 제1 도전성 라인들(CF) 및 제2 도전성 라인들(RF)은 필요에 따라 비아홀들(VH)에 의해서 서로 연결될 수 있다. 일 예로 비아홀들(VH)이 도 8a에 도시된 제1 내지 제5 비아홀(VH1, VH2, VH3, VH4, VH5)을 포함하는 것을 도시하였다.
폐곡선들(LP1, LP2)은 제1 폐곡선들(LP1) 및 제2 폐곡선들(LP2)을 포함할 수 있다. 제1 폐곡선들(LP1) 각각은 제1 방향(DR1)으로 나란한 장변과 제2 방향(DR2)으로 나란한 단변을 포함할 수 있다. 제2 폐곡선들(LP2) 각각은 제2 방향(DR2)으로 나란한 장변과 제1 방향(DR1)으로 나란한 단변을 포함할 수 있다.
폐곡선들(LP1, LP2)은 단자들(TL)을 포함할 수 있다. 단자들(TL)을 통해서 디지타이저(ZM)의 외부에서 폐곡선들(LP1, LP2)들로 교류 신호가 순차적으로 제공될 수 있다. 제1 폐곡선들(LP1)의 단자들(TL)은 도 9b에 도시되었고, 제2 폐곡선들(LP2)의 단자들은 생략되었다. 제2 폐곡선들(LP2)의 단자들은 제2 방향(DR2) 상에서 디지타이저(ZM)의 양 단에 배치될 수 있다.
한편, 도 9b에 도시된 폐곡선들(LP1, LP2)의 형상은 일 예이며, 실시예가 이에 제한되지 않는다.
도 10은 본 발명의 일 실시예에 따른 디지타이저(ZM-b)의 평면도이다.
도 10을 참조하면, 일 실시예의 디지타이저(ZM-b)는 서로 이격된 제1 디지타이저(ZM-1)와 제2 디지타이저(ZM-2)를 포함할 수 있다. 제1 디지타이저(ZM-1)와 제2 디지타이저(ZM-2)에 제1 연성회로필름(FCB1)과 제2 연성회로필름(FCB2)이 각각 전기적으로 연결될 수 있다. 제1 연성회로필름(FCB1)과 제2 연성회로필름(FCB2)은 외부의 동일한 회로기판에 연결될 수 있다. 예를 들어, 도 2에서 설명된 연성회로필름(FCB)이 연결되는 메인 회로기판에 제1 연성회로필름(FCB1)과 제2 연성회로필름(FCB2)이 각각 연결될 수 있다. 제1 연성회로필름(FCB1)과 제2 연성회로필름(FCB2)은 하나의 회로필름으로 대체될 수도 있다.
제1 디지타이저(ZM-1)와 제2 디지타이저(ZM-2)는 제1 감지영역(SA1)과 제2 감지영역(SA2)을 각각 포함하고, 제1 비-감지영역(NSA1)과 제2 비-감지영역(NSA2)을 각각 포함한다. 제1 비-감지영역(NSA1)과 제2 비-감지영역(NSA2)은 제1 감지영역(SA1)과 제2 감지영역(SA2)에 각각 인접하게 배치된다. 제1 디지타이저(ZM-1)와 제2 디지타이저(ZM-2)의 구성은 서로 실질적으로 동일할 수 있다. 제1 디지타이저(ZM-1)와 제2 디지타이저(ZM-2)에는 전술한 디지타이저(ZM, ZM-a, 도 5 내지 도 7 참조)에 대한 설명이 동일하게 적용될 수 있다. 구체적으로, 제1 디지타이저(ZM-1) 및 제2 디지타이저(ZM-2) 중에서 폴딩영역(FA, 도 5 참조)에 중첩한 부분에는 제1 부분(PT1, 도 5 참조)에 대한 설명이 동일하게 적용될 수 있다. 구체적으로, 제1 디지타이저(ZM-1) 및 제2 디지타이저(ZM-2) 중에서 제1 비폴딩영역(NFA1, 도 5 참조) 및 제2 비폴딩영역(NFA2, 도 5 참조)에 중첩한 부분에는 제2 부분(PT2, 도 5 참조) 및 제3 부분(PT3, 도 5 참조)에 대한 설명이 각각 동일하게 적용될 수 있다. 또한 전술한 비아홀(VH, 도 8a 내지 도 8e 참조)은 제1 디지타이저(ZM-1) 및 제2 디지타이저(ZM-2)에서 폴딩영역(FA, 도 5 참조)에 중첩한 부분에 배치될 수 있다.
도 11은 본 발명의 일 실시예에 따른 표시장치(DD의 단면도이다.
도 11의 표시장치(DD)는 도 9a의 디지타이저(ZM)를 포함하는 것일 수 있다.
도 11을 참조하면, 일 실시예의 표시장치(DD)는 윈도우모듈(WM) 및 윈도우모듈(WM) 아래에 배치된 표시모듈(DM)을 포함한다.
일 실시예의 윈도우모듈(WM)은 윈도우보호층(PF), 박막 유리 기판(UTG), 및 윈도우보호층(PF) 하부에 배치된 베젤패턴(BP)을 포함할 수 있다. 베젤패턴(BP)은 유색의 차광막으로써 예컨대, 코팅 방식으로 형성될 수 있다. 베젤패턴(BP)은 베이스 물질 및 베이스 물질에 혼합된 염료 또는 안료를 포함할 수 있다. 윈도우보호층(PF)과 박막 유리 기판(UTG) 사이에는 제1 접착층(AL1)이 배치될 수 있다.
표시모듈(DM)은 광학필름(LF), 표시패널(DP), 패널 보호층(PPL), 배리어층(BRL), 지지층(PLT), 커버층(SCV), 디지타이저(ZM), 전자기 차폐층(EMS), 금속 플레이트(MP) 및 제2 내지 제9 접착층들(AL2 내지 AL9)을 포함할 수 있다. 제2 내지 제9 접착층들(AL2~AL9)은 감압 접착제 또는 광학 투명 접착제와 같은 접착제를 포함할 수 있다. 본 발명의 일 실시예에서 상술한 구성들 중 일부는 생략될 수 있다. 예컨대, 금속 플레이트(MP)와 그에 연관된 제9 접착층(AL9)은 생략될 수 있다.
광학필름(LF)은 도 4에 도시된 제1 영역(AA1)에 배치된다. 광학필름(LF)은 적어도 활성영역(DP-DA)을 커버한다. 제2 접착층(AL2)이 광학필름(LF)과 윈도우모듈(WM)을 결합하고, 제3 접착층(AL3)이 광학필름(LF)과 표시패널(DP)을 결합한다. 도 9a에서는 표시패널(DP)만 도시하였으나, 도 3에 도시된 것과 같이 표시패널(DP)과 제3 접착층(AL3) 사이에 입력센서(IS)가 더 배치될 수 있다.
패널 보호층(PPL)은 표시패널(DP) 하측에 배치될 수 있다. 패널 보호층(PPL)은 표시패널(DP)의 하부를 보호할 수 있다. 패널 보호층(PPL)은 가요성 플라스틱 물질을 포함할 수 있다. 예를 들어, 패널 보호층(PPL)은 폴리에틸렌 테레프탈레이트(polyethylene terephthalate)를 포함할 수 있다. 본 발명의 일 실시예에서 패널 보호층(PPL)은 폴딩영역(FA)에 미-배치될 수도 있다. 패널 보호층(PPL)은 표시패널(DP)의 제1 영역(AA1)을 보호하는 제1 패널 보호층(PPL-1) 및 제2 영역(AA2)을 보호하는 제2 패널 보호층(PPL-2)을 포함할 수 있다.
제4 접착층(AL4)이 패널 보호층(PPL)과 표시패널(DP)을 접착한다. 제4 접착층(AL4)은 제1 패널 보호층(PPL-1)에 대응하는 제1 접착부분(AL4-1) 및 제2 패널 보호층(PPL-2)에 대응하는 제2 접착부분(AL4-2)을 포함할 수 있다.
도 4에 도시된 것과 같이, 벤딩영역(BA)이 휘어질 때, 제2 패널 보호층(PPL-2)은 제2 영역(AA2)과 함께 제1 영역(AA1) 및 제1 패널 보호층(PPL-1)의 하측에 배치될 수 있다. 패널 보호층(PPL)이 벤딩영역(BA)에 배치되지 않으므로, 벤딩영역(BA)이 보다 용이하게 벤딩될 수 있다.
벤딩영역(BA)은 소정의 곡률 및 곡률반경을 갖는다. 곡률 반경은 약 0.1 mm 내지 0.5mm일 수 있다. 벤딩 보호층(BPL)은 적어도 벤딩영역(BA)에 배치된다. 벤딩 보호층(BPL)은 벤딩영역(BA), 제1 영역(AA1) 및 제2 영역(AA2)에 중첩할 수 있다. 벤딩 보호층(BPL)은 제1 영역(AA1)의 일부분 및 제2 영역(AA2)의 일부분 상에 배치될 수 있다.
벤딩 보호층(BPL)은 벤딩영역(BA)과 함께 벤딩될 수 있다. 벤딩 보호층(BPL)은 외부충격으로부터 벤딩영역(BA)을 보호하고, 벤딩영역(BA)의 중립면을 제어한다. 벤딩영역(BA)에 배치된 신호라인들에 중립면이 가까워지도록 벤딩 보호층(BPL)은 벤딩영역(BA)의 스트레스를 제어한다.
제5 접착층(AL5)은 패널 보호층(PPL)과 배리어층(BRL)을 결합한다. 배리어층(BRL)은 패널 보호층(PPL)의 하측에 배치될 수 있다. 배리어층(BRL)은 외부의 눌림에 따른 압축력에 대한 저항력을 높일 수 있다. 따라서, 배리어층(BRL)은 표시패널(DP)의 변형을 막아주는 역할을 할 수 있다. 배리어층(BRL)은 폴리 이미드 또는 폴리에틸렌 테레프탈레이트와 같은 가요성 플라스틱 물질을 포함할 수 있다. 또한, 배리어층(BRL)은 광투과율이 낮은 유색의 필름일 수 있다. 배리어층(BRL)은 외부로부터 입사되는 광을 흡수할 수 있다. 예를 들어, 배리어층(BRL)은 검정색 플라스틱 필름일 수 있다. 윈도우 보호층(WP)의 상측으로부터 표시장치(DD)를 바라봤을 때, 배리어층(BRL)의 하측에 배치된 구성 요소들은 사용자에게 시인되지 않을 수 있다.
제6 접착층(AL6)이 배리어층(BRL)과 지지층(PLT)을 결합한다. 제6 접착층(AL6)은 서로 이격된 제1 접착부분(AL6-1)과 제2 접착부분(AL6-2)을 포함할 수 있다. 제1 접착부분(AL6-1)과 제2 접착부분(AL6-2)의 이격된 거리(D6, 또는 간격)는 폴딩영역(FA)의 너비에 대응하고, 후술하는 갭(GP)보다 크다. 본 실시예에서 제1 접착부분(AL6-1)과 제2 접착부분(AL6-2)은 하나의 접착층의 서로 다른 부분으로 정의되지만, 이에 제한되지 않는다. 제1 접착부분(AL6-1)이 하나의 접착층(예컨대, 제1 접착층)으로 정의될 때 제2 접착부분(AL6-2)은 다른 하나의 접착층(예컨대, 제2 접착층)으로 정의될 수도 있다.
지지층(PLT)은 배리어층(BRL) 하측에 배치된다. 지지층(PLT)은 지지층의 상측에 배치된 구성들을 지지하고, 표시장치(DD)의 펼쳐진 상태와 폴딩된 상태를 유지한다. 지지층(PLT)은 적어도 제1 비폴딩영역(NFA1)에 대응하고 절연성을 갖는 제1 지지부분(PLT-1) 및 제2 비폴딩영역(NFA2)에 대응하고 절연성을 갖는 제2 지지부분(PLT-2)을 포함할 수 있다. 제1 지지부분(PLT-1)과 제2 지지부분(PLT-2)은 제2 방향(DR2) 내에서 서로 이격될 수 있다.
지지층(PLT)은 폴딩영역(FA)에 대응하고 제1 지지부분(PLT-1)과 제2 지지부분(PLT-2) 사이에 배치되며, 복수 개의 개구부(OP)가 정의된 폴딩부분(PLT-F)을 더 포함할 수 있다. 폴딩부분(PLT-F)은 표시장치(DD)의 폴딩 동작시 제1 지지부분(PLT-1)과 제2 지지부분(PLT-2)으로부터 오픈된 배리어층(BRL)의 영역으로 이물질이 침투하는 것을 방지할 수 있다. 본 발명의 일 실시예에서 폴딩부분(PLT-F)은 생략될 수 있다.
폴딩부분(PLT-F)은 제1 지지부분(PLT-1)과 제2 지지부분(PLT-2)보다 더 큰 탄성계수를 갖는다. 폴딩부분(PLT-F)은 60GPa 이상의 탄성계수를 갖는 물질을 포함할 수 있고, 스테인레스스틸과 같은 금속 물질을 포함할 수 있다. 예를 들어, 폴딩부분(PLT-F)은 SUS 304를 포함할 수 있으나, 이에 한정되지 않고 폴딩부분(PLT-F)은 다양한 금속 물질들을 포함할 수 있다.
제1 지지부분(PLT-1)과 제2 지지부분(PLT-2)은 플라스틱, 유리섬유 강화 플라스틱 또는 유리를 포함할 수 있다. 플라스틱은 폴리 이미드 또는 폴리에틸렌 테레프탈레이트을 포함할 수 있으며 특별히 제한되지 않는다. 제1 지지부분(PLT-1)과 제2 지지부분(PLT-2)은 서로 동일한 물질을 포함할 수 있다.
폴딩영역(FA)에 대응하는 지지층(PLT)의 일부 영역에는 복수 개의 개구부들(OP)이 정의될 수 있다. 개구부들(OP)에 의해 지지층(PLT)의 가요성이 향상된다. 폴딩영역(FA)에 대응하는 영역에 제6 접착층(AL6)이 미-배치됨으로써 지지층(PLT)의 가요성을 향상시킬 수 있다.
제7 접착층(AL7)이 지지층(PLT)과 커버층(SCV)을 결합하고, 제8 접착층(AL8)이 커버층(SCV)과 디지타이저(ZM)를 결합한다. 커버층(SCV)은 지지층(PLT)에 정의된 개구부들(OP)을 커버할 수 있다. 커버층(SCV)은 지지층(PLT)보다 낮은 탄성 계수를 가질 수 있다. 예를 들어, 커버층(SCV)은 열가소성 폴리 우레탄, 고무, 실리콘을 포함할 수 있으나, 이에 제한되는 것은 아니다.
커버층(SCV)은 시트 형태로 제조되어 지지층(PLT)에 부착될 수 있다. 제8 접착층(AL8)은 서로 이격된 제1 접착부분(AL8-1)과 제2 접착부분(AL8-2)을 포함할 수 있다. 제1 접착부분(AL8-1)과 제2 접착부분(AL8-2)의 이격된 거리는 폴딩영역(FA)의 너비에 대응하고, 후술하는 갭(GP)보다 크다. 폴딩영역(FA)에 대응하는 영역에 제8 접착층(AL8)이 미배치되므로 커버층(SCV)의 가요성을 향상시킬 수 있다. 제8 접착층(AL8)의 제1 접착부분(AL8-1)과 제2 접착부분(AL8-2)의 이격된 거리는 제6 접착층(AL6)의 제1 접착부분(AL6-1)과 제2 접착부분(AL6-2)의 이격된 거리(D6)에 대응할 수 있다.
전술한 구성 중 표시패널(DP)과 디지타이저(ZM) 사이의 구성은 도 3에 도시된 보호부재(PM)에 해당할 수 있다.
디지타이저(ZM)는 윈도우모듈(WM) 상에서 전자기 펜(SP, 도 1a 참조)이 근접한 위치를 검출할 수 있다. 디지타이저(ZM)에는 도 5 내지 도 9a에서 전술한 설명이 동일하게 적용될 수 있고 자세한 설명은 생략한다.
디지타이저(ZM)의 하측에 전자기 차폐층(EMS)이 배치된다. 도 2에 도시된 전자모듈(EM)로부터 발생된 전자기파가 노이즈로써 디지타이저(ZM)에 영향을 미치는 것을 차단하기 위해 전자기 차폐층(EMS)이 추가될 수 있다.
전자기 차폐층(EMS)은 제1 전자기 차폐층(EMS-1)과 제2 전자기 차폐층(EMS-2)을 포함할 수 있다. 제1 전자기 차폐층(EMS-1) 및 제2 전자기 차폐층(EMS-2)은 소정의 갭(GP)을 두고 이격되어 배치될 수 있다. 갭(GP)은 0.3mm 내지 3mm 일 수 있고, 폴딩영역(FA)에 대응하도록 배치될 수 있다.
본 실시예에서 전자기 차폐층(EMS)은 자성 금속 파우더층(MMP, magnetic metal powder)을 포함할 수 있다. 자성 금속 파우더층은 코팅 및 경화공정을 통해서 디지타이저(ZM)의 하면에 직접 형성될 수 있다. 본 발명의 일 실시예에서 전자기 차폐층(EMS)은 생략될 수 있다.
제9 접착층(AL9)이 전자기 차폐층(EMS)과 금속 플레이트(MP)를 결합한다. 제9 접착층(AL9)은 서로 이격된 제1 접착부분(AL9-1)과 제2 접착부분(AL9-2)을 포함할 수 있다. 금속 플레이트(MP)는 제1 접착부분(AL9-1)과 제2 접착부분(AL9-2)에 각각 부착된 제1 금속 플레이트(MP-1)와 제2 금속 플레이트(MP-2)를 포함할 수 있다. 금속 플레이트(MP)는 방열성을 향상시키고, 표시장치의 제조 공정에서 발생하는 외부압력으로부터 금속 플레이트(MP) 상측의 구성을 보호할 수 있다.
전술한 구성 중 디지타이저(ZM) 하부에 배치된 구성들은 도 3에 도시된 하측부재(LM)에 해당할 수 있다.
도 12는 본 발명의 일 실시예에 따른 표시장치(DD-1)의 단면도이다.
도 12의 표시장치(DD-1)는 도 11의 표시장치(DD)에 비해, 도 10의 디지타이저(ZM-b)를 포함하는 차이가 있다.
도 12를 참조하면, 디지타이저(ZM-b)는 제1 디지타이저(ZM-1) 및 제2 디지타이저(ZM-2)를 포함할 수 있다. 제1 디지타이저(ZM-1)는 제8 접착층(AL8)의 제1 접착부분(AL8-1)에 부착되고, 제2 디지타이저(ZM-2)는 제8 접착층(AL8)의 제2 접착부분(AL8-2)에 부착될 수 있다. 제1 디지타이저(ZM-1)와 제2 디지타이저(ZM-2)는 소정의 갭(GP)을 두고 이격되어 배치된다. 갭(GP)은 0.3mm 내지 3mm 일 수 있고, 폴딩영역(FA)에 대응하도록 배치될 수 있다.
제1 전자기 차폐층(EMS-1)과 제2 전자기 차폐층(EMS-2)은 제1 디지타이저(ZM-1)와 제2 디지타이저(ZM-2)에 각각 대응할 수 있다.
제1 디지타이저(ZM-1)는 폴딩영역(FA)의 적어도 일부 및 제2 비폴딩영역(NFA2)에 중첩할 수 있다. 제2 디지타이저(ZM-2)는 폴딩영역(FA)의 적어도 일부 및 제1 비폴딩영역(NFA1)에 중첩할 수 있다. 디지타이저(ZM-b)는 폴딩영역(FA)에 중첩하는 소정의 갭(GP)을 포함하여, 표시장치(DD-1) 폴딩 시, 폴딩부분에 가해지는 스트레스를 완화할 수 있다.
본 발명의 디지타이저(ZM)는 폴딩영역(FA)에 중첩하는 비아홀들(VH)을 포함하고, 비아홀들(VH)이 서로 다른 행 및 서로 다른 열에 배치될 수 있다. 또는 비아홀들(VH)이 동일한 행에 n개 배치될 경우, n개의 비아홀들(VH) 중 이웃한 어느 2개 사이의 간격이 비아홀들의 평균 크기의 n배 이상이다. 또는 비아홀들(VH)이 동일한 열에 배치될 경우, 동일한 열에 배치되는 비아홀들(VH)의 개수는 2개 이하일 수 있다. 이에 따라 디지타이저(ZM)는 폴딩영역(FA)에 중첩하는 부분에서 균일한 강성을 나타낼 수 있다.
본 발명의 표시장치(DD)는 본 발명의 디지타이저(ZM)를 포함하여 폴딩 시 디지타이저(ZM)에서 비아홀들(VH) 주변에서 발생하는 크랙 등의 불량을 최소화할 수 있다. 이에 따라 표시장치(DD)의 신뢰성이 향상될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 청구범위에 의해 정해져야만 할 것이다.
전자장치 ED
표시장치 DD
표시패널 DP
제1 비폴딩영역, 제2 비폴딩영역, 폴딩영역 NFA1, NFA2, FA
디지타이저 ZM
비아홀 VH
제1 도전성 라인들 CF
제2 도전성 라인들 RF

Claims (20)

  1. 제1 비폴딩영역, 제2 비폴딩영역, 및 상기 제1 비폴딩영역과 상기 제2 비폴딩영역 사이에 배치된 폴딩영역을 포함하는 표시패널; 및
    베이스층, 상기 베이스층 상에 배치된 제1 도전성 라인들, 상기 제1 도전성 라인들 상에 배치된 제1 커버층, 상기 제1 커버층 상에 배치된 제2 도전성 라인들, 상기 제2 도전성 라인들 상에 배치된 제2 커버층, 및 상기 제1 커버층을 관통하는 비아홀들을 포함하는 디지타이저; 를 포함하고,
    상기 제2 도전상 라인들 중 일부는 상기 비아홀들을 통해서 상기 제1 도전상 라인들에 전기적으로 연결되고,
    상기 비아홀들은 상기 폴딩영역에 중첩하는 표시장치.
  2. 제1 항에 있어서,
    상기 비아홀들로 연결된 상기 제1 도전성 라인들 중 일부 및 상기 제2 도전성 라인들 중 일부는 폐곡선을 구성하는 표시장치.
  3. 제1 항에 있어서,
    상기 비아홀들 중 이웃한 어느 2개 사이의 간격은 상기 비아홀들의 평균 크기 값 이상인 표시장치.
  4. 제1 항에 있어서,
    상기 비아홀들 중 동일한 열에 배치된 상기 비아홀들의 개수는 2개 이하인 표시장치.
  5. 제4 항에 있어서,
    상기 비아홀들 중 n개의 비아홀들이 동일한 행에 배치될 때,
    상기 n개의 비아홀들 중 서로 이웃한 어느 2개 사이의 수평 거리는 상기 비아홀들의 평균 크기의 n배 이상이고, n은 2 이상의 정수인 표시장치.
  6. 제4 항에 있어서,
    상기 비아홀들 중 2개가 동일한 열에 배치될 때,
    상기 2개의 비아홀들 사이의 수직 거리는 상기 비아홀들의 평균 크기의 2배 이상인 표시장치.
  7. 제4 항에 있어서,
    상기 비아홀들은 서로 상이한 열에 배치되는 표시장치.
  8. 제7 항에 있어서,
    상기 비아홀들은 서로 상이한 행에 배치되는 표시장치.
  9. 제4 항에 있어서,
    상기 비아홀들은 제1 비아홀, 제2 비아홀, 제3 비아홀, 제4 비아홀, 및 제5 비아홀을 포함하고,
    상기 제1 비아홀, 상기 제3 비아홀, 및 상기 제5 비아홀은 제1 행에 배치되고,
    상기 제2 비아홀 및 상기 제4 비아홀은 제2 행에 배치되고,
    상기 제1 내지 제5 비아홀 각각은 제1 내지 제5 열에 각각 배치된 표시장치.
  10. 제1 항에 있어서,
    상기 제1 비폴딩영역, 상기 폴딩영역, 및 상기 제2 비폴딩영역은 x축 방향 상에서 구분되고,
    상기 제1 도전성 라인들 각각은 평면 상에서 상기 x축 방향으로 연장되고,
    상기 제2 도전성 라인들 각각은 평면 상에서 상기 x축 방향과 교차하는 y축 방향으로 연장되는 표시장치.
  11. 제1 항에 있어서,
    상기 제1 비폴딩영역, 상기 폴딩영역, 및 상기 제2 비폴딩영역은 x축 방향 상에서 구분되고,
    상기 제1 도전성 라인들 각각은 평면 상에서 상기 x축 방향과 교차하는 y축 방향으로 연장되고,
    상기 제2 도전성 라인들 각각은 평면 상에서 상기 x축 방향으로 연장되는 표시장치.
  12. 제1 항에 있어서,
    상기 디지타이저는 상기 폴딩영역에 중첩하고 가상의 폴딩축을 중심으로 폴딩 가능한 제1 부분, 상기 제1 비폴딩영역에 중첩하는 제2 부분, 및 상기 제2 비폴딩영역에 중첩하는 제3 부분을 포함하는 표시장치.
  13. 제12 항에 있어서,
    상기 비아홀은 상기 제1 부분에 배치되는 표시장치.
  14. 제1 항에 있어서,
    상기 디지타이저는 서로 이격된 제1 디지타이저 및 제2 디지타이저를 포함하고, 상기 제1 디지타이저는 상기 폴딩영역의 적어도 일부 및 상기 제2 비폴딩영역에 중첩하고, 상기 제2 디지타이저는 상기 폴딩영역의 적어도 일부 및 상기 제1 비폴딩영역에 중첩하고,
    상기 비아홀들은 상기 제1 디지타이저 및 상기 제2 디지타이저에 배치되는 표시장치.
  15. 제1 항에 있어서,
    상기 디지타이저 하부에 배치된 전자기 차폐층을 더 포함하는 표시장치.
  16. 윈도우모듈; 및
    x축 방향 상에서 순서대로 정의된 제1 비폴딩영역, 폴딩영역, 및 제2 비폴딩영역을 포함하고, 상기 윈도우모듈 아래에 배치된 표시모듈; 을 포함하고,
    상기 표시모듈은,
    표시패널; 및
    상기 x축 방향과 교차하는 y축 방향으로 연장된 제1 도전성 라인들 및 상기 x축 방향으로 연장되고, 상기 제1 도전성 라인들과 다른 층에 배치된 제2 도전성 라인들을 포함하고, 상기 표시패널 아래에 배치된 디지타이저; 를 포함하고,
    상기 디지타이저는 상기 폴딩영역에 중첩하는 복수의 비아홀들을 포함하고,
    상기 제2 도전성 라인들의 일부는 상기 복수의 비아홀을 통해서 상기 제1 도전성 라인들의 일부에 전기적으로 연결되는 표시장치.
  17. 제16 항에 있어서,
    상기 비아홀들 중 동일한 열에 배치된 상기 비아홀들의 개수는 2개 이하인 표시장치.
  18. 제17항에 있어서,
    상기 복수의 행들 중 어느 하나에 배치되는 비아홀들의 개수가 n개일 때,
    n개의 비아홀들 중 이웃한 어느 2개 사이의 거리는 비아홀들의 평균 크기의 n배 이상이고, n은 2 이상의 정수인 표시장치.
  19. 제16 항에 있어서,
    상기 표시모듈은 상기 디지타이저 아래에 배치된 하측 부재를 더 포함하고,
    상기 하측 부재는 전자기 차폐층, 방열층, 쿠션층, 및 금속 플레이트 중 적어도 하나를 포함하는 표시장치.
  20. 제1 비폴딩영역, 제2 비폴딩영역, 및 상기 제1 비폴딩영역과 상기 제2 비폴딩영역 사이에 배치된 폴딩영역을 포함하는 표시패널; 및
    복수의 절연층들, 상기 복수의 절연층들 사이에 배치된 제1 도전성 라인들과 제2 도전성 라인들, 및 상기 복수의 절연층들 중 일부를 관통하는 비아홀들을 포함하고, 상기 표시패널에 중첩하게 배치된 디지타이저; 를 포함하고,
    상기 디지타이저는 적어도 일부가 상기 폴딩영역에 중첩하고 가요성을 가지는 제1 부분, 상기 제1 비폴딩영역에 중첩하는 제2 부분, 및 제2 비폴딩영역에 중첩하는 제3 부분을 포함하고,
    상기 비아홀들은 상기 제1 부분에 배치되고,
    상기 제2 도전성 라인들의 일부는 상기 비아홀들을 통해서 상기 제1 도전성 라인들 중 일부와 연결되어 폐곡선을 구성하고,
    상기 비아홀들 중 이웃한 어느 2개의 사이의 이격 간격은 상기 비아홀들의 평균 크기 값 이상인 표시장치.
KR1020210122692A 2021-09-14 2021-09-14 표시장치 KR20230039889A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210122692A KR20230039889A (ko) 2021-09-14 2021-09-14 표시장치
US17/890,687 US20230084467A1 (en) 2021-09-14 2022-08-18 Display device
CN202222407882.6U CN218525253U (zh) 2021-09-14 2022-09-09 显示装置
CN202211101713.8A CN115810312A (zh) 2021-09-14 2022-09-09 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210122692A KR20230039889A (ko) 2021-09-14 2021-09-14 표시장치

Publications (1)

Publication Number Publication Date
KR20230039889A true KR20230039889A (ko) 2023-03-22

Family

ID=85243882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210122692A KR20230039889A (ko) 2021-09-14 2021-09-14 표시장치

Country Status (3)

Country Link
US (1) US20230084467A1 (ko)
KR (1) KR20230039889A (ko)
CN (2) CN218525253U (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230134629A (ko) * 2022-03-14 2023-09-22 삼성디스플레이 주식회사 디지타이저 및 이를 포함한 전자 장치

Also Published As

Publication number Publication date
CN115810312A (zh) 2023-03-17
CN218525253U (zh) 2023-02-24
US20230084467A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
KR20210016258A (ko) 전자 장치
US11570911B2 (en) Display device
US11789496B2 (en) Digitizer and electronic apparatus with foldable base member including through holes
KR20210111394A (ko) 전자 장치 및 이의 제조 방법
US20240015894A1 (en) Display device and electronic device including the same
US11822751B2 (en) Electronic device
CN218525253U (zh) 显示装置
US20240006265A1 (en) Display device
KR20220023836A (ko) 표시장치 및 이를 포함하는 전자장치
KR20220042022A (ko) 전자 장치 및 이의 제조 방법
KR20220023952A (ko) 표시장치
CN115482729A (zh) 显示设备及包括显示设备的电子设备
US11668983B2 (en) Display apparatus
KR20220102190A (ko) 전자 장치
KR20220065145A (ko) 표시장치
CN113314030A (zh) 电子设备
EP4016262A1 (en) Electronic device and driving method thereof
KR20220066482A (ko) 표시 장치 및 그 제조 방법
KR20230023108A (ko) 표시 장치
KR20230086464A (ko) 쿠션층을 포함하는 디스플레이 모듈 및 디스플레이 모듈을 포함하는 전자 장치
KR20230165970A (ko) 표시 장치 및 그 표시 장치의 제조 방법
KR20230157210A (ko) 플렉서블 디스플레이 및 플렉서블 디스플레이를 포함하는 전자 장치
KR20230023166A (ko) 방수 구조를 포함하는 전자 장치
KR20230056821A (ko) 전자 장치
KR20220158202A (ko) 전자 장치